JP7846586B2 - 耐放射線マルチプレクサ - Google Patents
耐放射線マルチプレクサInfo
- Publication number
- JP7846586B2 JP7846586B2 JP2022133608A JP2022133608A JP7846586B2 JP 7846586 B2 JP7846586 B2 JP 7846586B2 JP 2022133608 A JP2022133608 A JP 2022133608A JP 2022133608 A JP2022133608 A JP 2022133608A JP 7846586 B2 JP7846586 B2 JP 7846586B2
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- multiplexer
- channels
- hardened
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
原子力プラントなどの放射線にさらされる環境では、計測器の電子回路に含まれる半導体素子が放射線の電離作用により劣化するため、特に高放射線環境においては電子回路を用いることが難しい。
本発明のその他の態様については、後記する実施形態において説明する。
また、本明細書において、同じ部材には同じ符号を付し、重複する説明は省略する。図示の内容は、図示の都合上、本発明の趣旨を損なわない範囲で実際の構成から変更することがある。
上述したように、放射線を照射し続けるとSiC素子でも特性が劣化していくことがある。発明者らは、開発したSiC-MOSFETを出力段に用いたマルチプレクサに対して、γ線を用いて通電状態での放射線劣化特性を実験的に確認した。
図6に示すように、比較例の4入力1出力のマルチプレクサ1は、SiC-MOSFETを用いたマルチプレクサ回路10を備える。マルチプレクサ回路10は、4個のアナログスイッチ回路11~14を備え、それぞれの第1端子にチャネル信号CH1,CH2,CH3,CH4を入力している。チャネル信号CH1,CH2,CH3,CH4は、図示しない前段の各マルチプレクサ回路の出力信号、または、PCV(Primary Containment Vessel:原子力発電プラントの格納容器)内部に設置された計測機器の出力信号である。また、アナログスイッチ回路11~14のそれぞれの第2端子は、互い接続され、マルチプレクサ回路10の出力端子となっている。この出力端子から出力信号OUTが出力する。
また、マルチプレクサ回路10は、図示しないデコーダ回路の制御信号A1,A2,Gが入力している。マルチプレクサ10には正電源VDD(不図示)と負電源VSS(不図示)が供給されている。
図7は、4入力1出力のマルチプレクサ1のチャネル信号CH1をON(アナログスイッチ回路11をON)にし、チャネル信号CH2,3,4をOFF(アナログスイッチ回路12,13,14をOFF)にした場合の例である。
本発明は、この新知見を利用し、SiC製のマルチプレクサ回路に全チャネルのOFF時間を設けることで耐放射線性を向上させる。
<SiとSiCの違い>
Siは、界面近傍の酸化膜がクリーンなので、欠陥が少ない。
SiCは、界面近傍の酸化膜中に欠陥が存在する。SiCは、窒素終端などで欠陥を低減させているものの、Siよりは多い。
マルチプレクサは、デジタル素子のため、アナログ素子よりも集積度が約1桁多く、また複数のMOSFETが実装されるため放射線に弱い。
マルチプレクサを構成するアナログスイッチ回路を、SiからワイドバンドギャップのSiCにすることで、放射線による電荷の蓄積影響を低減できる。これにより、放射線による劣化を大幅に低減できることが実験で確認済である。
マルチプレクサを構成するアナログスイッチ回路を、SiCにすることで、積算線量500 [kGy]まで動作可能であることを確認した。ただし、ONしたチャネルは、図7に示すように、リーク電流増加が確認された。測定対象やケーブル長によるが、PCV内の長距離敷設した熱電対では数%の誤差が生じる可能性がある。
図1は、上記基本原理に基づく、本発明の第1の実施形態に係る耐放射線マルチプレクサ(MUX)の構成を示す図である。4入力1出力のマルチプレクサを例に説明する。また、放射線は、γ線を例として説明する。
[耐放射線マルチプレクサ100]
図1に示すように、耐放射線マルチプレクサ(MUX)100は、SiC-MOSFET(シリコンのバンドギャップより広いバンドギャップを有するMOSFET)で構成されたマルチプレクサ回路110と、マルチプレクサ回路110の全チャネルのゲート電圧をオフにする動作モードを有するゲート信号制御部120と、を備える。
マルチプレクサ回路110は、4個のアナログスイッチ回路101(SW1~SW4)を備え、それぞれの第1端子に入力信号S1,S2,S3,S4を入力している(SW1~SW4を総称する場合は、SWという)。入力信号S1,S2,S3,S4は、PCV内部に設置された計測機器の出力信号である。また、耐放射線マルチプレクサ100が複数段のマルチプレクサ回路の組合せからなる場合、入力信号S1,S2,S3,S4は、前段の各マルチプレクサ回路の出力信号である。
また、マルチプレクサ回路110は、アナログスイッチ回路101(SW1~SW4)を切替えるための制御信号A1,A2,7Gが入力している。アナログスイッチ回路110には、正電源VDDと負電源VSSが供給されている。
図2は、アナログスイッチ回路101の構成の一例を示す図である。
アナログスイッチ回路101は、p型のMOSFETであるpMOS111と、n型のMOSFETであるnMOS112が並列に接続されて構成されている。pMOS111とnMOS112は、Siよりもバンドギャップの広い(高い)半導体である、例えば、SiC(シリコンカーバイド、炭化ケイ素)を用いて構成される。
nMOS112のゲート電極1002には、切替信号A ̄(「 ̄」は、反転信号を表記する)が入力している。
アナログスイッチ回路101は、切替信号Aと切替信号A ̄によって、導通(ON)、もしくは、遮断(OFF)される。なお、アナログスイッチ回路101を導通(ON)する場合には、切替信号Aを低電位(負電位、L)とし、切替信号A ̄を高電位(正電位、H)として、pMOS111とnMOS112を併せて導通(ON)とする。また、アナログスイッチ回路101を遮断(OFF)する場合には、切替信号Aを高電位(正電位、H)とし、切替信号A ̄を低電位(負電位、L)として、pMOS111とnMOS112を併せて遮断(OFF)する。
次に、アナログスイッチ回路101の放射線の影響について説明する。
アナログスイッチ回路101は、放射線が照射される環境にあるので、アナログスイッチ回路101を構成するpMOS111とnMOS112の半導体素子は、放射線による劣化が起こることがある。この放射線による劣化は、半導体のバンドギャップが低いほど顕著である。そのため、バンドギャップが比較的に低いSi(シリコン)を用いたpMOSとnMOSの半導体素子は、放射線による劣化が起きやすい。
この放射線による劣化を低減するために、半導体のバンドギャップがSiよりも高いSiCを図2のpMOS111とnMOS112に用いている。しかしながら、バンドギャップが相対的に高いSiCを用いたpMOS111とnMOS112でも、ONにしたチャネルCHのみリーク電流が増加していき、放射線による劣化が起こる可能性がある。
ゲート信号制御部120は、SiC-MOSFETで構成したマルチプレクサ回路110に対して、全チャネルをOFFにするゲート信号制御を行う。
図3の横軸は時間、図3の縦に並べたS1~S4は4入力1出力マルチプレクサ回路110の各入力信号を示している。図3のOFFは、全チャネルをOFFしていることを示している。図3の双方向矢印a~eは、各モードの動作時間を表している。
マルチプレクサは、一般的に1,0のデジタル信号で制御することが多い。このため、本実施形態でも1,0の制御信号を用いて切替動作を説明する。図4のA1、A2は、マルチプレクサ回路110のスイッチを切り替えるための制御信号である。図4のGは、全チャネルOFF機能を動作させるための制御信号である。
図5に示すように、「全チャネルOFF機能」は、通常運転、DBA(Design Basis Accident:設計基準事故)、LOCA(Loss of Coolant Accident:冷却材喪失事故)、SA(Severe Accident:過酷事故)のそれぞれにおいて、「全チャネルOFF機能」をOFFまたはONさせる。
DBAは、発電用原子炉施設の特性を表す想定上の事故であって、従業員および近隣の公衆に対する放射線の影響の観点からみて十分典型的とみなされるものである。
LOCAは、原子炉につながる配管などが破損し、原子炉冷却材が流出する事故である。
SAは、設計基準事象を大幅に超える事象であって、炉心の重大な損傷に至るものである。
なお、図5のDBAの※は、基本は「全チャネルOFF機能」をOFFだが、線量率が通常運転時よりも増加した場合には「全チャネルOFF機能」をONとすることが望ましい、ことを示す。
耐放射線マルチプレクサ(MUX)100は、SiC-MOSFETで構成されたマルチプレクサ回路110と、マルチプレクサ回路110に入力される入力信号の全チャネルのゲート電圧をオフにする動作モードを有するゲート信号制御部120と、を備える。
以上説明したように、本実施形態に係る耐放射線マルチプレクサ100(図1)は、シリコンのバンドギャップより広いバンドギャップを有するMOSFET(本実施形態では、SiC-MOSFET)で構成されたアナログスイッチ回路101と、アナログスイッチ回路101を出力段に有するマルチプレクサ回路110と、マルチプレクサ回路110の全チャネルをOFFにするゲート信号を印加する動作モードを有するゲート信号制御部120と、を備える。
図8は、本発明の第2の実施形態に係る耐放射線マルチプレクサの構成を示す図である。図1と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図8に示す耐放射線マルチプレクサ100Aが、図1に示す耐放射線マルチプレクサ100と異なるのは、制御信号がA1、A2の2本のみである点と、入力信号の1つをダミーチャネル(GND)としている点の2点である。
(1)
マルチプレクサ回路110の入力信号のGNDは、使っていないチャネルであり劣化等があっても影響はないチャネルである。そこでGNDをダミーチャネル(GND)とし、劣化による影響をダミーチャネル(GND)側で担うことで、入力信号S1~S3が入力される有効なチャネル(有効チャネル)の放射線劣化の進行を遅延させる。ダミーチャネル(GND)のON時間を長くすることで、耐放射線性能を向上させることが可能である。ただし、ダミーチャネル(GND)のON時間を長くすると、その分、有効チャネルのON時間が減るのでチャネルの計測精度に影響する。
耐放射線マルチプレクサ100Aは、ダミーチャネル(GND)をパイロット信号とし、放射線によるリーク電流の変化を計測する。パイロット信号は、既知の信号(例えば、固定のDC電圧)である。
ダミーチャネル(GND)に、パイロット信号を入力し、アナログスイッチ回路101は、このパイロット信号を伝達する。
SiCにおいては、pMOSの方がnMOSよりも放射線劣化が速い。この放射線劣化はpMOS111に流れる電流とnMOS112に流れる電流に異なる影響を与える。パイロット信号を入力し、pMOS111とnMOS112の劣化の差により生じる信号歪みを検出する(「劣化度モニタリング」)ことで、アナログスイッチ回路101の放射線による劣化の状態を診断することができる。
図9に示すように、耐放射線マルチプレクサ100Aは、マルチプレクサ回路110が、複数の入力チャネルの1つ以上を、入力信号を使用しないダミーチャネル(GND)とし、ゲート信号制御部120が、ダミーチャネル(GND)にON時間(図9の双方向矢印f)を設けることで、有効チャネル(S1、S2、S3)(図9の双方向矢印a~c)の放射線劣化を低減させることが可能である。
図4と同様に、1、0の制御信号を用いて切替動作を説明する。A1、A2はマルチプレクサのスイッチを切り替えるための制御信号である。
図10の最左列はどのスイッチがON状態かを示しており、例えば、(A1、A2)=(0、0)のときX1がON、X2、X3、X4がOFFということを表している。
本発明の第2の実施形態に係る耐放射線マルチプレクサ100A(図8)は、マルチプレクサ回路110が、複数の入力チャネルの1つ以上を、入力信号を使用しないダミーチャネル(GND)とし、ゲート信号制御部120Aは、ダミーチャネル(GND)にON時間を設ける
また、第1の実施形態に係る耐放射線マルチプレクサ100(図1)よりも簡易的な構成でマルチプレクサの耐放射線性能を向上させることができる。
図11は、本発明の第3の実施形態に係る耐放射線マルチプレクサの構成を示す図である。図1と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図11に示す耐放射線マルチプレクサ100Bが、図1に示す耐放射線マルチプレクサ100と異なるのは、各信号線に対応するアナログスイッチ回路が並列で2倍となっている点である。
耐放射線マルチプレクサ100Bは、マルチプレクサ回路110Bが、各チャネルに対応するアナログスイッチ回路SWを2つ以上並列で備える。
アナログスイッチ回路(SW11とSW21、SW12とSW22、SW13とSW23、SW14とSW24)の回路構成は、例えば、図2に示すアナログスイッチ回路101と同様である。
また、マルチプレクサ回路110は、アナログスイッチ回路(SW11とSW21、SW12とSW22、SW13とSW23、SW14とSW24)を切替えるための制御信号A1,A2,A3が入力している。
本発明の第3の実施形態に係る耐放射線マルチプレクサ100B(図11)は、マルチプレクサ回路110Bが、各チャネルに対応するアナログスイッチ回路SWを2つ以上並列で備える。
110,110A,110B マルチプレクサ回路
101 アナログスイッチ回路
111 pMOS(シリコンのバンドギャップより広いバンドギャップを有するMOSFET)
112 nMOS(シリコンのバンドギャップより広いバンドギャップを有するMOSFET)
120 ゲート信号制御部
SiC-MOSFET シリコンのバンドギャップより広いバンドギャップを有するMOSFET
SW1~SW4 アナログスイッチ回路
S1,S2,S3,S4 入力信号
GND ダミーチャネル
Claims (7)
- シリコンのバンドギャップより広いバンドギャップを有するMOSFET(metal-oxide-semiconductor field-effect transistor)で構成されたアナログスイッチ回路と、
前記アナログスイッチ回路を出力段に有するマルチプレクサ回路と、
前記マルチプレクサ回路の全チャネルをOFFにするゲート信号を印加する動作モードを有するゲート信号制御部と、を備え、
前記マルチプレクサ回路は、複数の入力チャネルの1つ以上を、入力信号を使用しないダミーチャネルとし、
前記ゲート信号制御部は、前記ダミーチャネルに所定のON時間を設ける
ことを特徴とする耐放射線マルチプレクサ。 - 前記アナログスイッチ回路のMOSFETは、シリコンカーバイドによる半導体を有して構成される
ことを特徴とする請求項1に記載の耐放射線マルチプレクサ。 - 前記マルチプレクサ回路は、複数の入力チャネルの1つ以上を、入力信号を使用する有効チャネルとし、
前記ゲート信号制御部は、前記マルチプレクサ回路の全チャネルのOFFの時間を、前記有効チャネルのON時間よりも長くする
ことを特徴とする請求項1に記載の耐放射線マルチプレクサ。 - 前記マルチプレクサ回路は、複数の入力チャネルの1つ以上を、入力信号を使用する有効チャネルとし、
前記有効チャネルと前記ダミーチャネルとを順に切り替えて使用する
ことを特徴とする請求項1に記載の耐放射線マルチプレクサ。 - 前記ゲート信号制御部は、前記ダミーチャネルのON時間を前記有効チャネルのON時間よりも長くする
ことを特徴とする請求項4に記載の耐放射線マルチプレクサ。 - 前記ダミーチャネルにパイロット信号を入力し、放射線による前記アナログスイッチ回路のリーク電流の変化を計測する
ことを特徴とする請求項1に記載の耐放射線マルチプレクサ。 - 前記マルチプレクサ回路は、各チャネルに対応する前記アナログスイッチ回路を2つ以上並列で備える
ことを特徴とする請求項1に記載の耐放射線マルチプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022133608A JP7846586B2 (ja) | 2022-08-24 | 2022-08-24 | 耐放射線マルチプレクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022133608A JP7846586B2 (ja) | 2022-08-24 | 2022-08-24 | 耐放射線マルチプレクサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024030619A JP2024030619A (ja) | 2024-03-07 |
| JP7846586B2 true JP7846586B2 (ja) | 2026-04-15 |
Family
ID=90106865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022133608A Active JP7846586B2 (ja) | 2022-08-24 | 2022-08-24 | 耐放射線マルチプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7846586B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110516A (ja) | 2007-10-24 | 2009-05-21 | Honeywell Internatl Inc | 耐放射線性のための回路アーキテクチャ |
| JP2012039423A (ja) | 2010-08-09 | 2012-02-23 | Nippon Signal Co Ltd:The | アナログ信号入力装置 |
| JP2014044597A (ja) | 2012-08-27 | 2014-03-13 | Fujitsu Ltd | 情報処理装置、テストデータ作成装置、テストデータ作成方法、およびプログラム |
| JP2018085716A (ja) | 2016-09-23 | 2018-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置、表示システム及び電子機器 |
| JP2022032396A (ja) | 2020-08-12 | 2022-02-25 | 日立Geニュークリア・エナジー株式会社 | 耐放射線回路、および耐放射線回路の自己診断方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162358A (en) * | 1981-03-30 | 1982-10-06 | Nec Corp | Mos type semiconductor circuit with radioactivity resistance |
-
2022
- 2022-08-24 JP JP2022133608A patent/JP7846586B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110516A (ja) | 2007-10-24 | 2009-05-21 | Honeywell Internatl Inc | 耐放射線性のための回路アーキテクチャ |
| JP2012039423A (ja) | 2010-08-09 | 2012-02-23 | Nippon Signal Co Ltd:The | アナログ信号入力装置 |
| JP2014044597A (ja) | 2012-08-27 | 2014-03-13 | Fujitsu Ltd | 情報処理装置、テストデータ作成装置、テストデータ作成方法、およびプログラム |
| JP2018085716A (ja) | 2016-09-23 | 2018-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置、表示システム及び電子機器 |
| JP2022032396A (ja) | 2020-08-12 | 2022-02-25 | 日立Geニュークリア・エナジー株式会社 | 耐放射線回路、および耐放射線回路の自己診断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024030619A (ja) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804354B2 (en) | Circuit architecture for radiation resilience | |
| US5455732A (en) | Buffer protection against output-node voltage excursions | |
| AU2002368271B2 (en) | Overvoltage protection circuit | |
| JP7846586B2 (ja) | 耐放射線マルチプレクサ | |
| US20090261865A1 (en) | High voltage CMOS output buffer constructed from low voltage CMOS transistors | |
| US5589790A (en) | Input structure for receiving high voltage signals on a low voltage integrated circuit device | |
| BR112018069912B1 (pt) | Circuitos de entrada/saída (e/s) isolados de descarga eletrostática (esd) | |
| CN101702509A (zh) | 阻断型浪涌保护器件 | |
| TW201101688A (en) | Protecting lower voltage domain devices during operation in a higher voltage domain | |
| TW201907176A (zh) | 信號分配裝置 | |
| JP6239106B2 (ja) | 電源電圧よりも大きい電圧を支持するスイッチ | |
| TW200413738A (en) | Semiconductor device having a test circuit for testing an output circuit | |
| US6801417B2 (en) | Semiconductor integrated circuit device | |
| US6333663B1 (en) | High voltage tolerant interface circuit | |
| US8330491B2 (en) | Electronic device with a high voltage tolerant unit | |
| KR20170126902A (ko) | 게이트 오버바이어싱하도록 구성된 트랜지스터들 및 그 회로들 | |
| TWI605660B (zh) | 積體電路及用於電壓暴衝保護之方法 | |
| US20130027823A1 (en) | Electric apparatus with esd protection effect | |
| KR100855265B1 (ko) | 정전기 방전 보호 회로 | |
| US10305469B2 (en) | Input/output circuit | |
| US12401357B2 (en) | Area efficient bidirectional switch with off state injection current control | |
| TWI382290B (zh) | 靜電保護電路 | |
| TW201519548A (zh) | 靜電放電防護電路 | |
| BR112017014010B1 (pt) | Disjuntor | |
| Yue et al. | A new power-rail clamp circuit for on-chip electrostatic discharge protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20260106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20260309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7846586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |