JP7842277B2 - Semiconductor equipment - Google Patents
Semiconductor equipmentInfo
- Publication number
- JP7842277B2 JP7842277B2 JP2025061425A JP2025061425A JP7842277B2 JP 7842277 B2 JP7842277 B2 JP 7842277B2 JP 2025061425 A JP2025061425 A JP 2025061425A JP 2025061425 A JP2025061425 A JP 2025061425A JP 7842277 B2 JP7842277 B2 JP 7842277B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- transistor
- light
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置、表示モジュー
ル、および電子機器に関する。
One aspect of the present invention relates to a semiconductor device. Another aspect of the present invention relates to a display device, a display module, and an electronic device.
絶縁表面を有する基板上に形成された半導体層を用いてトランジスタ(電界効果トラン
ジスタ(FET)、または薄膜トランジスタ(TFT)ともいう)を構成する技術が注目
されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電
子デバイスに広く応用されている。トランジスタに適用可能な半導体層としてシリコンを
代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体を用いる
技術が注目されている。
The technology of constructing transistors (also called field-effect transistors (FETs) or thin-film transistors (TFTs)) using semiconductor layers formed on substrates with insulating surfaces is attracting attention. These transistors are widely applied in electronic devices such as integrated circuits (ICs) and image display devices (display devices). While semiconductor materials such as silicon are widely known as semiconductor layers applicable to transistors, the technology of using oxide semiconductors as other materials is also attracting attention.
例えば、酸化物半導体として、In、Zn、Ga、Snなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が開示されている(特許文献1参照)。また、自己整列ト
ップゲート構造を有する酸化物半導体層のトランジスタを作製する技術が開示されている
(特許文献2参照)。また電界効果移動度を高めるために、上下のゲート電極の電界によ
ってチャネルが形成される酸化物半導体層を電気的に取り囲む構造のトランジスタを作製
する技術が開示されている(特許文献3参照)。
For example, a technique for fabricating transistors using amorphous oxides containing In, Zn, Ga, Sn, etc., as oxide semiconductors has been disclosed (see Patent Document 1). Also, a technique for fabricating transistors with oxide semiconductor layers having a self-aligning top gate structure has been disclosed (see Patent Document 2). Furthermore, a technique for fabricating transistors with a structure in which an oxide semiconductor layer in which a channel is formed by the electric fields of the upper and lower gate electrodes is electrically surrounded has been disclosed in order to increase the field-effect mobility (see Patent Document 3).
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する
絶縁層を用い、該酸化物半導体層の酸素欠損を低減することで、長期使用における閾値電
圧のシフトが小さいといった、電気的な信頼性が高められたトランジスタを作製する技術
が開示されている(特許文献4参照)。
Furthermore, a technique has been disclosed for fabricating transistors with enhanced electrical reliability, such as smaller threshold voltage shifts during long-term use, by using an insulating layer that releases oxygen upon heating as the underlying insulating layer for the oxide semiconductor layer that forms the channel, thereby reducing oxygen vacancies in the oxide semiconductor layer (see Patent Document 4).
酸化物半導体層を有するトランジスタは、表示装置への応用が期待されている。表示装
置の画素回路を構成する容量素子は、小さい面積で大きな静電容量(以下、容量という)
が求められている。データ電圧を保持するための容量が小さくなると、チャージインジェ
クション(Charge Injection)、フィードスルー(Feedthrou
gh)の影響が大きくなる問題を避けるためである。
Transistors with oxide semiconductor layers are expected to have applications in display devices. Capacitive elements that make up the pixel circuits of display devices have a large capacitance (hereinafter referred to as capacitance) in a small area.
This is required. When the capacity for holding the data voltage becomes small, charge injection and feedthrough occur.
This is to avoid the problem of the influence of gh) becoming too great.
小さな面積で大きな容量を得るために、ゲート電極と半導体層で薄いゲート絶縁膜を挟
んで容量を形成した容量素子、所謂MOS(Metal-Oxide-Semicond
uctor)容量(あるいはMIS(Metal-Isulator-Semicond
uctor)容量)が有効である。しかしながらMOS容量は、0V近傍の低い電圧を保
持する場合容量が小さく、低階調のデータ電圧の保持が難しい。
To obtain a large capacitance in a small area, a capacitive element is formed by sandwiching a thin gate insulating film between the gate electrode and a semiconductor layer; this is known as MOS (Metal-Oxide-Semiconductor) capacitor.
uctor) capacity (or MIS (Metal-Isulator-Semicond
Capacitor is effective. However, MOS capacitance is small when holding low voltages near 0V, making it difficult to hold low-gradation data voltages.
本発明の一態様は、小さい面積であっても大きな容量を得ることができる、新規な構成
の表示装置等を提供することを課題の一とする。または本発明の一態様は、低い電圧を保
持して階調表示を行う場合であっても大きな容量を得ることができる、新規な構成の表示
装置等を提供することを課題の一とする。
One aspect of the present invention aims to provide a display device or the like with a novel configuration that can obtain a large capacity even with a small area. Alternatively, one aspect of the present invention aims to provide a display device or the like with a novel configuration that can obtain a large capacity even when performing grayscale display while maintaining a low voltage.
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、及び/又は他の課題のうち、少なくとも
一つの課題を解決するものである。
It should be noted that the problems addressed by one aspect of the present invention are not limited to those listed above. The problems listed above do not preclude the existence of other problems. These other problems are those not mentioned in this section, which are described below. Those not mentioned in this section can be derived from the description in the specification or drawings, etc., by those skilled in the art, and can be appropriately extracted from these descriptions. It should be noted that one aspect of the present invention solves at least one of the problems listed above and/or other problems.
本発明の一態様は、第1の配線と、第1のトランジスタと、第1の容量素子と、発光素
子と、を有する画素を有し、第1の配線は、発光素子に電流を流すための電流供給線の機
能を有し、第1のトランジスタは、第1のゲート電極と、第1のゲート電極上の第1の絶
縁層と、第1の絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極およびドレ
イン電極と、ソース電極およびドレイン電極並びに酸化物半導体層上の第2の絶縁層と、
第2の絶縁層上の第2のゲート電極と、を有し、第1の容量素子は、第1の電極と、第2
の電極と、第1の電極と第2の電極との間の第2の絶縁層と同じ層に設けられた絶縁層と
、を有し、第1の電極は、第2のゲート電極と同じ層に設けられた導電層を有し、第2の
電極は、酸化物半導体層と同じ層に設けられた酸化物半導体層を有し、第1の容量素子は
、第1の絶縁層と同じ層に設けられた絶縁層を介して、第1の配線に電気的に接続された
第3の電極層を有し、第3の電極層は、第1のゲート電極と同じ層に設けられる表示装置
である。
One aspect of the present invention provides a pixel having a first wiring, a first transistor, a first capacitive element, and a light-emitting element, wherein the first wiring functions as a current supply line for supplying current to the light-emitting element, and the first transistor has a first gate electrode, a first insulating layer on the first gate electrode, an oxide semiconductor layer on the first insulating layer, a source electrode and a drain electrode on the oxide semiconductor layer, and a second insulating layer on the source electrode and the drain electrode and the oxide semiconductor layer.
The first capacitive element has a first electrode and a second gate electrode on a second insulating layer.
The display device comprises an electrode and an insulating layer provided in the same layer as the second insulating layer between the first electrode and the second electrode, wherein the first electrode has a conductive layer provided in the same layer as the second gate electrode, and the second electrode has an oxide semiconductor layer provided in the same layer as the oxide semiconductor layer, and the first capacitive element has a third electrode layer electrically connected to the first wiring via an insulating layer provided in the same layer as the first insulating layer, and the third electrode layer is provided in the same layer as the first gate electrode.
本発明の一態様において、第2のゲート電極および第1の電極は、酸素と、Inと、Z
nと、M(MはAl、Ga、Y、またはSn)とを有する表示装置が好ましい。
In one embodiment of the present invention, the second gate electrode and the first electrode are oxygen, In, and Z
A display device having n and M (where M is Al, Ga, Y, or Sn) is preferred.
本発明の一態様において、第2のゲート電極および第1の電極は、酸化物半導体および
第2の電極よりもキャリア密度が高い表示装置が好ましい。
In one embodiment of the present invention, the second gate electrode and the first electrode are preferably made of an oxide semiconductor and the second electrode, respectively, and are used in a display device with a higher carrier density than the first electrode.
本発明の一態様において、第2の絶縁層の膜厚は、第1の絶縁層の膜厚より大きい表示
装置が好ましい。
In one embodiment of the present invention, a display device is preferred in which the thickness of the second insulating layer is greater than the thickness of the first insulating layer.
本発明の一態様において、画素は、第2のトランジスタと、第2の容量素子と、液晶素
子と、を有し、液晶素子は、開口が設けられた反射電極を有し、発光素子の発光領域は、
開口が設けられた領域と重なる領域を有する表示装置が好ましい。
In one embodiment of the present invention, the pixel has a second transistor, a second capacitive element, and a liquid crystal element, the liquid crystal element has a reflective electrode with an aperture, and the light-emitting region of the light-emitting element is
A display device having an area that overlaps with the area where an opening is provided is preferred.
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び
図面に記載されている。
Further embodiments of the present invention are described in the following descriptions of embodiments and in the drawings.
本発明の一態様は、小さい面積であっても大きな容量を得ることができる、新規な構成
の表示装置等を提供することができる。または本発明の一態様は、低い電圧を保持して階
調表示を行う場合であっても大きな容量を得ることができる、新規な構成の表示装置等を
提供することができる。
One aspect of the present invention can provide a display device with a novel configuration that can obtain a large capacity even with a small area. Alternatively, one aspect of the present invention can provide a display device with a novel configuration that can obtain a large capacity even when performing grayscale display while maintaining a low voltage.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
Embodiments will be described in detail with reference to the drawings. However, it will be readily apparent to those skilled in the art that the present invention is not limited to the following description, and that its form and details can be modified in various ways without departing from the spirit and scope of the present invention. Accordingly, the present invention shall not be construed as being limited to the descriptions of the embodiments shown below.
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある
。
In the configuration of the invention described below, the same reference numerals are used in common across different drawings for parts that are the same or have similar functions, and repeated explanations are omitted. Also, when referring to similar functions, the hatching patterns are the same, and reference numerals may not be assigned.
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
In each figure described herein, the size, layer thickness, or area of each component is as follows:
It may be exaggerated for clarity; therefore, it is not necessarily limited to that scale.
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
Furthermore, ordinal numbers such as "the first,""thesecond," etc., used in this specification are added to avoid confusion of constituent elements and do not imply any numerical limitation.
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、IGFET(Insulated Gate Field Effect Trans
istor)や薄膜トランジスタ(TFT:Thin Film Transistor
)を含む。
A transistor is a type of semiconductor device that can perform functions such as amplifying current and voltage, and switching operations that control conduction or non-conductivity. In this specification, the term "transistor" refers to an IGFET (Insulated Gate Field Effect Transistor).
(Istor) and Thin Film Transistor (TFT)
) includes.
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
Furthermore, the functions of "source" and "drain" may be reversed when transistors of different polarities are used or when the direction of current changes during circuit operation. For this reason, in this specification, the terms "source" and "drain" may be used interchangeably.
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
(Embodiment 1)
This embodiment describes an example of the configuration of a display device according to one aspect of the present invention.
[回路図の構成例]
図1(A)は、表示装置が有する画素の回路図である。
[Example of circuit diagram configuration]
Figure 1(A) is a circuit diagram of the pixels in the display device.
画素PIXは、トランジスタM1と、トランジスタM2と、トランジスタM3と、容量
素子MCと、発光素子ELと、を有する。画素PIXは、走査線GL、信号線SL、電流
供給線ANODE、配線V0、共通配線CATHODEに接続される。画素PIXは、カ
ラー表示を行う画素が有する副画素に相当する。なおトランジスタM1、M2およびM3
は、nチャネル型のトランジスタとして以下の説明をするが、pチャネル型であってもよ
い。
Each pixel PIX comprises transistors M1, M2, and M3, a capacitive element MC, and a light-emitting element EL. Each pixel PIX is connected to the scan line GL, signal line SL, current supply line ANODE, wiring V0, and common wiring CATHODE. Each pixel PIX corresponds to a sub-pixel of a pixel that performs color display. Note that transistors M1, M2, and M3...
The following explanation assumes an n-channel transistor, but a p-channel transistor may also be used.
走査線GLは走査信号を画素に供給する配線である。走査信号は、供給されるトランジ
スタの導通状態を制御する信号である。信号線SLは画像データに応じたデータ電圧を画
素に供給する配線である。電流供給線ANODEおよび共通配線CATHODEは発光素
子ELに電流を流すための配線である。配線V0は、定電圧が与えられる配線である。
The scan line GL is the wiring that supplies the scan signal to the pixels. The scan signal is a signal that controls the conduction state of the supplied transistor. The signal line SL is the wiring that supplies the data voltage to the pixels according to the image data. The current supply line ANODE and the common wiring CATHODE are the wirings that supply current to the light-emitting element EL. Wiring V0 is the wiring to which a constant voltage is supplied.
容量素子MCは、酸化物半導体層の上下にゲート電極が設けられたトランジスタで構成
される容量素子である。容量素子MCの酸化物半導体層の下側にある金属材料で構成され
るゲート電極を第1のゲート電極(ボトムゲート電極ともいう)という。酸化物半導体層
の上側にある金属酸化物材料で構成されるゲート電極を第2のゲート電極(トップゲート
電極ともいう)という。なお金属酸化物材料は、金属元素と、酸素と、を有する材料であ
る。
A capacitive transistor (MC) is a transistor composed of gate electrodes located above and below an oxide semiconductor layer. The gate electrode located below the oxide semiconductor layer of the MC, made of a metallic material, is called the first gate electrode (also called the bottom gate electrode). The gate electrode located above the oxide semiconductor layer, made of a metal oxide material, is called the second gate electrode (also called the top gate electrode). A metal oxide material is a material containing a metallic element and oxygen.
容量素子MCは、第2のゲート電極と、第2の電極に接して設けられる絶縁層と、酸化
物半導体層とで構成される、所謂MOS容量である。容量素子MCの一方の電極となる第
2のゲート電極は、トランジスタM3のゲート電極に接続される。容量素子MCの他方の
電極となるソース電極およびドレイン電極は、トランジスタM3のソース電極に接続され
る。第1のゲート電極は、電流供給線ANODE、言い換えればトランジスタM3のソー
スまたはドレインの他方に接続される。
The capacitive element MC is a so-called MOS capacitor, composed of a second gate electrode, an insulating layer provided in contact with the second electrode, and an oxide semiconductor layer. The second gate electrode, which is one electrode of the capacitive element MC, is connected to the gate electrode of transistor M3. The source electrode and drain electrode, which are the other electrodes of the capacitive element MC, are connected to the source electrode of transistor M3. The first gate electrode is connected to the current supply line ANODE, in other words, to the other side of the source or drain of transistor M3.
なおトランジスタM1、トランジスタM2、およびトランジスタM3は、シングルゲー
トのトランジスタとして図示しているが、容量素子MCと同様に、酸化物半導体層の上下
にゲート電極が設けられる構造のトランジスタとしてもよい。容量素子MC、トランジス
タM1、M2およびM3に適用可能な構成例については、後述する。
Although transistors M1, M2, and M3 are shown as single-gate transistors, they may also be transistors with gate electrodes provided above and below the oxide semiconductor layer, similar to the capacitive element MC. Examples of configurations applicable to the capacitive element MC, transistors M1, M2, and M3 will be described later.
トランジスタM1のゲート電極は、走査線GLに接続される。トランジスタM1のソー
スまたはドレインの一方は、信号線SLに接続される。トランジスタM1のソースまたは
ドレインの他方は、トランジスタM3のゲート電極、ならびに容量素子MCの一方の電極
に接続される。
The gate electrode of transistor M1 is connected to the scan line GL. Either the source or the drain of transistor M1 is connected to the signal line SL. The other source or drain of transistor M1 is connected to the gate electrode of transistor M3, as well as one electrode of the capacitive element MC.
トランジスタM2のゲート電極は、走査線GLに接続される。トランジスタM2のソー
スまたはドレインの一方は、配線V0に接続される。トランジスタM2のソースまたはド
レインの他方は、トランジスタM3のソースまたはドレインの一方、容量素子MCの他方
の電極、および発光素子ELの一方の電極に接続される。
The gate electrode of transistor M2 is connected to the scan line GL. One of the sources or drains of transistor M2 is connected to the wiring V0. The other source or drain of transistor M2 is connected to one of the sources or drains of transistor M3, the other electrode of the capacitive element MC, and one electrode of the light-emitting element EL.
トランジスタM3のゲート電極は、トランジスタM1のソースまたはドレインの他方、
および容量素子MCの一方の電極に接続される。トランジスタM3のソースまたはドレイ
ンの一方は、トランジスタM2のソースまたはドレインの他方、容量素子MCの他方の電
極、および発光素子ELの一方の電極に接続される。トランジスタM3のソースまたはド
レインの他方は、電流供給線ANODEに接続される。
The gate electrode of transistor M3 is connected to the other side of the source or drain of transistor M1.
It is connected to one electrode of the capacitive element MC. One source or drain of transistor M3 is connected to the other source or drain of transistor M2, the other electrode of the capacitive element MC, and one electrode of the light-emitting element EL. The other source or drain of transistor M3 is connected to the current supply line ANODE.
発光素子ELの一方の電極は、トランジスタM2のソースまたはドレインの他方、トラ
ンジスタM3のソースまたはドレインの一方、および容量素子MCの他方の電極に接続さ
れる。発光素子ELの他方の電極は、共通配線CATHODEに接続される。
One electrode of the light-emitting element EL is connected to the other electrode of either the source or drain of transistor M2, one electrode of either the source or drain of transistor M3, and the other electrode of the capacitive element MC. The other electrode of the light-emitting element EL is connected to the common wiring CATHODE.
図1(B)には、図1(A)の簡単な動作を説明するための、タイミングチャートを示
す。図1(B)では、m行目の走査線GL_mにおける一走査選択期間(PSCAN)を
図示している。また電流供給線ANODEに与える電圧VANODEおよび配線V0の電
圧、および信号線SLの画像信号、を図示している。
Figure 1(B) shows a timing chart to illustrate the simple operation of Figure 1(A). Figure 1(B) illustrates the scan selection period (P SCAN ) on the m-th scan line GL_m. It also illustrates the voltage V applied to the current supply line ANODE, the voltage of ANODE and wiring V0, and the image signal on the signal line SL.
図1(B)に示すように、一走査選択期間において信号線SLの画像信号は(m-1)
行目の信号DATA_m-1からm行目の信号DATA_mに切り替わる。この間、電流
供給線ANODEに与える電圧VANODEは、発光素子ELに電流を流すため、配線V
Oの電圧より高い電圧とする。
As shown in Figure 1(B), during one scan selection period, the image signal of signal line SL is (m-1)
The signal switches from row 1, DATA_m-1 to row m, DATA_m. During this time, the voltage V supplied to the current supply line ANODE is supplied to the current-emitting element EL.
The voltage should be higher than the voltage at O.
図1(A)、(B)の構成では、第1のゲート電極を金属材料で構成される導電層で形
成し、第2のゲート電極を、金属酸化物材料で構成される導電層で形成できる。金属酸化
物材料で構成される導電層は、成膜時に被成膜面である絶縁層に酸素を供給できる。酸素
が供給された絶縁層は、加熱によって酸化物半導体を有する半導体層に放出することがで
きる。そのため、金属酸化物材料で構成される導電層を第2のゲート電極に採用すること
で、トランジスタM1、M2、M3の信頼性を高めることができる。
In the configurations shown in Figures 1(A) and (B), the first gate electrode can be formed from a conductive layer made of a metal material, and the second gate electrode can be formed from a conductive layer made of a metal oxide material. The conductive layer made of a metal oxide material can supply oxygen to the insulating layer, which is the film-forming surface, during film formation. The oxygen supplied to the insulating layer can be released into the semiconductor layer having an oxide semiconductor by heating. Therefore, by using a conductive layer made of a metal oxide material for the second gate electrode, the reliability of transistors M1, M2, and M3 can be improved.
図1(A)、(B)の構成では、上述したようにトランジスタM1、M2、M3の信頼
性すなわち酸化物半導体を有する半導体層の酸素欠損を低減することで、閾値電圧のシフ
トを小さくすることができる。一方で、トランジスタをMOS容量として機能させる場合
に、トランジスタの閾値電圧が0V近傍であると、低電圧を保持する場合に容量が小さく
、低階調のデータ電圧の保持が難しくなる。
In the configurations shown in Figures 1(A) and (B), as described above, the threshold voltage shift can be reduced by decreasing the reliability of transistors M1, M2, and M3, i.e., by reducing oxygen vacancies in the semiconductor layer having an oxide semiconductor. On the other hand, when transistors function as MOS capacitors, if the threshold voltage of the transistor is near 0V, the capacitance is small when holding low voltages, making it difficult to maintain low-gradation data voltages.
図2(A)には、回路図で示した、MOS容量として機能させるトランジスタの第1の
ゲート電極、第2のゲート電極、ソースおよびドレインとして機能する電極の電圧をそれ
ぞれ「Vb」、「Vg」、「Vs」として表している。図2(B)は、第2のゲート電極
とソース電極との間の電圧「Vg-Vs」を横軸として、MOS容量である容量素子MC
の容量を縦軸としたグラフである。
Figure 2(A) shows the voltages of the first gate electrode, second gate electrode, and source and drain electrodes of the transistor functioning as a MOS capacitor, as shown in the circuit diagram, as "Vb,""Vg," and "Vs," respectively. Figure 2(B) shows the voltage between the second gate electrode and the source electrode, "Vg - Vs," on the horizontal axis, and the capacitance element MC, which is a MOS capacitor, on the horizontal axis.
This is a graph with capacity on the vertical axis.
図2(B)に図示するように、トランジスタの閾値電圧が0V近傍のトランジスタをM
OS容量とする場合、第1のゲート電極に与えるVbとソース電極に与えるVbが等電位
の場合(Vb-Vs=0)、第2のゲート電極に低電圧を与えると、保持する容量が小さ
い。
As shown in Figure 2(B), a transistor whose threshold voltage is near 0V is M
When using OS capacitance, if the voltage Vb applied to the first gate electrode and the voltage Vb applied to the source electrode are at the same potential (Vb - Vs = 0), applying a low voltage to the second gate electrode results in a small capacitance being held.
一方、図2(B)に図示するように、トランジスタの閾値電圧が0V近傍のトランジス
タをMOS容量とする場合であっても、第1のゲート電極に与えるVbをソース電極に与
えるVbよりも大きくする場合(Vb-Vs>0)、トランジスタの閾値電圧をマイナス
シフトさせることができる。具体的には図1(A)、(B)に図示するように、配線VO
の電圧より高い、電流供給線ANODEに与える電圧VANODEを第1のゲート電極に
与えるVbとして機能させる。そのため、第2のゲート電極に低電圧を与える場合であっ
ても、保持する容量を大きくすることができる。
On the other hand, as shown in Figure 2(B), even when a transistor with a threshold voltage near 0V is used as a MOS capacitor, if the Vb supplied to the first gate electrode is made larger than the Vb supplied to the source electrode (Vb - Vs > 0), the threshold voltage of the transistor can be shifted negatively. Specifically, as shown in Figures 1(A) and (B), the wiring VO
A voltage V applied to the current supply line ANODE, which is higher than the voltage of the first gate electrode, is used to make ANODE function as Vb applied to the first gate electrode. Therefore, even when a low voltage is applied to the second gate electrode, the capacitance held can be increased.
また図1(A)、(B)の構成では、第2のゲート電極と酸化物半導体層との間にある
絶縁層は、加熱により酸素を放出させて酸化物半導体層の酸素欠損を低減させるため、第
1のゲート電極と酸化物半導体層との間にある絶縁層より膜厚が薄い。そのため、容量素
子MCは、小さい面積で大きな容量とすることができる。
Furthermore, in the configurations shown in Figures 1(A) and 1(B), the insulating layer between the second gate electrode and the oxide semiconductor layer is thinner than the insulating layer between the first gate electrode and the oxide semiconductor layer because heating releases oxygen, thereby reducing oxygen vacancies in the oxide semiconductor layer. As a result, the capacitive element MC can achieve a large capacitance in a small area.
なお図1(A)では、トランジスタM1、M2およびM3をシングルゲート構造として
説明したが、図3(A)に示す画素PIX_Aのように、第1のゲート電極および第2の
ゲート電極を有し、互いのゲート電極を接続する構成としてもよい。当該構成の場合、ト
ランジスタM1、M2およびM3は、容量素子MCと同様に、酸化物半導体層の上下にゲ
ート電極が設けられる構造のトランジスタとなる。
In Figure 1(A), transistors M1, M2, and M3 are described as having a single-gate structure. However, as shown in pixel PIX_A in Figure 3(A), they may also have a first gate electrode and a second gate electrode, with their gate electrodes connected to each other. In this configuration, transistors M1, M2, and M3 are transistors with gate electrodes provided above and below the oxide semiconductor layer, similar to the capacitive element MC.
なお図1(A)では、容量素子MCの第1のゲート電極を電流供給線ANODEに接続
する構成としたが、トランジスタの閾値電圧をマイナスシフトできる電圧を与えることが
できる配線であれば、他の構成でもよい。例えば、図3(B)に示す画素PIX_Bのよ
うに、第1のゲート電極を電流供給線ANODEとは異なる配線V1に接続する構成とす
ることもできる。配線V1には、電流供給線ANODEと同様に、配線V0に与える電圧
よりも高い電圧を与えることが好ましい。
In Figure 1(A), the first gate electrode of the capacitive element MC is connected to the current supply line ANODE. However, other configurations are acceptable as long as the wiring can provide a voltage that can negatively shift the threshold voltage of the transistor. For example, as shown in pixel PIX_B in Figure 3(B), the first gate electrode can be connected to a wiring V1 that is different from the current supply line ANODE. It is preferable to apply a higher voltage to wiring V1 than to wiring V0, similar to the current supply line ANODE.
なお図2(A)では、トランジスタM1、M2およびM3を2つのゲート電極を接続す
る構成としたが、第1のゲート電極と第2のゲート電極とで別々の信号を与える構成とし
てもよい。例えば、図4(A)に示す画素PIX_Cのように、トランジスタM1および
M2の第1のゲート電極を走査線GLに接続し、第2のゲート電極を配線V0に接続する
構成としてもよい。当該構成とすることで、トランジスタM1およびM2において、第1
のゲート電極と同層に金属材料で構成される走査線GLを配置する構成とすることができ
る。そのため、第1のゲート電極を金属材料で構成される導電層で形成し、第2のゲート
電極を、金属酸化物材料で構成される導電層で形成する構成を採用しても、走査線GLの
抵抗が高くなってしまうといった問題を回避できる。また走査線GLの抵抗を下げるため
に、余分に金属材料による配線を設ける分の製造コストを低減することができる。
In Figure 2(A), transistors M1, M2, and M3 are configured to have two gate electrodes connected, but they may also be configured to have separate signals applied to the first and second gate electrodes. For example, as shown in pixel PIX_C in Figure 4(A), the first gate electrodes of transistors M1 and M2 may be connected to the scan line GL, and the second gate electrodes may be connected to the wiring V0. With this configuration, transistors M1 and M2 can have the first gate electrode connected to the second gate electrode.
A configuration can be adopted in which a scan line GL made of a metallic material is placed in the same layer as the gate electrode. Therefore, even if a configuration is adopted in which the first gate electrode is formed of a conductive layer made of a metallic material and the second gate electrode is formed of a conductive layer made of a metal oxide material, the problem of high resistance of the scan line GL can be avoided. In addition, the manufacturing cost of providing extra wiring made of metallic material to lower the resistance of the scan line GL can be reduced.
なお図2(A)では、電流供給線ANODEを信号線SLおよび配線V0と平行となる
方向に配置する構成を示したが、他の構成でもよい。例えば、図4(B)に示す画素PI
X_Dのように、電流供給線ANODEを走査線GLと平行となる方向に配置する構成と
することもできる。
Note that Figure 2(A) shows a configuration in which the current supply line ANODE is arranged parallel to the signal line SL and wiring V0, but other configurations are also possible. For example, the pixel PI shown in Figure 4(B)
As shown in X_D, it is also possible to configure the current supply line ANODE to be positioned parallel to the scan line GL.
[トランジスタの構成例]
ここでトランジスタM1、M2、M3、および容量素子MCに適用可能なトランジスタ
またはMOS容量の構成例について、図5(A)(B)(C)までを用いて説明する。
[Example of transistor configuration]
Here, examples of transistor or MOS capacitance configurations applicable to transistors M1, M2, M3, and the capacitance element MC will be explained using Figures 5(A), (B), and (C).
図5(A)(B)(C)に、トランジスタを有する半導体装置の一例を示す。なお図5
(A)(B)(C)に示すトランジスタは、半導体層の上下にゲート電極が設けられる構
造である。
Figures 5(A), 5(B), and 5(C) show an example of a semiconductor device having a transistor.
The transistors shown in (A), (B), and (C) have a structure in which gate electrodes are provided above and below the semiconductor layer.
図5(A)は、トランジスタ100の上面図であり、図5(B)は図5(A)の一点鎖
線X1-X2間の断面図であり、図5(C)は図5(A)の一点鎖線Y1-Y2間の断面
図である。なお、図5(A)では、明瞭化のため、絶縁層110などの構成要素を省略し
て図示している。なお、トランジスタの上面図においては、以降の図面においても図5(
A)と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線X1-X
2方向をチャネル長(L)方向、一点鎖線Y1-Y2方向をチャネル幅(W)方向と呼称
する場合がある。
Figure 5(A) is a top view of transistor 100, Figure 5(B) is a cross-sectional view between the dashed lines X1 and X2 in Figure 5(A), and Figure 5(C) is a cross-sectional view between the dashed lines Y1 and Y2 in Figure 5(A). Note that in Figure 5(A), components such as the insulating layer 110 are omitted for clarity. Note that in the top view of the transistor, subsequent drawings will also refer to Figure 5(
Similar to A), some components may be omitted in the illustration. Also, the dashed line X1-X
The two directions are sometimes referred to as the channel length (L) direction, and the direction of the dashed line Y1-Y2 is sometimes referred to as the channel width (W) direction.
図5(A)(B)(C)に示すトランジスタ100は、基板102上に形成された導電
層106と、導電層106上の絶縁層104と、絶縁層104上の酸化物半導体層108
と、酸化物半導体層108上の絶縁層110と、絶縁層110上の金属酸化物層112と
、絶縁層104、酸化物半導体層108、及び金属酸化物層112上の絶縁層116と、
を有する。また、酸化物半導体層108は、絶縁層110と接するチャネル領域108i
と、絶縁層116と接するソース領域108sと、絶縁層116と接するドレイン領域1
08dと、を有する。
The transistor 100 shown in Figures 5(A), (B), and (C) consists of a conductive layer 106 formed on a substrate 102, an insulating layer 104 on the conductive layer 106, and an oxide semiconductor layer 108 on the insulating layer 104.
And, an insulating layer 110 on the oxide semiconductor layer 108, a metal oxide layer 112 on the insulating layer 110, an insulating layer 104, an oxide semiconductor layer 108, and an insulating layer 116 on the metal oxide layer 112,
It has a channel region 108i in contact with the insulating layer 110.
The source region 108s is in contact with the insulating layer 116, and the drain region 1 is in contact with the insulating layer 116.
It has 08d and .
また、トランジスタ100は、絶縁層116に設けられた開口141aを介して、ソー
ス領域108sに電気的に接続される導電層120aと、絶縁層116に設けられた開口
141bを介して、ドレイン領域108dに電気的に接続される導電層120bと、を有
していてもよい。
Furthermore, the transistor 100 may have a conductive layer 120a that is electrically connected to the source region 108s through an opening 141a provided in the insulating layer 116, and a conductive layer 120b that is electrically connected to the drain region 108d through an opening 141b provided in the insulating layer 116.
なお、導電層106は、第1のゲート電極としての機能を有し、金属材料で構成される
。金属酸化物層112は、第2のゲート電極としての機能を有し、金属酸化物材料で構成
される。また、絶縁層104は、第1のゲート絶縁層としての機能を有し、絶縁層110
は、第2のゲート絶縁層としての機能を有する。
Furthermore, the conductive layer 106 functions as a first gate electrode and is made of a metallic material. The metal oxide layer 112 functions as a second gate electrode and is made of a metallic oxide material. In addition, the insulating layer 104 functions as a first gate insulating layer and is made of a metallic oxide material.
It functions as a second gate insulating layer.
また、絶縁層116は、窒素または水素のいずれか一方または双方を有する。絶縁層1
16が窒素または水素のいずれか一方または双方を有する構成とすることで、酸化物半導
体層108、及び金属酸化物層112に窒素または水素のいずれか一方または双方を供給
することができる。
Furthermore, the insulating layer 116 contains either nitrogen or hydrogen, or both.
By configuring 16 to have either nitrogen or hydrogen, or both, it is possible to supply either nitrogen or hydrogen, or both, to the oxide semiconductor layer 108 and the metal oxide layer 112.
絶縁層116としては、例えば、窒化物絶縁層が挙げられる。該窒化物絶縁層としては
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用い
て形成することができる。絶縁層116に含まれる水素濃度は、1×1022atoms
/cm3以上であると好ましい。
Examples of insulating layers 116 include nitride insulating layers. These nitride insulating layers can be formed using silicon nitride, silicon oxide nitride, aluminum nitride, aluminum oxide nitride, etc. The hydrogen concentration in the insulating layer 116 is 1 × 10²² atoms.
It is preferable that the concentration is 3 or more per cm.
また、金属酸化物層112は、絶縁層110に酸素を供給する機能を有する。金属酸化
物層112が、絶縁層110に酸素を供給する機能を有することで、絶縁層110中に過
剰酸素を含ませることが可能となる。絶縁層110が過剰酸素領域を有することで、酸化
物半導体層108、より具体的にはチャネル領域108i中に当該過剰酸素を供給するこ
とができる。よって、信頼性の高い半導体装置を提供することができる。
Furthermore, the metal oxide layer 112 has the function of supplying oxygen to the insulating layer 110. Because the metal oxide layer 112 has the function of supplying oxygen to the insulating layer 110, it becomes possible to include excess oxygen in the insulating layer 110. Since the insulating layer 110 has an excess oxygen region, this excess oxygen can be supplied to the oxide semiconductor layer 108, more specifically to the channel region 108i. Therefore, a highly reliable semiconductor device can be provided.
絶縁層110としては、酸化物絶縁層または窒化物絶縁層を単層または積層して形成す
ることができる。絶縁層110として、例えば酸化シリコン、酸化窒化シリコン、窒化酸
化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはG
a-Zn酸化物などを用いればよく、単層または積層で設けることができる。
The insulating layer 110 can be formed by a single layer or a laminate of oxide insulating layers or nitride insulating layers. Examples of insulating layers 110 include silicon oxide, silicon oxide nitride, silicon oxide nitride, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, or G
α-Zn oxide or the like can be used, and it can be provided in a single layer or in a multilayer structure.
酸化物半導体層108の上方に形成される絶縁層110に過剰酸素を有する構成とする
ことで、チャネル領域108iにのみ選択的に過剰酸素を供給させることが可能となる。
あるいは、チャネル領域108i、ソース領域108s、及びドレイン領域108dに過
剰酸素を供給させたのち、ソース領域108s、及びドレイン領域108dのキャリア密
度を選択的に高めればよい。
By configuring the insulating layer 110 formed above the oxide semiconductor layer 108 to have excess oxygen, it becomes possible to selectively supply excess oxygen only to the channel region 108i.
Alternatively, after supplying excess oxygen to the channel region 108i, the source region 108s, and the drain region 108d, the carrier density in the source region 108s and the drain region 108d can be selectively increased.
金属酸化物層112は、絶縁層116から窒素または水素のいずれか一方または双方が
供給されることで、キャリア密度が高くなる。別言すると、金属酸化物層112は、酸化
物導電体(OC:Oxide Conductor)としての機能も有する。したがって
、金属酸化物層112は、酸化物半導体層108よりもキャリア密度が高くなる。
The metal oxide layer 112 has a higher carrier density when nitrogen, hydrogen, or both are supplied from the insulating layer 116. In other words, the metal oxide layer 112 also functions as an oxide conductor (OC). Therefore, the metal oxide layer 112 has a higher carrier density than the oxide semiconductor layer 108.
酸化物半導体層108が有するソース領域108s、及びドレイン領域108d、並び
に金属酸化物層112は、それぞれ、酸素欠損を形成する元素を有していてもよい。上記
酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン
、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、
ネオン、アルゴン、クリプトン、及びキセノン等がある。
The source region 108s and drain region 108d of the oxide semiconductor layer 108, and the metal oxide layer 112, may each contain elements that form oxygen vacancies. Typical examples of elements that form oxygen vacancies include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, chlorine, and noble gases. Typical examples of noble gas elements include helium.
Examples include neon, argon, krypton, and xenon.
不純物元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素と酸素の結
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体層に添加され
ると、酸化物半導体層中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体層においてキ
ャリア密度が増加し、導電性が高くなる。
When impurity elements are added to an oxide semiconductor layer, the bond between the metal elements and oxygen in the oxide semiconductor layer is broken, forming an oxygen vacancy. Alternatively, when impurity elements are added to an oxide semiconductor layer, the oxygen that was bonded to the metal elements in the oxide semiconductor layer bonds with the impurity element, causing oxygen to be released from the metal elements and forming an oxygen vacancy. As a result, the carrier density in the oxide semiconductor layer increases, and its conductivity improves.
トランジスタ100において、絶縁層110の側端部と、金属酸化物層112の側端部
とが、揃う領域を有すると好ましい。別言すると、トランジスタ100において、絶縁層
110の上端部と、金属酸化物層112の下端部が概略揃う構成である。例えば、金属酸
化物層112をマスクとして絶縁層110を加工することで、上記構造とすることができ
る。
In the transistor 100, it is preferable that the side edge of the insulating layer 110 and the side edge of the metal oxide layer 112 are aligned in a region. In other words, in the transistor 100, the upper end of the insulating layer 110 and the lower end of the metal oxide layer 112 are roughly aligned. For example, the above structure can be achieved by processing the insulating layer 110 using the metal oxide layer 112 as a mask.
酸化物半導体層108及び金属酸化物層112は、In-M-Zn酸化物(MはAl、
Ga、Y、またはSn)等の酸化物半導体で形成される。また、酸化物半導体層108及
び金属酸化物層112として、In-Ga酸化物、In-Zn酸化物を用いてもよい。と
くに、酸化物半導体層108と、金属酸化物層112とは、同じ構成元素からなる酸化物
半導体で形成されると、製造コストを低減できるため好ましい。
The oxide semiconductor layer 108 and the metal oxide layer 112 are made of In-M-Zn oxide (where M is Al).
It is formed from an oxide semiconductor such as Ga, Y, or Sn. In addition, In-Ga oxide and In-Zn oxide may be used as the oxide semiconductor layer 108 and the metal oxide layer 112. In particular, it is preferable that the oxide semiconductor layer 108 and the metal oxide layer 112 be formed from an oxide semiconductor composed of the same constituent elements, as this can reduce manufacturing costs.
酸化物半導体層108、及び金属酸化物層112がIn-M-Zn酸化物の場合、In
-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数
比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲッ
トの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1
:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:
M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1
、In:M:Zn=5:1:7等が好ましい。なお、成膜される酸化物半導体層108、
及び金属酸化物層112の原子数比はそれぞれ、上記のスパッタリングターゲットに含ま
れる金属元素の原子数比のプラスマイナス40%程度変動することがある。例えば、スパ
ッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場
合、成膜される酸化物半導体層の原子数比は、In:Ga:Zn=4:2:3近傍となる
場合がある。
When the oxide semiconductor layer 108 and the metal oxide layer 112 are In-M-Zn oxide,
For the sputtering target used to deposit -M-Zn oxide films, it is preferable that the atomic ratio of the metal elements satisfies In ≥ M and Zn ≥ M. Such atomic ratios of metal elements in a sputtering target include In:M:Zn = 1:1:1 and In:M:Zn = 1:1.
:1.2, In:M:Zn=2:1:1.5, In:M:Zn=2:1:2.3, In:
M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1
In:M:Zn = 5:1:7 is preferred. Note that the oxide semiconductor layer 108 to be formed,
The atomic ratios of the metal oxide layer 112 can vary by approximately plus or minus 40% from the atomic ratio of the metal elements contained in the sputtering target. For example, if an atomic ratio of In:Ga:Zn = 4:2:4.1 is used as the sputtering target, the atomic ratio of the deposited oxide semiconductor layer may be close to In:Ga:Zn = 4:2:3.
チャネル領域108iとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体層
を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真
性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純
度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、
キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体層にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリー
オフ特性ともいう。)になりやすい。また、高純度真性または実質的に高純度真性である
酸化物半導体層は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体層は、オフ電流が著しく
小さい特性を得ることができる。従って、当該酸化物半導体層にチャネル領域が形成され
るトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。
By using an oxide semiconductor layer with a low impurity concentration and low defect level density as the channel region 108i, transistors with even better electrical properties can be fabricated.
Here, a low impurity concentration and low defect level density (few oxygen vacancies) are referred to as high-purity intrinsic or substantially high-purity intrinsic. Alternatively, it is referred to as intrinsic or substantially intrinsic. Oxide semiconductors that are high-purity intrinsic or substantially high-purity intrinsic have few carrier sources,
In some cases, the carrier density can be reduced. Therefore, transistors in which a channel region is formed in the oxide semiconductor layer tend to exhibit electrical characteristics where the threshold voltage is positive (also known as normally-off characteristics). Furthermore, oxide semiconductor layers that are high-purity intrinsic or substantially high-purity intrinsic have a low defect level density, and therefore, the trap level density may also be low.
Furthermore, oxide semiconductor layers that are high-purity intrinsic or substantially high-purity intrinsic can exhibit significantly low off-current characteristics. Therefore, transistors in which a channel region is formed in such oxide semiconductor layers may exhibit less variation in electrical characteristics and become highly reliable transistors.
一方で、ソース領域108s、ドレイン領域108d、及び金属酸化物層112は、絶
縁層116と接する。ソース領域108s、ドレイン領域108d、及び金属酸化物層1
12が絶縁層116と接することで、絶縁層116からソース領域108s、ドレイン領
域108d、及び金属酸化物層112に水素及び窒素のいずれか一方または双方が添加さ
れるため、キャリア密度が高くなる。
On the other hand, the source region 108s, the drain region 108d, and the metal oxide layer 112 are in contact with the insulating layer 116.
When 12 comes into contact with the insulating layer 116, hydrogen and nitrogen, or either one or both, are added from the insulating layer 116 to the source region 108s, the drain region 108d, and the metal oxide layer 112, thus increasing the carrier density.
酸化物半導体層のキャリア密度について、以下に説明を行う。 The carrier density of the oxide semiconductor layer is explained below.
酸化物半導体層のキャリア密度に影響を与える因子としては、酸化物半導体層中の酸素
欠損(Vo)、または酸化物半導体層中の不純物などが挙げられる。
Factors that affect the carrier density of an oxide semiconductor layer include oxygen vacancies (Vo) in the oxide semiconductor layer, or impurities in the oxide semiconductor layer.
酸化物半導体層中の酸素欠損が多くなると、該酸素欠損に水素が結合(この状態をVO
Hともいう)した際に、欠陥準位密度が高くなる。または、酸化物半導体層中の不純物が
多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体層中
の欠陥準位密度を制御することで、酸化物半導体層のキャリア密度を制御することができ
る。
When the number of oxygen vacancies in the oxide semiconductor layer increases, hydrogen atoms bond to these oxygen vacancies (this state is called V₂O₃).
When this occurs (also known as H), the defect level density increases. Alternatively, if the amount of impurities in the oxide semiconductor layer increases, the defect level density increases due to these impurities. Therefore, by controlling the defect level density in the oxide semiconductor layer, the carrier density of the oxide semiconductor layer can be controlled.
図5(C)に示すように、酸化物半導体層108は、第1のゲート電極として機能する
導電層106と、第2のゲート電極として機能する金属酸化物層112のそれぞれと対向
するように位置し、2つのゲート電極として機能する導電層または酸化物半導体層に挟ま
れている。
As shown in Figure 5(C), the oxide semiconductor layer 108 is positioned opposite the conductive layer 106, which functions as the first gate electrode, and the metal oxide layer 112, which functions as the second gate electrode, and is sandwiched between the two conductive layers or oxide semiconductor layers that function as gate electrodes.
図5(C)の構成とすることで、トランジスタ100をトランジスタとして機能させる
場合に、トランジスタ100に含まれる酸化物半導体層108を、第1のゲート電極とし
て機能する導電層106の走査信号による電界、及び第2のゲート電極として機能する金
属酸化物層112の定電圧による電界、によって電気的に取り囲むことができる。
With the configuration shown in Figure 5(C), when the transistor 100 is to function as a transistor, the oxide semiconductor layer 108 contained in the transistor 100 can be electrically surrounded by the electric field caused by the scanning signal of the conductive layer 106 which functions as the first gate electrode, and the electric field caused by the constant voltage of the metal oxide layer 112 which functions as the second gate electrode.
なお図5(C)では図示を省略しているが、トランジスタ100は、第1のゲート電極
と第2のゲート電極とを接続するための、絶縁層110および絶縁層104に設けた開口
を有する構成としてもよい。このような構成を有することで、トランジスタ100に含ま
れる酸化物半導体層108を、第1のゲート電極として機能する導電層106、及び第2
のゲート電極として機能する金属酸化物層112、双方の電界によって電気的に取り囲む
ことができる。
Although not shown in Figure 5(C), the transistor 100 may have an opening in the insulating layer 110 and the insulating layer 104 for connecting the first gate electrode and the second gate electrode. With such a configuration, the oxide semiconductor layer 108 included in the transistor 100 can function as the first gate electrode, the conductive layer 106, and the second
The metal oxide layer 112, which functions as the gate electrode, can be electrically surrounded by the electric fields of both sides.
また図5(C)の構成とすることで、トランジスタ100をMOS容量として機能させ
る場合に、第1のゲート電極として機能する導電層106にトランジスタの閾値電圧をマ
イナスシフトさせる電圧を与えることができる。MOS容量は、酸化物半導体層108と
、絶縁層110と、第2のゲート電極として機能する金属酸化物層112と、によって構
成することができる。
Furthermore, by using the configuration shown in Figure 5(C), when the transistor 100 functions as a MOS capacitor, a voltage that negatively shifts the threshold voltage of the transistor can be applied to the conductive layer 106, which functions as the first gate electrode. The MOS capacitor can be composed of an oxide semiconductor layer 108, an insulating layer 110, and a metal oxide layer 112, which functions as the second gate electrode.
トランジスタ100をMOS容量として機能させる場合、図6(A)の断面図に図示す
る酸化物半導体層108と、絶縁層110と、金属酸化物層112によって容量を形成す
ることができる。つまり、図5(B)の回路図の容量素子MCに相当するMOS容量を形
成することができる。なお図6(A)、図6(B)において、「Vg」、「Vs」、「V
b」は、図2(A)と同様に、回路図と断面図で対応する電圧を表している。
When transistor 100 functions as a MOS capacitor, capacitance can be formed by the oxide semiconductor layer 108, insulating layer 110, and metal oxide layer 112 shown in the cross-sectional view of Figure 6(A). In other words, a MOS capacitor equivalent to the capacitance element MC in the circuit diagram of Figure 5(B) can be formed. Note that in Figures 6(A) and 6(B), "Vg", "Vs", and "V
"b" represents the corresponding voltage in the circuit diagram and cross-sectional view, similar to Figure 2(A).
図6(A)、図6(B)の構成では、導電層106に与える電圧Vgとしてトランジス
タの閾値電圧をマイナスシフトさせる電圧を与える。MOS容量を構成する絶縁層110
の膜厚110tは、絶縁層104の膜厚104tよりも小さい。そのため、小さい電圧が
金属酸化物層112に与えられ、絶縁層110を間に挟んで金属酸化物層112との間で
容量を形成する場合であっても高い容量を確保できるとともに、小さい面積で大きな容量
とすることができる。
In the configurations shown in Figures 6(A) and 6(B), the voltage Vg applied to the conductive layer 106 is a voltage that negatively shifts the threshold voltage of the transistor. The insulating layer 110 constitutes the MOS capacitance.
The film thickness 110t of the insulating layer 104 is smaller than the film thickness 104t of the insulating layer 104. Therefore, even when a small voltage is applied to the metal oxide layer 112 and capacitance is formed between the insulating layer 110 and the metal oxide layer 112, a high capacitance can be secured, and a large capacitance can be achieved in a small area.
[上面図の構成例]
次いで図7では、発光素子等の構成を除く、図4(B)の画素PIX_Dの回路構成に
適用可能な上面図の一例を示す。また図8は、図7の上面図における上下関係にある導電
層および半導体層等を層毎に分け、開口を介して接続される様子を図示したものである。
また図9(A)は、図7の点線P1-P2間の断面図であり、図9(B)は、図7の点線
Q1-Q2間の断面図である。また図10は、図7の上面図でのトランジスタの配置に対
応させた画素を複数並べて図示した回路図である。
[Example of configuration in the top view]
Next, Figure 7 shows an example of a top view applicable to the circuit configuration of pixel PIX_D in Figure 4(B), excluding the configuration of light-emitting elements, etc. Figure 8 illustrates how the conductive layer and semiconductor layer, etc., which are in a vertical relationship in the top view of Figure 7, are separated layer by layer and connected via apertures.
Figure 9(A) is a cross-sectional view between the dotted lines P1 and P2 in Figure 7, and Figure 9(B) is a cross-sectional view between the dotted lines Q1 and Q2 in Figure 7. Figure 10 is a circuit diagram showing multiple pixels arranged in a row, corresponding to the arrangement of transistors in the top view of Figure 7.
図7の上面図では、走査線GLと、信号線SLと、配線V0と、電流供給線ANODE
と、トランジスタM1と、トランジスタM2と、トランジスタM3と、容量素子MCと、
を図示している。導電層、金属酸化物層、および酸化物半導体層の層構造において、絶縁
層等については図示を省略している。
In the top view of Figure 7, the scan line GL, the signal line SL, the wiring V0, and the current supply line ANODE are shown.
And transistor M1, transistor M2, transistor M3, and capacitive element MC,
This is illustrated in the diagram. In the layer structure of the conductive layer, metal oxide layer, and oxide semiconductor layer, insulating layers, etc., are not shown in the diagram.
図7における各配線等を構成する導電層、金属酸化物層、および酸化物半導体層の層構
造は、図8および図9より理解される。基板SUB上に、第1のゲート電極として機能す
る導電層151、導電層152および導電層153が設けられている。次いで、第1のゲ
ート絶縁層として機能する絶縁層154を介して酸化物半導体層161および酸化物半導
体層162が設けられている。次いで、第2のゲート絶縁層として機能する絶縁層163
を介して、第2のゲート電極として機能する金属酸化物層171、金属酸化物層172お
よび金属酸化物層173が設けられている。次いで、酸化物半導体層161の一部および
酸化物半導体層162の一部、並びに金属酸化物層171、金属酸化物層172および金
属酸化物層173中のキャリア密度を選択的に高めて導電性を高める絶縁層174を介し
て、トランジスタのソース電極、ドレイン電極、あるいは各種配線として機能する導電層
181、導電層182、導電層183、導電層184、および導電層185が設けられて
いる。次いで、層間絶縁層として機能する絶縁層186、絶縁層187および絶縁層18
8が設けられている。また絶縁層186、絶縁層187および絶縁層188には導電層1
85に達する開口190が設けられている。この開口190は、その後画素電極を形成し
、その上に設けられる発光素子と接続するための開口である。
The layer structure of the conductive layer, metal oxide layer, and oxide semiconductor layer constituting each wiring etc. in Figure 7 can be understood from Figures 8 and 9. Conductive layer 151, conductive layer 152, and conductive layer 153, which function as the first gate electrode, are provided on the substrate SUB. Next, oxide semiconductor layer 161 and oxide semiconductor layer 162 are provided via insulating layer 154, which functions as the first gate insulating layer. Next, insulating layer 163, which functions as the second gate insulating layer
Through this, metal oxide layers 171, 172, and 173, which function as a second gate electrode, are provided. Next, conductive layers 181, 182, 183, 184, and 185, which function as source electrodes, drain electrodes, or various wirings of the transistor, are provided via a part of oxide semiconductor layer 161 and a part of oxide semiconductor layer 162, and an insulating layer 174 that selectively increases the carrier density in metal oxide layers 171, 172, and 173 to improve conductivity. Next, insulating layers 186, 187, and 185, which function as interlayer insulating layers
8 is provided. In addition, insulating layer 186, insulating layer 187 and insulating layer 188 have conductive layer 1
An opening 190 reaching 85 is provided. This opening 190 is for connecting to a light-emitting element that will be subsequently formed on top of the pixel electrode.
また図7および図8中、正方形にバツ印を付した構成は絶縁層に形成した開口を表して
いる。開口によって、図8の矢印で表すように各層の導電層、金属酸化物層、および酸化
物半導体層が接続される。また図8には、走査線GLとなる導電層151、電流供給線A
NODEとなる導電層152、配線V0となる導電層181、信号線SLとなる導電層1
82を図示している。
In Figures 7 and 8, the configuration marked with an "X" in a square represents an opening formed in the insulating layer. The opening connects the conductive layer, metal oxide layer, and oxide semiconductor layer of each layer, as indicated by the arrows in Figure 8. Figure 8 also shows the conductive layer 151, which forms the scanning line GL, and the current supply line A.
Conductive layer 152 which becomes NODE, conductive layer 181 which becomes wiring V0, conductive layer 1 which becomes signal line SL
Figure 82 is shown.
図7、図8および図9の図からわかるように、トランジスタM1、M2およびM3にお
いて、第1のゲート電極と第2のゲート電極とを接続する構成としている。当該構成によ
って、互いのゲート電極を接続しない場合に比べて、トランジスタに流れる電流量を増加
させることができる。
As can be seen from Figures 7, 8, and 9, transistors M1, M2, and M3 are configured to connect the first gate electrode to the second gate electrode. This configuration allows for an increase in the amount of current flowing through the transistors compared to when the gate electrodes are not connected to each other.
また図7、図8および図9の図からわかるように、容量素子MCを形成する金属酸化物
層171、絶縁層163、および酸化物半導体層161の下方に、電流供給線ANODE
に接続された導電層152を配置する構成とする。当該構成では、導電層152に与える
電流供給線ANODEの電圧がトランジスタの閾値電圧をマイナスシフトさせ、且つ絶縁
層163の膜厚が絶縁層154の膜厚よりも小さいため、高い容量を確保できる。そのた
め、小さい面積で大きな容量とすることができる。
Furthermore, as can be seen from Figures 7, 8, and 9, the metal oxide layer 171, the insulating layer 163, and the oxide semiconductor layer 161 that form the capacitive element MC are located below the current supply line ANODE
The configuration includes a conductive layer 152 connected to the conductive layer 152. In this configuration, the voltage of the current supply line ANODE supplied to the conductive layer 152 shifts the threshold voltage of the transistor negatively, and since the thickness of the insulating layer 163 is smaller than the thickness of the insulating layer 154, a high capacitance can be secured. Therefore, a large capacitance can be achieved in a small area.
なお電流供給線ANODEに接続された導電層152、走査線GLとなる導電層151
は、遮光性および導電性を有する金属材料で構成することで、遮光層としての機能を有す
る。そのため、MOS容量およびトランジスタの電気特性の変動を小さくすることができ
る。
Note that the conductive layer 152 is connected to the current supply line ANODE, and the conductive layer 151 is the scan line GL.
It functions as a light-shielding layer by being composed of a metal material that has light-shielding and conductive properties. Therefore, it can reduce fluctuations in MOS capacitance and the electrical characteristics of transistors.
また図10は、図7で説明した画素の上面図に対応する回路図を2×2の画素PIX_
UL、画素PIX_UR、画素PIX_LLおよび画素PIX_LRとして図示した回路
図である。図10において、m行、(m+1行)の2行、n列、(n+1)列に配置され
た画素を図示している。図10では、m行目の走査線GL_mと、(m+1)行目の走査
線GL_m+1と、n列目の信号線SL_nと、(n+1)列目の信号線SL_n+1と
、配線V0と、電流供給線ANODEと、を図示している。
Figure 10 also shows a circuit diagram corresponding to the top view of the pixel described in Figure 7, using a 2x2 pixel PIX_
This is a circuit diagram illustrating UL, pixel PIX_UR, pixel PIX_LL, and pixel PIX_LR. In Figure 10, pixels arranged in two rows of m rows and (m+1 rows), and n columns and (n+1) columns are shown. In Figure 10, the scan line GL_m of the mth row, the scan line GL_m+1 of the (m+1)th row, the signal line SL_n of the nth column, the signal line SL_n+1 of the (n+1)th column, the wiring V0, and the current supply line ANODE are shown.
図10に図示するように、画素PIX_ULおよび画素PIX_URは、配線V0を挟
んで画素を構成するトランジスタM1、M2、M3および容量素子MCを線対称に配置し
、同じ配線V0に接続する構成とする。画素PIX_LLおよび画素PIX_LRも同様
に、配線V0を挟んで画素を構成するトランジスタM1、M2、M3および容量素子MC
を線対称に配置し、同じ配線V0に接続する構成とする。
As shown in Figure 10, pixels PIX_UL and PIX_UR are configured such that the transistors M1, M2, M3 and the capacitive element MC that constitute the pixels are arranged symmetrically on either side of the wiring V0 and connected to the same wiring V0. Similarly, pixels PIX_LL and PIX_LR are configured such that the transistors M1, M2, M3 and the capacitive element MC that constitute the pixels are arranged on either side of the wiring V0.
The components are arranged symmetrically and connected to the same wiring V0.
また図10に図示するように、画素PIX_ULおよび画素PIX_LLは、電流供給
線ANODEを挟んで画素を構成するトランジスタM1、M2、M3および容量素子MC
を線対称に配置し、同じ電流供給線ANODEに接続する構成とする。また画素PIX_
URおよび画素PIX_LRも同様に、電流供給線ANODEを挟んで画素を構成するト
ランジスタM1、M2、M3および容量素子MCを線対称に配置し、同じ電流供給線AN
ODEに接続する構成とする。
As shown in Figure 10, pixels PIX_UL and PIX_LL are composed of transistors M1, M2, M3 and capacitive elements MC, separated by a current supply line ANODE.
The pixels are arranged symmetrically and connected to the same current supply line ANODE.
Similarly, in UR and pixel PIX_LR, the transistors M1, M2, M3 and capacitive element MC that constitute the pixel are arranged symmetrically across the current supply line ANODE, and the same current supply line AN
The configuration will connect to the ODE.
図10に示す素子および配線等の配置とすることで、各画素に接続するために画素間に
配置される配線等の数を削減することができる。図10の構成は、画素の精細度を高める
設計とする際、配線等の数を削減した分、画素の面積を縮小できるため、好ましい。
By arranging the elements and wiring as shown in Figure 10, the number of wires and other connections between pixels can be reduced. The configuration in Figure 10 is preferable because, when designing to increase the resolution of pixels, the area of the pixels can be reduced by the amount of the reduced number of wires and other connections.
[変形例]
本発明の一態様について適用できる回路構成は、図1(A)のトランジスタM1、M2
およびM3を有する画素構成に限らない。例えば、図11(A)に示すように2つ以下の
トランジスタを有する画素構成についても適用可能である。
[Variations]
A circuit configuration applicable to one aspect of the present invention is shown in Figure 1(A) with transistors M1 and M2
The method is not limited to pixel configurations having M3. For example, it is also applicable to pixel configurations having two or fewer transistors, as shown in Figure 11(A).
図11(A)に示す画素PIX_Eの画素構成は、トランジスタM1と、トランジスタ
M3と、容量素子MCと、発光素子ELと、を有する。つまり図1(A)におけるトラン
ジスタM2を省略した回路構成に相当する。
The pixel configuration of pixel PIX_E shown in Figure 11(A) includes transistor M1, transistor M3, capacitive element MC, and light-emitting element EL. In other words, it corresponds to the circuit configuration in Figure 1(A) with transistor M2 omitted.
図11(A)に示す構成においても、トランジスタをMOS容量として機能させた容量
素子MCにおいて、第1のゲート電極に電流供給線ANODEの電圧を与える。そしてト
ランジスタの閾値電圧をマイナスシフトさせる電圧を与え、第2のゲート電極である金属
酸化物層と、絶縁層と、酸化物半導体層と、によって構成されるMOS容量において、低
電圧を与えた際の容量を大きくすることができる。第2のゲート電極と酸化物半導体層の
間にある絶縁層は、第1のゲート電極と酸化物半導体層の間にある絶縁層より膜厚が薄く
、高い容量を確保できるため、小さい面積で大きな容量とすることができる。
In the configuration shown in Figure 11(A), in the capacitive element MC in which the transistor functions as a MOS capacitor, the voltage of the current supply line ANODE is applied to the first gate electrode. Then, a voltage is applied that shifts the threshold voltage of the transistor to the negative, and the capacitance at which a low voltage is applied can be increased in the MOS capacitor, which is composed of a metal oxide layer, an insulating layer, and an oxide semiconductor layer, which is the second gate electrode. The insulating layer between the second gate electrode and the oxide semiconductor layer has a thinner film thickness than the insulating layer between the first gate electrode and the oxide semiconductor layer, and can secure a higher capacitance, so a large capacitance can be achieved in a small area.
本発明の一態様について適用できる回路構成は、図11(A)の画素構成に限らない。
例えば、図11(B)に示すように4つ以上のトランジスタを有する画素構成についても
適用可能である。
The circuit configuration applicable to one aspect of the present invention is not limited to the pixel configuration shown in Figure 11(A).
For example, this method can also be applied to pixel configurations having four or more transistors, as shown in Figure 11(B).
図11(A)に示す画素PIX_Fの画素構成は、トランジスタM1と、トランジスタ
M2と、トランジスタM3と、トランジスタM4と、トランジスタM5と、容量素子MC
と、発光素子ELと、を有する。また当該画素構成は、信号線SL、電流供給線ANOD
E、配線V0、共通配線CATHODEの他、走査線GL1、GL2およびGL3によっ
て動作する。
The pixel configuration of pixel PIX_F shown in Figure 11(A) consists of transistor M1, transistor M2, transistor M3, transistor M4, transistor M5, and a capacitive element MC
It has a light-emitting element EL. The pixel configuration also includes a signal line SL and a current supply line ANOD.
It operates using E, wiring V0, common wiring CATHODE, as well as scan lines GL1, GL2, and GL3.
図11(B)に示す構成においても、トランジスタをMOS容量として機能させた容量
素子MCにおいて、第1のゲート電極に電流供給線ANODEの電圧を与える。そしてト
ランジスタの閾値電圧をマイナスシフトさせる電圧を与え、第2のゲート電極である金属
酸化物層と、絶縁層と、酸化物半導体層と、によって構成されるMOS容量において、低
電圧を与えた際の容量を大きくすることができる。第2のゲート電極と酸化物半導体層の
間にある絶縁層は、第1のゲート電極と酸化物半導体層の間にある絶縁層より膜厚が薄く
、高い容量を確保できるため、小さい面積で大きな容量とすることができる。
In the configuration shown in Figure 11(B), in the capacitive element MC where the transistor functions as a MOS capacitor, the voltage of the current supply line ANODE is applied to the first gate electrode. Then, a voltage is applied that shifts the threshold voltage of the transistor to the negative, and the capacitance at which a low voltage is applied can be increased in the MOS capacitor, which is composed of a metal oxide layer, an insulating layer, and an oxide semiconductor layer, which is the second gate electrode. The insulating layer between the second gate electrode and the oxide semiconductor layer has a thinner film thickness than the insulating layer between the first gate electrode and the oxide semiconductor layer, and can secure a higher capacitance, so a large capacitance can be achieved in a small area.
また本発明の一態様について適用できる回路構成は、発光素子を有する画素構成に限ら
ず、液晶素子と発光素子とを有する画素に適用することもできる。
Furthermore, the circuit configuration applicable to one aspect of the present invention is not limited to a pixel configuration having an light-emitting element, but can also be applied to a pixel having a liquid crystal element and a light-emitting element.
一例と図示する図12(A)に示す画素PIX_Gの画素構成は、トランジスタM1と
、トランジスタM2と、トランジスタM3と、容量素子MCと、トランジスタM6と、容
量素子MC1と、液晶素子LCと、を有する。また当該画素構成は、信号線SL_LC、
信号線SL_EL、電流供給線ANODE、配線V0、走査線GL_EL、走査線GL_
LC、共通配線CATHODEによって動作する。
As an example, the pixel configuration of pixel PIX_G shown in Figure 12(A) includes transistor M1, transistor M2, transistor M3, capacitive element MC, transistor M6, capacitive element MC1, and liquid crystal element LC. Furthermore, this pixel configuration includes signal lines SL_LC.
Signal line SL_EL, current supply line ANODE, wiring V0, scan line GL_EL, scan line GL_
It operates via LC and common wiring CATHOD.
画素PIX_Gにおいて、トランジスタM3のゲート電極に与えるビデオ信号は、走査
線GL_ELに与える走査信号の制御によって信号線SL_ELから与えられる。画素P
IX_Gにおいて、液晶素子LCの一方の電極に与えるビデオ信号は、走査線GL_LC
に与える走査信号の制御によって信号線SL_LCから与えられる。つまり、画素PIX
_Gごとに液晶素子LCおよび発光素子ELの階調表示を別々に制御することができる。
このような構成では、複数の画素で一様に点灯するバックライトの制御とは異なり、表示
する画像に応じた発光素子ELの発光を画素レベルといった最小単位で制御することがで
きるため、余分な発光を抑えることができる。そのため画素PIX_Gを有する表示装置
は、低消費電力化を図ることができる。
In pixel PIX_G, the video signal supplied to the gate electrode of transistor M3 is supplied from the signal line SL_EL by controlling the scan signal supplied to the scan line GL_EL.
In IX_G, the video signal applied to one electrode of the liquid crystal element LC is the scan line GL_LC.
The signal is supplied from the signal line SL_LC by controlling the scanning signal given to the pixel PIX.
For each G level, the grayscale display of the liquid crystal element (LC) and the light-emitting element (EL) can be controlled separately.
In this configuration, unlike backlight control where multiple pixels light up uniformly, the light emission of the light-emitting element (EL) can be controlled at the smallest unit, such as the pixel level, according to the image being displayed, thus suppressing unnecessary light emission. Therefore, a display device having pixels PIX_G can achieve lower power consumption.
また画素PIX_Gの構成では、液晶素子LCが有する反射電極によって外光を利用し
た反射光の強度を液晶層で調節して階調表示を行うことができる。そのため画素PIX_
Gを有する表示装置は、屋外での視認性を向上することができる。
Furthermore, in the PIX_G pixel configuration, the reflective electrodes of the liquid crystal element (LC) allow for the adjustment of the intensity of reflected light using ambient light in the liquid crystal layer, thereby enabling grayscale display.
A display device with G can improve visibility outdoors.
また画素PIX_Gの構成では、発光素子ELの発する光の強度を調節して階調表示を
行う。そのため画素PIX_Gを有する表示装置は、外光の強度が小さい屋内での視認性
を向上することができる。
Furthermore, in the PIX_G pixel configuration, the intensity of light emitted by the EL light-emitting element is adjusted to perform gradation display. Therefore, a display device having PIX_G pixels can improve visibility indoors where the intensity of ambient light is low.
なお屋外にて液晶素子LCを制御して表示を行う構成、または屋内にて発光素子ELを
制御して表示を行う構成は、表示装置に照度を測定可能なセンサーを設ける構成とすれば
よい。
Furthermore, for configurations that control liquid crystal elements (LC) to display information outdoors, or control light-emitting elements (EL) to display information indoors, the display device should be equipped with a sensor capable of measuring illuminance.
また図12(A)に示す構成においても、トランジスタをMOS容量として機能させた
容量素子MC、MC1において、第1のゲート電極に電流供給線ANODEの電圧を与え
る。そしてトランジスタの閾値電圧をマイナスシフトさせる電圧を与え、第2のゲート電
極である金属酸化物層と、絶縁層と、酸化物半導体層と、によって構成されるMOS容量
において、低電圧を与えた際の容量を大きくすることができる。第2のゲート電極と酸化
物半導体層の間にある絶縁層は、第1のゲート電極と酸化物半導体層の間にある絶縁層よ
り膜厚が薄く、高い容量を確保できるため、小さい面積で大きな容量とすることができる
。
Furthermore, in the configuration shown in Figure 12(A), in the capacitive elements MC and MC1, where the transistor functions as a MOS capacitor, the voltage of the current supply line ANODE is applied to the first gate electrode. By applying a voltage that shifts the threshold voltage of the transistor to the negative, the capacitance of the MOS capacitor, which is composed of a metal oxide layer, an insulating layer, and an oxide semiconductor layer, can be increased when a low voltage is applied. The insulating layer between the second gate electrode and the oxide semiconductor layer has a thinner film thickness than the insulating layer between the first gate electrode and the oxide semiconductor layer, and can secure a higher capacitance, so a large capacitance can be achieved in a small area.
図12(A)に示す画素PIX_Gを有する表示装置は、図12(B)に示す断面模式
図のように発光素子ELと液晶素子LCとを重ねて設けることができる。図12(B)に
おいて、発光素子ELおよび液晶素子LCの間には、トランジスタを有する層191が設
けられる。トランジスタを有する層191は、トランジスタM1と、トランジスタM2と
、トランジスタM3と、容量素子MCと、トランジスタM6と、容量素子MC1と、を有
する。図12(B)の液晶素子LCは、外光(LREF)を反射することができる電極1
92を有する。電極192は、発光素子からの光(LEL)を透過するための開口193
が設けられる。
The display device having pixels PIX_G shown in Figure 12(A) can be constructed by stacking light-emitting element EL and liquid crystal element LC as shown in the schematic cross-sectional view in Figure 12(B). In Figure 12(B), a layer 191 having transistors is provided between the light-emitting element EL and the liquid crystal element LC. The layer 191 having transistors includes transistor M1, transistor M2, transistor M3, capacitive element MC, transistor M6, and capacitive element MC1. The liquid crystal element LC in Figure 12(B) has an electrode 1 that can reflect ambient light (L REF ).
It has 92. The electrode 192 has an aperture 193 for transmitting light (L EL ) from the light-emitting element.
A system will be established.
図12(A)で説明した画素PIX_Gに、図12(B)に示す断面模式図を適用した
表示装置では、照度に応じて発光素子ELと液晶素子LCとを切り替えて表示させる構成
が有効である。例えば、照度が大きい場合、液晶素子LCを駆動して所望の階調を得る構
成とし、照度が小さい場合、発光素子ELを駆動して所望の階調を得る構成とする。当該
構成とすることで、低消費電力かつ視認性に優れた表示装置とすることができる。
In a display device where the schematic cross-sectional diagram shown in Figure 12(B) is applied to the pixel PIX_G described in Figure 12(A), a configuration that switches between the light-emitting element EL and the liquid crystal element LC according to the illuminance is effective. For example, when the illuminance is high, the liquid crystal element LC is driven to obtain the desired gradation, and when the illuminance is low, the light-emitting element EL is driven to obtain the desired gradation. By adopting this configuration, a display device with low power consumption and excellent visibility can be made.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented in appropriate combination with other embodiments described herein, at least in part.
(実施の形態2)
本実施の形態では、本発明の一態様の表示装置の断面構成例について説明する。
(Embodiment 2)
This embodiment describes an example of a cross-sectional configuration of a display device according to one aspect of the present invention.
〔表示装置の構成例〕
図13に、以下で説明する表示装置10の上面概略図を示す。表示装置10は、画素部
11、走査線駆動回路12、信号線駆動回路13、端子部15、複数の配線16a、及び
複数の配線16b等を有する。
[Example of display device configuration]
Figure 13 shows a schematic top view of the display device 10 described below. The display device 10 includes a pixel section 11, a scan line driving circuit 12, a signal line driving circuit 13, a terminal section 15, a plurality of wires 16a, and a plurality of wires 16b, etc.
〔断面構成例1〕
図14は、表示装置10の断面概略図である。図14は、例えば図13中の切断線A1
-A2に沿った断面に相当する。
[Cross-sectional configuration example 1]
Figure 14 is a schematic cross-sectional view of the display device 10. Figure 14 shows, for example, the cutting line A1 in Figure 13.
- This corresponds to a cross-section along A2.
表示装置10は、第1の基板201と、第2の基板202とが接着層220によって貼
り合わされた構成を有する。
The display device 10 has a configuration in which a first substrate 201 and a second substrate 202 are bonded together by an adhesive layer 220.
第1の基板201上には、端子部15、配線16b、信号線駆動回路13を構成するト
ランジスタ252、画素部11を構成するトランジスタ251、トランジスタ252、容
量素子253、発光素子254等が設けられている。また第1の基板201上には、絶縁
層211、絶縁層212、絶縁層213、絶縁層214、スペーサ215等が設けられて
いる。
The first substrate 201 is provided with terminals 15, wiring 16b, transistors 252 constituting the signal line drive circuit 13, transistors 251 and 252 constituting the pixel section 11, capacitive elements 253, light-emitting elements 254, etc. Also provided on the first substrate 201 are insulating layers 211, 212, 213, 214, spacers 215, etc.
第2の基板202の第1の基板201側には、絶縁層221、遮光層231、着色層2
32、構造物230a、構造物230b等が設けられている。
On the side of the second substrate 202 facing the first substrate 201, there is an insulating layer 221, a light-shielding layer 231, and a coloring layer 2
32. Structures 230a, 230b, etc. are provided.
絶縁層213上に、発光素子254が設けられている。発光素子254は、第1の電極
として機能する画素電極225、EL層222、第2の電極223を有する。また画素電
極225とEL層222との間には、光学調整層224が設けられている。絶縁層214
は、画素電極225及び光学調整層224の端部を覆って設けられている。
A light-emitting element 254 is provided on the insulating layer 213. The light-emitting element 254 has a pixel electrode 225 that functions as a first electrode, an EL layer 222, and a second electrode 223. An optical adjustment layer 224 is provided between the pixel electrode 225 and the EL layer 222. Insulating layer 214
It is provided to cover the ends of the pixel electrode 225 and the optical adjustment layer 224.
トランジスタ251は、上記実施の形態1の図1(A)で説明したトランジスタM1ま
たはM2として機能するトランジスタである。トランジスタ252は、上記実施の形態1
の図1(A)で説明したトランジスタM3として機能するトランジスタである。
Transistor 251 is a transistor that functions as transistor M1 or M2 as described in Figure 1(A) of the above embodiment 1. Transistor 252 is a transistor that functions as transistor M1 or M2 as described in Figure 1(A) of the above embodiment 1
This is the transistor that functions as transistor M3, as explained in Figure 1(A).
トランジスタ251、252、255には、第1のゲート電極として機能する導電層2
75、および第2のゲート電極として機能する導電層272が設けられている。すなわち
、チャネルが形成される半導体を2つのゲート電極で挟持した構成である。導電層275
は上記実施の形態1の図2で説明した第1のゲート電極として機能する導電層106に対
応する。導電層272は上記実施の形態1の図2で説明した第2のゲート電極として機能
する金属酸化物層112に対応する。
Transistors 251, 252, and 255 have a conductive layer 2 that functions as the first gate electrode.
75 and a conductive layer 272 which functions as a second gate electrode are provided. That is, the semiconductor on which the channel is formed is sandwiched between two gate electrodes. Conductive layer 275
This corresponds to the conductive layer 106 that functions as the first gate electrode as described in Figure 2 of Embodiment 1 above. The conductive layer 272 corresponds to the metal oxide layer 112 that functions as the second gate electrode as described in Figure 2 of Embodiment 1 above.
導電層275は、酸素を放出することで半導体層271の酸素欠損を修復できる電極と
することにより、トランジスタの電気特性を安定化させることが可能となる。
The conductive layer 275 is an electrode that can repair oxygen vacancies in the semiconductor layer 271 by releasing oxygen, thereby stabilizing the electrical characteristics of the transistor.
またトランジスタ252のように発光素子に接続されるトランジスタでは、2つのゲー
ト電極を電気的に接続するなどして、これらに同じ信号を与える構成とすることが好まし
い。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めること
が可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を
作製することができる。
Furthermore, in transistors connected to light-emitting elements, such as transistor 252, it is preferable to configure them so that the same signal is applied to them, for example, by electrically connecting the two gate electrodes. Such transistors can increase their field-effect mobility compared to other transistors, and thus increase their on-current. As a result, circuits capable of high-speed operation can be fabricated.
容量素子253は、導電層275の一部と、絶縁層211の一部と、半導体層271の
一部により構成されるが、図14に示すように、導電層274の一部と、絶縁層217の
一部と、導電層273の一部とにより構成されるものでもよい。
The capacitive element 253 is composed of a part of the conductive layer 275, a part of the insulating layer 211, and a part of the semiconductor layer 271, but as shown in Figure 14, it may also be composed of a part of the conductive layer 274, a part of the insulating layer 217, and a part of the conductive layer 273.
図14では、発光素子254がトップエミッション構造の発光素子である例を示してい
る。発光素子254からの発光は、第2の基板202側に射出される。このような構成と
することで、発光素子254の下側(第1の基板201側)にトランジスタ、容量素子、
回路、配線等を配置することができるため、画素部11の開口率を高めることができる。
Figure 14 shows an example where the light-emitting element 254 is a top-emission structure light-emitting element. The light emitted from the light-emitting element 254 is emitted towards the second substrate 202. With this configuration, a transistor, a capacitive element,
Since circuits, wiring, etc. can be arranged, the aperture ratio of the pixel section 11 can be increased.
第2の基板202の第1の基板201側の面には、発光素子254と重なる着色層23
2が設けられている。また、着色層232が設けられていない部分には、遮光層231が
設けられていてもよい。遮光層231は、図14に示すように、信号線駆動回路13と重
なる位置に設けられていてもよい。また着色層232及び遮光層231を覆って、透光性
のオーバーコート層が設けられていてもよい。
On the side of the second substrate 202 facing the first substrate 201, there is a colored layer 23 that overlaps with the light-emitting element 254.
A 2 is provided. In addition, a light-shielding layer 231 may be provided in the portion where the colored layer 232 is not provided. The light-shielding layer 231 may be provided in a position that overlaps with the signal line drive circuit 13, as shown in Figure 14. In addition, a light-transmitting overcoat layer may be provided to cover the colored layer 232 and the light-shielding layer 231.
また、第2の基板202の第1の基板201側には、接着層220よりも内側の領域に
構造物230aが設けられ、接着層220よりも外側の領域に構造物230bが設けられ
ている。構造物230a及び構造物230bは、第2の基板202の端部において絶縁層
221や第2の基板202にクラックが生じたときに、これが進行することを抑制する機
能を有する。図14では、構造物230a及び構造物230bとして、遮光層231と同
一の膜からなる層と、着色層232aと同一の膜からなる層の積層構造とした場合の例を
示している。このように2層以上の積層構造とすることで、よりクラックの進行を抑制す
る効果を高めることができる。なお、ここでは接着層220を挟んで両側に構造物230
a及び構造物230bを配置する構成を示したが、いずれか一方で合ってもよい。またク
ラックが生じる恐れがない場合(例えば第2の基板202等の剛性が高い場合)には、構
造物230a及び構造物230bを設けない構成としてもよい。
Furthermore, on the second substrate 202, on the side facing the first substrate 201, a structure 230a is provided in the region inside the adhesive layer 220, and a structure 230b is provided in the region outside the adhesive layer 220. Structures 230a and 230b have the function of suppressing the propagation of cracks that occur in the insulating layer 221 or the second substrate 202 at the edge of the second substrate 202. Figure 14 shows an example in which structures 230a and 230b are laminated structures consisting of a layer made of the same film as the light-shielding layer 231 and a layer made of the same film as the coloring layer 232a. By using a laminated structure of two or more layers in this way, the effect of suppressing crack propagation can be further enhanced. Here, structures 230 are provided on both sides of the adhesive layer 220.
Although a configuration in which structure 230a and structure 230b are provided is shown, either one may be used. Furthermore, if there is no risk of cracking (for example, if the rigidity of the second substrate 202 is high), a configuration without structures 230a and 230b may be used.
スペーサ215は、絶縁層214上に設けられている。スペーサ215は、第1の基板
201と第2の基板202の距離が必要以上に縮まらないように制御する、ギャップスペ
ーサとしての機能を有する。また、スペーサ215は、その側面の一部と、被形成面との
角度が、好ましくは45度以上、120度以下、より好ましくは60度以上100度以下
、さらに好ましくは75度以上90度以下である部分を有することが好ましい。こうする
ことで、スペーサ215の側面においてEL層222の厚さが薄い領域が形成されやすく
なる。そのため、隣接する発光素子間において、EL層222を介して電流が流れること
で発行してしまう現象を抑制することができる。特に、画素部11が高精細である場合に
は、隣接する発光素子間の距離が小さくなるため、このような形状のスペーサ215を発
光素子間に設けることは有効である。さらに、EL層222が導電性の高い材料を含む層
を有する場合などには、特に有効である。
The spacer 215 is provided on the insulating layer 214. The spacer 215 functions as a gap spacer, controlling the distance between the first substrate 201 and the second substrate 202 so that it does not shrink more than necessary. Furthermore, it is preferable that the spacer 215 has a portion of its side surface at an angle between it and the surface to be formed, preferably 45 degrees or more and 120 degrees or less, more preferably 60 degrees or more and 100 degrees or less, and even more preferably 75 degrees or more and 90 degrees or less. This makes it easier to form a region on the side surface of the spacer 215 where the thickness of the EL layer 222 is thin. Therefore, it is possible to suppress the phenomenon of light emission caused by current flowing through the EL layer 222 between adjacent light-emitting elements. In particular, when the pixel portion 11 is high resolution, the distance between adjacent light-emitting elements becomes small, so providing a spacer 215 of this shape between light-emitting elements is effective. Furthermore, it is especially effective when the EL layer 222 has a layer containing a highly conductive material.
また、スペーサ215は、EL層222や第2の電極223等を形成する際に遮蔽マス
クを用いる場合、当該遮蔽マスクにより被形成面に傷がつかないようにするマスクギャッ
パとしての機能を有していてもよい。
Furthermore, the spacer 215 may also function as a mask gapper to prevent damage to the surface to be formed by the shielding mask when a shielding mask is used when forming the EL layer 222 or the second electrode 223.
スペーサ215は、走査線と交差する配線と重ねて設けられていることが好ましい。 It is preferable that the spacer 215 is provided overlapping the wiring that intersects the scan line.
図14では、カラーフィルタ方式を用いた表示装置10の例を示している。例えば着色
層232として、赤色(R)、緑色(G)、青色(B)のうちいずれかが適用された3色
の副画素により、1つの色を表現する構成としてもよい。また、これに加えて白色(W)
や黄色(Y)の副画素を適用すると、色再現性が向上し、また消費電力を低減できるため
好ましい。
Figure 14 shows an example of a display device 10 using a color filter method. For example, the colored layer 232 may be configured to represent one color using three subpixels to which one of red (R), green (G), or blue (B) is applied. In addition, white (W) may be added.
Applying yellow (Y) subpixels is preferable because it improves color reproduction and reduces power consumption.
発光素子254において、着色層232と光学調整層224によるマイクロキャビティ
構造の組み合わせにより、表示装置10からは色純度の高い光を取り出すことができる。
光学調整層224の厚さは、各副画素の色に応じて異なる厚さとすればよい。また副画素
によっては、光学調整層を有さない構成としてもよい。
In the light-emitting element 254, the combination of the colored layer 232 and the optical adjustment layer 224 creates a microcavity structure that allows light with high color purity to be extracted from the display device 10.
The thickness of the optical adjustment layer 224 may vary depending on the color of each sub-pixel. Furthermore, some sub-pixels may not have an optical adjustment layer.
また、発光素子254が備えるEL層222として、白色を発光するEL層を適用する
ことが好ましい。このような発光素子254を適用することで、各副画素にEL層222
を塗り分ける必要がないため、コストの削減、歩留りの向上を図れるほか、画素部11の
高精細化が容易となる。また各副画素に厚さの違う光学調整層を設けることにより、各々
の副画素に対して、EL層222を塗り分ける構成としてもよく、その場合には光学調整
層または着色層のいずれか一方、または両方を設けない構成としてもよい。またこのとき
、各副画素においてEL層222の少なくとも発光層のみを塗り分けて形成し、他の層は
塗り分けずに形成してもよい。
Furthermore, it is preferable to apply a white-emitting EL layer as the EL layer 222 of the light-emitting element 254. By applying such a light-emitting element 254, the EL layer 222 of each subpixel is provided.
Since there is no need to paint the layers separately, costs can be reduced and yield can be improved, and the pixel section 11 can be made higher resolution. Alternatively, by providing an optical adjustment layer of different thicknesses for each sub-pixel, the EL layer 222 can be painted separately for each sub-pixel, in which case either the optical adjustment layer or the coloring layer, or both, may be omitted. In this case, at least the light-emitting layer of the EL layer 222 may be painted separately for each sub-pixel, while the other layers may be left unpainted.
図14では、端子部15に電気的に接続するFPC242が設けられている例を示して
いる。したがって、図14に示す表示装置10は、表示モジュールと呼ぶこともできる。
また、FPC等が設けられていない状態の表示装置を、表示パネルと呼ぶこともできる。
Figure 14 shows an example in which an FPC 242 is provided that is electrically connected to the terminal portion 15. Therefore, the display device 10 shown in Figure 14 can also be called a display module.
Furthermore, a display device that does not have an FPC (Flexible Printed Circuit) or similar component can also be called a display panel.
端子部15は、接続層243を介してFPC242と電気的に接続している。 The terminal section 15 is electrically connected to the FPC 242 via the connecting layer 243.
図14では、端子部15は、配線16bと、画素電極225と同一の導電膜からなる導
電層の積層構造を有する構成を示している。このように、端子部15を複数の導電層を積
層した構成とすることで、電気抵抗を低減するだけでなく、機械的強度を高めることがで
きるため好ましい。
Figure 14 shows that the terminal portion 15 has a laminated structure consisting of wiring 16b and a conductive layer made of the same conductive film as the pixel electrode 225. This configuration of the terminal portion 15, with multiple conductive layers laminated together, is preferable because it not only reduces electrical resistance but also increases mechanical strength.
絶縁層211及び絶縁層221は、水や水素などの不純物が拡散しにくい材料を用いる
ことが好ましい。すなわち、絶縁層211及び絶縁層221はバリア膜として機能させる
ことができる。このような構成とすることで、第1の基板201や第2の基板202とし
て透湿性を有する材料を用いたとしても、発光素子254等やトランジスタ等に対して外
部から不純物が侵入することを効果的に抑制することが可能となり、信頼性の高い表示装
置を実現できる。
It is preferable to use materials that do not easily allow impurities such as water and hydrogen to diffuse for the insulating layer 211 and insulating layer 221. In other words, the insulating layer 211 and insulating layer 221 can function as barrier films. With such a configuration, even if moisture-permeable materials are used for the first substrate 201 and the second substrate 202, it is possible to effectively suppress the intrusion of impurities from the outside into the light-emitting element 254 and transistors, etc., thereby realizing a highly reliable display device.
図14では、第1の基板201と第2の基板202の間に空間250を有する中空封止
構造を有する場合を示している。例えば、空間250は窒素や希ガスなどの不活性な気体
で充填されていてもよい。また、空間250は液晶材料や、オイルなどの流動性の材料が
充填されていてもよい。または、空間250は減圧されていてもよい。なお、封止方法は
これに限られず、樹脂などで充填された固体封止であってもよい。
Figure 14 shows a case where a hollow sealing structure has a space 250 between the first substrate 201 and the second substrate 202. For example, the space 250 may be filled with an inert gas such as nitrogen or a noble gas. Alternatively, the space 250 may be filled with a liquid crystal material or a fluid material such as oil. Or, the space 250 may be under reduced pressure. Note that the sealing method is not limited to these, and solid sealing filled with resin or the like may also be used.
〔断面構成例2〕
図15では、画素部11および信号線駆動回路13を折り曲げて使用する場合に適した
表示装置の構成例を示す。
[Cross-sectional configuration example 2]
Figure 15 shows an example of a display device configuration suitable for use when the pixel section 11 and the signal line driving circuit 13 are bent.
図15に示す表示装置10は、第1の基板201と第2の基板202が封止材260に
よって貼り合わされた固体封止構造を有する場合の例を示している。
The display device 10 shown in Figure 15 is an example of a case in which a first substrate 201 and a second substrate 202 are bonded together by a sealing material 260, forming a solid encapsulation structure.
また第1の基板201上に接着層261と、接着層261上に絶縁層216を有し、絶
縁層216上にトランジスタや発光素子などが設けられている。絶縁層216は絶縁層2
21と同様に、水や水素などの不純物が拡散しにくい材料を用いることができる。
Furthermore, the first substrate 201 has an adhesive layer 261 and an insulating layer 216 on the adhesive layer 261, and transistors, light-emitting elements, etc. are provided on the insulating layer 216.
Similar to 21, materials that do not easily diffuse impurities such as water and hydrogen can be used.
また、第2の基板202と絶縁層221との間に、接着層262を有する。 Furthermore, an adhesive layer 262 is provided between the second substrate 202 and the insulating layer 221.
また、図15に示すように、絶縁層213は画素部11及び信号線駆動回路13よりも
第1の基板201の外周側において、開口が設けられている。例えば絶縁層213として
樹脂材料を用いた場合には、画素部11及び信号線駆動回路13等を囲う開口を設けるこ
とが好ましい。このような構成とすることで、絶縁層213の外部と接する側面近傍と、
画素部11及び信号線駆動回路13等と重なる部分とが連続しないため、外部から絶縁層
213を介して水、水素などの不純物が拡散することを抑制できる。
Furthermore, as shown in Figure 15, the insulating layer 213 has an opening on the outer periphery side of the first substrate 201, closer to the pixel section 11 and the signal line drive circuit 13. For example, when a resin material is used as the insulating layer 213, it is preferable to provide an opening that surrounds the pixel section 11 and the signal line drive circuit 13, etc. With this configuration, the vicinity of the side surface of the insulating layer 213 that is in contact with the outside,
Since the parts that overlap with the pixel section 11 and the signal line driving circuit 13 are not continuous, the diffusion of impurities such as water and hydrogen from the outside through the insulating layer 213 can be suppressed.
図15に示すように固体封止構造とすることで、第1の基板201と第2の基板202
の距離を均一に保つことが容易となる。したがって、第1の基板201及び第2の基板2
02として、可撓性を有する基板を好適に用いることができる。したがって、画素部11
、走査線駆動回路12、及び信号線駆動回路13の一部、または全部を折り曲げて使用す
ることができる。例えば表示装置10を曲面に貼り付ける、または表示装置10の画素部
を折り畳むなどすることで、様々な形態の電子機器を実現することができる。
[変形例]
以下では、タッチセンサを有するタッチパネルの例について説明する。
As shown in Figure 15, by using a solid encapsulation structure, the first substrate 201 and the second substrate 202
It becomes easier to maintain a uniform distance between the first substrate 201 and the second substrate 2
As 02, a flexible substrate can be suitably used. Therefore, the pixel portion 11
The scan line drive circuit 12 and the signal line drive circuit 13 can be bent or partially or completely used. For example, by attaching the display device 10 to a curved surface or by folding the pixel portion of the display device 10, various forms of electronic devices can be realized.
[Variations]
The following describes an example of a touch panel that has a touch sensor.
図16には、図14で例示した構成にオンセル型のタッチセンサを適用したタッチパネ
ルの例を示している。
Figure 16 shows an example of a touch panel in which an on-cell type touch sensor is applied to the configuration illustrated in Figure 14.
第2の基板202の外側の面上に、導電層291、導電層292が設けられ、これらを
覆って絶縁層294が設けられている。また絶縁層294上に導電層293が設けられて
いる。導電層293は、絶縁層294に設けられた開口を介して導電層291を挟んで設
けられる2つの導電層292と電気的に接続している。また絶縁層294と基板296と
が接着層295によって貼り合わされている。
A conductive layer 291 and a conductive layer 292 are provided on the outer surface of the second substrate 202, and an insulating layer 294 is provided covering them. A conductive layer 293 is also provided on the insulating layer 294. The conductive layer 293 is electrically connected to the two conductive layers 292, which are provided with the conductive layer 291 in between, through an opening provided in the insulating layer 294. The insulating layer 294 and the substrate 296 are bonded together by an adhesive layer 295.
導電層291と導電層292の間に形成される容量は、被検知体が近づくことにより変
化する。これにより、被検知体が接近、または接触することを検出することができる。複
数の導電層291と複数の導電層292を格子状に配置することで、位置情報を取得する
ことができる。
The capacitance formed between conductive layer 291 and conductive layer 292 changes as the object to be detected approaches. This makes it possible to detect when the object to be detected is approaching or making contact. By arranging multiple conductive layers 291 and multiple conductive layers 292 in a grid pattern, positional information can be acquired.
また第2の基板202の外周に近い領域に、端子部299が設けられている。端子部2
99は、接続層298を介してFPC297と電気的に接続されている。
Furthermore, a terminal portion 299 is provided in an area close to the outer periphery of the second substrate 202. Terminal portion 2
99 is electrically connected to FPC297 via the connection layer 298.
ここで、基板296は、指またはスタイラスなどの検知体が直接触れる基板としても用
いることができる。その場合、基板296上に保護層(セラミックコート等)を設けるこ
とが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、
イットリア安定化ジルコニア(YSZ)などの無機絶縁材料を用いることができる。また
、基板296に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等
により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いる
ことができる。タッチセンサを強化ガラスの一面に設け、その反対側の面を例えば電子機
器の最表面に設けてタッチ面として用いることにより、機器全体の厚さを低減することが
できる。
Here, the substrate 296 can also be used as a substrate that a sensing object such as a finger or stylus directly touches. In that case, it is preferable to provide a protective layer (ceramic coating, etc.) on the substrate 296. The protective layer may be, for example, silicon oxide, aluminum oxide, yttrium oxide,
Inorganic insulating materials such as yttria-stabilized zirconia (YSZ) can be used. Alternatively, tempered glass may be used for the substrate 296. The tempered glass can be one that has undergone physical or chemical treatment, such as ion exchange or air-cooling tempering, and has compressive stress applied to its surface. By placing the touch sensor on one side of the tempered glass and using the opposite side as the touch surface, for example, on the outermost surface of the electronic device, the overall thickness of the device can be reduced.
タッチセンサとしては、例えば静電容量方式のタッチセンサを適用できる。静電容量方
式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方
式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点
検出が可能となるため好ましい。以下では、投影型静電容量方式のタッチセンサを適用す
る場合について説明する。
For example, a capacitive touch sensor can be used as a touch sensor. Capacitive types include surface-type capacitive sensors and projected-type capacitive sensors. Projected-type capacitive sensors include self-capacitive sensors and mutual-capacitive sensors. Mutual-capacitive sensors are preferable because they enable simultaneous multi-point detection. The following section will describe the case where a projected-type capacitive touch sensor is applied.
なおこれに限られず、指やスタイラスなどの被検知体の接近、または接触を検知するこ
とのできる様々なセンサを適用することもできる。
However, this is not the only option; various sensors capable of detecting the approach or contact of an object to be detected, such as a finger or stylus, can also be applied.
ここでは、第2の基板202の外側の面にタッチセンサを構成する配線等が形成された
、いわゆるオンセル型のタッチパネルの構成を示したが、これに限られない。例えば、外
付け型(アウトセル型)のタッチパネル、インセル型のタッチパネルの構成を適用として
もよい。オンセル型またはインセル型のタッチパネルの構成を用いることで、表示パネル
にタッチパネルの機能を付加しても、その厚さを低減することができる。
Here, we have shown a configuration of a so-called on-cell type touch panel in which wiring and other components constituting the touch sensor are formed on the outer surface of the second substrate 202, but the configuration is not limited to this. For example, an external (out-cell type) touch panel or an in-cell type touch panel configuration may also be applied. By using an on-cell or in-cell type touch panel configuration, the thickness of the display panel can be reduced even when touch panel functionality is added to it.
以上が断面構成例についての説明である。 The above is an explanation of the cross-sectional configuration examples.
[各構成要素について]
以下では、上記に示す各構成要素について説明する。
[Regarding each component]
The following sections will explain each of the components listed above.
〔基板〕
表示装置が有する基板には、平坦面を有する材料を用いることができる。発光素子から
の光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セ
ラミック、サファイヤ、有機樹脂などの材料を用いることができる。
〔substrate〕
The substrate of the display device can be made of a material having a flat surface. The substrate on the side that extracts light from the light-emitting element can be made of a material that transmits the light. For example, materials such as glass, quartz, ceramic, sapphire, and organic resin can be used.
厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さら
に、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現で
きる。
By using a thin substrate, the display device can be made lighter and thinner. Furthermore, by using a substrate with sufficient thickness to allow for flexibility, a flexible display device can be realized.
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス等を用いることができる。
Examples of glass that can be used include alkali-free glass, barium borosilicate glass, and aluminobosilicate glass.
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度
の厚さのガラスや、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート
(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメ
チルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PE
S)樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミ
ド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン(PTFE)樹脂等が挙げら
れる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド
樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊維に有機
樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用
することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表
示装置も軽量にすることができる。
Examples of materials that are flexible and transparent to visible light include glass of a thickness sufficient to be flexible, polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, and polyethersulfone (PE).
Examples of materials include resins, polyamide resins, cycloolefin resins, polystyrene resins, polyamide-imide resins, polyvinyl chloride resins, and polytetrafluoroethylene (PTFE) resins. In particular, it is preferable to use materials with a low coefficient of thermal expansion, and for example, polyamide-imide resins, polyimide resins, and PET can be suitably used. In addition, substrates made by impregnating glass fibers with organic resin or substrates in which inorganic fillers are mixed with organic resin to lower the coefficient of thermal expansion can also be used. Since substrates made of such materials are lightweight, the display devices using such substrates can also be made lightweight.
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙
げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、封止基
板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ
、好ましい。
Furthermore, the substrate on the side from which light is not extracted does not need to be translucent; therefore, in addition to the substrates mentioned above, metal substrates and the like can also be used. Metal substrates are preferable because they have high thermal conductivity and can easily conduct heat throughout the entire encapsulating substrate, thereby suppressing localized temperature rises in the display device.
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニ
ッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用い
ることができる。
There are no particular limitations on the material that constitutes the metal substrate, but for example, metals such as aluminum, copper, and nickel, or alloys such as aluminum alloys or stainless steel can be suitably used.
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理
が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電
着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲
気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成し
てもよい。
Furthermore, a substrate that has been treated to provide insulation, such as by oxidizing the surface of the metal substrate or forming an insulating film on the surface, may be used. For example, an insulating film may be formed using coating methods such as spin coating or dip coating, electrodeposition, vapor deposition, or sputtering, or an oxide film may be formed on the surface of the substrate by leaving it in an oxygen atmosphere, heating it, or by anodizing.
可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層(例えば
、窒化シリコン層など)や、押圧を分散可能な材質の層(例えば、アラミド樹脂層など)
等が積層されていてもよい。また、水分等による発光素子の寿命の低下等を抑制するため
に、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シ
リコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用
いることができる。
A flexible substrate is provided with a hard coat layer (e.g., a silicon nitride layer) to protect the surface of the display device from scratches, etc., and a layer of a material that can distribute pressure (e.g., an aramid resin layer).
These may be laminated. In addition, to suppress the reduction in the lifespan of the light-emitting element due to moisture, etc., a highly permeable insulating film may be laminated on a flexible substrate. For example, inorganic insulating materials such as silicon nitride, silicon oxynitride, aluminum oxide, and aluminum nitride can be used.
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とする
と、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。
例えば、発光素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用い
ることができる。このような有機樹脂層を設けることにより、ガラス層の割れやクラック
を抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複
合材料を基板に適用することにより、極めて信頼性が高いフレキシブルな表示装置とする
ことができる。
The substrate can also be constructed by stacking multiple layers. In particular, a configuration with a glass layer improves barrier properties against water and oxygen, resulting in a highly reliable display device.
For example, a substrate can be used in which a glass layer, an adhesive layer, and an organic resin layer are laminated from the side closest to the light-emitting element. By providing such an organic resin layer, cracking and fracture of the glass layer can be suppressed, and mechanical strength can be improved. By applying such a composite material of glass material and organic resin to the substrate, an extremely reliable and flexible display device can be made.
〔トランジスタ〕
表示装置が有するトランジスタは、ゲート電極として機能する導電層と、バックゲート
電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイ
ン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
[Transistor]
The transistor in the display device has a conductive layer that functions as a gate electrode, a conductive layer that functions as a back gate electrode, a semiconductor layer, a conductive layer that functions as a source electrode, a conductive layer that functions as a drain electrode, and an insulating layer that functions as a gate insulating layer.
つまり本発明の一態様の表示装置が有するトランジスタは、チャネルの上下にゲート電
極が設けられる構造である。
In other words, the transistor in one aspect of the present invention has a structure in which gate electrodes are provided above and below the channel.
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領
域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
The crystallinity of semiconductor materials used in transistors is not particularly limited; amorphous semiconductors are also available.
Any crystalline semiconductor (microcrystalline semiconductor, polycrystalline semiconductor, monocrystalline semiconductor, or semiconductor having a crystalline region in part) may be used. Using a crystalline semiconductor is preferable because it can suppress the degradation of transistor characteristics.
また、トランジスタに用いる半導体材料としては、例えば、酸化物半導体を半導体層に
用いることができる。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用す
ることが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半
導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
Furthermore, as semiconductor materials used in transistors, for example, oxide semiconductors can be used in the semiconductor layer. It is particularly preferable to use oxide semiconductors with a larger band gap than silicon. Using semiconductor materials with a wider band gap and lower carrier density than silicon is preferable because it can reduce the current in the off state of the transistor.
例えば、上記酸化物半導体として、少なくともインジウム(In)もしくは亜鉛(Zn
)を含むことが好ましい。より好ましくは、In-M-Zn系酸化物(MはAl、Ti、
Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)で表記される酸化物を含
む。
For example, the above oxide semiconductor may contain at least indium (In) or zinc (Zn).
Preferably contains ). More preferably In-M-Zn oxide (where M is Al, Ti,
It includes oxides represented by metals such as Ga, Ge, Y, Zr, Sn, La, Ce, or Hf.
特に、半導体層として、複数の結晶部を有し、当該結晶部はc軸が半導体層の被形成面
、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が観察
されない酸化物半導体層を用いることが好ましい。
In particular, it is preferable to use an oxide semiconductor layer as the semiconductor layer, which has multiple crystalline portions, the c-axis of which is oriented approximately perpendicular to the surface on which the semiconductor layer is formed or to the upper surface of the semiconductor layer, and in which no grain boundaries are observed between adjacent crystalline portions.
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの
応力によって酸化物半導体層にクラックが生じてしまうことが抑制される。したがって、
可撓性を有し、湾曲させて用いる表示装置などに、このような酸化物半導体を好適に用い
ることができる。
Because such oxide semiconductors lack grain boundaries, the stress caused by bending the display panel prevents cracks from forming in the oxide semiconductor layer. Therefore,
Such oxide semiconductors can be suitably used in flexible and curved display devices and the like.
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性
の変動が抑制され、信頼性の高いトランジスタを実現できる。
Furthermore, by using an oxide semiconductor with such crystalline properties as the semiconductor layer, fluctuations in electrical properties can be suppressed, enabling the realization of highly reliable transistors.
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、
その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間
に亘って保持することが可能である。このようなトランジスタを画素に適用することで、
各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。
その結果、極めて消費電力の低減された表示装置を実現できる。あるいは通常のフレーム
周波数で動作する駆動モードと、低速のフレーム周波数で動作する駆動モードと、を切り
替えて動作することも可能である。低速のフレーム周波数で動作する駆動モードでは、一
旦画像データの書き込みをして、その後次の画像データの書き込みまでの間隔を延ばすこ
とで、その間の画像データの書き込みに要する分の消費電力を削減することができる。
Furthermore, transistors using oxide semiconductors with a larger band gap than silicon,
Due to its low off-current, it is possible to retain the charge stored in the capacitor connected in series with the transistor for a long period of time. By applying such a transistor to a pixel,
It is also possible to stop the drive circuit while maintaining the gradation of the image displayed in each display area.
As a result, a display device with extremely reduced power consumption can be realized. Alternatively, it is possible to switch between a drive mode that operates at a normal frame frequency and a drive mode that operates at a low frame frequency. In the drive mode that operates at a low frame frequency, the power consumption required for writing image data during the interval between writing image data can be reduced by writing the image data once and then extending the interval until the next image data is written.
〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線お
よび電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロ
ム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタ
ングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの
材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを
含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タン
グステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合
金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン
膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三
層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造
等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。ま
た、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい
。
[Conductive layer]
Materials that can be used for conductive layers such as the gate, source, and drain of transistors, as well as various wirings and electrodes that constitute display devices, include metals such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or alloys mainly composed of these metals. Films containing these materials can be used as single layers or in multilayer structures. For example, there are single-layer structures of aluminum films containing silicon, two-layer structures of aluminum films laminated on titanium films, two-layer structures of aluminum films laminated on tungsten films, two-layer structures of copper films laminated on copper-magnesium-aluminum alloy films, two-layer structures of copper films laminated on titanium films, two-layer structures of copper films laminated on tungsten films, three-layer structures of titanium films or titanium nitride films with aluminum films or copper films laminated on top and titanium films or titanium nitride films formed on top of those, and three-layer structures of molybdenum films or molybdenum nitride films with aluminum films or copper films laminated on top and molybdenum films or molybdenum nitride films formed on top of those. Furthermore, oxides such as indium oxide, tin oxide, or zinc oxide may be used. In addition, using copper containing manganese is preferable because it improves the controllability of the shape through etching.
また、表示装置を構成する各種配線および電極などの導電層に用いることのできる透光
性を有する材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いる
ことができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム
、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属
材料を含む合金材料を用いることができる。または、該金属材料の窒化物(例えば、窒化
チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれらの窒化物)を用
いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層
として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の
積層膜などを用いると、導電性を高めることができるため好ましい。
Furthermore, as a translucent material that can be used for conductive layers such as various wirings and electrodes constituting the display device, conductive oxides such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, gallium-doped zinc oxide, or graphene can be used. Alternatively, metallic materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or alloy materials containing such metallic materials, can be used. Alternatively, nitrides of such metallic materials (e.g., titanium nitride) may be used. When using metallic materials, alloy materials (or their nitrides), they should be thinned to a degree that provides translucency. In addition, a laminated film of the above materials can be used as a conductive layer. For example, using a laminated film of a silver-magnesium alloy and indium tin oxide is preferable because it can enhance conductivity.
〔絶縁層〕
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例え
ば、アクリル、エポキシなどの樹脂、シリコーン樹脂等のシロキサン結合を有する樹脂の
他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニ
ウムなどの無機絶縁材料を用いることもできる。
[Insulating layer]
Insulating materials that can be used for each insulating layer, overcoat, spacer, etc. include, for example, resins such as acrylic and epoxy, resins having siloxane bonds such as silicone resin, and inorganic insulating materials such as silicon oxide, silicon oxide nitride, silicon nitride, and aluminum oxide.
また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。こ
れにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑
制できる。
Furthermore, it is preferable that the light-emitting element is placed between a pair of insulating films with low water permeability. This prevents impurities such as water from entering the light-emitting element, thereby suppressing a decrease in the reliability of the device.
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を
含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、
酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
Examples of insulating films with low water permeability include films containing nitrogen and silicon, such as silicon nitride films and silicon oxide nitride films, and films containing nitrogen and aluminum, such as aluminum nitride films.
Silicon oxide films, silicon oxide nitride films, aluminum oxide films, etc., may also be used.
例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10-5[g/(m2・day)
]以下、好ましくは1×10-6[g/(m2・day)]以下、より好ましくは1×1
0-7[g/(m2・day)]以下、さらに好ましくは1×10-8[g/(m2・d
ay)]以下とする。
For example, the water vapor transmission rate of a low-permeability insulating film is 1 × 10⁻⁵ [g/( m² ·day)]
Preferably 1 × 10⁻⁶ [g/( m² ·day)] or less, more preferably 1 × 1
0-7 [g/( m² ·day)] or less, more preferably 1 × 10⁻⁸ [g/( m² ·day)].
(ay) The following applies:
〔接着層、封止材〕
接着層や封止材としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬
化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤
としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹
脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)
樹脂、EVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等
の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シ
ート等を用いてもよい。
[Adhesive layer, sealant]
Various types of curing adhesives can be used as adhesive layers or sealants, including UV-curing adhesives, reaction-curing adhesives, thermosetting adhesives, and anaerobic adhesives. These adhesives include epoxy resins, acrylic resins, silicone resins, phenolic resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, and PVB (polyvinyl butyral).
Examples include resins, EVA (ethylene vinyl acetate) resin, etc. Materials with low moisture permeability, such as epoxy resin, are particularly preferred. Two-component resins may also be used. Adhesive sheets may also be used.
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸
化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が機能素子に
侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
Furthermore, the above resin may contain a desiccant. For example, a substance that adsorbs moisture by chemical adsorption, such as an alkaline earth metal oxide (calcium oxide or barium oxide, etc.), can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as a zeolite or silica gel, may be used. The inclusion of a desiccant is preferable because it can suppress the penetration of impurities such as moisture into the functional elements, thereby improving the reliability of the display panel.
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、発光素子
からの光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、
ゼオライト、ジルコニウム等を用いることができる。
Furthermore, by mixing fillers or light-scattering materials with high refractive index into the above resin, the light extraction efficiency from the light-emitting element can be improved. For example, titanium dioxide, barium oxide,
Zeolite, zirconium, etc., can be used.
〔発光素子〕
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝
度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード(LED)、有機
EL素子、無機EL素子等を用いることができる。
[Light-emitting element]
As light-emitting elements, self-illuminating elements can be used, and this category includes elements whose brightness can be controlled by current or voltage. For example, light-emitting diodes (LEDs), organic EL elements, inorganic EL elements, etc., can be used.
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型
のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる
。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好まし
い。
The light-emitting element may be of the top-emission, bottom-emission, or dual-emission type. A conductive film that transmits visible light is used for the electrode that extracts light. Preferably, a conductive film that reflects visible light is used for the electrode that does not extract light.
EL層は少なくとも発光層を有する。EL層は、発光層以外の層として、正孔注入性の
高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入
性の高い物質、又はバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)等を含
む層をさらに有していてもよい。
The EL layer has at least an emissive layer. The EL layer may further have layers other than the emissive layer that contain a material with high hole injection properties, a material with high hole transport properties, a hole blocking material, a material with high electron transport properties, a material with high electron injection properties, or a bipolar material (a material with high electron transport and hole transport properties).
EL層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合
物を含んでいてもよい。EL層を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)
、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
The EL layer may use either low-molecular-weight compounds or high-molecular-weight compounds, and may also contain inorganic compounds. Each layer constituting the EL layer is produced by a vapor deposition method (including vacuum deposition).
It can be formed by methods such as transfer, printing, inkjet, and coating.
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、EL層に陽極側か
ら正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層におい
て再結合し、EL層に含まれる発光物質が発光する。
When a voltage higher than the threshold voltage of the light-emitting element is applied between the cathode and anode, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes recombine in the EL layer, causing the light-emitting material contained in the EL layer to emit light.
発光素子として、白色発光の発光素子を適用する場合には、EL層に2種類以上の発光
物質を含む構成とすることが好ましい。例えば2以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれR(赤)、G(緑)、B(青)、Y(黄)、O(橙)等の発光を示す発光物質、
またはR、G、Bのうち2以上の色のスペクトル成分を含む発光を示す発光物質のうち、
2以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長(例えば350nm以上750nm以下)の範囲内に2以上のピークを有する発光素
子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペク
トルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい
。
When using a white-emitting light-emitting element, it is preferable to have a configuration in the EL layer that includes two or more types of light-emitting materials. For example, white light emission can be obtained by selecting two or more light-emitting materials such that the light emitted by each of them is complementary in color. For example,
These are light-emitting substances that emit light in the following colors: R (red), G (green), B (blue), Y (yellow), O (orange), etc.
Or, among luminescent materials that exhibit emission containing two or more spectral components of R, G, and B,
It is preferable to include two or more. Furthermore, it is preferable to use an light-emitting element whose emission spectrum has two or more peaks within the wavelength range of the visible light region (for example, 350 nm to 750 nm). In addition, it is preferable that the emission spectrum of a material having a peak in the yellow wavelength region also has spectral components in the green and red wavelength regions.
EL層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含
む発光層とが積層された構成とすることが好ましい。例えば、EL層における複数の発光
層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して
積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層また
は燐光発光層と同一の材料(例えばホスト材料、アシスト材料)を含み、且ついずれの発
光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易に
なり、また、駆動電圧が低減される。
The EL layer is preferably configured by laminating an EL layer containing an EL-emitting material that emits one color and an EL layer containing an EL-emitting material that emits another color. For example, the multiple EL-emitting layers in the EL layer may be laminated in contact with each other, or they may be laminated with regions that do not contain any EL-emitting material in between. For example, a region may be provided between a fluorescent EL layer and a phosphorescent EL layer that contains the same material as the fluorescent EL layer or phosphorescent EL layer (e.g., a host material, an assist material) but does not contain any EL-emitting material. This makes it easier to manufacture the light-emitting element and reduces the driving voltage.
また、発光素子は、EL層を1つ有するシングル素子であってもよいし、複数のEL層
が電荷発生層を介して積層されたタンデム素子であってもよい。
Furthermore, the light-emitting element may be a single element having one EL layer, or a tandem element in which multiple EL layers are stacked with a charge generation layer in between.
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物(ITO:
Indium Tin Oxide)、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添
加した酸化亜鉛などを用いることができる。また、金、銀、白金、マグネシウム、ニッケ
ル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタ
ン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物(例えば、窒
化チタン)等も、透光性を有する程度に薄く形成することで用いることができる。また、
上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金
とITOの積層膜などを用いると、導電性を高めることができるため好ましい。また、グ
ラフェン等を用いてもよい。
Examples of conductive films that transmit visible light include indium oxide and indium tin oxide (ITO).
Indium zinc oxide, zinc oxide, and zinc oxide with added gallium can be used. Furthermore, metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, alloys containing these metal materials, or nitrides of these metal materials (e.g., titanium nitride) can also be used by forming them thinly enough to be translucent.
The laminated film of the above materials can be used as a conductive layer. For example, using a laminated film of a silver-magnesium alloy and ITO is preferable because it can enhance conductivity. Graphene may also be used.
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タング
ステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又
はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ラン
タン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミニウムとチ
タンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金等のアルミ
ニウムを含む合金(アルミニウム合金)や、銀と銅の合金、銀とパラジウムと銅の合金、
銀とマグネシウムの合金等の銀を含む合金を用いることができる。銀と銅を含む合金は、
耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜又は酸化物半導
体膜を積層することで、アルミニウム合金膜の酸化を抑制することができる。該金属膜、
酸化物半導体膜の材料としては、チタン、酸化チタンなどが挙げられる。また、上記可視
光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とITOの積
層膜、銀とマグネシウムの合金とITOの積層膜などを用いることができる。
The conductive film that reflects visible light can be made of metal materials such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or alloys containing these metal materials. Lanthanum, neodymium, or germanium may also be added to the above metal materials or alloys. In addition, alloys containing aluminum (aluminum alloys) such as aluminum-titanium alloys, aluminum-nickel alloys, and aluminum-neodymium alloys, as well as silver-copper alloys and silver-palladium-copper alloys,
Silver-containing alloys such as silver-magnesium alloys can be used. Silver-containing alloys such as copper alloys can be used.
It is preferable because it has high heat resistance. Furthermore, by laminating a metal film or oxide semiconductor film in contact with the aluminum alloy film, oxidation of the aluminum alloy film can be suppressed. The metal film,
Examples of materials for oxide semiconductor films include titanium and titanium oxide. Alternatively, a conductive film that transmits visible light and a film made of a metallic material may be laminated. For example, a laminated film of silver and ITO, or a laminated film of a silver-magnesium alloy and ITO can be used.
導電層は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、
インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて
形成することができる。
The conductive layers can be formed using methods such as vapor deposition or sputtering. In addition,
It can be formed using ejection methods such as inkjet printing, printing methods such as screen printing, or plating methods.
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電
子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、そ
れぞれ量子ドットなどの無機化合物や、高分子化合物(オリゴマー、デンドリマー、ポリ
マー等)を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料と
して機能させることもできる。
Furthermore, the layers containing the light-emitting layer, as well as materials with high hole injection, high hole transport, high electron transport, and high electron injection, bipolar materials, etc., may each contain inorganic compounds such as quantum dots or polymer compounds (oligomers, dendrimers, polymers, etc.). For example, quantum dots can be used in the light-emitting layer to function as a light-emitting material.
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、
コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また
、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を
用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、
鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
Furthermore, quantum dot materials include colloidal quantum dot materials, alloy-type quantum dot materials,
Core-shell quantum dot materials, core-type quantum dot materials, etc., can be used. Materials containing element groups 12 and 16, 13 and 15, or 14 and 16 may also be used. Alternatively, cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium,
Quantum dot materials containing elements such as lead, gallium, arsenic, and aluminum may also be used.
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
[Colored layer]
Materials that can be used for the colored layer include metal materials, resin materials, and resin materials containing pigments or dyes.
〔遮光層〕
遮光層に用いることのできる材料としては、カーボンブラック、酸化物半導体、複数の
酸化物半導体の固溶体を含む複合酸化物等が挙げられる。また、遮光層に、着色層の材料
を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる
材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用い
ることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工
程を簡略化できるため好ましい。
[Light blocking layer]
Materials that can be used for the light-shielding layer include carbon black, oxide semiconductors, and composite oxides containing solid solutions of multiple oxide semiconductors. Furthermore, a laminated film containing the material for the colored layer can also be used for the light-shielding layer. For example, a laminated structure can be used consisting of a film containing the material for a colored layer that transmits light of a certain color, and a film containing the material for a colored layer that transmits light of another color. Using the same material for both the colored layer and the light-shielding layer is preferable because it allows for the common use of equipment and simplifies the process.
〔接続層〕
FPCやICと端子とを接続する接続層には、異方性導電フィルム(ACF:Anis
otropic Conductive Film)や、異方性導電ペースト(ACP:
Anisotropic Conductive Paste)などを用いることができ
る。
[Connection layer]
The connection layer connecting the FPC or IC to the terminals uses an anisotropic conductive film (ACF: Anis
(Otropic Conductive Film) or anisotropic conductive paste (ACP:
Anisotropic Conductive Paste, etc., can be used.
以上が各構成要素についての説明である。 The above is an explanation of each component.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented in appropriate combination with other embodiments described herein, at least in part.
(実施の形態3)
本実施の形態では、可撓性を有する基板を用いた表示装置の作製方法の例について説明
する。
(Embodiment 3)
This embodiment describes an example of a method for manufacturing a display device using a flexible substrate.
ここでは、表示素子、回路、配線、電極、及び絶縁層、並びに着色層や遮光層などの光
学部材等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は発光素子を
含み、発光素子の他に発光素子と電気的に接続する配線、画素や回路に用いるトランジス
タなどの素子を備えていてもよい。
Here, layers including display elements, circuits, wiring, electrodes, and insulating layers, as well as optical components such as colored layers and light-shielding layers, are collectively referred to as element layers. For example, an element layer may include a light-emitting element, and in addition to the light-emitting element, it may also include wiring electrically connected to the light-emitting element, and elements such as transistors used in pixels and circuits.
またここでは、発光素子が完成した(作製工程が終了した)段階において、素子層を支
持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが
10nm以上300μm以下の、極めて薄いフィルム等も含まれる。
Furthermore, in this context, the flexible material that supports the element layer at the stage when the light-emitting element is completed (when the manufacturing process is finished) will be referred to as a substrate. For example, substrates include extremely thin films with a thickness of 10 nm to 300 μm.
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には
以下に挙げる2つの方法がある。一つは、可撓性を有する基板上に直接、素子層を形成す
る方法である。もう一つは、可撓性を有する基板とは異なる支持基板上に素子層を形成し
た後、素子層と支持基材を剥離し、素子層を基板に転置する方法である。なお、ここでは
詳細に説明しないが、上記2つの方法に加え、可撓性を有さない基板上に素子層を形成し
、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
There are two main methods for forming an element layer on a flexible substrate with an insulating surface. One is to form the element layer directly on the flexible substrate. The other is to form the element layer on a support substrate different from the flexible substrate, then peel the element layer from the support substrate and transfer the element layer to the substrate. Although not explained in detail here, in addition to the above two methods, there is also a method in which an element layer is formed on a non-flexible substrate, and the substrate is made flexible by thinning it through polishing or other means.
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には
、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基
板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が
容易になるため好ましい。
If the material constituting the substrate has heat resistance to the heat generated during the element layer formation process, it is preferable to form the element layer directly on the substrate because it simplifies the process. In this case, it is preferable to form the element layer with the substrate fixed to a support base material because it facilitates transport within and between devices.
また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支
持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基
材と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面
、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
この方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する
際に素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子
を有する素子層を形成できるため、好ましい。
Furthermore, when using a method in which the element layer is formed on a support substrate and then transferred to a substrate, first a release layer and an insulating layer are laminated on the support substrate, and the element layer is formed on the insulating layer. Subsequently, the element layer is delaminated between the support substrate and the element layer and transferred to the substrate. At this time, it is sufficient to select a material that causes delamination at the interface between the support substrate and the release layer, at the interface between the release layer and the insulating layer, or within the release layer.
This method is preferable because, by using heat-resistant materials for the support substrate and release layer, the upper limit of the temperature required when forming the element layer can be increased, thereby enabling the formation of an element layer with a more reliable element.
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の
酸化物を含む層を積層して用いる。また剥離層上の絶縁層として、酸化シリコン、窒化シ
リコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ま
しい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含
有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い
材料を指す。
For example, as a release layer, a layer containing a high-melting-point metal material such as tungsten and a layer containing an oxide of the said metal material are laminated together. Furthermore, it is preferable to use a layer on the release layer that consists of multiple layers of silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc. In this specification, oxynitride refers to a material in which the oxygen content is greater than the nitrogen content, and nitride oxide refers to a material in which the nitrogen content is greater than the oxygen content.
素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエ
ッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられ
る。または、剥離界面を形成する2層の熱膨張の違いを利用し、加熱または冷却すること
により剥離を行ってもよい。
Methods for separating the element layer from the support substrate include applying mechanical force, etching the separation layer, or impregnating the separation interface with a liquid. Alternatively, separation may be performed by heating or cooling, taking advantage of the difference in thermal expansion between the two layers forming the separation interface.
剥離を開始する際、最初に剥離の起点を形成し、当該起点から剥離を進行させることが
好ましい。剥離の起点は、レーザ光等により絶縁層や剥離層の一部を局所的に加熱するこ
と、鋭利な部材により物理的に絶縁層や剥離層の一部を切断または貫通すること等により
形成することができる。
When initiating delamination, it is preferable to first form a starting point for delamination and then proceed with the delamination from that starting point. The starting point for delamination can be formed by locally heating a portion of the insulating layer or delamination layer with laser light or the like, or by physically cutting or penetrating a portion of the insulating layer or delamination layer with a sharp object.
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。 Furthermore, if peeling is possible at the interface between the support substrate and the insulating layer, a peeling layer may not be necessary.
例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用い
ることで、ガラスと有機樹脂の界面で剥離することができる。また残ったポリイミドなど
の有機樹脂を基板として用いることもできる。
For example, by using glass as the support substrate and an organic resin such as polyimide as the insulating layer, delamination can be achieved at the interface between the glass and the organic resin. Furthermore, the remaining polyimide or other organic resin can also be used as a substrate.
または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱す
ることにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流
を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加する
ことにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては
、半導体、金属、絶縁体から選択して用いることができる。
Alternatively, a heating layer may be provided between the support substrate and an insulating layer made of organic resin, and delamination may be performed at the interface between the heating layer and the insulating layer by heating the heating layer. Various materials can be used as the heating layer, such as materials that generate heat when an electric current is passed through them, materials that generate heat when light is absorbed, and materials that generate heat when a magnetic field is applied. For example, semiconductors, metals, and insulators can be selected and used as the heating layer.
以下では、より具体的な作製方法の一例について説明する。以下で説明する作製方法で
は、被剥離層として形成する層を変更することで、本発明の一態様の可撓性を有する入出
力装置も作製することができる。
The following describes a more specific example of a manufacturing method. By changing the layer formed as the peelable layer in the manufacturing method described below, a flexible input/output device according to one aspect of the present invention can also be manufactured.
まず、作製基板301上に島状の剥離層303を形成し、剥離層303上に被剥離層3
05を形成する(図17(A))。またこれとは別に、作製基板321上に島状の剥離層
323を形成し、剥離層323上に被剥離層325を形成する(図17(B))。
First, island-shaped release layers 303 are formed on the fabricated substrate 301, and the layer to be released 3 is placed on the release layer 303.
Forming 05 (Figure 17(A)). Separately, island-shaped release layers 323 are formed on the fabricated substrate 321, and the layer to be released 325 is formed on the release layers 323 (Figure 17(B)).
ここでは、島状の剥離層を形成する例を示したがこれに限られない。この工程では、作
製基板から被剥離層を剥離する際に、作製基板と剥離層の界面、剥離層と被剥離層の界面
、又は剥離層中で剥離が生じるような材料を選択する。本実施の形態では、被剥離層と剥
離層の界面で剥離が生じる場合を例示するが、剥離層や被剥離層に用いる材料の組み合わ
せによってはこれに限られない。なお、被剥離層が積層構造である場合、剥離層と接する
層を特に第1の層と記す。
Here, an example of forming an island-shaped delamination layer is shown, but the method is not limited to this. In this process, when peeling the layer to be peeled from the fabricated substrate, a material is selected that causes delamination at the interface between the fabricated substrate and the delamination layer, at the interface between the delamination layer and the layer to be peeled, or within the delamination layer. In this embodiment, the case in which delamination occurs at the interface between the layer to be peeled and the delamination layer is illustrated, but the method is not limited to this depending on the combination of materials used for the delamination layer and the layer to be peeled. When the layer to be peeled has a laminated structure, the layer in contact with the delamination layer is specifically referred to as the first layer.
例えば、剥離層がタングステン膜と酸化タングステン膜との積層構造である場合、タン
グステン膜と酸化タングステン膜との界面(又は界面近傍)で剥離が生じることで、被剥
離層側に剥離層の一部(ここでは酸化タングステン膜)が残ってもよい。また被剥離層側
に残った剥離層は、その後除去してもよい。
For example, if the release layer has a laminated structure of a tungsten film and a tungsten oxide film, delamination may occur at the interface (or near the interface) between the tungsten film and the tungsten oxide film, and a portion of the release layer (in this case, the tungsten oxide film) may remain on the side of the layer being released. The remaining release layer on the side of the layer being released may be removed afterward.
例えば、剥離層がタングステン膜と酸化タングステン膜との積層構造である場合、タン
グステン膜と酸化タングステン膜との界面(又は界面近傍)で剥離が生じることで、被剥
離層側に剥離層の一部(ここでは酸化タングステン膜)が残ってもよい。また被剥離層側
に残った剥離層は、その後除去してもよい。
For example, if the release layer has a laminated structure of a tungsten film and a tungsten oxide film, delamination may occur at the interface (or near the interface) between the tungsten film and the tungsten oxide film, and a portion of the release layer (in this case, the tungsten oxide film) may remain on the side of the layer being released. The remaining release layer on the side of the layer being released may be removed afterward.
作製基板には、少なくとも作製工程中の処理温度に耐えうる耐熱性を有する基板を用い
る。作製基板としては、例えばガラス基板、石英基板、サファイア基板、半導体基板、セ
ラミック基板、金属基板、樹脂基板、プラスチック基板などを用いることができる。
The fabricated substrate must have at least enough heat resistance to withstand the processing temperature during the fabrication process. Examples of suitable substrates include glass substrates, quartz substrates, sapphire substrates, semiconductor substrates, ceramic substrates, metal substrates, resin substrates, and plastic substrates.
作製基板にガラス基板を用いる場合、作製基板と剥離層との間に、下地膜として、酸化
シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を形
成すると、ガラス基板からの汚染を防止でき、好ましい。
When using a glass substrate for fabrication, it is preferable to form an insulating film such as a silicon oxide film, silicon oxide-nitride film, silicon nitride film, or silicon nitride-oxide film as an underlayer between the fabrication substrate and the release layer, as this prevents contamination from the glass substrate.
剥離層は、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバル
ト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム
、シリコンから選択された元素、該元素を含む合金材料、又は該元素を含む化合物材料等
を用いて形成できる。シリコンを含む層の結晶構造は、非晶質、微結晶、多結晶のいずれ
でもよい。また、酸化アルミニウム、酸化ガリウム、酸化亜鉛、二酸化チタン、酸化イン
ジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、In-Ga-Zn酸化物等の酸
化物半導体を用いてもよい。剥離層に、タングステン、チタン、モリブデンなどの高融点
金属材料を用いると、被剥離層の形成工程の自由度が高まるため好ましい。
The release layer can be formed using an element selected from tungsten, molybdenum, titanium, tantalum, niobium, nickel, cobalt, zirconium, zinc, ruthenium, rhodium, palladium, osmium, iridium, or silicon, an alloy material containing such an element, or a compound material containing such an element. The crystal structure of the silicon-containing layer may be amorphous, microcrystalline, or polycrystalline. Oxide semiconductors such as aluminum oxide, gallium oxide, zinc oxide, titanium dioxide, indium oxide, indium tin oxide, indium zinc oxide, or In-Ga-Zn oxide may also be used. Using high-melting-point metal materials such as tungsten, titanium, or molybdenum for the release layer is preferable because it increases the degree of freedom in the formation process of the layer to be released.
剥離層は、例えばスパッタリング法、プラズマCVD法、塗布法(スピンコーティング
法、液滴吐出法、ディスペンス法等を含む)、印刷法等により形成できる。剥離層の厚さ
は例えば10nm以上200nm以下、好ましくは20nm以上100nm以下とする。
The release layer can be formed by methods such as sputtering, plasma CVD, coating (including spin coating, droplet ejection, and dispensing), and printing. The thickness of the release layer is, for example, 10 nm to 200 nm, preferably 20 nm to 100 nm.
剥離層が単層構造の場合、タングステン層、モリブデン層、又はタングステンとモリブ
デンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしくは
酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。なお、
タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相
当する。
When the release layer has a single-layer structure, it is preferable to form a layer containing a tungsten layer, a molybdenum layer, or a mixture of tungsten and molybdenum. Alternatively, a layer containing tungsten oxide or oxidized nitride, a layer containing molybdenum oxide or oxidized nitride, or a layer containing oxide or oxidized nitride of a mixture of tungsten and molybdenum may be formed.
A mixture of tungsten and molybdenum is equivalent to, for example, a tungsten-molybdenum alloy.
また、剥離層として、タングステンを含む層とタングステンの酸化物を含む層の積層構
造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁
膜を形成することで、タングステン層と絶縁膜との界面に、タングステンの酸化物を含む
層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸化処
理、酸素プラズマ処理、亜酸化窒素(N2O)プラズマ処理、オゾン水等の酸化力の強い
溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ
処理や加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスとの混
合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、剥離層の表面状態
を変えることにより、剥離層と後に形成される絶縁膜との密着性を制御することが可能で
ある。
Furthermore, when forming a laminated structure of a tungsten-containing layer and a tungsten oxide-containing layer as the release layer, it is possible to utilize the fact that a tungsten oxide-containing layer is formed at the interface between the tungsten layer and the insulating film by forming a tungsten-containing layer and then forming an insulating film made of oxide on top of it. Alternatively, the surface of the tungsten-containing layer may be treated with thermal oxidation, oxygen plasma treatment, nitrous oxide ( N₂O ) plasma treatment, or treatment with a highly oxidizing solution such as ozonated water to form a tungsten oxide-containing layer. Plasma treatment and heat treatment may also be performed in an atmosphere of oxygen, nitrogen, nitrous oxide alone, or a mixed gas of these gases and other gases. By changing the surface state of the release layer through the above plasma treatment or heat treatment, it is possible to control the adhesion between the release layer and the insulating film that is later formed.
なお、作製基板と被剥離層の界面で剥離が可能な場合には、剥離層を設けなくてもよい
。例えば、作製基板としてガラスを用い、ガラスに接してポリイミド、ポリエステル、ポ
リオレフィン、ポリアミド、ポリカーボネート、アクリル等の有機樹脂を形成する。次に
、レーザ照射や加熱処理を行うことで、作製基板と有機樹脂の密着性を向上させる。そし
て、有機樹脂上に絶縁膜やトランジスタ等を形成する。その後、先のレーザ照射よりも高
いエネルギー密度でレーザ照射を行う、又は、先の加熱処理よりも高い温度で加熱処理を
行うことで、作製基板と有機樹脂の界面で剥離することができる。また、剥離の際には、
作製基板と有機樹脂の界面に液体を浸透させて分離してもよい。
Furthermore, if delamination is possible at the interface between the fabricated substrate and the layer to be delaminated, a delamination layer may not be necessary. For example, glass is used as the fabricated substrate, and an organic resin such as polyimide, polyester, polyolefin, polyamide, polycarbonate, or acrylic is formed in contact with the glass. Next, the adhesion between the fabricated substrate and the organic resin is improved by laser irradiation or heat treatment. Then, an insulating film or transistor is formed on the organic resin. Subsequently, by performing laser irradiation at a higher energy density than the previous laser irradiation, or by performing heat treatment at a higher temperature than the previous heat treatment, delamination can be achieved at the interface between the fabricated substrate and the organic resin. Also, during delamination,
The substrate and the organic resin may be separated by permeating the interface between them with a liquid.
当該方法では、耐熱性の低い有機樹脂上に絶縁膜やトランジスタ等を形成するため、作
製工程で基板に高温をかけることができない。ここで、酸化物半導体を用いたトランジス
タは、高温の作製工程が必須でないため、有機樹脂上に好適に形成することができる。
In this method, since insulating films and transistors are formed on an organic resin with low heat resistance, high temperatures cannot be applied to the substrate during the manufacturing process. However, since transistors using oxide semiconductors do not require high-temperature manufacturing processes, they can be suitably formed on organic resins.
なお、該有機樹脂を、装置を構成する基板として用いてもよいし、該有機樹脂を除去し
、被剥離層の露出した面に接着剤を用いて別の基板を貼り合わせてもよい。また該有機樹
脂に、さらに接着剤を用いて別の基板(支持フィルム)を貼り合せてもよい。
The organic resin may be used as a substrate to constitute the device, or the organic resin may be removed and another substrate may be bonded to the exposed surface of the peelable layer using an adhesive. Alternatively, another substrate (support film) may be bonded to the organic resin using an adhesive.
または、作製基板と有機樹脂の間に金属層を設け、該金属層に電流を流すことで該金属
層を加熱し、金属層と有機樹脂の界面で剥離を行ってもよい。
Alternatively, a metal layer may be placed between the fabricated substrate and the organic resin, and the metal layer may be heated by passing an electric current through it, thereby causing delamination at the interface between the metal layer and the organic resin.
剥離層に接して形成する絶縁層(第1の層)は、窒化シリコン膜、酸化窒化シリコン膜
、酸化シリコン膜、又は窒化酸化シリコン膜等を用いて、単層又は多層で形成することが
好ましい。なお、これに限られず、剥離層に用いる材料に応じて最適な材料を選択するこ
とができる。
The insulating layer (first layer) formed in contact with the release layer is preferably formed as a single layer or multiple layers using a silicon nitride film, silicon oxynitride film, silicon oxide film, or silicon nitride oxide film. However, it is not limited to this, and the optimal material can be selected depending on the material used for the release layer.
該絶縁層は、スパッタリング法、プラズマCVD法、塗布法、印刷法等を用いて形成す
ることが可能であり、例えば、プラズマCVD法によって成膜温度を250℃以上400
℃以下として形成することで、緻密で非常に防湿性の高い膜とすることができる。なお、
絶縁層の厚さは10nm以上3000nm以下、さらには200nm以上1500nm以
下が好ましい。
The insulating layer can be formed using sputtering, plasma CVD, coating, printing, etc. For example, by plasma CVD, the film deposition temperature can be set to 250°C or higher and 400°C or higher.
By forming it at temperatures below ℃, a dense and highly moisture-resistant film can be created.
The thickness of the insulating layer is preferably 10 nm to 3000 nm, and more preferably 200 nm to 1500 nm.
次に、作製基板301と作製基板321とを、それぞれの被剥離層が形成された面が対
向するように、接着層307を用いて貼り合わせ、接着層307を硬化させる(図17(
C))。
Next, the fabricated substrate 301 and the fabricated substrate 321 are bonded together using the adhesive layer 307 so that the surfaces on which the peel-off layers are formed face each other, and the adhesive layer 307 is cured (Figure 17).
C)).
なお、作製基板301と作製基板321の貼り合わせは減圧雰囲気下で行うことが好ま
しい。
Furthermore, it is preferable to perform the bonding of the fabricated substrate 301 and the fabricated substrate 321 under reduced pressure.
なお、図17(C)では、剥離層303と剥離層323の大きさが異なる場合を示した
が、図17(D)に示すように、同じ大きさの剥離層を用いてもよい。
Although Figure 17(C) shows a case where the sizes of the release layer 303 and the release layer 323 are different, as shown in Figure 17(D), release layers of the same size may also be used.
接着層307は剥離層303、被剥離層305、被剥離層325、及び剥離層323と
重なるように配置する。そして、接着層307の端部は、剥離層303又は剥離層323
の少なくとも一方(先に剥離したい方)の端部よりも内側に位置することが好ましい。こ
れにより、作製基板301と作製基板321が強く密着することを抑制でき、後の剥離工
程の歩留まりが低下することを抑制できる。
The adhesive layer 307 is positioned to overlap with the release layer 303, the layer to be released 305, the layer to be released 325, and the release layer 323. The end of the adhesive layer 307 is attached to the release layer 303 or the release layer 323.
It is preferable that the edge is located inside at least one of the edges (the one to be peeled off first). This prevents the fabricated substrate 301 and the fabricated substrate 321 from adhering too strongly, thereby preventing a decrease in the yield of the subsequent peeling process.
接着層307には、例えば、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱
硬化型接着剤、嫌気型接着剤などの各種硬化型の接着剤等を用いることができる。これら
接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイ
ミド樹脂、イミド樹脂、PVC樹脂、PVB樹脂、EVA樹脂等が挙げられる。特に、エ
ポキシ樹脂等の透湿性が低い材料が好ましい。接着剤としては、所望の領域にのみ配置で
きる程度に流動性の低い材料を用いることが好ましい。例えば、接着シート、粘着シート
、シート状もしくはフィルム状の接着剤を用いてもよい。例えば、OCA(optica
l clear adhesive)フィルムを好適に用いることができる。
The adhesive layer 307 can be made of various types of adhesives, such as photocurable adhesives (e.g., UV-curable adhesives), reaction-curable adhesives, thermosetting adhesives, or anaerobic adhesives. Examples of these adhesives include epoxy resins, acrylic resins, silicone resins, phenolic resins, polyimide resins, imide resins, PVC resins, PVB resins, and EVA resins. Materials with low moisture permeability, such as epoxy resins, are particularly preferred. It is preferable to use an adhesive material with low fluidity so that it can be placed only in the desired area. For example, adhesive sheets, tack sheets, or sheet-like or film-like adhesives may be used. For example, OCA (optica
A clear, adhesive film can be suitably used.
接着剤は、貼り合わせ前から粘着性を有していてもよく、貼り合わせ後に加熱や光照射
によって粘着性を発現してもよい。
The adhesive may have tackiness before bonding, or it may develop tackiness after bonding through heating or light irradiation.
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸
化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、大気中の水分の侵入による機能
素子の劣化を抑制でき、装置の信頼性が向上するため好ましい。
Furthermore, the above resin may contain a desiccant. For example, a substance that adsorbs moisture by chemical adsorption, such as an alkaline earth metal oxide (calcium oxide or barium oxide, etc.), can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as a zeolite or silica gel, may be used. The inclusion of a desiccant is preferable because it can suppress the deterioration of the functional elements due to the intrusion of moisture from the atmosphere, thereby improving the reliability of the device.
次に、レーザ光の照射により、剥離の起点を形成する(図18(A)(B))。 Next, the starting point for delamination is formed by irradiation with laser light (Figure 18(A)(B)).
作製基板301及び作製基板321はどちらから剥離してもよい。剥離層の大きさが異
なる場合、大きい剥離層を形成した基板から剥離してもよいし、小さい剥離層を形成した
基板から剥離してもよい。一方の基板上にのみ半導体素子、発光素子等の素子を作製した
場合、素子を形成した側の基板から剥離してもよいし、他方の基板から剥離してもよい。
ここでは、作製基板301を先に剥離する例を示す。
The fabricated substrates 301 and 321 may be peeled off from either side. If the sizes of the release layers are different, the substrate with the larger release layer may be peeled off first, or the substrate with the smaller release layer may be peeled off first. If semiconductor elements, light-emitting elements, or other elements are fabricated on only one of the substrates, the substrate on which the elements are formed may be peeled off first, or the other substrate may be peeled off first.
Here, we show an example in which the fabricated substrate 301 is peeled off first.
レーザ光は、硬化状態の接着層307と、被剥離層305と、剥離層303とが重なる
領域に対して照射する(図18(A)の矢印P1参照)。
The laser beam is irradiated onto the region where the hardened adhesive layer 307, the layer to be peeled off 305, and the peeling layer 303 overlap (see arrow P1 in Figure 18(A)).
第1の層の一部を除去することで、剥離の起点を形成できる(図18(B)の点線で囲
った領域参照)。このとき、第1の層だけでなく、被剥離層305の他の層や、剥離層3
03、接着層307の一部を除去してもよい。
By removing a portion of the first layer, a starting point for delamination can be formed (see the area enclosed by the dotted line in Figure 18(B)). At this time, not only the first layer, but also other layers of the delamination layer 305 and the delamination layer 3
03. A portion of the adhesive layer 307 may be removed.
レーザ光は、剥離したい剥離層が設けられた基板側から照射することが好ましい。剥離
層303と剥離層323が重なる領域にレーザ光の照射をする場合は、被剥離層305及
び被剥離層325のうち被剥離層305のみにクラックを入れることで、選択的に作製基
板301及び剥離層303を剥離することができる(図18(B)の点線で囲った領域参
照。ここでは被剥離層305を構成する各層の一部を除去する例を示す。)。
It is preferable to irradiate the substrate with the peel-off layer to be peeled from the substrate side. When irradiating the region where peel-off layer 303 and peel-off layer 323 overlap with the laser beam, the fabricated substrate 301 and peel-off layer 303 can be selectively peeled off by creating cracks only in the peel-off layer 305 of the two peel-off layers 305 and 325 (see the area enclosed by the dotted line in Figure 18(B). Here, an example is shown in which a portion of each layer constituting the peel-off layer 305 is removed).
そして、形成した剥離の起点から、被剥離層305と作製基板301とを分離する(図
18(C)(D))。これにより、被剥離層305を作製基板301から作製基板321
に転置することができる。
Then, the peeled layer 305 and the fabricated substrate 301 are separated from the starting point of the formed peeling (Figure 18(C)(D)). This separates the peeled layer 305 from the fabricated substrate 301 and the fabricated substrate 321.
It can be transposed to this.
例えば、剥離の起点から、物理的な力(人間の手や治具で引き剥がす処理や、ローラー
を回転させながら分離する処理等)によって被剥離層305と作製基板301とを分離す
ればよい。
For example, the peeled layer 305 and the fabricated substrate 301 can be separated from the peeling point by physical force (such as peeling it off with human hands or jigs, or separating it while rotating rollers).
また、剥離層303と被剥離層305との界面に水などの液体を浸透させて作製基板3
01と被剥離層305とを分離してもよい。毛細管現象により液体が剥離層303と被剥
離層305の間にしみこむことで、容易に分離することができる。また、剥離時に生じる
静電気が、被剥離層305に含まれる機能素子に悪影響を及ぼすこと(半導体素子が静電
気により破壊されるなど)を抑制できる。
Furthermore, a liquid such as water is permeated into the interface between the release layer 303 and the layer to be released 305 to produce the substrate 3
The 01 and the peeled layer 305 may be separated. Separation can be easily achieved by the liquid seeping between the peeled layer 303 and the peeled layer 305 due to capillary action. In addition, it is possible to suppress the adverse effects of static electricity generated during peeling on the functional elements contained in the peeled layer 305 (such as the semiconductor elements being destroyed by static electricity).
次に、露出した被剥離層305と基板331とを、接着層333を用いて貼り合わせ、
接着層333を硬化させる(図19(A))。
Next, the exposed peelable layer 305 and the substrate 331 are bonded together using the adhesive layer 333.
The adhesive layer 333 is cured (Figure 19(A)).
なお、被剥離層305と基板331の貼り合わせは減圧雰囲気下で行うことが好ましい
。
Furthermore, it is preferable to perform the bonding of the peelable layer 305 and the substrate 331 under a reduced pressure atmosphere.
次に、レーザ光の照射により、剥離の起点を形成する(図19(B)(C))。 Next, the starting point for delamination is formed by irradiation with laser light (Figure 19(B)(C)).
レーザ光は、硬化状態の接着層333と、被剥離層325と、剥離層323とが重なる
領域に対して照射する(図19(B)の矢印P2参照)。第1の層の一部を除去すること
で、剥離の起点を形成できる(図19(C)の点線で囲った領域参照。ここでは被剥離層
325を構成する各層の一部を除去する例を示す。)。このとき、第1の層だけでなく、
被剥離層325の他の層や、剥離層323、接着層333の一部を除去してもよい。
The laser beam is irradiated onto the region where the hardened adhesive layer 333, the layer to be peeled 325, and the peeling layer 323 overlap (see arrow P2 in Figure 19(B)). By removing a portion of the first layer, a starting point for peeling can be formed (see the area enclosed by the dotted line in Figure 19(C). Here, an example is shown where a portion of each layer constituting the layer to be peeled 325 is removed). At this time, not only the first layer,
Other layers of the peel-off layer 325, or parts of the peel-off layer 323 and adhesive layer 333 may be removed.
レーザ光は、剥離層323が設けられた作製基板321側から照射することが好ましい
。
It is preferable to irradiate the fabricated substrate 321, on which the peeling layer 323 is provided, with laser light.
そして、形成した剥離の起点から、被剥離層325と作製基板321とを分離する(図
19(D))。これにより、被剥離層305及び被剥離層325を基板331に転置する
ことができる。
Then, the peeled layer 325 and the fabricated substrate 321 are separated from the starting point of the formed peeling (Figure 19(D)). This allows the peeled layer 305 and the peeled layer 325 to be transferred onto the substrate 331.
その後、被剥離層325にさらに基板を貼り付けることもできる。 Subsequently, another substrate can be attached to the peel-off layer 325.
露出した被剥離層325と基板341とを、接着層343によって貼り合せ、接着層3
43を硬化させる(図20(A))。ここでは、基板341にあらかじめ開口が設けられ
ている例を示している。
The exposed peelable layer 325 and the substrate 341 are bonded together by the adhesive layer 343.
The 43 is cured (Figure 20(A)). Here, an example is shown in which the substrate 341 has openings provided in advance.
以上により、一対の可撓性の基板の間に、被剥離層を挟持することができる。 As a result, the layer to be peeled off can be sandwiched between a pair of flexible substrates.
その後、図20(B)に示すように、基板331、基板341等の不要な端部を切断し
て除去してもよい。このとき、被剥離層305及び被剥離層325の端部の一部を同時に
切断してもよい。
Subsequently, as shown in Figure 20(B), unnecessary edges of substrates 331, 341, etc., may be cut and removed. At this time, a portion of the edges of the peelable layer 305 and the peelable layer 325 may be cut simultaneously.
以上の方法により、可撓性を有するデバイスを作製することができる。被剥離層に、上
記実施の形態で例示した構成を用いることで、可撓性を有する表示装置を作製することが
できる。
By the above method, a flexible device can be manufactured. By using the configuration exemplified in the above embodiment for the peelable layer, a flexible display device can be manufactured.
以上に示した本発明の一態様の発光装置の作製方法では、それぞれ剥離層及び被剥離層
が設けられた一対の作製基板を貼り合わせた後、レーザ光の照射により剥離の起点を形成
し、それぞれの剥離層と被剥離層とを剥離しやすい状態にしてから、剥離を行う。これに
より、剥離工程の歩留まりを向上させることができる。
In the method for manufacturing a light-emitting device according to one embodiment of the present invention described above, a pair of manufactured substrates, each provided with a release layer and a layer to be released, are bonded together. Then, a starting point for release is formed by irradiation with laser light, making the respective release layer and layer to be released easier to release, and then the release is performed. This improves the yield of the release process.
また、それぞれ被剥離層が形成された一対の作製基板をあらかじめ貼り合わせた後に、
剥離をし、作製したい装置を構成する基板を被剥離層に貼り合わせることができる。した
がって、被剥離層どうしの貼り合わせの際に、可撓性が低い作製基板どうしを貼り合わせ
ることができ、可撓性基板どうしを貼り合わせた際よりも貼り合わせの位置合わせ精度を
向上させることができる。
Furthermore, after bonding together a pair of fabricated substrates, each having a peelable layer formed on it,
The peel-off layer can be removed, and the substrates that make up the device to be manufactured can be bonded to the peel-off layer. Therefore, when bonding the peel-off layers together, it is possible to bond together substrates with low flexibility, improving the alignment accuracy of the bonded substrates compared to when bonding together flexible substrates.
なお、図21(A)に示すように、被剥離層305の剥離される領域351の端部は、
剥離層303の端部よりも内側に位置することが好ましい。これにより、剥離工程の歩留
まりを高くすることができる。また、領域351が複数ある場合、図21(B)に示すよ
うに、領域351ごとに剥離層303を設けてもよいし、図21(C)に示すように、1
つの剥離層303上に複数の領域351を設けてもよい。
Furthermore, as shown in Figure 21(A), the end of the region 351 to be peeled off from the peeled layer 305 is
It is preferable that the peeling layer 303 be located inside the edge of the peeling layer 303. This can increase the yield of the peeling process. Also, if there are multiple regions 351, a peeling layer 303 may be provided for each region 351 as shown in Figure 21(B), or as shown in Figure 21(C), 1
Multiple regions 351 may be provided on one of the release layers 303.
以上が、可撓性を有する表示装置の作製方法についての説明である。 The above is a description of the method for manufacturing a flexible display device.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented in appropriate combination with other embodiments described herein, at least in part.
(実施の形態4)
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器の例について説明
する。
(Embodiment 4)
This embodiment describes an example of an electronic device to which a display device according to one aspect of the present invention can be applied.
本発明の一態様の表示装置を用いて、電子機器や照明装置を作製できる。本発明の一態
様の表示装置を用いることで、小さい面積であっても大きな容量を得ることができる、電
子機器や照明装置を作製できる。本発明の一態様の表示装置を用いて、低い電圧を保持し
て階調表示を行う場合であっても大きな容量を得ることができる、電子機器や照明装置を
作製できる。
Electronic devices and lighting devices can be manufactured using a display device according to one aspect of the present invention. By using a display device according to one aspect of the present invention, electronic devices and lighting devices can be manufactured that can obtain a large capacity even in a small area. By using a display device according to one aspect of the present invention, electronic devices and lighting devices can be manufactured that can obtain a large capacity even when performing grayscale display while maintaining a low voltage.
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパ
ーソナルコンピュータ、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再
生装置、パチンコ機などの大型ゲーム機などが挙げられる。
Examples of electronic devices include television sets, desktop or notebook personal computers, computer monitors, digital cameras, digital video cameras, digital photo frames, mobile phones, portable game consoles, personal digital assistants, audio playback devices, and large game machines such as pachinko machines.
本発明の一態様の電子機器または照明装置は、家屋もしくはビルの内壁もしくは外壁、
または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
An electronic device or lighting device according to one aspect of the present invention can be used on the interior or exterior walls of a house or building.
Alternatively, it can be incorporated along the curved surfaces of the interior or exterior of a vehicle.
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて
、二次電池を充電することができると好ましい。
An electronic device according to one aspect of the present invention may have a secondary battery, and it is preferable that the secondary battery can be charged using contactless power transmission.
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池(リチウムイ
オンポリマー電池)等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機
ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられ
る。
Examples of secondary batteries include lithium-ion secondary batteries such as lithium polymer batteries (lithium-ion polymer batteries) that use a gel-like electrolyte, nickel-metal hydride batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ
及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
An electronic device according to one aspect of the present invention may have an antenna. By receiving a signal with the antenna, the display unit can display images, information, etc. Furthermore, if the electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転
数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力
、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を
有していてもよい。
An electronic device according to one aspect of the present invention may have sensors (including those with the function of measuring force, displacement, position, velocity, acceleration, angular velocity, rotational speed, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared radiation).
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報
(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレ
ンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行
する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す
機能等を有することができる。
An electronic device according to one aspect of the present invention can have various functions. For example, it can have a function to display various information (still images, videos, text images, etc.) on a display unit, a touch panel function, a function to display a calendar, date or time, a function to execute various software (programs), a wireless communication function, a function to read programs or data recorded on a recording medium, and so on.
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報
を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に
視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができ
る。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部または電子
機器に内蔵)に保存する機能、撮影した画像を表示部に表示する機能等を有することがで
きる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能
を有することができる。
Furthermore, electronic devices having multiple display units may have functions such as primarily displaying image information on one display unit and primarily displaying text information on another display unit, or displaying three-dimensional images by displaying images that take parallax into account on multiple display units. Furthermore, electronic devices having a picture receiving unit may have functions such as capturing still images or moving images, automatically or manually correcting captured images, saving captured images to a recording medium (external or built into the electronic device), and displaying captured images on a display unit. It should be noted that the functions of an electronic device according to one aspect of the present invention are not limited to these, and it may have a variety of functions.
図22(A)(B)(C)(D)(E)に、湾曲した表示部7000を有する電子機器
の一例を示す。表示部7000はその表示面が湾曲して設けられ、湾曲した表示面に沿っ
て表示を行うことができる。なお、表示部7000は可撓性を有していてもよい。
Figures 22(A), (B), (C), (D), and (E) show an example of an electronic device having a curved display unit 7000. The display unit 7000 has a curved display surface and can display information along the curved surface. The display unit 7000 may also be flexible.
表示部7000は、本発明の一態様の表示装置等を用いて作製される。本発明の一態様
により、消費電力が低減され、湾曲した表示部を備え、且つ信頼性の高い電子機器を提供
できる。
The display unit 7000 is manufactured using a display device or the like according to one aspect of the present invention. According to one aspect of the present invention, it is possible to provide an electronic device that has reduced power consumption, a curved display unit, and high reliability.
図22(A)、(B)に携帯電話機の一例を示す。図22(A)に示す携帯電話機71
00及び図22(B)に示す携帯電話機7110は、それぞれ、筐体7101、表示部7
000、操作ボタン7103、外部接続ポート7104、スピーカ7105、マイク71
06等を有する。図22(B)に示す携帯電話機7110は、さらに、カメラ7107を
有する。
Figures 22(A) and (B) show an example of a mobile phone. Figure 22(A) shows mobile phone 71.
The mobile phone 7110 shown in Figure 00 and Figure 22(B) consists of a housing 7101 and a display unit 7, respectively.
000, operation button 7103, external connection port 7104, speaker 7105, microphone 71
It has 06, etc. The mobile phone 7110 shown in Figure 22(B) further has a camera 7107.
各携帯電話機は、表示部7000にタッチセンサを備える。電話を掛ける、或いは文字
を入力するなどのあらゆる操作は、指やスタイラスなどで表示部7000に触れることで
行うことができる。
Each mobile phone is equipped with a touch sensor on the display unit 7000. All operations, such as making a call or entering text, can be performed by touching the display unit 7000 with a finger or stylus.
また、操作ボタン7103の操作により、電源のON、OFF動作や、表示部7000
に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイ
ンメニュー画面に切り替えることができる。
Furthermore, the power can be turned ON or OFF by operating the operation button 7103, and the display unit 7000
You can switch the type of image displayed. For example, you can switch from the email composition screen to the main menu screen.
また、携帯電話機内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けるこ
とで、携帯電話機の向き(縦か横か)を判断して、表示部7000の画面表示の向きを自
動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部
7000を触れること、操作ボタン7103の操作、またはマイク7106を用いた音声
入力等により行うこともできる。
Furthermore, by installing a detection device such as a gyro sensor or accelerometer inside the mobile phone, the orientation of the mobile phone (vertical or horizontal) can be determined, and the orientation of the display on the display unit 7000 can be automatically switched. The orientation of the display can also be switched by touching the display unit 7000, operating the operation button 7103, or by voice input using the microphone 7106.
図22(C)、(D)に携帯情報端末の一例を示す。図22(C)に示す携帯情報端末
7200及び図22(D)に示す携帯情報端末7210は、それぞれ、筐体7201及び
表示部7000を有する。さらに、操作ボタン、外部接続ポート、スピーカ、マイク、ア
ンテナ、カメラ、またはバッテリ等を有していてもよい。表示部7000にはタッチセン
サを備える。携帯情報端末の操作は、指やスタイラスなどで表示部7000に触れること
で行うことができる。
Figures 22(C) and (D) show examples of personal digital assistants (PADs). The PAD 7200 shown in Figure 22(C) and the PAD 7210 shown in Figure 22(D) each have a housing 7201 and a display unit 7000. They may also have operation buttons, external connection ports, speakers, microphones, antennas, cameras, or batteries. The display unit 7000 is equipped with a touch sensor. The PAD can be operated by touching the display unit 7000 with a finger or stylus.
本実施の形態で例示する携帯情報端末は、例えば、電話機、手帳または情報閲覧装置等
から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとしてそれぞ
れ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電
子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなど
の種々のアプリケーションを実行することができる。
The personal information terminal illustrated in this embodiment has one or more functions selected from, for example, a telephone, a notebook, or an information viewing device. Specifically, each can be used as a smartphone. The personal information terminal illustrated in this embodiment can run various applications such as mobile phone calls, email, document viewing and creation, music playback, internet communication, and computer games.
携帯情報端末7200及び携帯情報端末7210は、文字及び画像情報等をその複数の
面に表示することができる。例えば、図22(C)、(D)に示すように、3つの操作ボ
タン7202を一の面に表示し、矩形で示す情報7203を他の面に表示することができ
る。図22(C)では、携帯情報端末の上側に情報が表示される例を示し、図22(D)
では、携帯情報端末の横側に情報が表示される例を示す。また、携帯情報端末の3面以上
に情報を表示してもよい。
The personal digital assistants 7200 and 7210 can display text and image information on multiple surfaces. For example, as shown in Figures 22(C) and (D), three operation buttons 7202 can be displayed on one surface, and information 7203, shown as a rectangle, can be displayed on another surface. Figure 22(C) shows an example where information is displayed on the upper side of the personal digital assistant, and Figure 22(D) shows an example where information is displayed on the upper side of the personal digital assistant.
Now, let's look at an example where information is displayed on the side of a mobile device. Information may also be displayed on three or more sides of the mobile device.
なお、情報の例としては、SNS(ソーシャル・ネットワーキング・サービス)の通知
、電子メールや電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名
、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報が表示さ
れている位置に、情報の代わりに、操作ボタン、アイコンなどを表示してもよい。
Examples of information include notifications from social networking services (SNS), displays indicating incoming emails or phone calls, the subject or sender name of emails, date and time, battery level, and antenna signal strength. Alternatively, operation buttons or icons may be displayed in place of the information.
例えば、携帯情報端末7200の使用者は、洋服の胸ポケットに携帯情報端末7200
を収納した状態で、その表示(ここでは情報7203)を確認することができる。
For example, a user of the personal digital assistant 7200 would carry the personal digital assistant 7200 in the breast pocket of their clothing.
With the device stored, you can check its display (information 7203 in this case).
具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末7200
の上方から観察できる位置に表示する。使用者は、携帯情報端末7200をポケットから
取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
Specifically, the mobile information terminal 7200 records the caller's phone number or name, etc., of the incoming call.
The display is positioned so that it can be observed from above. The user can check the display and decide whether or not to answer the call without taking the personal information terminal 7200 out of their pocket.
図22(E)にテレビジョン装置の一例を示す。テレビジョン装置7300は、筐体7
301に表示部7000が組み込まれている。ここでは、スタンド7303により筐体7
301を支持した構成を示している。
Figure 22(E) shows an example of a television system. The television system 7300 is housed in a casing 7
The display unit 7000 is incorporated into 301. Here, the stand 7303 supports the housing 7
This shows the configuration that supported 301.
図22(E)に示すテレビジョン装置7300の操作は、筐体7301が備える操作ス
イッチや、別体のリモコン操作機7311により行うことができる。または、表示部70
00にタッチセンサを備えていてもよく、指等で表示部7000に触れることで操作して
もよい。リモコン操作機7311は、当該リモコン操作機7311から出力する情報を表
示する表示部を有していてもよい。リモコン操作機7311が備える操作キーまたはタッ
チパネルにより、チャンネル及び音量の操作を行うことができ、表示部7000に表示さ
れる映像を操作することができる。
The television device 7300 shown in Figure 22(E) can be operated using the operation switches on the housing 7301 or a separate remote control unit 7311. Alternatively, the display unit 70
The 00 may be equipped with a touch sensor, and may be operated by touching the display unit 7000 with a finger or the like. The remote control operator 7311 may have a display unit that displays information output from the remote control operator 7311. Channels and volume can be operated and the image displayed on the display unit 7000 can be operated using the operation keys or touch panel provided on the remote control operator 7311.
なお、テレビジョン装置7300は、受信機及びモデムなどを備えた構成とする。受信
機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または
無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または
双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能で
ある。
The television system 7300 is configured to include a receiver and a modem. The receiver can receive general television broadcasts. Furthermore, by connecting to a wired or wireless communication network via the modem, it is possible to perform one-way (from sender to receiver) or two-way (between sender and receiver, or between receivers, etc.) information communication.
図22(F)に、湾曲した発光部を有する照明装置の一例を示す。 Figure 22(F) shows an example of a lighting device having a curved light-emitting section.
図22(F)に示す照明装置が有する発光部は、本発明の一態様の表示装置等を用いて
作製される。本発明の一態様により、消費電力が低減され、湾曲した発光部を備え、且つ
信頼性の高い照明装置を提供できる。
The light-emitting section of the lighting device shown in Figure 22(F) is manufactured using a display device or the like according to one aspect of the present invention. According to one aspect of the present invention, a lighting device can be provided that has reduced power consumption, is equipped with a curved light-emitting section, and is highly reliable.
図22(F)に示す照明装置7400の備える発光部7411は、凸状に湾曲した2つ
の発光部が対称的に配置された構成となっている。したがって照明装置7400を中心に
全方位を照らすことができる。
The light-emitting section 7411 of the lighting device 7400 shown in Figure 22(F) has a configuration in which two convexly curved light-emitting sections are arranged symmetrically. Therefore, the lighting device 7400 can illuminate in all directions.
また、照明装置7400が備える発光部は可撓性を有していてもよい。発光部を可塑性
の部材または可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在
に湾曲可能な構成としてもよい。
Furthermore, the light-emitting section of the lighting device 7400 may be flexible. The light-emitting section may be fixed with a plastic material or a movable frame or other material, and the light-emitting surface of the light-emitting section may be freely bent according to the application.
照明装置7400は、操作スイッチ7403を備える台部7401と、台部7401に
支持される発光部を有する。
The lighting device 7400 has a base portion 7401 equipped with an operating switch 7403, and a light-emitting portion supported on the base portion 7401.
なおここでは、台部によって発光部が支持された照明装置について例示したが、発光部
を備える筐体を天井に固定する、または天井からつり下げるように用いることもできる。
発光面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明
るく照らす、または発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
Although this example illustrates a lighting device in which the light-emitting part is supported by a base, it is also possible to use a housing containing the light-emitting part by fixing it to the ceiling or suspending it from the ceiling.
Because the light-emitting surface can be curved, it is possible to curve the light-emitting surface into a concave shape to brightly illuminate a specific area, or to curve the light-emitting surface into a convex shape to brightly illuminate the entire room.
図23(A)から図23(I)までに、可撓性を有し、曲げることのできる表示部70
01を有する携帯情報端末の一例を示す。
Figures 23(A) to 23(I) show a flexible and bendable display section 70.
An example of a portable information terminal having 01 is shown.
表示部7001は、本発明の一態様の表示装置等を用いて作製される。例えば、曲率半
径0.01mm以上150mm以下で曲げることができる表示装置等を適用できる。また
、表示部7001はタッチセンサを備えていてもよく、指等で表示部7001に触れるこ
とで携帯情報端末を操作することができる。本発明の一態様により、可撓性を有する表示
部を備え、且つ信頼性の高い電子機器を提供できる。
The display unit 7001 is manufactured using a display device or the like according to one aspect of the present invention. For example, a display device or the like that can be bent with a radius of curvature of 0.01 mm or more and 150 mm or less can be used. The display unit 7001 may also be equipped with a touch sensor, allowing the portable information terminal to be operated by touching the display unit 7001 with a finger or the like. According to one aspect of the present invention, a highly reliable electronic device equipped with a flexible display unit can be provided.
図23(A)、(B)は、携帯情報端末の一例を示す斜視図である。携帯情報端末75
00は、筐体7501、表示部7001、引き出し部材7502、操作ボタン7503等
を有する。
Figures 23(A) and (B) are perspective views showing an example of a personal digital assistant (PDA). Personal digital assistant 75
00 includes a housing 7501, a display unit 7001, a pull-out member 7502, an operation button 7503, etc.
携帯情報端末7500は、筐体7501内にロール状に巻かれた可撓性を有する表示部
7001を有する。引き出し部材7502を用いて表示部7001を引き出すことができ
る。
The portable information terminal 7500 has a flexible display unit 7001 that is wound in a roll shape inside a housing 7501. The display unit 7001 can be pulled out using a pull-out member 7502.
また、携帯情報端末7500は内蔵された制御部によって映像信号を受信可能で、受信
した映像を表示部7001に表示することができる。また、携帯情報端末7500にはバ
ッテリが内蔵されている。また、筐体7501にコネクターを接続する端子部を備え、映
像信号及び電力を有線により外部から直接供給する構成としてもよい。
Furthermore, the portable information terminal 7500 can receive video signals using its built-in control unit, and the received video can be displayed on the display unit 7001. The portable information terminal 7500 also has a built-in battery. In addition, the housing 7501 may be equipped with terminals for connecting connectors, and the video signal and power may be supplied directly from an external source via wires.
また、操作ボタン7503によって、電源のON、OFF動作や表示する映像の切り替
え等を行うことができる。なお、図23(A)、(B)では、携帯情報端末7500の側
面に操作ボタン7503を配置する例を示すが、これに限られず、携帯情報端末7500
の表示面と同じ面(おもて面)や、裏面に配置してもよい。
Furthermore, the operation button 7503 allows for power ON/OFF operation, switching of displayed images, and other functions. While Figures 23(A) and (B) show an example where the operation button 7503 is located on the side of the portable information terminal 7500, the device is not limited to this configuration.
It may be placed on the same side as the display surface (the front side) or on the back side.
図23(B)には、表示部7001を引き出した状態の携帯情報端末7500を示す。
この状態で表示部7001に映像を表示することができる。また、表示部7001の一部
がロール状に巻かれた図23(A)の状態と表示部7001を引き出した図23(B)の
状態とで、携帯情報端末7500が異なる表示を行う構成としてもよい。例えば、図23
(A)の状態のときに、表示部7001のロール状に巻かれた部分を非表示とすることで
、携帯情報端末7500の消費電力を下げることができる。
Figure 23(B) shows the portable information terminal 7500 with the display unit 7001 extended.
In this state, an image can be displayed on the display unit 7001. Alternatively, the portable information terminal 7500 may display different images depending on whether a portion of the display unit 7001 is rolled up as shown in Figure 23(A) or extended as shown in Figure 23(B). For example, Figure 23
When in state (A), the power consumption of the portable information terminal 7500 can be reduced by hiding the rolled portion of the display unit 7001.
なお、表示部7001を引き出した際に表示部7001の表示面が平面状となるように
固定するため、表示部7001の側部に補強のためのフレームを設けていてもよい。
Furthermore, to ensure that the display surface of the display unit 7001 becomes flat when it is pulled out, a reinforcing frame may be provided on the side of the display unit 7001.
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によ
って音声を出力する構成としてもよい。
In addition to this configuration, a speaker may be provided in the enclosure, and audio may be output based on the audio signal received along with the video signal.
図23(C)から図23(E)までに、折りたたみ可能な携帯情報端末の一例を示す。
図23(C)では、展開した状態、図23(D)では、展開した状態または折りたたんだ
状態の一方から他方に変化する途中の状態、図23(E)では、折りたたんだ状態の携帯
情報端末7600を示す。携帯情報端末7600は、折りたたんだ状態では可搬性に優れ
、展開した状態では、継ぎ目のない広い表示領域により一覧性に優れる。
Figures 23(C) to 23(E) show examples of foldable portable information terminals.
Figure 23(C) shows the device in its unfolded state, Figure 23(D) shows the device in an intermediate state between being unfolded or folded, and Figure 23(E) shows the portable information terminal 7600 in its folded state. The portable information terminal 7600 offers excellent portability in its folded state and excellent overviewability in its unfolded state due to its seamless, wide display area.
表示部7001はヒンジ7602によって連結された3つの筐体7601に支持されて
いる。ヒンジ7602を介して2つの筐体7601間を屈曲させることにより、携帯情報
端末7600を展開した状態から折りたたんだ状態に可逆的に変形させることができる。
The display unit 7001 is supported by three housings 7601 connected by a hinge 7602. By bending the two housings 7601 via the hinge 7602, the portable information terminal 7600 can be reversibly transformed from an unfolded state to a folded state.
図23(F)、(G)に、折りたたみ可能な携帯情報端末の一例を示す。図23(F)
では、表示部7001が内側になるように折りたたんだ状態、図23(G)では、表示部
7001が外側になるように折りたたんだ状態の携帯情報端末7650を示す。携帯情報
端末7650は表示部7001及び非表示部7651を有する。携帯情報端末7650を
使用しない際に、表示部7001が内側になるように折りたたむことで、表示部7001
の汚れ及び傷つきを抑制できる。
Figures 23(F) and (G) show an example of a foldable portable information terminal. Figure 23(F)
Figure 23(G) shows the portable information terminal 7650 in the folded state with the display unit 7001 facing inward. The portable information terminal 7650 has a display unit 7001 and a non-display unit 7651. When the portable information terminal 7650 is not in use, the display unit 7001 can be folded inward to allow the display unit 7001 to be hidden.
It can suppress dirt and scratches.
図23(H)に、可撓性を有する携帯情報端末の一例を示す。携帯情報端末7700は
、筐体7701及び表示部7001を有する。さらに、入力手段であるボタン7703a
、7703b、音声出力手段であるスピーカ7704a、7704b、外部接続ポート7
705、マイク7706等を有していてもよい。また、携帯情報端末7700は、可撓性
を有するバッテリ7709を搭載することができる。バッテリ7709は例えば表示部7
001と重ねて配置してもよい。
Figure 23(H) shows an example of a flexible portable information terminal. The portable information terminal 7700 has a housing 7701 and a display unit 7001. Furthermore, it has an input means, a button 7703a
7703b, speaker 7704a, 7704b which is an audio output means, external connection port 7
It may also have components such as 705, a microphone 7706, etc. Furthermore, the portable information terminal 7700 can be equipped with a flexible battery 7709. The battery 7709 may be, for example, connected to the display unit 7
It may be placed on top of 001.
筐体7701、表示部7001、及びバッテリ7709は可撓性を有する。そのため、
携帯情報端末7700を所望の形状に湾曲させること、及び携帯情報端末7700に捻り
を加えることが容易である。例えば、携帯情報端末7700は、表示部7001が内側ま
たは外側になるように折り曲げて使用することができる。または、携帯情報端末7700
をロール状に巻いた状態で使用することもできる。このように筐体7701及び表示部7
001を自由に変形することが可能であるため、携帯情報端末7700は、落下した場合
、または意図しない外力が加わった場合であっても、破損しにくいという利点がある。
The housing 7701, the display unit 7001, and the battery 7709 are flexible. Therefore,
It is easy to bend the personal digital information terminal 7700 into a desired shape and to twist the personal digital information terminal 7700. For example, the personal digital information terminal 7700 can be used by bending it so that the display unit 7001 is on the inside or outside. Alternatively, the personal digital information terminal 7700
It can also be used in a rolled state. Thus, the housing 7701 and the display unit 7
Because 001 can be freely deformed, the portable information terminal 7700 has the advantage of being less prone to damage even if it is dropped or subjected to unintended external force.
また、携帯情報端末7700は軽量であるため、筐体7701の上部をクリップ等で把
持してぶら下げて使用する、または、筐体7701を磁石等で壁面に固定して使用するな
ど、様々な状況において利便性良く使用することができる。
Furthermore, because the portable information terminal 7700 is lightweight, it can be conveniently used in various situations, such as by holding the top of the casing 7701 with a clip and hanging it, or by fixing the casing 7701 to a wall with a magnet or the like.
図23(I)に腕時計型の携帯情報端末の一例を示す。携帯情報端末7800は、バン
ド7801、表示部7001、入出力端子7802、操作ボタン7803等を有する。バ
ンド7801は、筐体としての機能を有する。また、携帯情報端末7800は、可撓性を
有するバッテリ7805を搭載することができる。バッテリ7805は例えば表示部70
01またはバンド7801等と重ねて配置してもよい。
Figure 23(I) shows an example of a wristwatch-type personal information terminal. The personal information terminal 7800 has a band 7801, a display unit 7001, input/output terminals 7802, operation buttons 7803, etc. The band 7801 functions as a housing. The personal information terminal 7800 can also be equipped with a flexible battery 7805. The battery 7805 is, for example, connected to the display unit 70
It may be placed in conjunction with 01 or band 7801, etc.
バンド7801、表示部7001、及びバッテリ7805は可撓性を有する。そのため
、携帯情報端末7800を所望の形状に湾曲させることが容易である。
The band 7801, the display unit 7001, and the battery 7805 are flexible. Therefore, it is easy to bend the portable information terminal 7800 into a desired shape.
操作ボタン7803は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オ
フ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を
持たせることができる。例えば、携帯情報端末7800に組み込まれたオペレーティング
システムにより、操作ボタン7803の機能を自由に設定することもできる。
The operation button 7803 can be assigned various functions, including time setting, power on/off operation, wireless communication on/off operation, silent mode activation/deactivation, and power saving mode activation/deactivation. For example, the functions of the operation button 7803 can be freely configured by the operating system built into the personal digital assistant 7800.
また、表示部7001に表示されたアイコン7804に指等で触れることで、アプリケ
ーションを起動することができる。
Furthermore, the application can be launched by touching the icon 7804 displayed on the display unit 7001 with a finger or the like.
また、携帯情報端末7800は、通信規格に準拠した近距離無線通信を実行することが
可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフ
リーで通話することもできる。
Furthermore, the 7800 portable information terminal is capable of performing short-range wireless communication in accordance with communication standards. For example, by communicating with a wireless communication-enabled headset, it can make hands-free calls.
また、携帯情報端末7800は入出力端子7802を有していてもよい。入出力端子7
802を有する場合、他の情報端末とコネクターを介して直接データのやりとりを行うこ
とができる。また入出力端子7802を介して充電を行うこともできる。なお、本実施の
形態で例示する携帯情報端末の充電動作は、入出力端子を介さずに非接触電力伝送により
行ってもよい。
Furthermore, the portable information terminal 7800 may also have input/output terminals 7802.
If the 802 is present, data can be exchanged directly with other information terminals via a connector. Charging can also be performed via the input/output terminal 7802. Note that the charging operation of the portable information terminal exemplified in this embodiment may be performed by contactless power transmission without using the input/output terminal.
図24(A)に自動車7900の外観を示す。図24(B)に自動車7900の運転席
を示す。自動車7900は、車体7901、車輪7902、フロントガラス7903、ラ
イト7904、フォグランプ7905等を有する。
Figure 24(A) shows the exterior of the automobile 7900. Figure 24(B) shows the driver's seat of the automobile 7900. The automobile 7900 includes a body 7901, wheels 7902, windshield 7903, lights 7904, fog lamps 7905, etc.
本発明の一態様の表示装置は、自動車7900の表示部などに用いることができる。例
えば、図24(B)に示す表示部7910乃至表示部7917に本発明の一態様の表示装
置を設けることができる。
A display device according to one aspect of the present invention can be used in the display unit of an automobile 7900 or the like. For example, a display device according to one aspect of the present invention can be provided in the display units 7910 to 7917 shown in Figure 24(B).
表示部7910と表示部7911は、自動車のフロントガラスに設けられている。本発
明の一態様では、表示装置が有する電極を、透光性を有する導電性材料で作製することに
よって、反対側が透けて見える、いわゆるシースルー状態の表示装置とすることができる
。シースルー状態の表示装置であれば、自動車7900の運転時にも視界の妨げになるこ
とがない。よって、本発明の一態様の表示装置を自動車7900のフロントガラスに設置
することができる。なお、表示装置に、トランジスタなどを設ける場合には、有機半導体
材料を用いた有機トランジスタ、または酸化物半導体を用いたトランジスタなど、透光性
を有するトランジスタを用いるとよい。
Display units 7910 and 7911 are installed on the windshield of the automobile. In one aspect of the present invention, by making the electrodes of the display device from a light-transmitting conductive material, a so-called see-through display device can be made, allowing the other side to be seen through. A see-through display device does not obstruct the driver's view when the automobile 7900 is in operation. Therefore, a display device according to one aspect of the present invention can be installed on the windshield of the automobile 7900. When a transistor or the like is provided in the display device, it is preferable to use a light-transmitting transistor, such as an organic transistor using an organic semiconductor material or a transistor using an oxide semiconductor.
表示部7912はピラー部分に設けられている。表示部7913はダッシュボード部分
に設けられている。例えば、車体に設けられた撮像手段からの映像を表示部7912に映
し出すことによって、ピラーで遮られた視界を補完することができる。同様に、表示部7
913では、ダッシュボードで遮られた視界を補完することができ、表示部7914では
、ドアで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮
像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。
また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認
を行うことができる。
The display unit 7912 is located in the pillar section. The display unit 7913 is located in the dashboard section. For example, by displaying images from an imaging means installed on the vehicle body onto the display unit 7912, the field of view obstructed by the pillar can be compensated for. Similarly, the display unit 7
The 913 can compensate for the view obstructed by the dashboard, and the display unit 7914 can compensate for the view obstructed by the doors. In other words, by displaying images from imaging means installed on the outside of the vehicle, blind spots can be compensated for and safety can be enhanced.
Furthermore, by displaying images that fill in the gaps in the unseen areas, safety checks can be performed more naturally and without any sense of unease.
また、表示部7917は、ハンドルに設けられている。表示部7915、表示部791
6、または表示部7917はナビゲーション情報、スピードメーター、タコメーター、走
行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することがで
きる。また、表示部に表示される表示項目及びレイアウトなどは、使用者の好みに合わせ
て適宜変更することができる。なお、上記情報は、表示部7910乃至表示部7914に
も表示することができる。
Furthermore, the display unit 7917 is located on the handle. Display unit 7915, display unit 791
6. The display unit 7917 can provide various information such as navigation information, speedometer, tachometer, mileage, fuel level, gear status, and air conditioning settings. The display items and layout displayed on the display unit can be changed as appropriate to suit the user's preferences. The above information can also be displayed on display units 7910 to 7914.
なお、表示部7910乃至表示部7917は照明装置として用いることも可能である。 Furthermore, display units 7910 to 7917 can also be used as illumination devices.
本発明の一態様の表示装置が適用される表示部は平面であってもよい。この場合、本発
明の一態様の表示装置は、曲面及び可撓性を有さない構成であってもよい。
The display unit to which a display device according to one aspect of the present invention is applied may be planar. In this case, the display device according to one aspect of the present invention may have a configuration that does not have a curved surface or flexibility.
図24(C)、(D)に、デジタルサイネージ(Digital Signage:電
子看板)の一例を示す。デジタルサイネージは、筐体8000、表示部8001、及びス
ピーカ8003等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操
作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
Figures 24(C) and (D) show an example of digital signage. The digital signage includes a housing 8000, a display unit 8001, and a speaker 8003, etc. It may also include LED lamps, operation keys (including a power switch or operation switch), connection terminals, various sensors, a microphone, etc.
図24(D)は円柱状の柱に取り付けられたデジタルサイネージである。 Figure 24(D) shows a digital signage display mounted on a cylindrical column.
表示部8001が広いほど、一度に提供できる情報量を増やすことができる。また、表
示部8001が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることが
できる。
The larger the display unit 8001, the more information can be provided at once. Furthermore, a larger display unit 8001 is more eye-catching, which can, for example, enhance the effectiveness of advertising.
表示部8001にタッチパネルを適用することで、表示部8001に画像または動画を
表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報
もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によ
りユーザビリティを高めることができる。
Applying a touch panel to the display unit 8001 is preferable because it not only allows images or videos to be displayed on the display unit 8001, but also enables intuitive operation by the user. Furthermore, when used for purposes such as providing route information or traffic information, intuitive operation can enhance usability.
図24(E)に示す携帯型ゲーム機は、筐体8101、筐体8102、表示部8103
、表示部8104、マイクロフォン8105、スピーカ8106、操作キー8107、ス
タイラス8108等を有する。
The portable game console shown in Figure 24(E) consists of a casing 8101, a casing 8102, and a display unit 8103.
It includes a display unit 8104, a microphone 8105, a speaker 8106, operation keys 8107, a stylus 8108, and the like.
図24(E)に示す携帯型ゲーム機は、2つの表示部(表示部8103と表示部810
4)を有する。なお、本発明の一態様の電子機器が有する表示部の数は、2つに限定され
ず1つであっても3つ以上であってもよい。電子機器が複数の表示部を有する場合、少な
くとも1つの表示部が本発明の一態様の表示装置を有していればよい。
The portable game console shown in Figure 24(E) has two display units (display unit 8103 and display unit 810
4) It has. The number of display units in an electronic device according to one aspect of the present invention is not limited to two, but may be one or three or more. If an electronic device has multiple display units, it is sufficient that at least one of the display units has a display device according to one aspect of the present invention.
図24(F)はノート型パーソナルコンピュータであり、筐体8111、表示部811
2、キーボード8113、ポインティングデバイス8114等を有する。
Figure 24(F) shows a notebook personal computer, consisting of a casing 8111 and a display unit 811
2. It includes a keyboard 8113, a pointing device 8114, etc.
表示部8112に、本発明の一態様の表示装置を適用することができる。 A display device according to one embodiment of the present invention can be applied to the display unit 8112.
図25(A)に、ファインダー8500を取り付けた状態の、カメラ8400の外観を
示す。
Figure 25(A) shows the external appearance of the camera 8400 with the viewfinder 8500 attached.
カメラ8400は、筐体8401、表示部8402、操作ボタン8403、シャッター
ボタン8404等を有する。またカメラ8400には、着脱可能なレンズ8406が取り
付けられている。
The camera 8400 includes a housing 8401, a display unit 8402, operation buttons 8403, a shutter button 8404, and the like. The camera 8400 is also fitted with a detachable lens 8406.
ここではカメラ8400として、レンズ8406を筐体8401から取り外して交換す
ることが可能な構成としたが、レンズ8406と筐体が一体となっていてもよい。
Here, the camera 8400 is configured so that the lens 8406 can be removed from the housing 8401 and replaced, but the lens 8406 and the housing may also be integrated.
カメラ8400は、シャッターボタン8404を押すことにより、撮像することができ
る。また、表示部8402はタッチパネルとしての機能を有し、表示部8402をタッチ
することにより撮像することも可能である。
The camera 8400 can take an image by pressing the shutter button 8404. Additionally, the display unit 8402 functions as a touch panel, and images can also be taken by touching the display unit 8402.
カメラ8400の筐体8401は、電極を有するマウントを有し、ファインダー850
0のほか、ストロボ装置等を接続することができる。
The housing 8401 of the camera 8400 has a mount with electrodes, and the viewfinder 850
In addition to the above, a strobe light or similar device can be connected.
ファインダー8500は、筐体8501、表示部8502、ボタン8503等を有する
。
The viewfinder 8500 includes a housing 8501, a display unit 8502, buttons 8503, etc.
筐体8501は、カメラ8400のマウントと係合するマウントを有しており、ファイ
ンダー8500をカメラ8400に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ8400から受信した映像等を表示部8502に表示さ
せることができる。
The housing 8501 has a mount that engages with the mount of the camera 8400, allowing the viewfinder 8500 to be attached to the camera 8400. The mount also has electrodes, which allow images and other data received from the camera 8400 to be displayed on the display unit 8502.
ボタン8503は、電源ボタンとしての機能を有する。ボタン8503により、表示部
8502の表示のオン・オフを切り替えることができる。
Button 8503 functions as a power button. Button 8503 can be used to switch the display on and off of the display unit 8502.
カメラ8400の表示部8402、及びファインダー8500の表示部8502に、本
発明の一態様の表示装置を適用することができる。
A display device according to one aspect of the present invention can be applied to the display unit 8402 of the camera 8400 and the display unit 8502 of the viewfinder 8500.
なお、図25(A)では、カメラ8400とファインダー8500とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ8400の筐体8401に、本発明の一態
様の表示装置を備えるファインダーが内蔵されていてもよい。
In Figure 25(A), the camera 8400 and the viewfinder 8500 are shown as separate electronic devices and are configured to be detachable. However, the camera 8400's housing 8401 may also have a viewfinder equipped with a display device according to one aspect of the present invention built into it.
図25(B)には、ヘッドマウントディスプレイ8200の外観を示している。 Figure 25(B) shows the external appearance of the head-mounted display 8200.
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体82
03、表示部8204、ケーブル8205等を有している。また装着部8201には、バ
ッテリ8206が内蔵されている。
The head-mounted display 8200 consists of a mounting section 8201, a lens 8202, and a main body 82
03. It includes a display unit 8204, a cable 8205, etc. A battery 8206 is also built into the mounting unit 8201.
ケーブル8205は、バッテリ8206から本体8203に電力を供給する。本体82
03は無線受信機等を備え、受信した画像データ等の映像情報を表示部8204に表示さ
せることができる。また、本体8203に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
Cable 8205 supplies power from battery 8206 to main unit 8203. Main unit 82
Unit 03 is equipped with a wireless receiver and can display received image data and other video information on the display unit 8204. In addition, a camera provided on the main unit 8203 captures the movement of the user's eyeballs and eyelids, and by calculating the coordinates of the user's viewpoint based on that information, the user's viewpoint can be used as an input means.
また、装着部8201には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体8203は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部820
1には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部8204に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部8204に表示する映像をその動きに合わせて変化させて
もよい。
Furthermore, the attachment portion 8201 may be provided with multiple electrodes in a position that touches the user. The main body 8203 detects the current flowing through the electrodes in accordance with the movement of the user's eyeballs,
It may also have a function to recognize the user's gaze. Furthermore, it may have a function to monitor the user's pulse by detecting the current flowing through the electrode. Also, the attachment part 820
1 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and may also have a function to display the user's biological information on the display unit 8204. Furthermore, it may detect the user's head movements and change the image displayed on the display unit 8204 in accordance with those movements.
表示部8204に、本発明の一態様の表示装置を適用することができる。 A display device according to one embodiment of the present invention can be applied to the display unit 8204.
図25(C)、(D)には、ヘッドマウントディスプレイ8300の外観を示している
。
Figures 25(C) and (D) show the external appearance of the head-mounted display 8300.
ヘッドマウントディスプレイ8300は、筐体8301、2つの表示部8302、操作
ボタン8303、及びバンド状の固定具8304を有する。
The head-mounted display 8300 includes a housing 8301, two display units 8302, operation buttons 8303, and a band-shaped fastener 8304.
ヘッドマウントディスプレイ8300は、上記ヘッドマウントディスプレイ8200が
有する機能に加え、2つの表示部を備える。
The head-mounted display 8300 has two display units in addition to the functions of the head-mounted display 8200.
2つの表示部8302を有することで、使用者は片方の目につき1つの表示部を見るこ
とができる。これにより、視差を用いた3次元表示等を行う際であっても、高い解像度の
映像を表示することができる。また、表示部8302は使用者の目を概略中心とした円弧
状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となる
ため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度
が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に
使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感
のある映像を表示することができる。
Having two display units 8302 allows the user to view one display unit per eye. This enables the display of high-resolution images even when performing 3D displays using parallax. Furthermore, the display units 8302 are curved in an arc shape with the user's eye as the approximate center. This ensures that the distance from the user's eye to the display surface of the display unit remains constant, allowing the user to see a more natural image. In addition, even if the brightness or chromaticity of the light from the display unit changes depending on the viewing angle, the user's eye is positioned in the direction of the normal to the display surface of the display unit, so this effect can be practically ignored, resulting in a more realistic image.
操作ボタン8303は、電源ボタンなどの機能を有する。また操作ボタン8303の他
にボタンを有していてもよい。
The operation button 8303 has functions such as a power button. The device may also have other buttons besides the operation button 8303.
また、図25(E)に示すように、表示部8302と使用者の目の位置との間に、レン
ズ8305を有していてもよい。レンズ8305により、使用者は表示部8302を拡大
してみることができるため、より臨場感が高まる。このとき、図25(E)に示すように
、視度調節のためにレンズの位置を変化させるダイヤル8306を有していてもよい。
Furthermore, as shown in Figure 25(E), a lens 8305 may be provided between the display unit 8302 and the user's eye position. The lens 8305 allows the user to view the display unit 8302 in a magnified manner, thereby enhancing the sense of realism. In this case, as shown in Figure 25(E), a dial 8306 may be provided to change the position of the lens for diopter adjustment.
表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態
様の表示装置は、極めて精細度が高いため、図25(E)のようにレンズ8305を用い
て拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示
することができる。
A display device according to one embodiment of the present invention can be applied to the display unit 8302. Because the display device according to one embodiment of the present invention has extremely high resolution, even when magnified using the lens 8305 as shown in Figure 25(E), the user cannot see the pixels, and a more realistic image can be displayed.
図26(A)から図26(C)までには、1枚の表示部8302を有する場合の例を示
している。このような構成とすることで、部品点数を削減することができる。
Figures 26(A) to 26(C) show an example where there is one display unit 8302. This configuration allows for a reduction in the number of parts.
表示部8302は、左右2つの領域にそれぞれ右目用の画像と、左目用の画像の2つの
画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示する
ことができる。
The display unit 8302 can display two images side-by-side in two regions, one for the right eye and the other for the left eye. This allows for the display of stereoscopic images using binocular parallax.
また、表示部8302の全域に亘って、両方の目で視認可能な一つの画像を表示しても
よい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、
現実感が高まる。
Alternatively, a single image visible to both eyes may be displayed across the entire area of the display unit 8302. This makes it possible to display a panoramic image across both ends of the field of view.
It feels more real.
また図26(C)に示すように、レンズ8305設けてもよい。表示部8302には、
2つの画像を並べて表示させてもよいし、表示部8302に一つの画像を表示させ、レン
ズ8305を介して両目で同じ画像を見ることのできる構成としてもよい。
Also, as shown in Figure 26(C), a lens 8305 may be provided. The display unit 8302 has,
The two images may be displayed side by side, or a single image may be displayed on the display unit 8302, allowing the same image to be viewed with both eyes via the lens 8305.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented in appropriate combination with other embodiments described herein, at least in part.
GL 走査線
SL 信号線
V0 配線
ANODE 電流供給線
M1 トランジスタ
M2 トランジスタ
M3 トランジスタ
M4 トランジスタ
M5 トランジスタ
MC 容量素子
EL 発光素子
CATHODE 共通配線
100 トランジスタ
102 基板
104 絶縁層
106 導電層
108 酸化物半導体層
110 絶縁層
110t 膜厚
104t 膜厚
112 金属酸化物層
116 絶縁層
108i チャネル領域
108s ソース領域
108d ドレイン領域
141a 開口
141b 開口
120a 導電層
120b 導電層
PIX 画素
PIX_A 画素
PIX_B 画素
PIX_C 画素
PIX_D 画素
PIX_E 画素
PIX_F 画素
PIX_UL 画素
PIX_UR 画素
PIX_LL 画素
PIX_LR 画素
SUB 基板
151 導電層
152 導電層
153 導電層
154 絶縁層
161 酸化物半導体層
162 酸化物半導体層
163 絶縁層
171 金属酸化物層
172 金属酸化物層
173 金属酸化物層
174 絶縁層
181 導電層
182 導電層
183 導電層
184 導電層
185 導電層
186 絶縁層
187 絶縁層
188 絶縁層
190 開口
GL_LC 走査線
GL_EL 走査線
SL_LC 信号線
SL_EL 信号線
M6 トランジスタ
LC 液晶素子
191 層
192 電極
193 開口
10 表示装置
11 画素部
12 走査線駆動回路
13 信号線駆動回路
15 端子部
16a 配線
16b 配線
GL1 走査線
GL2 走査線
GL3 走査線
V1 配線
201 基板
202 基板
211 絶縁層
212 絶縁層
213 絶縁層
214 絶縁層
215 スペーサ
216 絶縁層
217 絶縁層
218 絶縁層
220 接着層
221 絶縁層
222 EL層
223 電極
224 光学調整層
225 画素電極
230a 構造物
230b 構造物
231 遮光層
232 着色層
242 FPC
243 接続層
250 空間
251 トランジスタ
252 トランジスタ
253 容量素子
254 発光素子
255 トランジスタ
260 封止材
261 接着層
262 接着層
271 半導体層
272 導電層
273 導電層
274 導電層
275 導電層
276 絶縁層
291 導電層
292 導電層
293 導電層
294 絶縁層
295 接着層
296 基板
297 FPC
298 接続層
299 端子部
301 作製基板
303 剥離層
305 被剥離層
307 接着層
321 作製基板
323 剥離層
325 被剥離層
331 基板
333 接着層
341 基板
343 接着層
351 領域
7000 表示部
7001 表示部
7100 携帯電話機
7101 筐体
7103 操作ボタン
7104 外部接続ポート
7105 スピーカ
7106 マイク
7107 カメラ
7110 携帯電話機
7200 携帯情報端末
7201 筐体
7202 操作ボタン
7203 情報
7210 携帯情報端末
7300 テレビジョン装置
7301 筐体
7303 スタンド
7311 リモコン操作機
7400 照明装置
7401 台部
7403 操作スイッチ
7411 発光部
7500 携帯情報端末
7501 筐体
7502 部材
7503 操作ボタン
7600 携帯情報端末
7601 筐体
7602 ヒンジ
7650 携帯情報端末
7651 非表示部
7700 携帯情報端末
7701 筐体
7703a ボタン
7703b ボタン
7704a スピーカ
7704b スピーカ
7705 外部接続ポート
7706 マイク
7709 バッテリ
7800 携帯情報端末
7801 バンド
7802 入出力端子
7803 操作ボタン
7804 アイコン
7805 バッテリ
7900 自動車
7901 車体
7902 車輪
7903 フロントガラス
7904 ライト
7905 フォグランプ
7910 表示部
7911 表示部
7912 表示部
7913 表示部
7914 表示部
7915 表示部
7916 表示部
7917 表示部
8000 筐体
8001 表示部
8003 スピーカ
8101 筐体
8102 筐体
8103 表示部
8104 表示部
8105 マイクロフォン
8106 スピーカ
8107 操作キー
8108 スタイラス
8111 筐体
8112 表示部
8113 キーボード
8114 ポインティングデバイス
8200 ヘッドマウントディスプレイ
8201 装着部
8202 レンズ
8203 本体
8204 表示部
8205 ケーブル
8206 バッテリ
8300 ヘッドマウントディスプレイ
8301 筐体
8302 表示部
8303 操作ボタン
8304 固定具
8305 レンズ
8306 ダイヤル
8400 カメラ
8401 筐体
8402 表示部
8403 操作ボタン
8404 シャッターボタン
8406 レンズ
8500 ファインダー
8501 筐体
8502 表示部
8503 ボタン
GL Scan line SL Signal line V0 Wiring ANODE Current supply line M1 Transistor M2 Transistor M3 Transistor M4 Transistor M5 Transistor MC Capacitor element EL Light-emitting element CATHODE Common wiring 100 Transistor 102 Substrate 104 Insulating layer 106 Conductive layer 108 Oxide semiconductor layer 110 Insulating layer 110t Film thickness 104t Film thickness 112 Metal oxide layer 116 Insulating layer 108i Channel region 108s Source region 108d Drain region 141a Aperture 141b Aperture 120a Conductive layer 120b Conductive layer PIX Pixel PIX_A Pixel PIX_B Pixel PIX_C Pixel PIX_D Pixel PIX_E Pixel PIX_F Pixel PIX_UL Pixel PIX_UR Pixel PIX_LL Pixel PIX_LR Pixel SUB Substrate 151 Conductive layer 152 Conductive layer 153 Conductive layer 154 Insulating layer 161 Oxide semiconductor layer 162 Oxide semiconductor layer 163 Insulating layer 171 Metal oxide layer 172 Metal oxide layer 173 Metal oxide layer 174 Insulating layer 181 Conductive layer 182 Conductive layer 183 Conductive layer 184 Conductive layer 185 Conductive layer 186 Insulating layer 187 Insulating layer 188 Insulating layer 190 Aperture GL_LC Scan line GL_EL Scan line SL_LC Signal line SL_EL Signal line M6 Transistor LC Liquid crystal element 191 Layer 192 Electrode 193 Aperture 10 Display device 11 Pixel section 12 Scan line driving circuit 13 Signal line driving circuit 15 Terminal section 16a Wiring 16b Wiring GL1 Scan line GL2 Scan line GL3 Scan line V1 Wiring 201 Substrate 202 Substrate 211 Insulating layer 212 Insulating layer 213 Insulating layer 214 Insulating layer 215 Spacer 216 Insulating layer 217 Insulating layer 218 Insulating layer 220 Adhesive layer 221 Insulating layer 222 EL layer 223 Electrode 224 Optical adjustment layer 225 Pixel electrode 230a Structure 230b Structure 231 Light-shielding layer 232 Coloring layer 242 FPC
243 Connection layer 250 Space 251 Transistor 252 Transistor 253 Capacitive element 254 Light-emitting element 255 Transistor 260 Encapsulating material 261 Adhesive layer 262 Adhesive layer 271 Semiconductor layer 272 Conductive layer 273 Conductive layer 274 Conductive layer 275 Conductive layer 276 Insulating layer 291 Conductive layer 292 Conductive layer 293 Conductive layer 294 Insulating layer 295 Adhesive layer 296 Substrate 297 FPC
298 Connection layer 299 Terminal section 301 Fabricated substrate 303 Release layer 305 Layer to be released 307 Adhesive layer 321 Fabricated substrate 323 Release layer 325 Layer to be released 331 Substrate 333 Adhesive layer 341 Substrate 343 Adhesive layer 351 Area 7000 Display section 7001 Display section 7100 Mobile phone 7101 Housing 7103 Operation buttons 7104 External connection port 7105 Speaker 7106 Microphone 7107 Camera 7110 Mobile phone 7200 Portable information terminal 7201 Housing 7202 Operation buttons 7203 Information 7210 Portable information terminal 7300 Television device 7301 Housing 7303 Stand 7311 Remote control unit 7400 Lighting device 7401 Base section 7403 Operation switch 7411 Light-emitting section 7500 Personal Information Terminal 7501 Housing 7502 Components 7503 Operation Buttons 7600 Personal Information Terminal 7601 Housing 7602 Hinge 7650 Personal Information Terminal 7651 Non-display Unit 7700 Personal Information Terminal 7701 Housing 7703a Button 7703b Button 7704a Speaker 7704b Speaker 7705 External Connection Port 7706 Microphone 7709 Battery 7800 Personal Information Terminal 7801 Band 7802 Input/Output Terminal 7803 Operation Buttons 7804 Icon 7805 Battery 7900 Automobile 7901 Body 7902 Wheels 7903 Windshield 7904 Lights 7905 Fog Lamps 7910 Display Unit 7911 Display Unit 7912 Display Unit 7913 Display Unit 7914 Display Unit 7915 Display unit 7916 Display unit 7917 Display unit 8000 Housing 8001 Display unit 8003 Speaker 8101 Housing 8102 Housing 8103 Display unit 8104 Display unit 8105 Microphone 8106 Speaker 8107 Operation keys 8108 Stylus 8111 Housing 8112 Display unit 8113 Keyboard 8114 Pointing device 8200 Head-mounted display 8201 Mounting part 8202 Lens 8203 Main unit 8204 Display unit 8205 Cable 8206 Battery 8300 Head-mounted display 8301 Housing 8302 Display unit 8303 Operation buttons 8304 Fixing device 8305 Lens 8306 Dial 8400 Camera 8401 Housing 8402 Display unit 8403 Operation buttons 8404 Shutter button 8406, Lens 8500, Viewfinder 8501, Body 8502, Display unit 8503, Buttons
Claims (4)
前記信号線には、画像信号が入力され、
前記第2のトランジスタのゲートには、前記第1のトランジスタを介して前記画像信号に応じた電位が入力され、
前記第2のトランジスタは、前記電位に従って、前記電流供給線から前記発光素子に供給される電流を制御する機能を有し、
前記第3のトランジスタのソース又はドレインの一方は、前記配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と電気的に接続される半導体装置であって、
基板上に配置された領域を有し、かつ、前記電流供給線としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域を有する第1の半導体層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第2のトランジスタのチャネル形成領域及び前記第3のトランジスタのチャネル形成領域を有する第2の半導体層と、
前記第1の半導体層の上方に配置された領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第2の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2のトランジスタのゲートとしての機能を有する第3の導電層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第1の導電層と電気的に接続された第4の導電層と、
前記第4の導電層の上方に配置された領域を有し、かつ、前記第4の導電層と電気的に接続された第5の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2の半導体層と電気的に接続された第6の導電層と、
前記信号線としての機能を有する第7の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記配線としての機能を有する第8の導電層と、を有し、
前記第5の導電層、前記第6の導電層、前記第7の導電層及び前記第8の導電層のそれぞれは、一の第1の絶縁層の上面と接する領域を有し、
前記第6の導電層は、前記発光素子の画素電極と電気的に接続され、
前記第1の導電層は、前記第2の半導体層を介して前記第3の導電層と重なる領域を有する、
半導体装置。 Each pixel has a first to third transistor, a light-emitting element, a signal line, wiring, and a current supply line.
An image signal is input to the aforementioned signal line.
A potential corresponding to the image signal is input to the gate of the second transistor via the first transistor.
The second transistor has the function of controlling the current supplied from the current supply line to the light-emitting element according to the potential,
Either the source or the drain of the third transistor is electrically connected to the wiring.
The source or drain of the third transistor is a semiconductor device electrically connected to the pixel electrode of the light-emitting element,
A first conductive layer having a region disposed on a substrate and functioning as a current supply line,
A first semiconductor layer having a channel formation region of the first transistor,
A second semiconductor layer having a region positioned above the first conductive layer and having a channel formation region for the second transistor and a channel formation region for the third transistor,
A second conductive layer having a region positioned above the first semiconductor layer and functioning as the gate of the first transistor,
A third conductive layer having a region positioned above the second semiconductor layer and functioning as the gate of the second transistor,
A fourth conductive layer having a region positioned above the first conductive layer and electrically connected to the first conductive layer,
A fifth conductive layer having a region positioned above the fourth conductive layer and electrically connected to the fourth conductive layer,
A sixth conductive layer having a region positioned above the second semiconductor layer and electrically connected to the second semiconductor layer,
A seventh conductive layer having the function of a signal line,
The present invention comprises an eighth conductive layer having a region located above the second semiconductor layer and functioning as wiring,
Each of the fifth conductive layer, the sixth conductive layer, the seventh conductive layer, and the eighth conductive layer has a region that is in contact with the upper surface of one of the first insulating layers.
The sixth conductive layer is electrically connected to the pixel electrode of the light-emitting element,
The first conductive layer has a region that overlaps with the third conductive layer via the second semiconductor layer.
Semiconductor equipment.
前記信号線には、画像信号が入力され、
前記第2のトランジスタのゲートには、前記第1のトランジスタを介して前記画像信号に応じた電位が入力され、
前記第2のトランジスタは、前記電位に従って、前記電流供給線から前記発光素子に供給される電流を制御する機能を有し、
前記第3のトランジスタのソース又はドレインの一方は、前記配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と電気的に接続される半導体装置であって、
基板上に配置された領域を有し、かつ、前記電流供給線としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域を有する第1の半導体層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第2のトランジスタのチャネル形成領域及び前記第3のトランジスタのチャネル形成領域を有する第2の半導体層と、
前記第1の半導体層の上方に配置された領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第2の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2のトランジスタのゲートとしての機能を有する第3の導電層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第1の導電層と電気的に接続された第4の導電層と、
前記第4の導電層の上方に配置された領域を有し、かつ、前記第4の導電層と電気的に接続された第5の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2の半導体層と電気的に接続された第6の導電層と、
前記信号線としての機能を有する第7の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記配線としての機能を有する第8の導電層と、を有し、
前記第5の導電層、前記第6の導電層、前記第7の導電層及び前記第8の導電層のそれぞれは、一の第1の絶縁層の上面と接する領域を有し、
前記第6の導電層は、前記発光素子の画素電極と電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、前記第1の導電層との重なりを有さず、
前記第1の導電層は、前記第2の半導体層を介して前記第3の導電層と重なる領域を有する、
半導体装置。 Each pixel has a first to third transistor, a light-emitting element, a signal line, wiring, and a current supply line.
An image signal is input to the aforementioned signal line.
A potential corresponding to the image signal is input to the gate of the second transistor via the first transistor.
The second transistor has the function of controlling the current supplied from the current supply line to the light-emitting element according to the potential,
Either the source or the drain of the third transistor is electrically connected to the wiring.
The source or drain of the third transistor is a semiconductor device electrically connected to the pixel electrode of the light-emitting element,
A first conductive layer having a region disposed on a substrate and functioning as a current supply line,
A first semiconductor layer having a channel formation region of the first transistor,
A second semiconductor layer having a region positioned above the first conductive layer and having a channel formation region for the second transistor and a channel formation region for the third transistor,
A second conductive layer having a region positioned above the first semiconductor layer and functioning as the gate of the first transistor,
A third conductive layer having a region positioned above the second semiconductor layer and functioning as the gate of the second transistor,
A fourth conductive layer having a region positioned above the first conductive layer and electrically connected to the first conductive layer,
A fifth conductive layer having a region positioned above the fourth conductive layer and electrically connected to the fourth conductive layer,
A sixth conductive layer having a region positioned above the second semiconductor layer and electrically connected to the second semiconductor layer,
A seventh conductive layer having the function of a signal line,
The present invention comprises an eighth conductive layer having a region located above the second semiconductor layer and functioning as wiring,
Each of the fifth conductive layer, the sixth conductive layer, the seventh conductive layer, and the eighth conductive layer has a region that is in contact with the upper surface of one of the first insulating layers.
The sixth conductive layer is electrically connected to the pixel electrode of the light-emitting element,
The channel formation region of the first transistor does not overlap with the first conductive layer.
The first conductive layer has a region that overlaps with the third conductive layer via the second semiconductor layer.
Semiconductor equipment.
前記信号線には、画像信号が入力され、
前記第2のトランジスタのゲートには、前記第1のトランジスタを介して前記画像信号に応じた電位が入力され、
前記第2のトランジスタは、前記電位に従って、前記電流供給線から前記発光素子に供給される電流を制御する機能を有し、
前記第3のトランジスタのソース又はドレインの一方は、前記配線と常に導通しており、
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と常に導通している半導体装置であって、
基板上に配置された領域を有し、かつ、前記電流供給線としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域を有する第1の半導体層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第2のトランジスタのチャネル形成領域及び前記第3のトランジスタのチャネル形成領域を有する第2の半導体層と、
前記第1の半導体層の上方に配置された領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第2の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2のトランジスタのゲートとしての機能を有する第3の導電層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第1の導電層と常に導通している第4の導電層と、
前記第4の導電層の上方に配置された領域を有し、かつ、前記第4の導電層と常に導通している第5の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2の半導体層と常に導通している第6の導電層と、
前記信号線としての機能を有する第7の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記配線としての機能を有する第8の導電層と、を有し、
前記第5の導電層、前記第6の導電層、前記第7の導電層及び前記第8の導電層のそれぞれは、一の第1の絶縁層の上面と接する領域を有し、
前記第6の導電層は、前記発光素子の画素電極と常に導通しており、
前記第1の導電層は、前記第2の半導体層を介して前記第3の導電層と重なる領域を有する、
半導体装置。 Each pixel has a first to third transistor, a light-emitting element, a signal line, wiring, and a current supply line.
An image signal is input to the aforementioned signal line.
A potential corresponding to the image signal is input to the gate of the second transistor via the first transistor.
The second transistor has the function of controlling the current supplied from the current supply line to the light-emitting element according to the potential,
Either the source or the drain of the third transistor is always in electrical contact with the wiring.
The source or drain of the third transistor is a semiconductor device in which the other is always in electrical contact with the pixel electrode of the light-emitting element,
A first conductive layer having a region disposed on a substrate and functioning as a current supply line,
A first semiconductor layer having a channel formation region of the first transistor,
A second semiconductor layer having a region positioned above the first conductive layer and having a channel formation region for the second transistor and a channel formation region for the third transistor,
A second conductive layer having a region positioned above the first semiconductor layer and functioning as the gate of the first transistor,
A third conductive layer having a region positioned above the second semiconductor layer and functioning as the gate of the second transistor,
A fourth conductive layer having a region positioned above the first conductive layer and always being electrically connected to the first conductive layer,
A fifth conductive layer having a region positioned above the fourth conductive layer and always being electrically connected to the fourth conductive layer,
A sixth conductive layer having a region positioned above the second semiconductor layer and always being electrically connected to the second semiconductor layer,
A seventh conductive layer having the function of a signal line,
The present invention comprises an eighth conductive layer having a region located above the second semiconductor layer and functioning as wiring,
Each of the fifth conductive layer, the sixth conductive layer, the seventh conductive layer, and the eighth conductive layer has a region that is in contact with the upper surface of one of the first insulating layers.
The sixth conductive layer is always in electrical contact with the pixel electrodes of the light-emitting element.
The first conductive layer has a region that overlaps with the third conductive layer via the second semiconductor layer.
Semiconductor equipment.
前記信号線には、画像信号が入力され、
前記第2のトランジスタのゲートには、前記第1のトランジスタを介して前記画像信号に応じた電位が入力され、
前記第2のトランジスタは、前記電位に従って、前記電流供給線から前記発光素子に供給される電流を制御する機能を有し、
前記第3のトランジスタのソース又はドレインの一方は、前記配線と常に導通しており、
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と常に導通している半導体装置であって、
基板上に配置された領域を有し、かつ、前記電流供給線としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域を有する第1の半導体層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第2のトランジスタのチャネル形成領域及び前記第3のトランジスタのチャネル形成領域を有する第2の半導体層と、
前記第1の半導体層の上方に配置された領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第2の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2のトランジスタのゲートとしての機能を有する第3の導電層と、
前記第1の導電層の上方に配置された領域を有し、かつ、前記第1の導電層と常に導通している第4の導電層と、
前記第4の導電層の上方に配置された領域を有し、かつ、前記第4の導電層と常に導通している第5の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記第2の半導体層と常に導通している第6の導電層と、
前記信号線としての機能を有する第7の導電層と、
前記第2の半導体層の上方に配置された領域を有し、かつ、前記配線としての機能を有する第8の導電層と、を有し、
前記第5の導電層、前記第6の導電層、前記第7の導電層及び前記第8の導電層のそれぞれは、一の第1の絶縁層の上面と接する領域を有し、
前記第6の導電層は、前記発光素子の画素電極と常に導通しており、
前記第1のトランジスタのチャネル形成領域は、前記第1の導電層との重なりを有さず、
前記第1の導電層は、前記第2の半導体層を介して前記第3の導電層と重なる領域を有する、
半導体装置。 Each pixel has a first to third transistor, a light-emitting element, a signal line, wiring, and a current supply line.
An image signal is input to the aforementioned signal line.
A potential corresponding to the image signal is input to the gate of the second transistor via the first transistor.
The second transistor has the function of controlling the current supplied from the current supply line to the light-emitting element according to the potential,
Either the source or the drain of the third transistor is always in electrical contact with the wiring.
The source or drain of the third transistor is a semiconductor device in which the other is always in electrical contact with the pixel electrode of the light-emitting element,
A first conductive layer having a region disposed on a substrate and functioning as a current supply line,
A first semiconductor layer having a channel formation region of the first transistor,
A second semiconductor layer having a region positioned above the first conductive layer and having a channel formation region for the second transistor and a channel formation region for the third transistor,
A second conductive layer having a region positioned above the first semiconductor layer and functioning as the gate of the first transistor,
A third conductive layer having a region positioned above the second semiconductor layer and functioning as the gate of the second transistor,
A fourth conductive layer having a region positioned above the first conductive layer and always being electrically connected to the first conductive layer,
A fifth conductive layer having a region positioned above the fourth conductive layer and always being electrically connected to the fourth conductive layer,
A sixth conductive layer having a region positioned above the second semiconductor layer and always being electrically connected to the second semiconductor layer,
A seventh conductive layer having the function of a signal line,
The present invention comprises an eighth conductive layer having a region located above the second semiconductor layer and functioning as wiring,
Each of the fifth conductive layer, the sixth conductive layer, the seventh conductive layer, and the eighth conductive layer has a region that is in contact with the upper surface of one of the first insulating layers.
The sixth conductive layer is always in electrical contact with the pixel electrodes of the light-emitting element.
The channel formation region of the first transistor does not overlap with the first conductive layer.
The first conductive layer has a region that overlaps with the third conductive layer via the second semiconductor layer.
Semiconductor equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025061425A JP7842277B2 (en) | 2016-06-22 | 2025-04-02 | Semiconductor equipment |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016123315A JP6870926B2 (en) | 2016-06-22 | 2016-06-22 | Display devices, display modules, and electronics |
| JP2021068808A JP7046251B2 (en) | 2016-06-22 | 2021-04-15 | Display device |
| JP2022045104A JP7200418B2 (en) | 2016-06-22 | 2022-03-22 | semiconductor equipment |
| JP2022203919A JP7397957B2 (en) | 2016-06-22 | 2022-12-21 | semiconductor equipment |
| JP2023203861A JP7562818B2 (en) | 2016-06-22 | 2023-12-01 | Semiconductor Device |
| JP2024166153A JP7661595B2 (en) | 2016-06-22 | 2024-09-25 | Semiconductor Device |
| JP2025061425A JP7842277B2 (en) | 2016-06-22 | 2025-04-02 | Semiconductor equipment |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024166153A Division JP7661595B2 (en) | 2016-06-22 | 2024-09-25 | Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2025096367A JP2025096367A (en) | 2025-06-26 |
| JP7842277B2 true JP7842277B2 (en) | 2026-04-07 |
Family
ID=60891545
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016123315A Expired - Fee Related JP6870926B2 (en) | 2016-06-22 | 2016-06-22 | Display devices, display modules, and electronics |
| JP2021068808A Active JP7046251B2 (en) | 2016-06-22 | 2021-04-15 | Display device |
| JP2022045104A Active JP7200418B2 (en) | 2016-06-22 | 2022-03-22 | semiconductor equipment |
| JP2022203919A Active JP7397957B2 (en) | 2016-06-22 | 2022-12-21 | semiconductor equipment |
| JP2023203861A Active JP7562818B2 (en) | 2016-06-22 | 2023-12-01 | Semiconductor Device |
| JP2024166153A Active JP7661595B2 (en) | 2016-06-22 | 2024-09-25 | Semiconductor Device |
| JP2025061425A Active JP7842277B2 (en) | 2016-06-22 | 2025-04-02 | Semiconductor equipment |
Family Applications Before (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016123315A Expired - Fee Related JP6870926B2 (en) | 2016-06-22 | 2016-06-22 | Display devices, display modules, and electronics |
| JP2021068808A Active JP7046251B2 (en) | 2016-06-22 | 2021-04-15 | Display device |
| JP2022045104A Active JP7200418B2 (en) | 2016-06-22 | 2022-03-22 | semiconductor equipment |
| JP2022203919A Active JP7397957B2 (en) | 2016-06-22 | 2022-12-21 | semiconductor equipment |
| JP2023203861A Active JP7562818B2 (en) | 2016-06-22 | 2023-12-01 | Semiconductor Device |
| JP2024166153A Active JP7661595B2 (en) | 2016-06-22 | 2024-09-25 | Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JP6870926B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11392004B2 (en) * | 2018-12-06 | 2022-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the display device |
| WO2020245692A1 (en) * | 2019-06-07 | 2020-12-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP7636159B2 (en) * | 2019-12-27 | 2025-02-26 | Tianma Japan株式会社 | Thin Film Devices |
| CN111987132A (en) * | 2020-09-02 | 2020-11-24 | 山东傲晟智能科技有限公司 | a display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140291636A1 (en) | 2013-03-26 | 2014-10-02 | Lg Display Co., Ltd. | Organic Light Emitting Diode Display Device and Method for Manufacturing the Same |
| JP2015005730A (en) | 2013-05-18 | 2015-01-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2372620A (en) * | 2001-02-27 | 2002-08-28 | Sharp Kk | Active Matrix Device |
| JP3898012B2 (en) * | 2001-09-06 | 2007-03-28 | シャープ株式会社 | Display device |
| US20060072047A1 (en) * | 2002-12-06 | 2006-04-06 | Kanetaka Sekiguchi | Liquid crystal display |
| JP4554180B2 (en) * | 2003-09-17 | 2010-09-29 | ソニー株式会社 | Method for manufacturing thin film semiconductor device |
| KR100627267B1 (en) * | 2004-05-20 | 2006-09-25 | 삼성에스디아이 주식회사 | Light emitting display |
| JP4586573B2 (en) * | 2005-02-28 | 2010-11-24 | エプソンイメージングデバイス株式会社 | Electro-optical device and manufacturing method thereof, thin film transistor, electronic device |
| US7709313B2 (en) * | 2005-07-19 | 2010-05-04 | International Business Machines Corporation | High performance capacitors in planar back gates CMOS |
| JP2007286150A (en) | 2006-04-13 | 2007-11-01 | Idemitsu Kosan Co Ltd | Electro-optical device, current control TFT substrate, and manufacturing method thereof |
| JP2010019950A (en) | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| KR101690216B1 (en) * | 2009-05-01 | 2016-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing semiconductor device |
| JP2014199899A (en) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9246011B2 (en) | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI607510B (en) * | 2012-12-28 | 2017-12-01 | 半導體能源研究所股份有限公司 | Semiconductor device and method of manufacturing semiconductor device |
| TWI635613B (en) * | 2013-04-03 | 2018-09-11 | 半導體能源研究所股份有限公司 | Semiconductor device |
| KR20150054210A (en) | 2013-11-11 | 2015-05-20 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
| KR20150097856A (en) * | 2014-02-17 | 2015-08-27 | 삼성디스플레이 주식회사 | Organic light emitting diode display and manufacturing method thereof |
| JP6330220B2 (en) | 2014-03-27 | 2018-05-30 | 株式会社Joled | Display device, electronic device and substrate |
| DE112015002810T5 (en) * | 2014-06-13 | 2017-03-09 | Semiconductor Energy Laboratory Co., Ltd. | display device |
| US9934723B2 (en) | 2014-06-25 | 2018-04-03 | Lg Display Co., Ltd. | Thin film transistor substrate, display panel including the same, and method of manufacturing the same |
| KR101968666B1 (en) | 2014-09-01 | 2019-04-15 | 삼성디스플레이 주식회사 | Organic light emitting diode display device and manufacturing method thereof |
| WO2016034984A1 (en) | 2014-09-05 | 2016-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, driver ic, display device, and electronic device |
| KR102270081B1 (en) | 2014-09-16 | 2021-06-29 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus |
-
2016
- 2016-06-22 JP JP2016123315A patent/JP6870926B2/en not_active Expired - Fee Related
-
2021
- 2021-04-15 JP JP2021068808A patent/JP7046251B2/en active Active
-
2022
- 2022-03-22 JP JP2022045104A patent/JP7200418B2/en active Active
- 2022-12-21 JP JP2022203919A patent/JP7397957B2/en active Active
-
2023
- 2023-12-01 JP JP2023203861A patent/JP7562818B2/en active Active
-
2024
- 2024-09-25 JP JP2024166153A patent/JP7661595B2/en active Active
-
2025
- 2025-04-02 JP JP2025061425A patent/JP7842277B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140291636A1 (en) | 2013-03-26 | 2014-10-02 | Lg Display Co., Ltd. | Organic Light Emitting Diode Display Device and Method for Manufacturing the Same |
| JP2015005730A (en) | 2013-05-18 | 2015-01-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024037775A (en) | 2024-03-19 |
| JP2017227746A (en) | 2017-12-28 |
| JP7661595B2 (en) | 2025-04-14 |
| JP2023052001A (en) | 2023-04-11 |
| JP2022095690A (en) | 2022-06-28 |
| JP2025096367A (en) | 2025-06-26 |
| JP2024174021A (en) | 2024-12-13 |
| JP7046251B2 (en) | 2022-04-01 |
| JP6870926B2 (en) | 2021-05-12 |
| JP7562818B2 (en) | 2024-10-07 |
| JP2021144222A (en) | 2021-09-24 |
| JP7200418B2 (en) | 2023-01-06 |
| JP7397957B2 (en) | 2023-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7838193B1 (en) | Light-emitting device | |
| TWI696284B (en) | Display device | |
| JP7842277B2 (en) | Semiconductor equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20260217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7842277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |