JP7512449B2 - Display device and wiring board - Google Patents
Display device and wiring board Download PDFInfo
- Publication number
- JP7512449B2 JP7512449B2 JP2023000370A JP2023000370A JP7512449B2 JP 7512449 B2 JP7512449 B2 JP 7512449B2 JP 2023000370 A JP2023000370 A JP 2023000370A JP 2023000370 A JP2023000370 A JP 2023000370A JP 7512449 B2 JP7512449 B2 JP 7512449B2
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- shield wiring
- wiring
- shield
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 description 26
- 101100247611 Arabidopsis thaliana RCF3 gene Proteins 0.000 description 19
- 101100203216 Oryza sativa subsp. japonica SHI1 gene Proteins 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000005452 bending Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 7
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 7
- 229910004444 SUB1 Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910004438 SUB2 Inorganic materials 0.000 description 5
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 101150018444 sub2 gene Proteins 0.000 description 5
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 4
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は表示装置および配線基板に関する。 The present invention relates to a display device and a wiring board.
表示装置は、ホスト装置との接続にフレキシブル回路基板を用いるものがある。フレキシブル回路基板におけるノイズ対策として、シールド層を設ける技術が提案されている(たとえば、特開2009-130198号公報、特開2010-154492号公報)。 Some display devices use flexible circuit boards to connect to a host device. Techniques for providing a shielding layer have been proposed as a measure against noise in flexible circuit boards (for example, JP 2009-130198 A and JP 2010-154492 A).
本発明の目的は、フレキシブル回路基板からのノイズの発生を低減させることが可能な技術を提供することにある。 The objective of the present invention is to provide a technology that can reduce noise generated from flexible circuit boards.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other objects and novel features will become apparent from the description of this specification and the accompanying drawings.
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief overview of the most representative aspects of the present invention.
すなわち、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、差動信号が入力される複数の第1配線と、データ信号が入力される複数の第2配線と、第1接地電位配線と、第2接地電位配線と、前記第1接地電位配線に接続された第1シールド配線と、前記第2接地電位配線に接続された第2シールド配線と、を含む。前記複数の第1配線は、前記第1シールド配線で覆われ、前記複数の第2配線は、前記第2シールド配線で覆われる。 That is, the display device includes a display panel and a first flexible circuit board connected to the display panel. The first flexible circuit board includes a plurality of first wirings to which differential signals are input, a plurality of second wirings to which data signals are input, a first ground potential wiring, a second ground potential wiring, a first shield wiring connected to the first ground potential wiring, and a second shield wiring connected to the second ground potential wiring. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
また、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、交流信号が入力される複数の第1配線と、データ信号が入力される複数の第2配線と、第1基準電位配線と、第2基準電位配線と、前記第1基準電位配線に接続された第1シールド配線と、前記第2基準電位配線に接続された第2シールド配線と、を含む。前記複数の第1配線は、前記第1シールド配線で覆われ、前記複数の第2配線は、前記第2シールド配線で覆われる。 The display device also includes a display panel and a first flexible circuit board connected to the display panel. The first flexible circuit board includes a plurality of first wirings to which AC signals are input, a plurality of second wirings to which data signals are input, a first reference potential wiring, a second reference potential wiring, a first shield wiring connected to the first reference potential wiring, and a second shield wiring connected to the second reference potential wiring. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
また、配線基板は、交流信号が入力される複数の第1配線と、データ信号が入力される複数の第2配線と、第1の基準電位が供給される第1基準電位配線と、第2の基準電位が供給される第2基準電位配線と、前記第1基準電位配線に接続された第1シールド配線と、前記第2基準電位配線に接続された第2シールド配線と、を含む。前記複数の第1配線は、前記第1シールド配線で覆われ、前記複数の第2配線は、前記第2シールド配線で覆われる。 The wiring board also includes a plurality of first wirings to which AC signals are input, a plurality of second wirings to which data signals are input, a first reference potential wiring to which a first reference potential is supplied, a second reference potential wiring to which a second reference potential is supplied, a first shield wiring connected to the first reference potential wiring, and a second shield wiring connected to the second reference potential wiring. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。 Each embodiment of the present invention will be described below with reference to the drawings.
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 Note that the disclosure is merely an example, and appropriate modifications that a person skilled in the art can easily conceive of while maintaining the gist of the invention are naturally included within the scope of the present invention. In addition, in order to make the explanation clearer, the drawings may show the width, thickness, shape, etc. of each part diagrammatically compared to the actual embodiment, but these are merely examples and do not limit the interpretation of the present invention. In this specification and each figure, elements similar to those described above with respect to the previous figures are given the same reference numerals, and detailed explanations may be omitted as appropriate.
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。 In this embodiment, a liquid crystal display device is disclosed as an example of a display device. This liquid crystal display device can be used in various devices such as smartphones, tablet terminals, mobile phone terminals, personal computers, television receivers, in-vehicle devices, and game consoles.
なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第1基板(アレイ基板)から第2基板(対向基板)に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。 In this specification and claims, the terms "upper" and "lower" used in describing the drawings express the relative positional relationship between a structure of interest and other structures. Specifically, when viewed from the side, the direction from the first substrate (array substrate) to the second substrate (counter substrate) is defined as "upper," and the opposite direction is defined as "lower."
また、「内側」及び「外側」とは、2つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。 In addition, "inside" and "outside" refer to the relative positional relationship of the two parts with the display area as the reference. In other words, "inside" refers to the side closer to the display area relative to the other part, and "outside" refers to the side farther from the display area relative to the other part. However, the definitions of "inside" and "outside" here apply to the liquid crystal display device when it is not folded.
「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材(例えば、偏光部材、バックライト、タッチパネル等)を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック(EC)層、有機EL、マイクロLEDなどが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。 "Display device" refers to a display device in general that displays an image using a display panel. "Display panel" refers to a structure that displays an image using an electro-optical layer. For example, the term display panel may refer to a display cell that includes an electro-optical layer, or may refer to a structure in which other optical components (e.g., polarizing components, backlight, touch panel, etc.) are attached to the display cell. Here, the "electro-optical layer" may include a liquid crystal layer, an electrochromic (EC) layer, an organic EL, a micro LED, etc., as long as there is no technical contradiction. Therefore, the embodiments described below will be described using a liquid crystal panel that includes a liquid crystal layer as an example of the display panel, but this does not exclude application to display panels that include the other electro-optical layers described above.
(表示装置の全体構成例)
図1は、本実施形態の表示装置DSPの外観を示す平面図である。表示装置DSPは、表示パネルPNLと、フレキシブルプリント回路基板(第2フレキシブル回路基板)FPC2と、表示駆動ICチップDDICと、プリント回路基板PCBと、フレキシブルプリント回路基板(第1フレキシブル回路基板)FPC1と、を備えている。フレキシブルプリント回路基板FPC1には、ホスト装置HOSTが接続される。表示パネルPNL、フレキシブルプリント回路基板FPC2、プリント回路基板PCBおよびフレキシブルプリント回路基板FPC1は、この順序で接続されている。
(Example of the overall configuration of a display device)
1 is a plan view showing the appearance of the display device DSP of this embodiment. The display device DSP includes a display panel PNL, a flexible printed circuit board (second flexible circuit board) FPC2, a display driving IC chip DDIC, a printed circuit board PCB, and a flexible printed circuit board (first flexible circuit board) FPC1. A host device HOST is connected to the flexible printed circuit board FPC1. The display panel PNL, the flexible printed circuit board FPC2, the printed circuit board PCB, and the flexible printed circuit board FPC1 are connected in this order.
表示パネルPNLは、第1基板(アレイ基板ともいう)SUB1と、第2基板(対向基板ともいう)SUB2と、後述する液晶層LCと、シール材SEと、を備えている。 The display panel PNL includes a first substrate (also called an array substrate) SUB1, a second substrate (also called an opposing substrate) SUB2, a liquid crystal layer LC (described later), and a sealing material SE.
表示パネルPNLは、画像を表示する表示部(表示領域)DAと、表示部DAを囲む額縁状の非表示部(非表示領域、周辺領域)NDAと、を備えている。表示部DAは、第1方向X及び第2方向Yにマトリクス状に配置された複数の画素PXを備えている。 The display panel PNL has a display section (display area) DA that displays an image, and a frame-shaped non-display section (non-display area, peripheral area) NDA that surrounds the display section DA. The display section DA has a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y.
第2基板SUB2は、第1基板SUB1に対向している。第1基板SUB1は、第2基板SUB2よりも第2方向Yに延出した実装部MAを有している。シール材SEは、非表示部NDAに位置し、第1基板SUB1と第2基板SUB2とを接着するとともに、液晶層LCを封止している。第1基板SUB1の下側には、バックライト装置が設けられてもよい。 The second substrate SUB2 faces the first substrate SUB1. The first substrate SUB1 has a mounting portion MA that extends further in the second direction Y than the second substrate SUB2. The sealant SE is located in the non-display portion NDA, and bonds the first substrate SUB1 and the second substrate SUB2 together, as well as sealing the liquid crystal layer LC. A backlight device may be provided below the first substrate SUB1.
フレキシブルプリント回路基板FPC2の一端は実装部MAに接続され、フレキシブルプリント回路基板FPC2の他端はプリント回路基板PCBに接続されている。表示駆動ICチップDDICは、フレキシブルプリント回路基板FPC2に実装されている。表示駆動ICチップDDICは、実装部MAに実装されてもよい。表示駆動ICチップDDICは、画像を表示する表示モードにおいて画像表示に必要な信号を表示パネルPNLへ出力する。 One end of the flexible printed circuit board FPC2 is connected to the mounting section MA, and the other end of the flexible printed circuit board FPC2 is connected to the printed circuit board PCB. The display driving IC chip DDIC is mounted on the flexible printed circuit board FPC2. The display driving IC chip DDIC may be mounted on the mounting section MA. The display driving IC chip DDIC outputs signals required for image display to the display panel PNL in a display mode in which an image is displayed.
プリント回路基板PCBには、たとえば、電源用ICチップPSICやタイミングコントローラICチップTCONが実装される。 For example, a power supply IC chip PSIC and a timing controller IC chip TCON are mounted on the printed circuit board PCB.
フレキシブルプリント回路基板FPC1の一端は、プリント回路基板PCBに接続されている。フレキシブルプリント回路基板FPC1の他端は、ホスト装置HOSTが接続される。電源用ICチップPSICやタイミングコントローラICチップTCONは、フレキシブルプリント回路基板FPC1に設けられた複数の配線を介して、ホスト装置HOSTから電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号、デジタル信号、その他基準電位などを供給される。電源用ICチップPSICやタイミングコントローラICチップTCONは、ホスト装置HOSTから供給された電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号などに基づいて、表示駆動ICチップDDICに対する制御信号、表示データ信号および電源、および、表示パネルPNLの電源などを生成する。 One end of the flexible printed circuit board FPC1 is connected to the printed circuit board PCB. The other end of the flexible printed circuit board FPC1 is connected to the host device HOST. The power supply IC chip PSIC and the timing controller IC chip TCON are supplied with power supply potential, ground potential, analog signals, display data signals, multiple differential signals, digital signals, and other reference potentials from the host device HOST via multiple wirings provided on the flexible printed circuit board FPC1. The power supply IC chip PSIC and the timing controller IC chip TCON generate control signals, display data signals, and power supplies for the display drive IC chip DDIC, and power supplies for the display panel PNL, based on the power supply potential, ground potential, analog signals, display data signals, and multiple differential signals supplied from the host device HOST.
フレキシブルプリント回路基板FPC1の一端と他端の間には、折り曲げ部BPが設けられる。フレキシブルプリント回路基板FPC1を折り曲げ部BPで折り曲げることで、ホスト装置HOSTを第1基板SUB1の下側に配置することができる。 A bending portion BP is provided between one end and the other end of the flexible printed circuit board FPC1. By bending the flexible printed circuit board FPC1 at the bending portion BP, the host device HOST can be positioned below the first substrate SUB1.
本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。 The display panel PNL of this embodiment may be a transmissive type with a transmissive display function that displays images by selectively transmitting light from the rear side of the first substrate SUB1, a reflective type with a reflective display function that displays images by selectively reflecting light from the front side of the second substrate SUB2, or a semi-transmissive type with both a transmissive display function and a reflective display function.
表示パネルPNLは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。 The display panel PNL may have any of the following configurations: a display mode that uses a vertical electric field along the normal to the main surface of the substrate; a display mode that uses an inclined electric field that is inclined obliquely with respect to the main surface of the substrate; and a display mode that uses an appropriate combination of the above-mentioned horizontal electric field, vertical electric field, and inclined electric field.
(表示装置の回路構成例)
図2は、画素PXの基本構成及び表示装置DSPの等価回路を示す図である。複数の画素PX第1方向X及び第2方向Yにマトリクス状に配置されている。複数本の走査線G(G1、G2・・・)は、走査線駆動回路GDに接続されている。複数本の信号線S(S1、S2・・・)は、信号線駆動回路SDに接続されている。複数本の共通電極CE(CE1、CE2・・・)は、コモン電圧(Vcom)の電圧供給部CDに接続され、複数の画素PXに亘って配置されている。1つの画素PXは、1本の走査線と、1本の信号線と、1本の共通電極CEと、に接続されている。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Sは、その一部が屈曲していたとしても、第2方向Yに延出しているものとする。
(Example of a circuit configuration of a display device)
FIG. 2 is a diagram showing a basic configuration of a pixel PX and an equivalent circuit of a display device DSP. A plurality of pixels PX are arranged in a matrix in a first direction X and a second direction Y. A plurality of scanning lines G (G1, G2, ...) are connected to a scanning line driving circuit GD. A plurality of signal lines S (S1, S2, ...) are connected to a signal line driving circuit SD. A plurality of common electrodes CE (CE1, CE2, ...) are connected to a voltage supply unit CD of a common voltage (Vcom) and are arranged across a plurality of pixels PX. One pixel PX is connected to one scanning line, one signal line, and one common electrode CE. Note that the scanning lines G and the signal lines S do not necessarily have to extend linearly, and may be partially bent. For example, the signal line S is assumed to extend in the second direction Y even if a portion of it is bent.
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。 Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, etc. The switching element SW is, for example, a thin film transistor (TFT) and is electrically connected to a scanning line G and a signal line S. The scanning line G is connected to the switching element SW in each of the pixels PX aligned in the first direction X. The signal line S is connected to the switching element SW in each of the pixels PX aligned in the second direction Y. The pixel electrode PE is electrically connected to the switching element SW. Each pixel electrode PE faces the common electrode CE, and the liquid crystal layer LC is driven by the electric field generated between the pixel electrode PE and the common electrode CE. The storage capacitance CS is formed, for example, between an electrode having the same potential as the common electrode CE and an electrode having the same potential as the pixel electrode PE.
(フレキシブルプリント回路基板FPC1の構成例)
図3は、フレキシブルプリント回路基板FPC1の配線の構成例を示す図である。図4は、ホスト装置HOSTの出力用の各外部端子とプリント回路基板PCBの入力用の各外部端子との間を接続するフレキシブルプリント回路基板FPC1の各配線を示す図である。
(Example of the configuration of the flexible printed circuit board FPC1)
Fig. 3 is a diagram showing an example of the wiring configuration of the flexible printed
図3には、ホスト装置HOSTの出力用の各外部端子とプリント回路基板PCBとの間を接続するフレキシブルプリント回路基板FPC1の各配線が示されている。図3に示すように、フレキシブルプリント回路基板FPC1は、ホスト装置HOSTから複数の差動信号が入力される複数の第1配線L1と、ホスト装置HOSTからデータ信号、アナログ信号または電源電位が入力される複数の第2配線L2と、を有する。フレキシブルプリント回路基板FPC1は、また、ホスト装置HOSTから接地電位が入力される複数の第1接地電位配線LG1と、ホスト装置HOSTから接地電位が入力される複数の第2接地電位配線LG2と、を有する。 Figure 3 shows the wiring of the flexible printed circuit board FPC1 that connects between each external terminal for output of the host device HOST and the printed circuit board PCB. As shown in Figure 3, the flexible printed circuit board FPC1 has a plurality of first wirings L1 to which a plurality of differential signals are input from the host device HOST, and a plurality of second wirings L2 to which a data signal, an analog signal, or a power supply potential is input from the host device HOST. The flexible printed circuit board FPC1 also has a plurality of first ground potential wirings LG1 to which a ground potential is input from the host device HOST, and a plurality of second ground potential wirings LG2 to which a ground potential is input from the host device HOST.
フレキシブルプリント回路基板FPC1は、また、複数の第1接地電位配線LG1に接続された第1シールド配線SHI1と、複数の第2接地電位配線LG2に接続された第2シールド配線SHI2と、を含む。第1シールド配線SHI1は、複数の第1配線L1を覆う様に、複数の第1配線L1の配線の方向に沿って設けられる。第2シールド配線SHI2は、複数の第2配線L2および第1シールド配線SHI1を覆う様に設けられる。したがって、第2シールド配線SHI2は、第1シールド配線SHI1とオーバーラップしている。また、第2接地電位配線LG2および複数の第2配線L2は、平面視において、第1接地電位配線LG1および複数の第1配線L1の外側に設けられている。 The flexible printed circuit board FPC1 also includes a first shield wiring SHI1 connected to the multiple first ground potential wirings LG1, and a second shield wiring SHI2 connected to the multiple second ground potential wirings LG2. The first shield wiring SHI1 is provided along the wiring direction of the multiple first wirings L1 so as to cover the multiple first wirings L1. The second shield wiring SHI2 is provided so as to cover the multiple second wirings L2 and the first shield wiring SHI1. Therefore, the second shield wiring SHI2 overlaps with the first shield wiring SHI1. Furthermore, the second ground potential wiring LG2 and the multiple second wirings L2 are provided outside the first ground potential wiring LG1 and the multiple first wirings L1 in a planar view.
ただし、図5において説明されるように、第2シールド配線SHI2は、フレキシブルプリント回路基板FPC1の折り曲げ部BPには設けられない。つまり、第2シールド配線SHI2は、フレキシブルプリント回路基板FPC1の折り曲げ部BPにおいて、開口部を有する。 However, as illustrated in FIG. 5, the second shield wiring SHI2 is not provided at the bent portion BP of the flexible printed circuit board FPC1. In other words, the second shield wiring SHI2 has an opening at the bent portion BP of the flexible printed circuit board FPC1.
ホスト装置HOSTは、複数の差動信号を出力する複数の第1外部端子((S1P、S1N)、(S2P、S2N)、(S3P、S3N)、(S4P、S4N))を有する。複数の第1外部端子((S1P、S1N)、(S2P、S2N)、(S3P、S3N)、(S4P、S4N))は、複数の第1配線L1にそれぞれ接続される。ホスト装置HOSTは、また、データ信号、アナログ信号または電源電位を出力する複数の第2外部端子A1-A12を有する。複数の第2外部端子A1-A12は、複数の第2配線L2にそれぞれ接続される。ホスト装置HOSTは、接地電位を出力する複数の第1接地電位外部端子GND2と、接地電位を出力する複数の第2接地電位外部端子GND1と、を有する。複数の第1接地電位外部端子GND2は、複数の第1接地電位配線LG1にそれぞれ接続される。複数の第2接地電位外部端子GND1は、複数の第2接地電位配線LG2にそれぞれ接続される。 The host device HOST has a plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) that output a plurality of differential signals. The plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) are respectively connected to a plurality of first wirings L1. The host device HOST also has a plurality of second external terminals A1-A12 that output a data signal, an analog signal, or a power supply potential. The plurality of second external terminals A1-A12 are respectively connected to a plurality of second wirings L2. The host device HOST has a plurality of first ground potential external terminals GND2 that output a ground potential, and a plurality of second ground potential external terminals GND1 that output a ground potential. The plurality of first ground potential external terminals GND2 are respectively connected to a plurality of first ground potential wirings LG1. The multiple second ground potential external terminals GND1 are respectively connected to the multiple second ground potential wirings LG2.
図3に例示的に示されるように、プリント回路基板PCBに実装されたタイミングコントローラICチップTCONは、複数の差動入力回路IN1-IN4を有している。各差動入力回路IN1-IN4は、差動回路と終端抵抗とを含む。たとえば、差動入力回路IN1は、ホスト装置HOSTの一対の第1差動出力端子S1P、S1Nに接続され、差動入力回路IN2は、ホスト装置HOSTの一対の第2差動出力端子S2P、S2Nに接続される。同様に、差動入力回路IN3は、ホスト装置HOSTの一対の第3差動出力端子S3P、S3Nに接続され、差動入力回路IN4は、ホスト装置HOSTの一対の第4差動出力端子S4P、S4Nに接続される。 As shown in FIG. 3, the timing controller IC chip TCON mounted on the printed circuit board PCB has a plurality of differential input circuits IN1-IN4. Each of the differential input circuits IN1-IN4 includes a differential circuit and a termination resistor. For example, the differential input circuit IN1 is connected to a pair of first differential output terminals S1P, S1N of the host device HOST, and the differential input circuit IN2 is connected to a pair of second differential output terminals S2P, S2N of the host device HOST. Similarly, the differential input circuit IN3 is connected to a pair of third differential output terminals S3P, S3N of the host device HOST, and the differential input circuit IN4 is connected to a pair of fourth differential output terminals S4P, S4N of the host device HOST.
図4に示すように、ホスト装置HOSTの出力用の各外部端子と、ホスト装置HOSTの出力用の各外部端子に接続されるプリント回路基板PCBの入力用の各外部端子とは同じ参照記号で示している。たとえば、ホスト装置HOSTの複数の第1外部端子((S1P、S1N)、(S2P、S2N)、(S3P、S3N)、(S4P、S4N))は、プリント回路基板PCBの入力用の第1外部端子((S1P、S1N)、(S2P、S2N)、(S3P、S3N)、(S4P、S4N))にそれぞれ接続される。ホスト装置HOSTの複数の第2外部端子A1-A12は、プリント回路基板PCBの入力用の第2外部端子A1-A12にそれぞれ接続される。ホスト装置HOSTの複数の第1接地電位外部端子GND2は、プリント回路基板PCBの入力用の複数の第1接地電位外部端子GND2にそれぞれ接続され、ホスト装置HOSTの複数の第2接地電位外部端子GND1は、プリント回路基板PCBの入力用の複数の第2接地電位外部端子GND1にそれぞれ接続される。他の構成は、図3と同じであり、その説明は省略する。 As shown in FIG. 4, the output external terminals of the host device HOST and the input external terminals of the printed circuit board PCB connected to the output external terminals of the host device HOST are indicated by the same reference symbols. For example, the first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) of the host device HOST are respectively connected to the first external terminals for input ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) of the printed circuit board PCB. The second external terminals A1-A12 of the host device HOST are respectively connected to the second external terminals for input A1-A12 of the printed circuit board PCB. The multiple first ground potential external terminals GND2 of the host device HOST are respectively connected to the multiple first ground potential external terminals GND2 for input of the printed circuit board PCB, and the multiple second ground potential external terminals GND1 of the host device HOST are respectively connected to the multiple second ground potential external terminals GND1 for input of the printed circuit board PCB. The other configurations are the same as those in FIG. 3, and the description thereof will be omitted.
図5は、フレキシブルプリント回路基板FPC1の各配線の構成を説明する平面図である。図6は、図5のA-A線に沿うフレキシブルプリント回路基板FPC1の模式的な断面図である。図7は、図5のB-B線に沿うフレキシブルプリント回路基板FPC1の模式的な断面図である。なお、図5において、図面の簡素化のため、図3および図4で説明された各配線L1、L2、LG1、LG2は、プリント回路基板PCBの入力用の各外部端子を示す参照場記号の横側(または、上側)に記載している。また、図6および図7の左側において、配線L2の数は、図面の簡素化のため、少なく描かれている。 Figure 5 is a plan view illustrating the configuration of each wiring of the flexible printed circuit board FPC1. Figure 6 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along line A-A in Figure 5. Figure 7 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along line B-B in Figure 5. Note that in Figure 5, in order to simplify the drawing, each wiring L1, L2, LG1, and LG2 described in Figures 3 and 4 is written to the side (or above) of the reference field symbol indicating each external terminal for input of the printed circuit board PCB. Also, on the left side of Figures 6 and 7, the number of wiring L2 is drawn to be small in order to simplify the drawing.
図5において、第2シールド配線SHI2は、フレキシブルプリント回路基板FPC1の折り曲げ部BPを挟んで、両側に設けられている。つまり、フレキシブルプリント回路基板FPC1は、折り曲げ部BPの部分において、開口部を有する。 In FIG. 5, the second shield wiring SHI2 is provided on both sides of the bent portion BP of the flexible printed circuit board FPC1. In other words, the flexible printed circuit board FPC1 has an opening at the bent portion BP.
第1シールド配線SHI1は、第2シールド配線SHI2の下層に配置されており、フレキシブルプリント回路基板FPC1の配線の方向に沿ってほぼ全域に設けられ、複数の第1配線L1を覆っている。したがって、第2シールド配線SHI2は、平面視において、第1シールド配線SHI1とオーバーラップしている。 The first shield wiring SHI1 is disposed below the second shield wiring SHI2, is provided along the wiring direction of the flexible printed circuit board FPC1 over almost the entire area, and covers the multiple first wirings L1. Therefore, the second shield wiring SHI2 overlaps with the first shield wiring SHI1 in a planar view.
複数の第1配線L1は、図3および図4にも示されるように、複数の第1接地電位配線LG1の間に設けられている。また、第2接地電位配線LG2および複数の第2配線L2は、平面視において、複数の第1接地電位配線LG1および複数の第1配線L1の外側に設けられている。 As shown in Figures 3 and 4, the multiple first wirings L1 are provided between the multiple first ground potential wirings LG1. In addition, the second ground potential wiring LG2 and the multiple second wirings L2 are provided outside the multiple first ground potential wirings LG1 and the multiple first wirings L1 in a plan view.
図6および図7に示すように、フレキシブルプリント回路基板FPC1の基板60の下面に、各配線L1、L2、LG1、LG2が設けられる。
As shown in Figures 6 and 7, wiring L1, L2, LG1, and LG2 are provided on the underside of the
図6に示すように、折り曲げ部BPにおいて、複数の第1配線L1の上側に位置する基板60の表面の上側には、複数の第1配線L1の上を覆う様に、第1シールド配線SHI1が設けられる。複数の第1配線L1は、複数の第1接地電位配線LG1の間に配置されている。第1シールド配線SHI1の上面および側面は、絶縁層等の第1保護膜PR1で覆われており、第1保護膜PR1の上面には、絶縁層等の第2保護膜PR2が設けられる。また、フレキシブルプリント回路基板FPC1の基板60の下面に設けられた各配線L1、L2、LG1、LG2は、絶縁層等の第3保護膜PR3によって覆われている。
As shown in FIG. 6, at the bent portion BP, a first shield wiring SHI1 is provided on the upper side of the surface of the
図7に示すように、第1シールド配線SHI1は複数の第1接地電位配線LG1に接続される。第2シールド配線SHI2は、シールド配線部SHI20、SHI21、SHI22を含む。シールド配線部SHI21、SHI22は、基板60の両側において、第1接地電位配線LG1と異なる複数の第2接地電位配線LG2に接続される。複数の第2配線L2の上側は、第2シールド配線SHI21、SHI22によって覆われる。シールド配線部SHI20は、第1保護膜PR1に設けたスルーホールTH1を介してシールド配線部SHI21、SHI22に接続されており、結果的に、第2シールド配線SHI2は、第1シールド配線SHI1の上側に、第1シールド配線SHI1を覆う様に設けられる。また、図7に示すように第1シールド配線SHI1の少なくとも上面および側面は絶縁層等の第1保護膜PR1で覆われている。なお、第1保護膜に設けられたスルーホールTH1を介して第1シールド配線SHI1と第2シールド配線SHI2を接続してもよい。また、図7に示すように、第2シールド配線SHI2の上面および側面は、第2保護膜PR2で覆われており、フレキシブルプリント回路基板FPC1の基板60の下面に設けられた各配線L1、L2、LG1、LG2は、第3保護膜PR3によって覆われている。
7, the first shield wiring SHI1 is connected to a plurality of first ground potential wirings LG1. The second shield wiring SHI2 includes shield wiring portions SHI20, SHI21, and SHI22. The shield wiring portions SHI21 and SHI22 are connected to a plurality of second ground potential wirings LG2 different from the first ground potential wiring LG1 on both sides of the
図8および図9は、比較例に係るフレキシブルプリント回路基板FPC1の模式的な断面図である。図8は、図6に対応するフレキシブルプリント回路基板FPC1の折り曲げ部の断面図を示しており、図9は、図7に対応するフレキシブルプリント回路基板FPC1の断面図である。なお、図8および図9において、フレキシブルプリント回路基板FPC1の基板60の下側に設けられる各配線は、図6および図7と同じである。
Figures 8 and 9 are schematic cross-sectional views of a flexible printed circuit board FPC1 according to a comparative example. Figure 8 shows a cross-sectional view of the bent portion of the flexible printed circuit board FPC1 corresponding to Figure 6, and Figure 9 is a cross-sectional view of the flexible printed circuit board FPC1 corresponding to Figure 7. Note that in Figures 8 and 9, the wiring provided on the underside of the
図8に示すように、比較例においては、フレキシブルプリント回路基板FPC1の折り曲げ部には、図6で示されるような第1シールド配線SHI1が設けられていない。また、図9に示すように、比較例においては、図7で示されるような第1シールド配線SHI1および第2シールド配線SHI2は設けられておらず、複数の第1接地電位配線LG1および複数の第2接地電位配線LG2に共通に接続されるシールド配線SHIAが設けられているだけである。 As shown in FIG. 8, in the comparative example, the first shield wiring SHI1 as shown in FIG. 6 is not provided in the folded portion of the flexible printed circuit board FPC1. Also, as shown in FIG. 9, in the comparative example, the first shield wiring SHI1 and the second shield wiring SHI2 as shown in FIG. 7 are not provided, and only the shield wiring SHIA that is commonly connected to the multiple first ground potential wirings LG1 and the multiple second ground potential wirings LG2 is provided.
図8および図9に示されるようなシールド配線の構成では、差動信号が入力される複数の第1配線L1の信号成分が、シールド配線SHIAに伝達されて、EMIノイズが発生する場合があった。また、そのノイズが複数の第2配線L2に入力された信号に伝達され、表示装置が誤動作を起こしてしまう場合があった。 In the shield wiring configuration shown in Figures 8 and 9, the signal components of the multiple first wirings L1, to which differential signals are input, may be transmitted to the shield wiring SHIA, causing EMI noise. Furthermore, this noise may be transmitted to the signals input to the multiple second wirings L2, causing the display device to malfunction.
一方、本発明の実施態様においては、図5、図6および図7に示すように、差動信号が入力される複数の第1配線L1の上側は、フレキシブルプリント回路基板FPC1の配線方向の全域において、複数の第1接地電位配線LG1に接続された第1シールド配線SHI1によって覆われている。複数の第2配線L2の上側は、複数の第1接地電位配線LG1とは異なる複数の第2接地電位配線LG2に接続された第2シールド配線SHI2によって覆われている。さらに、折り曲げ部BPの位置以外において、第2シールド配線SHI2は、第1シールド配線SHI1を覆う様にオーバーラップして設けられる。 On the other hand, in an embodiment of the present invention, as shown in Figures 5, 6, and 7, the upper sides of the multiple first wirings L1 to which differential signals are input are covered by first shield wiring SHI1 connected to multiple first ground potential wirings LG1 over the entire wiring direction of the flexible printed circuit board FPC1. The upper sides of the multiple second wirings L2 are covered by second shield wiring SHI2 connected to multiple second ground potential wirings LG2 different from the multiple first ground potential wirings LG1. Furthermore, except at the position of the bent portion BP, the second shield wiring SHI2 is provided to overlap and cover the first shield wiring SHI1.
これにより、複数の第1配線L1に入力された差動信号に起因してEMIノイズが発生しても、第2シールド配線SHI2によって覆われている複数の第2配線L2は、ノイズの影響をそれほど受けることが無い。したがって、表示装置の誤動作が防止できる。 As a result, even if EMI noise occurs due to the differential signals input to the multiple first wirings L1, the multiple second wirings L2 covered by the second shield wiring SHI2 are not significantly affected by the noise. Therefore, malfunction of the display device can be prevented.
第1シールド配線SHIは、第2シールド配線SHI2によって覆われているので、EMIノイズの発生を低減できる。 The first shield wiring SHI is covered by the second shield wiring SHI2, which reduces the generation of EMI noise.
フレキシブルプリント回路基板FPC1の折り曲げ部BPの位置には、第1シールド配線SHI1のみが存在し、第2シールド配線SHI2は存在していない。つまり、第2シールド配線SHI2は、折り曲げ部BPの位置において、開口部を有している。したがって、フレキシブルプリント回路基板FPC1の折り曲げ部BPの位置での折り曲げが容易である。また、フレキシブルプリント回路基板FPC1の折り曲げによって、第2シールド配線SHI2に断線が発生しない。したがって、フレキシブルプリント回路基板FPC1を折り曲げ部BPの位置で折り曲げても、第2シールド配線SHI2のシールド効果は維持することができる。 At the position of the bending portion BP of the flexible printed circuit board FPC1, only the first shield wiring SHI1 is present, and the second shield wiring SHI2 is not present. In other words, the second shield wiring SHI2 has an opening at the position of the bending portion BP. This makes it easy to bend the flexible printed circuit board FPC1 at the position of the bending portion BP. Furthermore, bending the flexible printed circuit board FPC1 does not cause a break in the second shield wiring SHI2. Therefore, even if the flexible printed circuit board FPC1 is bent at the position of the bending portion BP, the shielding effect of the second shield wiring SHI2 can be maintained.
尚、複数の第1配線L1に入力される信号は差動信号に限らずその他のデジタル信号、あるいは交流信号であってもよい。また、第1シールド配線SHI、第2シールド配線SHI2は接地電位以外の基準電圧、電源電圧に接続してもよい。例えば、第1シールド配線SHIには第1基準電位を供給し、第2シールド配線SHI2には第1基準電位と同等または異なる電位の第2基準電位を供給してもよい。 The signals input to the multiple first wirings L1 are not limited to differential signals, and may be other digital signals or AC signals. Furthermore, the first shield wiring SHI and the second shield wiring SHI2 may be connected to a reference voltage or power supply voltage other than the ground potential. For example, a first reference potential may be supplied to the first shield wiring SHI, and a second reference potential that is equal to or different from the first reference potential may be supplied to the second shield wiring SHI2.
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 All display devices that can be implemented by a person skilled in the art through appropriate design modifications based on the display device described above as an embodiment of the present invention are within the scope of the present invention as long as they include the gist of the present invention.
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 A person skilled in the art may come up with various modifications and alterations within the scope of the concept of the present invention, and it is understood that these modifications and alterations also fall within the scope of the present invention. For example, to the above-mentioned embodiments, those in which a person skilled in the art has appropriately added or deleted components or modified the design, or added or omitted steps or changed conditions, are also included in the scope of the present invention as long as they contain the gist of the present invention.
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。 In addition, other effects and advantages brought about by the aspects described in this embodiment that are obvious from the description in this specification or that would be conceivable to a person skilled in the art are naturally understood to be brought about by the present invention.
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Various inventions can be created by appropriately combining multiple components disclosed in the above embodiments. For example, some components may be deleted from all components shown in the embodiments. Furthermore, components across different embodiments may be appropriately combined.
DSP:表示装置
PNL:表示パネル
FPC1、FPC2:フレキシブルプリント回路基板
PCB:プリント回路基板
DDIC:表示駆動ICチップ
PSIC:電源ICチップ
TCON:タイミングコントローラICチップ
HOST:ホスト装置
BP:折り曲げ部
SHI1:第1シールド配線
SHI2:第2シールド配線
LG1:第1接地電位配線
LG2:第2接地電位配線
L1:第1配線
L2:第2配線
DSP: Display device PNL: Display panel FPC1, FPC2: Flexible printed circuit board PCB: Printed circuit board DDIC: Display driver IC chip PSIC: Power supply IC chip TCON: Timing controller IC chip HOST: Host device BP: Bending portion SHI1: First shield wiring SHI2: Second shield wiring LG1: First ground potential wiring LG2: Second ground potential wiring L1: First wiring L2: Second wiring
Claims (12)
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第1配線と、
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
幅方向において、前記第2シールド配線の内側で、前記第1シールド配線と前記第2シールド配線がオーバーラップしており、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
表示装置。 A display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first shield wiring and the second shield wiring overlap each other on the inner side of the second shield wiring in a width direction,
the first flexible circuit board has a bent portion;
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Display device.
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
複数の第1配線と、
複数の第2配線と、
第1接地電位配線と、
第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
表示装置。 A display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
A plurality of first wirings;
A plurality of second wirings;
A first ground potential wiring;
A second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first flexible circuit board has a bent portion;
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Display device.
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
複数の第1配線と、
複数の第2配線と、
第1シールド配線と第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
表示装置。 A display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
A plurality of first wirings;
A plurality of second wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first flexible circuit board has a bent portion;
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Display device.
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第1配線と、
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
複数の第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記複数の第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1シールド配線の幅は、幅方向において前記第2シールド配線が接続される前記複数の第2接地電位配線の間の間隔よりも狭く、前記第2シールド配線の内側で、前記第1シールド配線と前記第2シールド配線とのオーバーラップ部を有する、
表示装置。 A display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the plurality of second ground potential wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
a width of the first shield wiring is narrower than a distance between the second ground potential wirings to which the second shield wiring is connected in a width direction, and the first shield wiring and the second shield wiring have an overlapping portion inside the second shield wiring.
Display device.
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第1配線と、
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
複数の第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記複数の第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第2シールド配線の幅は前記第1シールド配線の幅よりも広く、
幅方向において、前記第1シールド配線と前記第2シールド配線がオーバーラップしている第1領域と、
幅方向において、前記第1シールド配線の一方の端部の外側における前記第2シールド配線の第2領域と、
幅方向において、前記第1シールド配線の他方の端部の外側における前記第2シールド配線の第3領域と、を有し、
前記第3領域の幅方向の長さは、前記第2領域の幅方向の長さよりも長く、前記第3領域における第2接地配線の数は前記第2領域における前記第2接地配線の数よりも多い、
表示装置。 A display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the plurality of second ground potential wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the width of the second shield wiring is wider than the width of the first shield wiring,
a first region in which the first shield wiring and the second shield wiring overlap in a width direction;
a second region of the second shield wiring on an outer side of one end of the first shield wiring in a width direction;
a third region of the second shield wiring on the outer side of the other end of the first shield wiring in the width direction;
a width direction length of the third region is longer than a width direction length of the second region, and the number of the second ground wirings in the third region is greater than the number of the second ground wirings in the second region.
Display device.
前記第2接地電位配線および前記複数の第2配線は、平面視において、前記第1接地電位配線および前記複数の第1配線の外側にある、表示装置。 6. The display device according to claim 1, 2, 4 or 5,
the second ground potential wiring and the plurality of second wirings are located outside the first ground potential wiring and the plurality of first wirings in a plan view.
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第1配線と、
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
幅方向において、前記第2シールド配線の内側で、前記第1シールド配線と前記第2シールド配線がオーバーラップしており、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first shield wiring and the second shield wiring overlap each other on the inner side of the second shield wiring in a width direction,
the first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Wiring board.
前記第1フレキシブル回路基板は、
複数の第1配線と、
複数の第2配線と、
第1接地電位配線と、
第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board is
A plurality of first wirings;
A plurality of second wirings;
A first ground potential wiring;
A second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Wiring board.
前記第1フレキシブル回路基板は、
複数の第1配線と、
複数の第2配線と、
第1シールド配線と第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第1シールド配線は開口を有さず、前記第2シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board is
A plurality of first wirings;
A plurality of second wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the first flexible circuit board has a bent portion;
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
Wiring board.
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
複数の第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記複数の第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第1シールド配線の幅は、幅方向において前記第2シールド配線が接続される前記複数の第2接地電位配線の間の間隔よりも狭く、前記第2シールド配線の内側で、前記第1シールド配線と前記第2シールド配線とのオーバーラップ部を有する、
配線基板。 a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the plurality of second ground potential wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
a width of the first shield wiring is narrower than a distance between the second ground potential wirings to which the second shield wiring is connected in a width direction, and the first shield wiring and the second shield wiring have an overlapping portion inside the second shield wiring.
Wiring board.
データ信号が入力される複数の第2配線と、
第1接地電位配線と、
複数の第2接地電位配線と、
前記第1接地電位配線に接続された第1シールド配線と、
前記複数の第2接地電位配線に接続された第2シールド配線と、
前記第1シールド配線と前記第2シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第1配線は、前記第1シールド配線で覆われ、
前記複数の第2配線は、前記第2シールド配線で覆われ、
前記第1シールド配線と前記第2シールド配線は、前記複数の第1配線および前記複数の第2配線の延在方向と交差する方向に幅を有し、
前記第2シールド配線の幅は前記第1シールド配線の幅よりも広く、
幅方向において、前記第1シールド配線と前記第2シールド配線がオーバーラップしている第1領域と、
幅方向において、前記第1シールド配線の一方の端部の外側における前記第2シールド配線の第2領域と、
幅方向において、前記第1シールド配線の他方の端部の外側における前記第2シールド配線の第3領域と、を有し、
前記第3領域の幅方向の長さは、前記第2領域の幅方向の長さよりも長く、前記第3領域における第2接地配線の数は前記第2領域における前記第2接地配線の数よりも多い、
配線基板。 a plurality of first wirings to which differential signals are input;
A plurality of second wirings to which data signals are input;
A first ground potential wiring;
A plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the plurality of second ground potential wirings;
an insulating layer provided between the first shield wiring and the second shield wiring;
the first wirings are covered with the first shield wiring,
the second wirings are covered with the second shield wiring;
the first shield wiring and the second shield wiring have a width in a direction intersecting an extending direction of the first wirings and the second wirings,
the width of the second shield wiring is wider than the width of the first shield wiring,
a first region in which the first shield wiring and the second shield wiring overlap in a width direction;
a second region of the second shield wiring on an outer side of one end of the first shield wiring in a width direction;
a third region of the second shield wiring on the outer side of the other end of the first shield wiring in the width direction;
a width direction length of the third region is longer than a width direction length of the second region, and the number of the second ground wirings in the third region is greater than the number of the second ground wirings in the second region.
Wiring board.
前記第2接地電位配線および前記複数の第2配線は、平面視において、前記第1接地電位配線および前記複数の第1配線の外側にある、配線基板。 12. The wiring board according to claim 7, wherein
The second ground potential wiring and the plurality of second wirings are located outside the first ground potential wiring and the plurality of first wirings in a plan view.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023000370A JP7512449B2 (en) | 2018-08-10 | 2023-01-05 | Display device and wiring board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018151243A JP7208739B2 (en) | 2018-08-10 | 2018-08-10 | Display device and wiring board |
JP2023000370A JP7512449B2 (en) | 2018-08-10 | 2023-01-05 | Display device and wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018151243A Division JP7208739B2 (en) | 2018-08-10 | 2018-08-10 | Display device and wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023030198A JP2023030198A (en) | 2023-03-07 |
JP7512449B2 true JP7512449B2 (en) | 2024-07-08 |
Family
ID=69414723
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018151243A Active JP7208739B2 (en) | 2018-08-10 | 2018-08-10 | Display device and wiring board |
JP2023000370A Active JP7512449B2 (en) | 2018-08-10 | 2023-01-05 | Display device and wiring board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018151243A Active JP7208739B2 (en) | 2018-08-10 | 2018-08-10 | Display device and wiring board |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP7208739B2 (en) |
WO (1) | WO2020032014A1 (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002117726A (en) | 2000-10-06 | 2002-04-19 | Canon Inc | Flexible cable |
JP2003218480A (en) | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | Printed wiring board and its manufacturing method |
JP2006018154A (en) | 2004-07-05 | 2006-01-19 | Sanyo Electric Co Ltd | Liquid crystal display |
JP2007157715A (en) | 2005-12-01 | 2007-06-21 | Samsung Electronics Co Ltd | Connector for flexible printed circuit board, printed circuit board which is inserted into it, as well as coupling method of flexible printed circuit board with connector |
JP2008098238A (en) | 2006-10-06 | 2008-04-24 | Yamaichi Electronics Co Ltd | Flexible printed circuit board |
JP2010016076A (en) | 2008-07-02 | 2010-01-21 | Sharp Corp | Flexible printed board and rigid flexible printed board provided therewith |
WO2010116684A1 (en) | 2009-03-30 | 2010-10-14 | パナソニック株式会社 | Flexible cable and transmission system |
JP3173143U (en) | 2010-12-03 | 2012-01-26 | 株式会社村田製作所 | High frequency signal line |
JP2015082049A (en) | 2013-10-23 | 2015-04-27 | 株式会社ジャパンディスプレイ | Display device |
JP2018117131A (en) | 2018-02-15 | 2018-07-26 | 三菱電機株式会社 | Flexible print circuit board |
-
2018
- 2018-08-10 JP JP2018151243A patent/JP7208739B2/en active Active
-
2019
- 2019-08-06 WO PCT/JP2019/030873 patent/WO2020032014A1/en active Application Filing
-
2023
- 2023-01-05 JP JP2023000370A patent/JP7512449B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002117726A (en) | 2000-10-06 | 2002-04-19 | Canon Inc | Flexible cable |
JP2003218480A (en) | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | Printed wiring board and its manufacturing method |
JP2006018154A (en) | 2004-07-05 | 2006-01-19 | Sanyo Electric Co Ltd | Liquid crystal display |
JP2007157715A (en) | 2005-12-01 | 2007-06-21 | Samsung Electronics Co Ltd | Connector for flexible printed circuit board, printed circuit board which is inserted into it, as well as coupling method of flexible printed circuit board with connector |
JP2008098238A (en) | 2006-10-06 | 2008-04-24 | Yamaichi Electronics Co Ltd | Flexible printed circuit board |
JP2010016076A (en) | 2008-07-02 | 2010-01-21 | Sharp Corp | Flexible printed board and rigid flexible printed board provided therewith |
WO2010116684A1 (en) | 2009-03-30 | 2010-10-14 | パナソニック株式会社 | Flexible cable and transmission system |
JP3173143U (en) | 2010-12-03 | 2012-01-26 | 株式会社村田製作所 | High frequency signal line |
JP2015082049A (en) | 2013-10-23 | 2015-04-27 | 株式会社ジャパンディスプレイ | Display device |
JP2018117131A (en) | 2018-02-15 | 2018-07-26 | 三菱電機株式会社 | Flexible print circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2020027843A (en) | 2020-02-20 |
JP2023030198A (en) | 2023-03-07 |
WO2020032014A1 (en) | 2020-02-13 |
JP7208739B2 (en) | 2023-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459303B2 (en) | Display device with curved part | |
US10062317B2 (en) | Panel array for display device with narrow bezel | |
KR101906248B1 (en) | Liquid crystal display device | |
US9875699B2 (en) | Display device | |
KR102009670B1 (en) | Flexible display device and method for manufacturing thereof | |
KR102009388B1 (en) | Liquid crystal display device | |
CN107886848B (en) | Flexible display device | |
US10379417B2 (en) | Display device | |
KR102412456B1 (en) | Display Device | |
KR102135935B1 (en) | Display Device With Narrow Bezel | |
US20240319549A1 (en) | Active matrix substrate and display panel | |
CN107145015B (en) | Display panel | |
US9001285B2 (en) | Electronic device and display panel thereof | |
KR101944363B1 (en) | Liquid crystal display device | |
JP4591502B2 (en) | Liquid crystal device and electronic device | |
JP7512449B2 (en) | Display device and wiring board | |
US11300836B2 (en) | Display device | |
US10663814B2 (en) | Liquid crystal panel | |
KR102312168B1 (en) | Horizontal electric field type liquid crystal display device | |
JP4085504B2 (en) | Electronics | |
US20110187955A1 (en) | Display device | |
KR102075355B1 (en) | Liquid crystal display device | |
CN118859591A (en) | Array substrate, display panel and display device | |
JP2024072038A (en) | Liquid crystal display device | |
KR20200082803A (en) | Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240626 |