JP7503693B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP7503693B2 JP7503693B2 JP2023119612A JP2023119612A JP7503693B2 JP 7503693 B2 JP7503693 B2 JP 7503693B2 JP 2023119612 A JP2023119612 A JP 2023119612A JP 2023119612 A JP2023119612 A JP 2023119612A JP 7503693 B2 JP7503693 B2 JP 7503693B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting element
- inorganic light
- pixel
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 172
- 239000000758 substrate Substances 0.000 claims description 64
- 239000010408 film Substances 0.000 description 50
- 239000010410 layer Substances 0.000 description 28
- 238000006243 chemical reaction Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 210000003462 vein Anatomy 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 241000750042 Vini Species 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
- G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04108—Touchless 2D- digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface without distance measurement in the Z direction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Human Computer Interaction (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Led Device Packages (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Vehicle Body Suspensions (AREA)
Description
本発明は、表示装置に関する。 The present invention relates to a display device.
近年、表示素子として微小サイズの発光ダイオード(マイクロLED(micro LED))を用いたディスプレイが注目されている(例えば、特許文献1参照)。複数の発光ダイオードは、アレイ基板(特許文献1ではドライババックプレーン)に接続され、アレイ基板は、発光ダイオードを駆動するための画素回路(特許文献1では電子制御回路)を備える。 In recent years, displays that use micro-sized light-emitting diodes (micro LEDs) as display elements have been attracting attention (see, for example, Patent Document 1). A number of light-emitting diodes are connected to an array substrate (a driver backplane in Patent Document 1), and the array substrate includes pixel circuits (electronic control circuits in Patent Document 1) for driving the light-emitting diodes.
発光ダイオードを用いたディスプレイにおいて、指等の被検出体の近接に関する情報(例えば、ホバー検出)や、個人認証のための生体情報(例えば、指紋検出、静脈パターン検出)等の各種情報を検出するセンサを備えることが望まれている。しかし、発光ダイオードからの可視光領域の光を生体情報の検出に利用した場合、被検出体の種類によっては、生体情報の検出が困難になる可能性がある。 In displays using light-emitting diodes, it is desirable to provide sensors that detect various types of information, such as information about the proximity of a detectable object such as a finger (e.g., hover detection) and biometric information for personal authentication (e.g., fingerprint detection, vein pattern detection). However, when visible light from light-emitting diodes is used to detect biometric information, it may be difficult to detect the biometric information depending on the type of detectable object.
本発明は、生体情報を好適に検出することができる表示装置を提供することを目的とする。 The present invention aims to provide a display device that can effectively detect biological information.
本発明の一態様の表示装置は、基板と、前記基板に設けられた複数の画素と、複数の前記画素の各々に設けられた複数の第1無機発光素子及び複数の第2無機発光素子と、を有し、前記第1無機発光素子は、可視光領域の第1光を照射し、前記第2無機発光素子は、赤外光領域の第2光を照射する。 A display device according to one aspect of the present invention includes a substrate, a plurality of pixels provided on the substrate, and a plurality of first inorganic light-emitting elements and a plurality of second inorganic light-emitting elements provided in each of the plurality of pixels, the first inorganic light-emitting elements emitting a first light in the visible light region, and the second inorganic light-emitting elements emitting a second light in the infrared light region.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 The form (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the following embodiment. The components described below include those that a person skilled in the art can easily imagine and those that are substantially the same. Furthermore, the components described below can be appropriately combined. Note that the disclosure is merely an example, and those that a person skilled in the art can easily imagine appropriate modifications while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, in order to make the explanation clearer, the drawings may show the width, thickness, shape, etc. of each part in a schematic manner compared to the actual embodiment, but they are merely examples and do not limit the interpretation of the present invention. In addition, in this specification and each figure, elements similar to those described above with respect to the previous figures may be given the same reference numerals and detailed explanations may be omitted as appropriate.
(第1実施形態)
図1は、第1実施形態に係る表示装置を模式的に示す平面図である。図1に示すように、表示装置1は、アレイ基板2と、画素群Pixと、駆動回路12と、駆動IC(Integrated Circuit)210と、カソード配線14と、を含む。アレイ基板2は、各画素群Pixを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板2は、基板10、複数のトランジスタ、複数の容量及び各種配線等を有する。
First Embodiment
Fig. 1 is a plan view showing a display device according to a first embodiment. As shown in Fig. 1, the
図1に示すように、表示装置1は、表示領域AAと、周辺領域GAとを有する。表示領域AAは、複数の画素群Pixと重なって配置され、画像を表示する領域である。周辺領域GAは、複数の画素群Pixと重ならない領域であり、表示領域AAの外側に配置される。
As shown in FIG. 1, the
複数の画素群Pixは、基板10の表示領域AAにおいて、第1方向Dx及び第2方向Dyに配列される。本明細書において、第1方向Dx及び第2方向Dyは、基板10の表面に対して平行な方向である。第1方向Dxは、第2方向Dyと直交する。ただし、第1方向Dxは、第2方向Dyと直交しないで交差してもよい。第3方向Dzは、第1方向Dx及び第2方向Dyと直交する方向である。第3方向Dzは、例えば、基板10の法線方向に対応する。なお、以下、平面視とは、第3方向Dzから見た場合の位置関係を示す。
The multiple pixel groups Pix are arranged in a first direction Dx and a second direction Dy in the display area AA of the
駆動回路12は、基板10の周辺領域GAに設けられる。駆動回路12は、駆動IC210からの各種制御信号に基づいて複数のゲート線(例えば、発光制御走査線BG、リセット制御走査線RG、初期化制御走査線IG及び書込制御走査線SG(図4参照))を駆動する回路である。駆動回路12は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路12は、ゲート線に接続された複数の画素群Pixを選択する。
The
駆動IC210は、表示装置1の表示を制御する回路である。駆動IC210は、基板10の周辺領域GAにCOG(Chip On Glass)として実装される。これに限定されず、駆動IC210は、基板10の周辺領域GAに接続された配線基板の上にCOF(Chip On Film)として実装されてもよい。なお、配線基板は、例えば、フレキシブルプリント基板、又は、リジット基板である。
The driving IC 210 is a circuit that controls the display of the
カソード配線14は、基板10の周辺領域GAに設けられる。カソード配線14は、表示領域AAの複数の画素群Pix及び周辺領域GAの駆動回路12を囲んで設けられる。複数の発光素子5のカソードは、共通のカソード配線14に電気的に接続され、固定電位(例えば、グランド電位)が供給される。より具体的には、発光素子5のカソード端子53(図7参照)は、カソード電極22を介して、カソード配線14に接続される。なお、カソード配線14は、一部にスリットを有し、基板10上において、2つの異なる配線で形成されてもよい。
The
図2は、複数の画素を含む画素群を示す平面図である。図2に示すように、1つの画素群Pixは、複数の画素20を含む。例えば、画素群Pixは、第1画素20Rと、第2画素20Gと、第3画素20Bと、を有する。第1画素20Rは、第1色としての原色の赤色を表示する。第2画素20Gは、第2色としての原色の緑色を表示する。第3画素20Bは、第3色としての原色の青色を表示する。以下において、第1画素20Rと、第2画素20Gと、第3画素20Bとをそれぞれ区別する必要がない場合、画素20という。
Figure 2 is a plan view showing a pixel group including a plurality of pixels. As shown in Figure 2, one pixel group Pix includes a plurality of
画素20は、それぞれ第1発光素子5VLと、アノード電極21と、を有する。さらに、1つの画素群Pixは、第2発光素子5IRを有する。第1発光素子5VLは、可視光領域の第1光を出射する。第1光の波長領域は、例えば、380nm以上780nm以下程度である。第2発光素子5IR、赤外光領域の第2光を出射する。第2光の波長領域は、例えば、800nm以上950nm以下程度である。なお、以下の説明において、第1発光素子5VL及び第2発光素子5IRを区別して説明する必要がない場合には、単に発光素子5と表す。また、第1画素20R、第2画素20G及び第3画素20Bは、それぞれ第1発光素子5VL-R、第1発光素子5VL-G、第1発光素子5VL-Bが配置される。なお、以下の説明において、第1発光素子5VL-R、第1発光素子5VL-G、第1発光素子5VL-Bを区別して説明する必要がない場合には、単に第1発光素子5VLと表す。
Each
表示装置1は、第1画素20R、第2画素20G及び第3画素20Bにおいて、第1発光素子5VL-R、5VL-G、5VL-Bごとに異なる光(例えば、赤色、緑色、青色の光)を出射することで画像を表示する。また、表示装置1は、第2発光素子5IRから出射された第2光に基づいて、指Finや掌等の被検出体の生体情報を検出することができる。生体情報は、例えば、指紋、指Finや掌の血管像(静脈パターン)、脈波、脈拍、血中酸素濃度等である。
The
発光素子5は、複数の画素群Pixの各々に設けられる。発光素子5は、平面視で、数μm以上、300μm以下程度の大きさを有する無機発光ダイオード(LED:Light Emitting Diode)チップであり、一般的には、一つのチップサイズが100μm以上の素子がミニLED(miniLED)であり、数μm以上100μm未満のサイズの素子がマイクロLED(micro LED)である。本発明ではいずれのサイズのLEDも用いることができ、表示装置1の画面サイズ(一画素の大きさ)に応じて使い分ければよい。各画素にマイクロLEDを備える表示装置1は、マイクロLED表示装置とも呼ばれる。なお、マイクロLEDのマイクロは、発光素子5の大きさを限定するものではない。
The light-emitting
図2に示すように、1つの画素群Pixにおいて、第1画素20Rと第2発光素子5IRは第1方向Dxで並ぶ。また、第1画素20Rと第3画素20Bは第2方向Dyで並ぶ。第2画素20Gと第2発光素子5IRは第2方向Dyで並ぶ。なお、第1色、第2色、第3色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。なお、複数の第1発光素子5VLは、4色以上の異なる光を出射してもよい。また、複数の画素20及び第2発光素子5IRの配置は、図2に示す構成に限定されない。例えば、第2発光素子5IRは第2画素20G又は第3画素20Bと第1方向Dxに隣り合っていてもよい。また、第1画素20R、第2画素20G、第3画素20B及び第2発光素子5IRが、この順で第1方向Dxに繰り返し配列されてもよい。
2, in one pixel group Pix, the
図3は、複数の画素群を示す平面図である。図3に示すように、複数の画素群Pixは、マトリクス状に配列される。複数の第2発光素子5IRは、光源用の第2発光素子5IR-Lと、検出用の第2発光素子5IR-Sと、を有する。光源用の第2発光素子5IR-Lと検出用の第2発光素子5IR-Sとは、同一の構造を有し、例えば、pn接合ダイオード構造又はpin接合ダイオード構造である。光源用の第2発光素子5IR-Lは、順バイアス駆動されることで、第2光を出射する。検出用の第2発光素子5IR-Sは、逆バイアス駆動されることで、照射された第2光に応じた信号を出力する。 Figure 3 is a plan view showing multiple pixel groups. As shown in Figure 3, multiple pixel groups Pix are arranged in a matrix. The multiple second light-emitting elements 5IR have a second light-emitting element 5IR-L for light source and a second light-emitting element 5IR-S for detection. The second light-emitting element 5IR-L for light source and the second light-emitting element 5IR-S for detection have the same structure, for example, a pn junction diode structure or a pin junction diode structure. The second light-emitting element 5IR-L for light source is driven with a forward bias to emit the second light. The second light-emitting element 5IR-S for detection is driven with a reverse bias to output a signal according to the irradiated second light.
複数の画素群Pix-1、Pix-3、Pix-5、Pix-7、Pix-9は、光源用の第2発光素子5IR-Lを有する。複数の画素群Pix-2、Pix-4、Pix-6、Pix-8は、検出用の第2発光素子5IR-Sを有する。つまり、光源用の第2発光素子5IR-Lを有する画素群Pixと、検出用の第2発光素子5IR-Sを有する画素群Pixとは、第1方向Dx及び第2方向Dyに交互に配列される。 The pixel groups Pix-1, Pix-3, Pix-5, Pix-7, and Pix-9 have a second light-emitting element 5IR-L for the light source. The pixel groups Pix-2, Pix-4, Pix-6, and Pix-8 have a second light-emitting element 5IR-S for detection. In other words, the pixel groups Pix having the second light-emitting element 5IR-L for the light source and the pixel groups Pix having the second light-emitting element 5IR-S for detection are arranged alternately in the first direction Dx and the second direction Dy.
このような構成により、光源用の第2発光素子5IR-Lから出射された赤外光領域の第2光は、指Fin等の表面又は内部で反射する。検出用の第2発光素子5IR-Sは、反射された第2光を検出することで、指紋や静脈パターンなどの生体情報を検出することができる。光源用の第2発光素子5IR-Lの数と、検出用の第2発光素子5IR-Sの数とは、1対1の関係で配置される。このため、表示装置1は、検出の高精細化を図ることができる。
With this configuration, the second light in the infrared region emitted from the second light-emitting element 5IR-L for light source is reflected by the surface or inside of a finger Fin, etc. The second light-emitting element 5IR-S for detection can detect biometric information such as a fingerprint or vein pattern by detecting the reflected second light. The number of second light-emitting elements 5IR-L for light source and the number of second light-emitting elements 5IR-S for detection are arranged in a one-to-one relationship. This allows the
なお、光源用の第2発光素子5IR-L及び検出用の第2発光素子5IR-Sの配置は、図3に示す例に限定されない。1つの光源用の第2発光素子5IR-Lに対して複数の検出用の第2発光素子5IR-Sが設けられていてもよいし、1つの検出用の第2発光素子5IR-Sに対して複数の光源用の第2発光素子5IR-Lが設けられていてもよい。また、複数の画素群Pixのうち、第2発光素子5IRを有さない画素群Pixがあってもよい。 The arrangement of the second light-emitting element 5IR-L for light source and the second light-emitting element 5IR-S for detection is not limited to the example shown in FIG. 3. Multiple second light-emitting elements 5IR-S for detection may be provided for one second light-emitting element 5IR-L for light source, or multiple second light-emitting elements 5IR-L for light source may be provided for one second light-emitting element 5IR-S for detection. In addition, among the multiple pixel groups Pix, there may be a pixel group Pix that does not have a second light-emitting element 5IR.
図4は、第1発光素子を駆動する画素回路を示す回路図である。図4に示す画素回路PICは、第1画素20R、第2画素20G及び第3画素20Bのそれぞれに設けられる。画素回路PICは、基板10に設けられ、駆動信号(電流)を第1発光素子5VLに供給する回路である。なお、図4において、画素回路PICについての説明は、第1画素20R、第2画素20G及び第3画素20Bのそれぞれが有する画素回路PICに適用できる。
Figure 4 is a circuit diagram showing a pixel circuit that drives the first light-emitting element. The pixel circuit PIC shown in Figure 4 is provided in each of the
図4に示すように、画素回路PICは、第1発光素子5VLと、5つのトランジスタと、2つの容量と、を含む。具体的には、画素回路PICは、発光制御トランジスタBCT、初期化トランジスタIST、書込トランジスタSST、リセットトランジスタRST及び駆動トランジスタDRTを含む。一部のトランジスタは、隣接する複数の画素20で共有されていてもよい。
As shown in FIG. 4, the pixel circuit PIC includes a first light-emitting element 5VL, five transistors, and two capacitors. Specifically, the pixel circuit PIC includes a light-emitting control transistor BCT, an initialization transistor IST, a writing transistor SST, a reset transistor RST, and a driving transistor DRT. Some of the transistors may be shared by multiple
画素回路PICが有する複数のトランジスタは、それぞれn型TFT(Thin Film Transistor)で構成される。ただし、これに限定されず、各トランジスタは、それぞれp型TFTで構成されてもよい。 Each of the multiple transistors in the pixel circuit PIC is composed of an n-type TFT (Thin Film Transistor). However, this is not limited to this, and each transistor may be composed of a p-type TFT.
発光制御走査線BGは、発光制御トランジスタBCTのゲートに接続される。初期化制御走査線IGは、初期化トランジスタISTのゲートに接続される。書込制御走査線SGは、書込トランジスタSSTのゲートに接続される。リセット制御走査線RGは、リセットトランジスタRSTのゲートに接続される。 The light emission control scanning line BG is connected to the gate of the light emission control transistor BCT. The initialization control scanning line IG is connected to the gate of the initialization transistor IST. The write control scanning line SG is connected to the gate of the write transistor SST. The reset control scanning line RG is connected to the gate of the reset transistor RST.
発光制御走査線BG、初期化制御走査線IG、書込制御走査線SG及びリセット制御走査線RGは、それぞれ、周辺領域GAに設けられた駆動回路12(図1参照)に接続される。駆動回路12は、発光制御走査線BG、初期化制御走査線IG、書込制御走査線SG及びリセット制御走査線RGに、それぞれ、発光制御信号Vbg、初期化制御信号Vig、書込制御信号Vsg及びリセット制御信号Vrgを供給する。
The light emission control scanning line BG, the initialization control scanning line IG, the write control scanning line SG, and the reset control scanning line RG are each connected to a drive circuit 12 (see FIG. 1) provided in the peripheral area GA. The
駆動IC210(図1参照)は、第1画素20R、第2画素20G及び第3画素20Bのそれぞれの画素回路PICに、時分割で映像信号Vsigを供給する。第1画素20R、第2画素20G及び第3画素20Bの各列と、駆動IC210との間には、マルチプレクサ等のスイッチ回路が設けられる。映像信号Vsigは、映像信号線L2を介して書込トランジスタSSTに供給される。また、駆動IC210は、リセット信号線L3を介して、リセット電源電位VrstをリセットトランジスタRSTに供給する。駆動IC210は、初期化信号線L4を介して、初期化電位Viniを初期化トランジスタISTに供給する。
The driving IC 210 (see FIG. 1) supplies a video signal Vsig in a time-division manner to each pixel circuit PIC of the
発光制御トランジスタBCT、初期化トランジスタIST、書込トランジスタSST、及びリセットトランジスタRSTは、2ノード間の導通と非導通とを選択するスイッチング素子として機能する。駆動トランジスタDRTは、ゲートとドレインとの間の電圧に応じて、第1発光素子5VLに流れる電流を制御する電流制御素子として機能する。 The light emission control transistor BCT, the initialization transistor IST, the write transistor SST, and the reset transistor RST function as switching elements that select conduction or non-conduction between two nodes. The drive transistor DRT functions as a current control element that controls the current flowing through the first light emitting element 5VL depending on the voltage between the gate and drain.
第1発光素子5VLのカソード(カソード端子53-VL)は、カソード電源線L10-VLに接続される。また、第1発光素子5VLのアノード(アノード端子52-VL)は、駆動トランジスタDRT及び発光制御トランジスタBCTを介してアノード電源線L1-VL(第1電源線)に接続される。アノード電源線L1-VLには、アノード電源電位PVDD-VLが供給される。カソード電源線L10-VLには、カソード電源電位PVSS-VLが供給される。アノード電源電位PVDD-VLは、カソード電源電位PVSS-VLよりも高い電位である。カソード電源線L10-VLは、カソード配線14を含む。
The cathode (cathode terminal 53-VL) of the first light-emitting element 5VL is connected to the cathode power line L10-VL. The anode (anode terminal 52-VL) of the first light-emitting element 5VL is connected to the anode power line L1-VL (first power line) via the drive transistor DRT and the light-emitting control transistor BCT. The anode power line L1-VL is supplied with an anode power potential PVDD-VL. The cathode power line L10-VL is supplied with a cathode power potential PVSS-VL. The anode power potential PVDD-VL is a higher potential than the cathode power potential PVSS-VL. The cathode power line L10-VL includes a
また、画素回路PICは、容量Cs1及び容量Cs2を含む。容量Cs1は、駆動トランジスタDRTのゲートとソースとの間に形成される保持容量である。容量Cs2は、駆動トランジスタDRTのソース及び第1発光素子5VLのアノードと、カソード電源線L10-VLとの間に形成される付加容量である。 The pixel circuit PIC also includes a capacitance Cs1 and a capacitance Cs2. The capacitance Cs1 is a storage capacitance formed between the gate and source of the driving transistor DRT. The capacitance Cs2 is an additional capacitance formed between the source of the driving transistor DRT and the anode of the first light-emitting element 5VL, and the cathode power line L10-VL.
表示装置1は、1行目の画素20から最終行の画素20まで駆動を行い1フレーム分の画像を表示するフレーム期間を実行する。
The
リセット期間では、発光制御走査線BG及びリセット制御走査線RGの電位に応じて、発光制御トランジスタBCTがオフ(非導通状態)となり、リセットトランジスタRSTがオン(導通状態)となる。これにより、駆動トランジスタDRTのソースがリセット電源電位Vrstに固定される。リセット電源電位Vrstは、リセット電源電位Vrstとカソード電源電位PVSSとの電位差が、第1発光素子5VLが発光を開始する電位差よりも小さい電位である。 During the reset period, the emission control transistor BCT is turned off (non-conductive) and the reset transistor RST is turned on (conductive) according to the potentials of the emission control scanning line BG and the reset control scanning line RG. This fixes the source of the drive transistor DRT to the reset power supply potential Vrst. The reset power supply potential Vrst is a potential where the potential difference between the reset power supply potential Vrst and the cathode power supply potential PVSS is smaller than the potential difference at which the first light-emitting element 5VL starts emitting light.
次に、初期化制御走査線IGの電位に応じて、初期化トランジスタISTは、オンとなる。初期化トランジスタISTを介して駆動トランジスタDRTのゲートが初期化電位Viniに固定される。また、駆動回路12は、発光制御トランジスタBCTをオンとし、リセットトランジスタRSTをオフとする。駆動トランジスタDRTは、ソース電位が(Vini-Vth)になるとオフになり、各画素20ごとの駆動トランジスタDRTのしきい値電圧Vthのばらつきがオフセットされる。
Next, the initialization transistor IST is turned on according to the potential of the initialization control scanning line IG. The gate of the drive transistor DRT is fixed to the initialization potential Vini via the initialization transistor IST. The
次に、映像信号書込動作期間では、発光制御トランジスタBCTがオフになり、初期化トランジスタISTがオフになり、書込トランジスタSSTがオンになる。映像信号Vsigが駆動トランジスタDRTのゲートに入力される。 Next, during the video signal writing operation period, the light emission control transistor BCT is turned off, the initialization transistor IST is turned off, and the writing transistor SST is turned on. The video signal Vsig is input to the gate of the drive transistor DRT.
次に、発光動作期間では、発光制御トランジスタBCTがオンになり、書込トランジスタSSTがオフになる。アノード電源線L1-VLから、発光制御トランジスタBCTを介して駆動トランジスタDRTにアノード電源電位PVDDが供給される。駆動トランジスタDRTは、ゲートソース間の電圧に応じた電流を、第1発光素子5VLに供給する。第1発光素子5VLは、この電流に応じた輝度で発光する。 Next, during the light emission operation period, the light emission control transistor BCT is turned on and the write transistor SST is turned off. The anode power supply potential PVDD is supplied from the anode power supply line L1-VL to the drive transistor DRT via the light emission control transistor BCT. The drive transistor DRT supplies a current according to the gate-source voltage to the first light emitting element 5VL. The first light emitting element 5VL emits light with a brightness according to this current.
なお、上述した図5に示す画素回路PICの構成はあくまで一例であり、適宜変更することができる。例えば1つの画素20での配線の数及びトランジスタの数は異なっていてもよい。
Note that the configuration of the pixel circuit PIC shown in FIG. 5 above is merely an example and can be modified as appropriate. For example, the number of wirings and the number of transistors in one
図5は、光源用の第2発光素子を駆動する画素回路を示す回路図である。図5に示すように、画素回路PIC-IRLは、アノード電源線L1-IRL、カソード電源線L10-IRL及び電流制御回路55を有する。光源用の第2発光素子5IR-Lのアノード端子52-IRLには、アノード電源線L1-IRLを介してアノード電源電位PVDD-IRL(第1電位)が供給される。光源用の第2発光素子5IR-Lのカソード端子53-IRLには、カソード電源線L10-IRLを介してカソード電源電位PVSS-IRL(第2電位)が供給される。これにより、光源用の第2発光素子5IR-Lは、順バイアス駆動される。
Figure 5 is a circuit diagram showing a pixel circuit that drives the second light-emitting element for the light source. As shown in Figure 5, the pixel circuit PIC-IRL has an anode power line L1-IRL, a cathode power line L10-IRL, and a
アノード電源線L1-IRLには、電流制御回路55が接続されている。電流制御回路55は、光源用の第2発光素子5IR-Lに供給される駆動信号(電流)を制御するための回路である。電流制御回路55は、例えば、図4に示す画素回路PICと同様に複数のトランジスタを備えた回路構成を採用することができる。ただし、電流制御回路55には、映像信号Vsigに換えて、検出制御用の信号が供給される。第2発光素子5IR-Lは、赤外光の第2光を出射し、画像表示用の第1光を出射しない。また、光源用の第2発光素子5IR-Lに供給されるアノード電源電位PVDD-IRL及びカソード電源電位PVSS-IRLは、それぞれ、図4に示す画素回路PICにおけるアノード電源電位PVDD-VL及びカソード電源電位PVSS-VLと共通の電位であってもよいし、異なる電位であってもよい。言い換えると、第2発光素子5IR-Lに接続されるアノード電源線L1-IRLは、第1発光素子5VLに接続されるアノード電源線L1-VLと異なる配線であっても良い。また、第2発光素子5IR-Lに接続されるカソード電源線L10-IRLは、第1発光素子5VLに接続されるカソード電源線L10-VLと異なる配線であっても良い。
A
図6は、検出用の第2発光素子を駆動する画素回路を示す回路図である。図6に示すように、画素回路PIC-IRSは、アノード電源線L1-IRS、カソード電源線L10-IRS、第3スイッチ素子SW3、第4スイッチ素子SW4、容量Ca及び信号出力線Loutを有する。検出用の第2発光素子5IR-Sのアノード端子52-IRSには、カソード電源線L10-IRSを介してカソード電源電位PVSS-IRS(第2電位)が供給される。検出用の第2発光素子5IR-Sのカソード端子53-IRSには、アノード電源線L1-IRSを介してアノード電源電位PVDD-IRS(第1電位)が供給される。これにより、検出用の第2発光素子5IR-Sは、逆バイアス駆動される。 Figure 6 is a circuit diagram showing a pixel circuit that drives the second light-emitting element for detection. As shown in Figure 6, the pixel circuit PIC-IRS has an anode power line L1-IRS, a cathode power line L10-IRS, a third switch element SW3, a fourth switch element SW4, a capacitance Ca, and a signal output line Lout. The anode terminal 52-IRS of the second light-emitting element for detection 5IR-S is supplied with a cathode power potential PVSS-IRS (second potential) via the cathode power line L10-IRS. The cathode terminal 53-IRS of the second light-emitting element for detection 5IR-S is supplied with an anode power potential PVDD-IRS (first potential) via the anode power line L1-IRS. As a result, the second light-emitting element for detection 5IR-S is reverse bias driven.
容量Caには、基準電位VRが供給される。駆動IC210からの制御信号に基づいて、第3スイッチ素子SW3がオン、第4スイッチ素子SW4がオフになると、検出用の第2発光素子5IRSと容量Caとが接続される。これにより、照射された第2光に応じた電流が第2発光素子5IR-Sから容量Caに流れる。この結果、容量Caに電荷が蓄積される。
A reference potential VR is supplied to the capacitance Ca. When the third switch element SW3 is turned on and the fourth switch element SW4 is turned off based on a control signal from the
駆動IC210からの制御信号に基づいて、第3スイッチ素子SW3がオフ、第4スイッチ素子SW4がオンになると、容量Caと信号出力線Loutとが接続される。容量Caに蓄積された電荷に応じて、信号出力線Loutに電流が流れる。表示装置1は、信号出力線Loutに接続される検出回路56を有する。検出回路56は、それぞれの検出用の第2発光素子5IR-Sに照射される第2光の光量に応じた信号を検出する回路である。検出回路56は、駆動IC210に含まれていてもよいし、基板10に接続された配線基板に設けられたICに含まれていてもよい。
When the third switch element SW3 is turned off and the fourth switch element SW4 is turned on based on a control signal from the driving
なお、検出用の第2発光素子5IR-Sに供給されるアノード電源電位PVDD-IRS及びカソード電源電位PVSS-IRSは、それぞれ、図4に示す画素回路PICにおけるアノード電源電位PVDD-VL及びカソード電源電位PVSS-VLと共通の電位であってもよいし、異なる電位であってもよい。また、第1発光素子5VLのカソード端子53-VLと検出用の第2発光素子5IR-Sのカソード端子53-IRSとが、共通のカソード電極22-VLに接続された場合、検出用の第2発光素子5IR-Sのカソード端子53-IRSに、第1電位として、図4に示すカソード電源電位PVSS-VLが供給される。この場合、検出用の第2発光素子5IR-Sのアノード端子52-IRSには、第2電位として、カソード電源電位PVSS-VLよりも低い電位が供給されればよい。言い換えると、第2発光素子5IR-Sに接続されるアノード電源線L1-IRSは、第1発光素子5VLに接続されるアノード電源線L1-VLと異なる配線であっても良い。また、第2発光素子5IR-Sに接続されるカソード電源線L10-IRSは、第1発光素子5VLに接続されるカソード電源線L10-VLと異なる配線であっても良い。 The anode power supply potential PVDD-IRS and the cathode power supply potential PVSS-IRS supplied to the second light-emitting element 5IR-S for detection may be the same potential as the anode power supply potential PVDD-VL and the cathode power supply potential PVSS-VL in the pixel circuit PIC shown in FIG. 4, or may be different potentials. In addition, when the cathode terminal 53-VL of the first light-emitting element 5VL and the cathode terminal 53-IRS of the second light-emitting element 5IR-S for detection are connected to a common cathode electrode 22-VL, the cathode power supply potential PVSS-VL shown in FIG. 4 is supplied as the first potential to the cathode terminal 53-IRS of the second light-emitting element 5IR-S for detection. In this case, a potential lower than the cathode power supply potential PVSS-VL may be supplied as the second potential to the anode terminal 52-IRS of the second light-emitting element 5IR-S for detection. In other words, the anode power line L1-IRS connected to the second light-emitting element 5IR-S may be a different wiring from the anode power line L1-VL connected to the first light-emitting element 5VL. Also, the cathode power line L10-IRS connected to the second light-emitting element 5IR-S may be a different wiring from the cathode power line L10-VL connected to the first light-emitting element 5VL.
次に、表示装置1の断面構成について説明する。図7は、図1のVII-VII’断面図である。図7に示すように、表示装置1において、発光素子5は、アレイ基板2の上に設けられる。図7では、第1発光素子5VL-R及び光源用の第2発光素子5IR-Lの断面構成を示しているが、第1発光素子5VL-Rについての説明は、第1発光素子5VL-G、5VL-Bにも適用できる。
Next, the cross-sectional configuration of the
アレイ基板2は、基板10、アノード電極21、対向電極24、接続電極24a、各種トランジスタ、各種配線及び各種絶縁膜を有する。基板10は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。なお、アノード電極21は、アノード電極21-VL、アノード電極21-IRL、アノード電極21-IRSを含み、以下の説明において、特に区別する必要が無い場合は、単にアノード電極21と記載する。また、アノード電極21-IRLと、アノード電極21-IRSとを区別する必要が無い場合は、単に第2発光素子IRに接続されるアノード電極21-IRと記載する。
The
なお、本明細書において、基板10の表面に垂直な方向において、基板10から発光素子5に向かう方向を「上側」又は単に「上」とする。また、発光素子5から基板10に向かう方向を「下側」又は単に「下」とする。また、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
In this specification, the direction perpendicular to the surface of the
基板10の上にアンダーコート膜31が設けられる。アンダーコート膜31、絶縁膜32から絶縁膜34及び絶縁膜36、37は、無機絶縁膜であり、例えば、酸化シリコン(SiO2)や窒化シリコン(SiN)等である。
An
駆動トランジスタDRTは、アンダーコート膜31の上に設けられる。なお、図6では、複数のトランジスタのうち、駆動トランジスタDRT及び書込トランジスタSSTを示しているが、画素回路PICに含まれる発光制御トランジスタBCT、初期化トランジスタIST及びリセットトランジスタRSTも、駆動トランジスタDRTと同様の積層構造を有する。また、光源用の第2発光素子5IR-Lに接続された電流制御回路55に含まれる駆動トランジスタDRT-IRLも、第1発光素子5VL-Rに接続された駆動トランジスタDRTと同様の構成である。さらに、第2発光素子5IRに接続されるスイッチ素子SW1、SW2、SW3、SW4も、第1発光素子5VLに接続された駆動トランジスタDRTと同様の構成である。また、周辺領域GAには、駆動回路12に含まれるトランジスタTrが設けられている。なお、以下の説明において、第1発光素子5VLの駆動トランジスタDRT-IVと光源用の第2発光素子5IR-Lの駆動トランジスタDRT-VLを区別して説明する必要がない場合には、単に駆動トランジスタDRTと表す。
The driving transistor DRT is provided on the
駆動トランジスタDRTは、半導体層25、第1ゲート電極26、第2ゲート電極27、ソース電極28及びドレイン電極29を有する。第1ゲート電極26は、アンダーコート膜31の上に設けられる。絶縁膜32は、第1ゲート電極26を覆ってアンダーコート膜31の上に設けられる。半導体層25は、絶縁膜32の上に設けられる。半導体層25は、例えば、ポリシリコンが用いられる。ただし、半導体層25は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン等であってもよい。
The drive transistor DRT has a
絶縁膜33は、半導体層25を覆って絶縁膜32の上に設けられる。第2ゲート電極27は、絶縁膜33の上に設けられる。半導体層25において、第1ゲート電極26と第2ゲート電極27とに挟まれた部分にチャネル領域25aが設けられる。なお、駆動トランジスタDRTとして、n型TFTのみ示しているが、p型TFTを同時に形成しても良い。
The insulating
また、第2ゲート電極27と同層に第1配線27aが設けられる。第1ゲート電極26、第2ゲート電極27及び第1配線27aは、例えば、アルミニウム(Al)、銅(Cu)、銀(Ag)、モリブデン(Mo)又はこれらの合金膜で構成されている。駆動トランジスタDRTは、第1ゲート電極26及び第2ゲート電極27が設けられたデュアルゲート構造である。ただし、これに限定されず、駆動トランジスタDRTは、第1ゲート電極26のみが設けられたボトムゲート構造でもよく、第2ゲート電極27のみが設けられたトップゲート構造でもよい。
In addition, the
ソース電極28及びドレイン電極29は、絶縁膜33、34に設けられたコンタクトホールを介して、半導体層25に接続される。ソース電極28及びドレイン電極29は、例えば、チタンとアルミニウムとの積層構造であるTiAlTi又はTiAlの積層膜で構成されている。
The
絶縁膜34を介して対向する第1配線27aとソース電極28とで、容量Cs1が形成される。また、容量Cs1は、絶縁膜32を介して対向する半導体層25と第1配線27aとで形成される容量も含む。
The capacitance Cs1 is formed by the
なお、図7では、画素回路PIC、画素回路PIV-IRL、及び、画素回路PIC-IRSに含まれる複数のトランジスタのうち駆動トランジスタDRTの構成について説明したが、書込トランジスタSST等の画素回路PIC等に含まれるトランジスタ及び周辺領域GAに設けられたトランジスタTrも駆動トランジスタDRTと同様の断面構成であり、詳細な説明は省略する。 Note that in FIG. 7, the configuration of the drive transistor DRT among the multiple transistors included in the pixel circuit PIC, pixel circuit PIV-IRL, and pixel circuit PIC-IRS is described, but the transistors included in the pixel circuit PIC, such as the write transistor SST, and the transistor Tr provided in the peripheral area GA also have the same cross-sectional configuration as the drive transistor DRT, and detailed description thereof will be omitted.
絶縁膜35は、駆動トランジスタDRTを覆って絶縁膜34の上に設けられる。絶縁膜35は、感光性アクリル等の有機材料が用いられる。絶縁膜35は、平坦化膜であり、駆動トランジスタDRTや各種配線により形成される凹凸を平坦化することができる。
The insulating
絶縁膜35の上に、対向電極24、絶縁膜36、アノード電極21、絶縁膜37の順に積層される。対向電極24は、例えばITO(Indium Tin Oxide)等の透光性を有する導電性材料で構成される。対向電極24と同層に接続電極24aが設けられる。接続電極24aは、コンタクトホールの底部でソース電極28と接続される。
On top of the insulating
アノード電極21は、絶縁膜36に設けられたコンタクトホールを介して接続電極24a及びソース電極28と電気的に接続される。これにより、アノード電極21は、駆動トランジスタDRTと電気的に接続される。アノード電極21は、例えば、モリブデン(Mo)、アルミニウム(Al)の積層構造としている。なお、アノード電極21は、モリブデン、チタンのいずれか1つ以上を含む金属若しくは合金、又は、透光性導電材料であってもよい。
The
絶縁膜36を介して対向するアノード電極21と対向電極24との間に容量Cs2が形成される。絶縁膜37は、アノード電極21の周縁部を覆っており、隣り合う画素20のアノード電極21を絶縁する。
A capacitance Cs2 is formed between the
絶縁膜37は、アノード電極21と重なる位置に、発光素子5を実装するための開口を有する。絶縁膜37の開口の大きさは、発光素子5の実装工程における実装ズレ量等を考慮し、発光素子5よりも大きい面積の開口とする。なお、アノード端子52は、アノード端子52-VL、アノード端子52-IRL、アノード端子52-IRSを含み、以下の説明において、特に区別する必要が無い場合は、単にアノード端子52と記載する。なお、アノード端子52-IRLとアノード端子52-IRSとを区別する必要が無い場合は、単にアノード端子52-IRと記載する。また、カソード端子53は、カソード端子53-VL、カソード端子53-IRL、カソード端子53-IRSを含み、以下の説明において、特に区別する必要が無い場合は、単にカソード端子53と記載する。なお、カソード端子53-IRLとカソード端子53IRSとを区別する必要が無い場合は、単にアノード端子53-IRと記載する。
The insulating
第1発光素子5VLは、アノード端子52-VLがアノード電極21-VLに接するように実装される。アノード電極21-VLは、第1発光素子5VLのアノード端子52-VLにアノード電源電位PVDD-VLを供給する。また、光源用の第2発光素子5IR-L及び検出用の第2発光素子5IR-Sも、アノード端子52-IRL、52-IRSがアノード電極21-IRL、-IRSにそれぞれ接するように実装される。検出用の第2発光素子5IR-Sは、光源用の第2発光素子5IR-Lと逆向きに実装されてもよい。つまり、カソード端子53がアノード電極21に接するように実装されて、逆バイアス駆動されてもよい。
The first light-emitting element 5VL is mounted so that the anode terminal 52-VL is in contact with the anode electrode 21-VL. The anode electrode 21-VL supplies the anode power supply potential PVDD-VL to the anode terminal 52-VL of the first light-emitting element 5VL. The second light-emitting element 5IR-L for light source and the second light-emitting element 5IR-S for detection are also mounted so that the anode terminals 52-IRL and 52-IRS are in contact with the anode electrodes 21-IRL and -IRS, respectively. The second light-emitting element 5IR-S for detection may be mounted in the opposite direction to the second light-emitting element 5IR-L for light source. In other words, it may be mounted so that the
発光素子5は、半導体層51、アノード端子52及びカソード端子53を有する。半導体層51は、n型クラッド層、活性層及びp型クラッド層が積層された構成を採用することができる。半導体層51は、例えば、窒化ガリウム(GaN)、アルミニウムインジウムガリウムリン(AlInGaP)あるいはアルミニウムガリウムヒ素(AlGaAs)あるいはガリウムヒ素リン(GaAsP)、ガリウムヒ素(GaAs)等の化合物半導体が用いられる。半導体層51は、第1発光素子5VL及び第2発光素子5IRごとに異なる材料が用いられてもよい。また、活性層として、高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造(MQW構造)が採用されてもよい。
The light-emitting
複数の発光素子5の間に素子絶縁膜38が設けられる。素子絶縁膜38は樹脂材料で形成される。素子絶縁膜38は、少なくとも発光素子5の側面を覆っており、発光素子5のカソード端子53の上には、素子絶縁膜38が設けられていない。素子絶縁膜38の上面と、カソード端子53の上面とが同一面を形成するように、素子絶縁膜38は平坦に形成される。ただし、素子絶縁膜38の上面の位置は、カソード端子53の上面の位置と異なっていてもよい。
An
カソード電極22は、複数の発光素子5及び素子絶縁膜38を覆って、複数の発光素子5に電気的に接続される。より具体的には、カソード電極22は、素子絶縁膜38の上面と、第1発光素子5VL及び第2発光素子5IRのカソード端子53の上面とに亘って設けられる。カソード電極22は、例えばITO等の透光性を有する導電性材料が用いられる。これにより、発光素子5からの出射光を効率よく外部に取り出すことができる。なお、検出用の第2発光素子5IR-Sでは、アノード端子52-IRSにカソード電極22-IRSが接続され、カソード端子53-IRSにアノード電極21-IRSが接続されてもよい。なお、カソード電極22は、カソード電極22-VL、カソード電極22-IRL、カソード電極22-IRSを含み、以下の説明において、特に区別する必要が無い場合は、単にカソード電極22と記載する。また、カソード電極22-IRLと、カソード電極22-IRSとを区別する必要が無い場合は、単に第2発光素子IRに接続されるカソード電極22-IRと記載する。カソード電極22は、絶縁層を介して積層された複数の導電層からなり、カソード電極22-VLとカソード電極IRLは異なる導電層で形成され、電気的に絶縁されていても良い。
The
カソード電極22は、表示領域AAの外側に設けられたコンタクトホールH11を介して、アレイ基板2側に設けられたカソード配線14と接続される。具体的には、コンタクトホールH11は、素子絶縁膜38及び絶縁膜35に設けられ、コンタクトホールH11の底面にカソード配線14が設けられる。カソード配線14は、絶縁膜34の上に設けられる。つまり、カソード配線14は、ソース電極28、ドレイン電極29と同層に設けられ、同じ材料で形成される。カソード電極22は、表示領域AAから周辺領域GAまで連続して設けられ、コンタクトホールH11の底部でカソード配線14と接続される。
The
カソード電極22の上に黒色部材23が設けられている。黒色部材23は、例えばアノード電極21よりも光の反射率が小さい材料で構成された低反射膜である。黒色部材23は、黒色に着色された樹脂材料や、カーボン又は薄膜干渉により黒色を呈する金属又は金属酸化物が用いられる。
A
黒色部材23には、第1発光素子5VLと重なる領域に第2開口OP2が設けられる。つまり、第2開口OP2において、第1発光素子5VLの上側では、カソード電極22と接着層85とが接している。第2開口OP2の周辺の部分では、カソード電極22の上に設けられた黒色部材23と、接着層85とが接している。第1発光素子5VLから出射された光は、第2開口OP2を通って表示面側に進行し、表示画像として表示される。
A second opening OP2 is provided in the
また、第1発光素子5VLから側方又は下側に向けて出射された光は、アレイ基板2の各種配線で反射される。アレイ基板2で反射された光は、黒色部材23により遮蔽され、表示面側に反射光が出射することを抑制できる。また、表示面から入射する外光は、黒色部材23により吸収され、アレイ基板2への侵入が抑制される。これにより、反射光が観察者に視認されることを抑制できる。このため、表示装置1は、画素20間の光の混色や、意図しない不要な光が表示面から出射することを抑制することができるので、表示画像の品位の低下を抑制することができる。
In addition, the light emitted from the first light-emitting element 5VL to the side or downward is reflected by various wirings of the
第2発光素子5IRと重なる領域では、カソード電極22に第1開口OP1が設けられ、黒色部材23に第2開口OP2が設けられる。第2開口OP2は、第1開口OP1と重なる領域に設けられる。カソード電極22は、カソード端子53の周縁部分に接続される。接着層85は、第1開口OP1及び第2開口OP2により形成される段差に沿って設けられ、第2発光素子5IRの上側では、カソード端子53と接着層85とが接している。
In the region overlapping with the second light-emitting element 5IR, a first opening OP1 is provided in the
このような構成により、光源用の第2発光素子5IR-Lから出射された赤外光領域の第2光は、カソード電極22及び黒色部材23を介さずに、第1開口OP1及び第2開口OP2を通って表示面側に進行する。また、指Fin等で反射された第2光は、第1開口OP1及び第2開口OP2を通って検出用の第2発光素子5IR-Sに入射する。これにより、赤外光領域の第2光が、ITO等で形成されるカソード電極22を通って光源用の第2発光素子5IR-Lから出射される場合に比べて、指Finに入射する第2光の強度の低下を抑制できる。又は、検出用の第2発光素子5IR-Sにおいて、カソード電極22を通って第2光が入射する場合に比べて、検出用の第2発光素子5IR-Sに入射する第2光の強度の低下を抑制できる。
With this configuration, the second light in the infrared region emitted from the second light-emitting element 5IR-L for the light source proceeds to the display surface side through the first opening OP1 and the second opening OP2 without passing through the
カソード電極22及び黒色部材23の上には、接着層85を介して円偏光板7が設けられる。言い換えると、基板10に垂直な方向で、複数の発光素子5は、基板10と円偏光板7との間に設けられる。円偏光板7は、例えば、直線偏光板と、直線偏光板の一方の面側に設けられる1/4位相差板(1/4波長板ともいう)と、を備える。直線偏光板よりも1/4位相差板の方が、基板10に近い位置に設けられる。
A
例えば、外光(入射光)は直線偏光板を通過することにより、直線偏光に変更される。直線偏光は1/4位相差板を通過することにより、円偏光に変更される。円偏光は、検出電極Rxやアレイ基板2の配線で反射して、入射光と逆回りの円偏光(反射光)になる。反射光は、再び1/4位相差板を通過することにより、入射時と直交した直線偏光となり、直線偏光板に吸収される。これにより、表示装置1では、外光の反射が抑制される。
For example, external light (incident light) is changed to linearly polarized light by passing through a linear polarizer. The linearly polarized light is changed to circularly polarized light by passing through a quarter-wave plate. The circularly polarized light is reflected by the detection electrodes Rx and the wiring on the
図8は、複数の画素及びカソード電極を示す平面図である。なお、図8では、黒色部材23に斜線を付けて示している。図8に示すように、黒色部材23は、隣り合う複数の画素20の間に亘って連続して設けられる。第2開口OP2が設けられた領域に、第1発光素子5VL-R、5VL-G、5VL-B及び第2発光素子5IRがそれぞれ設けられる。平面視での第2開口OP2の面積は、各発光素子5の面積よりも大きい。平面視での第2開口OP2の面積は、少なくとも各発光素子5の上面の面積よりも大きい。
Figure 8 is a plan view showing a number of pixels and a cathode electrode. Note that in Figure 8, the
また、第2発光素子5IRと重なる領域において、平面視での第2開口OP2の面積は、カソード電極22の第1開口OP1の面積よりも大きい。言い換えると、第2開口OP2の第1方向Dxの幅は、第1開口OP1の第1方向Dxの幅よりも大きい。また、第2開口OP2の第2方向Dyの幅は、第1開口OP1の第2方向Dyの幅よりも大きい。
In addition, in the region overlapping with the second light-emitting element 5IR, the area of the second opening OP2 in a plan view is larger than the area of the first opening OP1 of the
このような構成により、光源用の第2発光素子5IR-Lから出射された第2光の取り出し効率を向上させることができる。また、指Finで反射された第2光が、複数の検出用の第2発光素子5IR-Sごとに分離されて入射するので、画素20間のクロストークを抑制することができる。よって、表示装置1は、検出の高精細化を図ることができる。
This configuration can improve the extraction efficiency of the second light emitted from the second light-emitting element 5IR-L used as a light source. In addition, since the second light reflected by the finger Fin is separated and incident on each of the multiple second light-emitting elements 5IR-S used for detection, crosstalk between the
なお、表示装置1の構成は、適宜変更することができる。例えば、図7、図8に示すカソード電極22の第1開口OP1が設けられず、第2発光素子5IRの上面にも連続してカソード電極22が設けられていてもよい。
The configuration of the
以上説明したように、表示装置1は、基板10と、複数の画素群Pix(画素)と、複数の画素群Pixの各々に設けられた複数の第1発光素子5VL(第1無機発光素子)及び複数の第2発光素子5IR(第2無機発光素子)と、を有する。第1発光素子5VL及び第2発光素子5IRは、それぞれアノード端子52とカソード端子53とを有する。第1発光素子VLは、可視光領域の第1光を出射し、第2発光素子5IRは、赤外光領域の第2光を出射する。
As described above, the
これによれば、表示装置1は、第2発光素子5IRから赤外光領域の第2光を出射することで、第2光に基づいて生体情報の検出を行うことができる。画像の表示を行う複数の第1発光素子5VLとは別に第2発光素子5IRが設けられており、赤外光領域の第2光は、観察者に視認されないので、表示装置1は、生体情報の検出による表示画像の品位の低下を抑制できる。
With this, the
また、表示装置1は、第2発光素子5IRから出射された第2光に加え、第1発光素子5VLから出射された可視光の第1光を、生体情報の検出の検出に用いてもよい。例えば、表示装置1は、指紋の検出の際に第1光を照射し、静脈パターンの検出の際に第2光を照射することができる。これにより、表示装置1は、適切に種々の生体情報を検出することができる。
The
(第2実施形態)
図9は、第2実施形態に係る表示装置において、第2無機発光素子を駆動する画素回路を示す回路図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
Second Embodiment
9 is a circuit diagram showing a pixel circuit for driving the second inorganic light-emitting element in the display device according to the second embodiment. In the following description, the same components as those described in the above embodiment are denoted by the same reference numerals, and duplicated description will be omitted.
第1実施形態では、複数の第2発光素子5IRについて、画素群Pixごとに駆動を異ならせる場合を説明した。つまり、第1実施形態では、光源用の第2発光素子5IR-Lと検出用の第2発光素子5IR-Sとを画素群Pixごとに配置する場合を説明した。これに限定されず、第2実施形態に係る表示装置1Aでは、1つの第2発光素子5IRについて、時分割で駆動を異ならせることができる。
In the first embodiment, a case has been described in which the driving of multiple second light-emitting elements 5IR is made different for each pixel group Pix. In other words, in the first embodiment, a case has been described in which a second light-emitting element 5IR-L for light source and a second light-emitting element 5IR-S for detection are arranged for each pixel group Pix. This is not limited to the above, and in the
図9に示すように、画素回路PIC-IRは、アノード電源線L1-IR、カソード電源線L10-IR、電源線切り換え回路57及び検出切り換え回路58を有する。電源線切り換え回路57は、第1スイッチ素子SW1と、第2スイッチ素子SW2とを有する。アノード電源線L1-IRは、第2発光素子5IRにアノード電源電位PVDD-IR(第1電位)を供給する。カソード電源線L10-IRは、第2発光素子5IRにカソード電源電位PVSS-IR(第2電位)を供給する。第1スイッチ素子SW1は、アノード電源線L1-IR及びカソード電源線L10-IRと、第2発光素子5IRのアノード端子52との接続を切り換える。第2スイッチ素子SW2は、アノード電源線L1-IR及びカソード電源線L10-IRと、第2発光素子5IRのカソード端子53-IRとの接続を切り換える。なお、検出切り換え回路58の第3スイッチ素子SW3、第4スイッチ素子SW4及び容量Caの構成は、図6に示す画素回路PIC-IRと同様である。
As shown in FIG. 9, the pixel circuit PIC-IR has an anode power line L1-IR, a cathode power line L10-IR, a power
第2発光素子5IRを光源として用いる場合には、第1スイッチ素子SW1は、駆動IC210からの制御信号に基づいて、アノード電源線L1-IRと、第2発光素子5IRのアノード端子52-IRとを接続状態とする。言い換えると、第1スイッチ素子SW1は、カソード電源線L10-IRと、第2発光素子5IRのアノード端子52-IRとを非接続状態とする。
When the second light-emitting element 5IR is used as a light source, the first switch element SW1 connects the anode power line L1-IR and the anode terminal 52-IR of the second light-emitting element 5IR based on a control signal from the
また、第2スイッチ素子SW2は、駆動IC210からの制御信号に基づいて、カソード電源線L10-IRと、第2発光素子5IRのカソード端子53-IRとを接続状態とする。言い換えると、第2スイッチ素子SW2は、アノード電源線L1-IRと、第2発光素子5IRのカソード端子53-IRとを非接続状態とする。
The second switch element SW2 also connects the cathode power line L10-IR to the cathode terminal 53-IR of the second light-emitting element 5IR based on a control signal from the
これにより、第2発光素子5IRは、アノード端子52-IRにアノード電源電位PVDD-IR(第1電位)が供給され、カソード端子53-IRにカソード電源電位PVSS-IR(第2電位)が供給される。すなわち、第2発光素子5IRは、順バイアス駆動されて、電流制御回路55を介して駆動信号(電流)が供給される。第2発光素子5IRは、電流制御回路55から供給された電流により第2光を出射する。
As a result, the second light-emitting element 5IR is supplied with an anode power supply potential PVDD-IR (first potential) at the anode terminal 52-IR and a cathode power supply potential PVSS-IR (second potential) at the cathode terminal 53-IR. In other words, the second light-emitting element 5IR is forward bias driven and a drive signal (current) is supplied via the
この場合、検出切り換え回路58の第3スイッチ素子SW3はオフとなり、第2発光素子5IRからの電流は、容量Ca及び検出回路56には流れない。これにより、第2発光素子5IRは、光源用の第2発光素子5IR-Lとして動作する。
In this case, the third switch element SW3 of the
第2発光素子5IRを検出用センサとして用いる場合には、第1スイッチ素子SW1は、駆動IC210からの制御信号に基づいて、カソード電源線L10-IRと、第2発光素子5IRのアノード端子52-IRとを接続状態とする。言い換えると、第1スイッチ素子SW1は、アノード電源線L1-IRと、第2発光素子5IRのアノード端子52-IRとを非接続状態とする。
When the second light-emitting element 5IR is used as a detection sensor, the first switch element SW1 connects the cathode power line L10-IR and the anode terminal 52-IR of the second light-emitting element 5IR based on a control signal from the
また、第2スイッチ素子SW2は、駆動IC210からの制御信号に基づいて、アノード電源線L1-IRと、第2発光素子5IRのカソード端子53-IRとを接続状態とする。言い換えると、第2スイッチ素子SW2は、カソード電源線L10-IRと、第2発光素子5IRのカソード端子53-IRとを非接続状態とする。
The second switch element SW2 also connects the anode power line L1-IR to the cathode terminal 53-IR of the second light-emitting element 5IR based on a control signal from the
これにより、第2発光素子5IRは、カソード端子53-IRにアノード電源電位PVDD-IR(第1電位)が供給され、アノード端子52-IRにカソード電源電位PVSS-IR(第2電位)が供給される。すなわち、第2発光素子5IRは、逆バイアス駆動されて、照射された第2光に応じた電流を検出切り換え回路58に出力する。検出切り換え回路58は、上述した動作により、第2発光素子5IRからの電流を検出回路56に出力する。これにより、第2発光素子5IRは、検出用の第2発光素子5IR-Sとして動作する。
As a result, the second light-emitting element 5IR is supplied with the anode power supply potential PVDD-IR (first potential) at the cathode terminal 53-IR and the cathode power supply potential PVSS-IR (second potential) at the anode terminal 52-IR. That is, the second light-emitting element 5IR is reverse bias driven and outputs a current corresponding to the irradiated second light to the
第2実施形態に係る表示装置1Aは、画素回路PIC-IRの第1スイッチ素子SW1及び第2スイッチ素子SW2の動作により、単一の第2発光素子5IRを、時分割で光源用の第2発光素子5IR-Lと検出用の第2発光素子5IR-Sとに切り換えることができる。
The
図10は、第1検出モードと第2検出モードを説明するための説明図である。図11は、第2検出モードの複数の第2発光素子の配列を示す平面図である。図10に示すように、表示装置1Aは、第1検出モードM1と、第2検出モードM2とを時分割で切り換えて実行することができる。第1検出モードM1と、第2検出モードM2とで、光源用の第2発光素子5IR-L及び検出用の第2発光素子5IR-Sの数が異なる。
Figure 10 is an explanatory diagram for explaining the first detection mode and the second detection mode. Figure 11 is a plan view showing an arrangement of multiple second light-emitting elements in the second detection mode. As shown in Figure 10, the
第1検出モードM1は、表示面に接触又は近接する指Finの生体情報を検出する検出動作である。第1検出モードM1では、光源用の第2発光素子5IR-Lから出射された出射光Liが、表示面に接触又は近接する指Finで反射される。検出用の第2発光素子5IR-Sは、反射光Lrを検出することで、指Finの生体情報を検出することができる。第2検出モードM2は、表示面から離れた非接触状態の指Finを検出する検出動作である。第2検出モードM2では、光源用の第2発光素子5IR-Lから出射された出射光Liが、表示面から離れた位置の指Finで反射される。検出用の第2発光素子5IR-Sは、反射光Lrを検出することで、非接触状態の指Finの位置や、ジェスチャーを検出する。第2検出モードM2は、ホバー検出とも呼ばれる。 The first detection mode M1 is a detection operation that detects biometric information of a finger Fin in contact with or close to the display surface. In the first detection mode M1, the emitted light Li emitted from the second light-emitting element 5IR-L for the light source is reflected by the finger Fin in contact with or close to the display surface. The second light-emitting element 5IR-S for detection can detect the biometric information of the finger Fin by detecting the reflected light Lr. The second detection mode M2 is a detection operation that detects a finger Fin in a non-contact state away from the display surface. In the second detection mode M2, the emitted light Li emitted from the second light-emitting element 5IR-L for the light source is reflected by the finger Fin at a position away from the display surface. The second light-emitting element 5IR-S for detection detects the position of the finger Fin in a non-contact state and a gesture by detecting the reflected light Lr. The second detection mode M2 is also called hover detection.
第1検出モードM1では、各画素群Pixの画素回路PIC-IRが各第2発光素子IRを駆動することにより、例えば、図3に示した光源用の第2発光素子5IR-L及び検出用の第2発光素子5IR-Sの配置関係となる。図3に示す第1検出モードM1では、光源用の第2発光素子5IR-Lと検出用の第2発光素子5IR-Sとが交互に配列される。これにより、表示装置1Aは、検出用の第2発光素子5IR-Sの配置間隔を小さくすることができ、指紋や静脈パターン等の生体情報を高精細に検出することができる。
In the first detection mode M1, the pixel circuit PIC-IR of each pixel group Pix drives each second light-emitting element IR, resulting in, for example, the arrangement relationship of the second light-emitting element 5IR-L for light source and the second light-emitting element 5IR-S for detection shown in FIG. 3. In the first detection mode M1 shown in FIG. 3, the second light-emitting element 5IR-L for light source and the second light-emitting element 5IR-S for detection are arranged alternately. This allows the
第2検出モードM2では、各画素群Pixの画素回路PIC-IRが各第2発光素子IRを駆動することにより、例えば、図11に示すように、1つの検出用の第2発光素子5IR-Sの周囲を囲んで複数の光源用の第2発光素子5IR-Lが配置される。図11では、画素群Pix-5が光源用の第2発光素子5IR-Lを有し、画素群Pix-1から画素群Pix-4及び画素群Pix-6から画素群Pix-9が検出用の第2発光素子5IR-Sを有する、つまり、図11では、1つの光源用の第2発光素子5IR-Lに対して8つの検出用の第2発光素子5IR-Sが設けられる。言い換えると、第2検出モードM2において、光源用の第2発光素子5IR-Lの数に対する検出用の第2発光素子5IR-Sの数の割合が、第1検出モードM1よりも大きい。 In the second detection mode M2, the pixel circuit PIC-IR of each pixel group Pix drives each second light-emitting element IR, so that, for example, as shown in FIG. 11, a plurality of second light-emitting elements 5IR-L for light sources are arranged around one second light-emitting element 5IR-S for detection. In FIG. 11, the pixel group Pix-5 has the second light-emitting element 5IR-L for light sources, and the pixel groups Pix-1 to Pix-4 and the pixel groups Pix-6 to Pix-9 have the second light-emitting element 5IR-S for detection. In other words, in the second detection mode M2, the ratio of the number of second light-emitting elements 5IR-S for detection to the number of second light-emitting elements 5IR-L for light sources is greater than in the first detection mode M1.
これにより、図10に示すように、第2検出モードM2において、指Finが表示装置1Aの表示面から離れて位置しており、指Finから反射した反射光Lrの強度が小さい場合であっても、第1検出モードM1に比べて多くの検出用の第2発光素子5IR-Sで反射光Lrを検出することができる。これにより、検出用の第2発光素子5IR-Sの検出感度を全体として向上させることができ、良好にホバー検出を行うことができる。
As a result, as shown in FIG. 10, in the second detection mode M2, even if the finger Fin is positioned away from the display surface of the
また、表示装置1Aは、画素群Pixごとに光源用の第2発光素子5IR-Lと、検出用の第2発光素子5IR-Sとを切り換えることができる。つまり、図3及び図11に示す配置関係に限定されず、光源用の第2発光素子5IR-Lと、検出用の第2発光素子5IR-Sとの配置の自由度を向上できる。表示装置1Aは、検出する各種生体情報に応じて、光源用の第2発光素子5IR-Lと、検出用の第2発光素子5IR-Sとの割合を異ならせてもよい。また、表示装置1Aは、表示領域AAのうち、指Finと重なる領域において、光源用の第2発光素子5IR-Lと、検出用の第2発光素子5IR-Sと、を駆動させて、指Finと重ならない画素群Pixでは、第2発光素子5IRの駆動を停止してもよい。
The
図12は、第1検出モードの検出期間と、第2検出モードの検出期間との関係の一例を説明するための説明図である。表示装置1Aは、第1検出モードM1及び第2検出モードM2を、時分割でどのように配置してもよい。
Figure 12 is an explanatory diagram for explaining an example of the relationship between the detection period of the first detection mode and the detection period of the second detection mode. The
例えば、図12に示すように、表示装置1Aは、非表示期間NDにおいて、第2検出モードM2を繰り返し実行し、フレーム期間1Fにおいて、第1検出モードM1と第2検出モードM2とを交互に実行してもよい。非表示期間NDは、第1発光素子5VLを非点灯状態(OFF)とし、画像の表示を停止する期間である。非表示期間NDは、例えば、表示装置1Aの電源が停止している期間や、所定の期間入力操作がない場合に、表示を停止するスリープモードの期間を含む。
For example, as shown in FIG. 12, the
表示装置1Aは、非表示期間NDにおいて第2検出モードM2を実行する。具体的には、表示装置1Aは、光源用の第2発光素子5IR-Lを点灯し、検出用の第2発光素子5IR-Sからの信号に基づいて、指Finの近接を検出する。指Finが存在しない場合、表示装置1Aは、非表示期間NDを継続し、指Finが近接状態の場合、表示装置1Aは、画像の表示を行うフレーム期間1Fを実行する。
The
フレーム期間1Fにおいて、表示装置1Aは、第1発光素子5VLを点灯し画像の表示を行う。光源用の第2発光素子5IR-Lは、赤外光領域の第2光を出射するので、フレーム期間1Fと重なる期間に、第1検出モードM1及び第2検出モードM2の検出を行うことができる。この場合、光源用の第2発光素子5IR-Lから出射された第2光は、観察者に視認されないので、表示画像の品位の低下を抑制できる。
During
図12では、フレーム期間1Fにおいて、第1検出モードM1及び第2検出モードM2を交互に実行しているが、これに限定されない。第1検出モードM1と第2検出モードM2との配置は適宜変更することができる。例えば、表示装置1Aは、第2検出モードM2の検出を所定期間ごとに繰り返し実行し、指Finの近接又は接触が検出された場合に第1検出モードM1の検出に移行して生体情報の検出を行ってもよい。
In FIG. 12, the first detection mode M1 and the second detection mode M2 are alternately executed during
(第3実施形態)
図13は、第3実施形態に係る表示装置を示す断面図である。図13に示すように、第3実施形態の表示装置1Bにおいて、第2発光素子5IRの上側に集光レンズ81が設けられる。より具体的には、集光レンズ81は、カソード電極22及び黒色部材23の上側において、第2発光素子5IRのカソード端子53-IRと重なる領域に設けられ、カソード電極22の第1開口OP1及び黒色部材23の第2開口OP2を覆って設けられる。集光レンズ81の下面は、第2開口OP2の周縁部分で黒色部材23およびカソード電極22-IRおよびカソード端子53-IRに接する。接着層85は、集光レンズ81を覆ってカソード電極22-IR及び黒色部材23の上に設けられる。
Third Embodiment
13 is a cross-sectional view showing a display device according to the third embodiment. As shown in FIG. 13, in the
光源用の第2発光素子5IR-Lから出射された第2光は、集光レンズ81を通って表示面側に進行する。これにより、光源用の第2発光素子5IR-Lから出射された第2光の拡がりが抑制され、第3方向Dzでの第2光の強度を高めることができる。この結果、第2検出モードM2において、光源用の第2発光素子5IR-Lは、離れた位置の指Finまで良好に第2光を照射することができる。
The second light emitted from the second light-emitting element 5IR-L used as a light source passes through the
また、第1発光素子5VLの上側であって、第1発光素子5VLと重ならない領域に、構造体82が設けられる。構造体82は、第2開口OP2と重ならない領域で、黒色部材23の上に設けられる。構造体82の高さは、集光レンズ81の高さと同一である。1つの画素群Pixにおいて、第2発光素子5IRが設けられた領域と、第1発光素子5VLが設けられた画素20の領域との高さの差を抑制することができる。これにより、構造体82を設けることで、集光レンズ81とカソード電極22及び黒色部材23とで形成される段差を緩和することができる。
A
また、構造体82は、例えば、黒色に着色された樹脂材料等の黒色部材により構成されていてもよい。この場合、各第1発光素子5VLから出射された第1光のうち、斜め方向に出射される第1光が構造体82により吸収される。これにより、表示装置1Bは、各画素20の光の混色を抑制することができ、表示画像の品位の低下を抑制することができる。
The
なお、構造体82は、集光レンズ81により形成される段差を緩和することができればよく、平面視での形状、数、配置は特に限定されない。画素20ごとに複数の構造体82が配置されていてもよいし、壁状の構造体82が画素20を囲むように配置されていてもよい。
The
(第4実施形態)
図14は、第4実施形態に係る表示装置を示す断面図である。図14に示すように、第4実施形態の表示装置1Cは、さらに、第2検出装置6を備える。第2検出装置6は、カソード電極22及び黒色部材23の上に、接着層84を介して接着される。また、第2検出装置6の上には、接着層86を介して円偏光板7が接着される。つまり、第2検出装置6は、第1発光素子5VL及び第2発光素子5IRの上側に設けられ、第3方向Dzにおいて、アレイ基板2、第1発光素子5VL及び第2発光素子5IR、第2検出装置6、円偏光板7の順に積層される。
Fourth Embodiment
14 is a cross-sectional view showing a display device according to the fourth embodiment. As shown in FIG. 14, the
第2検出装置6は、例えば、複数の電極を有する静電容量方式のタッチパネルである。又は、第2検出装置6は、例えばタッチセンサ付きフィルムであってもよい。第2検出装置6は、センサ基板60と、複数の電極(複数の駆動電極Tx及び複数の検出電極Rx)と、絶縁膜61、62とを有する。第3方向Dzにおいて、センサ基板60、駆動電極Tx、絶縁膜61、検出電極Rx、絶縁膜62の順に積層される。
The
センサ基板60は、可視光を透過可能な透光性を有する基板であって、例えば、ガラス基板である。又は、センサ基板60は、ポリイミド等の樹脂で構成された透光性の樹脂基板又は樹脂フィルムであってもよい。第2検出装置6は、透光性を有するセンサである。
The
駆動電極Txは、ITO等の透光性を有する導電体であり、表示領域AAに配置される。駆動電極Txは、周辺領域GAに設けられた配線TXLを介して表示装置1Cの端子部に接続される。駆動電極Txは、端子部を介して第2駆動信号が供給される。
The drive electrode Tx is a light-transmitting conductor such as ITO, and is arranged in the display area AA. The drive electrode Tx is connected to a terminal portion of the
検出電極Rxは、例えば、金属細線で構成される。検出電極Rxは、平面視で、駆動電極Txと交差して設けられる。検出電極Rxは、配線TXLとは異なる層に配置される他の配線を介して表示装置1Cの端子部に接続される。なお、駆動電極Tx及び検出電極RxがITO等の透光性を有する導電体で構成されてもよく、駆動電極Tx及び検出電極Rxが金属細線で構成されてもよい。また、駆動電極Tx及び検出電極Rxは、黒色の導電体を含んで構成されてもよい。この場合、駆動電極Tx及び検出電極Rxは、外光の反射を抑制することができる。
The detection electrode Rx is, for example, composed of a thin metal wire. The detection electrode Rx is arranged to intersect with the drive electrode Tx in a planar view. The detection electrode Rx is connected to the terminal portion of the
第2検出装置6の検出電極Rxは、駆動電極Txに供給された第2駆動信号に基づき、指Fin等の外部物体の近接又は接触に伴い変化する第2検出信号を出力する。なお、第2検出装置6は、相互静電容量方式のタッチ検出に限定されない。第2検出装置6は、自己静電容量方式のタッチ検出を実行してもよい。この場合、第2検出装置6は、駆動電極Tx及び検出電極Rxの代わりに検出電極Sxを有し、検出電極Sxに第2駆動信号が供給され、検出電極Sxから第2検出信号が出力される。言い換えると、検出電極Sxは、駆動電極Txと検出電極Rxの両方の機能を兼ねる。なお、検出電極Sxは、例えば、マトリクス状に配置された電極であり、透光性導電体もしくは金属材料で形成される。
The detection electrode Rx of the
検出電極Rx及び駆動電極Txは、第2発光素子5IRと重ならない位置に設けられる。第2発光素子5IRは、駆動電極Txに設けられた第3開口OP3と重なる位置に設けられる。これにより、第2発光素子5IRの上に検出電極Rx及び駆動電極Txが設けられた場合に比べて、第2発光素子5IRから出射された赤外光領域の第2光の強度が低下することを抑制できる。また、第2発光素子5IRから出射された赤外光領域の第2光が検出電極Rxで反射されてアレイ基板2側に戻ることを抑制できる。
The detection electrode Rx and the drive electrode Tx are provided at positions that do not overlap with the second light-emitting element 5IR. The second light-emitting element 5IR is provided at a position that overlaps with a third opening OP3 provided in the drive electrode Tx. This makes it possible to suppress a decrease in the intensity of the second light in the infrared region emitted from the second light-emitting element 5IR compared to a case in which the detection electrode Rx and the drive electrode Tx are provided above the second light-emitting element 5IR. In addition, it is possible to suppress the second light in the infrared region emitted from the second light-emitting element 5IR from being reflected by the detection electrode Rx and returning to the
また、検出電極Rx及び駆動電極Txは、第1発光素子5VLとも重ならない位置に設けられることが好ましい。この場合、第1発光素子5VLから出射される可視光領域の第1光の強度の低下や、検出電極Rxでの反射を抑制することができる。これにより、表示装置1Cは、表示画像の品位の低下を抑制することができる。
Furthermore, it is preferable that the detection electrode Rx and the drive electrode Tx are provided at positions that do not overlap with the first light-emitting element 5VL. In this case, it is possible to suppress a decrease in the intensity of the first light in the visible light region emitted from the first light-emitting element 5VL and reflection at the detection electrode Rx. This allows the
(第5実施形態)
図15は、第5実施形態に係る表示装置の、複数の画素群を示す平面図である。図15に示すように、第5実施形態の表示装置1Dは、複数の光電変換素子PDを有する。複数の光電変換素子PDは、それぞれに照射された赤外光領域の第2光に応じた信号を出力する。複数の光電変換素子PDは、例えば、SiフォトダイオードやCMOSイメージセンサである。複数の光電変換素子PDは、例えば、図6に示した画素回路PIC-IRSと同様の回路で駆動され、第2光に応じた信号を検出回路56に出力する。
Fifth Embodiment
15 is a plan view showing a plurality of pixel groups of a display device according to the fifth embodiment. As shown in FIG. 15, the
本実施形態では、第2発光素子5IRは、いずれも順バイアスで駆動され、光源用の第2発光素子5IR-Lとして動作する。複数の画素群Pixのうち、画素群Pix-1、Pix-3、Pix-5、Pix-7、Pix-9は、第2発光素子5IRを有する。また、複数の画素群Pixのうち、画素群Pix-2、Pix-4、Pix-6、Pix-8は、光電変換素子PDを有する。つまり、第2発光素子5IRと光電変換素子PDとは、第1方向Dx及び第2方向Dyにおいて、交互に配列される。 In this embodiment, all of the second light-emitting elements 5IR are driven with a forward bias and operate as second light-emitting elements 5IR-L for the light source. Of the multiple pixel groups Pix, pixel groups Pix-1, Pix-3, Pix-5, Pix-7, and Pix-9 have second light-emitting elements 5IR. Also, of the multiple pixel groups Pix, pixel groups Pix-2, Pix-4, Pix-6, and Pix-8 have photoelectric conversion elements PD. In other words, the second light-emitting elements 5IR and the photoelectric conversion elements PD are arranged alternately in the first direction Dx and the second direction Dy.
本実施形態において、第1発光素子5VLに加えて第2発光素子5IR及び光電変換素子PDを有している。このため、表示装置1Dは、第1発光素子5VLによる表示画像の品位の低下を抑制しつつ、第2発光素子5IR及び光電変換素子PDにより、生体情報の検出やホバー検出を好適に行うことができる。
In this embodiment, in addition to the first light-emitting element 5VL, the
なお、第2発光素子5IR及び光電変換素子PDの配置は、図15に示す例に限定されない。1つの第2発光素子5IRに対して複数の光電変換素子PDが設けられていてもよいし、1つの光電変換素子PDに対して複数の第2発光素子5IRが設けられていてもよい。 The arrangement of the second light-emitting element 5IR and the photoelectric conversion element PD is not limited to the example shown in FIG. 15. Multiple photoelectric conversion elements PD may be provided for one second light-emitting element 5IR, or multiple second light-emitting elements 5IR may be provided for one photoelectric conversion element PD.
また、光電変換素子PDは、第2発光素子5IRと同一のアレイ基板2に設けられる構成に限定されない。光電変換素子PDは、アレイ基板2とは異なる他の基板上に設けられ、第2発光素子5IRと異なる層に配置されてもよい。例えば、光電変換素子PDは、表示装置1Dの、基板10の下側に設けられ、指Finで反射され表示装置1Dを透過した第2光を受光する。また、光電変換素子PDは、赤外光領域に受光感度を有するものに限定されず、可視光領域にも受光感度を有していてもよい。
Furthermore, the photoelectric conversion element PD is not limited to being provided on the
これまでの説明において、アノード端子52、カソード端子53として表記してきた部分においては、発光素子5の接続方向、及び電圧の印加方向によっては明細書中の記載に限定するものではなく、逆転していても良い。また、図7、図13及び図14においては、発光素子5の一方の電極が下側に、他方の電極が上側にある構成を示しているが、その両方が下側、つまりアレイ基板2に対面する側に有る構成であっても良い。すなわち、表示装置1において、発光素子5の上部でカソード電極22に接続されるフェースアップ構造に限定されず、発光素子5の下部が、アノード電極21及びカソード電極22に接続される、いわゆるフェースダウン構造であってもよい。
In the above explanation, the portions described as the
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも1つを行うことができる。 Although the preferred embodiment of the present invention has been described above, the present invention is not limited to such an embodiment. The contents disclosed in the embodiment are merely examples, and various modifications are possible within the scope of the present invention. Appropriate modifications made within the scope of the present invention naturally fall within the technical scope of the present invention. At least one of various omissions, substitutions, and modifications of components can be made within the scope of the gist of each of the above-mentioned embodiments and each modified example.
1、1A、1B、1C、1D 表示装置
2 アレイ基板
5 発光素子
5VL、5VL-R、5VL-G、5VL-B 第1発光素子
5IR 第2発光素子
5IR-L 光源用の第2発光素子
5IR-S 検出用の第2発光素子
6 第2検出装置
7 円偏光板
10 基板
12 駆動回路
20 画素
21、21-VL、21-IRL、21-IRS アノード電極
22、22-VL、22-IRL、22-IRS カソード電極
23 黒色部材
51 半導体層
52、52-VL、52-IRL、52-IRS アノード端子
53、53-VL、53-IRL、53-IRS カソード端子
60 センサ基板
81 集光レンズ
82 構造体
L1-VL、L1-IRL、L1-IRS アノード電源線
L10-VL、L10-IRL、L10-IRS カソード電源線
OP1 第1開口
OP2 第2開口
Pix 画素群
Rx 検出電極
SW1 第1スイッチ素子
SW2 第2スイッチ素子
Tx 駆動電極
PD 光電変換素子
1, 1A, 1B, 1C,
Claims (8)
前記基板に設けられた複数の画素と、
複数の前記画素の各々に設けられた複数の第1無機発光素子及び複数の第2無機発光素子と、を有し、
前記複数の画素は、第1画素と、前記第1画素と隣接する第2画素と、を含み、
前記第1画素は、可視光領域の第1光を出射する前記第1無機発光素子と、順バイアス駆動され赤外光領域の第2光を出射する光源用の第2無機発光素子と、を有し、
前記第2画素は、可視光領域の前記第1光を出射する前記第1無機発光素子と、逆バイアス駆動され赤外光領域の前記第2光を検出する検出用の第2無機発光素子と、を有し、
複数の前記第1無機発光素子及び複数の前記第2無機発光素子の間に設けられ、複数の前記第1無機発光素子及び複数の前記第2無機発光素子のそれぞれの少なくとも側面を覆う素子絶縁膜と、
複数の前記第1無機発光素子、複数の前記第2無機発光素子及び前記素子絶縁膜を覆って設けられ、複数の前記第1無機発光素子及び複数の前記第2無機発光素子に接続されるカソード電極と、を有し、
前記カソード電極は、複数の前記第2無機発光素子と重なる領域に第1開口が設けられる
表示装置。 A substrate;
A plurality of pixels provided on the substrate;
A plurality of first inorganic light-emitting elements and a plurality of second inorganic light-emitting elements are provided in each of the plurality of pixels,
the plurality of pixels includes a first pixel and a second pixel adjacent to the first pixel,
The first pixel has the first inorganic light emitting element that emits a first light in a visible light region, and a second inorganic light emitting element for a light source that is forward bias driven and emits a second light in an infrared light region,
The second pixel has the first inorganic light-emitting element that emits the first light in a visible light region, and a second inorganic light-emitting element for detection that is reverse bias driven and detects the second light in an infrared light region,
an element insulating film provided between the first inorganic light emitting elements and the second inorganic light emitting elements, the element insulating film covering at least a side surface of each of the first inorganic light emitting elements and the second inorganic light emitting elements;
a cathode electrode provided to cover the first inorganic light emitting elements, the second inorganic light emitting elements, and the element insulating film, and connected to the first inorganic light emitting elements and the second inorganic light emitting elements;
The cathode electrode has a first opening in a region overlapping with the second inorganic light emitting elements.
Display device.
前記第2画素は、順バイアス駆動された第2無機発光素子を有さないThe second pixel does not have a second inorganic light emitting element driven in a forward bias state.
請求項1に記載の表示装置。The display device according to claim 1 .
複数の前記第2無機発光素子のうち、前記第2光を出射する前記光源用の第2無機発光素子の前記アノード端子には、第1電位が供給され、
前記光源用の第2無機発光素子の前記カソード端子には、前記第1電位よりも低い電位を有する第2電位が供給される
請求項1又は請求項2に記載の表示装置。 The first inorganic light emitting element and the second inorganic light emitting element each have an anode terminal and a cathode terminal,
A first potential is supplied to the anode terminal of the second inorganic light-emitting element for the light source that emits the second light among the plurality of second inorganic light-emitting elements;
The display device according to claim 1 , wherein a second potential lower than the first potential is supplied to the cathode terminal of the second inorganic light emitting element for the light source.
前記検出用の第2無機発光素子の前記カソード端子には、前記第1電位が供給される
請求項3に記載の表示装置。 The second potential is supplied to the anode terminal of the second inorganic light-emitting element for detection, which outputs a signal corresponding to the irradiated second light, among the plurality of second inorganic light-emitting elements;
The display device according to claim 3 , wherein the first potential is supplied to the cathode terminal of the second inorganic light emitting element for detection.
請求項1から請求項4のいずれか1項に記載の表示装置。 The display device according to claim 1 , further comprising a detection circuit that detects a signal output in response to light irradiated onto the second inorganic light emitting element for detection.
請求項1から請求項5のいずれか1項に記載の表示装置。 The display device according to claim 1 , further comprising a condenser lens provided above the second inorganic light-emitting element.
前記基板に設けられた複数の画素と、
複数の前記画素の各々に設けられた複数の第1無機発光素子及び複数の第2無機発光素子と、を有し、
前記複数の画素は、第1画素と、前記第1画素と隣接する第2画素と、を含み、
前記第1画素は、可視光領域の第1光を出射する前記第1無機発光素子と、順バイアス駆動され赤外光領域の第2光を出射する光源用の第2無機発光素子と、を有し、
前記第2画素は、可視光領域の前記第1光を出射する前記第1無機発光素子と、逆バイアス駆動され赤外光領域の前記第2光を検出する検出用の第2無機発光素子と、を有し、
前記第1画素は、逆バイアス駆動された第2無機発光素子を有さず、
前記第2画素は、順バイアス駆動された第2無機発光素子を有さず、
前記第2無機発光素子の上側に集光レンズが設けられ、
前記集光レンズは、複数の前記第1無機発光素子及び複数の前記第2無機発光素子に接続されるカソード電極の上側に設けられ、
前記第1無機発光素子の上側であって、前記第1無機発光素子と重ならない領域において、前記集光レンズと同一の高さを有する構造体が設けられる
表示装置。 A substrate;
A plurality of pixels provided on the substrate;
A plurality of first inorganic light-emitting elements and a plurality of second inorganic light-emitting elements are provided in each of the plurality of pixels,
the plurality of pixels includes a first pixel and a second pixel adjacent to the first pixel,
The first pixel has the first inorganic light emitting element that emits a first light in a visible light region, and a second inorganic light emitting element for use as a light source that is forward bias driven and emits a second light in an infrared light region,
The second pixel has the first inorganic light-emitting element that emits the first light in a visible light region, and a second inorganic light-emitting element for detection that is reverse bias driven and detects the second light in an infrared light region,
The first pixel does not have a second inorganic light emitting element driven in reverse bias,
The second pixel does not have a second inorganic light emitting element driven in a forward bias state;
A condenser lens is provided above the second inorganic light-emitting element,
the condenser lens is provided above a cathode electrode connected to the first inorganic light-emitting elements and the second inorganic light-emitting elements;
A structure having the same height as the condenser lens is provided above the first inorganic light emitting element in a region not overlapping the first inorganic light emitting element.
Display device.
複数の前記電極は、前記第2無機発光素子と重ならない領域に設けられる
請求項1から請求項7のいずれか1項に記載の表示装置。 A capacitance-type detection device is provided above the first inorganic light-emitting elements and the second inorganic light-emitting elements, and the capacitance-type detection device has a plurality of electrodes;
The display device according to claim 1 , wherein the plurality of electrodes are provided in an area that does not overlap the second inorganic light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023119612A JP7503693B2 (en) | 2019-03-28 | 2023-07-24 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064551A JP7320970B2 (en) | 2019-03-28 | 2019-03-28 | Display device |
JP2023119612A JP7503693B2 (en) | 2019-03-28 | 2023-07-24 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064551A Division JP7320970B2 (en) | 2019-03-28 | 2019-03-28 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023159891A JP2023159891A (en) | 2023-11-01 |
JP7503693B2 true JP7503693B2 (en) | 2024-06-20 |
Family
ID=72612025
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064551A Active JP7320970B2 (en) | 2019-03-28 | 2019-03-28 | Display device |
JP2023119612A Active JP7503693B2 (en) | 2019-03-28 | 2023-07-24 | Display device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064551A Active JP7320970B2 (en) | 2019-03-28 | 2019-03-28 | Display device |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220013578A1 (en) |
JP (2) | JP7320970B2 (en) |
CN (1) | CN113632159A (en) |
TW (2) | TWI740431B (en) |
WO (1) | WO2020196789A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186026B (en) * | 2020-10-26 | 2024-04-05 | 京东方科技集团股份有限公司 | Display panel, preparation method, driving method and display device |
CN112669714B (en) * | 2020-12-22 | 2022-09-20 | 业成科技(成都)有限公司 | Light emitting diode display and manufacturing method thereof |
US11810907B2 (en) * | 2021-01-27 | 2023-11-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pixel structure for displays |
WO2022220287A1 (en) * | 2021-04-14 | 2022-10-20 | 株式会社ジャパンディスプレイ | Detection device |
KR20240045234A (en) * | 2021-08-11 | 2024-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | semiconductor device |
KR20230085421A (en) * | 2021-12-07 | 2023-06-14 | 엘지디스플레이 주식회사 | Display device |
WO2024070673A1 (en) * | 2022-09-26 | 2024-04-04 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device, electronic device, and program |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201796564U (en) | 2010-08-18 | 2011-04-13 | 北京汇冠新技术股份有限公司 | LED display |
US20150364107A1 (en) | 2014-06-17 | 2015-12-17 | LuxVue Technology Corporation | Interactive display panel with ir diodes |
US20170064291A1 (en) | 2015-08-31 | 2017-03-02 | Samsung Display Co., Ltd. | Display apparatus, head-mounted display apparatus, image display method, and image display system |
JP2018147877A (en) | 2017-03-08 | 2018-09-20 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Light emitting display device |
US20180299982A1 (en) | 2017-04-17 | 2018-10-18 | Boe Technology Group Co., Ltd. | Touch panel, display panel, display device, and method for recognizing fingerprint |
US20190043842A1 (en) | 2017-08-04 | 2019-02-07 | Au Optronics Corporation | Bi-directional optical module and transparent display apparatus using the same |
WO2019049360A1 (en) | 2017-09-11 | 2019-03-14 | 凸版印刷株式会社 | Display device and display device substrate |
CN109509767A (en) | 2017-09-15 | 2019-03-22 | 京东方科技集团股份有限公司 | A kind of display panel and display device |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185056A (en) * | 1997-09-10 | 1999-03-30 | Yazaki Corp | Multi-function display device |
US7008795B2 (en) * | 2002-09-20 | 2006-03-07 | Mitsubishi Electric Research Labs, Inc. | Multi-way LED-based chemochromic sensor |
JP2004157467A (en) * | 2002-11-08 | 2004-06-03 | Tohoku Pioneer Corp | Driving method and driving-gear of active type light emitting display panel |
US20080297487A1 (en) * | 2007-01-03 | 2008-12-04 | Apple Inc. | Display integrated photodiode matrix |
JP5103944B2 (en) * | 2007-03-02 | 2012-12-19 | セイコーエプソン株式会社 | Organic electroluminescence device with input function and electronic device |
JP5116754B2 (en) * | 2009-12-10 | 2013-01-09 | シャープ株式会社 | Optical detection device and electronic apparatus |
WO2012036123A1 (en) | 2010-09-17 | 2012-03-22 | シャープ株式会社 | Display device |
WO2012036126A1 (en) * | 2010-09-17 | 2012-03-22 | シャープ株式会社 | Drive method for display device |
US9798372B2 (en) | 2013-06-03 | 2017-10-24 | Qualcomm Incorporated | Devices and methods of sensing combined ultrasonic and infrared signal |
WO2015124292A1 (en) * | 2014-02-19 | 2015-08-27 | Pierre-Alain Cotte | Display device |
JP2016173385A (en) * | 2015-03-16 | 2016-09-29 | リコーイメージング株式会社 | Electronic apparatus and method for controlling electronic apparatus |
WO2017116136A1 (en) * | 2015-12-31 | 2017-07-06 | 서울반도체주식회사 | Display device |
TWI685961B (en) | 2016-06-17 | 2020-02-21 | 優顯科技股份有限公司 | Optoelectronic semiconductor device |
KR102144240B1 (en) | 2016-09-13 | 2020-08-12 | 코니카 미놀타 가부시키가이샤 | Lighting device |
CN109426774B (en) * | 2017-08-25 | 2022-05-03 | 京东方科技集团股份有限公司 | Display device, display panel, manufacturing method of display panel and driving method of display panel |
EP3680755A4 (en) | 2017-09-04 | 2020-10-28 | Wacom Co., Ltd. | Spatial position indication system |
US9974135B1 (en) | 2017-09-08 | 2018-05-15 | Lumileds Llc | Optoelectronic device and adaptive illumination system using the same |
JP2019139076A (en) * | 2018-02-09 | 2019-08-22 | Necディスプレイソリューションズ株式会社 | Display unit |
KR102582649B1 (en) * | 2018-02-12 | 2023-09-25 | 삼성디스플레이 주식회사 | Display device |
CN109147693B (en) * | 2018-09-03 | 2020-08-04 | 武汉华星光电半导体显示技术有限公司 | LED display device with infrared identification |
CN109360838B (en) * | 2018-09-26 | 2022-04-26 | 京东方科技集团股份有限公司 | Sensing and controlling display panel and sensing and controlling display device |
-
2019
- 2019-03-28 JP JP2019064551A patent/JP7320970B2/en active Active
-
2020
- 2020-03-26 CN CN202080024768.6A patent/CN113632159A/en active Pending
- 2020-03-26 WO PCT/JP2020/013821 patent/WO2020196789A1/en active Application Filing
- 2020-03-27 TW TW109110499A patent/TWI740431B/en active
- 2020-03-27 TW TW110131710A patent/TWI795891B/en active
-
2021
- 2021-09-27 US US17/486,038 patent/US20220013578A1/en active Pending
-
2023
- 2023-07-24 JP JP2023119612A patent/JP7503693B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201796564U (en) | 2010-08-18 | 2011-04-13 | 北京汇冠新技术股份有限公司 | LED display |
US20150364107A1 (en) | 2014-06-17 | 2015-12-17 | LuxVue Technology Corporation | Interactive display panel with ir diodes |
US20170064291A1 (en) | 2015-08-31 | 2017-03-02 | Samsung Display Co., Ltd. | Display apparatus, head-mounted display apparatus, image display method, and image display system |
JP2018147877A (en) | 2017-03-08 | 2018-09-20 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Light emitting display device |
US20180299982A1 (en) | 2017-04-17 | 2018-10-18 | Boe Technology Group Co., Ltd. | Touch panel, display panel, display device, and method for recognizing fingerprint |
US20190043842A1 (en) | 2017-08-04 | 2019-02-07 | Au Optronics Corporation | Bi-directional optical module and transparent display apparatus using the same |
WO2019049360A1 (en) | 2017-09-11 | 2019-03-14 | 凸版印刷株式会社 | Display device and display device substrate |
CN109509767A (en) | 2017-09-15 | 2019-03-22 | 京东方科技集团股份有限公司 | A kind of display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
TWI795891B (en) | 2023-03-11 |
WO2020196789A1 (en) | 2020-10-01 |
TW202145177A (en) | 2021-12-01 |
TWI740431B (en) | 2021-09-21 |
CN113632159A (en) | 2021-11-09 |
JP2023159891A (en) | 2023-11-01 |
US20220013578A1 (en) | 2022-01-13 |
JP2020166058A (en) | 2020-10-08 |
TW202040549A (en) | 2020-11-01 |
JP7320970B2 (en) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7503693B2 (en) | Display device | |
US8907327B2 (en) | Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors | |
KR20190081962A (en) | Light emitting display device | |
KR20180046491A (en) | Light emitting diode display apparatus | |
JP7511051B2 (en) | Display device with detector | |
WO2020203702A1 (en) | Display device | |
US20220039697A1 (en) | Detection device | |
KR20190013167A (en) | Light emitting diode display apparatus and multi screen display apparatus using the same | |
US11817039B2 (en) | Display device | |
US11817038B2 (en) | Display system | |
KR101747328B1 (en) | Organic light emitting display device | |
KR20200090394A (en) | Touch display and manufacturing method for the same | |
US20240215375A1 (en) | Display Device and Display Panel | |
JP7377025B2 (en) | detection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7503693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |