JP7503683B2 - Integrated Circuits - Google Patents
Integrated Circuits Download PDFInfo
- Publication number
- JP7503683B2 JP7503683B2 JP2023068586A JP2023068586A JP7503683B2 JP 7503683 B2 JP7503683 B2 JP 7503683B2 JP 2023068586 A JP2023068586 A JP 2023068586A JP 2023068586 A JP2023068586 A JP 2023068586A JP 7503683 B2 JP7503683 B2 JP 7503683B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- clock signal
- correction
- reference clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 claims description 179
- 238000004891 communication Methods 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 55
- 230000001360 synchronised effect Effects 0.000 description 34
- 238000012545 processing Methods 0.000 description 13
- 230000000737 periodic effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は、回路システム、及び集積回路に関する。 The present invention relates to a circuit system and an integrated circuit.
従来、外部の発振子からの基準信号に基づいてクロックを生成し、生成したクロックに基づいて動作する集積回路が知られていた(例えば、特許文献1参照)。 Conventionally, integrated circuits have been known that generate a clock based on a reference signal from an external oscillator and operate based on the generated clock (see, for example, Patent Document 1).
ところで、特許文献1の集積回路とは異なり、外部の発振子からの基準信号を用いずに、集積回路の内部の回路のみでクロックを生成する技術も提案されていた。
However, unlike the integrated circuit of
しかしながら、集積回路の内部の回路のみでクロックを生成する技術においては、発振子を利用していないために、様々な要因(例えば、経時的な要因、あるいは、温度等の環境要因等)により生成するクロックの精度が低下してしまう可能性があった。 However, in technology that generates a clock using only the internal circuitry of an integrated circuit, since an oscillator is not used, there is a possibility that the accuracy of the generated clock may decrease due to various factors (for example, factors that occur over time, or environmental factors such as temperature, etc.).
本発明は上記問題に鑑みてなされたもので、基準クロック信号に関する動作を補正することが可能な回路システム、及び集積回路を提供することを目的とする。 The present invention has been made in consideration of the above problems, and aims to provide a circuit system and an integrated circuit capable of correcting the operation related to a reference clock signal.
上述した課題を解決し、目的を達成するために、請求項1に記載の集積回路は、基準クロック信号に基づいて動作する集積回路であって、前記基準クロック信号を生成する生成手段と、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する。
In order to solve the above-mentioned problems and achieve the object, the integrated circuit described in
また、請求項2に記載の集積回路は、請求項1に記載の集積回路において、前記補正手段は、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う。
In addition, the integrated circuit according to
また、請求項3に記載の集積回路は、請求項2に記載の集積回路において、前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、前記補正開始条件を満たすか否かを判定する。
In addition, the integrated circuit of
また、請求項4に記載の集積回路は、基準クロック信号に基づいて動作する集積回路であって、前記基準クロック信号を生成する生成手段と、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、前記生成手段は、少なくとも、第1周波数の前記基準クロック信号である第1基準クロック信号を生成する第1生成手段と、前記第1周波数とは異なる第2周波数の前記基準クロック信号である第2基準クロック信号を生成する第2生成手段と、を備えており、前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う。 Further, an integrated circuit according to claim 4 is an integrated circuit that operates based on a reference clock signal, comprising: a generating means for generating the reference clock signal; and a correcting means for performing a process of correcting the operation of the integrated circuit regarding the reference clock signal by using a non-correction signal, which is more accurate than the reference clock signal and is received from another integrated circuit that transmits a non-correction signal for a purpose other than correction to the integrated circuit, as a correction signal for correcting the operation of the integrated circuit regarding the reference clock signal, to perform a process of correcting the operation of the integrated circuit regarding the reference clock signal, wherein the generating means comprises at least a first generating means for generating a first reference clock signal which is the reference clock signal of a first frequency, and a second generating means for generating a second reference clock signal which is the reference clock signal of a second frequency different from the first frequency, and the correction means performs a process of correcting the operation of the first generating means regarding the first reference clock signal based on the correction signal, and then performs a process of correcting the operation of the second generating means regarding the second reference clock signal based on the first reference clock signal generated by the first generating means.
また、請求項5に記載の集積回路は、請求項4に記載の集積回路において、前記補正手段は、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う。 In addition, an integrated circuit according to a fifth aspect of the present invention is the integrated circuit according to the fourth aspect, wherein the correction means determines whether or not a correction start condition is satisfied, and when it is determined that the correction start condition is satisfied, performs processing to correct the operation of the integrated circuit with respect to the reference clock signal.
また、請求項6に記載の集積回路は、請求項4に記載の集積回路において、前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する。 Furthermore, an integrated circuit according to claim 6 is the integrated circuit according to claim 4 , wherein the integrated circuit is provided with a designation means for designating a frequency of the non-correction signal, and the other integrated circuit transmits the non-correction signal at a frequency designated by the designation means of the integrated circuit.
また、請求項7に記載の集積回路は、請求項5に記載の集積回路において、前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、前記補正開始条件を満たすか否かを判定する。 In addition, an integrated circuit according to a seventh aspect of the present invention is the integrated circuit according to the fifth aspect, wherein the correction means acquires temperature information specifying an ambient temperature of the integrated circuit from the other integrated circuit, and determines whether or not the correction start condition is satisfied based on the ambient temperature specified by the acquired temperature information.
また、請求項8に記載の集積回路は、請求項7に記載の集積回路において、前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する。 Furthermore, an integrated circuit according to claim 8 is the integrated circuit according to claim 7 , wherein the integrated circuit comprises a designation means for designating a frequency of the non-correction signal, and the other integrated circuit transmits the non-correction signal at a frequency designated by the designation means of the integrated circuit.
また、請求項9に記載の集積回路は、基準クロック信号に基づいて動作する集積回路であって、前記基準クロック信号を生成する生成手段と、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、前記他の集積回路は、無線通信用の集積回路であり、前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行い、前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する。 Further, an integrated circuit according to claim 9 is an integrated circuit that operates based on a reference clock signal, comprising: a generating means for generating the reference clock signal; and a correction means for performing a process of correcting the operation of the integrated circuit regarding the reference clock signal by using, as a correction signal for correcting the operation of the integrated circuit regarding the reference clock signal, a non-correction signal that is more accurate than the reference clock signal and that is received from another integrated circuit that transmits a non-correction signal for a purpose other than correction to the integrated circuit, the non-correction signal being a non-correction signal for a purpose other than correction, ...
また、請求項10に記載の集積回路は、請求項9に記載の集積回路において、前記生成手段は、少なくとも、第1周波数の前記基準クロック信号である第1基準クロック信号を生成する第1生成手段と、前記第1周波数とは異なる第2周波数の前記基準クロック信号である第2基準クロック信号を生成する第2生成手段と、を備えており、前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う。 Furthermore, an integrated circuit according to claim 10 is an integrated circuit according to claim 9 , wherein the generating means includes at least a first generating means for generating a first reference clock signal which is the reference clock signal of a first frequency, and a second generating means for generating a second reference clock signal which is the reference clock signal of a second frequency different from the first frequency, and the correction means performs a process of correcting the operation of the first generating means with respect to the first reference clock signal based on the correction signal, and then performs a process of correcting the operation of the second generating means with respect to the second reference clock signal based on the first reference clock signal generated by the first generating means.
請求項1に記載の集積回路によれば、他の集積回路から受信する非補正用信号を、基準クロック信号に関する集積回路の動作を補正する補正用信号として用いて、基準クロック信号に関する集積回路の動作を補正する処理を行うことにより、例えば、基準クロック信号に関する動作を補正することが可能となる。特に、例えば、補正用信号を容易に得られない場合であっても、集積回路の動作を補正することが可能となる。
According to the integrated circuit of
以下に、本発明に係る回路システム、及び集積回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Below, embodiments of the circuit system and integrated circuit according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to these embodiments.
〔実施の形態の基本的概念〕
まずは、実施の形態の基本的概念について説明する。実施の形態は、概略的に、回路システムに関するものである。
[Basic Concept of the Embodiment]
First, a basic concept of the embodiment will be described. The embodiment generally relates to a circuit system.
「回路システム」とは、対象機器に実装される電気回路のシステムであり、例えば、集積回路、及び他の集積回路を備える。「対象機器」とは、回路システムが実装される機器であり、例えば、住宅用火災警報器、センサ送信機、及び施錠確認センサ機器等を含む防災機器、または、セキュリティ機器、あるいは防災目的およびセキュリティ目的以外の任意の機器等を含む概念である。 A "circuit system" is a system of electrical circuits implemented in a target device, and includes, for example, an integrated circuit and other integrated circuits. A "target device" is a device in which a circuit system is implemented, and is a concept that includes, for example, disaster prevention devices including residential fire alarms, sensor transmitters, and lock confirmation sensor devices, or security devices, or any device other than those for disaster prevention or security purposes.
「集積回路」とは、基準クロック信号に基づいて動作する電子部品であり、例えば、外部の発振器からの基準信号を用いずに自己で基準クロック信号を生成するもの等を含む概念であり、一例としては、生成手段、及び補正手段を備え、任意で指定手段を備える。「基準クロック信号」とは、集積回路を動作させる基準となる電気信号であり、例えば、集積回路の内部で生成されるもの等を含む概念である。 An "integrated circuit" is an electronic component that operates based on a reference clock signal, and is a concept that includes, for example, an integrated circuit that generates its own reference clock signal without using a reference signal from an external oscillator, and is, for example, equipped with a generating means, a correcting means, and optionally a designating means. A "reference clock signal" is an electrical signal that serves as a reference for operating an integrated circuit, and is a concept that includes, for example, an integrated circuit that is generated internally.
「生成手段」とは、基準クロック信号を生成するものであり、例えば、集積回路に内蔵されているクロック生成回路等を含む概念である。この「生成手段」の具体的な種類や構成は任意であり、例えば、1種類のみの基準クロック信号を生成する1個の回路、あるいは、2種類以上の基準クロック信号を生成する複数の回路等を含む概念である。「生成手段」は、例えば、第1生成手段、及び第2生成手段を備える。 The "generating means" is a means for generating a reference clock signal, and is a concept that includes, for example, a clock generating circuit built into an integrated circuit. The specific type and configuration of this "generating means" are arbitrary, and is a concept that includes, for example, a single circuit that generates only one type of reference clock signal, or multiple circuits that generate two or more types of reference clock signals. The "generating means" includes, for example, a first generating means and a second generating means.
「第1生成手段」とは、例えば、第1周波数の基準クロック信号である第1基準クロック信号を生成するもの等を含む概念である。「第2生成手段」とは、第1周波数とは異なる第2周波数の基準クロック信号である第2基準クロック信号を生成するもの等を含む概念である。 The "first generating means" is a concept that includes, for example, a means that generates a first reference clock signal that is a reference clock signal of a first frequency. The "second generating means" is a concept that includes, for example, a means that generates a second reference clock signal that is a reference clock signal of a second frequency that is different from the first frequency.
「補正手段」とは、他の集積回路から受信する非補正用信号を、基準クロック信号に関する集積回路の動作を補正する補正用信号として用いて、基準クロック信号に関する集積回路の動作を補正する処理を行う手段であり、例えば、補正開始条件を満たすか否かを判定し、補正開始条件を満たすものと判定した場合に、基準クロック信号に関する集積回路の動作を補正する処理を行う手段等を含む概念であり、また、集積回路の周辺温度を特定する温度情報を他の集積回路から取得し、取得した温度情報が特定する周辺温度に基づいて、補正開始条件を満たすか否かを判定する手段等を含む概念であり、また、補正用信号に基づいて第1基準クロック信号に関する第1生成手段の動作を補正する処理を行い、この後に、第1生成手段が生成した第1基準クロック信号に基づいて第2基準クロック信号に関する第2生成手段の動作を補正する処理を行う手段等を含む概念である。 The term "correction means" refers to a means for performing a process to correct the operation of the integrated circuit with respect to the reference clock signal by using a non-correction signal received from another integrated circuit as a correction signal for correcting the operation of the integrated circuit with respect to the reference clock signal. For example, the concept includes a means for determining whether or not a correction start condition is satisfied, and performing a process to correct the operation of the integrated circuit with respect to the reference clock signal when it is determined that the correction start condition is satisfied. The concept also includes a means for acquiring temperature information that specifies the ambient temperature of the integrated circuit from another integrated circuit, and determining whether or not the correction start condition is satisfied based on the ambient temperature specified by the acquired temperature information. The concept also includes a means for performing a process to correct the operation of the first generation means with respect to the first reference clock signal based on the correction signal, and then performing a process to correct the operation of the second generation means with respect to the second reference clock signal based on the first reference clock signal generated by the first generation means.
「指定手段」とは、非補正用信号の周波数を指定する手段である。 The "designation means" refers to a means for designating the frequency of the non-correction signal.
「他の集積回路」とは、前述の集積回路とは異なる集積回路であり、具体的には、当該集積回路に接続されているものであり、例えば、基準クロック信号よりも精度の高い非補正用信号であって、基準クロック信号に関する集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を集積回路に送信するもの等を含む概念であり、また、集積回路の指定手段に指定された周波数の非補正用信号を送信するもの等を含む概念である。この「他の集積回路」としては、無線通信用の集積回路、無線通信用の集積回路以外の任意の集積回路を用いることができる。 "Another integrated circuit" refers to an integrated circuit different from the integrated circuit described above, specifically one that is connected to the integrated circuit, and is a concept that includes, for example, a non-correction signal with higher accuracy than the reference clock signal that transmits to the integrated circuit a non-correction signal for purposes other than correction, which performs processing to correct the operation of the integrated circuit relative to the reference clock signal, and also includes a concept that includes transmitting a non-correction signal of a frequency specified by the designation means of the integrated circuit. An integrated circuit for wireless communication, or any integrated circuit other than an integrated circuit for wireless communication, can be used as this "other integrated circuit."
なお、ここでの「非補正用信号」の精度については、基準クロック信号の精度よりも高い限りにおいて任意であるが、例えば、基準クロック信号に関する集積回路の動作を補正する処理を行うために相当であることを実験やシミュレーション等により確認し、当該確認した精度のものを本発明に適用してもよい。 The accuracy of the "non-correction signal" here can be any as long as it is higher than the accuracy of the reference clock signal, but it may be confirmed through experiments or simulations that the accuracy is adequate for performing processing to correct the operation of the integrated circuit related to the reference clock signal, and the confirmed accuracy may be applied to the present invention.
なお、「基準クロック信号に関する集積回路の動作を補正する処理を行う補正目的以外の目的」とは、例えば、他の集積回路から出力される信号の本来の使用の目的が、基準クロック信号に関する集積回路の動作を補正する処理を行う目的でないことに対応する概念であり、一例としては、本来の目的が同期通信を行う目的等であることを示す概念である。 Note that "purposes other than correction purposes, such as performing processing to correct the operation of an integrated circuit with respect to a reference clock signal" refers to a concept corresponding to the original purpose of using a signal output from another integrated circuit not for the purpose of performing processing to correct the operation of an integrated circuit with respect to a reference clock signal, and as an example, refers to a concept indicating that the original purpose is to perform synchronous communication, etc.
そして、以下の実施形態では、「回路システム」が防災機器に実装され、「他の集積回路」として無線通信用の集積回路を用いる場合について説明する。 In the following embodiment, the "circuit system" is implemented in disaster prevention equipment, and an integrated circuit for wireless communication is used as the "other integrated circuit."
[実施の形態の具体的内容]
次に、実施の形態の具体的内容について説明する。
[Specific Contents of the Embodiment]
Next, the specific contents of the embodiment will be described.
(構成)
まず、本実施の形態に係る回路システムの構成について説明する。図1は、本実施の形態に係る回路システムのブロック図である。
(composition)
First, the configuration of the circuit system according to the present embodiment will be described with reference to Fig. 1, which is a block diagram of the circuit system according to the present embodiment.
回路システム100は、例えば、防災機器に実装されている電気回路のシステムであり、一例としては、発振器1、無線通信用集積回路(以下、集積回路を「IC」とも称する)2、及び制御用IC3を備える。
The
(構成-発振器)
発振器1は、無線通信用IC2が出力する同期通信用クロック信号S1の基準となる基準信号を生成して当該無線通信用IC2に出力する出力手段である。この発振器1の具体的な種類や構成は任意であるが、例えば、温度補償型水晶発振器(TCXO)を用いて構成することができる。
(Configuration - Oscillator)
The
(構成-無線通信用IC)
無線通信用IC2は、前述の他の集積回路である。この無線通信用IC2の具体的な種類や構成は任意であるが、例えば、制御用IC3との間で同期通信を行うように構成されているものである。なお、無線通信用IC2は、アンテナ側とも電気的に接続されているが、アンテナ側との電気的な接続は公知であるので、説明を省略する。制御用IC3との間の同期通信については、例えば、発振器1から受信する基準信号に基づいて、同期通信用クロック信号S1を生成して出力し、また、当該同期通信用クロック信号S1に基づいてデータ信号S2を送受信することにより行われる。
(Configuration: Wireless Communication IC)
The
なお、「同期通信用クロック信号」S1とは、前述の非補正用信号であり、例えば、後述する高速クロック生成部32で生成されて出力される高速基準クロック信号、及び低速クロック生成部33で生成されて出力される低速基準クロック信号よりも精度が高い信号である。
The "synchronous communication clock signal" S1 is the aforementioned non-correction signal, and is, for example, a signal with higher accuracy than the high-speed reference clock signal generated and output by the high-speed
(構成-制御用IC)
制御用IC3は、前述の集積回路である。この制御用IC3の具体的な種類や構成は任意であるが、例えば、防災機器を制御するためのマイクロコンピュータであり、また、無線通信用IC2との間で同期通信を行うように構成されているものである。制御用IC3は、例えば、通信部31、高速クロック生成部32、低速クロック生成部33、第1カウンタ34、第2カウンタ35、及び制御部36を備える。なお、制御用IC3は、図1で図示されている構成以外に様々な構成を備え得るが、ここでは、本願に特徴的な構成のみ図示して説明する。
(Configuration - Control IC)
The
(構成-制御用IC-通信部)
通信部31は、無線通信用IC2との間で通信を行う通信手段である。この通信部31の具体的な種類や構成は任意であるが、例えば、公知の通信回路を用いて構成することができる。
(Configuration - Control IC - Communication unit)
The
(構成-制御用IC-高速クロック生成部)
高速クロック生成部32は、高速基準クロック信号を生成する生成手段である。この高速クロック生成部32の具体的な種類や構成は任意であるが、例えば、発振器(一例としては、水晶発振子を含む回路等)を用いずに信号を生成するものであり、また、マイクロコンピュータに内蔵されている発振回路を用いて構成することができる。「高速基準クロック信号」とは、前述の基準クロック信号であり、任意の周波数(例えば、4MHz等)の信号である。
(Configuration - Control IC - High-speed clock generation unit)
The high-speed
(構成-制御用IC-低速クロック生成部)
低速クロック生成部33は、低速基準クロック信号を生成する生成手段である。この低速クロック生成部33の具体的な種類や構成は任意であるが、例えば、高速クロック生成部32と同様にして構成することができる。「低速基準クロック信号」とは、前述の基準クロック信号であり、また、高速基準クロック信号よりも低い任意の周波数(例えば、15KHz等)の信号である。
(Configuration - Control IC - Low-speed clock generation unit)
The low-speed
なお、前述の高速クロック生成部32又は低速クロック生成部33のうちの一方が、「第1生成手段」に相当し、他方が「第2生成手段」に相当する。また、高速基準クロック信号又は低速基準クロック信号のうちの一方が「第1基準クロック信号」に相当し、他方が「第2基準クロック信号」に相当する。
Note that one of the high-speed
(構成-制御用IC-第1カウンタ)
第1カウンタ34は、無線通信用IC2から受信する同期通信用クロック信号S1のパルスの個数を計数する計数手段である。この第1カウンタ34の具体的な種類や構成は任意であるが、例えば、公知の周波数カウンタ回路等を用いて構成することができる。
(Configuration - Control IC - First Counter)
The
(構成-制御用IC-第2カウンタ)
第2カウンタ35は、高速クロック生成部32で生成されて出力された高速基準クロック信号、又は低速クロック生成部33で生成されて出力された低速基準クロック信号のパルスの個数を計数する計数手段である。この第2カウンタ35の具体的な種類や構成は任意であるが、例えば、公知のタイマカウンタ回路等を用いて構成することができる。
(Configuration - Control IC - Second Counter)
The
(構成-制御用IC-制御部)
制御部36は、制御用IC3を制御する制御手段であり、具体的には、無線通信用ICから受信する同期通信用クロック信号S1を、高速基準クロック信号及び低速基準クロック信号に関する制御用IC3の動作を補正する補正用信号として用いて、高速基準クロック信号及び低速基準クロック信号に関する制御用IC3の動作を補正する処理を行う補正手段であり、また、同期通信用クロック信号S1の周波数を指定する指定手段である。この制御部36の具体的な種類や構成は任意であるが、例えば、公知の演算回路、及びメモリ等を用いて構成することができる。
(Configuration - Control IC - Control Unit)
The
(処理)
次に、このように構成される回路システム100によって実行される補正処理について説明する。図2は、補正処理のフローチャートである(以下の各処理の説明ではステップを「S」と略記する)。「補正処理」とは、制御用IC3の動作を補正するための処理であり、概略的には、制御用IC3によって実行される処理である。この補正処理を実行するタイミングは任意であるが、例えば、回路システム100の電源をオンした場合に実行開始し、繰り返し実行するものとし、実行が開始されたところから説明する。
(process)
Next, the correction process executed by the
図2のSA1において制御用IC3の制御部36は、補正を行うか否かを判定する。具体的には任意であるが、例えば、制御部36の不図示のメモリに補正開始条件が記録されていることとし、この補正開始条件に基づいて判定する。
In SA1 of FIG. 2, the
「補正開始条件」とは、補正を開始するための条件であり、例えば、周期条件、時間条件、及び温度条件等を含む概念である。「周期条件」とは、補正を行う周期に関する条件であり、例えば、直近に補正を行ってから所定時間(例えば、10分~15分等)経過した場合に補正を行うという条件等である。「時間条件」とは、補正を行う時間に関する条件であり、例えば、午前1時に補正を行うという条件である。「温度条件」とは、温度に関する条件であり、例えば、直近に補正を行ってから所定温度(例えば、5度~6度等)以上温度変化があった場合に補正を行うという条件等である。そして、ここでは、例えば、これらの各条件が制御部36のメモリに記録されていることとして説明する。
The "correction start condition" is a condition for starting correction, and is a concept that includes, for example, periodic conditions, time conditions, and temperature conditions. The "periodic condition" is a condition related to the period for which correction is performed, such as a condition that correction is performed when a predetermined time (e.g., 10 to 15 minutes) has elapsed since the most recent correction. The "time condition" is a condition related to the time for which correction is performed, such as a condition that correction is performed at 1:00 a.m. The "temperature condition" is a condition related to temperature, such as a condition that correction is performed when there has been a temperature change of a predetermined temperature (e.g., 5 to 6 degrees) or more since the most recent correction. Here, it is assumed that each of these conditions is recorded in the memory of the
SA1の処理についてより具体的には、メモリにアクセスして周期条件、時間条件、及び温度条件を取得し、これらの各条件に関する判定を行う。 More specifically, SA1's processing involves accessing memory to obtain period conditions, time conditions, and temperature conditions, and making a judgment regarding each of these conditions.
周期条件については例えば、直近に補正を行った時分(以下、直近補正時分)がメモリに記録されていることとし、また、任意の手法(例えば、時計機能にアクセスする手法等)で現在の時分(以下、現在時分)を特定した上で、前述の直近補正時分を取得し、特定した現在時分が直近補正時分から所定時間経過したか否かを判定する。そして、現在時分が直近補正時分から所定時間経過したものと判定した場合、周期条件を満たすものと判定し、一方、現在時分が直近補正時分から所定時間経過していないものと判定した場合、周期条件を満たさないものと判定する。ここでは、例えば、「直近補正時分」=「9時00分」であり、「現在時分」=「9時01分」である場合を例示して説明する。この場合、現在時分が直近補正時分から所定時間経過していないので、周期条件を満たさないものと判定する。 For example, the periodic condition is that the most recently corrected time (hereinafter, the most recently corrected time) is recorded in memory, and the current time (hereinafter, the current time) is identified using any method (e.g., a method of accessing a clock function, etc.), and the most recently corrected time is obtained. It is then determined whether the identified current time is a predetermined time after the most recently corrected time. If it is determined that the current time is a predetermined time after the most recently corrected time, it is determined that the periodic condition is satisfied. On the other hand, if it is determined that the current time is not a predetermined time after the most recently corrected time, it is determined that the periodic condition is not satisfied. Here, for example, a case where the "most recently corrected time" = "9:00" and the "current time" = "9:01" is explained as an example. In this case, since the current time has not been a predetermined time after the most recently corrected time, it is determined that the periodic condition is not satisfied.
時間条件については例えば、前述の手法で、現在時分を特定した上で、特定した現在時分が所定の時刻(例えば、前述の午前1時)に該当するか否かを判定する。そして、特定した現在時分が所定の時刻に該当するものと判定した場合、時間条件を満たすものと判定する。また、特定した現在時分が所定の時刻に該当しないものと判定した場合、時間条件を満たさないものと判定する。ここでは、例えば、「現在時分」=「9時01分」である場合、所定の時刻(例えば、前述の午前1時)に該当しないので、時間条件を満たさないものと判定する。 For the time condition, for example, the current time is identified using the method described above, and it is then determined whether the identified current time corresponds to a specified time (for example, 1:00 AM as described above). If it is determined that the identified current time corresponds to the specified time, it is determined that the time condition is met. If it is determined that the identified current time does not correspond to the specified time, it is determined that the time condition is not met. Here, for example, if the "current time" = "9:01", this does not correspond to the specified time (for example, 1:00 AM as described above), and so it is determined that the time condition is not met.
温度条件については例えば、直近に補正を行った場合の制御用IC3の周辺温度(以下、直近温度)がメモリに記録されていることとし、また、任意の手法(例えば、無線通信用IC2に温度測定機能が設けられていることとし、通信部31を介して無線通信用IC2との通信を行うことにより、当該無線通信用IC2で測定した温度を特定する温度情報を当該無線通信用IC2から受信(取得)して、受信した温度情報が特定する温度を制御用IC3の周辺温度として特定する手法等)で現在の制御用IC3の周辺温度(以下、現在温度)を特定した上で、前述の直近温度を取得し、特定した現在温度が直近温度に比べて所定温度(例えば、5度~6度等)以上変化があったか否かを判定する。そして、現在温度が直近温度に比べて所定温度以上変化があったものと判定した場合、温度条件を満たすものと判定する。また、現在温度が直近温度に比べて所定温度以上変化があったわけではないものと判定した場合、温度条件を満たさないものと判定する。ここでは、例えば、「直近温度」=「35度」であり、「現在温度」=「45度」である場合を例示して説明する。この場合、現在温度が直近温度に比べて所定温度以上変化があるので、温度条件を満たすものと判定する。
Regarding the temperature condition, for example, the ambient temperature of the
そして、これらの各判定の後、全ての条件を満たさないものと判定した場合(つまり、周期条件を満たさないものと判定し、且つ、時間条件を満たさないものと判定し、且つ、温度条件を満たさないものと判定した場合)、補正を行わないものと判定し(SA1のNO)、処理を終了する。また、何れか少なくとも1つの条件を満たすものと判定した場合(つまり、周期条件を満たすものと判定した場合、又は、時間条件を満たすものと判定した場合、又は、温度条件を満たすものと判定した場合)、補正を行うものと判定し(SA1のYES)、SA2に移行する。 If, after each of these determinations, it is determined that all of the conditions are not met (i.e., it is determined that the periodic condition is not met, the time condition is not met, and the temperature condition is not met), it is determined that no correction will be made (NO in SA1) and the process ends. If it is determined that at least one of the conditions is met (i.e., it is determined that the periodic condition is met, or the time condition is met, or the temperature condition is met), it is determined that correction will be made (YES in SA1) and the process moves to SA2.
図2のSA2において制御用IC3の制御部36は、無線通信用IC2にアクセスして同期通信用クロック信号S1の出力を開始する。具体的には任意であるが、例えば、出力させる同期通信用クロック信号S1の周波数を指定する情報を含む信号出力命令を無線通信用IC2に送信する。なお、ここでの指定する周波数は任意であるが、例えば、高速基準クロック信号及び低速基準クロック信号の両方に関する補正を行うことを考慮して、標本化定理に基づき、補正するクロック信号の、2倍以上周期が長い、任意の周波数を選択することとして、低速基準クロック信号の周波数よりも十分に低い周波数を指定することとする。この場合、無線通信用IC2は、信号出力命令で指定されている周波数の同期通信用クロック信号S1の出力を開始する。ここでは、例えば、100Hzを指定する信号出力命令を無線通信用IC2に送信し、この場合、無線通信用IC2は、100Hzの同期通信用クロック信号S1の制御用IC3への出力を開始する。
2, the
図2のSA3において制御用IC3の制御部36は、合わせ込みを行う。具体的には任意であるが、例えば、制御用IC3の高速クロック生成部32及び低速クロック生成部33については、調整用の設定値を変更することにより、生成する高速基準クロック信号及び低速基準クロック信号のパルスタイミングを調整する機能(つまり、周波数を微調整する機能)が実装されていることとし、この機能を用いて後述する補正の処理を行う場合を例示して説明する。この場合、ここでの処理についてより具体的には、高速基準クロック信号及び低速基準クロック信号よりも精度の高い同期通信用クロック信号S1を用いて、高速基準クロック信号及び低速基準クロック信号が本来出力するべき周波数(例えば、前述のように、4MHz、及び15KHz)となるように、前述の調整用の設定値を決定することにより、合わせ込みを行う。
In SA3 of FIG. 2, the
より具体的には、まず、図2のSA2で出力が開始された同期通信用クロック信号S1の所定の計測時間内のパルスの個数を第1カウンタ34で計数し、また、高速クロック生成部32が生成する高速基準クロック信号の前記の所定の計測時間内のパルスの個数を第2カウンタ35で計数することを繰り返し行う。そして、SA2で同期通信用クロック信号S1の周波数を指定したこと、及び当該同期通信用クロック信号S1の精度が高いことに着目して、第1カウンタ34の計数結果を基準にして、第2カウンタ35の計数結果が、高速基準クロック信号が本来出力するべき周波数となっているか否かを判定しつつ、高速クロック生成部32の調整用の設定値を変更することより、高速基準クロック信号が本来出力するべき周波数(例えば、4MHz)となるように(実際には、許容される精度以内の周波数となるように)高速クロック生成部32の調整用の設定値を決定する。ここでは、例えば、高速基準クロック信号が本来出力するべき周波数である4MHzとなる高速クロック生成部32の調整用の設定値を決定することにより、合わせ込みを行う。
More specifically, first, the number of pulses of the synchronous communication clock signal S1, whose output is started at SA2 in Fig. 2, within a predetermined measurement time is counted by the
次に、同様にして、低速クロック生成部33の調整用の設定値を決定する。ここでは、例えば、高速基準クロック信号が本来出力するべき周波数である15KHzとなる低速クロック生成部33の調整用の設定値を決定することにより、合わせ込みを行う。
Next, in a similar manner, the adjustment setting value of the low-speed
図2のSA4において制御用IC3の制御部36は、無線通信用IC2にアクセスして同期通信用クロック信号S1の出力を停止する。具体的には任意であるが、例えば、信号停止命令を無線通信用IC2に送信する。この場合、無線通信用IC2は、同期通信用クロック信号S1の出力を停止する。ここでは、例えば、100Hzの同期通信用クロック信号S1の出力を停止する。
At SA4 in FIG. 2, the
図2のSA5において制御用IC3の制御部36は、高速基準クロック信号及び低速基準クロック信号の両方に関する補正を行う。具体的には任意であるが、例えば、SA3の合わせ込みで決定した高速クロック生成部32の調整用の設定値、及び低速クロック生成部33の調整用の設定値を、高速クロック生成部32及び低速クロック生成部33に設定することにより、高速基準クロック信号及び低速基準クロック信号の両方に関する補正を行う。この場合、高速クロック生成部32及び低速クロック生成部33は、本来出力するべき周波数で高速基準クロック信号及び低速基準クロック信号を出力することになる。そして、この後、前述の現在時分及び前述の現在温度をメモリに格納する。これにて、補正処理を終了する。
In SA5 of FIG. 2, the
(実施の形態の効果)
このように本実施の形態によれば、無線通信用IC2から受信する同期通信用クロック信号S1を、基準クロック信号に関する制御用IC3の動作を補正する補正用信号として用いて、基準クロック信号に関する制御用IC3の動作を補正する処理を行うことにより、例えば、基準クロック信号に関する動作を補正することが可能となる。特に、例えば、補正用信号を容易に得られない場合であっても、制御用IC3の動作を補正することが可能となる。
(Effects of the embodiment)
Thus, according to this embodiment, the synchronous communication clock signal S1 received from the
また、補正開始条件を満たすものと判定した場合に制御用IC3の動作を補正することにより、例えば、必要な場合にのみ補正を行うことが可能となる。 In addition, by correcting the operation of the control IC3 when it is determined that the correction start condition is met, it is possible to perform correction only when necessary, for example.
また、無線通信用IC2から取得した温度情報が特定する周辺温度に基づいて、補正開始条件を満たすか否かを判定することにより、例えば、制御用IC3の動作が規定からずれる可能性がある場合等の適切なタイミングに補正を行うことが可能となる。また、例えば、無線通信用IC2から温度情報を取得することにより、温度情報を取得するための専用の要素を設ける必要がなく、低コスト化を図ることが可能となる。
In addition, by determining whether or not a correction start condition is satisfied based on the ambient temperature specified by the temperature information acquired from the
また、非補正用信号の周波数を指定することにより、例えば、適切な周波数で補正を行うことができるので、補正の精度を向上させることが可能となる。 In addition, by specifying the frequency of the non-correction signal, correction can be performed at an appropriate frequency, for example, which can improve the accuracy of correction.
〔実施の形態に対する変形例〕
以上、本発明に係る実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
[Modifications to the embodiment]
Although the embodiment of the present invention has been described above, the specific configuration and means of the present invention can be modified and improved as desired within the scope of the technical ideas of each invention described in the claims. Such modifications will be described below.
(解決しようとする課題や発明の効果について)
まず、発明が解決しようとする課題や発明の効果は、上述の内容に限定されるものではなく、発明の実施環境や構成の詳細に応じて異なる可能性があり、上述した課題の一部のみを解決したり、上述した効果の一部のみを奏したりすることがある。
(About the problem to be solved and the effects of the invention)
First, the problems that the invention aims to solve and the effects of the invention are not limited to those described above, and may vary depending on the implementation environment of the invention and the details of the configuration, and may solve only some of the problems described above or achieve only some of the effects described above.
(分散や統合について)
また、上述した構成は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散や統合の具体的形態は図示のものに限られず、その全部または一部を、任意の単位で機能的または物理的に分散又は統合して構成できる。また、本出願における「装置」とは、単一の装置によって構成されたものに限定されず、複数の装置によって構成されたものを含む。
(Regarding decentralization and integration)
In addition, the above-mentioned configuration is a functional concept, and does not necessarily have to be physically configured as shown in the drawings. In other words, the specific form of distribution or integration of each part is not limited to that shown in the drawings, and all or part of it can be functionally or physically distributed or integrated in any unit. In addition, the "device" in this application is not limited to one configured by a single device, but includes one configured by multiple devices.
(補正開始について)
また、上記実施の形態では、図2のSA1において3個の条件に基づいて補正するか否かを判定したが、これに限らず、1個のみ、2個のみ、あるいは、他の条件を含めた4個以上の条件に基づいて補正するか否かを判定するように構成してもよい。また、上記実施の形態では、「温度条件」が、例えば、直近に補正を行ってから所定温度(例えば、5度~6度等)以上温度変化があった場合に補正を行うという条件である場合について説明したが、これに限らない。例えば、「温度条件」が、現在の温度が所定の温度範囲から逸脱した場合に、補正を行うという条件であることとしてもよい。
(Regarding the start of correction)
In the above embodiment, whether or not to perform correction is determined based on three conditions in SA1 in Fig. 2, but the present invention is not limited to this, and may be configured to determine whether or not to perform correction based on only one, only two, or four or more conditions including other conditions. In the above embodiment, the "temperature condition" is, for example, a condition in which correction is performed when there has been a temperature change of a predetermined temperature (e.g., 5 to 6 degrees) or more since the most recent correction, but the present invention is not limited to this. For example, the "temperature condition" may be a condition in which correction is performed when the current temperature deviates from a predetermined temperature range.
(温度情報の取得について)
また、上記実施の形態では、無線通信用IC2から温度情報を取得する場合について説明したが、これに限らない。例えば、無線通信用IC2以外の他のIC又は素子から温度情報を取得するように構成してもよいし、あるいは、制御用IC3に温度測定機能を実装して当該機能を用いて温度情報を取得するように構成してもよい。
(Regarding temperature information acquisition)
In the above embodiment, the temperature information is obtained from the
(周波数の指定について)
また、上記実施の形態では、図2のSA2において同期通信用クロック信号S1の周波数を指定する場合について説明したが、これに限らない。例えば、同期通信用クロック信号S1の周波数がデータ通信用に予め定められているので、周波数の指定を行わずに、予め定められている周波数の同期通信用クロック信号S1を出力するように構成してもよい。
(Regarding frequency designation)
In the above embodiment, the frequency of the synchronous communication clock signal S1 is specified in SA2 in Fig. 2, but this is not limiting. For example, since the frequency of the synchronous communication clock signal S1 is predetermined for data communication, the synchronous communication clock signal S1 may be configured to output the predetermined frequency without specifying the frequency.
(補正について(その1))
また、上記実施の形態では、図2のSA2で指定した1個の周波数の同期通信用クロック信号S1を用いてSA3の合わせ込みの処理を行う場合について説明したが、これに限らない。例えば、高速クロック生成部32の合わせ込みを行う場合、及び低速クロック生成部33の合わせ込みを行う場合の各々において、各々相互に異なる周波数を指定して、相互に異なる周波数の同期通信用クロック信号S1を用いてSA3の合わせ込みの処理を行うように構成してもよい。
(Regarding corrections (part 1))
In the above embodiment, the case where the SA3 adjustment process is performed using the synchronous communication clock signal S1 of one frequency designated by SA2 in Fig. 2 has been described, but the present invention is not limited to this. For example, when adjusting the high-speed
(補正について(その2))
また、上記実施の形態では、図2のSA2において、各基準クロック信号の周波数よりも低い周波数を指定して同期通信用クロック信号S1を出力する場合について説明したが、採用する各ICの構成に依存して、各基準クロック信号の周波数よりも高い周波数を指定してもよいし、あるいは、一方の基準クロック信号の周波数よりも高く、且つ、他の方の基準クロック信号の周波数よりも低い周波数を指定してもよい。
(Regarding corrections (part 2))
In the above embodiment, a case has been described in which a frequency lower than the frequencies of the respective reference clock signals is specified to output the synchronous communication clock signal S1 in SA2 of FIG. 2. However, depending on the configuration of each IC employed, a frequency higher than the frequencies of the respective reference clock signals may be specified, or a frequency higher than the frequency of one reference clock signal and lower than the frequency of the other reference clock signal may be specified.
(補正について(その3))
また、上記実施の形態の図2のSA3及びSA5において、同期通信用クロック信号S1を用いて、高速クロック生成部32及び低速クロック生成部33の合わせ込みを行う場合について説明したが、これに限らない。例えば、同期通信用クロック信号S1を用いて、高速クロック生成部32又は低速クロック生成部33の一方のクロック生成部の調整用の設定値を決定することにより合わせ込みを行い、合わせ込みを行った当該一方のクロック生成部に当該決定した調整用の設定値を設定することにより当該一方のクロック生成部の補正を行い、この後に、当該補正後のクロック生成部が生成する基準クロック信号を用いて、高速クロック生成部32又は低速クロック生成部33の他方のクロック生成部の調整用の設定値を決定することにより合わせ込みを行い、合わせ込みを行った当該他方のクロック生成部に当該決定した調整用の設定値を設定することにより当該他方のクロック生成部の補正を行うように構成してもよい。なお、この場合、制御用IC3には、多数のカウンタが設けられており、これらのカウンタにて実施の形態で説明した場合と同様にして各信号のパルスの個数を計数する処理等を行って合わせ込み及び補正を行うように構成してもよい。
(Regarding corrections (part 3))
2 in the above embodiment, the case where the high-speed
(補正について(その4))
また、上記実施の形態の図2のSA5において、調整用の設定値を変更することにより補正する場合について説明したが、これに限らない。例えば、制御用IC3のタイマカウンタの値を調整したり、所定の規格での外部通信用のボーレートの修正をおこなったり、あるいは、単位時間(例えば1秒間)を正確に計測するように調整して、制御用IC3の動作を補正する処理を行ってもよい。
(Regarding corrections (part 4))
2 in the above embodiment, the case where the adjustment set value is changed for correction has been described, but the present invention is not limited to this. For example, the operation of the
特に、単位時間(例えば1秒間)を正確に計測するように調整する場合、クロック自体の補正ができないICにおいて補正を行うことができるが、以下の処理を行ってもよい。ここでは、例えば、低速クロック生成部33が1秒間に100000個のパルスを出力することが想定されており、当該パルスの計数値により時間を計測するように構成されているものとして説明する。この場合、制御部36は、時間計測の基準としての変数Aを用いて、単位時間(ここでは、1秒間)を計測する。「変数A」は、1秒間を計測するためのパルスの計数値であり、例えば、上述のように低速クロック生成部33が1秒間に100000個のパルスを出力することが想定されている場合、初期値として「100000」が設定されているものである。つまり、制御部36は、低速クロック生成部33からの信号のパルスを変数Aに対応する個数分だけ計数した場合に1秒間を計測する。ところで、このように構成されている場合において、任意の要因(例えば、温度に関する要因等)により低速クロック生成部33から出力される信号の周波数がずれてしまい、1秒間に出力されるパルスの個数が100000個からずれてしまうことがあるが、この場合、制御部36は、変数Aに対応する個数分だけ計数した場合に1秒間を計測するように構成されているので、1秒間を正確に計測できなくなってしまう可能性があるが、このような場合に、以下の補正を行うことにより、1秒間を正確に計測できるように構成してもよい。
In particular, when adjusting to accurately measure a unit time (for example, 1 second), correction can be performed in an IC that cannot correct the clock itself, but the following processing may be performed. Here, for example, the low-speed
補正について具体的には、例えば、まず、制御用IC3の制御部36が、無線通信用IC2から入力される同期通信用クロック信号S1(つまり、100Hzの信号)100周期分の間に、低速クロック生成部33から出力されるパルスの個数を計数する。ここでは、例えば、精度が高い同期通信用クロック信号S1の100周期分を1秒間として、当該1秒間に低速クロック生成部33から出力されるパルスの個数を計数することになるが、例えば、100005個計数する場合を例示して説明する。次に、当該制御部36が、計数したパルスの個数を「変数A」に設定する。ここでは、例えば、計数したパルスの個数である100005個を「変数A」に設定することにより、補正を行う。このように構成した場合、制御部36は、低速クロック生成部33から出力されるパルスを100005個分計数した場合に1秒間を計測することになるので、前述のように、低速クロック生成部33からの信号のパルスの個数が、1秒間に100000個から1秒間に100005個にずれた場合であっても、1秒間を正確に計測できるようになる。なお、ここで説明した技術を用いて、高速クロック生成部32の信号に関する補正を行うように構成してもよい。
Specifically, for example, the
(回路構成について)
また、上記実施の形態では、本発明の特徴を、制御用IC3のクロック生成部が2個設けられている場合について説明したが、これに限らない。例えば、本発明の特徴を、制御用IC3のクロック生成部が1個のみ設けられている場合に適用してもよいし、あるいは、3個以上設けられている場合に適用してもよい。
(Circuit configuration)
In the above embodiment, the features of the present invention have been described in terms of a case where the
(特徴について)
また、実施の形態の特徴及び変形例の特徴を任意に組み合わせてもよい。
(Features)
Furthermore, the features of the embodiments and the features of the modifications may be combined in any manner.
(付記)
付記1の回路システムは、基準クロック信号に基づいて動作する集積回路と、前記集積回路と接続されている他の集積回路と、を備える回路システムであって、前記他の集積回路は、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信し、前記集積回路は、前記基準クロック信号を生成する生成手段と、前記他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備える。
(Additional Note)
The circuit system of
付記2の回路システムは、付記1に記載の回路システムにおいて、前記補正手段は、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う。
The circuit system of
付記3の回路システムは、付記2に記載の回路システムにおいて、前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、前記補正開始条件を満たすか否かを判定する。
The circuit system of
付記4の回路システムは、付記1から3の何れか一項に記載の回路システムにおいて、前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する。
The circuit system of Supplementary Note 4 is the circuit system described in any one of
付記5の回路システムは、付記1から4の何れか一項に記載の回路システムにおいて、前記生成手段は、少なくとも、第1周波数の前記基準クロック信号である第1基準クロック信号を生成する第1生成手段と、前記第1周波数とは異なる第2周波数の前記基準クロック信号である第2基準クロック信号を生成する第2生成手段と、を備えており、前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う。
The circuit system of Supplementary Note 5 is the circuit system described in any one of
付記6の回路システムは、付記1から5の何れか一項に記載の回路システムにおいて、前記他の集積回路は、無線通信用の集積回路である。
The circuit system of Supplementary Note 6 is the circuit system described in any one of
付記7の集積回路は、基準クロック信号に基づいて動作する集積回路であって、前記基準クロック信号を生成する生成手段と、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備える。 The integrated circuit of Appendix 7 is an integrated circuit that operates based on a reference clock signal, and includes a generating means for generating the reference clock signal, and a correcting means for performing a process of correcting the operation of the integrated circuit with respect to the reference clock signal, using the non-correction signal, which is a non-correction signal with higher accuracy than the reference clock signal and is received from another integrated circuit that transmits to the integrated circuit a non-correction signal for a purpose other than correction, which performs a process of correcting the operation of the integrated circuit with respect to the reference clock signal, as a correction signal for correcting the operation of the integrated circuit with respect to the reference clock signal.
(付記の効果)
付記1に記載の回路システム、及び付記7に記載の集積回路によれば、他の集積回路から受信する非補正用信号を、基準クロック信号に関する集積回路の動作を補正する補正用信号として用いて、基準クロック信号に関する集積回路の動作を補正する処理を行うことにより、例えば、基準クロック信号に関する動作を補正することが可能となる。特に、例えば、補正用信号を容易に得られない場合であっても、集積回路の動作を補正することが可能となる。
(Effect of supplementary notes)
According to the circuit system described in
付記2に記載の回路システムによれば、補正開始条件を満たすものと判定した場合に集積回路の動作を補正することにより、例えば、必要な場合にのみ補正を行うことが可能となる。
According to the circuit system described in
付記3に記載の回路システムによれば、他の集積回路から取得した温度情報が特定する周辺温度に基づいて、補正開始条件を満たすか否かを判定することにより、例えば、温度が比較的大きく変化したり、あるいは、比較的高温又は低温になったりして、集積回路の動作が規定からずれる可能性がある場合等の適切なタイミングに補正を行うことが可能となる。また、例えば、他の集積回路から温度情報を取得することにより、温度情報を取得するための専用の要素を設ける必要がなく、低コスト化を図ることが可能となる。
According to the circuit system described in
付記4に記載の回路システムによれば、非補正用信号の周波数を指定することにより、例えば、適切な周波数で補正を行うことができるので、補正の精度を向上させることが可能となる。 According to the circuit system described in Appendix 4, by specifying the frequency of the non-correction signal, for example, correction can be performed at an appropriate frequency, thereby improving the accuracy of correction.
付記5に記載の回路システムによれば、補正用信号に基づいて第1基準クロック信号に関する第1生成手段の動作を補正する処理を行い、この後に、第1生成手段が生成した第1基準クロック信号に基づいて第2基準クロック信号に関する第2生成手段の動作を補正する処理を行うことにより、例えば、他の集積回路を補正のために動作させる時間を短縮することができるので、低消費電力化を図ることが可能となる。 According to the circuit system described in Appendix 5, a process is performed to correct the operation of the first generating means with respect to the first reference clock signal based on the correction signal, and then a process is performed to correct the operation of the second generating means with respect to the second reference clock signal based on the first reference clock signal generated by the first generating means. This makes it possible to reduce the time that other integrated circuits are operated for correction, for example, thereby achieving low power consumption.
付記6に記載の回路システムによれば、他の集積回路は無線通信用の集積回路であることにより、例えば、精度が比較的高い無線通信用の集積回路からの信号を用いて補正することができるので、補正の精度を向上させることが可能となる。 According to the circuit system described in Appendix 6, since the other integrated circuit is an integrated circuit for wireless communication, for example, the correction can be performed using a signal from the integrated circuit for wireless communication, which has a relatively high accuracy, and therefore the accuracy of the correction can be improved.
1 発振器
2 無線通信用集積回路
3 制御用集積回路
31 通信部
32 高速クロック生成部
33 低速クロック生成部
34 第1カウンタ
35 第2カウンタ
36 制御部
100 回路システム
S1 同期通信用クロック信号
S2 データ信号
REFERENCE SIGNS LIST 1: oscillator 2: wireless communication integrated circuit 3: control integrated circuit 31: communication section 32: high-speed clock generating section 33: low-speed clock generating section 34: first counter 35: second counter 36: control section 100: circuit system S1: clock signal for synchronous communication S2: data signal
Claims (10)
前記基準クロック信号を生成する生成手段と、
前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、
前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、
前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する、
集積回路。 An integrated circuit that operates based on a reference clock signal,
A generating means for generating the reference clock signal;
a correction means for performing a process of correcting the operation of the integrated circuit with respect to the reference clock signal by using a non-correction signal, which is more accurate than the reference clock signal and is received from another integrated circuit that transmits to the integrated circuit a non-correction signal for a purpose other than correction, as a correction signal for correcting the operation of the integrated circuit with respect to the reference clock signal,
the integrated circuit includes a designation means for designating a frequency of the non-correction signal;
the other integrated circuit transmits the non-correction signal having a frequency designated by the designation means of the integrated circuit.
Integrated circuits.
請求項1に記載の集積回路。 the correction means determines whether or not a correction start condition is satisfied, and when it is determined that the correction start condition is satisfied, performs a process of correcting the operation of the integrated circuit with respect to the reference clock signal.
10. The integrated circuit of claim 1 .
請求項2に記載の集積回路。 the correction means acquires temperature information specifying an ambient temperature of the integrated circuit from the other integrated circuit, and determines whether or not the correction start condition is satisfied based on the ambient temperature specified by the acquired temperature information.
3. The integrated circuit of claim 2 .
前記基準クロック信号を生成する生成手段と、
前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、
前記生成手段は、少なくとも、第1周波数の前記基準クロック信号である第1基準クロック信号を生成する第1生成手段と、前記第1周波数とは異なる第2周波数の前記基準クロック信号である第2基準クロック信号を生成する第2生成手段と、を備えており、
前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う、
集積回路。 An integrated circuit that operates based on a reference clock signal,
A generating means for generating the reference clock signal;
a correction means for performing a process of correcting the operation of the integrated circuit with respect to the reference clock signal by using a non-correction signal, which is more accurate than the reference clock signal and is received from another integrated circuit that transmits to the integrated circuit a non-correction signal for a purpose other than correction, as a correction signal for correcting the operation of the integrated circuit with respect to the reference clock signal,
the generating means includes at least a first generating means for generating a first reference clock signal which is the reference clock signal of a first frequency, and a second generating means for generating a second reference clock signal which is the reference clock signal of a second frequency different from the first frequency;
the correction means performs a process of correcting an operation of the first generating means with respect to the first reference clock signal based on the correction signal, and thereafter performs a process of correcting an operation of the second generating means with respect to the second reference clock signal based on the first reference clock signal generated by the first generating means.
Integrated circuits.
請求項4に記載の集積回路。 the correction means determines whether or not a correction start condition is satisfied, and when it is determined that the correction start condition is satisfied, performs a process of correcting the operation of the integrated circuit with respect to the reference clock signal.
5. The integrated circuit of claim 4 .
前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する、
請求項4に記載の集積回路。 the integrated circuit includes a designation means for designating a frequency of the non-correction signal;
the other integrated circuit transmits the non-correction signal having a frequency designated by the designation means of the integrated circuit.
5. The integrated circuit of claim 4 .
請求項5に記載の集積回路。 the correction means acquires temperature information specifying an ambient temperature of the integrated circuit from the other integrated circuit, and determines whether or not the correction start condition is satisfied based on the ambient temperature specified by the acquired temperature information.
6. The integrated circuit of claim 5 .
前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する、
請求項7に記載の集積回路。 the integrated circuit includes a designation means for designating a frequency of the non-correction signal;
the other integrated circuit transmits the non-correction signal having a frequency designated by the designation means of the integrated circuit.
8. The integrated circuit of claim 7 .
前記基準クロック信号を生成する生成手段と、
前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備え、
前記他の集積回路は、無線通信用の集積回路であり、
前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行い、
前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、
前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する、
集積回路。 An integrated circuit that operates based on a reference clock signal,
A generating means for generating the reference clock signal;
a correction means for performing a process of correcting the operation of the integrated circuit with respect to the reference clock signal by using a non-correction signal, which is more accurate than the reference clock signal and is received from another integrated circuit that transmits to the integrated circuit a non-correction signal for a purpose other than correction, as a correction signal for correcting the operation of the integrated circuit with respect to the reference clock signal,
the other integrated circuit is an integrated circuit for wireless communication,
the correction means acquires temperature information specifying an ambient temperature of the integrated circuit from the other integrated circuit, judges whether or not a correction start condition is satisfied based on the ambient temperature specified by the acquired temperature information, and performs a process of correcting an operation of the integrated circuit with respect to the reference clock signal when it is determined that the correction start condition is satisfied;
the integrated circuit includes a designation means for designating a frequency of the non-correction signal;
the other integrated circuit transmits the non-correction signal having a frequency designated by the designation means of the integrated circuit.
Integrated circuits.
前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う、
請求項9に記載の集積回路。 the generating means includes at least a first generating means for generating a first reference clock signal which is the reference clock signal of a first frequency, and a second generating means for generating a second reference clock signal which is the reference clock signal of a second frequency different from the first frequency;
the correction means performs a process of correcting an operation of the first generating means with respect to the first reference clock signal based on the correction signal, and thereafter performs a process of correcting an operation of the second generating means with respect to the second reference clock signal based on the first reference clock signal generated by the first generating means.
10. The integrated circuit of claim 9 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023068586A JP7503683B2 (en) | 2019-04-03 | 2023-04-19 | Integrated Circuits |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071562A JP7333705B2 (en) | 2019-04-03 | 2019-04-03 | circuit system |
JP2023068586A JP7503683B2 (en) | 2019-04-03 | 2023-04-19 | Integrated Circuits |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071562A Division JP7333705B2 (en) | 2019-04-03 | 2019-04-03 | circuit system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023101481A JP2023101481A (en) | 2023-07-21 |
JP7503683B2 true JP7503683B2 (en) | 2024-06-20 |
Family
ID=72746391
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071562A Active JP7333705B2 (en) | 2019-04-03 | 2019-04-03 | circuit system |
JP2023068586A Active JP7503683B2 (en) | 2019-04-03 | 2023-04-19 | Integrated Circuits |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071562A Active JP7333705B2 (en) | 2019-04-03 | 2019-04-03 | circuit system |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7333705B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170357556A1 (en) | 2015-01-09 | 2017-12-14 | Schmidhauser Ag | Frequency Converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180125A (en) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | Semiconductor device |
JP4164662B2 (en) * | 2003-06-10 | 2008-10-15 | 日本電気株式会社 | Portable terminal and GPS time keeping method |
JP4812066B2 (en) * | 2003-10-09 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit |
JP2017017164A (en) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | Semiconductor integrated device and control method therefor |
-
2019
- 2019-04-03 JP JP2019071562A patent/JP7333705B2/en active Active
-
2023
- 2023-04-19 JP JP2023068586A patent/JP7503683B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170357556A1 (en) | 2015-01-09 | 2017-12-14 | Schmidhauser Ag | Frequency Converter |
Also Published As
Publication number | Publication date |
---|---|
JP2020170795A (en) | 2020-10-15 |
JP2023101481A (en) | 2023-07-21 |
JP7333705B2 (en) | 2023-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106292839B (en) | Real-time clock compensation circuit and calibration method, device | |
JP4540088B2 (en) | Position detection device | |
US5483201A (en) | Synchronization circuit using a high speed digital slip counter | |
JP2001159690A (en) | Portable device and real time information production method | |
US10042383B2 (en) | Navigation system and mouse device | |
JP2017510107A (en) | Improved low power oscillator | |
US9054851B2 (en) | Dithering circuit for serial data transmission | |
US6084441A (en) | Apparatus for and method of processing data | |
CN113031428B (en) | Real-time clock device and electronic apparatus | |
JP3558040B2 (en) | Electronic device, external adjustment device for electronic device, adjustment method for electronic device | |
CN109217821B (en) | Frequency device compensation method, device and system and computer readable storage medium | |
JPWO2015093187A1 (en) | Microcomputer and its clock correction method | |
JP2002217722A (en) | Reference frequency generator | |
JP7503683B2 (en) | Integrated Circuits | |
US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
CN101488752B (en) | Temperature frequency correcting apparatus | |
US10922960B2 (en) | Radio communication device with high precision real time clock | |
CN102096440A (en) | Method for keeping high precision of real time clock circuit | |
TW201740230A (en) | Method for testing the rate of a quartz watch | |
JPWO2022186375A5 (en) | ||
US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
US7191081B2 (en) | Method for correcting an oscillator frequency | |
JP2009014393A (en) | Time correction method, microcomputer internal timepiece, and electronic control unit | |
JP2003232876A (en) | Time correction device | |
CN209978984U (en) | Double-display electronic water meter core |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7503683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |