JP2017017164A - Semiconductor integrated device and control method therefor - Google Patents
Semiconductor integrated device and control method therefor Download PDFInfo
- Publication number
- JP2017017164A JP2017017164A JP2015131835A JP2015131835A JP2017017164A JP 2017017164 A JP2017017164 A JP 2017017164A JP 2015131835 A JP2015131835 A JP 2015131835A JP 2015131835 A JP2015131835 A JP 2015131835A JP 2017017164 A JP2017017164 A JP 2017017164A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- integrated circuit
- temperature information
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、集積回路を多段に積層する技術に関するものである。 The present invention relates to a technique for stacking integrated circuits in multiple stages.
近年、製品の小型化、高機能化、省電力化の市場要求がますます強まっている。この要求を受け、半導体業界では、TSV(Through Silicon Via)を採用する3次元実装が注目を集めている。 In recent years, market demands for product miniaturization, high functionality, and power saving are increasing. In response to this demand, in the semiconductor industry, three-dimensional mounting employing TSV (Through Silicon Via) has attracted attention.
例えば、複数の機能を盛り込んだLSI(Large Scale Integrated circuit)の上層に、メモリデバイスを積層した高密度に集積された新たなLSIが開発されている。さらには、LSIの上層に他のLSIを積層する形態の開発も進んでいる。 For example, a new LSI integrated with a high density in which memory devices are stacked on an upper layer of an LSI (Large Scale Integrated Circuit) incorporating a plurality of functions has been developed. Furthermore, development of a form in which another LSI is stacked on the upper layer of the LSI is also progressing.
TSVを採用することで、従来よりも、回路の高集積化、チップ間の通信バス帯域の拡張、低消費電力化を図ることが可能となる。例えば、メモリデバイスや他LSIなどの他ICをLSIに垂直方向に3D実装することでプリント基板の小型化を図れる。また、デバイスを貫通した配線が可能な貫通電極の利用で、チップ間の信号配線の短配線化によるタイミング性の向上、寄生容量の軽減による消費電力の軽減も図れる。さらに、従来のプリント基板の配線は100um程度の配線幅であるのに対し、貫通電極の径は数um〜10um程度となっており、配線を細くする事で実装効率の向上も図れる。 By adopting TSV, it is possible to achieve higher circuit integration, expansion of the communication bus band between chips, and lower power consumption than in the past. For example, the printed circuit board can be reduced in size by 3D mounting other ICs such as memory devices and other LSIs in the direction perpendicular to the LSIs. In addition, by using a through electrode that allows wiring through a device, it is possible to improve timing by shortening signal wiring between chips and reduce power consumption by reducing parasitic capacitance. Further, while the wiring of the conventional printed circuit board has a wiring width of about 100 μm, the diameter of the through electrode is about several μm to 10 μm, and the mounting efficiency can be improved by making the wiring thinner.
一方、TSVを用いた3次元実装では、LSIの薄膜化により、垂直方向の熱抵抗が従来の実装に対して非常に低くなる。結果、上下に積まれたLSIそれぞれがお互いの発熱の影響を受けやすくなり、熱の影響を受けたLSIが誤動作する可能性が高まる。そのため、発熱の影響を軽減して誤動作を防止する技術として、LSIの間に断熱材を配置する特許文献1やヒートシンクを配置する技術がある。 On the other hand, in the three-dimensional mounting using the TSV, the thermal resistance in the vertical direction becomes very low compared to the conventional mounting due to the thinning of the LSI. As a result, the LSIs stacked one above the other are easily affected by heat generation from each other, and the possibility of malfunctioning of the LSIs affected by heat increases. Therefore, as a technique for reducing the influence of heat generation and preventing malfunction, there are a technique of arranging a heat insulating material between LSIs and a technique of arranging a heat sink.
しかしながら、今後、さらなる薄膜化が進むと、特許文献1に記されているような断熱材やヒートシンクによる対処だけでは、熱を十分に分散しきれなくなってくることが予想される。熱による誤動作の可能性を解消するためには、LSI上に局所的に大きな熱(熱のホットスポット)が発生しないようにLSIの各回路モジュールを動作させる必要がある。 However, if the film thickness is further reduced in the future, it is expected that the heat cannot be sufficiently dispersed only by the measures using the heat insulating material and the heat sink as described in Patent Document 1. In order to eliminate the possibility of malfunction due to heat, it is necessary to operate each circuit module of the LSI so that large heat (heat hot spot) is not locally generated on the LSI.
この課題を解決するため、例えば本発明の集積回路装置は以下の構成を備える。すなわち、
多段に積層された複数の集積回路を有する集積回路装置であって、
第1の集積回路の温度情報を取得する温度情報取得手段と、
前記温度情報に基づき前記第1の集積回路に隣接して積層される第2の集積回路における回路部の動作を制御する動作制御手段とを有する。
In order to solve this problem, for example, an integrated circuit device of the present invention has the following configuration. That is,
An integrated circuit device having a plurality of integrated circuits stacked in multiple stages,
Temperature information acquisition means for acquiring temperature information of the first integrated circuit;
Operation control means for controlling the operation of the circuit portion in the second integrated circuit stacked adjacent to the first integrated circuit based on the temperature information.
本発明によれば、集積回路が局所的に発熱する事を抑え、熱による集積回路の誤動作を抑制することが可能になる。 According to the present invention, it is possible to prevent the integrated circuit from locally generating heat and to prevent malfunction of the integrated circuit due to heat.
以下、添付図面に従って本発明に係る実施形態を詳細に説明する。 Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
[第1の実施形態]
第1の実施形態を、図1乃至図6を用いて以下に説明する。図1は第1の実施形態に関わる半導体集積装置100の基本的な構成図である。
[First Embodiment]
The first embodiment will be described below with reference to FIGS. FIG. 1 is a basic configuration diagram of a semiconductor integrated
半導体集積装置100は、2つの集積回路101,102で構成される。集積回路101、102は、どのような目的のLSIでも構わない。ただし、実施形態における集積回路101は、LSIを構成する第4の回路部301、第5の回路部302、第6の回路部303を有する。また、集積回路101は、集積回路102と積層した祭に、集積回路102が実装する3つの回路部(符号108乃至110)のそれぞれに対応する位置に、第1の温度情報取得部103,第2の温度情報取得部104,第3の温度情報取得部105を有する。これら3つの第1乃至第3の温度情報取得部103〜105は、集積回路101を構成する主要な回路部に配置されるものとする。また、集積回路102は、第1の回路部108、第2の回路部109、及び、第3の回路部110を有する。そして、集積回路102は、更に温度判定部106、動作制御部107を有する。
The semiconductor integrated
第1乃至第3の温度情報取得部103〜105は、集積回路101のそれぞれが配置される位置の温度を検出し、検出した温度を示す温度情報を、集積回路102の温度判定部106へ供給する。ここで、第1乃至第3の温度情報取得部103〜105による温度情報の取得の単位時間(インターバル)は特に問わないが、ここでは1ミリ秒とする。なお、集積回路100に実装される第4乃至第6の回路部301〜303は、固定のクロック周波数で動作するものとし、温度制御対象外として説明する。
The first to third temperature
温度判定部106は、第1乃至第3の温度情報取得部103〜105から供給される温度情報から集積回路101における該当する各回路部が使用可能な動作周波数を判定し、その判定結果を示す情報を周波数変更命令として動作制御部107に供給する。周波数変更命令には、例えば動作制御部107の分周比を設定するための情報が含まれている。
The
また、温度判定部106は、図2(a)〜(c)に示されるような、温度情報と周波数の関係を示したテーブルを記憶するための不図示の記憶部を持つ。また、温度判定部106は、書き込み可能なメモリ(レジスタ又はRAM)も備え、第1乃至第3の温度情報取得部103〜105から供給された温度情報を、その時間ともにメモリに書き込む。なお、テーブルの情報は、あらかじめシミュレーションなどにより数値を決定しておく。また、図2(a)〜(c)で示されている数値は第1の実施形態を説明するための数値であり、実際にはシステムごとに変わるものであり、これら数値に限定されるものではない。
Moreover, the
図2(a)は高温側基準温度を示しているテーブルである。高温側基準温度とは、第1乃至第3の回路部108〜110が通常動作した場合に、集積回路101の許容温度を超えてしまう事が予測される温度を示している。なお、この温度は、或る程度の余裕をもった温度であり、この温度を超えたからといって直ちに該当する回路部が正常動作しなくなることを意味するものではない。また、集積回路102から集積回路101への熱の伝わりやすさは、集積回路101,102の領域によって異なるため、領域毎に異なる基準温度が設定されている。
FIG. 2A is a table showing the high temperature side reference temperature. The high temperature side reference temperature indicates a temperature at which the allowable temperature of the integrated
図2(b)は低温側基準温度を示しているテーブルである。低温側基準温度とは、第1乃至第3の回路部108〜110が通常動作しても集積回路101の動作に誤動作が無いと予測される温度を示す。また、集積回路102から集積回路101への熱の伝わりやすさが集積回路101、102の領域によって異なるため、領域毎に異なる基準温度が設定されている。
FIG. 2B is a table showing the low temperature side reference temperature. The low temperature side reference temperature indicates a temperature at which the operation of the integrated
図2(c)は温度変化に応じて各回路部に設定する動作周波数を示しているテーブルである。温度変化に応じた回路部の動作周波数は、温度変化の勾配によって集積回路101の動作に誤動作が生じる許容温度まで達しない動作周波数を事前にシミュレーションで確認した値を設定する。
FIG. 2C is a table showing operating frequencies set in each circuit unit in accordance with temperature changes. The operating frequency of the circuit unit corresponding to the temperature change is set to a value obtained by confirming in advance by simulation that the operating frequency does not reach the allowable temperature at which the malfunction of the operation of the integrated
動作制御部107は、温度判定部106からの周波数変更命令と第1乃至第3の回路部108〜110の動作の基となるクロック信号を入力する。そして。動作制御部107は、周波数変更命令に基づき第1乃至第3の回路部108〜110を駆動するためのクロック信号を分周した駆動クロック信号を出力する。
The
第1乃至第3の回路部108〜110それぞれは、動作制御部107からの駆動クロック信号を入力し、その駆動クロック信号に基づいた動作周波数で各種処理を行う。
Each of the first to
以上、本実施形態における半導体集積装置100の構成と基本動作を説明した。なお、本第1の実施形態は、集積回路101,102や第1乃至第3の温度情報取得部103〜105、第1乃至第3の回路部108〜110を記したが、この個数に限定するものではなく、いくつあっても構わない。あくまで例示であると理解されたい。
The configuration and basic operation of the semiconductor integrated
次に、図3を用いて、集積回路101と集積回路102が、3次元的にどのように接続されているかを説明する。
Next, how the
集積回路101と集積回路102は、双方の信号接続がいくつものTSV(Through Silicon Via:シリコン貫通電極)304を用いて接続されている。このTSV304を介して、第1乃至第3の温度情報取得部103〜105が取得した温度情報が、温度判定部106に転送される。また同様に、TSV304を介して、集積回路102の第1乃至第3の回路部108〜110と、集積回路101の回路部の間でデータ転送をおこなっている。なお、TSV304を用いて集積回路101および集積回路102の間を接続する際、マイクロバンプがTSV304の経路上に配置されていてもよい。マイクロバンプとは、集積回路を接続する際に用いられる電極部にメッキで形成した突起である。
The
図4を用いて、温度判定部106が第1の温度情報取得部103から入力される温度情報に基づき、周波数変更命令を出力するまでの動作を説明する。第1の温度情報取得部103から温度判定部106に供給される温度情報を、取得温度情報と名前を定義して、以降の説明を行っていく。同様に、温度判定部106の不図示の記憶部に書き込まれている温度情報を、記憶温度情報と名前を定義して、以降の説明を行っていく。
The operation until the
第1の温度情報取得部103が温度情報を取得した時、図4のフローが開始する。まずステップS401にて、温度判定部106は、第1の温度情報取得部103が取得した取得温度情報と高温側基準温度との比較を行う。そして、ステップS401aにて比較の判定を行う。判定結果が取得温度情報が高温側基準温度以上を示す場合、処理をステップS402へ進める。また、判定結果が取得温度情報が高温側基準温度に満たないことを示す場合、処理をステップS407へ進む。
When the first temperature
ステップS402にて、温度判定部106は自身が持つ不図示の記憶部に格納されている記憶温度情報を読み出す。そして、ステップS403にて、温度判定部106は、読み出した記憶温度情報と、第1の温度情報取得部103が取得した取得温度情報(現在の温度を示す情報)とを比較する。そして、ステップS403aにて、比較の判定を行う。判定結果が、取得温度情報が記憶温度情報以上の場合、つまり、温度上昇中であることを示す場合、処理をステップS404へ進める。また、判定結果が、取得温度情報が記憶温度情報を下回ることを示す場合には処理をステップS406へ進める。
In step S402, the
ステップS404には、温度判定部106は、取得温度情報が記憶温度情報以上と判定されたため、取得温度情報と記憶温度情報の温度変化の勾配を計算する。尚、勾配を計算する際には、温度変化に対する時間変化の情報が必要となるが、温度情報を1ミリ秒ごとで取得するため、時間変化の情報はこの周期の情報を使用すればよい。そして。ステップS405にて、温度判定部106は、図2(c)に記すテーブルの第1の回路部108の情報から、ステップS405で計算した温度変化の勾配に対応する動作周波数の値を取得する。そして、温度判定部106は、取得した動作周波数への変更を指示する周波数変更命令を動作制御部107へ出力する。
In step S <b> 404, the
ステップS406には、温度判定部106が、第1の温度情報取得部103から取得した取得温度情報を記憶温度情報として、温度判定部106が持つ不図示の記憶部へ格納する。
In step S406, the
一方、ステップS407に処理が進んだ場合、温度判定部106は、第1温度情報取得部103が取得した取得温度情報と低温側基準温度との比較判定を行う。そして、ステップS407aにて、比較の判定を行う。判定結果が、取得温度情報が低温側基準温度以下であることを示す場合、処理をステップS408へ進める。また、判定結果が、取得温度情報が低温側基準温度を超えることを示す場合、処理をステップS406へ進める。
On the other hand, when the process proceeds to step S407, the
ステップS408にて、温度判定部106は自身が持つ不図示の記憶部に格納されている記憶温度情報を読み出す。そして、ステップS409にて、温度判定部106は、読み出した記憶温度情報と第1温度情報取得部103が取得した取得温度情報とを比較を行う。そして、ステップS409aにて、その比較判定を行う。判定結果が、取得温度情報が記憶温度情報以下であることを示す場合、つまり、温度降下中である場合、処理をステップS410へ進める。また、判定結果が、取得温度情報が記憶温度情報を下回ることを示す場合には、処理をステップS406へ処理を進める。
In step S408, the
ステップS410にて、温度判定部106は、取得温度情報が記憶温度情報以下と判定されたため、第1の回路部108の動作周波数の変更(周波数を上げるため)する周波数変更命令を動作制御部107へ出力する。
In step S <b> 410, the
また、ここでは第1の温度情報取得部103から取得温度情報を取得した例を記したが、第2の温度情報取得部104や第3の温度情報取得部105から温度情報を取得した際も温度判定部106は同様の処理を行う事とする。
In addition, although the example in which the acquired temperature information is acquired from the first temperature
図5は、温度判定部106に記憶する高温側基準温度と低温側基準温度の情報を用いた判定によって集積回路101の温度変化を説明する。
FIG. 5 explains the temperature change of the
集積回路102が動作すると熱伝導により集積回路101の温度が上昇し、温度が上昇し続けると集積回路101の動作が保証された許容温度を超えてしまう可能性がある。そのため、許容温度以下に高温側基準温度を設定し、温度判定部106は時間(タイミング)t1にて集積回路101の温度が高温側基準温度以上になった事を判定する。この判定により、温度判定部106は集積回路101の温度が許容温度を超えないよう集積回路102の動作を制限するよう命令を出力したため、集積回路101の温度が低下する。
When the
また、高温側基準温度以下に低温側基準温度を設定し、温度判定部106は時間t2にて集積回路101の温度が低温側基準温度以下になった事を判定する。この判定により、温度判定部106は集積回路102の動作の制限を解除して通常動作させる命令を出力したために、再び集積回路101の温度が上昇し始める。
Further, the low temperature side reference temperature is set to be equal to or lower than the high temperature side reference temperature, and the
このように高温側基準温度および低温側基準温度を設定する事で、集積回路101の温度は、実質的に許容温度範囲内で変化させる事が可能となる。
Thus, by setting the high temperature side reference temperature and the low temperature side reference temperature, the temperature of the
次に、図6を参照し、動作制御部107が第1の回路部108に対して行う制御手順を説明する。
Next, a control procedure performed by the
動作制御部107は、温度判定部106から周波数変更命令を受けた際、以下の処理を行う。
The
まず、ステップS601にて、動作制御部107は、温度判定部106から入力された第1回路部108に関する周波数変更命令に基づき、第1回路部108へ供給する分周クロック信号を決定する。分周比の決定方法は、例えば、周波数変更命令に基づき、回路部毎に指定された周波数になるように、入力されるクロック信号と指定された周波数の値から分周比を決定すれば良い。具体的には、周波数変更命令を元に自動的に必要な分周比を算出して周波数を切り替えるようなセレクタ回路を持たせることで実現できる。
First, in step S <b> 601, the
ステップS602にて、動作制御部107は、決定した分周比に基づきクロック信号を分周して、分周クロック信号を生成する。そして、ステップS603にて、動作制御部107は、生成した分周クロック信号を第1の回路部108への供給を開始する。
In step S602,
上述する手順で、動作制御部107が第1の回路部108の動作周波数を変更できる。尚、ここでは第1の回路部108の動作周波数を変更する手順を記したが、第2の回路部109、第3の回路部110についても同様の手順で動作周波数の変更は可能である。
The
以上の説明を第1の回路部108に着目してまとめると、次の通りである。図2(a)の該当する高温側基準温度「100」を温度上限を示す閾値TH,図2(b)の該当する低温側基準温度「55」を温度下限を示す閾値TLと定義する。つまり、温度55〜100°を正常範囲と定義する。そして、現材の温度(取得温度情報)をT、1ミリ秒前の温度(記憶温度情報)をTPREと定義する。
・T≧TH(上限以上)で、且つ、T≧TPRE(温度上昇中)である場合、温度勾配に応じて第1の回路部108の駆動クロックの周波数を下げる。
・T≦TL(下限以下)で、且つ、T≦TPRE(温度降下中)である場合、温度勾配に応じて第1の回路部108の駆動クロックの周波数を上げる。
・上記以外の場合は、現状維持(駆動記録の周波数を変更しない)とする。
The above description is summarized by focusing on the
When T ≧ T H (above the upper limit) and T ≧ T PRE (during temperature increase), the frequency of the drive clock of the
When T ≦ T L (below the lower limit) and T ≦ T PRE (during temperature drop), the frequency of the drive clock of the
-In all other cases, the current state is maintained (the drive recording frequency is not changed).
以上の手順により、積層された集積回路が局所的に発熱する事を抑え、熱による集積回路の誤動作を抑制することが可能となる。 According to the above procedure, it is possible to suppress local heat generation of the stacked integrated circuits and to suppress malfunction of the integrated circuits due to heat.
[第2の実施形態]
上記第1の実施形態では、集積回路102の各回路部の動作周波数を集積回路101の温度情報に基づいて設定する例であった。本第2の実施形態では、集積回路706の温度情報を取得して動作周波数を変更する。
[Second Embodiment]
In the first embodiment, the operation frequency of each circuit unit of the
図7は、第2の実施形態の半導体集積装置100における構成例を示すものである。この半導体集積装置100は、2つの集積回路705と集積回路706で構成される。そして、集積回路705と集積回路706は、積層され、且つ、TSV304で接続されている。
FIG. 7 shows a configuration example in the semiconductor integrated
ここで、集積回路705は、第4の回路部301、第5の回路部302、第6の回路部303を有する。
Here, the
また、集積回路706は、第1の実施形態と同様、第1の回路部108、第2の回路部109、第3の回路部110を有する。また、集積回路706は、更に、第4の温度情報取得部701、第5の温度情報取得部702、第6の温度情報取得部703、温度推測部704、温度判定部106、動作制御部107を有する。
The
第4乃至第6の回路部301〜303と、温度判定部106、動作制御部107、第1乃至第3の回路部108〜110の構成と処理は、第1の実施形態と同様であるため、説明を省略する。以下では、第4乃至第6の温度情報取得部701〜703と温度推測部704の構成と処理についてのみ説明する。
The configurations and processes of the fourth to
第4乃至第6の温度情報取得部701〜703は、集積回路706の第1乃至第3の回路部108〜110が配置される領域の温度情報を取得し、取得した温度情報を集積回路706の温度推測部704へ供給する。なお、第4乃至第6の温度情報取得部701〜703の温度を取得する周期は第1の実施形態と同様に1ミリ秒とするが、これは一例であり、他の周期であっても構わない。
The fourth to sixth temperature
本第2の実施形態の状況は、例えば、第2の集積回路706における第4乃至第6の温度情報取得部701乃至703それぞれは、集積回路705における第4乃至第6の回路部301〜303と対応する位置にある。つまり、第2の集積回路706における第4乃至第6の温度情報取得部701乃至703それぞれは、集積回路705における第4乃至第6の回路部301〜303の温度を推定するのに都合が良い位置にあるものとする。ただし、第4乃至第6の温度情報取得部701乃至703、第1乃至第3の回路部108乃至110とは距離を推定できる程度まで、近くは無い。かかる状況を前提にすると分かりやすい。
The situation of the second embodiment is that, for example, the fourth to sixth temperature
温度推測部704は、第4乃至第6の温度情報取得部701〜703が取得した温度情報を入力し、集積回路705の第4乃至第6の回路部301〜303を推定し、その推定した温度を出力する。ここで推測した温度情報は、第1の実施形態の第1乃至第3の温度情報取得部103〜105の出力と同等のものであり、その後の温度判定部の処理が第1の実施形態と変わる事はない。
The temperature estimation unit 704 inputs the temperature information acquired by the fourth to sixth temperature
温度推測部704は、取得した温度情報に基づき推測される第4乃至第6の回路部301〜303の温度情報のテーブルを保持する。この温度情報のテーブルを参照する事で、第4乃至第6の回路部301〜303の温度を推測する。このような温度情報のテーブルを使って第4乃至第6の回路部301〜303の温度を推測する手段は一例であり、限定するものではなく、例えば演算回路を実装し、計算から推測する事でも実現できる。
The temperature estimation unit 704 holds a table of temperature information of the fourth to
図8に本第2の実施形態における温度推測部704が保持する温度情報のテーブルを示す。 FIG. 8 shows a table of temperature information held by the temperature estimation unit 704 in the second embodiment.
Trは第4乃至第6の温度情報取得部301〜303から取得した温度情報を示している。Tsは、事前に第1乃至第3の回路部103〜105と、第4乃至第6の回路部301〜303の熱伝導のシミュレーションなどにより決定した温度情報である。
Tr indicates temperature information acquired from the fourth to sixth temperature
TsはTSV接続領域の中心からの半径によって値が変動し、また温度情報Trの値によっても変動する。図8に示すテーブルには、Trを横軸、TSV接続領域の中心からの半径を縦軸として、Tsの値をテーブルとして持つ。例えば、Trが100℃の時の第4の回路部301のTSV接続領域の中心からの半径が0.1mmの範囲は、図8のテーブルから105度であると推測できる。
The value of Ts varies depending on the radius from the center of the TSV connection region, and also varies depending on the value of the temperature information Tr. The table shown in FIG. 8 has Ts as a table with Tr as the horizontal axis, the radius from the center of the TSV connection area as the vertical axis. For example, it can be estimated from the table of FIG. 8 that the radius of 0.1 mm from the center of the TSV connection region of the
以上の手順により、積層された集積回路のシステムでも、第1の実施形態とは異なる集積回路に温度情報取得部を実装した場合でも、積層された集積回路が局所的に発熱する事を抑え、熱による集積回路の誤動作を抑制することが可能となる。 With the above procedure, even if the temperature information acquisition unit is mounted on a stacked integrated circuit system or an integrated circuit different from the first embodiment, the stacked integrated circuit is prevented from locally generating heat, It is possible to suppress malfunction of the integrated circuit due to heat.
なお、上記実施形態では、2つの集積回路を積層する例を説明したが、3つ以上であっても構わない。要するに、上記第1、第2の実施形態は、多段に積層した集積回路における隣接する2つの集積回路に着目したものと理解されたい。 In the above embodiment, an example in which two integrated circuits are stacked has been described. However, three or more integrated circuits may be provided. In short, it should be understood that the first and second embodiments focus on two adjacent integrated circuits in an integrated circuit stacked in multiple stages.
また、上記実施形態では、集積回路上の温度情報取得部の数と、駆動クロックを制御する対象の回路部の数とが一致するものとした。しかし、1つの制御対象の回路部を取り囲むように複数の温度情報取得部が位置する場合には、それら複数の温度の線形補間等によって、制御対象の回路部の温度を推定することもできるので、必ずしも両者が同じ数にする必要もない。 In the above embodiment, the number of temperature information acquisition units on the integrated circuit and the number of circuit units to be controlled by the drive clock are the same. However, when a plurality of temperature information acquisition units are positioned so as to surround one control target circuit unit, the temperature of the control target circuit unit can be estimated by linear interpolation of the plurality of temperatures. However, it is not always necessary for both to have the same number.
100…半導体集積装置、101、102、705,706…集積回路、103…第1の温度情報取得部、104…第2の温度情報取得部、105…第3の温度情報取得部、106…温度判定部、107…動作制御部、108…第1の回路部、109…第2の回路部、110…第3の回路部、301…第4の回路部、302…第5の回路部、303…第6の回路部、304…TSV、701…第4の温度情報取得部、702…第5の温度情報取得部、703…第6の温度情報取得部、704…温度推定部
DESCRIPTION OF
Claims (8)
第1の集積回路の温度情報を取得する温度情報取得手段と、
前記温度情報に基づき前記第1の集積回路に隣接して積層される第2の集積回路における回路部の動作を制御する動作制御手段と、
を有することを特徴とする集積回路装置。 An integrated circuit device having a plurality of integrated circuits stacked in multiple stages,
Temperature information acquisition means for acquiring temperature information of the first integrated circuit;
Operation control means for controlling the operation of the circuit unit in the second integrated circuit stacked adjacent to the first integrated circuit based on the temperature information;
An integrated circuit device comprising:
前記温度情報取得手段は、前記第2の集積回路における前記複数の回路部それぞれの位置に対応する、前記第1の集積回路における各温度を取得する
ことを特徴とする請求項1に記載の集積回路装置。 The second integrated circuit has a plurality of circuit units to be controlled,
2. The integrated circuit according to claim 1, wherein the temperature information acquisition unit acquires each temperature in the first integrated circuit corresponding to a position of each of the plurality of circuit units in the second integrated circuit. Circuit device.
前記温度情報取得手段が取得した温度が、予め設定した正常範囲にあるか否かを判定する判定手段と、
該判定手段により、前記温度が前記正常範囲の上限以上であって温度の上昇中であると判定された場合、或いは、前記温度が前記正常範囲の下限以下であって温度が降下中であると判定された場合、単位時間に対する温度変化に応じて、前記第2の集積回路における該当する回路部の駆動クロックの周波数を変更する変更手段と
を含むことを特徴とする請求項1又は2に記載の集積回路装置。 The operation control means includes
Determination means for determining whether or not the temperature acquired by the temperature information acquisition means is in a preset normal range;
When it is determined by the determination means that the temperature is equal to or higher than the upper limit of the normal range and the temperature is increasing, or the temperature is equal to or lower than the lower limit of the normal range and the temperature is decreasing. And a changing unit that changes a frequency of a driving clock of a corresponding circuit unit in the second integrated circuit in accordance with a temperature change with respect to a unit time when it is determined. Integrated circuit device.
記憶部に記憶された、前記温度情報取得手段が取得した温度情報および前記正常範囲を参照する
ことを特徴とする請求項3に記載の集積回路装置。 The determination means includes
The integrated circuit device according to claim 3, wherein the temperature information acquired by the temperature information acquisition unit and the normal range stored in a storage unit are referred to.
前記判定手段によって、前記温度情報取得手段が取得した温度が、前記正常範囲の上限以上であって温度の上昇中であると判定された場合、温度上昇の勾配に応じて前記回路部の駆動クロックを下げ、
前記判定手段によって、前記温度情報取得手段が取得した温度が、前記正常範囲の下限以下であって温度の降下中であると判定された場合、温度降下の勾配に応じて前記回路部の駆動クロックを上げる処理を行い、
前記判定手段によって、上記以外の場合には、前記回路部への駆動クロックは変更しない
ことを特徴とする請求項3に記載の集積回路装置。 The changing means is
When it is determined by the determination means that the temperature acquired by the temperature information acquisition means is equal to or higher than the upper limit of the normal range and the temperature is increasing, the driving clock of the circuit unit is determined according to the temperature increase gradient. Lower
When it is determined by the determination unit that the temperature acquired by the temperature information acquisition unit is equal to or lower than the lower limit of the normal range and the temperature is decreasing, the driving clock of the circuit unit according to the gradient of the temperature decrease Process to raise
The integrated circuit device according to claim 3, wherein the determination unit does not change a drive clock to the circuit unit in cases other than the above.
第1の集積回路の温度情報を取得する温度情報取得手段と、
前記第1の集積回路に隣接して積層される第2の集積回路の回路部の温度を推定する推定手段と、
該推定手段で推定された温度に基づき、前記第1の集積回路上の、前記第2の集積回路の回路部に対応する位置にある、回路部の動作を制御する動作制御手段と、
を有すること特徴とする集積回路装置。 An integrated circuit device having a plurality of integrated circuits stacked in multiple stages,
Temperature information acquisition means for acquiring temperature information of the first integrated circuit;
Estimating means for estimating a temperature of a circuit portion of a second integrated circuit stacked adjacent to the first integrated circuit;
Based on the temperature estimated by the estimating means, operation control means for controlling the operation of the circuit portion at a position corresponding to the circuit portion of the second integrated circuit on the first integrated circuit;
An integrated circuit device comprising:
温度情報取得手段が、第1の集積回路の温度情報を取得する温度情報取得工程と、
動作制御手段が、前記温度情報に基づき前記第1の集積回路に隣接して積層される第2の集積回路における回路部の動作を制御する動作制御工程と、
を有することを特徴とする集積回路装置の制御方法。 A method of controlling an integrated circuit device having a plurality of integrated circuits stacked in multiple stages,
A temperature information acquisition step in which the temperature information acquisition means acquires the temperature information of the first integrated circuit; and
An operation control step, wherein the operation control means controls the operation of the circuit unit in the second integrated circuit stacked adjacent to the first integrated circuit based on the temperature information;
A method for controlling an integrated circuit device, comprising:
温度情報取得手段が、第1の集積回路の温度情報を取得する温度情報取得工程と、
推定手段が、前記第1の集積回路に隣接して積層される第2の集積回路の回路部の温度を推定する推定工程と、
動作制御手段が、前記推定工程で推定された温度に基づき、前記第1の集積回路上の、前記第2の集積回路の回路部に対応する位置にある、回路部の動作を制御する動作制御工程と、
を有する事を特徴とする集積回路装置の制御方法。 A method of controlling an integrated circuit device having a plurality of integrated circuits stacked in multiple stages,
A temperature information acquisition step in which the temperature information acquisition means acquires the temperature information of the first integrated circuit; and
An estimating step for estimating a temperature of a circuit portion of a second integrated circuit stacked adjacent to the first integrated circuit;
Operation control means for controlling the operation of the circuit unit at a position corresponding to the circuit unit of the second integrated circuit on the first integrated circuit based on the temperature estimated in the estimating step. Process,
A method for controlling an integrated circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131835A JP2017017164A (en) | 2015-06-30 | 2015-06-30 | Semiconductor integrated device and control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131835A JP2017017164A (en) | 2015-06-30 | 2015-06-30 | Semiconductor integrated device and control method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017017164A true JP2017017164A (en) | 2017-01-19 |
Family
ID=57831102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015131835A Pending JP2017017164A (en) | 2015-06-30 | 2015-06-30 | Semiconductor integrated device and control method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017017164A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020170795A (en) * | 2019-04-03 | 2020-10-15 | ホーチキ株式会社 | Circuit system and integrated circuit |
-
2015
- 2015-06-30 JP JP2015131835A patent/JP2017017164A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020170795A (en) * | 2019-04-03 | 2020-10-15 | ホーチキ株式会社 | Circuit system and integrated circuit |
JP7333705B2 (en) | 2019-04-03 | 2023-08-25 | ホーチキ株式会社 | circuit system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6324633B2 (en) | 3D integrated circuit | |
EP3506511A1 (en) | Integrated circuit device with separate die for programmable fabric and programmable fabric support circuitry | |
TW201642409A (en) | Package-on-package (POP) device comprising bi-directional thermal electric cooler | |
US10249597B2 (en) | Systems, methods, and apparatuses for implementing die recovery in two-level memory (2LM) stacked die subsystems | |
JP6672626B2 (en) | Semiconductor device and method of controlling semiconductor device | |
US9310827B2 (en) | Multiple active vertically aligned cores for three-dimensional chip stack | |
Wang et al. | A new cellular-based redundant TSV structure for clustered faults | |
JP2016218605A (en) | Thermal resistance analysis model, and semiconductor integrated circuit | |
JP2017017164A (en) | Semiconductor integrated device and control method therefor | |
WO2013163177A1 (en) | Thermal management floorplan for a multi-tier stacked ic package | |
US8704339B2 (en) | Semiconductor device | |
CN107818952A (en) | A kind of ther mal network model of single-chip half-bridge IGBT power module | |
Cheong et al. | A 3-D rotation-based through-silicon via redundancy architecture for clustering faults | |
US20070096325A1 (en) | Semiconductor apparatus | |
JP2005184262A (en) | Semiconductor integrated circuit and its fabricating process | |
US11869874B2 (en) | Stacked die circuit routing system and method | |
US9032358B2 (en) | Integrated circuit floorplan for compact clock distribution | |
EP2916459B1 (en) | Semiconductor chip | |
US9178495B2 (en) | Establishing a thermal profile across a semiconductor chip | |
JP2007103579A (en) | Semiconductor integrated circuit device, and method of laying out power and ground lines therein | |
US11862597B2 (en) | Asymmetric stackup structure for SoC package substrates | |
EP4105762A1 (en) | Supply voltage control systems and methods for integrated circuits | |
JP2008205399A (en) | Designing method of semiconductor integrated circuit | |
TW202226039A (en) | Channel less floor-planning in integrated circuits | |
JP2013065076A (en) | Multi-chip module and electronic apparatus comprising the same |