JP7495785B2 - Multilayer ceramic electronic components - Google Patents

Multilayer ceramic electronic components Download PDF

Info

Publication number
JP7495785B2
JP7495785B2 JP2019195875A JP2019195875A JP7495785B2 JP 7495785 B2 JP7495785 B2 JP 7495785B2 JP 2019195875 A JP2019195875 A JP 2019195875A JP 2019195875 A JP2019195875 A JP 2019195875A JP 7495785 B2 JP7495785 B2 JP 7495785B2
Authority
JP
Japan
Prior art keywords
element body
multilayer ceramic
layer
axis
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019195875A
Other languages
Japanese (ja)
Other versions
JP2020167368A (en
Inventor
博文 田中
俊雄 櫻井
圭祐 岡井
大介 岩永
久士 中田
智也 柴▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to US16/668,044 priority Critical patent/US11195658B2/en
Priority to CN201911043565.7A priority patent/CN111128549B/en
Priority to KR1020190136338A priority patent/KR20200049659A/en
Priority to CN202210870084.9A priority patent/CN115101339A/en
Publication of JP2020167368A publication Critical patent/JP2020167368A/en
Priority to US17/505,188 priority patent/US11615919B2/en
Application granted granted Critical
Publication of JP7495785B2 publication Critical patent/JP7495785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。 The present invention relates to multilayer ceramic electronic components used, for example, as multilayer ceramic capacitors, and more specifically to multilayer ceramic electronic components that can be made thin.

たとえば下記の特許文献1にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上面を覆う上側電極部と素子本体の下面を覆う下面電極部とを有することが一般的である。 For example, as shown in Patent Document 1 below, conventional multilayer ceramic capacitors have terminal electrodes at both longitudinal ends of the element body, and each terminal electrode typically has an end electrode portion of the element body, an upper electrode portion covering the upper surface of the element body, and a lower electrode portion covering the lower surface of the element body.

端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。 The base electrode of the terminal electrode is formed by immersing the end of the element body in a solution containing conductive particles. During immersion, multiple element bodies are inserted into multiple holding holes formed in a holding plate, and one end of each element body is immersed in the solution to form the base electrode. After that, if necessary, a plating film is formed on the base electrode to form the terminal electrode.

いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいとともに、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。 In any case, when forming the terminal electrodes on the element body, if the element body itself does not have a certain degree of thickness, it is difficult to form the base electrode and also difficult to form the plating film. In other words, if the element body is thin, it is likely to be damaged when the element body is held in the holding hole of the holding plate. In addition, if the element body is thin, it is likely to be damaged when plating is performed. Therefore, with the structure of conventional multilayer ceramic capacitors, it is difficult to make the element body thin, and therefore it is difficult to make the multilayer ceramic capacitor low-profile.

また、たとえば下記の特許文献2に記載の積層セラミックコンデンサは、誘電体層と内部電極層との積層方向(高さ方向)の一方の面において、第1外部電極および第2外部電極を有していない。これにより、コンデンサ本体の高さ方向寸法を大きくでき、容量増加に貢献できる。 For example, the multilayer ceramic capacitor described in Patent Document 2 below does not have a first external electrode or a second external electrode on one side in the lamination direction (height direction) of the dielectric layers and the internal electrode layers. This allows the height dimension of the capacitor body to be increased, which contributes to an increase in capacitance.

しかし、特許文献2では、積層セラミックコンデンサの低背化に伴う素子本体の強度の向上については検討されていない。 However, Patent Document 2 does not consider how to improve the strength of the element body as the height of the multilayer ceramic capacitor is reduced.

特開2017-28254号公報JP 2017-28254 A 特開2017-152621号公報JP 2017-152621 A

本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。 The present invention was made in consideration of these circumstances, and its purpose is to provide a multilayer ceramic electronic component, such as a multilayer ceramic capacitor, that can be made low-profile.

上記目的を達成するために、本発明の第1の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
In order to achieve the above object, a multilayer ceramic electronic component according to a first aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering an end portion of the element body in the second axial direction from which the internal electrode layer is drawn out and facing each other in the direction of the second axis, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The outer surface of the end electrode portion is covered with an end covering layer,
The terminal electrode is substantially absent on a lower surface of the element body that is located on the opposite side along the third axis to the upper surface of the element body.

本発明の第2の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
A multilayer ceramic electronic component according to a second aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The outer surface of the end electrode portion is covered with an end covering layer,
The element body is characterized in that the entire lower surface of the element body, which is located on the opposite side of the upper surface along the third axis, is exposed to the outside.

本発明の第1の観点に係る積層セラミック電子部品ならびに後述する第3および第5の観点に係る積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されない。本発明の第2の観点に係る積層セラミック電子部品ならびに後述する第4および第6の観点に係る積層セラミック電子部品では、素子本体の下面の全体が露出する。従来の積層セラミック電子部品の構造では、素子本体の厚みを、たとえば100μm以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。 In the multilayer ceramic electronic component according to the first aspect of the present invention and the multilayer ceramic electronic components according to the third and fifth aspects described below, terminal electrodes are not substantially formed on the underside of the element body. In the multilayer ceramic electronic component according to the second aspect of the present invention and the multilayer ceramic electronic components according to the fourth and sixth aspects described below, the entire underside of the element body is exposed. In the structure of conventional multilayer ceramic electronic components, simply reducing the thickness of the element body to, for example, about 100 μm or less makes it difficult to form terminal electrodes on the element body.

本発明の第1および第2の観点に係る積層セラミック電子部品ならびに後述する第3~第6の観点に係る積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の1/2以下程度に薄い積層セラミック電子部品が、容易に製造されることができる。 The multilayer ceramic electronic components according to the first and second aspects of the present invention, as well as the multilayer ceramic electronic components according to the third to sixth aspects described below, can be formed, for example, by combining two or more thin element bodies, forming terminal electrodes, and then separating the element bodies. Therefore, multilayer ceramic electronic components that are, for example, half or less the thickness of conventional ones, can be easily manufactured.

結果として得られる積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されず、あるいは素子本体の下面の全体が露出する。そして、積層セラミック電子部品のトータル厚みは、100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下、特に好ましくは60μm以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。 In the resulting multilayer ceramic electronic component, substantially no terminal electrodes are formed on the underside of the element body, or the entire underside of the element body is exposed. The total thickness of the multilayer ceramic electronic component can be reduced to 100 μm or less, preferably 90 μm or less, more preferably 80 μm or less, and particularly preferably 60 μm or less, which contributes to a reduction in the height of the multilayer ceramic electronic component.

また、本発明の第1および第2の観点に係る積層セラミック電子部品では、端側電極部の外面が端側被覆層で覆われている。これにより、積層セラミック電子部品の耐湿性を高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。 In addition, in the multilayer ceramic electronic components according to the first and second aspects of the present invention, the outer surfaces of the end electrode portions are covered with end coating layers. This makes it possible to improve the moisture resistance of the multilayer ceramic electronic component. That is, even if the terminal electrodes become thinner due to the lowering of the height of the multilayer ceramic electronic component, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic component. As a result, even if the multilayer ceramic electronic component is used in a moist or humid environment, or if the manufacturing process for the multilayer ceramic electronic component includes a process using water or a wet process, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic component and suppress deterioration of insulation.

さらに、本発明の第1および第2の観点に係る積層セラミック電子部品では、端側電極部の外面が端側被覆層で覆われていることから強度を高めることができる。 Furthermore, in the multilayer ceramic electronic components according to the first and second aspects of the present invention, the outer surfaces of the end electrode portions are covered with end coating layers, thereby increasing their strength.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、前記素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the lower surface of the element body is preferably a flat surface. The flat lower surface of the element body makes it easier to embed the element body, for example, inside a substrate. Furthermore, when the flat lower surface of the element body is placed on a mounting surface, the element body is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic electronic component.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、(前記端側被覆層の被覆面積/前記端側電極部の外面の面積)×100で示される被覆率が96~100%である。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the coverage ratio, expressed as (coverage area of the end-side covering layer/area of the outer surface of the end-side electrode portion) x 100, is preferably 96 to 100%.

被覆率が所定値以上であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。 By having a coverage rate equal to or greater than a specified value, the moisture resistance of the multilayer ceramic electronic component can be further improved, and its strength can also be increased.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、(前記端側被覆層の平均厚み/前記端側電極部の平均厚み)×100で示される前記端側被覆層の相対厚みが、20~500%である。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the relative thickness of the end coating layer, expressed as (average thickness of the end coating layer/average thickness of the end electrode portion) x 100, is preferably 20 to 500%.

端側被覆層の相対厚みが上記の範囲内であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミック電子部品の第2軸の方向の寸法が大きくなり過ぎず、問題なく実装ができる。 By having the relative thickness of the end coating layer fall within the above range, the moisture resistance of the multilayer ceramic electronic component can be further improved, the strength can be increased, and the dimension of the multilayer ceramic electronic component in the direction of the second axis does not become too large, allowing for problem-free mounting.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、前記端側被覆層の材質はSiを主成分とするガラスまたは樹脂を主成分とする膜である。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the material of the end-side coating layer is preferably a film mainly composed of glass or resin containing Si as a main component.

これにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。 This makes it possible to further improve the moisture resistance of the multilayer ceramic electronic components and increase their strength.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、前記積層セラミック電子部品が一対の上側電極部の間に所定の上面被覆層を有する。所定の上面被覆層は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して積層セラミック電子部品に具備されている。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。 In the multilayer ceramic electronic component according to the first and second aspects of the present invention, the multilayer ceramic electronic component preferably has a predetermined upper surface coating layer between a pair of upper electrode portions. The predetermined upper surface coating layer is provided on the multilayer ceramic electronic component in such a manner that the surface of the upper surface coating layer covering the upper surface of the element body located between the pair of upper electrode portions is in close contact with the surface of the upper electrode portion so as to be substantially flush with the surface of the upper electrode portion. This reduces the step on the upper surface side of the element body, and suppresses stress concentration at the step even when the multilayer ceramic electronic component is made low-profile, thereby increasing the bending strength of the multilayer ceramic electronic component.

また、曲げ強度が向上することで、素子本体の第1軸の方向の寸法または第2軸の方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。 In addition, by improving the bending strength, it becomes easier to increase the dimension of the element body in the direction of the first axis or the dimension in the direction of the second axis, and the opposing area between the internal electrode layers inside the element body becomes larger, improving the characteristics of the electronic component, such as the capacitance.

上記の通り、上側電極部が形成された素子本体の上面に段差がない場合には、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。 As mentioned above, if there is no step on the top surface of the element body where the upper electrode portion is formed, the multilayer ceramic capacitor can be easily picked up by vacuum adsorption and embedded in the substrate.

本発明の第1および第2の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がNiメッキ、Snメッキ、AuメッキおよびCuメッキから選ばれる少なくとも1種により覆われている。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the surface of the upper electrode portion is preferably covered with at least one selected from Ni plating, Sn plating, Au plating, and Cu plating.

本発明の第1および第2の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。 In the multilayer ceramic electronic components according to the first and second aspects of the present invention, the element body may include an upper surface reinforcement layer below the upper electrode portion and the upper surface coating layer.

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、後工程でのクラック、割れをさらに抑制することができる。 This configuration not only improves the bending strength of the multilayer ceramic electronic component, but also further suppresses cracks and breakage during subsequent processes.

上記目的を達成するために、本発明の第3の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
In order to achieve the above object, a multilayer ceramic electronic component according to a third aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering an end portion of the element body in the second axial direction from which the internal electrode layer is drawn out and facing each other in the direction of the second axis, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
a conductive metal film is interposed between the element body and the terminal electrode;
The terminal electrode is substantially absent on a lower surface of the element body that is located on the opposite side along the third axis to the upper surface of the element body.

本発明の第4の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に
沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
A multilayer ceramic electronic component according to a fourth aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
a conductive metal film is interposed between the element body and the terminal electrode;
The element body is characterized in that the entire lower surface of the element body, which is located on the opposite side of the upper surface along the third axis, is exposed to the outside.

また、本発明の第3および第4の観点に係る積層セラミック電子部品では、素子本体と端子電極との界面には、導電性金属膜が介在してある。このように構成することで、端子電極と素子本体の表面との密着性を高めることができる。その結果、端子電極と素子本体との密着性改善が実現され、耐湿性を向上させることができる。 In addition, in the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, a conductive metal film is interposed at the interface between the element body and the terminal electrode. This configuration can improve the adhesion between the terminal electrode and the surface of the element body. As a result, improved adhesion between the terminal electrode and the element body can be achieved, and moisture resistance can be improved.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the lower surface of the element body is preferably a flat surface. The flat lower surface of the element body makes it easier to embed the element body, for example, inside a substrate. Furthermore, when the flat lower surface of the element body is placed on the mounting surface, the element body is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic electronic component.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、前記導電性金属膜は、Pt、Rh、Ru、Re、Ir、Pdの内のいずれかの金属を少なくとも含む。このような金属で導電性金属膜を、素子本体の表面に形成することで、端子電極と素子本体の表面との密着性を、さらに高めることができる。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the conductive metal film preferably contains at least one of the metals Pt, Rh, Ru, Re, Ir, and Pd. By forming a conductive metal film using such a metal on the surface of the element body, the adhesion between the terminal electrode and the surface of the element body can be further improved.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、素子本体の表面に形成されている凹凸面を導電性金属膜が被覆する被覆面積割合が20~70%の範囲内である。導電性金属膜による素子本体の表面の被覆面積割合が小さすぎても大きすぎても、端子電極と素子本体との密着性改善効果が小さく、被覆面積割合が20~70%の範囲内である場合に、密着性改善効果が大きい。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the coverage area ratio of the uneven surface formed on the surface of the element body covered by the conductive metal film is preferably within the range of 20 to 70%. If the coverage area ratio of the surface of the element body covered by the conductive metal film is too small or too large, the effect of improving the adhesion between the terminal electrode and the element body is small, and if the coverage area ratio is within the range of 20 to 70%, the effect of improving the adhesion is large.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、端子電極の端側電極部の外面が端側被覆層で覆われている。これにより、積層セラミック電子部品の耐湿性を、さらに高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the outer surfaces of the end electrode portions of the terminal electrodes are preferably covered with end coating layers. This can further improve the moisture resistance of the multilayer ceramic electronic components. That is, even if the terminal electrodes are made thinner by reducing the height of the multilayer ceramic electronic components, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic components. As a result, even if the multilayer ceramic electronic components are used in environments with moisture or high humidity, or even if the manufacturing process for the multilayer ceramic electronic components includes a process using water or a wet process, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic components and suppress deterioration of insulation.

さらに、端側電極部の外面が端側被覆層で覆われていることから、積層セラミック電子部品の強度を、さらに高めることができる。 In addition, the outer surfaces of the end electrodes are covered with end coating layers, which further increases the strength of the multilayer ceramic electronic component.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、(前記端側被覆層の被覆面積/前記端側電極部の外面の面積)×100で示される被覆率が96~100%である。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the coverage ratio, expressed as (coverage area of the end-side covering layer/area of the outer surface of the end-side electrode portion) x 100, is preferably 96 to 100%.

被覆率が所定値以上であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。 By having a coverage rate equal to or greater than a specified value, the moisture resistance of the multilayer ceramic electronic component can be further improved, and its strength can also be increased.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、(前記端側被覆層の平均厚み/前記端側電極部の平均厚み)×100で示される前記端側被覆層の相対厚みが、20~500%である。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the relative thickness of the end coating layer, expressed as (average thickness of the end coating layer/average thickness of the end electrode portion) x 100, is preferably 20 to 500%.

端側被覆層の相対厚みが上記の範囲内であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミック電子部品の第2軸の方向の寸法が大きくなり過ぎず、問題なく実装ができる。 By having the relative thickness of the end coating layer fall within the above range, the moisture resistance of the multilayer ceramic electronic component can be further improved, the strength can be increased, and the dimension of the multilayer ceramic electronic component in the direction of the second axis does not become too large, allowing for problem-free mounting.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、前記端側被覆層の材質はSiを主成分とするガラスまたは樹脂を主成分とする膜である。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the material of the end-side coating layer is preferably a film mainly composed of glass or resin containing Si as a main component.

これにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。 This makes it possible to further improve the moisture resistance of the multilayer ceramic electronic components and increase their strength.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、前記積層セラミック電子部品が一対の上側電極部の間に所定の上面被覆層を有する。所定の上面被覆層は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して積層セラミック電子部品に具備されている。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。 In the multilayer ceramic electronic component according to the third and fourth aspects of the present invention, the multilayer ceramic electronic component preferably has a predetermined upper surface coating layer between a pair of upper electrode portions. The predetermined upper surface coating layer is provided on the multilayer ceramic electronic component in such a manner that the surface of the upper surface coating layer covering the upper surface of the element body located between the pair of upper electrode portions is in close contact with the surface of the upper electrode portion so as to be substantially flush with the surface of the upper electrode portion. This reduces the step on the upper surface side of the element body, and even if the multilayer ceramic electronic component is made low-profile, it is possible to suppress the concentration of stress at the step, and it is possible to increase the bending strength of the multilayer ceramic electronic component.

また、曲げ強度が向上することで、素子本体の第1軸の方向の寸法または第2軸の方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。 In addition, by improving the bending strength, it becomes easier to increase the dimension of the element body in the direction of the first axis or the dimension in the direction of the second axis, and the opposing area between the internal electrode layers inside the element body becomes larger, improving the characteristics of the electronic component, such as the capacitance.

上記の通り、上側電極部が形成された素子本体の上面に段差がない場合には、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。 As mentioned above, if there is no step on the top surface of the element body where the upper electrode portion is formed, the multilayer ceramic capacitor can be easily picked up by vacuum adsorption and embedded in the substrate.

本発明の第3および第4の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がNiメッキ、Snメッキ、AuメッキおよびCuメッキから選ばれる少なくとも1種により覆われている。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the surface of the upper electrode portion is preferably covered with at least one selected from Ni plating, Sn plating, Au plating, and Cu plating.

本発明の第3および第4の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。 In the multilayer ceramic electronic components according to the third and fourth aspects of the present invention, the element body may include an upper surface reinforcement layer below the upper electrode portion and the upper surface coating layer.

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、後工程でのクラック、割れをさらに抑制することができる。 This configuration not only improves the bending strength of the multilayer ceramic electronic components, but also further suppresses cracks and breakage during subsequent processes.

上記目的を達成するために、本発明の第5の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第1軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか1つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
In order to achieve the above object, a multilayer ceramic electronic component according to a fifth aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
the terminal electrode is substantially absent on a lower surface of the element body that is located on the opposite side of the upper surface of the element body along the third axis;
The element body has a reinforcing layer;
the reinforcing layer covers at least one of a pair of side surfaces facing each other in the first axis direction of the element body, the upper surface, and the lower surface;
the reinforcing layer comprises a filler and a matrix;
The filler is made of glass or alumina.
The filler has a needle-like, columnar or plate-like shape.

上記目的を達成するために、本発明の第6の観点に係る積層セラミック電子部品は、
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第1軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか1つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
In order to achieve the above object, a multilayer ceramic electronic component according to a sixth aspect of the present invention comprises:
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The entire lower surface of the element body, which is located on the opposite side of the upper surface of the element body along the third axis, is exposed to the outside,
The element body has a reinforcing layer;
the reinforcing layer covers at least one of a pair of side surfaces facing each other in the first axis direction of the element body, the upper surface, and the lower surface;
the reinforcing layer comprises a filler and a matrix;
The filler is made of glass or alumina.
The filler has a needle-like, columnar or plate-like shape.

また、本発明の第5の観点および第6の観点に係る積層セラミック電子部品では、素子本体の側面、上面および下面のうち少なくとも1つの面に所定の材質の針状、柱状または板状のフィラーを含む強化層を有する。これにより積層セラミック電子部品の曲げ強度を高めることができる。 In addition, in the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, at least one of the side, top, and bottom surfaces of the element body has a reinforcing layer containing needle-shaped, columnar, or plate-shaped fillers of a predetermined material. This can increase the bending strength of the multilayer ceramic electronic component.

また、曲げ強度が向上することで、素子本体の第1軸方向の寸法または第2軸方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。 In addition, the improved bending strength makes it easier to lengthen the dimension of the element body in the first axis direction or the dimension in the second axis direction, increasing the opposing area between the internal electrode layers inside the element body, improving the characteristics of the electronic component, such as capacitance.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記素子本体の前記上面を覆う前記強化層を有していてもよい。 The multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention may have the reinforcing layer covering the upper surface of the element body.

このように、上面を覆う強化層が上側電極部と接して形成されていることにより、素子本体と端子電極との密着性を高めることができ、上面からの耐湿性が優れる傾向となる。 In this way, the reinforcement layer covering the upper surface is formed in contact with the upper electrode portion, which improves adhesion between the element body and the terminal electrode, and tends to provide excellent moisture resistance from the upper surface.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品では、前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも1つであってもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the material of the substrate may be at least one selected from glass and resin.

基質の材質がガラスおよび樹脂から選ばれる少なくとも1つであることにより、積層セラミック電子部品の曲げ強度を高めることができる。 By using at least one substrate material selected from glass and resin, the bending strength of the multilayer ceramic electronic component can be increased.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品では、前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆っていてもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the reinforcing layer covering the top surface and the reinforcing layer covering the side surfaces may continuously cover the element body.

上面を覆う強化層と側面を覆う強化層とが素子本体を連続して覆うことにより、積層セラミック電子部品の曲げ強度を高めることが可能となる。 The reinforcing layer covering the top surface and the reinforcing layer covering the sides continuously cover the element body, making it possible to increase the bending strength of the multilayer ceramic electronic component.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在していてもよい。 The multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention may be such that the surface of an upper surface coating layer covering the upper surface of the element body located between a pair of the upper electrode portions is in close contact with the surface of the upper electrode portions so as to be substantially flush with the surface of the upper electrode portions.

これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。 This reduces the step on the top surface of the element body, suppressing the concentration of stress on the step even when the multilayer ceramic electronic component is made thinner, and increasing the bending strength of the multilayer ceramic electronic component.

上記の通り、上側電極部が形成された素子本体の上面に段差がない。このため、真空吸着して積層セラミック電子部品をピックアップし易く、基板に内蔵し易い。 As mentioned above, there is no step on the top surface of the element body where the upper electrode portion is formed. This makes it easy to pick up the multilayer ceramic electronic component by vacuum suction and to embed it in the substrate.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記端側電極部の外面が端側被覆層で覆われていてもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the outer surfaces of the end electrode portions may be covered with end coating layers.

端側電極部の外面が端側被覆層で覆われていることにより、積層セラミック電子部品の耐湿性を高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。 By covering the outer surface of the end electrode portion with the end coating layer, the moisture resistance of the multilayer ceramic electronic component can be improved. In other words, even if the terminal electrodes become thinner due to the lower height of the multilayer ceramic electronic component, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic component. As a result, even if the multilayer ceramic electronic component is used in a moist or humid environment, or if the manufacturing process for the multilayer ceramic electronic component includes a process that uses water or a wet process, it is possible to prevent moisture from entering the interior of the multilayer ceramic electronic component and suppress a decrease in insulation.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品では、前記素子本体の前記下面は、平坦面でもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the lower surface of the element body may be a flat surface.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記下面を覆う前記強化層を有し、前記下面を覆う前記強化層の外表面は、平坦面でもよい。 The multilayer ceramic electronic component according to the fifth and sixth aspects of the present invention has the reinforcing layer covering the lower surface, and the outer surface of the reinforcing layer covering the lower surface may be a flat surface.

下面の表面または、下面を覆う強化層の外表面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、下面の表面または下面を覆う強化層の外表面である平坦面が実装面に設置される際に、積層セラミック電子部品が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。 The surface of the lower surface or the outer surface of the reinforcing layer covering the lower surface is flat, which makes it easier to embed the component inside a substrate, for example. In addition, when the surface of the lower surface or the flat outer surface of the reinforcing layer covering the lower surface is placed on the mounting surface, the multilayer ceramic electronic component is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic electronic component.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品では、前記フィラーの短軸方向の粒径が0.1μm以上3.0μm以下であり、
前記フィラーの長軸方向の粒径が0.5μm以上15.0μm以下であり、
前記フィラーの(前記短軸の粒径/前記長軸の粒径)×100で表されるアスペクト比(%)が0.7%以上60%以下であってもよい。
In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the particle diameter of the filler in the minor axis direction is 0.1 μm or more and 3.0 μm or less,
The particle size of the filler in the major axis direction is 0.5 μm or more and 15.0 μm or less,
The aspect ratio (%) of the filler, expressed as (particle diameter in the minor axis direction/particle diameter in the major axis direction)×100, may be 0.7% or more and 60% or less.

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。 This increases the bending strength of the multilayer ceramic electronic component. In addition, if the multilayer ceramic electronic component has a reinforcing layer on the upper surface of the element body, the adhesion between the reinforcing layer covering the upper surface and the upper electrode portion can be increased, thereby improving the moisture resistance of the multilayer ceramic electronic component.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記強化層中の前記フィラーの含有量が30体積%以上80体積%以下であってもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the content of the filler in the reinforcement layer may be 30% by volume or more and 80% by volume or less.

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。 This increases the bending strength of the multilayer ceramic electronic component. In addition, if the multilayer ceramic electronic component has a reinforcing layer on the upper surface of the element body, the adhesion between the reinforcing layer covering the upper surface and the upper electrode portion can be increased, thereby improving the moisture resistance of the multilayer ceramic electronic component.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記基質の材質がSiおよびAlのうち少なくともいずれか1つを主成分とするガラスであってもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the substrate material may be glass containing at least one of Si and Al as a main component.

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。 This increases the bending strength of the multilayer ceramic electronic component. In addition, if the multilayer ceramic electronic component has a reinforcing layer on the upper surface of the element body, the adhesion between the reinforcing layer covering the upper surface and the upper electrode portion can be increased, thereby improving the moisture resistance of the multilayer ceramic electronic component.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分とするガラスであってもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the filler material may be glass containing one or more subcomponents selected from the group consisting of alkali metals, alkaline earth metals, transition metals, and boron.

フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分とするガラスであることにより、上面を覆う強化層の表面の一部にメッキにより上側電極部を形成する際に、メッキし易くなる。 The filler material is glass containing one or more secondary components selected from the group consisting of alkali metals, alkaline earth metals, transition metals, and boron, which makes it easier to plate a portion of the surface of the reinforced layer that covers the upper surface to form the upper electrode portion by plating.

本発明の第5の観点および第6の観点に係る積層セラミック電子部品は、前記上側電極部の表面がNiメッキ、Snメッキ、AuメッキおよびCuメッキから選ばれる少なくとも1つにより覆われていてもよい。 In the multilayer ceramic electronic components according to the fifth and sixth aspects of the present invention, the surface of the upper electrode portion may be covered with at least one selected from Ni plating, Sn plating, Au plating, and Cu plating.

本発明の第1~第6の観点に係る積層セラミック電子部品は、基板に埋め込まれることができてもよい。 The multilayer ceramic electronic components according to the first to sixth aspects of the present invention may be capable of being embedded in a substrate.

本発明の第1~第6の観点に係る積層セラミック電子部品は上側電極部を有する。このため、積層セラミック電子部品が基板に埋め込まれても上側電極部を介して電気的に接続することができる。 The multilayer ceramic electronic components according to the first to sixth aspects of the present invention have upper electrode portions. Therefore, even if the multilayer ceramic electronic components are embedded in a substrate, they can be electrically connected via the upper electrode portions.

図1Aは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 1A is a vertical cross-sectional view of a multilayer ceramic capacitor according to one embodiment of the present invention. 図1Bは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 1B is a vertical sectional view of a multilayer ceramic capacitor according to another embodiment of the present invention. 図2A1は図1Aに示すIIA1-IIA1線に沿う積層セラミックコンデンサの横断面図である。FIG. 2A1 is a cross-sectional view of the multilayer ceramic capacitor taken along line IIA1-IIA1 shown in FIG. 1A. 図2A2は図1Aに示すIIA2-IIA2線に沿う積層セラミックコンデンサの横断面図である。FIG. 2A2 is a cross-sectional view of the multilayer ceramic capacitor taken along line IIA2-IIA2 shown in FIG. 1A. 図2Bは図1Bに示すIIB-IIB線に沿う積層セラミックコンデンサの横断面図である。FIG. 2B is a cross-sectional view of the multilayer ceramic capacitor taken along line IIB-IIB shown in FIG. 1B. 図2Cは図2Bに示す積層セラミックコンデンサの変形例に係る横断面図である。FIG. 2C is a cross-sectional view of a modified example of the multilayer ceramic capacitor shown in FIG. 2B. 図3は図1Aに示す積層セラミックコンデンサの平面図である。FIG. 3 is a plan view of the multilayer ceramic capacitor shown in FIG. 1A. 図4は図1Aに示す積層セラミックコンデンサの製造過程を示す要部断面図である。4A to 4C are cross-sectional views of a main part showing a manufacturing process of the multilayer ceramic capacitor shown in FIG. 1A. 図5は図1Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 5 is a cross-sectional view of a main part showing an example of use of the multilayer ceramic capacitor shown in FIG. 1A. 図6は図1Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 6 is a cross-sectional view of a main part showing an example of use of the multilayer ceramic capacitor shown in FIG. 1A. Aは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 7A is a vertical cross-sectional view of a multilayer ceramic capacitor according to one embodiment of the present invention. Bは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 7B is a vertical cross-sectional view of a multilayer ceramic capacitor according to another embodiment of the present invention. Cは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 7C is a vertical cross-sectional view of a multilayer ceramic capacitor according to yet another embodiment of the present invention. A1は図Aに示すXIIA1-XIIA1線に沿う積層セラミックコンデンサの横断面図である。FIG . 8A1 is a cross-sectional view of the multilayer ceramic capacitor taken along line XIIA1-XIIA1 shown in FIG. 7A . A2は図Aに示すXIIA2-XIIA2線に沿う積層セラミックコンデンサの横断面図である。FIG . 8A2 is a cross-sectional view of the multilayer ceramic capacitor taken along line XIIA2-XIIA2 shown in FIG. 7A . A3は図Aに示すXIIA3の部分の拡大断面図である。FIG . 8A3 is an enlarged cross-sectional view of a portion of XIIA3 shown in FIG. 7A . Bは図Bに示すXIIB-XIIB線に沿う積層セラミックコンデンサの横断面図である。FIG. 8B is a cross-sectional view of the multilayer ceramic capacitor taken along line XIIB-XIIB shown in FIG. 7B . Cは図Bに示す積層セラミックコンデンサの変形例に係る横断面図である。FIG . 8C is a cross-sectional view of a modified example of the multilayer ceramic capacitor shown in FIG . 8B . は図Aに示す積層セラミックコンデンサの平面図である。FIG. 9 is a plan view of the multilayer ceramic capacitor shown in FIG. 7A . 10Aは図Aに示す積層セラミックコンデンサの製造過程を示す要部断面図である。FIG. 10A is a cross-sectional view of a key portion showing a manufacturing process of the multilayer ceramic capacitor shown in FIG. 7A . 10Bは図10Aの続きの製造過程を示す要部断面図である。Figure 10B is a cross-sectional view of a key part showing the manufacturing process continuing from Figure 10A . 11は図Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 11 is a cross-sectional view of a main part showing an example of use of the multilayer ceramic capacitor shown in FIG . 7A . 12は図Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 12 is a cross-sectional view of a main portion showing an example of use of the multilayer ceramic capacitor shown in FIG . 7A . 13Aは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 13A is a longitudinal cross-sectional view of a multilayer ceramic capacitor according to one embodiment of the present invention. 13Bは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 13B is a vertical cross-sectional view of a multilayer ceramic capacitor according to another embodiment of the present invention. 13Cは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。FIG. 13C is a longitudinal cross-sectional view of a multilayer ceramic capacitor according to yet another embodiment of the present invention. 14Aは図13Aに示すXXIIA-XXIIA線に沿う積層セラミックコンデンサの横断面図である。FIG . 14A is a cross-sectional view of the multilayer ceramic capacitor taken along line XXIIA-XXIIA shown in FIG. 13A . 14Bは図13Bに示すXXIIB-XXIIB線に沿う積層セラミックコンデンサの横断面図である。FIG. 14B is a cross-sectional view of the multilayer ceramic capacitor taken along line XXIIB-XXIIB shown in FIG. 13B . 15は図13Aに示す積層セラミックコンデンサの平面図である。FIG. 15 is a plan view of the multilayer ceramic capacitor shown in FIG. 13A . 16は図13Aに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 16A to 16C are cross-sectional views of a main part showing a manufacturing process of the multilayer ceramic capacitor shown in FIG. 13A . 17は図13Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 17 is a cross-sectional view of a main part showing an example of use of the multilayer ceramic capacitor shown in FIG. 13A . 18は図13Aに示す積層セラミックコンデンサの使用例を示す要部断面図である。FIG. 18 is a cross-sectional view of a main part showing an example of use of the multilayer ceramic capacitor shown in FIG. 13A .

以下、本発明を、図面に示す実施形態に基づき説明する。 The present invention will now be described with reference to the embodiments shown in the drawings.

第1実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
First Embodiment As an embodiment of the multilayer ceramic electronic component according to the present embodiment, a multilayer ceramic capacitor will be described.

図1Aに示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、第1端子電極6と、第2端子電極8とを有する。素子本体4は、X軸およびY軸を含む平面に実質的に平行な内側誘電体層(絶縁層)10と、内部電極層12とを有し、内側誘電体層10の間に、内部電極層12がZ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層12と内側誘電体層10は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。 As shown in FIG. 1A, the multilayer ceramic capacitor 2 according to this embodiment has an element body 4, a first terminal electrode 6, and a second terminal electrode 8. The element body 4 has an inner dielectric layer (insulating layer) 10 that is substantially parallel to a plane including the X-axis and the Y-axis, and an internal electrode layer 12, and the internal electrode layers 12 are alternately stacked between the inner dielectric layers 10 along the direction of the Z-axis. Here, "substantially parallel" means that most of the parts are parallel, but there may be some parts that are not parallel, and the internal electrode layers 12 and the inner dielectric layers 10 may be slightly uneven or tilted.

内側誘電体層10と内部電極層12とが交互に積層される部分が内装領域13である。また、素子本体4は、その積層方向Z(Z軸)の両端面に、外装領域11を有する。外装領域11は、内装領域13を構成する内側誘電体層10よりも厚い外側誘電体層が複数積層されて形成してある。内装領域13のZ軸方向の厚みは、積層セラミックコンデンサ2のトータル厚みz0の10~75%の範囲内であることが好ましい。また、2つの外装領域11の合計厚みは、トータル厚みz0から内装領域13の厚み、端子電極6,8の厚みおよび後述の上面強化層16の厚みを引き算した値である。 The portion where the inner dielectric layers 10 and the internal electrode layers 12 are alternately stacked is the interior region 13. The element body 4 also has exterior regions 11 on both end faces in the stacking direction Z (Z-axis). The exterior region 11 is formed by stacking a plurality of outer dielectric layers that are thicker than the inner dielectric layers 10 that constitute the interior region 13. The thickness of the interior region 13 in the Z-axis direction is preferably within the range of 10 to 75% of the total thickness z0 of the multilayer ceramic capacitor 2. The total thickness of the two exterior regions 11 is the total thickness z0 minus the thickness of the interior region 13, the thickness of the terminal electrodes 6 and 8, and the thickness of the upper surface reinforcement layer 16 described below.

なお、以下では、「内側誘電体層10」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。 In the following, the "inner dielectric layer 10" and the "outer dielectric layer" may be collectively referred to as the "dielectric layer."

内側誘電体層10および外装領域11を構成する誘電体層の材質は、同じでもよく、異なっていてもよく、特に限定されず、たとえば、ABOなどのペロブスカイト構造の誘電体材料を主成分として構成される。 The materials of the dielectric layers constituting the inner dielectric layer 10 and the exterior region 11 may be the same or different and are not particularly limited, and are composed mainly of a dielectric material having a perovskite structure, such as ABO3 .

ABOにおいて、Aは、たとえばCa、Ba、Srなどの少なくとも一種、Bは、Ti、Zrなどの少なくとも一種である。A/Bのモル比は、特に限定されず、0.980~1.020である。このほか、副成分として、希土類(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選択される少なくとも1種)、アルカリ土類金属(MgおよびMn)、遷移金属(V、W、およびMoから選択される少なくとも1種)の酸化物やその混合物、複合酸化物およびガラスとしてSiOを含んだ焼結助剤等が含まれていてもよい。 In ABO 3 , A is, for example, at least one of Ca, Ba, Sr, etc., and B is at least one of Ti, Zr, etc. The molar ratio of A/B is not particularly limited and is 0.980 to 1.020. In addition, as a secondary component, oxides of rare earth elements (at least one selected from Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu), alkaline earth metals (Mg and Mn), transition metals (at least one selected from V, W, and Mo), or mixtures thereof, composite oxides, and sintering aids containing SiO 2 as glass, etc. may be included.

交互に積層される一方の内部電極層12は、素子本体4のY軸方向第1端部の外側に形成してある第1端子電極6の内側に対して電気的に接続してある引出部12aを有する。また、交互に積層される他方の内部電極層12は、素子本体4のY軸方向第2端部の外側に形成してある第2端子電極8の内側に対して電気的に接続してある引出部12bを有する。 One of the alternately stacked internal electrode layers 12 has a lead portion 12a electrically connected to the inside of the first terminal electrode 6 formed on the outside of the first end in the Y-axis direction of the element body 4. The other alternately stacked internal electrode layer 12 has a lead portion 12b electrically connected to the inside of the second terminal electrode 8 formed on the outside of the second end in the Y-axis direction of the element body 4.

なお、図において、X軸、Y軸およびZ軸は、相互に垂直であり、Z軸が、内側誘電体層10および内部電極層12の積層方向に一致し、Y軸が引出部12a,12bが引き出される方向に一致する。 In the figure, the X-axis, Y-axis, and Z-axis are mutually perpendicular, the Z-axis corresponds to the stacking direction of the inner dielectric layer 10 and the internal electrode layer 12, and the Y-axis corresponds to the direction in which the lead-out portions 12a and 12b are drawn out.

内装領域13は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層12が内側誘電体層10を挟んで積層する領域である。引出領域は、端子電極6または8に接続する内部電極層12の引出部12a(12b)の相互間に位置する領域である。さらに、図2A1および図2A2に示すサイドギャップ領域14は、内部電極層12のX軸方向の両端に位置する内部電極層12の保護のための領域であり、一般的には、内側誘電体層10または外装領域11と同様な誘電体材料で構成される。ただし、サイドギャップ領域14は、後述する端側被覆層18bまたは上面強化層16となるガラス材などで構成されていてもよい。また、外装領域11も、ガラス材などで構成されてもよい。 The interior region 13 has a capacitance region and an extraction region. The capacitance region is a region where the internal electrode layers 12 are stacked along the stacking direction with the inner dielectric layer 10 sandwiched therebetween. The extraction region is a region located between the extraction parts 12a (12b) of the internal electrode layers 12 that connect to the terminal electrodes 6 or 8. Furthermore, the side gap regions 14 shown in FIG. 2A1 and FIG. 2A2 are regions for protecting the internal electrode layers 12 located at both ends of the internal electrode layers 12 in the X-axis direction, and are generally made of a dielectric material similar to the inner dielectric layer 10 or the exterior region 11. However, the side gap region 14 may be made of a glass material or the like that becomes the end side covering layer 18b or the upper surface reinforcement layer 16 described later. The exterior region 11 may also be made of a glass material or the like.

内部電極層12に含有される導電材は特に限定されず、Ni、Cu、Ag、Pd、Al、Ptなどの金属、またはそれらの合金を用いることができる。Ni合金としては、Mn、Cr、CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95質量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1質量%程度以下含まれていてもよい。 The conductive material contained in the internal electrode layer 12 is not particularly limited, and metals such as Ni, Cu, Ag, Pd, Al, and Pt, or alloys thereof, can be used. As the Ni alloy, an alloy of Ni and one or more elements selected from Mn, Cr, Co, and Al is preferable, and the Ni content in the alloy is preferably 95 mass% or more. Note that Ni or the Ni alloy may contain various trace components such as P in an amount of about 0.1 mass% or less.

端子電極6,8の材質も特に限定されないが、Ni、Pd、Ag、Au、Cu、Pt、Rh、Ru、Ir等の少なくとも1種、またはそれらの合金を用いることができる。通常は、Cu、Cu合金、NiまたはNi合金等や、Ag、Ag-Pd合金、In-Ga合金等が使用される。 The material of the terminal electrodes 6, 8 is not particularly limited, but at least one of Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir, etc., or an alloy thereof can be used. Usually, Cu, Cu alloy, Ni or Ni alloy, Ag, Ag-Pd alloy, In-Ga alloy, etc. are used.

本実施形態では、端子電極6および8は、それぞれ素子本体4のY軸方向の端面4a,4bに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極6および8は、それぞれ内部電極層12のリード部12a,12bが引き出される素子本体4の引出端である端面4a,4bを覆う端側電極部6a,8aを有する。また、端子電極6および8は、それぞれ、素子本体4のZ軸に実質的に垂直な上面4cの一部に端側電極部6a,8aに連続して形成される上側電極部6b,8bを有する。 In this embodiment, the terminal electrodes 6 and 8 are formed in close contact with the end faces 4a and 4b of the element body 4 in the Y-axis direction, and may be a single film or a multi-layer film. The terminal electrodes 6 and 8 in this embodiment have end electrode portions 6a and 8a that cover the end faces 4a and 4b, which are the draw-out ends of the element body 4 from which the lead portions 12a and 12b of the internal electrode layer 12 are drawn out. The terminal electrodes 6 and 8 also have upper electrode portions 6b and 8b that are formed contiguous to the end electrode portions 6a and 8a on a part of the upper surface 4c that is substantially perpendicular to the Z-axis of the element body 4.

ここで「実質的に垂直」とは、概ね垂直であるが、多少垂直でない部分を有していてもよいことを意味し、上側電極部6b,8bは、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。 Here, "substantially vertical" means that it is generally vertical, but may have some parts that are not vertical, and the upper electrode parts 6b, 8b may be slightly uneven or tilted.

さらに、図2A1に示すように、端子電極6および8は、それぞれ、X軸に沿って素子本体4の相互に反対側の側面4e,4eに、上側電極部6b,8bおよび端側電極部6a,8a(図1A参照)に連続して形成されるサイド電極部6c,8cを有する。図1Aに示すように、端子電極6および8の相互は、素子本体4の外面でY軸方向に所定距離で離れて絶縁されている。 Furthermore, as shown in FIG. 2A1, the terminal electrodes 6 and 8 each have a side electrode portion 6c, 8c formed continuously with the upper electrode portion 6b, 8b and the end electrode portion 6a, 8a (see FIG. 1A) on the side surfaces 4e, 4e opposite each other along the X-axis of the element body 4. As shown in FIG. 1A, the terminal electrodes 6 and 8 are insulated from each other by a predetermined distance in the Y-axis direction on the outer surface of the element body 4.

端子電極6および8のそれぞれの厚みは、上側電極部6b,8b、端側電極部6a,8aおよびサイド電極部6c,8cの相互間で同じでも異なっていてもよく、たとえば2~15μmの範囲内である。本実施形態では、上側電極部6b,8bおよびサイド電極部6c,8cの厚みは、端側電極部6a,8aの厚みよりも100~750%の範囲で大きい。 The thickness of each of the terminal electrodes 6 and 8 may be the same or different between the upper electrode portions 6b, 8b, the end electrode portions 6a, 8a, and the side electrode portions 6c, 8c, and is within the range of, for example, 2 to 15 μm. In this embodiment, the thickness of the upper electrode portions 6b, 8b and the side electrode portions 6c, 8c is greater than the thickness of the end electrode portions 6a, 8a by 100 to 750%.

本実施形態では、素子本体4の上面4cとZ軸方向に沿って反対側に位置する素子本体4の下面4dには、端子電極6,8が実質的に形成されていない。すなわち、素子本体4の下面4dでは、端子電極6,8に覆われておらず、素子本体4の下面4dの全体が外部に露出している。しかも、下面4dは、平坦面に成形してある。下面4dは、端子電極6,8に覆われていないことから、段差状凸部が無く、平坦性に優れている。 In this embodiment, the terminal electrodes 6, 8 are not substantially formed on the lower surface 4d of the element body 4, which is located on the opposite side along the Z-axis direction to the upper surface 4c of the element body 4. In other words, the lower surface 4d of the element body 4 is not covered with the terminal electrodes 6, 8, and the entire lower surface 4d of the element body 4 is exposed to the outside. Moreover, the lower surface 4d is formed into a flat surface. Since the lower surface 4d is not covered with the terminal electrodes 6, 8, there are no stepped protrusions and it has excellent flatness.

本実施形態では端側電極部6a,8aの外面が端側被覆層18b,18bで覆われている。これにより、積層セラミックコンデンサ2の耐湿性を高めることができる。すなわち、積層セラミックコンデンサ2の低背化によって端子電極6,8が薄くなったとしても、積層セラミックコンデンサ2の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミックコンデンサ2を使用したり、積層セラミックコンデンサ2の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ2の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。 In this embodiment, the outer surfaces of the end electrode portions 6a, 8a are covered with end coating layers 18b, 18b. This improves the moisture resistance of the multilayer ceramic capacitor 2. In other words, even if the terminal electrodes 6, 8 are thinned due to the low profile of the multilayer ceramic capacitor 2, it is possible to prevent moisture from entering the inside of the multilayer ceramic capacitor 2. As a result, even if the multilayer ceramic capacitor 2 is used in a moist or humid environment, or if the manufacturing process for the multilayer ceramic capacitor 2 includes a process using water or a wet process, it is possible to prevent moisture from entering the inside of the multilayer ceramic capacitor 2 and suppress a decrease in insulation.

また、本実施形態の積層セラミックコンデンサ2は端側電極部6a,8aの外面が端側被覆層18b,18bで覆われていることから強度を高めることができる。 In addition, the outer surfaces of the end electrode portions 6a, 8a of the multilayer ceramic capacitor 2 of this embodiment are covered with end coating layers 18b, 18b, which increases the strength.

本実施形態では、(端側被覆層18b,18bの被覆面積/端側電極部6a,8aの外面の面積)×100で示される端側被覆層18bの被覆率が、好ましくは96~100%である。これにより、積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度をより高めることができる。上記の観点から、端側被覆層18bの被覆率が98~100%であることがより好ましい。 In this embodiment, the coverage rate of the end coating layer 18b, which is expressed by (coverage area of the end coating layers 18b, 18b/area of the outer surfaces of the end electrode portions 6a, 8a) x 100, is preferably 96 to 100%. This can further increase the moisture resistance of the multilayer ceramic capacitor 2 and can further increase its strength. From the above viewpoint, it is more preferable that the coverage rate of the end coating layer 18b is 98 to 100%.

本実施形態では、(端側被覆層18b,18bの平均厚み/端側電極部6a,8aの平均厚み)×100で示される端側被覆層18bの相対厚みが、好ましくは20~500%である。これにより、積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミックコンデンサ2のY軸方向の寸法が大きくなり過ぎず、問題なく実装ができる。 In this embodiment, the relative thickness of the end coating layer 18b, expressed as (average thickness of the end coating layers 18b, 18b/average thickness of the end electrode portions 6a, 8a) x 100, is preferably 20 to 500%. This makes it possible to further improve the moisture resistance of the multilayer ceramic capacitor 2, increase its strength, and prevent the dimension of the multilayer ceramic capacitor 2 in the Y-axis direction from becoming too large, allowing for problem-free mounting.

端側被覆層18bの材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、Siを主成分とするガラスまたは樹脂を主成分とする膜であることが好ましい。これにより、積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる。 The material of the end side coating layer 18b is not particularly limited, and examples include glass, alumina-based composite material, zirconia-based composite material, polyimide resin, epoxy resin, aramid fiber, fiber-reinforced plastic, etc., but it is preferable that the film is mainly composed of glass or resin whose main component is Si. This can further improve the moisture resistance of the multilayer ceramic capacitor 2 and increase its strength.

上記の観点から、Siを主成分とするガラスとしては、たとえばSi-B-Zn-O系ガラスまたはSi-Al-M-O系ガラス(Mはアルカリ土類金属)などが挙げられ、この他ガラス成分として、BaO、アルカリ金属を含んでもよい。 From the above viewpoint, examples of glasses containing Si as a main component include Si-B-Zn-O type glasses and Si-Al-M-O type glasses (M is an alkaline earth metal), and other glass components may include BaO and alkali metals.

本実施形態のSi-B-Zn-O系ガラスはガラス成分中にSiOを30~70質量%含み、Bを1~20質量%含み、ZnOを1~60質量%含むことが好ましい。これにより積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる。 The Si-B-Zn-O glass of the present embodiment preferably contains 30 to 70 mass % of SiO2 , 1 to 20 mass % of B2O3 , and 1 to 60 mass % of ZnO in the glass components, which can further increase the moisture resistance of the multilayer ceramic capacitor 2 and increase its strength.

また、本実施形態のSi-B-Zn-O系ガラスはガラス成分中にSiOとBとZnOが合計で70~100質量%含まれることが好ましい。これにより積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる。 In addition, the Si-B-Zn-O glass of the present embodiment preferably contains 70 to 100 mass % of SiO 2 , B 2 O 3 , and ZnO in total in the glass components, which can further increase the moisture resistance of the multilayer ceramic capacitor 2 and increase its strength.

本実施形態のSi-Al-M-O系ガラスはガラス成分中にSiOを30~70質量%含み、Alを2~20質量%含み、MOを5~20質量%含むことが好ましい。これにより積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる。なお、MとしてはCaまたはSrが好ましい。 The Si-Al-M-O glass of this embodiment preferably contains 30 to 70 mass % of SiO2 , 2 to 20 mass % of Al2O3 , and 5 to 20 mass % of MO in the glass components. This can further improve the moisture resistance and strength of the multilayer ceramic capacitor 2. Note that M is preferably Ca or Sr.

また、本実施形態のSi-Al-M-O系ガラスはガラス成分中にSiOとAlとMOが合計で70~100質量%含まれることが好ましい。これにより積層セラミックコンデンサ2の耐湿性をより高めることができるとともに、強度を高めることができる。 In addition, the Si-Al-MO glass of the present embodiment preferably contains 70 to 100 mass % of SiO2 , Al2O3 , and MO in total in the glass component, which can further improve the moisture resistance of the multilayer ceramic capacitor 2 and increase its strength.

本実施形態の端側被覆層18bは軟化点が600℃以上850℃以下であるガラスを用いることができる。これにより、端側電極部6a,8aとの密着性を高めて耐湿性を高める他、曲げ強度を向上させることができる。上記の観点から、端側被覆層18bに用いられるガラスの軟化点は600℃以上850℃以下であることがより好ましい。 In this embodiment, the end side covering layer 18b can be made of glass with a softening point of 600°C or more and 850°C or less. This improves adhesion to the end side electrode parts 6a, 8a, increases moisture resistance, and improves bending strength. From the above perspective, it is more preferable that the softening point of the glass used for the end side covering layer 18b is 600°C or more and 850°C or less.

また、本実施形態の端側被覆層18bは、誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。 In addition, in this embodiment, the end side coating layer 18b is preferably made of a material with a lower elastic modulus than the dielectric layer. This reduces external stress impacts and suppresses cracks and breakage in later processes.

さらに、本実施形態の端側被覆層18bは、誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。 Furthermore, in this embodiment, the end side coating layer 18b is preferably made of a material that has a lower linear thermal expansion coefficient than the dielectric layer. This makes it possible to improve strength by adjusting stress using the difference in linear expansion coefficients.

本実施形態では、一対の上側電極部6b,8bの間に位置する素子本体4の上面4cを覆う上面被覆層18が上側電極部6b,8bの表面と実質的に面一となるように密着して存在している。 In this embodiment, the upper surface coating layer 18 covering the upper surface 4c of the element body 4 located between the pair of upper electrode portions 6b, 8b is in close contact with the surfaces of the upper electrode portions 6b, 8b so as to be substantially flush with them.

ここで「実質的に面一」とは、概ね面一であるが、多少段差を有していてもよいことを意味し、たとえば、(上面被覆層18の平均厚み/上側電極部6b,8bの平均厚み)×100の式から求められる上面被覆層18の相対厚みが70~110%であればよい。これにより、素子本体4の上面4c側の段差を軽減し、積層セラミックコンデンサ2が低背化しても段差への応力の集中を抑制することができ、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、真空吸着により積層セラミックコンデンサ2をピックアップし易い。 Here, "substantially flush" means that the surface is generally flush, but may have some steps; for example, the relative thickness of the upper surface coating layer 18 calculated from the formula (average thickness of the upper surface coating layer 18/average thickness of the upper electrode portions 6b, 8b) x 100 may be 70-110%. This reduces the steps on the upper surface 4c side of the element body 4, suppresses stress concentration at the steps even when the multilayer ceramic capacitor 2 is made low-profile, and increases the bending strength of the multilayer ceramic capacitor 2. In addition, the multilayer ceramic capacitor 2 can be easily picked up by vacuum suction.

上面被覆層18の材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、外装領域11および上側電極部6b,8bとの密着性を高めて、曲げ強度を向上させる観点から、軟化点が600℃以上850℃以下であるガラスが好ましい。 The material of the upper surface coating layer 18 is not particularly limited, and examples include glass, alumina-based composite material, zirconia-based composite material, polyimide resin, epoxy resin, aramid fiber, fiber-reinforced plastic, etc., but from the viewpoint of increasing adhesion with the exterior region 11 and the upper electrode parts 6b, 8b and improving bending strength, glass with a softening point of 600°C or more and 850°C or less is preferable.

上記の観点から、上面被覆層18に用いられるガラスの軟化点は600℃以上850℃以下であることがより好ましい。このようなガラスとしては、たとえば、Si-B-Zn-O系ガラスおよびSi-Ba-Al-Oなどが挙げられ、この他ガラス成分として、BaO、Al、アルカリ金属、CaO、SrOを含んでもよい。 From the above viewpoints, it is more preferable that the softening point of the glass used for the upper surface coating layer 18 is 600° C. or more and 850° C. or less. Examples of such glass include Si-B-Zn-O type glass and Si-Ba-Al-O type glass, and other glass components may include BaO, Al 2 O 3 , alkali metals, CaO, and SrO.

上面被覆層18を構成するガラス成分はガラス成分中にSiOを30~70質量%含み、Bを1~20質量%含み、ZnOを1~60質量%含むことが好ましい。これによりガラスの軟化点を適切な範囲内にし易くなる。 The glass component constituting the upper surface coating layer 18 preferably contains 30 to 70 mass % of SiO2 , 1 to 20 mass % of B2O3 , and 1 to 60 mass % of ZnO in the glass component, which makes it easier to set the softening point of the glass within an appropriate range.

また、本実施形態の上面被覆層18を構成するガラス成分中にSiOとBとZnOが合計で70~100質量%含まれることが好ましい。これによりガラスの軟化点を適切な範囲にし易くなる。 In addition, it is preferable that the glass component constituting the upper surface coating layer 18 of this embodiment contains 70 to 100 mass % of SiO 2 , B 2 O 3 and ZnO in total, which makes it easier to set the softening point of the glass in an appropriate range.

また、端側被覆層18bと同様に、上面被覆層18は誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。 In addition, like the end-side coating layer 18b, the upper surface coating layer 18 is preferably made of a material with a lower elastic modulus than the dielectric layer. This helps to mitigate external stress impacts and suppresses cracks and breakage in later processes.

さらに、端側被覆層18bと同様に、上面被覆層18は誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。 Furthermore, like the end-side coating layer 18b, the upper surface coating layer 18 is preferably made of a material having a lower linear thermal expansion coefficient than the dielectric layer. This makes it possible to improve strength by adjusting stress using the difference in linear expansion coefficients.

なお、端側被覆層18bと上面被覆層18の材質は同じであってもよいし、異なっていてもよい。ただし、上記の通り、端側被覆層18bは耐湿性を向上させることを重視して材質が選択されるのに対して、上面被覆層18は上面4c側の段差を軽減する観点から、上側電極部6b,8bおよび外装領域11との密着性を重視して材質が選択される。このような観点からは、端側被覆層18bと上面被覆層18の材質が異なっていることが好ましい。 The materials of the end side coating layer 18b and the top surface coating layer 18 may be the same or different. However, as described above, the material of the end side coating layer 18b is selected with an emphasis on improving moisture resistance, whereas the material of the top surface coating layer 18 is selected with an emphasis on adhesion to the upper electrode parts 6b, 8b and the exterior region 11 from the viewpoint of reducing the step on the top surface 4c side. From this viewpoint, it is preferable that the materials of the end side coating layer 18b and the top surface coating layer 18 are different.

端側被覆層18bと上面被覆層18の材質が異なっている場合は、お互いの性質が大きく異なっていないことが好ましい。具体的には、端側被覆層18bの材質と上面被覆層18の材質がともに樹脂を主成分とする膜である場合は、端側被覆層18bと上面被覆層18の弾性率の差は20×10-6Pa以下であることが好ましい。また、端側被覆層18bの材質と上面被覆層18の材質がともにSiを主成分とするガラスである場合は、端側被覆層18bと上面被覆層18の熱膨張係数の差は20×10-6/K以下であることが好ましい。これにより、積層セラミックコンデンサ2の製造が容易になり、積層セラミックコンデンサ2の不具合も生じにくくなる。 When the end covering layer 18b and the top covering layer 18 are made of different materials, it is preferable that their properties are not significantly different from each other. Specifically, when the end covering layer 18b and the top covering layer 18 are both made of films mainly composed of resin, it is preferable that the difference in elastic modulus between the end covering layer 18b and the top covering layer 18 is 20×10 −6 Pa or less. When the end covering layer 18b and the top covering layer 18 are both made of glass mainly composed of Si, it is preferable that the difference in thermal expansion coefficient between the end covering layer 18b and the top covering layer 18 is 20×10 −6 /K or less. This makes it easier to manufacture the multilayer ceramic capacitor 2, and makes it less likely that defects will occur in the multilayer ceramic capacitor 2.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ2のZ軸方向のトータル厚みz0を、たとえば100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下、特に好ましくは60μm以下と薄くすることができ、積層セラミックコンデンサ2の低背化に寄与する。 The shape and size of the multilayer ceramic capacitor 2 may be determined appropriately depending on the purpose and application, but in this embodiment, the total thickness z0 of the multilayer ceramic capacitor 2 in the Z-axis direction can be reduced to, for example, 100 μm or less, preferably 90 μm or less, more preferably 80 μm or less, and particularly preferably 60 μm or less, which contributes to a low profile of the multilayer ceramic capacitor 2.

なお、本実施形態では、コンデンサ2の長手方向長さであるY軸方向の長さy0を、厚みz0の3倍以上、好ましくは300μm以上、好ましくは400~1200μmとすることができる。また、コンデンサ2のX軸方向の幅x0は、厚みz0の2倍以上、好ましくは200μm以上、好ましくは200~600μmとすることができる。 In this embodiment, the length y0 in the Y-axis direction, which is the longitudinal length of the capacitor 2, can be set to three times or more the thickness z0, preferably 300 μm or more, and preferably 400 to 1200 μm. The width x0 in the X-axis direction of the capacitor 2 can be set to two times or more the thickness z0, preferably 200 μm or more, and preferably 200 to 600 μm.

本実施形態に係る積層セラミックコンデンサによれば、素子本体4の下面4dが平坦面であることで、たとえば図5に示すように、多層基板40の内部に、積層セラミックコンデンサ2を埋め込みやすくなる。図5では、積層セラミックコンデンサ2の端子電極6,8の上側電極部6b,8bに、多層基板40に形成してある配線パターン42がスルーホール電極などを補通して接続してある。また、本実施形態では、素子本体4の下面4dである平坦面が実装面に設置される際に、素子本体4が実装面に密着して取り付けられ、積層セラミックコンデンサ2の曲げ強度が向上する。 In the multilayer ceramic capacitor according to this embodiment, the lower surface 4d of the element body 4 is a flat surface, which makes it easier to embed the multilayer ceramic capacitor 2 inside the multilayer substrate 40, as shown in FIG. 5, for example. In FIG. 5, the wiring pattern 42 formed on the multilayer substrate 40 is connected to the upper electrode portions 6b, 8b of the terminal electrodes 6, 8 of the multilayer ceramic capacitor 2 via through-hole electrodes or the like. In this embodiment, when the flat surface that is the lower surface 4d of the element body 4 is placed on the mounting surface, the element body 4 is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic capacitor 2.

また、本実施形態において、素子本体4の上面4cまたは下面4dを構成する外装領域11は、内側誘電体層10よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ2の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体4の長手方向寸法y0または幅寸法x0を長くすることが容易になり、素子本体4の内部における内部電極層12の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図2A1および図2A2に示すサイドギャップ領域14も内側誘電体層10よりも強度が高い誘電体材料で構成してあってもよい。 In addition, in this embodiment, the exterior region 11 constituting the upper surface 4c or the lower surface 4d of the element body 4 may be made of a dielectric material having a higher strength than the inner dielectric layer 10. This configuration further improves the bending strength of the multilayer ceramic capacitor 2. Furthermore, improved strength makes it easier to lengthen the longitudinal dimension y0 or width dimension x0 of the element body 4, increasing the opposing area between the internal electrode layers 12 inside the element body 4, and improving characteristics such as capacitance. Furthermore, the side gap region 14 shown in Figures 2A1 and 2A2 may also be made of a dielectric material having a higher strength than the inner dielectric layer 10.

次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について具体的に説明する。 Next, we will explain in detail the manufacturing method of the multilayer ceramic capacitor 2 as one embodiment of the present invention.

まず、焼成後に図1Aに示す内側誘電体層10を構成することになる内側グリーンシートおよび外装領域11を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。 First, to manufacture the inner green sheet that will form the inner dielectric layer 10 shown in FIG. 1A after firing, and the outer green sheet that will form the exterior region 11, a paste for the inner green sheet and a paste for the outer green sheet are prepared. The paste for the inner green sheet and the paste for the outer green sheet are usually composed of an organic solvent-based paste obtained by kneading ceramic powder with an organic vehicle, or a water-based paste.

セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が0.45μm以下、好ましくは0.1~0.3μm程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。 The raw material for the ceramic powder can be appropriately selected from composite oxides and various compounds that become oxides, such as carbonates, nitrates, hydroxides, and organometallic compounds, and can be mixed and used. In this embodiment, the raw material for the ceramic powder is used as a powder with an average particle size of 0.45 μm or less, preferably about 0.1 to 0.3 μm. In order to make the inner green sheet extremely thin, it is desirable to use a powder that is finer than the thickness of the green sheet.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。 An organic vehicle is a binder dissolved in an organic solvent. There are no particular limitations on the binder used in the organic vehicle, and it may be appropriately selected from various common binders such as ethyl cellulose and polyvinyl butyral. There are also no particular limitations on the organic solvent used, and it may be appropriately selected from various organic solvents such as acetone and methyl ethyl ketone.

また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。 The green sheet paste may also contain additives selected from various dispersants, plasticizers, dielectrics, minor component compounds, glass frits, insulators, etc., as necessary.

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。 Examples of plasticizers include phthalates such as dioctyl phthalate and benzyl butyl phthalate, adipic acid, phosphate esters, and glycols.

次に、焼成後に図1Aに示す内部電極層12を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。 Next, to manufacture the internal electrode pattern layer that will constitute the internal electrode layer 12 shown in FIG. 1A after firing, a paste for the internal electrode layer is prepared. The paste for the internal electrode layer is prepared by kneading the conductive material made of the various conductive metals and alloys described above with the organic vehicle described above.

焼成後に図1Aに示す端子電極6,8を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。 The terminal electrode paste, which will form the terminal electrodes 6 and 8 shown in FIG. 1A after firing, may be prepared in the same manner as the internal electrode layer paste described above.

上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。 The inner green sheets and the internal electrode layer paste prepared above are used to alternately stack the inner green sheets and the internal electrode pattern layers to produce an inner laminate. After the inner laminate is produced, the outer green sheets are formed using the outer green sheet paste, and pressed in the stacking direction to obtain a green laminate.

なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。 In addition to the above, the green laminate may be produced by laminating a predetermined number of inner green sheets and internal electrode pattern layers alternately directly onto an outer green sheet, and then applying pressure in the lamination direction to obtain the green laminate.

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート(たとえばPETフィルム)上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。 Specifically, first, an inner green sheet is formed on a carrier sheet (e.g., a PET film) as a support by a doctor blade method or the like. After being formed on the carrier sheet, the inner green sheet is dried.

次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。 Next, an internal electrode pattern layer is formed on the surface of the internal green sheet using an internal electrode layer paste, to obtain an internal green sheet having an internal electrode pattern layer. Next, multiple internal green sheets having internal electrode pattern layers are stacked to produce an internal laminate, and then an appropriate number of external green sheets are formed above and below the internal laminate using an external green sheet paste, and pressed in the stacking direction to obtain a green laminate.

次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。 Next, the green laminate is cut into individual pieces to obtain green chips. The method for forming the internal electrode pattern layer is not particularly limited, and it may be formed by a printing method, a transfer method, or a thin film formation method such as vapor deposition or sputtering.

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体4が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。 The green chip is solidified by removing the plasticizer through solidification and drying. After solidification and drying, the green chip is subjected to a binder removal process, a firing process, and an annealing process as required to obtain the element body 4. The binder removal process, firing process, and annealing process may be performed consecutively or independently.

次に、素子本体4のY軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極6,8を形成する。端子電極6,8を形成するに際しては、たとえば図4に示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成する。 Next, terminal electrode paste is applied to both end faces in the Y-axis direction of the element body 4 and fired to form the terminal electrodes 6, 8. When forming the terminal electrodes 6, 8, for example, as shown in FIG. 4, a dummy block 20 is temporarily bonded between the lower surfaces 4d, 4d of the two element bodies 4, 4 to first form a workpiece 22 by integrating them.

ダミーブロック20は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック20は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、PET樹脂、PEN樹脂などで構成される。ダミーブロック20のX軸方向幅およびY軸方向幅は、素子本体4のサイズと略同じであることが好ましい。ダミーブロック20のZ軸方向の厚みは、素子本体4のZ軸方向厚みと同等、またはそれより薄くても厚くてもよい。 The dummy block 20 is preferably made of a material that can be removed in a later process, and is preferably a material to which the terminal electrode paste does not easily adhere. The dummy block 20 is made of, for example, silicone rubber, nitrile rubber, polyurethane, fluororesin, PET resin, PEN resin, etc. The width in the X-axis direction and the width in the Y-axis direction of the dummy block 20 are preferably approximately the same as the size of the element body 4. The thickness in the Z-axis direction of the dummy block 20 may be equal to the thickness in the Z-axis direction of the element body 4, or may be thinner or thicker than that.

なお、ダミーブロック20を設けることなく、二つの素子本体4,4のそれぞれの下面4d,4dを、後工程で剥離可能な接着剤で直接に接着してワーク22を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、PVA水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン+エポキシ樹脂の2液型、デンプンのりなどが好ましい。また、ダミーブロック20の代わりに、一つ以上の素子本体4を、二つの素子本体4,4の間に接着してワーク22を形成してもよい。 In addition, the workpiece 22 may be formed by directly bonding the lower surfaces 4d, 4d of the two element bodies 4, 4 with a peelable adhesive in a later process without providing the dummy block 20. Preferred adhesives include modified silicone polymer, PVA aqueous solution glue, water-soluble acrylic resin aqueous solution glue, modified polyurethane, a two-liquid type of modified silicone + epoxy resin, and starch glue. Also, instead of the dummy block 20, one or more element bodies 4 may be bonded between the two element bodies 4, 4 to form the workpiece 22.

ワーク22は、二つ以上の素子本体4,4が組み合わされているために、仮に素子本体4,4自体のZ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板30の貫通孔32にワーク22を取り付けて、端子電極6および8の形成を行うことができる。なお、端子電極6,8の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極6,8表面に、メッキ等により被覆層を形成する。被覆層としては、Niメッキ、Snメッキ、AuメッキまたはCuメッキなどが例示される。 Because the workpiece 22 is a combination of two or more element bodies 4, 4, even if the element bodies 4, 4 themselves are thin in the Z-axis direction, it has a thickness that is easy to handle, and the terminal electrodes 6 and 8 can be formed by attaching the workpiece 22 to the through holes 32 of the holding plate 30 in the same manner as in the past. The method of forming the terminal electrodes 6, 8 is not particularly limited, and any appropriate method such as application and baking of terminal electrode paste, plating, vapor deposition, sputtering, etc. can be used. If necessary, a coating layer is formed on the surfaces of the terminal electrodes 6, 8 by plating or the like. Examples of coating layers include Ni plating, Sn plating, Au plating, and Cu plating.

端子電極6および8を形成した後には、ダミーブロック20を除去するなどで、二つの素子本体4,4を分離すれば、図1Aに示す積層セラミック電子部品2が得られる。すなわち、素子本体4の下面4dには、端子電極6,8が実質的に形成されておらず、素子本体4の下面4dの全体が外部に露出している積層セラミックコンデンサ2が得られる。 After the terminal electrodes 6 and 8 are formed, the two element bodies 4, 4 are separated by, for example, removing the dummy block 20, to obtain the multilayer ceramic electronic component 2 shown in FIG. 1A. In other words, the terminal electrodes 6, 8 are substantially not formed on the lower surface 4d of the element body 4, and a multilayer ceramic capacitor 2 is obtained in which the entire lower surface 4d of the element body 4 is exposed to the outside.

次に、上記端子電極6,8の端側電極6a,8aの外面に端側被覆層18bを形成し、上記素子本体4のZ軸に垂直な上面4cに上面被覆層18を形成する。上面被覆層18および端側被覆層18bを形成する方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。 Next, an end side coating layer 18b is formed on the outer surfaces of the end side electrodes 6a, 8a of the terminal electrodes 6, 8, and an upper surface coating layer 18 is formed on the upper surface 4c perpendicular to the Z axis of the element body 4. The method for forming the upper surface coating layer 18 and the end side coating layer 18b is not particularly limited, and examples thereof include dipping, printing, coating, vapor deposition, sputtering, etc.

たとえば、塗布により上面被覆層18および端側被覆層18bを形成する場合には、端側電極部6a,8aの外面に被覆層用ペーストを塗布し、焼き付けることにより端側被覆層18bを形成した後、素子本体4の上面4cに被覆層用ペーストを塗布し、焼き付けることにより上面被覆層18を形成することができる。被覆層用ペーストが塗布された素子本体4の焼き付け条件は特に限定されず、上面被覆層18の場合も端側被覆層18bの場合も、たとえば、加湿Nまたは乾燥Nの雰囲気において、600~1000℃、0.1~3時間保持し、焼き付けられる。 For example, when the top covering layer 18 and the end covering layer 18b are formed by coating, a coating layer paste is applied to the outer surfaces of the end electrode portions 6a, 8a and baked to form the end covering layer 18b, and then the coating layer paste is applied to the top surface 4c of the element body 4 and baked to form the top covering layer 18. The baking conditions for the element body 4 to which the coating layer paste is applied are not particularly limited, and both the top covering layer 18 and the end covering layer 18b are baked, for example, at 600 to 1000°C in a humidified N2 or dry N2 atmosphere, for 0.1 to 3 hours.

次に上側電極部6b,8bの表面、上面被覆層18の表面および端側被覆層18bのZ軸方向の端部が面一になるように研磨する。なお、上側電極部6b,8bの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層18の表面が面一となるように研磨してもよい。 Next, the surfaces of the upper electrodes 6b and 8b, the surface of the top coating layer 18, and the ends of the end coating layer 18b in the Z-axis direction are polished to be flush with each other. If a plating film is formed on the surfaces of the upper electrodes 6b and 8b, the plating film and the surface of the top coating layer 18 may be polished to be flush with each other.

このようにして製造された本実施形態の積層セラミックコンデンサ2は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。あるいは、図5に示すように、多層基板40の内部に、積層セラミックコンデンサ2を埋め込まれて使用される。本実施形態の積層セラミックコンデンサ2の具体的な用途としては好ましくは、デカップリングコンデンサが挙げられるが、これに限定されず、高耐圧コンデンサ、低ESLコンデンサ、大容量コンデンサなどとしても使用される。 The multilayer ceramic capacitor 2 of this embodiment manufactured in this manner is mounted on a printed circuit board by soldering or the like and used in various electronic devices. Alternatively, as shown in FIG. 5, the multilayer ceramic capacitor 2 is embedded inside a multilayer substrate 40 for use. Specific applications of the multilayer ceramic capacitor 2 of this embodiment include, but are not limited to, a decoupling capacitor, and the capacitor can also be used as a high-voltage capacitor, a low ESL capacitor, a large-capacity capacitor, etc.

本実施形態の積層セラミックコンデンサ2は、端子電極6,8の形成後に素子本体4が分離されることで、たとえば従来の1/2以下程度に薄い積層セラミックコンデンサ2となる。 In the multilayer ceramic capacitor 2 of this embodiment, the element body 4 is separated after the terminal electrodes 6, 8 are formed, resulting in a multilayer ceramic capacitor 2 that is, for example, half or less the thickness of a conventional one.

結果として得られる積層セラミックコンデンサ2では、素子本体4の下面4dに端子電極6,8が実質的に形成されず、あるいは素子本体4の下面4dの全体が露出する。そして、積層セラミックコンデンサ2のトータル厚みz0は、100μm以下、好ましくは90μm以下、さらに好ましくは80μm以下、特に好ましくは60μm以下と薄くすることができる。すなわち、積層セラミックコンデンサ2の低背化に寄与する。 In the resulting multilayer ceramic capacitor 2, the terminal electrodes 6, 8 are not substantially formed on the lower surface 4d of the element body 4, or the entire lower surface 4d of the element body 4 is exposed. The total thickness z0 of the multilayer ceramic capacitor 2 can be reduced to 100 μm or less, preferably 90 μm or less, more preferably 80 μm or less, and particularly preferably 60 μm or less. In other words, this contributes to reducing the height of the multilayer ceramic capacitor 2.

また、本実施形態では、素子本体4の下面4dは、平坦面である。素子本体4の下面4dが平坦面であることで、たとえば図5に示すように、多層基板40の内部に積層セラミックコンデンサ2を埋め込みやすくなる。また、素子本体4の下面4dである平坦面が実装面に設置される際には、素子本体4が実装面に密着して取り付けられ、積層セラミックコンデンサ2の曲げ強度が向上する。 In addition, in this embodiment, the lower surface 4d of the element body 4 is a flat surface. By having the lower surface 4d of the element body 4 as a flat surface, it becomes easier to embed the multilayer ceramic capacitor 2 inside the multilayer substrate 40, for example as shown in FIG. 5. In addition, when the flat surface, which is the lower surface 4d of the element body 4, is placed on the mounting surface, the element body 4 is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic capacitor 2.

第2実施形態Second embodiment

図2A2に示すように、本実施形態に係る積層セラミックコンデンサ2では、以下に示す以外は、第1実施形態の積層セラミックコンデンサ2と同様である。この積層セラミックコンデンサ2では、素子本体4のX軸の方向に沿って向き合う側面4eに第1実施形態の上面被覆層18に連続して具備されるサイド被覆層18aを有している。このように構成することで、積層セラミックコンデンサ2の強度がさらに向上する。 As shown in FIG. 2A2, the multilayer ceramic capacitor 2 according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the first embodiment, except as described below. In this multilayer ceramic capacitor 2, the side surface 4e of the element body 4 that faces along the X-axis direction has a side coating layer 18a that is continuous with the top surface coating layer 18 of the first embodiment. By configuring it in this way, the strength of the multilayer ceramic capacitor 2 is further improved.

サイド被覆層18aの材質は特に限定されず、上面被覆層18と同じであってもよいし、異なっていてもよい。また、サイド被覆層18aの厚みも特に限定されず、上面被覆層18と同じであってもよいし、異なっていてもよい。 The material of the side coating layer 18a is not particularly limited, and may be the same as or different from the top coating layer 18. The thickness of the side coating layer 18a is also not particularly limited, and may be the same as or different from the top coating layer 18.

サイド被覆層18aを形成する方法は特に限定されず、たとえば上面被覆層18と同様の方法により形成される。 The method for forming the side coating layer 18a is not particularly limited, and it may be formed, for example, by a method similar to that for the top coating layer 18.

第3実施形態Third embodiment

図1Bおよび図2Bに示すように、本実施形態に係る積層セラミックコンデンサ2aでは、以下に示す以外は、第1実施形態の積層セラミックコンデンサ2と同様である。この積層セラミックコンデンサ2aでは、素子本体4の上面4c(または下面4d)は、内側誘電体層10よりも強度が高い材料で構成してある上面強化層16を含む。 As shown in Figures 1B and 2B, the multilayer ceramic capacitor 2a according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the first embodiment, except as described below. In this multilayer ceramic capacitor 2a, the upper surface 4c (or the lower surface 4d) of the element body 4 includes an upper surface reinforcement layer 16 made of a material having a higher strength than the inner dielectric layer 10.

上面強化層16は、第1実施形態と同様にして素子本体4を形成した後に、端子電極6および8を形成する前に、素子本体4の上面4cに形成される。上面強化層16の材質としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。また、上面強化層16の材質は上面被覆層18の材質と同じであってもよいし、異なっていてもよい。 The upper surface reinforcement layer 16 is formed on the upper surface 4c of the element body 4 after the element body 4 is formed in the same manner as in the first embodiment, and before the terminal electrodes 6 and 8 are formed. The material of the upper surface reinforcement layer 16 is not particularly limited, but examples thereof include glass, alumina-based composite material, zirconia-based composite material, polyimide resin, epoxy resin, aramid fiber, and fiber-reinforced plastic. The material of the upper surface reinforcement layer 16 may be the same as or different from the material of the upper surface coating layer 18.

このように構成することで、積層セラミックコンデンサ2aの曲げ強度がさらに向上する。また、強度が向上することで、素子本体4を薄くしても、素子本体4の長手方向寸法y0(図1A参照)または幅寸法x0(図2A1および図2A2参照)を長くすることが容易になり、素子本体4の内部における内部電極層12の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ2aの特性が、さらに向上する。 This configuration further improves the bending strength of the multilayer ceramic capacitor 2a. In addition, the improved strength makes it easier to increase the longitudinal dimension y0 (see FIG. 1A) or width dimension x0 (see FIG. 2A1 and FIG. 2A2) of the element body 4 even if the element body 4 is made thinner, and the opposing area between the internal electrode layers 12 inside the element body 4 is increased, further improving the characteristics of the multilayer ceramic capacitor 2a, such as the capacitance.

上記の観点から、(上面強化層16の平均厚み/上側電極部6b,8bの平均厚み)×100の式から求められる上面強化層16の相対厚みは20~133%であることが好ましい。 From the above viewpoints, it is preferable that the relative thickness of the upper surface reinforcement layer 16, calculated from the formula (average thickness of the upper surface reinforcement layer 16/average thickness of the upper electrode parts 6b, 8b) x 100, is 20 to 133%.

なお、上面強化層16を構成するガラス成分は特に限定されない。本実施形態の上面強化層16に含まれるガラスは、SiおよびAlのうち少なくともいずれか1つを主成分とすることがより好ましい。なお、主成分とは、ガラス中に30質量%~70質量%含まれる成分である。本実施形態の上面強化層16に含まれるガラスは、SiおよびAlを主成分とすることがさらに好ましい。 The glass components constituting the upper surface reinforced layer 16 are not particularly limited. It is more preferable that the glass contained in the upper surface reinforced layer 16 of this embodiment has at least one of Si and Al as its main component. The main component is a component contained in the glass at 30% to 70% by mass. It is even more preferable that the glass contained in the upper surface reinforced layer 16 of this embodiment has Si and Al as its main components.

本実施形態の上面強化層16に含まれるガラスは、SiOを30質量%~70質量%含むことが好ましい。SiOを上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。SiOを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。 The glass contained in the upper surface reinforced layer 16 of this embodiment preferably contains 30% to 70% by mass of SiO 2. When the SiO 2 content is within the above range, the amount of network-forming oxide is sufficient, and plating resistance is improved, compared with when the SiO 2 content is less than the above range. When the SiO 2 content is within the above range, the softening point is prevented from becoming too high, and the working temperature is prevented from becoming too high, compared with when the SiO 2 content is greater than the above range.

本実施形態の上面強化層16に含まれるガラスは、Alを1質量%~15質量%含むことが好ましい。Alを上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Alを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。 The glass contained in the upper surface reinforced layer 16 of this embodiment preferably contains 1 mass % to 15 mass % of Al 2 O 3. When the Al 2 O 3 content is within the above range, the plating resistance is better than when the content is less than the above range. When the Al 2 O 3 content is within the above range, the softening point is prevented from rising too much, compared to when the content is more than the above range.

本実施形態の上面強化層16に含まれるガラスはアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分として含むことが好ましい。 The glass contained in the upper surface reinforcement layer 16 of this embodiment preferably contains one or more subcomponents selected from the group consisting of alkali metals, alkaline earth metals, transition metals, and boron.

本実施形態の上面強化層16に含まれるガラスは、アルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分とするガラスであることにより、上面4cを覆う上面強化層16の表面の一部にメッキにより上側電極部6b,8bを形成する際に、メッキし易くなる。 The glass contained in the upper surface reinforcement layer 16 of this embodiment is glass containing one or more sub-components selected from the group consisting of alkali metals, alkaline earth metals, transition metals, and boron, which makes it easier to plate when forming the upper electrode portions 6b and 8b by plating on a portion of the surface of the upper surface reinforcement layer 16 that covers the upper surface 4c.

本実施形態の上面強化層16に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができる。 The glass contained in the upper surface reinforcement layer 16 of this embodiment contains alkali metals, transition metals, and boron, which can lower the softening point of the glass.

本実施形態の上面強化層16に含まれるガラスがアルカリ金属を含むことにより、耐めっき性が良好になる。本実施形態に用いられるアルカリ金属は特に制限されない。本実施形態に用いられるアルカリ金属としては、たとえばLi、Na、Kが挙げられる。アルカリ金属としては、1種を単独で用いてもよいし、2種以上を併用してもよい。本実施形態の上面強化層16に含まれるガラスがLiを含む場合には、ガラスが緻密に焼付できることでクラックを生じにくくできる。本実施形態の上面強化層16に含まれるガラスがNaまたはKを含む場合は、熱膨張係数が高くなるため、クラックを生じにくくできる。 The glass contained in the upper surface reinforced layer 16 of this embodiment contains an alkali metal, which improves plating resistance. The alkali metal used in this embodiment is not particularly limited. Examples of the alkali metal used in this embodiment include Li, Na, and K. The alkali metal may be used alone or in combination of two or more. When the glass contained in the upper surface reinforced layer 16 of this embodiment contains Li, the glass can be densely baked, making it less likely to crack. When the glass contained in the upper surface reinforced layer 16 of this embodiment contains Na or K, the thermal expansion coefficient becomes high, making it less likely to crack.

本実施形態の上面強化層16に含まれるガラスには、アルカリ金属が0.1質量%~15質量%含まれることが好ましい。 In this embodiment, the glass contained in the upper surface reinforcement layer 16 preferably contains 0.1% to 15% by mass of alkali metal.

本実施形態の上面強化層16に含まれるガラスがアルカリ土類金属を含むことにより、上面強化層16に含まれるガラスと誘電体層との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、アルカリ土類金属がBaであり、誘電体層がBaTiOである場合、Baがガラス成分に溶出してしまうのを防止し、HALT信頼性が低下することを抑制する。BaOを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。 In the present embodiment, the glass contained in the upper surface reinforcement layer 16 contains an alkaline earth metal, which improves the adhesion between the glass contained in the upper surface reinforcement layer 16 and the dielectric layer, making delamination less likely to occur. In addition, the thermal expansion coefficient is prevented from becoming too small, making it difficult for cracks to occur. Furthermore, when the alkaline earth metal is Ba and the dielectric layer is BaTiO3 , Ba is prevented from dissolving into the glass component, suppressing a decrease in HALT reliability. When BaO is contained within the above range, vitrification is improved and plating resistance is also improved compared to when it is contained more than the above range.

本実施形態の上面強化層16に含まれるガラスを構成するアルカリ土類金属としては、特に制限されない。本実施形態に用いられるアルカリ土類金属としては、Mg、Ba、Ca、Srが挙げられる。アルカリ土類金属としては、1種を単独で用いてもよいし、2種以上を併用してもよい。本実施形態では、アルカリ土類金属としてBaまたはCaを用いることが好ましい。 The alkaline earth metal constituting the glass contained in the upper surface reinforcement layer 16 of this embodiment is not particularly limited. Examples of alkaline earth metals used in this embodiment include Mg, Ba, Ca, and Sr. One type of alkaline earth metal may be used alone, or two or more types may be used in combination. In this embodiment, it is preferable to use Ba or Ca as the alkaline earth metal.

本実施形態の上面強化層16に含まれるガラスには、BaOが20質量%~60質量%含まれることが好ましい。 In this embodiment, the glass contained in the upper surface reinforced layer 16 preferably contains 20% to 60% by mass of BaO.

本実施形態の上面強化層16に含まれるガラスにSiOとBaOとAlが合計で70質量%~100質量%含まれることが好ましい。これにより誘電体層と上面強化層16との界面でBa-Ti-Si-O相が形成され易くなる。 The glass contained in the upper surface reinforcement layer 16 of this embodiment preferably contains 70 mass % to 100 mass % of SiO 2 , BaO, and Al 2 O 3 in total. This makes it easier for a Ba-Ti-Si-O phase to form at the interface between the dielectric layer and the upper surface reinforcement layer 16.

本実施形態の上面強化層16に含まれるガラスには、CaOが0質量%~15質量%含まれることが好ましい。これにより熱膨張係数を高めることができる。 In this embodiment, the glass contained in the upper surface reinforced layer 16 preferably contains 0% to 15% by mass of CaO. This increases the thermal expansion coefficient.

本実施形態の上面強化層16に含まれるガラスには、SrOが0質量%~20質量%含まれることが好ましい。これにより熱膨張係数を高めることができ、SrOを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、SrOがBaTiOと反応することを防ぎ、チップの絶縁性と信頼性を向上できる。 The glass contained in the upper surface reinforcement layer 16 of this embodiment preferably contains 0% to 20% by mass of SrO, which can increase the thermal expansion coefficient, and when SrO is contained within the above range, it is possible to prevent SrO from reacting with BaTiO3 and improve the insulation properties and reliability of the chip compared to when the SrO content is greater than the above range.

本実施形態の上面強化層16に含まれるガラスに用いられる遷移金属は特に制限されない。本実施形態の上面強化層16に用いられる遷移金属としては、たとえばV、Zn、W、およびMoなどが挙げられる。本実施形態の上面強化層16に用いられる遷移金属としては、VまたはZnであることが好ましい。これにより、上側電極部6b,8bとしてメッキを形成し易くなる。本実施形態に係る遷移金属は1種単独で用いてもよいし、2種以上を併用してもよい。 The transition metal used in the glass contained in the upper surface reinforcement layer 16 of this embodiment is not particularly limited. Examples of transition metals used in the upper surface reinforcement layer 16 of this embodiment include V, Zn, W, and Mo. The transition metal used in the upper surface reinforcement layer 16 of this embodiment is preferably V or Zn. This makes it easier to form plating as the upper electrode portions 6b and 8b. The transition metals according to this embodiment may be used alone or in combination of two or more types.

本実施形態の上面強化層16に含まれるガラスには、遷移金属が0質量%~20質量%含まれることが好ましい。 In this embodiment, the glass contained in the upper surface reinforcement layer 16 preferably contains 0% to 20% by mass of transition metals.

本実施形態の上面強化層16に含まれるガラスには、Bが0質量%~10質量%含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Bを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。 The glass contained in the upper surface reinforced layer 16 of this embodiment preferably contains 0 mass % to 10 mass % of B 2 O 3. This allows the glass to exert its effect as a network-forming oxide. When B 2 O 3 is contained within the above range, plating resistance can be improved compared to when the content is greater than the above range.

本実施形態では、上面強化層16は、外装領域11の外面側の一部のみを構成しているが、外装領域11の大部分、または全てを占めていてもよい。上面強化層16は、素子本体4の上面4cまたは下面4dに強化層用ペーストを塗布し、焼き付けることにより形成することができる。 In this embodiment, the upper surface reinforcement layer 16 constitutes only a portion of the outer surface side of the exterior region 11, but it may occupy most or all of the exterior region 11. The upper surface reinforcement layer 16 can be formed by applying a reinforcement layer paste to the upper surface 4c or the lower surface 4d of the element body 4 and baking it.

この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体4への強化層用ペーストの塗布方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。 This reinforcing layer paste is obtained, for example, by kneading the above-mentioned glass raw material, a binder mainly composed of ethyl cellulose, and terpineol and acetone as dispersion media in a mixer. There are no particular limitations on the method of applying the reinforcing layer paste to the element body 4, and examples of the method include dipping, printing, coating, vapor deposition, spraying, etc.

強化層用ペーストが塗布された素子本体4の焼き付け条件は特に限定されず、たとえば、加湿Nまたは乾燥Nの雰囲気において、700℃~1300℃、0.1時間~3時間保持し、焼き付けられる。 The conditions for baking the element body 4 coated with the reinforcing layer paste are not particularly limited, and for example, the element body 4 is baked in a humidified N2 or dry N2 atmosphere at 700°C to 1300°C for 0.1 to 3 hours.

第4実施形態Fourth embodiment

図2Cに示すように、本実施形態に係る積層セラミックコンデンサ2bでは、以下に示す以外は、第3実施形態の積層セラミックコンデンサ2aと同様である。この積層セラミックコンデンサ2bでは、素子本体4のX軸方向に沿って向き合う側面4eに第3実施形態の上面強化層16に連続して具備されているサイド強化層16aを有している。このように構成することで、積層セラミックコンデンサ2の強度がさらに向上する。 As shown in FIG. 2C, the multilayer ceramic capacitor 2b according to this embodiment is the same as the multilayer ceramic capacitor 2a according to the third embodiment, except as described below. In this multilayer ceramic capacitor 2b, the side surfaces 4e facing each other along the X-axis direction of the element body 4 have side reinforcement layers 16a that are continuous with the upper surface reinforcement layer 16 of the third embodiment. By configuring in this way, the strength of the multilayer ceramic capacitor 2 is further improved.

なお、図2Cでは、サイド強化層16aは、サイドギャップ領域14の側面4e側の一部のみを構成しているが、サイドギャップ領域14の全体を占めていてもよい。すなわち、サイド強化層16aは、内部電極層12のX軸方向の端部に接触していてもよい。 In FIG. 2C, the side reinforcement layer 16a constitutes only a portion of the side surface 4e of the side gap region 14, but it may occupy the entire side gap region 14. In other words, the side reinforcement layer 16a may be in contact with the end of the internal electrode layer 12 in the X-axis direction.

サイド強化層16aの材質は特に限定されず、上面強化層16と同じであってもよいし、異なっていてもよい。また、サイド強化層16aの厚みも特に限定されず、上面強化層16と同じであってもよいし、異なっていてもよい。 The material of the side reinforcement layer 16a is not particularly limited, and may be the same as or different from the upper surface reinforcement layer 16. The thickness of the side reinforcement layer 16a is also not particularly limited, and may be the same as or different from the upper surface reinforcement layer 16.

サイド強化層16aを形成する方法は特に限定されず、たとえば上面強化層16と同様の方法により形成される。 The method for forming the side reinforcement layer 16a is not particularly limited, and it may be formed, for example, by the same method as the top reinforcement layer 16.

第11実施形態
Aに示すように、本実施形態に係る積層セラミックコンデンサ2では、以下に示す以外は、第1実施形態の積層セラミックコンデンサ2と同様である。本実施形態では、図Aに示すように、素子本体4と端子電極6,8との界面には、それぞれ導電性金属膜5が介在してある。それぞれの導電性金属膜5は、端子電極6,8に対応して素子本体4の上面4cに形成してある上側金属膜部と、素子本体4の端面4a,4bに形成してある端側金属膜部と、図A1に示すように、素子本体4の側面4eに形成してあるサイド金属膜部と、を有する。それぞれの導電性金属膜5では、上側金属膜部と端側金属膜部とサイド金属膜部とは、連続して形成してある。
11th embodiment As shown in Fig. 7A , the multilayer ceramic capacitor 2 according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the first embodiment, except as described below. In this embodiment, as shown in Fig . 7A , a conductive metal film 5 is interposed at each interface between the element body 4 and the terminal electrodes 6, 8. Each conductive metal film 5 has an upper metal film portion formed on the upper surface 4c of the element body 4 corresponding to the terminal electrodes 6, 8, an end metal film portion formed on the end surfaces 4a, 4b of the element body 4, and a side metal film portion formed on the side surface 4e of the element body 4 as shown in Fig. 8A1 . In each conductive metal film 5, the upper metal film portion, the end metal film portion, and the side metal film portion are formed continuously.

Aに示すように、素子本体4の上面では、一対の導電性金属膜5のY軸方向に沿った内側端5aは、それぞれの端子電極6,8の上側電極部6b,8bの内側端よりも、素子本体4のY軸方向の中央に向けて、所定長さで突出してあることが好ましい。なお、内側端5aが突出する所定長さは、特に限定されないが、好ましくは0~30μmである。ただし、突出のための所定長さは、両方の金属膜5の内側端5a同士が、電気的に接続して短絡しないように決定される。 As shown in Fig . 7A , on the upper surface of the element body 4, the inner ends 5a of the pair of conductive metal films 5 along the Y-axis direction preferably protrude by a predetermined length toward the center of the element body 4 in the Y-axis direction beyond the inner ends of the upper electrode portions 6b, 8b of the respective terminal electrodes 6, 8. The predetermined length by which the inner ends 5a protrude is not particularly limited, but is preferably 0 to 30 µm. However, the predetermined length for the protrusion is determined so that the inner ends 5a of both metal films 5 are not electrically connected to each other and short-circuited.

導電性金属膜は、Pt、Rh、Ru、Re、Ir、Pdの内のいずれかの金属を少なくとも含む。このような金属で導電性金属膜を、素子本体の表面に形成することで、端子電極と素子本体の表面との密着性を、さらに高めることができる。 The conductive metal film contains at least one of the following metals: Pt, Rh, Ru, Re, Ir, and Pd. By forming a conductive metal film using such a metal on the surface of the element body, the adhesion between the terminal electrode and the surface of the element body can be further improved.

A3に示すように、素子本体4の表面は、セラミック焼結体の表面であり、微視的に観察すれば、凹部と凸部の繰り返しから成る凹凸が形成してある。素子本体4の表面に形成してある凹凸は、たとえばJIS B 0601で表される表面粗さが、2~4μmの範囲内である。 As shown in Figure 8A3 , the surface of the element body 4 is the surface of a sintered ceramic body, and when observed microscopically, it is found to have irregularities consisting of repeated concave and convex portions. The irregularities formed on the surface of the element body 4 have a surface roughness in the range of 2 to 4 μm as expressed in JIS B 0601, for example.

本実施形態では、素子本体4の表面に形成してある凹凸面を導電性金属膜5が被覆する被覆面積割合が、好ましくは20~70%、さらに好ましくは50~70%の範囲内である。導電性金属膜5による素子本体4の表面の被覆面積割合が小さすぎても大きすぎても、端子電極6,8と素子本体4との密着性改善効果が小さく、被覆面積割合が特定の範囲内である場合に、密着性改善効果が大きい。 In this embodiment, the coverage area ratio of the uneven surface formed on the surface of the element body 4 covered by the conductive metal film 5 is preferably within the range of 20 to 70%, and more preferably 50 to 70%. If the coverage area ratio of the surface of the element body 4 covered by the conductive metal film 5 is too small or too large, the effect of improving the adhesion between the terminal electrodes 6, 8 and the element body 4 is small, and if the coverage area ratio is within a specific range, the effect of improving the adhesion is large.

このような観点からは、導電性金属膜5の厚みtは、素子本体4の表面に形成されている凹凸の大きさ(隣り合う凸部と凹部との間のZ軸間距離)よりも小さいことが好ましく、特に限定されないが、100~500nm程度が好ましい。また、導電性金属膜5は、スパッタリング法、イオンプレーティング法、プラズマCVD法、熱CVD法、分子線エピタキシー法、スピンコート法などの薄膜法により形成される金属薄膜であることが好ましい。導電性金属膜5の表面に、それぞれの端子電極6,8が形成される。 From this viewpoint, the thickness t of the conductive metal film 5 is preferably smaller than the size of the irregularities formed on the surface of the element body 4 (the Z-axis distance between adjacent convex and concave portions), and is not particularly limited, but is preferably about 100 to 500 nm. Furthermore, the conductive metal film 5 is preferably a thin metal film formed by a thin film method such as sputtering, ion plating, plasma CVD, thermal CVD, molecular beam epitaxy, or spin coating. The terminal electrodes 6 and 8 are formed on the surface of the conductive metal film 5.

なお、図A3では、素子本体4の上面4cに形成してある導電性金属膜5と端子電極6,8について図示してあるが、図Aに示す素子本体4の端面4a,4bおよび図A1に示す側面4eに形成してある導電性金属膜5と端子電極6,8に関しても同様である。 In addition, FIG . 8A3 illustrates the conductive metal film 5 and the terminal electrodes 6, 8 formed on the upper surface 4c of the element body 4, but the same applies to the conductive metal film 5 and the terminal electrodes 6, 8 formed on the end faces 4a, 4b of the element body 4 shown in FIG. 7A and the side surface 4e shown in FIG. 8A1 .

本実施形態の積層セラミックコンデンサ2では、素子本体4と端子電極6,8との界面には、導電性金属膜5が介在してある。このように構成することで、端子電極6,8と素子本体4の表面との密着性を高めることができる。その結果、端子電極6,8と素子本体4との密着性改善が実現され、耐湿性を向上させることができる。 In the multilayer ceramic capacitor 2 of this embodiment, a conductive metal film 5 is interposed at the interface between the element body 4 and the terminal electrodes 6, 8. This configuration can increase the adhesion between the terminal electrodes 6, 8 and the surface of the element body 4. As a result, improved adhesion between the terminal electrodes 6, 8 and the element body 4 is achieved, and moisture resistance can be improved.

なお、本実施形態において、金属膜5の被覆面積割合は、金属膜5が素子本体4の表面の凹凸の凹部を埋める面積割合として定義されることができる。この被覆面積割合の測定は、たとえば図A3に示す素子本体4の断面において、端子電極6,8の表面を研磨し、端子電極6,8を完全に除去したZ軸方向位置の素子本体4の表面を、Z軸方向から見たSEM写真などで観察することにより行う。たとえば50μm×50μmの表面観察写真の範囲内に、金属膜5が占める面積を測定することで面積割合を求める。たとえばX-Y位置が異なる5枚の表面観察写真の平均を求めることで、金属膜5の被覆面積割合を
求める。
In this embodiment, the coverage area ratio of the metal film 5 can be defined as the area ratio of the metal film 5 filling the concaves of the uneven surface of the element body 4. This coverage area ratio is measured, for example, by polishing the surfaces of the terminal electrodes 6, 8 in the cross section of the element body 4 shown in Fig . 8A3 , and observing the surface of the element body 4 at a position in the Z-axis direction where the terminal electrodes 6, 8 are completely removed, using an SEM photograph viewed from the Z-axis direction. For example, the area ratio is obtained by measuring the area occupied by the metal film 5 within a surface observation photograph of 50 μm × 50 μm. For example, the coverage area ratio of the metal film 5 is obtained by averaging five surface observation photographs at different X-Y positions.

また、本実施形態では、素子本体4の上面4cとZ軸方向に沿って反対側に位置する素子本体4の下面4dには、端子電極6,8が実質的に形成されていない。すなわち、素子本体4の下面4dでは、端子電極6,8に覆われておらず、素子本体4の下面4dの全体が外部に露出している。しかも、下面4dは、平坦面に成形してある。下面4dは、端子電極6,8に覆われていないことから、段差状凸部が無く、平坦性に優れている。 In addition, in this embodiment, the terminal electrodes 6, 8 are not substantially formed on the lower surface 4d of the element body 4, which is located on the opposite side along the Z-axis direction to the upper surface 4c of the element body 4. In other words, the lower surface 4d of the element body 4 is not covered with the terminal electrodes 6, 8, and the entire lower surface 4d of the element body 4 is exposed to the outside. Moreover, the lower surface 4d is formed into a flat surface. Since the lower surface 4d is not covered with the terminal electrodes 6, 8, there are no stepped convex portions, and it has excellent flatness.

さらに、本実施形態では端側電極部6a,8aの外面が端側被覆層18b,18bで覆われている。これにより、積層セラミックコンデンサ2の耐湿性を、さらに高めることができる。すなわち、積層セラミックコンデンサ2の低背化によって端子電極6,8が薄くなったとしても、積層セラミックコンデンサ2の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミックコンデンサ2を使用したり、積層セラミックコンデンサ2の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ2の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。 Furthermore, in this embodiment, the outer surfaces of the end electrode portions 6a, 8a are covered with end coating layers 18b, 18b. This further improves the moisture resistance of the multilayer ceramic capacitor 2. That is, even if the terminal electrodes 6, 8 become thinner due to the lower height of the multilayer ceramic capacitor 2, it is possible to prevent moisture from entering the inside of the multilayer ceramic capacitor 2. As a result, even if the multilayer ceramic capacitor 2 is used in a moist or humid environment, or even if the manufacturing process for the multilayer ceramic capacitor 2 includes a process using water or a wet process, it is possible to prevent moisture from entering the inside of the multilayer ceramic capacitor 2 and suppress a decrease in insulation.

また、本実施形態の積層セラミックコンデンサ2は端側電極部6a,8aの外面が端側被覆層18b,18bで覆われていることから強度を高めることができる。本実施形態の端側被覆層18b,18bは、第1実施形態の端側被覆層18b,18bと同様である。 In addition, the strength of the multilayer ceramic capacitor 2 of this embodiment can be increased because the outer surfaces of the end electrode portions 6a and 8a are covered with end coating layers 18b. The end coating layers 18b of this embodiment are the same as the end coating layers 18b of the first embodiment.

本実施形態では、一対の上側電極部6b,8bの間に位置する素子本体4の上面4cを覆う上面被覆層18が上側電極部6b,8bの表面と実質的に面一となるように密着して存在している。上面被覆層18は、素子本体4の上面4cを覆うと共に、端子電極6,8の内側端からそれぞれ突出している導電性金属膜5の内側端5aの表面も覆うようになっている。本実施形態の上面被覆層18は第1実施形態の上面被覆層18と同様である。 In this embodiment, the upper surface coating layer 18 covering the upper surface 4c of the element body 4 located between the pair of upper electrode portions 6b, 8b is in close contact with and substantially flush with the surfaces of the upper electrode portions 6b, 8b. The upper surface coating layer 18 covers the upper surface 4c of the element body 4, and also covers the surfaces of the inner ends 5a of the conductive metal films 5 that protrude from the inner ends of the terminal electrodes 6, 8. The upper surface coating layer 18 of this embodiment is similar to the upper surface coating layer 18 of the first embodiment.

次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について具体的に説明する。 Next, we will explain in detail the manufacturing method of the multilayer ceramic capacitor 2 as one embodiment of the present invention.

まず、第1実施形態と同様にして素子本体4を得る。次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。 First, the element body 4 is obtained in the same manner as in the first embodiment. Next, the green laminate is cut into individual pieces to obtain green chips. The method for forming the internal electrode pattern layer is not particularly limited, and it may be formed by a printing method, a transfer method, or a thin film formation method such as deposition or sputtering.

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体4が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。 The green chip is solidified by removing the plasticizer through solidification and drying. After solidification and drying, the green chip is subjected to a binder removal process, a firing process, and an annealing process as required to obtain the element body 4. The binder removal process, firing process, and annealing process may be performed consecutively or independently.

次に、図10Aに示すように、素子本体4の上面4cのY軸方向の中央部にレジスト膜60を所定パターンで形成し、その素子本体4を、スパッタリング装置の設置台62の上に固定して、導電性金属膜5をスパッタリング法により形成する。素子本体4の上面および側面をレジスト膜60で覆われている素子本体4の表面には、導電性金属膜5は成膜されない。また、素子本体4の下面4dは、設置台62の表面に接触しているので、下面4dには、金属膜5は、形成されない。レジスト膜60の形成と導電性金属膜5の形成は、グリーン積層体を切断する前に行ってもよい。 10A , a resist film 60 is formed in a predetermined pattern on the center of the Y-axis direction of the upper surface 4c of the element body 4, the element body 4 is fixed on a mounting table 62 of a sputtering device, and a conductive metal film 5 is formed by sputtering. The conductive metal film 5 is not formed on the surface of the element body 4 whose upper and side surfaces are covered with the resist film 60. In addition, since the lower surface 4d of the element body 4 is in contact with the surface of the mounting table 62, the metal film 5 is not formed on the lower surface 4d. The formation of the resist film 60 and the conductive metal film 5 may be performed before cutting the green laminate.

次に、レジスト膜60を除去して一対の導電性金属膜5が形成してある素子本体4のY軸方向の両端面(導電性金属膜5の表面)に、端子電極用ペーストを塗布して焼成し、端子電極6,8を形成する。端子電極6,8を形成するに際しては、たとえば図10Bに示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成する。 Next, the resist film 60 is removed, and a terminal electrode paste is applied to both end faces (surfaces of the conductive metal films 5) in the Y-axis direction of the element body 4 on which the pair of conductive metal films 5 are formed, and then fired to form the terminal electrodes 6, 8. When forming the terminal electrodes 6, 8, for example, as shown in Fig. 10B , a dummy block 20 is temporarily bonded between the lower surfaces 4d, 4d of the two element bodies 4, 4 to first form a workpiece 22 by integrating these together.

ワーク22は、二つ以上の素子本体4,4が組み合わされているために、仮に素子本体4,4自体のZ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板30の貫通孔32にワーク22を取り付けて、端子電極6および8の形成を行うことができる。 Since the workpiece 22 is a combination of two or more element bodies 4, 4, even if the element bodies 4, 4 themselves are thin in the Z-axis direction, they have a thickness that is easy to handle, and the workpiece 22 can be attached to the through hole 32 of the holding plate 30 in the same manner as in the conventional method, and the terminal electrodes 6 and 8 can be formed.

端子電極6および8を形成した後には、ダミーブロック20を除去するなどで、二つの素子本体4,4を分離すれば、図Aに示す積層セラミック電子部品2が得られる。すなわち、素子本体4の下面4dには、端子電極6,8が実質的に形成されておらず、素子本体4の下面4dの全体が外部に露出している積層セラミックコンデンサ2が得られる。 After the terminal electrodes 6 and 8 are formed, the two element bodies 4, 4 are separated by, for example, removing the dummy block 20, thereby obtaining the multilayer ceramic electronic component 2 shown in Fig . 7A . In other words, the terminal electrodes 6, 8 are substantially not formed on the lower surface 4d of the element body 4, and the multilayer ceramic capacitor 2 in which the entire lower surface 4d of the element body 4 is exposed to the outside is obtained.

次に、上記端子電極6,8の端側電極6a,8aの外面に端側被覆層18bを形成し、上記素子本体4のZ軸に垂直な上面4cに上面被覆層18を形成する。 Next, an end-side coating layer 18b is formed on the outer surfaces of the end-side electrodes 6a, 8a of the terminal electrodes 6, 8, and an upper surface coating layer 18 is formed on the upper surface 4c perpendicular to the Z-axis of the element body 4.

次に上側電極部6b,8bの表面、上面被覆層18の表面および端側被覆層18bのZ軸方向の端部が面一になるように研磨する。なお、上側電極部6b,8bの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層18の表面が面一となるように研磨してもよい。 Next, the surfaces of the upper electrodes 6b and 8b, the surface of the top coating layer 18, and the ends of the end coating layer 18b in the Z-axis direction are polished to be flush with each other. If a plating film is formed on the surfaces of the upper electrodes 6b and 8b, the plating film and the surface of the top coating layer 18 may be polished to be flush with each other.

本実施形態の積層セラミックコンデンサ2では、素子本体4と端子電極6,8との界面には、導電性金属膜5が介在してある。このように構成することで、端子電極6,8と素子本体4の表面との密着性を高めることができる。その結果、端子電極6,8と素子本体4との密着性改善が実現され、耐湿性を向上させることができる。 In the multilayer ceramic capacitor 2 of this embodiment, a conductive metal film 5 is interposed at the interface between the element body 4 and the terminal electrodes 6, 8. This configuration can increase the adhesion between the terminal electrodes 6, 8 and the surface of the element body 4. As a result, improved adhesion between the terminal electrodes 6, 8 and the element body 4 is achieved, and moisture resistance can be improved.

第12実施形態
A2に示すように、本実施形態に係る積層セラミックコンデンサ2では、以下に示す以外は、第11実施形態の積層セラミックコンデンサ2と同様である。この積層セラミックコンデンサ2では、素子本体4のX軸の方向に沿って向き合う側面4eに第11実施形態の上面被覆層18に連続して具備されるサイド被覆層18aを有している。このように構成することで、積層セラミックコンデンサ2の強度がさらに向上する。本実施形態のサイド被覆層18aは、第2実施形態のサイド被覆層18aと同様である。
Twelfth embodiment As shown in Fig . 8A2 , the multilayer ceramic capacitor 2 according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the eleventh embodiment, except as described below. This multilayer ceramic capacitor 2 has a side coating layer 18a provided continuously with the top surface coating layer 18 of the eleventh embodiment on the side surfaces 4e facing each other along the X-axis direction of the element body 4. This configuration further improves the strength of the multilayer ceramic capacitor 2. The side coating layer 18a of this embodiment is similar to the side coating layer 18a of the second embodiment.

第13実施形態
Bおよび図Bに示すように、本実施形態に係る積層セラミックコンデンサ2aでは、以下に示す以外は、第11実施形態の積層セラミックコンデンサ2と同様である。この積層セラミックコンデンサ2aでは、素子本体4の上面4cは、内側誘電体層10よりも強度が高い材料で構成してある上面強化層16を含む。本実施形態の上面強化層16は第3実施形態の上面強化層16と同様である。
7B and 8B , the multilayer ceramic capacitor 2a according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the eleventh embodiment, except as described below. In this multilayer ceramic capacitor 2a, the upper surface 4c of the element body 4 includes an upper surface reinforcement layer 16 made of a material having a higher strength than the inner dielectric layer 10. The upper surface reinforcement layer 16 of this embodiment is similar to the upper surface reinforcement layer 16 of the third embodiment.

第14実施形態
Cに示すように、本実施形態に係る積層セラミックコンデンサ2bでは、以下に示す以外は、第13実施形態の積層セラミックコンデンサ2aと同様である。この積層セラミックコンデンサ2bでは、素子本体4のX軸方向に沿って向き合う側面4eに第13実施形態の上面強化層16に連続して具備されているサイド強化層16aを有している。このように構成することで、積層セラミックコンデンサ2の強度がさらに向上する。本実施形態のサイド強化層16aは、第4実施形態のサイド強化層16aと同様である。
14th embodiment As shown in Fig . 8C , the multilayer ceramic capacitor 2b according to this embodiment is similar to the multilayer ceramic capacitor 2a according to the 13th embodiment, except as described below. In this multilayer ceramic capacitor 2b, a side reinforcement layer 16a is provided on the side surface 4e of the element body 4 facing each other along the X-axis direction, and is continuous with the upper surface reinforcement layer 16 according to the 13th embodiment. This configuration further improves the strength of the multilayer ceramic capacitor 2. The side reinforcement layer 16a according to this embodiment is similar to the side reinforcement layer 16a according to the fourth embodiment.

第15実施形態
Cに示すように、本実施形態に係る積層セラミックコンデンサ2cでは、以下に示す以外は、図Bに係る実施形態の積層セラミックコンデンサ2aと同様である。この積層セラミックコンデンサ2cでは、図Bに示す素子本体4の上面4cに形成してある上面強化層16と同様な強化層116を、素子本体4の下面4dに形成してある。
Fifteenth embodiment As shown in Fig . 7C , a multilayer ceramic capacitor 2c according to this embodiment is similar to the multilayer ceramic capacitor 2a according to the embodiment shown in Fig. 7B , except as described below. In this multilayer ceramic capacitor 2c, a reinforcement layer 116 similar to the upper surface reinforcement layer 16 formed on the upper surface 4c of the element body 4 shown in Fig. 7B is formed on the lower surface 4d of the element body 4.

下面4dを覆う強化層116の形成方法は特に制限されない。下面4dを覆う強化層116は、たとえば、素子本体4に対して、素子本体4dの下面4dに強化層用ペーストを塗布し、焼き付けることにより形成され、その後、導電性金属膜5および端子電極6,8が形成される。または、導電性金属膜5および端子電極6,8が形成された素子本体4に対して、素子本体4dの下面4dに強化層用ペーストを塗布し、焼き付けることにより形成されてもよい。焼き付けた後、下面4dを覆う強化層116の外表面を平坦に研磨してもよい。その他の構成と作用効果は、前述した実施形態と同様である。 The method of forming the reinforcing layer 116 covering the lower surface 4d is not particularly limited. The reinforcing layer 116 covering the lower surface 4d is formed, for example, by applying a reinforcing layer paste to the lower surface 4d of the element body 4d of the element body 4 and baking it, and then forming the conductive metal film 5 and the terminal electrodes 6, 8. Alternatively, the reinforcing layer paste may be applied to the lower surface 4d of the element body 4 on which the conductive metal film 5 and the terminal electrodes 6, 8 have been formed, and then baked to form the reinforcing layer. After baking, the outer surface of the reinforcing layer 116 covering the lower surface 4d may be polished flat. The other configurations and effects are the same as those of the above-mentioned embodiment.

第21実施形態
13Aに示すように、本実施形態に係る積層セラミックコンデンサ2では、以下に示す以外は、第1実施形態の積層セラミックコンデンサ2と同様である。
Twenty-First Embodiment As shown in FIG . 13A , the multilayer ceramic capacitor 2 according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the first embodiment, except for the following points.

13Aに示すように、本実施形態に係る積層セラミックコンデンサ2では、素子本体4のX軸方向に相互に向き合う側面4e,4eから上面4cにかけて連続して素子本体4を覆う強化層116を有する。これにより、素子本体4の曲げ強度を向上させることができ、積層セラミックコンデンサ2の破損を防ぐことができる。 13A , the multilayer ceramic capacitor 2 according to this embodiment has a reinforcing layer 116 that covers the element body 4 continuously from the side surfaces 4e, 4e facing each other in the X-axis direction to the upper surface 4c. This can improve the bending strength of the element body 4, and can prevent damage to the multilayer ceramic capacitor 2.

14Aは図13AのIIA-IIA線に沿う断面図である。図14Aに示すよう素子本体4の側面4e,4eを覆う強化層116は、内部電極層12のX軸方向の端部に接触していてもよい。 Fig. 14A is a cross-sectional view taken along line IIA-IIA in Fig. 13A . As shown in Fig . 14A , the reinforcing layer 116 covering the side surfaces 4e, 4e of the element body 4 may be in contact with the end of the internal electrode layer 12 in the X-axis direction.

上面4cを覆う強化層116および側面4e,4eを覆う強化層116は、素子本体4を形成した後に、端子電極6,8を形成する前に、素子本体4の上面4cおよび側面4e,4eに形成される。 The reinforcing layer 116 covering the top surface 4c and the reinforcing layer 116 covering the side surfaces 4e, 4e are formed on the top surface 4c and the side surfaces 4e, 4e of the element body 4 after the element body 4 is formed and before the terminal electrodes 6, 8 are formed.

本実施形態の強化層116は、フィラーおよび基質を含む。 The reinforcing layer 116 in this embodiment includes a filler and a substrate.

本実施形態の強化層116のフィラーの形状は、針状、柱状または板状である。本実施形態では、フィラーの形状は針状であることが好ましい。これにより、より強固な強化層116を形成することができる。 In this embodiment, the shape of the filler in the reinforcing layer 116 is needle-like, columnar, or plate-like. In this embodiment, it is preferable that the shape of the filler is needle-like. This allows the formation of a stronger reinforcing layer 116.

本実施形態では、フィラーの短軸方向の粒径は、特に制限されない。本実施形態では、フィラーの短軸方向の粒径は、好ましくはが0.1μm以上3.0μm以下である。 In this embodiment, the particle size of the filler in the short axis direction is not particularly limited. In this embodiment, the particle size of the filler in the short axis direction is preferably 0.1 μm or more and 3.0 μm or less.

本実施形態では、フィラーの短軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、上面4cを覆う強化層116と、上側電極部6b,8bとの密着性を高めることができ、その結果、積層セラミックコンデンサ2の耐湿性を高めることができる。本実施形態では、フィラーの短軸方向の粒径は、より好ましくは0.5μm以上3.0μm以下である。 In this embodiment, since the particle size of the filler in the short axis direction is within the above range, the bending strength of the multilayer ceramic capacitor 2 can be increased. In addition, the adhesion between the reinforcing layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b can be increased, and as a result, the moisture resistance of the multilayer ceramic capacitor 2 can be improved. In this embodiment, the particle size of the filler in the short axis direction is more preferably 0.5 μm or more and 3.0 μm or less.

本実施形態では、フィラーの長軸方向の粒径は、特に制限されない。本実施形態では、フィラーの長軸方向の粒径は、好ましくは0.5μm以上15.0μm以下である。 In this embodiment, the particle size of the filler in the long axis direction is not particularly limited. In this embodiment, the particle size of the filler in the long axis direction is preferably 0.5 μm or more and 15.0 μm or less.

本実施形態では、フィラーの長軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、上面4cを覆う強化層116と、上側電極部6b,8bとの密着性を高めることができ、その結果、積層セラミックコンデンサ2の耐湿性を高めることができる。 In this embodiment, since the particle size of the filler in the long axis direction is within the above range, the bending strength of the multilayer ceramic capacitor 2 can be increased. In addition, the adhesion between the reinforcing layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b can be increased, and as a result, the moisture resistance of the multilayer ceramic capacitor 2 can be increased.

本実施形態では、フィラーの長軸方向の粒径は、より好ましくは3.0μm以上15.0μm以下である。 In this embodiment, the particle size of the filler in the major axis direction is more preferably 3.0 μm or more and 15.0 μm or less.

本実施形態では、フィラーの(短軸の粒径/長軸の粒径)×100で表されるアスペクト比(%)は特に制限されない。本実施形態では、フィラーのアスペクト比が、好ましくは0.7%以上60%以下である。 In this embodiment, the aspect ratio (%) of the filler, expressed as (particle diameter of minor axis/particle diameter of major axis) x 100, is not particularly limited. In this embodiment, the aspect ratio of the filler is preferably 0.7% or more and 60% or less.

本実施形態では、フィラーのアスペクト比が上記の範囲内であることにより、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、上面4cを覆う強化層116と、上側電極部6b,8bとの密着性を高めることができ、その結果、積層セラミックコンデンサ2の耐湿性を高めることができる。本実施形態では、フィラーのアスペクト比が、より好ましくは0.7%以上30%以下である。 In this embodiment, since the aspect ratio of the filler is within the above range, the bending strength of the multilayer ceramic capacitor 2 can be increased. In addition, the adhesion between the reinforcing layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b can be increased, and as a result, the moisture resistance of the multilayer ceramic capacitor 2 can be improved. In this embodiment, the aspect ratio of the filler is more preferably 0.7% or more and 30% or less.

本実施形態では、フィラーの形状やサイズを上記の通りにする方法は特に制限されない。たとえば、強化層116を形成するための強化層用ペーストに、予め上記の形状およびサイズとなっているフィラーを添加する混入型による方法や、フィラーがガラスである場合には、強化層116を形成するための強化層用ペーストに所定のガラス原料を含ませておき、焼き付け温度または焼き付け時間を所定の範囲内に設定して焼き付ける析出型による方法が挙げられる。 In this embodiment, the method for forming the filler with the above-mentioned shape and size is not particularly limited. For example, a mixing type method is used in which filler having the above-mentioned shape and size is added to the reinforcing layer paste for forming the reinforcing layer 116, and when the filler is glass, a precipitation type method is used in which a predetermined glass raw material is added to the reinforcing layer paste for forming the reinforcing layer 116, and the paste is baked at a baking temperature or baking time within a predetermined range.

本実施形態では、析出型の方法によりフィラーの形状やサイズを上記の通りにすることが好ましい。本実施形態の析出型の方法の焼き付け温度は、後述する「強化層116に含まれるガラス」の軟化点よりも50℃以上高いことが好ましい。焼き付け温度を高くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け温度は、後述する「強化層116に含まれるガラス」の軟化点よりも50℃~80℃高いことがより好ましい。 In this embodiment, it is preferable to use a precipitation method to make the shape and size of the filler as described above. The baking temperature in the precipitation method of this embodiment is preferably 50°C or more higher than the softening point of the "glass contained in the reinforced layer 116" described below. By increasing the baking temperature, the glass tends to be sintered densely. Furthermore, it is more preferable that the baking temperature in the precipitation method of this embodiment is 50°C to 80°C higher than the softening point of the "glass contained in the reinforced layer 116" described below.

本実施形態の析出型の方法の焼き付け時間は、0.1時間~2時間であることが好ましい。焼き付け時間を長くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け時間は、0.1時間~1時間であることが好ましい。 The baking time for the precipitation-type method of this embodiment is preferably 0.1 to 2 hours. By extending the baking time, the glass tends to be densely sintered. Also, the baking time for the precipitation-type method of this embodiment is preferably 0.1 to 1 hour.

本実施形態では、強化層116中のフィラーの含有量は特に制限されない。本実施形態では、強化層116中のフィラーの含有量は、好ましくは30体積%以上80体積%以下であり、より好ましくは45体積%以上80体積%以下である。 In this embodiment, the filler content in the reinforcement layer 116 is not particularly limited. In this embodiment, the filler content in the reinforcement layer 116 is preferably 30% by volume or more and 80% by volume or less, and more preferably 45% by volume or more and 80% by volume or less.

本実施形態では、強化層116中のフィラーの含有量が上記の範囲内であることにより、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、上面4cを覆う強化層116と、上側電極部6b,8bとの密着性を高めることができ、その結果、積層セラミックコンデンサ2の耐湿性を高めることができる。本実施形態では、強化層116中のフィラーの含有量が、より好ましくは55体積%以上80体積%以下である。 In this embodiment, since the filler content in the reinforcement layer 116 is within the above range, the bending strength of the multilayer ceramic capacitor 2 can be increased. In addition, the adhesion between the reinforcement layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b can be increased, and as a result, the moisture resistance of the multilayer ceramic capacitor 2 can be improved. In this embodiment, the filler content in the reinforcement layer 116 is more preferably 55% by volume or more and 80% by volume or less.

本実施形態の強化層116を構成するフィラーの材質は、特に制限されない。本実施形態のフィラーの材質は、ガラスまたはアルミナであることが好ましい。これにより、積層セラミックコンデンサ2の曲げ強度を高めることができる。また、上面4cを覆う強化層116と、上側電極部6b,8bとの密着性を高めることができ、その結果、積層セラミックコンデンサ2の耐湿性を高めることができる。 The material of the filler constituting the reinforcing layer 116 of this embodiment is not particularly limited. The material of the filler of this embodiment is preferably glass or alumina. This can increase the bending strength of the multilayer ceramic capacitor 2. In addition, the adhesion between the reinforcing layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b can be increased, and as a result, the moisture resistance of the multilayer ceramic capacitor 2 can be increased.

本実施形態のフィラーの材質は、SiおよびAlのうち少なくともいずれか1つを主成分とするガラスであることが好ましい。なお、主成分とは、ガラス中に30質量%~70質量%含まれる成分である。本実施形態のフィラーの材質は、SiおよびAlを主成分とするガラスであることがより好ましい。 The filler material of this embodiment is preferably glass containing at least one of Si and Al as a main component. The main component is a component that is contained in the glass at 30% to 70% by mass. The filler material of this embodiment is more preferably glass containing Si and Al as main components.

本実施形態のフィラーの材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。 In this embodiment, the filler material is preferably glass containing alkali metals, alkaline earth metals, transition metals, and boron as minor components.

フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分とするガラスであることにより、上面4cを覆う強化層116の表面の一部にメッキにより上側電極部6b,8bを形成する際に、メッキし易くなる。 The filler material is glass containing one or more sub-components selected from the group consisting of alkali metals, alkaline earth metals, transition metals, and boron, which makes it easier to plate the upper electrode portions 6b and 8b when forming them by plating on a portion of the surface of the reinforced layer 116 that covers the upper surface 4c.

本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は、たとえばLi、Na、Kである。 The alkali metal contained as a secondary component in the glass that is the filler material of this embodiment is not particularly limited. Examples of the alkali metal contained as a secondary component in the glass that is the filler material of this embodiment are Li, Na, and K.

本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ba、Ca、Srが挙げられる。 Examples of alkaline earth metals contained as secondary components in the glass, which is the filler material of this embodiment, include Ba, Ca, and Sr.

本実施形態の強化層116を構成する基質の材質は特に制限されない。本実施形態の基質の材質は、ガラスおよび樹脂のうち少なくともいずれか1つであることが好ましい。本実施形態の基質の材質はガラスであることがより好ましい。 The material of the substrate constituting the reinforcing layer 116 in this embodiment is not particularly limited. The material of the substrate in this embodiment is preferably at least one of glass and resin. It is more preferable that the material of the substrate in this embodiment is glass.

たとえば、基質がガラスおよび樹脂を含む場合には、強化層116において、ガラス100質量部に対して、樹脂が10質量部~40質量部含まれることが好ましい。 For example, if the substrate contains glass and resin, it is preferable that the reinforcing layer 116 contains 10 to 40 parts by weight of resin per 100 parts by weight of glass.

本実施形態では、強化層116において、ガラス100質量部に対して、樹脂が15質量部~30質量部であることがより好ましい。 In this embodiment, it is more preferable that the reinforced layer 116 contains 15 to 30 parts by weight of resin per 100 parts by weight of glass.

なお、本実施形態では、強化層116を強化層用ペーストにより形成するが、強化層用ペーストに粘性を付与するためにエチルセルロースなどを主成分とする樹脂が含まれている。基質にガラスが含まれ、製造時に脱バインダ処理を行う場合には、強化層用ペースト中のエチルセルロースなどを主成分とする樹脂は焼失するため、製品完成時には含まれない。 In this embodiment, the reinforcing layer 116 is formed from a reinforcing layer paste, which contains a resin mainly composed of ethyl cellulose to give the reinforcing layer paste viscosity. If the substrate contains glass and a binder removal process is performed during manufacturing, the resin mainly composed of ethyl cellulose in the reinforcing layer paste will be burned away and will not be present in the completed product.

本実施形態の基質の材質は、SiおよびAlのうち少なくともいずれか1つを主成分とするガラスであることがより好ましい。なお、主成分とは、ガラス中に30質量%~70質量%含まれる成分である。本実施形態の基質の材質は、SiおよびAlを主成分とするガラスであることがさらに好ましい。 The material of the substrate in this embodiment is more preferably glass containing at least one of Si and Al as its main component. Note that a main component is a component that is contained in the glass at 30% to 70% by mass. The material of the substrate in this embodiment is even more preferably glass containing Si and Al as its main components.

本実施形態の基質の材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。 In this embodiment, the substrate material is preferably glass containing alkali metals, alkaline earth metals, transition metals, and boron as minor components.

本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は、たとえばLi、Na、Kである。 The alkali metals contained as minor components in the glass that is the material of the substrate in this embodiment are not particularly limited. Examples of alkali metals contained as minor components in the glass that is the material of the substrate in this embodiment are Li, Na, and K.

本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ba、Ca、Srが挙げられる。 Examples of alkaline earth metals contained as minor components in the glass, which is the material of the substrate in this embodiment, include Ba, Ca, and Sr.

本実施形態の基質の材質である樹脂の材質は、特に制限されない。本実施形態の基質の材質である樹脂は、ポリイミド樹脂、エポキシ樹脂である。本実施形態の基質の材質である樹脂は、好ましくはポリイミド樹脂である。本実施形態の基質の材質である樹脂は、1種単独で用いてもよいし、2種以上を併用してもよい。 The resin material of the substrate of this embodiment is not particularly limited. The resin material of the substrate of this embodiment is a polyimide resin or an epoxy resin. The resin material of the substrate of this embodiment is preferably a polyimide resin. The resin material of the substrate of this embodiment may be used alone or in combination of two or more types.

本実施形態では、強化層116のフィラーおよび基質の両方がガラスである場合、強化層116のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は制限されない。本実施形態では、強化層116のフィラーおよび基質の両方がガラスである場合、強化層116のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は下記の通りであることが好ましい。以下ではこれらのガラスをまとめて、「強化層116に含まれるガラス」とする。なお、強化層116のフィラーおよび基質の両方がガラスである場合は、フィラーおよび基質に含まれるそれぞれの元素を合計したフィラーおよび基質の全体としての組成である。 In this embodiment, when both the filler and the substrate of the reinforced layer 116 are glass, when only the filler of the reinforced layer 116 is glass, or when only the substrate is glass, the composition of each glass is not limited. In this embodiment, when both the filler and the substrate of the reinforced layer 116 are glass, when only the filler of the reinforced layer 116 is glass, or when only the substrate is glass, the composition of each glass is preferably as follows. Hereinafter, these glasses are collectively referred to as "glass contained in the reinforced layer 116". Note that when both the filler and the substrate of the reinforced layer 116 are glass, the composition is the total composition of the filler and the substrate, which is the sum of the elements contained in the filler and the substrate.

本実施形態の強化層116に含まれるガラスは、第3実施形態の上面強化層16を構成するガラス成分と同様である。 The glass contained in the reinforced layer 116 of this embodiment is the same as the glass component constituting the upper surface reinforced layer 16 of the third embodiment.

なお、本実施形態の強化層116に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができ、強化層116を構成するフィラーを析出させ易くなる。 In addition, the glass contained in the reinforced layer 116 of this embodiment contains an alkali metal, a transition metal, and boron, which can lower the softening point of the glass and makes it easier to precipitate the filler that constitutes the reinforced layer 116.

また、本実施形態の強化層116に用いられる遷移金属としては、VまたはZnであることが好ましい。これにより、上側電極部6b,8bとしてメッキを形成し易くなり、また、強化層116を構成するフィラーを析出させ易くなる。 In addition, the transition metal used in the reinforcing layer 116 of this embodiment is preferably V or Zn. This makes it easier to form plating as the upper electrode parts 6b and 8b, and also makes it easier to precipitate the filler that constitutes the reinforcing layer 116.

なお、本実施形態の強化層116に含まれるガラスの組成は、後述の上面被覆層18または端側被覆層18bを構成するガラスと同じであってもよいし、異なっていてもよい。 In addition, the composition of the glass contained in the reinforced layer 116 in this embodiment may be the same as or different from the glass constituting the upper surface coating layer 18 or the end side coating layer 18b described below.

本実施形態の強化層116に含まれるガラスを上記のような構成にすることで、所定のフィラーを析出させることができる。その結果、強化層116の強度が内側誘電体層10よりも高くなる。したがって、積層セラミックコンデンサ2の曲げ強度がさらに向上する。また、強度が向上することで、素子本体4を薄くしても、素子本体4の長手方向寸法y0(図13A参照)または幅寸法x0(図14A参照)を長くすることが容易になり、素子本体4の内部における内部電極層12の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ2の特性が、さらに向上する。 By configuring the glass contained in the reinforced layer 116 of this embodiment as described above, a predetermined filler can be precipitated. As a result, the strength of the reinforced layer 116 becomes higher than that of the inner dielectric layer 10. Therefore, the bending strength of the multilayer ceramic capacitor 2 is further improved. In addition, the improved strength makes it easy to increase the longitudinal dimension y0 (see FIG. 13A ) or width dimension x0 (see FIG. 14A ) of the element body 4 even if the element body 4 is thinned, and the opposing area between the internal electrode layers 12 inside the element body 4 becomes wider, thereby further improving the characteristics of the multilayer ceramic capacitor 2, such as the electrostatic capacitance.

上記の観点から、(強化層116の平均厚み/上側電極部6b,8bの平均厚み)×100の式から求められる強化層116の相対厚みは20%~133%であることが好ましく、50%~100%であることがより好ましい。 From the above viewpoints, the relative thickness of the reinforcing layer 116 calculated from the formula (average thickness of the reinforcing layer 116/average thickness of the upper electrode portions 6b, 8b) x 100 is preferably 20% to 133%, and more preferably 50% to 100%.

次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について具体的に説明する。 Next, we will explain in detail the manufacturing method of the multilayer ceramic capacitor 2 as one embodiment of the present invention.

まず、第1実施形態と同様に素子本体4を得る。次に、たとえば図16に示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成する。ワーク22を形成した段階で、素子本体4の側面4eから上面4cにかけて強化層用ペーストを塗布し、焼き付けることにより強化層116を形成する。 First, the element body 4 is obtained in the same manner as in the first embodiment. Next, as shown in Fig. 16 , for example, a dummy block 20 is temporarily bonded between the lower surfaces 4d, 4d of the two element bodies 4, 4, and a work 22 is formed by integrating these. At the stage where the work 22 is formed, a reinforcing layer paste is applied from the side surface 4e to the upper surface 4c of the element body 4, and baked to form a reinforcing layer 116.

フィラーがガラスであり、基質がガラスである場合、強化層用ペーストは、たとえば上記した強化層116を構成する成分を含むガラス原料と、エチルセルロースを主成分とする樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。 When the filler is glass and the substrate is glass, the paste for the reinforcing layer is obtained, for example, by kneading in a mixer a glass raw material containing the components constituting the reinforcing layer 116 described above, a resin whose main component is ethyl cellulose, and terpineol and acetone as dispersion media.

また、フィラーがガラスであり、基質が樹脂である場合、強化層用ペーストは、たとえばフィラーを構成する成分を含むガラスと、所定の樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。 When the filler is glass and the substrate is resin, the reinforcing layer paste can be obtained, for example, by kneading glass containing the components that make up the filler, a specified resin, and terpineol and acetone as dispersion media in a mixer.

素子本体4への強化層用ペーストの塗布方法は特に制限されない。素子本体4への強化層用ペーストの塗布方法は、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。本実施形態では、素子本体4に対して強化層用ペーストを多層塗布することが好ましい。具体的には、強化層用ペーストを一層塗布した後に、乾燥させ、次いで、その上に、さらに強化層用ペーストを塗布し、乾燥させる。この工程を繰り返し、強化層用ペーストの膜を2層~10層に重ねることが好ましい。これにより、強化層116の密度を高めることができ、また、強化層116中の空孔(ボイド)を低減することができる。その結果、より強度の高い強化層116を得ることができる。 The method of applying the reinforcing layer paste to the element body 4 is not particularly limited. Examples of methods for applying the reinforcing layer paste to the element body 4 include dipping, printing, coating, vapor deposition, spraying, and the like. In this embodiment, it is preferable to apply the reinforcing layer paste to the element body 4 in multiple layers. Specifically, after applying one layer of the reinforcing layer paste, it is dried, and then another layer of the reinforcing layer paste is applied on top of that and dried. It is preferable to repeat this process and stack 2 to 10 layers of the reinforcing layer paste. This can increase the density of the reinforcing layer 116 and reduce voids in the reinforcing layer 116. As a result, a reinforcing layer 116 with higher strength can be obtained.

さらに、上記の方法により得られた強化層116は、上面4cを覆う強化層116と上側電極部6b,8bとの密着性が高いことから、上面4cからの耐湿性に優れている。 Furthermore, the reinforcement layer 116 obtained by the above method has excellent moisture resistance from the upper surface 4c because of the high adhesion between the reinforcement layer 116 covering the upper surface 4c and the upper electrode portions 6b and 8b.

本実施形態の強化層用ペーストが塗布された素子本体4の焼き付け条件は特に限定されず、たとえば、加湿Nまたは乾燥Nの雰囲気において、焼き付けられる。 The conditions for baking the element body 4 coated with the reinforcing layer paste of this embodiment are not particularly limited, and the element body 4 may be baked, for example, in an atmosphere of humidified N2 or dry N2 .

本実施形態では、フィラーがガラスである場合、フィラーを構成するガラスの軟化点より50℃以上高い温度で焼き付けることにより、針状、柱状または板状のフィラーを得ることができる。本実施形態では、フィラーを構成するガラスの軟化点より50℃~80℃高い温度で焼き付けることが好ましい。 In this embodiment, when the filler is glass, needle-shaped, columnar, or plate-shaped fillers can be obtained by firing at a temperature 50°C or more higher than the softening point of the glass that constitutes the filler. In this embodiment, it is preferable to fire at a temperature 50°C to 80°C higher than the softening point of the glass that constitutes the filler.

具体的には、フィラーを構成するガラスの軟化点は600℃~850℃であることが好ましく、焼き付け温度は650℃~930℃であることが好ましい。また、焼き付け時間は0.1時間~2時間であることが好ましい。 Specifically, the softening point of the glass that constitutes the filler is preferably 600°C to 850°C, and the baking temperature is preferably 650°C to 930°C. In addition, the baking time is preferably 0.1 to 2 hours.

次に、保持板30の貫通孔32にワーク22を取り付けて、端子電極6,8の形成を行う。 Next, the workpiece 22 is attached to the through hole 32 of the holding plate 30, and the terminal electrodes 6 and 8 are formed.

端子電極6,8を形成した後には、ダミーブロック20を除去するなどで、二つの素子本体4,4を分離すれば、図13Aに示す積層セラミックコンデンサ2が得られる。すなわち、素子本体4の下面4dには、端子電極6,8が実質的に形成されていない積層セラミックコンデンサ2が得られる。 After the terminal electrodes 6, 8 are formed, the two element bodies 4, 4 are separated by, for example, removing the dummy block 20, thereby obtaining the multilayer ceramic capacitor 2 shown in Fig. 13A . In other words, the multilayer ceramic capacitor 2 in which the terminal electrodes 6, 8 are not substantially formed on the lower surface 4d of the element body 4 is obtained.

第22実施形態
13Bに示すように、本実施形態に係る積層セラミックコンデンサ2aでは、以下に示す以外は、第21実施形態の積層セラミックコンデンサ2と同様である。本実施形態では、一対の上側電極部6b,8bの間に位置する素子本体4の上面4cを覆う上面被覆層18が上側電極部6b,8bの表面と実質的に面一となるように密着して存在している。本実施形態の上面被覆層18は、第1実施形態の上面被覆層18と同様である。
13B , the multilayer ceramic capacitor 2a according to this embodiment is similar to the multilayer ceramic capacitor 2 according to the 21st embodiment, except as described below. In this embodiment, an upper surface covering layer 18 covering the upper surface 4c of the element body 4 located between a pair of upper electrode portions 6b, 8b is present in close contact with the surfaces of the upper electrode portions 6b, 8b so as to be substantially flush with them. The upper surface covering layer 18 according to this embodiment is similar to the upper surface covering layer 18 according to the first embodiment.

本実施形態では端側電極部6a,8aの外面が端側被覆層18b,18bにより覆われている。本実施形態の端側被覆層18b,18bは、第1実施形態の端側被覆層18b,18bと同様である。 In this embodiment, the outer surfaces of the end electrode portions 6a and 8a are covered with end coating layers 18b. The end coating layers 18b in this embodiment are similar to the end coating layers 18b in the first embodiment.

第23実施形態
13Cに示すように、本実施形態に係る積層セラミックコンデンサ2bでは、以下に示す以外は、第22実施形態の積層セラミックコンデンサ2aと同様である。本実施形態では、素子本体4の下面4dの全面が強化層116で覆われている。
13C , the multilayer ceramic capacitor 2b according to this embodiment is similar to the multilayer ceramic capacitor 2a according to the twenty-second embodiment, except for the following: In this embodiment, the entire lower surface 4d of the element body 4 is covered with a reinforcing layer 116.

ここで「下面4dの全面」とは、概ね下面4dの全面が覆われているが、多少覆われていない部分を有していてもよいことを意味し、たとえば、(下面4dを覆う強化層116の面積/下面4dの面積)×100の式から求められる強化層116の被覆率が90%~100%であればよい。これにより、積層セラミックコンデンサ2bが低背化しても、曲げ強度を高めることができる。 Here, "the entire surface of the lower surface 4d" means that the entire surface of the lower surface 4d is generally covered, but some parts may be uncovered. For example, the coverage rate of the reinforcing layer 116 calculated from the formula (area of the reinforcing layer 116 covering the lower surface 4d/area of the lower surface 4d) x 100 may be 90% to 100%. This allows the bending strength to be increased even if the multilayer ceramic capacitor 2b is made thinner.

また、本実施形態の下面4dを覆う強化層116の厚みと、側面4eを覆う強化層116の厚みと、上面4cを覆う強化層116とは相互に同じであってもよいし、異なっていてもよい。 In addition, in this embodiment, the thickness of the reinforcement layer 116 covering the lower surface 4d, the thickness of the reinforcement layer 116 covering the side surface 4e, and the thickness of the reinforcement layer 116 covering the upper surface 4c may be the same as or different from each other.

本実施形態の下面4dを覆う強化層116の厚みは特に限定されないが、下面4dを覆う強化層116の厚みは、上面を覆う強化層116の厚みより薄いことが好ましい。これにより、Z軸方向の寸法が大きくなり過ぎず、問題なく実装できる。 The thickness of the reinforcing layer 116 covering the lower surface 4d in this embodiment is not particularly limited, but it is preferable that the thickness of the reinforcing layer 116 covering the lower surface 4d is thinner than the thickness of the reinforcing layer 116 covering the upper surface. This prevents the dimension in the Z-axis direction from becoming too large, allowing for problem-free implementation.

また、本実施形態では、下面4dを覆う強化層116の表面は、平坦面である。下面4dを覆う強化層116の外表面が平坦面であることで、多層基板40の内部に積層セラミックコンデンサ2bを埋め込みやすくなる。また、下面4dを覆う強化層116の表面である平坦面が実装面に設置される際には、積層セラミックコンデンサ2cが実装面に密着して取り付けられ、積層セラミックコンデンサ2bの曲げ強度が向上する。 In addition, in this embodiment, the surface of the reinforcement layer 116 covering the lower surface 4d is a flat surface. Since the outer surface of the reinforcement layer 116 covering the lower surface 4d is a flat surface, it becomes easier to embed the multilayer ceramic capacitor 2b inside the multilayer substrate 40. Furthermore, when the flat surface of the reinforcement layer 116 covering the lower surface 4d is placed on the mounting surface, the multilayer ceramic capacitor 2c is attached in close contact with the mounting surface, improving the bending strength of the multilayer ceramic capacitor 2b.

下面4dを覆う強化層116の形成方法は特に制限されない。下面4dを覆う強化層116は、たとえば、素子本体4に対して、素子本体4dの下面4dに強化層用ペーストを塗布し、焼き付けることにより形成され、その後、端子電極6,8および端側被覆層18bが形成される。または、端子電極6,8および端側被覆層18bが形成された素子本体4に対して、素子本体4dの下面4dに強化層用ペーストを塗布し、焼き付けることにより形成されてもよい。焼き付けた後、下面4dを覆う強化層116の外表面を平坦に研磨してもよい。 The method of forming the reinforcing layer 116 covering the lower surface 4d is not particularly limited. The reinforcing layer 116 covering the lower surface 4d is formed, for example, by applying a reinforcing layer paste to the lower surface 4d of the element body 4d and baking it, and then forming the terminal electrodes 6, 8 and the end side covering layer 18b. Alternatively, the reinforcing layer paste may be applied to the lower surface 4d of the element body 4d on which the terminal electrodes 6, 8 and the end side covering layer 18b have been formed, and then baking it. After baking, the outer surface of the reinforcing layer 116 covering the lower surface 4d may be polished flat.

その他の実施形態
本発明は上記の実施形態に限られず、種々に改変してもよく、または、それぞれの実施形態を組み合わせてもよい。たとえば、図1B、図2B、図2C、図B、図B、図Cに示す上面強化層16、図2C、図Cに示すサイド強化層16aおよび/または図Cに示す強化層116が、図13A~図18に示す強化層116であってもよい。具体的には、上面強化層16、サイド強化層16aおよび/または強化層116がフィラーおよび基質を含み、フィラーの材質はガラスまたはアルミナであり、フィラーの形状は、針状、柱状または板状であってもよい。
Other embodiments The present invention is not limited to the above-mentioned embodiments, and may be modified in various ways or may be combined with each other. For example, the upper surface reinforcement layer 16 shown in Figures 1B, 2B, 2C, 7B , 8B , and 8C , the side reinforcement layer 16a shown in Figures 2C and 8C , and/or the reinforcement layer 116 shown in Figure 7C may be the reinforcement layer 116 shown in Figures 13A to 18. Specifically, the upper surface reinforcement layer 16, the side reinforcement layer 16a, and/or the reinforcement layer 116 include a filler and a matrix, the material of the filler is glass or alumina, and the shape of the filler may be needle-like, columnar, or plate-like.

第1~第3および第11~第13実施形態では、一対の上側電極部6b,8bの間に位置する素子本体4の上面4cを上面被覆層18が覆っているが、素子本体4の上面4cを上面被覆層18が覆っていなくてもよい。 In the first to third and eleventh to thirteenth embodiments, the upper surface 4c of the element body 4 located between the pair of upper electrode portions 6b, 8b is covered with the upper surface coating layer 18, but the upper surface 4c of the element body 4 does not have to be covered with the upper surface coating layer 18.

第31~第33実施形態では、強化層116は素子本体4の上面4cのみに形成されていてもよいし、下面4dのみに形成されていてもよいし、側面4eのみに形成されていてもよい。また、強化層116は一対の側面4e,4eの両方に形成されていなくてもよく、片方の側面4eのみに形成されていてもよい。 In the 31st to 33rd embodiments, the reinforcing layer 116 may be formed only on the upper surface 4c of the element body 4, may be formed only on the lower surface 4d, or may be formed only on the side surface 4e. In addition, the reinforcing layer 116 does not have to be formed on both of the pair of side surfaces 4e, 4e, and may be formed only on one of the side surfaces 4e.

また、上記では、フィラーがガラスであり、基質がガラスである場合の焼き付け方法を示したが、フィラーがアルミナである場合の焼き付け方法は以下の通りである。 The above describes the firing method when the filler is glass and the substrate is glass, but the firing method when the filler is alumina is as follows.

まず、フィラーがアルミナで基質がガラスの場合は、下記の通りである。 First, if the filler is alumina and the substrate is glass, it is as follows:

予め針状、柱状または板状のアルミナを焼き付け後に基質となるガラス原料と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体4に塗布する。 Needle-, column- or plate-shaped alumina is mixed in advance with the glass raw material that will become the substrate after firing into the paste for the reinforcing layer. This paste for the reinforcing layer is then applied to the element body 4 in the same manner as above.

強化層用ペーストが塗布された素子本体4の焼き付け条件は、たとえば、加湿Nまたは乾燥Nの雰囲気において、焼き付け温度を650℃~930℃とし、焼き付け温度保持時間を0.1時間~2時間とする。 The baking conditions for the element body 4 coated with the reinforcing layer paste are, for example, a baking temperature of 650° C. to 930° C. in a humidified N 2 or dry N 2 atmosphere, and a baking temperature holding time of 0.1 to 2 hours.

また、フィラーがアルミナであり、基質が樹脂である場合は、下記の通りである。 Also, if the filler is alumina and the substrate is resin, it is as follows:

予め針状、柱状または板状のアルミナを焼き付け後に基質となる樹脂と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体4に塗布する。 Acicular, columnar or plate-shaped alumina is mixed in advance with the resin that will become the substrate after baking into the reinforcing layer paste. This reinforcing layer paste is then applied to the element body 4 in the same manner as above.

強化層用ペーストが塗布された素子本体4の焼き付け条件は、たとえば、加湿Nまたは乾燥Nの雰囲気において、焼き付け温度を250℃~450℃とし、焼き付け温度保持時間を0.1時間~2時間保持とする。以上が、フィラーがアルミナである場合の焼き付け方法の例である。 The baking conditions for the element body 4 coated with the reinforcing layer paste are, for example, a baking temperature of 250°C to 450°C in a humidified N2 or dry N2 atmosphere, and a baking temperature holding time of 0.1 to 2 hours. The above is an example of the baking method when the filler is alumina.

また、図4、図10および図16に示すダミーブロック20の代わりに、一つ以上の素子本体4を配置して接着した場合には、それらの素子本体4には、端側電極部6a,8aとサイド電極部6c,8cのみが形成される。すなわち、その場合には、素子本体4の下面4dおよび上面4cの双方に端子電極6,8が実質的に形成されない端子電極を持つ積層セラミックコンデンサ2が得られる。この積層セラミックコンデンサ2は、素子本体4の下面4dおよび上面4cの双方に端子電極6,8が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミックコンデンサ2が得られる。 4, 10 and 16 , when one or more element bodies 4 are arranged and bonded, only the end electrode portions 6a, 8a and the side electrode portions 6c, 8c are formed on those element bodies 4. That is, in that case, a multilayer ceramic capacitor 2 having terminal electrodes on both the lower surface 4d and the upper surface 4c of the element body 4 where the terminal electrodes 6, 8 are not substantially formed is obtained. Since this multilayer ceramic capacitor 2 has terminal electrodes on both the lower surface 4d and the upper surface 4c of the element body 4 where the terminal electrodes 6, 8 are not substantially formed, an even thinner multilayer ceramic capacitor 2 is obtained.

被覆層を形成する順番は限定されない。たとえば端側被覆層18bを形成し、上面被覆層18を形成してもよい。さらに、上面被覆層18および端側被覆層18bの材質が実質的に同一であれば、上面被覆層18および端側被覆層18bを同時に形成してもよい。 The order in which the coating layers are formed is not limited. For example, the end coating layer 18b may be formed first, and then the top coating layer 18 may be formed. Furthermore, if the materials of the top coating layer 18 and the end coating layer 18b are substantially the same, the top coating layer 18 and the end coating layer 18b may be formed simultaneously.

なお、本実施形態の積層セラミックコンデンサ2は、図6、図12および図18に示すように回路基板40aの上に、ハンダ50を用いて実装されてもよい。その場合には、積層セラミックコンデンサ2は、Z軸方向の上下が逆に配置され、端子電極6および8の上側電極部6b,8bが、図面上で下を向き、ハンダ50により回路基板40aの配線パターン42aにそれぞれ接続される。なお、ハンダ50には、ハンダフィレットが形成され、端子電極6,8の端側電極部6a,8aにもハンダ50が接触する。 The multilayer ceramic capacitor 2 of this embodiment may be mounted on a circuit board 40a using solder 50, as shown in Figures 6, 12 , and 18. In that case, the multilayer ceramic capacitor 2 is disposed upside down in the Z-axis direction, and the upper electrode portions 6b, 8b of the terminal electrodes 6 and 8 face downward in the drawings and are connected to the wiring pattern 42a of the circuit board 40a by the solder 50. A solder fillet is formed in the solder 50, and the solder 50 also comes into contact with the end electrode portions 6a, 8a of the terminal electrodes 6, 8.

上記のそれぞれの実施形態では、積層セラミックコンデンサ2の長手方向をY軸方向とし、積層セラミックコンデンサ2の短手方向をX軸方向としたが、積層セラミックコンデンサの長手方向をX軸方向とし、積層セラミックコンデンサの短手方向をY軸方向に設計することもできる。すなわち、向かい合う2つの外部電極6,8の間の距離を、向かい合う2つの側面4e,4eの間の距離よりも短くすることができる。この場合、X軸方向の長さx0を、厚みz0の3倍以上、好ましくは300μm以上、好ましくは400μm~1200μmとすることができる。また、積層セラミックコンデンサのy軸方向の幅y0は、厚みz0の2倍以上、好ましくは200μm以上、好ましくは200μm~600μmとすることができる。 In each of the above embodiments, the longitudinal direction of the multilayer ceramic capacitor 2 is the Y-axis direction, and the short side direction of the multilayer ceramic capacitor 2 is the X-axis direction, but the longitudinal direction of the multilayer ceramic capacitor can also be designed to be the X-axis direction and the short side direction of the multilayer ceramic capacitor to be the Y-axis direction. That is, the distance between the two opposing external electrodes 6, 8 can be shorter than the distance between the two opposing side surfaces 4e, 4e. In this case, the length x0 in the X-axis direction can be three times or more the thickness z0, preferably 300 μm or more, and preferably 400 μm to 1200 μm. In addition, the width y0 of the multilayer ceramic capacitor in the y-axis direction can be two times or more the thickness z0, preferably 200 μm or more, and preferably 200 μm to 600 μm.

また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層(絶縁層)が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、PTCサーミスタ、NTCサーミスタ、バリスタなどが例示される。 The multilayer ceramic electronic component of the present invention is not limited to multilayer ceramic capacitors, and can be applied to other multilayer electronic components. Other multilayer electronic components include all electronic components in which dielectric layers (insulating layers) are laminated via internal electrodes, such as bandpass filters, inductors, multilayer three-terminal filters, piezoelectric elements, PTC thermistors, NTC thermistors, and varistors.

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。 The present invention will be described in more detail below with reference to examples, but the present invention is not limited to these examples.

[実験1]
試料番号1
下記の通り、試料番号1の積層セラミックコンデンサ2を作製した。
[Experiment 1]
Sample No. 1
A multilayer ceramic capacitor 2 of sample number 1 was fabricated as follows.

まず、BaTiO系セラミック粉末:100質量部と、ポリビニルブチラール樹脂:10質量部と、可塑剤としてのジオクチルフタレート(DOP):5質量部と、溶媒としてのアルコール:100質量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。 First, 100 parts by mass of BaTiO3 -based ceramic powder, 10 parts by mass of polyvinyl butyral resin, 5 parts by mass of dioctyl phthalate (DOP) as a plasticizer, and 100 parts by mass of alcohol as a solvent were mixed in a ball mill to form a paste, thereby obtaining a paste for the inner green sheet.

また、上記とは別に、Ni粒子44.6質量部と、テルピネオール:52質量部と、エチルセルロース:3質量部と、ベンゾトリアゾール:0.4質量部とを、3本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。 Separately from the above, 44.6 parts by weight of Ni particles, 52 parts by weight of terpineol, 3 parts by weight of ethyl cellulose, and 0.4 parts by weight of benzotriazole were mixed using a triple roll mill to form a slurry, to prepare a paste for the internal electrode layers.

上記にて作製した内側グリーンシート用ペーストを用いて、PETフィルム上に内側グリーンシートを形成した。次に、内部電極層用ペーストを用いて、内部電極パターン層を所定パターンで形成した後、PETフィルムからシートを剥離し、内部電極パターン層を有する内側グリーンシートを得た。 An inner green sheet was formed on a PET film using the inner green sheet paste prepared above. Next, an inner electrode pattern layer was formed in a predetermined pattern using the inner electrode layer paste, and the sheet was then peeled off from the PET film to obtain an inner green sheet with an inner electrode pattern layer.

このようにして得られた内部電極パターン層を有する内側グリーンシートを交互に積層し、内部積層体を製造した。 The inner green sheets having the internal electrode pattern layers thus obtained were alternately stacked to produce an inner laminate.

次に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。 Next, an appropriate number of outer green sheets were formed above and below the internal laminate using the paste for the outer green sheets, and the sheets were pressed and bonded in the lamination direction to obtain a green laminate. The paste for the outer green sheets was obtained in the same manner as the paste for the inner green sheets.

次に、グリーン積層体を切断してグリーンチップを得た。 Next, the green laminate was cut to obtain green chips.

次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体4を得た。 Next, the obtained green chip was subjected to binder removal, firing, and annealing under the following conditions to obtain the element body 4.

脱バインダ処理条件は、昇温速度60℃/時間、保持温度:260℃、保持時間:8時間、雰囲気:空気中とした。 The conditions for the binder removal process were: heating rate 60°C/hour, holding temperature: 260°C, holding time: 8 hours, atmosphere: air.

焼成条件は、昇温速度200℃/時間、保持温度1000℃~1200℃とし、温度保持時間を2時間とした。冷却速度は200℃/時間とした。なお、雰囲気ガスは、加湿したN+H混合ガスとした。 The firing conditions were a temperature rise rate of 200° C./hour, a holding temperature of 1000° C. to 1200° C., and a temperature holding time of 2 hours. The cooling rate was 200° C./hour. The atmospheric gas was a humidified N 2 +H 2 mixed gas.

アニール条件は、昇温速度:200℃/時間、保持温度:500℃~1000℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したNガスとした。 The annealing conditions were as follows: heating rate: 200°C/hour, holding temperature: 500°C to 1000°C, temperature holding time: 2 hours, cooling rate: 200°C/hour, atmospheric gas: humidified N2 gas.

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。 A wetter was used to humidify the atmospheric gas during firing and annealing.

次に、図4に示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成して、保持板30の貫通孔32にワーク22を取り付けた。 Next, as shown in FIG. 4, a dummy block 20 was temporarily bonded between the lower surfaces 4d, 4d of the two element bodies 4, 4 to form a workpiece 22 by integrating these together, and the workpiece 22 was then attached to the through hole 32 of the holding plate 30.

次に、平均粒径0.4μmの球状のCu粒子とフレーク状のCu粉の混合物100質量部と、有機ビヒクル(エチルセルロース樹脂5質量部をブチルカルビトール95質量部に溶解したもの)30質量部、およびブチルカルビトール6質量部とを混練し、ペースト化した端子電極用ペーストを得た。 Next, 100 parts by weight of a mixture of spherical Cu particles with an average particle size of 0.4 μm and flake-shaped Cu powder, 30 parts by weight of an organic vehicle (5 parts by weight of ethyl cellulose resin dissolved in 95 parts by weight of butyl carbitol), and 6 parts by weight of butyl carbitol were kneaded to obtain a paste for terminal electrodes.

得られた端子電極用ペーストをセラミック焼結体のY軸方向の端面にディップにより塗布し、N雰囲気で850℃にて10分間焼成して端子電極6,8を形成した。 The obtained terminal electrode paste was applied by dipping onto the end faces in the Y-axis direction of the ceramic sintered body, and fired at 850° C. for 10 minutes in a N 2 atmosphere to form terminal electrodes 6 and 8.

次に、ダミーブロック20を除去して、二つの素子本体4,4を分離した。 Next, the dummy block 20 was removed to separate the two element bodies 4, 4.

次に、軟化点が600℃であるSi-B-Zn-O系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。 Next, Si-B-Zn-O glass powder with a softening point of 600°C, a binder mainly composed of ethyl cellulose, and terpineol and acetone as dispersion media were mixed in a mixer to prepare a paste for the coating layer.

被覆層用ペーストを用いて、端子電極6,8の端側電極部6a,8aの外面に焼き付け前端側被覆層を印刷した。 A pre-baked end-side coating layer was printed on the outer surfaces of the end-side electrode portions 6a, 8a of the terminal electrodes 6, 8 using a coating layer paste.

印刷した後、乾燥させたチップに対して、Nの雰囲気において、700℃、0.1時間保持し、端側被覆層18bを焼き付けた。 After printing, the dried chip was held in an N 2 atmosphere at 700° C. for 0.1 hour to bake the end side covering layer 18b.

積層セラミックコンデンサ2の厚みは、60μmであった。また、上側電極部6b,8bの厚みは15μmであり、端側電極部6a,8aの厚みは10μmであり、端側被覆層18bの相対厚みは100%であった。さらに端側被覆層18bの被覆率は99%であった。なお、端側被覆層18bの被覆率は端側表面をSEM観察することにより測定した。 The thickness of the multilayer ceramic capacitor 2 was 60 μm. The thickness of the upper electrode portions 6b, 8b was 15 μm, the thickness of the end electrode portions 6a, 8a was 10 μm, and the relative thickness of the end coating layer 18b was 100%. Furthermore, the coverage rate of the end coating layer 18b was 99%. The coverage rate of the end coating layer 18b was measured by observing the end surface with a SEM.

試料番号2
試料番号2では、端側被覆層18bを形成しなかった以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号2の仕様を表1に示す。
Sample No. 2
For sample number 2, a multilayer ceramic capacitor 2 was produced in the same manner as sample number 1, except that end side covering layers 18b were not formed. The specifications of sample number 2 are shown in Table 1.

試料番号3
試料番号3では、端側被覆層18bの材質をSi-Al-M-O系ガラスに変えた以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号3の仕様を表1に示す。
Sample No. 3
In sample number 3, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 1, except that the material of end covering layer 18b was changed to Si-Al-MO based glass. The specifications of sample number 3 are shown in Table 1.

試料番号4
試料番号4では、端側被覆層18bの材質をポリイミド樹脂に変えて、端側被覆層18bの被覆率を96%に変えた以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号4の仕様を表1に示す。
Sample No. 4
In sample number 4, the material of end side covering layer 18b was changed to polyimide resin, and the coverage rate of end side covering layer 18b was changed to 96%, but other than that, multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 1. The specifications of sample number 4 are shown in Table 1.

試料番号5
試料番号5では、端側被覆層18bの被覆率を90%に変えた以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号5の仕様を表1に示す。
Sample No. 5
For sample number 5, a multilayer ceramic capacitor 2 was produced in the same manner as sample number 1, except that the coverage of end side covering layer 18b was changed to 90%. The specifications of sample number 5 are shown in Table 1.

試料番号6および7
試料番号6および7では、端側被覆層18bの相対厚みを表1に記載の通り変えた以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号6および7の仕様を表1に示す。
Samples No. 6 and 7
For sample numbers 6 and 7, multilayer ceramic capacitors 2 were fabricated in the same manner as sample number 1, except that the relative thickness of end covering layer 18b was changed as shown in Table 1. The specifications of sample numbers 6 and 7 are shown in Table 1.

試料番号8
試料番号8では、上面被覆層18を形成する工程を設けた以外は試料番号1と同様にして積層セラミックコンデンサ2を作製した。試料番号8では、端側被覆層18bを形成した後に、上面被覆層18を形成し、上面被覆層18は端側被覆層18bと同様にして形成し、上側電極部6b,8bの表面、上面被覆層18の表面および端側被覆層18bのZ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ2を得た。なお、上面被覆層18の相対厚みは90~110%であった。試料番号8の仕様を表1に示す。
Sample No. 8
For sample number 8, the multilayer ceramic capacitor 2 was produced in the same manner as for sample number 1, except for the inclusion of a step of forming the top surface coating layer 18. For sample number 8, after the end side coating layer 18b was formed, the top surface coating layer 18 was formed in the same manner as the end side coating layer 18b, and the surfaces of the upper electrode portions 6b, 8b, the surface of the top surface coating layer 18, and the ends in the Z-axis direction of the end side coating layer 18b were polished so as to be substantially flush with each other, thereby obtaining the multilayer ceramic capacitor 2. The relative thickness of the top surface coating layer 18 was 90 to 110%. The specifications of sample number 8 are shown in Table 1.

<耐湿負荷試験後の絶縁性IR>
得られた積層セラミックコンデンサ2を酸性液に浸漬した後、121℃95%RH/20hrs/6.3V印加し、絶縁抵抗値を測定した。試料番号2の絶縁抵抗値を100%としたときの各試料の相対値を表1に示す。なお、試料番号2の絶縁抵抗値は1×1010Ωであった。
<Insulation IR after humidity load test>
The obtained multilayer ceramic capacitor 2 was immersed in an acidic solution, and then the insulation resistance was measured at 121° C., 95% RH, 20 hrs, and 6.3 V was applied. The relative values of each sample, with the insulation resistance value of sample number 2 set as 100%, are shown in Table 1. The insulation resistance value of sample number 2 was 1× 10 Ω.

<3点曲げ強度>
得られた積層セラミックコンデンサ2に対して、測定器(商品名:5543、Instron社製)を用いて3点曲げ強度を測定した。測定時に試験片を支える2点間の治具距離は400μmとし、測定速度は0.5mm/minとし、、試験数10個で測定して得られた値の平均値(単位:MPa)を測定した。試料番号2の3点曲げ強度を100%としたときの各試料の相対値を表1に示す。なお、試料番号2の3点曲げ強度は200MPaであった。
<Three-point bending strength>
The three-point bending strength of the obtained multilayer ceramic capacitor 2 was measured using a measuring device (product name: 5543, manufactured by Instron). The jig distance between two points supporting the test piece during the measurement was 400 μm, the measurement speed was 0.5 mm/min, and the average value (unit: MPa) of the values obtained by measuring 10 test pieces was measured. The relative values of each sample when the three-point bending strength of sample number 2 was set to 100% are shown in Table 1. The three-point bending strength of sample number 2 was 200 MPa.

Figure 0007495785000001
Figure 0007495785000001

表1より、端側電極部の外面が端側被覆層で覆われている場合(試料番号1)は、端側電極部の外面が端側被覆層で覆われていない場合(試料番号2)に比べて、耐湿負荷試験後の絶縁性IRが良好であり、3点曲げ強度が良好であることが確認できた。 From Table 1, it was confirmed that when the outer surface of the end electrode portion is covered with an end coating layer (sample number 1), the insulation IR after the moisture resistance load test is better and the three-point bending strength is better than when the outer surface of the end electrode portion is not covered with an end coating layer (sample number 2).

表1より、端側被覆層の材質をSi-Al-M-O系ガラスにした場合(試料番号3)および端側被覆層の材質をポリイミド樹脂にした場合(試料番号4)でも、耐湿負荷試験後の絶縁性IRおよび3点曲げ強度が良好であることが確認できた。 From Table 1, it was confirmed that the insulating IR and three-point bending strength after the moisture load test were good even when the material of the end coating layer was Si-Al-M-O glass (sample number 3) and when the material of the end coating layer was polyimide resin (sample number 4).

表1より、端側被覆層の被覆率が90%超の場合(試料番号1、3および4)は、端側被覆層の被覆率が90%の場合(試料番号5)に比べて、耐湿負荷試験後の絶縁性IRが良好であることが確認できた。 From Table 1, it was confirmed that when the coverage rate of the end side coating layer was over 90% (sample numbers 1, 3, and 4), the insulating IR after the moisture resistance load test was better than when the coverage rate of the end side coating layer was 90% (sample number 5).

表1より、端側被覆層の相対厚みが20~500%の場合(試料番号1、6および7)は、端側電極部の外面が端側被覆層で覆われていない場合(試料番号2)に比べて、耐湿負荷試験後の絶縁性IRおよび3点曲げ強度が良好であることが確認できた。 From Table 1, it was confirmed that when the relative thickness of the end coating layer was 20 to 500% (sample numbers 1, 6, and 7), the insulating IR and three-point bending strength after the moisture resistance load test were better than when the outer surface of the end electrode part was not covered with the end coating layer (sample number 2).

表1より、端側被覆層に加えて上面被覆層を有する場合(試料番号8)は、3点曲げ強度がより良好になることが確認できた。 From Table 1, it can be seen that when there is a top surface coating layer in addition to the end side coating layer (sample number 8), the three-point bending strength is better.

[実験2]
試料番号101
下記の通り、試料番号101の積層セラミックコンデンサ2を作製した。
[Experiment 2]
Sample No. 101
A multilayer ceramic capacitor 2 of sample number 101 was fabricated as follows.

まず、実験1と同様にして素子本体4を得た。次に、図10Aに示すように、レジスト膜60が所定パターンで形成してある素子本体4の表面に導電性金属膜5をスパッタリング装置で成膜した。導電性金属膜5の種類は、表11に示す。図A3に示すように、金属膜5が素子本体4の表面の凹凸の凹部を埋める金属膜5の被覆面積割合は、表11に示すように、20%であった。 First, an element body 4 was obtained in the same manner as in Experiment 1. Next, as shown in Fig. 10A , a conductive metal film 5 was formed by a sputtering device on the surface of the element body 4 on which a resist film 60 was formed in a predetermined pattern. The types of conductive metal films 5 are shown in Table 11. As shown in Fig. 8A3 , the coverage area ratio of the metal film 5 filling the concave portions of the uneven surface of the element body 4 was 20% as shown in Table 11.

その後に、レジスト膜60を除去して、図10Bに示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を、まず形成して、保持板30の貫通孔32にワーク22を取り付けた。 Thereafter, the resist film 60 is removed, and as shown in FIG. 10B , a dummy block 20 is temporarily adhered between the lower surfaces 4d, 4d of the two element bodies 4, 4 to form a workpiece 22 by integrating these together, and the workpiece 22 is then attached to the through hole 32 of the holding plate 30.

次に、平均粒径0.4μmの球状のCu粒子とフレーク状のCu粉の混合物100質量部と、有機ビヒクル(エチルセルロース樹脂5質量部をブチルカルビトール95質量部に溶解したもの)30質量部、およびブチルカルビトール6質量部とを混練し、ペースト化した端子電極用ペーストを得た。 Next, 100 parts by weight of a mixture of spherical Cu particles with an average particle size of 0.4 μm and flake-shaped Cu powder, 30 parts by weight of an organic vehicle (5 parts by weight of ethyl cellulose resin dissolved in 95 parts by weight of butyl carbitol), and 6 parts by weight of butyl carbitol were kneaded to obtain a paste for terminal electrodes.

得られた端子電極用ペーストをセラミック焼結体のY軸方向の端面にディップにより塗布し、N雰囲気で850℃にて10分間焼成して、素子本体4の導電性金属膜5の表面に端子電極6,8を形成した。 The obtained terminal electrode paste was applied by dipping to the end faces of the ceramic sintered body in the Y-axis direction, and fired in a N2 atmosphere at 850°C for 10 minutes to form terminal electrodes 6, 8 on the surface of the conductive metal film 5 of the element body 4.

次に、ダミーブロック20を除去して、二つの素子本体4,4を分離した。 Next, the dummy block 20 was removed to separate the two element bodies 4, 4.

次に、軟化点が600℃であるSi-B-Zn-O系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。 Next, Si-B-Zn-O glass powder with a softening point of 600°C, a binder mainly composed of ethyl cellulose, and terpineol and acetone as dispersion media were mixed in a mixer to prepare a paste for the coating layer.

被覆層用ペーストを用いて、端子電極6,8の端側電極部6a,8aの外面に焼き付け前端側被覆層を印刷した。 A pre-baked end-side coating layer was printed on the outer surfaces of the end-side electrode portions 6a, 8a of the terminal electrodes 6, 8 using a coating layer paste.

印刷した後、乾燥させたチップに対して、Nの雰囲気において、700℃、0.1時間保持し、端側被覆層18bを焼き付けた。端側被覆層の材質は、表11に示す。 After printing, the chip was dried and held in an N2 atmosphere at 700° C. for 0.1 hour to bake the end side covering layer 18b. The material of the end side covering layer is shown in Table 11.

積層セラミックコンデンサ2の厚みは、60μmであった。また、上側電極部6b,8bの厚みは15μmであり、端側電極部6a,8aの厚みは10μmであり、端側被覆層18bの相対厚みは100%であった。さらに端側被覆層18bの被覆率は99%であった。なお、端側被覆層18bの被覆率は端側表面をSEM観察することにより測定した。 The thickness of the multilayer ceramic capacitor 2 was 60 μm. The thickness of the upper electrode portions 6b, 8b was 15 μm, the thickness of the end electrode portions 6a, 8a was 10 μm, and the relative thickness of the end coating layer 18b was 100%. Furthermore, the coverage rate of the end coating layer 18b was 99%. The coverage rate of the end coating layer 18b was measured by observing the end surface with a SEM.

試料番号102
試料番号102では、スパッタリング時間を長く設定し、金属膜5の被覆率を70%にし、端側被覆層18bを形成しなかった以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号102の仕様を表11に示す。
Sample No. 102
For sample number 102, the sputtering time was set long, the coverage of the metal film 5 was set to 70%, and the end side covering layer 18b was not formed, except that a multilayer ceramic capacitor 2 was produced in the same manner as for sample number 101. The specifications of sample number 102 are shown in Table 11.

試料番号103
試料番号103では、スパッタリング時間を長く設定し、金属膜5の被覆率を50%にすると共に、端側被覆層18bの材質をSi-Al-Ca-O系ガラスに変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号103の仕様を表11に示す。
Sample No. 103
For sample number 103, the sputtering time was set long, the coverage of the metal film 5 was set to 50%, and the material of the end-side covering layer 18b was changed to Si-Al-Ca-O based glass, but other than that, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101. The specifications of sample number 103 are shown in Table 11.

試料番号104
試料番号104では、スパッタリング時間を長く設定し、金属膜5の被覆率を50%にすると共に、端側被覆層18bの材質をポリイミド樹脂に変えて、端側被覆層18bの被覆率を96%に変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号104の仕様を表11に示す。
Sample No. 104
For sample number 104, the sputtering time was set long, the coverage of the metal film 5 was set to 50%, and the material of the end side covering layer 18b was changed to polyimide resin, so that the coverage of the end side covering layer 18b was changed to 96%, but other than that, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101. The specifications of sample number 104 are shown in Table 11.

試料番号105
試料番号105では、スパッタリング時間を長く設定し、金属膜5の被覆率を70%にすると共に、端側被覆層18bの被覆率を90%に変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号105の仕様を表11に示す。
Sample No. 105
For sample number 105, the sputtering time was set long, the coverage of the metal film 5 was set to 70%, and the coverage of the end side covering layer 18b was changed to 90%, but other than that, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101. The specifications of sample number 105 are shown in Table 11.

試料番号106および107
試料番号106および107では、スパッタリング時間を長く設定し、金属膜5の被覆率を70%にすると共に、端側被覆層18bの相対厚みを表11に記載の通り変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号106および107の仕様を表11に示す。
Sample Nos. 106 and 107
For sample numbers 106 and 107, multilayer ceramic capacitors 2 were fabricated in the same manner as sample number 101, except that the sputtering time was set long, the coverage of metal film 5 was set to 70%, and the relative thickness of end covering layer 18b was changed as shown in Table 11. The specifications of sample numbers 106 and 107 are shown in Table 11.

試料番号108
試料番号108では、スパッタリング時間を長く設定し、金属膜5の被覆率を50%にすると共に、上面被覆層18を形成する工程を設けた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号108では、端側被覆層18bを形成した後に、上面被覆層18を形成し、上面被覆層18は端側被覆層18bと同様にして形成し、上側電極部6b,8bの表面、上面被覆層18の表面および端側被覆層18bのZ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ2を得た。なお、上面被覆層18の相対厚みは90~110%であった。試料番号108の仕様を表11に示す。
Sample No. 108
In sample number 108, the multilayer ceramic capacitor 2 was produced in the same manner as sample number 101, except that the sputtering time was set long, the coverage rate of the metal film 5 was set to 50%, and a process of forming the upper surface coating layer 18 was added. In sample number 108, the end side coating layer 18b was formed, and then the upper surface coating layer 18 was formed in the same manner as the end side coating layer 18b. The surfaces of the upper electrode portions 6b and 8b, the surface of the upper surface coating layer 18, and the end portions of the end side coating layer 18b in the Z-axis direction were polished to be substantially flush with each other, thereby obtaining the multilayer ceramic capacitor 2. The relative thickness of the upper surface coating layer 18 was 90 to 110%. The specifications of sample number 108 are shown in Table 11.

試料番号109~114
試料番号109~114では、金属膜5の種類を、Ptから表11に示す金属に変えた以外は、試料番号103と同様にして積層セラミックコンデンサ2を作製した。試料番号109~114の仕様を表11に示す。なお、試料番号111では、端側被覆層の材質も変えている。
Sample Nos. 109 to 114
For sample numbers 109 to 114, multilayer ceramic capacitors 2 were fabricated in the same manner as for sample number 103, except that the type of metal film 5 was changed from Pt to a metal shown in Table 11. The specifications of sample numbers 109 to 114 are shown in Table 11. Note that for sample number 111, the material of the end side covering layer was also changed.

試料番号115
試料番号115では、スパッタリング時間を短く設定し、金属膜5の被覆率を10%にすると共に、端側被覆層18bの被覆率を90%に変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号115の仕様を表11に示す。
Sample No. 115
For sample number 115, the sputtering time was set to be short, the coverage of the metal film 5 was set to 10%, and the coverage of the end side covering layer 18b was changed to 90%, but other than that, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101. The specifications of sample number 115 are shown in Table 11.

試料番号116
試料番号116では、スパッタリング時間を長く設定し、金属膜5の被覆率を90%にすると共に、端側被覆層18bの被覆率を90%に変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号116の仕様を表11に示す。
Sample No. 116
For sample number 116, the sputtering time was set long, the coverage of the metal film 5 was set to 90%, and the coverage of the end side covering layer 18b was changed to 90%, but other than that, a multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101. The specifications of sample number 116 are shown in Table 11.

試料番号117
試料番号117では、金属膜5を成膜しないと共に、端側被覆層18bの被覆率を90%に変えた以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号117の仕様を表11に示す。
Sample No. 117
For sample number 117, the multilayer ceramic capacitor 2 was fabricated in the same manner as sample number 101, except that the metal film 5 was not formed and the coverage rate of the end side covering layer 18b was changed to 90%. The specifications of sample number 117 are shown in Table 11.

試料番号118
試料番号118では、金属膜5を成膜しないと共に、端側被覆層18bを形成しない以外は、試料番号101と同様にして積層セラミックコンデンサ2を作製した。試料番号118の仕様を表11に示す。
Sample No. 118
For sample number 118, the multilayer ceramic capacitor 2 was fabricated in the same manner as for sample number 101, except that the metal film 5 was not formed and the end covering layer 18b was not formed. The specifications of sample number 118 are shown in Table 11.

<耐湿負荷試験後の絶縁性IR>
得られた積層セラミックコンデンサ2を酸性液に浸漬した後、121℃95%RH/20hrs/6.3V印加し、絶縁抵抗値を測定した。試料番号101の絶縁抵抗値を100%としたときの各試料の相対値を表11に示す。なお、試料番号101の絶縁抵抗値は1×1010Ωであった。
<Insulation IR after humidity load test>
The obtained multilayer ceramic capacitor 2 was immersed in an acidic solution, and then the insulation resistance was measured at 121° C., 95% RH, 20 hrs, and 6.3 V. The relative values of each sample, with the insulation resistance value of sample number 101 taken as 100%, are shown in Table 11. The insulation resistance value of sample number 101 was 1× 10 Ω.

<サイクル試験後の絶縁性IR(熱衝撃後IR)>
得られた積層セラミックコンデンサ2を、気槽-55℃での10分保持、125℃までの昇温を5分、その後気槽125℃での10分保持、-55℃までの降温を5分の一連の繰り返し試験を2000サイクル実施した。この処理を行った20個のコンデンサ試料を準備した。これらのコンデンサに対して、絶縁抵抗計(アドバンテスト社製R8340A)を用いて、20℃において6.3Vの直流電圧を10秒印加し、印加後20秒放置し、絶縁抵抗IR(絶縁抵抗値)を測定した。試料番号101の絶縁抵抗IRを100%としたときの各試料の相対値を表11に示す。なお、試料番号101の絶縁抵抗IRは1.0×10^10Ωであった。
<Insulating IR after cycle test (IR after thermal shock)>
The obtained multilayer ceramic capacitor 2 was subjected to a series of repeated tests of 2000 cycles, in which the capacitor was held at -55°C for 10 minutes, heated to 125°C for 5 minutes, then held at 125°C for 10 minutes, and cooled to -55°C for 5 minutes. 20 capacitor samples were prepared after this treatment. A direct current voltage of 6.3V was applied to these capacitors for 10 seconds at 20°C using an insulation resistance meter (Advantest R8340A), and the capacitors were left for 20 seconds after application, and the insulation resistance IR (insulation resistance value) was measured. The relative values of each sample when the insulation resistance IR of sample number 101 was taken as 100% are shown in Table 11. The insulation resistance IR of sample number 101 was 1.0 x 10^10Ω.

<3点曲げ強度>
3点曲げ強度は実験1と同様に測定した。試料番号102の3点曲げ強度を100%としたときの各試料の相対値を表11に示す。なお、試料番号102の3点曲げ強度は200MPaであった。
<Three-point bending strength>
The three-point bending strength was measured in the same manner as in Experiment 1. The relative values of each sample when the three-point bending strength of sample number 102 was taken as 100% are shown in Table 11. The three-point bending strength of sample number 102 was 200 MPa.

Figure 0007495785000002
Figure 0007495785000002

表11より、導電性金属膜が形成され、しかも端側電極部の外面が端側被覆層で覆われている場合(試料番号101)は、導電性金属膜が形成されず、端側電極部の外面が端側被覆層で覆われていない場合(試料番号118)に比べて、耐湿負荷試験後の絶縁性IRとサイクル試験後の絶縁性IRが共に良好であり、3点曲げ強度が良好であることが確認できた。 From Table 11, it was confirmed that when a conductive metal film is formed and the outer surface of the end electrode portion is covered with an end coating layer (sample number 101), the insulating IR after both the moisture resistance load test and the cycle test are both good, and the three-point bending strength is good, compared to when a conductive metal film is not formed and the outer surface of the end electrode portion is not covered with an end coating layer (sample number 118).

また、表11より、導電性金属膜が形成される場合(試料番号102)には、導電性金属膜が形成されない場合(試料番号118)に比べて、耐湿負荷試験後の絶縁性IRとサイクル試験後の絶縁性IRが共に良好であることが確認できた。 In addition, from Table 11, it was confirmed that when a conductive metal film was formed (sample number 102), the insulating IR after both the moisture resistance load test and the cycle test were better than when a conductive metal film was not formed (sample number 118).

表11より、端側被覆層の材質をSi-Al-Ca-O系ガラスにした場合(試料番号103)および端側被覆層の材質をポリイミド樹脂にした場合(試料番号104)でも、試料番号118に比べて、耐湿負荷試験後の絶縁性IR、サイクル試験後の絶縁性IRおよび3点曲げ強度が良好であることが確認できた。 From Table 11, it was confirmed that even when the material of the end side coating layer was Si-Al-Ca-O type glass (sample number 103) and when the material of the end side coating layer was polyimide resin (sample number 104), the insulating IR after the moisture resistance load test, the insulating IR after the cycle test, and the three-point bending strength were better than those of sample number 118.

表11より、端側被覆層の被覆率が90%超の場合(試料番号101、103および104)は、端側被覆層の被覆率が90%の場合(試料番号105)に比べて、耐湿負荷試験後の絶縁性IRとサイクル試験後の絶縁性IRが共に良好であることが確認できた。 From Table 11, it was confirmed that when the coverage rate of the end coating layer was over 90% (sample numbers 101, 103, and 104), the insulating IR after both the moisture resistance load test and the cycle test were better than when the coverage rate of the end coating layer was 90% (sample number 105).

表11より、端側被覆層の相対厚みが20~500%の場合(試料番号101、106および107)は、端側電極部の外面が端側被覆層で覆われていない場合(試料番号118)に比べて、耐湿負荷試験後の絶縁性IR、サイクル試験後の絶縁性IRおよび3点曲げ強度が良好であることが確認できた。 From Table 11, it was confirmed that when the relative thickness of the end coating layer was 20 to 500% (sample numbers 101, 106 and 107), the insulating IR after the moisture resistance load test, the insulating IR after the cycle test and the three-point bending strength were better than when the outer surface of the end electrode part was not covered with the end coating layer (sample number 118).

表11より、端側被覆層に加えて上面被覆層を有する場合(試料番号108)は、3点曲げ強度がより良好になることが確認できた。 From Table 11, it was confirmed that the three-point bending strength was better when there was a top surface coating layer in addition to the end side coating layer (sample number 108).

表11より、導電性金属膜の種類を、Pt(試料番号103)から、Ru,Rh,Re,Ir,Pd(試料番号109~114)に変えても、同様な結果が得られることが確認できた。また、端側被覆層のガラスの種類を変えて(試料番号109と111)も、同様な結果が得られることが確認できた。 From Table 11, it was confirmed that similar results were obtained even if the type of conductive metal film was changed from Pt (sample number 103) to Ru, Rh, Re, Ir, or Pd (sample numbers 109 to 114). It was also confirmed that similar results were obtained even if the type of glass in the end coating layer was changed (sample numbers 109 and 111).

表11より、導電性金属膜の被覆面積割合を10および90%の範囲内(試料番号115および116)であれば、導電性金属膜が形成されない場合(試料番号117)に比較して、耐湿負荷試験後の絶縁性IRとサイクル試験後の絶縁性IRが共に向上することが確認できた。 From Table 11, it was confirmed that when the coverage area ratio of the conductive metal film is within the range of 10 and 90% (sample numbers 115 and 116), the insulating IR after both the moisture resistance load test and the cycle test is improved compared to the case where the conductive metal film is not formed (sample number 117).

[実験3]
<製造例1>
試料番号201
下記の通り、試料番号201の積層セラミックコンデンサ2を作製した。
[Experiment 3]
<Production Example 1>
Sample No. 201
A multilayer ceramic capacitor 2, sample number 201, was fabricated as follows.

実験1と同様に、図16に示すように、二つの素子本体4,4のそれぞれの下面4d,4dの間に、ダミーブロック20を仮接着し、これらを一体化させたワーク22を形成した。 As in Experiment 1, as shown in FIG. 16 , a dummy block 20 was temporarily adhered between the lower surfaces 4d, 4d of the two element bodies 4, 4, and a workpiece 22 was formed by integrating these together.

次に、下記の方法により、上面4cを覆う強化層116を形成した。 Next, a reinforcing layer 116 was formed to cover the upper surface 4c using the following method.

Si-Al-Ca-Zn-O系ガラス100質量部、エチルセルロースを主成分とする樹脂10質量部、分散媒であるターピネオール35質量部およびアセトン20質量部とをミキサーで混練し、強化層用ペーストを準備した。 100 parts by weight of Si-Al-Ca-Zn-O glass, 10 parts by weight of a resin whose main component is ethyl cellulose, 35 parts by weight of terpineol as a dispersion medium, and 20 parts by weight of acetone were kneaded in a mixer to prepare a paste for the reinforcing layer.

ワーク22の素子本体4のZ軸に垂直な上面4cの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、加湿Nの雰囲気において、850℃、0.1時間保持し、上面4cに強化層116を焼き付けた。 The reinforcing layer paste was applied by dipping onto the entire upper surface 4c of the element body 4 of the work 22 perpendicular to the Z axis, and then dried to obtain a chip. Next, the chip was held at 850°C for 0.1 hours in a humidified N2 atmosphere to bake the reinforcing layer 116 onto the upper surface 4c.

次に、平均粒径0.4μmの球状のCu粒子とフレーク状のCu粉の混合物100質量部と、有機ビヒクル(エチルセルロース樹脂5質量部をブチルカルビトール95質量部に溶解したもの)30質量部、およびブチルカルビトール6質量部とを混練し、ペースト化した端子電極用ペーストを得た。 Next, 100 parts by weight of a mixture of spherical Cu particles with an average particle size of 0.4 μm and flake-shaped Cu powder, 30 parts by weight of an organic vehicle (5 parts by weight of ethyl cellulose resin dissolved in 95 parts by weight of butyl carbitol), and 6 parts by weight of butyl carbitol were kneaded to obtain a paste for terminal electrodes.

得られた端子電極用ペーストをセラミック焼結体のY軸方向の端面にディップにより塗布し、N雰囲気で850℃にて10分間焼成して端子電極6,8を形成した。 The obtained terminal electrode paste was applied by dipping onto the end faces in the Y-axis direction of the ceramic sintered body, and fired at 850° C. for 10 minutes in a N 2 atmosphere to form terminal electrodes 6 and 8.

次に、ダミーブロック20を除去して、二つの素子本体4,4を分離した。 Next, the dummy block 20 was removed to separate the two element bodies 4, 4.

積層セラミックコンデンサ2の仕様を表1に示す。積層セラミックコンデンサ2の厚みは80μmであった。また、上側電極部6b,8bの厚みは15μmであり、端側電極部6a,8aの厚みは10μmであり、上面4cを覆う強化層116の相対厚みは20%であった。 The specifications of the multilayer ceramic capacitor 2 are shown in Table 1. The thickness of the multilayer ceramic capacitor 2 was 80 μm. In addition, the thickness of the upper electrode portions 6b and 8b was 15 μm, the thickness of the end electrode portions 6a and 8a was 10 μm, and the relative thickness of the reinforcing layer 116 covering the upper surface 4c was 20%.

試料番号202~209、215~220
上面4cを覆う強化層116のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表21または表22に記載の通り変化させた以外は、試料番号201と同様にして積層セラミックコンデンサを得た。仕様を表21または表22に示す。
Sample numbers 202 to 209, 215 to 220
A multilayer ceramic capacitor was obtained in the same manner as sample number 201, except that the filler material, substrate material, filler content, filler shape and size of the reinforcing layer 116 covering the upper surface 4c, and the baking temperature and baking time of the reinforcing layer paste were changed as shown in Table 21 or Table 22. The specifications are shown in Table 21 or Table 22.

試料番号210
上面4cを覆う強化層116を形成する際に、板状のアルミナと、Si-Al-Zn-O系ガラスと、エチルセルロースを主成分とする樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表21に記載の通りとした以外は、試料番号201と同様にして積層セラミックコンデンサを得た。仕様を表21に示す。
Sample No. 210
When forming the reinforcing layer 116 covering the upper surface 4c, alumina in the form of a plate, Si-Al-Zn-O glass, a resin mainly composed of ethyl cellulose, and terpineol and acetone as dispersion media were mixed in a mixer to prepare a paste for the reinforcing layer, and a multilayer ceramic capacitor was obtained in the same manner as sample number 201, except that the baking temperature and baking time of the paste for the reinforcing layer were as shown in Table 21. The specifications are shown in Table 21.

試料番号211
上面4cを覆う強化層116を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナ加えた以外は、試料番号210と同様にして積層セラミックコンデンサを得た。仕様を表22に示す。
Sample No. 211
A multilayer ceramic capacitor was obtained in the same manner as sample number 210, except that when forming reinforcing layer 116 covering upper surface 4c, columnar alumina was added to the reinforcing layer paste instead of plate-shaped alumina. The specifications are shown in Table 22.

試料番号212
上面4cを覆う強化層116を形成する際に、Si-Al-Ca-Zn-Li-B-O系ガラスと、ポリイミド樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表22に記載の通りとした以外は、試料番号201と同様にして積層セラミックコンデンサを得た。仕様を表22に示す。
Sample No. 212
When forming the reinforcing layer 116 covering the upper surface 4c, Si-Al-Ca-Zn-Li-B-O glass, polyimide resin, and terpineol and acetone as dispersion media were mixed in a mixer to prepare a reinforcing layer paste, and a multilayer ceramic capacitor was obtained in the same manner as sample number 201, except that the baking temperature and baking time of the reinforcing layer paste were as shown in Table 22. The specifications are shown in Table 22.

試料番号213
上面4cを覆う強化層116を形成する際に、強化層用ペーストに、Si-Al-Ca-Zn-Li-B-O系ガラスに変えて、板状アルミナを加えて、強化層用ペーストの焼き付け温度および焼き付け時間を表22に記載の通りとした以外は、試料番号212と同様にして積層セラミックコンデンサを得た。仕様を表22に示す。
Sample No. 213
A multilayer ceramic capacitor was obtained in the same manner as sample number 212, except that when forming the reinforcing layer 116 covering the upper surface 4c, the Si-Al-Ca-Zn-Li-B-O based glass was replaced with plate-like alumina in the reinforcing layer paste, and the baking temperature and baking time of the reinforcing layer paste were set as shown in Table 22. The specifications are shown in Table 22.

試料番号214
上面4cを覆う強化層を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナを加えた以外は、試料番号213と同様にして積層セラミックコンデンサを得た。仕様を表22に示す。
Sample No. 214
A multilayer ceramic capacitor was obtained in the same manner as sample number 213, except that when forming the reinforcing layer covering the upper surface 4c, columnar alumina was added to the reinforcing layer paste instead of plate-shaped alumina. The specifications are shown in Table 22.

試料番号221
上面4cを覆う強化層116を形成しなかった以外は試料番号201と同様にして積層セラミックコンデンサを得た。仕様を表22に示す。
Sample No. 221
A multilayer ceramic capacitor was obtained in the same manner as sample number 201, except that the reinforcing layer 116 covering the upper surface 4c was not formed. The specifications are shown in Table 22.

<製造例2>
試料番号231~239、245~250
下記の方法により、上面被覆層18および端側被覆層を設けて、強化層116のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表23または表24に記載の通り変化させた以外は、試料番号201と同様にして積層セラミックコンデンサを得た。仕様を表23または表24に示す。
<Production Example 2>
Sample Nos. 231-239, 245-250
A multilayer ceramic capacitor was obtained in the same manner as sample number 201, except that the top surface coating layer 18 and the end side coating layers were provided by the following method, and the filler material, substrate material, filler content, filler shape and size of the reinforcing layer 116, as well as the baking temperature and baking time of the reinforcing layer paste were changed as shown in Table 23 or Table 24. The specifications are shown in Table 23 or Table 24.

上面被覆層および端側被覆層を形成する方法は下記の通りとした。
まず、製造例1の方法により、ダミーブロックを除去して二つの素子本体4,4を分離して、端子電極6,8が形成された素子本体を準備した。
The method for forming the upper surface covering layer and the end side covering layer was as follows.
First, the dummy block was removed by the method of Manufacturing Example 1 to separate the two element bodies 4, 4, and an element body on which the terminal electrodes 6, 8 were formed was prepared.

次に、軟化点が600℃であるSi-B-Zn-O系ガラス粉末、エチルセルロースを主成分とするバインダ、分散媒であるターピネオールおよびアセトンをミキサーで混練し、被覆層用ペーストを調製した。 Next, Si-B-Zn-O glass powder with a softening point of 600°C, a binder mainly composed of ethyl cellulose, and the dispersion medium terpineol and acetone were mixed in a mixer to prepare a paste for the coating layer.

被覆層用ペーストを用いて、端子電極6,8の端側電極部6a,8aの外面に焼き付け前端側被覆層を印刷した。 A pre-baked end-side coating layer was printed on the outer surfaces of the end-side electrode portions 6a, 8a of the terminal electrodes 6, 8 using a coating layer paste.

次に、上記の被覆層用ペーストを用いて、上側電極部6b,8bの間に焼き付け前端側被覆層を印刷した。 Next, the above-mentioned coating layer paste was used to print the front-end coating layer between the upper electrode parts 6b and 8b.

印刷した後、乾燥させたチップに対して、Nの雰囲気において、650℃、0.1時間保持し、端側被覆層18bと上面被覆層18を焼き付けた。 After printing, the dried chip was held in an N 2 atmosphere at 650° C. for 0.1 hour to bake the end side covering layer 18 b and the top surface covering layer 18 .

上側電極部6b,8bの表面、上面被覆層18の表面および端側被覆層18bのZ軸方向の端部が面一になるように研磨し、積層セラミックコンデンサを得た。 The surfaces of the upper electrode portions 6b and 8b, the surface of the upper coating layer 18, and the ends of the end coating layer 18b in the Z-axis direction were polished to be flush, obtaining a multilayer ceramic capacitor.

端側被覆層18bの相対厚みは100%であり、端側被覆層の被覆率は99%であり、上面被覆層の相対厚みは90%~110%であった。なお、端側被覆層の被覆率は端側表面をSEM観察することにより測定した。 The relative thickness of the end-side coating layer 18b was 100%, the coverage of the end-side coating layer was 99%, and the relative thickness of the upper surface coating layer was 90% to 110%. The coverage of the end-side coating layer was measured by observing the end-side surface with a SEM.

試料番号240
試料番号231と同様の方法により上面被覆層18および端側被覆層18bを形成した以外は、試料番号210と同様にして積層セラミックコンデンサを得た。仕様を表23に示す。
Sample No. 240
A multilayer ceramic capacitor was obtained in the same manner as for sample number 210, except that the upper surface covering layer 18 and the end side covering layer 18b were formed in the same manner as for sample number 231. The specifications are shown in Table 23.

試料番号241
試料番号231と同様の方法により上面被覆層18および端側被覆層18bを形成した以外は、試料番号211と同様にして積層セラミックコンデンサを得た。仕様を表24に示す。
Sample No. 241
A multilayer ceramic capacitor was obtained in the same manner as for sample number 211, except that the upper surface covering layer 18 and the end side covering layer 18b were formed in the same manner as for sample number 231. The specifications are shown in Table 24.

試料番号242
試料番号231と同様の方法により上面被覆層18および端側被覆層18bを形成した以外は、試料番号212と同様にして積層セラミックコンデンサを得た。仕様を表24に示す。
Sample No. 242
A multilayer ceramic capacitor was obtained in the same manner as for sample number 212, except that the upper surface covering layer 18 and the end side covering layer 18b were formed in the same manner as for sample number 231. The specifications are shown in Table 24.

試料番号243
試料番号231と同様の方法により上面被覆層18および端側被覆層18bを形成した以外は、試料番号213と同様にして積層セラミックコンデンサを得た。仕様を表24に示す。
Sample No. 243
A multilayer ceramic capacitor was obtained in the same manner as in sample number 213, except that the upper surface covering layer 18 and the end side covering layer 18b were formed in the same manner as in sample number 231. The specifications are shown in Table 24.

試料番号244
試料番号231と同様の方法により上面被覆層18および端側被覆層18bを形成した以外は、試料番号214と同様にして積層セラミックコンデンサを得た仕様を表24に示す。
Sample No. 244
A multilayer ceramic capacitor was obtained in the same manner as sample number 214, except that the upper surface covering layer 18 and the end side covering layer 18b were formed in the same manner as sample number 231. The specifications are shown in Table 24.

<製造例3>
試料番号251~270
強化層116を上面4cに形成せず、下面4dを覆う強化層116を設けて、下面4dを覆う強化層116のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および時間を表25または表26に記載の通り変化させた以外は、試料番号231と同様にして積層セラミックコンデンサを得た。仕様を表25に示す。
<Production Example 3>
Sample No. 251 to 270
A multilayer ceramic capacitor was obtained in the same manner as sample number 231, except that a reinforcing layer 116 was not formed on the upper surface 4c, a reinforcing layer 116 was provided to cover the lower surface 4d, and the filler material, substrate material, filler content, filler shape and size of the reinforcing layer 116 covering the lower surface 4d, as well as the baking temperature and time of the reinforcing layer paste were changed as shown in Table 25 or Table 26. The specifications are shown in Table 25.

下面4dを覆う強化層116を形成する方法は下記の通りとした。まず、素子本体4のZ軸に垂直な下面4dの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、表25または表26に記載の焼き付け温度および焼き付け時間にて、下面4dを覆う強化層116を焼き付けた。下面4dを覆う強化層116が焼き付けられた素子本体4に対して、製造例2の方法により、端子電極6,8、端側被覆層18b、上面被覆層18を形成した。 The method for forming the reinforcing layer 116 covering the lower surface 4d was as follows. First, the entire surface of the lower surface 4d perpendicular to the Z axis of the element body 4 was coated with a reinforcing layer paste by dipping, and then dried to obtain a chip. Next, the reinforcing layer 116 covering the lower surface 4d was baked onto the chip at the baking temperature and for the baking time shown in Table 25 or Table 26. The terminal electrodes 6, 8, end side coating layer 18b, and upper surface coating layer 18 were formed on the element body 4 with the reinforcing layer 116 covering the lower surface 4d baked thereon by the method of Manufacturing Example 2.

端子電極6,8の下面4d側のZ軸方向端部、端側被覆層18bの下面4d側のZ軸方向端部および下面4dを覆う強化層116の外表面が平坦になるように研磨して、積層セラミックコンデンサを得た。 The Z-axis end portions of the terminal electrodes 6 and 8 on the lower surface 4d side, the Z-axis end portions of the end-side covering layer 18b on the lower surface 4d side, and the outer surface of the reinforcing layer 116 covering the lower surface 4d were polished to be flat, to obtain a multilayer ceramic capacitor.

試料番号260
強化層116を上面4cに形成せず、試料番号251と同様の方法により、強化層116を下面4dに形成した以外は、試料番号240と同様にして積層セラミックコンデンサを得た。仕様を表25に示す。
Sample No. 260
A multilayer ceramic capacitor was obtained in the same manner as sample number 240, except that the reinforcing layer 116 was not formed on the upper surface 4c, but was formed on the lower surface 4d in the same manner as sample number 251. The specifications are shown in Table 25.

試料番号261
強化層116を上面4cに形成せず、試料番号251と同様の方法により、強化層116を下面4dに形成した以外は、試料番号241と同様にして積層セラミックコンデンサを得た。仕様を表26に示す。
Sample No. 261
A multilayer ceramic capacitor was obtained in the same manner as for sample number 241, except that the reinforcing layer 116 was not formed on the upper surface 4c, but was formed on the lower surface 4d in the same manner as for sample number 251. The specifications are shown in Table 26.

試料番号262
強化層116を上面4cに形成せず、試料番号251と同様の方法により、強化層116を下面4dに形成した以外は、試料番号242と同様にして積層セラミックコンデンサを得た。仕様を表26に示す。
Sample No. 262
A multilayer ceramic capacitor was obtained in the same manner as for sample number 242, except that the reinforcing layer 116 was not formed on the upper surface 4c, but was formed on the lower surface 4d in the same manner as for sample number 251. The specifications are shown in Table 26.

試料番号263
強化層116を上面4cに形成せず、試料番号251と同様の方法により、強化層116を下面4dに形成した以外は、試料番号243と同様にして積層セラミックコンデンサを得た。仕様を表26に示す。
Sample No. 263
A multilayer ceramic capacitor was obtained in the same manner as sample number 243, except that the reinforcing layer 116 was not formed on the upper surface 4c, but was formed on the lower surface 4d in the same manner as sample number 251. The specifications are shown in Table 26.

試料番号264
強化層116を上面4cに形成せず、試料番号251と同様の方法により、強化層116を下面4dに形成した以外は、試料番号244と同様にして積層セラミックコンデンサを得た。仕様を表26に示す。
Sample No. 264
A multilayer ceramic capacitor was obtained in the same manner as sample number 244, except that the reinforcing layer 116 was not formed on the upper surface 4c, but was formed on the lower surface 4d in the same manner as sample number 251. The specifications are shown in Table 26.

<3点曲げ強度>
3点曲げ強度は実験1と同様に測定した。試料番号221の3点曲げ強度を100%としたときの各試料の相対値を表21~表26に示す。なお、試料番号221の3点曲げ強度は200MPaであった。
<Three-point bending strength>
The three-point bending strength was measured in the same manner as in Experiment 1. The relative values of each sample when the three-point bending strength of sample number 221 was taken as 100% are shown in Tables 21 to 26. The three-point bending strength of sample number 221 was 200 MPa.

<サイクル試験後の絶縁性IR(熱衝撃後IR)>
実験2と同様にして、絶縁抵抗IR(絶縁抵抗値)を測定した。試料番号221の絶縁抵抗IRを100%としたときの各試料の相対値を表21~表26に示す。なお、試料番号221の絶縁抵抗IRは7.7×10^9Ωであった。
<Insulating IR after cycle test (IR after thermal shock)>
The insulation resistance IR (insulation resistance value) was measured in the same manner as in Experiment 2. The relative values of each sample when the insulation resistance IR of sample number 221 was taken as 100% are shown in Tables 21 to 26. The insulation resistance IR of sample number 221 was 7.7×10^9 Ω.

Figure 0007495785000003
Figure 0007495785000003

Figure 0007495785000004
Figure 0007495785000004

Figure 0007495785000005
Figure 0007495785000005

Figure 0007495785000006
Figure 0007495785000006

Figure 0007495785000007
Figure 0007495785000007

Figure 0007495785000008
Figure 0007495785000008

表21および表22より、上面を覆う強化層を有する場合(試料番号201~220)は、上面を覆う強化層を有していない場合(試料番号221)に比べて3点曲げ強度が高いことが確認できた。 From Tables 21 and 22, it was confirmed that the three-point bending strength was higher when there was a reinforced layer covering the upper surface (sample numbers 201 to 220) than when there was no reinforced layer covering the upper surface (sample number 221).

表21および表22より、上面を覆う強化層を有する場合(試料番号201~220)は、上面を覆う強化層を有していない場合(試料番号221)に比べて、熱衝撃後のIRが良好であることが確認できた。これにより、上面を覆う強化層を有する場合(試料番号201~220)は、上面を覆う強化層を有していない場合に比べて上面電極部と上面を覆う強化層との密着性が高いことが確認できた。 From Tables 21 and 22, it was confirmed that when there was a reinforced layer covering the top surface (sample numbers 201 to 220), the IR after thermal shock was better than when there was no reinforced layer covering the top surface (sample number 221). This confirmed that when there was a reinforced layer covering the top surface (sample numbers 201 to 220), there was higher adhesion between the top electrode part and the reinforced layer covering the top surface than when there was no reinforced layer covering the top surface.

表21~表24より、上面被覆層および端側被覆層を有する場合(試料番号231~250)は、上面被覆層および端側被覆層を有していない場合(試料番号201~220)に比べて、3点曲げ強度が高いことが確認できた。 From Tables 21 to 24, it was confirmed that the three-point bending strength was higher when the upper surface coating layer and the end side coating layer were present (sample numbers 231 to 250) than when the upper surface coating layer and the end side coating layer were not present (sample numbers 201 to 220).

表25および表26より、下面を覆う強化層を有する場合(試料番号231~250)は、下面を覆う強化層を有していない場合(試料番号221)に比べて、3点曲げ強度が高いことが確認できた。 From Tables 25 and 26, it was confirmed that the three-point bending strength was higher when there was a reinforcing layer covering the underside (sample numbers 231 to 250) than when there was no reinforcing layer covering the underside (sample number 221).

2,2a,2b,2c… 積層セラミックコンデンサ
4… 素子本体
4a,4b… 引出端
4c… 上面
4d… 下面
4e… 側面
5… 導電性金属膜
5a… 内側端
6… 第1端子電極
6a… 端側電極部
6b… 上側電極部
6c… サイド電極部
8… 第2端子電極
8a… 端側電極部
8b… 上側電極部
8c… サイド電極部
10… 内側誘電体層
11… 外装領域
12… 内部電極層
12a,12b… 引出部
13… 内装領域
14… サイドギャップ領域
116… 強化層
16… 上面強化層
16a… サイド強化層
18… 上面被覆層
18a… サイド被覆層
18b… 端側被覆層
18c… 下面被覆層
20… ダミーブロック
22… ワーク
30… 保持板
32… 貫通孔
40… 多層基板
40a… 回路基板
42,42a… 配線パターン
50… ハンダ
60… レジスト膜
62… 設置台
DESCRIPTION OF THE REFERENCE NUMERALS 2, 2a, 2b, 2c... Multilayer ceramic capacitor 4... Element body 4a, 4b... Lead-out end 4c... Upper surface 4d... Lower surface 4e... Side surface 5... Conductive metal film 5a... Inner end 6... First terminal electrode 6a... End electrode portion 6b... Upper electrode portion 6c... Side electrode portion 8... Second terminal electrode 8a... End electrode portion 8b... Upper electrode portion 8c... Side electrode portion 10... Inner dielectric layer 11... Exterior region 12... Internal electrode layer 12a, 12b... Lead-out portion 13... Interior region 14... Side gap region 116... Reinforcement layer 16... Upper reinforcement layer 16a... Side reinforcement layer 18... Upper coating layer 18a... Side coating layer 18b... End coating layer 18c... Lower coating layer 20... Dummy block 22... Work 30... Holding plate 32... Through hole 40... Multilayer board 40a... Circuit boards 42, 42a... Wiring pattern 50... Solder 60... Resist film 62... Installation stand

Claims (21)

第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記端側被覆層の材質はSiを主成分とするガラスであり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering an end portion of the element body in the second axial direction from which the internal electrode layer is drawn out and facing each other in the direction of the second axis, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The outer surface of the end electrode portion is covered with an end covering layer,
the end-side covering layer is made of glass containing Si as a main component,
a bottom surface of the element body that is located on the opposite side of the top surface of the element body along the third axis, and the terminal electrode is substantially not present on the bottom surface of the element body.
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記端側被覆層の材質はSiを主成分とするガラスであり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The outer surface of the end electrode portion is covered with an end covering layer,
the end-side covering layer is made of glass containing Si as a main component,
a lower surface of the element body, the lower surface being located on the opposite side of the upper surface of the element body along the third axis, and the entire lower surface of the element body being exposed to the outside.
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の表面に形成してある凹凸は、JIS B 0601で表される表面粗さが、2~4μmの範囲内であり、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前素子本体の表面に形成してある凹凸面を前記導電性金属膜が被覆する被覆面積割合が、20~70%の範囲内であり、
前記導電性金属膜の厚みが100~500nmであり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The unevenness formed on the surface of the element body has a surface roughness in the range of 2 to 4 μm as defined in JIS B 0601;
a conductive metal film is interposed between the element body and the terminal electrode;
the coverage area ratio of the uneven surface formed on the surface of the element body covered by the conductive metal film is within a range of 20 to 70%;
The conductive metal film has a thickness of 100 to 500 nm;
a bottom surface of the element body that is located on the opposite side of the top surface of the element body along the third axis, and the terminal electrode is substantially not present on the bottom surface of the element body.
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の表面に形成してある凹凸は、JIS B 0601で表される表面粗さが、2~4μmの範囲内であり、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前素子本体の表面に形成してある凹凸面を前記導電性金属膜が被覆する被覆面積割合が、20~70%の範囲内であり、
前記導電性金属膜の厚みが100~500nmであり、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The unevenness formed on the surface of the element body has a surface roughness in the range of 2 to 4 μm as defined in JIS B 0601;
a conductive metal film is interposed between the element body and the terminal electrode;
the coverage area ratio of the conductive metal film to the uneven surface formed on the surface of the element body is within a range of 20 to 70%;
The conductive metal film has a thickness of 100 to 500 nm;
a lower surface of the element body, the lower surface being located on the opposite side of the upper surface of the element body along the third axis, and the entire lower surface of the element body being exposed to the outside.
前記導電性金属膜は、Pt、Rh、Ru、Re、Ir、Pdの内のいずれかの金属を少なくとも含む請求項3または4に記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 3 or 4, wherein the conductive metal film contains at least one of the metals Pt, Rh, Ru, Re, Ir, and Pd. 第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第1軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか1つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状であり、
前記フィラーの短軸方向の粒径が0.1μm以上3.0μm以下であり、
前記フィラーの長軸方向の粒径が0.5μm以上15.0μm以下であり、
前記フィラーの(前記短軸の粒径/前記長軸の粒径)×100で表されるアスペクト比(%)が0.7%以上60%以下であり、
前記強化層中の前記フィラーの含有量が30体積%以上80体積%以下である積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
the terminal electrode is substantially absent on a lower surface of the element body that is located on the opposite side of the upper surface of the element body along the third axis;
The element body has a reinforcing layer;
the reinforcing layer covers at least one of a pair of side surfaces facing each other in the first axis direction of the element body, the upper surface, and the lower surface;
the reinforcing layer comprises a filler and a matrix;
The filler is made of glass or alumina.
The filler has a needle-like, columnar or plate-like shape,
The particle size of the filler in the minor axis direction is 0.1 μm or more and 3.0 μm or less,
The particle size of the filler in the major axis direction is 0.5 μm or more and 15.0 μm or less,
The aspect ratio (%) of the filler, expressed as (particle diameter of the minor axis/particle diameter of the major axis)×100, is 0.7% or more and 60% or less,
A multilayer ceramic electronic component, wherein the content of the filler in the reinforcing layer is 30 volume % or more and 80 volume % or less.
第1軸および第2軸を含む平面に実質的に平行な内部電極層と絶縁層とが第3軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第2軸の方向の端部を覆い前記第2軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第3軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第3軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第1軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか1つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状であり、
前記フィラーの短軸方向の粒径が0.1μm以上3.0μm以下であり、
前記フィラーの長軸方向の粒径が0.5μm以上15.0μm以下であり、
前記フィラーの(前記短軸の粒径/前記長軸の粒径)×100で表されるアスペクト比(%)が0.7%以上60%以下であり、
前記強化層中の前記フィラーの含有量が30体積%以上80体積%以下である積層セラミック電子部品。
an element body in which internal electrode layers and insulating layers, which are substantially parallel to a plane including the first axis and the second axis, are alternately laminated along a third axis;
a terminal electrode formed in close contact with an outer surface of the element body and electrically connected to the internal electrode layer,
the terminal electrode has a pair of end-side electrode portions covering the end portions of the element body in the second axis direction from which the internal electrode layers are drawn out and facing each other in the second axis direction, and a pair of upper electrode portions each continuously covering a portion of an upper surface of the element body substantially perpendicular to the third axis, the pair of upper electrode portions being continuous with the end-side electrode portions,
The entire lower surface of the element body, which is located on the opposite side of the upper surface of the element body along the third axis, is exposed to the outside,
The element body has a reinforcing layer;
the reinforcing layer covers at least one of a pair of side surfaces facing each other in the first axis direction of the element body, the upper surface, and the lower surface;
the reinforcing layer comprises a filler and a matrix;
The filler is made of glass or alumina.
The filler has a needle-like, columnar or plate-like shape,
The particle size of the filler in the minor axis direction is 0.1 μm or more and 3.0 μm or less,
The particle size of the filler in the major axis direction is 0.5 μm or more and 15.0 μm or less,
The aspect ratio (%) of the filler, expressed as (particle diameter of the minor axis/particle diameter of the major axis)×100, is 0.7% or more and 60% or less,
A multilayer ceramic electronic component, wherein the content of the filler in the reinforcing layer is 30 volume % or more and 80 volume % or less.
前記素子本体の前記上面を覆う前記強化層を有する請求項6または7に記載の積層セラミック電子部品。 8. The multilayer ceramic electronic component according to claim 6, further comprising the reinforcing layer covering the upper surface of the element body. 前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも1つである請求項6~8のいずれかに積層セラミック電子部品。 9. The multilayer ceramic electronic component according to claim 6, wherein the material of the substrate is at least one selected from the group consisting of glass and resin. 前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆う請求項6~9のいずれかに記載の積層セラミック電子部品。 10. The multilayer ceramic electronic component according to claim 6, wherein the reinforcing layer covering the upper surface and the reinforcing layer covering the side surfaces continuously cover the element body. 前記強化層は、前記下面を覆う前記強化層を有し、前記下面を覆う前記強化層の外表面は、平坦面である請求項6~10のいずれかに記載の積層セラミック電子部品。 11. The multilayer ceramic electronic component according to claim 6, wherein the reinforcing layer has a portion covering the lower surface, and an outer surface of the reinforcing layer covering the lower surface is a flat surface. 前記基質の材質がSiおよびAlのうち少なくともいずれか1つを主成分とするガラスである請求項6~11のいずれかに記載の積層セラミック電子部品。 12. The multilayer ceramic electronic component according to claim 6 , wherein the material of the substrate is glass containing at least one of Si and Al as a main component. 前記フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる1以上を副成分とするガラスである請求項6~12のいずれかに記載の積層セラミック電子部品。 13. The multilayer ceramic electronic component according to claim 6, wherein the filler is made of glass containing at least one auxiliary component selected from the group consisting of alkali metals, alkaline earth metals, transition metals and boron. 前記端側電極部の外面が端側被覆層で覆われている請求項6~13のいずれかに記載の積層セラミック電子部品。 14. The multilayer ceramic electronic component according to claim 6, wherein outer surfaces of the end electrodes are covered with end covering layers. 前記端側電極部の外面が端側被覆層で覆われており、
(前記端側被覆層の被覆面積/前記端側電極部の外面の面積)×100で示される被覆率が96~100%である請求項1~14のいずれかに記載の積層セラミック電子部品。
The outer surface of the end electrode portion is covered with an end covering layer,
15. The multilayer ceramic electronic component according to claim 1 , wherein a coverage rate, expressed as (covering area of said end covering layers/area of outer surfaces of said end electrode portions)×100, is 96 to 100%.
前記端側電極部の外面が端側被覆層で覆われており、
(前記端側被覆層の平均厚み/前記端側電極部の平均厚み)×100で示される前記端側被覆層の相対厚みが、20~500%である請求項1~15のいずれかに記載の積層セラミック電子部品。
The outer surface of the end electrode portion is covered with an end covering layer,
16. The multilayer ceramic electronic component according to claim 1, wherein the relative thickness of the end covering layers, expressed as (average thickness of the end covering layers/average thickness of the end electrode portions)×100, is 20 to 500%.
前記端側電極部の外面が端側被覆層で覆われており、
前記端側被覆層の材質は樹脂を主成分とする膜である請求項1~16のいずれかに記載の積層セラミック電子部品。
The outer surface of the end electrode portion is covered with an end covering layer,
17. The multilayer ceramic electronic component according to claim 1, wherein the end covering layer is made of a film containing a resin as a main component.
一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在している請求項1~17のいずれかに記載の積層セラミック電子部品。 A multilayer ceramic electronic component as described in any one of claims 1 to 17, wherein the surface of an upper surface coating layer covering the upper surface of the element body located between a pair of upper electrode portions is in close contact with the surfaces of the upper electrode portions so as to be substantially flush with each other. 前記素子本体の前記下面は、平坦面である請求項1~18のいずれかに記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to any one of claims 1 to 18 , wherein the lower surface of the element body is a flat surface. 前記上側電極部の表面がNiメッキ、Snメッキ、AuメッキおよびCuメッキから選ばれる少なくとも1種により覆われている請求項1~19のいずれかに記載の積層セラミック電子部品。 20. The multilayer ceramic electronic component according to claim 1 , wherein the surface of the upper electrode portion is covered with at least one plating selected from the group consisting of Ni plating, Sn plating, Au plating and Cu plating. 基板に埋め込まれることができる請求項1~20のいずれかに記載の積層セラミック電子部品。

The multilayer ceramic electronic component according to any one of claims 1 to 20 , which can be embedded in a substrate.

JP2019195875A 2018-10-30 2019-10-29 Multilayer ceramic electronic components Active JP7495785B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/668,044 US11195658B2 (en) 2018-10-30 2019-10-30 Multi-layer ceramic electronic device
CN201911043565.7A CN111128549B (en) 2018-10-30 2019-10-30 Laminated ceramic electronic component
KR1020190136338A KR20200049659A (en) 2018-10-30 2019-10-30 Multi-layer ceramic electronic device
CN202210870084.9A CN115101339A (en) 2018-10-30 2019-10-30 Laminated ceramic electronic component
US17/505,188 US11615919B2 (en) 2018-10-30 2021-10-19 Multi-layer ceramic electronic device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018203974 2018-10-30
JP2018203974 2018-10-30
JP2019060530 2019-03-27
JP2019060530 2019-03-27
JP2019060539 2019-03-27
JP2019060539 2019-03-27

Publications (2)

Publication Number Publication Date
JP2020167368A JP2020167368A (en) 2020-10-08
JP7495785B2 true JP7495785B2 (en) 2024-06-05

Family

ID=72714826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019195875A Active JP7495785B2 (en) 2018-10-30 2019-10-29 Multilayer ceramic electronic components

Country Status (1)

Country Link
JP (1) JP7495785B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118742984A (en) 2022-02-15 2024-10-01 京瓷株式会社 Laminated ceramic capacitor and mounting structure thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168406A (en) 1999-12-08 2001-06-22 Tdk Corp Laminated piezoelectric ceramic electronic component and manufacturing method therefor
JP2010245095A (en) 2009-04-01 2010-10-28 Tdk Corp Ceramic laminated electronic component and manufacturing method thereof
JP2013058558A (en) 2011-09-07 2013-03-28 Tdk Corp Electronic component
JP2015023173A (en) 2013-07-19 2015-02-02 Tdk株式会社 Laminated capacitor
JP2017059635A (en) 2015-09-15 2017-03-23 Tdk株式会社 Laminated electronic component
JP2017175037A (en) 2016-03-25 2017-09-28 太陽誘電株式会社 Laminated ceramic capacitor
JP2018098385A (en) 2016-12-14 2018-06-21 Tdk株式会社 Multilayer electronic component
JP2018121010A (en) 2017-01-27 2018-08-02 太陽誘電株式会社 Multilayer ceramic electronic component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194416A (en) * 1983-04-19 1984-11-05 日本電気株式会社 Laminated ceramic condenser
JPS59195816A (en) * 1983-04-20 1984-11-07 日本電気株式会社 Laminated ceramic condenser
JPH03278511A (en) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp Chip-type laminated ceramic capacitor
JPH0845768A (en) * 1994-07-28 1996-02-16 Tokin Corp Manufacture of multilayered ceramic capacitor
JP3179313B2 (en) * 1995-05-31 2001-06-25 松下電器産業株式会社 Electronic component manufacturing method
JP2019195873A (en) * 2018-05-09 2019-11-14 トヨタ自動車株式会社 Cooling device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168406A (en) 1999-12-08 2001-06-22 Tdk Corp Laminated piezoelectric ceramic electronic component and manufacturing method therefor
JP2010245095A (en) 2009-04-01 2010-10-28 Tdk Corp Ceramic laminated electronic component and manufacturing method thereof
JP2013058558A (en) 2011-09-07 2013-03-28 Tdk Corp Electronic component
JP2015023173A (en) 2013-07-19 2015-02-02 Tdk株式会社 Laminated capacitor
JP2017059635A (en) 2015-09-15 2017-03-23 Tdk株式会社 Laminated electronic component
JP2017175037A (en) 2016-03-25 2017-09-28 太陽誘電株式会社 Laminated ceramic capacitor
JP2018098385A (en) 2016-12-14 2018-06-21 Tdk株式会社 Multilayer electronic component
JP2018121010A (en) 2017-01-27 2018-08-02 太陽誘電株式会社 Multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP2020167368A (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN111199830B (en) Laminated ceramic electronic component
CN111128549B (en) Laminated ceramic electronic component
US9870866B2 (en) Multilayer electronic component
US9865397B2 (en) Multilayer electronic component
JP6795292B2 (en) Laminated electronic components
JP6976053B2 (en) Laminated electronic components
US9972440B2 (en) Multilayer electronic component
JP7551280B2 (en) Multilayer ceramic electronic components
CN110310825B (en) Laminated ceramic electronic component
JP7388088B2 (en) Multilayer ceramic electronic components and their manufacturing method
JP5780856B2 (en) Multilayer ceramic capacitor
JP6838381B2 (en) Laminated electronic components
JP4182009B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP7495785B2 (en) Multilayer ceramic electronic components
JP7243212B2 (en) multilayer ceramic electronic components
JP7514069B2 (en) Multilayer ceramic electronic components
JP7351095B2 (en) Multilayer ceramic electronic components
JP7358760B2 (en) Multilayer ceramic electronic components
JP7259474B2 (en) multilayer ceramic electronic components

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240524

R150 Certificate of patent or registration of utility model

Ref document number: 7495785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150