JP7493001B2 - 圧縮伸長装置、ストレージシステム、および圧縮伸長方法 - Google Patents

圧縮伸長装置、ストレージシステム、および圧縮伸長方法 Download PDF

Info

Publication number
JP7493001B2
JP7493001B2 JP2022145303A JP2022145303A JP7493001B2 JP 7493001 B2 JP7493001 B2 JP 7493001B2 JP 2022145303 A JP2022145303 A JP 2022145303A JP 2022145303 A JP2022145303 A JP 2022145303A JP 7493001 B2 JP7493001 B2 JP 7493001B2
Authority
JP
Japan
Prior art keywords
data
decompression
compression
code
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022145303A
Other languages
English (en)
Other versions
JP2024040750A (ja
Inventor
友幸 鎌塚
健志郎 樋元
将二 加藤
雄策 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2022145303A priority Critical patent/JP7493001B2/ja
Priority to US18/125,188 priority patent/US20240088919A1/en
Publication of JP2024040750A publication Critical patent/JP2024040750A/ja
Application granted granted Critical
Publication of JP7493001B2 publication Critical patent/JP7493001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6312Error control coding in combination with data compression
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60General implementation details not specific to a particular type of compression
    • H03M7/6041Compression optimized for errors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本開示は、ストレージシステムに用いられる圧縮伸長器に関する。
ストレージシステムに、データの圧縮および伸長を高速化するために圧縮伸長器を搭載することがある。圧縮伸長器には、正しく圧縮処理が行われていることを保証することが求められる。
特許文献1には、圧縮機能付きのフラッシュディスクが開示されている。特許文献1のフラッシュディスクは、正しく圧縮処理が行われていることを保証している。ホストコンピュータからのライトデータに冗長データを付加して圧縮し、それを伸長して元のデータと比較することで、圧縮処理が正しく行なわれていることを保証し、更に、圧縮したデータに冗長データを付加してフラッシュメモリに書き込み、それをリードして書き込み前のデータと比較することで、フラッシュメモリに正しくライトされていることを保証する。
特開平8-055063号公報
特許文献1のフラッシュディスクは、圧縮処理が正しく行われていることを保証するために伸長回路が設けられているので、回路規模が大きくなっている。
本開示に含まれるひとつの目的は、効率の良い構成の圧縮伸長器を可能にする技術を提供することである。
本開示に含まれるひとつの態様による圧縮伸長器は、平文のデータの圧縮および圧縮されたデータの伸長を行う圧縮伸長装置であって、平文のデータに対する誤り検出符号を生成する誤り検出符号生成部と、平文のデータを圧縮する圧縮回路と、圧縮されたデータを伸長する伸長回路と、平文のデータに対する誤り検出符号を生成して他の誤り検出符号と比較する比較部と、を有する。圧縮伸長器は、入力平文データを入力とし、該入力平文データを圧縮する圧縮モードにおいて、前記誤り検出符号生成部が、前記入力平文データに対する誤り検出符号である第1符号を生成し、前記圧縮回路が、前記入力平文データを圧縮した圧縮データを生成し、前記伸長回路が、正常性確認用に、前記圧縮データを伸長した復元平文データを生成し、前記比較部が、前記復元平文データに対する誤り検出符号である第2符号を生成して前記第1符号と比較し、前記第1符号と前記第2符号とが一致したら前記圧縮データと前記第1符号または前記第2符号とを出力する。また、本圧縮伸長器は、入力圧縮データと前記入力圧縮データの元の平文データに対する誤り検出符号である入力符号とを入力とし、前記入力圧縮データを伸長する伸長モードにおいては、前記圧縮モードで正常性確認用に用いられる前記伸長回路が、前記入力圧縮データの伸長用に用いられて、前記入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、前記入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する。
伸長時に、圧縮モードで正常確認用に用いられる伸長回路が使用可能かを判断する仕組みを設けておき、伸長回路(正常確認用ではなく伸長専用回路)と正常確認用伸長回路を選択可能とすることにより、全体としての伸長回路規模を抑えることが可能となる。
本開示に含まれるひとつの態様によれば、圧縮と伸長を行う圧縮伸長器において、効率よく回路を実装することが可能となる。
ストレージシステムのブロック図である。 圧縮伸長器の概略のブロック図である。 圧縮伸長用DMACのブロック図である。 伸長モードでの圧縮伸長制御部の動作を説明するための図である。 伸長専用DMAコントローラのブロック図である。 圧縮モードにおける圧縮伸長器の動作を示すシーケンス図である。 コマンド内容を示すテーブルである。 DMAC選択処理のフローチャートである。 圧縮モードにおける圧縮伸長用DMACの動作を示すシーケンス図である。 分配先管理テーブルの一例を示す図である。 集約部リクエスト管理テーブルの一例を示す図である。 伸長モードにおける圧縮伸長用DMACの内部動作を示すシーケンス図である。 伸長専用DMACの内部動作を示すシーケンス図である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、ストレージシステムのブロック図である。ストレージシステム10は、一例としてサーバと外部記憶装置を含んで構成され、データの保管および運用を制御するコンピュータシステムである。ストレージシステム10は、ストレージコントローラ11、ドライブ12、および内蔵ドライブ13を備えている。ストレージコントローラ11は、一例としてサーバにより構成され、外部記憶装置へのデータの保管および外部記憶装置からのデータの取り出し等を制御する。内蔵ドライブ13は、サーバ内に配置された外部記憶装置であり、例えばHDD(Hard Disk Drive)、SSD(Solid State Drive)、フラッシュメモリ等である。ドライブ12は、サーバに接続された外部記憶装置であり、例えばHDD、SSD、フラッシュメモリ等である。各種のプロトコルにそれぞれ対応したドライブ12が設けられる。
ストレージコントローラ11は、CPU21、PCIeSW22、PCIeSW23、主記憶メモリ24、ホストインタフェース30、バックエンドインタフェース31、および圧縮伸長器32を有している。CPU(Central Processing Unit)21は、主記憶メモリ24を利用してソフトウェアプログラムの処理を実行することによりストレージコントローラ11の各種機能を実現する処理装置である。PCIeSW22は、PCIe(Peripheral Component Interconnect Express)による通信のスイッチングを行う装置であり、CPU21と内蔵ドライブ13の間の高速通信を実現する。PCIeSW23は、PCIeによる通信のスイッチングを行う装置であり、CPU21と圧縮伸長器32の間の高速通信を実現する。ホストインタフェース30は、ユーザが利用する不図示のホストコンピュータ(以下「ホスト」ともいう)とのデータの送受信を中継するインタフェース部である。バックエンドインタフェース31は、ドライブ12とのデータの送受信を中継するインタフェース部である。圧縮伸長器32は、ドライブ12あるいは内蔵ドライブ13に圧縮したデータを格納する場合に、そのデータの圧縮および伸長を行う装置である。
CPU21がソフトウェアプログラムを実行することにより、ホストコマンド制御部25、ドライブ制御部26、および圧縮伸長器制御部27が実現される。主記憶メモリ24には、コマンド実行結果格納領域28およびデータ格納領域29が構成される。ホストコマンド制御部25は、ホストからのコマンドを処理する。ドライブ制御部26は、各ドライブ12へコマンドを与え、ドライブ12を制御する。圧縮伸長器制御部27は、圧縮伸長器32にコマンドを与え、圧縮伸長器32を制御する。コマンド実行結果格納領域28は、圧縮伸長器32へ与えるコマンドの詳細と、そのコマンドの実行結果のレポートとが格納される領域である。データ格納領域29は、圧縮伸長器32により圧縮される前および圧縮された後のデータが格納される領域である。
図2は、圧縮伸長器の概略のブロック図である。
圧縮伸長器32は、PCIe部41、スイッチ部42、コマンド制御部43、DMAC選択部44、圧縮伸長用DMAC45、および伸長専用DMAC46を有している。「DMAC」は、Direct Memory Access Controllerの略である。圧縮伸長器32は、図1に示したようにPCIeSW23に接続されており、PCIeSW23、CPU21、およびホストインタフェース30を介してホストと通信を行う。
PCIe部41は、PCIeSW23との間でデータおよびコマンドの送受信を行う。スイッチ部42は、圧縮伸長器32とCPU21との間で送受信されるデータの分配および集約を行う。コマンド制御部43は、CPU21からコマンドが発行された旨の通知を受け、主記憶メモリ24のコマンド実行結果格納領域28からコマンドの内容(以下「コマンド内容」ともいう)を読み出してDMAC選択部44へ送信する。DMAC選択部44は、コマンド制御部43から通知されたコマンドのコマンド内容を解釈し、DMAC選択処理により適切に選択したDMACへコマンドを送信する。DMAC選択処理については後述する。
DMACは、データの圧縮および伸長を伴うコマンドを実行する主体であり、圧縮伸長用DMAC45と伸長専用DMAC46がある。圧縮伸長用DMAC45と伸長専用DMAC46には共通部分が多くある。例えば、圧縮伸長用DMAC45と伸長専用DMAC46のどちらにも利用できる回路をFPGA(Field Programmable Gate Array)によって構成し、伸長専用DMAC46として用いる場合には回路の一部をダミー化することにしてもよい。圧縮伸長用DMAC45と伸長専用DMAC46を共通の回路により効率よく構成できる。また、共通の回路を含む圧縮伸長用DMAC45と伸長専用DMAC46とをプログラマブル論理回路部品で容易に構成できる。また、プログラマブル論理回路部品の書き換えによって圧縮回路と伸長回路の個数および割合を容易に変更できる。
圧縮伸長用DMAC45は、圧縮と伸長の両方を行うことが可能である。圧縮モードと伸長モードのどちらで動作するかはDMAC選択部44からの指示による。圧縮伸長用DMAC45は、データ受信部51、分配部52、複数の圧縮伸長制御部53、集約部54、およびデータ送信部55を有している。データ受信部51、分配部52、複数の圧縮伸長制御部53、集約部54、およびデータ送信部55の動作は後述する。伸長専用DMAC46は、伸長のみを行うことが可能なDMACである。伸長専用DMAC46は、データ受信部61、分配部62、複数の伸長制御部63、集約部64、およびデータ送信部65を有している。データ受信部61、分配部62、複数の伸長制御部63、集約部64、およびデータ送信部65の動作は後述する。
図3は、圧縮伸長用DMACのブロック図である。
圧縮伸長用DMAC45は、上述したように、データ受信部51、分配部52、複数の圧縮伸長制御部53、集約部54、およびデータ送信部55を有している。それぞれの圧縮伸長制御部53は、CRC生成部71、圧縮回路72、中継バッファ73、伸長回路74、CRC生成比較部75を有している。また、データ受信部51は受信バッファ76を有し、データ送信部55は送信バッファ77を有している。
データ受信部51は、主記憶メモリ24のデータ格納領域29から読み出されたデータを受信し、受信バッファ76にて一時的に記憶する。
分配部52は、各圧縮伸長制御部53の状態を管理し、データ受信部51の受信バッファ76に記録されているデータの分配先とする圧縮伸長制御部53を決定し、データを分配先の圧縮伸長制御部53へ割り当てる。
圧縮伸長制御部53は、分配部52から与えられたデータを圧縮する圧縮モードと、分配部52から与えられたデータを伸長する伸長モードとを有する。
圧縮モードでは、分配部52から圧縮伸長制御部53に圧縮されていないデータが与えられる。圧縮されていないデータを以下「平文データ」ともいう。圧縮伸長制御部53において、CRC生成部71が、平文データのCRC(Cyclic Redundancy Check)符号を算出して中継バッファ73に格納する。また、圧縮回路72が、データを圧縮し、圧縮後のデータ(以下「圧縮文データ」ともいう)を中継バッファ73に格納する。そして、伸長回路74が、中継バッファ73から圧縮文データを取り出して伸長する。CRC生成比較部75は、圧縮回路72による圧縮と伸長回路74による伸長を経た平文データのCRC符号を算出し、そのCRC符号を、中継バッファ73に格納されている元の平文データから算出されたCRC符号と比較する。それら2つのCRC符号が一致すれば、圧縮回路72による圧縮が正常に行われたことと、CRC生成部71により正しいCRC符号が算出されたこととが保証されるので、圧縮伸長制御部53は、中継バッファ73に格納されている圧縮文データとCRC符号とを集約部54に出力する。
図4は、伸長モードでの圧縮伸長制御部の動作を説明するための図である。図4に示すように、伸長モードでは、圧縮伸長制御部53におけるCRC生成部71および圧縮回路72は用いられない。
伸長モードでは、分配部52から圧縮伸長制御部53に圧縮文データとその圧縮文データの元の平文データに対するCRC符号とが与えられる。圧縮伸長制御部53では与えられた圧縮文データおよびCRC符号は中継バッファ73に格納され、伸長回路74がその圧縮文データを中継バッファ73から取り出して伸長して平文データを生成する。生成された平文データは、中継バッファ73に格納されるとともに、CRC生成比較部75に与えられる。CRC生成比較部75は、伸長回路74で生成された平文データのCRC符号を算出し、中継バッファ73に格納されているCRC符号と比較する。それら2つのCRC符号が一致すれば、伸長回路74による伸長が正常に行われたことが保証されるので、圧縮伸長制御部53は、中継バッファ73に格納されている平文データを集約部54に出力する。
図3に戻り、集約部54は、複数の圧縮伸長制御部53からのデータを調停し、ひとつずつ排他的にデータ送信部55の送信バッファ77に出力する。データ送信部55は、送信バッファ77に格納されたデータをスイッチ部42およびPCIe部41を介してCPU21に送り、CPU21は、そのデータを主記憶メモリ24のデータ格納領域29に記録する。
以上の通り、データの圧縮および伸長を行う圧縮伸長装置において、データ圧縮の検証に用いる伸長回路をデータ伸長にも用いるので、効率の良い構成の圧縮伸長器の実現が可能になる。
また、複数の圧縮伸長制御部53を分配部52および集約部54により管理するので圧縮回路および伸長回路のリソースを効率よく利用することができる。
図5は、伸長専用DMAコントローラのブロック図である。
伸長専用DMAC46は、上述したように、データ受信部61、分配部62、複数の伸長制御部63、集約部64、およびデータ送信部65を有している。それぞれの伸長制御部63は、中継バッファ83、伸長回路84、CRC生成比較部85を有している。また、データ受信部61は受信バッファ86を有し、データ送信部65は送信バッファ87を有している。上述したように、伸長専用DMAC46には圧縮伸長用DMAC45との共通部分が多くある。データ受信部61は、圧縮伸長用DMAC45のデータ受信部51に相当する。分配部62は、圧縮伸長用DMAC45の分配部52に相当する。集約部64は、圧縮伸長用DMAC45の集約部54に相当する。データ送信部65は、圧縮伸長用DMAC45のデータ送信部55に相当する。受信バッファ86は、圧縮伸長用DMAC45の受信バッファ76に相当する。送信バッファ87は、圧縮伸長用DMAC45の送信バッファ77に相当する。
また、伸長制御部63は、圧縮伸長用DMAC45の圧縮伸長制御部53の一部をダミー化することで構成される。伸長制御部63における中継バッファ83、伸長回路84、およびCRC生成比較部85はそれぞれ圧縮伸長制御部53における中継バッファ73、伸長回路74、およびCRC生成比較部75に相当する。CRC生成部71に相当する部分および圧縮回路72に相当する部分は、伸長制御部63ではダミー化されている。
伸長専用DMAC46の動作は、圧縮伸長用DMAC45の伸長モードでの動作と同様である。分配部62から伸長制御部63に圧縮文データとその圧縮文データの元の平文データに対するCRC符号とが与えられる。伸長制御部63では与えられた圧縮文データおよびCRC符号は中継バッファ83に格納され、伸長回路84がその圧縮文データを中継バッファ83から取り出して伸長して平文データを生成する。生成された平文データは、中継バッファ83に格納されるとともに、CRC生成比較部85に与えられる。CRC生成比較部85は、伸長回路84で生成された平文データのCRC符号を算出し、中継バッファ83に格納されているCRC符号と比較する。それら2つのCRC符号が一致すれば、伸長回路84による伸長が正常に行われたことが保証されるので、伸長制御部63は、中継バッファ83に格納されている平文データを集約部64に出力する。
図6は、圧縮モードにおける圧縮伸長器の動作を示すシーケンス図である。
(1) まず、CPU21は、ホストコンピュータからの要求に基づいて、データ圧縮のコマンド内容を主記憶メモリ24のコマンド実行結果格納領域28に格納し、圧縮対象のデータを主記憶メモリ24のデータ格納領域29に格納する。
図7は、コマンド内容を示すテーブルである。
図7を参照すると、コマンド内容101には、「転送種別」、「転送長」、「入力データアドレス」、および「出力先アドレス」が記載されている。「転送種別」は、転送するデータに対する加工処理が圧縮か伸長かを示す。ここでは圧縮であるとする。「転送長」は、転送するデータを加工処理する単位長を示す。ここでは8ブロック単位とする。入力データアドレスは、入力データが格納されているアドレスを示す。ここではXXXXXXであるとする。出力先アドレスは、入力データを加工処理した出力データを出力すべきアドレスを示す。ここではYYYYYYであるとする。
(2) 次に、CPU21は、当該コマンドのポインタを更新し、コマンドの転送を起動する。
(3) 次に、圧縮伸長器32のコマンド制御部43は、主記憶メモリ24からコマンド内容をリードするためのMRdコマンドを発行する。
(4) 次に、コマンド制御部43は、主記憶メモリ24からのCpl_Data(コンプリーションデータ)を受信し、コマンド内容を取得する。ここで図7に示したコマンド内容が取得される。
(5) 続いて、コマンド制御部43は、DMAC選択部44がRDY状態であることを確認し、取得したコマンド内容をDMAC選択部44に送信する。
(6) DMAC選択部44は、コマンド内容を受信し、コマンド内容に含まれている転送種別を確認し、その転送種別に基づいてコマンドを割り当てるDMACを選択し、選択したDMACにコマンド内容を送信する。
図8は、DMAC選択処理のフローチャートである。DMAC選択処理は、DMAC選択部44がコマンドを割り当てるDMACを選択するための処理である。
図8を参照すると、ステップS101にて、DMAC選択部44は、圧縮伸長用DMAC45がコマンドを受け付けることが可能であるか否かを判定する。圧縮伸長用DMAC45に搭載されている複数の圧縮伸長制御部53のうちひとつでも可能であれば、圧縮伸長用DMAC45としてコマンドを受け付けることが可能となる。
DMAC選択部44は、ステップS102にてコマンド内容を受信すると、ステップS103にて、コマンド内容に含まれる「転送種別」が「圧縮」であるか「伸長」であるか判定する。「転送種別」が「圧縮」であれば、DMAC選択部44は、ステップS104にて、圧縮伸長用DMAC45を選択し、圧縮モードで起動する。
一方、「転送種別」が「伸長」であれば、DMAC選択部44は、ステップS105にて、伸長専用DMAC46がコマンドを受け付けることが可能であるか否か判定する。伸長専用DMAC46がコマンドを受け付けることが可能であれば、ステップS106にて、DMAC選択部44は、伸長専用DMAC46を選択して起動する。
一方、伸長専用DMAC46がコマンドを受け付けることが可能でなければ、ステップS107にて、DMAC選択部44は、圧縮伸長用DMAC45を選択し、伸長モードで起動する。
ここでは「転送種別」が「圧縮」なので、DMAC選択部44は、圧縮伸長用DMAC45を選択し、圧縮モードで起動する。
以上の通り、DMAC選択処理にて、データ伸長の要求に対して伸長制御部63のリソースが不足したときに圧縮伸長制御部53の伸長回路を利用するので、伸長回路のリソースを有効に利用することができる。
図6の説明に戻る。
(7) DMAC選択部44で選択されたDMACは、コマンド内容に応じたデータ転送処理を行う。ここでは、「転送種別」が「圧縮」であり、「入力データアドレス」が「XXXXXX」であり、圧縮伸長用DMAC45が選択されたので、DMAC選択部44は、主記憶メモリ24のアドレスXXXXXXのデータを圧縮伸長用DMAC45に転送し、そのデータを圧縮させる。
(8) 圧縮伸長用DMAC45は、転送されてきたデータを圧縮し、データ圧縮の実行結果をDMAC選択部44に送信する。実行結果には、例えば、正常に圧縮が行われた旨と、圧縮により得られた圧縮データとが含まれる。
(9) DMAC選択部44は、圧縮伸長用DMAC45から受信した実行結果をコマンド制御部43に送信する。
(10) コマンド制御部43は、DMAC選択部44から受信した実行結果を主記憶メモリ24に書き込む。
(11) CPU21は、主記憶メモリ24の実行結果の領域をポーリングし、圧縮伸長器32のコマンド制御部43により書き込まれた実行結果を取得する。実行結果には、例えば、正常に圧縮が行われた旨と、圧縮により得られた圧縮データとが含まれる。
(12) CPU21は、例えばポインタを更新することにより、コマンドが完了したことを圧縮伸長器32のコマンド制御部43に通知する。
図9は、圧縮モードにおける圧縮伸長用DMACの動作を示すシーケンス図である。
(1)~(2) コマンド制御部43がMRdコマンドを発行しCpl_Dataを受信してコマンド内容を取得し、そのコマンド内容を圧縮伸長用DMAC45のデータ受信部51の受信バッファ76に書き込む(図6(3)~(6)参照)。受信バッファ76に書き込まれるコマンド内容には、圧縮の対象となる平文データが含まれている。
(3) 圧縮伸長用DMAC45では、受信バッファ76に書き込まれた平文データが、分配部52により、複数ある圧縮伸長制御部53のうちいずれかひとつに送信される。このとき、分配部52は、各圧縮伸長制御部53の状態を管理しており、その状態に基づいて平文データを送信する圧縮伸長制御部53を選択する。
図10は、分配先管理テーブルの一例を示す図である。分配先管理テーブル102は、分配部52が圧縮伸長制御部53の状態を管理するためのテーブルである。分配先管理テーブル102には、各圧縮伸長制御部53のそれぞれが動作可能な状態であるかあるいは動作不可の状態であるかが設定されている。
図10を参照すると、分配先管理テーブル102には、圧縮伸長制御部53の識別番号(#)と、当該圧縮伸長制御部53の状態とが対応付けて記録されている。“YES”は動作可能な状態を示し、“NO”は動作不可の状態を示す。圧縮伸長制御部53は、データの分配を受け付けることが可能であれば動作可能な状態である。また、圧縮伸長制御部53は、既に分配されたデータに対する圧縮および/または伸長の動作を実行中であれば動作不可の状態となる。
分配部52は、分配先管理テーブル102を参照し、“YES”の状態の圧縮伸長制御部53を分配先として選択し、平文データを送信する。分配先の圧縮伸長制御部53では、CRC生成部71が平文データに対するCRC符号を生成し、圧縮回路72が平文データを圧縮し圧縮データを生成する。
(4) CRC生成部71は、生成したCRC符号を中継バッファ73に格納する。
(5) 圧縮回路72は、生成した圧縮データを中継バッファ73に格納する。
(6) 続いて、伸長回路74は、中継バッファ73に格納されている圧縮データを取得して伸長して平文データを生成し、CRC生成比較部75に送信する。CRC生成比較部75は、伸長回路74から受信した平文データのCRC符号を生成する。
(7) 更に、CRC生成比較部75は、中継バッファ73からCRC生成部71が元の平文データから生成したCRC符号を取得し、そのCRC符号と、自身で伸長回路74から受信した圧縮および伸長を経た平文データから生成したCRC符号とを比較する。
(8) CRC生成比較部75における比較で2つのCRC符号が一致すると、集約部54による調停を経て、中継バッファ73に格納されている圧縮データがデータ送信部55に送信される。
集約部54は、複数の圧縮伸長制御部53からのデータ送信の要求の有無を管理し、要求のある圧縮伸長制御部53をひとつずつ選択してデータをデータ送信部55に送信する。
図11は、集約部リクエスト管理テーブルの一例を示す図である。集約部リクエスト管理テーブル103は、集約部54が圧縮伸長制御部53によるデータ送信のリクエストの有無を管理するためのテーブルである。集約部リクエスト管理テーブル103には、各圧縮伸長制御部53のそれぞれについてデータ送信のリクエストを行っている状態であるか否かが設定されている。
図11を参照すると、集約部リクエスト管理テーブル103には、圧縮伸長制御部53の識別番号(#)と、当該圧縮伸長制御部53についてリクエスト中か否かの状態とが対応付けて記録されている。“YES”はリクエスト中を示し、“NO”はリクエスト中でないことを示す。圧縮伸長制御部53は、データの圧縮あるいは伸長を行って送信するデータを生成すると、データ送信のリクエストを発行する。リクエストしたデータが集約部54による調停を経て送信バッファ77に格納されると、そのリクエストは終了する。
集約部54は、集約部リクエスト管理テーブル103を参照し、“YES”の状態の圧縮伸長制御部53をひとつずつ選択し、順次、データをデータ送信部55に送信する。データ送信部55では圧縮データは送信バッファ77に格納される。
(9) データ送信部55は、MWr_Cmdを発行し、送信バッファ77に格納された圧縮データを主記憶メモリ24に書き込む。
図12は、伸長モードにおける圧縮伸長用DMACの内部動作を示すシーケンス図である。
(1)~(2) コマンド制御部43がMRdコマンドを発行しCpl_Dataを受信してコマンド内容を取得し、DMAC選択部44が、そのコマンド内容を、DMAC選択処理により選択したDMAC(ここでは圧縮伸長用DMAC45)のデータ受信部51の受信バッファ76に書き込む(図6(3)~(6)参照)。受信バッファ76に書き込まれるコマンド内容には、伸長の対象となる圧縮データと、その圧縮データの元の平文データに対するCRC符号とが含まれている。
(3) 圧縮伸長用DMAC45では、受信バッファ76に書き込まれた圧縮データが、分配部52により、複数ある圧縮伸長制御部53のうちいずれかひとつに送信される。このとき、分配部52は、各圧縮伸長制御部53の状態を管理しており、その状態に基づいて圧縮データを送信する圧縮伸長制御部53を選択する。圧縮データは圧縮伸長制御部53の中継バッファ73に格納される。
(4) 続いて、伸長回路74は、中継バッファ73に格納されている圧縮データを取得して伸長して平文データを生成し、CRC生成比較部75に送信する。CRC生成比較部75は、伸長回路74から受信した平文データのCRC符号を生成する。
更に、CRC生成比較部75は、元の圧縮データと共に受信されたCRC符号を中継バッファ73から取得し、そのCRC符号と、自身で伸長回路74から受信した平文データから生成したCRC符号とを比較する。
(5) CRC生成比較部75における比較で2つのCRC符号が一致すると、集約部54による調停を経て、中継バッファ73に格納されている平文データがデータ送信部55に送信される。集約部54は、複数の圧縮伸長制御部53からのデータ送信の要求の有無を管理し、要求のある圧縮伸長制御部53をひとつずつ選択してデータをデータ送信部55に送信する。データ送信部55では平文データは送信バッファ77に格納される。
(6) データ送信部55は、MWr_Cmdを発行し、送信バッファ77に格納された平文データを主記憶メモリ24に書き込む。
図13は、伸長専用DMACの内部動作を示すシーケンス図である。
(1)~(2) コマンド制御部43がMRdコマンドを発行しCpl_Dataを受信してコマンド内容を取得し、DMAC選択部44が、そのコマンド内容を、DMAC選択処理により選択したDMAC(ここでは伸長専用DMAC46)のデータ受信部61の受信バッファ86に書き込む。受信バッファ76に書き込まれるコマンド内容には、伸長の対象となる圧縮データと、その圧縮データの元の平文データに対するCRC符号とが含まれている。
(3) 伸長専用DMAC46では、受信バッファ86に書き込まれた圧縮データが、分配部62により、複数ある伸長制御部63のうちいずれかひとつに送信される。このとき、分配部62は、各伸長制御部63の状態を管理しており、その状態に基づいて圧縮データを送信する伸長制御部63を選択する。圧縮データは伸長制御部63の中継バッファ83に格納される。
(4) 続いて、伸長回路84は、中継バッファ83に格納されている圧縮データを取得して伸長して平文データを生成し、CRC生成比較部85に送信する。CRC生成比較部85は、伸長回路84から受信した平文データのCRC符号を生成する。
更に、CRC生成比較部85は、元の圧縮データと共に受信されたCRC符号を中継バッファ83から取得し、そのCRC符号と、自身で伸長回路84から受信した平文データから生成したCRC符号とを比較する。
(5) CRC生成比較部85における比較で2つのCRC符号が一致すると、集約部64による調停を経て、中継バッファ83に格納されている平文データがデータ送信部65に送信される。集約部64は、複数の伸長制御部63からのデータ送信の要求の有無を管理し、要求のある伸長制御部63をひとつずつ選択してデータをデータ送信部65に送信する。データ送信部65では平文データは送信バッファ87に格納される。
(6) データ送信部65は、MWr_Cmdを発行し、送信バッファ87に格納された平文データを主記憶メモリ24に書き込む。
上述した実施形態は、本発明の説明のための例示であり、本発明の範囲をそれらの実施形態にのみ限定する趣旨ではない。当業者は、本発明の範囲を逸脱することなしに、他の様々な態様で本発明を実施することができる。
また、上述した実施形態には以下に示す事項が含まれている。ただし、本実施形態に含まれる事項が以下に示すものだけに限定されることはない。
(事項1)
平文のデータの圧縮および圧縮されたデータの伸長を行う圧縮伸長装置であって、
平文のデータに対する誤り検出符号を生成する誤り検出符号生成部と、
平文のデータを圧縮する圧縮回路と、
圧縮されたデータを伸長する伸長回路と、
平文のデータに対する誤り検出符号を生成して他の誤り検出符号と比較する比較部と、
を有し、
入力平文データを入力とし、該入力平文データを圧縮する圧縮モードにおいて、
前記誤り検出符号生成部が、前記入力平文データに対する誤り検出符号である第1符号を生成し、前記圧縮回路が、前記入力平文データを圧縮した圧縮データを生成し、前記伸長回路が、前記圧縮データを伸長した復元平文データを生成し、前記比較部が、前記復元平文データに対する誤り検出符号である第2符号を生成して前記第1符号と比較し、前記第1符号と前記第2符号とが一致したら前記圧縮データと前記第1符号または前記第2符号とを出力し、
入力圧縮データと前記入力圧縮データの元の平文データに対する誤り検出符号である入力符号とを入力とし、前記入力圧縮データを伸長する伸長モードにおいて、
前記伸長回路が、前記入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、前記入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する、
圧縮伸長装置。
(事項2)
事項1に記載の圧縮伸長装置において、
前記誤り検出符号生成部、前記圧縮回路、前記伸長回路、および前記比較部をそれぞれに備えた複数の圧縮伸長制御部と、
前記複数の圧縮伸長制御部の状態を管理し、入力するデータ圧縮の要求を前記状態に基づいていずれかの圧縮伸長制御部に割り当てる分配部と、
前記複数の圧縮伸長制御部の出力を調停し、ひとつずつ排他的に出力する集約部と、を有する。
(事項3)
事項1に記載の圧縮伸長装置において、
前記誤り検出符号生成部、前記圧縮回路、前記伸長回路、および前記比較部を備えた圧縮伸長制御部と、
前記伸長回路および前記比較部を備え、前記伸長回路が、入力された圧縮データである入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、入力された誤り検出符号である入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する、伸長制御部と、
データ圧縮またはデータ伸長の要求を受けると、該要求を前記圧縮伸長制御部または前記伸長制御部に割り当てる選択部と、
を有し、
前記選択部は、
データ圧縮の要求を受けると該要求を前記圧縮伸長制御部に割り当て、
データ伸長の要求を受けると、前記伸長制御部が受付可能であれば該要求を前記伸長制御部に割り当て、前記伸長制御部が受付不可であれば該要求を前記圧縮伸長制御部に割り当てる。
(事項4)
事項3に記載の圧縮伸長装置において、
前記伸長制御部における前記伸長回路および前記比較部が、前記圧縮伸長制御部における前記伸長回路および前記比較部とそれぞれ共通の回路を含んで構成される。
(事項5)
事項4に記載の圧縮伸長装置において、
前記伸長制御部と前記圧縮伸長制御部がそれぞれプログラマブル論理回路部品で構成されている。
(事項6)
事項1に記載の圧縮伸長装置と、
データ格納装置と、
主記憶装置と、
処理装置と、を有し、
データの書き込み要求を受けると、
前記処理装置は、前記書き込み要求における書き込み対象データを前記主記憶装置に記録し、前記圧縮伸長装置に前記書き込み対象データを圧縮することを要求し、
前記圧縮伸長装置は、前記主記憶装置から前記書き込み対象データを取得し、該書き込み対象データを圧縮した圧縮データと前記書き込み対象データに対する誤り検出符号とを前記主記憶装置に書き戻し、
前記処理装置は、前記主記憶装置に記録されている前記圧縮データと前記誤り検出符号とを前記データ格納装置に格納する、
データの読み出し要求を受けると、
前記処理装置は、前記読み出し要求における読み出し対象データの圧縮データおよび誤り検出符号を前記データ格納装置から読み出して前記主記憶装置に記録し、前記圧縮伸長装置に前記圧縮データを伸長することを要求し、
前記圧縮伸長装置は、前記主記憶装置から前記圧縮データを取得し、該圧縮データを伸長した平文データを前記主記憶装置に書き戻し、
前記処理装置は、前記主記憶装置に記録されている前記平文データを出力する、
ストレージシステム。
(事項7)
平文のデータを圧縮する圧縮回路と、圧縮されたデータを伸長する伸長回路とを用いて、平文のデータの圧縮および圧縮されたデータの伸長を行うための圧縮伸長方法であって、
入力平文データを入力とし、該入力平文データを圧縮する圧縮モードにおいて、
前記入力平文データに対する誤り検出符号である第1符号を生成し、
前記圧縮回路に、前記入力平文データを圧縮した圧縮データを生成させ、
前記伸長回路に、前記圧縮データを伸長した復元平文データを生成させ、
前記復元平文データに対する誤り検出符号である第2符号を生成して前記第1符号と比較し、
前記第1符号と前記第2符号とが一致したら前記圧縮データと前記第1符号または前記第2符号とを出力し、
入力圧縮データと前記入力圧縮データの元の平文データに対する誤り検出符号である入力符号とを入力とし、前記入力圧縮データを伸長する伸長モードにおいて、
前記伸長回路に、前記入力圧縮データを伸長した平文データを生成させ、
前記平文データに対する誤り検出符号である第3符号を生成して、前記入力符号と比較し、
前記入力符号と前記第3符号とが一致したら前記平文データを出力する、
圧縮伸長方法。
10…ストレージシステム、11…ストレージコントローラ、12…ドライブ、13…内蔵ドライブ、21…CPU、22…PCIeSW、23…PCIeSW、24…主記憶メモリ、25…ホストコマンド制御部、26…ドライブ制御部、27…圧縮伸長器制御部、28…コマンド実行結果格納領域、29…データ格納領域、30…ホストインタフェース、31…バックエンドインタフェース、32…圧縮伸長器、41…PCIe部、42…スイッチ部、43…コマンド制御部、44…DMAC選択部、45…圧縮伸長用DMAC、46…伸長専用DMAC、51…データ受信部、52…分配部、53…圧縮伸長制御部、54…集約部、55…データ送信部、61…データ受信部、62…分配部、63…伸長制御部、64…集約部、65…データ送信部、71…CRC生成部、72…圧縮回路、73…中継バッファ、74…伸長回路、75…CRC生成比較部、76…受信バッファ、77…送信バッファ、83…中継バッファ、84…伸長回路、85…CRC生成比較部、86…受信バッファ、87…送信バッファ、101…コマンド内容、102…分配先管理テーブル、103…集約部リクエスト管理テーブル

Claims (5)

  1. 平文のデータの圧縮および圧縮されたデータの伸長を行う圧縮伸長装置であって、
    平文のデータに対する誤り検出符号を生成する誤り検出符号生成部と、平文のデータを圧縮する圧縮回路と、圧縮されたデータを伸長する伸長回路と、平文のデータに対する誤り検出符号を生成して他の誤り検出符号と比較する比較部と、を有し、入力平文データを入力とし、該入力平文データを圧縮する圧縮モードにおいて、前記誤り検出符号生成部が、前記入力平文データに対する誤り検出符号である第1符号を生成し、前記圧縮回路が、前記入力平文データを圧縮した圧縮データを生成し、前記伸長回路が、前記圧縮データを伸長した復元平文データを生成し、前記比較部が、前記復元平文データに対する誤り検出符号である第2符号を生成して前記第1符号と比較し、前記第1符号と前記第2符号とが一致したら前記圧縮データと前記第1符号または前記第2符号とを出力し、入力圧縮データと前記入力圧縮データの元の平文データに対する誤り検出符号である入力符号とを入力とし、前記入力圧縮データを伸長する伸長モードにおいて、前記伸長回路が、前記入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、前記入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する圧縮伸長制御部と、
    前記伸長回路および前記比較部を備え、前記伸長回路が、入力された圧縮データである入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、入力された誤り検出符号である入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する、伸長制御部と、
    データ圧縮またはデータ伸長の要求を受けると、該要求を前記圧縮伸長制御部または前記伸長制御部に割り当てる選択部と、
    を有し、
    前記選択部は、
    データ圧縮の要求を受けると該要求を前記圧縮伸長制御部に割り当て、
    データ伸長の要求を受けると、前記伸長制御部が受付可能であれば該要求を前記伸長制御部に割り当て、前記伸長制御部が受付不可であれば該要求を前記圧縮伸長制御部に割り当てる
    縮伸長装置。
  2. 前記伸長制御部における前記伸長回路および前記比較部が、前記圧縮伸長制御部における前記伸長回路および前記比較部とそれぞれ共通の回路を含んで構成される、請求項に記載の圧縮伸長装置。
  3. 前記伸長制御部と前記圧縮伸長制御部がそれぞれプログラマブル論理回路部品で構成されている、
    請求項に記載の圧縮伸長装置。
  4. 請求項1に記載の圧縮伸長装置と、
    データ格納装置と、
    主記憶装置と、
    処理装置と、を有し、
    データの書き込み要求を受けると、
    前記処理装置は、前記書き込み要求における書き込み対象データを前記主記憶装置に記録し、前記圧縮伸長装置に前記書き込み対象データを圧縮することを要求し、
    前記圧縮伸長装置は、前記主記憶装置から前記書き込み対象データを取得し、該書き込み対象データを圧縮した圧縮データと前記書き込み対象データに対する誤り検出符号とを前記主記憶装置に書き戻し、
    前記処理装置は、前記主記憶装置に記録されている前記圧縮データと前記誤り検出符号とを前記データ格納装置に格納する、
    データの読み出し要求を受けると、
    前記処理装置は、前記読み出し要求における読み出し対象データの圧縮データおよび誤り検出符号を前記データ格納装置から読み出して前記主記憶装置に記録し、前記圧縮伸長装置に前記圧縮データを伸長することを要求し、
    前記圧縮伸長装置は、前記主記憶装置から前記圧縮データを取得し、該圧縮データを伸長した平文データを前記主記憶装置に書き戻し、
    前記処理装置は、前記主記憶装置に記録されている前記平文データを出力する、
    ストレージシステム。
  5. 平文のデータに対する誤り検出符号を生成する誤り検出符号生成部と、平文のデータを圧縮する圧縮回路と、圧縮されたデータを伸長する伸長回路と、平文のデータに対する誤り検出符号を生成して他の誤り検出符号と比較する比較部と、を有し、入力平文データを入力とし、該入力平文データを圧縮する圧縮モードにおいて、前記誤り検出符号生成部が、前記入力平文データに対する誤り検出符号である第1符号を生成し、前記圧縮回路が、前記入力平文データを圧縮した圧縮データを生成し、前記伸長回路が、前記圧縮データを伸長した復元平文データを生成し、前記比較部が、前記復元平文データに対する誤り検出符号である第2符号を生成して前記第1符号と比較し、前記第1符号と前記第2符号とが一致したら前記圧縮データと前記第1符号または前記第2符号とを出力し、入力圧縮データと前記入力圧縮データの元の平文データに対する誤り検出符号である入力符号とを入力とし、前記入力圧縮データを伸長する伸長モードにおいて、前記伸長回路が、前記入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、前記入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する圧縮伸長制御部と、
    前記伸長回路および前記比較部を備え、前記伸長回路が、入力された圧縮データである入力圧縮データを伸長した平文データを生成し、前記比較部が、前記平文データに対する誤り検出符号である第3符号を生成して、入力された誤り検出符号である入力符号と比較し、前記入力符号と前記第3符号とが一致したら前記平文データを出力する、伸長制御部と、
    を用いて、平文のデータの圧縮および圧縮されたデータの伸長を行うための圧縮伸長方法であって、
    データ圧縮の要求を受けると該要求を前記圧縮伸長制御部に割り当て、
    データ伸長の要求を受けると、前記伸長制御部が受付可能であれば該要求を前記伸長制御部に割り当て、前記伸長制御部が受付不可であれば該要求を前記圧縮伸長制御部に割り当てる、
    圧縮伸長方法。
JP2022145303A 2022-09-13 2022-09-13 圧縮伸長装置、ストレージシステム、および圧縮伸長方法 Active JP7493001B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022145303A JP7493001B2 (ja) 2022-09-13 2022-09-13 圧縮伸長装置、ストレージシステム、および圧縮伸長方法
US18/125,188 US20240088919A1 (en) 2022-09-13 2023-03-23 Compression/decompression apparatus, storage system, and compression/decompression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022145303A JP7493001B2 (ja) 2022-09-13 2022-09-13 圧縮伸長装置、ストレージシステム、および圧縮伸長方法

Publications (2)

Publication Number Publication Date
JP2024040750A JP2024040750A (ja) 2024-03-26
JP7493001B2 true JP7493001B2 (ja) 2024-05-30

Family

ID=90140742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022145303A Active JP7493001B2 (ja) 2022-09-13 2022-09-13 圧縮伸長装置、ストレージシステム、および圧縮伸長方法

Country Status (2)

Country Link
US (1) US20240088919A1 (ja)
JP (1) JP7493001B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043359A1 (fr) 1997-03-24 1998-10-01 Advantest Corporation Procede et dispositif de compression et de decompression de configuration binaire
JP2006100973A (ja) 2004-09-28 2006-04-13 Nomura Research Institute Ltd データ圧縮装置、及びデータ伸長装置
JP2008252163A (ja) 2007-03-29 2008-10-16 Kyocera Mita Corp データ圧縮装置、データ伸張装置、及び情報処理装置
JP2011029817A (ja) 2009-07-23 2011-02-10 Toshiba Corp 圧縮伸長装置
JP2022070104A (ja) 2020-10-26 2022-05-12 株式会社日立製作所 データ圧縮装置及びデータ圧縮方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043359A1 (fr) 1997-03-24 1998-10-01 Advantest Corporation Procede et dispositif de compression et de decompression de configuration binaire
JP2006100973A (ja) 2004-09-28 2006-04-13 Nomura Research Institute Ltd データ圧縮装置、及びデータ伸長装置
JP2008252163A (ja) 2007-03-29 2008-10-16 Kyocera Mita Corp データ圧縮装置、データ伸張装置、及び情報処理装置
JP2011029817A (ja) 2009-07-23 2011-02-10 Toshiba Corp 圧縮伸長装置
JP2022070104A (ja) 2020-10-26 2022-05-12 株式会社日立製作所 データ圧縮装置及びデータ圧縮方法

Also Published As

Publication number Publication date
JP2024040750A (ja) 2024-03-26
US20240088919A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
CN110770710B (zh) 用于控制数据加速的装置和方法
CN100580636C (zh) 网络数据存储相关操作
JPH0784936A (ja) I/oサブシステム及びi/oサブシステムにおける排他制御、データ記憶、メモリイニシャライズ方法
CN106648955B (zh) 压缩方法及相关装置
US20080222500A1 (en) Data relay apparatus, data relay method and data relay integrated circuit
US20150278018A1 (en) Distributed storage system and method
JP7493001B2 (ja) 圧縮伸長装置、ストレージシステム、および圧縮伸長方法
US8150670B2 (en) Simulator and simulation method
US20110154165A1 (en) Storage apparatus and data transfer method
US20230136735A1 (en) Storage system and control method thereof
US11687261B2 (en) Semiconductor device and a method for controlling accessing data
US20130091304A1 (en) Communication device, method of controlling communication device, and information processing system
JP2000029636A (ja) I/oサブシステム及びi/oサブシステムにおけるデ―タ記憶、メモリイニシャライズ方法
JP6891603B2 (ja) バックアップシステム、ストレージ装置、データ転送方法及びプログラム
TWI790506B (zh) 開發介面系統與在開發介面進行大量資料傳輸方法
JP2019159437A (ja) 情報処理装置、転送制御方法および転送制御プログラム
US20240184460A1 (en) Compression-expansion control apparatus, storage system, and compression-expansion control method
US20240160484A1 (en) Storage system supporting offloading function and operating method thereof
WO2022074858A1 (ja) メモリ制御装置および制御方法
WO2016170673A1 (ja) 計算機システム、及び、メモリモジュール
JP3146197B2 (ja) データ転送装置及び記憶装置
JPH08147251A (ja) 並列計算機
JP2000339842A (ja) 磁気テープ制御装置
JP2021166029A (ja) ストレージ装置
JP2023145704A (ja) ストレージシステム及びストレージシステムのデータ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520

R150 Certificate of patent or registration of utility model

Ref document number: 7493001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150