JP7492902B2 - 異常検知機能付き高圧出力回路および高圧出力の異常検知方法 - Google Patents

異常検知機能付き高圧出力回路および高圧出力の異常検知方法 Download PDF

Info

Publication number
JP7492902B2
JP7492902B2 JP2020185871A JP2020185871A JP7492902B2 JP 7492902 B2 JP7492902 B2 JP 7492902B2 JP 2020185871 A JP2020185871 A JP 2020185871A JP 2020185871 A JP2020185871 A JP 2020185871A JP 7492902 B2 JP7492902 B2 JP 7492902B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
current
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020185871A
Other languages
English (en)
Other versions
JP2022075217A (ja
Inventor
輝 簑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2020185871A priority Critical patent/JP7492902B2/ja
Publication of JP2022075217A publication Critical patent/JP2022075217A/ja
Application granted granted Critical
Publication of JP7492902B2 publication Critical patent/JP7492902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、異常検知機能付きの高圧出力回路および高圧出力の異常検知方法に関し、より詳細には、電子写真プロセスの帯電、転写等に使用される、異常検知回路を備えた高圧出力回路および異常検知方法に関する。高圧出力回路の負荷オープンおよび回路故障により高圧電流が流れない出力停止状態を検知する異常検知回路である。
トナーを用いて画像を生成する電子写真プロセスにおいて、帯電したトナーの挙動を制御するための電圧を得るために高圧出力回路が用いられている。この用途の高圧出力回路は、一般に数kV~十kV超程度の高い電圧を発生させるが、それによって流れる負荷電流は100μA以下(数μA~数十μA程度)の微小なものである。
高圧出力回路またはそれに接続される放電器や導電性ローラ等の負荷に異常が発生すると、画像が生成されなかったり不良となったりする。印刷装置の本質的な機能に係る障害であり迅速な対応が求められる。
そこで、迅速な原因究明を実現するために、高圧出力回路に異常検知の機能を持たせることが多い。画像が生成されなかったり不良となったりする原因は他にもあり得るので、他の原因との切り分けを行って迅速かつ的確な対応を実現するためである。
従来、高圧出力の異常状態(負荷開放や回路故障による高圧出力停止)の検知は、高圧出力回路からの出力電圧をモニターすることにより行うことが多い。
図4は、異常検出回路を備えた、従来の高圧出力回路の構成の一例を示す回路図である。図4に示す従来の高圧出力回路200で、鎖線で囲まれたグレーの領域は、数kV~十kV超程度の高電圧を扱う高圧部である。一般に、電力設備等の分野では直流で750V以上の電圧は高圧(高電圧)に区分される。750V未満の電圧は低圧(定電圧)に区分される。図4で、高圧部以外の部分は、低圧部といえるが、図4に示す低圧部は、好ましくは所謂2次回路で、交流については尖頭電圧が42.4V以下、直流については60V以下の電圧を扱う回路である。高電圧は、高圧部202から高圧トランスT204を介した1次側にあるトランジスタQ206のスイッチング動作によって生成される。即ち、一方が低圧の電源電圧VDDに接続され他方がトランジスタQ206に接続された高圧トランスT204の1次側巻線に、トランジスタQ206をスイッチングさせて電流を流すと、高圧トランスT204の2次側巻線およびそれに接続された高圧部202に高電圧が発生する。
トランジスタQ206のスイッチング動作に係るオンおよびオフは、スイッチング制御回路208が制御する。スイッチング制御回路208の入力部分には差動アンプ210が配置されており、差動アンプ210の片側の入力端子は基準電圧Vrefに接続されている。基準電圧Vrefは、一定の大きさの電圧であって一例でその大きさは2.5Vである。
差動アンプ210の他方の入力端子は、高圧出力回路200が正常に動作している状態でバーチャルショートによって基準電圧Vrefと同じ電圧(2.5V)である。図4に実太い線で示す箇所の電圧Vは、バーチャルショートによって通常はVrefと同じ2.5Vに維持される。
前記他方の入力端子は、抵抗を介して異なる基準電圧Vrefに接続されている。基準電圧Vref0は、一定の大きさの電圧であって一例でその大きさは5Vである。従って、通常は、基準電圧Vrefから太い線で示す電圧Vの箇所へ、一定の電流Iが流れる。
また、差動アンプ210の他方の入力端子は、抵抗を介して出力アナログ命令に接続されている。出力アナログ命令は、可変の電圧Vであって、一例でその大きさは0~5Vの電圧をとる。出力アナログ命令がとる電圧Vの大きさは、高圧部202から出力させるべき目標の電流または電圧の大きさに対応する。高圧出力回路200が定電流型の場合は、出力アナログ命令の電圧Vに応じた大きさの出力電流Ioutを外部の負荷240に流すようにスイッチング制御回路208がトランジスタQ206のスイッチングを制御する。なお、図4では高圧出力回路200が定電流型としている。
高圧出力回路200が定電圧型の場合は、出力アナログ命令の電圧Vに応じた大きさの出力電圧Voutを負荷240に印加するようにスイッチング制御回路208がトランジスタQ206のスイッチングを制御する。
図4において、出力アナログ命令の電圧Vが基準電圧Vrefよりも小さい場合、即ち、Vが0V以上、5V未満の場合は、基準電圧Vrefからの電流Iの少なくとも一部が、抵抗を介して出力アナログ命令へ流れる。図4ではこの電流をIで示している。Vが5Vの場合、電流Iはゼロである。
基準電圧Vrefからの電流Iのうち、出力アナログ命令へ流れる電流Iを除く分は、図4に電流Iで示す経路を経て高圧部へ流れる。差動アンプ210の入力端子は高抵抗で、電流は実質的に流入しない。
スイッチング制御回路208は、電流Iの大きさに応じた大きさの電流Ioutを負荷240に流すようにトランジスタQ206のスイッチング、言い換えると出力電圧Voutの大きさを制御するともいえる。
このような従来の高圧出力回路200において、異常状態の検知は、高圧出力回路200の出力電圧Voutをモニターし、正常動作の範囲を超えるか、あるいは正常動作の範囲を下回ると異常状態と検知している。
図4に従来の異常検知回路の具体的な構成を示している。出力電圧Voutを所定の値と比較するために、高圧出力回路200の出力側の負荷240と並列に抵抗R212、(ダイオードD214)、抵抗R216およびR218を直列接続した電圧検知回路を設ける。抵抗R212とR216の間の電圧をV、抵抗R216とR218の間の電圧をVとしている。電圧VおよびVは、分圧比が異なるが何れも出力電圧Voutが分圧された電圧である。なお、異常検知回路の抵抗R212、R216およびR218に流れる電流は、負荷240に流れる電流に比べて十分小さくなるように設定する必要がある。そうしなければ、変動する負荷240に対して高精度の定電流制御が実現できない。
図4に示すように異常検知回路は、電圧Vを、コンパレータIC220を用いて基準電圧Vrefと比較し、電圧Vを、別のコンパレータIC222を用いて基準電圧Vrefと比較する。
出力電圧Voutがゼロでない限り、電圧VとVは、分圧比の関係からV>Vの関係にある。それに対応して基準電圧の大きさは、Vref<Vrefに設定されている。
正常な(通常動作の)状態では、Vref≦V<V≦Vrefの関係にあり、従って、コンパレータIC220およびIC222の出力は何れもHiレベルである。よって、正常時に出力端のトランジスタQ224はオン状態、異常検知信号SalertはLoレベルである。
異常状態は、Vref>Vの状態になるか、またはV>Vrefの状態になる場合である。何れかの状態になると、トランジスタQ224がオフ状態になる。その結果、異常検知信号Salertは、異常を示すHiレベルになる。
高圧出力回路200の回路基板が故障して出力電圧Voutがゼロの状態になると、電圧VとVもゼロになる。従って、上述のVref>Vの状態が検知される。その結果、異常検知信号Salertは、異常を示すHiレベルになる。
また、負荷がオープンの状態になると、負荷に目標とする大きさの出力電流Ioutを流そうとして出力電圧Voutが上昇する。従って、正常動作範囲を超えた上述のV>Vrefの状態が検知される。その結果、異常検知信号Salertは、異常を示すHiレベルになる。
高圧出力回路の異常検知に関して、その他の技術も知られている。
例えば、出力量を検知する手段(出力量検知手段)として出力電流を検知する出力量検知1と出力電圧を検知する出力検知2を備えた高圧電源装置である。例えば、電圧制御モードの場合、出力量検知手段(出力検知2)で検知された出力電圧を、相当する検知電圧に変換する。そして、変換された電圧と出力目標値のデータをアナログ電圧に変換した基準電圧(目標の出力電圧)とをコンパレータで比較する。比較結果の信号を、PWMパルスを生成するPWMパルス生成手段に送り、出力目標値に応じた出力量(出力電圧)を得るように制御する。
さらに、異常検知を実施する場合、前記基準電圧を、目標の出力電圧から出力電流が異常な場合に発生する出力電流相当に切り替えて設定する。そして、出力量検知1で検知された出力電流を、相当する検知電圧に変換し、切り替えた基準電圧と前記コンパレータで比較する。コンパレータの出力結果が異常を示す場合は、高圧トランスの駆動パルスを停止させて高圧出力の保護を行う(例えば、特許文献1の従来技術の記載参照)。
特開2003-324950号公報
図4に示す従来の異常検知回路は、負荷の大きさ(抵抗値)が変動して大きくなった場合、定電流型では、大きな抵抗値の負荷に目標の電流Ioutを流そうとして出力電圧Voutを上昇させる結果、正常動作の範囲内であってもV>Vrefの状態となり、異常状態が検知されることがある。
逆に、負荷(抵抗値)が小さくなった場合、小さな抵抗値の負荷に目標の電流を流すために出力電圧Voutを抑制する結果、正常動作の範囲内であってもVref>Vの状態となり、異常状態が検知されることがある。
例えば、トナーを印刷用紙に転写する転写プロセスにおいて、高圧出力回路の負荷の抵抗値は、印刷用紙が転写部を通過しているときと、通過していないとき(印刷用紙が通過する前後のタイミング)ときで、負荷抵抗の大きさが変動する。さらに、印刷用紙の種類、転写を行う際の気温や湿度等の周囲環境、印刷用紙の吸湿状態等によっても負荷抵抗の大きさが変動し、また、目標とする電流の大きさも変動する。すべての条件かで誤った異常検知を避けて異常状態を検知できるような基準電圧VrefおよびVrefを設定することは容易でない。
定電圧型の場合は、負荷がオープンの状態になっても目標の出力電圧Voutを出力する制御がなされる。よって、出力電圧Voutをモニターしても、外部の負荷がオープンの状態になっていることを検知することができない。
また、特許文献1のもののように出力電流を相当する電圧に変換して基準電圧と比較することで異常検知を行うことも考えられる。しかし、特許文献1には、出力電流を検出する回路の具体的な構成までは記載されていない。一般的な電流検知回路は、電流路にシャント抵抗を挿入し電流の大きさに応じてその両端に発生する電位差を検出するものである。しかし、上述したように高圧出力回路は負荷電流が微小であり、ある程度大きな抵抗値のシャント抵抗を用いなければ十分な電位差が得られず、高い精度の異常検知が実現できない。
図4に示す高圧出力回路においては、電流Iの電流路にシャント抵抗を挿入することになるが、出力電流Ioutの設定範囲が広いと、シャント抵抗の両端に発生する電位差が大きくなり過ぎて正常なフィードパック制御ができなくなる場合が生じる。
この発明は、以上のような事情を考慮してなされたものであって、高圧出力回路の出力停止および負荷オープン状態を単純な構成で検知しかつ高信頼度の検知を実現できる異常検知回路を提供するものである。
この発明は、高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備え、前記制御回路は、前記制御回路を流れる高圧出力電流相当の制御電流の大きさを非線形に検出する電流検出回路と、前記電流検出回路が検出する検出値に基づいて正常動作か異常動作かを判定する異常判定回路とを備え、前記電流検出回路は、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力し、前記異常判定回路は、前記検出値に基づいて前記制御電流の有無を判定し、正常動作か異常動作かを判定する、異常検知機能付き高圧出力回路を提供する。
また、異なる観点からこの発明は、高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備える高圧出力回路において、前記制御回路が、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力する電流検出回路を用いて、高圧出力電流相当の制御電流の大きさを検出するステップと、前記検出値に基づいて前記制御電流の有無を判定するステップと、前記制御電流の有無に対応して正常動作か異常動作かを判定するステップとを備える、高圧出力の異常検知方法を提供する。
この発明は、従来のように出力電流の相当量を検知することをせず、非線形に出力電流相当量の検出値を得、得られた検出値から出力電流相当量の有無を判定することにより異常検知を行うものである。得られた出力電流相当量の検出値に基づいて、出力電流が流れていると判断すれば正常動作とし、出力電流が流れていないと判断すれば、出力停止あるいは負荷オープンの異常状態とする。
この発明による高圧出力回路において、制御回路は、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力する電流検出回路により、制御回路を流れる高圧出力電流相当の制御電流の大きさを検出し、制御電流の有無を判定することにより異常検知を行うので、高圧出力回路の出力停止および負荷オープン状態を単純な構成で検知しかつ高信頼度の検知を実現できる。
この実施形態による、異常検出回路を備えた高圧出力回路の構成例を示す回路図である。 図1に示す高圧出力回路において、出力アナログ命令の電圧Vのレベルが異なる5段階をとる様子を示す説明図である。 図1に示す高圧出力回路において、出力電圧Voutの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。 図1に示す高圧出力回路において、出力電流Ioutの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。 図1に示す高圧出力回路において、電圧Vの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。 図1に示す高圧出力回路において、電圧Vの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。 異常検出回路を備えた、従来の高圧出力回路の構成の一例を示す回路図である。
以下、図面を用いてこの発明をさらに詳述する。なお、以下の説明は、すべての点で例示であって、この発明を限定するものと解されるべきではない。
(実施の形態1)
図1は、この実施形態による、異常検出回路を備えた高圧出力回路の構成例を示す回路図である。図1において、高圧トランスT104を含む高圧部102の部分は図4と共通している。
図4と同様に、スイッチング制御回路108は、電流Iの大きさに応じた大きさの電流Ioutを負荷140に流すようにトランジスタQ106のスイッチングを制御する。
差動アンプ110の入力端子にバーチャルショートの関係が成立するので、正常動作時の太い実線部分の電圧Vは、基準電圧Vrefに等しい。数値の一例は、2.5Vである。電流Iの大きさは、基準電圧Vrefから太い線で示す電圧Vの箇所へ流れる一定の電流Iから出力アナログ命令へ流れる電流Iを差し引いたものになる。基準電圧Vrefの数値の一例は、5Vである。出力アナログ命令の電圧Vの数値の一例は、0~5Vである。
電流Iの電流路に、抵抗R128とツェナーダイオードZD130が並列に接続されている。電流Iが流れると、抵抗R128の両端には電流Iの大きさに応じた電位差が生じるが、抵抗R128と並列にツェナーダイオードZD130が接続されているので、その電位差は電流Iが大きくなるとツェナーダイオードZD130のツェナー電圧Vで頭打ちになる。
図1で、ツェナーダイオードZD130のアノード側の電圧をVで示している。電流Iが流れると、カソード側の電圧Vよりもアノード側の電圧Vが低くなる。上述のように、
- V ≦ V
の関係にある。
電流Iが流れなければ、抵抗R128の両端に電位差が生じないので、V= V である。
異常検知回路は、コンパレータIC126を用いて電圧Vを基準電圧Vrefと比較する。基準電圧Vrefは、以下のように設定される。電流Iが流れない状態では電圧Vよりも低い。正常動作の電流Iが流れる場合、目標とする出力電流の範囲や負荷の変動を考慮した、電流Iがとり得る最小値であっても電圧Vより高い。これら両方の条件を満たす電圧値に電圧Vrefが設定される。
したがって、正常動作時は、電流Iが流れるので、電圧Vは基準電圧Vrefよりも低く、コンパレータIC126の出力はHiである。出力端のトランジスタQ124はオン状態、異常検知信号SalertはLoレベルである。
負荷オープンまたは高圧出力停止の異常状態では、電流Iが流れない。従って、電圧Vは基準電圧Vrefよりも高くなり、コンパレータIC126の出力はLoになる。出力端のトランジスタQ124はオフ状態、異常検知信号Salertは異常状態を示すHiレベルになる。
高圧出力回路100の動作を、波形例を示しながら説明する。
図2A~図2Cは、図1に示す高圧出力回路100の異なる出力目標値に対して、正常および異常時の出力電圧Voutおよび出力電流Ioutの例を示す説明図である。
図2Aは、出力アナログ命令の電圧Vのレベルが異なる5段階のVc1、Vc2、Vc3、Vc4、Vc5をとる様子を示す説明図である。Vc1はとり得る最小の目標電流値に対応する電圧、Vc5はとり得る最大の目標電流値に対応する電圧とする。
図2Bは、上述の5段階の出力アナログ命令電圧Vc1、Vc2、Vc3、Vc4、Vc5に対応する出力電圧Voutの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。また、図2Cは、上述の5段階の出力アナログ命令電圧Vc1、Vc2、Vc3、Vc4、Vc5に対応する出力電流Ioutの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。
正常時、負荷の変動がなければ、目標電流値が大きくなるとそれに比例して出力電圧Voutも大きくなる(図2B参照)。負荷が変動すると、それに応じて電圧は多少増減する。
出力電流Ioutは、負荷の変動によらず目標電流値が大きくなるとそれに比例して大きくなる(図2C参照)。最大の目標電流値のVc5に対応する出力電流Ioutの大きさは、80μAである。
負荷オープン時、出力電圧Voutを大きくしても出力電流Ioutが流れない。出力電圧Voutを取り得る最大値(10kV)まで上げても出力電流Ioutが目標電流値に達しないので、出力電圧Voutは最大値に達する(図2B参照)。出力電流Ioutはゼロである(図2C参照)。
出力停止時、出力電圧Voutはゼロである(図2B参照)。従って、出力電流Ioutもゼロである(図2C参照)。
図3Aおよび図3Bは、図2A~図2Cに対応する正常時、負荷オープン時および出力停止時における異常検知回路の状態を示す説明図である。
図3Aは、上述の5段階の出力アナログ命令電圧Vc1、Vc2、Vc3、Vc4、Vc5に対応する電圧Vの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。また、図3Bは、上述の5段階の出力アナログ命令電圧Vc1、Vc2、Vc3、Vc4、Vc5に対応する電圧Vの正常時、負荷オープン時および出力停止時のレベルを示す説明図である。
正常時、電圧Vは、差動アンプ110の他方の入力端子とバーチャルショートの関係が成立するので基準電圧Vrefに等しい一定電圧(2.5V)である(図3A参照)。そして、電圧Vは、電流Iが微小な段階(出力アナログ命令の電圧VがVc1、Vc2に対応)では電圧Vとの差がツェナーダイオードZD130のツェナー電圧VZD(2.2V)よりも低いが、電流Iがそれより大きな段階では、電圧Vとの差がツェナー電圧VZD(2.2V)に等しい。即ち、電圧Vよりもツェナー電圧VZDだけ低い電圧になる(図3B参照)。
それに対して、負荷オープン時および出力停止時、目標とする出力電流を流そうとしてスイッチング制御回路108は、出力電圧Voutを上げるが、高圧部の回路の故障又は負荷140がオープン状態になっているために、最大値まで出力電圧Voutを上げても目標とする出力電流に達しない。そのため、スイッチング制御回路108は線形動作域を外れ、電圧Vは図3Aに示すように基準電圧Vrefよりも高くなる。しかし、それでも出力電流Ioutは流れず、電流Iもほとんど流れない。
電流Iが流れないと、抵抗R128の両端に電位差が発生しないので、電圧Vは電圧Vにほぼ等しくなる(図3B参照)。
基準電圧Vrefは、正常時と異常時(負荷オープン時および出力停止時)に電圧Vがとる値の違いを比較判断できるレベルに設定される。数値の一例は0.8Vである(図3B参照)。
なお、抵抗R128およびツェナーダイオードZD130は、電流Iが流れる制御ラインに挿入されているので、抵抗R128の両端に大きな電圧降下が生じて電圧Vが負極性になると、高圧出力回路100の制御がうまく動作しなくなる。例えば、出力電流Ioutが小さい(2μA)場合、V=2.5V、抵抗R128の値が1MΩとすると、抵抗R128に流れる電流Iは出力電流Ioutに略等しく、抵抗R128の両端に2.0Vの電圧降下が生じる。
ツェナー電圧VZD=2.2VのツェナーダイオードZD130が抵抗R128に並列挿入されていても、電流Iが小さいとツェナーダイオードZD130のアノード-カソード間の電圧はVZDより小さいので、とツェナーダイオードZD130の両端の電圧降下は抵抗R128が支配的で2.0Vの電圧降下となる。従って、電圧V=0.5Vとなる。出力電流が大きい(例えば、I≒Iout=30μA)場合、ツェナーダイオードZD130がなければ同じ1MΩの抵抗R128の両端に、30Vの電圧降下が発生し、V=-27.5Vの負極性の電圧となる。そうすると、高圧出力回路100の制御が本来あるべき動作とならない。
しかし、図1に示すように抵抗R128と並列にツェナーダイオードZD130が挿入されていることにより、抵抗R128の両端の電圧降下はツェナー電圧VZD=2.2Vに抑制される。よって、V=0.3Vとなり、高圧出力回路100は本来の定電流制御が維持された状態で動作する。
以上のように、この実施形態において、異常検知回路は、出力電流Ioutに略等しい電流Iを検出する抵抗R128にツェナーダイオードZD130を並列接続し、抵抗R128の両端にツェナー電圧VZD以上の電圧降下が発生しない様にしている。それによって、高圧出力回路100の目標電流値が大きくなっても異常検知回路が高圧出力回路100の制御に影響を与えることを抑制できて、負荷オープンおよび出力停止の異常状態を検知できる。
言い換えると、検出すべき電流の最小値が微小な場合に測定可能な電圧降下を発生させる為には、ある程度大きな電流検出抵抗を必要とするが、その電流が大きくなると、発生する電圧降下が大きくなり過ぎて高圧出力回路の制御に影響を及ぼす。それを避けるために、この実施形態による異常検知回路は、電流検出抵抗と並列にツェナーダイオードを接続し、一定のツェナー電圧以上の電圧降下が発生しないようにしている。
図1に示すように、異常検知回路は、コンパレータIC126の差動入力の一方を、電流検出用の抵抗R128の上流側に接続する一般的な構成とせずに、基準電圧Vrefに接続している。出力電流Iout、従って電流Iが発生していない場合、抵抗R128の下流側の電圧Vは、上流側の電圧Vに略等しくなる。その場合の電圧Vを基準電圧Vrefと比較することによって、負荷開放および出力停止(回路故障)の状態を検出可能にしている。
異常検知回路は、出力電圧でなく出力電流を検出し、しかも出力電流の大きさ(相当値)でなく出力電流の有無を検知し、正常か異常かを判定する。電流の有無を検知すればよいので正確な出力電流相当値を検出する必要がなく、負荷変動の影響を受けにくい。
また、出力電流の有無を高圧部の回路でなく低圧部の回路で検知するので、検知回路の構成が容易である。例えば、異常検出回路に耐圧の低い通常の集積回路を適用することも可能である。
さらに、負荷オープンと出力停止の2つの異常状態を1つの回路で検知する単純な構成のため、検知回路の小型化が容易でありコスト面でも有利である。
図1に示す異常検知回路を備えた高圧出力回路は、特に印刷用紙が通過するタイミングによる用紙の有無や、用紙の種類によって負荷の変動が大きな印刷用紙への転写に好適である。ただし、用途はそれに限るものでなく、帯電、カラー機における1次転写などにも適用可能である。
(実施の形態2)
実施の形態1では、定電流型の高圧出力回路を前提に異常検知回路の構成を述べたが、同様の異常検知回路は、定電圧型の高圧出力回路にも適用可能である。図4に述べたような従来の検知方法では、定電圧型の高圧出力回路における負荷オープンの異常検知ができない。負荷オープン状態であっても、高圧出力回路は目標の電圧を出力するためである。
実施の形態1と同様の構成の異常検知回路を付加することによって、定電流型の高圧出力回路においても負荷オープンの異常検知が可能になる。
(実施の形態3)
図1に示す異常検出回路では、抵抗R128とツェナーダイオードZD130とで出力電流Ioutに相当する電流Iと非線形の相関を有する電圧Vを検出する。検出された電圧Vを基準電圧VrefとコンパレータIC126を用いて比較し、電流Iの有無に基づき正常状態か異常状態かを判定している。しかし、判定回路の構成はそれに限るものでなく、例えば、マイクロコンピュータを用いて電圧Vをアナログ-デジタル変換し、デジタル化された電圧Vの値を、基準電圧Vrefに相当する所定の値と比較して正常か異常かをマイクロコンピュータが判定してもよい。
以上に述べたように、
(i)この発明による異常検知機能付き高圧出力回路は、高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備え、前記制御回路は、前記制御回路を流れる高圧出力電流相当の制御電流の大きさを非線形に検出する電流検出回路と、前記電流検出回路が検出する検出値に基づいて正常動作か異常動作かを判定する異常判定回路とを備え、前記電流検出回路は、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力し、前記異常判定回路は、前記検出値に基づいて前記制御電流の有無を判定し、正常動作か異常動作かを判定することを特徴とする。
この発明において、高圧回路は、前述の実施形態における高圧部102に相当する。低圧は、高圧回路以外の回路を指し、実施形態における低圧部に相当する。
また、目標入力(目標値)は、前述の実施形態における出力アナログ命令に相当する。
さらにまた、電流検出回路は、前述の実施形態において電流Iの流路に挿入された抵抗R128およびツェナーダイオードZD130が並列接続された回路に相当する。
異常判定回路は、前述の実施形態において、基準電圧Vref、コンパレータIC126からトランジスタQ124に至る回路に相当する。
さらに、この発明の好ましい態様について説明する。
(ii)前記異常判定回路は、前記略一定の検出値未満の予め定められた値に対する前記検出値の大小を判定することにより正常動作か異常動作かを判定してもよい。
このようにすれば、前記検出値を検出値未満の一定の値と比較することにより正常動作か異常動作かを判定できる。
(iii)前記入力回路は、出力電流の目標値の入力を受付け、前記制御回路は、受け付けた出力電流の目標値に応じて前記高圧回路の出力電流を制御してもよい。
このようにすれば、定電流制御の高圧出力回路に、負荷オープン状態および出力停止状態の異常検知を適用できる。
(iv)前記入力回路は、出力電圧の目標値の入力を受付け、前記制御回路は、受け付けた出力電圧の目標値に応じて前記高圧回路の出力電圧を制御してもよい。
このようにすれば、定電圧制御の高圧出力回路に、負荷オープン状態および出力停止状態の異常検知を適用できる。
(v)この発明の好ましい態様は、高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備え、前記制御回路は、前記制御回路を流れる高圧出力電流相当の制御電流の大きさを非線形に検出する電流検出回路と、前記電流検出回路が検出する検出値に基づいて正常動作か異常動作かを判定する異常判定回路とを備え、前記電流検出回路は、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力し、前記異常判定回路は、前記検出値に基づいて前記制御電流の有無を判定し、正常動作か異常動作かを判定する、異常検知機能付き高圧出力回路を含む。
この発明の好ましい態様には、上述した複数の態様のうちの何れかを組み合わせたものも含まれる。
前述した実施の形態の他にも、この発明について種々の変形例があり得る。それらの変形例は、この発明の範囲に属さないと解されるべきものではない。この発明には、請求の範囲と均等の意味および前記範囲内でのすべての変形とが含まれるべきである。
100,200:高圧出力回路、 102,202:高圧部、 108,208:スイッチング制御回路、 110,210:差動アンプ、 140,240:負荷、 D214:ダイオード、 I,I,I:電流、 IC126,IC220,IC222:コンパレータ、 Q106,Q124,Q206,Q224:トランジスタ、 R128,R212,R216,R218:抵抗、 Salert:異常検知信号、 T104,T204:高圧トランス、 V,V,V,V,V:電圧、 VDD:電源電圧、 Vref,Vref,Vref,Vref,Vref:基準電圧、 ZD130:ツェナーダイオード

Claims (5)

  1. 高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、
    前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、
    受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備え、
    前記制御回路は、
    前記制御回路を流れる高圧出力電流相当の制御電流の大きさを非線形に検出する電流検出回路と、
    前記電流検出回路が検出する検出値に基づいて正常動作か異常動作かを判定する異常判定回路とを備え、
    前記電流検出回路は、正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力し、
    前記異常判定回路は、前記検出値に基づいて前記制御電流の有無を判定し、正常動作か異常動作かを判定する、異常検知機能付き高圧出力回路。
  2. 前記異常判定回路は、前記略一定の検出値未満の予め定められた値に対する前記検出値の大小を判定することにより正常動作か異常動作かを判定する請求項1に記載の高圧出力回路。
  3. 前記入力回路は、出力電流の目標値の入力を受付け、
    前記制御回路は、受け付けた出力電流の目標値に応じて前記高圧回路の出力電流を制御する請求項1または2に記載の高圧出力回路。
  4. 前記入力回路は、出力電圧の目標値の入力を受付け、
    前記制御回路は、受け付けた出力電圧の目標値に応じて前記高圧回路の出力電圧を制御する請求項1または2に記載の高圧出力回路。
  5. 高圧トランスを含み負荷へ出力すべき電圧と電流を生成する高圧回路と、前記高圧回路の出力電圧または出力電流の目標入力を受付ける低圧の入力回路と、受付けた目標値に応じて前記高圧回路の出力を制御する低圧の制御回路とを備える高圧出力回路において、前記制御回路が、
    正常動作の範囲内で所定値未満の電流に対して略比例する検出値を出力し前記所定値以上の電流に対して略一定の検出値を出力する電流検出回路を用いて、高圧出力電流相当の制御電流の大きさを検出するステップと、
    前記検出値に基づいて前記制御電流の有無を判定するステップと、
    前記制御電流の有無に対応して正常動作か異常動作かを判定するステップとを備える、高圧出力の異常検知方法。
JP2020185871A 2020-11-06 2020-11-06 異常検知機能付き高圧出力回路および高圧出力の異常検知方法 Active JP7492902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020185871A JP7492902B2 (ja) 2020-11-06 2020-11-06 異常検知機能付き高圧出力回路および高圧出力の異常検知方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020185871A JP7492902B2 (ja) 2020-11-06 2020-11-06 異常検知機能付き高圧出力回路および高圧出力の異常検知方法

Publications (2)

Publication Number Publication Date
JP2022075217A JP2022075217A (ja) 2022-05-18
JP7492902B2 true JP7492902B2 (ja) 2024-05-30

Family

ID=81606318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020185871A Active JP7492902B2 (ja) 2020-11-06 2020-11-06 異常検知機能付き高圧出力回路および高圧出力の異常検知方法

Country Status (1)

Country Link
JP (1) JP7492902B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034970A (ja) 2015-07-31 2017-02-09 株式会社小糸製作所 点灯回路およびそれを用いた車両用灯具
JP2020042239A (ja) 2018-09-13 2020-03-19 キヤノン株式会社 電源装置及び画像形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034970A (ja) 2015-07-31 2017-02-09 株式会社小糸製作所 点灯回路およびそれを用いた車両用灯具
JP2020042239A (ja) 2018-09-13 2020-03-19 キヤノン株式会社 電源装置及び画像形成装置

Also Published As

Publication number Publication date
JP2022075217A (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
US11009553B2 (en) Fault detection for battery management systems
JP4568858B2 (ja) 電流バランス回路
US20080030173A1 (en) Switching Power Supply Unit
US20100007361A1 (en) Power supply device and sequencer system
US20180172771A1 (en) Secondary battery monitoring device and method for diagnosing failure
TWI774209B (zh) 具有過溫度保護補償的電源轉換器
CN108226794B (zh) 二次电池监视装置及故障诊断方法
US7336513B1 (en) Method of compensating output voltage distortion of half-bridge inverter and device based on the method
TWI479292B (zh) 電壓穩壓電路及其方法
TW200937789A (en) Error detecting circuit and error detcting method for detecting error of current-sensing resistor, and power converting system applying the error detecting circuit
US6232745B1 (en) Charging controller
US6919709B2 (en) Battery charger
JP7492902B2 (ja) 異常検知機能付き高圧出力回路および高圧出力の異常検知方法
US8548340B2 (en) Image-forming device configured to identify a charger at which an abnormal discharge is occurring
JP3610830B2 (ja) 電源装置
KR102317074B1 (ko) 과전류 및 저전류 보호회로를 구비한 배터리 모니터링 시스템 및 그것의 과전류 및 저전류 보호 방법
KR100394883B1 (ko) Crt 표시 장치
WO2023218598A1 (ja) 電圧監視回路及び電圧監視方法
WO2023243594A1 (ja) 電源システム
JPH02157915A (ja) アナログ出力回路の故障検出装置
US20230350441A1 (en) Power supply apparatus and impedance adjustment method thereof
JP6426862B1 (ja) 継電器用電源検査装置
KR100416259B1 (ko) 도전성 대전롤러의 대전장치
EP1378980B1 (en) DC power supply unit for consumer electronic products
JP2024061961A (ja) 電流センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230920

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520

R150 Certificate of patent or registration of utility model

Ref document number: 7492902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150