JP7488456B2

JP7488456B2 - Light emitting element

Info

Publication number: JP7488456B2
Application number: JP2020099551A
Authority: JP
Inventors: 良太船越
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2020-06-08
Filing date: 2020-06-08
Publication date: 2024-05-22
Anticipated expiration: 2040-06-08
Also published as: JP2021193708A

Description

本発明は、発光素子に関する。 The present invention relates to a light-emitting element.

レーザダイオード、発光ダイオード等の発光素子は、広範な分野にわたって用いられており、用途によっては特性に高い信頼性が求められる。発光素子は、ｎ型半導体層と、活性層と、ｐ型半導体層の積層体で形成され、ダブルヘテロ接合を有する。順方向に電圧をかけると、ｎ側の半導体層から電子が、ｐ側の半導体層からホールが活性層に流入し、伝導帯へ励起されたキャリアの再結合によって光が自然放出される。 Light-emitting elements such as laser diodes and light-emitting diodes are used in a wide range of fields, and depending on the application, highly reliable characteristics are required. Light-emitting elements are formed from a laminate of an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and have a double heterojunction. When a voltage is applied in the forward direction, electrons flow from the n-side semiconductor layer and holes flow from the p-side semiconductor layer into the active layer, and light is spontaneously emitted by recombination of the carriers excited to the conduction band.

III-Ｖ族化合物半導体の場合、ホールを放出するｐ型の不純物として２価の金属イオンが一般的に添加される。窒化物半導体の場合は、ｐ型不純物としてマグネシウム（Ｍｇ）が添加されることが多い。添加されたＭｇがｐ側の半導体層から活性層に拡散すると、発光効率が低下し、素子の信頼性を損なう要因となる。 In the case of III-V compound semiconductors, divalent metal ions are generally added as p-type impurities that emit holes. In the case of nitride semiconductors, magnesium (Mg) is often added as a p-type impurity. If the added Mg diffuses from the p-side semiconductor layer to the active layer, the light emission efficiency decreases, which is a factor that impairs the reliability of the element.

Ｍｇの拡散を抑える層として、活性層のうち最もｐ側半導体層に近接する障壁層の上面に、ｐ型半導体層よりもｐ型不純物濃度の低いＡｌＧａＮからなる保護層を配置する構成が知られている（たとえば、特許文献１参照）。 As a layer for suppressing the diffusion of Mg, a configuration is known in which a protective layer made of AlGaN with a lower p-type impurity concentration than the p-type semiconductor layer is disposed on the top surface of the barrier layer in the active layer that is closest to the p-side semiconductor layer (see, for example, Patent Document 1).

特開２０１６－１９５１６６号公報JP 2016-195166 A

ｐ側半導体層と活性層の間にＡｌＧａＮ層を配置することで、Ｍｇ等の不純物の拡散が抑制され発光効率の低下を抑制することができるが、素子の順方向電圧が悪化する傾向にある。 By placing an AlGaN layer between the p-side semiconductor layer and the active layer, the diffusion of impurities such as Mg can be suppressed and the decrease in light emission efficiency can be suppressed, but the forward voltage of the element tends to deteriorate.

本発明は、順方向電圧の上昇を抑制しつつ、信頼性を向上することのできる発光素子を提供することを目的とする。 The present invention aims to provide a light-emitting element that can improve reliability while suppressing an increase in forward voltage.

本発明の一態様では、発光素子は、ｎ側窒化物半導体層と、
ｐ側窒化物半導体層と、
前記ｎ側窒化物半導体層と前記ｐ側窒化物半導体層の間に設けられ、窒化物半導体で形成された井戸層と窒化物半導体で形成された１又は複数の障壁層を含む活性層と、
を備え、
１又は複数の前記障壁層は、前記ｐ側窒化物半導体層の最も近くに位置するｐ側障壁層を含み、
前記ｐ側窒化物半導体層は、前記ｐ側障壁層の側から順に、アンドープの第１層と、前記第１層よりもバンドギャップエネルギーが小さいアンドープの第２層と、ｐ型不純物を含み前記ｐ側障壁層よりバンドギャップエネルギーが大きい第３層と、を含み、
前記第１層、前記第２層、及び前記第３層は、窒化物半導体で形成され、
前記第１層の格子定数は前記第２層の格子定数より小さく、
前記第１層の膜厚は、０．３ｎｍ以上、１．５ｎｍ以下であり、
前記第２層の膜厚は、０．３ｎｍ以上、１．５ｎｍ以下であり、
前記第１層は、Ａｌ _ｂ１Ｇａ _１－ｂ１Ｎ（０．０１＜ｂ１＜０．１）からなり、
前記第２層は、Ｉｎ _ａ１Ｇａ _１－ａ１Ｎ（０＜ａ１＜１）からなる。
In one aspect of the present invention, a light-emitting device includes an n-side nitride semiconductor layer and
A p-side nitride semiconductor layer;
an active layer provided between the n-side nitride semiconductor layer and the p-side nitride semiconductor layer, the active layer including a well layer made of a nitride semiconductor and one or more barrier layers made of a nitride semiconductor;
Equipped with
the one or more barrier layers include a p-side barrier layer located closest to the p-side nitride semiconductor layer,
the p-side nitride semiconductor layer includes, in order from the p-side barrier layer side, an undoped first layer, an undoped second layer having a smaller band gap energy than the first layer, and a third layer containing p-type impurities and having a larger band gap energy than the p-side barrier layer,
the first layer, the second layer, and the third layer are formed of a nitride semiconductor;
the lattice constant of the first layer is smaller than the lattice constant of the second layer ;
The first layer has a thickness of 0.3 nm or more and 1.5 nm or less,
The second layer has a thickness of 0.3 nm or more and 1.5 nm or less,
the first layer is made of Al _b1 Ga _1-b1 N (0.01<b1<0.1);
The second layer is made of In _a1 Ga _1-a1 N (0<a1<1).

上記の構成により、順方向電圧の上昇を抑制しつつ、素子の信頼性を向上することができる発光素子を提供できる。 The above configuration provides a light-emitting element that can suppress an increase in forward voltage while improving the reliability of the element.

実施形態の発光素子の断面模式図である。1 is a schematic cross-sectional view of a light-emitting element according to an embodiment. 実施形態の発光素子の不純物の拡散抑制効果を説明するための模式図である。5A to 5C are schematic diagrams for explaining the effect of suppressing impurity diffusion in the light emitting element according to the embodiment. 作製したサンプルの光出力の維持率を示す表である。1 is a table showing the light output maintenance rates of the prepared samples. 図３の光出力の維持率の変化を示すグラフである。4 is a graph showing changes in the maintenance rate of the light output shown in FIG. 3 . 各サンプルの測定結果を示す図である。FIG. 13 is a diagram showing the measurement results of each sample.

＜素子構成＞
図１は、実施形態の発光素子１０の断面模式図である。発光素子１０は、基板１１の上に、ｎ側半導体層１２、活性層１３、及びｐ側半導体層１４を含む積層体２０を有する。積層体２０のうち、破線で囲まれた領域の拡大模式図を併せて図示している。基板１１はその表面に窒化物半導体を成長することのできる任意の基板である。基板１１には、サファイア（Ａｌ_２Ｏ_３）基板、窒化ガリウム（ＧａＮ）基板などを用いることができる。基板１１にサファイア基板やＧａＮ基板を用いる場合、積層体２０はサファイア基板やＧａＮ基板のＣ面上に成長される。 <Element configuration>
FIG. 1 is a schematic cross-sectional view of a light-emitting element 10 according to an embodiment. The light-emitting element 10 has a laminate 20 including an n-side semiconductor layer 12, an active layer 13, and a p-side semiconductor layer 14 on a substrate 11. An enlarged schematic view of an area surrounded by a dashed line in the laminate 20 is also shown. The substrate 11 is any substrate on whose surface a nitride semiconductor can be grown. The substrate 11 may be a sapphire (Al ₂ O ₃ ) substrate, a gallium nitride (GaN) substrate, or the like. When a sapphire substrate or a GaN substrate is used as the substrate 11, the laminate 20 is grown on the C-plane of the sapphire substrate or the GaN substrate.

積層体２０は、窒化物半導体で形成されている。窒化物半導体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１－ｘ－ｙ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含む。窒化物半導体は、たとえば、ＧａＮ、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）である。ｎ側半導体層１２には、たとえばＳｉが添加されている。ｎ側半導体層１２の一部は、ｎ側コンタクト層として用いられてもよい。 The stack 20 is formed of a nitride semiconductor. The nitride semiconductor includes all semiconductors with compositions in which the composition ratios x and y in the chemical formula In _x Al _y Ga _1-x-y N (0≦x≦1, 0≦y≦1, x+y≦1) are changed within their respective ranges. Examples of the nitride semiconductor include GaN, indium gallium nitride (InGaN), and aluminum gallium nitride (AlGaN). The n-side semiconductor layer 12 is doped with, for example, Si. A part of the n-side semiconductor layer 12 may be used as an n-side contact layer.

基板１１とｎ側半導体層１２の格子定数が異なる場合は、基板１１とｎ側半導体層１２の間に、格子不整合を緩和するバッファ層が挿入されていてもよい。たとえば、サファイア基板の表面に窒化物半導体であるｎ側半導体層１２を形成するときは、サファイア基板とｎ側半導体層１２の間に、バッファ層としてＧａＮ層、ＡｌＧａＮ層などを挿入してもよい。バッファ層の厚さは、サファイア基板とｎ側半導体層１２の格子不整合が緩和される厚さであればよい。バッファ層の厚さは、たとえば、５ｎｍ以上３０ｎｍ以下とすることができる。 When the lattice constants of the substrate 11 and the n-side semiconductor layer 12 are different, a buffer layer that alleviates the lattice mismatch may be inserted between the substrate 11 and the n-side semiconductor layer 12. For example, when the n-side semiconductor layer 12, which is a nitride semiconductor, is formed on the surface of a sapphire substrate, a GaN layer, an AlGaN layer, or the like may be inserted as a buffer layer between the sapphire substrate and the n-side semiconductor layer 12. The thickness of the buffer layer may be any thickness that alleviates the lattice mismatch between the sapphire substrate and the n-side semiconductor layer 12. The thickness of the buffer layer may be, for example, 5 nm or more and 30 nm or less.

活性層１３は、ｎ側半導体層１２の上面に配置されている。活性層１３は、井戸層１３１と、１以上の障壁層１３２とを含む。複数の井戸層１３１と複数の障壁層１３２を用いる場合は、井戸層１３１と障壁層１３２が交互に繰り返し配置された多重量子井戸が形成される。この場合、障壁層１３２のうち最もｐ側半導体層１４に近接する層を、「ｐ側障壁層１３２ｐ」と呼ぶ。ｐ側障壁層１３２ｐと第１層１４１との間には井戸層１３１は設けられない。活性層１３は、たとえば、ＩｎＧａＮの井戸層１３１と、ＧａＮの障壁層１３２とが積層された積層構造で形成される。活性層１３から光が放出される。具体的には、活性層１３に順方向電圧が印加されることで活性層１３から光が放出される。 The active layer 13 is disposed on the upper surface of the n-side semiconductor layer 12. The active layer 13 includes a well layer 131 and one or more barrier layers 132. When multiple well layers 131 and multiple barrier layers 132 are used, a multiple quantum well is formed in which the well layers 131 and the barrier layers 132 are alternately arranged. In this case, the layer of the barrier layer 132 closest to the p-side semiconductor layer 14 is called the "p-side barrier layer 132p". No well layer 131 is provided between the p-side barrier layer 132p and the first layer 141. The active layer 13 is formed, for example, in a laminated structure in which an InGaN well layer 131 and a GaN barrier layer 132 are laminated. Light is emitted from the active layer 13. Specifically, light is emitted from the active layer 13 when a forward voltage is applied to the active layer 13.

障壁層１３２の層数が一層のときは、ｐ側半導体層１４との境界に位置するｐ側障壁層１３２ｐのみを配置してもよい。この場合、ｐ側障壁層１３２ｐとｎ側半導体層１２に挟まれた井戸層１３１にキャリアが閉じ込められてもよい。 When the barrier layer 132 has a single layer, only the p-side barrier layer 132p located at the boundary with the p-side semiconductor layer 14 may be disposed. In this case, carriers may be confined in the well layer 131 sandwiched between the p-side barrier layer 132p and the n-side semiconductor layer 12.

井戸層１３１は、たとえば、インジウム（Ｉｎ）を含む窒化物半導体であるＩｎＧａＮで形成される。井戸層１３１の一般式は、たとえば、Ｉｎ_ａＧａ_１－ａＮ（０＜ａ＜１）である。井戸層１３１としてＩｎＧａＮを用いる場合、Ｉｎの混晶比ａは、目的の発光波長の光が放出される混晶比に設定される。たとえば、井戸層１３１のＩｎの混晶比ａを０．０７５以上、０．３２５以下の範囲に設定することで、発光ピーク波長が３８５ｎｍ以上、４６０ｎｍ以下の光を放出させることができる。 The well layer 131 is formed of, for example, InGaN, which is a nitride semiconductor containing indium (In). The general formula of the well layer 131 is, for example, In _a Ga _1-a N (0<a<1). When InGaN is used as the well layer 131, the mixed crystal ratio a of In is set to a mixed crystal ratio that emits light of a target emission wavelength. For example, by setting the mixed crystal ratio a of In of the well layer 131 to a range of 0.075 or more and 0.325 or less, it is possible to emit light with an emission peak wavelength of 385 nm or more and 460 nm or less.

ｐ側半導体層１４は、ｐ側障壁層１３２ｐの側から順に、アンドープの第１層１４１、アンドープの第２層１４２、及び、ｐ型不純物がドープされた第３層１４３を含む。この明細書及び特許請求の範囲で「アンドープ」の層というときは、半導体層を成長するときに不純物を添加するための原料ガスを供給しないで成長させた層を意味する。したがって、最終製品として不可避的に混入する不純物を含む場合も、成膜時に不純物元素が導入されていない層は「アンドープ」の層となる。たとえば、チップ化された素子のアンドープの層に、５×１０^１７／ｃｍ^３以下の不純物が混入していてもよい。ｐ側半導体層１４は、第３層１４３上に、ｐ型不純物を含むｐ側コンタクト層を有する。 The p-side semiconductor layer 14 includes, in order from the p-side barrier layer 132p side, an undoped first layer 141, an undoped second layer 142, and a third layer 143 doped with p-type impurities. In this specification and claims, an "undoped" layer means a layer grown without supplying a raw material gas for adding impurities when growing a semiconductor layer. Therefore, even if the layer contains impurities that are inevitably mixed in the final product, a layer into which no impurity elements are introduced during film formation is an "undoped" layer. For example, an undoped layer of a chipped element may contain impurities of 5×10 ¹⁷ /cm ³ or less. The p-side semiconductor layer 14 has a p-side contact layer containing p-type impurities on the third layer 143.

ｐ側半導体層１４の第１層１４１、第２層１４２、及び第３層１４３はいずれも窒化物半導体で形成されている。第３層１４３は、ｐ型不純物を含む。ｐ型不純物として、Ｍｇ、亜鉛（Ｚｎ）、炭素（Ｃ）等を含んでもよい。この例では、第３層１４３にｐ型不純物としてＭｇが添加される。第３層１４３は、ｐ側障壁層１３２ｐよりも広いバンドギャップを有する。 The first layer 141, the second layer 142, and the third layer 143 of the p-side semiconductor layer 14 are all formed of nitride semiconductors. The third layer 143 contains a p-type impurity. The p-type impurity may include Mg, zinc (Zn), carbon (C), etc. In this example, Mg is added to the third layer 143 as a p-type impurity. The third layer 143 has a wider band gap than the p-side barrier layer 132p.

ｐ側半導体層１４の第１層１４１と第２層１４２は、活性層１３と第３層１４３の間に位置する。第１層１４１は、ｐ側障壁層１３２ｐと接することが好ましい。第１層１４１のバンドギャップエネルギーは、第２層１４２のバンドギャップエネルギーよりも大きく、かつ、第１層１４１の格子定数は第２層１４２の格子定数よりも小さい。第１層１４１を設けることで、第３層１４３から活性層１３へのｐ型不純物の拡散を抑制することができる。ここで、第１層１４１及び第２層１４２の格子定数とは、基板１１の表面に成長された窒化物半導体層のａ軸方向における格子定数である。 The first layer 141 and the second layer 142 of the p-side semiconductor layer 14 are located between the active layer 13 and the third layer 143. The first layer 141 is preferably in contact with the p-side barrier layer 132p. The band gap energy of the first layer 141 is larger than the band gap energy of the second layer 142, and the lattice constant of the first layer 141 is smaller than the lattice constant of the second layer 142. By providing the first layer 141, it is possible to suppress the diffusion of p-type impurities from the third layer 143 to the active layer 13. Here, the lattice constants of the first layer 141 and the second layer 142 are the lattice constants in the a-axis direction of the nitride semiconductor layer grown on the surface of the substrate 11.

第２層１４２を、第１層１４１よりもバンドギャップエネルギーの小さい材料で形成することで、第３層１４３から活性層１３へのホールの移動を促進し、第１層１４１を形成したことによる順方向電圧Ｖｆ（以下、単に「Ｖｆ」とする）の上昇を緩和する。 By forming the second layer 142 from a material with a smaller band gap energy than the first layer 141, the movement of holes from the third layer 143 to the active layer 13 is promoted, and the increase in forward voltage Vf (hereinafter simply referred to as "Vf") caused by the formation of the first layer 141 is mitigated.

第１層１４１の膜厚は、第２層１４２の膜厚以下であることが好ましく、第２層１４２の膜厚よりも薄いことがより好ましい。第２層１４２よりもバンドギャップエネルギーの大きい第１層１４１を薄く形成することで、Ｖｆの上昇を抑制しつつ、第２層１４２によるＶｆの上昇を緩和する効果を効率よく得ることができる。また、第２層１４２を厚く形成することで、第３層１４３と第１層１４１との間の距離を大きくし、第３層１４３から第１層１４１へのｐ型不純物の拡散をさらに抑制できる。第２層１４２の膜厚は、たとえば、０．３ｎｍ以上１．５ｎｍ以下であることが好ましい。 The thickness of the first layer 141 is preferably equal to or less than the thickness of the second layer 142, and more preferably is thinner than the thickness of the second layer 142. By forming the first layer 141, which has a larger band gap energy than the second layer 142, thinly, it is possible to efficiently obtain the effect of mitigating the increase in Vf caused by the second layer 142 while suppressing the increase in Vf. In addition, by forming the second layer 142 thick, the distance between the third layer 143 and the first layer 141 is increased, and the diffusion of p-type impurities from the third layer 143 to the first layer 141 can be further suppressed. The thickness of the second layer 142 is preferably, for example, 0.3 nm to 1.5 nm.

ｐ側半導体層１４の第１層１４１及び第３層１４３は、たとえば、アルミニウム（Ａｌ）を含む窒化物半導体のＡｌＧａＮで形成される。第１層１４１及び第３層１４３の一般式は、例えば、Ａｌ_ｂＧａ_１－ｂＮ（０＜ｂ＜１）である。第１層１４１のＡｌの混晶比ｂ１、第３層１４３のＡｌの混晶比ｂ２とした場合、混晶比ｂ１は混晶比ｂ２よりも小さい（ｂ１＜ｂ２）。 The first layer 141 and the third layer 143 of the p-side semiconductor layer 14 are formed of, for example, AlGaN, a nitride semiconductor containing aluminum (Al). The general formula of the first layer 141 and the third layer 143 is, for example, Al _b Ga _1-b N (0<b<1). When the Al mixed crystal ratio of the first layer 141 is b1 and the Al mixed crystal ratio of the third layer 143 is b2, the mixed crystal ratio b1 is smaller than the mixed crystal ratio b2 (b1<b2).

第１層１４１として、ＡｌＧａＮを用いる場合、Ａｌの混晶比ｂ１を大きくし格子定数をなるべく小さくする方がよい。しかしながら、Ａｌの混晶比ｂが大きいＡｌＧａＮは、バンドギャップエネルギーが大きくなる傾向があり、活性層１３に注入されるホールに対する障壁が高くなってＶｆが増大する。そのため、第１層１４１のＡｌの混晶比ｂ１は、ｐ型不純物の拡散を抑制できる程度に格子定数が小さく、かつバンドギャップエネルギーが大きくなることによるＶｆの上昇が抑制される範囲に設定されることが好ましい。第１層１４１のＡｌの混晶比ｂ１は、たとえば、０．０１以上、０．１以下とすることが好ましく、０．０３以上、０．０７以下とすることがさらに好ましい。第１層１４１のＡｌの混晶比ｂ１は、たとえば、０．０５程度とする。 When using AlGaN as the first layer 141, it is better to increase the Al mixed crystal ratio b1 and make the lattice constant as small as possible. However, AlGaN with a large Al mixed crystal ratio b tends to have a large band gap energy, which increases the barrier against holes injected into the active layer 13 and increases Vf. Therefore, it is preferable that the Al mixed crystal ratio b1 of the first layer 141 is set to a range in which the lattice constant is small enough to suppress the diffusion of p-type impurities and the increase in Vf due to the increase in band gap energy is suppressed. The Al mixed crystal ratio b1 of the first layer 141 is preferably, for example, 0.01 or more and 0.1 or less, and more preferably 0.03 or more and 0.07 or less. The Al mixed crystal ratio b1 of the first layer 141 is, for example, about 0.05.

第３層１４３としてＡｌＧａＮを用いる場合、Ａｌの混晶比ｂ２は、たとえば、０．１５以上、０．２５以下とすることが好ましい。第３層１４３のＡｌの混晶比ｂ２は、たとえば、０．２程度とする。 When AlGaN is used as the third layer 143, it is preferable that the Al mixed crystal ratio b2 is, for example, 0.15 or more and 0.25 or less. The Al mixed crystal ratio b2 of the third layer 143 is, for example, about 0.2.

ｐ側半導体層１４の第２層１４２と井戸層１３１は、たとえば、インジウム（Ｉｎ）を含むＩｎＧａＮで形成される。第２層１４２および井戸層１３１として、Ｉｎ_ａＧａ_１－ａＮ（０＜ａ＜１）を用いる場合、第２層１４２のＩｎの混晶比ａ１は、井戸層１３１のインジウムのＩｎの混晶比ａ２よりも小さい（ａ１＜ａ２）。これは、第２層１４２が井戸層として機能することを抑制するためである。第２層１４２は、ｐ側半導体層１４からのホールの移動を促進させ、第１層１４１の形成によるＶｆの上昇を緩和するための層である。したがって、第２層１４２のバンドギャップエネルギーは、井戸層として機能しない程度に大きく設定されるが、Ｖｆの上昇を抑制できる程度に第１層１４１のバンドギャップエネルギーよりも小さく設定されることが好ましい。第２層１４２のＩｎの混晶比ａ１は、たとえば、０．０５である。 The second layer 142 and the well layer 131 of the p-side semiconductor layer 14 are formed of, for example, InGaN containing indium (In). When In _a Ga _1-a N (0<a<1) is used as the second layer 142 and the well layer 131, the mixed crystal ratio a1 of In of the second layer 142 is smaller than the mixed crystal ratio a2 of In of the well layer 131 (a1<a2). This is to suppress the second layer 142 from functioning as a well layer. The second layer 142 is a layer for promoting the movement of holes from the p-side semiconductor layer 14 and mitigating the increase in Vf due to the formation of the first layer 141. Therefore, it is preferable that the band gap energy of the second layer 142 is set to be large enough not to function as a well layer, but smaller than the band gap energy of the first layer 141 to suppress the increase in Vf. The mixed crystal ratio a1 of In of the second layer 142 is, for example, 0.05.

上記の構成で、ｎ側半導体層１２は、たとえばアンドープのＧａＮやＳｉドープのＧａＮで形成された半導体層を含む。ｎ側コンタクト層はＳｉドープのＧａＮで形成される。ｐ側半導体層１４の第３層１４３は、たとえばＭｇドープのＡｌＧａＮで形成される。ｐ側コンタクト層は、たとえば、ＭｇドープのＧａＮで形成される。 In the above configuration, the n-side semiconductor layer 12 includes a semiconductor layer formed, for example, of undoped GaN or Si-doped GaN. The n-side contact layer is formed of Si-doped GaN. The third layer 143 of the p-side semiconductor layer 14 is formed, for example, of Mg-doped AlGaN. The p-side contact layer is formed, for example, of Mg-doped GaN.

ｎ側半導体層１２の一部は、活性層１３及びｐ側半導体層１４から露出し、露出されたｎ側半導体層１２上にｎ側電極１８が形成されている。ｐ側半導体層１４上には、ｐ側電極１７が形成されている。ｐ側電極１７及びｎ側電極１８は、積層体２０に電気的に接続され、ｐ側電極１７とｎ側電極１８の間に電圧を印加することで活性層１３から光が放出される。 A portion of the n-side semiconductor layer 12 is exposed from the active layer 13 and the p-side semiconductor layer 14, and an n-side electrode 18 is formed on the exposed n-side semiconductor layer 12. A p-side electrode 17 is formed on the p-side semiconductor layer 14. The p-side electrode 17 and the n-side electrode 18 are electrically connected to the laminate 20, and light is emitted from the active layer 13 by applying a voltage between the p-side electrode 17 and the n-side electrode 18.

図２を参照して、図１の発光素子１０の構成による効果を説明する。発光素子１０は、活性層１３のうち、ｐ側半導体層１４に最も近い側に位置するｐ側障壁層１３２ｐを有する。そして、ｐ側半導体層１４は、ｐ側障壁層１３２ｐの側から順に、第１層１４１、第２層１４２、及び第３層１４３が設けられている。図２において、ｐ型不純物をハッチングを付した丸で示し、ｐ型不純物が第３層１４３から第１層１４１に拡散する方向を矢印で示している。 The effect of the configuration of the light-emitting element 10 in FIG. 1 will be described with reference to FIG. 2. The light-emitting element 10 has a p-side barrier layer 132p located on the side of the active layer 13 closest to the p-side semiconductor layer 14. The p-side semiconductor layer 14 is provided with a first layer 141, a second layer 142, and a third layer 143 in this order from the p-side barrier layer 132p side. In FIG. 2, the p-type impurities are indicated by hatched circles, and the direction in which the p-type impurities diffuse from the third layer 143 to the first layer 141 is indicated by an arrow.

活性層１３とｐ側半導体層１４の界面に第１層１４１と第２層１４２が設けられていない場合、第３層１４３に添加されているｐ型不純物が活性層１３に拡散するおそれがある。第３層１４３に添加されているｐ型不純物は、活性層１３にホールを注入して発光効率を高めるために添加されている。ｐ型不純物が活性層１３に拡散すると、活性層１３の結晶性を悪化させる欠陥となり得る。活性層１３に欠陥が存在すると、たとえば、キャリアが発光に寄与せず欠陥にトラップされ、発光素子の発光効率を低下させる要因になる。 If the first layer 141 and the second layer 142 are not provided at the interface between the active layer 13 and the p-side semiconductor layer 14, the p-type impurity added to the third layer 143 may diffuse into the active layer 13. The p-type impurity added to the third layer 143 is added to inject holes into the active layer 13 to increase the light emission efficiency. If the p-type impurity diffuses into the active layer 13, it may become a defect that deteriorates the crystallinity of the active layer 13. If a defect exists in the active layer 13, for example, carriers are trapped in the defect without contributing to light emission, which is a factor that reduces the light emission efficiency of the light emitting element.

これに対し、ｐ側障壁層１３２ｐと第３層１４３の界面に、格子定数が比較的小さい第１層１４１を配置することで、第３層１４３の側から活性層１３へのｐ型不純物の拡散を抑制することができる。しかし、格子定数が比較的小さい窒化物半導体はバンドギャップエネルギーが大きくなる傾向があり、ｐ側障壁層１３２ｐと活性層１３との界面にｐ側障壁層１３２ｐよりもバンドギャップエネルギーの大きいアンドープの第１層１４１が挿入されることで、活性層１３に注入されるホールに対する障壁が高くなる。活性層１３に注入されるホールに対する障壁の影響を小さくするために、第１層１４１は、ｐ型不純物の拡散を抑制できる範囲内で、できるだけ薄く形成されることが好ましい。一例として、アンドープのＡｌＧａＮで形成される第１層１４１の厚さは、０．３ｎｍ以上１．５ｎｍ以下であることが好ましく、０．３ｎｍ以上１ｎｍ以下であることがさらに好ましい。 In contrast, by disposing the first layer 141 with a relatively small lattice constant at the interface between the p-side barrier layer 132p and the third layer 143, it is possible to suppress the diffusion of p-type impurities from the third layer 143 side to the active layer 13. However, nitride semiconductors with a relatively small lattice constant tend to have a large band gap energy, and by inserting the undoped first layer 141 with a larger band gap energy than the p-side barrier layer 132p at the interface between the p-side barrier layer 132p and the active layer 13, the barrier against holes injected into the active layer 13 becomes high. In order to reduce the effect of the barrier against holes injected into the active layer 13, it is preferable that the first layer 141 is formed as thin as possible within a range that can suppress the diffusion of p-type impurities. As an example, the thickness of the first layer 141 formed of undoped AlGaN is preferably 0.3 nm to 1.5 nm, and more preferably 0.3 nm to 1 nm.

第２層１４２は、活性層１３に注入されるホールに対する障壁を緩和するために、第１層１４１と第３層１４３の間に挿入される。たとえば、第１層１４１をＡｌＧａＮからなる層とし、第２層１４２をＩｎＧａＮからなる層とした場合、第２層１４２のバンドギャップエネルギーは第１層１４１のバンドギャップエネルギーよりも小さい。このような比較的小さいバンドギャップエネルギーを持つ第２層１４２を設けることで、活性層１３に注入されるホールに対する第１層１４１による障壁が低減される。その結果、第２層１４２を形成することで、比較的大きいバンドギャップエネルギーを有する第１層１４１を形成することによるＶｆの上昇を緩和できる。 The second layer 142 is inserted between the first layer 141 and the third layer 143 to reduce the barrier against holes injected into the active layer 13. For example, if the first layer 141 is a layer made of AlGaN and the second layer 142 is a layer made of InGaN, the band gap energy of the second layer 142 is smaller than the band gap energy of the first layer 141. By providing the second layer 142 with such a relatively small band gap energy, the barrier of the first layer 141 against holes injected into the active layer 13 is reduced. As a result, by forming the second layer 142, the increase in Vf caused by forming the first layer 141 with a relatively large band gap energy can be reduced.

第１層１４１と第２層１４２の配置順序は、ｐ側障壁層１３２ｐに最も近い側にｐ型不純物の拡散を抑制するための第１層１４１を配置し、その次に、Ｖｆの上昇を抑制するための第２層１４２を配置するのが望ましい。第２層１４２の格子定数が比較的大きくなり、第３層１４３からｐ型不純物が第２層１４２に拡散されたとしても、活性層１３へのｐ型不純物の拡散は第１層１４１により抑制される。 The order in which the first layer 141 and the second layer 142 are arranged is preferably such that the first layer 141 for suppressing the diffusion of p-type impurities is arranged closest to the p-side barrier layer 132p, followed by the second layer 142 for suppressing an increase in Vf. Even if the lattice constant of the second layer 142 is relatively large and p-type impurities are diffused from the third layer 143 into the second layer 142, the diffusion of p-type impurities into the active layer 13 is suppressed by the first layer 141.

本実施形態によれば、活性層１３へのｐ型不純物の拡散を抑制して素子の信頼性を改善するとともに、Ｖｆの上昇を抑制することができる。 According to this embodiment, it is possible to suppress the diffusion of p-type impurities into the active layer 13, thereby improving the reliability of the element and suppressing an increase in Vf.

＜素子の評価＞
半導体層の積層構造の異なる複数のサンプルを作製し、各サンプルの特性を測定する。サンプルとして、実施例１のサンプルと、参考例１～参考例４のサンプルとを作製する。以下にそれぞれのサンプルにおける半導体層の積層構造について説明する。 <Element Evaluation>
A plurality of samples having different stacked structures of semiconductor layers are fabricated, and the characteristics of each sample are measured. As the samples, a sample of Example 1 and samples of Reference Examples 1 to 4 are fabricated. The stacked structures of the semiconductor layers in each sample are described below.

実施例１のサンプルを以下のように作製する。 A sample of Example 1 is prepared as follows:

まず、サファイアからなる基板１１の上にｎ側半導体層１２を形成する。ｎ側半導体層１２は、アンドープのＧａＮからなる層及びＳｉドープのＧａＮを含む。ｎ側半導体層１２の総膜厚は、１１μｍ程度とする。 First, an n-side semiconductor layer 12 is formed on a substrate 11 made of sapphire. The n-side semiconductor layer 12 includes a layer made of undoped GaN and a layer of Si-doped GaN. The total thickness of the n-side semiconductor layer 12 is about 11 μm.

次に、ｎ側半導体層１２の上に、ＩｎＧａＮからなる井戸層１３１と、ＧａＮからなる障壁層１３２とを繰り返して積層し、量子井戸構造を備える活性層１３を形成する。複数の障壁層１３２のうち、最後に形成する障壁層１３２がｐ側障壁層１３２ｐである。井戸層１３１の膜厚は、３．４ｎｍ程度とし、障壁層１３２の膜厚は、４ｎｍ程度とする。井戸層１３１のＩｎの混晶比ａ２は、０．１５とする。 Next, well layers 131 made of InGaN and barrier layers 132 made of GaN are repeatedly stacked on the n-side semiconductor layer 12 to form an active layer 13 having a quantum well structure. Of the multiple barrier layers 132, the last barrier layer 132 to be formed is the p-side barrier layer 132p. The thickness of the well layer 131 is about 3.4 nm, and the thickness of the barrier layer 132 is about 4 nm. The In mixed crystal ratio a2 of the well layer 131 is 0.15.

次に、ｐ側障壁層１３２ｐの上に、アンドープのＡｌＧａＮからなる第１層１４１を形成する。第１層１４１の膜厚は、０．５ｎｍ程度とする。第１層１４１のＡｌの混晶比ｂ１は、０．０５程度とする。 Next, a first layer 141 made of undoped AlGaN is formed on the p-side barrier layer 132p. The thickness of the first layer 141 is about 0.5 nm. The Al mixed crystal ratio b1 of the first layer 141 is about 0.05.

次に、第１層１４１の上に、アンドープのＩｎＧａＮからなる第２層１４２を形成する。第１層１４１の膜厚は、０．５ｎｍ程度とする。また第２層１４２のｌｎの混晶比ａ１は、０．０５程度とする。 Next, a second layer 142 made of undoped InGaN is formed on the first layer 141. The thickness of the first layer 141 is about 0.5 nm. The mixed crystal ratio a1 of In of the second layer 142 is about 0.05.

次に、第２層１４２の上に、ＡｌＧａＮからなる第３層１４３を形成する。第３層１４３は、ｐ型不純物としてＭｇがドープされている。第３層１４３の膜厚は、３００ｎｍ程度とする。第３層１４３のＭｇの不純物濃度は、１×１０^１９～３×１０^１９／ｃｍ^３程度とする。第３層１４３のＡｌの混晶比ｂ２は、０．２程度とする。 Next, a third layer 143 made of AlGaN is formed on the second layer 142. The third layer 143 is doped with Mg as a p-type impurity. The film thickness of the third layer 143 is about 300 nm. The Mg impurity concentration of the third layer 143 is about 1×10 ¹⁹ to 3×10 ¹⁹ /cm ^3. The mixed crystal ratio b2 of Al in the third layer 143 is about 0.2.

その後、第３層１４３の上にアンドープのＧａＮからなる層、及びＭｇドープのＧａＮからなる層を形成し、活性層１３の上に第１層１４１、第２層１４２、及び第３層１４３を含むｐ側半導体層１４を形成する。ｐ側半導体層１４の総膜厚は、０．１μｍ程度とする。 After that, a layer of undoped GaN and a layer of Mg-doped GaN are formed on the third layer 143, and the p-side semiconductor layer 14 including the first layer 141, the second layer 142, and the third layer 143 is formed on the active layer 13. The total thickness of the p-side semiconductor layer 14 is about 0.1 μm.

以上のように、ｎ側半導体層１２と、活性層１３と、ｐ側半導体層１４とを含む積層体２０を形成したサンプルを実施例１のサンプルとする。 As described above, a sample in which a stack 20 including an n-side semiconductor layer 12, an active layer 13, and a p-side semiconductor layer 14 is formed is defined as the sample of Example 1.

＜参考例１＞
参考例１のサンプルは、実施例１のサンプルにおける第１層１４１及び第２層１４２を形成しないこと以外は、実施例１のサンプルと同様にして作製する。 <Reference Example 1>
The sample of Reference Example 1 is produced in the same manner as the sample of Example 1, except that the first layer 141 and the second layer 142 in the sample of Example 1 are not formed.

＜参考例２＞
参考例２のサンプルは、実施例１のサンプルにおける第１層１４１を形成しないこと以外は、実施例１のサンプルと同様にして作製する。 <Reference Example 2>
The sample of Reference Example 2 is produced in the same manner as the sample of Example 1, except that the first layer 141 in the sample of Example 1 is not formed.

＜参考例３＞
参考例３のサンプルは、実施例１のサンプルにおける第２層１４２を形成しないこと以外は、実施例１のサンプルと同様にして作製する。 <Reference Example 3>
The sample of Reference Example 3 is produced in the same manner as the sample of Example 1, except that the second layer 142 in the sample of Example 1 is not formed.

＜参考例４＞
参考例４のサンプルは、実施例１のサンプルにおける第１層１４１と第２層１４２の配置順序を逆にしたこと以外は、実施例１のサンプルと同様にして作製する。 <Reference Example 4>
The sample of Reference Example 4 is produced in the same manner as the sample of Example 1, except that the arrangement order of the first layer 141 and the second layer 142 in the sample of Example 1 is reversed.

実施例１及び参考例１～４のサンプルに対して２０００ｍＡの電流を注入し続け、１時間～３００時間の間の経過時間における各サンプルの光出力を測定する。光出力の測定時において、各サンプルはいずれもチップ化した状態で行う。各サンプルで１時間経過後の光出力を初期値として測定し、これを１００％とする。そして、２０時間経過後、１６０時間経過後、及び３００時間経過後にそれぞれ光出力を測定し、測定した光出力の上記初期値に対する割合である光出力の維持率を計算する。 A current of 2000 mA is continuously injected into the samples of Example 1 and Reference Examples 1 to 4, and the optical output of each sample is measured over the elapsed time period between 1 hour and 300 hours. When measuring the optical output, each sample is in a chip state. The optical output of each sample after 1 hour is measured as the initial value, which is set as 100%. The optical output is then measured after 20 hours, 160 hours, and 300 hours, and the optical output maintenance rate, which is the ratio of the measured optical output to the initial value, is calculated.

図３は、各サンプルの各経過時間における光出力の維持率を示す表である。図４は、図３の維持率を折れ線グラフにした図である。図４において、実施例１の維持率は黒の三角で示されている。参考例１の維持率は黒丸で示されている。参考例２の維持率は白のひし形で示されている。参考例３の維持率は白の四角で示されている。参考例４の維持率は黒のひし形で示されている。 Figure 3 is a table showing the light output maintenance rate for each sample at each elapsed time. Figure 4 is a line graph of the maintenance rates in Figure 3. In Figure 4, the maintenance rate for Example 1 is shown with a black triangle. The maintenance rate for Reference Example 1 is shown with a black circle. The maintenance rate for Reference Example 2 is shown with a white diamond. The maintenance rate for Reference Example 3 is shown with a white square. The maintenance rate for Reference Example 4 is shown with a black diamond.

実施例１のサンプルと、第１層１４１のみを形成した参考例３は、３００時間経過後も９８．６％程度の光出力が維持されている。これは、活性層１３に隣接してＡｌＧａＮ層を配置することで活性層１３へのｐ型不純物の拡散が抑制され、発光効率が高く保たれているためと考えられる。 The sample of Example 1 and Reference Example 3, in which only the first layer 141 was formed, maintained approximately 98.6% of the light output even after 300 hours. This is thought to be because the AlGaN layer disposed adjacent to the active layer 13 suppresses the diffusion of p-type impurities into the active layer 13, maintaining high light emission efficiency.

これに対し、第２層１４２のみを形成した参考例２では、２０時間を超えたあたりから徐々に光出力が低下する。第１層１４１と第２層１４２の配置順序を入れ替えた参考例４では、光出力が低下し始めるのが速く、３００時間経過時点では、参考例２と同程度に光出力が低下している。このことから、参考例２及び参考例４のように、ｐ側障壁層１３２ｐに近い位置にＩｎＧａＮ層を配置しても、活性層へのｐ型不純物の拡散を効果的に抑制するのが難しく、参考例１よりも発光効率が低下していることが推測される。光出力の維持率の観点からは、実施例１と、ＡｌＧａＮ層のみを形成した参考例３が高い光出力の維持率を示す。ただし、Ｖｆ上昇の抑制を考えると、後述する特性検査の結果から、参考例３のようにＡｌＧａＮ層のみを形成するだけでは不十分である。 In contrast, in Reference Example 2 in which only the second layer 142 is formed, the light output gradually decreases after about 20 hours. In Reference Example 4 in which the arrangement order of the first layer 141 and the second layer 142 is reversed, the light output starts to decrease quickly, and after 300 hours, the light output has decreased to the same extent as in Reference Example 2. From this, it is presumed that even if the InGaN layer is arranged in a position close to the p-side barrier layer 132p as in Reference Examples 2 and 4, it is difficult to effectively suppress the diffusion of p-type impurities into the active layer, and the light emission efficiency is lower than in Reference Example 1. From the viewpoint of the maintenance rate of the light output, Example 1 and Reference Example 3 in which only the AlGaN layer is formed show a high maintenance rate of the light output. However, considering the suppression of the increase in Vf, the results of the characteristic test described later show that only forming the AlGaN layer as in Reference Example 3 is insufficient.

図５は、ウエハ状態（チップ化前の状態）での特性検査の結果を示す。この特性検査において、上述した実施例１、参考例１、及び参考例３に加えて、実施例２と参考例５についても測定する。参考例５は、参考例３の第１層１４１の厚さを１．０ｎｍに変えたこと以外は、参考例３と同様に作製する。実施例２は、第２層１４２の厚さを１．０ｎｍに変更したこと以外は、実施例１と同様にして作製する。 Figure 5 shows the results of a characteristic inspection in the wafer state (before being made into chips). In this characteristic inspection, in addition to the above-mentioned Example 1, Reference Example 1, and Reference Example 3, Examples 2 and 5 are also measured. Reference Example 5 is prepared in the same manner as Reference Example 3, except that the thickness of the first layer 141 in Reference Example 3 is changed to 1.0 nm. Example 2 is prepared in the same manner as Example 1, except that the thickness of the second layer 142 is changed to 1.0 nm.

測定項目のうち、Ｖｆ［Ｖ］は、ウエハ状態における複数のサンプルの順方向電圧を測定し、それらの測定値を平均した平均値である。Ｐｏ［ｍＷ］は、常温（２５℃）において、１０００ｍＡの電流で駆動させたときの光出力を示す。 Of the measurement items, Vf [V] is the average value obtained by measuring the forward voltage of multiple samples in the wafer state and averaging those measured values. Po [mW] indicates the optical output when driven at room temperature (25°C) with a current of 1000 mA.

ｐ側障壁層１３２ｐと第３層１４３の間に第１層１４１のみを形成した参考例３と参考例５では、参考例１と比較してＶｆが増大している。このことから、ｐ側障壁層１３２ｐと第３層１４３との間に第１層１４１のみを形成した場合、Ｖｆが増大することがわかる。第１層１４１の厚さが１．０ｎｍの参考例５は、第１層１４１の厚さが０．５ｎｍの参考例３のＶｆの値よりも大きくなっている。この結果から、第１層１４１の厚さを厚くするとＶｆが上昇する傾向があることがわかる。 In Reference Examples 3 and 5, in which only the first layer 141 is formed between the p-side barrier layer 132p and the third layer 143, Vf is increased compared to Reference Example 1. This shows that Vf increases when only the first layer 141 is formed between the p-side barrier layer 132p and the third layer 143. Reference Example 5, in which the first layer 141 is 1.0 nm thick, has a larger Vf value than Reference Example 3, in which the first layer 141 is 0.5 nm thick. This result shows that there is a tendency for Vf to increase when the thickness of the first layer 141 is increased.

これに対し、実施例１、及び実施例２では、参考例３及び参考例５と比較してＶｆが減少している。これは、第２層１４２を形成したことで活性層１３へのホールの移動が促進されたためであると考えられる。また、実施例１及び実施例２の結果から、第１層１４１及び第２層１４２を併せて用いる場合は、第１層１４１の膜厚よりも第２層１４２の膜厚を厚くすることで、高い光出力が得られていることがわかる。これは、第２層１４２によるホールに対する障壁を小さくする効果が得られやすくなり、Ｖｆの上昇が抑制されていると推測される。 In contrast, in Examples 1 and 2, Vf is reduced compared to Reference Examples 3 and 5. This is believed to be because the formation of the second layer 142 promotes the movement of holes into the active layer 13. Furthermore, from the results of Examples 1 and 2, it can be seen that when the first layer 141 and the second layer 142 are used together, a high optical output is obtained by making the film thickness of the second layer 142 thicker than the film thickness of the first layer 141. This is presumably because the effect of the second layer 142 in reducing the barrier against holes is easily achieved, suppressing the increase in Vf.

図３～図５の結果から、第１層１４１のみを形成した参考例３、及び参考例５では、光出力の維持率が改善されるが、Ｖｆが高くなる。実施例１、及び実施例２のように、ｐ側障壁層１３２ｐの側から順に第１層１４１と第２層１４２を形成することで、第１層１４１によるＶｆの上昇を抑制しつつ、高い光出力の維持率を得ることができる。参考例４のように、第１層１４１と第２層１４２の配置順序を逆にすると、時間の経過につれて光出力の維持率が低下し、信頼性が低下する傾向にあることがわかる。 From the results of Figures 3 to 5, in Reference Example 3 and Reference Example 5, in which only the first layer 141 is formed, the light output maintenance rate is improved, but Vf is high. As in Examples 1 and 2, by forming the first layer 141 and the second layer 142 in order from the p-side barrier layer 132p side, it is possible to obtain a high light output maintenance rate while suppressing the increase in Vf due to the first layer 141. It can be seen that if the arrangement order of the first layer 141 and the second layer 142 is reversed, as in Reference Example 4, the light output maintenance rate decreases over time, and reliability tends to decrease.

以上説明したように、実施形態では活性層とｐ側半導体層の間に、活性層の最もｐ側の障壁層から順に第１層１４１と第２層１４２を配置することで、Ｖｆの上昇を抑制しつつ、素子の信頼性を向上させることができる。 As described above, in the embodiment, by disposing the first layer 141 and the second layer 142 between the active layer and the p-side semiconductor layer in that order from the barrier layer closest to the p-side of the active layer, it is possible to improve the reliability of the element while suppressing an increase in Vf.

上述した実施形態は本発明の一例であって、種々の変形、置換が可能である。窒化物半導体として、２元、または３元の化合物だけではなく、ＡｌＩｎＧａＮ等の４元化合物を用いてもよい。 The above-described embodiment is an example of the present invention, and various modifications and substitutions are possible. As the nitride semiconductor, not only binary or ternary compounds but also quaternary compounds such as AlInGaN may be used.

実施形態の発光素子１０は、車載光源、照明用光源、各種インジケータ用光源、ディスプレイ光源、バックライト用光源、センサ光源、信号機など、種々の光源に使用可能である。 The light-emitting element 10 of the embodiment can be used as a variety of light sources, such as an in-vehicle light source, a lighting light source, a light source for various indicators, a display light source, a backlight light source, a sensor light source, and a traffic light.

１０発光素子
１１基板
１２ｎ側半導体層
１３活性層
１３１井戸層
１３２障壁層
１３２ｐｐ側障壁層
１４ｐ側半導体層
１４１第１層
１４２第２層
１４３第３層
２０積層体 REFERENCE SIGNS LIST 10 Light emitting element 11 Substrate 12 N-side semiconductor layer 13 Active layer 131 Well layer 132 Barrier layer 132p P-side barrier layer 14 P-side semiconductor layer 141 First layer 142 Second layer 143 Third layer 20 Stack

Claims

An n-side nitride semiconductor layer;
A p-side nitride semiconductor layer;
an active layer provided between the n-side nitride semiconductor layer and the p-side nitride semiconductor layer, the active layer including a well layer made of a nitride semiconductor and one or more barrier layers made of a nitride semiconductor;
Equipped with
the one or more barrier layers include a p-side barrier layer located closest to the p-side nitride semiconductor layer,
the p-side nitride semiconductor layer includes, in order from the p-side barrier layer side, an undoped first layer, an undoped second layer having a smaller band gap energy than the first layer, and a third layer containing p-type impurities and having a larger band gap energy than the p-side barrier layer,
the first layer, the second layer, and the third layer are formed of a nitride semiconductor;
the lattice constant of the first layer is smaller than the lattice constant of the second layer ;
The first layer has a thickness of 0.3 nm or more and 1.5 nm or less,
The second layer has a thickness of 0.3 nm or more and 1.5 nm or less,
the first layer is made of Al _b1 Ga _1-b1 N (0.01<b1<0.1);
The second layer is made of In _a1 Ga _1-a1 N (0<a1<1).

The thickness of the first layer is equal to or less than the thickness of the second layer.
The light-emitting device according to claim 1 .

The light-emitting device according to claim 1 or 2, wherein the thickness of the first layer and the thickness of the second layer are smaller than the thickness of the p-side barrier layer.

The p-side barrier layer is in contact with the first layer.
The light-emitting device according to any one of claims 1 to 3.

The first layer is in contact with the second layer.
The light-emitting device according to any one of claims 1 to 4.

The thickness of the first layer is 0.3 nm or more and 0.5 nm or less.
The light-emitting device according to any one of claims 1 to 5.

The third layer is made of Al _b2 Ga _1-b2 N (0<b2<1, b1<b2);
The light-emitting device according to any one of claims 1 to 6.

The well layer is made of In _a2 Ga _1-a2 N (0<a2<1, a1<a2).
The light-emitting device according to any one of claims 1 to 7.

The p-type impurity is magnesium.
The light-emitting device according to any one of claims 1 to 8.

The p-side barrier layer is an undoped layer.
The light-emitting device according to any one of claims 1 to 9.