JP7455087B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP7455087B2
JP7455087B2 JP2021081681A JP2021081681A JP7455087B2 JP 7455087 B2 JP7455087 B2 JP 7455087B2 JP 2021081681 A JP2021081681 A JP 2021081681A JP 2021081681 A JP2021081681 A JP 2021081681A JP 7455087 B2 JP7455087 B2 JP 7455087B2
Authority
JP
Japan
Prior art keywords
game
special
state
time
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021081681A
Other languages
English (en)
Other versions
JP2022175350A (ja
Inventor
智裕 久保田
純也 杉山
純一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP2021081681A priority Critical patent/JP7455087B2/ja
Publication of JP2022175350A publication Critical patent/JP2022175350A/ja
Application granted granted Critical
Publication of JP7455087B2 publication Critical patent/JP7455087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技者に遊技上の利益を付与するか否かを抽選により決定する遊技機に関する。
一般に、遊技機（パチンコ機）では、遊技者のハンドル操作により遊技盤内の遊技領域に向かって遊技球が発射され、遊技領域を流下した遊技球が始動口に入球したことを条件に特別図柄に係る抽選が実行される。そして、特別図柄表示器において、特別図柄が変動表示され、さらに、抽選によって決定された特別図柄が停止表示されることで遊技者に抽選結果が報知される。
このとき、特別図柄表示器に大当たりであることを示す特定の特別図柄が停止表示されると、通常の遊技に比べて遊技者に有利な大役遊技が開始される。この大役遊技では、アタッカー装置が所定回数開閉し、大入賞口への遊技球の入球が可能となるので、遊技者は多くの賞球の払出を受けることが可能となる。
このような遊技機では、遊技性を高めるため、メモリにおける有限な記憶領域を有効利用することが望まれる。例えば、データセットテーブルの制御情報に管理値を対応付け、メモリを効果的に使用する技術が知られている（例えば、特許文献１）。
特開２０１６－２１４３３９号公報
遊技機では、遊技の進行を制御する遊技制御処理に係るプログラムを、主制御基板のＲＯＭにおける使用領域（制御領域４．５ｋｂｙｔｅ＋データ領域３．０ｋｂｙｔｅ）に配置しなければならない。
しかし、遊技の多様性に応じた遊技情報の複雑化により、使用領域の特に制御領域が圧迫されるおそれがある。
本発明は、このような課題に鑑み、遊技制御処理を行うための制御領域の容量を確保することが可能な遊技機を提供することを目的としている。
上記課題を解決するために、遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える本発明の遊技機では、前記プログラムには所定の固定値が含まれ、前記ＣＰＵは、前記ＲＯＭから前記プログラムを読み出し、前記プログラムに基づいて、前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、サブルーチンを呼び出し、前記サブルーチンにおいて、第１レジスタの値をデクリメントし、所定処理を繰り返し、デクリメントした結果が０となると前記サブルーチンから戻り、前記所定処理は、第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、前記第２レジスタをシフトする処理である。
上記課題を解決するために、遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える本発明の遊技機では、前記プログラムには所定の固定値が含まれ、前記ＣＰＵは、前記ＲＯＭから前記プログラムを読み出し、前記プログラムに基づいて、前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、サブルーチンを呼び出し、前記サブルーチンにおいて、第１レジスタの値をデクリメントし、所定処理を繰り返し、デクリメントした結果が０となると前記サブルーチンから戻り、前記所定処理は、第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、前記第２レジスタをシフトする処理であり、遊技の進行に基づいて変化する被乗数に乗数を乗算して、遊技利益に関する比率を求め、前記乗算は、被乗数設定レジスタに前記被乗数、乗数設定レジスタに前記乗数を設定することで、所定の時間後、乗算結果レジスタに乗算結果が生成される１６ビット乗算器により実行される。
上記課題を解決するために、遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える本発明の他の遊技機では、前記プログラムには所定の固定値が含まれ、前記ＣＰＵは、前記ＲＯＭから前記プログラムを読み出し、前記プログラムに基づいて、前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、サブルーチンを呼び出し、前記サブルーチンにおいて、第１レジスタの値をデクリメントし、所定処理を繰り返し、デクリメントした結果が０となると前記サブルーチンから戻り、前記所定処理は、第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、前記第２レジスタをシフトする処理であり、遊技の進行に基づいて変化する被乗数に乗数を乗算し、乗算した演算結果を被除数とし、前記被除数を除数で除算して、前記除数に対する前記被乗数の比率を求め、前記乗算は、被乗数設定レジスタに前記被乗数、乗数設定レジスタに前記乗数を設定することで、所定の時間後、乗算結果レジスタに乗算結果が生成される１６ビット乗算器により実行され、前記乗算した演算結果の最大値は３バイト以上となり、前記除算は、被除数設定レジスタに前記被除数、除数設定レジスタに前記除数を設定することで、所定の時間後、除算結果レジスタに除算結果が生成される３２ビット除算器により実行される。
本発明によれば、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
同時回し参考例に係る扉が開放された状態を示す遊技機の斜視図である。 同時回し参考例に係る遊技機の正面図である。 同時回し参考例に係る第２大入賞口を説明する図である。 同時回し参考例に係る遊技の進行を制御する制御手段の内部構成を示すブロック図である。 同時回し参考例に係るメインＣＰＵが用いるメモリ領域のアドレスマップである。 同時回し参考例に係る低確時大当たり決定乱数判定テーブルを説明する図である。 同時回し参考例に係る高確時大当たり決定乱数判定テーブルを説明する図である。 同時回し参考例に係る当たり図柄乱数判定テーブルおよび小当たり図柄乱数判定テーブルを説明する図である。 同時回し参考例に係るリーチグループ決定乱数判定テーブルを説明する図である。 同時回し参考例に係るリーチモード決定乱数判定テーブルを説明する図である。 同時回し参考例に係る変動パターン乱数判定テーブルを説明する図である。 同時回し参考例に係る変動時間決定テーブルを説明する図である。 同時回し参考例に係る遊技状態および変動時間を説明する図である。 同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第１の図である。 同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第２の図である。 同時回し参考例に係る遊技状態設定テーブルを説明する図である。 同時回し参考例に係る当たり決定乱数判定テーブルを説明する図である。 （ａ）は同時回し参考例に係る普通図柄変動時間データテーブルを説明する図であり、（ｂ）は同時回し参考例に係る開閉制御パターンテーブルを説明する図である。 同時回し参考例に係る本来の遊技性に則った遊技状態の遷移を説明する図である。 同時回し参考例に係る適切に遊技が行われなかった場合の遊技状態の遷移を説明する図である。 同時回し参考例に係る遊技機状態フラグを説明する図である。 同時回し参考例に係る主制御基板におけるＣＰＵ初期化処理を説明する第１のフローチャートである。 同時回し参考例に係る主制御基板におけるＣＰＵ初期化処理を説明する第２のフローチャートである。 同時回し参考例に係る主制御基板におけるサブコマンド群セット処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における電源断時退避処理を説明するフローチャートである。 同時回し参考例に係る主制御基板におけるタイマ割込み処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における設定関連処理を説明するフローチャートである。 同時回し参考例に係る主制御基板におけるスイッチ管理処理を説明するフローチャートである。 同時回し参考例に係る主制御基板におけるゲート通過処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における第１始動口通過処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における第２始動口通過処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄乱数取得処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における取得時演出判定処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口通過処理を説明するフローチャートである。 同時回し参考例に係る特別遊技管理フェーズおよび特別電動役物遊技管理フェーズを説明する図である。 同時回し参考例に係る主制御基板における特別遊技管理処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄変動待ち処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄当たり判定処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄変動番号決定処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における回数切り管理処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄変動中処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における図柄強制停止処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別図柄停止図柄表示処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における特別電動役物遊技管理処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口開放前処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口開閉切替処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口開放制御処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口閉鎖有効処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における大入賞口終了ウェイト処理を説明するフローチャートである。 同時回し参考例に係る普通遊技管理フェーズを説明する図である。 同時回し参考例に係る主制御基板における普通遊技管理処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通図柄変動待ち処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通図柄変動中処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通図柄停止図柄表示処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通電動役物入賞口開放前処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通電動役物入賞口開閉切替処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通電動役物入賞口開放制御処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通電動役物入賞口閉鎖有効処理を説明するフローチャートである。 同時回し参考例に係る主制御基板における普通電動役物入賞口終了ウェイト処理を説明するフローチャートである。 演出参考例に係るリーチなし変動パターンの変動演出の一例を説明する図である。 演出参考例に係るノーマルリーチ変動パターンの変動演出の一例を説明する図である。 演出参考例に係るハズレ時の発展リーチ変動パターンの変動演出の一例を説明する図である。 演出参考例に係る大当たり時の発展リーチ変動パターンの変動演出の一例を説明する図である。 演出参考例に係るリーチ発展演出が２回実行される場合の変動演出の一例を説明する図である。 演出参考例に係る擬似連続リーチ変動パターンの変動演出の一例を説明する図である。 演出参考例に係る変動演出決定テーブルを説明する図である。 演出参考例に係る保留表示演出の一例を説明する図である。 （ａ）は演出参考例に係る最終保留表示パターン決定テーブルを説明する図であり、（ｂ）は演出参考例に係る１つ前保留表示パターン決定テーブルを説明する図である。 演出参考例に係る副制御基板におけるサブＣＰＵ初期化処理を説明するフローチャートである。 演出参考例に係る副制御基板におけるサブタイマ割込み処理を説明するフローチャートである。 演出参考例に係る副制御基板における先読み指定コマンド受信処理を説明するフローチャートである。 演出参考例に係る副制御基板における変動コマンド受信処理を説明するフローチャートである。 スロットマシンの概略的な機械的構成を説明するための外観図である。 スロットマシンの概略的な機械的構成を説明するための前面扉を開いた状態での外観図である。 リールの図柄配列および有効ラインを説明する図である。 スロットマシンの概略的な電気的構成を示したブロック図である。 当選役を説明するための説明図である。 当選種別抽選テーブルを示す図である。 当選種別抽選テーブルを示す図である。 遊技状態の遷移を説明するための説明図である。 演出状態の遷移を説明するための説明図である。 主制御基板におけるＣＰＵ初期化処理を説明するフローチャートである。 主制御基板におけるコールドスタート処理を説明するフローチャートである。 主制御基板におけるエラー停止処理を説明するフローチャートである。 主制御基板における設定値切り替え処理を説明するフローチャートである。 主制御基板における初期化スタート処理を説明するフローチャートである。 主制御基板における状態復帰処理を説明するフローチャートである。 主制御基板における遊技開始処理を説明するフローチャートである。 主制御基板における遊技メダル投入処理を説明するフローチャートである。 主制御基板における内部抽選処理を説明するフローチャートである。 主制御基板における図柄コード設定処理を説明するフローチャートである。 主制御基板における回胴回転中処理を説明するフローチャートである。 主制御基板における回胴停止処理を説明するフローチャートである。 主制御基板における表示判定処理を説明するフローチャートである。 主制御基板における払出処理を説明するフローチャートである。 主制御基板における遊技移行処理を説明するフローチャートである。 主制御基板における電源断時退避処理を説明するフローチャートである。 主制御基板におけるタイマ割込み処理を説明するフローチャートである。 メインＣＰＵ周辺の電気的な接続を説明するための図である。 ＣＰＵコアの内部構成を示したブロック図である。 レジスタの構成を説明した図である。 メモリマップを示す説明図である。 主制御基板の外観を示した説明図である。 比率表示部の表示態様を説明するための説明図である。 役物比率の第１の演算例を示すフローチャートである。 ８ビットＭＵＬ命令のみを用いた第１の演算例を説明するための説明図である。 第１の演算例を実現するための具体的な処理を示したフローチャートである。 第１の演算例を実現するための具体的なコマンドの一例を示した図である。 １６ビット乗算器を用いた第２の演算例を説明するための説明図である。 第２の演算例を実現するための具体的な処理を示したフローチャートである。 第２の演算例を実現するための具体的なコマンドの一例を示した図である。 第１の演算例を実現するための具体的なコマンドの一例を示した図である。 ２の累乗数を乗じた数の繰り返し減算を用いた第３の演算例を説明するための説明図である。 第３の演算例を実現するための具体的な処理を示したフローチャートである。 第３の演算例を実現するための具体的なコマンドの一例を示した図である。 第４の演算例を実現するための具体的な処理を示したフローチャートである。 第４の演算例を実現するための具体的なコマンドの一例を示した図である。 第５の演算例を実現するための具体的な処理を示したフローチャートである。 第５の演算例を実現するための具体的なコマンドの一例を示した図である。 第６の演算例を実現するための具体的な処理を示したフローチャートである。 第６の演算例を実現するための具体的なコマンドの一例を示した図である。 ＢＹＴＥＳＥＬモジュールの具体的な処理を示したフローチャートである。 ＢＹＴＥＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＢＹＴＥＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＢＹＴＥＳＥＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＢＹＴＥＳＥＬモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。 ＷＯＲＤＳＥＬモジュールの具体的な処理を示したフローチャートである。 ＷＯＲＤＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＷＯＲＤＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＷＯＲＤＳＥＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＷＯＲＤＳＥＬモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。 ＣＡＬ＿ＭＯＤモジュールを説明するための説明図である。 ＨＩＤ＿ＪＵＧモジュールを説明するための説明図である。 ＲＡＭＳＥＴモジュールの具体的な処理を示したフローチャートである。 ＲＡＭＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＲＡＭＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＲＡＭＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＢＹＴＥＤＥＣモジュールの具体的な処理を示したフローチャートである。 ＢＹＴＥＤＥＣモジュールにおけるデクリメント態様とゼロフラグおよびキャリーフラグの設定を説明するための説明図である。 ＢＹＴＥＤＥＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＢＹＴＥＤＥＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＲＡＭ＿ＤＥＣモジュールを説明するための説明図である。 ＷＯＲＤＤＥＣモジュールの具体的な処理を示したフローチャートである。 ＷＯＲＤＤＥＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＷＯＲＤＤＥＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。 サブルーチンから戻る処理の一例を説明するための説明図である。 ＰＹ＿ＣＭＤＡモジュールを説明するための説明図である。 ＧＡＴ＿ＰＡＳモジュールを説明するための説明図である。 ＴＤＮ＿ＰＡＳモジュールを説明するための説明図である。 ＦＤ＿ＯＰＮモジュールを説明するための説明図である。 ＴＺ＿ＳＴＡモジュールを説明するための説明図である。 ＴＺ＿ＲＧＥＴモジュールを説明するための説明図である。 ＴＲＳＶＳＥＬモジュールを説明するための説明図である。 ＴＤＯＶＣＨＫモジュールを説明するための説明図である。 ＢＥＲ＿ＣＨＫモジュールを説明するための説明図である。 ＴＥＦ＿ＳＥＬモジュールを説明するための説明図である。 ＳＥＴ＿ＲＩＧモジュールを説明するための説明図である。 ＰＲＥ＿ＬＯＴモジュールを説明するための説明図である。 ＲＥＧ＿ＬＯＴモジュールを説明するための説明図である。 ＢＩＧ＿ＳＬＴモジュールを説明するための説明図である。 ＮＡＶ＿ＳＥＴモジュールを説明するための説明図である。 ＴＯＫ＿ＰＲＣモジュールの具体的な処理を示したフローチャートである。 ＴＯＫ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＥＦ＿ＳＥＬモジュールの具体的な処理を示したフローチャートである。 ＴＥＦ＿ＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＳＷＩ＿ＰＲＣモジュールの具体的な処理を示したフローチャートである。 ＳＷＩ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＣＰＵＩＮＩＴモジュールの具体的な処理を示したフローチャートである。 ＣＰＵＩＮＩＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＭＲ＿ＩＰＴモジュールを説明するための説明図である。 ＦＺ＿ＳＰＮモジュールの具体的な処理を示したフローチャートである。 ＦＺ＿ＳＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＣＰＵＩＮＩＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＥＸＥ＿ＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＨＰＴ＿ＧＲＰモジュールの具体的な処理を示したフローチャートである。 （ａ）、（ｂ）は、ＨＰＴ＿ＧＲＰモジュールを実現するためのコマンドの一例を説明するための説明図であり、（ｃ）は、リーチグループ決定乱数判定テーブルの一例を説明するための説明図である。 Ｅ＿ＩＬＧＥＲモジュールを説明するための説明図である。 Ｅ＿ＬＥＶＯＴモジュールを説明するための説明図である。 ＳＢＣ＿ＯＵＴモジュールの具体的な処理を示したフローチャートである。 ＳＢＣ＿ＯＵＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＳＢＣ＿ＯＵＴモジュールを実現するための他のコマンドの一例を説明するための説明図である。 ＦＺ＿ＯＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＤ＿ＯＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＨＳＹ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＦＤＮ＿ＣＨＫモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＦＺ＿ＳＴＰモジュールを実現するためのコマンドの一例を説明するための説明図である。 乱数発生器の構成を説明するためのブロック図である。 乱数生成部の組み合わせを説明する図である。 ＳＭＣ＿ＲＯＴモジュールの具体的な処理を示したフローチャートである。 ＳＭＣ＿ＲＯＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＳＭＣ＿ＲＯＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＩＮＩＴＩＡＬモジュールの具体的な処理を示したフローチャートである。 ＩＮＩＴＩＡＬモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＩＮＩＴＩＡＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＲＡＮＫＳＥＴモジュールを説明するための説明図である。 ＰＷＲＦＡＩＬモジュールを説明するための説明図である。 ＤＹＭ＿ＯＵＴモジュールを説明するための説明図である。 ＩＰＴ＿ＰＤモジュールの具体的な処理を示したフローチャートである。 ＩＰＴ＿ＰＤモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＩＰＴ＿ＰＤモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＤＹＮＭＯＵＴモジュールを説明するための説明図である。 ＥＸＴ＿ＰＲＣモジュールを説明するための説明図である。 ＳＴＯＰＤＣＴモジュールの具体的な処理を示したフローチャートである。 ＳＴＯＰＤＣＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＳＴＯＰＤＣＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。 Ｅ＿ＳＥＴＴＭモジュールの具体的な処理を示したフローチャートである。 Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドの一例を説明するための説明図である。 Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＤＹＭ＿ＯＵＴモジュールを説明するための説明図である。 ＤＹＭ＿ＯＵＴモジュールを説明するための説明図である。 Ｅ＿ＳＥＴＴＭモジュールの具体的な処理を示したフローチャートである。 Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。 ＲＡＭ＿ＩＮＣモジュールの具体的な処理を示したフローチャートである。 ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＴＡＢＬＳＥＴモジュールの具体的な処理を示したフローチャートである。 ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。 ＩＰＴ＿ＰＣモジュールの具体的な処理を示したフローチャートである。 ＩＰＴ＿ＰＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＣＭＤＰＲＯＣモジュールの具体的な処理を示したフローチャートである。 ＣＭＤＰＲＯＣモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＳＥＴ＿ＰＬＳモジュールの具体的な処理を示したフローチャートである。 ＳＥＴ＿ＰＬＳモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＯＴＭ＿ＡＴＫモジュールの具体的な処理を示したフローチャートである。 ＯＴＭ＿ＡＴＫモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＫＲＳ＿ＪＤＧモジュールを実現するためのコマンドの一例を説明するための説明図である。 ＫＲＳ＿ＪＤＧモジュールを実現するためのコマンドの他の例を説明するための説明図である。 Ｑ’レジスタに値を設定するコマンドの一例を示した図である。 Ｑ’レジスタに値を設定するコマンドの一例を示した図である。 Ｑ’レジスタに値を設定するコマンドの一例を示した図である。 Ｑ’レジスタに値を設定するコマンドの一例を示した図である。 レジスタバンクおよびレジスタ群の遷移を説明するための図である。 アクセス方式の利用態様を説明するための説明図である。 サブコマンド送信処理の一例を説明するためのフローチャートである。 サブコマンド送信処理を実現するための具体的なコマンドの一例を示した図である。 サブコマンド送信処理を実現するための他のコマンドの一例を示した図である。 ＣＰＵ初期化処理を実現するためのコマンド群の一部を示した図である。 ＣＰＵ初期化処理で参照するテーブルを示した図である。 ＣＰＵ初期化処理を実現するためのコマンド群の一部の他の例を示した図である。 ＣＰＵ初期化処理で参照するテーブルの他の例を示した図である。 ＣＰＵ初期化処理を実現するためのコマンド群の一部の他の例を示した図である。 出力ポートのアドレスを示した説明図である。 電源断時退避処理を実現するためのコマンド群の一部を示した図である。 電源断時退避処理を実現するためのコマンド群の一部の他の例を示した図である。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。
本発明の実施形態では、遊技機として、パチンコ機とスロットマシンとをその順に例示し、その後、具体的な処理を詳述する。
<パチンコ機>
本発明の実施例の理解を容易にするため、まず、同時回し参考例として、所謂同時回し機の機械的構成および電気的構成、および、各基板における具体的な処理を説明する。そして、演出参考例として、同時回し機において実行可能な具体的な演出や当該演出に係る具体的な処理を説明する。その後、本発明の実施例として、各参考例と異なる構成について具体的に説明する。
<同時回し参考例>
図１は、同時回し参考例に係る遊技機１００の斜視図であり、扉が開放された状態を示している。図示のように、遊技機１００は、略矩形状に組まれた四辺によって囲繞空間が形成される外枠１０２と、この外枠１０２にヒンジ機構によって開閉自在に取り付けられた中枠１０４と、この中枠１０４に、ヒンジ機構によって開閉自在に取り付けられた前枠１０６と、を備えている。
中枠１０４は、外枠１０２と同様に、略矩形状に組まれた四辺によって囲繞空間が形成されており、この囲繞空間に遊技盤１０８が保持されている。また、前枠１０６には、ガラス製または樹脂製の透過板１１０が保持されている。そして、これら中枠１０４および前枠１０６を外枠１０２に対して閉じると、遊技盤１０８と透過板１１０とが所定の間隔を維持して略平行に対面するとともに、遊技機１００の正面側から、透過板１１０を介して遊技盤１０８が視認可能となる。
図２は、同時回し参考例に係る遊技機１００の正面図である。この図に示すように、前枠１０６の下部には、遊技機１００の正面側に突出する操作ハンドル１１２が設けられている。この操作ハンドル１１２は、遊技者が回転操作可能に設けられており、遊技者が操作ハンドル１１２を回転させて発射操作を行うと、当該操作ハンドル１１２の回転角度に応じた強度で、不図示の発射機構によって遊技球が発射される。このようにして発射された遊技球は、遊技盤１０８に設けられたレール１１４ａ、１１４ｂ間を上昇して遊技領域１１６に導かれることとなる。
遊技領域１１６は、遊技盤１０８と透過板１１０との間隔に形成される空間であって、遊技球が流下または転動可能な領域である。遊技盤１０８には、多数の釘や風車（不図示）が設けられており、遊技領域１１６に導かれた遊技球が釘や風車に衝突して、不規則な方向に流下、転動するようにしている。
遊技領域１１６は、発射機構の発射強度に応じて遊技球の進入度合いを互いに異にし、遊技球の打ち分けが可能な第１遊技領域１１６ａおよび第２遊技領域１１６ｂを備えている。第１遊技領域１１６ａは、遊技機１００に正対した遊技者から見て遊技領域１１６の左側に位置し、第２遊技領域１１６ｂは、遊技機１００に正対した遊技者から見て遊技領域１１６の右側に位置している。レール１１４ａ、１１４ｂが遊技領域１１６の左側にあることから、発射機構によって所定の強度未満の発射強度で発射された遊技球は第１遊技領域１１６ａに進入し、所定の強度以上の発射強度で発射された遊技球は第２遊技領域１１６ｂに進入することとなる。
また、遊技領域１１６には、遊技球が入球可能な一般入賞口１１８、第１固定始動口１２０Ａ、第１可変始動口１２０Ｂ、第２始動口１２２、普図作動口１２５が設けられており、これら一般入賞口１１８、第１固定始動口１２０Ａ、第１可変始動口１２０Ｂ、第２始動口１２２、普図作動口１２５に遊技球が入球すると、それぞれ所定の賞球が遊技者に払い出される。なお、以下では、第１固定始動口１２０Ａおよび第１可変始動口１２０Ｂを総称して第１始動口１２０と呼ぶ。
詳しくは後述するが、第１始動口１２０内には第１始動領域が設けられ、また、第２始動口１２２内には第２始動領域が設けられている。そして、第１始動口１２０または第２始動口１２２に遊技球が入球して第１始動領域または第２始動領域に遊技球が進入すると、予め設けられた複数の特別図柄の中からいずれか１の特別図柄を決定するための抽選が行われる。各特別図柄には、遊技者にとって有利な大役遊技や小当たり遊技の実行可否が対応付けられている。したがって、遊技者は、第１始動口１２０または第２始動口１２２に遊技球が入球すると、所定の賞球を獲得するのと同時に、種々の遊技利益を受ける権利獲得の機会を獲得することとなる。
また、第１固定始動口１２０Ａ、第２始動口１２２および普図作動口１２５は、遊技球が常時入球可能に開口した固定始動口で構成される。一方、第１可変始動口１２０Ｂには、可動片１２０ｂが開閉可能に設けられており、この可動片１２０ｂの状態に応じて、第１可変始動口１２０Ｂへの遊技球の進入容易性が変化する可変始動口で構成されている。具体的には、可動片１２０ｂは、通常、閉状態に維持されており、この間は、第１可変始動口１２０Ｂへの遊技球の入球が困難もしくは不可能となる。
これに対して、遊技領域１１６（第２遊技領域１１６ｂ）に設けられたゲート１２４を遊技球が通過するか、普図作動口１２５に遊技球が入球すると、後述する普通図柄の抽選が行われ、この抽選によって当たりに当選すると、可動片１２０ｂが所定時間、開状態に制御される。可動片１２０ｂが開状態になると、第１可変始動口１２０Ｂへの遊技球の入球が可能となる。このように、可動片１２０ｂは、第１可変始動口１２０Ｂへの遊技球の入球を可能とする開状態、および、開状態よりも第１可変始動口１２０Ｂへの遊技球の入球が困難もしくは不可能となる閉状態に変移する可動部材（始動可変入賞装置）として機能する。
なお、第１固定始動口１２０Ａは、第１遊技領域１１６ａを流下する遊技球のみが入球可能となり、第１可変始動口１２０Ｂおよび第２始動口１２２は、第２遊技領域１１６ｂを流下する遊技球のみが入球可能となる位置に配されている。なお、第１固定始動口１２０Ａは、第２遊技領域１１６ｂを流下する遊技球が入球してもよいが、この場合には、第１遊技領域１１６ａを流下する遊技球の方が、第２遊技領域１１６ｂを流下する遊技球よりも入球しやすい位置に配することが望ましい。
同様に、第１可変始動口１２０Ｂおよび第２始動口１２２は、第１遊技領域１１６ａを流下する遊技球が入球してもよいが、この場合には、第２遊技領域１１６ｂを流下する遊技球の方が、第１遊技領域１１６ａを流下する遊技球よりも入球しやすい位置に配することが望ましい。いずれにしても、第１固定始動口１２０Ａは、少なくとも第１遊技領域１１６ａを流下する遊技球が入球可能な位置に配され、第１可変始動口１２０Ｂおよび第２始動口１２２は、少なくとも第２遊技領域１１６ｂを流下する遊技球が入球可能な位置に配されるとよい。
さらに、第２遊技領域１１６ｂには、第１大入賞口１２６および第２大入賞口１２８が設けられている。第１大入賞口１２６および第２大入賞口１２８は、第２遊技領域１１６ｂを流下する遊技球のみが入球可能な位置に配される。ただし、第１大入賞口１２６および第２大入賞口１２８は、第１遊技領域１１６ａおよび第２遊技領域１１６ｂを流下するいずれの遊技球も入球可能に配されてもよい。
第１大入賞口１２６には、開閉扉１２６ｂが開閉可能に設けられており、通常、開閉扉１２６ｂが第１大入賞口１２６を閉鎖して、第１大入賞口１２６への遊技球の入球が不可能となっている。具体的には、開閉扉１２６ｂは、閉鎖状態において、遊技盤１０８の盤面と面一の状態となり、第１大入賞口１２６の前を遊技球が流下する。これに対して、前述の大役遊技が実行されると、開閉扉１２６ｂが開放されて遊技球を第１大入賞口１２６に導く受け皿として機能し、第１大入賞口１２６への遊技球の入球が可能となる。そして、第１大入賞口１２６に遊技球が入球すると、所定の賞球が遊技者に払い出される。
第２大入賞口１２８は、第２遊技領域１１６ｂにおいて、第１大入賞口１２６の下方に設けられる。第２大入賞口１２８は、可動片１２８ｂを備えており、通常、可動片１２８ｂが閉状態に維持されている。これに対して、後述の小当たり遊技が実行されると、可動片１２８ｂが開状態に制御され、第２大入賞口１２８への遊技球の入球が可能となる。なお、以下では、第１大入賞口１２６および第２大入賞口１２８をまとめて単に大入賞口ともよぶ。
図３は、同時回し参考例に係る第２大入賞口１２８を説明する図である。第２遊技領域１１６ｂには、遊技盤１０８の正面側に突出する構造物１２９が設けられている。この構造物１２９は、遊技機１００の左右方向と前後方向とに位置する四辺、および、底辺が囲繞されており、上部に開口が形成されている。この構造物１２９の上部に形成される開口が、第２大入賞口１２８となる。構造物１２９の上部には、可動片１２８ｂが設けられており、通常、図３（ａ）に示すように、可動片１２８ｂは、第２大入賞口１２８を閉鎖する閉状態に維持されている。
可動片１２８ｂは、遊技機１００の上方に臨むようにして、遊技球が転動、流下する遊技領域１１６に突出している。したがって、可動片１２８ｂが閉状態に維持されている場合には、遊技領域１１６（第２遊技領域１１６ｂ）を流下する遊技球が、可動片１２８ｂ上に落下することとなる。ここで、構造物１２９は、底辺が水平方向に略平行であり、遊技機１００の右側の側面は、左側の側面よりも高さ方向に僅かに長い寸法関係となっている。したがって、第２大入賞口１２８は、遊技機１００の左側が右側よりも僅かに低く、閉状態に維持された可動片１２８ｂは、遊技機１００の左側が右側よりも僅かに低い位置になるように傾斜している。そのため、可動片１２８ｂが閉状態にあるときには、図３（ａ）に矢印で示すように、可動片１２８ｂ上に落下した遊技球が、可動片１２８ｂ上を右方から左方へとゆっくりと転動することになる。
そして、後述の小当たり遊技が実行されると、可動片１２８ｂは、第２大入賞口１２８を開放する開状態に変移する。ここで、可動片１２８ｂは、図３（ｂ）に示すように、遊技盤１０８の背面側に向けてスライドすることで、閉状態から開状態へと変移する。その結果、閉状態から開状態に変移する際に、可動片１２８ｂ上を転動している遊技球が、第２大入賞口１２８内に自重で落下する。
このように、同時回し参考例では、可動片１２８ｂを僅かに傾斜させ、可動片１２８ｂ上を遊技球が転動する時間を長く確保する。そして、可動片１２８ｂが閉状態から開状態に変移することで、可動片１２８ｂ上を転動している遊技球を第２大入賞口１２８内に導く。上記の構成により、可動片１２８ｂを開状態に維持する時間を僅かに設定したとしても、第２大入賞口１２８内に所定数の遊技球を導くことができる。換言すれば、第２大入賞口１２８内に所定数の遊技球を入球させるために必要となる、可動片１２８ｂを開状態に維持する時間を短時間とすることができる。なお、構造物１２９の背面には、遊技盤１０８の背面側に連通する孔が形成されており、第２大入賞口１２８に入球した遊技球は、遊技盤１０８の背面側に排出される。そして、第２大入賞口１２８に遊技球が入球すると、所定の賞球が遊技者に払い出される。
なお、ここでは、第２大入賞口１２８の構成について説明したが、第１可変始動口１２０Ｂも、第２大入賞口１２８と同様の構成である。すなわち、第１可変始動口１２０Ｂの可動片１２０ｂは、閉状態において、遊技盤１０８の前面側に突出しており、可動片１２０ｂ上を遊技球が転動する。そして、可動片１２０ｂの開状態では、可動片１２０ｂが遊技盤１０８の背面側にスライドし、第１可変始動口１２０Ｂへの遊技球の入球が可能となる。ただし、図２に示すように、可動片１２８ｂは、遊技機１００の正面視で右側が左側よりも高い位置にあるのに対して、可動片１２０ｂは、遊技機１００の正面視で左側が右側よりも高い位置にある。
ここで、第２遊技領域１１６ｂの盤面構成について詳述する。同時回し参考例では、第２遊技領域１１６ｂの最上部に、第２始動口１２２とゲート１２４とが並列して配置されている。第２遊技領域１１６ｂに導かれた遊技球は、全て、第２始動口１２２に入球するか、ゲート１２４を通過して下方に流下する。同時回し参考例では、第２始動口１２２は、１個の遊技球の入球に対して１個の遊技球が賞球として払い出される。
第２始動口１２２に遊技球が入球すると、賞球として１個の遊技球が払い出されるとともに、大役遊技あるいは小当たり遊技の実行有無等を決定する抽選が行われる。また、ゲート１２４を遊技球が通過すると、第１可変始動口１２０Ｂ（可動片１２０ｂ）を開状態とするか否かを決定する抽選が行われる。
第２始動口１２２およびゲート１２４の直下には、第１大入賞口１２６が設けられている。第１大入賞口１２６が開状態にある場合には、ゲート１２４を通過して下方に流下した遊技球の全てが第１大入賞口１２６に入球するように配置されている。同時回し参考例では、第１大入賞口１２６は、大役遊技においてのみ開放される。つまり、第１大入賞口１２６は、大役遊技専用の大入賞口と言える。大役遊技中に第１大入賞口１２６に遊技球が入球すると、１個の遊技球の入球に対して２個以上の所定数（ここでは１５個）の遊技球が賞球として払い出される。
第１大入賞口１２６の下方には第１可変始動口１２０Ｂが設けられている。また、第１大入賞口１２６と第１可変始動口１２０Ｂとの間にはアウト口１３１が設けられている。アウト口１３１は、遊技領域１１６から遊技球を排出するための通路の入口であり、アウト口１３１に遊技球が入球したとしても、賞球が払い出されることはない。
第２遊技領域１１６ｂには、第１大入賞口１２６よりも下方に流下した遊技球の多く（例えば９割以上）が、可動片１２０ｂ上に落下するように釘が配されている。また、これらの釘により、第１大入賞口１２６よりも下方に流下した遊技球の一部（例えば１％～１０％）が、アウト口１３１に導かれる。
第１可変始動口１２０Ｂの閉状態では、可動片１２０ｂ上を遊技球が転動する。可動片１２０ｂ上を遊技球が転動しているときに可動片１２０ｂが開状態になると、可動片１２０ｂ上の遊技球は全て第１可変始動口１２０Ｂ内に導かれる。第１可変始動口１２０Ｂに遊技球が入球すると、１個の遊技球の入球に対して１個の遊技球が賞球として払い出されるとともに、大役遊技あるいは小当たり遊技の実行有無等を決定する抽選が行われる。
第１可変始動口１２０Ｂに入球しなかった遊技球は、可動片１２０ｂ上から遊技機１００の正面視で右側に落下する。第１可変始動口１２０Ｂの下方には、第２大入賞口１２８が設けられており、可動片１２０ｂ上から落下した遊技球の殆どが、第２大入賞口１２８の可動片１２８ｂ上を転動する。可動片１２８ｂ上の遊技球は、可動片１２８ｂの傾斜により、遊技機１００の正面視で右側から左側に向けてゆっくりと転動する。
詳しくは後述するが、同時回し参考例では、第２大入賞口１２８は、小当たり遊技においてのみ開放される。つまり、第２大入賞口１２８は、小当たり遊技専用の大入賞口と言える。可動片１２８ｂ上を遊技球が転動しているときに可動片１２８ｂが開状態になると、可動片１２８ｂ上の遊技球は全て第２大入賞口１２８内に導かれる。小当たり遊技中に第２大入賞口１２８に遊技球が入球すると、１個の遊技球の入球に対して２個以上の所定数（ここでは１５個）の遊技球が賞球として払い出される。
第２大入賞口１２８の左下方には、普図作動口１２５が設けられている。ここでは、第２大入賞口１２８上から下方に落下した遊技球の殆ど全てが普図作動口１２５に入球するように、第２遊技領域１１６ｂに釘が配されている。同時回し参考例では、普図作動口１２５は、１個の遊技球の入球に対して１個の遊技球が賞球として払い出される「特定の入賞口」を構成している。また、普図作動口１２５に遊技球が入球すると、ゲート１２４を遊技球が通過した場合と同様に、第１可変始動口１２０Ｂ（可動片１２０ｂ）を開状態とするか否かを決定する抽選が行われる。
なお、遊技領域１１６の最下部には、一般入賞口１１８、第１始動口１２０、第２始動口１２２、普図作動口１２５、および、大入賞口のいずれにも入球しなかった遊技球を、遊技領域１１６から遊技盤１０８の背面側に排出する排出口１３０が設けられている。
そして、遊技機１００には、遊技の進行中等に演出を行う演出装置として、液晶表示装置からなる演出表示装置２００、可動装置からなる演出役物装置２０２、さまざまな点灯態様や発光色に制御されるランプからなる演出照明装置２０４、スピーカからなる音声出力装置２０６、遊技者の操作を受け付ける演出操作装置２０８が設けられている。
演出表示装置２００は、画像を表示する画像表示部からなるメイン演出表示部２００ａを備えており、このメイン演出表示部２００ａを、遊技盤１０８の略中央部分において、遊技機１００の正面側から視認可能に配置している。このメイン演出表示部２００ａには、図示のように、３つの演出図柄２１０ａ、２１０ｂ、２１０ｃが変動表示される等、種々の演出が実行されることとなる。
演出役物装置２０２は、メイン演出表示部２００ａよりも前面に配置され、通常、遊技盤１０８の背面側の原点位置において、複数の構成部材に分割された状態で退避しており、遊技者が視認できないようになっている。そして、上記の演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示中などに、アクチュエータの駆動により、メイン演出表示部２００ａの前面にある可動位置まで各構成部材が移動すると、メイン演出表示部２００ａの前面で各構成部材が合体して、遊技者に大当たりの期待感を付与する。
演出照明装置２０４は、演出役物装置２０２や遊技盤１０８等に設けられており、メイン演出表示部２００ａに表示される画像等に合わせて、さまざまに点灯制御される。
音声出力装置２０６は、前枠１０６の上部位置や外枠１０２の最下部位置に設けられ、メイン演出表示部２００ａに表示される画像等に合わせて、遊技機１００の正面側に向けてさまざまな音声を出力する。
演出操作装置２０８は、遊技者の押下操作を受け付けるボタンで構成され、遊技機１００の幅方向略中央位置であって、かつ、透過板１１０よりも下方位置に設けられている。この演出操作装置２０８は、メイン演出表示部２００ａに表示される画像等に合わせて有効化されるものであり、操作有効時間内に遊技者の操作を受け付けると、当該操作に応じて、さまざまな演出が実行される。
なお、図中符号１３２は、遊技機１００から払い出される賞球や、遊技球貸出装置から貸し出される遊技球が導かれる上皿であり、この上皿１３２が遊技球で一杯になると、遊技球は下皿１３４に導かれることとなる。また、この下皿１３４の底面には、当該下皿１３４から遊技球を排出するための球抜き孔（不図示）が形成されている。この球抜き孔は、通常、開閉板（不図示）によって閉じられているが、球抜きつまみ１３４ａを押下することにより、当該球抜きつまみ１３４ａと一体となって開閉板がスライドし、球抜き孔から下皿１３４の下方に遊技球を排出することが可能となっている。
また、遊技盤１０８には、遊技領域１１６の外方であって、かつ、遊技者が視認可能な位置に、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が設けられている。これら各表示器１６０～１７２は、遊技に係る種々の状況を表示するための装置であるが、その詳細については後述する。
（制御手段の内部構成）
図４は、同時回し参考例に係る遊技の進行を制御する制御手段の内部構成を示すブロック図である。
主制御基板３００は遊技の基本動作を制御する。この主制御基板３００は、メインＣＰＵ３００ａ、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃを備えている。メインＣＰＵ３００ａは、各検出スイッチやタイマからの入力信号に基づいて、メインＲＯＭ３００ｂに格納されたプログラムを読み出して演算処理を行うとともに、各装置や表示器を直接制御したり、あるいは演算処理の結果に応じて他の基板にコマンドを送信したりする。メインＲＡＭ３００ｃは、メインＣＰＵ３００ａの演算処理時におけるデータのワークエリアとして機能する。
上記主制御基板３００には、一般入賞口１１８に遊技球が入球したことを検出する一般入賞口検出スイッチ１１８ｓ、第１固定始動口１２０Ａに遊技球が入球したことを検出する第１固定始動口検出スイッチ１２０Ａｓ、第１可変始動口１２０Ｂに遊技球が入球したことを検出する第１可変始動口検出スイッチ１２０Ｂｓ、第２始動口１２２に遊技球が入球したことを検出する第２始動口検出スイッチ１２２ｓ、ゲート１２４を遊技球が通過したことを検出するゲート検出スイッチ１２４ｓ、普図作動口１２５に遊技球が入球したことを検出する普図作動口検出スイッチ１２５ｓ、第１大入賞口１２６に遊技球が入球したことを検出する第１大入賞口検出スイッチ１２６ｓ、第２大入賞口１２８に遊技球が入球したことを検出する第２大入賞口検出スイッチ１２８ｓが接続されており、これら各検出スイッチから主制御基板３００に検出信号が入力されるようになっている。
また、主制御基板３００には、第１可変始動口１２０Ｂの可動片１２０ｂを作動する普通電動役物ソレノイド１２０ｃと、第１大入賞口１２６を開閉する開閉扉１２６ｂを作動する第１大入賞口ソレノイド１２６ｃと、第２大入賞口１２８を開閉する可動片１２８ｂを作動する第２大入賞口ソレノイド１２８ｃと、が接続されており、主制御基板３００によって、第１可変始動口１２０Ｂ、第１大入賞口１２６、第２大入賞口１２８の開閉制御がなされるようになっている。
さらに、主制御基板３００には、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が接続されており、主制御基板３００によって、これら各表示器の表示制御がなされるようになっている。
さらに、遊技盤１０８の背面には、設定変更スイッチ１８０ｓが設けられている。設定変更スイッチ１８０ｓは、専用の鍵によってアクセス可能に構成されている。設定変更スイッチ１８０ｓがオンしていることを条件として、設定値を変更、確認する操作が可能となる。詳しくは後述するが、同時回し参考例の遊技機１００は、有利度合いが異なる６段階の設定値のいずれかが設定値バッファに登録設定値として記憶され、記憶されている登録設定値に応じて遊技が進行する。なお、ここでは、設定値が６段階であることとするが、設定値は高設定および低設定の２段階のみが設けられてもよいし、他の複数段階で設けられてもよい。さらには、設定値は必須ではなく、有利度合いが変更されなくてもよい。
また、遊技盤１０８の背面には、ＲＡＭクリアボタンが押下操作可能に設けられており、このＲＡＭクリアボタンの押下操作がＲＡＭクリアスイッチ１８２ｓによって検出される。ＲＡＭクリアスイッチ１８２ｓは主制御基板３００に接続されており、ＲＡＭクリアスイッチ１８２ｓから主制御基板３００にＲＡＭクリア操作信号が入力される。電源投入時にＲＡＭクリアスイッチ１８２ｓからＲＡＭクリア操作信号が入力されている場合、メインＣＰＵ３００ａは、メインＲＡＭ３００ｃをクリアする。
また、遊技盤１０８の背面には、性能表示モニタ１８４が設けられている。主制御基板３００により、性能表示モニタ１８４に登録設定値やベース比率が表示される。
また、同時回し参考例の遊技機１００は、主に第１始動口１２０または第２始動口１２２への遊技球の入球によって開始される特別遊技と、ゲート１２４への遊技球の通過、あるいは、普図作動口１２５への遊技球の入球によって開始される普通遊技とに大別される。そして、主制御基板３００のメインＲＯＭ３００ｂには、特別遊技および普通遊技を進行するための種々のプログラムや、各種の遊技に必要なデータ、テーブルが記憶されている。
また、主制御基板３００には、払出制御基板３１０および副制御基板３３０が接続されている。払出制御基板３１０は、遊技球を発射させるための制御、および、賞球を払い出すための制御を行う。この払出制御基板３１０も、ＣＰＵ、ＲＯＭ、ＲＡＭを備えており、主制御基板３００に対して双方向に通信可能に接続されている。この払出制御基板３１０には遊技情報出力端子板３１２が接続されており、主制御基板３００から出力される遊技進行上の種々の情報が、払出制御基板３１０および遊技情報出力端子板３１２を介して、遊技店のホールコンピュータ等に出力されることとなる。
また、払出制御基板３１０には、貯留部に貯留された遊技球を賞球として遊技者に払い出すための払出モータ３１４が接続されている。払出制御基板３１０は、主制御基板３００から送信された払出個数指定コマンドに基づいて払出モータ３１４を制御して所定の賞球を遊技者に払い出すように制御する。このとき、払い出された遊技球数が払出球計数スイッチ３１６ｓによって検出され、払い出すべき賞球が遊技者に払い出されたかが把握されるようになっている。
また、払出制御基板３１０には、下皿１３４の満タン状態を検出する皿満タン検出スイッチ３１８ｓが接続されている。この皿満タン検出スイッチ３１８ｓは、賞球として払い出される遊技球を下皿１３４に導く通路に設けられており、遊技球検出信号が払出制御基板３１０に入力されるようになっている。
そして、下皿１３４に所定量以上の遊技球が貯留されて満タン状態になると、下皿１３４に向かう通路内に遊技球が滞留し、皿満タン検出スイッチ３１８ｓから払出制御基板３１０に向けて、遊技球検出信号が連続的に入力される。払出制御基板３１０は、遊技球検出信号が所定時間連続して入力された場合に、下皿１３４が満タン状態であると判断し、皿満タンコマンドを主制御基板３００に送信する。一方、皿満タンコマンドを送信した後、遊技球検出信号の連続入力が途絶えた場合には、満タン状態が解除されたと判断し、皿満タン解除コマンドを主制御基板３００に送信する。
また、払出制御基板３１０には、遊技球の発射制御を行う発射制御回路３２０が設けられている。払出制御基板３１０には、操作ハンドル１１２に設けられ、当該操作ハンドル１１２に遊技者が触れたことを検出するタッチセンサ１１２ｓと、操作ハンドル１１２の操作角度を検出する操作ボリューム１１２ａと、が接続されている。そして、タッチセンサ１１２ｓおよび操作ボリューム１１２ａから信号が入力されると、発射制御回路３２０において、遊技球発射装置に設けられた発射用ソレノイド１１２ｃを通電して遊技球を発射させる制御がなされる。
副制御基板３３０は、主に遊技中や待機中等の各演出を制御する。この副制御基板３３０は、サブＣＰＵ３３０ａ、サブＲＯＭ３３０ｂ、サブＲＡＭ３３０ｃを備えており、主制御基板３００に対して、当該主制御基板３００から副制御基板３３０への一方向に通信可能に接続されている。サブＣＰＵ３３０ａは、主制御基板３００から送信されたコマンドやタイマからの入力信号等に基づいて、サブＲＯＭ３３０ｂに格納されたプログラムを読み出して演算処理を行うとともに、演出を実行制御する。このとき、サブＲＡＭ３３０ｃは、サブＣＰＵ３３０ａの演算処理時におけるデータのワークエリアとして機能する。
具体的には、副制御基板３３０では、サブＣＰＵ３３０ａ、サブＲＯＭ３３０ｂ、サブＲＡＭ３３０ｃが協働して、サブメイン、画像制御部、役物制御部、照明制御部、音声制御部として機能する。サブメインは、各種入力コマンドに応じて、実行する演出の内容を決定したり、演出の実行を管理、統括したりする。画像制御部は、上記メイン演出表示部２００ａに画像を表示させる画像表示制御を行う。サブＲＯＭ３３０ｂには、メイン演出表示部２００ａに表示される図柄や背景、字幕等の画像データが多数格納されており、画像制御部が、画像データをサブＲＯＭ３３０ｂから不図示のＶＲＡＭに読み出して、メイン演出表示部２００ａの画像表示を制御する。
また、役物制御部は、サブメインによる演出の管理にしたがってアクチュエータを駆動し、演出役物装置２０２を可動制御する。照明制御部は演出照明装置２０４を点灯制御する。また、音声制御部は、上記音声出力装置２０６から音声を出力させる音声出力制御を行う。サブＲＯＭ３３０ｂには、音声出力装置２０６から出力される音声や楽曲等の音声データが多数格納されており、音声制御部が、音声データをサブＲＯＭ３３０ｂから読み出して、音声出力装置２０６の音声出力を制御する。
さらに、副制御基板３３０では、演出操作装置２０８が押下操作または回転操作されたことを検出する演出操作装置検出スイッチ２０８ｓから操作検出信号が入力された際に、所定の演出を実行する。
なお、各基板には、不図示の電源基板が接続されており、電源基板を介して商用電源から各基板に電力供給がなされている。また、電源基板にはコンデンサからなるバックアップ電源が設けられている。
図５は、同時回し参考例に係るメインＣＰＵ３００ａが用いるメモリ領域のアドレスマップである。なお、図５において、アドレスは１６進数で示しており、「Ｈ」は１６進数であることを示している。図５に示すように、メインＣＰＵ３００ａが用いるメモリ領域は、メインＲＯＭ３００ｂに割り当てられたメモリ領域（００００Ｈ～２ＦＦＦＨ）と、メインＲＡＭ３００ｃに割り当てられたメモリ領域（Ｆ０００Ｈ～Ｆ３ＦＦＨ）とを含んでいる。
メインＲＯＭ３００ｂのメモリ領域は、遊技の進行を制御するためのプログラムおよびデータを格納する使用領域（００００Ｈ～１ＢＦ３Ｈ）と、使用領域以外の領域であって、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４を表示するための処理（性能表示モニタ１８４に表示するベース比率を算出するための処理を含む）を実行するためのプログラムおよびデータを格納する使用外領域（２０００Ｈ～２ＢＦＦＨ）とが設けられている。
メインＲＯＭ３００ｂの使用領域には、遊技の進行を制御するためのプログラムが格納されるプログラム領域（００００Ｈ～０Ａ８９Ｈ）、未使用領域（０Ａ８ＡＨ～１１ＦＦＨ）、プログラム以外のデータが格納されるデータ領域（１２００Ｈ～１ＢＦ３Ｈ）が設けられている。なお、使用領域は、未使用領域（０Ａ８ＡＨ～０ＦＦＦＨ）を含めないようにしてもよい。
メインＲＯＭ３００ｂの使用外領域には、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４を表示するための処理を実行するためのプログラムが格納されるプログラム領域（２０００Ｈ～２７ＦＦＨ）、これらのプログラム以外のデータが格納されるデータ領域（２８００Ｈ～２ＢＦＦＨ）が設けられている。
また、メインＲＯＭ３００ｂのメモリ領域には、使用領域および使用外領域以外にも、未使用領域（１Ａ７ＢＨ～１ＤＦＦＨ）、プログラムのタイトル、バージョン等の任意のデータが格納されるＲＯＭコメント領域（１Ｅ００Ｈ～１ＥＦＦＨ）、未使用領域（１Ｆ００Ｈ～１ＦＦＦＨ）、未使用領域（２Ｃ００Ｈ～２ＦＢＦＨ）、メインＣＰＵ３００ａがプログラムを実行するために必要な情報が格納されるプログラム管理領域（２ＦＣ０Ｈ～２ＦＦＦＨ）が設けられている。
メインＲＡＭ３００ｃのメモリ領域は、遊技の進行を制御するためのプログラムが実行されている際に一時的に用いられる使用領域（Ｆ０００Ｈ～Ｆ１ＦＦＨ）と、使用領域以外の領域であって、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４を表示するための処理のプログラムが実行されている際に一時的に用いられる使用外領域（Ｆ２１０Ｈ～Ｆ２２８Ｈ）とが設けられている。
メインＲＡＭ３００ｃの使用領域には、遊技の進行を制御するためのプログラムが実行されている際に一時的に用いられるワーク領域（Ｆ０００Ｈ～Ｆ１２ＡＨ）、未使用領域（Ｆ１２ＢＨ～Ｆ１Ｄ７Ｈ）、遊技の進行を制御するためのプログラムの実行中にデータを一時的に退避させるスタック領域（Ｆ１Ｄ８Ｈ～Ｆ１ＦＦＨ）が設けられている。なお、使用領域は、未使用領域（Ｆ１２ＢＨ～Ｆ１Ｄ７Ｈ）を含めないようにしてもよい。
メインＲＡＭ３００ｃの使用外領域には、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４を表示するための処理のプログラムが実行されている際に一時的に用いられるワーク領域（Ｆ２１０Ｈ～Ｆ２１ＦＨ）、これらのプログラムが実行されている際にデータを一時的に退避させるスタック領域（Ｆ２２０Ｈ～Ｆ２２８Ｈ）が設けられている。
また、メインＲＡＭ３００ｃのメモリ領域には、使用領域および使用外領域以外にも、未使用領域（Ｆ２００Ｈ～Ｆ２０ＦＨ）、未使用領域（Ｆ２２９Ｈ～Ｆ３ＦＦＨ）が設けられている。
このように、メインＲＯＭ３００ｂおよびメインＲＡＭ３００ｃでは、遊技の進行を制御するために用いられる使用領域と、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４の表示制御をするための処理を実行するために用いられる使用外領域とが分かれて設けられている。
そして、メインＲＡＭ３００ｃでは、使用領域と使用外領域との間に、１６バイトの未使用領域（Ｆ２００Ｈ～Ｆ２０ＦＨ）が設けられている。この未使用領域（Ｆ２００Ｈ～Ｆ２０ＦＨ）は、使用領域および使用外領域を分ける境界領域として設定されており、使用領域と使用外領域との境界が明確となり、遊技の進行を制御するためのプログラムが実行されている際に使用外領域が用いられること、および、遊技機規則で定める試験を行うための処理や、性能表示モニタ１８４の表示制御をするための処理のプログラムが実行されている際に使用領域が用いられることを防止している。
なお、使用領域と使用外領域との間に設けられる未使用領域は、少なくとも１バイト以上であればよく、不正防止の観点から、４バイト以上であることが望ましく、１６バイト以上に設定されることがより望ましい。また、未使用領域は、データの書き込みおよび読み出しが禁止されているが、不正防止の観点から、所定のタイミングでクリアするようにしてもよい。
また、ＦＥ００ｈ～ＦＦＦＦｈのメモリ空間には入出力部が割り当てられている。かかる入出力部については後程詳述する。
次に、同時回し参考例の遊技機１００における遊技について、メインＲＯＭ３００ｂに記憶されている各種テーブルと併せて説明する。
前述したように、同時回し参考例の遊技機１００は、特別遊技と普通遊技の２種類の遊技が並行して進行するものである。特別遊技は、低確率遊技状態および高確率遊技状態のいずれかの遊技状態にて遊技が進行し、普通遊技は、非時短遊技状態、中時短遊技状態、時短遊技状態のいずれかの遊技状態にて遊技が進行する。
各遊技状態の詳細については後述するが、低確率遊技状態というのは、大入賞口が開放される大役遊技を実行する権利獲得の確率が低く設定された遊技状態であり、高確率遊技状態というのは、大役遊技を実行する権利獲得の確率が高く設定された遊技状態である。また、非時短遊技状態というのは、可動片１２０ｂが開状態になりにくく、第１可変始動口１２０Ｂに遊技球が入球し難い遊技状態であり、中時短遊技状態というのは、非時短遊技状態よりも可動片１２０ｂが開状態になりやすく、第１可変始動口１２０Ｂに遊技球が入球しやすい遊技状態である。また、時短遊技状態というのは、中時短遊技状態よりも、さらに、可動片１２０ｂが開状態になりやすく、第１可変始動口１２０Ｂに遊技球が最も入球しやすい遊技状態である。なお、時短遊技状態では、遊技中に第２遊技領域１１６ｂに向けて遊技球を発射し続けている場合に、僅かに遊技球が減少するか、遊技球が殆ど減少しないように設定されている。
上記のように、特別遊技と普通遊技とは同時並行して進行することから、同時回し参考例では、低確率遊技状態または高確率遊技状態と、非時短遊技状態、中時短遊技状態、時短遊技状態のいずれかとが組み合わされた遊技状態となる。以下では、理解を容易とするため、特別遊技に係る遊技状態、すなわち、低確率遊技状態および高確率遊技状態を特別遊技状態と呼び、普通遊技に係る遊技状態、すなわち、非時短遊技状態、中時短遊技状態、時短遊技状態を普通遊技状態と呼ぶ場合がある。遊技機１００の初期状態は、低確率遊技状態および非時短遊技状態に設定されている。
遊技者が操作ハンドル１１２を操作して遊技領域１１６に遊技球を発射させるとともに、遊技領域１１６を流下する遊技球が第１始動口１２０または第２始動口１２２に入球すると、遊技者に遊技利益を付与するか否かの抽選（以下、「大役抽選」という）が行われる。この大役抽選において、大当たりに当選すると、大入賞口が開放されるとともに当該大入賞口への遊技球の入球が可能となる大役遊技が実行され、また、当該大役遊技の終了後の遊技状態が、上記のいずれかの遊技状態に設定される。以下では、大役抽選方法について説明する。
なお、詳しくは後述するが、第１始動口１２０または第２始動口１２２に遊技球が入球すると、大役抽選に係る種々の乱数値（大当たり決定乱数、当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、変動パターン乱数）が取得されるとともに、これら各乱数値がメインＲＡＭ３００ｃの特図保留記憶領域に記憶される。以下では、第１始動口１２０に遊技球が入球して特図保留記憶領域に記憶された種々の乱数を総称して特１保留とよび、第２始動口１２２に遊技球が入球して特図保留記憶領域に記憶された種々の乱数を総称して特２保留とよぶ。
メインＲＡＭ３００ｃの特図保留記憶領域は、第１特図保留記憶領域と第２特図保留記憶領域とを備えている。第１特図保留記憶領域および第２特図保留記憶領域は、それぞれ４つの記憶部（第１～第４記憶部）を有している。そして、第１始動口１２０に遊技球が入球すると、特１保留を第１特図保留記憶領域の第１記憶部から順に記憶し、第２始動口１２２に遊技球が入球すると、特２保留を第２特図保留記憶領域の第１記憶部から順に記憶する。
例えば、第１始動口１２０に遊技球が入球したとき、第１特図保留記憶領域の第１～第４記憶部のいずれにも保留が記憶されていない場合には、第１記憶部に特１保留を記憶する。また、例えば、第１記憶部～第３記憶部に特１保留が記憶されている状態で、第１始動口１２０に遊技球が入球した場合には、特１保留を第４記憶部に記憶する。また、第２始動口１２２に遊技球が入球した場合にも、上記と同様に、第２特図保留記憶領域の第１記憶部～第４記憶部の中で、特２保留が記憶されていない、最も番号（序数）の小さい記憶部に特２保留が記憶される。
ただし、第１特図保留記憶領域および第２特図保留記憶領域に記憶可能な特１保留数（Ｘ１）および特２保留数（Ｘ２）は、それぞれ４つに設定されている。したがって、例えば、第１始動口１２０に遊技球が入球したときに、第１特図保留記憶領域に既に４つの特１保留が記憶されている場合には、当該第１始動口１２０への遊技球の入球によって新たに特１保留が記憶されることはない。同様に、第２始動口１２２に遊技球が入球したときに、第２特図保留記憶領域に既に４つの特２保留が記憶されている場合には、当該第２始動口１２２への遊技球の入球によって新たに特２保留が記憶されることはない。
図６は、同時回し参考例に係る低確時大当たり決定乱数判定テーブルを説明する図である。第１始動口１２０または第２始動口１２２に遊技球が入球すると、０～６５５３５の範囲内から１つの大当たり決定乱数が取得される。そして、大役抽選を開始するとき、すなわち、大当たりの判定を行うときの遊技状態に応じて大当たり決定乱数判定テーブルが選択され、当該選択された大当たり決定乱数判定テーブルと取得された大当たり決定乱数とによって大役抽選が行われる。
低確率遊技状態において、特１保留および特２保留について大役抽選を開始する場合には、低確時大当たり決定乱数判定テーブルが参照される。ここで、同時回し参考例では、有利度合いを異にする６段階の設定値が設けられており、低確時大当たり決定乱数判定テーブルは、設定値ごとに設けられている。遊技中は、設定値が６段階のうちのいずれかに設定されており、現在設定されている設定値（設定値バッファに記憶されている登録設定値）に対応する低確時大当たり決定乱数判定テーブルを参照して大役抽選が行われる。
低確率遊技状態であって、設定値＝１に設定されている場合（登録設定値＝１）には、図６（ａ）に示す低確時大当たり決定乱数判定テーブルａを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルａによれば、大当たり決定乱数が１０００１～１０２１８であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／３００．６となり、小当たり確率は約１／３．４５となる。
低確率遊技状態であって、設定値＝２に設定されている場合（登録設定値＝２）には、図６（ｂ）に示す低確時大当たり決定乱数判定テーブルｂを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルｂによれば、大当たり決定乱数が１０００１～１０２２５であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／２９１．２となり、小当たり確率は約１／３．４５となる。
低確率遊技状態であって、設定値＝３に設定されている場合（登録設定値＝３）には、図６（ｃ）に示す低確時大当たり決定乱数判定テーブルｃを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルｃによれば、大当たり決定乱数が１０００１～１０２３２であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／２８２．４となり、小当たり確率は約１／３．４５となる。
低確率遊技状態であって、設定値＝４に設定されている場合（登録設定値＝４）には、図６（ｄ）に示す低確時大当たり決定乱数判定テーブルｄを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルｄによれば、大当たり決定乱数が１０００１～１０２３９であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／２７４．２となり、小当たり確率は約１／３．４５となる。
低確率遊技状態であって、設定値＝５に設定されている場合（登録設定値＝５）には、図６（ｅ）に示す低確時大当たり決定乱数判定テーブルｅを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルｅによれば、大当たり決定乱数が１０００１～１０２４６であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／２６６．４となり、小当たり確率は約１／３．４５となる。
低確率遊技状態であって、設定値＝６に設定されている場合（登録設定値＝６）には、図６（ｆ）に示す低確時大当たり決定乱数判定テーブルｆを参照して大役抽選が行われる。この低確時大当たり決定乱数判定テーブルｆによれば、大当たり決定乱数が１０００１～１０２５３であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／２５９．０となり、小当たり確率は約１／３．４５となる。
図７は、同時回し参考例に係る高確時大当たり決定乱数判定テーブルを説明する図である。高確率遊技状態において、特１保留および特２保留について大役抽選を開始する場合には、高確時大当たり決定乱数判定テーブルが参照される。高確時大当たり決定乱数判定テーブルも、低確時大当たり決定乱数判定テーブルと同様に設定値ごとに設けられている。
高確率遊技状態であって、設定値＝１に設定されている場合（登録設定値＝１）には、図７（ａ）に示す高確時大当たり決定乱数判定テーブルａを参照して大役抽選が行われる。この高確時大当たり決定乱数判定テーブルａによれば、大当たり決定乱数が１０００１～１０６２０であった場合に大当たりと判定し、大当たり決定乱数が２０００１～３８９９６であった場合に小当たりと判定し、その他の大当たり決定乱数であった場合にはハズレと判定する。したがって、この場合の大当たり確率は約１／１０５．７となり、小当たり確率は約１／３．４５となる。
同様に、高確率遊技状態であって、設定値＝２～６に設定されている場合（登録設定値＝２～６）には、図７（ｂ）～（ｆ）に示す高確時大当たり決定乱数判定テーブルｂ～ｆを参照して大役抽選が行われる。これら高確時大当たり決定乱数判定テーブルｂ～ｆによれば、それぞれ大当たり決定乱数が図示の値であった場合に大当たりと判定する。したがって、設定値＝２～６の場合の大当たり確率は、それぞれ約１／１０２．４～１／９１．０となり、小当たり確率は約１／３．４５となる。
以上のように、大役抽選は、登録設定値に応じて行われる。このとき、登録設定値に応じて大当たりの当選確率が異なっており、登録設定値が大きい場合の方が、小さい場合に比べて、大当たりに当選しやすくなっている。なお、ここでは、登録設定値が異なっても、小当たりの当選確率は変わらないこととしたが、登録設定値ごとに小当たりの当選確率を異ならせてもよい。また、小当たりは必須ではなく、大役抽選において、大当たりおよびハズレのいずれかのみが決定されてもよい。
また、ここでは、低確率遊技状態および高確率遊技状態の双方における大当たりの当選確率が、登録設定値に応じて異なることとしたが、低確率遊技状態および高確率遊技状態のいずれか一方における大当たりの当選確率のみが、登録設定値に応じて異なることとしてもよい。
図８は、同時回し参考例に係る当たり図柄乱数判定テーブルおよび小当たり図柄乱数判定テーブルを説明する図である。第１始動口１２０または第２始動口１２２に遊技球が入球すると、０～９９の範囲内から１つの当たり図柄乱数が取得される。そして、上記の大役抽選により「大当たり」の判定結果が導出された場合に、取得している当たり図柄乱数と当たり図柄乱数判定テーブルとによって、特別図柄の種別が決定される。このとき、特１保留によって「大当たり」に当選した場合には、図８（ａ）に示すように、特１用当たり図柄乱数判定テーブルａが選択され、特２保留によって「大当たり」に当選した場合には、図８（ｂ）に示すように、特２用当たり図柄乱数判定テーブルｂが選択され、特１保留によって「小当たり」に当選した場合には、図８（ｃ）に示すように、特１用小当たり図柄乱数判定テーブルａが選択され、特２保留によって「小当たり」に当選した場合には、図８（ｄ）に示すように、特２用小当たり図柄乱数判定テーブルｂが選択される。以下では、当たり図柄乱数によって決定される特別図柄、すなわち、大当たりの判定結果が得られた場合に決定される特別図柄を大当たり図柄と呼び、小当たりの判定結果が得られた場合に決定される特別図柄を小当たり図柄と呼び、ハズレの判定結果が得られた場合に決定される特別図柄をハズレ図柄と呼ぶ。
図８（ａ）に示す特１用当たり図柄乱数判定テーブルａ、および、図８（ｂ）に示す特２用当たり図柄乱数判定テーブルｂによれば、取得した当たり図柄乱数の値に応じて、図示のとおり、特別図柄として大当たり図柄（特別図柄Ａ～Ｊ）が決定される。また、図８（ｃ）に示す特１用小当たり図柄乱数判定テーブルａ、および、図８（ｄ）に示す特２用小当たり図柄乱数判定テーブルｂによれば、取得した当たり図柄乱数の値に応じて、図示のとおり、特別図柄として小当たり図柄（特別図柄Ｚ１～Ｚ６）が決定される。
なお、大役抽選結果が「ハズレ」であった場合に、当該抽選結果が特１保留によって導出されたときは、抽選を行うことなくハズレ図柄として特別図柄Ｘが決定され、当該抽選結果が特２保留によって導出されたときは、抽選を行うことなくハズレ図柄として特別図柄Ｙが決定される。つまり、当たり図柄乱数判定テーブルは、大役抽選結果が「大当たり」であった場合にのみ参照され、大役抽選結果が「ハズレ」または「小当たり」であった場合に参照されることはない。また、小当たり図柄乱数判定テーブルは、大役抽選結果が「小当たり」であった場合にのみ参照され、大役抽選結果が「大当たり」または「ハズレ」であった場合に参照されることはない。なお、小当たり図柄である特別図柄Ｚ１～Ｚ６をまとめて単に特別図柄Ｚともよぶ。
図９は、同時回し参考例に係るリーチグループ決定乱数判定テーブルを説明する図である。このリーチグループ決定乱数判定テーブルは複数設けられており、保留種別、保留数、遊技状態等に応じて、予め設定されたテーブルが選択される。第１始動口１２０または第２始動口１２２に遊技球が入球すると、０～１０００６の範囲内から１つのリーチグループ決定乱数が取得される。上記のように、大役抽選結果が導出されると、当該大役抽選結果を報知する変動演出パターンを決定する処理が行われる。同時回し参考例では、大役抽選結果が「ハズレ」であった場合に、変動演出パターンを決定するにあたって、まず、リーチグループ決定乱数とリーチグループ決定乱数判定テーブルとによってグループ種別が決定される。
例えば、遊技状態が詳しくは後述する通常状態に設定されているときに、特１保留に基づいて「ハズレ」の大役抽選結果が導出された場合において、大役抽選を行うときの特１保留の保留数（以下、単に「保留数」という）が０個であれば、図９（ａ）に示すように、リーチグループ決定乱数判定テーブル１が選択される。同様に、通常状態に設定されているときに、特１保留に基づいて「ハズレ」の大役抽選結果が導出された場合において、大役抽選を行うときの保留数が１～２個であれば、図９（ｂ）に示すように、リーチグループ決定乱数判定テーブル２が選択され、保留数が３個であれば、図９（ｃ）に示すように、リーチグループ決定乱数判定テーブル３が選択される。なお、図９において、グループ種別の欄に記載しているグループｘは、任意のグループ番号を示している。したがって、取得したリーチグループ決定乱数と、参照するリーチグループ決定乱数判定テーブルの種類とに応じて、グループ種別として種々のグループ番号が決定されることとなる。
なお、ここでは、通常状態において、特１保留に基づいて「ハズレ」の大役抽選結果が導出されたときに参照されるリーチグループ決定乱数判定テーブルについて説明したが、メインＲＯＭ３００ｂには、この他にも多数のリーチグループ決定乱数判定テーブルが記憶されている。
なお、大役抽選結果が「大当たり」または「小当たり」であった場合には、変動演出パターンを決定するにあたってグループ種別を決定することはない。つまり、リーチグループ決定乱数判定テーブルは、大役抽選結果が「ハズレ」であった場合にのみ参照され、大役抽選結果が「大当たり」または「小当たり」であった場合に参照されることはない。
図１０は、同時回し参考例に係るリーチモード決定乱数判定テーブルを説明する図である。このリーチモード決定乱数判定テーブルは、大役抽選結果が「ハズレ」であった場合に選択されるハズレ時リーチモード決定乱数判定テーブルと、大役抽選結果が「大当たり」であった場合に選択される大当たり時リーチモード決定乱数判定テーブルと、大役抽選結果が「小当たり」であった場合に選択される小当たり時リーチモード決定乱数判定テーブルとに大別される。なお、ハズレ時リーチモード決定乱数判定テーブルは、上記のように決定されたグループ種別ごとに設けられており、大当たり時リーチモード決定乱数判定テーブルおよび小当たり時リーチモード決定乱数判定テーブルは、遊技状態、保留種別ごとに設けられている。
また、各リーチモード決定乱数判定テーブルは、遊技状態や図柄の種別ごとにも設けられている。ここでは、所定の遊技状態および図柄種別において参照されるグループｘ用ハズレ時リーチモード決定乱数判定テーブルの一例を図１０（ａ）に示し、特１用大当たり時リーチモード決定乱数判定テーブルの一例を図１０（ｂ）に示し、特２用大当たり時リーチモード決定乱数判定テーブルの一例を図１０（ｃ）に示し、特１用小当たり時リーチモード決定乱数判定テーブルの一例を図１０（ｄ）に示し、特２用小当たり時リーチモード決定乱数判定テーブルの一例を図１０（ｅ）に示す。
第１始動口１２０または第２始動口１２２に遊技球が入球すると、０～２５０の範囲内から１つのリーチモード決定乱数が取得される。そして、上記の大役抽選の結果が「ハズレ」であった場合には、図１０（ａ）に示すように、上記のグループ種別の抽選により決定されたグループ種別に対応するハズレ時リーチモード決定乱数判定テーブルが選択され、選択されたハズレ時リーチモード決定乱数判定テーブルとリーチモード決定乱数とに基づいて、変動モード番号が決定される。また、上記の大役抽選の結果が「大当たり」であった場合には、図１０（ｂ）、（ｃ）に示すように、大当たり当選時の遊技状態、および、読み出された保留種別に対応する大当たり時リーチモード決定乱数判定テーブルが選択され、選択された大当たり時リーチモード決定乱数判定テーブルとリーチモード決定乱数とに基づいて、変動モード番号が決定される。
さらに、上記の大役抽選の結果が「小当たり」であった場合には、図１０（ｄ）、（ｅ）に示すように、小当たり当選時の遊技状態、および、読み出された保留種別に対応する小当たり時リーチモード決定乱数判定テーブルが選択され、選択された小当たり時リーチモード決定乱数判定テーブルとリーチモード決定乱数とに基づいて、変動モード番号が決定される。
また、各リーチモード決定乱数判定テーブルにおいては、リーチモード決定乱数に、変動モード番号とともに、後述する変動パターン乱数判定テーブルが対応付けられており、変動モード番号が決定されるのと同時に、変動パターン乱数判定テーブルが決定される。なお、図１０において、変動パターン乱数判定テーブルの欄に記載しているテーブルｘは、任意のテーブル番号を示している。したがって、取得したリーチグループ決定乱数と、参照するリーチモード決定乱数判定テーブルの種類とに応じて、変動モード番号と、変動パターン乱数判定テーブルのテーブル番号とが決定されることとなる。また、同時回し参考例において、変動モード番号および後述する変動パターン番号は、１６進数で設定されている。以下において、１６進数を示す場合には「Ｈ」を付するが、図１０～図１２に○○Ｈと記載しているのは、１６進数で示される任意の値を示すものである。
以上のように、大役抽選結果が「ハズレ」であった場合には、まず、図９に示すリーチグループ決定乱数判定テーブルとリーチグループ決定乱数とによってグループ種別が決定される。そして、決定されたグループ種別と遊技状態に応じ、図１０（ａ）に示すハズレ時リーチモード決定乱数判定テーブルとリーチモード決定乱数とによって、変動モード番号および変動パターン乱数判定テーブルが決定される。
一方、大役抽選結果が「大当たり」または「小当たり」であった場合には、決定された大当たり図柄または小当たり図柄（特別図柄の種別）、大当たり、または、小当たり当選時の遊技状態等に対応する、図１０に示す大当たり時リーチモード決定乱数判定テーブルを参照し、リーチモード決定乱数を用いて、変動モード番号、変動パターン乱数判定テーブルが決定されることとなる。
図１１は、同時回し参考例に係る変動パターン乱数判定テーブルを説明する図である。ここでは、所定のテーブル番号ｘの変動パターン乱数判定テーブルｘを示すが、変動パターン乱数判定テーブルは、この他にも、テーブル番号ごとに多数設けられている。
第１始動口１２０または第２始動口１２２に遊技球が入球すると、０～２３８の範囲内から１つの変動パターン乱数が取得される。そして、上記の変動モード番号と同時に決定された変動パターン乱数判定テーブルと、取得した変動パターン乱数とに基づいて、図示のように変動パターン番号が決定される。
このように、大役抽選が行われると、大役抽選結果、決定された図柄種別、遊技状態、保留数、保留種別等に応じて、変動モード番号、変動パターン番号が決定される。これら変動モード番号、変動パターン番号は、変動演出パターンを特定するものであり、そのそれぞれに、変動演出の態様および時間が対応付けられている。
図１２は、同時回し参考例に係る変動時間決定テーブルを説明する図である。上記のように、変動モード番号が決定されると、図１２（ａ）に示す変動時間１決定テーブルにしたがって変動時間１が決定される。この変動時間１決定テーブルによれば、変動モード番号ごとに変動時間１が対応付けられており、決定された変動モード番号に応じて、対応する変動時間１が決定される。
また、上記のように、変動パターン番号が決定されると、図１２（ｂ）に示す変動時間２決定テーブルにしたがって変動時間２が決定される。この変動時間２決定テーブルによれば、変動パターン番号ごとに変動時間２が対応付けられており、決定された変動パターン番号に応じて、対応する変動時間２が決定される。このようにして決定された変動時間１、２の合計時間が、大役抽選結果を報知する変動演出の時間、すなわち、変動時間となる。この変動時間というのは、決定された特別図柄を、第１特別図柄表示器１６０または第２特別図柄表示器１６２に停止表示させるまでの時間である。
詳しくは後述するが、特１保留に基づいて特別図柄が決定されるとともに、変動モード番号および変動パターン番号すなわち変動時間が決定されると、当該決定された変動時間に亘って第１特別図柄表示器１６０において図柄の変動表示が行われ、変動時間が経過すると、第１特別図柄表示器１６０に、決定された特別図柄が停止表示される。また、特２保留に基づいて特別図柄が決定されるとともに、変動パターン番号すなわち変動時間が決定されると、当該決定された変動時間に亘って第２特別図柄表示器１６２において図柄の変動表示が行われ、変動時間が経過すると、第２特別図柄表示器１６２に、決定された特別図柄が停止表示される。このとき、ハズレ図柄が第１特別図柄表示器１６０に停止表示されることで、大役抽選の結果としてハズレが確定し、次の特１保留に基づく大役抽選が実行可能となり、ハズレ図柄が第２特別図柄表示器１６２に停止表示されることで、大役抽選の結果としてハズレが確定し、次の特２保留に基づく大役抽選が実行可能となる。一方、大当たり図柄が第１特別図柄表示器１６０または第２特別図柄表示器１６２に停止表示されると、大役抽選の結果として大当たりが確定し、大役遊技が実行され、小当たり図柄が第１特別図柄表示器１６０または第２特別図柄表示器１６２に停止表示されると、大役抽選の結果として小当たりが確定し、小当たり遊技が実行されることとなる。
このように、変動時間は、第１特別図柄表示器１６０または第２特別図柄表示器１６２における図柄の変動表示の時間、換言すれば、大役抽選の結果を確定させるまでの時間を規定するものとなる。
以上のようにして変動モード番号が決定されると、当該決定された変動モード番号に対応する変動モードコマンドが副制御基板３３０に送信され、変動パターン番号が決定されると、当該決定された変動パターン番号に対応する変動パターンコマンドが副制御基板３３０に送信される。副制御基板３３０においては、受信した変動モードコマンドに基づいて、主に変動演出の前半の態様が決定され、受信した変動パターンコマンドに基づいて、主に変動演出の後半の態様が決定されることとなるが、その詳細については後述する。なお、以下では、変動モード番号および変動パターン番号を総称して変動情報と呼び、変動モードコマンドおよび変動パターンコマンドを総称して変動コマンドと呼ぶ場合がある。
図１３は、同時回し参考例に係る遊技状態および変動時間を説明する図である。上述のように、特別遊技状態と普通遊技状態とが組み合わされて１の遊技状態となり、設定中の遊技状態に応じて遊技の進行制御がなされる。既に説明したように、特別遊技状態は、大当たりの当選確率を異にする低確率遊技状態および高確率遊技状態の２種類が設けられている。また、普通遊技状態は、互いに第１可変始動口１２０Ｂへの遊技球の入球容易性（入球頻度）を異にする非時短遊技状態、中時短遊技状態、時短遊技状態の３種類が設けられている。
ここで、普通遊技において、第１可変始動口１２０Ｂへの遊技球の入球容易性は、当選確率、変動時間、開放時間の３つの要素によって決定される。詳しくは後述するが、普通遊技では、ゲート１２４を遊技球が通過するか、あるいは、普図作動口１２５に遊技球が入球すると普図保留が記憶される。そして、記憶された普図保留に基づいて、可動片１２０ｂを開放するか否かを決定する普図抽選が行われる。この普図抽選の結果は、所定の変動時間が経過したところで確定する。普図抽選の結果として当たりが確定すると、可動片１２０ｂが開放される。このとき、普図抽選における当選確率、変動時間、および、可動片１２０ｂを開放する際の開放時間が、それぞれ普通遊技状態ごとに設定されている。
同時回し参考例では、図１３（ａ）に示すように、特別遊技状態および普通遊技状態の組み合わせにより６種類の遊技状態が設けられる。遊技機１００の初期状態は、低確率遊技状態および非時短遊技状態となっている。なお、非時短遊技状態では、普図抽選における当選確率が低く、変動時間が長く、可動片１２０ｂの開放時間が短い。同時回し参考例では、低確率遊技状態および非時短遊技状態が組み合わされた遊技状態を通常状態と呼ぶ。
また、同時回し参考例では、高確率遊技状態および非時短遊技状態に設定される場合があり、この両者が組み合わされた遊技状態を最優位状態と呼ぶ。なお、この最優位状態は、６つの遊技状態の中で最も有利度合いが高く、適切に遊技球を発射していると、大当たりに当選せずとも、遊技中に徐々に遊技球が増加していくように設定されている。
また、同時回し参考例では、低確率遊技状態および時短遊技状態に設定される場合がある。なお、時短遊技状態では、普図抽選における当選確率が高く、変動時間が短く、可動片１２０ｂの開放時間が長い。以下では、低確率遊技状態および時短遊技状態が組み合わされた遊技状態を低確時短状態と呼ぶ。
また、同時回し参考例では、高確率遊技状態および時短遊技状態に設定される場合がある。以下では、高確率遊技状態および時短遊技状態が組み合わされた遊技状態を高確時短状態または高確前兆状態と呼ぶ。なお、高確時短状態および高確前兆状態について、詳しくは後述する。
また、同時回し参考例では、高確率遊技状態および中時短遊技状態に設定される場合がある。なお、中時短遊技状態では、普図抽選における当選確率が、非時短遊技状態よりも高く時短遊技状態よりも低く、変動時間が短く、可動片１２０ｂの開放時間が長い。この遊技状態は、適切に遊技球を発射させなかった場合等、不測の事態が生じた場合に設定され得るものである。以下では、高確率遊技状態および中時短遊技状態が組み合わされた遊技状態をペナルティ状態と呼ぶ。
なお、副制御基板３３０においては、主制御基板３００で設定されている遊技状態に対応する演出モードが設定される。演出モードというのは、メイン演出表示部２００ａに表示される背景画像やＢＧＭ等を規定するものであり、演出モードごとに、演出の内容が異なっている。つまり、遊技者は、演出モードによって、現在の遊技状態を識別することができる。
以上のように、同時回し参考例では、６つの遊技状態が設けられている。そして、上記したように、大役抽選が行われたときの遊技状態、保留種別、当該遊技状態における変動回数、図柄の種別に応じて、変動モード番号および変動パターン番号、すなわち、変動時間が決定される。
ここで、遊技機１００では、遊技状態ごとに、実質変動対象が設定されている。実質変動対象というのは、本来、大役抽選を行うべき保留の種別を示しており、遊技状態ごとに、特１保留および特２保留のいずれかが実質変動対象に設定されている。通常状態では、特１保留が実質変動対象に設定されている。また、通常状態では、普通遊技状態が非時短遊技状態であるため、第１可変始動口１２０Ｂが殆ど開放されることがない。したがって、通常状態では、遊技者は、第１固定始動口１２０Ａに遊技球を入球させるべく、第１遊技領域１１６ａに向けて遊技球を発射させる必要がある。
通常状態において、実質変動対象である特１保留によって大役抽選が行われ、ハズレ図柄もしくは小当たり図柄が決定されると、３～１００秒の範囲内で変動時間が決定される。また、通常状態において、特１保留によって大役抽選が行われ、大当たり図柄が決定されると、４０～１００秒の範囲内で変動時間が決定される。
一方、通常状態において、実質変動対象ではない特２保留によって大役抽選が行われた場合には、決定された図柄種別に拘わらず、変動時間が必ず１０分に決定される。このように、変動時間を１０分といった長時間に設定することで、通常状態では、仮に遊技者が第２始動口１２２に遊技球を入球させたとしても、特２保留に基づく大役抽選の実行機会が極めて少なくなる。
具体的に説明すると、第２始動口１２２が第２遊技領域１１６ｂに設けられており、また、第２始動口１２２は、常に遊技球が入球可能となる固定始動口で構成されている。さらに、遊技機１００の遊技性により、第２始動口１２２は、第１始動口１２０よりも、容易に遊技球が入球する位置に配されている。そのため、仮に、通常状態において、特２保留に係る変動時間を短時間としてしまうと、大役抽選の機会が必要以上に遊技者に与えられてしまう。そこで、通常状態における本来の遊技性に則り、適切に第１遊技領域１１６ａに向けて遊技球を発射させるべく、変動時間を１０分といった長時間に設定している。
最優位状態では、特２保留が実質変動対象に設定されている。したがって、最優位状態では、遊技者は、第２始動口１２２に遊技球を入球させるべく、第２遊技領域１１６ｂに向けて遊技球を発射させる必要がある。最優位状態において、実質変動対象ではない特１保留によって大役抽選が行われた場合には、決定された図柄種別に拘わらず、変動時間が必ず１０秒に決定される。なお、最優位状態において実質変動対象ではない特１保留によって大役抽選が行われる場合の方が、通常状態で実質変動対象ではない特２保留によって大役抽選が行われる場合に比べて、遊技性に与える影響が小さい。そのため、最優位状態では、実質変動対象ではない特１保留によって大役抽選が行われた場合の変動時間を、１０秒と短く設定している。
最優位状態において、実質変動対象である特２保留によって大役抽選が行われ、ハズレ図柄または小当たり図柄が決定されると、１秒～３秒の範囲内で変動時間が決定される。また、最優位状態において、特２保留によって大役抽選が行われ、大当たり図柄が決定されると、変動時間が３秒～１０秒の範囲内で決定される。
低確時短状態、高確時短状態では、いずれも特１保留が実質変動対象に設定されている。また、低確時短状態、高確時短状態では、普通遊技状態が時短遊技状態に設定されており、第１可変始動口１２０Ｂが頻繁に開状態に制御される。したがって、これら２つの遊技状態では、遊技者は、第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂに向けて遊技球を発射させる必要がある。これら２つの遊技状態では、いずれも同一の変動パターン乱数判定テーブルが選択されるが、これら２つの遊技状態は、普通遊技状態が時短遊技状態である点で共通している。つまり、普通遊技状態が時短遊技状態である場合において、実質変動対象である特１保留によって大役抽選が行われ、ハズレ図柄もしくは小当たり図柄が決定されると、必ず１秒の変動時間が決定される。また、低確時短状態、高確時短状態である場合において、特１保留によって大役抽選が行われ、大当たり図柄が決定されると、変動時間が必ず３０秒に決定される。
高確前兆状態では、特１保留が実質変動対象に設定されている。また、高確前兆状態では、普通遊技状態が時短遊技状態に設定されており、第１可変始動口１２０Ｂが頻繁に開状態に制御される。したがって、高確前兆状態では、遊技者は、第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂに向けて遊技球を発射させる必要がある。高確前兆状態において、実質変動対象である特１保留によって大役抽選が行われ、ハズレ図柄もしくは小当たり図柄が決定されると、３秒～１０秒の範囲内で変動時間が決定される。また、高確前兆状態において、特１保留によって大役抽選が行われ、大当たり図柄が決定されると、変動時間が必ず３０秒に決定される。
一方、低確時短状態、高確時短状態および高確前兆状態、すなわち、普通遊技状態が時短遊技状態である場合において、実質変動対象ではない特２保留によって大役抽選が行われた場合には、決定された図柄種別に拘わらず、変動時間が必ず１０分に決定される。
ペナルティ状態では、特１保留が実質変動対象に設定されている。また、ペナルティ状態では、普通遊技状態が中時短遊技状態に設定されており、第１可変始動口１２０Ｂが一定の頻度で開状態に制御される。したがって、ペナルティ状態では、遊技者は、第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂに向けて遊技球を発射させる必要がある。ペナルティ状態において、実質変動対象である特１保留によって大役抽選が行われ、ハズレ図柄または小当たり図柄が決定されると、３～１００秒の範囲内で変動時間が決定される。また、ペナルティ状態において、特１保留によって大役抽選が行われ、大当たり図柄が決定されると、４０～１００秒の範囲内で変動時間が決定される。
一方、ペナルティ状態において、実質変動対象ではない特２保留によって大役抽選が行われた場合には、決定された図柄種別に拘わらず、変動時間が必ず１０分に決定される。
以上のように、遊技状態ごとに実質変動対象が設定されており、実質変動対象としての保留種別に基づく大役抽選が行われた場合には、最長でも変動時間が１００秒となっている。一方、実質変動対象ではない保留種別に基づく大役抽選が行われた場合には、変動時間が概ね１０分となり、本来の遊技性に反した遊技が行われないようにしている。
なお、同時回し参考例では、高確時短状態の変動時間の平均が、高確前兆状態の変動時間の平均よりも短い場合について説明するが、高確時短状態の変動時間の平均が、高確前兆状態の変動時間の平均よりも長くてもよい。つまり、高確時短状態の変動時間の平均と、高確前兆状態の変動時間の平均とが異なっていてもよい。
図１４は、同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第１の図であり、図１５は、同時回し参考例に係る特別電動役物作動ラムセットテーブルを説明する第２の図である。なお、特別電動役物作動ラムセットテーブルは、大役遊技または小当たり遊技を制御するための各種データが記憶されたものであり、大役遊技中および小当たり遊技中は、特別電動役物作動ラムセットテーブルを参照して、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃが通電制御される。なお、実際は、特別電動役物作動ラムセットテーブルは、特別図柄（大当たり図柄および小当たり図柄）の種別ごとに複数設けられており、決定された特別図柄の種別に応じて、対応するテーブルが大役遊技または小当たり遊技の開始時にセットされるが、ここでは、説明の都合上、図柄の種別ごとに特別図柄の制御データを示す。
図１４に示すように、大役遊技は、大入賞口が所定回数開閉される複数回のラウンド遊技で構成され、小当たり遊技は、ラウンド遊技が１回のみ実行される。この特別電動役物作動ラムセットテーブルによれば、オープニング時間（最初のラウンド遊技が開始されるまでの待機時間）、特別電動役物最大作動回数（１回の大役遊技または小当たり遊技中に実行されるラウンド遊技の回数）、特別電動役物開閉切替回数（１ラウンド中の大入賞口の開放回数）、ソレノイド通電時間（大入賞口の開放回数ごとの第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電時間、すなわち、１回の大入賞口の開放時間）、規定数（１回のラウンド遊技における大入賞口への最大入賞可能数）、大入賞口閉鎖有効時間（ラウンド遊技間の大入賞口の閉鎖時間、すなわち、インターバル時間）、エンディング時間（最後のラウンド遊技が終了してから、通常の特別遊技（後述する図柄の変動表示）が再開されるまでの待機時間）が、制御データとして、特別図柄の種別ごとに、図示のように予め記憶されている。
なお、特１保留によって大当たりに当選し、大当たり図柄として特別図柄Ａ、Ｂ、Ｄが決定された場合には、４回のラウンド遊技で構成される大役遊技が実行される。この大役遊技においては、１～４回目のラウンド遊技において第１大入賞口１２６がそれぞれ１回のみ開放される。各ラウンド遊技では、第１大入賞口１２６が最大で２９．０秒開放され、この間に規定数の遊技球が入球するか、もしくは、最大開放時間（２９．０秒）が経過すると、第１大入賞口１２６が閉鎖されて１回のラウンド遊技が終了となる。
また、特１保留によって大当たりに当選し、大当たり図柄として特別図柄Ｃ、Ｅが決定された場合には、１０回のラウンド遊技で構成される大役遊技が実行される。これらの大役遊技においては、１～１０回目のラウンド遊技において第１大入賞口１２６がそれぞれ１回のみ開放される。各ラウンド遊技では、第１大入賞口１２６が最大で２９．０秒開放され、この間に規定数の遊技球が入球するか、もしくは、最大開放時間（２９．０秒）が経過すると、第１大入賞口１２６が閉鎖されて１回のラウンド遊技が終了となる。
また、特１保留によって小当たりに当選し、小当たり図柄として特別図柄Ｚ１～Ｚ３が決定された場合には、１回のラウンド遊技で構成される小当たり遊技が実行される。この小当たり遊技では、１回のラウンド遊技において、第２大入賞口１２８が０．１秒×１回開放される。
また、図１５に示すように、特２保留によって大当たりに当選し、大当たり図柄として特別図柄Ｆ、Ｇ、Ｉが決定された場合には、４回のラウンド遊技で構成される大役遊技が実行される。この大役遊技においては、１～４回目のラウンド遊技において第１大入賞口１２６がそれぞれ１回のみ開放される。各ラウンド遊技では、第１大入賞口１２６が最大で２９．０秒開放され、この間に規定数の遊技球が入球するか、もしくは、最大開放時間（２９．０秒）が経過すると、第１大入賞口１２６が閉鎖されて１回のラウンド遊技が終了となる。
また、特２保留によって大当たりに当選し、大当たり図柄として特別図柄Ｈ、Ｊが決定された場合には、１０回のラウンド遊技で構成される大役遊技が実行される。この大役遊技においては、１～１０回目のラウンド遊技において第１大入賞口１２６がそれぞれ１回のみ開放される。各ラウンド遊技では、第１大入賞口１２６が最大で２９．０秒開放され、この間に規定数の遊技球が入球するか、もしくは、最大開放時間（２９．０秒）が経過すると、第１大入賞口１２６が閉鎖されて１回のラウンド遊技が終了となる。
また、特２保留によって小当たりに当選し、小当たり図柄として特別図柄Ｚ４～Ｚ６が決定された場合にも、１回のラウンド遊技からなる小当たり遊技が実行される。ここで、小当たり図柄として特別図柄Ｚ４が決定された場合の小当たり遊技では、１回のラウンド遊技において、第２大入賞口１２８が０．１秒×２回開放される。なお、第２大入賞口１２８の２回の開放の間の休止時間であるラウンド中インターバル時間は、１．７８秒に設定されている。遊技球は最短で０．６秒間隔で発射されるため、第２大入賞口１２８の開放時間と、遊技球の発射間隔とから考えると、この小当たり遊技中に遊技球が第２大入賞口１２８に入球する確率は低い。
しかしながら、同時回し参考例では、第２大入賞口１２８を閉状態に維持する可動片１２８ｂ上に遊技球が滞留しやすい構造となっており、可動片１２８ｂが開状態に変移することで、可動片１２８ｂ上に滞留する遊技球が第２大入賞口１２８内に導かれる。そのため、第２大入賞口１２８の０．１秒×２回の開放により、平均で２～３個の遊技球が第２大入賞口１２８に入球することとなる。
また、小当たり図柄として特別図柄Ｚ５が決定された場合の小当たり遊技では、１回のラウンド遊技において、第２大入賞口１２８が０．１秒×３回開放される。なお、この場合のラウンド中インターバル時間は、０．８４秒に設定されている。この小当たり遊技においては、平均で３～４個の遊技球が第２大入賞口１２８に入球する。
さらに、小当たり図柄として特別図柄Ｚ６が決定された場合の小当たり遊技では、１回のラウンド遊技において、第２大入賞口１２８が０．１秒×１２回開放される。なお、この場合のラウンド中インターバル時間は、０．８４秒に設定されている。この小当たり遊技においては、第２遊技領域１１６ｂに向けて遊技球を発射し続けることにより、ほぼ確実に規定数（例えば１０個）の遊技球を第２大入賞口１２８に入球させることができる。
なお、遊技機１００の設計段階では、遊技球の発射球数と、払い出された賞球数との比率である発射賞球比率を厳密に管理、調整する必要がある。そのため、同時回し参考例では、小当たり遊技において０．１秒の開放が２回なされる特別図柄Ｚ４と、小当たり遊技において０．１秒の開放が３回なされる特別図柄Ｚ５とを設け、これらの選択比率を変更するだけで、発射賞球比率を容易に調整、変更することができるようにしている。
図１６は、同時回し参考例に係る大役遊技の終了後の遊技状態を設定するための遊技状態設定テーブルを説明する図である。同時回し参考例においては、大役遊技が実行された場合、大当たり当選時の遊技状態、保留種別、特別図柄（大当たり図柄）の種別に応じて、遊技状態設定テーブルを参照し、大役遊技の終了後の遊技状態を設定する。
大当たり当選時の遊技状態が通常状態またはペナルティ状態である場合、実質変動対象である特１保留によって大当たりに当選すると、大当たり図柄の種別に応じて大役遊技後の遊技状態が設定される。具体的には、大当たり図柄として特別図柄Ａが決定された場合には、低確時短状態（特別遊技状態が低確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、時短遊技状態の継続回数（以下、「時短回数」という）は１００回に設定される。これは、大役抽選が１００回行われるまで、時短遊技状態が継続することを意味している。ただし、上記した時短回数は１の時短遊技状態における最大継続回数を示すものであり、上記の継続回数に到達するまでの間に大当たりに当選した場合には、再度、遊技状態の設定が行われることとなる。したがって、大役遊技の終了後に時短遊技状態に設定された場合に、当該時短遊技状態において大当たりの抽選結果が導出されることなく、大当たり以外の抽選結果が１００回導出されると、非時短遊技状態（通常状態）に遊技状態が変更されることとなる。
また、大当たり図柄として特別図柄Ｂ、Ｄが決定された場合には、高確時短状態（特別遊技状態が高確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、高確回数として「次回」が設定され、高確率遊技状態は、次回の大当たりに当選するまで継続する。また、時短回数として「次回」が設定され、時短遊技状態は、次回の大当たりに当選するまで継続する。したがって、特別図柄Ｂ、Ｄが決定された場合には、大役遊技後、次回の大当たりに当選するまで、高確時短状態が継続することとなる。
また、大当たり図柄として特別図柄Ｃ、Ｅが決定された場合には、高確前兆状態（特別遊技状態が高確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、高確回数として「次回」が設定され、時短回数が１００回に設定される。特別図柄Ｃ、Ｅが決定された場合には、次回の大当たりの当選まで高確率遊技状態が継続する一方で、時短遊技状態は１００回で終了となる。したがって、特別図柄Ｃ、Ｅが決定された場合には、大役遊技後、大役抽選の結果が１００回導出されたところで、遊技状態が最優位状態に移行することとなる。
また、大当たり当選時の遊技状態が通常状態またはペナルティ状態である場合、実質変動対象ではない特２保留によって大当たりに当選すると、大役遊技後の遊技状態が次のように設定される。すなわち、大当たり図柄として特別図柄Ｆが決定された場合には、通常状態（特別遊技状態が低確率遊技状態、普通遊技状態が非時短遊技状態）に設定される。また、大当たり図柄として特別図柄Ｇ～Ｊが決定された場合には、ペナルティ状態（特別遊技状態が高確率遊技状態、普通遊技状態が中時短遊技状態）に設定される。このとき、高確回数および時短回数は、いずれも「次回」に設定される。
また、大当たり当選時の遊技状態が最優位状態である場合、実質変動対象ではない特１保留によって大当たりに当選すると、大役遊技後の遊技状態が次のように設定される。すなわち、大当たり図柄として特別図柄Ａが決定された場合には、低確時短状態（特別遊技状態が低確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、時短回数は１００回に設定される。また、大当たり図柄として特別図柄Ｂ～Ｅが決定された場合には、通常状態およびペナルティ状態と同様に、大役遊技後の遊技状態が設定される。
一方、大当たり当選時の遊技状態が最優位状態である場合、実質変動対象である特２保留によって大当たりに当選すると、大役遊技後の遊技状態が次のように設定される。すなわち、大当たり図柄として特別図柄Ｆが決定された場合には、低確時短状態（特別遊技状態が低確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、時短回数は１００回に設定される。また、大当たり図柄として特別図柄Ｇ、Ｉが決定された場合には、高確時短状態（特別遊技状態が高確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、高確回数および時短回数が「次回」に設定される。
また、大当たり図柄として特別図柄Ｈ、Ｊが決定された場合には、高確前兆状態（特別遊技状態が高確率遊技状態、普通遊技状態が時短遊技状態）に設定される。このとき、高確回数が「次回」に設定され、時短回数が１００回に設定される。
また、大当たり当選時の遊技状態が低確時短状態、高確時短状態、高確前兆状態である場合、つまり、普通遊技状態が時短遊技状態である場合、大役遊技後の遊技状態は、通常状態およびペナルティ状態と同様に設定される。
図１７は、同時回し参考例に係る当たり決定乱数判定テーブルを説明する図である。遊技領域１１６を流下する遊技球がゲート１２４を通過するか、もしくは、普図作動口１２５に入球すると、第１可変始動口１２０Ｂの可動片１２０ｂを通電制御するか否かが対応付けられた普通図柄の判定処理（以下、「普図抽選」という）が行われる。
なお、詳しくは後述するが、遊技球がゲート１２４を通過するか、もしくは、普図作動口１２５に入球すると、０～９９の範囲内から１つの当たり決定乱数が取得されるとともに、この乱数値がメインＲＡＭ３００ｃの普図保留記憶領域に４つを上限として記憶される。つまり、普図保留記憶領域は、当たり決定乱数をセーブする４つの記憶部を備えている。したがって、普図保留記憶領域の４つの記憶部全てに当たり決定乱数が記憶された状態で、遊技球がゲート１２４を通過するか、もしくは、普図作動口１２５に入球した場合には、当該遊技球の通過に基づいて当たり決定乱数が記憶されることはない。以下では、ゲート１２４を遊技球が通過するか、もしくは、普図作動口１２５に遊技球が入球して普図保留記憶領域に記憶された当たり決定乱数を普図保留とよぶ。
普通遊技状態が非時短遊技状態であるときに普図抽選を開始する場合には、図１７（ａ）に示すように、非時短遊技状態用当たり決定乱数判定テーブルが参照される。この非時短遊技状態用当たり決定乱数判定テーブルによれば、当たり決定乱数が０であった場合に、普通図柄の種別として当たり図柄が決定され、当たり決定乱数が１～９９であった場合に、普通図柄の種別としてハズレ図柄が決定される。したがって、非時短遊技状態において当たり図柄が決定される確率、すなわち、当選確率は１／１００となる。詳しくは後述するが、この普図抽選において当たり図柄が決定されると、第１可変始動口１２０Ｂの可動片１２０ｂが開状態に制御され、ハズレ図柄が決定された場合には、第１可変始動口１２０Ｂの可動片１２０ｂが閉状態に維持される。
また、中時短遊技状態において普図抽選を開始する場合には、図１７（ｂ）に示すように、中時短遊技状態用当たり決定乱数判定テーブルが参照される。この中時短遊技状態用当たり決定乱数判定テーブルによれば、当たり決定乱数が０～４９であった場合に、普通図柄の種別として当たり図柄が決定され、当たり決定乱数が５０～９９であった場合に、普通図柄の種別としてハズレ図柄が決定される。したがって、中時短遊技状態において当たり図柄が決定される確率、すなわち、当選確率は５０／１００となる。
また、時短遊技状態において普図抽選を開始する場合には、図１７（ｃ）に示すように、時短遊技状態用当たり決定乱数判定テーブルが参照される。この時短遊技状態用当たり決定乱数判定テーブルによれば、当たり決定乱数が０～９８であった場合に、普通図柄の種別として当たり図柄が決定され、当たり決定乱数が９９であった場合に、普通図柄の種別としてハズレ図柄が決定される。したがって、時短遊技状態において当たり図柄が決定される確率、すなわち、当選確率は９９／１００となる。
図１８（ａ）は、同時回し参考例に係る普通図柄変動時間データテーブルを説明する図であり、図１８（ｂ）は、同時回し参考例に係る開閉制御パターンテーブルを説明する図である。上記のように、普図抽選が行われると、普通図柄の変動時間が決定される。普通図柄変動時間データテーブルは、普図抽選によって当たり図柄もしくはハズレ図柄が決定されたときに、当該普通図柄の変動時間を決定する際に参照されるものである。この普通図柄変動時間データテーブルによれば、遊技状態が非時短遊技状態および中時短遊技状態に設定されている場合には変動時間が１０秒に決定され、遊技状態が時短遊技状態に設定されている場合には変動時間が１秒に決定される。このようにして変動時間が決定されると、当該決定された時間にわたって普通図柄表示器１６８が変動表示（点滅表示）される。そして、当たり図柄が決定された場合には普通図柄表示器１６８が点灯し、ハズレ図柄が決定された場合には普通図柄表示器１６８が消灯する。
そして、普図抽選によって当たり図柄が決定されるとともに、普通図柄表示器１６８が点灯した場合には、第１可変始動口１２０Ｂの可動片１２０ｂが、図１８（ｂ）に示すように、開閉制御パターンテーブルを参照して通電制御される。なお、実際は、開閉制御パターンテーブルは、遊技状態ごとに設けられており、普通図柄が決定されたときの遊技状態に応じて、対応するテーブルが普通電動役物ソレノイド１２０ｃの通電開始時にセットされる。
当たり図柄が決定されると、図１８（ｂ）に示すように、開閉制御パターンテーブルを参照して第１可変始動口１２０Ｂが開閉制御される。この開閉制御パターンテーブルによれば、普電開放前時間（第１可変始動口１２０Ｂの開放が開始されるまでの待機時間）、普通電動役物最大開閉切替回数（第１可変始動口１２０Ｂの開放回数）、ソレノイド通電時間（第１可変始動口１２０Ｂの開放回数ごとの普通電動役物ソレノイド１２０ｃの通電時間、すなわち、１回の第１可変始動口１２０Ｂの開放時間）、規定数（第１可変始動口１２０Ｂの全開放中における第１可変始動口１２０Ｂへの最大入賞可能数）、普電閉鎖有効時間（第１可変始動口１２０Ｂの各開放間の閉鎖時間、すなわち、休止時間）、普電有効状態時間（第１可変始動口１２０Ｂの最後の開放終了からの待機時間）、普電終了ウェイト時間（普電有効状態時間の経過後、後述する普通図柄の変動表示が再開されるまでの待機時間）が、第１可変始動口１２０Ｂの制御データとして、遊技状態ごとに、図示のように予め記憶されている。
このように、普通図柄の当選確率、変動時間および開放時間を設定することにより、図１８（ｂ）の下部に示すように、発射賞球比率（遊技領域１１６に発射される遊技球に対して第１可変始動口１２０Ｂ、第２始動口１２２、普図作動口１２５および大入賞口に遊技球が入球して遊技者に払い出される賞球数の比率）は、非時短遊技状態では発射数：賞球数＝１００：２０、中時短遊技状態では発射数：賞球数＝１００：４０、時短遊技状態では発射数：賞球数＝１００：９９となる。
なお、第１可変始動口１２０Ｂの開閉条件は、普通図柄の当選確率、普通図柄の変動表示の時間、第１可変始動口１２０Ｂの開放時間の３つの要素を規定するものである。つまり、普通図柄の当選確率、普通図柄の変動表示の時間、第１可変始動口１２０Ｂの開放時間の３つの要素を組み合わせることにより、非時短遊技状態、中時短遊技状態、時短遊技状態それぞれにおける、第１可変始動口１２０Ｂへの遊技球の入球頻度や、発射賞球比率を設定可能である。いずれにしても、ここに示した３つの要素の組み合わせは一例にすぎず、非時短遊技状態よりも時短遊技状態の方が、発射賞球比率が高くなるように、３つの要素を組み合わせればよい。
図１９は、同時回し参考例に係る本来の遊技性に則った遊技状態の遷移を説明する図である。上記の構成により、遊技機１００は、次のような遊技性を実現する。なお、ここでは、登録設定値が「１」に設定されている場合について説明する。まず、遊技機１００の初期状態では、図１９の（ａ）に示す通常状態に設定されている。通常状態では、実質変動対象が特１保留に設定されているため、遊技者は第１固定始動口１２０Ａに遊技球を入球させるべく、第１遊技領域１１６ａに向けて遊技球を発射させる。第１遊技領域１１６ａは、遊技盤１０８の左側に位置することから、遊技者は、通常状態において、所謂「左打ち」を行うこととなる。
第１固定始動口１２０Ａに遊技球が入球すると特１保留が第１特図保留記憶領域に記憶される。第１特図保留記憶領域に記憶された特１保留は、始動条件の成立により順次読み出され、読み出した特１保留に基づく大役抽選が行われる。このとき、大当たりの当選確率は約１／３００．６に設定されている。通常状態では、この特１保留に基づく大役抽選において、大当たりに当選することを目的として遊技を行うこととなる。なお、第１遊技領域１１６ａに向けて遊技球を発射した場合の発射賞球比率は１００：２０に設定されており、遊技中に遊技球が減少していくことになる。
そして、通常状態において、特１保留による大役抽選で大当たりに当選すると、大役遊技が実行される。この大役遊技では、第１大入賞口１２６が開放されるラウンド遊技が４回または１０回実行され、遊技者は４ラウンドまたは１０ラウンド分の賞球を獲得することができる。そして、特１保留によって大当たりに当選した場合には、大当たり図柄として特別図柄Ａ～Ｅのいずれかが決定される。
通常状態において、第１特別図柄表示器１６０に停止表示された大当たり図柄が特別図柄Ａであった場合、大役遊技後の遊技状態は、図１９の（ｂ）に示す低確時短状態となる。特１保留で大当たりに当選した場合に、大当たり図柄として特別図柄Ａが決定される確率は３０％である。したがって、通常状態で大当たりに当選した場合、３０％の確率で、遊技状態が低確時短状態に移行する。低確時短状態では、実質変動対象が特１保留に設定されているが、普通遊技状態が時短遊技状態であるため、遊技者は第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂを狙った右打ちを行うこととなる。
つまり、この低確時短状態では、通常状態と同様、特１保留に基づく大役抽選において、大当たりに当選することを目的として遊技を行うこととなる。なお、低確時短状態は、大当たりの当選確率が約１／３００．６であるが、普通遊技状態が時短遊技状態であることから、可動片１２０ｂが頻繁に開状態となる。そのため、発射賞球比率は１００：９９となり、遊技者は、遊技球の費消を低減しながら、大当たりの当選を狙うことができる。
なお、低確時短状態に移行すると、時短回数が１００回に設定され、１００回の大役抽選で大当たりに当選しなかった場合には、遊技状態が再び通常状態に移行することとなる（時短抜け）。
また、通常状態において、第１特別図柄表示器１６０に停止表示された大当たり図柄が特別図柄Ｂ、Ｄであった場合、大役遊技後の遊技状態は、図１９の（ｃ）に示す高確時短状態となる。特１保留で大当たりに当選した場合に、大当たり図柄として特別図柄Ｂ、Ｄが決定される確率は３５％である。したがって、通常状態で大当たりに当選した場合、３５％の確率で、遊技状態が高確時短状態に移行する。高確時短状態では、実質変動対象が特１保留に設定されているが、普通遊技状態が時短遊技状態であるため、遊技者は第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂを狙った右打ちを行うこととなる。
つまり、この高確時短状態では、通常状態と同様、特１保留に基づく大役抽選において、大当たりに当選することを目的として遊技を行うこととなる。なお、高確時短状態は、大当たりの当選確率が約１／１０５．７であり、普通遊技状態が時短遊技状態であることから、可動片１２０ｂが頻繁に開状態となる。そのため、発射賞球比率は１００：９９となり、遊技者は、遊技球の費消を低減しながら、大役抽選を行うことができる。したがって、高確時短状態では、実質上、次回の大当たりの当選が確約された状態と言える。
また、通常状態において、第１特別図柄表示器１６０に停止表示された大当たり図柄が特別図柄Ｃ、Ｅであった場合、大役遊技後の遊技状態は、図１９の（ｄ）に示す高確前兆状態となる。特１保留で大当たりに当選した場合に、大当たり図柄として特別図柄Ｃ、Ｅが決定される確率は３５％である。したがって、通常状態で大当たりに当選した場合、３５％の確率で、遊技状態が高確前兆状態に移行する。高確前兆状態では、実質変動対象が特１保留に設定されているが、普通遊技状態が時短遊技状態であるため、遊技者は第１可変始動口１２０Ｂに遊技球を入球させるべく、第２遊技領域１１６ｂを狙った右打ちを行うこととなる。
そして、特別図柄Ｃ、Ｅが決定された場合には、高確前兆状態に設定されるとともに、時短回数が１００回に設定される。このとき、大役遊技後の変動回数が１００回に到達すると、時短遊技状態が終了し、普通遊技状態が非時短遊技状態となる。その結果、時短抜けにより、遊技状態が図１９の（ｅ）に示す最優位状態に移行することとなる。詳しくは後述するように、最優位状態では、第２遊技領域１１６ｂに向けて遊技球を発射し続けるだけで、遊技球を増加させることができる。したがって、高確前兆状態では、大当たりの当選が遊技の目的となるのではなく、大当たりに当選せずに、時短抜けすることが遊技の目的となる。
上記の高確前兆状態、高確時短状態、低確時短状態における実質変動対象の特１保留によれば、大当たりに当選した場合に、大当たり図柄として特別図柄Ａ～Ｅが決定される。特別図柄Ａが決定されると、大役遊技において４回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が、図１９の（ｂ）に示す低確時短状態となる。また、特別図柄Ｂ、Ｄが決定された場合、大役遊技において４回または１０回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が高確時短状態となる。また、特別図柄Ｃ、Ｅが決定された場合、大役遊技において４回または１０回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が、高確前兆状態となる。
最優位状態では、第２始動口１２２に遊技球が入球すると特２保留が第２特図保留記憶領域に記憶される。第２特図保留記憶領域に記憶された特２保留は、始動条件の成立により順次読み出され、読み出した特２保留に基づく大役抽選が行われる。このとき、大当たりの当選確率は約１／１０５．７に設定されており、また、小当たりの当選確率は約１／３．４５に設定されている。最優位状態では、この特２保留に基づく大役抽選において、小当たりに当選することが遊技の最大の目的となる。
具体的には、第２遊技領域１１６ｂに遊技球を発射させた場合、発射球数に対する、第２始動口１２２への遊技球の入球によって払い出される賞球の比率は、１００：６０～８０程度に設定されている。そして、最優位状態では、特２保留による大役抽選において、約１／３．４５の確率で小当たりに当選するため、小当たり遊技が頻繁に行われる。ここで、特２保留によって小当たりに当選した場合には、小当たり図柄Ｚ４～Ｚ６が決定される。上記したように、小当たり図柄Ｚ４が第２特別図柄表示器１６２に停止表示された場合の小当たり遊技では、平均２～３個の遊技球が第２大入賞口１２８に入球する。小当たり図柄Ｚ５が第２特別図柄表示器１６２に停止表示された場合の小当たり遊技では、平均３～４個の遊技球が第２大入賞口１２８に入球する。さらに、小当たり図柄Ｚ６が第２特別図柄表示器１６２に停止表示された場合の小当たり遊技では、ほぼ規定数の遊技球が第２大入賞口１２８に入球する。
第２大入賞口１２８に遊技球が入球すると、例えば、１個の遊技球の入球に対して１５個の賞球が払い出される。これにより、最優位状態では、発射球数に対する全ての賞球数の比率である発射賞球比率が１００：１２０となり、第２遊技領域１１６ｂに向けて遊技球を発射し続けるだけで、遊技球を増加させることができる。
なお、この最優位状態では、普通遊技状態が非時短遊技状態となっており、可動片１２０ｂが開状態となることは殆どない。また、最優位状態では、特別遊技状態が高確率遊技状態となっており、最優位状態における大当たりの当選確率が約１／１０５．７であることから、最優位状態では、実質上、次回の大当たりの当選が確約された状態と言える。
この最優位状態における実質変動対象の特２保留によれば、大当たりに当選した場合に、大当たり図柄として特別図柄Ｆ～Ｊが決定される。特別図柄Ｆが決定された場合、大役遊技において４回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が、図１９の（ｂ）に示す低確時短状態となる。また、特別図柄Ｇ、Ｉが決定された場合、大役遊技において４回または１０回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が高確時短状態となる。また、特別図柄Ｈ、Ｊが決定された場合、大役遊技において４回または１０回のラウンド遊技が実行されるとともに、大役遊技後の遊技状態が、高確前兆状態となる。
最優位状態は、他の遊技状態に比べて、有利度合いが極めて高いため、遊技機１００における遊技の最大の目的は、遊技状態を最優位状態に移行させることとなる。上記のとおり、遊技はまず、通常状態で開始されるが、この通常状態から一気に最優位状態に移行することはない。そのため、高確前兆状態を経由して最優位状態へ移行するという移行ルートが、遊技機１００における最優位状態への移行ルートとなる。
さらに、同時回し参考例では、高確前兆状態における時短抜けとは別に、特定の小当たり図柄に当選することが、高確前兆状態から最優位状態への移行条件として設定されている。具体的には、高確前兆状態における実質変動対象である特１保留によって小当たりに当選した場合、小当たり図柄として、特別図柄Ｚ１が１％、特別図柄Ｚ２が６９％、特別図柄Ｚ３が３０％の確率で決定される（図８（ｃ）参照）。
このとき、小当たり図柄として特別図柄Ｚ１が決定されると、小当たり遊技の終了に伴って時短遊技状態が終了し、その結果、遊技状態が最優位状態へと移行することとなる。
このように、特定の小当たりの当選によって最優位状態に移行することから、変動回数が規定回数（１００回）に達したときにのみ最優位状態に移行する場合に比べて、遊技者に対して、常時、期待感と緊張感とが付与される。
なお、上記の高確前兆状態、高確時短状態、低確時短状態においては、約１／３．４５の確率で小当たりに当選する。そのため、高確前兆状態、高確時短状態、低確時短状態においても、最優位状態と同様に、頻繁に小当たり遊技が実行される。しかしながら、高確前兆状態、高確時短状態、低確時短状態は、いずれも普通遊技状態が時短遊技状態である。また、詳しくは後述するが、小当たり遊技中も、普通遊技状態は時短遊技状態に維持されている。そのため、小当たり遊技中に第２大入賞口１２８が開放されるものの、この間に、第１可変始動口１２０Ｂも開放されてしまう。
上記したように、第１可変始動口１２０Ｂは、第２大入賞口１２８よりも上方に設けられており、しかも、時短遊技状態では、第１可変始動口１２０Ｂの開放時間が、第２大入賞口１２８の開放時間よりも極めて長い。そのため、高確前兆状態、高確時短状態、低確時短状態においては、第２遊技領域１１６ｂを流下する遊技球の殆どが第１可変始動口１２０Ｂに入球し、第２大入賞口１２８には殆ど遊技球が入球することはない。その結果、高確前兆状態、高確時短状態、低確時短状態においては、最優位状態とは異なり、遊技中に右打ちを行ったとしても、遊技球が徐々に減少することとなる。
以上のように、本来の遊技性に則って実質変動対象によって遊技が進行すると、大当たりに当選した場合、大役遊技後の遊技状態が、低確時短状態、高確時短状態、高確前兆状態のいずれかに設定される。そして、高確時短状態および高確前兆状態は、特別遊技状態が高確率遊技状態であり、普通遊技状態が時短遊技状態であることが共通している。一方で、高確時短状態は、次回の大当たりに当選するまで継続するのに対して、高確前兆状態は、特定の小当たり（特別図柄Ｚ１）に当選するか、時短抜けすることで、遊技状態が最優位状態に移行される点で相違する。
また、高確時短状態では、小当たり時およびハズレ時の変動時間が１秒に設定されるのに対して、高確前兆状態では、小当たり時およびハズレ時の変動時間が３～１０秒の範囲内で設定される点で相違する（図１３（ｂ）参照）。つまり、高確時短状態における変動時間の平均は、高確前兆状態における変動時間の平均よりも短く設定される。
したがって、高確時短状態では、小当たり時およびハズレ時の変動時間が相対的に短いため、大当たりに当選するまで、実質変動対象を高速で消化することができる。詳しい説明は省略するが、特別図柄の変動時間では、副制御基板３３０において演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示が行われる。高確時短状態では、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示も相対的に短くなる。そのため、高確時短状態では、特１保留が記憶され続ける限り、特１保留（演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示）が高速で消化され続けることになり、大当たりに当選するまでの時間を短くすることができ、遊技者にストレスを感じさせることなく（低減して）、次回の大当たりまで遊技を行わせることができる。
一方、高確前兆状態では、小当たり時およびハズレ時の変動時間が相対的に長いが、副制御基板３３０においては、最優位状態に移行するか否かの演出が行われる。そのため、遊技者は最優位状態に移行するのではないかと期待しながら遊技を行うことができる。
このように、高確時短状態では、特定の小当たり（特別図柄Ｚ１）に当選しても最優位状態に移行することはないが、変動時間の平均が短く設定されることで、次回の大当たりの当選までの時間を短くでき、遊技者へのストレスを低減することができる。また、高確前兆状態では、高確時短状態と比べて変動時間の平均が長く設定されているが、その変動時間で、最優位状態に移行するか否かの演出を行うことができ、遊技者に期待感と緊張感とを付与することができる。
以上のように、特別遊技状態が高確率遊技状態であり、普通遊技状態が時短遊技状態であることが共通している高確時短状態および高確前兆状態が設けられ、高確時短状態の変動時間の平均を高確前兆状態の変動時間の平均よりも短くすることで、新たな遊技性を提供することができる。
図２０は、同時回し参考例に係る適切に遊技が行われなかった場合の遊技状態の遷移を説明する図である。上記のように、遊技機１００では、第１特別図柄表示器１６０における図柄の変動表示と、第２特別図柄表示器１６２における図柄の変動表示とが、同時並行して行われる。このとき、実質変動対象以外の保留によって大役抽選が行われた結果、遊技者に不利益が生じる可能性がある場合については、変動時間を１０分といった長時間に設定している。しかしながら、実質変動対象以外の保留によって大役抽選が行われた後、例えば、遊技を中断してしまう等した結果、実質変動対象以外の保留による大当たりが確定してしまうこともある。この場合には、図２０に示すように遊技状態が遷移することとなる。
以下に、上記の遊技性を実現するための、主制御基板３００の主な処理について説明する。
図２１は、同時回し参考例に係る遊技機状態フラグを説明する図である。主制御基板３００においては、遊技を進行可能な状態であるか否かが遊技機状態フラグにより管理される。遊技機状態フラグには、００Ｈ～０５Ｈの６種類のフラグ値のいずれかがセットされる。遊技機状態フラグのフラグ値＝００Ｈは遊技可能状態を示しており、遊技機状態フラグが００Ｈである場合に、遊技が進行制御され、遊技機状態フラグが００Ｈ以外である場合には、遊技が停止される。
遊技機状態フラグのフラグ値＝０１Ｈは設定変更状態を示しており、遊技機状態フラグが０１Ｈである場合には、登録設定値の変更操作が可能となる。遊技機状態フラグのフラグ値＝０２Ｈは設定確認状態を示しており、遊技機状態フラグが０２Ｈである場合には、登録設定値が性能表示モニタ１８４に表示される等して、登録設定値を確認することが可能となる。遊技機状態フラグのフラグ値＝０３Ｈは設定異常状態を示しており、遊技機状態フラグが０３Ｈである場合には、登録設定値が異常であるとして遊技が停止される。遊技機状態フラグのフラグ値＝０４ＨはＲＡＭ異常状態を示しており、遊技機状態フラグが０４Ｈである場合には、遊技が停止される。遊技機状態フラグのフラグ値＝０５Ｈはチェックサム異常状態を示しており、遊技機状態フラグが０５Ｈである場合には、遊技が停止される。電源が投入されると、遊技機状態フラグがいずれかのフラグ値にセットされ、遊技機状態フラグに応じた処理が行われる。
（主制御基板３００のＣＰＵ初期化処理）
図２２は、同時回し参考例に係る主制御基板３００におけるＣＰＵ初期化処理を説明する第１のフローチャートであり、図２３は、同時回し参考例に係る主制御基板３００におけるＣＰＵ初期化処理を説明する第２のフローチャートである。
電源基板より電源が供給されると、メインＣＰＵ３００ａにシステムリセットが発生し、メインＣＰＵ３００ａは、以下のＣＰＵ初期化処理（Ｓ１００）を行う。
（ステップＳ１００－１）
メインＣＰＵ３００ａは、電源投入に応じて、初期設定処理として、メインＲＯＭ３００ｂから起動プログラムを読み込むとともに、各種処理を実行するために必要な設定処理を行う。
（ステップＳ１００－３）
メインＣＰＵ３００ａは、タイマカウンタにウェイト処理時間を設定する。
（ステップＳ１００－５）
メインＣＰＵ３００ａは、電源断予告信号を検出しているかを判定する。なお、主制御基板３００には、電源断検知回路が設けられており、電源電圧が所定値以下になると、電源断検知回路から電源断予告信号が出力される。電源断予告信号を検出している場合には、上記ステップＳ１００－３に処理を移し、電源断予告信号を検出していない場合には、ステップＳ１００－７に処理を移す。
（ステップＳ１００－７）
メインＣＰＵ３００ａは、上記ステップＳ１００－３で設定したウェイト時間が経過したか否かを判定する。その結果、ウェイト時間が経過したと判定した場合にはステップＳ１００－９に処理を移し、ウェイト時間は経過していないと判定した場合には上記ステップＳ１００－５に処理を移す。
（ステップＳ１００－９）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃへのアクセスを許可するために必要な処理を実行する。
（ステップＳ１００－１１）
メインＣＰＵ３００ａは、Ｄレジスタに電源断前の遊技機状態フラグのフラグ値をロードする。
（ステップＳ１００－１３）
メインＣＰＵ３００ａは、チェックサムを算出するとともに、算出したチェックサムが、電源断時に保存されたチェックサムと一致する（正常である）か、ならびに、バックアップフラグが正常であるかを判定する。その結果、バックアップフラグおよびチェックサムが正常であると判定した場合にはステップＳ１００－１５に処理を移し、いずれか一方または双方が正常ではないと判定した場合にはステップＳ１００－２５に処理を移す。
（ステップＳ１００－１５）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃのクリア対象の先頭アドレスに、設定値および遊技機状態フラグを含まない番地をセットする。
（ステップＳ１００－１７）
メインＣＰＵ３００ａは、ＲＡＭクリアスイッチ１８２ｓからＲＡＭクリア操作信号が入力されているか（ＲＡＭクリアボタンが押下操作されているか）を判定する。その結果、ＲＡＭクリア操作信号が入力されていると判定した場合にはステップＳ１００－３１に処理を移し、ＲＡＭクリア操作信号は入力されていないと判定した場合にはステップＳ１００－１９に処理を移す。
（ステップＳ１００－１９）
メインＣＰＵ３００ａは、上記ステップＳ１００－１１でロードした遊技機状態フラグのフラグ値が００Ｈ（遊技可能状態）であり、設定変更スイッチ１８０ｓがオンしており、かつ、中枠１０４が開放しているかを判定する。その結果、３つの条件をすべて満たすと判定した場合にはステップＳ１００－２１に処理を移し、３つの条件の１つでも満たされないと判定した場合にはステップＳ１００－２３に処理を移す。
（ステップＳ１００－２１）
メインＣＰＵ３００ａは、遊技機状態フラグに０２Ｈ（設定確認状態）をセットする。すなわち、中枠１０４が開放されており、設定変更スイッチ１８０ｓがオンしており、ＲＡＭクリアボタンが押下されていない状態で正常に電源投入がなされると、設定確認状態となる。
（ステップＳ１００－２３）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃのうち、上記ステップＳ１００－１５でセットされた先頭アドレス以降の領域である電源復帰時のクリア対象をクリアする初期化処理を実行し、ステップＳ１００－４９に処理を移す。
（ステップＳ１００－２５）
メインＣＰＵ３００ａは、Ｄレジスタに０５Ｈ（チェックサム異常状態）をセットする。
（ステップＳ１００－２７）
メインＣＰＵ３００ａは、使用外領域のリードライトメモリのチェックおよびクリアを行う領域外リードライトチェック処理を行う。
（ステップＳ１００－２９）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃのクリア対象の先頭アドレスに、設定値および遊技機状態フラグを含む番地をセットする。
（ステップＳ１００－３１）
メインＣＰＵ３００ａは、使用領域のリードライトメモリのチェックおよびクリアを行う。
（ステップＳ１００－３３）
メインＣＰＵ３００ａは、上記ステップＳ１００－３１におけるリードライトメモリのチェック結果が正常であるかを判定する。その結果、正常であると判定した場合にはステップＳ１００－３７に処理を移し、正常ではないと判定した場合にはステップＳ１００－３５に処理を移す。
（ステップＳ１００－３５）
メインＣＰＵ３００ａは、Ｄレジスタに０４Ｈ（ＲＡＭ異常状態）をセットし、ステップＳ１００－４５に処理を移す。
（ステップＳ１００－３７）
メインＣＰＵ３００ａは、Ｄレジスタに０２Ｈ（設定確認状態）がセットされているかを判定する。その結果、０２Ｈがセットされていると判定した場合にはステップＳ１００－３９に処理を移し、０２Ｈはセットされていないと判定した場合にはステップＳ１００－４１に処理を移す。
（ステップＳ１００－３９）
メインＣＰＵ３００ａは、Ｄレジスタに００Ｈ（遊技可能状態）をセットする。
（ステップＳ１００－４１）
メインＣＰＵ３００ａは、設定変更条件を満たしているかを判定する。その結果、設定変更条件を満たしていると判定した場合にはステップＳ１００－４３に処理を移し、設定変更条件は満たしていないと判定した場合にはステップＳ１００－４５に処理を移す。なお、ここでは、設定変更条件に、設定変更スイッチ１８０ｓがオンしていること、中枠１０４が開放していること、および、ＲＡＭクリアスイッチ１８２ｓからＲＡＭクリア操作信号が入力されていることが少なくとも含まれる。
（ステップＳ１００－４３）
メインＣＰＵ３００ａは、Ｄレジスタに０１Ｈ（設定変更状態）をセットする。
（ステップＳ１００－４５）
メインＣＰＵ３００ａは、Ｄレジスタにセットされている値を遊技機状態フラグにセーブする。
（ステップＳ１００－４７）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃのうち、ＲＡＭクリア時のクリア対象をクリアする初期化処理を実行し、ステップＳ１００－４９に処理を移す。
（ステップＳ１００－４９）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃがクリアされたことを払出制御基板３１０に伝達するための払出コマンド（ＲＡＭクリア指定コマンド）の送信処理（ＲＡＭクリア指定コマンドを送信バッファに格納）を行う。
（ステップＳ１００－５１）
メインＣＰＵ３００ａは、遊技機状態フラグをロードする。
（ステップＳ１００－５３）
メインＣＰＵ３００ａは、上記ステップＳ１００－５１でロードした遊技機状態フラグが００Ｈ（遊技可能状態）であるかを判定する。その結果、００Ｈであると判定した場合にはステップＳ１１０に処理を移し、００Ｈではないと判定した場合にはステップＳ１００－５５に処理を移す。
（ステップＳ１１０）
メインＣＰＵ３００ａは、サブコマンド群セット処理を行う。なお、このサブコマンド群セット処理については後述する。
（ステップＳ１００－５５）
メインＣＰＵ３００ａは、所定のコマンドを副制御基板３３０に送信するためのサブコマンド群セット処理を行う。
（ステップＳ１００－５７）
メインＣＰＵ３００ａは、タイマ割込みの周期を設定する。
（ステップＳ１００－５９）
メインＣＰＵ３００ａは、割込みを禁止するための処理を行う。
（ステップＳ１００－６１）
メインＣＰＵ３００ａは、当たり図柄乱数用初期値更新乱数を更新する。なお、当たり図柄乱数用初期値更新乱数は、当たり図柄乱数の初期値および終了値を決定するためのものである。つまり、後述する当たり図柄乱数の更新処理によって当たり図柄乱数が、当たり図柄乱数用初期値更新乱数から、当該当たり図柄乱数用初期値更新乱数－１まで１周すると、当たり図柄乱数は、そのときの当たり図柄乱数用初期値更新乱数に更新されることとなる。
（ステップＳ１００－６３）
メインＣＰＵ３００ａは、払出制御基板３１０から受信した受信データ（主コマンド）を解析し、受信データに応じた種々の処理を実行する。
（ステップＳ１００－６５）
メインＣＰＵ３００ａは、送信バッファに格納されているサブコマンドを副制御基板３３０に送信するための処理を行う。
（ステップＳ１００－６７）
メインＣＰＵ３００ａは、割込みを許可するための処理を行う。
（ステップＳ１００－６９）
メインＣＰＵ３００ａは、リーチグループ決定乱数、リーチモード決定乱数、変動パターン乱数を更新し、以後、上記ステップＳ１００－５９から処理を繰り返す。なお、以下では、変動演出パターンを決定するためのリーチグループ決定乱数、リーチモード決定乱数、変動パターン乱数を総称して変動演出用乱数と呼ぶ。
図２４は、同時回し参考例に係る主制御基板３００におけるサブコマンド群セット処理（Ｓ１１０）を説明するフローチャートである。
（ステップＳ１１０－１）
メインＣＰＵ３００ａは、遊技機状態フラグのフラグ値をロードする。
（ステップＳ１１０－３）
メインＣＰＵ３００ａは、所定のコマンドを副制御基板３３０に送信するためのサブコマンド群セット処理を行う。
（ステップＳ１１０－５）
メインＣＰＵ３００ａは、遊技機１００の機種情報を示す機種コマンドを送信バッファにセットする機種コマンド設定処理を行う。
（ステップＳ１１０－７）
メインＣＰＵ３００ａは、登録設定値を示す設定値指定コマンドを送信バッファにセットする設定値指定コマンド設定処理を行う。
（ステップＳ１１０－９）
メインＣＰＵ３００ａは、特１保留数を示す特図１保留指定コマンドを送信バッファにセットする特図１保留指定コマンド設定処理を行う。
（ステップＳ１１０－１１）
メインＣＰＵ３００ａは、特２保留数を示す特図２保留指定コマンドを送信バッファにセットする特図２保留指定コマンド設定処理を行う。
（ステップＳ１１０－１３）
メインＣＰＵ３００ａは、時短遊技状態の残り回数を示す回数コマンドを送信バッファにセットする回数コマンド設定処理を行う。
（ステップＳ１１０－１５）
メインＣＰＵ３００ａは、変動パターン選択状態を示す変動パターン選択状態指定コマンドを送信バッファにセットする変動パターン選択状態指定コマンド設定処理を行う。
（ステップＳ１１０－１７）
メインＣＰＵ３００ａは、特別遊技管理フェーズを示す特図フェーズ指定コマンドを送信バッファにセットする特図フェーズ指定コマンド設定処理を行う。なお、特別遊技管理フェーズについては後述する。
（ステップＳ１１０－１９）
メインＣＰＵ３００ａは、特別遊技管理フェーズが特別図柄変動待ち状態であるかを判定する。その結果、特別図柄変動待ち状態であると判定した場合にはステップＳ１１０－２１に処理を移し、特別図柄変動待ち状態ではないと判定した場合には当該サブコマンド群セット処理を終了する。
（ステップＳ１１０－２１）
メインＣＰＵ３００ａは、客待ち指定コマンドを送信バッファにセットし、当該サブコマンド群セット処理を終了する。
次に、主制御基板３００における割込み処理について説明する。ここでは、電源断時退避処理（ＸＩＮＴ割込み処理）およびタイマ割込み処理について説明する。
（主制御基板３００の電源断時退避処理（ＸＩＮＴ割込み処理））
図２５は、同時回し参考例に係る主制御基板３００における電源断時退避処理（ＸＩＮＴ割込み処理）を説明するフローチャートである。メインＣＰＵ３００ａは、電源断検知回路を監視しており、電源電圧が所定値以下になると、ＣＰＵ初期化処理に割り込んで電源断時退避処理を実行する。
（ステップＳ３００－１）
電源断予告信号が入力されると、メインＣＰＵ３００ａは、レジスタを退避する。
（ステップＳ３００－３）
メインＣＰＵ３００ａは、電源断予告信号をチェックする。
（ステップＳ３００－５）
メインＣＰＵ３００ａは、電源断予告信号を検出しているかを判定する。その結果、電源断予告信号を検出していると判定した場合にはステップＳ３００－１１に処理を移し、電源断予告信号を検出していないと判定した場合にはステップＳ３００－７に処理を移す。
（ステップＳ３００－７）
メインＣＰＵ３００ａは、レジスタを復帰させる。
（ステップＳ３００－９）
メインＣＰＵ３００ａは、割込みを許可するための処理を行い、当該電源断時退避処理を終了する。
（ステップＳ３００－１１）
メインＣＰＵ３００ａは、出力ポートの出力を停止する出力ポートクリア処理を実行する。
（ステップＳ３００－１３）
メインＣＰＵ３００ａは、チェックサムを算出して保存するチェックサム設定処理を実行する。
（ステップＳ３００－１５）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃへのアクセスを禁止するために必要なＲＡＭプロテクト設定処理を実行する。
（ステップＳ３００－１７）
メインＣＰＵ３００ａは、電源断発生監視時間を設定すべく、ループカウンタのカウンタ値に所定の電源断検出信号検出回数をセットする。
（ステップＳ３００－１９）
メインＣＰＵ３００ａは、電源断予告信号をチェックする。
（ステップＳ３００－２１）
メインＣＰＵ３００ａは、電源断予告信号を検出しているかを判定する。その結果、電源断予告信号を検出していると判定した場合にはステップＳ３００－１７に処理を移し、電源断予告信号を検出していないと判定した場合にはステップＳ３００－２３に処理を移す。
（ステップＳ３００－２３）
メインＣＰＵ３００ａは、上記ステップＳ３００－１７でセットしたループカウンタの値を１減算する。
（ステップＳ３００－２５）
メインＣＰＵ３００ａは、ループカウンタのカウンタ値が０でないかを判定する。その結果、カウンタ値が０ではないと判定した場合にはステップＳ３００－１９に処理を移し、カウンタ値が０であると判定した場合には上記したＣＰＵ初期化処理（ステップＳ１００）に移行する。
なお、実際に電源断が生じた場合には、ステップＳ３００－１７～ステップＳ３００－２５をループしている間に遊技機１００の稼働が停止する。
（主制御基板３００のタイマ割込み処理）
図２６は、同時回し参考例に係る主制御基板３００におけるタイマ割込み処理を説明するフローチャートである。主制御基板３００には、所定の周期（同時回し参考例では４ミリ秒、以下「４ｍｓ」という）毎にクロックパルスを発生させるリセット用クロックパルス発生回路が設けられている。そして、リセット用クロックパルス発生回路によって、クロックパルスが発生すると、ＣＰＵ初期化処理（ステップＳ１００）に割り込んで、以下のタイマ割込み処理が実行される。
（ステップＳ４００－１）
メインＣＰＵ３００ａは、レジスタを退避する。
（ステップＳ４００－３）
メインＣＰＵ３００ａは、割込みを許可するための処理を行う。
（ステップＳ４００－５）
メインＣＰＵ３００ａは、コモン出力バッファにセットされたコモンデータを出力ポートに出力し、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２、性能表示モニタ１８４を点灯制御するダイナミックポート出力処理を実行する。
（ステップＳ４００－７）
メインＣＰＵ３００ａは、各種の入力ポート情報を読み込み、最新のスイッチ状態を正確に取得するためのポート入力処理を実行する。
（ステップＳ４００－９）
メインＣＰＵ３００ａは、遊技機状態フラグのフラグ値をロードする。
（ステップＳ４００－１１）
メインＣＰＵ３００ａは、上記ステップＳ４００－９でロードしたフラグ値が００Ｈ（遊技可能状態）であるかを判定する。その結果、００Ｈであると判定した場合にはステップＳ４００－１５に処理を移し、００Ｈではないと判定した場合にはステップＳ４００－１３に処理を移す。
（ステップＳ４００－１３）
メインＣＰＵ３００ａは、上記ステップＳ４００－９でロードしたフラグ値が０３Ｈ（設定異常状態）以上であるかを判定する。その結果、０３Ｈ以上であると判定した場合にはステップＳ４００－２９に処理を移し、０３Ｈ以上ではないと判定した場合にはステップＳ４５０に処理を移す。
（ステップＳ４５０）
メインＣＰＵ３００ａは、設定関連処理を実行し、ステップＳ４００－２９に処理を移す。なお、設定関連処理については後述する。
（ステップＳ４００－１５）
メインＣＰＵ３００ａは、各種タイマカウンタを更新するタイマ更新処理を行う。ここで、各種タイマカウンタは、特に断る場合を除き、当該主制御基板３００のタイマ割込み処理の度に減算され、０になると減算を停止する。
（ステップＳ４００－１７）
メインＣＰＵ３００ａは、上記ステップＳ１００－６１と同様、当たり図柄乱数用初期値更新乱数の更新処理を実行する。
（ステップＳ４００－１９）
メインＣＰＵ３００ａは、当たり図柄乱数を更新する処理を行う。具体的には、乱数カウンタを１加算して更新し、加算した結果が乱数範囲の最大値を超えた場合には、乱数カウンタを０に戻し、乱数カウンタが１周した場合には、その時の当たり図柄乱数用初期値更新乱数の値から乱数を更新する。
なお、詳しい説明は省略するが、同時回し参考例では、大当たり決定乱数および当たり決定乱数は、主制御基板３００に内蔵されたハードウェア乱数生成部によって更新されるハードウェア乱数を用いている。ハードウェア乱数生成部は、大当たり決定乱数および当たり決定乱数を、いずれも一定の規則にしたがって更新し、乱数列が一巡するごとに自動的に乱数列を変更するとともに、システムリセット毎にスタート値を変更している。
（ステップＳ５００）
メインＣＰＵ３００ａは、第１固定始動口検出スイッチ１２０Ａｓ、第１可変始動口検出スイッチ１２０Ｂｓ、第２始動口検出スイッチ１２２ｓ、ゲート検出スイッチ１２４ｓ、普図作動口検出スイッチ１２５ｓ、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓから信号の入力があったか否か判定するスイッチ管理処理を実行する。なお、このスイッチ管理処理の詳細については後述する。
（ステップＳ６００）
メインＣＰＵ３００ａは、特別遊技のうちの特２保留に基づく特別図柄の変動表示を進行制御するための特別遊技管理処理を実行する。なお、この特別遊技管理処理の詳細については後述する。
（ステップＳ６００）
メインＣＰＵ３００ａは、特別遊技のうちの特１保留に基づく特別図柄の変動表示を進行制御するための特別遊技管理処理を実行する。なお、ここでは、特２保留に基づく特別図柄の変動表示を進行制御するための特別遊技管理処理と同一のプログラム（モジュール）が読み出されて、特１保留に基づく特別図柄の変動表示を進行制御するための特別遊技管理処理が実行されることになる。
（ステップＳ７００）
メインＣＰＵ３００ａは、特別遊技における大役遊技および小当たり遊技を進行制御するための特別電動役物遊技管理処理を実行する。なお、この特別電動役物遊技管理処理の詳細については後述する。
（ステップＳ８００）
メインＣＰＵ３００ａは、上記の普通遊技を進行制御するための普通遊技管理処理を実行する。なお、この普通遊技管理処理の詳細については後述する。
（ステップＳ４００－２１）
メインＣＰＵ３００ａは、各種エラーの判定およびエラー判定結果に応じた設定を行うためのエラー管理処理を実行する。
（ステップＳ４００－２３）
メインＣＰＵ３００ａは、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓ、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓのチェックを行い、該当する賞球制御用のカウンタ等を加算するための入賞口スイッチ処理を実行する。
（ステップＳ４００－２５）
メインＣＰＵ３００ａは、上記ステップＳ４００－２３でセットされた賞球制御用のカウンタのカウンタ値等に基づく払出コマンドの作成および送信を行うための払出制御管理処理を実行する。
（ステップＳ４００－２７）
メインＣＰＵ３００ａは、遊技球の発射位置、すなわち、第１遊技領域１１６ａおよび第２遊技領域１１６ｂのどちらに遊技球を発射させるかを指示する発射位置指定コマンドを副制御基板３３０に送信するための発射位置指定管理処理を実行する。
（ステップＳ４００－２９）
メインＣＰＵ３００ａは、遊技情報出力端子板３１２から外部へ出力する外部情報用の出力データをセットするための外部情報管理処理を実行する。
（ステップＳ４００－３１）
メインＣＰＵ３００ａは、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２等の各種表示器（ＬＥＤ）を点灯制御するための表示データを、各コモンに対応した出力バッファにセットするＬＥＤ表示設定処理を実行する。
（ステップＳ４００－３３）
メインＣＰＵ３００ａは、普通電動役物ソレノイド１２０ｃ、第１大入賞口ソレノイド１２６ｃ、第２大入賞口ソレノイド１２８ｃのソレノイド出力イメージを合成し、出力ポートバッファに格納するためのソレノイド出力イメージ合成処理を実行する。
（ステップＳ４００－３５）
メインＣＰＵ３００ａは、各出力ポートバッファに格納されたコモン出力バッファの値を出力ポートに出力するためのポート出力処理を実行する。
（ステップＳ４００－３７）
メインＣＰＵ３００ａは、割込みを禁止するための処理を行う。
（ステップＳ４００－３９）
メインＣＰＵ３００ａは、メインＲＡＭ３００ｃの使用外領域を用いて、性能表示モニタ１８４に表示するベース比率を算出するための処理を行い、算出したベース比率を性能表示モニタ１８４に表示するためのコモンデータをコモン出力バッファにセットする性能表示モニタ制御処理を実行する。なお、性能表示モニタ制御処理においては、所定期間ごとにベース比率が算出される。ここで、性能表示モニタ１８４には、現在の期間のベース比率と、それ以前の期間のベース比率とが所定時間ごとに切り替え表示されてもよい。また、所定の操作に応じて、性能表示モニタ１８４に表示されるベース比率が切り替わってもよい。
（ステップＳ４００－４１）
メインＣＰＵ３００ａは、レジスタを復帰してタイマ割込み処理を終了する。
図２７は、同時回し参考例に係る設定関連処理（Ｓ４５０）を説明するフローチャートである。
（ステップＳ４５０－１）
メインＣＰＵ３００ａは、遊技機状態フラグのフラグ値が０１Ｈ（設定変更状態）であるかを判定する。その結果、０１Ｈであると判定した場合にはステップＳ４５０－３に処理を移し、０１Ｈではないと判定した場合にはステップＳ４５０－１５に処理を移す。
（ステップＳ４５０－３）
メインＣＰＵ３００ａは、設定値バッファに記憶されている登録設定値を所定の処理領域にロードする。
（ステップＳ４５０－５）
メインＣＰＵ３００ａは、ＲＡＭクリアスイッチ１８２ｓが押下されたか（ＲＡＭクリア操作信号が入力されているか）を判定する。その結果、ＲＡＭクリアスイッチ１８２ｓが押下されていると判定した場合にはステップＳ４５０－７に処理を移し、ＲＡＭクリアスイッチ１８２ｓが押下されていないと判定した場合にはステップＳ４５０－９に処理を移す。
（ステップＳ４５０－７）
メインＣＰＵ３００ａは、処理領域の設定値に１を加算する。
（ステップＳ４５０－９）
メインＣＰＵ３００ａは、処理領域の設定値が１～６の範囲であるかを判定する。その結果、設定値が１～６の範囲であると判定した場合にはステップＳ４５０－１３に処理を移し、設定値が１～６の範囲ではないと判定した場合にはステップＳ４５０－１１に処理を移す。
（ステップＳ４５０－１１）
メインＣＰＵ３００ａは、処理領域の設定値を１にセットする。
（ステップＳ４５０－１３）
メインＣＰＵ３００ａは、処理領域の設定値を設定値バッファにセットする。
（ステップＳ４５０－１５）
メインＣＰＵ３００ａは、設定変更スイッチ１８０ｓがオンしているかを判定する。その結果、設定変更スイッチ１８０ｓがオンしていると判定した場合には当該設定関連処理を終了し、設定変更スイッチ１８０ｓはオンしていないと判定した場合にはステップＳ４５０－１７に処理を移す。
（ステップＳ４５０－１７）
メインＣＰＵ３００ａは、設定関連処理の終了を示す設定関連終了指定コマンドを送信バッファにセットする。
（ステップＳ１１０）
メインＣＰＵ３００ａは、図２４のサブコマンド群セット処理を実行する。すなわち、設定関連処理が実行された場合、その終了時に、機種コマンド、設定値指定コマンド、特図１保留指定コマンド、特図２保留指定コマンド、回数コマンド、変動パターン選択状態指定コマンド、特図フェーズ指定コマンド、客待ち指定コマンドが副制御基板３３０に送信されることとなる。
（ステップＳ４５０－１９）
メインＣＰＵ３００ａは、遊技機状態フラグに００Ｈ（遊技可能状態）をセットし、当該設定関連処理を終了する。
以上のように、同時回し参考例によれば、中枠１０４が開放され、設定変更スイッチ１８０ｓがオンされ、ＲＡＭクリアボタンが押下操作された状態で、正常に電源投入がなされると、ＣＰＵ初期化処理（図２２）において、遊技機状態フラグに０１Ｈ（設定変更状態）がセットされる。その後、タイマ割込み処理が実行されるが、遊技機状態フラグに０１Ｈ（設定変更状態）がセットされているため、遊技の進行に係る全ての処理（図２６のステップＳ４００－１５～ステップＳ４００－２７）が停止され、設定関連処理が実行される。
設定関連処理は、設定変更スイッチ１８０ｓがオンしている間、繰り返し実行され、この設定関連処理中は、ＲＡＭクリアボタンの押下操作が、登録設定値の設定変更操作として受け付けられる。すなわち、設定変更操作を受け付ける設定変更処理（Ｓ４５０－１～Ｓ４５０－１３）中は、設定変更操作に応じて、設定値バッファに記憶する登録設定値が、複数段階設けられた設定値のいずれかに切り替えられる。
そして、遊技機状態フラグに０１Ｈ（設定変更状態）がセットされている状態で、設定変更スイッチ１８０ｓがオフに切り替わると、設定変更処理が終了となり、遊技機状態フラグに００Ｈ（遊技可能状態）がセットされる。これにより、次のタイマ割込み処理から、遊技の進行に係る処理が実行可能となる。
ここで、同時回し参考例の設定関連処理では、ＲＡＭクリアボタンの押下操作、すなわち、登録設定値の設定変更操作の受け付け終了後に、サブコマンド群セット処理において、登録設定値に対応する設定値指定コマンドが副制御基板３３０に送信される。一方で、設定変更操作の受け付け中は、設定値指定コマンドが副制御基板３３０に送信されることはない。このように、設定変更操作の受け付け中は、設定値指定コマンドを送信せずに、設定変更操作の受け付けが終了し、遊技の進行が可能な状態に移行する場合に、設定値指定コマンドを送信することで、登録設定値が不正に取得されるリスクを低減することができる。
また、同時回し参考例では、０１Ｈ（設定変更状態）を少なくとも含む複数のフラグ値が切り替えられる。そして、遊技機状態フラグに０１Ｈ（設定変更状態）がセットされている場合に設定関連処理が実行可能となり、かつ、遊技の進行が停止される。このように、遊技の進行中に設定関連処理が実行されることがないため、遊技の進行中に設定値指定コマンドが送信されることもなく、登録設定値が不正に取得されるリスクが低減される。
次に、上記したタイマ割込み処理のうち、ステップＳ５００のスイッチ管理処理、ステップＳ６００の特別遊技管理処理、ステップＳ７００の特別電動役物遊技管理処理、ステップＳ８００の普通遊技管理処理について、詳細に説明する。
図２８は、同時回し参考例に係る主制御基板３００におけるスイッチ管理処理（ステップＳ５００）を説明するフローチャートである。
（ステップＳ５００－１）
メインＣＰＵ３００ａは、ゲート検出スイッチオン検出時であるか、すなわち、ゲート１２４を遊技球が通過してゲート検出スイッチ１２４ｓからの検出信号がオンされたかを判定する。その結果、ゲート検出スイッチオン検出時であると判定した場合にはステップＳ５１０に処理を移し、ゲート検出スイッチオン検出時ではないと判定した場合にはステップＳ５００－７に処理を移す。
（ステップＳ５１０）
メインＣＰＵ３００ａは、ゲート１２４への遊技球の通過に基づいてゲート通過処理を実行する。なお、このゲート通過処理の詳細については後述する。
（ステップＳ５００－３）
メインＣＰＵ３００ａは、普図作動口検出スイッチオン検出時であるか、すなわち、普図作動口１２５に遊技球が入球して普図作動口検出スイッチ１２５ｓからの検出信号がオンされたかを判定する。その結果、普図作動口検出スイッチオン検出時であると判定した場合にはステップＳ５１０に処理を移し、普図作動口検出スイッチオン検出時ではないと判定した場合にはステップＳ５００－５に処理を移す。
（ステップＳ５１０）
メインＣＰＵ３００ａは、普図作動口１２５への遊技球の入球に基づいてゲート通過処理を実行する。
（ステップＳ５００－５）
メインＣＰＵ３００ａは、第１固定始動口検出スイッチオン検出時であるか、すなわち、第１固定始動口１２０Ａに遊技球が入球して第１固定始動口検出スイッチ１２０Ａｓから検出信号が入力されたかを判定する。その結果、第１固定始動口検出スイッチオン検出時であると判定した場合にはステップＳ５２０に処理を移し、第１固定始動口検出スイッチオン検出時ではないと判定した場合にはステップＳ５００－７に処理を移す。
（ステップＳ５２０）
メインＣＰＵ３００ａは、第１固定始動口１２０Ａへの遊技球の入球に基づいて第１始動口通過処理を実行する。なお、この第１始動口通過処理の詳細については後述する。
（ステップＳ５００－７）
メインＣＰＵ３００ａは、第１可変始動口検出スイッチオン検出時であるか、すなわち、第１可変始動口１２０Ｂに遊技球が入球して第１可変始動口検出スイッチ１２０Ｂｓから検出信号が入力されたかを判定する。その結果、第１可変始動口検出スイッチオン検出時であると判定した場合にはステップＳ５２０に処理を移し、第１可変始動口検出スイッチオン検出時ではないと判定した場合にはステップＳ５００－１１に処理を移す。
（ステップＳ５２０）
メインＣＰＵ３００ａは、第１可変始動口１２０Ｂへの遊技球の入球に基づいて第１始動口通過処理を実行する。なお、この第１始動口通過処理の詳細については後述する。
（ステップＳ５００－９）
メインＣＰＵ３００ａは、第１可変始動口１２０Ｂへの遊技球の入球が適正になされたものであるかを判定し、遊技球の入球が適正になされていないと判定した場合には、第１可変始動口１２０Ｂへの不正な遊技球の入球を示す普電不正入賞エラー発生指定コマンドを副制御基板３３０に送信するための普通電動役物入賞時確認処理を実行する。
（ステップＳ５００－１１）
メインＣＰＵ３００ａは、第２始動口検出スイッチオン検出時であるか、すなわち、第２始動口１２２に遊技球が入球して第２始動口検出スイッチ１２２ｓから検出信号が入力されたかを判定する。その結果、第２始動口検出スイッチオン検出時であると判定した場合にはステップＳ５３０に処理を移し、第２始動口検出スイッチオン検出時ではないと判定した場合にはステップＳ５００－１３に処理を移す。
（ステップＳ５３０）
メインＣＰＵ３００ａは、第２始動口１２２への遊技球の入球に基づいて第２始動口通過処理を実行する。なお、この第２始動口通過処理の詳細については後述する。
（ステップＳ５００－１３）
メインＣＰＵ３００ａは、大入賞口検出スイッチオン検出時であるか、すなわち、第１大入賞口１２６または第２大入賞口１２８に遊技球が入球して第１大入賞口検出スイッチ１２６ｓまたは第２大入賞口検出スイッチ１２８ｓから検出信号が入力されたかを判定する。その結果、大入賞口検出スイッチオン検出時であると判定した場合にはステップＳ５４０に処理を移し、大入賞口検出スイッチオン検出時ではないと判定した場合には当該スイッチ管理処理を終了する。
（ステップＳ５４０）
メインＣＰＵ３００ａは、第１大入賞口１２６または第２大入賞口１２８への遊技球の入球が適正になされたものであるかを判定し、遊技球の入球が適正になされたと判定した場合には、第１大入賞口１２６または第２大入賞口１２８への遊技球の入球を示す大入賞口入球コマンドを副制御基板３３０に送信するための大入賞口通過処理を実行する。なお、この大入賞口通過処理の詳細については後述する。
図２９は、同時回し参考例に係る主制御基板３００におけるゲート通過処理（ステップＳ５１０）を説明するフローチャートである。
（ステップＳ５１０－１）
メインＣＰＵ３００ａは、ハードウェア乱数生成部によって更新された当たり決定乱数をロードする。
（ステップＳ５１０－３）
メインＣＰＵ３００ａは、普通図柄保留球数カウンタのカウンタ値が最大値以上であるか、つまり、普通図柄保留球数カウンタのカウンタ値が４以上であるかを判定する。その結果、普通図柄保留球数カウンタのカウンタ値が最大値以上であると判定した場合には当該ゲート通過処理を終了し、普通図柄保留球数カウンタは最大値以上ではないと判定した場合にはステップＳ５１０－５に処理を移す。
（ステップＳ５１０－５）
メインＣＰＵ３００ａは、普通図柄保留球数カウンタのカウンタ値を、現在のカウンタ値に「１」加算した値に更新する。
（ステップＳ５１０－７）
メインＣＰＵ３００ａは、普図保留記憶領域の４つの記憶部のうち、取得した当たり決定乱数をセーブする対象となる対象記憶部を算定する。
（ステップＳ５１０－９）
メインＣＰＵ３００ａは、上記ステップＳ５１０－１で取得した当たり決定乱数を、上記ステップＳ５１０－７で算定した対象記憶部にセーブする。
（ステップＳ５１０－１１）
メインＣＰＵ３００ａは、普図保留記憶領域に記憶されている普図保留数を示す普図保留指定コマンドを送信バッファにセットし、当該ゲート通過処理を終了する。
図３０は、同時回し参考例に係る主制御基板３００における第１始動口通過処理（ステップＳ５２０）を説明するフローチャートである。
（ステップＳ５２０－１）
メインＣＰＵ３００ａは、特別図柄識別値として「００Ｈ」をセットする。なお、特別図柄識別値は、保留種別として特１保留および特２保留のいずれであるかを識別するためのもので、特別図柄識別値（００Ｈ）は特１保留を示し、特別図柄識別値（０１Ｈ）は特２保留を示す。
（ステップＳ５２０－３）
メインＣＰＵ３００ａは、特別図柄１保留球数カウンタのアドレスをセットする。
（ステップＳ５３５）
メインＣＰＵ３００ａは、特別図柄乱数取得処理を実行し、当該第１始動口通過処理を終了する。なお、この特別図柄乱数取得処理は、第２始動口通過処理（ステップＳ５３０）と共通のモジュールを利用して実行される。したがって、特別図柄乱数取得処理の詳細は、第２始動口通過処理の説明後に説明する。
図３１は、同時回し参考例に係る主制御基板３００における第２始動口通過処理（ステップＳ５３０）を説明するフローチャートである。
（ステップＳ５３０－１）
メインＣＰＵ３００ａは、特別図柄識別値として「０１Ｈ」をセットする。
（ステップＳ５３０－３）
メインＣＰＵ３００ａは、特別図柄２保留球数カウンタのアドレスをセットする。
（ステップＳ５３５）
メインＣＰＵ３００ａは、後述する特別図柄乱数取得処理を実行し、当該第２始動口通過処理を終了する。
図３２は、同時回し参考例に係る主制御基板３００における特別図柄乱数取得処理（ステップＳ５３５）を説明するフローチャートである。この特別図柄乱数取得処理は、上記した第１始動口通過処理（ステップＳ５２０）および第２始動口通過処理（ステップＳ５３０）において、共通のモジュールを用いて実行される。
（ステップＳ５３５－１）
メインＣＰＵ３００ａは、上記ステップＳ５２０－１またはステップＳ５３０－１でセットした特別図柄識別値をロードする。
（ステップＳ５３５－３）
メインＣＰＵ３００ａは、対象特別図柄保留球数をロードする。ここでは、上記ステップＳ５３５－１でロードした特別図柄識別値が「００Ｈ」であれば、特別図柄１保留球数カウンタのカウンタ値、すなわち、特１保留数をロードする。また、上記ステップＳ５３５－１でロードした特別図柄識別値が「０１Ｈ」であれば、特別図柄２保留球数カウンタのカウンタ値、すなわち、特２保留数をロードする。
（ステップＳ５３５－５）
メインＣＰＵ３００ａは、ハードウェア乱数生成部によって更新された大当たり決定乱数をロードする。
（ステップＳ５３５－７）
メインＣＰＵ３００ａは、上記ステップＳ５３５－３でロードした対象特別図柄保留球数が上限値以上であるかを判定する。その結果、上限値以上であると判定した場合には、当該特別図柄乱数取得処理を終了し、上限値以上ではないと判定した場合には、ステップＳ５３５－９に処理を移す。
（ステップＳ５３５－９）
メインＣＰＵ３００ａは、対象特別図柄保留球数カウンタのカウンタ値を、現在のカウンタ値に「１」加算した値に更新する。
（ステップＳ５３５－１１）
メインＣＰＵ３００ａは、特図保留記憶領域の記憶部のうち、取得した大当たり決定乱数をセーブする対象となる対象記憶部を算定する。
（ステップＳ５３５－１３）
メインＣＰＵ３００ａは、上記ステップＳ５３５－５でロードした大当たり決定乱数、上記ステップＳ４００－１９で更新された当たり図柄乱数、上記ステップＳ１００－６９で更新された変動パターン乱数を取得し、上記ステップＳ５３５－１１で算定した対象記憶部に格納する。
（ステップＳ５３５－１５）
メインＣＰＵ３００ａは、特別図柄１保留球数カウンタおよび特別図柄２保留球数カウンタのカウンタ値をロードする。
（ステップＳ５３５－１７）
メインＣＰＵ３００ａは、上記ステップＳ５３５－１５でロードしたカウンタ値に基づいて、特図保留指定コマンドを送信バッファにセットする。ここでは、特別図柄１保留球数カウンタのカウンタ値（特１保留数）に基づいて特図１保留指定コマンドをセットし、特別図柄２保留球数カウンタのカウンタ値（特２保留数）に基づいて特図２保留指定コマンドをセットする。これにより、特１保留または特２保留が記憶されるたびに、特１保留数および特２保留数が副制御基板３３０に伝達されることとなる。
（ステップＳ５３６）
メインＣＰＵ３００ａは、取得時演出判定処理を行い、当該特別図柄乱数取得処理を終了する。この取得時演出判定処理では、大役抽選の結果や、変動パターン番号等が仮判定され、仮判定の結果に応じた先読み指定コマンドを副制御基板３３０に送信する。この取得時演出判定処理について、図３３を用いて説明する。
図３３は、同時回し参考例に係る主制御基板３００における取得時演出判定処理（ステップＳ５３６）を説明するフローチャートである。
（ステップＳ５３６－１）
メインＣＰＵ３００ａは、設定中の設定値に基づいて、対応する大当たり決定乱数判定テーブルを選択する。具体的には、現在の遊技状態、および、設定中の設定値に基づいて、対応する大当たり決定乱数判定テーブルを選択する。そして、選択したテーブルと、上記ステップＳ５３５－１３で対象記憶部に記憶した大当たり決定乱数とに基づいて、大当たり、小当たり、ハズレのいずれかを仮判定する特別図柄当たり仮判定処理を行う。
（ステップＳ５３６－３）
メインＣＰＵ３００ａは、特別図柄を仮決定するための特別図柄図柄仮判定処理を実行する。ここでは、上記ステップＳ５３６－１の仮大役抽選の結果（特別図柄当たり仮判定処理によって導出された結果）が大当たりまたは小当たりであった場合には、上記ステップＳ５３５－１３で対象記憶部に記憶した当たり図柄乱数、当選種別（大当たりであるか小当たりであるか）、保留種別をロードし、対応する当たり図柄乱数判定テーブルを選択して特別図柄判定データを抽出し、抽出した特別図柄判定データ（大当たり図柄または小当たり図柄の種別）をセーブする。また、上記ステップＳ５３６－１の仮大役抽選の結果がハズレであった場合には、所定のハズレ用の特別図柄判定データ（ハズレ図柄の種別）をセーブする。
（ステップＳ５３６－５）
メインＣＰＵ３００ａは、ステップＳ５３６－３でセーブした特別図柄判定データに対応する先読み図柄種別指定コマンド（先読み指定コマンド）を送信バッファにセットする。
（ステップＳ５３６－７）
メインＣＰＵ３００ａは、上記ステップＳ５３６－１の特別図柄当たり仮判定処理によって導出された結果が、大当たりまたは小当たりであるかを判定する。その結果、大当たりまたは小当たりであると判定した場合にはステップＳ５３６－９に処理を移し、大当たりまたは小当たりではない（ハズレである）と判定した場合にはステップＳ５３６－１１に処理を移す。
（ステップＳ５３６－９）
メインＣＰＵ３００ａは、大当たり時リーチモード決定乱数判定テーブル（図１０（ｂ）、（ｃ）参照）または小当たり時リーチモード決定乱数判定テーブル（図１０（ｄ）、（ｅ））をセットし、ステップＳ５３６－１９に処理を移す。
（ステップＳ５３６－１１）
メインＣＰＵ３００ａは、上記ステップＳ５３５－１３で対象記憶部に記憶したリーチグループ決定乱数をロードする。
（ステップＳ５３６－１３）
メインＣＰＵ３００ａは、上記ステップＳ５３６－１１でロードしたリーチグループ決定乱数が固定値（９０００以上）であるかを判定する。ここで、グループ種別は、リーチグループ決定乱数判定テーブルを参照して決定されるが、このリーチグループ決定乱数判定テーブルは、記憶されている保留数に応じて選択される。このとき、リーチグループ決定乱数は、０～１０００６の範囲から取得され、リーチグループ決定乱数の値が９０００以上であれば、保留数に拘わらず、同一のリーチグループ決定乱数判定テーブルが選択され、リーチグループ決定乱数の値が９０００未満であれば、保留数に応じて異なるリーチグループ決定乱数判定テーブルが選択される。以下では、リーチグループ決定乱数のうち、保留数に応じて異なるリーチグループ決定乱数判定テーブルが選択される０～８９９９の範囲の値を不定値とし、保留数に拘わらず同一のリーチグループ決定乱数判定テーブルが選択される９０００～１０００６の範囲の値を固定値と呼ぶ。上記ステップＳ５３６－１１でロードしたリーチグループ決定乱数が固定値（９０００以上）であると判定した場合にはステップＳ５３６－１５に処理を移し、上記ステップＳ５３６－１１でロードしたリーチグループ決定乱数が固定値（９０００以上）ではないと判定した場合にはステップＳ５３６－２７に処理を移す。
（ステップＳ５３６－１５）
メインＣＰＵ３００ａは、リーチグループ決定乱数判定テーブル（図９参照）をセットする。なお、リーチグループ決定乱数判定テーブルは、保留数に応じて複数種類設けられているが、ここでは、保留数が０のときに用いられるテーブルが選択される。そして、セットしたリーチグループ決定乱数判定テーブルと、上記ステップＳ５３５－１３で対象記憶部に記憶したリーチグループ決定乱数とに基づいて、リーチグループ（グループ種別）を仮決定する。
（ステップＳ５３６－１７）
メインＣＰＵ３００ａは、上記ステップＳ５３６－１５で仮決定されたグループ種別に対応するハズレ時リーチモード決定乱数判定テーブル（図１０（ａ）参照）をセットし、ステップＳ５３６－１９に処理を移す。
（ステップＳ５３６－１９）
メインＣＰＵ３００ａは、上記ステップＳ５３６－９または上記ステップＳ５３６－１７でセットしたリーチモード決定乱数判定テーブルと、上記ステップＳ５３５－１３で対象記憶部に記憶したリーチモード決定乱数とに基づいて、変動モード番号を仮決定する。また、ここでは、変動モード番号とともに、変動パターン乱数判定テーブルが仮決定される。
（ステップＳ５３６－２１）
メインＣＰＵ３００ａは、上記ステップＳ５３６－１９で仮決定した変動モード番号に対応する先読み指定変動モードコマンド（先読み指定コマンド）を送信バッファにセットする。
（ステップＳ５３６－２３）
メインＣＰＵ３００ａは、上記ステップＳ５３６－１９で仮決定した変動パターン乱数判定テーブルと、上記ステップＳ５３５－１３で対象記憶部に記憶した変動パターン乱数とに基づいて、変動パターン番号を仮決定する。
（ステップＳ５３６－２５）
メインＣＰＵ３００ａは、上記ステップＳ５３６－２３で仮決定した変動パターン番号に対応する先読み指定変動パターンコマンド（先読み指定コマンド）を送信バッファにセットし、当該取得時演出判定処理を終了する。
（ステップＳ５３６－２７）
メインＣＰＵ３００ａは、対象記憶部に新たに記憶された保留について、当該保留が読み出されたときの保留数に応じて、グループ種別、すなわち、変動演出パターンが変化することを示す不定値コマンド（先読み指定変動モードコマンドおよび先読み指定変動パターンコマンド＝７ＦＨ）を送信バッファにセットし、当該取得時演出判定処理を終了する。
図３４は、同時回し参考例に係る主制御基板３００における大入賞口通過処理（ステップＳ５４０）を説明するフローチャートである。
（ステップＳ５４０－１）
メインＣＰＵ３００ａは、上記ステップＳ５００－１３で大入賞口検出スイッチオン検出時であると判定した場合には、詳しくは後述する特別電動役物遊技管理フェーズをロードする。なお、詳しくは後述するが、特別電動役物遊技管理フェーズは、大役遊技または小当たり遊技の実行処理の段階、すなわち、大役遊技または小当たり遊技の進行状況を示すものであり、大役遊技または小当たり遊技の実行処理の段階に応じて更新される。
（ステップＳ５４０－３）
メインＣＰＵ３００ａは、上記ステップＳ５４０－１でロードした特別電動役物遊技管理フェーズが、大入賞口開放前処理以上の実行処理の段階を示すものであるかを判定する。なお、特別電動役物遊技管理フェーズは、００Ｈ～０８Ｈの９段階が設けられており、このうち、０１Ｈ～０８Ｈが、大入賞口開放前処理以上の実行処理の段階に相当する。大役遊技または小当たり遊技は、特別電動役物遊技管理フェーズが０１Ｈ～０８Ｈである場合に実行されることから、ここでは、現在、大役遊技中または小当たり遊技中であるかを判定することとなる。特別電動役物遊技管理フェーズが、大入賞口開放前処理以上の実行処理の段階を示すものであると判定した場合にはステップＳ５４０－５に処理を移し、特別電動役物遊技管理フェーズは、大入賞口開放前処理以上の実行処理の段階を示すものではないと判定した場合にはステップＳ５４０－７に処理を移す。
（ステップＳ５４０－５）
メインＣＰＵ３００ａは、第１大入賞口１２６または第２大入賞口１２８に適正に遊技球が入球したことを示す大入賞口入球コマンドを送信バッファにセットし、大入賞口通過処理を終了する。
（ステップＳ５４０－７）
メインＣＰＵ３００ａは、第１大入賞口１２６または第２大入賞口１２８への遊技球の入球が不適切なものであるとして、所定のエラー処理を実行し、大入賞口通過処理を終了する。
図３５は、同時回し参考例に係る特別遊技管理フェーズを説明する図である。既に説明したとおり、同時回し参考例では、第１始動口１２０または第２始動口１２２への遊技球の入球を契機とする特別遊技と、ゲート１２４への遊技球の通過もしくは普図作動口１２５への遊技球の入球を契機とする普通遊技とが、同時並行して進行する。特別遊技に係る処理は、段階的に、かつ、繰り返し実行されるが、主制御基板３００では、こうした特別遊技に係る各処理を特別遊技管理フェーズおよび特別電動役物遊技管理フェーズによって管理している。
図３５に示すように、メインＲＯＭ３００ｂには、特別遊技のうちの特別図柄の変動表示を実行制御するための複数の特別遊技制御モジュールが格納されており、これら特別遊技制御モジュールごとに、特別遊技管理フェーズが対応付けられている。具体的には、特別遊技管理フェーズが「００Ｈ」である場合には、「特別図柄変動待ち処理」を実行するためのモジュールがコールされ、特別遊技管理フェーズが「０１Ｈ」である場合には、「特別図柄変動中処理」を実行するためのモジュールがコールされ、特別遊技管理フェーズが「０２Ｈ」である場合には、「特別図柄停止図柄表示処理」を実行するためのモジュールがコールされる。
また、メインＲＯＭ３００ｂには、特別遊技のうちの大役遊技および小当たり遊技を実行制御するための複数の特別電動役物遊技制御モジュールが格納されており、これら特別電動役物遊技制御モジュールごとに、特別電動役物遊技管理フェーズが対応付けられている。具体的には、特別電動役物遊技管理フェーズが「０１Ｈ」または「０５Ｈ」である場合には、「大入賞口開放前処理」を実行するためのモジュールがコールされ、特別電動役物遊技管理フェーズが「０２Ｈ」または「０６Ｈ」である場合には、「大入賞口開放制御処理」を実行するためのモジュールがコールされ、特別電動役物遊技管理フェーズが「０３Ｈ」または「０７Ｈ」である場合には、「大入賞口閉鎖有効処理」を実行するためのモジュールがコールされ、特別電動役物遊技管理フェーズが「０４Ｈ」または「０８Ｈ」である場合には、「大入賞口終了ウェイト処理」を実行するためのモジュールがコールされる。なお、特別電動役物遊技管理フェーズが「００Ｈ」である場合には、いずれの特別電動役物遊技制御モジュールもコールされることはない。
図３６は、同時回し参考例に係る主制御基板３００における特別遊技管理処理（ステップＳ６００）を説明するフローチャートである。
（ステップＳ６００－１）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズをロードする。
（ステップＳ６００－３）
メインＣＰＵ３００ａは、上記ステップＳ６００－１でロードした特別電動役物遊技管理フェーズが、「００Ｈ」以外であるかを判定する。すなわち、ここでは、現在、大役遊技中または小当たり遊技中であるかを判定することとなる。特別電動役物遊技管理フェーズが「００Ｈ」以外であると判定した場合には当該特別遊技管理処理を終了し、特別電動役物遊技管理フェーズが「００Ｈ」以外でないと判定した場合にはステップＳ６００－５に処理を移す。
（ステップＳ６００－５）
メインＣＰＵ３００ａは、特別遊技特別図柄判定フラグをロードする。なお、特別遊技特別図柄判定フラグは、特別遊技管理処理の対象となる保留種別として特１保留および特２保留のいずれであるかを判定するためのものであり、特別遊技特別図柄判定フラグ（００Ｈ）は特１保留を示し、特別遊技特別図柄判定フラグ（０１Ｈ）は特２保留を示す。
（ステップＳ６００－７）
メインＣＰＵ３００ａは、上記ステップＳ６００－５でロードした特別遊技特別図柄判定フラグを反転する。ここでは、特別遊技特別図柄判定フラグが「００Ｈ」であった場合には「０１Ｈ」に反転し、特別遊技特別図柄判定フラグが「０１Ｈ」であった場合には「００Ｈ」に反転する。特別遊技特別図柄判定フラグは初期値が「００Ｈ」に設定されているため、図２６に示した２回の特別遊技管理処理Ｓ６００のうち、１回目の特別遊技管理処理Ｓ６００で特別遊技特別図柄判定フラグが「０１Ｈ」にされ、特２保留について後続の処理が実行され、２回目の特別遊技管理処理Ｓ６００で特別遊技特別図柄判定フラグが「００Ｈ」にされ、特１保留について後続の処理が実行される。つまり、特２保留が優先して処理されることになる。
（ステップＳ６００－９）
メインＣＰＵ３００ａは、上記ステップＳ６００－７で反転した特別遊技特別図柄判定フラグをセーブする。
（ステップＳ６００－１１）
メインＣＰＵ３００ａは、特別遊技管理フェーズをロードする。
（ステップＳ６００－１３）
メインＣＰＵ３００ａは、上記ステップＳ６００－１１でロードした特別遊技管理フェーズに対応する特別遊技制御モジュールを選択する。
（ステップＳ６００－１５）
メインＣＰＵ３００ａは、上記ステップＳ６００－１３で選択した特別遊技制御モジュールをコールして処理を開始する。
（ステップＳ６００－１７）
メインＣＰＵ３００ａは、特別遊技の制御時間を管理する特別遊技タイマをロードし、当該特別遊技管理処理を終了する。
図３７は、同時回し参考例に係る主制御基板３００における特別図柄変動待ち処理を説明するフローチャートである。この特別図柄変動待ち処理は、特別遊技管理フェーズが「００Ｈ」であった場合に実行される。
（ステップＳ６１０－１）
メインＣＰＵ３００ａは、特別遊技管理処理の対象となる保留（特１保留または特２保留、以下、対象保留と呼ぶ）の特別図柄保留球数が１以上であるかを判定する。その結果、特別図柄保留球数が１以上であると判定した場合にはステップＳ６１０－３に処理を移し、特別図柄保留球数が１以上ではないと判定した場合には当該特別図柄変動待ち処理を終了する。
（ステップＳ６１０－３）
メインＣＰＵ３００ａは、特別遊技管理処理の対象となっていない保留（特２保留または特１保留、以下、非対象保留と呼ぶ）に基づく特別図柄（以下、非対象特別図柄と呼ぶ）が確定中であるかを判定する。その結果、非対象特別図柄が確定中であると判定した場合にはステップＳ６１０－５に処理を移し、非対象特別図柄に基づく特別図柄が確定中ではないと判定した場合にはステップＳ６１０－９に処理を移す。
（ステップＳ６１０－５）
メインＣＰＵ３００ａは、非対象特別図柄が大当たり図柄であるかを判定する。その結果、大当たり図柄であると判定した場合には当該特別図柄変動待ち処理を終了し、大当たり図柄でないと判定した場合にはステップＳ６１０－７に処理を移す。
（ステップＳ６１０－７）
メインＣＰＵ３００ａは、非対象特別図柄が小当たり図柄であるかを判定する。その結果、小当たり図柄であると判定した場合には当該特別図柄変動待ち処理を終了し、小当たり図柄でないと判定した場合にはステップＳ６１０－９に処理を移す。
（ステップＳ６１０－９）
メインＣＰＵ３００ａは、対象保留に対応する特図保留記憶領域の第１記憶部～第４記憶部に記憶されている対象保留を、１つ序数の小さい記憶部にブロック転送する。具体的には、第２記憶部～第４記憶部に記憶されている対象保留を、第１記憶部～第３記憶部に転送する。また、メインＲＡＭ３００ｃには、処理対象となる第０記憶部が設けられており、第１記憶部に記憶されている対象保留を、第０記憶部にブロック転送する。なお、この特別図柄記憶エリアシフト処理においては、対象保留に対応する対象特別図柄保留球数カウンタのカウンタ値を「１」減算するとともに、対象保留が「１」減算されたことを示す、保留減指定コマンドを送信バッファにセットする。
（ステップＳ６１１）
メインＣＰＵ３００ａは、大役抽選を行う特別図柄当たり判定処理を実行する。この特別図柄当たり判定処理については後述する。
（ステップＳ６１０－１１）
メインＣＰＵ３００ａは、特別図柄を決定するための特別図柄図柄判定処理を実行する。ここでは、上記ステップＳ６１１における大役抽選の結果が大当たりまたは小当たりであった場合、第０記憶部に転送された当たり図柄乱数、保留種別をロードし、対応する当たり図柄乱数判定テーブルまたは小当たり図柄乱数判定テーブルを選択して特別図柄判定データを抽出し、抽出した特別図柄判定データ（大当たり図柄の種別）をセーブする。また、上記ステップＳ６１１における大役抽選の結果がハズレであった場合には、ハズレ用の特別図柄判定データをセーブする。そして、特別図柄判定データをセーブしたら、当該特別図柄判定データに対応する図柄種別指定コマンドを送信バッファにセットする。
（ステップＳ６１０－１３）
メインＣＰＵ３００ａは、上記ステップＳ６１０－１１で抽出した特別図柄判定データに対応する特別図柄停止図柄番号をセーブする。なお、第１特別図柄表示器１６０および第２特別図柄表示器１６２は、それぞれ７セグで構成されており、７セグを構成する各セグメントには番号（カウンタ値）が対応付けられている。ここで決定する特別図柄停止図柄番号は、最終的に点灯するセグメントの番号（カウンタ値）を示すものである。
（ステップＳ６１２）
メインＣＰＵ３００ａは、変動モード番号および変動パターン番号を決定する特別図柄変動番号決定処理を実行する。この特別図柄変動番号決定処理の詳細は後述する。
（ステップＳ６１０－１５）
メインＣＰＵ３００ａは、上記ステップＳ６１２で決定された変動モード番号および変動パターン番号をロードするとともに、変動時間決定テーブルを参照して、変動時間１および変動時間２を決定する。そして、決定した変動時間１、２の合計時間を、特別図柄変動タイマにセットする。
（ステップＳ６１０－１７）
メインＣＰＵ３００ａは、大役抽選の結果が大当たりであるか否かを判定し、大当たりであった場合には、上記ステップＳ６１０－１１でセーブした特別図柄判定データをロードして、大当たり図柄の種別を確認する。そして、遊技状態設定テーブルおよび現在の遊技状態を参照して、大役遊技終了後に設定される遊技状態および高確回数、時短回数を判定し、その判定結果を特別図柄確率状態予備フラグ、時短状態予備フラグ、および、高確回数切り予備カウンタ、時短回数切り予備カウンタにセーブする。なお、ハズレ図柄がセーブされている場合には、当該処理を実行することなく、次の処理に移行する。
（ステップＳ６１０－１９）
メインＣＰＵ３００ａは、第１特別図柄表示器１６０または第２特別図柄表示器１６２において、特別図柄の変動表示を開始するために、特別図柄表示図柄カウンタを設定する処理を実行する。第１特別図柄表示器１６０および第２特別図柄表示器１６２を構成する７セグの各セグメントにはカウンタ値が対応付けられており、特別図柄表示図柄カウンタに設定されたカウンタ値に対応するセグメントが点灯制御される。ここでは、特別図柄の変動表示の開始時に点灯させるセグメントに対応するカウンタ値が特別図柄表示図柄カウンタに設定されることとなる。なお、特別図柄表示図柄カウンタは、第１特別図柄表示器１６０に対応する特別図柄１表示図柄カウンタと、第２特別図柄表示器１６２に対応する特別図柄２表示図柄カウンタとが別個に設けられており、ここでは、保留種別に対応するカウンタにカウンタ値が設定される。
（ステップＳ６１３）
メインＣＰＵ３００ａは、回数切り管理処理を実行する。ここでは、変動回数に応じて時短遊技状態を終了させるための処理が行われる。この回数切り管理処理については後述する。
（ステップＳ６１０－２１）
メインＣＰＵ３００ａは、高確回数および時短回数が０になるまでの残り回数（実残り回数）を示す回数コマンドを送信バッファにセットする。
（ステップＳ６１０－２３）
メインＣＰＵ３００ａは、特別図柄の変動表示の開始時の遊技状態を示す遊技状態変化指定コマンドを送信バッファにセットする。
（ステップＳ６１０－２５）
メインＣＰＵ３００ａは、特別遊技管理フェーズを「０１Ｈ」に更新し、当該特別図柄変動待ち処理を終了する。
図３８は、同時回し参考例に係る特別図柄当たり判定処理（Ｓ６１１）を説明するフローチャートである。
（ステップＳ６１１－１）
メインＣＰＵ３００ａは、特別図柄確率状態フラグをロードする。
（ステップＳ６１１－３）
メインＣＰＵ３００ａは、設定値バッファの登録設定値をロードする。
（ステップＳ６１１－５）
メインＣＰＵ３００ａは、上記ステップＳ６１１－３でロードした登録設定値が正常範囲内の値であるかを判定する。その結果、正常範囲内の値であると判定した場合にはステップＳ６１１－１１に処理を移し、正常範囲内の値ではないと判定した場合にはステップＳ６１１－７に処理を移す。
（ステップＳ６１１－７）
メインＣＰＵ３００ａは、遊技機状態フラグに０３Ｈ（設定異常状態）をセットする。
（ステップＳ６１１－９）
メインＣＰＵ３００ａは、設定異常状態コマンド（サブコマンド）を送信バッファにセットし、当該特別図柄当たり判定処理を終了する。この設定異常状態コマンドが副制御基板３３０に送信されると、設定異常である旨の報知がなされる。
（ステップＳ６１１－１１）
メインＣＰＵ３００ａは、上記ステップＳ６１１－１およびステップＳ６１１－３でロードした情報に対応する大当たり決定乱数判定テーブルを参照し、大当たりまたは小当たりと判定する際の下限値および上限値をそれぞれセットする。
（ステップＳ６１１－１３）
メインＣＰＵ３００ａは、第０記憶部に転送された大当たり決定乱数と、上記の下限値および上限値とを比較し、大当たりまたは小当たりの当選有無を判定する判定処理（大役抽選）を行う。
（ステップＳ６１１－１５）
メインＣＰＵ３００ａは、非対象特別図柄が大当たり図柄であるかを判定する。その結果、大当たり図柄であると判定した場合にはステップＳ６１１－１７に処理を移し、大当たり図柄でないと判定した場合にはステップＳ６１１－２１に処理を移す。
（ステップＳ６１１－１７）
メインＣＰＵ３００ａは、上記ステップＳ６１１－１３における大役抽選結果が小当たりまたはハズレであるかを判定する。その結果、小当たりまたはハズレであると判定した場合にはステップＳ６１１－２１に処理を移し、小当たりおよびハズレでないと判定した場合にはステップＳ６１１－１９に処理を移す。
（ステップＳ６１１－１９）
メインＣＰＵ３００ａは、上記ステップＳ６１１－１３における大役抽選結果をハズレに変更する。
（ステップＳ６１１－２１）
メインＣＰＵ３００ａは、上記ステップＳ６１１－１３の判定処理の結果、または、上記ステップＳ６１１－１９で変更された結果を判定情報としてセットし、当該特別図柄当たり判定処理を終了する。
図３９は、同時回し参考例に係る主制御基板３００における特別図柄変動番号決定処理（ステップＳ６１２）を説明するフローチャートである。
（ステップＳ６１２－１）
メインＣＰＵ３００ａは、上記ステップＳ６１１における大役抽選の結果が大当たりまたは小当たりであるかを判定する。その結果、大当たりまたは小当たりであると判定した場合にはステップＳ６１２－３に処理を移し、大当たりおよび小当たりのいずれでもない（ハズレである）と判定した場合にはステップＳ６１２－５に処理を移す。
（ステップＳ６１２－３）
メインＣＰＵ３００ａは、現在の遊技状態および保留種別に対応するリーチモード決定乱数判定テーブルをセットする。
（ステップＳ６１２－５）
メインＣＰＵ３００ａは、読み出した保留の保留種別が特２保留である場合には、特別図柄２保留球数カウンタのカウンタ値を確認し、読み出した保留の保留種別が特１保留である場合には、特別図柄１保留球数カウンタのカウンタ値を確認する。
（ステップＳ６１２－７）
メインＣＰＵ３００ａは、現在の遊技状態、上記ステップＳ６１２－５で確認した保留数、保留種別に基づいて、対応するリーチグループ決定乱数判定テーブルをセットする。そして、セットしたリーチグループ決定乱数判定テーブルと、上記ステップＳ６１０－９で第０記憶部に転送したリーチグループ決定乱数とに基づいて、リーチグループ（グループ種別）を決定する。
（ステップＳ６１２－９）
メインＣＰＵ３００ａは、上記ステップＳ６１２－７で決定されたグループ種別に対応するハズレ時リーチモード決定乱数判定テーブルをセットする。
（ステップＳ６１２－１１）
メインＣＰＵ３００ａは、上記ステップＳ６１２－３または上記ステップＳ６１２－９でセットしたリーチモード決定乱数判定テーブルと、上記ステップＳ６１０－９で第０記憶部に転送したリーチモード決定乱数とに基づいて、変動モード番号を決定する。また、ここでは、変動モード番号とともに、変動パターン乱数判定テーブルが決定される。
（ステップＳ６１２－１３）
メインＣＰＵ３００ａは、上記ステップＳ６１２－１１で決定した変動モード番号に対応する変動モードコマンドを送信バッファにセットする。
（ステップＳ６１２－１５）
メインＣＰＵ３００ａは、上記ステップＳ６１２－１１で決定した変動パターン乱数判定テーブルと、上記ステップＳ６１０－９で第０記憶部に転送した変動パターン乱数とに基づいて、変動パターン番号を決定する。
（ステップＳ６１２－１７）
メインＣＰＵ３００ａは、上記ステップＳ６１２－１５で決定した変動パターン番号に対応する変動パターンコマンドを送信バッファにセットして、当該特別図柄変動番号決定処理を終了する。
図４０は、同時回し参考例に係る主制御基板３００における回数切り管理処理（ステップＳ６１３）を説明するフローチャートである。
（ステップＳ６１３－１）
メインＣＰＵ３００ａは、時短回数、すなわち、時短回数切りカウンタのカウンタ値が０よりも大きいかを判定する。その結果、時短回数が０よりも大きいと判定した場合にはステップＳ６１３－３に処理を移し、時短回数が０であると判定した場合には、当該回数切り管理処理を終了する。
（ステップＳ６１３－３）
メインＣＰＵ３００ａは、時短回数切りカウンタをデクリメントする。
（ステップＳ６１３－５）
メインＣＰＵ３００ａは、上記ステップＳ６１３－３において、カウンタ値（時短回数）が０に更新されたかを判定する。その結果、時短回数が０であると判定した場合にはステップＳ６１３－７に処理を移し、時短回数は０ではないと判定した場合には当該回数切り管理処理を終了する。
（ステップＳ６１３－７）
メインＣＰＵ３００ａは、普通遊技状態を非時短遊技状態に設定するべく、時短状態フラグの設定を行う。これにより、普通遊技状態が時短遊技状態に設定された後、変動回数が時短回数（ここでは５０回または１００回）に到達したときの変動開始時に、普通遊技状態が非時短遊技状態に変更されることとなる。例えば、高確前兆状態に設定されていた場合には、最優位状態に設定されることとなる。
（ステップＳ６１３－９）
メインＣＰＵ３００ａは、時短終了フラグをオンして、当該回数切り管理処理を終了する。
図４１は、同時回し参考例に係る主制御基板３００における特別図柄変動中処理を説明するフローチャートである。
（ステップＳ６２０－１）
メインＣＰＵ３００ａは、中断中フラグがオンしているかを判定する。なお、詳しくは後述するが、同時回し参考例では、第１特別図柄表示器１６０における図柄の変動表示中に、第２特別図柄表示器１６２に小当たり図柄が停止表示される場合がある。この場合、第２特別図柄表示器１６２に小当たり図柄が停止表示されると、小当たり遊技が実行されるが、この間、第１特別図柄表示器１６０における特別図柄の変動時間の減算が中断され、小当たり遊技の終了後に、第１特別図柄表示器１６０における図柄の変動表示が再開される。中断中フラグは、第２特別図柄表示器１６２に小当たり図柄が停止表示されたときに、第１特別図柄表示器１６０において図柄の変動表示中であった場合にオンされる。ここでは、中断中フラグがオンであると判定した場合には当該特別図柄変動中処理を終了し、中断中フラグがオンではないと判定した場合にはステップＳ６２０－３に処理を移す。
（ステップＳ６２０－３）
メインＣＰＵ３００ａは、特別図柄変動ベースカウンタを更新する処理を実行する。なお、特別図柄変動ベースカウンタは、所定周期（例えば１００ｍｓ）で１周するようにカウンタ値が設定される。具体的には、特別図柄変動ベースカウンタのカウンタ値が「０」であった場合には、所定のカウンタ値（例えば２５）がセットされ、カウンタ値が「１」以上であった場合には、現在のカウンタ値から「１」減算した値にカウンタ値を更新する。
（ステップＳ６２０－５）
メインＣＰＵ３００ａは、上記ステップＳ６２０－３で更新した特別図柄変動ベースカウンタのカウンタ値が「０」であるかを判定する。その結果、カウンタ値が「０」であった場合にはステップＳ６２０－７に処理を移し、カウンタ値が「０」ではなかった場合にはステップＳ６２０－１１に処理を移す。
（ステップＳ６２０－７）
メインＣＰＵ３００ａは、上記ステップＳ６１０－１５で設定された特別図柄変動タイマのタイマ値を所定値減算する特別図柄変動タイマ更新処理を行う。
（ステップＳ６２０－９）
メインＣＰＵ３００ａは、上記ステップＳ６２０－７で更新した特別図柄変動タイマのタイマ値が「０」であるかを判定する。その結果、タイマ値が「０」であった場合にはステップＳ６２０－１７に処理を移し、タイマ値が「０」ではなかった場合にはステップＳ６２０－１１に処理を移す。
（ステップＳ６２０－１１）
メインＣＰＵ３００ａは、第１特別図柄表示器１６０および第２特別図柄表示器１６２を構成する７セグの各セグメントの点灯時間を計時する特別図柄表示タイマを更新する。具体的には、特別図柄表示タイマのタイマ値が「０」であった場合には、所定のタイマ値がセットされ、タイマ値が「１」以上であった場合には、現在のタイマ値から「１」減算した値にタイマ値を更新する。
（ステップＳ６２０－１３）
メインＣＰＵ３００ａは、特別図柄表示タイマのタイマ値が「０」であるかを判定する。その結果、特別図柄表示タイマのタイマ値が「０」であると判定した場合にはステップＳ６２０－１５に処理を移し、特別図柄表示タイマのタイマ値が「０」でないと判定した場合には当該特別図柄変動中処理を終了する。
（ステップＳ６２０－１５）
メインＣＰＵ３００ａは、更新対象の特別図柄表示図柄カウンタのカウンタ値を更新し、当該特別図柄変動中処理を終了する。これにより、７セグを構成する各セグメントが、所定時間おきに順次点灯することとなる。
（ステップＳ６２０－１７）
メインＣＰＵ３００ａは、非対象特別図柄が変動表示中であるかを判定する。その結果、非対象特別図柄が変動表示中であると判定した場合にはステップＳ６２１に処理を移し、非対象特別図柄が変動表示中でないと判定した場合にはステップＳ６２０－１９に処理を移す。
（ステップＳ６２１）
メインＣＰＵ３００ａは、図柄強制停止処理を実行する。この図柄強制停止処理については、図４２を用いて後述する。
（ステップＳ６２０－１９）
メインＣＰＵ３００ａは、特別遊技管理フェーズを「０２Ｈ」に更新する。
（ステップＳ６２０－２１）
メインＣＰＵ３００ａは、対象の特別図柄表示図柄カウンタに、上記ステップＳ６１０－１３で決定した特別図柄停止図柄番号（カウンタ値）をセーブする。これにより、第１特別図柄表示器１６０または第２特別図柄表示器１６２に、決定された特別図柄が停止表示されることとなる。
（ステップＳ６２０－２３）
メインＣＰＵ３００ａは、第１特別図柄表示器１６０または第２特別図柄表示器１６２に特別図柄が停止表示されたことを示す特図停止指定コマンドを送信バッファにセットする。
（ステップＳ６２０－２５）
メインＣＰＵ３００ａは、特別図柄を停止表示する時間である特別図柄変動停止時間を特別遊技タイマにセットし、当該特別図柄変動中処理を終了する。
図４２は、同時回し参考例に係る主制御基板３００における図柄強制停止処理（ステップＳ６２１）を説明するフローチャートである。
（ステップＳ６２１－１）
メインＣＰＵ３００ａは、停止表示中（当該）の特別図柄が小当たり図柄であるかを判定する。その結果、小当たり図柄であると判定した場合にはステップＳ６２１－３に処理を移し、小当たり図柄ではないと判定した場合にはステップＳ６２１－１１に処理を移す。
（ステップＳ６２１－３）
メインＣＰＵ３００ａは、特別遊技特別図柄判定フラグが００Ｈであるか、つまり、小当たり図柄が停止表示されたのが、第１特別図柄表示器１６０であるかを判定する。その結果、特別遊技特別図柄判定フラグが００Ｈであると判定した場合にはステップＳ６２１－１１に処理を移し、特別遊技特別図柄判定フラグが００Ｈではないと判定した場合にはステップＳ６２１－５に処理を移す。
（ステップＳ６２１－５）
メインＣＰＵ３００ａは、変動表示中（他方）の特別図柄が大当たり図柄であるかを判定する。その結果、大当たり図柄であると判定した場合にはステップＳ６２１－１１に処理を移し、大当たり図柄ではないと判定した場合にはステップＳ６２１－７に処理を移す。
（ステップＳ６２１－７）
メインＣＰＵ３００ａは、中断中フラグをオンする。
（ステップＳ６２１－９）
メインＣＰＵ３００ａは、特別図柄の変動表示を中断する変動中断処理を実行し、当該図柄強制停止処理を終了する。ここでは、変動時間の残り時間や、特別図柄にかかる情報を一時的に所定の記憶領域に退避させる処理を行う。
（ステップＳ６２１－１１）
メインＣＰＵ３００ａは、図柄が変動表示されている第１特別図柄表示器１６０または第２特別図柄表示器１６２にハズレ図柄を強制停止させるとともに、残りの変動時間を強制的に終了させるための変動時間特殊停止フラグをオンにする処理を行い、当該図柄強制停止処理を終了する。
上記の処理により、第１特別図柄表示器１６０に小当たり図柄が停止表示された場合には、第２特別図柄表示器１６２にハズレ図柄が強制停止表示される。また、第２特別図柄表示器１６２に小当たり図柄が停止表示された場合、大当たり図柄が第１特別図柄表示器１６０に最終的に停止表示される変動表示中であれば、第１特別図柄表示器１６０にハズレ図柄が強制停止表示される。一方、第２特別図柄表示器１６２に小当たり図柄が停止表示された場合、小当たり図柄またはハズレ図柄が第１特別図柄表示器１６０に最終的に停止表示される変動表示中であれば、第１特別図柄表示器１６０における変動表示が一時的に中断されることとなる。
図４３は、同時回し参考例に係る主制御基板３００における特別図柄停止図柄表示処理を説明するフローチャートである。
（ステップＳ６３０－１）
メインＣＰＵ３００ａは、上記ステップＳ６２０－２５でセットした特別遊技タイマのタイマ値が「０」でないかを判定する。その結果、特別遊技タイマのタイマ値が「０」ではないと判定した場合には当該特別図柄停止図柄表示処理を終了し、特別遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ６３０－３に処理を移す。
（ステップＳ６３０－３）
メインＣＰＵ３００ａは、変動時間特殊停止フラグがオンであるかを判定する。その結果、変動時間特殊停止フラグがオンであると判定した場合にはステップＳ６３０－５に処理を移し、変動時間特殊停止フラグがオンでないと判定した場合には当該特別図柄停止図柄表示処理を終了する。
（ステップＳ６３０－５）
メインＣＰＵ３００ａは、大役抽選の結果を確認する。
（ステップＳ６３０－７）
メインＣＰＵ３００ａは、大役抽選の結果がハズレであるかを判定する。その結果、ハズレであると判定した場合にはステップＳ６３０－２７に処理を移し、ハズレではないと判定した場合にはステップＳ６３０－９に処理を移す。
（ステップＳ６３０－９）
メインＣＰＵ３００ａは、遊技状態を更新する遊技状態更新処理を行う。ここでは、停止表示中の特別図柄が大当たり図柄である場合に遊技状態を初期状態に設定し、停止表示中の特別図柄が小当たり図柄である場合には、そのまま次の処理に移る。
（ステップＳ６３０－１１）
メインＣＰＵ３００ａは、確定した特別図柄の種別に応じて、特別電動役物作動ラムセットテーブルのデータをセットする。なお、メインＣＰＵ３００ａは、変動時間特殊停止フラグがオンである場合にはオフにする。
（ステップＳ６３０－１３）
メインＣＰＵ３００ａは、特別電動役物最大作動回数設定処理を行う。具体的には、上記ステップＳ６３０－１１でセットしたデータを参照し、特別電動役物最大作動回数カウンタに、カウンタ値として所定数（特別図柄の種別に対応するカウンタ値＝ラウンド数）をセットする。なお、この特別電動役物最大作動回数カウンタは、これから開始する大役遊技において実行可能なラウンド数を示すものである。一方、メインＲＡＭ３００ｃには、特別電動役物連続作動回数カウンタが設けられており、各ラウンド遊技の開始時に、特別電動役物連続作動回数カウンタのカウンタ値を「１」加算することで、現在のラウンド遊技数が管理される。ここでは、大役遊技の開始に伴って、この特別電動役物連続作動回数カウンタのカウンタ値をリセット（「０」に更新）する処理が併せて実行される。
（ステップＳ６３０－１５）
メインＣＰＵ３００ａは、上記ステップＳ６３０－１１でセットしたデータを参照し、特別電動役物遊技タイマに、タイマ値として所定のオープニング時間をセーブする。
（ステップＳ６３０－１７）
メインＣＰＵ３００ａは、大役遊技の開始を副制御基板３３０に伝達するためのオープニング指定コマンドを送信バッファにセットする。
（ステップＳ６３０－１９）
メインＣＰＵ３００ａは、大役遊技を開始する場合には特別電動役物遊技管理フェーズを「０１Ｈ」に更新し、小当たり遊技を開始する場合には特別電動役物遊技管理フェーズを「０５Ｈ」に更新する。
（ステップＳ６３０－２１）
メインＣＰＵ３００ａは、特別遊技管理フェーズを「００Ｈ」に更新する。
（ステップＳ６３０－２３）
メインＣＰＵ３００ａは、上記ステップＳ６３０－１９で更新した特別電動役物遊技管理フェーズが「０１Ｈ」であるか、すなわち、大当たりかを判定する。その結果、特別電動役物遊技管理フェーズが「０１Ｈ」であると判定した場合にはステップＳ６３０－２５に処理を移し、特別電動役物遊技管理フェーズは「０１Ｈ」ではないと判定した場合には、ステップＳ６３０－２７に処理を移す。
（ステップＳ６３０－２５）
メインＣＰＵ３００ａは、遊技情報出力端子板３１２から大当たり信号を出力するための大当たり信号出力開始処理を行い、当該特別図柄停止図柄表示処理を終了する。この処理により、大役遊技（オープニング）の開始に伴って大当たり信号が出力されることとなる。なお、遊技情報出力端子板３１２から出力される信号は複数設けられているが、ここでは、所定の大当たり信号についてのみ説明する。
（ステップＳ６３０－２７）
メインＣＰＵ３００ａは、特別図柄が確定したときの遊技状態を示す特図確定時遊技状態確認指定コマンドを送信バッファにセットする。
（ステップＳ６３０－２９）
メインＣＰＵ３００ａは、時短終了フラグがオンしているかを判定する。上記したように、時短終了フラグは、時短遊技状態から非時短遊技状態に変更される際の変動開始時に、図４０のステップＳ６１３－９においてオンされる。すなわち、ここで時短終了フラグがオンしている場合というのは、高確前兆状態における５０回目もしくは１００回目の変動開始時に、時短抜けによって、普通遊技状態が時短遊技状態から非時短遊技状態に変更された場合である。つまり、ここでは、時短抜け時の変動が終了するときに限り、時短終了フラグがオンしていると判定されることとなる。時短終了フラグがオンしていると判定した場合には、ステップＳ６３０－３１に処理を移し、時短終了フラグはオンしていないと判定した場合にはステップＳ６３０－３５に処理を移す。
（ステップＳ６３０－３１）
メインＣＰＵ３００ａは、遊技情報出力端子板３１２から出力されている大当たり信号を停止するための大当たり信号出力停止処理を行う。すなわち、大当たり信号は、大役遊技中もしくは時短遊技状態中に出力されることとなる。
（ステップＳ６３０－３３）
メインＣＰＵ３００ａは、時短終了フラグをオフする。
（ステップＳ６３０－３５）
メインＣＰＵ３００ａは、特別遊技管理フェーズを「００Ｈ」に更新し、当該特別図柄停止図柄表示処理を終了する。
図４４は、同時回し参考例に係る主制御基板３００における特別電動役物遊技管理処理（ステップＳ７００）を説明するフローチャートである。
（ステップＳ７００－１）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズをロードする。
（ステップＳ７００－３）
メインＣＰＵ３００ａは、上記ステップＳ７００－１でロードした特別電動役物遊技管理フェーズが、「００Ｈ」であるかを判定する。すなわち、ここでは、現在、大役遊技中および小当たり遊技中でないかを判定することとなる。特別電動役物遊技管理フェーズが「００Ｈ」であると判定した場合には当該特別電動役物遊技管理処理を終了し、特別電動役物遊技管理フェーズが「００Ｈ」でないと判定した場合にはステップＳ７００－５に処理を移す。
（ステップＳ７００－５）
メインＣＰＵ３００ａは、上記ステップＳ７００－１でロードした特別電動役物遊技管理フェーズに対応する特別電動役物遊技制御モジュールを選択する。
（ステップＳ７００－７）
メインＣＰＵ３００ａは、上記ステップＳ７００－５で選択した特別電動役物遊技制御モジュールをコールして処理を開始する。
（ステップＳ７００－９）
メインＣＰＵ３００ａは、特別電動役物遊技の制御時間を管理する特別電動役物遊技タイマをロードし、当該特別電動役物遊技管理処理を終了する。
図４５は、同時回し参考例に係る主制御基板３００における大入賞口開放前処理を説明するフローチャートである。この大入賞口開放前処理は、特別電動役物遊技管理フェーズが「０１Ｈ」、「０５Ｈ」であった場合に実行される。
（ステップＳ７１０－１）
メインＣＰＵ３００ａは、上記ステップＳ６３０－１５等でセットした特別電動役物遊技タイマのタイマ値が「０」でないかを判定する。その結果、特別電動役物遊技タイマのタイマ値が「０」ではないと判定した場合には当該大入賞口開放前処理を終了し、特別電動役物遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ７１０－３に処理を移す。
（ステップＳ７１０－３）
メインＣＰＵ３００ａは、特別電動役物連続作動回数カウンタのカウンタ値を、現在のカウンタ値に「１」加算した値に更新する。
（ステップＳ７１０－５）
メインＣＰＵ３００ａは、大入賞口の開放開始（ラウンド遊技の開始）を副制御基板３３０に伝達するための大入賞口開放指定コマンドを送信バッファにセットする。
（ステップＳ７１１）
メインＣＰＵ３００ａは、大入賞口開閉切替処理を実行する。この大入賞口開閉切替処理については後述する。
（ステップＳ７１０－７）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズを、現在の値に０１Ｈを加算した値（「０２Ｈ」または「０６Ｈ」）に更新し、当該大入賞口開放前処理を終了する。
図４６は、同時回し参考例に係る主制御基板３００における大入賞口開閉切替処理（Ｓ７１１）を説明するフローチャートである。
（ステップＳ７１１－１）
メインＣＰＵ３００ａは、特別電動役物開閉切替回数カウンタのカウンタ値が、特別電動役物開閉切替回数（１回のラウンド遊技中における大入賞口の開閉回数）の上限値であるかを判定する。その結果、カウンタ値が上限値であると判定した場合には当該大入賞口開閉切替処理を終了し、カウンタ値は上限値ではないと判定した場合にはステップＳ７１１－３に処理を移す。
（ステップＳ７１１－３）
メインＣＰＵ３００ａは、特別電動役物作動ラムセットテーブルのデータを参照し、特別電動役物開閉切替回数カウンタのカウンタ値に基づいて、第１大入賞口ソレノイド１２６ｃ、第２大入賞口ソレノイド１２８ｃを通電制御するためのソレノイド制御データ、および、通電時間もしくは通電停止時間であるタイムデータを抽出する。
（ステップＳ７１１－５）
メインＣＰＵ３００ａは、上記ステップＳ７１１－３で抽出したソレノイド制御データに基づいて、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電を開始するか、もしくは、通電を停止するための大入賞口ソレノイド通電制御処理を実行する。この大入賞口ソレノイド通電制御処理の実行により、上記ステップＳ４００－３３およびステップＳ４００－３５において、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電開始もしくは通電停止の制御がなされることとなる。
（ステップＳ７１１－７）
メインＣＰＵ３００ａは、上記ステップＳ７１１－３で抽出したタイムデータに基づくタイマ値を、特別電動役物遊技タイマにセーブする。なお、ここで特別電動役物遊技タイマにセーブされるタイマ値は、大入賞口の１回の最大開放時間となる。
（ステップＳ７１１－９）
メインＣＰＵ３００ａは、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電開始状態か、すなわち、上記ステップＳ７１１－５において、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電を開始する制御処理がなされたかを判定する。その結果、通電開始状態であると判定した場合にはステップＳ７１１－１１に処理を移し、通電開始状態ではないと判定した場合には当該大入賞口開閉切替処理を終了する。
（ステップＳ７１１－１１）
メインＣＰＵ３００ａは、特別電動役物開閉切替回数カウンタのカウンタ値を、現在のカウンタ値に「１」加算した値に更新し、当該大入賞口開閉切替処理を終了する。
図４７は、同時回し参考例に係る主制御基板３００における大入賞口開放制御処理を説明するフローチャートである。この大入賞口開放制御処理は、特別電動役物遊技管理フェーズが「０２Ｈ」、「０６Ｈ」であった場合に実行される。
（ステップＳ７２０－１）
メインＣＰＵ３００ａは、上記ステップＳ７１１－７でセーブした特別電動役物遊技タイマのタイマ値が「０」でないかを判定する。その結果、特別電動役物遊技タイマのタイマ値が「０」ではないと判定した場合にはステップＳ７２０－５に処理を移し、特別電動役物遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ７２０－３に処理を移す。
（ステップＳ７２０－３）
メインＣＰＵ３００ａは、特別電動役物開閉切替回数カウンタのカウンタ値が、特別電動役物開閉切替回数の上限値であるかを判定する。その結果、カウンタ値が上限値であると判定した場合にはステップＳ７２０－７に処理を移し、カウンタ値は上限値ではないと判定した場合にはステップＳ７１１に処理を移す。
（ステップＳ７１１）
上記ステップＳ７２０－３において、特別電動役物開閉切替回数カウンタのカウンタ値が、特別電動役物開閉切替回数の上限値ではないと判定した場合には、メインＣＰＵ３００ａは、上記ステップＳ７１１の処理を実行する。
（ステップＳ７２０－５）
メインＣＰＵ３００ａは、上記ステップＳ５００－９で更新された大入賞口入賞球数カウンタのカウンタ値が規定数に到達していないか、すなわち、大入賞口に、１ラウンド中の最大入賞可能数と同数の遊技球が入球していないかを判定する。その結果、規定数に到達していないと判定した場合には当該大入賞口開放制御処理を終了し、規定数に到達したと判定した場合にはステップＳ７２０－７に処理を移す。
（ステップＳ７２０－７）
メインＣＰＵ３００ａは、第１大入賞口ソレノイド１２６ｃまたは第２大入賞口ソレノイド１２８ｃの通電を停止して大入賞口を閉鎖するために必要な大入賞口閉鎖処理を実行する。これにより、大入賞口は閉鎖状態となる。
（ステップＳ７２０－９）
メインＣＰＵ３００ａは、大入賞口閉鎖有効時間（インターバル時間）を特別電動役物遊技タイマにセーブする。
（ステップＳ７２０－１１）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズを、現在の値に０１Ｈを加算した値（「０３Ｈ」または「０７Ｈ」）に更新する。
（ステップＳ７２０－１３）
メインＣＰＵ３００ａは、大入賞口が閉鎖されたことを示す大入賞口閉鎖指定コマンドを送信バッファにセットし、当該大入賞口開放制御処理を終了する。
図４８は、同時回し参考例に係る主制御基板３００における大入賞口閉鎖有効処理を説明するフローチャートである。この大入賞口閉鎖有効処理は、特別電動役物遊技管理フェーズが「０３Ｈ」、「０７Ｈ」であった場合に実行される。
（ステップＳ７３０－１）
メインＣＰＵ３００ａは、上記ステップＳ７２０－９でセーブした特別電動役物遊技タイマのタイマ値が「０」でないかを判定する。その結果、特別電動役物遊技タイマのタイマ値が「０」でないと判定した場合には当該大入賞口閉鎖有効処理を終了し、特別電動役物遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ７３０－３に処理を移す。
（ステップＳ７３０－３）
メインＣＰＵ３００ａは、特別電動役物連続作動回数カウンタのカウンタ値が、特別電動役物最大作動回数カウンタのカウンタ値と一致するか、すなわち、予め設定された回数のラウンド遊技が終了したかを判定する。その結果、特別電動役物連続作動回数カウンタのカウンタ値が、特別電動役物最大作動回数カウンタのカウンタ値と一致すると判定した場合にはステップＳ７３０－９に処理を移し、一致しないと判定した場合にはステップＳ７３０－５に処理を移す。
（ステップＳ７３０－５）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズを「０１Ｈ」に更新する。なお、特別電動役物遊技管理フェーズが０７Ｈである場合、すなわち、小当たり遊技の制御中は、小当たり遊技のラウンド遊技回数が「１」であることから、上記ステップＳ７３０－３で必ずＹＥＳと判定され、当該ステップに処理が移行することはない。
（ステップＳ７３０－７）
メインＣＰＵ３００ａは、所定の大入賞口閉鎖時間を特別遊技タイマにセーブし、当該大入賞口閉鎖有効処理を終了する。これにより、次のラウンド遊技が開始されることとなる。
（ステップＳ７３０－９）
メインＣＰＵ３００ａは、エンディング時間を特別電動役物遊技タイマにセーブするエンディング時間設定処理を実行する。
（ステップＳ７３０－１１）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズを、現在の値に０１Ｈを加算した値（「０４Ｈ」または「０８Ｈ」）に更新する。
（ステップＳ７３０－１３）
メインＣＰＵ３００ａは、エンディングの開始を示すエンディング指定コマンドを送信バッファにセットし、当該大入賞口閉鎖有効処理を終了する。
図４９は、同時回し参考例に係る主制御基板３００における大入賞口終了ウェイト処理を説明するフローチャートである。この大入賞口終了ウェイト処理は、特別電動役物遊技管理フェーズが「０４Ｈ」、「０８Ｈ」であった場合に実行される。
（ステップＳ７４０－１）
メインＣＰＵ３００ａは、上記ステップＳ７３０－９でセーブした特別電動役物遊技タイマのタイマ値が「０」でないかを判定する。その結果、特別電動役物遊技タイマのタイマ値が「０」ではないと判定した場合には当該大入賞口終了ウェイト処理を終了し、特別電動役物遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ７４０－３に処理を移す。
（ステップＳ７４０－３）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズが「０８Ｈ」であるか、すなわち、小当たり遊技の終了であるかを判定する。その結果、特別電動役物遊技管理フェーズが「０８Ｈ」であると判定した場合にはステップＳ７４０－１１に処理を移し、特別電動役物遊技管理フェーズは「０８Ｈ」ではないと判定した場合にはステップＳ７４０－５に処理を移す。
（ステップＳ７４０－５）
メインＣＰＵ３００ａは、大役遊技終了後の遊技状態を設定するための状態設定処理を実行する。ここでは、上記ステップＳ６１０－１７で予備領域に設定した遊技状態や高確回数、時短回数をロードし、大役遊技後の遊技状態として各フラグの設定やカウンタ値をセットする。
（ステップＳ７４０－７）
メインＣＰＵ３００ａは、上記ステップＳ７４０－５において、普通遊技状態が非時短遊技状態に設定されたかを判定する。その結果、非時短遊技状態に設定されたと判定した場合にはステップＳ７４０－９に処理を移し、非時短遊技状態に設定されていないと判定した場合にはステップＳ７４０－２１に処理を移す。
（ステップＳ７４０－９）
メインＣＰＵ３００ａは、遊技情報出力端子板３１２から出力されている大当たり信号を停止するための大当たり信号出力停止処理を行う。すなわち、大役遊技後に最優位状態に設定される場合には、大役遊技の終了とともに、大当たり信号の出力が停止されることとなる。
（ステップＳ７４０－１１）
メインＣＰＵ３００ａは、現在の遊技状態が高確前兆状態（高確率遊技状態かつ時短遊技状態）であるかを判定する。その結果、高確前兆状態であると判定した場合にはステップＳ７４０－１３に処理を移し、高確前兆状態ではないと判定した場合にはステップＳ７４０－２１に処理を移す。
（ステップＳ７４０－１３）
メインＣＰＵ３００ａは、停止表示された小当たり図柄が特別図柄Ｚ１であるかを判定する。その結果、特別図柄Ｚ１であると判定した場合にはステップＳ７４０－１５に処理を移し、特別図柄Ｚ１ではないと判定した場合にはステップＳ７４０－２１に処理を移す。
（ステップＳ７４０－１５）
メインＣＰＵ３００ａは、普通遊技状態を非時短遊技状態に変更するべく、時短状態フラグをセットする。これにより、高確前兆状態において特別図柄Ｚ１が決定された場合には、その小当たり遊技の終了時に、遊技状態が最優位状態に変更されることとなる。
（ステップＳ７４０－１７）
メインＣＰＵ３００ａは、時短回数カウンタをリセットするカウンタリセット処理を行う。
（ステップＳ７４０－１９）
メインＣＰＵ３００ａは、遊技情報出力端子板３１２から出力されている大当たり信号を停止するための大当たり信号出力停止処理を行う。すなわち、特別図柄Ｚ１に当選して小当たり遊技後に最優位状態に設定される場合には、小当たり遊技の終了とともに、大当たり信号の出力が停止されることとなる。
（ステップＳ７４０－２１）
メインＣＰＵ３００ａは、大役遊技の終了後に設定される遊技状態を伝達するための遊技状態変化指定コマンドを送信バッファにセットする。
（ステップＳ７４０－２３）
メインＣＰＵ３００ａは、高確回数、時短回数に対応する回数コマンドを送信バッファにセットする。
（ステップＳ７４０－２５）
メインＣＰＵ３００ａは、特別電動役物遊技管理フェーズを「００Ｈ」に更新し、当該大入賞口終了ウェイト処理を終了する。これにより、特１保留または特２保留が記憶されている場合には、図柄の変動表示が再開されることとなる。
図５０は、同時回し参考例に係る普通遊技管理フェーズを説明する図である。既に説明したとおり、同時回し参考例では、ゲート１２４への遊技球の通過もしくは普図作動口１２５への遊技球の入球を契機とする普通遊技に係る処理が、段階的に、かつ、繰り返し実行されるが、主制御基板３００では、こうした普通遊技に係る各処理を普通遊技管理フェーズによって管理している。
図５０に示すように、メインＲＯＭ３００ｂには、普通遊技を実行制御するための複数の普通遊技制御モジュールが格納されており、これら普通遊技制御モジュールごとに、普通遊技管理フェーズが対応付けられている。具体的には、普通遊技管理フェーズが「００Ｈ」である場合には、「普通図柄変動待ち処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０１Ｈ」である場合には、「普通図柄変動中処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０２Ｈ」である場合には、「普通図柄停止図柄表示処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０３Ｈ」である場合には、「普通電動役物入賞口開放前処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０４Ｈ」である場合には、「普通電動役物入賞口開放制御処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０５Ｈ」である場合には、「普通電動役物入賞口閉鎖有効処理」を実行するためのモジュールがコールされ、普通遊技管理フェーズが「０６Ｈ」である場合には、「普通電動役物入賞口終了ウェイト処理」を実行するためのモジュールがコールされる。
図５１は、同時回し参考例に係る主制御基板３００における普通遊技管理処理（ステップＳ８００）を説明するフローチャートである。
（ステップＳ８００－１）
メインＣＰＵ３００ａは、普通遊技管理フェーズをロードする。
（ステップＳ８００－３）
メインＣＰＵ３００ａは、上記ステップＳ８００－１でロードした普通遊技管理フェーズに対応する普通遊技制御モジュールを選択する。
（ステップＳ８００－５）
メインＣＰＵ３００ａは、上記ステップＳ８００－３で選択した普通遊技制御モジュールをコールして処理を開始する。
（ステップＳ８００－７）
メインＣＰＵ３００ａは、普通遊技の制御時間を管理する普通遊技タイマをロードする。
図５２は、同時回し参考例に係る主制御基板３００における普通図柄変動待ち処理を説明するフローチャートである。この普通図柄変動待ち処理は、普通遊技管理フェーズが「００Ｈ」であった場合に実行される。
（ステップＳ８１０－１）
メインＣＰＵ３００ａは、普通図柄保留球数カウンタのカウンタ値をロードし、カウンタ値が「０」であるか、すなわち、普図保留が「０」であるかを判定する。その結果、カウンタ値が「０」であると判定した場合には当該普通図柄変動待ち処理を終了し、カウンタ値は「０」ではないと判定した場合にはステップＳ８１０－３に処理を移す。
（ステップＳ８１０－３）
メインＣＰＵ３００ａは、普図保留記憶領域の第１記憶部～第４記憶部に記憶されている普図保留（当たり決定乱数）を、１つ序数の小さい記憶部にブロック転送する。具体的には、第２記憶部～第４記憶部に記憶されている普図保留を、第１記憶部～第３記憶部に転送する。また、メインＲＡＭ３００ｃには、処理対象となる第０記憶部が設けられており、第１記憶部に記憶されている普図保留を、第０記憶部に転送する。なお、この普通図柄記憶エリアシフト処理においては、普通図柄保留球数カウンタのカウンタ値を「１」減算するとともに、普図保留が「１」減算したことを示す、普図保留減指定コマンドを送信バッファにセットする。
（ステップＳ８１０－５）
メインＣＰＵ３００ａは、第０記憶部に転送された当たり決定乱数をロードし、現在の遊技状態に対応する当たり決定乱数判定テーブルを選択して普図抽選を行い、その抽選結果を記憶する普通図柄当たり判定処理を実行する。
（ステップＳ８１０－７）
メインＣＰＵ３００ａは、上記ステップＳ８１０－５の普図抽選の結果に対応する普通図柄停止図柄番号をセーブする。なお、同時回し参考例では、普通図柄表示器１６８は１つのＬＥＤランプで構成されており、当たりの場合には普通図柄表示器１６８を点灯させ、ハズレの場合には普通図柄表示器１６８を消灯させる。ここで決定する普通図柄停止図柄番号は、最終的に普通図柄表示器１６８を点灯するか否かを示すものであり、例えば、当たりに当選した場合には、普通図柄停止図柄番号として「０」が決定され、ハズレの場合には、普通図柄停止図柄番号として「１」が決定される。
（ステップＳ８１０－９）
メインＣＰＵ３００ａは、現在の遊技状態を確認し、対応する普通図柄変動時間データテーブルを選択してセットする。
（ステップＳ８１０－１１）
メインＣＰＵ３００ａは、上記ステップＳ８１０－３で第０記憶部に転送した当たり決定乱数と、上記ステップＳ８１０－９でセットした普通図柄変動時間データテーブルとに基づいて、普通図柄変動時間を決定する。
（ステップＳ８１０－１３）
メインＣＰＵ３００ａは、上記ステップＳ８１０－１１で決定した普通図柄変動時間を普通遊技タイマにセーブする。
（ステップＳ８１０－１５）
メインＣＰＵ３００ａは、普通図柄表示器１６８において、普通図柄の変動表示を開始するために、普通図柄表示図柄カウンタを設定する処理を実行する。この普通図柄表示図柄カウンタに、カウンタ値として例えば「０」が設定されている場合には普通図柄表示器１６８が点灯制御され、カウンタ値として「１」が設定されている場合には普通図柄表示器１６８が消灯制御される。ここでは、普通図柄の変動表示の開始時に所定のカウンタ値が普通図柄表示図柄カウンタに設定されることとなる。
（ステップＳ８１０－１７）
メインＣＰＵ３００ａは、普図保留記憶領域に記憶されている普図保留数を示す普図保留指定コマンドを送信バッファにセットする。
（ステップＳ８１０－１９）
メインＣＰＵ３００ａは、上記ステップＳ８１０－７で決定された普通図柄停止図柄番号、すなわち、普通図柄当たり判定処理によって決定された図柄種別（当たり図柄またはハズレ図柄）に基づいて、普通図柄指定コマンドを送信バッファにセットする。
（ステップＳ８１０－２１）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０１Ｈ」に更新し、当該普通図柄変動待ち処理を終了する。
図５３は、同時回し参考例に係る主制御基板３００における普通図柄変動中処理を説明するフローチャートである。この普通図柄変動中処理は、普通遊技管理フェーズが「０１Ｈ」であった場合に実行される。
（ステップＳ８２０－１）
メインＣＰＵ３００ａは、上記ステップＳ８１０－１３でセーブした普通遊技タイマのタイマ値が「０」であるかを判定する。その結果、タイマ値が「０」であった場合にはステップＳ８２０－９に処理を移し、タイマ値が「０」ではなかった場合にはステップＳ８２０－３に処理を移す。
（ステップＳ８２０－３）
メインＣＰＵ３００ａは、普通図柄表示器１６８の点灯時間および消灯時間を計時する普通図柄表示タイマを更新する。具体的には、普通図柄表示タイマのタイマ値が「０」であった場合には、所定のタイマ値がセットされ、タイマ値が「１」以上であった場合には、現在のタイマ値から「１」減算した値にタイマ値を更新する。
（ステップＳ８２０－５）
メインＣＰＵ３００ａは、普通図柄表示タイマのタイマ値が「０」であるかを判定する。その結果、普通図柄表示タイマのタイマ値が「０」であると判定した場合にはステップＳ８２０－７に処理を移し、普通図柄表示タイマのタイマ値が「０」でないと判定した場合には当該普通図柄変動中処理を終了する。
（ステップＳ８２０－７）
メインＣＰＵ３００ａは、普通図柄表示図柄カウンタのカウンタ値を更新する。ここでは、普通図柄表示図柄カウンタのカウンタ値が、普通図柄表示器１６８の消灯を示すカウンタ値であった場合には点灯を示すカウンタ値に更新し、普通図柄表示器１６８の点灯を示すカウンタ値であった場合には消灯を示すカウンタ値に更新し、当該普通図柄変動中処理を終了する。これにより、普通図柄表示器１６８は、普通図柄変動時間に亘って、所定時間おきに点灯、消灯を繰り返す（点滅する）こととなる。
（ステップＳ８２０－９）
メインＣＰＵ３００ａは、普通図柄表示図柄カウンタに、上記ステップＳ８１０－７で決定した普通図柄停止図柄番号（カウンタ値）をセーブする。これにより、普通図柄表示器１６８が最終的に点灯もしくは消灯制御され、普図抽選の結果が報知されることとなる。
（ステップＳ８２０－１１）
メインＣＰＵ３００ａは、普通図柄を停止表示する時間である普通図柄変動停止時間を普通遊技タイマにセットする。
（ステップＳ８２０－１３）
メインＣＰＵ３００ａは、普通図柄の停止表示が開始されたことを示す普図停止指定コマンドを送信バッファにセットする。
（ステップＳ８２０－１５）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０２Ｈ」に更新し、当該普通図柄変動中処理を終了する。
図５４は、同時回し参考例に係る主制御基板３００における普通図柄停止図柄表示処理を説明するフローチャートである。この普通図柄停止図柄表示処理は、普通遊技管理フェーズが「０２Ｈ」であった場合に実行される。
（ステップＳ８３０－１）
メインＣＰＵ３００ａは、上記ステップＳ８２０－１１でセットした普通遊技タイマのタイマ値が「０」でないかを判定する。その結果、普通遊技タイマのタイマ値が「０」ではないと判定した場合には当該普通図柄停止図柄表示処理を終了し、普通遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ８３０－３に処理を移す。
（ステップＳ８３０－３）
メインＣＰＵ３００ａは、普図抽選の結果を確認する。
（ステップＳ８３０－５）
メインＣＰＵ３００ａは、普図抽選の結果が当たりであるかを判定する。その結果、当たりであると判定した場合にはステップＳ８３０－９に処理を移し、当たりではない（ハズレである）と判定した場合にはステップＳ８３０－７に処理を移す。
（ステップＳ８３０－７）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「００Ｈ」に更新し、当該普通図柄停止図柄表示処理を終了する。これにより、１の普図保留に基づく普通遊技管理処理が終了し、普図保留が記憶されている場合には、次の保留に基づく普通図柄の変動表示を開始するための処理が行われることとなる。
（ステップＳ８３０－９）
メインＣＰＵ３００ａは、開閉制御パターンテーブルのデータを参照し、普通遊技タイマに、タイマ値として普電開放前時間をセーブする。
（ステップＳ８３０－１１）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０３Ｈ」に更新し、当該普通図柄停止図柄表示処理を終了する。これにより、第１可変始動口１２０Ｂの開閉制御が開始されることとなる。
図５５は、同時回し参考例に係る主制御基板３００における普通電動役物入賞口開放前処理を説明するフローチャートである。この普通電動役物入賞口開放前処理は、普通遊技管理フェーズが「０３Ｈ」であった場合に実行される。
（ステップＳ８４０－１）
メインＣＰＵ３００ａは、上記ステップＳ８３０－９でセットした普通遊技タイマのタイマ値が「０」でないかを判定する。その結果、普通遊技タイマのタイマ値が「０」ではないと判定した場合には当該普通電動役物入賞口開放前処理を終了し、普通遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ８４１に処理を移す。
（ステップＳ８４１）
メインＣＰＵ３００ａは、普通電動役物入賞口開閉切替処理を実行する。この普通電動役物入賞口開閉切替処理については後述する。
（ステップＳ８４０－３）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０４Ｈ」に更新し、当該普通電動役物入賞口開放前処理を終了する。
図５６は、同時回し参考例に係る主制御基板３００における普通電動役物入賞口開閉切替処理を説明するフローチャートである。
（ステップＳ８４１－１）
メインＣＰＵ３００ａは、普通電動役物開閉切替回数カウンタのカウンタ値が、普通電動役物開閉切替回数（１回の開閉制御中における第１可変始動口１２０Ｂの可動片１２０ｂの開閉回数）の上限値であるかを判定する。その結果、カウンタ値が上限値であると判定した場合には当該普通電動役物入賞口開閉切替処理を終了し、カウンタ値は上限値ではないと判定した場合にはステップＳ８４１－３に処理を移す。
（ステップＳ８４１－３）
メインＣＰＵ３００ａは、開閉制御パターンテーブルのデータを参照し、普通電動役物開閉切替回数カウンタのカウンタ値に基づいて、普通電動役物ソレノイド１２０ｃを通電制御するためのソレノイド制御データ（通電制御データまたは通電停止制御データ）、および、普通電動役物ソレノイド１２０ｃの通電時間（ソレノイド通電時間）もしくは通電停止時間（普電閉鎖有効時間＝休止時間）であるタイムデータを抽出する。
（ステップＳ８４１－５）
メインＣＰＵ３００ａは、上記ステップＳ８４１－３で抽出したソレノイド制御データに基づいて、普通電動役物ソレノイド１２０ｃの通電を開始するか、もしくは、普通電動役物ソレノイド１２０ｃの通電を停止するための普通電動役物ソレノイド通電制御処理を実行する。この普通電動役物ソレノイド通電制御処理の実行により、上記ステップＳ４００－３３およびステップＳ４００－３５において、普通電動役物ソレノイド１２０ｃの通電開始もしくは通電停止の制御がなされることとなる。
（ステップＳ８４１－７）
メインＣＰＵ３００ａは、上記ステップＳ８４１－３で抽出したタイムデータに基づくタイマ値を、普通遊技タイマにセーブする。なお、ここで普通遊技タイマにセーブされるタイマ値は、第１可変始動口１２０Ｂの１回の最大開放時間となる。
（ステップＳ８４１－９）
メインＣＰＵ３００ａは、普通電動役物ソレノイド１２０ｃの通電開始状態か、すなわち、上記ステップＳ８４１－５において、普通電動役物ソレノイド１２０ｃの通電を開始する制御処理がなされたかを判定する。その結果、通電開始状態であると判定した場合にはステップＳ８４１－１１に処理を移し、通電開始状態ではないと判定した場合には当該普通電動役物入賞口開閉切替処理を終了する。
（ステップＳ８４１－１１）
メインＣＰＵ３００ａは、普通電動役物開閉切替回数カウンタのカウンタ値を、現在のカウンタ値に「１」加算した値に更新する。
図５７は、同時回し参考例に係る主制御基板３００における普通電動役物入賞口開放制御処理を説明するフローチャートである。この普通電動役物入賞口開放制御処理は、普通遊技管理フェーズが「０４Ｈ」であった場合に実行される。
（ステップＳ８５０－１）
メインＣＰＵ３００ａは、上記ステップＳ８４１－７でセーブした普通遊技タイマのタイマ値が「０」でないかを判定する。その結果、普通遊技タイマのタイマ値が「０」ではないと判定した場合にはステップＳ８５０－５に処理を移し、普通遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ８５０－３に処理を移す。
（ステップＳ８５０－３）
メインＣＰＵ３００ａは、普通電動役物開閉切替回数カウンタのカウンタ値が、普通電動役物開閉切替回数の上限値であるかを判定する。その結果、カウンタ値が上限値であると判定した場合にはステップＳ８５０－７に処理を移し、カウンタ値は上限値ではないと判定した場合にはステップＳ８４１に処理を移す。
（ステップＳ８４１）
上記ステップＳ８５０－３において、普通電動役物開閉切替回数カウンタのカウンタ値が、普通電動役物開閉切替回数の上限値ではないと判定した場合には、メインＣＰＵ３００ａは、上記ステップＳ８４１の処理を実行する。
（ステップＳ８５０－５）
メインＣＰＵ３００ａは、上記ステップＳ５３０－９で更新された普通電動役物入賞球数カウンタのカウンタ値が規定数に到達していないか、すなわち、第１可変始動口１２０Ｂに、１回の開閉制御中の最大入賞可能数と同数の遊技球が入球していないかを判定する。その結果、規定数に到達していないと判定した場合には当該普通電動役物入賞口開放制御処理を終了し、規定数に到達したと判定した場合にはステップＳ８５０－７に処理を移す。
（ステップＳ８５０－７）
メインＣＰＵ３００ａは、普通電動役物ソレノイド１２０ｃの通電を停止して第１可変始動口１２０Ｂを閉鎖するために必要な普通電動役物閉鎖処理を実行する。これにより、第１可変始動口１２０Ｂが閉鎖状態となる。
（ステップＳ８５０－９）
メインＣＰＵ３００ａは、普電有効状態時間を普通遊技タイマにセーブする。
（ステップＳ８５０－１１）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０５Ｈ」に更新し、当該普通電動役物入賞口開放制御処理を終了する。
図５８は、同時回し参考例に係る主制御基板３００における普通電動役物入賞口閉鎖有効処理を説明するフローチャートである。この普通電動役物入賞口閉鎖有効処理は、普通遊技管理フェーズが「０５Ｈ」であった場合に実行される。
（ステップＳ８６０－１）
メインＣＰＵ３００ａは、上記ステップＳ８５０－９でセーブした普通遊技タイマのタイマ値が「０」でないかを判定する。その結果、普通遊技タイマのタイマ値が「０」ではないと判定した場合には当該普通電動役物入賞口閉鎖有効処理を終了し、普通遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ８６０－３に処理を移す。
（ステップＳ８６０－３）
メインＣＰＵ３００ａは、普電終了ウェイト時間を普通遊技タイマにセーブする。
（ステップＳ８６０－５）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「０６Ｈ」に更新し、当該普通電動役物入賞口閉鎖有効処理を終了する。
図５９は、同時回し参考例に係る主制御基板３００における普通電動役物入賞口終了ウェイト処理を説明するフローチャートである。この普通電動役物入賞口終了ウェイト処理は、普通遊技管理フェーズが「０６Ｈ」であった場合に実行される。
（ステップＳ８７０－１）
メインＣＰＵ３００ａは、上記ステップＳ８６０－３でセーブした普通遊技タイマのタイマ値が「０」でないかを判定する。その結果、普通遊技タイマのタイマ値が「０」ではないと判定した場合には当該普通電動役物入賞口終了ウェイト処理を終了し、普通遊技タイマのタイマ値が「０」であると判定した場合にはステップＳ８７０－３に処理を移す。
（ステップＳ８７０－３）
メインＣＰＵ３００ａは、普通遊技管理フェーズを「００Ｈ」に更新し、当該普通電動役物入賞口終了ウェイト処理を終了する。これにより、普図保留が記憶されている場合には、普通図柄の変動表示が再開されることとなる。次に、演出参考例として、上記した一種遊技機、一種二種遊技機、および、同時回し機において実行可能な具体的な演出や当該演出に係る具体的な処理を説明する。
<演出参考例>
図６０は、演出参考例に係るリーチなし変動パターンの変動演出の一例を説明する図である。上記のように、主制御基板３００において大役抽選が行われると、特別図柄の変動表示中、すなわち、特別図柄の変動時間に亘って、大役抽選の結果を報知する変動演出が実行される。この変動演出においては、メイン演出表示部２００ａにおいて種々の背景画像が表示されるとともに、この背景画像に重畳して、演出図柄２１０ａ、２１０ｂ、２１０ｃが表示される。なお、変動演出中は、メイン演出表示部２００ａに表示される画像に伴って、音声出力装置２０６から音声が出力されるとともに、演出照明装置２０４が点灯制御され、また、演出役物装置２０２が可動制御されるが、ここでは詳細な説明は省略する。
演出参考例に係る変動演出は、リーチなし変動パターン、リーチ変動パターンに大別される。リーチなし変動パターンの変動演出では、メイン演出表示部２００ａに背景画像（図示を省略）が表示されるとともに、この背景画像に演出図柄２１０ａ、２１０ｂ、２１０ｃが重畳して変動表示される。例えば、図６０（ａ）に示すように、大役抽選結果がハズレであったことを示す組み合わせで演出図柄２１０ａ、２１０ｂ、２１０ｃが停止表示されているとする。この状態で、新たに特別図柄の変動表示が行われると、当該特別図柄の変動表示の開始に伴って、図６０（ｂ）に示すように、３つの演出図柄２１０ａ、２１０ｂ、２１０ｃが変動表示（スクロール表示）を開始する。なお、図中下向きの白抜き矢印は、演出図柄２１０ａ、２１０ｂ、２１０ｃが高さ方向にスクロール表示されていることを示している。
そして、図６０（ｃ）に示すように、まず、演出図柄２１０ａが停止表示され、その後、図６０（ｄ）に示すように、演出図柄２１０ａと異なる演出図柄２１０ｃが停止表示される。そして、特別図柄の変動表示が終了して、第１特別図柄表示器１６０または第２特別図柄表示器１６２に特別図柄が停止表示するのとほぼ同じタイミングで、図６０（ｅ）に示すように、演出図柄２１０ｂが停止表示され、このときの３つの演出図柄２１０ａ、２１０ｂ、２１０ｃの最終的な停止表示態様によって、大役抽選結果が遊技者に報知される。
図６１は、演出参考例に係るノーマルリーチ変動パターンの変動演出の一例を説明する図である。演出参考例では、リーチ変動パターンが、ノーマルリーチ変動パターン、発展リーチ変動パターン、擬似連続リーチ変動パターンに大別される。ノーマルリーチ変動パターンの変動演出は、リーチなし変動パターンの変動演出と同様に、特別図柄の変動表示の開始に伴って、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示が開始され、図６１（ａ）に示すように、演出図柄２１０ａがまず停止表示される。その後、図６１（ｂ）に示すように、演出図柄２１０ａと同一の演出図柄２１０ｃが停止表示される。
このように、メイン演出表示部２００ａにおいて、同一の演出図柄２１０ａ、２１０ｃが停止表示されるリーチ態様で表示されると、図６１（ｃ）に示すように、メイン演出表示部２００ａにおいて、演出図柄２１０ａ、２１０ｃに重畳して「リーチ」と表示される。なお、リーチ態様は複数種類設けられており、「１」～「９」のいずれかの数字が記された同一の演出図柄２１０ａ、２１０ｃが停止表示される。その後、図６１（ｄ）に示すように、演出図柄２１０ａ、２１０ｃの形状を、リーチ態様になる前と異にして変動表示が継続される。そして、図６１（ｅ）に示すように、最終的に、演出図柄２１０ａ、２１０ｃと異なる演出図柄２１０ｂが停止表示され、大役抽選の結果がハズレであったことが遊技者に報知される。
図６２は、演出参考例に係るハズレ時の発展リーチ変動パターンの変動演出の一例を説明する図であり、図６３は、演出参考例に係る大当たり時の発展リーチ変動パターンの変動演出の一例を説明する図である。発展リーチ変動パターンの変動演出は、図６２（ａ）～（ｄ）および図６３（ａ）～（ｄ）に示すように、ノーマルリーチ変動パターンの変動演出と同様に、メイン演出表示部２００ａにおいて、演出図柄２１０ａ、２１０ｃがリーチ態様で表示され、その後、所定の発展画像（動画）が再生表示されるリーチ発展演出が実行される。このリーチ発展演出では、例えば、図６２（ｅ）および図６３（ｅ）に示すように、メイン演出表示部２００ａにミッションが表示されるとともに、図６２（ｆ）、（ｇ）および図６３（ｆ）、（ｇ）に示すように、ミッションの達成に向けた画像が表示される。
ここで、リーチ発展演出用の発展画像は、ハズレパターンと大当たりパターンとに大別され、ハズレパターンの発展画像では、図６２（ｈ）に示すように、ミッションの失敗を示す画像が最終的に表示され、その後、図６２（ｉ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃがハズレを報知する組み合わせで停止表示される。一方、大当たりパターンの発展画像では、図６３（ｈ）に示すように、ミッションの成功を示す画像が最終的に表示され、その後、図６３（ｉ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃが大当たりを報知する組み合わせで停止表示される。
なお、リーチ発展演出は、例えば、上記のように、ミッションに挑む内容の発展画像が表示されるミッション演出と、味方キャラクタと敵キャラクタとが対戦する発展画像が表示されるバトル演出と、が設けられている。そして、ミッション演出は、ミッションの内容を異にする複数の実行パターンが設けられており、バトル演出は、登場キャラクタや対戦方法を異にする複数の実行パターンが設けられている。また、上記のように、ミッション演出の実行パターンは、ミッションを達成する大当たりパターンと、ミッションに失敗するハズレパターンとに大別されるが、バトル演出の実行パターンも同様に、味方キャラクタが敵キャラクタに勝利する大当たりパターンと、味方キャラクタが敵キャラクタに敗北するハズレパターンとに大別される。
大当たりパターンとハズレパターンとは、演出の終盤までは同一内容で構成されており、最終的に味方キャラクタが勝利するか敗北するか、あるいは、ミッションを達成するか否かといった点を異にしている。したがって、リーチ発展演出中は、変動演出の終盤まで、大役抽選の結果を遊技者が識別することができず、遊技者に大当たりの期待感が付与されることとなる。
なお、大当たりパターンは、大役抽選の結果が大当たりであった場合にのみ選択され、ハズレパターンは、大役抽選の結果がハズレであった場合にのみ選択される。ただし、１回の変動演出において、リーチ発展演出が２回実行されることもあり、この場合には、１回目のリーチ発展演出がハズレパターンで実行され、２回目のリーチ発展演出が、ハズレパターンまたは大当たりパターンで実行される。以下に、１回の変動演出において、リーチ発展演出が２回実行される場合の演出の流れについて説明する。
図６４は、演出参考例に係るリーチ発展演出が２回実行される場合の変動演出の一例を説明する図である。例えば、演出図柄２１０ａ、２１０ｃがリーチ態様で表示された後、図６４（ａ）、（ｂ）に示すように、ミッション演出が実行されたとする。ここまでは、１回の変動演出においてリーチ発展演出が１回のみ実行される場合と相違はないが、ミッションを達成できなかったことが報知された直後に、図６４（ｃ）に示すように、メイン演出表示部２００ａに「ＲＥＡＣＨ ＵＰ」と表示される。
その後、メイン演出表示部２００ａには、図６４（ｄ）に示すように、バトル演出用の発展画像が表示されており、２回目のリーチ発展演出が開始される。このバトル演出用の発展画像は、味方キャラクタと敵キャラクタとが対戦する内容となっており、大当たり当選時には、図６４（ｅ）に示すように、最終的に味方キャラクタが敵キャラクタに勝利するとともに、図６４（ｆ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃが大当たりを報知する組み合わせで停止表示される。一方、ハズレ時には、図６４（ｇ）に示すように、最終的に味方キャラクタが敵キャラクタに敗北するとともに、図６４（ｈ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃがハズレを報知する組み合わせで停止表示される。
図６５は、演出参考例に係る擬似連続リーチ変動パターンの変動演出の一例を説明する図である。擬似連続リーチ変動パターンの変動演出は、図６５（ａ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示が開始されると、図６５（ｂ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃが、予め設けられた複数種類の擬似態様のうちのいずれかで仮停止表示される。この擬似態様は、例えば、同一の演出図柄２１０ａ、２１０ｂと、これら演出図柄２１０ａ、２１０ｂよりも、「２」大きな数字が記された演出図柄２１０ｃとが仮停止表示されるものである。
演出図柄２１０ａ、２１０ｂ、２１０ｃが擬似態様で仮停止表示されると、図６５（ｃ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示が再開される。つまり、擬似態様は、演出図柄２１０ａ、２１０ｂ、２１０ｃの再変動表示を示すものと言える。その後、図６５（ｄ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃが、再び擬似態様で仮停止表示される。
そして、図６５（ｅ）に示すように、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示が再開されると、図６５（ｆ）に示すように、演出図柄２１０ａ、２１０ｃがリーチ態様で表示され、以後、図６５（ｇ）～（ｉ）に示すように、発展リーチ変動パターンと同様にリーチ発展演出が実行され、大役抽選の結果が遊技者に報知される。
このように、擬似連続リーチ変動パターンの変動演出は、演出図柄２１０ａ、２１０ｃがリーチ態様となるまでの内容が、発展リーチ変動パターンの変動演出と異なっており、リーチ態様となった後は、発展リーチ変動パターンと同様に変動演出が進行されることとなる。
なお、擬似連続リーチ変動パターンにおいて、リーチ態様となるまでの演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示パターンは複数パターン設けられており、変動表示パターンごとに、演出図柄２１０ａ、２１０ｂ、２１０ｃの仮停止表示の回数、換言すれば、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示回数が異なっている。この変動表示パターンは、変動モードコマンドによって決定され、演出図柄２１０ａ、２１０ｂ、２１０ｃの仮停止表示（変動表示）の回数が多くなるほど、最終的に大当たりの当選が報知される可能性（以下「信頼度」という）が高くなるように、大当たり当選時およびハズレ時における変動モードコマンドの選択比率が設定されている。
具体的には、大役抽選の結果が大当たりであった場合には、変動表示回数の多い変動モードコマンドの選択比率が、変動表示回数の少ない変動モードコマンドの選択比率よりも高く設定されており、大役抽選の結果がハズレであった場合には、変動表示回数の少ない変動モードコマンドの選択比率が、変動表示回数の多い変動モードコマンドの選択比率よりも高く設定されている。
また、主制御基板３００においては、擬似連続リーチ変動パターンの信頼度が、発展リーチ変動パターンの信頼度よりも高くなるように設定されている。したがって、演出図柄２１０ａ、２１０ｂ、２１０ｃの仮停止表示（変動表示）の回数によって信頼度が示唆されることとなり、遊技者は、演出図柄２１０ａ、２１０ｂ、２１０ｃがより多く仮停止表示（変動表示）されることを期待しながら、演出の行方を見守ることとなる。
上記した変動演出の実行パターンは、主制御基板３００で決定された変動コマンドに基づいて、副制御基板３３０において決定、実行制御される。つまり、変動演出の実行パターンは、主制御基板３００と副制御基板３３０とで協働して決定されると言える。
図６６は、演出参考例に係る変動演出決定テーブルを説明する図であり、図６６（ａ）には前半変動演出決定テーブルを示し、図６６（ｂ）には後半変動演出決定テーブルを示す。上記したように、主制御基板３００において大役抽選が行われると、大役抽選の結果に基づいて、変動コマンドが決定され、決定された各コマンドが副制御基板３３０に送信される。副制御基板３３０においては、変動モードコマンドを受信すると、０～２４９の範囲から１の演出乱数を取得するとともに、前半変動演出決定テーブルを参照して、取得した演出乱数と、受信した変動モードコマンドとに基づいて、前半の変動演出の実行パターンを決定する。また、変動パターンコマンドを受信すると、０～２４９の範囲から１の演出乱数を取得するとともに、後半変動演出決定テーブルを参照して、取得した演出乱数と、受信した変動パターンコマンドとに基づいて、後半の変動演出の実行パターンを決定する。なお、図６６においては、前半変動演出決定テーブルおよび後半変動演出決定テーブルの一部のみを抽出して示している。
図６６に示すように、前半変動演出決定テーブルによれば、変動モード番号（変動モードコマンド）ごとに、前半の変動演出の実行パターンについての選択比率がそれぞれ設定され、後半変動演出決定テーブルによれば、変動パターン番号（変動パターンコマンド）ごとに、後半の変動演出の実行パターンについての選択比率がそれぞれ設定されている。そして、決定された前半および後半の変動演出の実行パターンを組み合わせて実行することで、１回の変動演出が実行されることとなる。
リーチなし変動パターンの変動演出は、前半の実行パターンとして、前半の変動演出を実行しないことを示す「なし」が決定され、後半の実行パターンとして、リーチなし変動パターンに対応する「ノーマルハズレ１」、「ノーマルハズレ２」、「特殊ハズレ１」、「特殊ハズレ２」が決定された場合に実行される。例えば、前半の変動演出が実行されないことを示す「０１Ｈ」の変動モード番号に対応する変動モードコマンドを受信すると、副制御基板３３０では、必ず、前半の実行パターンとして「なし」が決定される。また、このとき、同時に受信し得る変動パターンコマンドには、「ノーマルハズレ１」、「ノーマルハズレ２」、「特殊ハズレ１」、「特殊ハズレ２」のいずれかのみが決定されるように、後半変動演出決定テーブルにおいて選択比率の設定がなされている。したがって、前半の実行パターンとして「なし」が決定され、後半の実行パターンとして「ノーマルハズレ１」、「ノーマルハズレ２」、「特殊ハズレ１」、「特殊ハズレ２」が決定されることで、変動演出の実行パターンは、上記のリーチなし変動パターンに決定されることとなる。
一方、リーチ変動パターンの変動演出は、前半の実行パターンとして「なし」以外が決定され、後半の実行パターンとして、いずれかのリーチ発展演出（図中、発展１～５で示す）が決定された場合に実行される。換言すれば、メイン演出表示部２００ａにおいて、リーチ変動パターンの変動演出が実行される場合には、必ず、変動モード番号＝０１Ｈ以外の変動モード番号に対応する変動モードコマンドを受信しており、発展１～５のいずれかが決定される変動パターン番号に対応する変動パターンコマンドを受信していることとなる。
ここで、図６６（ａ）において、前半の実行パターンにおける「ノーマルリーチ１」や「ノーマルリーチ２」等は、それぞれ、ノーマルリーチ変動パターンの変動演出のうち、演出図柄２１０ａ、２１０ｂ、２１０ｃがリーチ態様になるまで、より詳細には、リーチ発展演出が開始されるまでの、メイン演出表示部２００ａに表示される背景画像や演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示パターンを示している。これらの画像パターンは、変動モード番号に対応付けられた特別図柄の変動表示の時間と一致するように予め設計されており、例えば、「ノーマルリーチ１」が決定されると、図６１（ａ）～（ｄ）に示す画像がメイン演出表示部２００ａに表示されることとなる。
また、図６６（ａ）において、前半の実行パターンにおける「擬似２ａ」等は、擬似連続リーチ変動パターンの変動演出のうち、リーチ発展演出が開始されるまでの、メイン演出表示部２００ａに表示される主変動演出画像の表示パターン、すなわち、演出図柄２１０ａ、２１０ｂ、２１０ｃが変動表示される図柄表示演出の実行パターンを示している。例えば、「擬似２ａ」は、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示回数が２回である「擬似２」の擬似連続リーチ変動パターンであって、主変動演出画像が表示パターンａであることを示している。また、「擬似３ｂ」は、演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示回数が３回である「擬似３」の擬似連続リーチ変動パターンであって、主変動演出画像が表示パターンｂであることを示している。
なお、図６６に示す前半変動演出決定テーブルおよび後半変動演出決定テーブルにおいては、リーチなし変動パターンおよびノーマルリーチ変動パターンの変動演出は、大役抽選の結果がハズレであった場合にのみ実行されるように、選択比率の設定がなされている。また、発展リーチ変動パターンおよび擬似連続リーチ変動パターンは、ハズレ時および大当たり時の双方で決定されるが、発展リーチ変動パターンは、擬似連続リーチ変動パターンよりも、ハズレ時の選択比率が高く、大当たり時の選択比率が低く設定されている。このように、ハズレ時と大当たり時とで選択比率を設定することにより、擬似連続リーチ変動パターンは、発展リーチ変動パターンよりも、信頼度が高く設定されることとなる。
さらに、擬似連続リーチ変動パターンの中でも、擬似回数が多くなるほど、大当たり時の選択比率が高く、ハズレ時の選択比率が低く設定されており、擬似回数が多くなるほど、信頼度が高くなるように設定がなされている。
以上のように、変動演出決定テーブルにより、変動演出の大まかな流れが決定されるが、変動演出の開始時には、変動モードコマンドまたは変動パターンコマンドに基づいて、変動演出を構成するさまざまな要素演出の実行可否および実行パターンがさらに決定される。ここで、要素演出というのは、例えば、上記のように、メイン演出表示部２００ａにおける演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示や、リーチ発展演出でメイン演出表示部２００ａに表示される発展画像、さらには、演出役物装置２０２を可動させる演出等、変動演出を構成する全ての演出をいう。実施例では、変動演出を構成する要素演出として、変動演出中のさまざまなタイミングで予告演出（示唆演出）が実行される。
この予告演出というのは、変動演出の開始時や、擬似連続リーチ変動パターンの変動演出における演出図柄２１０ａ、２１０ｂ、２１０ｃの再変動表示時、さらには、リーチ発展演出中等に、メイン演出表示部２００ａに所定の画像を表示したり、所定のタイミングで演出役物装置２０２を可動したりする演出であり、予告演出ごとに、その実行可否や実行パターンが決定される。各予告演出には、それぞれ実行パターンが複数種類設けられ、複数種類の実行パターンそれぞれについて、変動パターンコマンドや変動モードコマンドごとに、換言すれば、大当たりの当選可否ごとに選択比率が設定され、この選択比率によって、実行パターンごとに期待値が設定されている。
以上説明したように、副制御基板３３０においては、変動コマンドを受信すると、変動演出の実行パターンや各要素演出の実行可否、実行パターンが決定され、特別図柄の変動表示中に変動演出が実行されることとなる。このように、変動演出は、１回の特別図柄の変動表示に対して１回行われるが、実施例では、複数回の特別図柄の変動表示に跨る演出も実行される。
図６７は、演出参考例に係る保留表示演出の一例を説明する図である。メイン演出表示部２００ａの下部には保留表示領域２１１が設けられる。図６０～図６５では図示を省略したが、保留表示領域２１１は、変動演出中や遊技の待機中もメイン演出表示部２００ａに常時表示されている。そして、変動演出中は、この保留表示領域２１１において保留表示演出が行われる。保留表示演出では、大役抽選の際に処理領域（第０記憶部）に読み出された保留を示す当該保留表示２１２ａ、第１特図保留記憶領域の第１記憶部～第４記憶部に記憶されている保留をそれぞれ示す、第１保留表示２１２ｂ、第２保留表示２１２ｃ、第３保留表示２１２ｄ、第４保留表示２１２ｅが保留表示領域２１１に表示される。なお、以下では、当該保留表示２１２ａおよび第１保留表示２１２ｂ～第４保留表示２１２ｅを総称して、保留表示２１２と呼ぶ。
例えば、特別図柄の変動表示中であって、しかも、メインＲＡＭ３００ｃに４つの特１保留が記憶されている場合には、図６７（ａ）に示すように、当該保留表示２１２ａ、第１保留表示２１２ｂ～第４保留表示２１２ｅの合計５つの保留表示２１２が保留表示領域２１１に表示される。そして、この状態から、特別図柄の変動表示が終了し、第１記憶部に記憶されている特１保留が処理領域（第０記憶部）に読み出されて大役抽選が行われるとともに、メインＲＡＭ３００ｃの保留シフト処理が実行されると、図６７（ｂ）に示すように、当該保留表示２１２ａが消去されるとともに、第１保留表示２１２ｂ～第４保留表示２１２ｅが１つ左に移動表示される。また、さらにこの状態から次なる特１保留が読み出されると、図６７（ｃ）に示すように、さらに各保留表示２１２が移動表示される。このように、保留表示演出は、メインＲＡＭ３００ｃに記憶されている特１保留数を遊技者に報知する演出となっている。
また、保留表示２１２の表示パターンは複数設けられており、表示パターンごとに表示色を異ならせている。主制御基板３００においては、保留が記憶されたときに取得時演出判定処理（ステップＳ５３６）が実行され、新たに記憶された保留が第０記憶部に読み出された際に決定される変動情報を示す先読み指定コマンドを副制御基板３３０に送信する。副制御基板３３０においては、先読み指定コマンドを受信すると、当該受信コマンドに基づいて、新たに記憶された保留に対応する保留表示２１２の表示パターンを決定する。このとき、先読み指定コマンドごとに、つまり、新たに記憶された保留が大役抽選で読み出された際に決定される変動情報ごとに、各表示パターンの選択比率が設定されている。つまり、大当たりの当選可否や、変動演出の実行パターンに応じて各表示パターンの選択比率が設定されていることから、保留表示２１２の表示パターンによって、大当たりの信頼度（期待値）が示唆されることとなる。
図６８（ａ）は最終保留表示パターン決定テーブルを説明する図であり、図６８（ｂ）は１つ前保留表示パターン決定テーブルを説明する図である。上記したように、主制御基板３００における取得時演出判定処理では、新たに記憶された保留が読み出された際に決定される変動モード番号および変動パターン番号を示す先読み指定コマンドを副制御基板３３０に送信する。つまり、先読み指定コマンドは、保留が読み出されたときに決定される変動モード番号および変動パターン番号を副制御基板３３０に伝達するコマンドである。最終保留表示パターン決定テーブルによれば、先読み指定コマンド（変動パターン番号）ごとに、保留表示２１２の表示パターンの選択比率がそれぞれ設定されており、先読み指定コマンドを受信すると、保留表示２１２の最終の表示パターン、すなわち、当該保留表示２１２ａの最終的な表示パターンが決定される。
図６８（ａ）に示す最終保留表示パターン決定テーブルによれば、「デフォルト（白）」、「点滅」、「青」、「黄」、「緑」、「黒」「赤」、「プレミア（虹）」の８種類の表示パターンのいずれかが決定される。そして、当該保留表示２１２ａの最終的な表示パターンが決定されると、それ以前に表示される保留表示２１２の表示パターンが、図６８（ｂ）に示す１つ前保留表示パターン決定テーブルを参照して決定される。この１つ前保留表示パターン決定テーブルによれば、保留表示２１２の表示パターンごとに、移動表示前に表示する保留表示２１２の表示パターンの選択比率が設定されている。
例えば、主制御基板３００において、第１特図保留記憶領域の第２記憶部に保留が記憶された場合に、最終保留表示パターン決定テーブルを参照して、当該保留表示２１２ａの最終的な表示パターンが決定されたとする。この場合には、次に、第１保留表示２１２ｂの表示パターンを、１つ前保留表示パターン決定テーブルを参照して決定する。このとき、第１保留表示２１２ｂの表示パターンは、先に決定された当該保留表示２１２ａの最終的な表示パターンに基づいて決定される。例えば、当該保留表示２１２ａの最終的な表示パターンが「青」であった場合、１つ前保留表示パターン決定テーブルによれば、第１保留表示２１２ｂの表示パターンとして、「点滅」が２００／２５０の確率で決定され、「青」が５０／２５０の確率で決定され。
このようにして、第１保留表示２１２ｂの表示パターンが決定されると、次に、先に決定された第１保留表示２１２ｂの表示パターンに基づいて、再び、１つ前保留表示パターン決定テーブルを参照して、第２保留表示２１２ｃの表示パターンが決定される。
以上のように、保留が記憶されると、まず、当該保留表示２１２ａの最終的な表示パターンが決定され、その後、決定された当該保留表示２１２ａの最終的な表示パターンに基づいて、第１保留表示２１２ｂの表示パターンが決定される等、表示順序を逆方向に遡るように、表示パターンが順次決定されることとなる。なお、１つ前保留表示パターン決定テーブルによれば、先に決定されている保留表示２１２の表示パターンと同じか、もしくは、信頼度の低い表示パターンのみが決定されるように、選択比率が設定されている。
上記のように、保留表示演出では、保留表示２１２について、所定の遊技利益の付与に対する期待値が異なる複数の表示パターンが設けられている。そして、保留表示２１２は、メイン演出表示部２００ａに最初に表示されてから最終的に消去されるまでの間、１の表示パターンで表示される場合もあれば、表示期間中に表示パターンが変化する場合もある。
演出参考例において、保留表示２１２の表示パターンの変化が生じるタイミングは、新たに記憶された特１保留（以下、対象保留ともいう）が、第１保留表示２１２ｂ～第３保留表示２１２ｄに移動表示されたタイミングと、対象保留に係る対象変動演出中とに大別される。
次に、上記の変動演出を実行するための副制御基板３３０における処理について説明する。なお、以下では、副制御基板３３０における処理のうち、変動演出と関係のない処理については説明を省略する。
（副制御基板３３０のサブＣＰＵ初期化処理）
図６９は、演出参考例に係る副制御基板３３０のサブＣＰＵ初期化処理（Ｓ１０００）を説明するフローチャートである。
（ステップＳ１０００－１）
サブＣＰＵ３３０ａは、電源投入に応じて、サブＲＯＭ３３０ｂからＣＰＵ初期化処理プログラムを読み込むとともに、サブＲＡＭ３３０ｃに記憶されるフラグ等の初期化、設定処理を行う。
（ステップＳ１０００－３）
次に、サブＣＰＵ３３０ａは、各演出乱数を更新する処理を行うとともに、以後は、割込み処理が行われるまで当該ステップＳ１０００－３の処理を繰り返し行う。なお、演出乱数は複数種類設けられており、ここでは、それぞれの演出乱数が非同期的に更新されている。
（副制御基板３３０のサブタイマ割込み処理）
図７０は、演出参考例に係る副制御基板３３０のサブタイマ割込み処理（Ｓ１１００）を説明するフローチャートである。副制御基板３３０には、所定の周期（１秒間に３０回）でクロックパルスを発生するリセット用クロックパルス発生回路（不図示）が設けられている。そして、このリセット用クロックパルス発生回路によるクロックパルスの発生により、サブＣＰＵ３３０ａはタイマ割込み処理プログラムを読み込んで当該サブタイマ割込み処理を開始する。
（ステップＳ１１００－１）
サブＣＰＵ３３０ａは、レジスタを退避する。
（ステップＳ１１００－３）
サブＣＰＵ３３０ａは、割込みを許可するための処理を行う。
（ステップＳ１１００－５）
サブＣＰＵ３３０ａは、副制御基板３３０で用いられる各種タイマカウンタの更新処理を行う。ここで、各種タイマカウンタは、特に断る場合を除き、当該副制御基板３３０のサブタイマ割込み処理の度に１ずつ減算され、０になると減算を停止する。
（ステップＳ１２００）
サブＣＰＵ３３０ａは、サブＲＡＭ３３０ｃの受信バッファに格納されているコマンドを解析するとともに、受信したコマンドに応じた種々の処理を行う。副制御基板３３０においては、主制御基板３００からコマンドが送信されると、コマンド受信割込み処理が行われ、主制御基板３００から送信されたコマンドが受信バッファに格納される。ここでは、コマンド受信割込み処理によって受信バッファに格納されたコマンドを解析することとなる。
（ステップＳ１１００－７）
サブＣＰＵ３３０ａは、タイムテーブルを参照して、当該タイムテーブルに記憶された該当時間に対応する処理を実行するタイムスケジュール管理処理を行う。ここでは、タイムテーブルにセットされたタイムデータに基づいて、各種のフラグをオン、オフしたり、あるいは、各演出デバイスにコマンドを送信したりすることで、変動演出や大役演出をはじめとする各演出の実行を制御することとなる。
（ステップＳ１１００－９）
サブＣＰＵ３３０ａは、レジスタを復帰して当該サブタイマ割込み処理を終了する。
図７１は、上記コマンド解析処理のうち、先読み指定コマンドを受信した際に実行される演出参考例に係る先読み指定コマンド受信処理を説明するフローチャートである。上記したとおり、先読み指定コマンド（先読み指定変動パターンコマンド）は、主制御基板３００において、取得時演出判定処理（図３３のステップＳ５３６－２１、ステップＳ５３６－２５、ステップＳ５３６－２７）でセットされた後、サブコマンド送信処理（図２３のステップＳ１００－６５）によって副制御基板３３０に送信される。
（ステップＳ１２１０－１）
サブＣＰＵ３３０ａは、まず、受信した先読み指定コマンドを解析する。
（ステップＳ１２１０－３）
サブＣＰＵ３３０ａは、上記ステップＳ１２１０－１の解析結果に基づいて、事前判定情報を記憶する。なお、副制御基板３３０のサブＲＡＭ３３０ｃには、主制御基板３００の第１特図保留記憶領域に対応する第１事前判定情報記憶部と、第２特図保留記憶領域に対応する第２事前判定情報記憶部とが設けられている。第１事前判定情報記憶部は第１記憶部～第４記憶部の４つの記憶部を備えている。これら第１事前判定情報記憶部の第１記憶部～第４記憶部は、第１特図保留記憶領域の第１記憶部～第４記憶部にそれぞれ対応している。同様に、第２事前判定情報記憶部は第１記憶部～第４記憶部の４つの記憶部を備えており、これら第２事前判定情報記憶部の第１記憶部～第４記憶部は、第２特図保留記憶領域の第１記憶部～第４記憶部にそれぞれ対応している。ここでは、主制御基板３００の第１特図保留記憶領域または第２特図保留記憶領域の第１記憶部～第４記憶部のうち、新たに保留が記憶された記憶部に対応する記憶部に事前判定情報が記憶される。
（ステップＳ１２１０－５）
サブＣＰＵ３３０ａは、保留表示２１２の最終の表示パターンを決定する最終保留表示パターン決定処理を行う。ここでは、受信した先読み指定コマンドに基づき、最終保留表示パターン決定テーブル（図６８（ａ））を参照し、当該保留表示２１２ａの最終の表示パターンを決定して記憶する。
（ステップＳ１２１０－７）
サブＣＰＵ３３０ａは、保留が記憶された記憶部に基づいて、保留表示２１２の表示パターンを決定する回数、すなわち保留表示２１２の変化タイミングを導出し、導出した回数だけ、１つ前保留表示パターン決定テーブル（図６８（ｂ））を参照して、保留表示２１２の表示パターンを決定する。そして、決定した保留表示２１２の表示パターン情報を所定の記憶部に記憶し、ステップＳ１２１０－９に処理を移す。
（ステップＳ１２１０－９）
サブＣＰＵ３３０ａは、上記ステップＳ１２１０－５およびステップＳ１２１０－７の決定に基づいて、保留表示２１２の表示を開始させる保留表示開始処理を行い、当該先読み指定コマンド受信処理を終了する。これにより、保留が記憶されたときに、対応する保留表示２１２の表示が開始されることとなる。
図７２は、演出参考例に係る上記コマンド解析処理のうち、変動コマンドを受信した際に実行される変動コマンド受信処理を説明するフローチャートである。上記したとおり、変動コマンドは、主制御基板３００において、特別図柄変動番号決定処理（図３９のステップＳ６１２－１３、Ｓ６１２－１７）でセットされた後、サブコマンド送信処理（図２３のステップＳ１００－６５）によって副制御基板３３０に送信される。
（ステップＳ１２２０－１）
変動コマンドを受信すると、サブＣＰＵ３３０ａは、まず、受信した変動パターンコマンドを解析して、記憶する。
（ステップＳ１２２０－３）
サブＣＰＵ３３０ａは、上記ステップＳ１０００－３で更新された演出乱数（０～２４９）を取得し、当該取得した演出乱数および上記ステップＳ１２２０－１における解析結果に基づいて、後半の変動演出の実行パターンを決定、記憶する。
（ステップＳ１２２０－５）
サブＣＰＵ３３０ａは、受信した変動モードコマンドを解析して、記憶する。
（ステップＳ１２２０－７）
サブＣＰＵ３３０ａは、上記ステップＳ１０００－３で更新された演出乱数（０～２４９）を取得し、当該取得した演出乱数および上記ステップＳ１２２０－５における解析結果に基づいて、前半の変動演出の実行パターンを決定、記憶する。
（ステップＳ１２２０－９）
サブＣＰＵ３３０ａは、上記ステップＳ１０００－３で更新された演出乱数（０～２４９）を予告演出ごとに取得し、当該取得した演出乱数および上記ステップＳ１２２０－１、ステップＳ１２２０－５における解析結果に基づいて、各予告演出決定テーブルを参照して、各予告演出の実行有無ならびに実行パターンを決定、記憶する。
（ステップＳ１２２０－１１）
サブＣＰＵ３３０ａは、事前判定情報記憶部に記憶されている事前判定情報をシフトするシフト処理を実行する。ここでは、特１保留に基づく変動演出を開始する場合には、第１事前判定情報記憶部の第４記憶部～第２記憶部に記憶されている事前判定情報を、それぞれ第１事前判定情報記憶部の第３記憶部～第１記憶部にシフトし、特２保留に基づく変動演出を開始する場合には、第２事前判定情報記憶部の第４記憶部～第２記憶部に記憶されている事前判定情報を、それぞれ第２事前判定情報記憶部の第３記憶部～第１記憶部にシフトする。
（ステップＳ１２２０－１３）
サブＣＰＵ３３０ａは、保留表示２１２を移動表示させる保留表示シフト処理を行う。また、ここでは、保留表示２１２の表示パターンが変化する場合には、所定のタイミングで表示パターンを変化させるための実行データをセットする。
（ステップＳ１２２０－１５）
サブＣＰＵ３３０ａは、上記各ステップの決定に基づいてタイムテーブルのタイムデータをセットして、当該変動コマンド受信処理を終了する。なお、ここでセットされたタイムテーブルに基づき、上記ステップＳ１１００－７において、変動演出用の画像をメイン演出表示部２００ａに表示する処理や、音声出力処理、演出照明装置２０４の点灯制御処理等の演出実行制御がなされることとなる。
<スロットマシン４００>
図７３および図７４の外観図に示すように、遊技機としてのスロットマシン４００は、前面が開口した筐体４０２と、筐体４０２の前面一端に回動可能に上下に並んで配置される前面上扉４０４および前面下扉４０６とが設けられている。前面上扉４０４の下部略中央には、ガラス板や透明樹脂板等で構成された無色透明の図柄表示窓４０８が設けられており、筐体４０２内の図柄表示窓４０８に対応する位置には、３つのリール４１０（左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃ）が、それぞれ独立して回動可能に設けられている。左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃの外周面には、図７５（ａ）の図柄配列に示すように、２０に等分された各領域に複数種類の図柄がそれぞれ配列されており、遊技者は、図柄表示窓４０８を通じて、上段、中段、下段に位置する、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃそれぞれの３つの連続する合計９個の図柄を視認することができる。
前面下扉４０６の上部には操作部設置台４１２が形成され、操作部設置台４１２には、メダル投入部４１４、ベットスイッチ４１６、スタートスイッチ４１８、ストップスイッチ４２０、演出スイッチ４２２等が設けられている。メダル投入部４１４は、メダル投入口４１４ａを通じて遊技価値としてのメダルの投入を受け付ける。ベットスイッチ４１６は、スロットマシン４００の内部に電気的に貯留（以下、単にクレジットという）されているメダルのうち、１遊技で必要とされる規定数のメダルを投入（ベット）する。
スタートスイッチ４１８は、例えば傾倒操作を検出可能なレバーで構成され、遊技者による遊技の開始操作を検出する。ストップスイッチ４２０（ストップスイッチ４２０ａ、ストップスイッチ４２０ｂ、ストップスイッチ４２０ｃ）は、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃそれぞれに対応して設けられており、遊技者の停止操作を検出する。なお、ストップスイッチ４２０の停止操作が可能な状態で、遊技者が、ストップスイッチ４２０ａ、ストップスイッチ４２０ｂ、ストップスイッチ４２０ｃのいずれかを最初に停止操作することを第１停止といい、第１停止の後、停止操作されていない２つのストップスイッチ４２０のいずれかを停止操作することを第２停止といい、第２停止の後、最後に残ったストップスイッチ４２０を停止操作することを第３停止という。演出スイッチ４２２は、例えば、押圧スイッチと、その周囲に回転自在に配されたジョグダイヤルスイッチとから構成され、遊技者の押圧操作や回転操作を検出する。
前面上扉４０４の上部略中央には、演出に伴う様々な画像を表示する液晶表示部４２４が設けられている。また、前面上扉４０４の上部や左右には、例えば高輝度の発光ダイオード（ＬＥＤ）によって構成される演出用ランプ４２６が設けられる。また、前面上扉４０４の裏面における液晶表示部４２４の左右位置や前面下扉４０６の裏面における左右位置には、効果音や楽音等による聴覚的な演出を行うスピーカ４２８が設けられている。
操作部設置台４１２には、メインクレジット表示部４３０およびメイン払出表示部４３２が設けられている。また、図柄表示窓４０８と操作部設置台４１２との間には、サブクレジット表示部４３４およびサブ払出表示部４３６が設けられている。これらメインクレジット表示部４３０およびサブクレジット表示部４３４にはクレジットされているメダルの枚数（クレジット枚数）が表示され、メイン払出表示部４３２およびサブ払出表示部４３６にはメダルの払出枚数が表示される。
筐体４０２内におけるリール４１０の下方には、メダル排出口４４０ａからメダルを払い出すためのメダル払出装置（メダルホッパー）４４２が設けられている。また、前面下扉４０６の前面下部には、メダル排出口４４０ａから払い出されたメダルを貯留するための受け皿部４４０が設けられている。また、筐体４０２内には、電源スイッチ４４４が設けられている。電源スイッチ４４４は、スロットマシン４００を管理する管理者が操作し、電源の切断状態と電源の投入状態の２つの状態を切り換えるために用いられる。
また、筐体４０２内には、後述する主制御基板５００に、図示しない設定ドアキーおよび設定変更スイッチ（これらを合わせて設定値設定手段という）が設けられている。スロットマシン４００では、設定ドアキーに所定の鍵（操作キー）が挿入されてＯＦＦの位置からＯＮの位置へ回転された状態で電源スイッチ４４４を介して電源が投入されると設定変更モードに移行し、設定値の変更（単に設定変更ともいう）が可能な状態となる。設定値は、遊技者の有利度合（機械割）を段階的に示したものであり、例えば、１～６の６段階で表され、一般に、設定値の数値が大きいほど遊技全体として有利度合が高い（期待獲得枚数が高い）ように設定されている。そして、設定変更が可能な状態において設定変更スイッチが押下される度に設定値が１ずつ加算され、例えば、６段階の設定値のうちのいずれかの設定値に変更され、スタートスイッチ４１８が操作されると、設定値が確定し、設定ドアキーを元の位置（ＯＦＦの位置）に戻すことで設定変更モードが終了して遊技が可能となる。なお、設定変更は、電源スイッチ４４４が操作されて電源の投入状態となってから一定期間のみ可能となっている。
スロットマシン４００では、遊技が開始可能となり、規定数のメダルがベットされると、有効ラインＡが有効化するとともに、スタートスイッチ４１８に対する操作が有効となる。ここで、ベットは、ベットスイッチ４１６の操作を通じてクレジットされているメダルを投入する場合と、メダル投入部４１４を通じてメダルを投入する場合と、詳しくは後述するリプレイ役が有効ラインＡ上に表示されたことに基づいてメダルを自動投入する場合のいずれも含む。また、有効ラインＡは、当選役の入賞を判定するためのラインであり、本実施形態では１本である。有効ラインＡは、図７５（ｂ）に示すように、図柄表示窓４０８に臨む９つの図柄（３リール×上中下の３段）のうち、左リール４１０ａの中段、中リール４１０ｂの中段、右リール４１０ｃの上段に停止する図柄に対応する位置を結んだラインに設定されている。無効ラインは、有効ラインＡ上に表示された図柄組み合わせのみでは当選役を把握しにくい場合に、当選役の把握を容易にする他の図柄組み合わせを表示する、当選役の入賞判定には用いられない有効ラインＡ以外のラインであり、本実施形態では、図７５（ｂ）に示す５つの無効ラインＢ１、Ｂ２、Ｂ３、Ｃ１、Ｃ２を想定している。
そして、遊技者によりスタートスイッチ４１８が操作されると、遊技が開始され、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃが回転されるとともに、当選種別抽選等が実行される。その後、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作に応じて、対応する左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃをそれぞれ停止させる。そして、当選種別抽選の抽選結果および有効ラインＡに表示された図柄の組み合わせによって、メダルの払い出しを受け得る当選役が入賞した場合にはメダルの払い出しが実行され、メダルの払い出しを受け得る当選種別に不当選であった場合または当選したが入賞しなかった場合には左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃが全て停止したことをもって、遊技が終了する。
なお、本実施形態において、上記１遊技は、メダル投入部４１４を通じたメダルの投入、ベットスイッチ４１６の操作を通じたクレジットされているメダルの投入、または、リプレイ役が有効ラインＡ上に表示されたことに基づくメダルの自動投入のいずれかが行われてから、遊技者によるスタートスイッチ４１８の操作に応じて、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃが回転制御されるとともに当選種別抽選が実行され、当選種別抽選の抽選結果および遊技者による複数のストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作に応じて、操作されたストップスイッチ４２０ａ、４２０ｂ、４２０ｃに対応する左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃがそれぞれ停止制御され、メダルの払い出しを受け得る当選役が入賞した場合、そのメダルの払い出しが実行されるまでの遊技をいう。また、メダルの払い出しを受け得る当選種別に不当選であった場合または当選したが入賞しなかった場合、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃが全て停止したことをもって１遊技が終了する。ただし、１遊技の開始を、上記のメダルの投入、または、リプレイ役の当選の代わりに、遊技者によるスタートスイッチ４１８の操作と読み替えてもよい。また、かかる１遊技が繰り返される数を遊技数とする。
図７６は、スロットマシン４００の概略的な電気的構成を示したブロック図である。図７６に示すように、スロットマシン４００は、遊技の進行を制御する主制御基板５００（主制御部）と、遊技の進行に応じた演出を制御する副制御基板５０２（副制御部）とを含む制御基板が設けられている。また、主制御基板５００と副制御基板５０２との間の電気的な信号の伝達は、不正防止等の観点から、主制御基板５００から副制御基板５０２への一方向のみに制限される。
（主制御基板５００）
主制御基板５００は、中央処理装置であるメインＣＰＵ５００ａ、プログラム等が格納されたメインＲＯＭ５００ｂ、ワークエリアとして機能するメインＲＡＭ５００ｃ等を含む半導体集積回路を有し、スロットマシン４００全体を統括的に制御する。なお、メインＲＡＭ５００ｃは、電源が切断された場合においても、設定変更が行われてＲＡＭクリアが実行されない限り、データが消去されることなく保持される。
また、主制御基板５００は、メインＣＰＵ５００ａが、メインＲＯＭ５００ｂに格納されたプログラムに基づきメインＲＡＭ５００ｃと協働することで機能する、初期化手段６００、ベット手段６０２、当選種別抽選手段６０４、リール制御手段６０６、判定手段６０８、払出制御手段６１０、遊技状態制御手段６１２、演出状態制御手段６１４、コマンド送信手段６１６等の機能部を有する。
主制御基板５００では、メダル投入口４１４ａへのメダルの投入を検出する投入メダル検出部４１４ｂ、ベットスイッチ４１６、スタートスイッチ４１８およびストップスイッチ４２０ａ、４２０ｂ、４２０ｃから各種の検出信号を受信しており、受信した検出信号に基づいて、メインＣＰＵ５００ａが種々の処理を実行する。
初期化手段６００は、主制御基板５００における初期化処理を実行する。ベット手段６０２は、遊技に使用するためのメダルをベットする。当選種別抽選手段６０４は、スタートスイッチ４１８の操作に基づき、詳しくは後述するように、当選役の当否、より詳しくは、当選役が含まれる当選種別の当否を決定する当選種別抽選を行う。
リール制御手段６０６は、スタートスイッチ４１８の操作に応じて、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃを回転制御し、回転している左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃにそれぞれ対応したストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作に応じて、対応する左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃを停止制御する。また、リール制御手段６０６は、スタートスイッチ４１８の操作に応じて、前回の遊技においてストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を有効化してから、当選種別抽選の抽選結果を表示するために遊技者によるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を有効化するまで（前回の遊技におけるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作完了により無効化されている）の時間を規定の時間より延長し、その間、リール４１０ａ、４１０ｂ、４１０ｃを多彩な態様で回転させるリール演出（フリーズ演出）を行う場合がある。リール演出は、本来有効となるべき任意のスイッチを所定時間有効にしなかったり、本来実行されるべき処理を所定時間保留したり、本来送受信されるべき任意のスイッチの信号を所定時間送信または受信させなかったりすることで実現できる。
また、主制御基板５００には、リール駆動制御部４５０が接続されている。このリール駆動制御部４５０は、スタートスイッチ４１８の操作信号に応じ、リール制御手段６０６から送信される、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃの回転開始信号に基づいて、ステッピングモータ４５２を駆動する。また、リール駆動制御部４５０は、ストップスイッチ４２０の操作信号に応じ、リール制御手段６０６から送信される、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃそれぞれの停止信号および回転位置検出回路４５４の検出信号に基づいて、ステッピングモータ４５２の駆動を停止する。
判定手段６０８は、当選役に対応する図柄組み合わせが有効ラインＡ上に表示されたか否か判定する。ここで、当選役に対応する図柄組み合わせが有効ラインＡ上に表示されることを単に入賞という場合がある。払出制御手段６１０は、当選役に対応する図柄組み合わせが有効ラインＡ上に表示されたこと（入賞したこと）に基づいて、当該当選役に対応する数（価値量）だけメダルを払い出す。また、主制御基板５００には、メダル払出装置４４２が接続されており、払出制御手段６１０は、メダルの払出枚数を計数しながらメダルを排出する。
遊技状態制御手段６１２は、当選種別抽選の結果や判定手段６０８の判定結果を参照し、複数種類の遊技状態のいずれかに遊技状態を移行させる。また、演出状態制御手段６１４は、当選種別抽選の結果、判定手段６０８の判定結果、遊技状態の遷移情報を参照し、複数種類の演出状態のいずれかに演出状態を移行させる。
コマンド送信手段６１６は、ベット手段６０２、当選種別抽選手段６０４、リール制御手段６０６、判定手段６０８、払出制御手段６１０、遊技状態制御手段６１２、演出状態制御手段６１４等の動作に伴う、遊技に関するコマンドを順次決定し、決定したコマンドを副制御基板５０２に順次送信する。
また、主制御基板５００には、乱数発生器（乱数生成手段）５００ｄが設けられる。乱数発生器５００ｄは、計数値を順次インクリメントし、所定の数値範囲内でループさせ、所定の時点における計数値を抽出することで乱数を得る。主制御基板５００の乱数発生器５００ｄによって生成される乱数（以下、当選種別抽選乱数という）は、遊技者に付与する遊技利益、例えば、当選種別抽選手段６０４が当選種別を決定するために用いられる。
（副制御基板５０２）
また、副制御基板５０２は、主制御基板５００と同様に、中央処理装置であるサブＣＰＵ５０２ａ、プログラム等が格納されたサブＲＯＭ５０２ｂ、ワークエリアとして機能するサブＲＡＭ５０２ｃ等を含む各種半導体集積回路を有し、主制御基板５００からのコマンドに基づき、特に演出を制御する。また、サブＲＡＭ５０２ｃにもメインＲＡＭ５００ｃ同様、不図示のバックアップ電源が接続されており、電源が切断された場合においても、データが消去されることなく保持される。なお、副制御基板５０２にも、主制御基板５００同様、乱数発生器（乱数生成手段）５０２ｄが設けられており、乱数発生器５０２ｄによって生成される乱数（以下、演出抽選乱数という）は、主に演出の態様を決定するために用いられる。
また、副制御基板５０２では、サブＣＰＵ５０２ａが、サブＲＯＭ５０２ｂに格納されたプログラムに基づき、サブＲＡＭ５０２ｃと協働することで機能する、初期化決定手段６３０、コマンド受信手段６３２、演出制御手段６３４等の機能部を有する。
初期化決定手段６３０は、副制御基板５０２における初期化処理を実行する。コマンド受信手段６３２は、主制御基板５００等、他の制御基板からのコマンドを受信し、コマンドに対する処理を行う。演出制御手段６３４は、演出スイッチ４２２から検出信号を受信するとともに、受信されたコマンドに基づいて液晶表示部４２４、スピーカ４２８、演出用ランプ４２６の各デバイスで行われる遊技の演出を決定する。具体的に、演出制御手段６３４は、液晶表示部４２４に表示される画像データや、演出用ランプ４２６、サブクレジット表示部４３４、サブ払出表示部４３６等の電飾機器を通じた演出のための電飾データを決定するとともに、スピーカ４２８から出力すべき音声を構成する音声データを決定する。そして、演出制御手段６３４は、決定した遊技の演出を実行する。なお、演出には、補助演出も含まれる。補助演出は、当選種別抽選において、正解役（特定の役）と不正解役とが重複した選択当選種別に当選したときに、その正解役の入賞条件となるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの正解操作態様を報知する演出である。かかる補助演出により、遊技者は、正解役に対応する図柄組み合わせを、遊技者が有効ラインＡ上に容易に表示させることができる。かかる補助演出を実行する演出状態をＡＴ（アシストタイム）演出状態という。また、ＡＴ演出状態とリプレイ役の当選確率が高いＲＴ（リプレイタイム）遊技状態が並行して進行される所謂ＡＲＴ遊技状態を用いることもある。
なお、以下では、液晶表示部４２４、演出用ランプ４２６、スピーカ４２８、サブクレジット表示部４３４、サブ払出表示部４３６といった、副制御基板５０２を含む、主制御基板５００以外の基板で管理される報知手段を他報知手段という場合がある。これに対し、メインクレジット表示部４３０、メイン払出表示部４３２といった、主制御基板５００で管理される報知手段を主報知手段（指示モニタ）という場合がある。また、補助演出を実行可能な主報知手段および他報知手段を合わせて補助演出実行手段という場合もある。演出状態制御手段６１４は、ＡＴ演出状態において、補助演出を補助演出実行手段に実行させる。
（主制御基板５００で用いられるテーブル）
図７７は、当選役を説明するための説明図であり、図７８および図７９は、当選種別抽選テーブルを説明するための説明図である。
スロットマシン４００においては、詳しくは後述するように、複数種類の遊技状態および演出状態が設けられており、遊技の進行に応じて遊技状態および演出状態が移行される。そして、主制御基板５００では、遊技状態制御手段６１２により管理、制御される遊技状態に対応する複数の当選種別抽選テーブル等がメインＲＯＭ５００ｂに格納されている。当選種別抽選手段６０４は、メインＲＡＭ５００ｃに記憶された現在の設定値（遊技利益を得る容易性を段階的に示したもの）と現在の遊技状態に応じて、対応する当選種別抽選テーブルをメインＲＯＭ５００ｂから抽出し、抽出した当選種別抽選テーブルに基づき、スタートスイッチ４１８の操作信号に応じて取得された当選種別抽選乱数が当選種別抽選テーブル内のいずれの当選種別に対応するか判定する。
ここで、当選種別抽選テーブルで抽出される当選種別を構成する当選役には、リプレイ役、小役、ボーナス役が含まれる。リプレイ役は、リプレイ役に対応する図柄組み合わせが有効ラインＡ上に表示されると、遊技者によるメダルの新たなるベットを行わずして再度遊技を実行できる役である。小役は、その小役に対応する図柄組み合わせが有効ラインＡ上に表示されることにより、図柄組み合わせに応じて所定枚数のメダルの払い出しを受けることができる役である。また、ボーナス役は、そのボーナス役に対応する図柄組み合わせが有効ラインＡ上に表示されることにより、遊技状態制御手段６１２により管理される遊技状態をボーナス遊技状態（後述するＲＢＢ作動中遊技状態）に移行させることができる役である。
本実施形態における当選役は、図７７に示すように、リプレイ役として、当選役「リプレイ１」～「リプレイ７」が設けられている。また、小役として、当選役「小役１」～「小役３９」が設けられている。また、ボーナス役として、当選役「ＲＢＢ」が設けられている。図７７では、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃそれぞれに、各当選役を構成する１または複数の図柄が対応付けられている。
ここで、本実施形態においては、遊技者によってストップスイッチ４２０が操作されたときに、入賞可能な当選役に対応する図柄組み合わせを構成する図柄が有効ラインＡ上にある場合には、リール制御手段６０６によって、当該図柄が有効ラインＡ上に停止するように停止制御がなされる。また、ストップスイッチ４２０が操作されたときに、入賞可能な当選役に対応する図柄組み合わせを構成する図柄が、有効ラインＡ上にはないが、リール４１０の回転方向と反対の方向の図柄４コマ分に相当する範囲（引込範囲）内に存在している場合には、リール制御手段６０６によって、離れている図柄数が滑りコマ数となり、当該当選役に対応する図柄組み合わせを構成する図柄を有効ラインＡ上に引き込むように滑りコマ数分回転を維持した後に停止するように停止制御がなされる。また、入賞可能な当選役に対応する図柄がリール４１０中に複数あり、いずれもリール４１０の引込範囲内に存在している場合には、予め定められた優先順位に従っていずれの図柄を有効ラインＡ上に引き込むか決定され、当該優先された図柄を有効ラインＡ上に引き込むように滑りコマ数分回転を維持した後に停止するように停止制御がなされる。なお、ストップスイッチ４２０が押圧操作されたときに、入賞可能な当選役以外の当選役に対応する図柄組み合わせを構成する図柄が有効ラインＡ上にある場合には、リール制御手段６０６によって、その図柄を有効ラインＡ上に停止させないようにする、所謂蹴飛ばし処理も並行して実行される。また、後述するように、当選種別に含まれる当選役に操作態様（操作順や操作タイミング）が入賞条件として設定されている場合、リール制御手段６０６は、遊技者の操作態様に応じて当選役に対応する図柄組み合わせを有効ラインＡ上に表示可能に停止制御する。
そして、例えば、当選役「リプレイ１」～「リプレイ４」、当選役「小役１」～「小役６」、「小役３５」～「小役３９」に対応する図柄組み合わせを構成する図柄は、各リール４１０において、上記の停止制御によって、必ず有効ラインＡ上に表示可能なように配列されている。このような当選役をＰＢ＝１と表す場合がある。一方、例えば、当選役「リプレイ５」～「リプレイ７」、当選役「小役７」～「小役３４」、当選役「ＲＢＢ」に対応する図柄組み合わせを構成する図柄は、各リール４１０において、上記の停止制御によって、必ずしも有効ラインＡ上に表示可能なように配列されていないので、所謂とりこぼしが発生する場合がある。このような当選役をＰＢ≠１と表す場合がある。
図７８および図７９に示すように、当選種別抽選テーブルでは、複数の当選領域が区画されており、各遊技状態によって抽選の対象となる当選種別が異なったり、不当選（ハズレ）の有無が異なったりする。図７８および図７９では、各遊技状態（非内部遊技状態（非内部）、ＲＢＢ内部中遊技状態（ＲＢＢ内部中）、ＲＢＢ作動中遊技状態（ＲＢＢ作動中））毎に割り当てられた当選領域（当選種別）を「◎」や「○」で表しているが、実際には、複数の遊技状態それぞれに対応する当選種別抽選テーブルがメインＲＯＭ５００ｂに記憶されている。なお、「◎」は有利区間に移行させる抽選を行うことが可能な有利区間抽選可当選種別であることを示し、「○」は有利区間に移行させる抽選を行うことが不可な有利区間抽選不可当選種別であることを示している。
当選種別抽選テーブルでは、区画化された各当選領域にはそれぞれ当選範囲を示す数値である所定の置数（当選範囲値）と当選種別が対応付けられており、遊技状態毎に割り当てられた全ての当選領域の置数を合計すると当選種別抽選乱数の総数（６５５３６）となる。したがって、当選種別それぞれが決定される確率は、当選領域に対応付けられた置数を当選種別抽選乱数の総数で除算した値となる。当選種別抽選手段６０４は、その時点の遊技状態に基づいて、当該当選種別抽選テーブルにおける複数の当選領域のうち番号の高い方から、順次、置数を取得し、その置数を当選種別抽選乱数から減算して、減算後の値が０未満となると、その時点の当選領域に対応付けられた当選種別を当選種別抽選の抽選結果としている。また、当選領域１以上の全ての当選領域の置数を当選種別抽選乱数から減算して、減算後の値が０以上となっていれば、当選領域０の当選種別「ハズレ」が当選種別抽選の抽選結果となる。
ここで、当選種別「ＲＢＢ」を構成する当選役「ＲＢＢ」について補足する。所定の第１種特別役物ＲＢは、規定数ごとの入賞に係る図柄の組み合わせの数を増加させ、または規定数ごとの入賞に係る条件装置が作動する確率を上昇させる役物で、あらかじめ定められた場合に作動し、１２回を超えない回数の遊技の結果が得られるまで作動を継続することができるものをいう。ここで、条件装置は、その作動が入賞、再遊技、役物または役物連続作動装置の作動に係る図柄の組み合わせが表示されるために必要な条件とされている装置で、当選種別抽選（遊技機内で行われる電子計算機によるくじ）に当選した場合に作動するもの、すなわち、当選フラグを意味する。そして、当選種別「ＲＢＢ」を構成する第１種特別役物に係る役物連続作動装置（当選役「ＲＢＢ」）は、第１種特別役物ＲＢを連続して作動させることができる装置であり、特定の図柄の組み合わせが表示された場合に作動し、あらかじめ定められた場合に作動を終了するものをいう。
図７８の当選種別抽選テーブルによれば、例えば当選領域０には、当選種別「ハズレ」が対応付けられており、かかる当選種別に当選すると、図７７に示したいずれの当選役に対応する図柄組み合わせも有効ラインＡ上に表示されることはなく、メダルの払い出し等が行われることはない。ただし、後述するように、ＲＢＢ内部当選フラグが次遊技に持ち越されている場合、当選種別「ハズレ」の当選により、当選役「ＲＢＢ」に対応する図柄組み合わせを有効ラインＡ上に表示させることが可能となる。
また、当選領域１には、当選役「小役１」～「小役３９」が重複して含まれる当選種別「小役ＡＬＬ」が対応付けられており、当選領域２には、当選役「小役１１」～「小役３９」が重複して含まれる当選種別「１枚ＡＬＬＡ」が対応付けられており、当選領域３には、当選役「小役１２」～「小役２７」が重複して含まれる当選種別「１枚ＡＬＬＢ」が対応付けられている。また、当選領域４には、当選役「小役１２」、「小役２０」が重複して含まれる当選種別「択１枚１」が対応付けられ、当選領域５には、当選役「小役１３」、「小役２１」が重複して含まれる当選種別「択１枚２」が対応付けられ、当選領域６には、当選役「小役１４」、「小役２２」が重複して含まれる当選種別「択１枚３」が対応付けられ、当選領域７には、当選役「小役１５」、「小役２３」が重複して含まれる当選種別「択１枚４」が対応付けられている。また、当選領域８には、当選役「小役３５」、「小役３６」が重複して含まれる当選種別「弱チェリー」が対応付けられ、当選領域９には、当選役「小役３７」～「小役３９」が重複して含まれる当選種別「強チェリー」が対応付けられ、当選領域１０には、当選役「小役７」、「小役８」、「小役１１」が重複して含まれる当選種別「スイカＡ」が対応付けられ、当選領域１１には、当選役「小役７」～「小役１０」が重複して含まれる当選種別「スイカＢ」が対応付けられ、当選領域１２には、当選役「小役１」、「小役３」、「小役５」が重複して含まれる当選種別「強ベル」が対応付けられている。また、当選領域１３には、当選役「小役１」～「小役６」が重複して含まれる当選種別「共通ベルＡ」が対応付けられ、当選領域１４には、当選役「小役１」～「小役６」、「小役１１」が重複して含まれる当選種別「共通ベルＢ」が対応付けられている。
また、当選領域１５～２６には、払出枚数が１１枚となる正解役（当選役「小役１」～「小役６」）と、払出枚数が１枚の不正解役（当選役「小役１２」～「小役３４」）が重複して含まれる選択当選種別（当選種別「打順ベル１Ａ」～「打順ベル６Ａ」、「打順ベル１Ｂ」～「打順ベル６Ｂ」）がそれぞれ対応付けられている。
また、図７９の当選種別抽選テーブルによれば、当選領域２７～３９には、当選役「リプレイ１」～「リプレイ７」が重複して含まれる当選種別「シンボルリプレイＡ１」～「シンボルリプレイＡ７」、「シンボルリプレイＢ１」～「シンボルリプレイＢ６」が対応付けられている。また、当選領域４０には、当選役「リプレイ１」、「リプレイ２」が重複して含まれる当選種別「通常リプレイ」が対応付けられている。
また、当選領域４１～４６には、当選役「ＲＢＢ」が単独、または、他の小役と重複して含まれる当選種別「ＲＢＢ１」～「ＲＢＢ６」が対応付けられている。
そして、複数の当選役が重複して含まれる当選種別に当選した場合には、いずれの当選役に対応する図柄組み合わせを有効ラインＡ上に優先的に表示させるかについての入賞条件、例えば、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃが操作される順番が設定されている。
以下の説明において、左リール４１０ａ、中リール４１０ｂ、右リール４１０ｃの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順１」とし、左リール４１０ａ、右リール４１０ｃ、中リール４１０ｂの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順２」とし、中リール４１０ｂ、左リール４１０ａ、右リール４１０ｃの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順３」とし、中リール４１０ｂ、右リール４１０ｃ、左リール４１０ａの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順４」とし、右リール４１０ｃ、左リール４１０ａ、中リール４１０ｂの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順５」とし、右リール４１０ｃ、中リール４１０ｂ、左リール４１０ａの順にリールを停止させるストップスイッチ４２０ａ、４２０ｂ、４２０ｃの操作を「打順６」とする。
例えば、非内部遊技状態において、当選領域１５の当選種別「打順ベル１Ａ」に当選し、正解操作態様（打順１）による操作が行われた場合、払出枚数が１１枚の正解役である当選役「小役１」に対応する図柄組み合わせが有効ラインＡ上に優先的に表示されるように停止制御がなされる。また、打順２による操作が行われた場合、払出枚数１枚の不正解役である当選役「小役２８」に対応する図柄組み合わせが有効ラインＡ上に優先的に表示されるように停止制御がなされ、打順３、４による操作が行われた場合、払出枚数１枚の不正解役である当選役「小役１２」に対応する図柄組み合わせが有効ラインＡ上に優先的に１／４の確率で表示されるように停止制御がなされ、打順５、６による操作が行われた場合、払出枚数１枚の不正解役である当選役「小役１６」に対応する図柄組み合わせが有効ラインＡ上に優先的に１／４の確率で表示されるように停止制御がなされる。
なお、当選領域１５～２６の各当選種別の当選確率（置数）は等しくなるように設定されている。遊技者は、通常、いずれの当選種別に当選しているのかを知ることができないため、上記のような当選領域１５～２６を設けることにより、正解役を入賞させにくくしている。また、上記のように、不正解役が優先的に表示される打順でストップスイッチ４２０ａ、４２０ｂ、４２０ｃが操作されても、必ずしも不正解役に対応する図柄組み合わせを有効ラインＡ上に表示させられるとは限らないので、その操作態様によっては、とりこぼしが発生することがある（ＰＢ≠１）。
なお、上述したいずれかの当選種別に当選すると、それぞれの当選種別に対応する内部当選フラグが成立（ＯＮ）するとともに、この内部当選フラグの成立状況に応じて、各リール４１０の停止制御がなされることとなる。このとき、小役が含まれる当選種別に当選したものの、これら当選役に対応する図柄組み合わせを、その遊技内で有効ラインＡ上に表示させることができなかった場合には、当該遊技の終了後に内部当選フラグがＯＦＦされる。つまり、小役の当選の権利は小役が含まれる当選種別に当選した遊技内のみに限られ、当該権利を次遊技に持ち越すことはできない。これに対して、当選役「ＲＢＢ」が含まれる当選種別に当選した場合には、ＲＢＢ内部当選フラグが成立（ＯＮ）するとともに、当選役「ＲＢＢ」に対応する図柄組み合わせが有効ラインＡ上に表示されるまで、ＲＢＢ内部当選フラグが遊技を跨いで持ち越される。なお、リプレイ役が含まれる当選種別に対応する内部当選フラグが成立した場合には、その当選種別に含まれるリプレイ役のうちのいずれかのリプレイ役に対応する図柄組み合わせが必ず有効ラインＡ上に表示され、メダルを要することなく次遊技を行うために必要となる処理が行われた後に、当該内部当選フラグがＯＦＦされる。
（遊技状態の遷移）
ここで、図８０を用い、遊技状態の遷移について説明する。ここでは、非内部遊技状態、ＲＢＢ内部中遊技状態、ＲＢＢ作動中遊技状態といった複数の遊技状態が準備されている。各遊技状態は、後述するように、ボーナス役の当選、入賞（作動）、終了に応じて遷移させる。
非内部遊技状態は、複数の遊技状態における初期状態に相当する遊技状態である。かかる非内部遊技状態では、リプレイ役の当選確率が約１／７．３に設定されている。また、非内部遊技状態では、当選役「ＲＢＢ」が所定の確率（例えば約１／３０）で決定されている。
遊技状態制御手段６１２は、当選役「ＲＢＢ」の当選に応じて遊技状態を遷移させる。例えば、当選役「ＲＢＢ」が当選した遊技において、当選役「ＲＢＢ」に対応する図柄組み合わせが有効ラインＡ上に表示されると、遊技状態制御手段６１２は、遊技状態をＲＢＢ作動中遊技状態に移行させる（１）。
ＲＢＢ作動中遊技状態では、リプレイ役の当選確率が０に設定されている。なお、かかるＲＢＢ作動中遊技状態では、当選可能な当選種別として、当選領域１に当選種別「小役ＡＬＬ」が、当選領域２、３に当選種別「１枚ＡＬＬＡ」、「１枚ＡＬＬＢ」が設定されている。当選種別「小役ＡＬＬ」に当選すると、当選役「小役１」～「小役３９」のいずれかに対応する図柄組み合わせが有効ラインＡ上に表示され、当選種別「１枚ＡＬＬ」に当選すると、当選役「小役１１」～「小役３９」のいずれかに対応する図柄組み合わせが有効ラインＡ上に表示されるように停止制御される。ここでは、かかる小役の構成によりＲＢＢ作動中遊技状態での単位遊技当たりの期待獲得枚数を低くしている。
ＲＢＢ作動中遊技状態の終了条件を満たすと、すなわち、獲得枚数が所定枚数に到達すると、遊技状態制御手段６１２は、遊技状態を非内部遊技状態に移行させる（２）。
一方、当選役「ＲＢＢ」が当選した遊技において、当選役「ＲＢＢ」に対応する図柄組み合わせを有効ラインＡ上に表示することができなかった場合、遊技状態制御手段６１２は、遊技状態をＲＢＢ内部中遊技状態（特別遊技状態）に移行させる（３）。
ＲＢＢ内部中遊技状態では、リプレイ役の当選確率が約１／５．９に設定されている。また、ＲＢＢ内部中遊技状態では当選種別「ハズレ」に当選することはない。換言すれば、当選役「ＲＢＢ」の当選遊技で当選役「ＲＢＢ」に対応する図柄組み合わせを有効ラインＡ上に表示することができなかった場合、その後は、当選役「ＲＢＢ」より小役やリプレイ役の方が優先して有効ラインＡ上に停止制御されるので、当選役「ＲＢＢ」に対応する図柄組み合わせを有効ラインＡ上に表示することができない。したがって、一旦、遊技状態がＲＢＢ内部中遊技状態に移行すると、その後、遊技状態が遷移することなく、ＲＢＢ内部中遊技状態が維持されることとなる。ここでは、かかるＲＢＢ内部中遊技状態を維持しつつ、そのＲＢＢ内部中遊技状態においてＡＴ演出状態を実現する。
ここでは、ＲＢＢ内部中遊技状態において、複数種類の正解役が互いに重複せずに当選するため、正解役を入賞させることができる機会を多くすることができ、その結果、例えば、ＲＢＢ内部中遊技状態におけるＡＴ演出状態において補助演出が行われることで、メダルを獲得しやすくできる。一方、ＲＢＢ作動中遊技状態では、複数種類の正解役が重複して当選するため、正解役を入賞させることができる機会が少ないので、他の遊技状態におけるＡＴ演出状態よりも正解役を入賞させることができる機会が減り、遊技者が所有するメダルを増やしにくくしている。したがって、ＲＢＢ内部中遊技状態よりも入賞に係る当選役の当選確率が高いというＲＢＢ作動中遊技状態の機能を備えつつ、メダルの獲得性能の面ではＲＢＢ作動中遊技状態がＲＢＢ内部中遊技状態に劣るという仕様（アクセルＲＢＢ）を実現することができる。
（演出状態の遷移）
図８１は、演出状態の遷移を説明するための説明図である。以下、主制御基板５００において演出状態制御手段６１４により遷移される演出状態（非ＡＴ演出状態、ＡＴ演出状態）について詳述する。なお、以下では、遊技状態がＲＢＢ内部中遊技状態である場合について説明する。
ここで、メダルの獲得性能が高い遊技状態が偏っているか否かを統括的かつ画一的に判定すべく、指示機能に係る性能を有する遊技区間、すなわち、補助演出（指示機能）を実行する遊技区間等を含む、遊技者にとって有利な遊技区間を有利区間（特定区間）として定義する。なお、有利区間は、主制御基板５００で補助演出の作動に係る抽選等を行った結果、補助演出が作動した場合には、主制御基板５００において指示の内容が識別できるよう、例えば、主報知手段に表示したときに限り、指示情報を、副制御基板５０２等の周辺基板に送信してもよい遊技区間である。また、有利区間と異なる遊技区間を非有利区間とする。したがって、複数の演出状態（非ＡＴ演出状態、ＡＴ演出状態）は、遊技区間である有利区間および非有利区間のいずれかに属することとなる。本実施形態では、ほぼ全ての演出状態が有利区間に属し、非ＡＴ演出状態の一部の演出状態（ここでは非有利演出状態）で非有利区間を実現している。
なお、有利区間において、補助演出がないと正解役を取りこぼしてしまう当選態様のうち、正解役の配当が最大（ここでは、１１枚）となる選択当選種別において、正解役の入賞を補助する補助演出（最大払出枚数を獲得できる補助演出）を行う場合、例えば、区間表示器４６０を点灯させることによって、その旨を報知しなければならない。
また、非有利区間においては、当選種別の当選確率を設定値毎に異ならせることは可能であるが、同一の当選種別において補助演出を伴う演出状態（ＡＴ演出状態）への移行を決定する確率は設定値毎に異ならせてはならない。一方、有利区間においては、当選種別の当選確率、および、同一の当選種別における補助演出を伴う演出状態（ＡＴ演出状態）への移行（または追加）を決定する確率のいずれも設定値毎に異ならせることは可能である。
したがって、演出状態制御手段６１４は、演出状態の移行の管理に加え、非有利区間と有利区間との移行も管理することとなる。また、有利区間は、このような管理に拘わらず、以下の終了条件を満たすことで強制的に終了する。例えば、有利区間において計数される値が所定値に達したこと（例えば、滞在遊技数（遊技実行回数）が１５００遊技に達したり、獲得枚数（純増枚数）が２４００枚を超えたこと）に基づいて強制的に終了する。いずれの場合においても、演出状態制御手段６１４は、有利区間から非有利区間に移行することで、有利区間で更新された情報（指示機能に係る性能に影響を及ぼす全ての変数）を全てリセットする。
（非ＡＴ演出状態、ＡＴ演出状態）
非ＡＴ演出状態においては、ＡＴ演出状態より、補助演出の実行頻度が極めて低く、補助演出がほぼ行われないので、獲得できるメダルの枚数が制限される。ここでは、非ＡＴ演出状態として通常演出状態、非有利演出状態、準備演出状態、第１インターバル演出状態、継続抽選演出状態、第２インターバル演出状態といった６つの演出状態が設けられている。
ＡＴ演出状態においては、選択当選種別全ての当選時において補助演出実行手段に補助演出を実行させることで、メダルの消費を抑えつつ、多くのメダルを獲得することが可能となる。したがって、遊技者は、ＡＴ演出状態に移行することで、非ＡＴ演出状態と比べ、遊技を有利に進行することができる。ここでは、ＡＴ演出状態として、擬似ボーナス演出状態が設けられている。以下、各演出状態（通常演出状態、擬似ボーナス演出状態、非有利演出状態、準備演出状態、第１インターバル演出状態、継続抽選演出状態、第２インターバル演出状態）について個々に説明する。
（各演出状態）
通常演出状態は、複数の演出状態のうち、初期状態に相当する演出状態である。演出状態制御手段６１４は、通常演出状態においてＡＴ抽選を行う。ＡＴ抽選は、ＡＴ演出状態への移行を決定する抽選であり、演出状態制御手段６１４は、当選種別抽選により決定された当選種別ごとに異なる確率でＡＴ抽選を行う。そして、ＡＴ抽選に当選した場合、演出状態制御手段６１４は、所定の前兆遊技数が経過した後に、演出状態をＡＴ演出状態である擬似ボーナス演出状態に移行させる（１）。また、擬似ボーナス演出状態に移行することなく通常演出状態で所定の天井条件（例えば、通常演出状態を連続して所定遊技数消化）が満たされると（所謂、天井到達）、演出状態制御手段６１４は、演出状態を擬似ボーナス演出状態へ移行させる（１）。
擬似ボーナス演出状態では、所定の終了条件（例えば、消化した遊技数が所定遊技数に到達すること）を満たすまで、補助演出が実行され、遊技者は、擬似ボーナス演出状態において、例えば、期待獲得枚数３．５枚を得ることができる。なお、擬似ボーナス演出状態では、主として２つの終了条件が準備されている。例えば、終了条件が、消化した遊技数が所定遊技数に到達することであった場合、所定遊技数として、３０と８０の２段階設けられ、いずれかが抽選により決定される。擬似ボーナス演出状態では、当然、消化した遊技数が多いほど、遊技者は、多くの遊技利益を得ることになる。したがって、遊技者は、所定遊技数が３０ではなく８０であることを望むこととなる。ただし、所定遊技数として３０が決定された場合であっても、その消化中に補助演出の所定遊技数を３０から８０に増加させる昇格抽選も行われる。なお、ここでは、擬似ボーナス演出状態の終了条件として、消化した遊技数が所定遊技数に到達したことを例示しているが、これに代えて、最大払出枚数を獲得できる補助演出の回数が所定数に到達することや、獲得枚数（純増枚数）が所定数に到達することを採用してもよい。
そして、擬似ボーナス演出状態において、所定の終了条件を満たすと、演出状態制御手段６１４は、演出状態を非有利演出状態に移行する場合がある（２）。このとき、演出状態制御手段６１４は、有利区間を、一旦、非有利区間に移行し、有利区間で更新された情報を全てリセットする。例えば、前段の擬似ボーナス演出状態が初回の擬似ボーナス演出状態であった場合、すなわち、通常演出状態から移行した直後の擬似ボーナス演出状態であれば、演出状態制御手段６１４は、演出状態を非有利演出状態に移行するとともに、有利区間を、一旦、非有利区間に移行する。また、前段の擬似ボーナス演出状態が、通常演出状態を経由しない３の倍数（３、６、…）回目の擬似ボーナス演出状態であった場合も、演出状態制御手段６１４は、有利区間を、一旦、非有利区間に移行するとともに、有利区間を、一旦、非有利区間に移行する。
そして、演出状態制御手段６１４は、有利区間への移行を高確率（例えば、１／２）で抽選し、数遊技を消化後、有利区間に戻すとともに、演出状態を準備演出状態に移行する（３）。これは、有利区間において計数される値が所定値に達することにより、擬似ボーナス演出状態が強制的に終了することを回避するためである。
一方、前段の擬似ボーナス演出状態が初回ではない、もしくは、通常演出状態を経由しない３の倍数回目の擬似ボーナス演出状態ではない場合、演出状態制御手段６１４は、演出状態を非有利演出状態に移行することなく、直接、準備演出状態に移行する（４）。これは、有利区間において計数される値が所定値に達することにより擬似ボーナス演出状態が強制的に終了することを回避しつつ、不要に有利区間を終了させないためである。
準備演出状態において、演出状態制御手段６１４は、第１インターバル演出状態への移行を高確率（例えば、１／２）で抽選し、第１インターバル演出状態への移行の決定に基づいて、演出状態を第１インターバル演出状態に移行する（５）。
第１インターバル演出状態は、所定の終了条件（例えば、４０遊技の消化）を満たすまで継続し、その間、擬似ボーナス演出状態の継続抽選が実行される。かかる第１インターバル演出状態は、擬似ボーナス演出状態と異なり、単位遊技当たりの期待獲得枚数が少なく、負の値となる場合もある。なお、本実施形態では、非有利区間において有利区間に当選した場合、演出状態が必ず第１インターバル演出状態となるように設定されている。したがって、擬似ボーナス演出状態の終了後は、有利区間が継続した場合であっても、上記のように、一旦、非有利区間に移行した場合であっても、第１インターバル演出状態に移行することとなる。そして、第１インターバル演出状態における所定の終了条件を満たすと、演出状態制御手段６１４は、演出状態を継続抽選演出状態に移行する（６）。
継続抽選演出状態は、所定の終了条件（例えば、５遊技の消化）を満たすまで継続し、最終的に、第１インターバル演出状態における、擬似ボーナス演出状態の継続抽選の結果が報知される。かかる継続抽選演出状態も、擬似ボーナス演出状態と異なり、単位遊技当たりの期待獲得枚数が少なく、負の値となる場合もある。第１インターバル演出状態において、擬似ボーナス演出状態への移行（継続）が決定されていれば、演出状態制御手段６１４は、演出状態を擬似ボーナス演出状態への移行し（７）、擬似ボーナス演出状態への移行が決定されていなければ、演出状態制御手段６１４は、演出状態を通常演出状態へ戻す（８）。
このように、本実施形態では、一旦、擬似ボーナス演出状態に移行すると、継続抽選演出状態の継続抽選に漏れない限り、擬似ボーナス演出状態→準備演出状態→第１インターバル演出状態→継続抽選演出状態の移行を繰り返すことで、遊技者は、メダルを蓄積できる。
なお、準備演出状態において、演出状態制御手段６１４は、第１インターバル演出状態への移行抽選に加え、第２インターバル演出状態への移行抽選も行っている。ただし、第１インターバル演出状態への移行確率（例えば、１／２）より、第２インターバル演出状態への移行確率（例えば、１／２０）の方が小さく設定されている。準備演出状態において、第１インターバル演出状態への移行が決定する前に、第２インターバル演出状態への移行が決定されると、演出状態制御手段６１４は、第２インターバル演出状態への移行の決定に基づいて、演出状態を第２インターバル演出状態に移行する（９）。なお、ここでは、準備演出状態において第２インターバル演出状態への移行抽選を行う例を挙げているが、同様に、非有利演出状態において第２インターバル演出状態への移行抽選を行ってもよい。
第２インターバル演出状態は、第１インターバル演出状態同様、所定の終了条件（例えば、４０遊技の消化）を満たすまで継続し、その間、擬似ボーナス演出状態の継続抽選が実行される。かかる第２インターバル演出状態は、第１インターバル演出状態同様、擬似ボーナス演出状態と異なり、単位遊技当たりの期待獲得枚数が少なく、負の値となる場合もある。
ただし、第２インターバル演出状態は、第１インターバル演出状態より高確率で擬似ボーナス演出状態が決定される。例えば、第１インターバル演出状態においては、４０遊技間、擬似ボーナス演出状態を毎遊技１／５８で決定し（当選確率５０％）、第２インターバル演出状態においては、４０遊技間、擬似ボーナス演出状態を毎遊技１／２５で決定する（当選確率８０％）。そして、所定の終了条件を満たすと、演出状態制御手段６１４は、演出状態を継続抽選演出状態に移行する（１０）。なお、一旦、第２インターバル演出状態への移行が決定されると、その後は、継続抽選演出状態に漏れるまで、非有利演出状態、準備演出状態、第１インターバル演出状態に移行することはなく、擬似ボーナス演出状態からは第２インターバル演出状態にしか移行しない（１１）。したがって、遊技者は、常に、高確率で継続抽選を受けることができる。また、一旦、第２インターバル演出状態への移行が決定されると、継続抽選演出状態において擬似ボーナス演出状態への移行が決定されなかった場合でも、演出状態制御手段６１４は、直ちに、演出状態を通常演出状態に戻すことなく、非有利演出状態に移行させる（１２）。したがって、継続抽選演出状態において擬似ボーナス演出状態への移行が決定されなかった場合、再度、継続抽選演出状態の継続抽選に漏れるまで、擬似ボーナス演出状態→準備演出状態→第１インターバル演出状態→継続抽選演出状態の移行を繰り返すことができる。このように、一旦、第２インターバル演出状態に移行すると、高確率で、擬似ボーナス演出状態→第２インターバル演出状態→継続抽選演出状態の移行を繰り返すことができ、さらに、継続抽選演出状態において擬似ボーナス演出状態への移行が決定されなくとも、少なくとも、再度、擬似ボーナス演出状態→準備演出状態→第１インターバル演出状態→継続抽選演出状態の移行を繰り返すことができるので、遊技者は、より多くのメダルを蓄積することが可能となる。つまり、第２インターバル演出状態は、第１インターバル演出状態よりも有利な状態といえる。
また、上記のように、演出状態制御手段６１４は、擬似ボーナス演出状態から第２インターバル演出状態に移行する際には、第１インターバル演出状態への移行と異なり、非有利区間に移行させることがない。本実施形態においては、擬似ボーナス演出状態が初回の擬似ボーナス演出状態であった場合、演出状態制御手段６１４は、第２インターバル演出状態に移行させることはなく、有利区間を、一旦、非有利区間に移行して、必ず、第１インターバル演出状態へ移行させる。そうすると、有利区間が一旦リセットされていることになる。したがって、第２インターバル演出状態へ移行する際に有利区間をリセットしなくても、第２インターバル演出状態を経由する擬似ボーナス演出状態が有利区間の制限により短期に終了することはなく、遊技者は、擬似ボーナス演出状態→第２インターバル演出状態→継続抽選演出状態のループにより、多くのメダルを得ることができる。
以下、主制御基板５００、副制御基板５０２における具体的処理をフローチャートに基づいて説明する。
（主制御基板５００のＣＰＵ初期化処理）
図８２は、主制御基板５００におけるＣＰＵ初期化処理を説明するフローチャートである。電源基板より電源が供給されると、メインＣＰＵ５００ａにシステムリセットが発生し、メインＣＰＵ５００ａは、以下のＣＰＵ初期化処理（Ｓ２０００）を行う。
（ステップＳ２０００－１）
メインＣＰＵ５００ａは、電源投入に応じて、初期設定処理として、メインＲＯＭ５００ｂから起動プログラムを読み込むとともに、各種処理を実行するために必要な設定処理を行う。
（ステップＳ２０００－３）
メインＣＰＵ５００ａは、タイマカウンタにウェイト処理時間を設定する。
（ステップＳ２０００－５）
メインＣＰＵ５００ａは、電源断予告信号を検出しているかを判定する。なお、主制御基板５００には、電源断検知回路が設けられており、電源電圧が所定値以下になると、電源断検知回路から電源断予告信号が出力される。電源断予告信号を検出している場合には、上記ステップＳ２０００－３に処理を移し、電源断予告信号を検出していない場合には、ステップＳ２０００－７に処理を移す。
（ステップＳ２０００－７）
メインＣＰＵ５００ａは、上記ステップＳ２０００－３で設定したウェイト処理時間が経過したか否かを判定する。その結果、ウェイト処理時間が経過したと判定した場合にはステップＳ２０００－９に処理を移し、ウェイト時間は経過していないと判定した場合には上記ステップＳ２０００－５に処理を移す。
（ステップＳ２０００－９）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃへのアクセスを許可するために必要な処理を実行する。
（ステップＳ２０００－１１）
メインＣＰＵ５００ａは、チェックサム確認処理を実行する。ここでは、メインＣＰＵ５００ａは、チェックサムを算出し、算出したチェックサムが、電源断時に保存されたチェックサムと一致しない（異常である）か、ならびに、バックアップが異常であるかを判定する。そして、メインＣＰＵ５００ａは、バックアップおよびチェックサムのいずれか一方または双方が異常であると判定した場合、バックアップ異常フラグをオンにし、バックアップおよびチェックサムの双方が異常でないと判定した場合、バックアップ異常フラグをオフにする。
（ステップＳ２０００－１３）
メインＣＰＵ５００ａは、バックアップ異常フラグがオンであるかを判定する。その結果、バックアップ異常フラグがオンであると判定した場合にはステップＳ２０１０に処理を移し、バックアップ異常フラグがオンでないと判定した場合にはステップＳ２０２０に処理を移す。
（ステップＳ２０１０）
メインＣＰＵ５００ａは、コールドスタート処理を実行する。なお、このコールドスタート処理については後述する。
（ステップＳ２０２０）
メインＣＰＵ５００ａは、設定値を切り替える設定値切り替え処理を実行する。なお、この設定値切り替え処理については後述する。
（ステップＳ２０３０）
メインＣＰＵ５００ａは、電源断直前の状態に戻す状態復帰処理を実行する。なお、この状態復帰処理については後述する。
図８３は、主制御基板５００におけるコールドスタート処理（Ｓ２０１０）を説明するフローチャートである。
（ステップＳ２０１０－１）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃにおける使用領域をクリアするとともに、使用領域の異常を検出する使用領域ＲＡＭチェック処理を実行する。
（ステップＳ２０１０－３）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃにおける別領域（使用外領域）をクリアするとともに、別領域の異常を検出する別領域ＲＡＭチェック処理を実行する。なお、別領域ＲＡＭチェック処理において別領域に異常が検出された場合、メインＣＰＵ５００ａは、ＲＡＭリードライトエラーフラグをオンにする。
（ステップＳ２０１０－５）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃの異常を示すエラーコード「ＥＡ」をセットする。
（ステップＳ２０１０－７）
メインＣＰＵ５００ａは、上記ステップＳ２０１０－１において異常が検出されたかを判定する。その結果、上記ステップＳ２０１０－１において異常が検出されたと判定した場合にはステップＳ２０１１に処理を移し、上記ステップＳ２０１０－１において異常が検出されていないと判定された場合にはステップＳ２０１０－９に処理を移す。
（ステップＳ２０１０－９）
メインＣＰＵ５００ａは、上記ステップＳ２０１０－３において異常が検出されたときにオンになるＲＡＭリードライトエラーフラグを取得する。
（ステップＳ２０１０－１１）
メインＣＰＵ５００ａは、ＲＡＭリードライトエラーフラグがオンであるかを判定する。その結果、ＲＡＭリードライトエラーフラグがオンであると判定した場合にはステップＳ２０１１に処理を移し、ＲＡＭリードライトエラーフラグがオンでないと判定された場合にはステップＳ２０２０に処理を移す。
（ステップＳ２０２０）
メインＣＰＵ５００ａは、設定値を切り替える設定値切り替え処理を実行する。なお、この設定値切り替え処理については後述する。
（ステップＳ２０１０－１３）
メインＣＰＵ５００ａは、バックアップエラーであることを示すエラーコード「Ｅ７」をセットする。
（ステップＳ２０１１）
メインＣＰＵ５００ａは、エラーにより遊技の進行を停止させるためのエラー停止処理を実行する。なお、このエラー停止処理については後述する。
図８４は、主制御基板５００におけるエラー停止処理（Ｓ２０１１）を説明するフローチャートである。
（ステップＳ２０１１－１）
メインＣＰＵ５００ａは、スタックポインタのアドレスとして、初期スタックポインタ値をセットする。
（ステップＳ２０１１－３）
メインＣＰＵ５００ａは、エラー表示および警告音設定を行うエラー設定処理を実行する。
（ステップＳ２０１１－５）
メインＣＰＵ５００ａは、外部信号１～３に対応するビットの出力イメージをオフにする外部信号１～３出力ビットオフをセットする。
（ステップＳ２０１１－７）
メインＣＰＵ５００ａは、上記ステップＳ２０１１－５でセットしたビットについて、出力イメージを更新する出力ポートイメージセット処理を実行する。
（ステップＳ２０１１－９）
メインＣＰＵ５００ａは、永久ループに移行する。これにより、遊技の進行が停止することになる。
図８５は、主制御基板５００における設定値切り替え処理（Ｓ２０２０）を説明するフローチャートである。
（ステップＳ２０２０－１）
メインＣＰＵ５００ａは、入力ポート１の信号を取得し、取得した入力ポート１の信号に基づいて、設定値切り替え条件が成立していないかを判定する。その結果、設定値切り替え条件が成立していないと判定した場合には当該設定値切り替え処理を終了し、設定値切り替え条件が成立していると判定した場合にはステップＳ２０２０－３に処理を移す。ここで、入力ポート１の信号には、前面上扉４０４および前面下扉４０６が開放されているか否かを示す信号、および、設定ドアキーがオンにされているか否かを示す信号が含まれる。そして、ここでは、前面上扉４０４および前面下扉４０６が開放されていることを示す信号、ならびに、設定ドアキーがオンにされていることを示す信号を取得した場合に、設定値切り替え条件が成立していると判定している。
（ステップＳ２０２０－３）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃにおいて設定変更時にクリアすべき使用領域をクリアするＲＡＭクリア処理を実行する。
（ステップＳ２０２０－５）
メインＣＰＵ５００ａは、設定値切り替え時データテーブルのテーブルデータをメインＲＡＭ５００ｃに転送するテーブル内容セット処理を実行する。
（ステップＳ２０２０－７）
メインＣＰＵ５００ａは、設定値の変更を開始することを示す設定変更開始コマンドを送信バッファにセットする。
（ステップＳ２０２０－９）
メインＣＰＵ５００ａは、入力ポートの信号の立ち上がりエッジ（オンエッジ）、および、立ち下がりエッジ（オフエッジ）を検出するエッジチェック処理を実行する。
（ステップＳ２０２０－１１）
メインＣＰＵ５００ａは、現在の設定値を示す設定値データを取得する。
（ステップＳ２０２０－１３）
メインＣＰＵ５００ａは、上記ステップＳ２０２０－９において設定変更スイッチのオンエッジを検出していないかを判定する。その結果、設定変更スイッチのオンエッジを検出していないと判定した場合にはステップＳ２０２０－１７に処理を移し、設定変更スイッチのオンエッジを検出したと判定した場合にはステップＳ２０２０－１５に処理を移す。
（ステップＳ２０２０－１５）
メインＣＰＵ５００ａは、設定値データを１インクリメントする。
（ステップＳ２０２０－１７）
メインＣＰＵ５００ａは、設定値データが、設定値として設定可能な範囲（１～６）内であるかを判定する。その結果、設定値データが範囲内であると判定した場合にはステップＳ２０２０－２１に処理を移し、設定値データが範囲内でないと判定した場合にはステップＳ２０２０－１９に処理を移す。
（ステップＳ２０２０－１９）
メインＣＰＵ５００ａは、設定値データを０にセットする。
（ステップＳ２０２０－２１）
メインＣＰＵ５００ａは、上記ステップＳ２０２０－１５または上記ステップＳ２０２０－１９でインクリメントまたはセットされた値に設定値データを更新する。
（ステップＳ２０２０－２３）
メインＣＰＵ５００ａは、設定値をメインクレジット表示部４３０に表示する表示データ変換処理を実行する。
（ステップＳ２０２０－２５）
メインＣＰＵ５００ａは、設定変更スイッチのオンエッジを検出していないかを判定する。その結果、設定変更スイッチのオンエッジを検出していないと判定した場合にはステップＳ２０２０－３１に処理を移し、設定変更スイッチのオンエッジを検出していると判定した場合にはステップＳ２０２０－２７に処理を移す。
（ステップＳ２０２０－２７）
メインＣＰＵ５００ａは、設定変更スイッチがオンであるかを判定する。その結果、設定変更スイッチがオンであると判定した場合にはステップＳ２０２０－２７に処理を移し、設定変更スイッチがオンでないと判定した場合にはステップＳ２０２０－２９に処理を移す。
（ステップＳ２０２０－２９）
メインＣＰＵ５００ａは、設定変更スイッチ間隔タイマをセットする。
（ステップＳ２０２０－３１）
メインＣＰＵ５００ａは、設定変更スイッチ間隔タイマが０になるまで待つタイマウェイト処理を実行する。
（ステップＳ２０２０－３３）
メインＣＰＵ５００ａは、スタートスイッチ４１８のオンエッジを検出していないかを判定する。その結果、スタートスイッチ４１８のオンエッジを検出していないと判定した場合にはステップＳ２０２０－９に処理を移し、スタートスイッチ４１８のオンエッジを検出していると判定した場合にはステップＳ２０２０－３５に処理を移す。
（ステップＳ２０２０－３５）
メインＣＰＵ５００ａは、設定ドアキーがオフであるかを判定する。その結果、設定ドアキーがオフであると判定した場合にはステップＳ２０２０－３５に処理を移し、設定ドアキーがオフでないと判定した場合にはステップＳ２０２０－３７に処理を移す。
（ステップＳ２０２０－３７）
メインＣＰＵ５００ａは、設定ドアキーがオンであるかを判定する。その結果、設定ドアキーがオンであると判定した場合にはステップＳ２０２０－３７に処理を移し、設定ドアキーがオンでないと判定した場合にはステップＳ２０２１に処理を移す。
（ステップＳ２０２１）
メインＣＰＵ５００ａは、初期化スタートを開始する初期化スタート処理を実行する。なお、この初期化スタート処理については後述する。
図８６は、主制御基板５００における初期化スタート処理（Ｓ２０２１）を説明するフローチャートである。
（ステップＳ２０２１－１）
メインＣＰＵ５００ａは、設定値の変更が終了したことを示す設定変更終了コマンドを送信バッファにセットする。
（ステップＳ２０２１－３）
メインＣＰＵ５００ａは、設定値の変更が終了したときの状態を示す設定変更状態コマンドを送信バッファにセットする。
（ステップＳ２０２１－５）
メインＣＰＵ５００ａは、初期化スタート時ウェイトタイマをセットする。
（ステップＳ２０２１－７）
メインＣＰＵ５００ａは、初期化スタート時ウェイトタイマが０になるまで待つタイマウェイト処理を実行する。
（ステップＳ２０２１－９）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃのうちの別領域をクリアする設定変更時ＲＡＭクリア処理を実行する。
（ステップＳ２０２１－１１）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃにおいて設定変更時にクリアすべき使用領域をクリアするＲＡＭクリア処理を実行する。
（ステップＳ２０２１－１３）
メインＣＰＵ５００ａは、現在の遊技状態を示す遊技状態コマンドを送信バッファにセットする。
（ステップＳ２１００）
メインＣＰＵ５００ａは、遊技を開始するための遊技開始処理を実行する。なお、この遊技開始処理については後述する。
図８７は、主制御基板５００における状態復帰処理（Ｓ２０３０）を説明するフローチャートである。
（ステップＳ２０３０－１）
メインＣＰＵ５００ａは、スタックポインタを復帰させる。
（ステップＳ２０３０－３）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃのうちの未使用領域をクリアする未使用領域クリア処理を実行する。
（ステップＳ２０３０－５）
メインＣＰＵ５００ａは、スタックポインタ保存バッファをクリアする。
（ステップＳ２０３０－７）
メインＣＰＵ５００ａは、電源断復帰後フラグを設定（オン）する。
（ステップＳ２０３０－９）
メインＣＰＵ５００ａは、入力ポートのイメージを更新するポート入力処理を実行する。
（ステップＳ２０３０－１１）
メインＣＰＵ５００ａは、上記ステップＳ２０３０－９で更新された入力ポートのイメージに基づいて、操作対象ビットの情報を抽出する操作対象ビット抽出処理を実行する。
（ステップＳ２０３０－１３）
メインＣＰＵ５００ａは、上記ステップＳ２０３０－１１で抽出した操作対象ビットを、前回状態の操作対象ビットとしてセットする。
（ステップＳ２０３０－１５）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃのモータフェーズを取得する。ここで、リール４１０ａ、４１０ｂ、４１０ｃの状態として、モータフェーズが設定されている。モータフェーズは、リール４１０ａ、４１０ｂ、４１０ｃの動作状態、すなわち、加速中、定常回転中、停止中、待機中を示す。具体的に、モータフェーズに割り当てられた１バイト（記憶単位）の変数が、そのステッピングモータ４５２の動作状態に応じて、加速中＝３、定常回転中＝２、停止中＝１、待機中＝０といった値に変化する。
（ステップＳ２０３０－１７）
メインＣＰＵ５００ａは、上記ステップＳ２０３０－１５で取得したモータフェーズに基づいて、リール４１０ａ、４１０ｂ、４１０ｃのいずれもが定常回転中および加速中でないかを判定する。その結果、リール４１０ａ、４１０ｂ、４１０ｃのいずれもが定常回転中および加速中でないと判定した場合にはステップＳ２０３０－２１に処理を移し、リール４１０ａ、４１０ｂ、４１０ｃのいずれかが定常回転中または加速中であると判定した場合にはステップＳ２０３０－１９に処理を移す。
（ステップＳ２０３０－１９）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃのエラー検出時の設定を行う回転エラー処理を実行する。
（ステップＳ２０３０－２１）
メインＣＰＵ５００ａは、退避していたレジスタ群を復帰させる。
（ステップＳ２０３０－２３）
メインＣＰＵ５００ａは、割込みを許可し、当該状態復帰処理を終了する。これにより、メインＣＰＵ５００ａは、電源断直前の状態に復帰する。
図８８は、主制御基板５００における遊技開始処理（Ｓ２１００）を説明するフローチャートである。
（ステップＳ２１００－１）
メインＣＰＵ５００ａは、再遊技であるか否かを示す再遊技状態識別信号を出力するための再遊技状態識別信号出力設定処理を実行する。
（ステップＳ２１００－３）
メインＣＰＵ５００ａは、メダルの投入枚数（ベット枚数）を表示する投入枚数表示器に対応するビットをオフ（消灯）するための投入枚数表示器出力ビットオフをセットする。
（ステップＳ２１００－５）
メインＣＰＵ５００ａは、上記ステップＳ２１００－３でセットしたビットについて、出力イメージを更新する出力ポートイメージセット処理を実行する。
（ステップＳ２１００－７）
メインＣＰＵ５００ａは、遊技開始ウェイトタイマをセットする。
（ステップＳ２１００－９）
メインＣＰＵ５００ａは、遊技開始ウェイトタイマが０になるまで待つタイマウェイト処理を実行する。
（ステップＳ２１００－１１）
メインＣＰＵ５００ａは、メインＲＡＭ５００ｃにおける使用領域のうち、１遊技毎にクリアすべき領域をクリアする１遊技ＲＡＭクリア処理を実行する。
（ステップＳ２１００－１３）
メインＣＰＵ５００ａは、ボーナス信号を設定するボーナス信号設定処理を実行する。
（ステップＳ２１００－１５）
メインＣＰＵ５００ａは、入力ポートイメージのエッジ情報をクリアするエッジクリア処理を実行する。
（ステップＳ２２００）
メインＣＰＵ５００ａは、メダルの投入を受け付ける遊技メダル投入処理を実行する。なお、この遊技メダル投入処理については後述する。
図８９は、主制御基板５００における遊技メダル投入処理（Ｓ２２００）を説明するフローチャートである。
（ステップＳ２２００－１）
メインＣＰＵ５００ａは、各種エラーの検出結果の確認を行うエラー確認処理を実行する。
（ステップＳ２２００－３）
メインＣＰＵ５００ａは、入力ポートの信号の立ち上がりエッジ（オンエッジ）、および、立ち下がりエッジ（オフエッジ）を検出するエッジチェック処理を実行する。
（ステップＳ２２００－５）
メインＣＰＵ５００ａは、前面上扉４０４または前面下扉４０６が開放されているときに１が立つドア開放エラー検出フラグを取得する。
（ステップＳ２２００－７）
メインＣＰＵ５００ａは、上記ステップＳ２２００－５で取得したドア開放エラー検出フラグに基づき、前面上扉４０４および前面下扉４０６が閉鎖されているかを判定する。その結果、前面上扉４０４および前面下扉４０６が閉鎖されていると判定した場合にはステップＳ２２００－１７に処理を移し、前面上扉４０４または前面下扉４０６の少なくとも一方が閉鎖されていないと判定した場合にはステップＳ２２００－９に処理を移す。
（ステップＳ２２００－９）
メインＣＰＵ５００ａは、前面上扉４０４または前面下扉４０６の少なくとも一方が開放されていることを示すエラーコード「Ｅ８」をセットする。
（ステップＳ２２００－１１）
メインＣＰＵ５００ａは、エラー表示、警告音の要求、ならびに、エラー復帰待ちを行うエラーウェイト処理を実行する。
（ステップＳ２２００－１３）
メインＣＰＵ５００ａは、設定値を確認する設定値確認処理を実行する。
（ステップＳ２２００－１５）
メインＣＰＵ５００ａは、入力ポートイメージのエッジ情報をクリアするエッジクリア処理を実行する。
（ステップＳ２２００－１７）
メインＣＰＵ５００ａは、貯留（クレジット）されているメダルを払い戻すためのクレジットスイッチ（不図示）が押下されている場合に、貯留されているメダルを払い戻すクレジットボタンチェック処理を実行する。
（ステップＳ２２００－１９）
メインＣＰＵ５００ａは、メダルをベットする遊技メダル投入ボタン関連処理を実行する。ここでは、ベットスイッチ４１６が押下された場合に、貯留（クレジット）されているメダルを規定数までベットするとともに、ベットした枚数分だけ貯留枚数を減算する。また、メダル投入口４１４ａを通じてメダルが投入された場合、規定数までメダルをベットし、規定数よりも多くメダルが投入された場合、その分だけ貯留枚数に加算する。
（ステップＳ２２００－２１）
メインＣＰＵ５００ａは、投入枚数が規定数であるかを確認する遊技メダル取得処理を実行する。
（ステップＳ２２００－２３）
メインＣＰＵ５００ａは、上記ステップＳ２２００－２１の確認結果に基づき、投入枚数が規定数でないかを判定する。その結果、投入枚数が規定数でないと判定した場合にはステップＳ２２００－１に処理を移し、投入枚数が規定数であると判定した場合にはステップＳ２２００－２５に処理を移す。
（ステップＳ２２００－２５）
メインＣＰＵ５００ａは、スタートスイッチ４１８の操作が有効になったか否かを示すスタート表示器（不図示）をオン（点灯）するためのスタート表示器出力ビットをセットする。
（ステップＳ２２００－２７）
メインＣＰＵ５００ａは、スタートスイッチ４１８の立ち下がりエッジ（押下）を検出していなかを判定する。その結果、スタートスイッチ４１８の立ち下がりエッジを検出していないと判定した場合にはステップＳ２２００－１に処理を移し、スタートスイッチ４１８の立ち下がりエッジを検出していると判定した場合にはステップＳ２２００－２９に処理を移す。
（ステップＳ２２００－２９）
メインＣＰＵ５００ａは、メイン払出表示部４３２の表示をクリアするためにメイン払出表示部バッファをクリアする。
（ステップＳ２２００－３１）
メインＣＰＵ５００ａは、再遊技状態識別信号をクリアする再遊技状態識別信号クリア処理を実行する。
（ステップＳ２２００－３３）
メインＣＰＵ５００ａは、スタート表示器をオフ（消灯）するためのブロッカー閉塞前処理を実行する。
（ステップＳ２２００－３５）
メインＣＰＵ５００ａは、スタートスイッチ４１８が押下されたことを示すレバー押下コマンドを送信バッファにセットする。
（ステップＳ２３００）
メインＣＰＵ５００ａは、当選種別抽選を行う内部抽選処理を実行する。なお、この内部抽選処理については後述する。
図９０は、主制御基板５００における内部抽選処理（Ｓ２３００）を説明するフローチャートである。
（ステップＳ２３００－１）
メインＣＰＵ５００ａは、設定値データを取得する。
（ステップＳ２３００－３）
メインＣＰＵ５００ａは、設定値異常エラーを示すエラーコード「ＥＣ」をセットする。
（ステップＳ２３００－５）
メインＣＰＵ５００ａは、上記ステップＳ２３００－１で取得した設定値データが異常であるかを判定する。その結果、設定値データが異常であると判定した場合にはステップＳ２０１１に処理を移し、設定値データが異常でないと判定した場合にはステップＳ２３００－７に処理を移す。
（ステップＳ２３００－７）
メインＣＰＵ５００ａは、乱数発生器５００ｄによって更新された当選種別抽選乱数を取得する。
（ステップＳ２３００－９）
メインＣＰＵ５００ａは、遊技状態に係るオフセット値を取得する状態オフセット取得処理を実行する。
（ステップＳ２３００－１１）
メインＣＰＵ５００ａは、内部抽選エリア定義テーブル（当選種別抽選テーブル）のアドレスをセットする。
（ステップＳ２３００－１３）
メインＣＰＵ５００ａは、上記ステップＳ２３００－１１でセットしたアドレスに対して、上記ステップＳ２３００－９で取得したオフセット値を加算したアドレスに示される値を当選領域の初期値としてセットする。ここでは、現在の遊技状態の当選種別抽選テーブルにおける最初の当選領域が初期値としてセットされることになる。
（ステップＳ２３００－１５）
メインＣＰＵ５００ａは、その当選領域の当選範囲を示す数値である抽選データを取得するとともに、当選領域を１ずらす抽選データ取得処理を実行する。
（ステップＳ２３００－１７）
メインＣＰＵ５００ａは、当選種別抽選を行わないかを判定する。その結果、当選種別抽選を行わないと判定した場合にはステップＳ２３００－２１に処理を移し、当選種別抽選を行うと判定した場合にはステップＳ２３００－１９に処理を移す。
（ステップＳ２３００－１９）
メインＣＰＵ５００ａは、乱数値から抽選データを減算する。
（ステップＳ２３００－２１）
メインＣＰＵ５００ａは、上記ステップＳ２３００－１９の減算結果が負であるか、すなわち、当選種別抽選によって、その当選領域に当選しているかを判定する。その結果、当選種別抽選に当選していると判定した場合にはステップＳ２４００に処理を移し、当選種別抽選に当選していないと判定した場合にはステップＳ２３００－２３に処理を移す。
（ステップＳ２３００－２３）
メインＣＰＵ５００ａは、当選種別抽選が終了でないかを判定する。その結果、当選種別抽選が終了でないと判定した場合にはステップＳ２３００－１５に処理を移し、当選種別抽選が終了であると判定した場合にはステップＳ２３００－２５に処理を移す。
（ステップＳ２３００－２５）
メインＣＰＵ５００ａは、トリガー役種別をクリアする。
（ステップＳ２４００）
メインＣＰＵ５００ａは、当選領域および遊技状態に基づいて、図柄コードを設定する図柄コード設定処理を実行する。なお、この図柄コード設定処理については後述する。
図９１は、主制御基板５００における図柄コード設定処理（Ｓ２４００）を説明するフローチャートである。
（ステップＳ２４００－１）
メインＣＰＵ５００ａは、上記ステップＳ２３００で当選した当選領域を取得し、取得した当選領域にボーナス役が含まれる場合には遊技状態を内部中遊技状態に設定する遊技状態設定処理を実行する。
（ステップＳ２４００－３）
メインＣＰＵ５００ａは、上記ステップＳ２４００－１で取得した当選領域を停止制御番号として設定する。
（ステップＳ２４００－５）
メインＣＰＵ５００ａは、上記ステップＳ２４００－１で取得した当選領域に基づいて、当選種別を決定（設定）する。
（ステップＳ２４００－７）
メインＣＰＵ５００ａは、上記ステップＳ２４００－３で設定した停止制御番号に基づいて、表示可能な図柄、および、引き込み対象の図柄を示す図柄コードを設定する図柄コード初期設定処理を実行する。
（ステップＳ２４００－９）
メインＣＰＵ５００ａは、表示図柄ビットを設定する表示図柄ビット初期値設定処理を実行する。
（ステップＳ２４００－１１）
メインＣＰＵ５００ａは、実行フラグの設定、演出状態に関する各種処理、補助演出に関する処理等を行う実行フラグ設定処理を実行する。
（ステップＳ２４００－１３）
メインＣＰＵ５００ａは、有利区間に関するコマンドである演出コマンドを送信バッファにセットする。
（ステップＳ２４００－１５）
メインＣＰＵ５００ａは、当選種別を示す当選情報コマンドを送信バッファにセットする。
（ステップＳ２４００－１７）
メインＣＰＵ５００ａは、１遊技間タイマを確認する。
（ステップＳ２４００－１９）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃが回転前であることを示す回胴回転前コマンドを送信バッファにセットする。
（ステップＳ２４００－２１）
メインＣＰＵ５００ａは、ステッピングモータ４５２の励磁解放を待つ励磁解放待ち処理を実行する。
（ステップＳ２４００－２３）
メインＣＰＵ５００ａは、１遊技間タイマが０でないかを判定する。その結果、１遊技間タイマが０でないと判定した場合にはステップＳ２４００－２３に処理を移し、１遊技間タイマが０であると判定した場合にはステップＳ２４００－２５に処理を移す。
（ステップＳ２４００－２５）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃの回転を開始させるための回胴開始処理を実行する。ここでは、リール４１０ａ、４１０ｂ、４１０ｃのモータフェーズを加速中に設定して各リールの回転を開始させたり、１遊技間タイマを４．１秒に相当する値にセットしたりする。
（ステップＳ２４００－２７）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃの回転が開始したことを示す回胴開始コマンドを送信バッファにセットする。
（ステップＳ２５００）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃの回転中の処理である回胴回転中処理を実行する。なお、この回胴回転中処理については後述する。
図９２は、主制御基板５００における回胴回転中処理（Ｓ２５００）を説明するフローチャートである。
（ステップＳ２５００－１）
メインＣＰＵ５００ａは、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃの表示器（不図示）に対応するビットをオフ（消灯）するために停止表示器出力ビットオフ（出力イメージ）をセットする。ここで、停止表示器出力ビットは、３ビットのビット列で構成され、各ビットがそれぞれ３つのストップスイッチ４２０ａ、４２０ｂ、４２０ｃの発光色に対応付けられており、青色＝１、赤色＝０で表される。
（ステップＳ２５００－３）
メインＣＰＵ５００ａは、上記ステップＳ２５００－１でセットしたビットについて、出力イメージを更新する出力ポートイメージセット処理を実行する。
（ステップＳ２５００－５）
メインＣＰＵ５００ａは、各種エラーの検出結果の確認を行うエラー確認処理を実行する。
（ステップＳ２５００－７）
メインＣＰＵ５００ａは、インデックスフラグを参照し、回転しているリール４１０ａ、４１０ｂ、４１０ｃのインデックスを取得する。なお、インデックスフラグは、リール４１０ａ、４１０ｂ、４１０ｃが定速回転速度に到達した後にしか立たないので、換言すれば、インデックスフラグが立っているということは、リール４１０ａ、４１０ｂ、４１０ｃが定速回転速度に到達していることも示すこととなる。
（ステップＳ２５００－９）
メインＣＰＵ５００ａは、リール４１０ａ、４１０ｂ、４１０ｃ全てのインデックスフラグを検出済みでないかを判定する。その結果、全てのインデックスフラグを検出済みでないと判定した場合にはステップＳ２５００－１に処理を移し、全てのインデックスフラグを検出済みであると判定した場合にはステップＳ２５００－１１に処理を移す。
（ステップＳ２５００－１１）
メインＣＰＵ５００ａは、停止または停止開始しているリール４１０ａ、４１０ｂ、４１０ｃを示す停止回胴ビットを取得する。ここで、停止回胴ビットは、３ビットのビット列で構成され、各ビットがそれぞれ３つのリール４１０ａ、４１０ｂ、４１０ｃのいずれかに対応付けられており、定速状態＝１、加速状態、減速状態または停止状態＝０で表される。
（ステップＳ２５００－１３）
メインＣＰＵ５００ａは、上記ステップＳ２５００－１１で取得した停止回胴ビットを回胴回転中フラグとして保存する。
（ステップＳ２５００－１５）
メインＣＰＵ５００ａは、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃの表示器（不図示）に対応するビットをオン（消灯）するために停止表示器出力ビットオン（出力イメージ）をセットする。
（ステップＳ２５００－１７）
メインＣＰＵ５００ａは、入力ポート０のイメージを取得し、取得したイメージから、操作対象ビットを抽出する操作対象ビット抽出処理を実行する。ここで、操作対象ビットは、３ビットのビット列で構成され、各ビットがそれぞれ３つのストップスイッチ４２０ａ、４２０ｂ、４２０ｃのいずれかに対応付けられており、操作されている＝１、操作されていない＝０で表される。
（ステップＳ２５００－１９）
メインＣＰＵ５００ａは、上記ステップＳ２５００－１３で取得した回胴回転中フラグと、上記ステップＳ２５００－１７で抽出した操作対象ビットとの論理積を演算する。ここで、リール４１０が回転中であり、かつ、そのリールに対応するストップスイッチ４２０が操作されていれば、すなわち、操作したストップスイッチ４２０が有効に回転しているリール４１０に対応していれば、論理積は１となる。
（ステップＳ２５００－２１）
メインＣＰＵ５００ａは、上記ステップＳ２５００－１９で演算した論理積が０である、すなわち、回転しているリール４１０に対応したストップスイッチ４２０が操作されていないかを判定する。その結果、回転しているリール４１０に対応したストップスイッチ４２０が操作されていないと判定した場合にはステップＳ２５００－３に処理を移し、回転しているリール４１０に対応したストップスイッチ４２０が操作されていると判定した場合にはステップＳ２５００－２３に処理を移す。
（ステップＳ２５００－２３）
メインＣＰＵ５００ａは、停止表示器出力ビットが含まれる出力イメージを取得し、取得した出力イメージと、上記ステップＳ２５００－１９で演算した論理積との論理積を演算する。ここでは、操作されたストップスイッチ４２０が、赤色点灯中である場合に論理積のビットが０となり、青色点灯中である場合に論理積のビットが１となる。
（ステップＳ２５００－２５）
メインＣＰＵ５００ａは、上記ステップＳ２５００－２３で演算した論理積が０であるか、すなわち、操作されたストップスイッチ４２０が赤色点灯中であるかを判定する。その結果、操作されたストップスイッチ４２０が赤色点灯中であると判定した場合にはステップＳ２５００－１に処理を移し、操作されたストップスイッチ４２０が赤色点灯中でないと判定した場合にはステップＳ２５００－２７に処理を移す。
（ステップＳ２５００－２７）
メインＣＰＵ５００ａは、操作されたストップスイッチ４２０が有効でないかを判定する。その結果、操作されたストップスイッチ４２０が有効でないと判定した場合にはステップＳ２５００－１に処理を移し、操作されたストップスイッチ４２０が有効であると判定した場合にはステップＳ２５００－２９に処理を移す。なお、ここでは、操作されたストップスイッチ４２０が１つであるか否かを判定している。そして、操作されたストップスイッチ４２０が１つであると判定した場合にはステップＳ２５００－２９に処理を移し、操作されたストップスイッチ４２０が１つでない、すなわち、２つ以上であると判定した場合にはステップＳ２５００－１に処理を移す。
（ステップＳ２５００－２９）
メインＣＰＵ５００ａは、操作されたストップスイッチ４２０に対応するリール４１０を停止させるための各種パラメータを取得する停止制御回胴設定処理を実行する。
（ステップＳ２５００－３１）
メインＣＰＵ５００ａは、割込みを禁止する。
（ステップＳ２５００－３３）
メインＣＰＵ５００ａは、有効ラインＡ上に位置する図柄の図柄番号を押下基準位置として導出する押下基準位置取得処理を実行する。
（ステップＳ２５００－３５）
メインＣＰＵ５００ａは、リール４１０の滑りコマ数を決定する滑りコマ数取得処理を実行する。
（ステップＳ２６００）
メインＣＰＵ５００ａは、操作されたストップスイッチ４２０に対応するリール４１０を停止させる回胴停止処理を実行する。なお、この回胴停止処理については後述する。
図９３は、主制御基板５００における回胴停止処理（Ｓ２６００）を説明するフローチャートである。
（ステップＳ２６００－１）
メインＣＰＵ５００ａは、上記ステップＳ２５００－３５で導出した押下基準位置を取得する。
（ステップＳ２６００－３）
メインＣＰＵ５００ａは、上記ステップＳ２６００－１で取得した押下基準位置に対して、上記ステップＳ２５００－３７で決定した滑りコマ数を補正することにより、停止要求番号を算定する。
（ステップＳ２６００－５）
メインＣＰＵ５００ａは、停止要求フラグを設定する（１にする）。停止要求フラグは、並行して動作するプログラムに対し、対象となるリール４１０の停止処理を要求するためのフラグであり、停止要求フラグを１とすることで、停止要求番号に対応する図柄を有効ラインＡ上に停止することが可能となる。かかる停止要求フラグおよび上記の停止要求番号は、並行して動作するプログラムにより読み出され、リール４１０の停止処理が行われる。なお、停止処理が完了すると、そのプログラムによって、停止要求フラグは０（ＯＦＦ）にリセットされる。
（ステップＳ２６００－７）
メインＣＰＵ５００ａは、割込みを許可する。
（ステップＳ２６００－９）
メインＣＰＵ５００ａは、リール４１０の停止順序を示す停止情報コマンドを送信バッファにセットする。
（ステップＳ２６００－１１）
メインＣＰＵ５００ａは、ストップスイッチ４２０の表示器（不図示）に対応するビットをオフ（消灯）するために停止表示器出力ビットオフ（出力イメージ）をセットする。
（ステップＳ２６００－１３）
メインＣＰＵ５００ａは、上記ステップＳ２６００－１１でセットしたビットについて、出力イメージを更新する出力ポートイメージセット処理を実行する。
（ステップＳ２６００－１５）
メインＣＰＵ５００ａは、表示図柄ビットを設定する表示図柄ビット設定処理を実行する。
（ステップＳ２６００－１７）
メインＣＰＵ５００ａは、次のリール４１０を停止させるための次回胴設定前処理を実行する。
（ステップＳ２６００－１９）
メインＣＰＵ５００ａは、全てのリール４１０の停止処理が終了済みでないかを判定する。その結果、全てのリール４１０の停止処理が終了済みでないと判定した場合にはステップＳ２５００に処理を移し、全てのリール４１０の停止処理が終了済みであると判定した場合にはステップＳ２６００－２１に処理を移す。
（ステップＳ２６００－２１）
メインＣＰＵ５００ａは、いずれかのリール４１０について停止要求フラグがオンである、すなわち、全てのリール４１０が停止済みでないかを判定する。その結果、全てのリール４１０が停止済みでないと判定した場合にはステップＳ２６００－２１に処理を移し、全てのリール４１０が停止済みであると判定した場合にはステップＳ２６００－２３に処理を移す。
（ステップＳ２６００－２３）
メインＣＰＵ５００ａは、各種エラーの検出結果の確認を行うエラー確認処理を実行する。
（ステップＳ２６００－２５）
メインＣＰＵ５００ａは、操作対象ビットの情報を抽出する操作対象ビット抽出処理を実行する。
（ステップＳ２６００－２７）
メインＣＰＵ５００ａは、上記ステップＳ２６００－２５で取得した操作対象ビットに基づいて、ストップスイッチ４２０が押下されているかを判定する。その結果、ストップスイッチ４２０が押下されていると判定した場合にはステップＳ２６００－２３に処理を移し、ストップスイッチ４２０が押下されていないと判定した場合にはステップＳ２７００に処理を移す。
（ステップＳ２７００）
メインＣＰＵ５００ａは、入賞した当選役を判定する表示判定処理を実行する。なお、この表示判定処理については後述する。
図９４は、主制御基板５００における表示判定処理（Ｓ２７００）を説明するフローチャートである。
（ステップＳ２７００－１）
メインＣＰＵ５００ａは、メイン払出表示部４３２のバッファをクリアする。
（ステップＳ２７００－３）
メインＣＰＵ５００ａは、有効ラインＡ上に表示された図柄組み合わせと、有効ラインＡ上に表示許可された図柄組み合わせとが一致するか否かによって、表示判定異常が発生しているかを判定する表示判定異常検出処理を実行する。
（ステップＳ２７００－５）
メインＣＰＵ５００ａは、表示判定異常（エラー）であることを示すエラーコード「ＥＥ」をセットする。
（ステップＳ２７００－７）
メインＣＰＵ５００ａは、上記ステップＳ２７００－３の判定結果に基づき、表示判定異常であるかを判定する。その結果、表示判定異常であると判定した場合にはステップＳ２０１１に処理を移し、表示判定異常でないと判定した場合にはステップＳ２７００－９に処理を移す。
（ステップＳ２７００－９）
メインＣＰＵ５００ａは、有効ラインＡ上に停止（表示）された図柄組み合わせに基づいて、入賞した当選役を決定する表示図柄識別生成処理を実行する。
（ステップＳ２７００－１１）
メインＣＰＵ５００ａは、払出枚数の初期値として０をセットする。
（ステップＳ２７００－１３）
メインＣＰＵ５００ａは、小役が入賞したかを判定する。その結果、小役が入賞したと判定した場合にはステップＳ２７００－１５に処理を移し、小役が入賞していないと判定した場合にはステップＳ２７００－３５に処理を移す。
（ステップＳ２７００－１５）
メインＣＰＵ５００ａは、小役が入賞したことを示す入賞フラグをオンにする。
（ステップＳ２７００－１７）
メインＣＰＵ５００ａは、入賞した小役に応じた払出枚数を設定する払出枚数設定処理を実行する。
（ステップＳ２７００－１９）
メインＣＰＵ５００ａは、有利区間でないかを判定する。その結果、有利区間でないと判定した場合にはステップＳ２８００に処理を移し、有利区間であると判定した場合にはステップＳ２７００－２１に処理を移す。
（ステップＳ２７００－２１）
メインＣＰＵ５００ａは、有利区間中の純増枚数をカウントする有利区間ＭＹカウンタの値を取得する。
（ステップＳ２７００－２３）
メインＣＰＵ５００ａは、上記ステップＳ２７００－２３で取得した有利区間ＭＹカウンタの値に払出枚数を加算する。
（ステップＳ２７００－２５）
メインＣＰＵ５００ａは、当該遊技の投入枚数を取得する。
（ステップＳ２７００－２７）
メインＣＰＵ５００ａは、上記ステップＳ２７００－２３で加算した値から投入枚数を減算する。
（ステップＳ２７００－２９）
メインＣＰＵ５００ａは、上記ステップＳ２７００－２７の減算結果が負でないかを判定する。その結果、減算結果が負でないと判定した場合にはステップＳ２７００－３３に処理を移し、減算結果が負であると判定した場合にはステップＳ２７００－３１に処理を移す。
（ステップＳ２７００－３１）
メインＣＰＵ５００ａは、有利区間ＭＹカウンタの値をクリアする（０にする）。
（ステップＳ２７００－３３）
メインＣＰＵ５００ａは、上記ステップＳ２７００－２７で減算した値、または、上記ステップＳ２７００－３１でクリアした値に、有利区間ＭＹカウンタの値を更新する。
（ステップＳ２７００－３５）
メインＣＰＵ５００ａは、リプレイ役が入賞していなかを判定する。その結果、リプレイ役が入賞していないと判定した場合にはステップＳ２８００に処理を移し、リプレイ役が入賞していると判定した場合にはステップＳ２７００－３７に処理を移す。
（ステップＳ２７００－３７）
メインＣＰＵ５００ａは、払出枚数に投入枚数をセットする。
（ステップＳ２７００－３９）
メインＣＰＵ５００ａは、再遊技作動中フラグをオンにする。
（ステップＳ２７００－４１）
メインＣＰＵ５００ａは、自動投入枚数をセットする。
（ステップＳ２８００）
メインＣＰＵ５００ａは、メダルを払い出す払出処理を実行する。なお、この払出処理については後述する。
図９５は、主制御基板５００における払出処理（Ｓ２８００）を説明するフローチャートである。
（ステップＳ２８００－１）
メインＣＰＵ５００ａは、再遊技作動中フラグを取得する。
（ステップＳ２８００－３）
メインＣＰＵ５００ａは、メダルの払い出しが開始されたことを示す払出開始コマンドを送信バッファにセットする。
（ステップＳ２８００－５）
メインＣＰＵ５００ａは、上記ステップＳ２８００－１で取得した再遊技作動中フラグに基づいて、リプレイ役が入賞したかを判定する。その結果、リプレイ役が入賞したと判定した場合にはステップＳ２８００－４１に処理を移し、リプレイ役が入賞していないと判定した場合にはステップＳ２８００－７に処理を移す。
（ステップＳ２８００－７）
メインＣＰＵ５００ａは、メイン払出表示部４３２に０を表示するためのメイン表示器表示処理を実行する。
（ステップＳ２８００－９）
メインＣＰＵ５００ａは、払い出しがない（払出枚数が０枚）を判定する。その結果、払い出しがないと判定した場合にはステップＳ２８００－３５に処理を移し、払い出しがあると判定した場合にはステップＳ２８００－１１に処理を移す。
（ステップＳ２８００－１１）
メインＣＰＵ５００ａは、貯留枚数が５０枚以上であるかを判定する。その結果、貯留枚数が５０枚以上であると判定した場合にはステップＳ２８００－１３に処理を移し、貯留枚数が５０枚以上でないと判定した場合にはステップＳ２８００－１５に処理を移す。
（ステップＳ２８００－１３）
メインＣＰＵ５００ａは、メダル払出装置４４２からメダルを１枚払い出させるメダル払出装置制御処理を実行し、ステップＳ２８００－２３に処理を移す。
（ステップＳ２８００－１５）
メインＣＰＵ５００ａは、払出開始間隔タイマをセットする。
（ステップＳ２８００－１７）
メインＣＰＵ５００ａは、払出開始タイマが０でない、すなわち、初回払出時であるかを判定する。その結果、初回払出時であると判定した場合にはステップＳ２８００－２１に処理を移し、初回払出時でないと判定した場合にはステップＳ２８００－１９に処理を移す。
（ステップＳ２８００－１９）
メインＣＰＵ５００ａは、払出開始間隔タイマが０になるまで待つタイマウェイト処理を実行する。
（ステップＳ２８００－２１）
メインＣＰＵ５００ａは、貯留枚数を１インクリメントする。
（ステップＳ２８００－２３）
メインＣＰＵ５００ａは、１枚のメダルが払い出されたことを示す払出実行コマンドを送信バッファにセットする。
（ステップＳ２８００－２５）
メインＣＰＵ５００ａは、既に払い出された払出枚数をメイン払出表示部４３２に表示するためのメイン表示器表示前処理を実行する。
（ステップＳ２８００－２７）
メインＣＰＵ５００ａは、ボーナス遊技状態でないかを判定する。その結果、ボーナス遊技状態でないと判定した場合にはステップＳ２８００－３１に処理を移し、ボーナス遊技状態であると判定した場合にはステップＳ２８００－２９に処理を移す。
（ステップＳ２８００－２９）
メインＣＰＵ５００ａは、ボーナス遊技状態において払い出されたメダルの枚数であるボーナス作動中獲得枚数を１インクリメントする。
（ステップＳ２８００－３１）
メインＣＰＵ５００ａは、払出枚数のメダルの払い出しが終了していないかを判定する。その結果、払い出しが終了していないと判定した場合にはステップＳ２８００－１１に処理を移し、払い出しが終了していると判定した場合にはステップＳ２８００－３３に処理を移す。
（ステップＳ２８００－３３）
メインＣＰＵ５００ａは、メダルの払い出しを終了するための払出終了処理を実行する。
（ステップＳ２８００－３５）
メインＣＰＵ５００ａは、オーバーエラーが検出されていないかを判定する。その結果、オーバーエラーが検出されていないと判定した場合にはステップＳ２８００－４１に処理を移し、オーバーエラーが検出されていると判定した場合にはステップＳ２８００－３７に処理を移す。
（ステップＳ２８００－３７）
メインＣＰＵ５００ａは、オーバーエラーを示すエラーコード「Ｅ５」をセットする。
（ステップＳ２８００－３９）
メインＣＰＵ５００ａは、エラー表示、警告音の要求、ならびに、エラー復帰待ちを行うエラーウェイト処理を実行する。
（ステップＳ２８００－４１）
メインＣＰＵ５００ａは、メダルの払い出しが終了したことを示す払出終了コマンドを送信バッファにセットする。
（ステップＳ２９００）
メインＣＰＵ５００ａは、遊技状態の移行、有利区間を管理する処理等を行う遊技移行処理を実行する。なお、この遊技移行処理については後述する。
図９６は、主制御基板５００における遊技移行処理（Ｓ２９００）を説明するフローチャートである。
（ステップＳ２９００－１）
メインＣＰＵ５００ａは、再遊技作動中フラグを取得し、取得した再遊技作動中フラグに基づいて、次遊技が再遊技であることを示すリプレイ表示器（不図示）に対応するビットをオンまたはオフするために停止表示器出力ビットオフ（出力イメージ）をセットし、セットした出力イメージの出力ビットを更新するリプレイ表示器制御処理を実行する。
（ステップＳ２９００－３）
メインＣＰＵ５００ａは、ボーナス役が入賞した場合に、ボーナス遊技状態を制御するための各種パラメータを設定する役物作動図柄表示処理を実行する。
（ステップＳ２９００－５）
メインＣＰＵ５００ａは、ボーナス遊技状態において、ボーナス作動中獲得枚数が所定枚数に到達した場合に、遊技状態を非内部遊技状態に移行させるボーナス作動終了処理を実行する。
（ステップＳ２９００－７）
メインＣＰＵ５００ａは、有利区間を管理する有利区間更新処理を実行する。
（ステップＳ２９００－９）
メインＣＰＵ５００ａは、次遊技がＡＴ演出状態でないかを判定する。その結果、次遊技がＡＴ演出状態でないと判定した場合にはステップＳ２９００－１５に処理を移し、次遊技がＡＴ演出状態であると判定した場合にはステップＳ２９００－１１に処理を移す。
（ステップＳ２９００－１１）
メインＣＰＵ５００ａは、ボーナス遊技状態でないかを判定する。その結果、ボーナス遊技状態でないと判定した場合にはステップＳ２９００－１５に処理を移し、ボーナス遊技状態であると判定した場合にはステップＳ２９００－１３に処理を移す。
（ステップＳ２９００－１３）
メインＣＰＵ５００ａは、区間表示器４６０を点灯させるための有利ランプフラグをオンにセットする。
（ステップＳ２９００－１５）
メインＣＰＵ５００ａは、有利区間に関するコマンドである演出コマンドを送信バッファにセットする演出コマンド設定処理を実行する。
（ステップＳ２９００－１７）
メインＣＰＵ５００ａは、１遊技が終了したことを示す遊技終了コマンドを送信バッファにセットする。
（ステップＳ２９００－１９）
メインＣＰＵ５００ａは、外部信号を出力するための端子板信号出力処理を実行する。
（ステップＳ２９００－２１）
メインＣＰＵ５００ａは、上記ステップＳ２９００－７において有利区間を終了させるときに設定される演出用ウェイトタイマが０でないかを判定する。その結果、演出用ウェイトタイマが０でないと判定した場合にはステップＳ２９００－２１に処理を移し、演出用ウェイトタイマが０であると判定した場合にはステップＳ２９００－２３に処理を移す。
（ステップＳ２９００－２３）
メインＣＰＵ５００ａは、遊技状態を示す遊技状態コマンドを送信バッファにセットする。
（ステップＳ２９００－２５）
メインＣＰＵ５００ａは、次遊技の開始を示す遊技開始コマンドを送信バッファにセットし、ステップＳ２１００に処理を移す。
ステップＳ２１００からステップＳ２９００までの一連の処理を通じて１遊技が実行される。以後は、ステップＳ２１００からステップＳ２９００までを繰り返すこととなる。
次に、主制御基板５００における電源断時退避処理およびタイマ割込み処理について説明する。
（主制御基板５００の電源断時退避処理）
図９７は、主制御基板５００における電源断時退避処理を説明するフローチャートである。メインＣＰＵ５００ａは、電源断検知回路を監視しており、電源電圧が所定値以下になると、割り込んで電源断時退避処理を実行する。
（ステップＳ３０００－１）
電源断予告信号が入力されると、メインＣＰＵ５００ａは、レジスタを退避する。
（ステップＳ３０００－３）
メインＣＰＵ５００ａは、電源断予告信号をチェックする。
（ステップＳ３０００－５）
メインＣＰＵ５００ａは、電源断予告信号を検出しているかを判定する。その結果、電源断予告信号を検出していると判定した場合にはステップＳ３０００－１１に処理を移し、電源断予告信号を検出していないと判定した場合にはステップＳ３０００－７に処理を移す。
（ステップＳ３０００－７）
メインＣＰＵ５００ａは、レジスタを復帰させる。
（ステップＳ３０００－９）
メインＣＰＵ５００ａは、割込みを許可するための処理を行い、当該電源断時退避処理を終了する。
（ステップＳ３０００－１１）
メインＣＰＵ５００ａは、出力ポートの出力を停止する出力ポートクリア処理を実行する。
（ステップＳ３０００－１３）
メインＣＰＵ５００ａは、別領域についての電源断時の退避処理を実行する。
（ステップＳ３０００－１５）
メインＣＰＵ５００ａは、メインＲＡＭ３００ｃへのアクセスを禁止するために必要なＲＡＭプロテクト設定処理を実行する。
（ステップＳ３０００－１７）
メインＣＰＵ５００ａは、電源断発生監視時間を設定すべく、ループカウンタのカウンタ値に所定の電源断検出信号検出回数をセットする。
（ステップＳ３０００－１９）
メインＣＰＵ５００ａは、上記ステップＳ３０００－１７でセットしたループカウンタの値を１減算する。
（ステップＳ３０００－２１）
メインＣＰＵ５００ａは、ループカウンタのカウンタ値が０でないかを判定する。その結果、カウンタ値が０ではないと判定した場合にはステップＳ３０００－１９に処理を移し、カウンタ値が０であると判定した場合には上記したＣＰＵ初期化処理（ステップＳ１０００）に移行する。
なお、実際に電源断が生じた場合には、ステップＳ３０００－１９～ステップＳ３０００－２１をループしている間にスロットマシン４００の稼働が停止する。
（主制御基板５００のタイマ割込み処理）
図９８は、主制御基板５００におけるタイマ割込み処理を説明するフローチャートである。主制御基板５００には、所定の周期（同時回し参考例では１．４９ミリ秒、以下「１．４９ｍｓ」という）毎にクロックパルスを発生させるリセット用クロックパルス発生回路が設けられている。そして、リセット用クロックパルス発生回路によって、クロックパルスが発生すると、割り込んで、以下のタイマ割込み処理が実行される。
（ステップＳ３１００－１）
メインＣＰＵ５００ａは、レジスタを退避する。
（ステップＳ３１００－３）
メインＣＰＵ５００ａは、割込みフラグをクリアする。
（ステップＳ３１００－５）
メインＣＰＵ５００ａは、各種の入力ポートイメージを読み込み、最新のスイッチ状態を正確に取得するためのポート入力処理を実行する。
（ステップＳ３１００－７）
メインＣＰＵ５００ａは、セットされた出力イメージを出力ポートに出力し、メインクレジット表示部４３０、メイン払出表示部４３２、投入枚数表示器、スタート表示器、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃの表示器、リプレイ表示器、区間表示器４６０を点灯制御するダイナミックポート出力処理を実行する。
（ステップＳ３１００－９）
メインＣＰＵ５００ａは、タイマ割込み用フェーズを更新する。なお、タイマ割込み用フェーズは、０～３のいずれかであり、ここでは、タイマ割込み用フェーズが０、１、２の場合には１加算され、タイマ割込み用フェーズが３の場合には０に変更される。
（ステップＳ３１００－１１）
メインＣＰＵ５００ａは、送信バッファに格納されたコマンドを副制御基板５０２に送信するためのサブコマンド送信処理を行う。
（ステップＳ３１００－１３）
メインＣＰＵ５００ａは、ステッピングモータ４５２を制御するステッピングモータ制御処理を実行する。
（ステップＳ３１００－１５）
メインＣＰＵ５００ａは、メダル払出装置４４２へ出力する出力イメージを出力する出力ポートイメージ出力処理を実行する。
（ステップＳ３１００－１７）
メインＣＰＵ５００ａは、各種乱数を更新する乱数更新処理を実行する。
（ステップＳ３１００－１９）
メインＣＰＵ５００ａは、エラーに対応する外部信号（外部信号４、５）を外部に出力するためにエラーを検出する不正監視処理を実行する。
（ステップＳ３１００－２１）
メインＣＰＵ５００ａは、上記ステップＳ３１００－９で更新したタイマ割込み処理用フェーズに対応するモジュール（サブルーチン）を実行する。ここで、タイマ割込み処理用フェーズは０～３のいずれかに設定されており、タイマ割込み処理用フェーズ０～３それぞれに対応するモジュールが１つずつ設けられているため（合計４つ）、１つのモジュールは、タイマ割込み処理の４回に１回（５．９６ｍｓ毎に）実行されることになる。例えば、各種タイマを減算する時間監視処理を実行するモジュールが１つのタイマ割込み処理用フェーズに対応付けられている。
（ステップＳ３１００－２３）
メインＣＰＵ５００ａは、試験信号を外部に出力する試験信号出力処理を実行する。
（ステップＳ３１００－２５）
メインＣＰＵ５００ａは、各種の入力ポートイメージを読み込み、最新のスイッチ状態を正確に取得するためのポート入力処理を実行する。
（ステップＳ３１００－２７）
メインＣＰＵ５００ａは、レジスタを復帰する。
（ステップＳ３１００－２９）
メインＣＰＵ３００ａは、割込みを許可し、当該タイマ割込み処理を終了する。
また、上述した実施形態では、主制御基板５００と副制御基板５０２とが、遊技を進行するための機能部を分担するように配したが、主制御基板５００の機能部を副制御基板５０２に配しても、副制御基板５０２の機能部を主制御基板５００に配してもよく、また、全ての機能部を１の制御基板に纏めて配することもできる。
また、上述した実施形態では、ＡＴ演出状態が１種類のみ設けられるようにしたが、例えば、ＡＴ演出状態の継続遊技数の上乗せ特化ゾーンなど、複数種類のＡＴ演出状態が設けられるようにしてもよい。
また、上記した実施形態では、遊技価値としてのメダルを用いて遊技を行うようにしたが、遊技価値は電気的な情報であってもよい（所謂メダルレスであってもよい）。この場合、当選役が入賞したときに、当選役に対応する価値量を遊技者に電気的な情報で付与すればよい。
また、上述した主制御基板５００および副制御基板５０２が行う各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいはサブルーチンによる処理を含んでもよい。
また、上述した主制御基板５００および副制御基板５０２が行う各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいはサブルーチンによる処理を含んでもよい。
<主制御基板のＣＰＵ周辺の構成>
図９９は、メインＣＰＵ３００ａ周辺の電気的な接続を説明するための図である。メインＣＰＵ３００ａは、ＣＰＵコア７００とバスコントローラ７０２とを含む。ＣＰＵコア７００は、ＢＣ端子から出力されるバス制御信号（Ｂｕｓ Ｃｏｎｔ）を通じてバスコントローラ７０２を制御し、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃ、もしくは、入出力部７０４からデータを読み出し、または、メインＲＡＭ３００ｃや入出力部７０４にデータを書き込む。なお、ここでは、メインＣＰＵ３００ａとして、Ｚ８０系ＣＰＵをベースとするエルイーテック（ＬＥＴｅｃｈ）社が販売するマイクロプロセッサを用いている。なお、ここでは、パチンコ機のメインＣＰＵ３００ａ、メイン、ＲＯＭ３００ｂ、メインＲＡＭ３００ｃを挙げて説明するが、スロットマシン４００のメインＣＰＵ５００ａ、メイン、ＲＯＭ５００ｂ、メインＲＡＭ５００ｃに置き替え可能なのは言うまでもない。
例えば、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃ、または、入出力部７０４からデータを読み出す場合、バスコントローラ７０２は、１６ビットのアドレス（Ａ［１６］）信号を出力し、デコーダ７０６ａ、７０６ｂ、７０６ｃを通じてメインＲＯＭ３００ｂ、メインＲＡＭ３００ｃ、または、入出力部７０４のいずれかを特定するとともに、リード（ＲＤ）信号を制御して、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃ、または、入出力部７０４からデータ（Ｄ［８］）信号を読み出す。また、メインＲＡＭ３００ｃ、または、入出力部７０４にデータを書き込む場合、バスコントローラ７０２は、アドレス（Ａ［１６］）信号およびデータ（Ｄ［８］）信号を出力し、デコーダ７０６ｂ、７０６ｃを通じてメインＲＡＭ３００ｃ、または、入出力部７０４のいずれかを特定するとともに、ライト（ＷＲ）信号を制御して、メインＲＡＭ３００ｃ、または、入出力部７０４にデータ（Ｄ［８］）信号を書き込む。
ここでは、後述するように、入出力部７０４のアドレス空間を、メインＲＯＭ３００ｂおよびメインＲＡＭ３００ｃのアドレス空間と一体化している。したがって、従来、メモリとＩ／Ｏのいずれにアクセスするかを特定するための信号を出力するメモリリクエスト（ＭＲＥＱ）端子およびＩ／Ｏリクエスト（ＩＯＲＱ）端子を設けていない。かかる２端子を任意の他の信号に割り当て直すことで、プログラム開発の自由度を高めることができる。
また、ＣＰＵコア７００には、割込処理の開始トリガとなる割り込み／待ち（ＩＮＴ／ＷＡＩＴ）信号、最優先で割込処理を実行できるマスク不可割込（ＮＭＩ）信号、バス信号をハイインピーダンスに遷移可能なバスリクエスト（ＢＵＳＲＥＱ）信号等の外部信号も入力される。
図１００は、ＣＰＵコア７００の内部構成を示したブロック図である。ＣＰＵコア７００は、外部入力ユニット７１０、状態制御ユニット７１２、中央制御ユニット７１４、レジスタユニット７１６、算術論理演算装置（ＡＬＵ）７１８を含む。外部入力ユニット７１０は、外部信号を受信し、その外部信号に基づいた制御情報を状態制御ユニット７１２および中央制御ユニット７１４に出力する。
状態制御ユニット７１２は、入力された制御情報に基づいて、内部状態（ＲＥＳＥＴ、命令フェッチ、命令デコード、演算、メモリロード、メモリストア、ＨＡＬＴ等）を管理および遷移させてＣＰＵコア７００の動作状態を決定するとともに、その動作状態に基づいた制御情報を中央制御ユニット７１４に出力する。
中央制御ユニット７１４は、バスコントローラ７０２を経由して入力された入力データ（ＤＩ［８］）からオペコード（命令）を抽出し、命令デコーダによってデコードしたコマンドに基づいてＡＬＵ７１８を制御する。また、中央制御ユニット７１４は、デコードしたコマンドによりレジスタユニット７１６の各レジスタから必要な情報を取得したり、各レジスタを更新したりする。
レジスタユニット７１６は、セレクタポート７２２ａ、７２２ｂ、７２２ｃ、入力側バンクセレクタ７２４、第１レジスタバンク７２６、第２レジスタバンク７２８、出力側バンクセレクタ７３０、アドレスポート７３２、個別レジスタ７３４を含む。なお、個別レジスタ７３４には、次に実行すべきプログラムのアドレスを示す１６ビットのプログラムカウンタ（ＰＣ）、割込モード時に使用される８ビットのインタラプト（Ｉ）レジスタ、オペコードフェッチサイクルを計数する８ビットのリフレッシュ（Ｒ）レジスタ、割込の許可／禁止を制御する８ビットの割込許可（ＩＦＦ）レジスタが含まれる。
また、レジスタユニット７１６には、大役抽選に係る種々の乱数値（大当たり決定乱数、当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、変動パターン乱数、当たり決定乱数）を取得するための乱数発生器（図示せず）が対応付けられ、入力ポート（ＦＥ７３ｈ～ＦＥ９Ｃｈ）を介してラッチされた乱数値が取得される。
乱数発生器は、システムクロック（外部入力を２分周したクロック）で動作し、所定の最大値未満の乱数を発生する。なお、乱数発生器は、乱数の最大値を設定可能な乱数発生器である最大値設定乱数発生器として、１６ビットの最大値を設定可能な乱数発生器が４チャンネル、８ビットの最大値を設定可能な乱数発生器が８チャンネル準備されている。ここで、１６ビットの最大値設定乱数発生器は、乱数更新周期が３２～４７クロックの範囲で選択でき、最大値の設定範囲が２５６～６５５３５の範囲で設定できる。また、８ビットの最大値設定乱数発生器は、乱数更新周期が１６～３１クロックの範囲で選択でき、最大値の設定範囲が４チャンネルで１６～２５５の範囲で設定でき、他の４チャンネルで６４～２５５の範囲で設定できる。また、乱数の最大値が固定された乱数発生器である最大値固定乱数発生器として、１６ビットの最大値を設定可能な乱数発生器が４チャンネル、８ビットの最大値を設定可能な乱数発生器が８チャンネル準備されている。ここで、１６ビットの最大値固定乱数発生器は、乱数更新周期が１クロックに、最大値が６５５３５に固定されている。また、８ビットの最大値固定乱数発生器は、乱数更新周期が１クロックに、最大値が２５５に固定されている。
なお、乱数の種類が足りない場合、ハードウェア乱数生成部（乱数発生器）から取得した乱数値に、プログラム内において所定の数値を乗じ、また、除算することで他の乱数を生成する（ソフトウェア乱数生成部）ことも可能である。
図１０１は、レジスタの構成を説明した図である。レジスタユニット７１６には、第１レジスタバンク（バンク０）７２６と、第１レジスタバンク７２６と対（ペア）となる第２レジスタバンク（バンク１）７２８が設けられている。また、第１レジスタバンク７２６には、メインレジスタ群（表レジスタ群）７２６ａと、メインレジスタ群７２６ａと対となるサブレジスタ群（裏レジスタ群）７２６ｂが設けられ、第２レジスタバンク７２８には、メインレジスタ群７２８ａと、メインレジスタ群７２８ａと対となるサブレジスタ群７２８ｂが設けられている。第１レジスタバンク７２６のメインレジスタ群７２６ａおよびサブレジスタ群７２６ｂ、ならびに、第２レジスタバンク７２８のメインレジスタ群７２８ａおよびサブレジスタ群７２８ｂには、いずれも、８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）と、１６ビットのレジスタ（ＩＸ、ＩＹ）が含まれる。ただし、メインレジスタ群７２６ａ、７２８ａには、サブレジスタ群７２６ｂ、７２８ｂと異なり、さらに、８ビットのレジスタ（Ｕ）と１６ビットのレジスタ（ＳＰ）が含まれている。メインＣＰＵ３００ａ、５００ａは、第１レジスタバンク７２６と第２レジスタバンク７２８とを切り換えて利用し、後述するＦレジスタにおけるレジスタバンク指定レジスタＲＢの示す一方のレジスタバンクのみにアクセスでき、そのレジスタバンクと対になる他方のレジスタバンクには同時にアクセスすることができない。
図１０１に示すレジスタのうち、Ｑレジスタは、拡張レジスタとして、各レジスタバンクに２セット設けられ、一部のコマンドにおいて用いられるアドレスの上位バイトを格納する８ビットのレジスタである。かかるＱレジスタの値として、例えば、Ｆ０ｈが設定されている場合、メインＣＰＵ３００ａ、５００ａは、メインＲＡＭ３００ｃのＦ０００ｈ～Ｆ０ＦＦｈへのアクセスにＱレジスタを利用することができる。Ｕレジスタは、拡張レジスタとして、各レジスタバンクに１セット設けられ、一部のコマンドにおいて用いられるアドレスの上位バイトを格納する８ビットのレジスタである。かかるＵレジスタの値として、例えば、ＦＥｈが設定されている場合、メインＣＰＵ３００ａ、５００ａは、ＦＥ００ｈ～ＦＦＦＦｈの入出力部７０４に接続された内蔵デバイス（タイマ、乱数発生器、外部入出力回路等）へのアクセスにＵレジスタを利用することができる。Ａレジスタは、演算処理やデータ転送に使う８ビットのアキュムレータとしても機能する汎用レジスタである。Ｆレジスタは、各種演算結果を保持する８ビットのフラグレジスタである。ここで、Ｆレジスタの各ビットは、図１０１に示すように、最上位ビット（ＭＳＢ：Most Significant Bit）から最下位ビット（ＬＳＢ：Least Significant Bit）にかけて、Ｓは、演算結果が負のとき１にセットされるサインフラグであり、Ｚは、演算の結果、全ビットが０のとき１にセットされるゼロフラグ（第１ゼロフラグ）であり、ＴＺは、データ転送命令（ＬＤ；ロード）の実行により、全ビットが０のとき１にセットされる（値の変わる）遊技機用拡張仕様の特定ビットフラグ（第２ゼロフラグ）であり、ティーゼットフラグと呼ぶ場合もある。Ｈは、プログラマーが関与できないハーフキャリーフラグであり、ＲＢ（レジスタバンク指定レジスタ）は、現在のレジスタバンク（第１レジスタバンク７２６＝０、第２レジスタバンク７２８＝１）を示すレジスタバンクモニタであり、Ｐ／Ｖは、パリティオーバーフローフラグであり、Ｎは、プログラマーが関与できない加減算フラグであり、Ｃは、演算の結果、桁上げまたはボロー発生時に１がセットされるキャリーフラグである。なお、Ｆレジスタは、ＡレジスタとペアレジスタＡＦを構成する。
また、Ｂレジスタ、Ｃレジスタ、Ｄレジスタ、Ｅレジスタ、Ｈレジスタ、Ｌレジスタは、各レジスタバンクに２セット設けられた８ビットの汎用レジスタであり、それぞれ予め組合せが定められている１６ビットのペアレジスタ（例えば、レジスタＢＣ、ＤＥ、ＨＬ、その他複数の組み合わせが存在する）を構成して利用される。ＩＸレジスタ、ＩＹレジスタは、インデックスアドレッシングに用いられる１６ビットの汎用レジスタである。ＳＰ（スタックポインタ）レジスタは、１６ビットであり、スタックポインタとなるアドレスを格納する。Ｑ’レジスタ、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’レジスタ、Ｃ’レジスタ、Ｄ’レジスタ、Ｅ’レジスタ、Ｈ’レジスタ、Ｌ’レジスタ、ＩＸ’レジスタ、ＩＹ’レジスタは、Ｑレジスタ、Ａレジスタ、Ｆレジスタ、Ｂレジスタ、Ｃレジスタ、Ｄレジスタ、Ｅレジスタ、Ｈレジスタ、Ｌレジスタ、ＩＸレジスタ、ＩＹレジスタのメインレジスタ群７２６ａ、７２８ａとの交換命令または転送命令によりデータ（内容）交換またはデータ転送可能なサブレジスタ群７２６ｂ、７２８ｂであり、Ａ’レジスタとＦ’レジスタでペアレジスタＡＦ’を構成し、Ｂ’レジスタとＣ’レジスタでペアレジスタＢＣ’を構成し、Ｄ’レジスタとＥ’レジスタでペアレジスタＤＥ’を構成し、Ｈ’レジスタとＬ’レジスタでペアレジスタＨＬ’を構成して利用される。なお、ペアレジスタはＢＣ’、ＤＥ’、ＨＬ’に限らず、その他複数の組み合わせが存在する。一方、Ｕレジスタ、ＳＰレジスタについては、各レジスタバンクに１セット設けられている。
ところで、上述したように、主制御基板３００、５００においては、メインＣＰＵ３００ａが、メインＲＯＭ３００ｂに格納されたプログラムに基づきメインＲＡＭ３００ｃと協働して遊技の進行を制御する。これらの機能部を実行するためのプログラムは、メインＲＯＭ３００ｂおよびメインＲＡＭ３００ｃの所定の領域（使用領域）に配される。
図１０２は、メモリマップを示す説明図である。なお、パチンコ機におけるメモリマップについては、図５を用いて既に説明されているので、ここでは、スロットマシン４００のメモリマップを挙げて説明する。メインＲＯＭ５００ｂには、００００ｈ～３ＦＦＦｈ（１２ｋｂｙｔｅ）のメモリ空間が割り当てられ、メインＲＡＭ５００ｃには、Ｆ０００ｈ～Ｆ３ＦＦｈ（１ｋｂｙｔｅ）のメモリ空間が割り当てられ、入出力部７０４には、ＦＥ００ｈ～ＦＦＦＦｈ（５１２ｂｙｔｅ）のメモリ空間が割り当てられている。なお、プログラムの命令コードはアセンブラ言語で記述されている。ここで、プログラムは、命令コードで構成されたものであり、コンピュータに読み出され、データやワークエリアと協働して所定の処理を実現することができる。
メインＲＯＭ５００ｂの００００ｈ～１ＤＦ３ｈのメモリ空間には使用領域が割り当てられている。使用領域は、遊技の進行を制御する遊技制御処理を実行するためのプログラムやデータを格納する領域である。具体的に、００００ｈ～１１ＦＦｈ（４．５ｋｂｙｔｅ）に制限されたメモリ空間（制御領域）に、初期化手段６００、ベット手段６０２、当選種別抽選手段６０４、リール制御手段６０６、判定手段６０８、払出制御手段６１０、遊技状態制御手段６１２、演出状態制御手段６１４、コマンド送信手段６１６を機能させて遊技の進行を制御する遊技制御処理を実行するためのプログラムの命令コードが格納され、１２００ｈ～１ＤＦ３ｈ（３．０ｋｂｙｔｅ）に制限されたメモリ空間（データ領域）に、遊技制御処理のプログラムに用いられるデータが格納されている。また、１Ｅ００ｈ～１ＦＦＦｈのメモリ空間にはコメント領域が割り当てられ、３ＦＣ０ｈ～３ＦＦＦｈのメモリ空間にはプログラム管理領域が割り当てられている。また、２０００ｈ～３ＦＢＦｈのメモリ空間には別領域（使用外領域）が割り当てられている。別領域は、後述するように、使用領域に格納することが定められていないプログラムやデータを格納する領域である。具体的に、２０００ｈ～３ＦＢＦｈのメモリ空間には、遊技の進行に影響を及ぼさない、遊技機用試験処理やセキュリティ関連処理のうち一部または全部の処理（以降では、単に遊技制御外処理という場合がある）を遂行するプログラムの命令コードおよびプログラムデータが格納されている。ここで、遊技機用試験処理は、回胴式遊技機用試験機の接続仕様書（第四版）に記載されているスロットマシン４００の試験処理である。セキュリティ関連処理は、第三者の不正防止や不具合発見を目的とした異常状態を特定する処理であり、例えば、上述したバックアップフラグの判定やチェックサムの実行も含まれる。なお、別領域に記憶容量の制限はなく、図１０２の例では、使用領域、コメント領域、および、プログラム管理領域以外の記憶領域に、自由に割り当てることができる。
上記のように、メインＣＰＵ５００ａは、遊技制御処理のみならず、遊技機用試験処理、セキュリティ関連処理（遊技制御外処理）も遂行する場合がある。しかし、使用領域の記憶容量は予め定められており、例えば、図１０２に示したように、制御領域が４．５ｋｂｙｔｅに制限され、データ領域が３．０ｋｂｙｔｅに制限されている。したがって、遊技制御処理のみならず、遊技機用試験処理、セキュリティ関連処理のプログラムやデータまでも使用領域に配すると、その分、遊技制御処理を行うための記憶領域が制限されてしまう。ここで、遊技制御処理を実行するためのプログラム（使用プログラム）やデータは、必ず使用領域に格納しなければならないが、遊技制御処理以外の遊技の進行に影響を及ぼさない遊技制御外処理（遊技機用試験処理、セキュリティ関連処理等）を実行するためのプログラム（別プログラム）やデータは使用領域および別領域のいずれにも格納することができる。そこで、セキュリティ関連処理に該当する処理であるバックアップフラグの判定処理やチェックサムの実行処理を実行するためのプログラムやデータの少なくとも一部を、使用領域とは異なる（使用領域以外の）記憶領域のうちの一部である別領域に記述している。
このように使用領域で遂行される処理（ここでは、遊技制御処理）と、必ずしも使用領域で行わなくてよい処理（ここでは、セキュリティ関連処理）とが混在している場合には、遊技制御処理を実行するためのプログラム（使用プログラム）やデータを使用領域に格納し、使用領域で行わなくてよい、遊技制御処理以外の遊技の進行に影響を及ぼさない遊技制御外処理（セキュリティ関連処理）を実行するためのプログラム（別プログラム）やデータを別領域に格納することが望ましい。このように記憶領域を複数に区分することで、別領域に移動させたプログラムの分だけ使用領域の記憶領域（容量）に余裕が生じる。したがって、その分、使用領域を遊技制御処理（使用プログラム）に割り当てることが可能となる。
ただし、上記のように記憶領域を、使用領域、別領域とで役割分担した場合においても、遊技機の公正さは担保されなくてはならない。そこで、遊技機の公正さを担保しつつ、使用領域と別領域とで適切に役割分担するために、以下の（１）～（６）の条件を規定する。
条件（１）、別領域に配置するプログラムについては、遊技機の試験に必要な信号の出力（遊技機用試験処理）および不正防止（セキュリティ関連処理）を目的として使用され、遊技の公正を害さない（損なわない）ものであること。条件（２）、使用領域と別領域の制御領域およびデータ領域については、それぞれを明示的に区別された領域に配置すること。条件（３）、別領域に配置するプログラム（別プログラム）は、使用領域のプログラム（使用プログラム）から静的に呼び出された上で実行されること。また、その際のプログラムリストにおいては、呼び出し先アドレスが明らかに記載されていること。条件（４）、別領域に配置するプログラムは機能ごとにモジュール化し、呼び出された際には、使用領域で利用している全レジスタの内容を保護すること。条件（５）、使用領域または別領域から互いの領域にあるＲＡＭへのアクセスは参照のみ可能とし、更新は不可とすること。条件（６）、別領域の制御領域から使用領域の制御領域にあるサブルーチンを呼び出すことは不可とすること。なお、使用領域に割込処理を行うサブルーチンを設けることから、別領域の制御領域を使用する際には、割込禁止にする必要が生じる。なお、遊技制御処理を適切に遂行するために、割込禁止を行ってから割込禁止を解除するまでの時間は、遊技制御処理における割込処理の間隔（例えば１．４９ｍｓｅｃ）以内とならなければならない。したがって、別領域の制御領域を使用するサブルーチンを呼び出す場合、その１回の呼び出しにかかる総時間は、遊技制御処理の割込処理の間隔以内となるように設定することとなる。
また、メインＲＡＭ５００ｃのＦ０００ｈ～Ｆ１ＦＦｈのメモリ空間には使用領域が割り当てられている。具体的に、Ｆ０００ｈ～Ｆ１３Ｆｈのメモリ空間には、上記遊技制御処理のワークエリアが割り当てられ、タイマ、カウンタ、フラグ等の変数管理に用いられる。Ｆ１Ｃ０ｈ～Ｆ１ＦＦｈのメモリ空間には、上記遊技制御処理のスタック領域が割り当てられている。また、メインＲＡＭ５００ｃのＦ２００ｈ～Ｆ３ＦＦｈのメモリ空間には別領域が割り当てられている。具体的に、Ｆ２１０ｈ～Ｆ２２Ｆｈのメモリ空間には、上記セキュリティ関連処理のうち一部または全部の処理のワークエリアが割り当てられ、タイマ、カウンタ、フラグ等の変数管理に用いられる。Ｆ２３０ｈ～Ｆ２４６ｈのメモリ空間には、上記セキュリティ関連処理のうち一部または全部の処理のスタック領域が割り当てられている。
また、ＦＥ００ｈ～ＦＦＦＦｈのメモリ空間には入出力部７０４が割り当てられている。従来、入出力部７０４に対応するデバイスにアクセスするため、メモリ空間と独立して５１２バイトのＩ／Ｏ空間が設けられていた。これに対し、本実施形態では、ＭＲＥＱ、ＩＯＲＱの信号をなくし、メモリ、入出力部７０４へのアクセスを共通化してＲＤ、ＷＲ信号で行うこととした。また、入出力部７０４に接続されたデバイスにアクセスするための上位８ビットのアドレスを指定するハードウェアとしてのＵレジスタを設け、ここに予め８ビットの上位アドレスを指定しておく。これにより、メモリ空間とは独立して設けられていたＩ／Ｏ空間を、メモリ空間に統合して一つのアドレス空間とし、ＩＮ命令、ＯＵＴ命令を実行するとメモリ空間に割り当てられた入出力部７０４に対し、上位８ビットをＵレジスタで指定し下位８ビットはＩＮ命令、ＯＵＴ命令のオペランドで指定した下位８ビットを用いてアクセス可能とした。
本実施形態では、ＬＤＱ命令ではＱレジスタの値を用いてメモリ空間（主にデータエリア、ワークエリア）にアクセスし、ＩＮ命令、ＯＵＴ命令ではＵレジスタを用いてデバイス（タイマ、乱数発生器、外部入出力回路等）のＩ／Ｏにアクセスするようにプログラムを記述できるようになる。かかる構成により、設計時にプログラムを把握し易くなる。また、メモリおよびＩ／Ｏを、１６ビットのアドレスで特定してアクセスしていたものを下位８ビットのオペランドでアクセスすることが可能になり、プログラム容量を圧縮することができる。さらにＱレジスタ、Ｑ’レジスタ、Ｕレジスタと複数の上位指定レジスタを持つことにより、上位レジスタが１つだけの時よりも上位レジスタの使い回しによる入れ替えの回数が少なくなり、プログラム容量をさらに圧縮することができる。
上記の例ではＩＮ命令、ＯＵＴ命令でＩ／Ｏ空間に対応するメモリ空間にアクセスしたが、ＩＮ命令、ＯＵＴ命令で直接メモリ空間にアクセスしてもよい。このことは、例えばメモリ上の３つの２５６バイト領域にアクセスする場合に、Ｑレジスタ、Ｑ’レジスタ、Ｕレジスタにそれぞれの上位８ビットを指定しておき、ＬＤＱ命令とＩＮ命令、ＯＵＴ命令でそれぞれの領域にアクセスすることで実現できる。
（遊技情報の表示）
ところで、遊技機、例えば、スロットマシン４００では、上述したようなボーナス遊技状態やＡＴ演出状態への移行頻度が偏ると射倖性が過度に高まってしまう懸念がある。そこで、メダルの獲得性能が高い遊技状態が偏っているか否かを統括的かつ画一的に判定すべく、有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率といった判断基準を設ける。有利区間比率は、初回起動時から、有利区間に滞在している遊技数である滞在遊技数を、遊技数の総数である総遊技数で除算し、％で示した値を言い、指示込役物比率は、初回起動時から、所定の基準集計期間における、ボーナス遊技等、役物の作動および指示機能作動に基づいて払出制御手段６１０が払い出したメダルの枚数である指示込役物払出数を、払出制御手段６１０が払い出したメダルの総数である総払出数で除算し、％で示した値を言い、連続役物比率は、初回起動時から、所定の基準集計期間における、レギュラーボーナス遊技等、第１種特別役物の作動によって払出制御手段６１０が払い出したメダルの枚数である連続役物払出数を、払出制御手段６１０が払い出したメダルの総数である総払出数で除算し、％で示した値を言い、役物比率は、初回起動時から、所定の基準集計期間における、ボーナス遊技等、役物の作動に基づいて払出制御手段６１０が払い出したメダルの枚数である役物払出数を、払出制御手段６１０が払い出したメダルの総数である総払出数で除算し、％で示した値を言い、役物等状態比率は、初回起動時から、所定の基準集計期間における、ボーナス遊技等、役物が作動した遊技数である作動遊技数を、遊技数の総数である総遊技数で除算し、％で示した値を言う。なお、有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率は、設定変更によってはクリアされない。
このような、有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率の表示は、図９８に示したタイマ割込み処理Ｓ３１００のダイナミックポート出力処理（ＳＹＮＭＯＵＴモジュール）Ｓ３１００－７における使用領域該役比表示取得処理（Ｅ＿ＳＤＰＳＴモジュール）において実行される。
ここで、有利区間は、非ＡＴ演出状態のうちの一部の演出状態（ここでは非有利演出状態）を除く全ての演出状態に滞在している区間を言う。なお、有利区間に対し、非有利演出状態を非有利区間という場合もある。ただし、有利区間として、ＡＴ演出状態や非ＡＴ演出状態に限らず、遊技者に対し有利に遊技が進行する遊技状態および演出状態のいずれかを任意に設定してもよい。
また、役物は、入賞を容易にするための装置であり、レギュラーボーナス（ＲＢ）、チャレンジボーナス（ＣＢ）、シングルボーナス（ＳＢ）等が該当する。また、かかる役物のうち、レギュラーボーナス（ＲＢ）が第１種特別役物に対応する。なお、レギュラービッグボーナス（ＲＢＢ）は、第１種特別役物であるレギュラーボーナス（ＲＢ）の入賞形態を示す図柄組合せの表示によらずにレギュラーボーナス（ＲＢ）が連続で作動するものであり、チャレンジビッグボーナス（ＣＢＢ）は、第２種特別役物（役物のうちの一つ）であるチャレンジボーナス（ＣＢ）の入賞形態を示す図柄組合せの表示によらずにチャレンジボーナス（ＣＢ）が連続で作動するものである。したがって、連続役物比率は、所定の基準集計期間において払い出された総払出数に対する第１種特別役物の作動によって払い出された連続役物払出数の比率を表すこととなり、役物比率は、所定の基準集計期間において払い出された総払出数に対する役物の作動によって払い出された役物払出数の比率を表すこととなる。
なお、基準集計期間は、払出制御手段６１０が払い出したメダルの枚数を累積する対象期間である。本実施形態では、例えば、有限の値である６０００遊技や、当該スロットマシン４００を遊技場（ホール）に設置してから全ての期間（以下、「総累計」という）の２通りを挙げる。したがって、連続役物比率としては、６０００遊技の連続役物比率と、総累計の連続役物比率とを導出し、役物比率としては、６０００遊技の役物比率と、総累計の役物比率とを導出する。ただし、基準集計期間として、任意の遊技数を設定できるのは言うまでもない。
このような、有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率を求めるべく、累積手段（図示せず）は、総遊技数、滞在遊技数、作動遊技数、総払出数、指示込役物払出数、連続役物払出数、役物払出数を累積する。このとき、総遊技数、滞在遊技数、作動遊技数、総払出数、指示込役物払出数、連続役物払出数、役物払出数それぞれには、カウンタが対応付けられている。具体的に、累積手段は、１遊技が開始されると、総遊技数を示す総遊技数カウンタを１だけインクリメントする。そして、現在の遊技が有利区間における遊技であるか否か判定し、有利区間における遊技であれば、滞在遊技数を示す滞在遊技数カウンタを１だけインクリメントする。なお、滞在遊技数カウンタの更新は、非有利区間である場合において有利区間に当選した遊技（有利区間への移行処理が行われた遊技）の次遊技から開始される。ただし、レギュラービッグボーナス（ＲＢＢ）またはチャレンジビッグボーナス（ＣＢＢ）の当選に基づいて有利区間に当選した場合には当該ボーナスが入賞した遊技（有利区間への移行処理が行われた遊技）の次遊技から開始される。また、現在の遊技が、役物が作動した遊技であるか否か判定し、役物が作動した遊技であれば、作動遊技数を示す作動遊技数カウンタを１だけインクリメントする。
また、累積手段は、その遊技でメダルが払い出されると、総払出数を示す総払出数カウンタを、その払出枚数分だけインクリメントする。そして、当該メダルの払い出しが役物の作動および指示機能作動に基づいていれば、指示込役物払出数を示す指示込役物払出数カウンタを、その払出枚数分だけインクリメントし、当該メダルの払い出しが役物に基づいていれば、役物払出数を示す役物払出数カウンタを、その払出枚数分だけインクリメントし、さらに、当該メダルの払い出しが第１種特別役物に基づいていれば、連続役物払出数を示す連続役物払出数カウンタを、その払出枚数分だけインクリメントする。
なお、総累計については、かかるカウンタのみで計数できるが、連続役物比率および役物比率に関しては、総累計のみならず、基準集計期間、ここでは、６０００遊技といった限られた期間も対象にしなければならない。そこで、６０００遊技を、例えば、４００遊技毎に均等に区分けし、４００遊技ずつ計数する複数（例えば１５個）のカウンタを設け、リングバッファとして利用する。なお、ここでは、６０００遊技を４００遊技毎に区分けして計数する例を挙げているが、６０００の因数（約数）であれば、区分けする遊技数を任意に設定可能なのは言うまでもない。
具体的に、累積手段は、その遊技でメダルが払い出されると、総払出数カウンタ、連続役物払出数カウンタ、役物払出数カウンタを更新する処理を４００遊技まで行い、４００遊技に到達すると、過去に計数した１４個のカウンタと合算して、総払出数、連続役物払出数、役物払出数を導出する。そして、１４個のカウンタのうち最も古い遊技で計数したカウンタを初期化し、その初期化したカウンタによって、新たに４００遊技分、総払出数カウンタ、連続役物払出数カウンタ、役物払出数カウンタを更新する。こうして、４００遊技毎に、新たな４００遊技分の遊技情報と、過去の５６００遊技分の遊技情報とを参照することができるので、直近の６０００遊技の総払出数、連続役物払出数、役物払出数を導出することが可能となる。なお、かかるカウンタによる計数は、規定数や設定値に拘わらず常に実行される。このようにして、総遊技数、滞在遊技数、作動遊技数、総払出数、指示込役物払出数、連続役物払出数、役物払出数がそれぞれ累積される。
続いて、比率導出手段（図示せず）は、累積手段が累積した、総遊技数、滞在遊技数、作動遊技数、総払出数、指示込役物払出数、連続役物払出数、役物払出数に基づいて有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率を導出する。具体的に、比率導出手段は、滞在遊技数を総遊技数で除算し、％換算して有利区間比率を導出し、総累計の指示込役物払出数を総累計の総払出数で除算し、％換算して総累計の指示込役物比率を導出し、総累計の連続役物払出数を総累計の総払出数で除算し、％換算して総累計の連続役物比率を導出し、総累計の役物払出数を総累計の総払出数で除算し、％換算して総累計の役物比率を導出し、作動遊技数を総遊技数で除算し、％換算して役物等状態比率を導出する。また、比率導出手段は、４００遊技毎に、６０００遊技の連続役物払出数を６０００遊技の総払出数で除算し、％換算して６０００遊技の連続役物比率を導出し、６０００遊技の役物払出数を６０００遊技の総払出数で除算し、％換算して６０００遊技の役物比率を導出する。
次に、比率表示手段（図示せず）は、所定の表示指令に基づいて、比率導出手段が導出した有利区間比率、指示込役物比率、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率を比率表示部８６０に表示する。
図１０３は、主制御基板５００の外観を示した説明図である。図１０３（ａ）に示すように、主制御基板５００の端側には複数のコネクタ８７０が設けられ、また、主制御基板５００の中央近傍には比率表示部８６０が設けられている。比率表示部８６０は、十進のアラビア数字を表すことができる７つのセグメントと、その右下に位置するドットセグメント（ＤＰ）とからなる７セグメントを４つ並置して構成される。そして、主制御基板５００をスロットマシン４００に組み込む際には、図１０３（ｂ）のように、主制御基板５００を基板ケース８７２に収容し、基板ケース８７２の前面部位８７２ａに主制御基板５００の背面からビス８７４で固定する。基板ケース８７２の前面部位８７２ａにおける、比率表示部８６０に対応する位置には、比率表示部８６０を視認可能な透過窓８７２ｂが設けられている。したがって、管理者は、図７４に示したように、前面上扉４０４を開放した状態で、当該透過窓８７２ｂを通じ、比率表示部８６０の表示内容を視認することができる。なお、かかる透過窓８７２ｂの代わりに、基板ケース８７２全体を透過または半透過な材質で形成してもよい。
ここでは、比率表示部８６０を構成する４つの７セグメントのみで、有利区間比率、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率といった５つの遊技情報を表示するため、各比率に識別子を対応付け、比率表示部８６０には、その識別子と各比率とを順次表示することとする。なお、各比率は、０～９９の範囲で示される。したがって、４つの７セグメントのうち、左側に位置する２つの７セグメントで識別子を示し、右側に位置する２つの７セグメントで比率を示す。
図１０４は、比率表示部８６０の表示態様を説明するための説明図である。電源スイッチ４４４をＯＮすると、図１０４（ａ）のように、比率表示手段は、有利区間比率に対応する識別子である「７Ｕ」と、その比率である、例えば「７０」％とを一度に表示する（所謂７Ｕタイプ）。また、スロットマシン１００によっては、有利区間比率の代わりに指示込役物比率を表示することもできる。この場合、比率表示手段は、指示込役物比率に対応する識別子である「７Ｐ」と、その比率である、例えば「７０」％とを一度に表示する（所謂７Ｐタイプ）。ここで、７Ｕタイプでは、設定差のある当選種別を参照して有利区間に移行させる抽選を行うことは可能であるが、設定値を直接参照して有利区間に移行させる抽選を行うことはできない。一方、７Ｐタイプでは、設定差のある当選種別、および、設定値のいずれも参照して有利区間に移行させる抽選を行うことが可能である。なお、比率表示手段は、比率表示部８６０の２つめの７セグメントのドットセグメントを点灯することで識別子と比率とを区切っている。
この状態で、所定時間（例えば５．０ｓｅｃ）が経過すると、図１０４（ｂ）ように、比率表示手段は、６０００遊技の連続役物比率に対応する識別子である「６Ｙ」と、その比率である「６０」％とを一度に表示する。そして、所定時間が経過する度に、図１０４（ｃ）のような、６０００遊技の役物比率に対応する識別子である「７Ｙ」と、その比率である「７０」％との組み合わせ、図１０４（ｄ）のような、総累計の連続役物比率に対応する識別子である「６Ａ」と、その比率である「６０」％との組み合わせ、図１０４（ｅ）のような、総累計の役物比率に対応する識別子である「７Ａ」と、その比率である「７０」％との組み合わせ、図１０４（ｆ）のような、役物等状態比率に対応する識別子である「５Ｈ」と、その比率である「５０」％との組み合わせが順次表示される。また、図１０４（ｆ）のように、役物等状態比率に対応する識別子である「５Ｈ」と、その比率である「５０」％との組み合わせが表示されている状態で、さらに所定時間が経過すると、図１０４（ａ）に示した、有利区間比率に対応する識別子である「７Ｕ」と、その比率である「７０」％とが再度表示され、以後、所定時間が経過する度に、有利区間比率（指示込役物比率）、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率の順で表示が切り換わる。
なお、ここでは、４つの７セグメントで識別子と比率を同時に示す例を挙げて説明したが、２つの７セグメントのみを用い、識別子と比率とを切り換えて表示することもできる。この場合、比率表示手段は、比率表示部８６０において、所定時間が経過する度に、例えば、「７Ｕ」→「７０」→「６Ｙ」→「６０」→「７Ｙ」→「７０」→「６Ａ」→「６０」→「７Ａ」→「７０」→「５Ｈ」→「５０」といった順に表示を切り替える。
なお、比率表示手段は、主制御基板５００の比率表示部８６０に代えて、４つの７セグメントに対応する既存の表示部（メインクレジット表示部４３０およびメイン払出表示部４３２）に識別子と比率とを切り換えて表示することもできる。この場合、１遊技の結果が報知された後、次の遊技の開始までに、前面上扉４０４を開放し、その状態で、既存のスイッチ、例えば、設定値を設定または変更する操作を実行するスイッチを操作することで、有利区間比率に対応する識別子と、その比率が表示され、以後、所定時間が経過する度に、有利区間比率（指示込役物比率）→６０００遊技の連続役物比率→６０００遊技の役物比率→総累計の連続役物比率→総累計の役物比率→指示込役物比率の順で表示が繰り返し切り換わることとなる。なお、比率表示手段が既存の表示部に、有利区間比率（指示込役物比率）、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率を表示している間であっても、メダルの投入等、スロットマシン４００の状態に変化があった場合には、その表示を削除する。
管理者は、このような比率表示部８６０または既存の表示部を通じて、有利区間比率、指示込役物比率、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率といった遊技情報を視認することができる。そして、遊技情報が適切な範囲に収まっているか否かを判定し、スロットマシン４００が適正に動作しているかを判断することが可能となる。
かかる適切な範囲は、例えば、有利区間比率<７０％、、指示込役物比率<７０％、６０００遊技の連続役物比率<６０％、６０００遊技の役物比率<７０％、総累計の連続役物比率<６０％、総累計の役物比率<７０％、役物等状態比率<５０％と設定している。かかる適切な範囲を逸脱している場合、比率表示手段は、その対象となる比率に関し、比率表示部８６０の各セグメントを例えば０．６ｓｅｃ周期で点滅させるとしてもよい。かかる点滅表示により、管理者は、適切な範囲を逸脱している識別子およびその比率を迅速に把握することが可能となる。
ところで、上述したように、比率導出手段は、滞在遊技数を総遊技数で除算して有利区間比率を導出し、総累計の指示込役物払出数を総累計の総払出数で除算して総累計の指示込役物払出数を導出し、総累計の連続役物払出数を総累計の総払出数で除算して総累計の連続役物払出数を導出し、総累計の役物払出数を総累計の総払出数で除算して総累計の役物払出数を導出し、作動遊技数を総遊技数で除算して役物等状態比率を導出している。しかし、主制御基板５００におけるメインＣＰＵ５００ａは処理能力が低く、かかるメインＣＰＵ５００ａで利用可能な乗算命令や除算命令は、被乗数、乗数、被除数、および、除数となる数値の範囲が制限されている。例えば、メインＣＰＵ５００ａでの演算命令として予め準備されている、除算を実行するＤＩＶ命令には、被除数および除数のいずれも数値範囲が２バイトに制限される場合があり、つまり、０～６５５３５までの範囲までしか取り扱うことができない場合がある。そうすると、総遊技数が、例えば１７５０００遊技以上となる場合、数値範囲を超えてしまい、単純に２バイトのＤＩＶ命令を利用することができない。この場合、人が筆算で除算を行うのと同様、加算および減算を繰り返すプログラムを別途準備しなければならず、処理負荷の増大を招くこととなる。そこで、本実施形態では、処理負荷の増大を抑えつつ、遊技情報を適切に得ることを目的とする。
なお、上記では、スロットマシン４００において、例えば、有利区間比率、指示込役物比率、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率といった遊技情報を比率表示部８６０に表示する例を挙げて説明した。パチンコ機においては、例えば、所定の基準集計期間における、賞球数（低確時かつ時短無し時の払出個数である低確払出個数）を、アウト数（低確時かつ時短無し時のアウト個数である低確アウト個数）で除算し、％で示したベース値を性能表示モニタ（比率表示部８６０）に表示するとしてもよい。なお、パチンコ機におけるベース値では、スロットマシン４００のように、小数点以下を切り捨てしないで、四捨五入する。
（各比率の導出処理）
ここでは、各比率（有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率）を導出する処理例を複数挙げて説明するが、まず、その複数の処理に共通する部分を詳述する。本実施形態では、有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率として、最終的に％に換算された値を求めることとなる。これは、除算した結果に対し、小数点以下２桁のみが必要であることを示す。また、スロットマシン４００では、％に換算した場合の小数点以下の値は切り捨てとしている。これは、除算した結果に対し、小数点以下２桁のみを導出できれば、小数点以下３桁以降の演算を要さないことを意味する。したがって、本実施形態では、除算の結果を２桁繰上すべく、所定の乗数（ここでは１００）を乗じる。なお、ここでは、小数点２桁のみが必要なので乗数として「１００」を乗じる例を挙げたが、小数点３桁が必要な場合は乗数として「１０００」を乗じる等、必要な桁数に応じて乗数を変更することができる。
また、ここでは、導出処理の対象として「役物比率」を挙げて説明するが、有利区間比率、指示込役物比率、連続役物比率、役物等状態比率にも同様の処理が適用できるのは言うまでもない。役物比率は、上述したように、役物払出数を総払出数で除算し、％換算して導出される。かかる「％換算する」点が乗数「１００」を乗じることに相当する。したがって、役物比率＝役物払出数÷総払出数×１００といった式で表すことができる。しかし、役物払出数≦総払出数となるので、役物払出数＝総払出数ではない限り、この式の順では役物払出数÷総払出数の時点で必ず小数点以下の値となってしまい、例えば、メインＣＰＵ５００ａでは演算不能となる。
そこで、演算順を変更し、役物比率＝役物払出数×１００÷総払出数といった順、すなわち、まず、役物払出数に乗数（１００）を乗じ、その後、乗数を乗じた結果（被除数）を総払出数で除算する順で演算を行う。こうすることで、小数点以下の演算を行うこと無く、整数のみで演算結果を完結することが可能となり、結果的に、小数点以下の切り捨てが簡易に実現される。
図１０５は、役物比率の演算例を示すフローチャートである。図１０５の例では、仮に、役物払出数が「７１２３」、総払出数が「１００００」であるとして役物比率を導出する。ここでは、例えば、除算を減算に置き換えることで、数値範囲（０～６５５３５）を超えた数の除算を実現している。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
まず、比率導出手段は、役物払出数が総払出数より大きいか否か判定する（Ｓ１）。その結果、役物払出数が総払出数より大きいと判定されれば（Ｓ１におけるＹＥＳ）、役物払出数または総払出数が適正な数値ではないとして、役物比率が異常であるという結果を導出し、当該演算処理を終了する（Ｓ２）。役物払出数が総払出数以下であると判定されれば（Ｓ１におけるＮＯ）、比率導出手段は、総払出数が０であるか否か判定する（Ｓ３）。その結果、総払出数が０、すなわち、まだメダルの払い出しが行われていない状態であれば（Ｓ３におけるＹＥＳ）、役物比率が０％であると決定して当該演算処理を終了する（Ｓ４）。総払出数が０ではないと判定されれば（Ｓ３におけるＮＯ）、比率導出手段は、役物払出数と総払出数とが等しいか否か判定する（Ｓ５）。その結果、役物払出数と総払出数とが等しいと判定されれば（Ｓ５におけるＹＥＳ）、役物比率が９９％であると決定して当該演算処理を終了する（Ｓ６）。このように、本実施形態では、役物払出数と総払出数とが等しい場合、役物比率として本来１００％と示すところ、９９％と表している。こうすることで、役物比率を全て２桁で表すことが可能となる。
役物払出数と総払出数とが等しくないと判定されれば（Ｓ５におけるＮＯ）、比率導出手段は、役物払出数「７１２３」に乗数「１００」を乗じ（＝「７１２３００」）、被除数（変数）として保持する（Ｓ７）。続いて、比率導出手段は、被除数「７１２３００」を除数である総払出数「１００００」で除算して商（＝「７１」）を求める（Ｓ８）。かかる商「７１」が役物比率となる。これは、役物払出数「７１２３」を総払出数「１００００」で除算した結果を％換算した７１．２３％の整数部分に相当するので、かかる演算が正しいことが理解できる。
このような役物比率の演算例により、加算、減算、乗算といった簡易な演算のみで、また、整数のみにより、除算を実現することが可能となる。
なお、上記では、役物比率の小数点以下を切り捨てることを前提としたが、かかる場合に限らず、役物比率の小数点以下を四捨五入する場合、負となる最終的な被除数の値（ここでは「－７７００」）の絶対値が、除数（総払出数、ここでは「１００００」）の１／２より大きければ切り捨て、１／２以下であれば切り上げるとすることで実現できる。
ここでは、さらに、役物比率を算出する際の２段階の演算手順、すなわち、役物払出数×乗数の演算（図１０５のＳ７）と、乗算結果÷総払出数（図１０５のＳ８）とに分けて、有効な演算手順を模索する。具体的に、まず、役物払出数×乗数を実行する複数の演算手順の有効性を検討し、次に、乗算結果÷総払出数を実行する複数の演算手順の有効性を検討する。
（役物払出数×乗数）
役物払出数を数値として表す場合、その数値範囲から、最大値は３バイトとなり、メモリ容量として３バイト（２４ビット）を要す。また、乗数は、ここでは１００なので、１バイト（８ビット）で表すことができる。そうすると、役物払出数×乗数の演算は、２４ビット×８ビットの演算となる。ここで、メインＣＰＵ５００ａは、８ビット×８ビットの乗算で１６ビットの演算結果を得られる８ビットＭＵＬ命令を用いて２４ビット×８ビットの演算を実行することができる。
また、メインＣＰＵ５００ａには、上述したように、内蔵デバイスとしてメインＣＰＵ５００ａと独立かつ並行して演算を実行可能な乗算器および除算器が内蔵されている。ここで、乗算器は、コマンドの処理と並行して、例えば１６ビット×１６ビットの乗算を行うものであり、内蔵レジスタの指定のアドレス（被乗数設定レジスタ）に被乗数を書き込み、他の指定のアドレス（乗数設定レジスタ）に乗数を書き込むと、乗算器内で乗算が実行され、所定の時間後、異なる指定のアドレス（乗算結果レジスタ）に、例えば３２ビットの乗算結果が設定される機能部である。また、除算器は、コマンドの処理と並行して、例えば３２ビット÷３２ビットの除算を行うものであり、内蔵レジスタの指定のアドレス（被除数設定レジスタ）に被除数を書き込み、他の指定のアドレス（除数設定レジスタ）に除数を書き込むと、除算器内で除算が実行され、所定の時間後、異なる指定のアドレス（除算結果レジスタ）に、例えば３２ビットの除算結果が設定される機能部である。したがって、メインＣＰＵ５００ａでは、上記の８ビットＭＵＬ命令に加え、１６ビット×１６ビットの乗算器（以下、単に１６ビット乗算器という）を採用することができる。
ここでは、８ビットＭＵＬ命令のみを用いた第１の演算例と、１６ビット乗算器を用いた第２の演算例を挙げ、その有効性を比較する。
（役物払出数×乗数を実行する第１の演算例）
図１０６は、８ビットＭＵＬ命令のみを用いた第１の演算例を説明するための説明図である。８ビットＭＵＬ命令のみを用いた第１の演算例では、被乗数（３バイト）×乗数（１バイト）の演算をするため、図１０６に示すように、被乗数をＢＣＤレジスタ（ＢＣレジスタ、および、Ｄレジスタ）に格納し、８ビットＭＵＬ命令を用い、１バイト単位に分離されたＤレジスタの値、Ｃレジスタの値、Ｂレジスタの値それぞれと乗数（１００）とを、その順に乗算する。そして、乗算した結果である、Ｄレジスタの値×１００、Ｃレジスタの値×１００、Ｂレジスタの値×１００それぞれを加算（積算）することで、ＢＣＤレジスタの値×１００の演算結果（４バイト）を得ることができる。
図１０７は、第１の演算例を実現するための具体的な処理を示したフローチャートであり、図１０８は、第１の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１０７の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。
図１０７に示すように、まず、累計役物カウンタの値をＢＣＤレジスタに読み出す（Ｓ１）。具体的に、図１０８の２行目のコマンド「ＬＤ Ａ，（＿ＥＸ＿ＹＡＫＲ）」によって、アドレス「＿ＥＸ＿ＹＡＫＲ」に格納されている１バイト値がＡレジスタに読み出され、３行目のコマンド「ＬＤ Ｄ，Ａ」によって、Ａレジスタの値がＤレジスタに複製され、４行目のコマンド「ＬＤ ＢＣ，（＿ＥＸ＿ＹＡＫＲ＋１）」によって、アドレス「＿ＥＸ＿ＹＡＫＲ＋１」に格納されている２バイト値がＢＣレジスタに読み出される。
次に、図１０７に示すように、ＢＣＤレジスタに格納された累計役物カウンタの値が０であるか否か判定され（Ｓ２）、０であれば（Ｓ２におけるＹＥＳ）、乗数を乗じても結果が変わらないので（０なので）、当該第１の演算例を終了する。具体的に、図１０８の５行目のコマンド「ＯＲ Ａ，Ｂ」によって、Ｄレジスタの値と等しいＡレジスタの値とＢレジスタの値との論理和を演算し、図１０８の６行目のコマンド「ＯＲ Ａ，Ｃ」によって、５行目の演算結果であるＡレジスタの値とＣレジスタの値との論理和を演算し、７行目のコマンド「ＪＲ Ｚ，Ｅ＿ＰＹＳＡＶ２８」によって、ＢＣＤレジスタの論理和が０であれば、他の処理を示す指標「Ｅ＿ＰＹＳＡＶ２８」（図示せず）に移動する。なお、コマンド「ＪＲ Ｚ，Ｅ＿ＰＹＳＡＶ２８」等、Ｆレジスタの内容によって処理が異なる場合、サイクル数も異なることとなる。例えば、コマンド「ＪＲ Ｚ，Ｅ＿ＰＹＳＡＶ２８」は、移動を伴う場合、図１０８のサイクル数のスラッシュより左に示すように３サイクルとなり、移動を伴わない場合、サイクル数のスラッシュより右に示すように２サイクルとなる。以下のコマンドについても、Ｆレジスタの内容によって処理が異なる場合は同様の表示をしている。
続いて、図１０７に示すように、被乗数の最下位バイトであるＤレジスタの値と乗数（１００）とを乗じ（Ｓ３）、その演算結果をＤＥレジスタに設定する（Ｓ４）。具体的に、図１０８の８行目のコマンド「ＬＤ Ａ，Ｄ」によって、Ｄレジスタの値をＡレジスタに複製し、９行目のコマンド「ＭＵＬ ＨＬ，Ａ，１００」によって、Ａレジスタの値と１００とを乗じた結果をＨＬレジスタに保持し、１０行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって、ＨＬレジスタの値をＤＥレジスタに設定する。
次に、図１０７に示すように、被乗数の中位バイトであるＣレジスタの値と乗数（１００）とを乗じ（Ｓ５）、その演算結果にＤレジスタの値を加算した結果をＤレジスタに戻し（Ｓ６）、メインＲＡＭ５００ｃに設定する（Ｓ７）。具体的に、図１０８の１１行目のコマンド「ＬＤ Ａ，Ｃ」によって、Ｃレジスタの値をＡレジスタに複製し、１２行目のコマンド「ＭＵＬ ＨＬ，Ａ，１００」によって、Ａレジスタの値と１００とを乗じた結果をＨＬレジスタに保持し、１３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ｄ」によって、乗算結果のＨＬレジスタに、１０行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって設定されたＤＥレジスタのうちの上位１バイト（Ｄレジスタの値）のみを加算し、１４行目のコマンド「ＬＤ Ｄ，Ｌ」によって、加算結果のうち下位１バイトをＤレジスタに戻し、１５行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって、乗算結果の下位２バイトに相当するＤＥレジスタの値をＨＬレジスタに移動し、１６行目のコマンド「ＬＤ （＿ＥＸ＿ＷＲＫ２），ＨＬ」によって、ＨＬレジスタの２バイト値をアドレス「＿ＥＸ＿ＷＲＫ２」に格納する。
続いて、図１０７に示すように、被乗数の最上位バイトであるＢレジスタの値と乗数（１００）とを乗じ（Ｓ８）、その演算結果に、ステップＳ６の演算結果のうち上位１バイト（Ｈレジスタの値）とを加算し（Ｓ９）、メインＲＡＭ５００ｃに設定する（Ｓ１０）。具体的に、図１０８の１７行目のコマンド「ＬＤ Ａ，Ｂ」によって、Ｂレジスタの値をＡレジスタに複製し、１８行目のコマンド「ＭＵＬ ＨＬ，Ａ，１００」によって、Ａレジスタの値と１００とを乗じた結果をＨＬレジスタに保持し、１９行目のコマンド「ＡＤＤＷＢ ＨＬ，Ｄ」によって、乗算結果のＨＬレジスタに、１５行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって設定されたＤＥレジスタ（１３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ｄ」の演算結果）のうちの上位１バイト（Ｄレジスタの値）のみを加算し、２０行目のコマンド「ＬＤ （＿ＥＸ＿ＷＲＫ２＋２），ＨＬ」によって、ＨＬレジスタの２バイト値をアドレス「＿ＥＸ＿ＷＲＫ２＋２」に格納する。こうして、アドレス「＿ＥＸ＿ＷＲＫ２」に、４バイトのＢＣＤレジスタの値×１００の演算結果を得ることができる。
ここで、当該コマンド例では、図１０８に示すように、コマンドサイズの合計は３８バイトとなり、サイクル数の単純合計（移動命令を考慮することなく単純にサイクル数を合計したもの）は４９／４８サイクルとなる。
（役物払出数×乗数を実行する第２の演算例）
図１０９は、１６ビット乗算器を用いた第２の演算例を説明するための説明図である。１６ビット乗算器を用いた第２の演算では、被乗数（３バイト）×乗数（１バイト）の演算をするため、図１０９に示すように、被乗数をＢＣＤレジスタ（ＢＣレジスタおよびＤレジスタ）に格納し、ＢＣレジスタの値（２バイト値）と乗数（１００）とを１６ビット乗算器を用いて乗算するとともに、Ｄレジスタの値それぞれと乗数（１００）とを８ビットＭＵＬ命令を用いて乗算する。そして、乗算した結果、ＢＣレジスタの値×１００、Ｄレジスタの値×１００を加算することで、４バイトのＢＣＤレジスタの値×１００の演算結果を得ることができる。
図１１０は、第２の演算例を実現するための具体的な処理を示したフローチャートであり、図１１１は、第２の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１１０の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。
図１１０に示すように、まず、累計役物カウンタの値をＢＣＤレジスタに読み出す（Ｓ１）。具体的に、図１１１の２行目のコマンド「ＬＤ Ａ，（＿ＥＸ＿ＹＡＫＲ）」によって、アドレス「＿ＥＸ＿ＹＡＫＲ」に格納されている１バイト値がＡレジスタに読み出され、３行目のコマンド「ＬＤ Ｄ，Ａ」によって、Ａレジスタの値がＤレジスタに複製され、４行目のコマンド「ＬＤ ＢＣ，（＿ＥＸ＿ＹＡＫＲ＋１）」によって、アドレス「＿ＥＸ＿ＹＡＫＲ＋１」に格納されている２バイト値がＢＣレジスタに読み出される。
次に、図１１０に示すように、ＢＣＤレジスタに格納された累計役物カウンタの値が０であるか否か判定され（Ｓ２）、０であれば（Ｓ２におけるＹＥＳ）、乗数を乗じても結果が変わらないので（０なので）、当該第２の演算例を終了する。具体的に、図１１１の５行目のコマンド「ＯＲ Ａ，Ｂ」によって、Ｄレジスタの値と等しいＡレジスタの値とＢレジスタの値との論理和を演算し、図１１１の６行目のコマンド「ＯＲ Ａ，Ｃ」によって、５行目の演算結果であるＡレジスタの値とＣレジスタの値との論理和を演算し、７行目のコマンド「ＪＲ Ｚ，Ｅ＿ＰＹＳＡＶ２８」によって、ＢＣＤレジスタの論理和が０であれば、他の処理を示す指標「Ｅ＿ＰＹＳＡＶ２８」（図示せず）に移動する。
続いて、図１１０に示すように、被乗数の上位２バイトを被乗数設定レジスタに設定し（Ｓ３）、乗数（１００）を乗数設定レジスタに設定して、乗算を実行する（Ｓ４）。具体的に、図１１１の８行目のコマンド「ＬＤ （＠ＭＵＬＡ１６＿），ＢＣ」によって、ＢＣレジスタの値を被乗数設定レジスタ「＠ＭＵＬＡ１６＿」に設定し、９行目のコマンド「ＬＤ Ａ，１００」によって、Ａレジスタに乗数「１００」を設定し、１０行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＭＵＬＢ１６＿），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＢ１６＿」を下位１バイトとし、そのアドレスで示される乗数設定レジスタにＡレジスタの値を出力する。なお、乗数設定レジスタ「＠ＭＵＬＢ１６＿」の上位１バイトにはデフォルト値として「００Ｈ」が設定されている。こうして、１６ビット乗算器を動作させ、乗算結果レジスタに乗算結果が格納される。
次に、図１１０に示すように、乗数の最下位バイトであるＤレジスタの値と乗数（１００）とを乗じる（Ｓ５）。具体的に、図１１１の１１行目のコマンド「ＬＤ Ａ，Ｄ」によって、Ｄレジスタの値をＡレジスタに複製し、１２行目のコマンド「ＭＵＬ ＨＬ，Ａ，１００」によって、Ａレジスタの値と１００とを乗じた結果をＨＬレジスタに保持する。
続いて、図１１０に示すように、乗算結果レジスタに格納された乗算結果の下位３バイトをＤＥＡレジスタに読み出し（Ｓ６）、Ａレジスタの値と、ステップＳ５の乗算結果のうち上位１バイト（Ｈレジスタの値）とを加算し（Ｓ７）、メインＲＡＭ５００ｃに設定する（Ｓ８）。具体的に、図１１１の１３行目のコマンド「ＩＮ Ａ，（ＬＯＷ ＠ＭＵＬ３２＿＿＋０」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＢ３２＿＿＋０」を下位１バイトとし、そのアドレスで示される乗算結果レジスタの値をＡレジスタに読み出し、１４行目のコマンド「ＬＤ ＥＤ，（ＬＯＷ ＠ＭＵＬ３２＿＿＋１」によって、乗算結果レジスタの最下位から２バイト目と３バイト目をＤＥレジスタに読み出し、１５行目のコマンド「ＡＤＤ Ａ，Ｈ」によって、Ａレジスタの値に、１２行目のコマンド「ＭＵＬ ＨＬ，Ａ，１００」によって設定された乗算結果の上位１バイト（Ｈレジスタの値）を加算し、１６行目のコマンド「ＬＤ Ｈ，Ａ」によって、加算結果（Ａレジスタの値）をＨレジスタに戻し、１７行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＡ３２＿＋０），ＨＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＡ３２＿」を下位１バイトとし、そのアドレスで示される被除数設定レジスタ「＠ＤＩＶＡ３２＿」にＨＬレジスタの値を出力する。
次に、図１１０に示すように、ステップＳ６で設定したＤＥレジスタの値をＨＬレジスタに複製し（Ｓ９）、ステップＳ７の加算において値が繰り上げされたか否か判定され（Ｓ１０）、繰り上げされていれば（Ｓ１０におけるＹＥＳ）、ＨＬレジスタに繰り上げ分を加算し（Ｓ１１）、メインＲＡＭ５００ｃに設定する（Ｓ１２）。具体的に、図１１１の１８行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって、ＤＥレジスタの値をＨＬレジスタに設定し、１９行目のコマンド「ＪＲ ＮＣ，Ｅ＿ＰＹＳＡＶＸ１」によって、１５行目のコマンド「ＡＤＤ Ａ，Ｈ」によりキャリーフラグが立っているか否か判断され、キャリーフラグが立っていなかったら、２１行目の指標「Ｅ＿ＰＹＳＡＶＸ１」に移動し、キャリーフラグが立っていれば、２０行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値が１だけインクリメントされ、２２行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＡ３２＿＋２），ＨＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＡ３２＿＋２」を下位１バイトとし、そのアドレスで示される除数設定レジスタにＨＬレジスタの値を出力する。
ここで、当該コマンド例では、図１１１に示すように、コマンドサイズの合計は４３バイトとなり、サイクル数の単純合計は５９／５７サイクルとなる。
以上説明したように、役物払出数×乗数を実行する第１の演算例と、役物払出数×乗数を実行する第２の演算例とを比較すると、コマンドサイズの合計およびサイクル数の単純合計のいずれも第１の演算例の方が小さくなる。したがって、スロットマシン４００で役物払出数×乗数を実行する場合、図１０６～図１０８を用いて説明したように、８ビットＭＵＬ命令のみによって実行する方が好ましい。
なお、上述した第１の演算例では、図１０８の１６行目および２０行目のコマンドとしてコマンド「ＬＤ」を用いたが、それ以後の処理態様に応じ、図１１２のように、これに代えて、１６行目および２０行目のコマンドとしてコマンド「ＯＵＴ」を用いてもよい。図１１２の場合でも、図１０８同様、コマンドサイズの合計は３８バイトとなり、サイクル数の単純合計は４９／４８サイクルとなる。
（乗算結果÷総払出数）
次に、役物比率を算出する際の複数段階の演算手順のうち、（役物払出数×乗数の）乗算結果÷総払出数について有効性を検討する。上述したように、役物払出数（３バイト）×乗数（１バイト）の乗算結果は、最大４バイトとなるため、メモリの容量として４バイト以上を要する。したがって、ここでは、乗算結果を４バイト（３２ビット）で表す。また、総払出数も、最大値が３バイトとなるため、メモリ容量として３バイト以上を要する。したがって、総払出数も４バイトで表す。そうすると、乗算結果÷総払出数の演算は３２ビット÷３２ビットの演算となる。メインＣＰＵ５００ａは、乗算結果から総払出数を繰り返し減算し、その減算回数で３２ビット÷３２ビットの演算を実現することができる。
しかし、単純に、乗算結果から総払出数を繰り返し減算していく方法では、役物比率に相当する回数分、繰り返し乗算結果から総払出数を減算しなければならない。そうすると、減算処理が最大で１００回実行されることになる。そこで、除数である総払出数を整数倍して減算することで減算処理の回数を削減することが考えられる。例えば、役物払出数が「７１２３」、総払出数が「１００００」であった場合に、被除数である乗算結果「７１２３００」から総払出数「１００００」を単純に減算せず、総払出数「１００００」に整数「１０」を乗じた「１０００００」を減算することで、役物比率の２桁目（１０の桁）に相当する「７」を導出することができる。また、更新された（減算された）乗算結果から元の総払出数「１００００」を減算することで、役物比率の１桁目（１の桁）に相当する「１」を導出することができる。このように、総払出数（除数）を整数倍することで、ここでは、減算処理を多くとも２０回に削減することが可能となる。
ただし、メインＣＰＵ５００ａでは、２進数で演算が行われるので、ここでは、１０進数の桁上がりに相当する数「１０」の代わりに、２進数の桁上がりに対応する数「２」を用いる。したがって、ここでは、乗算結果「７１２３００」から、総払出数「１００００」に、２の累乗数である所定の整数「６４（２の６乗）」を乗じた数を減算し、以降、整数を「３２（２の５乗）」→「１６（２の４乗）」→「８（２の３乗）」→「４（２の２乗）」→「２（２の１乗）」→「１（２の０乗）」の順に変更して総払出数を乗じ、乗算結果から減算する。ここで、総払出数に乗じる整数を、２の累乗数である６４から開始しているのは、役物比率が０～９９の範囲に収まるため、「１２８（２の７乗）」以上の数値を減算する必要がないからである。
また、上述したように、メインＣＰＵ５００ａには、例えば、３２ビット÷３２ビットの除算器（以下、単に３２ビット除算器という）が内蔵されている。したがって、メインＣＰＵ５００ａでは、上記の乗算結果から、総払出数に２の累乗数を乗じた数を繰り返し減算する演算（以下、単に２の累乗数を乗じた数の繰り返し減算という）の代わりに、３２ビット除算器を採用することができる。
ここでは、２の累乗数を乗じた数の繰り返し減算を用いた第３の演算例と、３２ビット除算器を用いた第４の演算例を挙げ、その有効性を比較する。
（乗算結果÷総払出数を実行する第３の演算例）
図１１３は、２の累乗数を乗じた数の繰り返し減算を用いた第３の演算例を説明するための説明図である。２の累乗数を乗じた数の繰り返し減算を用いた第３の演算例では、乗算結果である被乗数（４バイト）÷総払出数である除数（４バイト）の演算例を示す。ここで、被除数は「７１２３００」、除数は本来の除数「１００００」に６４を乗じた「６４×１００００」と仮定する。
図１１３に示すように、１回目の判定において、被除数≧除数と判定されれば、被乗数から除数を減算できるので、比率導出手段は、被除数「７１２３００」から除数「６４×１００００」を減算して被除数を「７２３００」に更新するとともに、商「０」に「６４」を加算して商を「６４（２進数で表すと１００００００Ｂ）」に更新する。２回目～４回目の判定では、被除数<除数なので、除数の減算を行わない。５回目の判定において、被除数≧除数と判定されれば、比率導出手段は、被除数「７２３００」から除数「４×１００００」を減算して被除数を「３２３００」に更新するとともに、商「６４」に「４」を加えて商を「６８（２進数で表すと１０００１００Ｂ）」に更新する。同様に、６回目の判定において、被除数≧除数と判定されれば、比率導出手段は、被除数「３２３００」から除数「２×１００００」を減算して被除数を「１２３００」に更新するとともに、商「６８」に「２」を加えて商を「７０（２進数で表すと１０００１１０Ｂ）」に更新する。７回目の判定において、被除数≧除数と判定されれば、比率導出手段は、被除数「１２３００」から除数「１×１００００」を減算して被除数を「２３００」に更新するとともに、商「７０」に「１」を加えて商を「７１（２進数で表すと１０００１１１Ｂ）」に更新する。
整数＝「６４」から、減算ステップおよび加算ステップを７回繰り返すと、整数は小数点以下が切り捨てられて０（<１）となるので、演算処理が終了し、役物比率は、その時点の商「７１」となる。これは、役物払出数「７１２３」を総払出数「１００００」で除算した結果を％換算した７１．２３％の整数部分に相当するので、かかる演算が正しいことが理解できる。
図１１４は、第３の演算例を実現するための具体的な処理を示したフローチャートであり、図１１５は、第３の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１１４の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。なお、ここでは、４バイトの除数を格納しているアドレス「＿ＥＸ＿ＷＲＫ１」と、４バイトの被除数を格納しているアドレス「＿ＥＸ＿ＷＲＫ２」とが連続して配置されているとする。
図１１４に示すように、まず、商を０に、整数（２の累乗数）を６４に初期化し（Ｓ１）、被除数の上位２バイトと除数の上位２バイトを読み出し（Ｓ２）、被除数の上位２バイトが除数の上位２バイト未満であるか否か判定する（Ｓ３）。そして被除数の上位２バイトが除数の上位２バイト未満であれば（Ｓ３におけるＹＥＳ）、ステップＳ１０に移動する。具体的に、図１１５の１行目のコマンド「ＸＯＲ Ａ，Ａ」によって商を示すＡレジスタに「０」を設定し、２行目のコマンド「ＬＤ Ｃ，６４」によって整数を示すＣレジスタに「６４」を設定し、４行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＷＲＫ２＋２」によって、被除数（役物払出数×乗数の乗算結果）を格納しているアドレス「＿ＥＸ＿ＷＲＫ２」の値に２を加算した値（上位２バイトの値）をＨＬレジスタに読み出し、５行目のコマンド「ＬＤ ＤＥ，（ＨＬ－４）」によって、被除数を格納しているアドレス「＿ＥＸ＿ＷＲＫ２」の４バイト下位に位置するアドレス「＿ＥＸ＿ＷＲＫ１」に格納された除数の上位２バイトをＤＥレジスタに読み出し、６行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＰＹＳＡＶ２７」によって、ＨＬレジスタで示されるアドレスの値（被除数の上位２バイト）と、ＤＥレジスタの値（除数の上位２バイト）とが比較され、キャリーフラグが立っていれば、すなわち、被除数の上位２バイトが除数の上位２バイト未満であれば、２０行目の指標「Ｅ＿ＰＹＳＡＶ２７」に移動する。
次に、図１１４に示すように、被除数の上位２バイトが除数の上位２バイト以上であれば（Ｓ３におけるＮＯ）、後段の計算のため、被除数の下位２バイトと除数の下位２バイトを読み出し（Ｓ４）、被除数の上位２バイトと除数の上位２バイトとが等しくないか否か、すなわち、被除数の上位２バイトが除数の上位２バイトより大きいか否か判定する（Ｓ５）。そして被除数の上位２バイトと除数の上位２バイトとが等しくなければ（Ｓ５におけるＹＥＳ）、ステップＳ８に移動する。具体的に、図１１５の７行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＷＲＫ１」によって、除数を格納しているアドレス「＿ＥＸ＿ＷＲＫ１」の下位２バイトをＨＬレジスタに読み出し、８行目のコマンド「ＬＤ ＤＥ，（ＨＬ＋４）」によって、除数を格納しているアドレス「＿ＥＸ＿ＷＲＫ１」の４バイト上位に位置するアドレス「＿ＥＸ＿ＷＲＫ２」に格納された被除数の下位２バイトをＤＥレジスタに読み出し、９行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＰＹＳＡＶ２６」によって、６行目のコマンドの実行によってゼロフラグが立っていなければ、１２行目の指標「Ｅ＿ＰＹＳＡＶ２６」に移動する。
続いて、図１１４に示すように、ステップＳ４で読み出した被除数の下位２バイトが除数の下位２バイトより大きいか否か判定し（Ｓ６）、被除数の下位２バイトが除数の下位２バイトより大きい場合（Ｓ６におけるＹＥＳ）、ステップＳ８に移動し、除数の下位２バイトが除数の下位２バイト以下の場合（Ｓ６におけるＮＯ）、ステップＳ６において、被除数の下位２バイトと除数の下位２バイトとが等しくないか否か、すなわち、被除数の下位２バイトが除数の下位２バイト未満であるか否か判定する（Ｓ７）。そして被除数の下位２バイトと除数の下位２バイトとが等しくなければ（Ｓ７におけるＹＥＳ）、ステップＳ１０に移動する。具体的に、図１１５の１０行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＰＹＳＡＶ２６」によって、ＨＬレジスタで示されるアドレスの値（除数の下位２バイト）と、ＤＥレジスタの値（被除数の下位２バイト）とが比較され、キャリーフラグが立っていれば、すなわち、被除数の下位２バイトが被除数の下位２バイトより大きいと、１２行目の指標「Ｅ＿ＰＹＳＡＶ２６」に移動し、１１行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＰＹＳＡＶ２７」によって、１０行目のコマンドの実行によってゼロフラグが立っていなければ、２０行目の指標「Ｅ＿ＰＹＳＡＶ２７」に移動する。
次に、図１１４に示すように、被除数が除数以上であれば、商に、現在の整数を加算し（Ｓ８）、被除数から除数を減算して、その減算結果を新たな被除数として更新する（Ｓ９）。具体的に、図１１５の１３行目のコマンド「ＡＤＤ Ａ，Ｃ」によって、商を示すＡレジスタに、整数を示すＣレジスタの値を加算し、１４行目のコマンド「ＳＵＢ ＤＥ，（ＨＬ）」によって、被除数の下位２バイトが格納されたＤＥレジスタの値から、ＨＬレジスタで示されるアドレスに格納された除数の下位２バイトの値を減算してＤＥレジスタを更新し、１５行目のコマンド「ＬＤ （ＨＬ＋４），ＤＥ」によって、ＨＬレジスタで示される除数を格納しているアドレスの４バイト上位に位置する被除数を示すアドレスに、減算結果である更新された被除数の下位２バイトを格納し、１６行目のコマンド「ＬＤ ＤＥ，（ＨＬ＋２）」によって、ＨＬレジスタで示されるアドレスに格納された除数の上位２バイトをＤＥレジスタに読み出し、１７行目のコマンド「ＬＤ ＨＬ，（ＨＬ＋６）」によって、ＨＬレジスタで示される除数を格納しているアドレスの６バイト上位に位置する被除数の上位２バイトをＨＬレジスタに読み出し、１８行目のコマンド「ＳＢＣ ＨＬ，ＤＥ」によって、被除数の上位２バイトが格納されたＨＬレジスタの値から、除数の上位２バイトが格納されたＤＥレジスタの値を減算してＨＬレジスタを更新し、１９行目のコマンド「ＬＤ （＿ＥＸ＿ＷＲＫ２＋２），ＨＬ」によって、アドレス「＿ＥＸ＿ＷＲＫ２」が示す被除数の上位２バイトに、減算結果である更新された被除数の上位２バイトを格納する。
続いて、図１１４に示すように、除数を２で除算（右にビットシフト）し、新たな除数として更新し（Ｓ１０）、整数を２で除算（右にビットシフト）し、新たな整数として更新し（Ｓ１１）、整数が０ではないか否か判定し（Ｓ１２）、０でなければ（Ｓ１２におけるＹＥＳ）、ステップＳ２からの処理を繰り返し、０であれば（Ｓ１２におけるＮＯ）、役物比率をメインＲＡＭ５００ｃに設定し（Ｓ１３）、当該２の累乗数を乗じた数を繰り返し減算する処理を終了する。具体的に、図１１５の２１行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＷＲＫ１＋３」によって、除数の最上位１バイトを示すアドレス「＿ＥＸ＿ＷＲＫ１＋３」をＨＬレジスタに読み出し、２２行目のコマンド「ＳＲＬ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の４バイト目）が右に１だけビットシフトされ、２３行目のコマンド「ＤＥＣ ＨＬ」によって、ＨＬレジスタの値が１だけデクリメントされ、２４行目のコマンド「ＲＲ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の下位から３バイト目）が右に１だけビットシフトされ、２５行目のコマンド「ＤＥＣ ＨＬ」によって、ＨＬレジスタの値が１だけデクリメントされ、２６行目のコマンド「ＲＲ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の下位から２バイト目）が右に１だけビットシフトされ、２７行目のコマンド「ＤＥＣ ＨＬ」によって、ＨＬレジスタの値が１だけデクリメントされ、２８行目のコマンド「ＲＲ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の最下位１バイト）が右に１だけビットシフトされ、２９行目のコマンド「ＳＲＬ Ｃ」によって、整数を示すＣレジスタの値が右に１だけビットシフトされ、３０行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＰＹＳＡＶ２５」によって、２９行目のコマンドの実行によってゼロフラグが立っていなければ、３行目の指標「Ｅ＿ＰＹＳＡＶ２５」に移動し、３２行目の「ＬＤ （＿ＥＸ＿ＤＰＡ７），Ａ」によって、商であるＡレジスタの値をアドレス「＿ＥＸ＿ＤＰＡ７」に格納する。
かかる第３の演算例により、加算、減算、乗算といった簡易な演算のみで、また、整数のみにより、除算を実現することが可能となる。また、ここでは、減算および加算処理を７回繰り返せば足りるので、演算処理を迅速に行うことができる。さらに、役物比率の小数点以下を切り捨てることを前提とすると、誤差が生じないので、役物比率を正確に導出することが可能となる。
ここで、当該コマンド例では、図１１５に示すように、コマンドサイズの合計は５９バイトとなり、サイクル数の単純合計は９５／９０サイクルとなる。また、実際のサイクル数は、以下のようになる。すなわち、当該処理では、指標「Ｅ＿ＰＹＳＡＶ２５」の次のコマンド（４行目）から指標「Ｅ＿ＰＹＳＡＶ２８」の直前のコマンド（３０行目）までを７回ループすることとなる。このとき、７回全てのループにおいて、６行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＰＹＳＡＶ２７」で指標「Ｅ＿ＰＹＳＡＶ２７」に移動した場合、７行目～１９行目のコマンドを実行しないので、サイクル数は最小の３２１（３＋４５（最初の６ループ）×６＋４４（７ループ目）＋４）サイクルとなる。一方、全ループにおいて、６行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＰＹＳＡＶ２７」で指標「Ｅ＿ＰＹＳＡＶ２７」に移動しなかった場合、サイクル数は最大となる。ただし、役物比率は１００％を越えることはなく、９５％および６３％のときの処理負荷が最大になることを勘案すると、サイクル数の最大は５６６（３＋６１（初回ループ）＋８３（残りの６ループ）×６＋４）サイクルとなる。したがって、サイクル数の実質的な合計は、３２１～５６６サイクルの範囲となる。
なお、ここでも、役物比率の小数点以下を切り捨てることを前提としたが、かかる場合に限らず、役物比率の小数点以下を四捨五入する場合、減算および加算処理を８回繰り返し、８回目の判定において、被除数≧除数と判定されれば、商に１を加えるとすることで実現できる。
（乗算結果÷総払出数を実行する第４の演算例）
図１１６は、第４の演算例を実現するための具体的な処理を示したフローチャートであり、図１１７は、第４の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１１６の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。なお、ここでは、図１１２を用いて説明したように、役物払出数×乗数の乗算結果である被除数は、すでに被除数設定レジスタ「ＤＩＶＡ３２」に設定されているとする。
図１１６に示すように、まず、累計役物カウンタの値をレジスタに呼び出し、除数設定レジスタ「ＤＩＶＢ３２」に設定する（Ｓ１）。具体的に、図１１７の１行目のコマンド「ＬＤ ＨＬ，（＿ＥＸ＿ＰＲＺＲ）」によって、累計役物カウンタを示すアドレス「＿ＥＸ＿ＰＲＺＲ」に格納されている値がＨＬレジスタに読み出され、２行目のコマンド「ＬＤ Ａ，（＿ＥＸ＿ＰＲＺＲ＋２）」によって、累計役物カウンタの上位１バイトを示すアドレス「＿ＥＸ＿ＰＲＺＲ＋２」に格納されている値がＡレジスタに読み出され、３行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＢ３２＿＋０），ＨＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＢ３２＿」を下位１バイトとし、そのアドレスに、ＨＬレジスタの値を出力し、４行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＢ３２＿＋２），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＢ３２＿＋２」を下位１バイトとし、そのアドレスに、Ａレジスタの値を出力する。なお、除数設定レジスタ「＠ＤＩＶＢ３２＿」の上位１バイトにはデフォルト値として「００Ｈ」が設定されている。
次に、図１１６に示すように、除算の時間待ちを行い（Ｓ２）、所定時間経過後、演算結果をメインＲＡＭ５００ｃに設定する（Ｓ３）。具体的に、図１１７の５～８行目のコマンド「ＮＯＰ」によって４サイクルの時間を消費させ、９行目のコマンド「ＩＮ Ａ，（ＬＯＷ ＠ＤＩＶ３２＿＿＋０）によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶ３２＿＿＋０」を下位１バイトとし、そのアドレスで示される除算結果レジスタの値をＡレジスタに読み出し、１１行目の「ＬＤ （＿ＥＸ＿ＤＰＡ７），Ａ」によって、商であるＡレジスタの値をアドレス「＿ＥＸ＿ＤＰＡ７」に格納する。
ここで、当該コマンド例では、図１１７に示すように、コマンドサイズの合計は２０バイトとなり、サイクル数の合計は２８サイクルとなる。
以上説明したように、乗算結果÷総払出数を実行する第３の演算例と、乗算結果÷総払出数を実行する第４の演算例とを比較すると、コマンドサイズの合計およびサイクル数の合計のいずれも第４の演算例の方が小さくなる。したがって、スロットマシン４００で乗算結果÷総払出数を実行する場合、図１１６、図１１７を用いて説明したように、３２ビット除算器を用いて実行する方が好ましい。
以上、第１の演算例～第４の演算例を挙げて、スロットマシン４００における役物比率の演算態様を説明した。以下、パチンコ機におけるベース値について説明する。なお、スロットマシン４００における有利区間比率、指示込役物比率、連続役物比率、役物比率、役物等状態比率については、全て小数点以下を切り捨てるとしているが、パチンコ機におけるベース値（賞球数／アウト数）は小数点以下を四捨五入する。そこで、パチンコ機においては、賞球数の乗数として「１００」ではなく「２００」を採用し、小数点以下が０．５以上であるか否かを整数（最下位ビット）に置き換えて判断する。したがって、ベース値は、賞球数に乗数（２００）を乗じ、その後、乗数を乗じた結果（被除数）をアウト数で除算し、最下位ビット（ＭＬＢ）に応じて切り上げまたは切り捨てを判断する。
ここでは、８ビットＭＵＬ命令および２の累乗数を乗じた数の繰り返し減算を用いた第５の演算例と、１６ビット乗算器および３２ビット除算器を用いた第６の演算例を挙げ、その有効性を比較する。
（賞球数×乗数÷アウト数を実行する第５の演算例）
図１１８は、８ビットＭＵＬ命令および２の累乗数を乗じた数の繰り返し減算を用いた第５の演算例を実現するための具体的な処理を示したフローチャートであり、図１１９は、第５の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１１８の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。なお、ここでは、３バイトの被除数（賞球数に乗数を乗じた演算結果）を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ１」と、３バイトの除数（アウト数）を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ２」とが連続して配置されているとする。
図１１８に示すように、まず、通常賞球カウンタの値をＢＣレジスタに読み出し（Ｓ１）、通常アウトカウンタの値をＨＬレジスタに読み出し（Ｓ２）、ＨＬレジスタが０であるか否か判定され（Ｓ３）、０であれば（Ｓ３におけるＹＥＳ）、ステップＳ２３に移行する。具体的に、図１１９の２行目のコマンド「ＸＯＲ Ａ，Ａ」によって、後程、除数の計算に用いられるＡレジスタの値を初期化し、３行目の「ＬＤ ＢＣ，（Ｒ＿ＥＲＷ＿ＴＪＳ）」によって、アドレス「Ｒ＿ＥＲＷ＿ＴＪＳ」で示される通常賞球カウンタの値（賞球数）がＢＣレジスタに読み出され、４行目のコマンド「ＬＤ ＨＬ，（Ｒ＿ＥＲＷ＿ＴＪＯ」によって、アドレス「Ｒ＿ＥＲＷ＿ＴＪＯ」で示される通常アウトカウンタの値（アウト数）がＨＬレジスタに読み出され、５行目のコマンド「ＪＲ ＴＺ，Ｅ＿ＳＨＹＭＴ＿６０」によって、ＨＬレジスタの値が０であれば、４９行目の指標「Ｅ＿ＳＨＹＭＴ＿６０」に移動する。
次に、図１１８に示すように、アウト数に整数（２の累乗数、ここでは１２８）を乗じ（Ｓ４）、その演算結果を除数バッファとしてメインＲＡＭ５００ｃに格納する（Ｓ５）。具体的に、図１１９の６行目のコマンド「ＳＲＬ Ｈ」によって、Ｈレジスタの値が右に１だけビットシフトされ、７行目のコマンド「ＲＲ Ｌ」によって、Ｈレジスタからのキャリアも含めＬレジスタの値が右に１だけビットシフトされ、８行目のコマンド「ＲＲＡ」によって、Ｌレジスタからのキャリアも含めＡレジスタの値が右に１だけビットシフトされる。ここで、ＨＬＡレジスタという単位で数値を判断すると、ＨＬレジスタの値に２５６を乗じ、その後に右に１だけビットシフトされていると見做せるので、アウト数に１２８（２５６／２）を乗じたこととなり、これが除数となる。そして、図１１９の９行目のコマンド「ＬＤ （Ｒ＿ＥＲＷ＿ＢＦ２），Ａ」によって、除数の下位バイトであるＡレジスタの値をアドレス「Ｒ＿ＥＲＷ＿ＢＦ２」に格納し、１０行目のコマンド「ＬＤ （Ｒ＿ＥＲＷ＿ＢＦ２＋１），ＨＬ」によって、除数の上位２バイトであるＨＬレジスタの値をアドレス「Ｒ＿ＥＲＷ＿ＢＦ２＋１」に格納する。
続いて、図１１８に示すように、被乗数（賞球数）の下位バイトであるＣレジスタの値と乗数（２００）とを乗じ（Ｓ６）、その演算結果をＤＥレジスタに設定する（Ｓ７）。具体的に、図１１９の１１行目のコマンド「ＬＤ Ａ，Ｃ」によって、Ｃレジスタの値をＡレジスタに複製し、１２行目のコマンド「ＭＵＬ ＨＬ，Ａ，２００」によって、Ａレジスタの値と２００とを乗じた結果をＨＬレジスタに保持し、１３行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって、ＨＬレジスタの値をＤＥレジスタに設定する。
次に、図１１８に示すように、被乗数の上位バイトであるＢレジスタの値と乗数（２００）とを乗じ（Ｓ８）、その演算結果にＤレジスタの値を加算して演算結果を更新し（Ｓ９）、その演算結果を被除数バッファとしてメインＲＡＭ５００ｃに格納する（Ｓ１０）。具体的に、図１１９の１４行目のコマンド「ＬＤ Ａ，Ｂ」によって、Ｂレジスタの値をＡレジスタに複製し、１５行目のコマンド「ＭＵＬ ＨＬ，Ａ，２００」によって、Ａレジスタの値と２００とを乗じた結果をＨＬレジスタに保持し、１６行目のコマンド「ＡＤＤＷＢ ＨＬ，Ｄ」によって、乗算結果のＨＬレジスタに、１３行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって設定されたＤＥレジスタのうちの上位１バイト（Ｄレジスタの値）のみを加算し、１７行目のコマンド「ＬＤ Ａ，Ｅ」によって、１３行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって設定されたＤＥレジスタのうち下位１バイトをＡレジスタに設定し、１８行目のコマンド「ＬＤ （Ｒ＿ＥＲＷ＿ＢＦ１），Ａ」によって、被除数の下位バイトであるＡレジスタの値をアドレス「Ｒ＿ＥＲＷ＿ＢＦ１」に格納し、１９行目のコマンド「ＬＤ （Ｒ＿ＥＲＷ＿ＢＦ１＋１），ＨＬ」によって、被除数の上位２バイトであるＨＬレジスタの値をアドレス「Ｒ＿ＥＲＷ＿ＢＦ１＋１」に格納する。
続いて、図１１８に示すように、ループ回数を８に、商を０に初期化し（Ｓ１１）、商を２倍し（Ｓ１２）、被除数の上位２バイトと除数の上位２バイトを読み出し（Ｓ１３）、被除数の上位２バイトが除数の上位２バイト未満であるか否か判定する（Ｓ１４）。そして被除数の上位２バイトが除数の上位２バイト未満であれば（Ｓ１４におけるＹＥＳ）、ステップＳ２０に移動する。具体的に、図１１９の２０行目のコマンド「ＬＤ ＢＣ，８＊２５６＋０」によって、ループ回数を示すＢレジスタに８を、商を示すＣレジスタに０を設定し、２２行目のコマンド「ＳＬＡ Ｃ」によって、Ｃレジスタの値を左に１ビットシフトし（ＭＳＢには０が入る）、２３行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＢＦ１＋１」によって、被除数（賞球数×乗数の乗算結果）を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ１」の値に１を加算した値をＨＬレジスタに読み出し、２４行目のコマンド「ＬＤ ＤＥ，（ＨＬ＋３）」によって、被除数を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ１」の３バイト上位に位置するアドレス「Ｒ＿ＥＲＷ＿ＢＦ２」に格納された除数の上位２バイトをＤＥレジスタに読み出し、２５行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＳＨＹＭＴ＿５５」によって、ＨＬレジスタで示されるアドレスの値（被除数の上位２バイト）と、ＤＥレジスタの値（除数の上位２バイト）とが比較され、キャリーフラグが立っていれば、すなわち、被除数の上位２バイトが除数の上位２バイト未満であれば、３８行目の指標「Ｅ＿ＳＨＹＭＴ＿５５」に移動する。
次に、図１１８に示すように、被除数の上位２バイトが除数の上位２バイト以上であれば（Ｓ１４におけるＮＯ）、後段の計算のため、除数の下位１バイトと被除数の下位１バイトを読み出し（Ｓ１５）、ステップＳ１４において、被除数の上位２バイトと除数の上位２バイトとが等しくないか否か、すなわち、被除数の上位２バイトが除数の上位２バイトより大きいか否か判定する（Ｓ１６）。そして被除数の上位２バイトと除数の上位２バイトとが等しくなければ（Ｓ１６におけるＹＥＳ）、ステップＳ１８に移動し、被除数の上位２バイトと除数の上位２バイトとが等しければ（Ｓ１６におけるＮＯ）、被除数の下位１バイトが除数の下位１バイト未満であるか否か判定する（Ｓ１７）。そして被除数の下位１バイトが除数の下位１バイト未満であれば（Ｓ１７におけるＹＥＳ）、ステップＳ２０に移動し、被除数の下位１バイトが除数の下位１バイト以上であれば（Ｓ１７におけるＮＯ）、ステップＳ１８に移動する。具体的に、図１１９の２６行目のコマンド「ＬＤ Ｌ，ＬＯＷ Ｒ＿ＥＲＷ＿ＢＦ２」によって、除数を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ２」の下位１バイトをＬレジスタに読み出し（なお、Ｈレジスタには、２３行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＢＦ１＋１」によって、既に「Ｒ＿ＥＲＷ＿ＢＦ２」の上位１バイトが保持されている）、２７行目のコマンド「ＬＤ Ａ，（ＨＬ－３）」によって、除数を格納しているアドレス「Ｒ＿ＥＲＷ＿ＢＦ２」の３バイト下位に位置するアドレス「Ｒ＿ＥＲＷ＿ＢＦ１」に格納された被除数の下位１バイトをＡレジスタに読み出し、２８行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＳＨＹＭＴ＿５０」によって、２５行目のコマンドの実行によってゼロフラグが立っていなければ、３１行目の指標「Ｅ＿ＳＨＹＭＴ＿５０」に移動し、２９行目のコマンド「ＣＰ Ａ，（ＨＬ）」によって、Ａレジスタの値（被除数の下位１バイト）と、ＨＬレジスタで示されるアドレスの値（除数の下位１バイト）とが比較され、３０行目のコマンド「ＪＲ Ｃ，Ｅ＿ＳＨＹＭＴ＿５５」によって、キャリーフラグが立っていれば、すなわち、被除数の下位１バイトが除数の下位１バイト未満であれば、３８行目の指標「Ｅ＿ＳＨＹＭＴ＿５５」に移動する。
続いて、図１１８に示すように、被除数が除数以上であれば、被除数から除数を減算して、その減算結果を新たな被除数として更新し（Ｓ１８）、商に１を加算する（Ｓ１９）。具体的に、図１１９の３２行目のコマンド「ＳＵＢ Ａ，（ＨＬ）」によって、被除数の下位１バイトが格納されたＡレジスタの値から、ＨＬレジスタで示される除数の下位１バイトの値を減算し、３３行目のコマンド「ＬＤ （ＨＬ－３），Ａ」によって、ＨＬレジスタで示される除数を格納しているアドレスの３バイト下位に位置する被除数を示すアドレスに、減算結果である更新された被除数の下位１バイトを格納し、３４行目のコマンド「ＬＤ ＨＬ，（ＨＬ－２）」によって、ＨＬレジスタで示される除数を格納しているアドレスの２バイト下位に位置する被除数の上位２バイトを示すアドレスをＨＬレジスタに読み出し、３５行目のコマンド「ＳＢＣ ＨＬ，ＤＥ」によって、被除数の上位２バイトが格納されたＨＬレジスタの値から、除数の上位２バイトが格納されたＤＥレジスタの値を減算し、３６行目のコマンド「ＬＤ （Ｒ＿ＥＲＷ＿ＢＦ１＋１），ＨＬ」によって、アドレス「Ｒ＿ＥＲＷ＿ＢＦ１」が示す被除数の上位２バイトに、減算結果である更新された被除数の上位２バイトを格納し、３７行目のコマンド「ＩＮＣ Ｃ」によって、商を示すＣレジスタの値を１だけインクリメントする。
次に、図１１８に示すように、除数を２で除算（右にビットシフト）し、新たな除数として更新し（Ｓ２０）、ループ回数を減算し、そのループ回数が０ではないか否か判定し（Ｓ２１）、０でなければ（Ｓ２１におけるＹＥＳ）、ステップＳ１２からの処理を繰り返し、０であれば（Ｓ２１におけるＮＯ）、四捨五入を実行し（Ｓ２２）、ベース値をメインＲＡＭ５００ｃに設定して（Ｓ２３）、当該処理を終了する。具体的に、図１１９の３９行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＢＦ２＋２」によって、除数の上位１バイトを示すアドレス「Ｒ＿ＥＲＷ＿ＢＦ２＋２」をＨＬレジスタに読み出し、４０行目のコマンド「ＳＲＬ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の３バイト目）が右に１だけビットシフトされ、４１行目のコマンド「ＤＥＣ ＨＬ」によって、ＨＬレジスタの値が１だけデクリメントされ、４２行目のコマンド「ＲＲ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の２バイト目）が右に１だけビットシフトされ、４３行目のコマンド「ＤＥＣ ＨＬ」によって、ＨＬレジスタの値が１だけデクリメントされ、４４行目のコマンド「ＲＲ （ＨＬ）」によってＨＬレジスタで示されるアドレスの値（除数の１バイト目）が右に１だけビットシフトされ、４５行目のコマンド「ＤＪＮＺ Ｅ＿ＳＨＹＭＴ＿４５」によって、ループ回数を示すＢレジスタの値が１だけデクリメントされ、その値が０でなければ、２１行目の指標「Ｅ＿ＳＨＹＭＴ＿４５」へ移動する。一方、ループ回数が０となると、図１１９の４６行目のコマンド「ＬＤ Ａ，Ｃ」によって、商を示すＣレジスタの値がＡレジスタに複製され、４７行目のコマンド「ＳＲＬ Ａ」によってＡレジスタで示されるアドレスの値が右に１だけビットシフトされ、４８行目のコマンド「ＡＤＣ Ａ，０」によって、４７行目のコマンド「ＳＲＬ Ａ」によってキャリーフラグが立っていれば、すなわち、小数点以下が０．５以上であれば、Ａレジスタに１が加算され、５０行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＢＡＳ」によって、ベース値を示すアドレス「Ｒ＿ＥＲＷ＿ＢＡＳ」がＨＬレジスタに設定され、５１行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、ベース値を示すＡレジスタの値がアドレス「Ｒ＿ＥＲＷ＿ＢＡＳ」に格納される。
かかる第５の演算例により、加算、減算、乗算といった簡易な演算のみで、また、２の累乗数を乗じた数の繰り返し減算を用いてベース値を導出することが可能となる。
ここで、当該コマンド例では、図１１９に示すように、コマンドサイズの合計は９７バイトとなり、サイクル数の単純合計は１３６／１３１サイクルとなる。また、実際のサイクル数は、以下のようになる。すなわち、当該処理では、指標「Ｅ＿ＳＨＹＭＴ＿４５」の次のコマンド（２２行目）から４５行目のコマンド「ＤＪＮＺ Ｅ＿ＳＨＹＭＴ＿４５」までを８回ループすることとなる。このとき、８回全てのループにおいて、２５行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＳＨＹＭＴ＿５５」で指標「Ｅ＿ＳＨＹＭＴ＿５５」に移動した場合、２６行目～３７行目のコマンドを実行しないので、サイクル数は最小の３６７（５４＋３８（最初の７ループ）×７＋３７（８回目のループ）＋１０）サイクルとなる。一方、全ループにおいて、２５行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＳＨＹＭＴ＿５５」で指標「Ｅ＿ＳＨＹＭＴ＿５５」に移動しなかった場合、サイクル数は最大となる。ただし、取り得る数値の関係で、１、２回目のループでは、２５行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＳＨＹＭＴ＿５５」で移動せず、２８行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＳＨＹＭＴ＿５０」で移動し、３～８回目のループでは、２５行目のコマンド「ＪＣＰ Ｃ，（ＨＬ），ＤＥ，Ｅ＿ＳＨＹＭＴ＿５５」、２８行目のコマンド「ＪＲ ＮＺ，Ｅ＿ＳＨＹＭＴ＿５０」、３０行目のコマンド「ＪＲ Ｃ，Ｅ＿ＳＨＹＭＴ＿５５」のいずれにおいても移動しない場合が最大となることを勘案すると、サイクル数の最大は６０１（５４＋６５（最初の２ループ）×２＋６８（その後の５ループ）×５＋６７（８回目のループ）＋１０）サイクルとなる。したがって、サイクル数の実質的な合計は、３６７～６０１サイクルの範囲となる。
（賞球数×乗数÷アウト数を実行する第６の演算例）
図１２０は、１６ビット乗算器および３２ビット除算器を用いた第６の演算例を実現するための具体的な処理を示したフローチャートであり、図１２１は、第６の演算例を実現するための具体的なコマンドの一例を示した図である。かかる図１２０の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。
図１２０に示すように、まず、賞球数を被乗数レジスタに設定し（Ｓ１）、乗数「２００」を乗数レジスタに設定する（Ｓ２）。具体的に、図１２１の１行目のコマンド「ＬＤ ＨＬ，（Ｒ＿ＥＲＷ＿ＴＪＳ）」によって、アドレス「Ｒ＿ＥＲＷ＿ＴＪＳ」で示される通常賞球カウンタの値（賞球数）がＨＬレジスタに読み出され、２行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＭＵＬＡ１６＿）によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＡ１６＿」を下位１バイトとし、そのアドレスで示される乗数設定レジスタにＨＬレジスタの値を出力し、３行目のコマンド「ＥＸ ＤＥ，ＨＬ」によって、ＨＬレジスタの値をＤＥレジスタに複製し、４行目のコマンド「ＬＤ Ａ，２００」によって、Ａレジスタに乗数「２００」を設定し、５行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＭＵＬＢ１６＿），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＢ１６＿」を下位１バイトとし、そのアドレスで示される乗数設定レジスタにＡレジスタの値を出力する。なお、乗数設定レジスタ「＠ＭＵＬＢ１６＿」の上位１バイトにはデフォルト値として「００Ｈ」が設定されている。
次に、図１２０に示すように、通常賞球カウンタが０である場合を想定し、ベース値の初期値として０を設定し（Ｓ３）、アウト数が０であるか否か判定され（Ｓ４）、０であれば（Ｓ４におけるＹＥＳ）、乗数を乗じても結果が変わらないので（０なので）、ステップＳ１３に移動し、０でなければ（Ｓ４におけるＮＯ）、ベース値を１００に設定し（Ｓ５）、アウト数が賞球数未満であるか否か判定し（Ｓ６）、アウト数が賞球数未満であれば（Ｓ６におけるＹＥＳ）、ステップＳ１３に移動する。具体的に、図１２１の６行目のコマンド「ＸＯＲ Ａ，Ａ」によってベース値を示すＡレジスタの値を０に設定し、７行目のコマンド「ＬＤ ＨＬ，（Ｒ＿ＥＲＷ＿ＴＪＯ）」によって、アドレス「Ｒ＿ＥＲＷ＿ＴＪＯ」で示される通常アウトカウンタの値（アウト数）がＨＬレジスタに読み出され、８行目のコマンド「ＪＲ ＴＺ，Ｅ＿ＳＨＹＭＴ＿６０」によって、ＨＬレジスタの値が０であれば、２３行目の指標「Ｅ＿ＳＨＹＭＴ＿６０」に移動し、９行目のコマンド「ＬＤ Ａ，１００」によって、ベース値を示すＡレジスタに初期値として１００を設定し、１０行目のコマンド「ＪＣＰ Ｃ，ＨＬ，ＤＥ，Ｅ＿ＳＨＹＭＴ＿６０」によって、ＨＬレジスタの値（アウト数）と、ＤＥレジスタの値（賞球数）とが比較され、キャリーフラグが立っていれば、すなわち、アウト数が賞球数未満であれば、２３行目の指標「Ｅ＿ＳＨＹＭＴ＿６０」に移動する。
続いて、図１２０に示すように、アウト数を除数設定レジスタに設定し（Ｓ７）、１６ビット乗算器による乗算結果をＨＬＡレジスタ（ＨＬレジスタおよびＡレジスタ）に読み出し（Ｓ８）、それを被除数設定レジスタに設定する（Ｓ９）。具体的に、図１２１の１１行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＢ３２＿），ＨＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＢ３２＿」を下位１バイトとし、そのアドレスで示される除数設定レジスタ「＠ＤＩＶＢ３２＿」にＨＬレジスタの値を出力し、１２行目のコマンド「ＩＮ Ａ，（ＬＯＷ ＠ＭＵＬ３２＿＿」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＢ３２＿＿」を下位１バイトとし、そのアドレスで示される乗算結果レジスタの１バイト値をＡレジスタに読み出し、１３行目のコマンド「ＩＮ ＨＬ，（ＬＯＷ ＠ＭＵＬ３２＿＿＋１」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＭＵＬＢ３２＿＿＋１」を下位１バイトとし、そのアドレスで示される乗算結果レジスタの２バイト値をＨＬレジスタに読み出し、１４行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＡ３２＿＋０），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＡ３２＿」を下位１バイトとし、そのアドレスで示される被除数設定レジスタ「＠ＤＩＶＡ３２＿」にＡレジスタの値を出力し、１５行目のコマンド「ＯＵＴ （ＬＯＷ ＠ＤＩＶＡ３２＿＋１），ＨＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、アドレス「＠ＤＩＶＡ３２＿＋１」を下位１バイトとし、そのアドレスで示される被除数設定レジスタ「＠ＤＩＶＡ３２＿＋１」にＨＬレジスタの値を出力する。こうして、１６ビット乗算器を動作させ、乗算結果レジスタに乗算結果が格納される。
次に、図１２０に示すように、除算の時間待ちを行い（Ｓ１０）、所定時間経過後、演算結果をＡレジスタに読み出し（Ｓ１１）、四捨五入を実行し（Ｓ１２）、ベース値をメインＲＡＭ５００ｃに設定して（Ｓ１３）、当該処理を終了する。具体的に、図１２１の１６～１９行目のコマンド「ＮＯＰ」によって４サイクルの時間を消費させ、２０行目のコマンド「ＩＮ Ａ，（ＬＯＷ ＠ＤＩＶ３２＿＿＋０）によって、除算器から演算結果をＡレジスタに読み出し、２１行目のコマンド「ＳＲＬ Ａ」によってＡレジスタで示されるアドレスの値が右に１だけビットシフトされ、２２行目のコマンド「ＡＤＣ Ａ，０」によって、２１行目のコマンド「ＳＲＬ Ａ」によってキャリーフラグが立っていれば、すなわち、小数点以下が０．５以上であれば、Ａレジスタに１が加算され、２４行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＢＡＳ」によって、ベース値を示すアドレス「Ｒ＿ＥＲＷ＿ＢＡＳ」がＨＬレジスタに設定され、２５行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、ベース値を示すＡレジスタの値がアドレス「Ｒ＿ＥＲＷ＿ＢＡＳ」に格納される。
ここで、当該コマンド例では、図１２１に示すように、コマンドサイズの合計は４９バイトとなり、サイクル数の単純合計は６８／６６サイクルとなる。
以上説明したように、ベース値を導出する第５の演算例と、ベース値を導出する第６の演算例とを比較すると、コマンドサイズの合計およびサイクル数の単純合計のいずれも、１６ビット乗算器および３２ビット除算器を用いた第６の演算例の方が小さくなる。したがって、パチンコ機でベース値を実行する場合、図１２０、図１２１を用いて説明したように、１６ビット乗算器および３２ビット除算器を用いて実行する方が好ましい。
以上、説明したように、本実施形態によると、処理負荷の増大を抑えることで、タイマ割込みの禁止区間を短縮化することができ、遊技情報を適切に得つつ、遊技機としての動作を安定化することが可能となる。
なお、上述した実施形態においては、第４の演算例や第６の演算例において、３２ビット除算器による除算の時間待ちに１サイクルの時間を消費する「ＮＯＰ」を４回連続して利用している。しかし、かかる場合に限らず、４サイクルを確保しさえすれば、他のコマンドでもよい。例えば、コマンドサイズ１バイトで２サイクルのコマンドを２回連続して利用するか、コマンドサイズ１バイトで４サイクルのコマンドや、コマンドサイズ２バイトで４サイクルのコマンドを利用するとしてもよい。こうして、コマンドサイズを削減することができる。
また、上述した実施形態においては、役物払出数×乗数を実行する演算例として８ビットＭＵＬ命令のみを用いた第１の演算例と、１６ビット乗算器を用いた第２の演算例を挙げ、また、乗算結果÷総払出数を実行する演算例として２の累乗数を乗じた数の繰り返し減算を用いた第３の演算例と、３２ビット除算器を用いた第４の演算例を挙げた。上述した実施形態においては、役物払出数×乗数を行った後、その乗算結果を用いて乗算結果÷総払出数を実行するので、第１の演算例または第２の演算例と、第３の演算例または第４の演算例とを組み合わせて演算することになる。かかる演算例の組み合わせは任意に設定できる。例えば、第１の演算例と第３の演算例との組み合わせ、第１の演算例と第４の演算例との組み合わせ、第２の演算例と第３の演算例との組み合わせ、第２の演算例と第４の演算例との組み合わせを採用することができる。また、第５の演算例および第６の演算例は、いずれも、役物払出数×乗数と、乗算結果÷総払出数とに分けることができ、かかる演算例の組み合わせは任意に設定できる。例えば、上述した第５の演算例の役物払出数×乗数と、第５の演算例の乗算結果÷総払出数との組み合わせ、第６の演算例の役物払出数×乗数と、第６の演算例の乗算結果÷総払出数との組み合わせに加え、第５の演算例の役物払出数×乗数と、第６の演算例の乗算結果÷総払出数との組み合わせ、第６の演算例の役物払出数×乗数と、第５の演算例の乗算結果÷総払出数との組み合わせを採用することができる。
また、上述した実施形態においては、スロットマシン４００の役物比率を例に挙げて、様々な演算（第１の演算例～第４の演算例）を実行したが、かかる場合に限らず、スロットマシン４００の各比率（有利区間比率、指示込役物比率、６０００遊技の連続役物比率、６０００遊技の役物比率、総累計の連続役物比率、総累計の役物比率、役物等状態比率）に適用できるのは言うまでもない。また、スロットマシン４００に限らず、第５の演算例や第６の演算例を用いて説明したように、パチンコ機のベース値にも適用可能である。
<モジュールおよびコマンドの説明>
以下、上述した各処理（モジュール）について、それを実現するための具体的な命令コード（コマンド群）を、モジュール内で主として用いられるコマンド単位で説明する。
<コマンド「ＡＤＤＡＬＤ」>
ＢＹＴＥＳＥＬモジュールは、バイトデータ選択処理、すなわち、選択アドレスをオフセットさせ、そのオフセットされたアドレスに格納された１バイト値を読み出すための汎用モジュールである。汎用モジュールは、プログラムを実行する上で用いられる同一の処理をサブルーチン化したもので、特に他のモジュールから呼び出される頻度が高いモジュールを示す。汎用モジュールは、図５（または図１０２）で示したメモリマップ上の最も低いアドレス００００Ｈ近傍に配置されることが多い。これは、呼び出される頻度の高い汎用モジュールを００００Ｈ近傍に配置することで、呼び出しに用いられるコマンド「ＣＡＬＬ」のみならず、他のコマンド「ＲＳＴ」を利用して呼び出せるからである。なお、ここでは、ＢＹＴＥＳＥＬモジュールをメモリマップ上の０００８Ｈに配置する例を挙げて説明する。
ここで、コマンド「ＲＳＴ」は、メモリマップのうち００００Ｈ近傍の低い数値のアドレスであり、８バイトずつ離れた複数のアドレス（０００８Ｈ、００１０Ｈ、００１８Ｈ、００２０Ｈ、００２８Ｈ、００３０Ｈ、００３８Ｈ、００４０Ｈ）のいずれかを呼び出すことができるコマンドである。コマンド「ＲＳＴ」は、呼び出しに用いられる通常のコマンド「ＣＡＬＬ」と実行サイクルは「４」で等しいが、通常のコマンド「ＣＡＬＬ」のコマンドサイズが「３」であるのに対し、コマンド「ＲＳＴ」のコマンドサイズは「１」である。したがって、コマンド「ＲＳＴ」を用いることでプログラムの短縮化を図ることができる。
メインＣＰＵ３００ａは、メインＲＯＭ３００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＢＹＴＥＳＥＬモジュールを呼び出し、ＢＹＴＥＳＥＬモジュールを遂行する。ＢＹＴＥＳＥＬモジュールでは、選択アドレスを所定値だけオフセットさせ、オフセットされたアドレスに格納された１バイト値を保持する。こうして、オフセットに応じた値を設定することができる。
図１２２は、ＢＹＴＥＳＥＬモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図２６のＳ４００－３１で示したＬＥＤ表示設定処理を実行するＬＥＤ＿ＰＲＣモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＢＹＴＥＳＥＬモジュールの説明中、第１レジスタはＨＬレジスタであり、第２レジスタはＡレジスタである。
メインＣＰＵ３００ａは、図１２２（ａ）のように、任意の処理において、オフセットをＡレジスタに設定し（Ｓ１）、読み出し対象となるアドレス群の先頭アドレスをＨＬレジスタに設定する（Ｓ２）。そして、サブルーチンとしてＢＹＴＥＳＥＬモジュールを呼び出す（Ｓ３）。
メインＣＰＵ３００ａは、図１２２（ｂ）のように、ＢＹＴＥＳＥＬモジュールにおいて、ＨＬレジスタの値にＡレジスタの値を加算してＨＬレジスタを更新するとともに、ＨＬレジスタで示されるアドレスに格納された１バイト値をＡレジスタに読み出す（Ｓ４）。続いて、メインＣＰＵ３００ａは、Ａレジスタの値が０（ゼロ）か否かに応じて、ゼロフラグ（第１ゼロフラグ）を設定する（Ｓ５）。そして、当該ＢＹＴＥＳＥＬモジュールを終了して１段上のルーチンに戻る（Ｓ６）。
図１２３、図１２４は、ＢＹＴＥＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１２３（ａ）は、ＢＹＴＥＳＥＬモジュールを呼び出す任意の処理のコマンド群を示し、図１２３（ｂ）は、ＢＹＴＥＳＥＬモジュールのコマンド群を示し、図１２３（ｃ）は、メインＲＯＭ３００ｂのプログラムデータにおける１バイトデータ群の配置を示す。図１２２で示したフローチャートは、例えば、図１２３に示したプログラムによって実現される。
図１２３（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＺ１＿ＤＳＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＺ１＿ＤＳＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別図柄１表示図柄カウンタのカウンタ値）をＡレジスタに読み出す。かかる１行目のコマンドが、図１２２（ａ）のステップＳ１に対応する。２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＳＰ＿ＴＺ」によって、読み出し元となる特別図柄表示用ＬＥＤ出力データテーブルのデータ群の先頭アドレス「Ｄ＿ＤＳＰ＿ＴＺ」をＨＬレジスタに設定する。かかる２行目のコマンドが、図１２２（ａ）のステップＳ２に対応する。そして、３行目のコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」によって、サブルーチンとしてＢＹＴＥＳＥＬモジュールが呼び出される。かかる３行目のコマンドが、図１２２（ａ）のステップＳ３に対応する。
図１２３（ｂ）の１行目の指標「ＢＹＴＥＳＥＬ：」は、当該ＢＹＴＥＳＥＬモジュールの先頭アドレスを示す。２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタの値が更新される。そして、３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。かかる２、３行目のコマンドが、図１２２（ｂ）のステップＳ４に対応する。４行目のコマンド「ＯＲ Ａ，Ａ」によって、Ａレジスタの値とＡレジスタの値との論理和が計算される。かかるコマンド「ＯＲ Ａ，Ａ」では、Ａレジスタの値同士の論理和なので、Ａレジスタの値は変化しない。一方、論理和によって、ゼロフラグ（第１ゼロフラグおよび第２ゼロフラグ）を変化させることができる。すなわち、かかるＢＹＴＥＳＥＬモジュールでは、読み出されたＡレジスタの値がゼロであるか否かをゼロフラグによって判定することが可能となる。かかる４行目のコマンドが、図１２２（ｂ）のステップＳ５に対応する。そして、５行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる５行目のコマンドが、図１２２（ｂ）のステップＳ６に対応する。
なお、図１２３（ｃ）における指標「Ｄ＿ＤＳＰ＿ＴＺ」を起点としたテーブルは、例えば、特１大当たり図柄および特２大当たり図柄に関する情報を示す。例えば、変数「Ｒ＿ＴＺ１＿ＤＳＰ」、すなわち、特別図柄１表示図柄カウンタのカウンタ値が「０２Ｈ」であった場合、図１２４に示すように、メインＲＯＭ３００ｂのプログラムデータに記述されたテーブル（２ＡＨ、Ａ２Ｈ、Ａ８Ｈ、３６Ｈ…５ＤＨ、ＦＤＨ）において選択アドレス（例えば、１２５０Ｈ）にＡレジスタの値（例えば、０２Ｈ）を加算したアドレス（低い方から３番目のアドレス）に格納された値（Ａ８Ｈ）をＡレジスタに読み出すことができる。このように、ここでは、同一バイト長の複数の値を連続して並置したテーブル中の所望する１バイト値を取得することが可能となる。
ＢＹＴＥＳＥＬモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図２３のステップＳ１００－５５で示したサブコマンド群セット処理を実行するＳＢＣＭＤＳＴモジュール、図２６のステップＳ４００－３１で示したＬＥＤ表示設定処理を実行するＬＥＤ＿ＰＲＣモジュール、図２６のステップＳ４００－３３で示したソレノイドデータ設定処理（ソレノイド出力イメージ合成処理）を実行するＳＯＬ＿ＳＥＴモジュール、図２６のステップＳ４００－３１で示したＬＥＤ表示設定処理のサブルーチンである保留球数ビットデータ合成処理を実行するＭＥＭ＿ＤＡＴモジュール、図２８のステップＳ５３０、Ｓ５４０で示したカウントスイッチ通過処理（第２始動口通過処理、大入賞口通過処理）を実行するＴＤＮ＿ＰＡＳモジュール、図４３のステップＳ６３０で示した特別図柄停止図柄表示処理を実行するＴＺ＿ＳＴＰモジュール、図４７のステップＳ７２０で示した大入賞口開放制御処理を実行するＴＤ＿ＯＰＮモジュール、図５２のステップＳ８１０－１１で示した普通図柄変動時間設定処理（普通図柄変動時間の決定処理）を実行するＦＳＰＮＴＭＲモジュール、図３９のステップＳ６１２で示した特別図柄変動パターン決定処理（特別図柄変動番号決定処理）を実行するＴＨＰＴＳＥＬモジュール、図３７のステップＳ６１０－１７で示される予備領域設定処理を実行するＴＲＳＶＳＥＬモジュール、図４８のステップＳ７３０－９で示したエンディング時間設定処理を実行するＴＥＮＤＴＭＲモジュール、図４３のステップＳ６３０－１３（特別電動役物最大作動回数設定処理）中で実行される図柄オフセット取得処理（図示せず）を実行するＺＵＧＯＦＦＳモジュール、図３３のステップＳ５３６で示した取得時演出判定処理を実行するＲＧＥＴＣＨＫモジュール等から呼び出される。
このように、図１２３（ｂ）に示したＢＹＴＥＳＥＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋３行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋４行目のコマンド「ＯＲ Ａ，Ａ」１バイト＋５行目のコマンド「ＲＥＴ」１バイト＝４バイトとなり、総実行サイクルは、２行目１サイクル＋３行目２サイクル＋４行目１サイクル＋５行目３サイクル＝７サイクルとなる。かかるＢＹＴＥＳＥＬモジュールを設けることによって、上述した各モジュール内でバイトデータ選択処理を行うことなく、コマンドサイズ１バイトのコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１２５は、ＢＹＴＥＳＥＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１２３（ｂ）のＢＹＴＥＳＥＬモジュールのコマンド群を図１２５（ｂ）のＢＹＴＥＳＥＬモジュールのコマンド群に置き換えており、他の、図１２３（ａ）のＢＹＴＥＳＥＬモジュールを呼び出す任意の処理のコマンド群、および、図１２３（ｃ）のメインＲＯＭ３００ｂのプログラムデータにおける１バイトデータ群は、図１２５（ａ）、図１２５（ｃ）として、そのまま用いている。ここでは、図１２５（ａ）、図１２５（ｃ）のように、図１２３（ａ）、図１２３（ｃ）と実質的に等しい処理についてはその説明を省略し、図１２５（ｂ）の異なる処理のみを説明する。
図１２５（ｂ）の１行目の指標「ＢＹＴＥＳＥＬ：」は、当該ＢＹＴＥＳＥＬモジュールの先頭アドレスを示す。２行目のコマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が加算され、加算後のＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。かかる２行目のコマンドが、図１２２（ｂ）のステップＳ４に対応する。３行目のコマンド「ＯＲ Ａ，Ａ」によって、Ａレジスタの値とＡレジスタの値との論理和が計算される。かかる論理和により、ゼロフラグ（第１ゼロフラグおよび第２ゼロフラグ）を変化させることができる。すなわち、ＢＹＴＥＳＥＬモジュールでは、読み出されたＡレジスタの値がゼロであるか否かをゼロフラグによって判定することが可能となる。かかる３行目のコマンドが、図１２２（ｂ）のステップＳ５に対応する。そして、４行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる４行目のコマンドが、図１２２（ｂ）のステップＳ６に対応する。
ここで、コマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」は、ＨＬレジスタの値にＡレジスタの値を加算してＨＬレジスタを更新するとともに、ＨＬレジスタで示されるアドレスに格納された値をＡレジスタに読み出すコマンドである。かかるコマンドのコマンドサイズは「１」であり、実行サイクルは「３」である。
図１２５（ｂ）のＢＹＴＥＳＥＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」１バイト＋３行目のコマンド「ＯＲ Ａ，Ａ」１バイト＋４行目のコマンド「ＲＥＴ」１バイト＝３バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目３サイクル＝７サイクルとなる。したがって、図１２３（ｂ）の場合と比べ、総コマンドサイズが１バイト削減されていることが理解できる。かかるＢＹＴＥＳＥＬモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１２３（ｂ）と図１２５（ｂ）とを比較して理解できるように、図１２３（ｂ）において２行（２、３行目）を占有していたコマンド群を、図１２５（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減、および、設計負荷の軽減を図ることが可能となる。
図１２６は、ＢＹＴＥＳＥＬモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。ここでは、図１２５（ａ）のＢＹＴＥＳＥＬモジュールを呼び出す任意の処理のコマンド群、および、図１２５（ｂ）のＢＹＴＥＳＥＬモジュールのコマンド群を、図１２６（ａ）の任意の処理のコマンド群に置き換えており、他の、図１２５（ｃ）のメインＲＯＭ３００ｂのプログラムデータにおける１バイトデータ群は、図１２６（ｂ）として、そのまま用いている。ここでは、図１２６（ｂ）のように、図１２５（ｃ）と実質的に等しい処理についてはその説明を省略し、図１２６（ａ）の異なる処理のみを説明する。
図１２６（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＺ１＿ＤＳＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＺ１＿ＤＳＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値をＡレジスタに読み出す。かかる１行目のコマンドが、図１２２（ａ）のステップＳ１に対応する。２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＳＰ＿ＴＺ」によって、読み出し元となる１バイトデータ群の先頭アドレス「Ｄ＿ＤＳＰ＿ＴＺ」をＨＬレジスタに設定する。かかる２行目のコマンドが、図１２２（ａ）のステップＳ２に対応する。そして、３行目のコマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が加算され、加算後のＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。かかる３行目のコマンドが、図１２２（ｂ）のステップＳ４に対応する。
図１２６の例では、図１２２（ａ）のステップＳ３に対応するコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」、図１２２（ｂ）のステップＳ５に対応するコマンド「ＯＲ Ａ，Ａ」、および、図１２２（ｂ）のステップＳ６に対応するコマンド「ＲＥＴ」が省略されている。
図１２６（ａ）の任意の処理のコマンド群の総コマンドサイズは、１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＺ１＿ＤＳＰ）」２バイト＋２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＳＰ＿ＴＺ」３バイト＋３行目のコマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」１バイト＝６バイトとなり、総実行サイクルは、１行目２サイクル＋２行目３サイクル＋３行目３サイクル＝８サイクルとなる。
これに対し、図１２５（ａ）、図１２５（ｂ）の任意の処理およびＢＹＴＥＳＥＬモジュールのコマンドの総コマンドサイズは、図１２５（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＺ１＿ＤＳＰ）」２バイト＋２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＳＰ＿ＴＺ」３バイト＋３行目のコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」１バイト＋図１２５（ｂ）の２行目のコマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」１バイト＋３行目のコマンド「ＯＲ Ａ，Ａ」１バイト＋４行目のコマンド「ＲＥＴ」１バイト＝９バイトとなり、総実行サイクルは、図１２５（ａ）の１行目２サイクル＋２行目３サイクル＋３行目４サイクル＋図１２５（ｂ）の２行目３サイクル＋３行目１サイクル＋４行目３サイクル＝１６サイクルとなる。したがって、図１２６の例では、図１２５の場合と比べ、総コマンドサイズが３バイト削減され、総実行サイクルが８サイクル削減されている。このようにＢＹＴＥＳＥＬモジュール自体をコマンドとして任意の処理に埋め込むことで、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１２５と図１２６とを比較して理解できるように、図１２５（ｂ）において４行（１～４行目）を占有していたコマンド群を、図１２６においては記述する必要がなくなるので、コマンド数自体の削減、および、設計負荷の軽減を図ることが可能となる。
また、ＢＹＴＥＳＥＬモジュールは、コマンド「ＲＳＴ」の対象としての汎用モジュールであるが、かかる汎用モジュールを省略することで、貴重な汎用モジュールの領域を空け、その領域に他のモジュールを配置することができる。こうしてリソースの有効活用が可能となる。
ただし、図１２６の例では、コマンド「ＯＲ Ａ，Ａ」を省略することで、第１ゼロフラグを変化させることができなくなる。すなわち、読み出されたＡレジスタの値がゼロであるか否かを第１ゼロフラグによって判定することができなくなる。しかし、バイトデータ選択処理後にＡレジスタの値がゼロか否か判定する必要がない場合、そもそも、この機能を必要としない。また、コマンド「ＡＤＤＡＬＤ Ａ，（ＨＬ）」は、そのコマンドを実行しただけで、第２ゼロフラグを変化させることができる。したがって、Ａレジスタの値がゼロか否か判定する必要がある場合、第２ゼロフラグを参照することによってＡレジスタの値がゼロであるか否かを判定することが可能となる。
なお、かかるＢＹＴＥＳＥＬモジュールは、パチンコ機のみならず、スロットマシンにおける、例えば、レジスタ加算処理を実行するためのモジュールに利用される。
<コマンド「ＡＤＤＡＬＤＷ」>
ＷＯＲＤＳＥＬモジュールは、ワードデータ選択処理、すなわち、選択アドレスをオフセットさせ、そのオフセットされたアドレスに格納された２バイト値を設定するための汎用モジュールである。ここでは、ＷＯＲＤＳＥＬモジュールをメモリマップ上の００１８Ｈに配置する例を挙げて説明する。
メインＣＰＵ３００ａは、メインＲＯＭ３００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＷＯＲＤＳＥＬモジュールを呼び出し、ＷＯＲＤＳＥＬモジュールを遂行する。ＷＯＲＤＳＥＬモジュールでは、選択アドレスを所定値だけオフセットさせ、オフセットされたアドレスに格納された２バイト値を保持する。こうして、オフセットに応じた値を設定することができる。
図１２７は、ＷＯＲＤＳＥＬモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図５１のステップＳ８００で示した普通遊技管理処理を実行するＦＵＴ＿ＰＲＣモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＷＯＲＤＳＥＬモジュールの説明中、第１レジスタはＨＬレジスタであり、第２レジスタはＡレジスタである。
メインＣＰＵ３００ａは、図１２７（ａ）のように、任意の処理において、オフセットをＡレジスタに設定し（Ｓ１）、読み出し対象となるアドレス群の先頭アドレスをＨＬレジスタに設定する（Ｓ２）。そして、サブルーチンとしてＷＯＲＤＳＥＬモジュールを呼び出す（Ｓ３）。
メインＣＰＵ３００ａは、図１２７（ｂ）のように、ＷＯＲＤＳＥＬモジュールにおいて、ＨＬレジスタの値にＡレジスタの値を２回加算し、もしくは、Ａレジスタの値を２倍した値を加算してＨＬレジスタを更新し（Ｓ４）、ＨＬレジスタで示されるアドレスに格納された２バイト値をＨＬレジスタに読み出す（Ｓ５）。続いて、メインＣＰＵ３００ａは、Ｌレジスタの値をＡレジスタに設定する（Ｓ６）。そして、当該ＷＯＲＤＳＥＬモジュールを終了して１段上のルーチンに戻る（Ｓ７）。
ＷＯＲＤＳＥＬモジュールによって、ＨＬレジスタに２バイト値が設定されると、メインＣＰＵ３００ａは、そのＨＬレジスタの値を用いて様々な処理を遂行する。例えば、ここでは、図１２７（ａ）のように、ＨＬレジスタが示すアドレスをサブルーチンとして呼び出している（Ｓ８）。
図１２８、図１２９は、ＷＯＲＤＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１２８（ａ）は、ＷＯＲＤＳＥＬモジュールを呼び出す任意の処理のコマンド群を示し、図１２８（ｂ）は、ＷＯＲＤＳＥＬモジュールのコマンド群を示し、図１２８（ｃ）は、メインＲＯＭ３００ｂのプログラムデータにおける２バイトデータ群の配置を示す。図１２７で示したフローチャートは、例えば、図１２８に示したプログラムによって実現される。
図１２８（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＺ１＿ＤＳＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値をＡレジスタに読み出す。かかる１行目のコマンドが、図１２７（ａ）のステップＳ１に対応する。２行目のコマンド「ＬＤ ＨＬ，Ｊ＿ＪＭＰ＿ＦＵＴ」によって、読み出し元となる２バイトデータ群の先頭アドレス「Ｊ＿ＪＭＰ＿ＦＵＴ」をＨＬレジスタに設定する。かかる２行目のコマンドが、図１２７（ａ）のステップＳ２に対応する。そして、３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」によって、サブルーチンとしてＷＯＲＤＳＥＬモジュールが呼び出される。かかる３行目のコマンドが、図１２７（ａ）のステップＳ３に対応する。
図１２８（ｂ）の１行目の指標「ＷＯＲＤＳＥＬ：」は、当該ＷＯＲＤＳＥＬモジュールの先頭アドレスを示す。２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタが更新される。さらに、３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタが更新される。ここで、Ａレジスタの値をＨＬレジスタに２回加算しているのは、読み出し元の値が２バイト値だからである。すなわち、テーブルに２バイト単位でデータが割り当てられているので、データを読み出すためには、アドレスを２ずつオフセットする必要があるからである。なお、ここでは、コマンド「ＡＤＤＷＢ ＨＬ，Ａ」を２回実行することで、ＨＬレジスタにＡレジスタの値を２回加算しているが、２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」に代え、コマンド「ＡＤＤ Ａ，Ａ」を用い、Ａレジスタの値を予め２倍してから、ＨＬレジスタに加算することでも実現できる。かかる２、３行目のコマンドが、図１２７（ｂ）のステップＳ４に対応する。
そして、図１２８（ｂ）の４行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。かかる４行目のコマンドが、図１２７（ｂ）のステップＳ５に対応する。５行目のコマンド「ＬＤ Ａ，Ｌ」によって、ＨＬレジスタのうち、Ｌレジスタの値がＡレジスタに設定される。こうして、ＨＬレジスタの値の下位１バイトが予めＡレジスタに設定される。かかる５行目のコマンドが、図１２７（ｂ）のステップＳ６に対応する。そして、６行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる６行目のコマンドが、図１２７（ｂ）のステップＳ７に対応する。
なお、図１２８（ｃ）における指標「Ｊ＿ＪＭＰ＿ＦＵＴ」を起点としたテーブルは、例えば、普通遊技の状態を示すアドレスを示す。例えば、変数「Ｒ＿ＦＵＴ＿ＰＨＳ」、すなわち、普通遊技管理フェーズの値が「０２Ｈ」であった場合、図１２９に示すように、メインＲＯＭ３００ｂのプログラムデータに記述されたテーブル（ＦＺ＿ＳＴＡ、ＦＺ＿ＳＰＮ、ＦＺ＿ＳＴＰ、ＦＤ＿ＰＲＥ、ＦＤ＿ＯＰＮ、ＦＤ＿ＥＮＤ）において選択アドレス（例えば、１２７０Ｈ）にＡレジスタの値を２倍した値（例えば、０４Ｈ）を加算したアドレス（低い方から５番目および６番目のアドレス）に格納された値、ここでは、０８３２Ｈ（ＦＺ＿ＳＴＰ）をＨＬレジスタに保持することができる。このように、ここでは、同一バイト長の複数の値を連続して並置したテーブル中の所望する２バイト値を取得することが可能となる。
ここで、ＦＺ＿ＳＴＡは、図５２のステップＳ８１０で示した普通図柄変動待ち処理のアドレス値を示し、ＦＺ＿ＳＰＮは、図５３のステップＳ８２０で示した普通図柄変動中処理のアドレス値を示し、ＦＺ＿ＳＴＰは、図５４のステップＳ８３０で示した普通図柄停止図柄表示処理のアドレス値を示し、ＦＤ＿ＰＲＥは、図５５のステップＳ８４０で示した普通電動役物入賞口開放前処理のアドレス値を示し、ＦＤ＿ＯＰＮは、図５７のステップＳ８５０で示した普通電動役物入賞口開放制御処理のアドレス値を示し、ＦＤ＿ＣＬＳは、図５８のステップＳ８６０で示した普通電動役物入賞口閉鎖有効処理のアドレス値を示し、ＦＤ＿ＥＮＤは、図５９のステップＳ８７０で示した普通電動役物入賞口終了ウェイト処理のアドレス値を示す。
続いて、図１２８（ａ）の４行目のコマンド「ＣＡＬＬ （ＨＬ）」によって、取得された２バイト値、すなわち、普通遊技の状態に応じたアドレス値を呼び出す。例えば、上記のように、テーブルにおいて０８３２Ｈ（ＦＺ＿ＳＴＰ）がＨＬレジスタに読み出されると、かかるコマンド「ＣＡＬＬ （ＨＬ）」によって「ＦＺ＿ＳＴＰ」が示すアドレスを呼び出し、普通図柄停止図柄表示処理が実行されることとなる。かかる４行目のコマンドが、図１２７（ａ）のステップＳ８に対応する。
ＷＯＲＤＳＥＬモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図４３のステップＳ６３０で示した特別図柄停止図柄表示処理の中で実行されるダブルバイト選択処理（図示せず）を実行するＤＢＬＢＹＴＥモジュール、図２３のステップＳ１００－６５で示したサブコマンド送信処理を実行するＳＢＣ＿ＯＵＴモジュール、図２６のステップＳ４００－５で示したダイナミックポート出力処理を実行するＤＹＭ＿ＯＵＴモジュール、図５１のステップＳ８００で示した普通遊技管理処理を実行するＦＵＴ＿ＰＲＣモジュール、図３６のステップＳ６００で示した特別遊技管理処理を実行するＴＯＫ＿ＰＲＣモジュール、図４４のステップＳ７００で特別電動役物遊技管理処理を実行するＴＤＮ＿ＰＲＣモジュール、図３１のステップＳ５３０で示した第２始動口通過処理を実行するＳＴＡ＿ＰＡＳモジュール、図３４のステップＳ５４０で示したカウントスイッチ通過処理（大入賞口通過処理）を実行するＴＤＮ＿ＰＡＳモジュール、図３２のステップＳ５３５で示した特別図柄乱数取得処理を実行するＴＺ＿ＲＧＥＴモジュール、普通図柄変動時間設定処理を実行するＦＳＰＮＴＭＲモジュール、図５６のステップＳ８４１で示した普通電動役物入賞口開閉切替処理を実行するＦＤＮＣＨＧモジュール、図３７のステップＳ６１０－９で示した特別図柄記憶エリアシフト処理を実行するＴＭＥＭＳＦＴモジュール、図３９のステップＳ６１２で示した特別図柄変動パターン決定処理を実行するＴＨＰＴＳＥＬモジュール、図３７のステップＳ６１０で示した特別図柄変動待ち処理のステップＳ６１０－１５で示した特別図柄変動時間設定処理を実行するＴＳＰＮＴＭモジュール、図４３のステップＳ６３０－１５で示したオープニング時間設定処理を実行するＴＳＴＡＴＭＲモジュール、図４６のステップＳ７１１で示した大入賞口開閉切替処理を実行するＴＤＮＣＨＧモジュール、図４８のステップＳ７３０－７で示した大入賞口閉鎖時間設定処理を実行するＴＣＬＳＴＭＲモジュール、図４８のステップＳ７３０－９で示したエンディング時間設定処理を実行するＴＥＮＤＴＭＲモジュール、図３９のＳ６１２－１５で示した変動パターン選択２処理（変動パターン番号決定処理）を実行するＨＰＴ＿ＭＯＤモジュール、図３９のＳ６１２－１５で示した変動パターン選択３処理（変動パターン番号決定処理）を実行するＨＰＴ＿ＰＡＴモジュール、図５２のステップＳ８１０－５の中で実行されるワードデータ判定処理（図示せず）を実行するＷＯＲＤＪＤＧモジュール、図３３のステップＳ５３６で示した取得時演出判定処理を実行するＲＧＥＴＣＨＫモジュール、図４７のステップＳ７２０－９で示した大入賞口閉鎖有効時間設定処理のサブルーチンである大入賞口閉鎖有効時間選択処理を実行するＴＥＦ＿ＳＥＬモジュール等から呼び出される。
このように、図１２８（ｂ）に示したＷＯＲＤＳＥＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋４行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」２バイト＋５行目のコマンド「ＬＤ Ａ，Ｌ」１バイト＋６行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目１サイクル＋３行目１サイクル＋４行目４サイクル＋５行目１サイクル＋６行目３サイクル＝１０サイクルとなる。かかるＷＯＲＤＳＥＬモジュールを設けることによって、上述した各モジュール内でワードデータ選択処理を行うことなく、コマンドサイズ１バイトのコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１３０は、ＷＯＲＤＳＥＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１２８（ｂ）のＷＯＲＤＳＥＬモジュールのコマンド群を図１３０（ｂ）のＷＯＲＤＳＥＬモジュールのコマンド群に置き換えており、他の、図１２８（ａ）のＷＯＲＤＳＥＬモジュールを呼び出す任意の処理のコマンド群、および、図１２８（ｃ）のメインＲＯＭ３００ｂのプログラムデータにおける２バイトデータ群は、図１３０（ａ）、図１３０（ｃ）として、そのまま用いている。ここでは、図１３０（ａ）、図１３０（ｃ）のように、図１２８（ａ）、図１２８（ｃ）と実質的に等しい処理についてはその説明を省略し、図１３０（ｂ）の異なる処理のみを説明する。
図１３０（ｂ）の１行目の指標「ＷＯＲＤＳＥＬ：」は、当該ＷＯＲＤＳＥＬモジュールの先頭アドレスを示す。２行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が２回加算され、加算後のＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。かかる２行目のコマンドが、図１２７（ｂ）のステップＳ４、Ｓ５に対応する。３行目のコマンド「ＬＤ Ａ，Ｌ」によって、ＨＬレジスタのうち、Ｌレジスタの値がＡレジスタに設定される。こうして、ＨＬレジスタの値の下位１バイトが予めＡレジスタに設定される。かかる３行目のコマンドが、図１２７（ｂ）のステップＳ６に対応する。そして、４行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる６行目のコマンドが、図１２７（ｂ）のステップＳ７に対応する。
ここで、コマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」は、ＨＬレジスタの値にＡレジスタの値が２回加算されＨＬレジスタを更新するとともに、加算後のＨＬレジスタで示されるアドレスに格納された値をＨＬレジスタに読み出すコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「６」である。
続いて、図１３０（ａ）の４行目のコマンド「ＣＡＬＬ （ＨＬ）」によって、取得された２バイト値、すなわち、普通遊技の状態に応じたアドレス値を呼び出す。かかる４行目のコマンドが、図１２７（ａ）のステップＳ８に対応する。
図１３０（ｂ）のＷＯＲＤＳＥＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」２バイト＋３行目のコマンド「ＬＤ Ａ，Ｌ」１バイト＋４行目のコマンド「ＲＥＴ」１バイト＝４バイトとなり、総実行サイクルは、２行目６サイクル＋３行目１サイクル＋４行目３サイクル＝１０サイクルとなる。したがって、図１２８（ｂ）の場合と比べ、総コマンドサイズが２バイト削減されている。かかるＷＯＲＤＳＥＬモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１２８（ｂ）と図１３０（ｂ）とを比較して理解できるように、図１２８（ｂ）において３行（２、３、４行目）を占有していたコマンド群を、図１３０（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
図１３１は、ＷＯＲＤＳＥＬモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。ここでは、図１３０（ａ）のＷＯＲＤＳＥＬモジュールを呼び出す任意の処理のコマンド群、および、図１３０（ｂ）のＷＯＲＤＳＥＬモジュールのコマンド群を、図１３１（ａ）の任意の処理のコマンド群に置き換えており、他の、図１３０（ｃ）のメインＲＯＭ３００ｂのプログラムデータにおける２バイトデータ群は、図１３１（ｂ）として、そのまま用いている。ここでは、図１３１（ｂ）のように、図１３０（ｃ）と実質的に等しい処理についてはその説明を省略し、図１３１（ａ）の異なる処理のみを説明する。
図１３１（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＵＴ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値をＡレジスタに読み出す。かかる１行目のコマンドが、図１２７（ａ）のステップＳ１に対応する。２行目のコマンド「ＬＤ ＨＬ
，Ｊ＿ＪＭＰ＿ＦＵＴ」によって、読み出し元となる１バイトデータ群の先頭アドレス「Ｊ＿ＪＭＰ＿ＦＵＴ」をＨＬレジスタに設定する。かかる２行目のコマンドが、図１２７（ａ）のステップＳ２に対応する。そして、３行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が２回加算され、加算後のＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。かかる３行目のコマンドが、図１２７（ｂ）のステップＳ４、５に対応する。４行目のコマンド「ＣＡＬＬ （ＨＬ）」によって、取得された２バイト値、すなわち、普通遊技の状態に応じたアドレス値を呼び出す。かかる４行目のコマンドが、図１２７（ａ）のステップＳ８に対応する。
図１３１の例では、図１２７（ａ）のステップＳ３に対応するコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」、図１２７（ｂ）のステップＳ６に対応するコマンド「ＬＤ Ａ，Ｌ」、および、図１２７（ｂ）のステップＳ７に対応するコマンド「ＲＥＴ」が省略されている。
図１３１（ａ）の任意の処理およびＷＯＲＤＳＥＬモジュールのコマンドの総コマンドサイズは、１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」２バイト＋２行目のコマンド「ＬＤ ＨＬ，Ｊ＿ＪＭＰ＿ＦＵＴ」３バイト＋３行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」２バイト＋４行目のコマンド「ＣＡＬＬ （ＨＬ）」２バイト＝９バイトとなり、総実行サイクルは、１行目２サイクル＋２行目３サイクル＋３行目６サイクル＋４行目５サイクル＝１６サイクルとなる。
これに対し、図１３０（ａ）、図１３０（ｂ）の任意の処理およびＷＯＲＤＳＥＬモジュールのコマンドの総コマンドサイズは、図１３０（ａ）の１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」２バイト＋２行目のコマンド「ＬＤ ＨＬ，Ｊ＿ＪＭＰ＿ＦＵＴ」３バイト＋３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋４行目のコマンド「ＣＡＬＬ （ＨＬ）」２バイト＋図１３０（ｂ）の２行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」２バイト＋３行目のコマンド「ＬＤ Ａ，Ｌ」１バイト＋４行目のコマンド「ＲＥＴ」１バイト＝１２バイトとなり、総実行サイクルは、図１３０（ａ）の１行目２サイクル＋２行目３サイクル＋３行目４サイクル＋４行目５サイクル＋図１３０（ｂ）の２行目６サイクル＋３行目１サイクル＋４行目３サイクル＝２４サイクルとなる。したがって、図１３１の例では、図１３０の場合と比べ、総コマンドサイズが３バイト削減され、総実行サイクルが８サイクル削減されている。このようにＷＯＲＤＳＥＬモジュール自体をコマンドとして任意の処理に埋め込むことで、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１３０と図１３１とを比較して理解できるように、図１３０（ｂ）において４行（１～４行目）を占有していたコマンド群を、図１３１においては記述する必要がなくなるので、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、ＷＯＲＤＳＥＬモジュールは、コマンド「ＲＳＴ」の対象としての汎用モジュールであるが、かかる汎用モジュールを省略することで、貴重な汎用モジュールの領域を空け、その領域に他のモジュールを配置することができる。こうしてリソースの有効活用が可能となる。
ただし、図１３１の例では、コマンド「ＬＤ Ａ，Ｌ」を省略している。したがって、Ｌレジスタの値をＡレジスタに設定する必要がある場合、別途、コマンド「ＬＤ Ａ，Ｌ」を追加する必要がある。しかし、コマンド「ＬＤ Ａ，Ｌ」は、コマンドサイズが「１」であり、実行サイクルが「１」なので、かかるコマンドの追加の影響は小さい。
なお、かかるＷＯＲＤＳＥＬモジュールは、パチンコ機のみならず、スロットマシンにおける、例えば、図９８のステップＳ３１００－２１で示した状態別モジュール実行処理を実行するためのＣＡＬ＿ＭＯＤモジュールや、そのＣＡＬ＿ＭＯＤモジュールから移行し、本前兆開始判定処理を実行するためのＨＩＤ＿ＪＵＧモジュールに利用される。
図１３２は、ＣＡＬ＿ＭＯＤモジュールを説明するための説明図である。図１３２に示したＣＡＬ＿ＭＯＤモジュールは、状態別モジュール実行処理、すなわち、状態に対応したモジュールを実行する。
かかるＣＡＬ＿ＭＯＤモジュールを実行する段階では、既に、オフセット値が所定のレジスタ（例えば、Ａレジスタ）に保持されている。図１３２（ａ）の１行目の指標「ＣＡＬ＿ＭＯＤ：」は、当該ＣＡＬ＿ＭＯＤモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」によって、読み出し元となる２バイトデータ群の先頭アドレス「Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」がＨＬレジスタに設定される。３行目のコマンド「ＡＤＤ Ａ，Ａ」によって、Ａレジスタの値にＡレジスタの値が加算され、Ａレジスタの値が２倍になる。ここで、Ａレジスタの値を２倍にしているのは、読み出し元の値が２バイト値だからである。すなわち、テーブルに２バイト単位でデータが割り当てられているので、データを読み出すためには、アドレスを２ずつオフセットする必要があるからである。４行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタが更新される。
そして、図１３２（ａ）の５行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。６行目のコマンド「ＪＰ （ＨＬ）」によって、ＨＬアドレスで示されるアドレスに移動する。
ここで、コマンド「ＡＤＤＡＬＤＷ」への置き換えを行うと、図１３２（ａ）のコマンド群を図１３２（ｂ）のように変更することができる。図１３２（ｂ）の１行目の指標「ＣＡＬ＿ＭＯＤ：」は、当該ＣＡＬ＿ＭＯＤモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」によって、読み出し元となる２バイトデータ群の先頭アドレス「Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」がＨＬレジスタに設定される。３行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が２回加算され、加算後のＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。そして、４行目のコマンド「ＪＰ （ＨＬ）」によって、ＨＬアドレスで示されるアドレスに移動する。
ここで、図１３２（ａ）に示したＣＡＬ＿ＭＯＤモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」３バイト＋３行目のコマンド「ＡＤＤ Ａ，Ａ」１バイト＋４行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋５行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」２バイト＋６行目のコマンド「ＪＰ （ＨＬ）」２バイト＝９バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目１サイクル＋５行目４サイクル＋６行目２サイクル＝１１サイクルとなる。一方、図１３２（ｂ）に示したＣＡＬ＿ＭＯＤモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＩＮＴ＿ＰＨＡＳＥ」３バイト＋３行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」２バイト＋４行目のコマンド「ＪＰ （ＨＬ）」２バイト＝７バイトとなり、総実行サイクルは、２行目３サイクル＋３行目６サイクル＋４行目２サイクル＝１１サイクルとなる。したがって、図１３２（ａ）のコマンド群を図１３２（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１３３は、ＨＩＤ＿ＪＵＧモジュールを説明するための説明図である。図１３３に示したＨＩＤ＿ＪＵＧモジュールは、本前兆開始判定処理を実行する。
図１３３（ａ）の１行目の指標「ＨＩＤ＿ＪＵＧ：」は、当該ＨＩＤ＿ＪＵＧモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＮＭＤ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＮＭＤ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（通常モード種別）をＡレジスタに読み出す。３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＤＡＴ＿ＰＧＭ－２」によって、読み出し元となる２バイトデータ群の先頭アドレス（「Ｔ＿ＤＡＴ＿ＰＧＭ」から２を減算した値）がＨＬレジスタに設定される。４行目のコマンド「ＡＤＤ Ａ，Ａ」によって、Ａレジスタの値にＡレジスタの値が加算され、Ａレジスタの値が２倍になる。ここで、Ａレジスタの値を２倍にしているのは、読み出し元の値が２バイト値だからである。すなわち、テーブルに２バイト単位でデータが割り当てられているので、データを読み出すためには、アドレスを２ずつオフセットする必要があるからである。５行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタが更新される。そして、図１３３（ａ）の６行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。
ここで、コマンド「ＡＤＤＡＬＤＷ」への置き換えを行うと、図１３３（ａ）のコマンド群を図１３３（ｂ）のように変更することができる。図１３３（ｂ）の１行目の指標「ＨＩＤ＿ＪＵＧ：」は、当該ＨＩＤ＿ＪＵＧモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＮＭＤ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＮＭＤ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（通常モード種別）をＡレジスタに読み出す。３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＤＡＴ＿ＰＧＭ－２」によって、読み出し元となる２バイトデータ群の先頭アドレス（「Ｔ＿ＤＡＴ＿ＰＧＭ」から２を減算した値）がＨＬレジスタに設定される。４行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」によって、ＨＬレジスタの値にＡレジスタの値が２回加算され、加算後のＨＬレジスタで示されるアドレスに格納された２バイト値がＨＬレジスタに読み出される。
ここで、図１３３（ａ）に示したＨＩＤ＿ＪＵＧモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＮＭＤ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＤＡＴ＿ＰＧＭ－２」３バイト＋４行目のコマンド「ＡＤＤ Ａ，Ａ」１バイト＋５行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋６行目のコマンド「ＬＤ ＨＬ，（ＨＬ）」２バイト＝９バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＋４行目１サイクル＋５行目１サイクル＋６行目４サイクル＝１１サイクルとなる。一方、図１３３（ｂ）に示したＨＩＤ＿ＪＵＧモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＮＭＤ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＤＡＴ＿ＰＧＭ－２」３バイト＋４行目のコマンド「ＡＤＤＡＬＤＷ ＨＬ，（ＨＬ）」２バイト＝７バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＋４行目６サイクル＝１１サイクルとなる。したがって、図１３３（ａ）のコマンド群を図１３３（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<コマンド「ＩＮＬＤ」、「ＩＮＬＤＴＱＲ」>
ＲＡＭＳＥＴモジュールは、ラムセット処理、すなわち、メインＲＡＭ３００ｃの変数に所定の値（初期値）を設定するための汎用モジュールである。ここでは、ＲＡＭＳＥＴモジュールをメモリマップ上の００２０Ｈに配置する例を挙げて説明する。
メインＣＰＵ３００ａは、メインＲＯＭ３００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＲＡＭＳＥＴモジュールを呼び出し、ＲＡＭＳＥＴモジュールを遂行する。ＲＡＭＳＥＴモジュールでは、メインＲＯＭ３００ｂのプログラムデータに記述された複数の１バイト値を、メインＲＡＭ３００ｃのワークエリアにおいて変数として扱われる複数のデータを保持する領域に転送する。こうして、複数の変数の値が設定される。ここで、転送するデータの数を単にデータ数と言う。
図１３４は、ＲＡＭＳＥＴモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図２２のステップＳ１００で示したＣＰＵ初期化処理を実行するＣＰＵＩＮＩＴモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＲＡＭＳＥＴモジュールの説明中、第１レジスタはＢレジスタであり、第２レジスタはＨＬレジスタであり、第１値は「１」であり、第２値は「２」である。なお、第１値および第２値を任意に設定できるのは言うまでもない。
メインＣＰＵ３００ａは、図１３４（ａ）のように、任意の処理において、転送元となる１バイトデータ群の先頭アドレスをＨＬレジスタに設定する（Ｓ１）。そして、サブルーチンとしてＲＡＭＳＥＴモジュールを呼び出す（Ｓ２）。
メインＣＰＵ３００ａは、図１３４（ｂ）のように、ＲＡＭＳＥＴモジュールにおいて、ＨＬレジスタで示されるアドレスに格納された１バイト値をＢレジスタに読み出す（Ｓ３）。かかる１バイト値はデータ数を示す。続いて、メインＣＰＵ３００ａは、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値を転送し、ＨＬレジスタの値に「２」を加えて次に転送するアドレスを設定する（Ｓ４）。続いて、メインＣＰＵ３００ａは、Ｂレジスタの値をデクリメント（「１」減算）し、デクリメントした結果が０であるか否か判定する（Ｓ５）。ここで、デクリメントした結果が０でなければ（Ｓ５におけるＮＯ）、ステップＳ４からの処理を繰り返し、デクリメントした結果が０であれば（Ｓ５におけるＹＥＳ）、当該ＲＡＭＳＥＴモジュールを終了して１段上のルーチンに戻る（Ｓ６）。
図１３５、図１３６は、ＲＡＭＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１３５（ａ）は、ＲＡＭＳＥＴモジュールを呼び出す任意の処理のコマンド群を示し、図１３５（ｂ）は、ＲＡＭＳＥＴモジュールのコマンド群を示し、図１３５（ｃ）は、メインＲＯＭ３００ｂのプログラムデータにおける１バイトデータ群の配置を示し、図１３５（ｄ）は、メインＲＡＭ３００ｃのワークエリアにおける１バイトデータ群の配置を示す。図１３４で示したフローチャートは、例えば、図１３５に示したプログラムによって実現される。
図１３５（ａ）の１行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」によって、転送元となる１バイトデータ群の先頭アドレス「Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」をＨＬレジスタに設定する。かかる１行目のコマンドが、図１３４（ａ）のステップＳ１に対応する。そして、２行目のコマンド「ＲＳＴ ＲＡＭＳＥＴ」によって、サブルーチンとしてＲＡＭＳＥＴモジュールが呼び出される。かかる２行目のコマンドが、図１３４（ａ）のステップＳ２に対応する。
図１３５（ｂ）の１行目の指標「ＲＡＭＳＥＴ：」は、当該ＲＡＭＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図１３５（ａ）で示したように、アドレス「Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」が設定されている。したがって、図１３５（ｃ）の２行目の１バイト値「（＠Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－１）／２」がデータ数（転送の繰り返し数）としてＢレジスタに読み出されることとなる。なお、「＠Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」は、転送元となる１バイトデータ群の最終アドレスの次のアドレスであり、Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩは転送元となる１バイトデータ群の先頭アドレスなので、＠Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－１の値（データ数を示す１バイト値）の値が、１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、データ数が導出される。図１３５（ｃ）の例では、データ数は、（１１－１）／２＝５となる。かかる図１３５（ｃ）の２行目のコマンドが、図１３４（ｂ）のステップＳ３に対応する。
図１３５（ｂ）の３行目の指標「ＲＡＭＳＥＴ＿１０：」は繰り返し処理の先頭アドレスを示す。４行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」および５行目のコマンド「ＬＤＱ （Ｃ），Ａ」によって、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値が格納され、ＨＬレジスタの値に「２」が加えられて次に転送するアドレスが設定される。かかる４、５行目のコマンドが、図１３４（ｂ）のステップＳ４に対応する。
ここで、コマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」は、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値をＣレジスタに格納し、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値をＡレジスタに格納し、ＨＬレジスタの値に「２」を加えてＨＬレジスタの値を更新するコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「４」である。
例えば、ＨＬレジスタがアドレス「Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」の値であった場合、図１３５（ｃ）の３行目における２バイト変数「Ｒ＿ＴＺ１＿ＳＴＰ」の下位１バイト値がＣレジスタに格納され、図１３５（ｃ）の３行目における「＠ＤＳＰ＿ＨＡＺ」の値がＡレジスタに格納される。
また、図１３５（ｂ）の５行目のコマンド「ＬＤＱ （Ｃ），Ａ」は、Ｑレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値を格納するコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「３」である。
例えば、Ｃレジスタの値、すなわち「Ｒ＿ＴＺ１＿ＳＴＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値、すなわち、「＠ＤＳＰ＿ＨＡＺ」の値を格納する。
ここで、図１３５（ｃ）、図１３５（ｄ）において、変数「Ｒ＿ＴＺ１＿ＳＴＰ」は、特別図柄１停止図柄番号を示し、変数「Ｒ＿ＴＺ２＿ＳＴＰ」は、特別図柄２停止図柄番号を示し、変数「Ｒ＿ＴＺ１＿ＤＳＰ」は、特別図柄１表示図柄カウンタのカウンタ値を示し、変数「Ｒ＿ＴＺ２＿ＤＳＰ」は、特別図柄２表示図柄カウンタのカウンタ値を示し、変数「Ｒ＿ＥＸＴ＿ＳＥＣ＿ＴＭＲ」はセキュリティ外部信号タイマ値を示す。なお、図１３５（ｄ）に示す変数の配置は図のように連続している必要はなく、離隔していてもよい。
続いて、図１３５（ｂ）の６行目のコマンド「ＤＪＮＺ ＲＡＭＳＥＴ＿１０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＲＡＭＳＥＴ＿１０」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「５」なので、「ＲＡＭＳＥＴ＿１０」からの処理を５回繰り返すとＢレジスタの値が０となる。かかる６行目のコマンドが、図１３４（ｂ）のステップＳ５に対応する。そして、７行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる７行目のコマンドが、図１３４（ｂ）のステップＳ６に対応する。
こうして、図１３６に示すように、メインＲＯＭ３００ｂのプログラムデータに記述された複数の１バイト値（５５Ｈ、７７Ｈ、６６Ｈ、２２Ｈ、ＡＡＨ）を、メインＲＡＭ３００ｃのワークエリアにおける変数（「Ｒ＿ＴＺ１＿ＳＴＰ」、「Ｒ＿ＴＺ２＿ＳＴＰ」、「Ｒ＿ＴＺ１＿ＤＳＰ」、「Ｒ＿ＴＺ２＿ＤＳＰ」、「Ｒ＿ＥＸＴ＿ＳＥＣ＿ＴＭＲ」）に転送することが可能となる。
ＲＡＭＳＥＴモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図２２のステップＳ１００で示したＣＰＵ初期化処理を実行するＣＰＵＩＮＩＴモジュール、セキュリティ設定処理を実行するＳＥＣ＿ＳＥＴモジュール、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）を実行するＳＴＣ＿ＰＲＣモジュール、図５２のステップＳ８１０で示した普通図柄変動待ち処理を実行するＦＺ＿ＳＴＡモジュール、図５３のステップＳ８２０で示した普通図柄変動中処理を実行するＦＺ＿ＳＰＮモジュール、図５４のステップＳ８３０で示した普通図柄停止図柄表示処理を実行するＦＺ＿ＳＴＰモジュール、図５５のステップＳ８４０で示した普通電動役物入賞口開放前処理を実行するＦＤ＿ＰＲＥモジュール、図５７のステップＳ８５０で示した普通電動役物入賞口開放制御処理を実行するＦＤ＿ＯＰＮモジュール、図３７のステップＳ６１０で示した特別図柄変動待ち処理を実行するＴＺ＿ＳＴＡモジュール、図４１のステップＳ６２０で示した特別図柄変動中処理を実行するＴＺ＿ＳＰＮモジュール、図４３のステップＳ６３０で示した特別図柄停止図柄表示処理を実行するＴＺ＿ＳＴＰモジュール、図４５のステップＳ７１０で示した大入賞口開放前処理を実行するＴＤ＿ＰＲＥモジュール、図４７のステップＳ７２０で示した大入賞口開放制御処理を実行するＴＤ＿ＯＰＮモジュール、図４８のステップＳ７３０で示した大入賞口閉鎖有効処理を実行するＴＤ＿ＥＦＦモジュール、図４９のステップ７４０で示した大入賞口終了ウェイト処理を実行するＴＤ＿ＥＮＤモジュール、図４３のステップＳ６３０の中で実行される特別図柄変動待ち状態移行処理（図示せず）を実行するＴＯＫＺＥＲＯモジュール、図４０のステップＳ６１３で示した回数切り管理処理を実行するＣＨＧＳＴＳモジュール、図２７のステップＳ４５０で示した設定関連処理を実行するＲＮＫ＿ＰＲＣモジュール等から呼び出される。
このように、図１３５（ｂ）に示したＲＡＭＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋４行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」２バイト＋５行目のコマンド「ＬＤＱ （Ｃ），Ａ」２バイト＋６行目のコマンド「ＤＪＮＺ ＲＡＭＳＥＴ＿１０」２バイト＋７行目のコマンド「ＲＥＴ」１バイト＝８バイトとなり、総実行サイクルは、２行目２サイクル＋４行目４サイクル＋５行目３サイクル＋６行目３サイクル（または２サイクル）＋７行目３サイクル＝１５サイクル（または１４サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ ＲＡＭＳＥＴ＿１０」によって移動しなかった場合の実行サイクルを示している。かかるＲＡＭＳＥＴモジュールを設けることによって、上述した各モジュール内でラムセット処理を行うことなく、コマンドサイズ１バイトのコマンド「ＲＳＴ ＲＡＭＳＥＴ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１３７は、ＲＡＭＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１３５（ｂ）のＲＡＭＳＥＴモジュールのコマンド群を図１３７（ｂ）のＲＡＭＳＥＴモジュールのコマンド群に置き換えており、他の、図１３５（ａ）のＲＡＭＳＥＴモジュールを呼び出す任意の処理のコマンド群、図１３５（ｃ）のメインＲＯＭ３００ｂのプログラムデータにおける１バイトデータ群、および、図１３５（ｄ）のメインＲＡＭ３００ｃのワークエリアにおける１バイトデータ群は、図１３７（ａ）、図１３７（ｃ）、図１３７（ｄ）として、そのまま用いている。ここでは、図１３７（ａ）、図１３７（ｃ）、図１３７（ｄ）のように、図１３５（ａ）、図１３５（ｃ）、図１３５（ｄ）と実質的に等しい処理についてはその説明を省略し、図１３７（ｂ）の異なる処理のみを説明する。
図１３７（ｂ）の１行目の指標「ＲＡＭＳＥＴ：」は、当該ＲＡＭＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図１３７（ａ）で示したように、アドレス「Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」が設定されている。したがって、図１３７（ｃ）の２行目の１バイト値「（＠Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ－１）／２」がデータ数としてＢレジスタに読み出される。かかる図１３７（ｂ）の２行目のコマンドが、図１３４（ｂ）のステップＳ３に対応する。
図１３７（ｂ）の３行目のコマンド「ＩＮＬＤＴＱＲ ＡＣ，（ＨＬ）」によって、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値が転送され、ＨＬレジスタの値に「２」を加えて次に転送するアドレスが設定され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、当該処理が繰り返される。かかる３行目のコマンドが、図１３４（ｂ）のステップＳ４、Ｓ５に対応する。
ここで、コマンド「ＩＮＬＤＴＱＲ ＡＣ，（ＨＬ）」は、Ｑレジスタの値をアドレスの上位１バイトとし、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値をアドレスの下位１バイトとし、そのアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値を転送し、ＨＬレジスタの値に「２」を加えてＨＬレジスタの値を更新し、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、値の転送を繰り返すコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「５」である。
例えば、ＨＬレジスタがアドレス「Ｄ＿ＲＡＭ＿ＲＳＴ＿ＩＮＩ」の値であった場合、Ｑレジスタの値をアドレスの上位１バイトとし、図１３７（ｃ）の３行目における「Ｒ＿ＴＺ１＿ＳＴＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、図１３７（ｃ）の３行目における「＠ＤＳＰ＿ＨＡＺ」の値が転送され、ＨＬレジスタの値に「２」が加えられ、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、すなわち、５回転送が繰り返される。
そして、図１３７（ｂ）の４行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる４行目のコマンドが、図１３４（ｂ）のステップＳ６に対応する。
図１３７（ｂ）のＲＡＭＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋３行目のコマンド「ＩＮＬＤＴＱＲ ＡＣ，（ＨＬ）」２バイト＋４行目のコマンド「ＲＥＴ」１バイト＝４バイトとなり、総実行サイクルは、２行目２サイクル＋３行目５サイクル＋４行目３サイクル＝１０サイクルとなる。したがって、図１３５（ｂ）の場合と比べ、総コマンドサイズが４バイト削減され、総実行サイクルも少なくとも４サイクル削減される。特に、図１３５（ｂ）の例では、コマンド「ＤＪＮＺ ＲＡＭＳＥＴ＿１０」におけるＢレジスタの値が２以上であれば、その値に１０サイクル（４行目４サイクル＋５行目３サイクル＋６行目３サイクル）を乗じた分だけ総実行サイクルが増えるので、図１３７（ｂ）の総実行サイクルの削減量も多くなる。かかるＲＡＭＳＥＴモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ここでは、図１３５の例と比較して、ＡレジスタおよびＣレジスタを利用していない。したがって、Ａレジスタの値やＣレジスタの値を意図せず更新してしまうことはない。また、図１３５の例では、ＡレジスタやＣレジスタが既に利用されている場合、スタックしてＡレジスタやＣレジスタの値を退避する必要があったが、ここでは、ＡレジスタやＣレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図１３５（ｂ）と図１３７（ｂ）とを比較して理解できるように、図１３５（ｂ）において４行（３行目～６行目）を占有していたコマンド群を、図１３７（ｂ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
なお、かかるＲＡＭＳＥＴモジュールは、パチンコ機のみならず、スロットマシンにおいても、メインＲＡＭ５００ｃの変数に所定の値（初期値）を設定するためのテーブルセット処理を実行するＴＡＢＬＳＥＴモジュール（汎用モジュール）として利用されている。
図１３８は、ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１３８（ａ）は、ＴＡＢＬＳＥＴモジュールを呼び出す任意の処理のコマンド群を示し、図１３８（ｂ）は、ＴＡＢＬＳＥＴモジュールのコマンド群を示し、図１３８（ｃ）は、メインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群の配置を示し、図１３８（ｄ）は、メインＲＡＭ５００ｃのワークエリアにおける１バイトデータ群の配置を示す。
なお、ここでは、任意の処理として、図８９のステップＳ２２００－１１や図９５のステップＳ２８００－３９で示したエラーウェイト処理、すなわち、エラー表示、警告音要求およびエラー復帰待ちを実行するＥＲＲＷＡＩＴモジュールの一部を挙げている。
図１３８（ａ）の１行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＥＲＲ＿ＲＣＶ」によって、転送元となる１バイトデータ群の先頭アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」をＨＬレジスタに設定する。そして、２行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」によって、サブルーチンとしてＴＡＢＬＳＥＴモジュールが呼び出される。
図１３８（ｂ）の１行目の指標「ＴＡＢＬＳＥＴ：」は、当該ＴＡＢＬＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＰＵＳＨ ＢＣ」によって、ＢＣレジスタの値がスタック領域に退避される。３行目のコマンド「ＤＩ」によって割込が禁止される。
図１３８（ｂ）の４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図１３８（ａ）で示したように、アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」が設定されている。したがって、図１３８（ｃ）の２行目の１バイト値「（Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶ）／２」がデータ数（転送の繰り返し数）としてＢレジスタに読み出されることとなる。なお、「Ｔ＿ＥＲＲ＿ＲＣＶ＿」は、転送元となる１バイトデータ群の最終アドレスの次のアドレスであり、Ｔ＿ＥＲＲ＿ＲＣＶは転送元となる１バイトデータ群の先頭アドレスなので、Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶの値（データ数を示す１バイト値）の値が、１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、データ数が導出される。図１３８（ｃ）の例では、データ数は、９／２＝４となる。
図１３８（ｂ）の５行目の指標「ＴＡＢＬＳＥＴ１０：」は繰り返し処理の先頭アドレスを示す。６行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」および７行目のコマンド「ＬＤＱ （Ｃ），Ａ」によって、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値が格納され、ＨＬレジスタの値に「２」が加えられて次に転送するアドレスが設定される。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」の値であった場合、図１３８（ｃ）の３行目における２バイト変数「＿ＥＲＲ＿ＮＵＭ」の下位１バイト値がＣレジスタに格納され、図１３８（ｃ）の３行目における「０」の値がＡレジスタに格納される。
また、図１３８（ｂ）の７行目のコマンド「ＬＤＱ （Ｃ），Ａ」は、Ｑレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値を格納するコマンドである。
例えば、Ｃレジスタの値、すなわち「＿ＥＲＲ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値、すなわち、「０」の値を格納する。
ここで、図１３８（ｃ）、図１３８（ｄ）において、変数「＿ＥＲＲ＿ＮＵＭ」は、エラー番号を示し、変数「＿ＣＲＥ＿ＴＭＲ」は、クレジットボタン検出タイマを示し、変数「＿ＣＲＥ＿ＦＬＧ」は、クレジットボタン検出フラグを示し、変数「＿ＳＮＳ＿ＯＬＤ」はメダル通過センサービット前回状態を示す。なお、図１３８（ｄ）に示す変数の配置は図のように連続している必要はなく、離隔していてもよい。
続いて、図１３８（ｂ）の８行目のコマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＴＡＢＬＳＥＴ１０」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「４」なので、「ＴＡＢＬＳＥＴ１０」からの処理を４回繰り返すとＢレジスタの値が０となる。
図１３８（ｂ）の９行目のコマンド「ＥＩ」によって割込が許可される。１０行目のコマンド「ＰＯＰ ＢＣ」によってスタック領域に退避されていたデータがＢＣレジスタに復帰される。そして、１１行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。
ここで、コマンド「ＩＮＬＤＴＱＲ」への置き換えを行うと、コマンド群を以下のように記述できる。
図１３９は、ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１３８（ｂ）のＴＡＢＬＳＥＴモジュールのコマンド群を、図１３９（ｂ）のＴＡＢＬＳＥＴモジュールのコマンド群に置き換えており、他の、図１３８（ａ）のＴＡＢＬＳＥＴモジュールを呼び出す任意の処理のコマンド群、図１３８（ｃ）のメインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群、および、図１３８（ｄ）のメインＲＡＭ５００ｃのワークエリアにおける１バイトデータ群は、図１３９（ａ）、図１３９（ｃ）、図１３９（ｄ）として、そのまま用いている。ここでは、図１３９（ａ）、図１３９（ｃ）、図１３９（ｄ）のように、図１３８（ａ）、図１３８（ｃ）、図１３８（ｄ）と実質的に等しい処理についてはその説明を省略し、図１３９（ｂ）の異なる処理のみを説明する。
図１３９（ｂ）の１行目の指標「ＴＡＢＬＳＥＴ：」は、当該ＴＡＢＬＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＰＵＳＨ ＢＣ」によって、ＢＣレジスタの値がスタック領域に退避される。３行目のコマンド「ＤＩ」によって割込が禁止される。
図１３９（ｂ）の４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図１３９（ａ）で示したように、アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」が設定されている。したがって、図１３９（ｃ）の２行目の１バイト値「（Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶ）／２」がデータ数（転送の繰り返し数）としてＢレジスタに読み出されることとなる。図１３９（ｃ）の例では、データ数は４となる。
図１３９（ｂ）の５行目のコマンド「ＩＮＬＤＴＱＲ （ＨＬ）」によって、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値が転送され、ＨＬレジスタの値に「２」を加えて次に転送するアドレスが設定され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、当該処理が繰り返される。
続いて、図１３９（ｂ）の６行目のコマンド「ＥＩ」によって割込が許可される。７行目のコマンド「ＰＯＰ ＢＣ」によってスタック領域に退避されていたデータがＢＣレジスタに復帰される。そして、８行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。
ここで、図１３８（ｂ）に示したＴＡＢＬＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＰＵＳＨ ＢＣ」１バイト＋３行目のコマンド「ＤＩ」１バイト＋４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋６行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」２バイト＋７行目のコマンド「ＬＤＱ （Ｃ），Ａ」２バイト＋８行目のコマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」２バイト＋９行目のコマンド「ＥＩ」１バイト＋１０行目のコマンド「ＰＯＰ ＢＣ」１バイト＋１１行目のコマンド「ＲＥＴ」１バイト＝１２バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋６行目４サイクル＋７行目３サイクル＋８行目３サイクル（または２サイクル）＋９行目１サイクル＋１０行目３サイクル＋１１行目３サイクル＝２３サイクル（または２２サイクル）となる。一方、図１３９（ｂ）に示したＴＡＢＬＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＰＵＳＨ ＢＣ」１バイト＋３行目のコマンド「ＤＩ」１バイト＋４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋５行目のコマンド「ＩＮＬＤＴＱＲ （ＨＬ）」２バイト＋６行目のコマンド「ＥＩ」１バイト＋７行目のコマンド「ＰＯＰ ＢＣ」１バイト＋８行目のコマンド「ＲＥＴ」１バイト＝８バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋５行目５サイクル＋６行目１サイクル＋７行目３サイクル＋８行目３サイクル＝１８サイクルとなる。したがって、図１３８（ｂ）の場合と比べ、総コマンドサイズが４バイト削減され、総実行サイクルも少なくとも５サイクル削減される。特に、図１３８（ｂ）の例では、コマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」におけるＢレジスタの値が２以上であれば、その値に１０サイクル（６行目４サイクル＋７行目３サイクル＋８行目３サイクル）を乗じた分だけ総実行サイクルが増えるので、図１３９（ｂ）の総実行サイクルの削減量も多くなる。かかるＴＡＢＬＳＥＴモジュールによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ここでは、図１３８の例と比較して、ＡレジスタおよびＣレジスタを利用していない。したがって、Ａレジスタの値やＣレジスタの値を意図せず更新してしまうことはない。また、図１３８の例では、ＡレジスタやＣレジスタが既に利用されている場合、スタックしてＡレジスタやＣレジスタの値を退避する必要があったが、ここでは、ＡレジスタやＣレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図１３８（ｂ）と図１３９（ｂ）とを比較して理解できるように、図１３８（ｂ）において４行（５行目～８行目）を占有していたコマンド群を、図１３９（ｂ）においては１行（５行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
なお、ＴＡＢＬＳＥＴモジュールは、ＥＲＲＷＡＩＴモジュールのみならず、複数のモジュールからサブルーチンとして呼び出される。例えば、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、本前兆中処理（ＡＴ状態＝「３」）を実行するＨＩＤ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、終了画面中処理（ＡＴ状態＝「４」）を実行するＦＩＮ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、準備中処理（ＡＴ状態＝「５」）を実行するＰＲＥ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理（ＡＴ状態＝「６」）を実行するＲＥＧ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＢＩＧ中処理（ＡＴ状態＝「７」）を実行するＢＩＧ＿ＬＯＴモジュール、図８５のステップＳ２０２０で示した設定値切り替え処理を実行するＲＡＮＫＳＥＴモジュール、図９１のステップＳ２４００で示した図柄コード設定処理を実行するＦＧＳＥＴＵＰモジュール、図９６のステップＳ２９００で示した遊技移行処理を実行するＧＡＭＥＳＥＴモジュール、図９６のステップＳ２９００－３で示した役物作動図柄表示処理を実行するＪＣＧＭＳＥＴモジュール等から呼び出される。
<コマンド「ＤＥＣＭ」、「ＤＥＣＷＭ」>
ＢＹＴＥＤＥＣモジュールは、バイトカウンタ減算処理、すなわち、メインＲＡＭ３００ｃの１バイト変数を１だけデクリメントするための汎用モジュールである。なお、ＢＹＴＥＤＥＣモジュールでは、デクリメントのみならず、デクリメントした結果、ゼロフラグおよびキャリーフラグを設定している。
メインＣＰＵ３００ａは、メインＲＯＭ３００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＢＹＴＥＤＥＣモジュールを呼び出し、ＢＹＴＥＤＥＣモジュールを遂行する。ＢＹＴＥＤＥＣモジュールでは、メインＲＡＭ３００ｃに保持された１バイト値をデクリメントする。
図１４０は、ＢＹＴＥＤＥＣモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図４３のステップＳ６３０で示した特別図柄停止図柄表示処理を実行するＴＺ＿ＳＴＰモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＢＹＴＥＤＥＣモジュールの説明中、所定のレジスタはＨＬレジスタである。
メインＣＰＵ３００ａは、図１４０（ａ）のように、任意の処理を実行する。メインＣＰＵ３００ａは、まず、ＨＬレジスタに、デクリメントの対象となる変数のアドレスを設定する（Ｓ１）。そして、サブルーチンとしてＢＹＴＥＤＥＣモジュールを呼び出す（Ｓ２）。
メインＣＰＵ３００ａは、図１４０（ｂ）のように、ＢＹＴＥＤＥＣモジュールにおいて、ＨＬレジスタで示されるアドレスに格納された１バイト値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定する（Ｓ３）。そして、当該ＢＹＴＥＤＥＣモジュールを終了して１段上のルーチンに戻る（Ｓ４）。以下、デクリメント態様とフラグの設定について詳述する。
図１４１は、ＢＹＴＥＤＥＣモジュールにおけるデクリメント態様とゼロフラグおよびキャリーフラグの設定を説明するための説明図である。ここでは、デクリメント前が１以上（１または２以上）であれば、デクリメント後は、１だけデクリメントされた値になる。ただし、デクリメント前が０であった場合、デクリメント後は－１とならず、０となる。すなわち、下限値は０であり、負の値となることはない。このような０の維持は、デクリメント前が０であった場合、デクリメントしてさらにインクリメント、または、強制的に０を読み出して実現してもよいし、デクリメントを行わないことでも実現できる。
また、デクリメント前が２以上であれば、デクリメント後は１以上となるので、ゼロフラグは立たず０となるが、デクリメント前が１または０であれば、デクリメント後は０となるので、ゼロフラグが立って１となる。また、当該ＢＹＴＥＤＥＣモジュールでは、デクリメント前が１であれば、デクリメント後は０となり、その場合にキャリーフラグを立たせて１とする。そして、デクリメント前が２以上または０であればキャリーフラグを立たせず０とする。
図１４０（ａ）に戻り、ＢＹＴＥＤＥＣモジュールによって、ゼロフラグおよびキャリーフラグが設定されると、メインＣＰＵ３００ａは、そのフラグの値を用いて様々な処理を遂行する。例えば、ここでは、デクリメントが１を減算して０とする処理ではないことを判定し（Ｓ５）、その結果、１を減算して０とする処理でなければ（Ｓ５におけるＹＥＳ）、特別図柄当たりフラグチェック処理を行う所定のアドレス（ＴＺ＿ＳＴＰ＿１０）に移動し（Ｓ６）、１を減算して０とする処理であれば（Ｓ５におけるＮＯ）、移動することなく次の処理を遂行する。
図１４２は、ＢＹＴＥＤＥＣモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１４２（ａ）は、ＢＹＴＥＤＥＣモジュールを呼び出す任意の処理のコマンド群を示し、図１４２（ｂ）は、ＢＹＴＥＤＥＣモジュールのコマンド群を示す。図１４０で示したフローチャートは、例えば、図１４２に示したプログラムによって実現される。
図１４２（ａ）の１行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＥＸＴ＿ＨＣＴ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「Ｒ＿ＥＸＴ＿ＨＣＴ」の下位１バイトの値をＬレジスタに読み出す。かかる１行目のコマンドが、図１４０（ａ）のステップＳ１に対応する。そして、２行目のコマンド「ＣＡＬＬＦ ＢＹＴＥＤＥＣ」によって、サブルーチンとしてＢＹＴＥＤＥＣモジュールが呼び出される。かかる２行目のコマンドが、図１４０（ａ）のステップＳ２に対応する。
ここで、コマンド「ＣＡＬＬＦ ＢＹＴＥＤＥＣ」は、メモリマップのうち００００Ｈ～１１ＦＦＨの範囲のみ呼び出しできるコマンドである。呼び出しに用いられるコマンド「ＣＡＬＬＦ」は通常のコマンド「ＣＡＬＬ」と実行サイクルは「４」で等しいが、通常のコマンド「ＣＡＬＬ」のコマンドサイズが「３」であるのに対し、コマンド「ＣＡＬＬＦ」のコマンドサイズは「２」である。したがって、プログラムの短縮化を図ることができる。なお、コマンド「ＣＡＬＬＦ ＢＹＴＥＤＥＣ」の代わりに、上述した汎用モジュール同様「ＲＳＴ ＢＹＴＥＤＥＣ」によってＢＹＴＥＤＥＣモジュールを呼び出すとしてもよい。そうすることで、コマンドサイズを「１」にすることができる。
図１４２（ｂ）の１行目の指標「ＢＹＴＥＤＥＣ：」は、当該ＢＹＴＥＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。かかるコマンド「ＬＤ Ａ，（ＨＬ）」では、その実行により第２ゼロフラグが変化する。そして、３行目のコマンド「ＲＴ Ｚ，Ａ」によって、Ａレジスタの値が０であれば（第２ゼロフラグが１であれば）、１段上のルーチンに戻る。このとき、Ａレジスタの値が０であれば、コマンド「ＲＴ Ｚ，Ａ」によってゼロフラグ（第１ゼロフラグ）が１となり、キャリーフラグは０となる。こうして、ＨＬレジスタで示されるアドレスに格納された値が０であれば、デクリメントを行うことなく、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。
図１４２（ｂ）の４行目のコマンド「ＣＰ Ａ，２」によって、Ａレジスタの値と２が比較され、Ａレジスタが２以上であれば、キャリーフラグは立たず０となり、１であれば、キャリーフラグが立って１となる。なお、コマンド「ＣＰ Ａ，２」は、Ａレジスタが２未満の場合にキャリーフラグが立つコマンドであるが、かかるコマンド「ＣＰ Ａ，２」の実行段階では、Ａレジスタの値は１か２以上のいずれかとなっているので（０ではないので）、２未満でキャリーフラグを立たせることで、結果的に１の場合にキャリーフラグが立つこととなる。こうして、Ａレジスタの値が１であれば、キャリーフラグ＝１とすることができる。５行目のコマンド「ＤＥＣ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値を１だけデクリメントして、ＨＬレジスタで示されるアドレスに格納された値を更新する。ここで、ＨＬレジスタで示されるアドレスに格納された値が２以上であれば、デクリメントした値は１以上なので、ゼロフラグは立たず０となり、１であれば、デクリメントした値が０となるので、ゼロフラグが立って１となる。なお、コマンド「ＤＥＣ （ＨＬ）」によってはキャリーフラグは変化しない。こうして、ＨＬレジスタで示されるアドレスに格納された値が２以上であれば、ゼロフラグ＝０、キャリーフラグ＝０とし、１であれば、ゼロフラグ＝１、キャリーフラグ＝１とすることができる。かかる２～５行目のコマンドが図１４０（ｂ）のステップＳ３に対応する。そして、６行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる６行目のコマンドが、図１４０（ｂ）のステップＳ４に対応する。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
続いて、図１４２（ａ）の３行目のコマンド「ＪＲ ＮＣ，ＴＺ＿ＳＴＰ＿１０」によって、キャリーフラグが０（ＮＣ）であれば、ＴＺ＿ＳＴＰ＿１０に移動する。かかる３行目のコマンドが、図１４０（ａ）のステップＳ５、６に対応する。こうして、ＢＹＴＥＤＥＣモジュールの結果に基づいた処理が可能となる。
ＢＹＴＥＤＥＣモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図２６のステップＳ４００－１５で示したタイマ更新処理を実行するＴＭＲ＿ＮＥＷモジュール、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）を実行するＳＴＣ＿ＰＲＣモジュール、図４３のステップＳ６３０で示した特別図柄停止図柄表示処理を実行するＴＺ＿ＳＴＰモジュール、図４０のステップＳ６１３で示した回数切り管理処理を実行するＣＨＧＳＴＳモジュール、図３４のステップＳ５４０で示したカウントスイッチ通過処理（大入賞口通過処理）において大入賞口入球コマンドをセット（Ｓ５４０－３）した後に実行する大入賞口過剰入賞監視処理を実行するＴＤＯＶＣＨＫモジュール、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）のサブルーチンであるベース異常エラー監視処理を実行するＢＥＲ＿ＣＨＫモジュール等から呼び出される。
このように、図１４２（ｂ）に示したＢＹＴＥＤＥＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋３行目のコマンド「ＲＴ Ｚ，Ａ」１バイト＋４行目のコマンド「ＣＰ Ａ，２」２バイト＋５行目のコマンド「ＤＥＣ （ＨＬ）」１バイト＋６行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル（または２サイクル）＋４行目２サイクル＋５行目４サイクル＋６行目３サイクル＝１５サイクル（または１３サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＴ Ｚ，Ａ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。かかるＢＹＴＥＤＥＣモジュールを設けることによって、上述した各モジュール内でバイトカウンタ減算処理を行うことなく、コマンドサイズ２バイトのコマンド「ＣＡＬＬＦ ＢＹＴＥＤＥＣ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１４３は、ＢＹＴＥＤＥＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１４２（ｂ）のＢＹＴＥＤＥＣモジュールのコマンド群を図１４３（ｂ）のＢＹＴＥＤＥＣモジュールのコマンド群に置き換えており、他の、図１４２（ａ）のＢＹＴＥＤＥＣモジュールを呼び出す任意の処理のコマンド群は、図１４３（ａ）として、そのまま用いている。ここでは、図１４３（ａ）のように、図１４２（ａ）と実質的に等しい処理についてはその説明を省略し、図１４３（ｂ）の異なる処理のみを説明する。
図１４３（ｂ）の１行目の指標「ＢＹＴＥＤＥＣ：」は、当該ＢＹＴＥＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＤＥＣＭ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値が１以上であれば１だけデクリメントし、０であれば０を維持する。
ここで、コマンド「ＤＥＣＭ （ＨＬ）」は、ＨＬレジスタで示されるアドレスに格納された１バイト値をデクリメントし、キャリーフラグが立っていれば（－１となれば）、ＨＬレジスタで示されるアドレスに格納された１バイト値に強制的に０を格納するコマンドである。そうすると、ＨＬレジスタで示されるアドレスに格納された値が１以上であれば１だけデクリメントし、０であれば０を維持することとなる。かかるコマンド「ＤＥＣＭ （ＨＬ）」を実行することで、デクリメント後の値がゼロであれば（デクリメント前の値が１または０であれば）、ゼロフラグ（第１ゼロフラグおよび第２ゼロフラグ）を立てて１とし、デクリメント前の値がゼロであれば、キャリーフラグを立てて１とする。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「５」である。
図１４３（ｂ）の３行目のコマンド「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ（デクリメント後の値がゼロでなければ）、１段上のルーチンに戻る。ここでは、コマンド「ＤＥＣＭ （ＨＬ）」によって既にデクリメントが行われているので、ゼロフラグが１ではないということは、デクリメント前が２以上であることを示す。その場合、ゼロフラグは立たず０となり、キャリーフラグも立たずに０となるので、１段上のルーチンに戻ってもよい。なお、ここでは「ＮＺ」を挙げ、第１ゼロフラグを参照しているが、通常、第１ゼロフラグを変化させた場合には併せて第２ゼロフラグも変化するので、全ての処理において「ＮＺ」の代わりに「ＮＴＺ」を用いることもできる。
なお、コマンド「ＤＥＣＭ （ＨＬ）」では、デクリメント前のＨＬレジスタで示されるアドレスに格納された値が１であれば、デクリメント後に０となるとともに、ゼロフラグ＝１、キャリーフラグ＝０となり、０であれば、デクリメントはされず０を維持するとともに、ゼロフラグ＝１、キャリーフラグ＝１となる。すなわち、キャリーフラグについて、図１４１に示した仕様と逆になる。そこで、図１４３（ｂ）の４行目のコマンド「ＣＣＦ」によって、キャリーフラグを反転（１→０、０→１）させる。なお、コマンド「ＣＣＦ」によってはゼロフラグは変化しない。こうして、デクリメント前にＨＬレジスタで示されるアドレスに格納された値が１であれば、ゼロフラグ＝０、キャリーフラグ＝１とし、０であれば、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。かかる２～４行目のコマンドが図１４０（ｂ）のステップＳ３に対応する。そして、５行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる５行目のコマンドが、図１４０（ｂ）のステップＳ４に対応する。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
続いて、図１４３（ａ）の３行目のコマンド「ＪＲ ＮＣ，ＴＺ＿ＳＴＰ＿１０」によって、キャリーフラグが０（ＮＣ）であれば、ＴＺ＿ＳＴＰ＿１０に移動する。かかる３行目のコマンドが、図１４０（ａ）のステップＳ５、６に対応する。こうして、ＢＹＴＥＤＥＣモジュールの結果に基づいた処理が可能となる。
図１４３（ｂ）のＢＹＴＥＤＥＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＤＥＣＭ （ＨＬ）」２バイト＋３行目のコマンド「ＲＥＴ ＮＺ」１バイト＋４行目のコマンド「ＣＣＦ」２バイト＋５行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目５サイクル＋３行目３サイクル（１サイクル）＋４行目２サイクル＋６行目３サイクル＝１３サイクル（１１サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＺ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。したがって、図１４２（ｂ）の場合と比べ、総実行サイクルが少なくとも２サイクル削減される。かかるＢＹＴＥＤＥＣモジュールによって、処理負荷の軽減を図りつつ、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ここでは、図１４２の例と比較して、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１４２の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図１４２（ｂ）と図１４３（ｂ）とを比較して理解できるように、図１４２（ｂ）において４行（２行目～５行目）を占有していたコマンド群を、図１４３（ｂ）においては３行（２行目～４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
なお、かかるＢＹＴＥＤＥＣモジュールは、パチンコ機のみならず、スロットマシンにおいても、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理（ＡＴ状態＝「６」）を実行するＲＥＧ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＢＩＧ中処理（ＡＴ状態＝「７」）を実行するＢＩＧ＿ＬＯＴモジュール、図９６のステップＳ２９００－３で示した役物作動図柄表示処理を実行するＪＣＧＭＳＥＴモジュール、図９８のステップＳ３１００で示したタイマ割込み処理を実行するＴＭＲ＿ＩＰＴモジュール、図９８のステップＳ３１００－２１で示した状態別モジュール実行処理を実行するためのＣＡＬ＿ＭＯＤモジュールにおいて、タイマ割込み処理用フェーズ（０～３）に応じて４回に１回（５．９６ｍｓｅｃ毎に）選択的に移行し、端子板出力制御処理を実行するＩＰＴ＿ＰＡモジュール、図９８のステップＳ３１００－２１で示した状態別モジュール実行処理を実行するためのＣＡＬ＿ＭＯＤモジュールにおいて、タイマ割込み処理用フェーズ（０～３）に応じて４回に１回（５．９６ｍｓｅｃ毎に）選択的に移行し、時間監視処理を実行するＩＰＴ＿ＰＣモジュール、および、図９８のステップＳ３１００－２１で示した状態別モジュール実行処理を実行するためのＣＡＬ＿ＭＯＤモジュールにおいて、タイマ割込み処理用フェーズ（０～３）に応じて４回に１回（５．９６ｍｓｅｃ毎に）選択的に移行し、外部信号出力制御処理を実行するＩＰＴ＿ＰＤモジュール等からコマンド「ＲＳＴ」によって呼び出される、カウンタ減算処理を実行するＲＡＭ＿ＤＥＣモジュール（汎用モジュール）として利用されている。
図１４４は、ＲＡＭ＿ＤＥＣモジュールを説明するための説明図である。図１４４に示したＲＡＭ＿ＤＥＣモジュールは、上述したＢＹＴＥＤＥＣモジュール同様、カウンタ減算処理、すなわち、メインＲＡＭ５００ｃの１バイト変数を１だけデクリメントするための汎用モジュールである。なお、ＲＡＭ＿ＤＥＣモジュールでは、ＢＹＴＥＤＥＣモジュール同様、デクリメントのみならず、デクリメントした結果、図１４１に示したゼロフラグおよびキャリーフラグが設定される。
図１４４（ａ）の１行目の指標「ＲＡＭ＿ＤＥＣ：」は、当該ＲＡＭ＿ＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。かかるコマンド「ＬＤ Ａ，（ＨＬ）」では、その実行により第２ゼロフラグが変化する。そして、３行目のコマンド「ＲＴ Ｚ，Ａ」によって、Ａレジスタの値が０であれば（第２ゼロフラグが１であれば）、１段上のルーチンに戻る。このとき、Ａレジスタの値が０であれば、コマンド「ＲＴ Ｚ，Ａ」によってゼロフラグ（第１ゼロフラグ）が１となり、キャリーフラグは０となる。こうして、ＨＬレジスタで示されるアドレスに格納された値が０であれば、デクリメントを行うことなく、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。
図１４４（ａ）の４行目のコマンド「ＣＰ Ａ，２」によって、Ａレジスタの値と２が比較され、Ａレジスタが２以上であれば、キャリーフラグは立たず０となり、１であれば、キャリーフラグが立って１となる。なお、コマンド「ＣＰ Ａ，２」は、Ａレジスタが２未満の場合にキャリーフラグが立つコマンドであるが、かかるコマンド「ＣＰ Ａ，２」の実行段階では、Ａレジスタの値は１か２以上のいずれかとなっているので（０ではないので）、２未満でキャリーフラグを立たせることで、結果的に１の場合にキャリーフラグが立つこととなる。こうして、Ａレジスタの値が１であれば、キャリーフラグ＝１とすることができる。５行目のコマンド「ＤＥＣ Ａ」によって、Ａレジスタで示されるアドレスに格納された１バイト値が１だけデクリメントされる。６行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、Ａレジスタの値がＨＬレジスタで示されるアドレスに格納される。ここで、ＨＬレジスタで示されるアドレスに格納された値が２以上であれば、デクリメントした値は１以上なので、ゼロフラグは立たず０となり、１であれば、デクリメントした値が０となるので、ゼロフラグが立って１となる。なお、コマンド「ＤＥＣ Ａ」によってはキャリーフラグは変化しない。こうして、ＨＬレジスタで示されるアドレスに格納された値が２以上であれば、ゼロフラグ＝０、キャリーフラグ＝０とし、１であれば、ゼロフラグ＝１、キャリーフラグ＝１とすることができる。そして、７行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
ここで、コマンド「ＤＥＣＭ」への置き換えを行うと、図１４４（ａ）のコマンド群を図１４４（ｂ）のように変更することができる。図１４４（ｂ）の１行目の指標「ＲＡＭ＿ＤＥＣ：」は、当該ＲＡＭ＿ＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＤＥＣＭ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値が１以上であれば１だけデクリメントし、０であれば０を維持する。
図１４４（ｂ）の３行目のコマンド「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ（デクリメント後の値がゼロでなければ）、１段上のルーチンに戻る。ここでは、コマンド「ＤＥＣＭ （ＨＬ）」によって既にデクリメントが行われているので、ゼロフラグが１ではないということは、デクリメント前が２以上であることを示す。その場合、ゼロフラグは立たず０となり、キャリーフラグも立たずに０となるので、１段上のルーチンに戻ってもよい。続いて、４行目のコマンド「ＣＣＦ」によって、キャリーフラグを反転（１→０、０→１）させる。なお、コマンド「ＣＣＦ」によってはゼロフラグは変化しない。こうして、デクリメント前にＨＬレジスタで示されるアドレスに格納された値が１であれば、ゼロフラグ＝０、キャリーフラグ＝１とし、０であれば、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。そして、５行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
ここで、図１４４（ａ）に示したＲＡＭ＿ＤＥＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋３行目のコマンド「ＲＴ Ｚ，Ａ」１バイト＋４行目のコマンド「ＣＰ Ａ，２」２バイト＋５行目のコマンド「ＤＥＣ Ａ」１バイト＋６行目のコマンド「ＬＤ （ＨＬ），Ａ」１バイト＋７行目のコマンド「ＲＥＴ」１バイト＝７バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル（または２サイクル）＋４行目２サイクル＋５行目１サイクル＋６行目２サイクル＋７行目３サイクル＝１４サイクル（または１２サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＴ Ｚ，Ａ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。一方、図１４４（ｂ）に示したＲＡＭ＿ＤＥＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＤＥＣＭ （ＨＬ）」２バイト＋３行目のコマンド「ＲＥＴ ＮＺ」１バイト＋４行目のコマンド「ＣＣＦ」２バイト＋５行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目５サイクル＋３行目３サイクル（１サイクル）＋４行目２サイクル＋６行目３サイクル＝１３サイクル（１１サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＺ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。したがって、図１４４（ａ）のコマンド群を図１４４（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルが少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ＷＯＲＤＤＥＣモジュールは、ワードカウンタ減算処理、すなわち、メインＲＡＭ３００ｃの２バイト変数を１だけデクリメントするための汎用モジュールである。なお、ＷＯＲＤＤＥＣモジュールでは、デクリメントのみならず、デクリメントした結果、ゼロフラグおよびキャリーフラグを設定している。
メインＣＰＵ３００ａは、メインＲＯＭ３００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＷＯＲＤＤＥＣモジュールを呼び出し、ＷＯＲＤＤＥＣモジュールを遂行する。ＷＯＲＤＤＥＣモジュールでは、メインＲＡＭ３００ｃに保持された２バイトデータをデクリメントする。
図１４５は、ＷＯＲＤＤＥＣモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）のサブルーチンである入賞頻度異常エラー判定処理を実行するＮＨＩ＿ＣＨＫモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＷＯＲＤＤＥＣモジュールの説明中、所定のレジスタはＨＬレジスタである。
メインＣＰＵ３００ａは、図１４５（ａ）のように、任意の処理を実行する。メインＣＰＵ３００ａは、まず、ＨＬレジスタに、デクリメントの対象となる変数のアドレスを設定する（Ｓ１）。そして、サブルーチンとしてＷＯＲＤＤＥＣモジュールを呼び出す（Ｓ２）。
メインＣＰＵ３００ａは、図１４５（ｂ）のように、ＷＯＲＤＤＥＣモジュールにおいて、ＨＬレジスタで示されるアドレスに格納された２バイト値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定する（Ｓ３）。そして、当該ＷＯＲＤＤＥＣモジュールを終了して１段上のサブルーチンに戻る（Ｓ４）。なお、デクリメント態様とフラグの設定については、ＢＹＴＥＤＥＣモジュール同様、図１４１で説明されている。
ＷＯＲＤＤＥＣモジュールによって、ゼロフラグおよびキャリーフラグが設定されると、メインＣＰＵ３００ａは、そのＨＬレジスタの値を用いて様々な処理を遂行する。例えば、ここでは、デクリメント結果が０ではないことを判定し（Ｓ５）、その結果、０でなければ（Ｓ５におけるＹＥＳ）、当該サブルーチンから戻り（Ｓ６）、０であれば（Ｓ５におけるＮＯ）、移動することなく次の処理を遂行する。
図１４６は、ＷＯＲＤＤＥＣモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１４６（ａ）は、任意の処理のコマンド群を示し、図１４６（ｂ）は、ＷＯＲＤＤＥＣモジュールのコマンド群を示す。図１４５で示したフローチャートは、例えば、図１４６に示したプログラムによって実現される。
図１４６（ａ）の１行目のコマンド「ＰＯＰ ＨＬ」によって、スタック領域に退避されていた入賞頻度異常エラー監視タイマのアドレス値をＨＬレジスタに復帰させる。かかる１行目のコマンドが、図１４５（ａ）のステップＳ１に対応する。そして、２行目のコマンド「ＣＡＬＬＦ ＷＯＲＤＤＥＣ」によって、サブルーチンとしてＷＯＲＤＤＥＣモジュールが呼び出される。かかる２行目のコマンドが、図１４５（ａ）のステップＳ２に対応する。
図１４６（ｂ）の１行目の指標「ＷＯＲＤＤＥＣ：」は、当該ＷＯＲＤＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＪＴＷ Ｚ，（ＨＬ），ＷＯＲＤＤＥＣ＿９９」によって、ＨＬレジスタで示されるアドレスに格納された２バイト値が０かどうか判断され、０であれば、指標「ＷＯＲＤＤＥＣ＿９９：」に移動する。かかるコマンド「ＪＴＷ Ｚ，（ＨＬ），ＷＯＲＤＤＥＣ＿９９」では、その実行によりゼロフラグが変化する。例えば、ＨＬレジスタで示されるアドレスに格納された値が０であれば、ゼロフラグが１となり、キャリーフラグは０となる。また、ＨＬレジスタで示されるアドレスに格納された値が０であれば、指標「ＷＯＲＤＤＥＣ＿９９：」に移動し、７行目のコマンド「ＲＥＴ」によって、１段上のサブルーチンに戻る。こうして、ＨＬレジスタで示されるアドレスに格納された値が０であれば、デクリメントを行うことなく、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。
図１４６（ｂ）の３行目のコマンド「ＤＥＣＷ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された２バイト値を１だけデクリメントして、ＨＬレジスタで示されるアドレスに格納された値を更新する。ここで、ＨＬレジスタで示されるアドレスに格納された値が２以上であれば、デクリメントした値は１以上なので、ゼロフラグは立たず０となり、１であれば、デクリメントした値が０となるので、ゼロフラグ（第２ゼロフラグ）が立って１となる。そして、４行目のコマンド「ＲＥＴ ＮＴＺ」によって、ゼロフラグが１でなければ、１段上のサブルーチンに戻る。ここで「ＮＴＺ」としているのは、コマンド「ＤＥＣＷ （ＨＬ）」によって第２ゼロフラグは変化するが第１ゼロフラグは変化しないからである。なお、コマンド「ＲＥＴ ＮＴＺ」によっては、ゼロフラグもキャリーフラグも変化しない。このとき、ゼロフラグが１とならない（１段上のサブルーチンに戻る）のは、デクリメント前のＨＬレジスタで示されるアドレスに格納された値が２以上の場合である。したがって、デクリメント前が２以上であれば、ゼロフラグ＝０、キャリーフラグ＝０となっているので、１段上のサブルーチンに戻っても問題ない。
また、ゼロフラグが１であれば、デクリメント前のＨＬレジスタで示されるアドレスに格納された値が１であり、ゼロフラグ＝１、キャリーフラグ＝０となっている。すなわち、キャリーフラグについて、図１４１に示した仕様と逆になる。そこで、５行目のコマンド「ＳＣＦ」によって、キャリーフラグを強制的に立てて１とする。こうして、デクリメント前にＨＬレジスタで示されるアドレスに格納された値が１であれば、ゼロフラグ＝１、キャリーフラグ＝１となる。なお、コマンド「ＳＣＦ」によってはゼロフラグは変化しない。かかる２～６行目のコマンドが図１４５（ｂ）のステップＳ３に対応する。そして、７行目のコマンド「ＲＥＴ」によって、１段上のサブルーチンに戻る。かかる７行目のコマンドが、図１４５（ｂ）のステップＳ４に対応する。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
続いて、図１４６（ａ）の３行目のコマンド「ＲＥＴ ＮＴＺ」によって、ゼロフラグ（第２ゼロフラグ）が１でなければ（０であれば）、さらに１段上のサブルーチンに戻る。かかる３行目のコマンドが、図１４５（ａ）のステップＳ５、６に対応する。こうして、ＷＯＲＤＤＥＣモジュールの結果に基づいた処理が可能となる。
ＷＯＲＤＤＥＣモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図２６のステップＳ４００－１５で示したタイマ更新処理を実行するＴＭＲ＿ＮＥＷモジュール、図４１のステップＳ６２０で示した特別図柄変動中処理を実行するＴＺ＿ＳＰＮモジュール、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）のサブルーチンである入賞頻度異常エラー判定処理を実行するＮＨＩ＿ＣＨＫモジュール等から呼び出される。
このように、図１４６（ｂ）に示したＷＯＲＤＤＥＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＪＴＷ Ｚ，（ＨＬ），ＷＯＲＤＤＥＣ＿９９」３バイト＋３行目のコマンド「ＤＥＣＷ （ＨＬ）」２バイト＋４行目のコマンド「ＲＥＴ ＮＴＺ」１バイト＋５行目のコマンド「ＳＣＦ」２バイト＋７行目のコマンド「ＲＥＴ」１バイト＝９バイトとなり、総実行サイクルは、２行目６サイクル（または５サイクル）＋３行目７サイクル＋４行目３サイクル（または１サイクル）＋５行目２サイクル＋７行目３サイクル＝２１サイクル（または１８サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＪＴＷ Ｚ，（ＨＬ），ＷＯＲＤＤＥＣ＿９９」やコマンド「ＲＥＴ ＮＴＺ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。かかるＷＯＲＤＤＥＣモジュールを設けることによって、上述した各モジュール内でワードカウンタ減算処理を行うことなく、コマンドサイズ２バイトのコマンド「ＣＡＬＬＦ ＷＯＲＤＤＥＣ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１４７は、ＷＯＲＤＤＥＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１４６（ｂ）のＷＯＲＤＤＥＣモジュールのコマンド群を図１４７（ｂ）のＷＯＲＤＤＥＣモジュールのコマンド群に置き換えており、他の、図１４６（ａ）のＷＯＲＤＤＥＣモジュールを呼び出す任意の処理のコマンド群は、図１４７（ａ）として、そのまま用いている。ここでは、図１４７（ａ）のように、図１４６（ａ）と実質的に等しい処理についてはその説明を省略し、図１４７（ｂ）の異なる処理のみを説明する。
図１４７（ｂ）の１行目の指標「ＷＯＲＤＤＥＣ：」は、当該ＷＯＲＤＤＥＣモジュールの先頭アドレスを示す。２行目のコマンド「ＤＥＣＷＭ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値が１以上であれば１だけデクリメントし、０であれば０を維持する。
ここで、コマンド「ＤＥＣＷＭ （ＨＬ）」は、ＨＬレジスタで示されるアドレスに格納された２バイト値をデクリメントし、キャリーフラグが立っていれば（－１となれば）、ＨＬレジスタで示されるアドレスに格納された２バイト値に強制的に０を格納するコマンドである。そうすると、ＨＬレジスタで示されるアドレスに格納された値が１以上であれば１だけデクリメントし、０であれば０を維持することとなる。かかるコマンド「ＤＥＣＷＭ （ＨＬ）」を実行することで、デクリメント後の値がゼロであれば（デクリメント前の値が１または０であれば）、ゼロフラグ（第１ゼロフラグおよび第２ゼロフラグ）を立てて１とし、デクリメント前の値がゼロであれば、キャリーフラグを立てて１とする。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「７」である。
図１４７（ｂ）の３行目のコマンド「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ（デクリメント後の値がゼロでなければ）、１段上のサブルーチンに戻る。ここでは、コマンド「ＤＥＣＷＭ （ＨＬ）」によって既にデクリメントが行われているので、ゼロフラグが１ではないということは、デクリメント前が２以上であることを示す。その場合、ゼロフラグは立たず０となり、キャリーフラグも立たずに０となるので、１段上のサブルーチンに戻ってもよい。
なお、コマンド「ＤＥＣＷＭ （ＨＬ）」では、デクリメント前のＨＬレジスタで示されるアドレスに格納された値が１であれば、デクリメント後に０となるとともに、ゼロフラグ＝１、キャリーフラグ＝０となり、０であれば、デクリメントはされず０を維持するとともに、ゼロフラグ＝１、キャリーフラグ＝１となる。すなわち、キャリーフラグについて、図１４１に示した仕様と逆になる。そこで、図１４７（ｂ）の４行目のコマンド「ＣＣＦ」によって、キャリーフラグを反転（１→０、０→１）させる。なお、コマンド「ＣＣＦ」によってはゼロフラグは変化しない。こうして、デクリメント前にＨＬレジスタで示されるアドレスに格納された値が１であれば、ゼロフラグ＝１、キャリーフラグ＝１とし、０であれば、ゼロフラグ＝１、キャリーフラグ＝０とすることができる。かかる２～４行目のコマンドが図１４５（ｂ）のステップＳ３に対応する。そして、５行目のコマンド「ＲＥＴ」によって、１段上のサブルーチンに戻る。かかる５行目のコマンドが、図１４５（ｂ）のステップＳ４に対応する。こうして、ＨＬレジスタで示されるアドレスに格納された値を１だけデクリメントし、かつ、ゼロフラグおよびキャリーフラグを設定することが可能となる。
続いて、図１４７（ａ）の３行目のコマンド「ＲＥＴ ＮＴＺ」によって、ゼロフラグ（第２ゼロフラグ）が１でなければ（０であれば）、さらに１段上のサブルーチンに戻る。かかる３行目のコマンドが、図１４５（ａ）のステップＳ５、６に対応する。こうして、ＷＯＲＤＤＥＣモジュールの結果に基づいた処理が可能となる。
図１４７（ｂ）のＷＯＲＤＤＥＣモジュールのコマンドの総コマンドサイズは、２行目２バイト＋３行目１バイト＋４行目２バイト＋５行目１バイト＝６バイトとなり、総実行サイクルは、２行目７サイクル＋３行目３サイクル（１サイクル）＋４行目２サイクル＋６行目３サイクル＝１５サイクル（１３サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＺ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。したがって、図１４６（ｂ）の場合と比べ、総コマンドサイズが３バイト削減され、総実行サイクルが少なくとも６サイクル削減される。かかるＷＯＲＤＤＥＣモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１４６（ｂ）と図１４７（ｂ）とを比較して理解できるように、図１４６（ｂ）において５行（２行目～６行目）を占有していたコマンド群を、図１４７（ｂ）においては３行（２行目～４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<コマンド「ＲＣＰ」>
図１４８は、サブルーチンから戻る処理の一例を説明するための説明図である。図１４８（ａ）におけるコマンド「ＣＰ Ａ，ｎ」は、Ａレジスタの値と、所定の値ｎとを比較するコマンドであり、Ａ＝ｎの場合、ゼロフラグが立って１となり、Ａ<ｎの場合、キャリーフラグが立って１となる。かかるコマンド「ＣＰ Ａ，ｎ」のコマンドサイズは「２」であり、実行サイクルは「２」である。
図１４８（ａ）におけるコマンド「ＲＥＴ ｃｃ」は、ゼロフラグまたはキャリーフラグを参照し、対象となるフラグが１となっていれば、サブルーチンから１段上のルーチンに戻るコマンドである。かかるコマンド「ＲＥＴ ｃｃ」のコマンドサイズは「１」であり、実行サイクルは「３」（または「１」）である。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ｃｃ」によって１つ上のルーチンに移動しなかった（サブルーチンから戻らなかった）場合の実行サイクルを示している。
ここでは、図１４８（ａ）のように、１行目のコマンド「ＣＰ Ａ，ｎ」によって、Ａレジスタの値と、所定の値ｎとを比較し、２行目のコマンド「ＲＥＴ ｃｃ」によって、その比較結果に応じてサブルーチンから戻るか否かが決定する。ここで、かかる２つのコマンドを、図１４８（ｂ）のように、１つのコマンド「ＲＣＰ ｃｃ，Ａ，ｎ」に纏める（置き換える）ことができる。
図１４８（ｂ）におけるコマンド「ＲＣＰ ｃｃ，Ａ，ｎ」は、Ａレジスタの値と、所定の値ｎとを比較し、その比較結果に応じてサブルーチンから１段上のルーチンに戻るコマンドである。かかるコマンド「ＲＣＰ ｃｃ，Ａ，ｎ」のコマンドサイズは「２」であり、実行サイクルは「５」（または「３」）である。なお、括弧内のサイクル数は、コマンド「ＲＣＰ ｃｃ，Ａ，ｎ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
ここで、図１４８（ａ）に示したコマンド群の総コマンドサイズは、１行目のコマンド「ＣＰ Ａ，ｎ」２バイト＋２行目の「ＲＥＴ ｃｃ」１バイト＝３バイトとなり、総実行サイクルは、１行目２サイクル＋２行目３サイクル（１サイクル）＝５サイクル（３サイクル）となる。一方、図１４８（ｂ）に示したコマンド「ＲＣＰ ｃｃ，Ａ，ｎ」のコマンドサイズは、２バイトとなり、実行サイクルは、５サイクル（３サイクル）となる。したがって、図１４８（ａ）のコマンド群を図１４８（ｂ）のコマンドに置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。以下、このような置き換えが可能な複数のモジュールをそれぞれ説明する。
図１４９は、ＰＹ＿ＣＭＤＡモジュールを説明するための説明図である。図１４９に示したＰＹ＿ＣＭＤＡモジュールは、図２３におけるステップＳ１００－６３に示した主コマンド解析処理、すなわち、主コマンドを解析し、主コマンドの異常を検出する処理を実行する。
図１４９（ａ）の１行目の指標「ＰＹ＿ＣＭＤＡ：」は、当該ＰＹ＿ＣＭＤＡモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＢＣＲ＿ＢＵＦ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、主コマンドのバッファ値を格納するアドレス「Ｒ＿ＢＣＲ＿ＢＵＦ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（主コマンド）をＡレジスタに読み出す。
そして、バッファをクリアし、払出起動指定コマンド確認処理を実行すると、受信データ確認処理として、図１４９（ａ）の３行目のコマンド「ＳＵＢ Ａ，＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」によって、Ａレジスタの値から「＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」で示される固定値、ここでは、２０Ｈを減算する。そして、４行目のコマンド「ＣＰ Ａ，００ＣＨ」によって、減算されたＡレジスタの値と０ＣＨとを比較する。ここでは、主コマンドが２０Ｈ～２ＢＨの範囲に含まれることを確認している。すなわち、Ａレジスタの値が２０Ｈ未満であれば、コマンド「ＳＵＢ Ａ，＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」によってＡレジスタの値は負の値になり、１バイト値としてみると０ＣＨより大きくなる。したがって、減算されたＡレジスタの値が０ＣＨ未満であれば、コマンド「ＣＰ Ａ，００ＣＨ」によってキャリーフラグが立って１となる。そして、５行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。なお、キャリーフラグが１であれば（２０Ｈ～２ＢＨの範囲に含まれれば）、払出エラー指定コマンドセット処理および払出電波エラーフラグ設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１４９（ａ）のコマンド群を図１４９（ｂ）のように変更することができる。図１４９（ｂ）の１行目の指標「ＰＹ＿ＣＭＤＡ：」は、当該ＰＹ＿ＣＭＤＡモジュールの先頭アドレスを示す。１行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＢＣＲ＿ＢＵＦ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、主コマンドのバッファ値を格納するアドレス「Ｒ＿ＢＣＲ＿ＢＵＦ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（主コマンド）をＡレジスタに読み出す。
そして、バッファをクリアし、払出起動指定コマンドに対する所定の処理を実行すると、図１４９（ｂ）の３行目のコマンド「ＳＵＢ Ａ，＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」によって、Ａレジスタの値から「＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」で示される固定値、ここでは、２０Ｈを減算する。４行目のコマンド「ＲＣＰ ＮＣ，Ａ，００ＣＨ」によって、減算されたＡレジスタの値と０ＣＨとを比較し、キャリーフラグが１でなければ、１段上のルーチンに戻る。ここでは、主コマンドが２０Ｈ～２ＢＨの範囲に含まれることを確認し、その範囲に入っていなければ、それ以降の処理を行わず１段上のルーチンに戻っている。なお、キャリーフラグが１であれば、払出エラー指定コマンドセット処理および払出電波エラーフラグ設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４９（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＢＣＲ＿ＢＵＦ）」２バイト＋３行目のコマンド「ＳＵＢ Ａ，＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」２バイト＋４行目のコマンド「ＣＰ Ａ，００ＣＨ」２バイト＋５行目の「ＲＥＴ ＮＣ」１バイト＝７バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目２サイクル＋５行目３サイクル（１サイクル）＝１０サイクル（８サイクル）となる。一方、図１４９（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＢＣＲ＿ＢＵＦ）」２バイト＋３行目のコマンド「ＳＵＢ Ａ，＠ＢＣＲ＿ＰＡＹ＿ＣＬＲ」２バイト＋４行目のコマンド「ＲＣＰ ＮＣ，Ａ，００ＣＨ」２バイト＝６バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目５サイクル（３サイクル）＝１０サイクル（８サイクル）となる。したがって、図１４９（ａ）のコマンド群を図１４９（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５０は、ＧＡＴ＿ＰＡＳモジュールを説明するための説明図である。図１５０に示したＧＡＴ＿ＰＡＳモジュールは、図２９のステップＳ５１０で示したゲートスイッチ通過処理（ゲート通過処理）、すなわち、ゲート検出スイッチ１２４ｓでの入賞球の通過に応じて普通図柄保留球数を加算し、普通図柄に関する処理を実行する。
記憶カウントチェック処理として、図１５０（ａ）の１行目の指標「ＧＡＴ＿ＰＡＳ：」は、当該ＧＡＴ＿ＰＡＳモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＤＥ，ＬＯＷ Ｒ＿ＦＺ＿ＭＥＭ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＭＥＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された２バイト値（普通図柄保留球数カウンタのアドレス）をＤＥレジスタに読み出す。３行目のコマンド「ＬＤ Ａ、（ＤＥ）」によって、ＤＥレジスタで示されるアドレス（すなわちＲ＿ＦＺ＿ＭＥＭ）に格納された値（普通図柄保留球数カウンタのカウンタ値）をＡレジスタに読み出す。
そして、図１５０（ａ）の４行目のコマンド「ＣＰ Ａ，＠ＦＺ＿ＭＥＭ＿ＭＡＸ」によって、Ａレジスタの値と固定値「＠ＦＺ＿ＭＥＭ＿ＭＡＸ」、ここでは、「４」とを比較する。すなわち、Ａレジスタの値が４未満であれば、キャリーフラグが立って１となる。そして、５行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。すなわち、普通図柄保留球数カウンタのカウンタ値が４以上であれば、それ以上、普通図柄保留球数カウンタを計数することはないので、当該ＧＡＴ＿ＰＡＳモジュールを終了する。なお、キャリーフラグが１であれば、乱数値取得処理、記憶数加算処理、当たり決定乱数取得処理、転送先アドレス算定処理、および、記憶エリア格納処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５０（ａ）のコマンド群を図１５０（ｂ）のように変更することができる。図１５０（ｂ）の１行目の指標「ＧＡＴ＿ＰＡＳ：」は、当該ＧＡＴ＿ＰＡＳモジュールの先頭アドレスを示す。１行目のコマンド「ＬＤＱ ＤＥ，ＬＯＷ Ｒ＿ＦＺ＿ＭＥＭ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＭＥＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された２バイト値（普通図柄保留球数カウンタのアドレス）をＤＥレジスタに読み出す。３行目のコマンド「ＬＤ Ａ、（ＤＥ）」によって、ＤＥレジスタで示されるアドレス（すなわちＲ＿ＦＺ＿ＭＥＭ）に格納された値（普通図柄保留球数カウンタのカウンタ値）をＡレジスタに読み出す。
そして、図１５０（ｂ）の４行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＦＺ＿ＭＥＭ＿ＭＡＸ」によって、Ａレジスタの値と＠ＦＺ＿ＭＥＭ＿ＭＡＸとを比較し、Ａレジスタの値が＠ＦＺ＿ＭＥＭ＿ＭＡＸ以上であれば、１段上のルーチンに戻る。すなわち、普通図柄保留球数カウンタのカウンタ値が４以上であれば、それ以上、普通図柄保留球数カウンタを計数することはないので、当該ＧＡＴ＿ＰＡＳモジュールを終了する。なお、キャリーフラグが１であれば、記憶数加算処理、当たり決定乱数取得処理、転送先アドレス算定処理、および、記憶エリア格納処理を実行して、１段上のルーチンに戻る。
ここで、図１５０（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＤＥ，ＬＯＷ Ｒ＿ＦＺ＿ＭＥＭ」２バイト＋３行目のコマンド「ＬＤ Ａ、（ＤＥ）」１バイト＋４行目のコマンド「ＣＰ Ａ，＠ＦＺ＿ＭＥＭ＿ＭＡＸ」２バイト＋５行目の「ＲＥＴ ＮＣ」１バイト＝６バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目２サイクル＋５行目３サイクル（１サイクル）＝９サイクル（７サイクル）となる。一方、図１５０（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＤＥ，ＬＯＷ Ｒ＿ＦＺ＿ＭＥＭ」２バイト＋３行目のコマンド「ＬＤ Ａ、（ＤＥ）」１バイト＋４行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＦＺ＿ＭＥＭ＿ＭＡＸ」２バイト＝５バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目５サイクル（３サイクル）＝９サイクル（７サイクル）となる。したがって、図１５０（ａ）のコマンド群を図１５０（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５１は、ＴＤＮ＿ＰＡＳモジュールを説明するための説明図である。図１５１に示したＴＤＮ＿ＰＡＳモジュールは、図３４のステップＳ５４０で示したカウントスイッチ通過処理（大入賞口通過処理）、すなわち、カウントスイッチ判定値に基づいて大入賞口の入賞を管理する処理を実行する。
図１５１（ａ）の１行目の指標「ＴＤＮ＿ＰＡＳ：」は、当該ＴＤＮ＿ＰＡＳモジュールの先頭アドレスを示す。そして、カウントスイッチ判定値確認処理、特別電動役物連続作動回数判定処理、大入賞口入賞指定コマンドセット処理、大入賞口過剰入賞監視処理を実行すると、特別電動役物作動チェック処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物遊技管理フェーズ）をＡレジスタに読み出す。
図１５１（ａ）の３行目のコマンド「ＪＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ，ＴＤＮ＿ＰＡＳ＿１０」によって、Ａレジスタの値と固定値「＠ＴＤ＿ＯＰＮ＿ＢＨＴ」、ここでは、２と比較し、その結果が等しければ、アドレス「ＴＤＮ＿ＰＡＳ＿１０」に移動する。こうして、Ａレジスタの値が大当たり大入賞口開放制御状態指定値（特別電動役物遊技管理フェーズが０２Ｈ）であれば、以降の処理を省略して６行目の指標「ＴＤＮ＿ＰＡＳ＿１０：」に移動することができる。４行目のコマンド「ＣＰ Ａ，＠ＴＤ＿ＯＰＮ＿ＳＨＴ」によって、Ａレジスタの値と、小当たり大入賞口開放制御状態指定値を示す固定値「＠ＴＤ＿ＯＰＮ＿ＳＨＴ」、ここでは、６とを比較し、等しければ（特別電動役物遊技管理フェーズが０６Ｈ）、ゼロフラグが立って１となる。そして、５行目の「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が大当たり大入賞口開放制御状態指定値および小当たり大入賞口開放制御状態指定値でなければ、当該ＴＤＮ＿ＰＡＳモジュールを終了する。なお、ゼロフラグが１であれば、特別電動役物入賞球数カウント処理、特電不正入賞検出条件確認処理、および、特電不正入賞エラー時処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５１（ａ）のコマンド群を図１５１（ｂ）のように変更することができる。図１５１（ｂ）の１行目の指標「ＴＤＮ＿ＰＡＳ：」は、当該ＴＤＮ＿ＰＡＳモジュールの先頭アドレスを示す。そして、カウントスイッチ判定値確認処理、特別電動役物連続作動回数判定処理、大入賞口入賞指定コマンドセット処理、大入賞口過剰入賞監視処理を実行すると、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物遊技管理フェーズ）をＡレジスタに読み出す。
図１５１（ｂ）の３行目のコマンド「ＪＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ，ＴＤＮ＿ＰＡＳ＿１０」によって、Ａレジスタの値と固定値「＠ＴＤ＿ＯＰＮ＿ＢＨＴ」、ここでは、２と比較し、その結果が等しければ、アドレス「ＴＤＮ＿ＰＡＳ＿１０」に移動する。こうして、Ａレジスタの値が大当たり大入賞口開放制御状態指定値であれば、以降の処理を省略して５行目の指標「ＴＤＮ＿ＰＡＳ＿１０：」に移動することができる。４行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＴＤ＿ＯＰＮ＿ＳＨＴ」によって、Ａレジスタの値と、小当たり大入賞口開放制御状態指定値を示す固定値「＠ＴＤ＿ＯＰＮ＿ＳＨＴ」、ここでは、６とを比較し、等しければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が大当たり大入賞口開放制御状態指定値および小当たり大入賞口開放制御状態指定値でなければ、当該ＴＤＮ＿ＰＡＳモジュールを終了する。なお、ゼロフラグが０であれば、特別電動役物入賞球数カウント処理、特電不正入賞検出条件確認処理、および、特電不正入賞エラー時処理を実行して、１段上のルーチンに戻る。
ここで、図１５１（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」２バイト＋３行目のコマンド「ＪＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ，ＴＤＮ＿ＰＡＳ＿１０」３バイト＋４行目のコマンド「ＣＰ Ａ，＠ＴＤ＿ＯＰＮ＿ＳＨＴ」２バイト＋５行目の「ＲＥＴ ＮＺ」１バイト＝８バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル（または３サイクル）＋４行目２サイクル＋５行目３サイクル（１サイクル）＝１２サイクル（９サイクル）となる。一方、図１５１（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」２バイト＋３行目のコマンド「ＪＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ，ＴＤＮ＿ＰＡＳ＿１０」３バイト＋４行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＴＤ＿ＯＰＮ＿ＳＨＴ」２バイト＝７バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル（または３サイクル）＋４行目５サイクル（３サイクル）＝１２サイクル（９サイクル）となる。したがって、図１５１（ａ）のコマンド群を図１５１（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５２は、ＦＤ＿ＯＰＮモジュールを説明するための説明図である。図１５２に示したＦＤ＿ＯＰＮモジュールは、図５７のステップ８５０で示した普通電動役物入賞口開放制御処理、すなわち、普通電動役物に関する入賞数および作動時間に対する第１可変始動口１２０Ｂの開閉御処理を実行する。
図１５２（ａ）の１行目の指標「ＦＤ＿ＯＰＮ：」は、当該ＦＤ＿ＯＰＮモジュールの先頭アドレスを示す。そして、普通電動役物入賞口開閉動作切替処理を実行すると、規定入賞数確認処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通電動役物入賞球数カウンタのカウンタ値）をＡレジスタに読み出す。
図１５２（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＦＤＮ＿ＣＮＴ」によって、Ａレジスタの値と、普通電動役物に係る入賞口入賞球数の最大値を示す固定値「＠ＦＤＮ＿ＣＮＴ」、ここでは、８とを比較し、８未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が普通電動役物に係る入賞口入賞球数未満であれば、当該ＦＤ＿ＯＰＮモジュールを終了する。なお、キャリーフラグが０であれば、普通電動役物作動終了時設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５２（ａ）のコマンド群を図１５２（ｂ）のように変更することができる。図１５２（ｂ）の１行目の指標「ＦＤ＿ＯＰＮ：」は、当該ＦＤ＿ＯＰＮモジュールの先頭アドレスを示す。そして、普通電動役物入賞口開閉動作切替処理を実行すると、規定入賞数確認処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通電動役物入賞球数カウンタのカウンタ値）をＡレジスタに読み出す。
図１５２（ｂ）の３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＦＤＮ＿ＣＮＴ」によって、Ａレジスタの値と、普通電動役物に係る入賞口入賞球数の最大値を示す固定値「＠ＦＤＮ＿ＣＮＴ」、ここでは、８とを比較し、８未満であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が普通電動役物に係る入賞口入賞球数未満であれば、当該ＦＤ＿ＯＰＮモジュールを終了する。なお、キャリーフラグが０であれば、普通電動役物作動終了時設定処理を実行して、１段上のルーチンに戻る。
ここで、図１５２（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＦＤＮ＿ＣＮＴ」２バイト＋４行目の「ＲＥＴ Ｃ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１５２（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＦＤＮ＿ＣＮＴ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１５２（ａ）のコマンド群を図１５２（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５３は、ＴＺ＿ＳＴＡモジュールを説明するための説明図である。図１５３に示したＴＺ＿ＳＴＡモジュールは、図３７のステップＳ６１０で示した特別図柄変動待ち処理、すなわち、特別図柄保留球数に基づいて特別図柄変動の準備処理を実行する。
図１５３（ａ）の１行目の指標「ＴＺ＿ＳＴＡ：」は、当該ＴＺ＿ＳＴＡモジュールの先頭アドレスを示す。そして、特別図柄保留球数確認処理を実行すると、処理非対象特図状態確認処理として、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」によって、汎用モジュールであるＤＡＴＳＥＬモジュールが呼び出され、制御データの選択結果がＡレジスタに格納される。
図１５３（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＢＨＴ」によって、Ａレジスタの値と、特別図柄大当たり情報を示す固定値「＠ＴＺ＿ＢＨＴ」、ここでは、０１Ｈとを比較し、０１Ｈと等しければ、ゼロフラグが立って１となる。そして、４行目の「ＲＥＴ Ｚ」によって、ゼロフラグが１であれば、１段上のルーチンに戻る。すなわち、大当たり確定中であれば、当該ＴＺ＿ＳＴＡモジュールを終了する。５行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＳＨＴ」によって、Ａレジスタの値と、特別図柄小当たり情報を示す固定値「＠ＴＺ＿ＳＨＴ」、ここでは、０２Ｈとを比較し、０２Ｈと等しければ、ゼロフラグが立って１となる。そして、６行目の「ＲＥＴ Ｚ」によって、ゼロフラグが１であれば、１段上のルーチンに戻る。すなわち、小当たり確定中であれば、当該ＴＺ＿ＳＴＡモジュールを終了する。なお、ゼロフラグが１でなければ、特別図柄変動開始時設定処理、回数コマンドセット処理、および、特別図柄変動準備処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５３（ａ）のコマンド群を図１５３（ｂ）のように変更することができる。図１５３（ｂ）の１行目の指標「ＴＺ＿ＳＴＡ：」は、当該ＴＺ＿ＳＴＡモジュールの先頭アドレスを示す。そして、特別図柄保留球数確認処理を実行すると、処理非対象特図状態確認処理として、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」によって、ＤＡＴＳＥＬモジュールが呼び出され、制御データの選択結果がＡレジスタに格納される。
図１５３（ｂ）の３行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＺ＿ＢＨＴ」によって、Ａレジスタの値と、特別図柄大当たり情報を示す固定値「＠ＴＺ＿ＢＨＴ」、ここでは、０１Ｈとが比較され、０１Ｈと等しければ、１段上のルーチンに戻る。すなわち、大当たり確定中であれば、当該ＴＺ＿ＳＴＡモジュールを終了する。４行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＺ＿ＳＨＴ」によって、Ａレジスタの値と、特別図柄小当たり情報を示す固定値「＠ＴＺ＿ＳＨＴ」、ここでは、０２Ｈとが比較され、０２Ｈと等しければ、１段上のルーチンに戻る。すなわち、小当たり確定中であれば、当該ＴＺ＿ＳＴＡモジュールを終了する。なお、ゼロフラグが１でなければ、特別図柄変動開始時設定処理、回数コマンドセット処理、および、特別図柄変動準備処理を実行して、１段上のルーチンに戻る。
ここで、図１５３（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」１バイト＋３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＢＨＴ」２バイト＋４行目の「ＲＥＴ Ｚ」１バイト＋５行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＳＨＴ」２バイト＋６行目の「ＲＥＴ Ｚ」１バイト＝７バイトとなり、総実行サイクルは、２行目４サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＋５行目２サイクル＋６行目３サイクル（１サイクル）＝１４サイクル（１０サイクル）となる。一方、図１５３（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」１バイト＋３行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＺ＿ＢＨＴ」２バイト＋４行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＺ＿ＳＨＴ」２バイト＝５バイトとなり、総実行サイクルは、２行目４サイクル＋３行目５サイクル（３サイクル）＋４行目５サイクル（３サイクル）＝１４サイクル（１０サイクル）となる。したがって、図１５３（ａ）のコマンド群を図１５３（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５４は、ＴＺ＿ＲＧＥＴモジュールを説明するための説明図である。図１５４に示したＴＺ＿ＲＧＥＴモジュールは、図３２のステップＳ５３５で示した特別図柄乱数取得処理、すなわち、乱数値をレジスタに入力し、保留球数が上限数ではない場合のみ転送用バッファにレジスタの乱数値を格納する処理を実行する。
図１５４（ａ）の１行目の指標「ＴＺ＿ＲＧＥＴ：」は、当該ＴＺ＿ＲＧＥＴモジュールの先頭アドレスを示す。大当たり決定乱数取得処理を実行し、特別図柄保留球数更新処理として、２行目のコマンド「ＬＤ Ａ、（ＤＥ）」によって、ＤＥレジスタで示されるアドレスに格納された値（対象特別図柄保留球数カウンタのカウンタ値）をＡレジスタに読み出す。なお、当該ＴＺ＿ＲＧＥＴモジュールが呼び出されるときにＤＥレジスタには予め対象特別図柄保留球数カウンタのカウンタ値を示すアドレスが格納されているとする。
そして、図１５４（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＭＥＭ＿ＭＡＸ」によって、Ａレジスタの値と、特別図柄保留球数上限値を示す固定値「＠ＴＺ＿ＭＥＭ＿ＭＡＸ」、ここでは、「４」とを比較する。すなわち、Ａレジスタの値が４未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。すなわち、対象特別図柄保留球数カウンタのカウンタ値が４以上であれば、それ以上、対象特別図柄保留球数カウンタを計数することはないので、当該ＴＺ＿ＲＧＥＴモジュールを終了する。なお、キャリーフラグが１であれば、変動パターン乱数取得処理、リーチグループ決定乱数取得処理、リーチモード決定乱数取得処理、転送先アドレス算定処理、記憶エリア格納処理、取得時演出判定処理、および、特図保留指定コマンドセット処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５４（ａ）のコマンド群を図１５４（ｂ）のように変更することができる。図１５４（ｂ）の１行目の指標「ＴＺ＿ＲＧＥＴ：」は、当該ＴＺ＿ＲＧＥＴモジュールの先頭アドレスを示す。大当たり決定乱数取得処理を実行し、特別図柄保留球数更新処理として、２行目のコマンド「ＬＤ Ａ、（ＤＥ）」によって、ＤＥレジスタで示されるアドレス（すなわちＲ＿ＦＺ＿ＭＥＭ）に格納された値（対象特別図柄保留球数カウンタのカウンタ値）をＡレジスタに読み出す。
そして、図１５４（ｂ）の３行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＴＺ＿ＭＥＭ＿ＭＡＸ」によって、Ａレジスタの値と、特別図柄保留球数上限値を示す固定値「＠ＴＺ＿ＭＥＭ＿ＭＡＸ」、ここでは、「４」とを比較し、Ａレジスタの値が４以上であれば、１段上のルーチンに戻る。すなわち、対象特別図柄保留球数カウンタのカウンタ値が４以上であれば、それ以上、対象特別図柄保留球数カウンタを計数することはないので、当該ＴＺ＿ＲＧＥＴモジュールを終了する。なお、Ａレジスタの値が４未満であれば、変動パターン乱数取得処理、リーチグループ決定乱数取得処理、リーチモード決定乱数取得処理、転送先アドレス算定処理、記憶エリア格納処理、取得時演出判定処理、および、特図保留指定コマンドセット処理を実行して、１段上のルーチンに戻る。
ここで、図１５４（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ Ａ、（ＤＥ）」１バイト＋３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＭＥＭ＿ＭＡＸ」２バイト＋４行目の「ＲＥＴ ＮＣ」１バイト＝４バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝７サイクル（５サイクル）となる。一方、図１５４（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ Ａ、（ＤＥ）」１バイト＋３行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＴＺ＿ＭＥＭ＿ＭＡＸ」２バイト＝３バイトとなり、総実行サイクルは、２行目２サイクル＋３行目５サイクル（３サイクル）＝７サイクル（５サイクル）となる。したがって、図１５４（ａ）のコマンド群を図１５４（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５５は、ＴＲＳＶＳＥＬモジュールを説明するための説明図である。図１５５に示したＴＲＳＶＳＥＬモジュールは、図３７のステップＳ６１０－１７で示される予備領域設定処理、すなわち、特別図柄当たりを確認し、特別図柄確率状態や特別図柄状態の予備設定処理を実行する。
図１５５（ａ）の１行目の指標「ＴＲＳＶＳＥＬ：」は、当該ＴＲＳＶＳＥＬモジュールの先頭アドレスを示す。そして、状態オフセットチェックフラグ設定処理を実行すると、特別図柄当たり確認処理として、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」によって、汎用モジュールであるＤＡＴＳＥＬモジュールが呼び出され、制御データの選択結果がＡレジスタに格納される。
図１５５（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＢＨＴ」によって、Ａレジスタの値と、特別図柄大当たり情報を示す固定値「＠ＴＺ＿ＢＨＴ」、ここでは、０１Ｈとを比較し、０１Ｈと等しければ、ゼロフラグが立って１となる。そして、４行目の「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ、１段上のルーチンに戻る。すなわち、大当たり確定中でなければ、当該ＴＲＳＶＳＥＬモジュールを終了する。なお、ゼロフラグが１であれば、特別図柄確率状態予備設定処理、および、特別図柄状態予備設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５５（ａ）のコマンド群を図１５５（ｂ）のように変更することができる。図１５５（ｂ）の１行目の指標「ＴＲＳＶＳＥＬ：」は、当該ＴＲＳＶＳＥＬモジュールの先頭アドレスを示す。そして、状態オフセットチェックフラグ設定処理を実行すると、特別図柄当たり確認処理として、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」によって、ＤＡＴＳＥＬモジュールが呼び出され、制御データの選択結果がＡレジスタに格納される。
図１５５（ｂ）の３行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＴＺ＿ＢＨＴ」によって、Ａレジスタの値と、特別図柄大当たり情報を示す固定値「＠ＴＺ＿ＢＨＴ」、ここでは、０１Ｈとを比較し、０１Ｈと等しくなければ、１段上のルーチンに戻る。すなわち、大当たり確定中でなければ、当該ＴＲＳＶＳＥＬモジュールを終了する。なお、０１Ｈと等しければ、特別図柄確率状態予備設定処理、および、特別図柄状態予備設定処理を実行して、１段上のルーチンに戻る。
ここで、図１５５（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」１バイト＋３行目のコマンド「ＣＰ Ａ，＠ＴＺ＿ＢＨＴ」２バイト＋４行目の「ＲＥＴ ＮＺ」１バイト＝４バイトとなり、総実行サイクルは、２行目４サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝９サイクル（７サイクル）となる。一方、図１５５（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＳＴ ＤＡＴＳＥＬ」１バイト＋３行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＴＺ＿ＢＨＴ」２バイト＝３バイトとなり、総実行サイクルは、２行目４サイクル＋３行目５サイクル（３サイクル）＝９サイクル（７サイクル）となる。したがって、図１５５（ａ）のコマンド群を図１５５（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５６は、ＴＤＯＶＣＨＫモジュールを説明するための説明図である。図１５６に示したＴＤＯＶＣＨＫモジュールは、図３４のステップＳ５４０で示したカウントスイッチ通過処理（大入賞口通過処理）において大入賞口入球コマンドをセット（Ｓ５４０－５）した後に実行する大入賞口過剰入賞監視処理、すなわち、大入賞口入賞球数カウンタや大入賞口過剰入賞回数カウンタの更新処理を実行する。
図１５６（ａ）の１行目の指標「ＴＤＯＶＣＨＫ：」は、当該ＴＤＯＶＣＨＫモジュールの先頭アドレスを示す。そして、特別電動役物遊技管理フェーズ確認処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物遊技管理フェーズ）をＡレジスタに読み出す。
図１５６（ａ）の３行目のコマンド「ＪＣＰ ＮＣ，Ａ，＠ＴＤ＿ＰＲＥ＿ＳＨＴ，ＴＤＯＶＣＨＫ＿１０」によって、Ａレジスタの値と固定値「＠ＴＤ＿ＰＲＥ＿ＳＨＴ」、ここでは、０５Ｈと比較し、その結果、０５Ｈ以上であれば、アドレス「ＴＤＯＶＣＨＫ＿１０」に移動する。こうして、Ａレジスタの値が小当たり大入賞口開放前状態指定値より後の指定値であれば、以降の処理を省略して６行目の指標「ＴＤＯＶＣＨＫ＿１０」に移動することができる。４行目のコマンド「ＣＰ Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ」によって、Ａレジスタの値と、大当たり大入賞口開放制御状態指定値を示す固定値「＠ＴＤ＿ＯＰＮ＿ＢＨＴ」、ここでは、２とを比較し、等しければ、ゼロフラグが立って１となる。そして、５行目の「ＲＥＴ Ｚ」によって、ゼロフラグが１であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が大当たり大入賞口開放制御状態指定値であれば、当該ＴＤＯＶＣＨＫモジュールを終了する。なお、ゼロフラグが１でなければ、大入賞口入賞球数カウンタ更新処理、大入賞口過剰入賞回数カウンタ更新処理、および、大入賞口過剰入賞エラー時処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５６（ａ）のコマンド群を図１５６（ｂ）のように変更することができる。図１５６（ｂ）の１行目の指標「ＴＤＯＶＣＨＫ：」は、当該ＴＤＯＶＣＨＫモジュールの先頭アドレスを示す。そして、特別電動役物遊技管理フェーズ確認処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物遊技管理フェーズ）をＡレジスタに読み出す。
図１５６（ｂ）の３行目のコマンド「ＪＣＰ ＮＣ，Ａ，＠ＴＤ＿ＰＲＥ＿ＳＨＴ，ＴＤＯＶＣＨＫ＿１０」によって、Ａレジスタの値と固定値「＠ＴＤ＿ＰＲＥ＿ＳＨＴ」、ここでは、０５Ｈと比較し、その結果、０５Ｈ以上であれば、アドレス「ＴＤＯＶＣＨＫ＿１０」に移動する。こうして、Ａレジスタの値が小当たり大入賞口開放前状態指定値より後の指定値であれば、以降の処理を省略して５行目の指標「ＴＤＯＶＣＨＫ＿１０」に移動することができる。４行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ」によって、Ａレジスタの値と、大当たり大入賞口開放制御状態指定値を示す固定値「＠ＴＤ＿ＯＰＮ＿ＢＨＴ」、ここでは、２とを比較し、等しければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が大当たり大入賞口開放制御状態指定値であれば、当該ＴＤＯＶＣＨＫモジュールを終了する。なお、ゼロフラグが１でなければ、大入賞口入賞球数カウンタ更新処理、大入賞口過剰入賞回数カウンタ更新処理、および、大入賞口過剰入賞エラー時処理を実行して、１段上のルーチンに戻る。
ここで、図１５６（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」２バイト＋３行目のコマンド「ＪＣＰ ＮＣ，Ａ，＠ＴＤ＿ＰＲＥ＿ＳＨＴ，ＴＤＯＶＣＨＫ＿１０」３バイト＋４行目のコマンド「ＣＰ Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ」２バイト＋５行目の「ＲＥＴ Ｚ」１バイト＝８バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル（または３サイクル）＋４行目２サイクル＋５行目３サイクル（１サイクル）＝１２サイクル（９サイクル）となる。一方、図１５６（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＰＨＳ）」２バイト＋３行目のコマンド「ＪＣＰ ＮＣ，Ａ，＠ＴＤ＿ＰＲＥ＿ＳＨＴ，ＴＤＯＶＣＨＫ＿１０」３バイト＋４行目のコマンド「ＲＣＰ Ｚ，Ａ，＠ＴＤ＿ＯＰＮ＿ＢＨＴ」２バイト＝７バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル（または３サイクル）＋４行目５サイクル（３サイクル）＝１２サイクル（９サイクル）となる。したがって、図１５６（ａ）のコマンド群を図１５６（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５７は、ＢＥＲ＿ＣＨＫモジュールを説明するための説明図である。図１５７に示したＢＥＲ＿ＣＨＫモジュールは、図２６のステップＳ４００－２１で示した状態管理処理（エラー管理処理）のサブルーチンであるベース異常エラー監視処理、すなわち、ベース異常確認カウンタのカウンタ値を監視する処理を実行する。
アウトスイッチ確認処理として、図１５７（ａ）の１行目の指標「ＢＥＲ＿ＣＨＫ：」は、当該ＢＥＲ＿ＣＨＫモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＢＡＳ＿ＣＮＴ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「Ｒ＿ＢＡＳ＿ＣＮＴ」の下位１バイトの値をＬレジスタに読み出す。３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレス（すなわちＲ＿ＢＡＳ＿ＣＮＴ）に格納された値（ベース異常確認カウンタのカウンタ値）をＡレジスタに読み出す。
そして、図１５７（ａ）の４行目のコマンド「ＣＰ Ａ，＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」によって、Ａレジスタの値と、ベース異常検出球数を示す固定値「＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」ここでは、２０とを比較する。すなわち、Ａレジスタの値が２０未満であれば、キャリーフラグが立って１となる。そして、５行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、１段上のルーチンに戻る。すなわち、ベース異常確認カウンタのカウンタ値が２０未満であれば、当該ＢＥＲ＿ＣＨＫモジュールを終了する。なお、キャリーフラグが１でなければ、セキュリティ設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５７（ａ）のコマンド群を図１５７（ｂ）のように変更することができる。図１５７（ｂ）の１行目の指標「ＢＥＲ＿ＣＨＫ：」は、当該ＢＥＲ＿ＣＨＫモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＢＡＳ＿ＣＮＴ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「Ｒ＿ＢＡＳ＿ＣＮＴ」（ベース異常確認カウンタを格納するアドレス）の下位１バイトの値をＬレジスタに読み出す。３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレス（すなわちＲ＿ＢＡＳ＿ＣＮＴ）に格納された値（ベース異常確認カウンタのカウンタ値）をＡレジスタに読み出す。
そして、図１５７（ｂ）の４行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」によって、Ａレジスタの値と、ベース異常検出球数を示す固定値「＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」ここでは、２０とを比較し、Ａレジスタの値が２０未満であれば、１段上のルーチンに戻る。なお、Ａレジスタの値が２０以上であれば、セキュリティ設定処理を実行して、１段上のルーチンに戻る。
ここで、図１５７（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＢＡＳ＿ＣＮＴ」２バイト＋３行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋４行目のコマンド「ＣＰ Ａ，＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」２バイト＋５行目の「ＲＥＴ Ｃ」１バイト＝６バイトとなり、総実行サイクルは、２行目の２サイクル＋３行目２サイクル＋４行目２サイクル＋５行目３サイクル（１サイクル）＝９サイクル（７サイクル）となる。一方、図１５７（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＢＡＳ＿ＣＮＴ」２バイト＋３行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋４行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＢＡＳ＿ＣＨＫ＿ＣＮＴ」２バイト＝５バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目５サイクル（３サイクル）＝９サイクル（７サイクル）となる。したがって、図１５７（ａ）のコマンド群を図１５７（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１５８は、ＴＥＦ＿ＳＥＬモジュールを説明するための説明図である。図１５８に示したＴＥＦ＿ＳＥＬモジュールは、図４７のステップＳ７２０－９で示した大入賞口閉鎖有効時間設定処理のサブルーチンである大入賞口閉鎖有効時間選択処理、すなわち、大入賞口を閉鎖するまでの有効時間をテーブルから選択する処理を実行する。
図１５８（ａ）の１行目の指標「ＴＥＦ＿ＳＥＬ：」は、当該ＴＥＦ＿ＳＥＬモジュールの先頭アドレスを示す。そして、大入賞口閉鎖有効時間データ選択処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別図柄判定フラグ）をＡレジスタに読み出す。
図１５８（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＺＵＧ＿ＳＭＬ１」によって、Ａレジスタの値と、小当たり図柄１指定データを示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、０７Ｈ未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が小当たり図柄１指定データ以上であれば、当該ＴＥＦ＿ＳＥＬモジュールを終了する。なお、キャリーフラグが１であれば、ワードデータ選択処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５８（ａ）のコマンド群を図１５８（ｂ）のように変更することができる。図１５８（ｂ）の１行目の指標「ＴＥＦ＿ＳＥＬ：」は、当該ＴＥＦ＿ＳＥＬモジュールの先頭アドレスを示す。そして、大入賞口閉鎖有効時間データ選択処理として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別図柄判定フラグ）をＡレジスタに読み出す。
図１５８（ｂ）の３行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＺＵＧ＿ＳＭＬ１」によって、Ａレジスタの値と、小当たり図柄１指定データを示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、０７Ｈ以上であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が小当たり図柄１指定データ以上であれば、当該ＴＥＦ＿ＳＥＬモジュールを終了する。なお、Ａレジスタの値が小当たり図柄１指定データ未満であれば、ワードデータ選択処理を実行して、１段上のルーチンに戻る。
ここで、図１５８（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＺＵＧ＿ＳＭＬ１」２バイト＋４行目の「ＲＥＴ ＮＣ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１５８（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」２バイト＋３行目のコマンド「ＲＣＰ ＮＣ，Ａ，＠ＺＵＧ＿ＳＭＬ１」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１５８（ａ）のコマンド群を図１５８（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
なお、かかる図１４８で示した置き換えは、パチンコ機のみならず、スロットマシンにおいても、複数のモジュールからサブルーチンとして呼び出される。例えば、図９２のステップＳ２５００－３５の滑りコマ数取得処理における逆押しデータ設定処理を実行するＳＥＴ＿ＲＩＧモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、準備中処理（ＡＴ状態＝「５」）を実行するＰＲＥ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理（ＡＴ状態＝「６」）を実行するＲＥＧ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＢＩＧ中処理（ＡＴ状態＝「７」）を実行するＢＩＴ＿ＬＯＴモジュールにおけるＢＩＧストック数抽せん処理を実行するＢＩＧ＿ＳＬＴモジュール、図９１のステップＳ２４００－１１で示した実行フラグ設定処理において指示情報設定処理を実行するＮＡＶ＿ＳＥＴモジュール等から呼び出される。
図１５９は、ＳＥＴ＿ＲＩＧモジュールを説明するための説明図である。図１５９に示したＳＥＴ＿ＲＩＧモジュールは、逆押しデータ設定処理、すなわち、停止制御に必要なデータを設定する処理を実行する。
図１５９（ａ）の１行目の指標「ＳＥＴ＿ＲＩＧ：」は、当該ＳＥＴ＿ＲＩＧモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、停止制御番号を格納するアドレス「＿ＨＩＴ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（停止制御番号）をＡレジスタに読み出す。
そして、第２停止操作時使用ビットデータ更新処理として、図１５９（ａ）の３行目のコマンド「ＳＵＢ Ａ，１０」によって、Ａレジスタの値から固定値「１０」を減算する。そして、４行目のコマンド「ＣＰ Ａ，５７－１０＋１」によって、減算されたＡレジスタの値と４８（５７－１０＋１）とを比較する。ここでは、停止制御番号が１０～５７の範囲に含まれることを確認している。すなわち、Ａレジスタの値が１０未満であれば、コマンド「ＳＵＢ Ａ，１０」によってＡレジスタの値は負の値になり、１バイト値としてみると４８より大きくなる。したがって、減算されたＡレジスタの値が１０未満であれば、コマンド「ＣＰ Ａ，５７－１０＋１」によってキャリーフラグが立って１となる。そして、５行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。なお、キャリーフラグが１であれば（停止制御番号が１０～５７の範囲に含まれれば）、次の処理を実行する。
続いて、図１５９（ａ）の６行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、停止制御番号を格納するアドレス「＿ＨＩＴ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（停止制御番号）をＡレジスタに読み出す。７行目のコマンド「ＣＰ Ａ，３４」によって、Ａレジスタの値と固定値「３４」を比較している。ここでは、停止制御番号が３４未満であることを確認している。Ａレジスタの値が３４未満であれば、コマンド「ＣＰ Ａ，３４」によってキャリーフラグが立って１となる。そして、８行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。なお、キャリーフラグが１であれば（停止制御番号が３４未満であれば）、残りの処理を実行して１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１５９（ａ）のコマンド群を図１５９（ｂ）のように変更することができる。図１５９（ｂ）の１行目の指標「ＳＥＴ＿ＲＩＧ：」は、当該ＳＥＴ＿ＲＩＧモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、停止制御番号を格納するアドレス「＿ＨＩＴ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（停止制御番号）をＡレジスタに読み出す。
そして、第２停止操作時使用ビットデータ更新処理として、図１５９（ｂ）の３行目のコマンド「ＳＵＢ Ａ，１０」によって、Ａレジスタの値から固定値「１０」を減算する。４行目のコマンド「ＲＣＰ ＮＣ，Ａ，５７－１０＋１」によって、減算されたＡレジスタの値と４８（５７－１０＋１）とを比較し、キャリーフラグが１でなければ、１段上のルーチンに戻る。ここでは、停止制御番号が１０～５７の範囲に含まれることを確認し、その範囲に入っていなければ、それ以降の処理を行わず１段上のルーチンに戻っている。なお、キャリーフラグが１であれば（停止制御番号が１０～５７の範囲に含まれれば）、次の処理を実行する。
続いて、図１５９（ｂ）の５行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、停止制御番号を格納するアドレス「＿ＨＩＴ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（停止制御番号）をＡレジスタに読み出す。６行目のコマンド「ＲＣＰ ＮＣ，Ａ，３４」によって、Ａレジスタの値と固定値「３４」を比較し、キャリーフラグが１でなければ、１段上のルーチンに戻る。ここでは、停止制御番号が３４未満であることを確認し、３４以上であれば、それ以降の処理を行わず１段上のルーチンに戻っている。なお、キャリーフラグが１であれば（停止制御番号が３４未満であれば）、残りの処理を実行して１段上のルーチンに戻る。
ここで、図１５９（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」２バイト＋３行目のコマンド「ＳＵＢ Ａ，１０」２バイト＋４行目のコマンド「ＣＰ Ａ，５７－１０＋１」２バイト＋５行目の「ＲＥＴ ＮＣ」１バイト＋６行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」２バイト＋７行目のコマンド「ＣＰ Ａ，３４」２バイト＋８行目の「ＲＥＴ ＮＣ」１バイト＝１２バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目２サイクル＋５行目３サイクル（１サイクル）＋６行目３サイクル＋７行目２サイクル＋８行目３サイクル（１サイクル）＝１８サイクル（１４サイクル）となる。一方、図１５９（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンドコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」２バイト＋３行目のコマンド「ＳＵＢ Ａ，１０」２バイト＋４行目のコマンド「ＲＣＰ ＮＣ，Ａ，５７－１０＋１」２バイト＋５行目のコマンドコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＨＩＴ＿ＮＵＭ）」２バイト＋６行目のコマンド「ＲＣＰ ＮＣ，Ａ，３４」２バイト＝１０バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目５サイクル（３サイクル）＋５行目３サイクル＋６行目５サイクル（３サイクル）＝１８サイクル（１４サイクル）となる。したがって、図１５９（ａ）のコマンド群を図１５９（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１６０は、ＰＲＥ＿ＬＯＴモジュールを説明するための説明図である。図１６０に示したＰＲＥ＿ＬＯＴモジュールは、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、準備中処理、すなわち、ＡＴ状態が所定の値（例えば５）の場合の抽せん処理を実行する。
図１６０（ａ）の１行目の指標「ＰＲＥ＿ＬＯＴ：」は、当該ＰＲＥ＿ＬＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６０（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」によって、Ａレジスタの値と、トリガー役種別として「フェイク１枚」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」、ここでは、３とを比較し、３未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「フェイク１枚」を示す固定値未満であれば、当該ＰＲＥ＿ＬＯＴモジュールを終了する。なお、キャリーフラグが０であれば、ＲＥＧ開始時設定処理、ＢＩＧ開始時ＢＩＧストック抽せん処理、ＢＩＧ開始時設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１６０（ａ）のコマンド群を図１６０（ｂ）のように変更することができる。図１６０（ｂ）の１行目の指標「ＰＲＥ＿ＬＯＴ：」は、当該ＰＲＥ＿ＬＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６０（ｂ）の３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」によって、Ａレジスタの値と、トリガー役種別として「フェイク１枚」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」、ここでは、３とを比較し、３未満であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「フェイク１枚」を示す固定値未満であれば、当該ＰＲＥ＿ＬＯＴモジュールを終了する。
ここで、図１６０（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」２バイト＋３行目の「ＲＥＴ Ｃ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１６０（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＬＯＴ＿ＯＦＳ＿１ＦＫ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１６０（ａ）のコマンド群を図１６０（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１６１は、ＲＥＧ＿ＬＯＴモジュールを説明するための説明図である。図１６１に示したＲＥＧ＿ＬＯＴモジュールは、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理、すなわち、ＡＴ状態が所定の値（例えば６）の場合の抽せん処理を実行する。
図１６１（ａ）の１行目の指標「ＲＥＧ＿ＬＯＴ：」は、当該ＲＥＧ＿ＬＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６１（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」によって、Ａレジスタの値と、トリガー役種別として「打順ベル」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」、ここでは、５とを比較し、５であれば、ゼロフラグが立って１となる。そして、４行目の「ＲＥＴ ＮＺ」によって、ゼロフラグが１でなければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「打順ベル」を示す固定値でなければ、当該ＲＥＧ＿ＬＯＴモジュールを終了する。なお、ゼロフラグが０であれば、ＲＥＧ残りナビ回数減算処理、ＲＥＧ終了時設定処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１６１（ａ）のコマンド群を図１６１（ｂ）のように変更することができる。図１６１（ｂ）の１行目の指標「ＲＥＧ＿ＬＯＴ：」は、当該ＲＥＧ＿ＬＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６１（ｂ）の３行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」によって、Ａレジスタの値と、トリガー役種別として「打順ベル」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」、ここでは、５とを比較し、５でなければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「打順ベル」を示す固定値でなければ、当該ＲＥＧ＿ＬＯＴモジュールを終了する。
ここで、図１６１（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」２バイト＋４行目の「ＲＥＴ ＮＺ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１６１（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＲＣＰ ＮＺ，Ａ，＠ＬＯＴ＿ＯＦＳ＿ＰＤＪ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１６１（ａ）のコマンド群を図１６１（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１６２は、ＢＩＧ＿ＳＬＴモジュールを説明するための説明図である。図１６２に示したＢＩＧ＿ＳＬＴモジュールは、ＢＩＧストック数抽せん処理を実行する。
図１６２（ａ）の１行目の指標「ＢＩＧ＿ＳＬＴ：」は、当該ＢＩＧ＿ＳＬＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６２（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」によって、Ａレジスタの値と、トリガー役種別として「弱チェリー」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」、ここでは、６とを比較し、６未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「弱チェリー」を示す固定値未満であれば、当該ＢＩＧ＿ＳＬＴモジュールを終了する。なお、キャリーフラグが０であれば、ＢＩＧ中ストック抽せん処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１６２（ａ）のコマンド群を図１６２（ｂ）のように変更することができる。図１６２（ｂ）の１行目の指標「ＢＩＧ＿ＳＬＴ：」は、当該ＢＩＧ＿ＳＬＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＴＲＧ＿ＫＮＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（トリガー役種別）をＡレジスタに読み出す。
図１６２（ｂ）の３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」によって、Ａレジスタの値と、トリガー役種別として「弱チェリー」を示す固定値「＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」、ここでは、６とを比較し、６未満であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「弱チェリー」を示す固定値未満であれば、当該ＢＩＧ＿ＳＬＴモジュールを終了する。
ここで、図１６２（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」２バイト＋４行目の「ＲＥＴ Ｃ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１６２（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＴＲＧ＿ＫＮＤ）」２バイト＋３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＬＯＴ＿ＯＦＳ＿ＬＣＹ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１６２（ａ）のコマンド群を図１６２（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１６３は、ＮＡＶ＿ＳＥＴモジュールを説明するための説明図である。図１６３に示したＮＡＶ＿ＳＥＴモジュールは、指示情報設定処理、すなわち、指示情報種別の設定処理を実行する。
図１６３（ａ）の１行目の指標「ＮＡＶ＿ＳＥＴ：」は、当該ＮＡＶ＿ＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＹＲＩ＿ＬＭＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＹＲＩ＿ＬＭＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（有効ランプフラグ）をＡレジスタに読み出す。
図１６３（ａ）の３行目のコマンド「ＣＰ Ａ，＠ＡＴ＿ＭＯＤ＿ＰＲＥ」によって、Ａレジスタの値と、ＡＴ状態定義が「準備中」を示す固定値「＠ＡＴ＿ＭＯＤ＿ＰＲＥ」、ここでは、５とを比較し、５未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「準備中」を示す固定値未満であれば、当該ＮＡＶ＿ＳＥＴモジュールを終了する。なお、キャリーフラグが０であれば、残りの処理を実行して、１段上のルーチンに戻る。
ここで、図１４８の置き換えを行うと、図１６３（ａ）のコマンド群を図１６３（ｂ）のように変更することができる。図１６３（ｂ）の１行目の指標「ＮＡＶ＿ＳＥＴ：」は、当該ＮＡＶ＿ＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＹＲＩ＿ＬＭＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＹＲＩ＿ＬＭＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（有効ランプフラグ）をＡレジスタに読み出す。
図１６３（ｂ）の３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＡＴ＿ＭＯＤ＿ＰＲＥ」によって、Ａレジスタの値と、ＡＴ状態定義が「準備中」を示す固定値「＠ＡＴ＿ＭＯＤ＿ＰＲＥ」、ここでは、５とを比較し、５未満であれば、１段上のルーチンに戻る。すなわち、Ａレジスタの値が「準備中」を示す固定値未満であれば、当該ＮＡＶ＿ＳＥＴモジュールを終了する。
ここで、図１６３（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＹＲＩ＿ＬＭＰ）」２バイト＋３行目のコマンド「ＣＰ Ａ，＠ＡＴ＿ＭＯＤ＿ＰＲＥ」２バイト＋４行目の「ＲＥＴ Ｃ」１バイト＝５バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル（１サイクル）＝８サイクル（６サイクル）となる。一方、図１６３（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＹＲＩ＿ＬＭＰ」２バイト＋３行目のコマンド「ＲＣＰ Ｃ，Ａ，＠ＡＴ＿ＭＯＤ＿ＰＲＥ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５サイクル（３サイクル）＝８サイクル（６サイクル）となる。したがって、図１６３（ａ）のコマンド群を図１６３（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<ＸＯＲＱ>
図１６４は、ＴＯＫ＿ＰＲＣモジュールの具体的な処理を示したフローチャートである。ＴＯＫ＿ＰＲＣモジュールは、上記ステップＳ６００の特別遊技管理処理（図３６参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ３００ａは、図１６４のように、特別遊技特別図柄判定フラグをロードし（Ｓ１）、ロードした特別遊技特別図柄判定フラグを反転し（Ｓ２）、反転した特別遊技特別図柄判定フラグをセーブする（Ｓ３）。なお、ステップＳ１は、図３６におけるステップＳ６００－５に相当し、ステップＳ２は、図３６におけるステップＳ６００－７に相当し、ステップＳ３は、図３６におけるステップＳ６００－９に相当する。
図１６５は、ＴＯＫ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図１６４で示したフローチャートは、例えば、図１６５に示したプログラムによって実現される。
図１６５（ａ）の１行目の指標「ＴＯＫ＿ＰＲＣ：」は、当該ＴＯＫ＿ＰＲＣモジュールの先頭アドレスを示す。そして、特別遊技管理処理として、図１６５（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＴＡ＿ＴＺ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別遊技特別図柄判定フラグ）をＡレジスタに読み出す。かかる２行目のコマンドが、図１６４のステップＳ１に対応する。３行目のコマンド「ＸＯＲ ００１Ｈ」によって、読み出した値（特別遊技特別図柄判定フラグ）と固定値（ここでは００１Ｈ）との排他的論理和を計算する。これにより、特別遊技特別図柄判定フラグが反転される。かかる２行目のコマンドが、図１６４のステップＳ２に対応する。そして、４行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ），Ａ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＴＡ＿ＴＺ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値を格納する。かかる４行目のコマンドが、図１６４のステップＳ３に対応する。
ここで、図１６５（ａ）のコマンド群を図１６５（ｂ）のように変更することができる。図１６５（ｂ）の１行目の指標「ＴＯＫ＿ＰＲＣ：」は、当該ＴＯＫ＿ＰＲＣモジュールの先頭アドレスを示す。そして、特別遊技管理処理を実行すると、２行目のコマンド「ＸＯＲＱ （ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ），００１Ｈ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＴＡ＿ＴＺ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別遊技特別図柄判定フラグ）と固定値（ここでは００１Ｈ）との排他的論理和を計算し、計算結果を同アドレスに格納する。
ここで、図１６５（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ）」２バイト＋３行目コマンド「ＸＯＲ ００１Ｈ」２バイト＋４行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ），Ａ」２バイト＝６バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３サイクル＝８サイクルとなる。一方、図１６５（ｂ）に示したコマンド群の総コマンドサイズは、「ＸＯＲＱ （ＬＯＷ Ｒ＿ＳＴＡ＿ＴＺ），００１Ｈ」４バイト＝４バイトとなり、総実行サイクルは、２行目７サイクル＝７サイクルとなる。したがって、図１６５（ａ）のコマンド群を図１６５（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１６５（ａ）と図１６５（ｂ）とを比較して理解できるように、図１６５（ａ）において３行（２行目～４行目）を占有していたコマンド群を、図１６５（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、ここでは、図１６５（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１６５（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<ＣＰＱ>
図１６６は、ＴＥＦ＿ＳＥＬモジュールの具体的な処理を示したフローチャートである。ＴＯＫ＿ＰＲＣモジュールは、大入賞口開放制御処理（図４７参照）において、大入賞口閉鎖有効時間を特別電動役物遊技タイマに設定する際（ステップＳ７２０－９）に実行される。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ３００ａは、図１６６のように、小当たり遊技の大入賞口閉鎖有効時間をセットし（Ｓ１）、特別図柄判定フラグをロードし（Ｓ２）、ロードした特別図柄判定フラグと、小当たり図柄であることを示す所定の値（ここでは、００７Ｈ）とを比較する（Ｓ３）。なお、特別図柄判定フラグは、ハズレ図柄である場合に００Ｈ、大当たり図柄である場合に０１Ｈ～０６Ｈのいずれか、小当たり図柄である場合に０７Ｈ～０９Ｈのいずれかが設定される。
そして、比較結果として小当たり図柄であれば（Ｓ４におけるＹＥＳ）、当該ＴＥＦ＿ＳＥＬモジュールを終了し（Ｓ６）、比較結果として小当たり図柄でなければ（Ｓ４におけるＮＯ）、すなわち、大当たり図柄であれば、大役遊技の大入賞口閉鎖有効時間テーブルをセットし（Ｓ５）、当該ＴＥＦ＿ＳＥＬモジュールを終了する（Ｓ６）。
図１６７は、ＴＥＦ＿ＳＥＬモジュールを実現するためのコマンドの一例を説明するための説明図である。図１６６で示したフローチャートは、例えば、図１６７に示したプログラムによって実現される。
図１６７（ａ）の１行目の指標「ＴＥＦ＿ＳＥＬ：」は、当該ＴＥＦ＿ＳＥＬモジュールの先頭アドレスを示す。そして、図１６７（ａ）の２行目のコマンド「ＬＤ ＨＬ，＠ＴＭＲ＿ＴＤＮ＿ＥＦ３」によって、「＠ＴＭＲ＿ＴＤＮ＿ＥＦ３」の値がＨＬレジスタに格納される。なお、「＠ＴＭＲ＿ＴＤＮ＿ＥＦ３」には、小当たり遊技の大入賞口閉鎖有効時間が設定されている。かかる１行目のコマンドが、図１６６のステップＳ１に対応する。
図１６７（ａ）の３行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別図柄判定フラグ）をＡレジスタに読み出す。かかる３行目のコマンドが、図１６６のステップＳ２に対応する。
図１６７（ａ）の４行目のコマンド「ＣＰ Ａ，＠ＺＵＧ＿ＳＭＬ１」によって、Ａレジスタの値と、小当たり図柄１指定データ（小当たり図柄）を示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、Ａレジスタの値が０７Ｈ未満であれば、キャリーフラグが立たって１となる。かかる４行目のコマンドが、図１６６のステップＳ３に対応する。
そして、図１６７（ａ）の５行目のコマンド「ＲＥＴ ＮＣ」によって、キャリーフラグが１でなければ、１段上のルーチンに戻る。すなわち、Ａレジスタの値が小当たり図柄１指定データ以上であれば、当該ＴＥＦ＿ＳＥＬモジュールを終了する。かかる５行目のコマンドが、図１６６のステップＳ４におけるＹＥＳ、および、ステップＳ６に対応する。
一方、キャリーフラグが１であれば、図１６７（ａ）の６行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＦＬＧ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物指定フラグ）をＡレジスタに読み出し、図１６７（ａ）の７行目のコマンド「ＬＤ ＨＬ,Ｄ＿ＥＦＦ＿ＴＭＲ－２」によって、転送元となる１バイトデータ群の先頭アドレス「Ｄ＿ＥＦＦ＿ＴＭＲ－２」をＨＬレジスタに設定する。
図１６７（ａ）の８行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」によって、サブルーチンとしてＷＯＲＤＳＥＬモジュールが呼び出され、ＨＬレジスタにＡレジスタの値を２回加算し、ＨＬレジスタに示されるアドレスのうち、下位バイトの値がＡレジスタに読み出された後、図１６７（ａ）の９行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。なお、その後の１段上のルーチンにおいて（その後の処理において）、大役遊技の大入賞口閉鎖有効時間がタイマにセットされることになる。かかる６行目から８行目が図１６６のステップＳ５に対応する。
ここで、図１６７（ａ）のコマンド群を図１６７（ｂ）のように変更することができる。ここでは、図１６７（ａ）と実質的に等しい処理についてはその説明を省略し、図１６７（ｂ）の異なる処理のみを説明する。
図１６７（ｂ）の３行目のコマンド「ＣＰＱ （ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）,＠ＺＵＧ＿ＳＭＬ１」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別図柄判定フラグ）と、小当たり図柄１指定データ（小当たり図柄）を示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、０７Ｈ未満であれば、キャリーフラグが立たって１となる。かかる３行目のコマンドが、図１６６のステップＳ２およびステップＳ３に対応する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「４」である。
ここで、図１６７（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，＠ＴＭＲ＿ＴＤＮ＿ＥＦ３」３バイト＋３行目コマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）」２バイト＋４行目のコマンド「ＣＰ Ａ，＠ＺＵＧ＿ＳＭＬ１」２バイト＋５行目の「ＲＥＴ ＮＣ」１バイト＋６行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」２バイト＋７行目のコマンド「ＬＤ ＨＬ,Ｄ＿ＥＦＦ＿ＴＭＲ－２」３バイト＋８行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋９行目「ＲＥＴ」１バイト＝１５バイトとなり、実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目２サイクル＋５行目３サイクル（１サイクル）＋６行目２サイクル＋７行目３サイクル＋８行目４サイクル＋９行目３サイクル＝２２サイクル（２０サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＣ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
一方、図１６７（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，＠ＴＭＲ＿ＴＤＮ＿ＥＦ３」３バイト＋３行目コマンド「ＣＰＱ （ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ）,＠ＺＵＧ＿ＳＭＬ１」３バイト＋４行目の「ＲＥＴ ＮＣ」１バイト＋５行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」２バイト＋６行目のコマンド「ＬＤ ＨＬ,Ｄ＿ＥＦＦ＿ＴＭＲ－２」３バイト＋７行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋８行目「ＲＥＴ」１バイト＝１４バイトとなり、実行サイクルは、２行目３サイクル＋３行目４サイクル＋４行目３サイクル（１サイクル）＋５行目２サイクル＋６行目３サイクル＋７行目４サイクル＋８行目３サイクル＝２２サイクル（２０サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＣ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
したがって、図１６７（ａ）のコマンド群を図１６７（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１６７（ａ）と図１６７（ｂ）とを比較して理解できるように、図１６７（ａ）において２行（３行目、４行目）を占有していたコマンド群を、図１６７（ｂ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、ここでは、図１６７（ｂ）の例では、３行目のコマンドにおいてＡレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１６７（ａ）の例では、３行目のコマンドを実行する際にＡレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<ＪＴＡＮＤＱ>
図１６８は、ＳＷＩ＿ＰＲＣモジュールの具体的な処理を示したフローチャートである。ＳＷＩ＿ＰＲＣモジュールは、上記ステップＳ５００のスイッチ管理処理（図２８参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ３００ａは、図１６８のように、第１可変始動口検出スイッチ１２０Ｂｓの検出時であるかを判定し（Ｓ１）、第１可変始動口検出スイッチ１２０Ｂｓの検出時であれば（Ｓ１におけるＹＥＳ）、第１始動口通過処理（Ｓ２）および普通電動役物入賞時確認処理（Ｓ３）を実行する。一方、第１可変始動口検出スイッチ１２０Ｂｓの検出時でなければ（Ｓ１におけるＮＯ）、第１始動口通過処理（Ｓ２）および普通電動役物入賞時確認処理（Ｓ３）がスキップされる。なお、ステップＳ１は、図２８におけるステップＳ５００－７に相当し、ステップＳ２は、図２８におけるステップＳ５２０に相当し、ステップＳ３）は、図２８におけるステップＳ５００－９に相当する。
図１６９は、ＳＷＩ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図１６８で示したフローチャートは、例えば、図１６９に示したプログラムによって実現される。
図１６９（ａ）の１行目の指標「ＳＷＩ＿ＰＲＣ：」は、当該ＳＷＩ＿ＰＲＣモジュールの先頭アドレスを示す。そして、図１６９（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＩＮ３＿ＰＯＮ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＩＮ３＿ＰＯＮ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値をＡレジスタに読み出す。なお、ここで、同アドレスに格納された値には、例えば、最下位ビットに、第１固定始動口検出スイッチ１２０Ａｓ（入力部）の検出結果が保持され、下位２ビット目に、第２始動口検出スイッチ１２２ｓ（入力部）の検出結果が保持され、下位３ビット目に、第１可変始動口検出スイッチ１２０Ｂｓ（入力部）の検出結果が保持される。これら各ビットは、検出スイッチによって遊技球が入球したことが検出された場合に「１」となり、検出スイッチによって遊技球が入球したことが検出されていない場合に「０」となる。
３行目のコマンド「ＡＮＤ Ａ,＠ＩＮ３＿ＳＴ２＿ＢＩＴ」によって、読み出した値と固定値「＠ＩＮ３＿ＳＴ２＿ＢＩＴ（ここでは０００００１００ｂ）との論理積を計算する。これにより、読み出した値の下位３ビット目以外が０にされ（マスクされ）、読み出した値の下位３ビット目が０であればゼロフラグ＝１となり、読み出した値の下位３ビット目が１であればゼロフラグ＝０となる。つまり、第１可変始動口検出スイッチ１２０Ｂｓの検出結果が１であれば（遊技球の入球が検出されていれば）ゼロフラグ＝０となり、第１可変始動口検出スイッチ１２０Ｂｓの検出結果が０であれば（遊技球の入球が検出されていなければ）ゼロフラグ＝０となる。
そして、４行目のコマンド「ＪＲ Ｚ,ＳＷＩ＿ＰＲＣ＿２０」によって、ゼロフラグが１（Ｚ）であれば、ＳＷＩ＿ＰＲＣ＿２０（７行目）に移動する。かかる２行目～４行目のコマンドが、図１６８のステップＳ１に対応する。
一方、４行目のコマンド「ＪＲ Ｚ,ＳＷＩ＿ＰＲＣ＿２０」によって、ゼロフラグが１でなければ、５行目のコマンド「ＣＡＬＬＦ ＳＴＡ＿ＰＡＳ」によって、サブルーチンとしてＳＴＡ＿ＰＡＳモジュールが呼び出され、ＳＴＡ＿ＰＡＳモジュールにより第１始動口通過処理が実行される。かかる５行目のコマンドが、図１６８のステップＳ２に対応する。また、６行目のコマンド「ＣＡＬＬＦ ＦＤＮ＿ＣＨＫ」によって、サブルーチンとしてＦＤＮ＿ＣＨＫモジュールが呼び出され、ＦＤＮ＿ＣＨＫモジュールにより普通電動役物入賞時確認処理が実行される。かかる６行目のコマンドが、図１６８のステップＳ３に対応する。
ここで、図１６９（ａ）のコマンド群を図１６９（ｂ）のように変更することができる。ここでは、図１６９（ａ）と実質的に等しい処理についてはその説明を省略し、図１６９（ｂ）の異なる処理のみを説明する。
図１６９（ｂ）の２行目のコマンド「ＪＴＡＮＤＱ Ｚ,（ＬＯＷ Ｒ＿ＩＮ３＿ＰＯＮ）,＠ＩＮ３＿ＳＴ２＿ＢＩＴ,ＳＷＩ＿ＰＲＣ＿２０」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＩＮ３＿ＰＯＮ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値と、固定値「＠ＩＮ３＿ＳＴ２＿ＢＩＴ」との論理積を計算し、ゼロフラグが１であればＳＷＩ＿ＰＲＣ＿２０に移動する。かかる２行目のコマンドが、図１６８のステップＳ１に対応する。かかるコマンドのコマンドサイズは「４」であり、実行サイクルは「５（６）」である。なお、括弧内のサイクル数は、ゼロフラグが１でありＳＷＩ＿ＰＲＣ＿２０に移動した場合の実行サイクルを示している。
ここで、図１６９（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＩＮ３＿ＰＯＮ）」２バイト＋３行目コマンド「ＡＮＤ Ａ,＠ＩＮ３＿ＳＴ２＿ＢＩＴ」２バイト＋４行目のコマンド「ＪＲ Ｚ,ＳＷＩ＿ＰＲＣ＿２０」２バイト＋５行目のコマンド「ＣＡＬＬＦ ＳＴＡ＿ＰＡＳ」２バイト＋６行目のコマンド「ＣＡＬＬＦ ＦＤＮ＿ＣＨＫ」２バイト＝１０バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目２（３）サイクル＋５行目４サイクル＋６行目４サイクル＝１５（１６）サイクルとなる。なお、括弧内のサイクル数は、ゼロフラグが１でありＳＷＩ＿ＰＲＣ＿２０に移動した場合の実行サイクルを示している。
一方、図１６９（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＪＴＡＮＤＱ Ｚ,（ＬＯＷ Ｒ＿ＩＮ３＿ＰＯＮ）,＠ＩＮ３＿ＳＴ２＿ＢＩＴ,ＳＷＩ＿ＰＲＣ＿２０」４バイト＋３行目のコマンド「ＣＡＬＬＦ ＳＴＡ＿ＰＡＳ」２バイト＋４行目のコマンド「ＣＡＬＬＦ ＦＤＮ＿ＣＨＫ」２バイト＝８バイトとなり、総実行サイクルは、２行目５（６）サイクル＋３行目４サイクル＋４行目４サイクル＝１３（１４）サイクルとなる。
したがって、図１６９（ａ）のコマンド群を図１６９（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減され、総実行サイクルも少なくとも２サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１６９（ａ）と図１６９（ｂ）とを比較して理解できるように、図１６９（ａ）において３行（２行目～４行目）を占有していたコマンド群を、図１６９（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１６９（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１６９（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<ＯＵＴ>
図１７０は、ＣＰＵＩＮＩＴモジュールの具体的な処理を示したフローチャートである。ＣＰＵＩＮＩＴモジュールは、上記ＣＰＵ初期化処理（図２２参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ３００ａは、図１７０のように、ＲＡＭ３００ｃへのアクセスを許可するアクセス許可処理を実行する（Ｓ１）。なお、ステップＳ１は、図２２におけるステップＳ１００－９に相当する。
図１７１は、ＣＰＵＩＮＩＴモジュールを実現するためのコマンドの一例を説明するための説明図である。図１７０で示したフローチャートは、例えば、図１７１に示したプログラムによって実現される。
図１７１（ａ）の１行目の指標「ＣＰＵＩＮＩＴ：」は、当該ＣＰＵＩＮＩＴモジュールの先頭アドレスを示す。そして、図１７１（ａ）の２行目のコマンド「ＬＤ Ａ，（＠ＲＡＭＥＮＢＬ）」によって、アクセスを許可することを示す固定値「＠ＲＡＭＥＮＢＬ」（ここでは、１）をＡレジスタに読み出す。そして、図１７１（ａ）の３行目のコマンド「ＯＵＴ （＠ＲＡＰ＿＿＿＿）,Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＲＡＰ＿＿＿＿」を下位１バイトとし、そのアドレスに、Ａレジスタの値（１）を出力する。なお、Ｕレジスタには、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの上位１バイト（例えば「ＦＥＨ」）が予め設定されている。
ここで、図１７１（ａ）のコマンド群を図１７１（ｂ）のように変更することができる。ここでは、図１７１（ａ）と実質的に等しい処理についてはその説明を省略し、図１７１（ｂ）の異なる処理のみを説明する。
図１７１（ｂ）の２行目のコマンド「ＯＵＴ （＠ＲＡＰ＿＿＿＿）,＠ＲＡＭＥＮＢＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＲＡＰ＿＿＿＿」を下位１バイトとし、そのアドレスに、固定値「＠ＲＡＭＥＮＢＬ」、すなわち、１を出力する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「４」である。
ここで、図１７１（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ Ａ，（＠ＲＡＭＥＮＢＬ）」２バイト＋３行目コマンド「ＯＵＴ （＠ＲＡＰ＿＿＿＿）,Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＝５サイクルとなる。
一方、図１７１（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＯＵＴ （＠ＲＡＰ＿＿＿＿）,＠ＲＡＭＥＮＢＬ」３バイト＝３バイトとなり、総実行サイクルは、２行目４サイクル＝４サイクルとなる。
したがって、図１７１（ａ）のコマンド群を図１７１（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１７１（ａ）と図１７１（ｂ）とを比較して理解できるように、図１７１（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図１７１（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７１（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１７１（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１７２は、ＴＭＲ＿ＩＰＴモジュールを説明するための説明図である。図１７２に示したＴＭＲ＿ＩＰＴモジュールは、図９８に示したタイマ割込み処理を実行する。
図１７２（ａ）の１行目の指標「ＴＭＲ＿ＩＰＴ：」は、当該ＴＭＲ＿ＩＰＴモジュールの先頭アドレスを示す。そして、図１７２（ａ）の２行目のコマンド「ＬＤ Ａ，＠ＴＯＣＲＶＡＬ」によって、アクセスを許可することを示す固定値「＠ＴＯＣＲＶＡＬ」（ここでは、１）をＡレジスタに読み出す。そして、図１７２（ａ）の３行目のコマンド「ＯＵＴ （＠ＰＴＯＣＲ＿＿）,Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＰＴＯＣＲ＿＿」をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値（１）を出力する。なお、Ｕレジスタには、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの上位１バイト（例えば「ＦＥＨ」）が予め設定されている。
ここで、図１７２（ａ）のコマンド群を図１７２（ｂ）のように変更することができる。ここでは、図１７２（ａ）と実質的に等しい処理についてはその説明を省略し、図１７２（ｂ）の異なる処理のみを説明する。
図１７２（ｂ）の２行目のコマンド「ＯＵＴ （＠ＰＴＯＣＲ＿＿）,＠ＴＯＣＲＶＡＬ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＰＴＯＣＲ＿＿」をアドレスの下位１バイトとし、そのアドレスに、固定値「＠ＴＯＣＲＶＡＬ」、すなわち、１を出力する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「４」である。
ここで、図１７２（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ Ａ，＠ＴＯＣＲＶＡＬ」２バイト＋３行目のコマンド「ＯＵＴ （＠ＰＴＯＣＲ＿＿）,Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＝５サイクルとなる。
一方、図１７２（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＯＵＴ （＠ＰＴＯＣＲ＿＿）,＠ＴＯＣＲＶＡＬ」３バイト＝３バイトとなり、総実行サイクルは、２行目４サイクル＝４サイクルとなる。
したがって、図１７２（ａ）のコマンド群を図１７２（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１７２（ａ）と図１７２（ｂ）とを比較して理解できるように、図１７２（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図１７２（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７２（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１７２（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<ＬＤＱ>
図１７３は、ＦＺ＿ＳＰＮモジュールの具体的な処理を示したフローチャートである。ＦＺ＿ＳＰＮモジュールは、上記普通図柄変動中処理（図５３参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ３００ａは、図１７３のように、普通図柄表示図柄カウンタに、普通図柄停止図柄番号（カウンタ値）をセーブする。（Ｓ１）。なお、ステップＳ１は、図５３におけるステップＳ８２０－９に相当する。
図１７４は、ＦＺ＿ＳＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。図１７３で示したフローチャートは、例えば、図１７４に示したプログラムによって実現される。
図１７４（ａ）の１行目の指標「ＦＺ＿ＳＰＮ：」は、当該ＦＺ＿ＳＰＮモジュールの先頭アドレスを示す。そして、図１７４（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＳＴＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通図柄停止図柄番号）をＡレジスタに読み出す。
そして、図１７４（ａ）の２行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＦＺ＿ＤＳＰ），Ａ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＤＳＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（普通図柄表示図柄カウンタのアドレス）にＡレジスタの値を格納する。
ここで、図１７４（ａ）のコマンド群を図１７４（ｂ）のように変更することができる。ここでは、図１７４（ａ）と実質的に等しい処理についてはその説明を省略し、図１７４（ｂ）の異なる処理のみを説明する。
図１７４（ｂ）の２行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＦＺ＿ＤＳＰ），（ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＳＴＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値を、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＤＳＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納する。
ここで、図１７４（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」２バイト＋３行目コマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＦＺ＿ＤＳＰ），Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目３サイクル＝６サイクルとなる。
一方、図１７４（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＦＺ＿ＤＳＰ），（ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」４バイト＝４バイトとなり、総実行サイクルは、２行目６サイクル＝６サイクルとなる。
したがって、図１７４（ａ）と図１７４（ｂ）とを比較して理解できるように、図１７４（ａ）において２行（２行目～３行目）を占有していたコマンド群を、総コマンドサイズおよび総実行サイクルを変更することなく、図１７４（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７４（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１７４（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１７５は、ＣＰＵＩＮＩＴモジュールを実現するためのコマンドの一例を説明するための説明図である。ここで、特別遊技は、低確率遊技状態および高確率遊技状態のいずれかの遊技状態にて遊技が進行する。そして、遊技機１００には、遊技状態が高確率遊技状態であることを示す表示器が設けられており、遊技状態が高確率遊技状態である場合には、当該表示器が点灯する。そして、電断復帰時において高確率遊技状態であることを遊技者に報知しない場合（所謂潜伏中）には、当該表示器を非表示にすることができる。このとき、実際の遊技状態に基づいて当該表示器の点灯有無を判定してしまうと、電断復帰時の遊技状態が高確率遊技状態であれば、当該表示器を点灯させてしまう。そこで、電断復帰時から初めて大役遊技が開始されるまでの間、潜伏中であることを示すフラグを用意し、そのフラグに基づいて当該表示器の点灯有無を判定するようになされている。
図１７５（ａ）の１行目の指標「ＣＰＵＩＮＩＴ：」は、当該ＣＰＵＩＮＩＴモジュールの先頭アドレスを示す。そして、図１７５（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＫＡＫ＿ＦＬＧ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＫＡＫ＿ＦＬＧ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（高確率遊技状態であるか否かを示すフラグのアドレス）に格納された値（高確率遊技状態であれば１、高確率遊技状態でなければ０）をＡレジスタに読み出す。
そして、図１７５（ａ）の３行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＫＡＫ＿ＨＯＴ），Ａ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＫＡＫ＿ＨＯＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（潜伏中であることを示すフラグのアドレス）にＡレジスタの値を格納する。
ここで、図１７５（ａ）のコマンド群を図１７５（ｂ）のように変更することができる。ここでは、図１７５（ａ）と実質的に等しい処理についてはその説明を省略し、図１７５（ｂ）の異なる処理のみを説明する。
図１７５（ｂ）の２行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＫＡＫ＿ＨＯＴ），（ＬＯＷ Ｒ＿ＫＡＫ＿ＦＬＧ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＫＡＫ＿ＦＬＧ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値を、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＫＡＫ＿ＨＯＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納する。
ここで、図１７５（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＫＡＫ＿ＦＬＧ）」２バイト＋３行目コマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＫＡＫ＿ＨＯＴ），Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目３サイクル＝６サイクルとなる。
一方、図１７５（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ （ＬＯＷ Ｒ＿ＫＡＫ＿ＨＯＴ），（ＬＯＷ Ｒ＿ＫＡＫ＿ＦＬＧ）」４バイト＝４バイトとなり、総実行サイクルは、２行目６サイクル＝６サイクルとなる。
したがって、図１７５（ａ）と図１７５（ｂ）とを比較して理解できるように、図１７５（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図１７５（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７５（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１７５（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１７６は、ＥＸＥ＿ＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。図１７６に示したＥＸＥ＿ＳＥＴモジュールは、図９１におけるステップＳ２４００－１１に示した実行フラグ設定処理を実行する。
図１７６（ａ）の１行目の指標「ＥＸＥ＿ＳＥＴ：」は、当該ＥＸＥ＿ＳＥＴモジュールの先頭アドレスを示す。そして、図１７６（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＡＴ＿ＮＸＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「ＡＴ＿ＮＸＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（次遊技の演出状態を示す値のアドレス）に格納された値（次遊技の演出状態を示す値）をＡレジスタに読み出す。
そして、図１７６（ａ）の３行目のコマンド「ＬＤＱ （ＬＯＷ ＡＴ＿ＭＯＤ），Ａ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「ＡＴ＿ＭＯＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（当該遊技の演出状態を示す値のアドレス）にＡレジスタの値を格納する。
ここで、図１７６（ａ）のコマンド群を図１７６（ｂ）のように変更することができる。ここでは、図１７６（ａ）と実質的に等しい処理についてはその説明を省略し、図１７６（ｂ）の異なる処理のみを説明する。
図１７６（ｂ）の２行目のコマンド「ＬＤＱ （ＬＯＷ ＡＴ＿ＭＯＤ），（ＬＯＷ ＡＴ＿ＮＸＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「ＡＴ＿ＮＸＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値を、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「ＡＴ＿ＭＯＤ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納する。
ここで、図１７６（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＡＴ＿ＮＸＴ）」２バイト＋３行目コマンド「ＬＤＱ （ＬＯＷ ＡＴ＿ＭＯＤ），Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目３サイクル＝６サイクルとなる。
一方、図１７６（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ （ＬＯＷ ＡＴ＿ＭＯＤ），（ＬＯＷ ＡＴ＿ＮＸＴ）」４バイト＝４バイトとなり、総実行サイクルは、２行目６サイクル＝６サイクルとなる。
したがって、図１７６（ａ）と図１７６（ｂ）とを比較して理解できるように、図１７６（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図１７６（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７６（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１７６（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<ＬＤＩＮ>
図１７７は、ＨＰＴ＿ＧＲＰモジュールの具体的な処理を示したフローチャートである。ＨＰＴ＿ＧＲＰモジュールは、上記特別図柄変動番号決定処理（図３９参照）におけるステップＳ６１２－７のリーチグループ決定処理を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＨＰＴ＿ＧＲＰモジュールの説明中、第１レジスタはＨＬレジスタであり、他のレジスタはＢＣレジスタまたはＡレジスタである。
リーチグループ決定処理では、保留種別、保留数、遊技状態等に応じて、予め決定されたリーチグループ決定乱数判定テーブルのアドレスが、ＨＬレジスタに事前に格納されている。
メインＣＰＵ３００ａは、図１７７のように、ＨＬレジスタに示されるアドレス（テーブルアドレス）に格納された比較値をＢＣレジスタにロードし、ＨＬレジスタの値を２加算する（Ｓ１）。なお、詳しくは後述するように、リーチグループ決定乱数判定テーブルは、２バイト長の比較値と、１バイト長のグループ番号とが１セットとして、これら１セットが複数順に連続して格納されている。したがって、ここでは、比較値をロードした後にＨＬレジスタの値を２加算することで、ＨＬレジスタは、ロードした比較値の次に格納されたグループ番号が格納されたアドレス値となる。
その後、メインＣＰＵ３００ａは、ＢＣレジスタにロードした比較値と、ＤＥレジスタに事前にロードされたリーチグループ決定乱数（乱数値）とを比較し（Ｓ２）、ＨＬレジスタに示されるアドレスに格納されたリーチグループ番号をロードする（Ｓ３）。
その後、メインＣＰＵ３００ａは、ＨＬレジスタの値（テーブルアドレス）を１加算する（Ｓ４）。ここでは、グループ番号をロードした後にＨＬレジスタの値を１加算することで、ＨＬレジスタは、ロードしたグループ番号の次に格納された比較値が格納されたアドレス値となる。
そして、メインＣＰＵ３００ａは、上記ステップＳ２の比較結果として、比較値がリーチグループ決定乱数（乱数値）以下であれば（Ｓ５におけるＹＥＳ）、上記ステップＳ１に処理を戻し、比較値がリーチグループ決定乱数以下でなければ（Ｓ５におけるＮＯ）、当該ＨＰＴ＿ＧＲＰモジュールを終了する（Ｓ６）。
図１７８（ａ）、（ｂ）は、ＨＰＴ＿ＧＲＰモジュールを実現するためのコマンドの一例を説明するための説明図である。図１７８（ｃ）は、リーチグループ決定乱数判定テーブルの一例を説明するための説明図である。図１７７で示したフローチャートは、例えば、図１７８（ａ）、（ｂ）に示したプログラムによって実現される。まず、図１７８（ｃ）のリーチグループ決定乱数判定テーブルを説明した後に、図１７８（ａ）、（ｂ）に示すＨＰＴ＿ＧＲＰモジュールを実現するためのコマンドを説明する。
図１７８（ｃ）における指標「Ｄ＿ＧＲＰ＿ＳＥＬ＿００：」を起点としたテーブルは、いずれかのリーチグループ決定乱数判定テーブルの先頭アドレスを示す。そして、２行目の固定値「８９９９」、４行目の固定値「９０９９」、６行目の固定値「９２９９」は、それぞれ２バイト長の比較値であり、３行目の固定値「＠Ｄ＿ＭＯＤ＿ＳＥＬ＿００」、５行目の固定値「＠Ｄ＿ＭＯＤ＿ＳＥＬ＿０１」、７行目の固定値「＠Ｄ＿ＭＯＤ＿ＳＥＬ＿０２」は、それぞれ１バイト長のグループ番号である。そして、リーチグループ決定乱数判定テーブルでは、２バイト長の比較値、当該比較値に対応する１バイト長のグループ番号が１セットとなって連続して順に格納されている。
図１７８（ａ）の１行目の指標「ＨＰＴ＿ＧＲＰ：」は、当該ＨＰＴ＿ＧＲＰモジュールの先頭アドレスを示す。そして、図１７８（ａ）の２行目のコマンド「ＬＤＩＮ ＢＣ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された２バイト長の値（比較値）をＢＣレジスタに読み出し（ロードし）、ＨＬレジスタの値を２加算する。かかる２行目のコマンドが、図１７７のステップＳ１に対応する。なお、ＨＬレジスタには、事前に、予め決定されたリーチグループ決定乱数判定テーブルのアドレスがロードされている。
そして、図１７８（ａ）の３行目のコマンド「ＣＰ ＢＣ，ＤＥ」によって、ＢＣレジスタに格納された値（比較値）と、ＤＥレジスタに格納された値（リーチグループ決定乱数）とを比較する。ここで、ＢＣレジスタに格納された値が、ＤＥレジスタに格納された値以下であれば、ゼロフラグ（等しい場合）またはキャリーフラグ（未満の場合）に１が立つことになる。なお、ＤＥレジスタには、事前に、リーチグループ決定乱数が格納されている。かかる３行目のコマンドが、図１７７のステップＳ２に対応する。
その後、図１７８（ａ）の４行目のコマンド「ＬＤ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（グループ番号）をＡレジスタに読み出す。かかる４行目のコマンドが、図１７７のステップＳ３に対応する。そして、図１７８（ａ）の５行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値を１加算する。かかる５行目のコマンドが、図１７７のステップＳ４に対応する。
続いて、図１７８（ａ）の６行目のコマンド「ＪＬＳ ＨＰＴ＿ＧＲＰ」によって、３行目のコマンド「ＣＰ ＢＣ，ＤＥ」によってゼロフラグまたはキャリーフラグに１が立っていた場合、「ＨＰＴ＿ＧＲＰ」が示すアドレスに移動し、ゼロフラグおよびキャリーフラグに１が立っていなかった場合、図１７８（ａ）の７行目のコマンド「ＲＥＴ」によって、当該ＨＰＴ＿ＧＲＰモジュールが終了する。かかる６行目、７行目のコマンドが、図１７７のステップＳ５、Ｓ６に対応する。そして、ＨＰＴ＿ＧＲＰモジュールが終了した際には、図９に示す範囲に応じたグループ番号がＡレジスタに格納されることになる。
ここで、図１７８（ａ）のコマンド群を図１７８（ｂ）のように変更することができる。ここでは、図１７８（ａ）と実質的に等しい処理についてはその説明を省略し、図１７８（ｂ）の異なる処理のみを説明する。
図１７８（ｂ）の４行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（グループ番号）をＡレジスタに読み出し、ＨＬレジスタの値を１加算する。かかる４行目のコマンドが、図１７７のステップＳ３、Ｓ４に対応する。かかるコマンドのコマンドサイズは「１」であり、実行サイクルは「２」である。
ここで、図１７８（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＩＮ ＢＣ，（ＨＬ）」２バイト＋３行目コマンド「ＣＰ ＢＣ，ＤＥ」２バイト＋４行目のコマンド「ＬＤ Ａ,（ＨＬ）」１バイト＋５行目のコマンド「ＩＮＣ ＨＬ」１バイト＋６行目のコマンド「ＪＬＳ ＨＰＴ＿ＧＲＰ」３バイト＋７行目のコマンド「ＲＥＴ」１バイト＝１０バイトとなり、総実行サイクルは、２行目４サイクル＋３行目２サイクル＋４行目２サイクル＋５行目１サイクル＋６行目４（３）サイクル＋７行目３サイクル＝１６（１５）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＬＳ ＨＰＴ＿ＧＲＰ」によって移動しなかった場合の実行サイクルを示している。
一方、図１７８（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＩＮ ＢＣ，（ＨＬ）」２バイト＋３行目コマンド「ＣＰ ＢＣ，ＤＥ」２バイト＋４行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」１バイト＋５行目のコマンド「ＪＬＳ ＨＰＴ＿ＧＲＰ」３バイト＋６行目のコマンド「ＲＥＴ」１バイト＝９バイトとなり、総実行サイクルは、２行目４サイクル＋３行目２サイクル＋４行目２サイクル＋５行目４（３）サイクル＋６行目３サイクル＝１５（１４）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＬＳ ＨＰＴ＿ＧＲＰ」によって移動しなかった場合の実行サイクルを示している。
したがって、図１７８（ａ）のコマンド群を図１７８（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１７８（ａ）と図１７８（ｂ）とを比較して理解できるように、図１７８（ａ）において２行（４行目～５行目）を占有していたコマンド群を、図１７８（ｂ）においては１行（４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１７８（ｂ）の例では、バイト長が異なる複数の値が交互に並置したテーブル中の所望する２バイト長の値または１バイト長の値を取得する際に、ＨＬレジスタの値に２加算および１加算を同一のコマンド「ＬＤＩＮ」で実行することができ、設計負荷の軽減を図ることが可能となる。
図１７９は、Ｅ＿ＩＬＧＥＲモジュールを説明するための説明図である。図１７９に示したＥ＿ＩＬＧＥＲモジュールは、図９８におけるステップＳ３１００－１９に示した不正監視処理を実行する。
図１７９（ａ）の１行目の指標「Ｅ＿ＩＬＧＥＲ：」は、当該Ｅ＿ＩＬＧＥＲモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＩＬＴＭ」によって、不正投入監視タイマを格納するアドレス「ＥＸ＿ＩＬＴＭ」をＨＬレジスタに読み出す。
その後、図１７９（ａ）の３行目のコマンド「ＬＤ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（不正投入監視タイマ）をＡレジスタに読み出す。そして、図１７９（ａ）の４行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値を１加算する。続いて、図１７９（ａ）の５行目のコマンド「ＪＴ Ｚ，Ａ，Ｅ＿ＩＬＧＥＲ０１」によって、Ａレジスタの値が０である場合（不正投入監視タイマが０である場合）、以降の処理を省略して６行目の指標「Ｅ＿ＩＬＧＥＲ０１：」に移動し、Ａレジスタの値が０でない場合、当該コマンドの次のコマンドに処理を移す。
ここで、図１７９（ａ）のコマンド群を図１７９（ｂ）のように変更することができる。ここでは、図１７９（ａ）と実質的に等しい処理についてはその説明を省略し、図１７９（ｂ）の異なる処理のみを説明する。
図１７９（ｂ）の３行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（不正投入監視タイマ）をＡレジスタに読み出し、ＨＬレジスタの値を１加算する。かかるコマンドのコマンドサイズは「１」であり、実行サイクルは「２」である。
ここで、図１７９（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＩＬＴＭ」３バイト＋３行目のコマンド「ＬＤ Ａ,（ＨＬ）」１バイト＋４行目のコマンド「ＩＮＣ ＨＬ」１バイト＋５行目のコマンド「ＪＴ Ｚ，Ａ，Ｅ＿ＩＬＧＥＲ０１」２バイト＝７バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目１サイクル＋５行目３（２）サイクル＝９（８）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＴ Ｚ，Ａ，Ｅ＿ＩＬＧＥＲ０１」によって移動しなかった場合の実行サイクルを示している。
一方、図１７９（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，＿ＥＸ＿ＩＬＴＭ」３バイト＋３行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」１バイト＋４行目のコマンド「ＪＴ Ｚ，Ａ，Ｅ＿ＩＬＧＥＲ０１」２バイト＝６バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋４行目３（２）サイクル＝８（７）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＴ Ｚ，Ａ，Ｅ＿ＩＬＧＥＲ０１」によって移動しなかった場合の実行サイクルを示している。
したがって、図１７９（ａ）のコマンド群を図１７９（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１７９（ａ）と図１７９（ｂ）とを比較して理解できるように、図１７９（ａ）において２行（３行目～４行目）を占有していたコマンド群を、図１７９（ｂ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
図１８０は、Ｅ＿ＬＥＶＯＴモジュールを説明するための説明図である。図１８０に示したＥ＿ＬＥＶＯＴモジュールは、図９１におけるステップＳ２４００－１１に示した実行フラグ設定処理において呼び出されるサブルーチンであり、レバー押下時試験信号送信処理を実行する。
図１８０（ａ）の１行目の指標「Ｅ＿ＬＥＶＯＴ：」は、当該Ｅ＿ＬＥＶＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＥＸＭ＿ＳＴＰ」によって、試験用停止情報送信テーブルを格納するアドレス「Ｔ＿ＥＸＭ＿ＳＴＰ」をＨＬレジスタに読み出す。この試験用停止情報送信テーブルには、１バイト長の６つの試験信号の値が１セットとして連続して格納されているとともに、複数セットが連続して格納されている。
その後、図１８０（ａ）の３行目のコマンド「ＡＤＤＷＢ ＨＬ,Ａ」によって、ＨＬレジスタの値にＡレジスタの値が加算され、ＨＬレジスタの値が更新される。なお、Ａレジスタには、指示情報種別に６を乗算した値が格納されている。したがって、ここでは、ＨＬレジスタの値が、試験用停止情報送信テーブルにおいて、指示情報種別に対応する１セットの先頭アドレスを示すこととなる。
そして、４行目のコマンド「ＬＤ Ｂ，６」によって、固定値「６」がＢレジスタに読み出される。図１８０（ａ）の５行目の指標「Ｅ＿ＬＥＶＯＴ０１：」は、指標「Ｅ＿ＬＥＶＯＴ０１」のアドレスを示す。
図１８０（ａ）の６行目のコマンド「ＬＤ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（試験信号の値）をＡレジスタに読み出す。そして、図１８０（ａ）の７行目のコマンドコマンド「ＯＵＴ （＠Ｓ２ＤＴ＿＿）,Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、ＲＡＭアクセスプロテクトレジスタポート（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠Ｓ２ＤＴ＿＿」を下位１バイトとし、そのアドレスに、Ａレジスタの値を出力する。
図１８０（ａ）の８行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値を１加算する。続いて、図１８０（ａ）の９行目のコマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「Ｅ＿ＬＥＶＯＴ０１」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。
ここで、図１８０（ａ）のコマンド群を図１８０（ｂ）のように変更することができる。ここでは、図１８０（ａ）と実質的に等しい処理についてはその説明を省略し、図１８０（ｂ）の異なる処理のみを説明する。
図１８０（ｂ）の６行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト長の値（試験信号の値）をＡレジスタに読み出し、ＨＬレジスタの値を１加算する。かかるコマンドのコマンドサイズは「１」であり、実行サイクルは「２」である。
ここで、図１８０（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＥＸＭ＿ＳＴＰ」３バイト＋３行目のコマンド「ＡＤＤＷＢ ＨＬ,Ａ」１バイト＋４行目のコマンド「ＬＤ Ｂ，６」２バイト＋６行目のコマンド「ＬＤ Ａ,（ＨＬ）」１バイト＋７行目のコマンド「ＯＵＴ （＠Ｓ２ＤＴ＿＿）,Ａ」２バイト＋８行目のコマンド「ＩＮＣ ＨＬ」１バイト＋９行目のコマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」２バイト＝１２バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋６行目２サイクル＋７行目３サイクル＋８行目１サイクル＋９行目３（２）サイクル＝１５（１４）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」によって移動しなかった場合の実行サイクルを示している。
一方、図１８０（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＥＸＭ＿ＳＴＰ」３バイト＋３行目のコマンド「ＡＤＤＷＢ ＨＬ,Ａ」１バイト＋４行目のコマンド「ＬＤ Ｂ，６」２バイト＋６行目のコマンド「ＬＤＩＮ Ａ,（ＨＬ）」１バイト＋７行目のコマンド「ＯＵＴ （＠Ｓ２ＤＴ＿＿）,Ａ」２バイト＋５行目のコマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」２バイト＝１１バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋６行目２サイクル＋７行目３サイクル＋９行目３（２）サイクル＝１４（１３）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」によって移動しなかった場合の実行サイクルを示している。
したがって、図１８０（ａ）のコマンド群を図１８０（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。特に、図１８０（ａ）の例では、コマンド「ＤＪＮＺ Ｅ＿ＬＥＶＯＴ０１」におけるＢレジスタの値が２以上であれば、その値に１サイクルを乗じた分だけ総実行サイクルの差分が増えるので、図１８０（ｂ）の総実行サイクルの削減量も多くなる。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８０（ａ）と図１８０（ｂ）とを比較して理解できるように、図１８０（ａ）において２行（６行目、８行目）を占有していたコマンド群を、図１８０（ｂ）においては１行（６行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<ＬＤＱＰ>
図１８１は、ＳＢＣ＿ＯＵＴモジュールの具体的な処理を示したフローチャートである。ＳＢＣ＿ＯＵＴモジュールは、上記ステップＳ１００－６５のサブコマンド送信処理（図２３参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
ここで、サブコマンドは、割込み処理における複数の処理において送信バッファにセットされ、サブコマンド送信処理で送信される。ここで、送信バッファは、例えば９６バイトのリングバッファであり、複数の処理においてサブコマンドが順にセットされ、サブコマンド送信処理において、先にセットされたサブコマンドから順に副制御基板３３０に送信されるＦＩＦＯである。
メインＣＰＵ３００ａは、図１８１のように、サブコマンドライトポインタの値をＡレジスタに読み出し（Ｓ１）、サブコマンドライトポインタの値と、サブコマンドリードポインタの値とを比較する（Ｓ２）。ここで、サブコマンドライトポインタの値と、サブコマンドリードポインタの値とが同じ場合、すなわち、未送信のサブコマンドがない場合にはゼロフラグに１が立ち、異なる場合、すなわち、未送信のサブコマンドがある場合にはゼロフラグに１が立たない。
メインＣＰＵ３００ａは、ゼロフラグが１であれば（Ｓ３におけるＹＥＳ）、当該ＳＢＣ＿ＯＵＴモジュールを終了し、ゼロフラグが１でなければ（Ｓ３におけるＮＯ）、サブコマンドポインタ上限値、および、サブコマンドリードポインタのアドレスの下位バイトをＤＥレジスタにそれぞれ読み出し（Ｓ４）、汎用モジュールであるカウントアップ処理によって、サブコマンドリードポインタの値を、サブコマンドポインタ上限値未満なら１加算し、サブコマンドポインタ上限値以上ならゼロクリアする（Ｓ５）。
その後、メインＣＰＵ３００ａは、サブコマンドバッファ（送信バッファ）のアドレスをＨＬレジスタに読み出し（Ｓ６）、上記のワードデータ選択処理を実行した後（Ｓ７）、サブコマンドを送信するためのＳＣＵ１データレジスタに先行コマンドを出力し（Ｓ８）、後続コマンドをＡレジスタに読み出し（Ｓ９）、ＳＣＵ１データレジスタに後続コマンドを出力し（Ｓ１０）、当該ＳＢＣ＿ＯＵＴモジュールを終了する（Ｓ１１）。
図１８２は、ＳＢＣ＿ＯＵＴモジュールを実現するためのコマンドの一例を説明するための説明図である。
図１８２（ａ）の１行目の指標「ＳＢＣ＿ＯＵＴ：」は、当該ＳＢＣ＿ＯＵＴモジュールの先頭アドレスを示す。そして、図１８２（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＢＣ＿ＷＰＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＢＣ＿ＷＰＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（サブコマンドライトポインタの値）をＡレジスタに読み出す。かかる２行目のコマンドが、図１８１のステップＳ１に対応する。
図１８２（ａ）の３行目のコマンド「ＣＰＱ Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＢＣ＿ＲＰＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（サブコマンドリードポインタの値）と、Ａレジスタの値（サブコマンドライトポインタの値）とを比較する。ここで、同アドレスに格納された値と、Ａレジスタの値とが一致していれば、ゼロフラグに１が立つ。かかる３行目のコマンドが、図１８１のステップＳ２に対応する。
図１８２（ａ）の４行目のコマンド「ＲＥＴ Ｚ」によって、ゼロフラグに１が立っていれば、当該ＳＢＣ＿ＯＵＴモジュールを終了する。かかる４行目のコマンドが、図１８１のステップＳ３に対応する。
図１８２（ａ）の５行目のコマンド「ＬＤ ＤＥ,＠ＬＭＴ＿ＣＭＤ＿ＢＦＰ＊２５６＋ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ」によって、サブコマンドポインタ上限値を示す固定値「＠ＬＭＴ＿ＣＭＤ＿ＢＦＰ」がＤレジスタに読み出され、サブコマンドリードポインタのアドレスの下位バイトを示す「Ｒ＿ＳＢＣ＿ＲＰＴ」がＥレジスタに読み出される。かかる５行目のコマンドが、図１８１のステップＳ４に対応する。
図１８２（ａ）の６行目のコマンド「ＲＳＴ ＣＯＵＮＴＵＰ」によって、汎用モジュールであるＣＯＵＮＴＵＰモジュールが読み出されて実行される。これにより、サブコマンドリードポインタの値は、サブコマンドポインタ上限値未満なら１加算され、サブコマンドポインタ上限値以上ならゼロクリアされる。かかる６行目のコマンドが、図１８１のステップＳ５に対応する。
図１８２（ａ）の７行目のコマンド「ＬＤ ＨＬ,Ｒ＿ＳＢＣ＿ＳＢＦ」によって、サブコマンドバッファ（送信バッファ）のアドレスを示す「Ｒ＿ＳＢＣ＿ＳＢＦ」がＨＬレジスタに読み出される。かかる７行目のコマンドが、図１８１のステップＳ６に対応する。ここで、「Ｒ＿ＳＢＣ＿ＳＢＦ」は、２バイト長のデータである。サブコマンドバッファのアドレスの上位１バイトが「Ｆ０Ｈ」であれば、コマンド「ＬＤＱ」によって読み出すことが可能であるが、サブコマンドバッファの上位１バイトが「Ｆ１Ｈ」になっていることもあるため、ここでは、コマンド「ＬＤＱ」を使用せずに２バイト長のデータを読み出している。
図１８２（ａ）の８行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」によって、汎用モジュールであるＷＯＲＤＳＥＬモジュールが読み出され、ＨＬレジスタにＡレジスタの値を２回加算し、ＨＬレジスタに示されるアドレスのうち、下位バイトの値（Ｌレジスタの値、すなわち、先行コマンド）がＡレジスタに読み出される。かかる８行目のコマンドが、図１８１のステップＳ７に対応する。
図１８２（ａ）の９行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」によって、Ａレジスタの値（先行コマンド）が、固定値「＠Ｓ１ＤＴ＿＿」で示されるアドレスに出力される。かかる９行目のコマンドが、図１８１のステップＳ８に対応する。
図１８２（ａ）の１０行目のコマンド「ＬＤ Ａ,Ｈ」によって、Ｈレジスタの値（後続コマンド）がＡレジスタに読み出される。かかる１０行目のコマンドが、図１８１のＳ９に対応する。
図１８２（ａ）の１１行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」によって、Ａレジスタの値（後続コマンド）が、固定値「＠Ｓ１ＤＴ＿＿」で示されるアドレスに出力され、当該ＳＢＣ＿ＯＵＴモジュールが終了する。かかる１１行目のコマンドが、図１８１のステップＳ１０に対応し、１２行目のコマンドが、図１８１のステップＳ１１に対応する。
ここで、図１８２（ａ）のコマンド群を図１８２（ｂ）のように変更することができる。ここでは、サブコマンドバッファ（送信バッファ）の上位１バイトが「Ｆ１Ｈ」である場合について説明し、図１８２（ａ）と実質的に等しい処理についてはその説明を省略し、図１８２（ｂ）の異なる処理のみを説明する。
図１８２（ｂ）の７行目のコマンド「ＬＤＱＰ ＨＬ，ＬＯＷ Ｒ＿ＳＢＣ＿ＳＢＦ」によって、Ｑレジスタの値に１加算された値（すなわち、「Ｆ１Ｈ」）が上位に、「Ｒ＿ＳＢＣ＿ＳＢＦ」が下位となる値（サブコマンドバッファのアドレス）がＨＬレジスタに読み出される。かかる７行目のコマンドが、図１８１のステップＳ６に対応する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「７（５）」である。
ここで、図１８２（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＢＣ＿ＷＰＴ）」２バイト＋３行目コマンド「ＣＰＱ Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」３バイト＋４行目のコマンド「ＲＥＴ Ｚ」１バイト＋５行目のコマンド「ＬＤ ＤＥ,＠ＬＭＴ＿ＣＭＤ＿ＢＦＰ＊２５６＋ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ」２バイト＋６行目のコマンド「ＲＳＴ ＣＯＵＮＴＵＰ」１バイト＋７行目のコマンド「ＬＤ ＨＬ,Ｒ＿ＳＢＣ＿ＳＢＦ」３バイト＋８行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋９行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋１０行目のコマンド「ＬＤ Ａ,Ｈ」１バイト＋１１行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋１２行目のコマンド「ＲＥＴ」１バイト＝１９バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル＋４行目３（１）サイクル＋５行目２サイクル＋６行目４サイクル＋７行目３サイクル＋８行目４サイクル＋９行目３サイクル＋１０行目１サイクル＋１１行目３サイクル＋１２行目３サイクル＝３２（３０）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ Ｚ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
一方、図１８２（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＢＣ＿ＷＰＴ）」２バイト＋３行目コマンド「ＣＰＱ Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」３バイト＋４行目のコマンド「ＲＥＴ Ｚ」１バイト＋５行目のコマンド「ＬＤ ＤＥ,＠ＬＭＴ＿ＣＭＤ＿ＢＦＰ＊２５６＋ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ」２バイト＋６行目のコマンド「ＲＳＴ ＣＯＵＮＴＵＰ」１バイト＋７行目のコマンド「ＬＤＱＰ ＨＬ,ＬＯＷ Ｒ＿ＳＢＣ＿ＳＢＦ」３バイト＋８行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋９行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋１０行目のコマンド「ＬＤ Ａ,Ｈ」１バイト＋１１行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋１２行目のコマンド「ＲＥＴ」１バイト＝１９バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル＋４行目３（１）サイクル＋５行目２サイクル＋６行目４サイクル＋７行目５サイクル＋８行目４サイクル＋９行目３サイクル＋１０行目１サイクル＋１１行目３サイクル＋１２行目３サイクル＝３４（３２）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ Ｚ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
したがって、図１８２（ａ）のコマンド群を図１８２（ｂ）のコマンド群に置き換えることで、Ｑレジスタに「Ｆ０」が設定されている状態で、Ｆ１００Ｈ以降のアドレスにアクセスする場合（上位の１バイトが「Ｆ１Ｈ」である場合）に、設計負荷の軽減を図ることが可能となる。なお、図３７のステップＳ６１０－９で示した特別図柄記憶エリアシフト処理において、特別遊技特別図柄判別フラグを読み出す場合、特別遊技特別図柄判別フラグが格納されたアドレスの上位１バイトを「Ｆ１Ｈ」とし、コマンド「ＬＤＱＰ」を用いるようにしてもよい。さらに、図２６のステップＳ４００－２９で示した外部情報管理処理において、出力ポート２バッファに合成ビットデータをセーブする場合に、出力ポート２バッファの上位１バイトを「Ｆ１Ｈ」とし、コマンド「ＬＤＱＰ」を用いるようにしてもよい。さらに、図２５の電源断時退避処理において、バックアップ有効判定フラグにバックアップ有効判定値をセーブする場合に、バックアップ有効判定フラグが格納されたアドレスの上位１バイトを「Ｆ１Ｈ」とし、コマンド「ＬＤＱＰ」を用いるようにしてもよい。
<ＲＣＰＱ>
図１８３は、ＳＢＣ＿ＯＵＴモジュールを実現するための他のコマンドの一例を説明するための説明図である。なお、図１８３（ａ）は、図１８２（ａ）と同一であるため、説明は省略する。また、図１８３（ｂ）について、図１８３（ａ）と実質的に等しい処理についてはその説明を省略し、図１８３（ｂ）の異なる処理のみを説明する。
図１８３（ｂ）の３行目のコマンド「ＲＣＰＱ Ｚ,Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＳＢＣ＿ＲＰＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（サブコマンドリードポインタの値）と、Ａレジスタの値（サブコマンドライトポインタの値）とを比較し、ゼロフラグに１が立っていれば、コマンド「ＲＥＴ」を実行するように、当該ＳＢＣ＿ＯＵＴモジュールを終了する。かかる３行目のコマンドが、図１８１のステップＳ２～Ｓ４に対応する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「７（５）」である。なお、括弧内のサイクル数は、かかるコマンドによって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
ここで、図１８３（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＳＢＣ＿ＷＰＴ）」２バイト＋３行目コマンド「ＲＣＰＱ Ｚ,Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」３バイト＋４行目のコマンド「ＬＤ ＤＥ,＠ＬＭＴ＿ＣＭＤ＿ＢＦＰ＊２５６＋ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ」２バイト＋５行目のコマンド「ＲＳＴ ＣＯＵＮＴＵＰ」１バイト＋６行目のコマンド「ＬＤ ＨＬ,Ｒ＿ＳＢＣ＿ＳＢＦ」３バイト＋７行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＋８行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋９行目のコマンド「ＬＤ Ａ,Ｈ」１バイト＋１０行目のコマンド「ＯＵＴ （＠Ｓ１ＤＴ＿＿）,Ａ」２バイト＋１１行目のコマンド「ＲＥＴ」１バイト＝１８バイトとなり、総実行サイクルは、２行目２サイクル＋３行目７（５）サイクル＋４行目２サイクル＋５行目４サイクル＋６行目３サイクル＋７行目４サイクル＋８行目３サイクル＋９行目１サイクル＋１０行目３サイクル＋１１行目３サイクル＝３２（３０）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＣＰＱ Ｚ,Ａ,（ＬＯＷ Ｒ＿ＳＢＣ＿ＲＰＴ）」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
したがって、図１８３（ａ）のコマンド群を図１８３（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８３（ａ）と図１８３（ｂ）とを比較して理解できるように、図１８３（ａ）において２行（３行目～４行目）を占有していたコマンド群を、図１８３（ｂ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
図１８４は、ＦＺ＿ＯＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。図１８４に示したＦＺ＿ＯＰＮモジュールは、普通電動役物入賞口開放制御処理（図５７参照）を実行する。
普通電動役物入賞口開放制御処理では、上記ステップＳ８５０－５において、普通電動役物入賞球数カウンタのカウンタ値が規定数に到達していないか、すなわち、第１可変始動口１２０Ｂに、１回の開閉制御中の最大入賞可能数と同数の遊技球が入球していないかを判定する。その結果、規定数に到達していないと判定した場合には当該普通電動役物入賞口開放制御処理を終了し、規定数に到達したと判定した場合にはステップＳ８５０－７に処理を移す。
この普通電動役物入賞口開放制御処理として、図１８４（ａ）の１行目の指標「ＦＺ＿ＯＰＮ：」は、当該ＦＺ＿ＯＰＮモジュールの先頭アドレスを示す。そして、ステップＳ８５０－５として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通電動役物入賞球数カウンタのカウンタ値）をＡレジスタに読み出す。３行目のコマンド「ＣＰ Ａ、＠ＦＤＮ＿ＣＮＴ」によって、Ａレジスタの値と、規定数を示す固定値「＠ＦＤＮ＿ＣＮＴ」、ここでは、８とを比較する。すなわち、Ａレジスタの値が８未満であれば、キャリーフラグが立って１となる。そして、４行目の「ＲＥＴ Ｃ」によって、キャリーフラグが１であれば、当該ＦＺ＿ＯＰＮモジュールを終了する。すなわち、普通電動役物入賞球数カウンタのカウンタ値が８未満であれば、当該ＦＺ＿ＯＰＮモジュールを終了する。なお、キャリーフラグが１でなければ、以降の処理を実行する。
ここで、図１８４（ａ）のコマンド群を図１８４（ｂ）のように変更することができる。ここでは、図１８４（ａ）と実質的に等しい処理についてはその説明を省略し、図１８４（ｂ）の異なる処理のみを説明する。
図１８４（ｂ）の２行目のコマンド「ＲＣＰＱ Ｃ,（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）,＠ＦＤＮ＿ＣＮＴ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通電動役物入賞球数カウンタのカウンタ値）と、規定数を示す固定値「＠ＦＤＮ＿ＣＮＴ」、ここでは、８とを比較し、キャリーフラグが１であれば、コマンド「ＲＥＴ」を実行するように、当該ＦＺ＿ＯＰＮモジュールを終了する。かかるコマンドのコマンドサイズは「４」であり、実行サイクルは「８（６）」である。なお、括弧内のサイクル数は、かかるコマンドによって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
ここで、図１８４（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」２バイト＋３行目コマンド「ＣＰ Ａ、＠ＦＤＮ＿ＣＮＴ」３バイト＋４行目のコマンド「ＲＥＴ Ｃ」１バイト＝６バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル＋４行目３（１）サイクル＝９（７）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ Ｃ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
一方、図１８４（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＣＰＱ Ｃ,（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）,＠ＦＤＮ＿ＣＮＴ」４バイト＝４バイトとなり、総実行サイクルは、２行目８（６）サイクル＝８（６）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＣＰＱ Ｃ,（ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）,＠ＦＤＮ＿ＣＮＴ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
したがって、図１８４（ａ）のコマンド群を図１８４（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８４（ａ）と図１８４（ｂ）とを比較して理解できるように、図１８４（ａ）において３行（２行目～４行目）を占有していたコマンド群を、図１８４（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１８４（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１８４（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１８５は、ＴＤ＿ＯＰＮモジュールを実現するためのコマンドの一例を説明するための説明図である。図１８５に示したＴＤ＿ＯＰＮモジュールは、大入賞口開放制御処理（図４７参照）を実行する。
大入賞口開放制御処理では、上記ステップＳ７２０－５において、大入賞口入賞球数カウンタのカウンタ値が規定数に到達していないか、すなわち、大入賞口に、１ラウンド中の最大入賞可能数と同数の遊技球が入球していないかを判定する。その結果、規定数に到達していないと判定した場合には当該大入賞口開放制御処理を終了し、規定数に到達したと判定した場合にはステップＳ７２０－７に処理を移す。
この大入賞口開放制御処理として、図１８５（ａ）の１行目の指標「ＴＤ＿ＯＰＮ：」は、当該ＴＤ＿ＯＰＮモジュールの先頭アドレスを示す。そして、ステップＳ７２０－５として、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＦＬＧ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物指定フラグ）をＡレジスタに読み出す。なお、特別電動役物指定フラグは、どの大入賞口が当該大入賞口開放制御処理の対象となっているかを示すものである。
３行目のコマンド「ＬＤ ＨＬ、Ｄ＿ＴＤＣ＿ＭＡＸ－１」によって、大入賞口規定入賞数データテーブル（図１４における特別電動役物作動ラムセットテーブルの規定数が示されるテーブル）のアドレスから１減算した値をＨＬレジスタに読み出す。
図１８５（ａ）の４行目のコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」によって、汎用モジュールであるＢＹＴＥＳＥＬモジュールが読み出され、ＨＬレジスタにＡレジスタの値を加算し、ＨＬレジスタに示されるアドレスに格納された値（規定数）がＡレジスタに読み出される。
図１８５（ａ）の５行目のコマンド「ＣＰＱ Ａ、（ＬＯＷ Ｒ＿ＴＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（大入賞口入賞球数カウンタのカウンタ値）と、Ａレジスタの値、ここでは、１０とを比較する。すなわち、同アドレスに格納された値が１０未満であれば、キャリーフラグが立たずに０となる。そして、６行目の「ＲＥＴ ＮＣ」によって、キャリーフラグが０であれば、当該ＴＤ＿ＯＰＮモジュールを終了する。すなわち、大入賞口入賞球数カウンタのカウンタ値が１０未満であれば、当該ＴＤ＿ＯＰＮモジュールを終了する。なお、キャリーフラグが１であれば、以降の処理を実行する。
ここで、図１８５（ａ）のコマンド群を図１８５（ｂ）のように変更することができる。ここでは、図１８５（ａ）と実質的に等しい処理についてはその説明を省略し、図１８５（ｂ）の異なる処理のみを説明する。
図１８５（ｂ）の５行目のコマンド「ＲＣＰＱ ＮＣ,Ａ, （ＬＯＷ Ｒ＿ＴＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（大入賞口入賞球数カウンタのカウンタ値）と、Ａレジスタの値（既定値）、ここでは、１０とを比較し、キャリーフラグが０であれば、コマンド「ＲＥＴ」を実行するように、当該ＴＤ＿ＯＰＮモジュールを終了する。かかるコマンドのコマンドサイズは「３」であり、実行サイクルは「７（５）」である。なお、括弧内のサイクル数は、かかるコマンドによって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
ここで、図１８５（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」２バイト＋３行目コマンド「ＬＤ ＨＬ、Ｄ＿ＴＤＣ＿ＭＡＸ－１」３バイト＋４行目のコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」１バイト＋５行目コマンド「ＣＰＱ Ａ、（ＬＯＷ Ｒ＿ＴＤＮ＿ＣＮＴ）」３バイト＋４行目のコマンド「ＲＥＴ ＮＣ」１バイト＝１０バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＋４行目３サイクル＋５行目４サイクル＋４行目３（１）サイクル＝１５（１３）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＣ」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
一方、図１８５（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）」２バイト＋３行目コマンド「ＬＤ ＨＬ，Ｄ＿ＴＤＣ＿ＭＡＸ－１」３バイト＋４行目のコマンド「ＲＳＴ ＢＹＴＥＳＥＬ」１バイト＋５行目コマンド「ＲＣＰＱ ＮＣ,Ａ, （ＬＯＷ Ｒ＿ＴＤＮ＿ＣＮＴ）」３バイト＝９バイトとなり、総実行サイクルは、２行目２サイクル＋３行目３サイクル＋４行目３サイクル＋５行目７（５）サイクル＝１５（１３）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＣＰＱ ＮＣ,Ａ, （ＬＯＷ Ｒ＿ＴＤＮ＿ＣＮＴ）」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
したがって、図１８５（ａ）のコマンド群を図１８５（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８５（ａ）と図１８５（ｂ）とを比較して理解できるように、図１８５（ａ）において２行（５行目～６行目）を占有していたコマンド群を、図１８５（ｂ）においては１行（５行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<ＪＣＰＱ>
図１８６は、ＨＳＹ＿ＰＲＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図１８６に示したＨＳＹ＿ＰＲＣモジュールは、発射位置指定管理処理（図２６のステップＳ４００-２７参照）を実行する。
この発射位置指定管理処理として、図１８６（ａ）の１行目の指標「ＨＳＹ＿ＰＲＣ：」は、当該ＨＳＹ＿ＰＲＣモジュールの先頭アドレスを示す。２行目のコマンド「ＸＯＲ Ａ,Ａ」によって、Ａレジスタの値と、Ａレジスタの値との排他的論理和を計算し、Ａレジスタを初期化する。
そして、３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「Ｒ＿ＴＤＮ＿ＦＬＧ」の下位１バイトの値をＬレジスタに読み出す。
４行目のコマンド「ＪＣＰ ＮＺ,（ＨＬ）,＠ＴＤＫ＿ＡＴ２,ＨＳＹ＿ＰＲＣ＿１０」によって、ＨＬレジスタに示される値（特別電動役物指定フラグ）と、第２大入賞口を示す固定値「＠ＴＤＫ＿ＡＴ２」とを比較し、ゼロフラグに１が立っていなければ、７行目の指標「ＨＳＹ＿ＰＲＣ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
一方、ゼロフラグに１が立っていれば、５行目のコマンド「ＬＤＱ ＨＬ,ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をＬレジスタに読み出す。
６行目のコマンド「ＪＣＰ ＮＺ,（ＨＬ）,＠ＺＵＧ＿ＳＭＬ１,ＨＳＹ＿ＰＲＣ＿２０」によって、ＨＬレジスタに示される値（特別図柄判定フラグ）と、小当たり図柄１指定データを示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、ゼロフラグに１が立っていなければ、８行目の指標「ＨＳＹ＿ＰＲＣ＿２０」に示されるアドレスに移動する（処理を分岐させる）。
ここで、図１８６（ａ）のコマンド群を図１８６（ｂ）のように変更することができる。ここでは、図１８６（ａ）と実質的に等しい処理についてはその説明を省略し、図１８６（ｂ）の異なる処理のみを説明する。
図１８６（ｂ）の３行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）,＠ＴＤＫ＿ＡＴ２,ＨＳＹ＿ＰＲＣ＿１０」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＴＤＮ＿ＦＬＧ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに示される値（特別電動役物指定フラグ）と、第２大入賞口を示す固定値「＠ＴＤＫ＿ＡＴ２」とを比較し、ゼロフラグに１が立っていなければ、５行目の指標「ＨＳＹ＿ＰＲＣ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
図１８６（ｂ）の４行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＺＵＦ＿ＣＨＫ＿ＦＩＸ,＠ＺＵＧ＿ＳＭＬ１,ＨＳＹ＿ＰＲＣ＿２０」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＺＵＦ＿ＣＨＫ＿ＦＩＸ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに示される値（特別図柄判定フラグ）と、第２大入賞口を示す固定値「＠ＴＤＫ＿ＡＴ２」とを比較し、小当たり図柄１指定データを示す固定値「＠ＺＵＧ＿ＳＭＬ１」、ここでは、０７Ｈとを比較し、ゼロフラグに１が立っていなければ、６行目の指標「ＨＳＹ＿ＰＲＣ＿２０」に示されるアドレスに移動する（処理を分岐させる）。
ここで、図１８６（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＸＯＲ Ａ,Ａ」１バイト＋３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ」２バイト＋４行目のコマンド「ＪＣＰ ＮＺ,（ＨＬ）,＠ＴＤＫ＿ＡＴ２,ＨＳＹ＿ＰＲＣ＿１０」４バイト＋５行目のコマンド「ＬＤＱ ＨＬ,ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ」２バイト＋６行目のコマンド「ＪＣＰ ＮＺ,（ＨＬ）,＠ＺＵＧ＿ＳＭＬ１,ＨＳＹ＿ＰＲＣ＿２０」４バイト＝１３バイトとなり、総実行サイクルは、２行目１サイクル＋３行目２サイクル＋４行目６（５）サイクル＋５行目２サイクル＋６行目２サイクル６（５）＝１７（１５）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＣＰ ＮＺ,・・・」によって移動しなかった場合の実行サイクルを示している。
一方、図１８６（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＸＯＲ Ａ,Ａ」１バイト＋３行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＴＤＮ＿ＦＬＧ）,＠ＴＤＫ＿ＡＴ２,ＨＳＹ＿ＰＲＣ＿１０」４バイト＋４行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＺＵＧ＿ＣＨＫ＿ＦＩＸ,＠ＺＵＧ＿ＳＭＬ１,ＨＳＹ＿ＰＲＣ＿２０」４バイト＝９バイトとなり、総実行サイクルは、２行目１サイクル＋３行目６（５）サイクル＋４行目６（５）＝１３（１１）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＪＣＰ ＮＺ,・・・」によって移動しなかった場合の実行サイクルを示している。
したがって、図１８６（ａ）のコマンド群を図１８６（ｂ）のコマンド群に置き換えることで、総コマンドサイズが４バイト削減され、総実行サイクルも少なくとも４サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８６（ａ）と図１８６（ｂ）とを比較して理解できるように、図１８６（ａ）において４行（３行目～６行目）を占有していたコマンド群を、図１８６（ｂ）においては２行（３行目～４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１８６（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１８６（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１８７は、ＦＤＮ＿ＣＨＫモジュールを実現するためのコマンドの一例を説明するための説明図である。図１８７に示したＦＤＮ＿ＣＨＫモジュールは、普通電動役物入賞時確認処理（図２８のステップＳ５００－９参照）を実行する。
この普通電動役物入賞時確認処理として、図１８７（ａ）の１行目の指標「ＦＤＮ＿ＣＨＫ：」は、当該ＦＤＮ＿ＣＨＫモジュールの先頭アドレスを示す。
そして、２行目のコマンド「ＬＤＱ ＨＬ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＥＦＦ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＥＦＦ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスの値（普通電動役物閉鎖有効タイマの値）をＨＬレジスタに読み出す。
３行目のコマンド「ＲＥＴ ＮＴＺ」によって、ゼロフラグが１でなければ、当該ＦＤＮ＿ＣＨＫモジュールを終了する。ここで「ＮＴＺ」としているのは、コマンド「ＬＤＱ ＨＬ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＥＦＦ）」によって第２ゼロフラグは変化するが第１ゼロフラグは変化しないからである。
４行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＵＴ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスの値（普通遊技管理フェーズ）をＡレジスタに読み出す。
５行目のコマンド「ＪＣＰ ＮＺ,Ａ,＠ＦＤ＿ＯＰＮ,ＦＤＮ＿ＣＨＫ＿１０」によって、Ａレジスタに示される値（普通遊技管理フェーズ）と、普通電動役物入賞口開放制御処理を示す固定値「＠ＦＤ＿ＯＰＮ」、ここでは０４Ｈとを比較し、ゼロフラグに１が立っていなければ、８行目の指標「ＦＤＮ＿ＣＨＫ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
一方、ゼロフラグに１が立っていれば、６行目のコマンド「ＩＮＣＱ （ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＤＮ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通電動役物入賞球数カウンタのカウンタ値）に１加算し、同アドレスに、加算した値を格納し、７行目のコマンド「ＲＥＴ」によって、当該ＦＤＮ＿ＣＨＫモジュールを終了する。
ここで、図１８７（ａ）のコマンド群を図１８７（ｂ）のように変更することができる。ここでは、図１８７（ａ）と実質的に等しい処理についてはその説明を省略し、図１８７（ｂ）の異なる処理のみを説明する。
図１８７（ｂ）の４行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）,＠ＦＤ＿ＯＰＮ,ＦＤＮ＿ＣＨＫ＿１０」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＵＴ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスの値（普通遊技管理フェーズ）と、普通電動役物入賞口開放制御処理を示す固定値「＠ＦＤ＿ＯＰＮ」、ここでは０４Ｈとを比較し、ゼロフラグに１が立っていなければ、７行目の指標「ＦＤＮ＿ＣＨＫ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
ここで、図１８７（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＥＦＦ）」２バイト＋３行目のコマンド「ＲＥＴ ＮＴＺ」１バイト＋４行目のコマンド「ＬＤＱ Ａ,（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」２バイト＋５行目のコマンド「ＪＣＰ ＮＺ,Ａ,＠ＦＤ＿ＯＰＮ,ＦＤＮ＿ＣＨＫ＿１０」３バイト＋６行目のコマンド「ＩＮＣＱ （ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」２バイト＋７行目のコマンド「ＲＥＴ」１バイト＝１１バイトとなり、総実行サイクルは、２行目４サイクル＋３行目３（１）サイクル＋４行目２サイクル＋５行目４（３）サイクル＋６行目５サイクル＋７行目３サイクル＝２１（１８）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＴＺ」「ＪＣＰ ＮＺ,・・・」によって移動しなかった場合の実行サイクルを示している。
一方、図１８７（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，（ＬＯＷ Ｒ＿ＦＤＮ＿ＥＦＦ）」２バイト＋３行目のコマンド「ＲＥＴ ＮＴＺ」１バイト＋４行目のコマンド「ＪＣＰＱ ＮＺ,（ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）,＠ＦＤ＿ＯＰＮ,ＦＤＮ＿ＣＨＫ＿１０」４バイト＋５行目のコマンド「ＩＮＣＱ （ＬＯＷ Ｒ＿ＦＤＮ＿ＣＮＴ）」２バイト＋６行目のコマンド「ＲＥＴ」１バイト＝１０バイトとなり、総実行サイクルは、２行目４サイクル＋３行目３（１）サイクル＋４行目６（５）サイクル＋５行目５サイクル＋６行目３サイクル＝１９（１６）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＺ」「ＪＣＰＱ ＮＴＺ,・・・」によって移動しなかった場合の実行サイクルを示している。
したがって、図１８７（ａ）のコマンド群を図１８７（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも２サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８７（ａ）と図１８７（ｂ）とを比較して理解できるように、図１８７（ａ）において２行（４行目～５行目）を占有していたコマンド群を、図１８７（ｂ）においては１行（４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１８７（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１８７（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
図１８８は、ＦＺ＿ＳＴＰモジュールを実現するためのコマンドの一例を説明するための説明図である。図１８８に示したＦＺ＿ＳＴＰモジュールは、普通図柄停止図柄表示処理（図５４参照）を実行する。
この普通図柄停止図柄表示処理として、図１８８（ａ）の１行目の指標「ＦＺ＿ＳＴＰ：」は、当該ＦＺ＿ＳＴＰモジュールの先頭アドレスを示す。
そして、２行目のコマンド「ＲＥＴ ＮＴＺ」によって、第２ゼロフラグに１が立っていなければ、当該ＦＺ＿ＳＴＰモジュールを終了する。
３行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＺ＿ＡＴＡ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＡＴＡ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスの値（普通図柄当たりフラグ）をＡレジスタに読み出す。なお、普通図柄当たりフラグは、普図抽選で当たりが決定されると０１Ｈになり、ハズレが決定されると００Ｈとなる。
４行目のコマンド「ＪＣＰ Ｚ,Ａ,＠ＦＺ＿ＡＴＡ,ＦＺ＿ＳＴＰ＿１０」によって、Ａレジスタに示される値（普通図柄当たりフラグ）と、当たりを示す固定値「＠ＦＺ＿ＡＴＡ」、ここでは０１Ｈとを比較し、ゼロフラグに１が立っていれば、８行目の指標「ＦＺ＿ＳＴＰ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
一方、ゼロフラグに１が立っていなければ、５行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＵＴ＿ＰＨＳ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通遊技管理フェーズ）に０を代入する（クリアする）。
６行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＳＴＰ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（普通図柄停止図柄番号）に０を代入し（クリアし）、７行目のコマンド「ＲＥＴ」によって、当該ＦＺ＿ＳＴＰモジュールを終了する。
ここで、図１８８（ａ）のコマンド群を図１８８（ｂ）のように変更することができる。ここでは、図１８８（ａ）と実質的に等しい処理についてはその説明を省略し、図１８８（ｂ）の異なる処理のみを説明する。
図１８８（ｂ）の３行目のコマンド「ＪＣＰＱ Ｚ,（ＬＯＷ Ｒ＿ＦＺ＿ＡＴＡ）,＠ＦＺ＿ＡＴＡ,ＦＺ＿ＳＴＰ＿１０」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＦＺ＿ＡＴＡ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスの値（普通図柄当たりフラグ）と、当たりを示す固定値「＠ＦＺ＿ＡＴＡ」、ここでは０１Ｈとを比較し、ゼロフラグに１が立っていれば、７行目の指標「ＦＺ＿ＳＴＰ＿１０」に示されるアドレスに移動する（処理を分岐させる）。
ここで、図１８８（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＥＴ ＮＴＺ」１バイト＋３行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＦＺ＿ＡＴＡ）」２バイト＋４行目のコマンド「ＪＣＰ Ｚ,Ａ,＠ＦＺ＿ＡＴＡ,ＦＺ＿ＳＴＰ＿１０」３バイト＋５行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」２バイト＋６行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」２バイト＋７行目のコマンド「ＲＥＴ」１バイト＝１１バイトとなり、総実行サイクルは、２行目３（１）サイクル＋３行目２サイクル＋４行目４（３）サイクル＋５行目２サイクル＋６行目２サイクル＋７行目３サイクル＝１６（１３）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＴＺ」「ＪＣＰ Ｚ,・・・」によって１つ上のルーチンに移動しなかった場合の実行サイクルを示している。
一方、図１８８（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＥＴ ＮＴＺ」１バイト＋３行目のコマンド「ＪＣＰＱ Ｚ,（ＬＯＷ Ｒ＿ＦＺ＿ＡＴＡ）,＠ＦＺ＿ＡＴＡ,ＦＺ＿ＳＴＰ＿１０」４バイト＋４行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＵＴ＿ＰＨＳ）」２バイト＋５行目のコマンド「ＣＬＲＱ （ＬＯＷ Ｒ＿ＦＺ＿ＳＴＰ）」２バイト＋６行目のコマンド「ＲＥＴ」１バイト＝１０バイトとなり、総実行サイクルは、２行目３（１）サイクル＋３行目６（５）サイクル＋４行目２サイクル＋５行目２サイクル＋６行目３サイクル＝１６（１３）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＥＴ ＮＴＺ」、「ＪＣＰＱ Ｚ,・・・」によって移動しなかった場合の実行サイクルを示している。
したがって、図１８８（ａ）のコマンド群を図１８８（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減される。かかる置き換えによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１８８（ａ）と図１８８（ｂ）とを比較して理解できるように、図１８８（ａ）において２行（３行目～４行目）を占有していたコマンド群を、図１８８（ｂ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図１８８（ｂ）の例では、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１８８（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<乱数発生器>
図１８９は、乱数発生器７４０～７４６の構成を説明するためのブロック図である。上記したように、メインＣＰＵ３００ａ、５００ａには、複数の乱数発生器が設けられている。
メインＣＰＵ３００ａ、５００ａには、例えば、図１８９に示すように、１６ビットの最大値を設定可能な乱数発生器である最大値設定乱数発生器７４０が４チャンネル、１６ビットの最大値が６５５３６に固定された乱数発生器である最大値固定乱数発生器７４２が４チャンネル、８ビットの最大値を設定可能な乱数発生器である最大値設定乱数発生器７４４が８チャンネル、８ビットの最大値が２５５に固定された乱数発生器である最大値固定乱数発生器７４６が８チャンネル設けられている。これらの乱数発生器７４０～７４６は、ハードウェア乱数発生器（ハードウェア乱数生成部）である。
最大値設定乱数発生器７４０は、乱数更新周期を３２～４７クロックのいずれかに設定可能であり、スタート値を、０００１ｈ、ＩＤナンバーを基にした値、システムリセット毎に変更される値のいずれかに設定可能である。最大値固定乱数発生器７４２は、乱数更新周期が１クロックであり、スタート値がシステムリセット毎に変更される値である。なお、システムリセットは、ハード的に状態をリセットするものであり、電源投入時、所定の異常が発生したときに実行される。
最大値設定乱数発生器７４４は、乱数更新周期を１６～３１クロックのいずれかに設定可能であり、スタート値を、０１ｈ、ＩＤナンバーを基にした値、システムリセット毎に変更される値のいずれかに設定可能である。最大値固定乱数発生器７４６は、乱数更新周期が１クロックであり、スタート値がシステムリセット毎に変更される値である。上記ステップＳ１００－１の初期設定処理において、スタート値の設定および保存、最大値設定乱数発生器７４０、７４４の乱数更新周期の設定および保存が行われる。
また、これらの乱数発生器７４０～７４６は、システムリセット毎にスタート値が更新される。そして、最大値設定乱数発生器７４０は、ハードウェアにより、内部システムクロックの３２クロック～４７クロックのいずれかで１回、乱数（乱数カウンタ）を更新する。最大値設定乱数発生器７４４は、ハードウェアにより、内部システムクロックの１６クロック～３１クロックのいずれかで１回、乱数（乱数カウンタ）を更新する。最大値固定乱数発生器７４２、７４６は、ハードウェアにより、内部システムクロックの１クロックで１回、乱数（乱数カウンタ）を更新する。また、これらの乱数発生器７４０～７４６は、一定の規則に従って乱数を更新し、乱数列を一巡するごとに、自動的に乱数列が更新される。そして、ソフトウェアにより、遊技球が所定領域を通過したと判定されたときに、乱数値レジスタから乱数（ハードウェア乱数カウント値）が取得される。
また、メインＣＰＵ３００ａ、５００ａでは、乱数発生器７４０～７４６から取得した乱数値に、プログラム内において所定の数値を乗じ、また、除算することでソフトウェア乱数を生成する（ソフトウェア乱数生成部）ことも可能である。ソフトウェア乱数生成部は、４ｍｓ毎に発生する割込み処理が実行されていない間に乱数を更新する。具体的には、ソフトウェア乱数生成部は、前回の乱数と最大値とを比較し、前回の乱数が最大値に達していた場合には乱数を０にし、前回の乱数が最大値に達していない場合には乱数を１加算する。そして、遊技球が所定領域を通過したと判定されたときに、乱数（ソフトウェア乱数カウント値）が取得される。
ここで、遊技機１００では、乱数として、大当たり決定乱数、当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、変動パターン乱数、当たり決定乱数が設けられている。
大当たり決定乱数は０～６５５３５の範囲であり、当たり図柄乱数は０～９９の範囲であり、リーチグループ決定乱数は０～１０００６の範囲であり、リーチモード決定乱数は０～２５０の範囲であり、変動パターン乱数は０～２３８の範囲であり、当たり決定乱数は０～９９の範囲である。
また、普通図柄の当たり図柄を複数設ける場合には、普図図柄乱数を設ける必要があり、例えば、０～９９の範囲となる。さらに、普通図柄の変動パターン（変動時間）を複数設ける場合には、普図変動パターン乱数を設ける必要があり、例えば、０～９９の範囲となる。
図１９０は、乱数生成部の組み合わせを説明する図である。例えば、大当たり決定乱数は、０～６５５３５までの乱数を発生させる必要があるため、最大値を６５５３５に設定した最大値設定乱数発生器７４０により生成された１６ビットの乱数を用いる。当たり図柄乱数は、０～９９までの乱数を発生させる必要があるため、最大値を９９に設定したソフトウェア乱数生成部により生成された８ビットの乱数を用いる。
リーチグループ決定乱数は、０～１０００６までの乱数を発生させる必要があるため、最大値を１０００６に設定した最大値設定乱数発生器７４０により生成された１６ビットの乱数を用いる。リーチモード決定乱数は、０～２５０までの乱数を発生させる必要があるため、最大値を２５０に設定したソフトウェア乱数生成部により生成された８ビットの乱数を用いる。変動パターン乱数は、０～２３８までの乱数を発生させる必要があるため、最大値を２３８に設定したソフトウェア乱数生成部により生成された８ビットの乱数を用いる。
当たり決定乱数は、０～９９までの乱数を発生させる必要があるため、最大値を９９に設定した最大値設定乱数発生器７４４により生成された８ビットの乱数を用いる。普図図柄乱数は、０～９９までの乱数を発生させる必要があるため、最大値を９９に設定したソフトウェア乱数生成部により生成された８ビットの乱数を用いる。普図変動パターン乱数は、０～９９までの乱数を発生させる必要があるため、最大値を９９に設定したソフトウェア乱数生成部により生成された８ビットの乱数を用いる。
ここで、ソフトウェア乱数生成部により生成された乱数を用いる場合、図２３のステップＳ１００－６１、図２６のステップＳ４００－１７、図２３のステップＳ１００－６９において、乱数の初期値を決定したり、乱数を更新する処理を実行する必要がある。そうすると、遊技制御処理を行うための制御領域の容量が圧迫されるおそれがある。
そこで、図１９０（ｂ）、（ｃ）に示すように、例えば、大当たり決定乱数は０～６５５３５の範囲とし、当たり図柄乱数は０～９９の範囲とし、リーチグループ決定乱数は０～１０００６の範囲とし、リーチモード決定乱数は０～１０００の範囲とし、変動パターン乱数は０～２５５の範囲とし、当たり決定乱数は０～６５５３５の範囲とし、普図図柄乱数は０～９９の範囲とし、普図変動パターン乱数は０～２５５の範囲とする。なお、これらの乱数の範囲は一例であり、最大値固定乱数発生器７４２の最大値である６５５３５を最大値とした乱数、最大値固定乱数発生器７４６の最大値である２５５を最大値とした乱数をどの乱数に設定するようにしてもよい。
そして、図１９０（ｂ）に示すように、大当たり決定乱数は、最大値を６５５３５に設定した最大値設定乱数発生器７４０により生成された１６ビットの乱数を用いる。当たり図柄決定乱数は、最大値が９９に設定された最大値設定乱数発生器７４０により生成された８ビットの乱数を用いる。リーチグループ決定乱数は、最大値が１０００６に設定された最大値設定乱数発生器７４０により生成された１６ビットの乱数を用いる。リーチモード決定乱数は、最大値を１０００に設定した最大値設定乱数発生器により生成された１６ビットの乱数を用いる。変動パターン乱数は、最大値が２５５に固定された最大値固定乱数発生器７４６により生成された８ビットの乱数を用いる。
当たり決定乱数は、最大値を６５５３５に設定した最大値設定乱数発生器７４０により生成された１６ビットの乱数を用いる。普図図柄乱数は、最大値を９９に設定した最大値設定乱数発生器７４４により生成された８ビットの乱数を用いる。普図変動パターン乱数は、最大値が２５５に固定された最大値固定乱数発生器７４６により生成された８ビットの乱数を用いる。
また、図１９０（ｃ）に示すように、大当たり決定乱数および当たり決定乱数は、最大値が６５５３５に固定された最大値固定乱数発生器７４２により生成された１６ビットの乱数を用いてもよい。最大値設定乱数発生器７４０は、スタート値、乱数更新周期、乱数の最大値等を適宜設定可能であるが、最大値固定乱数発生器７４２よりも乱数更新周期が遅い。そのため、遊技者の利益に直結する当否乱数（大当たり決定乱数および当たり決定乱数）については、乱数更新周期が早く、乱数の読み取りがされ辛い最大値固定乱数発生器７４２を用いるとよい。
このように、遊技の進行に用いられる複数の乱数に、乱数発生器７４０～７４６（ハードウェア乱数生成部）により生成された乱数を用いることにより、上記した図２３のステップＳ１００－６１、図２６のステップＳ４００－１７、図２３のステップＳ１００－６９において、乱数の初期値を決定したり、乱数を更新する処理を実行する必要がなくなる。これにより、約３５バイトのメインＲＯＭ３００ｂの容量を削減することができるとともに、約４バイトのメインＲＡＭ３００ｃの容量を削減することができる。かくして、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<コマンド「ＯＲ」>
図１９１は、ＳＭＣ＿ＲＯＴモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、定常回転中処理を実行するＳＭＣ＿ＲＯＴモジュールの一部である、インデックスフラグに、リールの位置を示すフェーズフラグを合成する処理を挙げて説明する。ここで、インデックスフラグは、リール４１０ａ、４１０ｂ、４１０ｃが定常回転の速度となった後、インデックス信号を取得したときにＯＮされる１バイト値で表されるフラグである。例えば、左リール４１０ａのインデックス信号を取得するとインデックスフラグのビット０が１となり、中リール４１０ｂのインデックス信号を取得するとインデックスフラグのビット１が１となり、右リール４１０ｃのインデックス信号を取得するとインデックスフラグのビット２が１となる。かかるインデックスフラグを参照することで、いずれのリール４１０ａ、４１０ｂ、４１０ｃがインデックス信号を取得済みか確認することが可能となる。また、フェーズフラグは、処理中であるリール４１０ａ、４１０ｂ、４１０ｃを特定する１バイトで示されるフラグである。例えば、左リール４１０ａの処理中はフェーズフラグのビット０が１となり（０００００００１Ｂ）、中リール４１０ｂの処理中はフェーズフラグのビット１が１となり（００００００１０Ｂ）、右リール４１０ｃの処理中はフェーズフラグのビット２が１となる（０００００１００Ｂ）。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＳＭＣ＿ＲＯＴモジュールの説明中、第１レジスタはＣレジスタであり、第２レジスタはＨＬレジスタであり、第１レジスタおよび第２レジスタと異なるレジスタはＡレジスタである。
かかるＳＭＣ＿ＲＯＴモジュールを実行する段階では、既に、所定のレジスタ（例えば、Ｃレジスタ）にフェーズフラグの値が保持されているとする。そして、メインＣＰＵ５００ａは、図１９１のように、任意の処理を実行する。メインＣＰＵ５００ａは、まず、ＨＬレジスタに、論理和の対象となるインデックスフラグ（変数）のアドレスを設定する（Ｓ１）。そして、メインＣＰＵ５００ａは、インデックスフラグにフェーズフラグを合成するため、既に設定されているＣレジスタの値（フェーズフラグ）と、ＨＬレジスタで示されるアドレスに格納された１バイト値との論理和を計算し、論理和の結果を、インデックスフラグに反映するために、ＨＬレジスタで示されるアドレスに格納されている値に上書きする（Ｓ２）。ここで、合成は、変数であるフェーズフラグのいずれかのビットが立っていると（１であれば）、インデックスフラグの同ビットも立たせる（１にする）ことを言う。したがって、処理中のリール４１０ａ、４１０ｂ、４１０ｃについてはフェーズフラグが立っているので、インデックス信号の取得有無に拘わらず、合成により、インデックスフラグの該当ビットが立つこととなる。また、全てのインデックス信号が取得されると（全リール４１０ａ、４１０ｂ、４１０ｃが定常回転速度となると）、フェーズフラグに拘わらず、インデックスフラグの各リールに相当するビットが全て立つ（０００００１１１Ｂ）こととなる。そして、励磁パターン更新前処理を実行するＰＲＥ＿ＰＬＳモジュールに移動することで当該ＳＭＣ＿ＲＯＴモジュールを終了する（Ｓ３）。こうして、インデックスフラグにフェーズフラグを合成することが可能となる。
図１９２は、ＳＭＣ＿ＲＯＴモジュールを実現するためのコマンドの一例を説明するための説明図である。図１９１で示したフローチャートは、例えば、図１９２に示したプログラムによって実現される。
図１９２の１行目の指標「ＳＭＣ＿ＲＯＴ：」は、当該ＳＭＣ＿ＲＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＩＤＸ＿ＦＮＤ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＩＤＸ＿ＦＮＤ」の下位１バイトの値をＬレジスタに読み出す。かかる２行目のコマンドが、図１９１のステップＳ１に対応する。
図１９２の３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値（インデックスフラグの値）がＡレジスタに読み出される。４行目のコマンド「ＯＲ Ａ，Ｃ」によって、Ａレジスタの値とＣレジスタの値の論理和が計算され、その計算結果によってＡレジスタが更新される。そして、５行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、Ａレジスタの値をＨＬレジスタで示されるアドレスに格納する。すなわち、Ａレジスタの値を、ＨＬレジスタで示されるアドレスに格納された１バイト値に上書きし、インデックスフラグの値を更新する。かかる３～５行目のコマンドが、図１９１のステップＳ２に対応する。
図１９２の６行目のコマンド「ＪＰ ＰＲＥ＿ＰＬＳ」によって、ＰＲＥ＿ＰＬＳモジュールの先頭アドレスを示す指標「ＰＲＥ＿ＰＬＳ：」に移動する。かかる６行目のコマンドが、図１９１のステップＳ３に対応する。
このように、図１９２に示したＳＭＣ＿ＲＯＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＩＤＸ＿ＦＮＤ」２バイト＋３行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋４行目のコマンド「ＯＲ Ａ，Ｃ」１バイト＋５行目のコマンド「ＬＤ （ＨＬ），Ａ」１バイト＋６行目のコマンド「ＪＰ ＰＲＥ＿ＰＬＳ」３バイト＝８バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目１サイクル＋５行目２サイクル＋６行目３サイクル＝１０サイクルとなる。かかるＳＭＣ＿ＲＯＴモジュールにおいて３～５行目の処理を設けることによって、変数として格納されているインデックスフラグとフェーズフラグとを容易に合成（論理和）することが可能となる。
図１９３は、ＳＭＣ＿ＲＯＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１９２のＳＭＣ＿ＲＯＴモジュールのコマンド群を、図１９３のＳＭＣ＿ＲＯＴモジュールのコマンド群に置き換えている。
図１９３の１行目の指標「ＳＭＣ＿ＲＯＴ：」は、当該ＳＭＣ＿ＲＯＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＩＤＸ＿ＦＮＤ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＩＤＸ＿ＦＮＤ」の下位１バイトの値をＬレジスタに読み出す。
図１９３の３行目のコマンド「ＯＲ （ＨＬ），Ｃ」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値と、Ｃレジスタの値との論理和が計算され、その計算結果をＨＬレジスタで示されるアドレスに格納する。すなわち、計算結果を、ＨＬレジスタで示されるアドレスに格納された１バイト値に上書きし、インデックスフラグの値を更新する。かかる３行目のコマンドが、図１９１のステップＳ２に対応する。
図１９３の４行目のコマンド「ＪＰ ＰＲＥ＿ＰＬＳ」によって、ＰＲＥ＿ＰＬＳモジュールの先頭アドレスを示す指標「ＰＲＥ＿ＰＬＳ：」に移動する。かかる４行目のコマンドが、図１９１のステップＳ３に対応する。
図１９３に示したＳＭＣ＿ＲＯＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＩＤＸ＿ＦＮＤ」２バイト＋３行目のコマンド「ＯＲ （ＨＬ），Ｃ」２バイト＋４行目のコマンド「ＪＰ ＰＲＥ＿ＰＬＳ」３バイト＝７バイトとなり、総実行サイクルは、２行目２サイクル＋３行目５サイクル＋４行目３サイクル＝１０サイクルとなる。したがって、図１９２の場合と比べ、総コマンドサイズが１バイト削減される。かかるＳＭＣ＿ＲＯＴモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図１９２と図１９３とを比較して理解できるように、図１９２において３行（３行目～５行目）を占有していたコマンド群を、図１９３においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
なお、ここでは、論理和を実行するコマンド「ＯＲ （ＨＬ），Ｃ」を挙げて説明したが、かかる場合に限らず、論理積を実行するコマンド「ＡＮＤ （ＨＬ），Ｃ」や排他的論理和「ＸＯＲ （ＨＬ），Ｃ」であっても、論理和同様の置き換えができ、総コマンドサイズを１バイト削減することができる。また、変数のアドレスを格納するレジスタはＨＬレジスタに限らずＤＥレジスタでもよい。さらに、論理和の対象となるレジスタはＣレジスタに限らず、Ａレジスタ、Ｂレジスタ、Ｄレジスタ、Ｅレジスタ、Ｈレジスタ、Ｌレジスタを採用することもできる。
また、ここでは、図１９２の例と比較して、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図１９２の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
<コマンド「ＬＤＦ」>
図１９４は、ＩＮＩＴＩＡＬモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図８２のステップＳ２０００で示したＣＰＵ初期化処理を実行するＩＮＩＴＩＡＬモジュールの一部である内蔵レジスタエリア設定処理を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＩＮＩＴＩＡＬモジュールの説明中、第１レジスタはＨＬレジスタである。
メインＣＰＵ５００ａは、図１９４のように、任意の処理を実行する。メインＣＰＵ５００ａは、まず、ＨＬレジスタに、ＣＰＵ内蔵レジスタ設定データテーブル（データテーブル）の先頭アドレスを設定する（Ｓ１）。そして、メインＣＰＵ５００ａは設定データ数を設定する（Ｓ２）。
続いて、メインＣＰＵ５００ａは、入出力部を通じてアクセス可能な内蔵レジスタのアドレスおよび設定データをそれぞれＣレジスタおよびＡレジスタに設定する（Ｓ３）。次に、Ｃレジスタで示される内蔵レジスタに、Ａレジスタの値（設定データ）を出力する（Ｓ４）。続いて、メインＣＰＵ５００ａは、Ｂレジスタの値（設定データ数）をデクリメント（「１」減算）し、デクリメントした結果が０であるか否か判定する（Ｓ５）。ここで、デクリメントした結果が０でなければ（Ｓ５におけるＮＯ）、ステップＳ３からの処理を繰り返し、デクリメントした結果が０であれば（Ｓ５におけるＹＥＳ）、次の処理に移行する。
図１９５は、ＩＮＩＴＩＡＬモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図１９５（ａ）は、ＩＮＩＴＩＡＬモジュールのコマンド群を示し、図１９５（ｂ）は、メインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群の配置を示す。図１９４で示したフローチャートは、例えば、図１９５に示したプログラムによって実現される。
図１９５（ａ）の１行目の指標「ＩＮＩＴＩＡＬ：」は、当該ＩＮＩＴＩＡＬモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」によって、ＣＰＵ内蔵レジスタ設定データテーブルの先頭アドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」がＨＬレジスタに読み出される。かかる２行目のコマンドが、図１９４のステップＳ１に対応する。３行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」によって、アドレス「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」に格納されている設定データ数がＢレジスタに読み出される。かかる３行目のコマンドが、図１９４のステップＳ２に対応する。
なお、図１９５（ｂ）の２２行目を参照して理解できるように、アドレス「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２」が記載されている。ここで、「＄」は、転送元となる１バイトデータ群の最終アドレスの次のアドレス、すなわち、アドレス「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」自体であり、「Ｔ＿ＣＰＵ＿ＲＥＧ」は転送元となる１バイトデータ群の先頭アドレスなので、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値（データ数を示す１バイト値）の値が、１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、設定データ数が導出される。例えば、図１９５（ｂ）の例では、設定データ数は２０／２＝１０となる。
図１９５（ａ）の４行目の指標「ＩＮＩＴＩＡＬ０１：」は繰り返し処理の先頭アドレスを示す。５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値がＣレジスタに格納され、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値がＡレジスタに格納される。かかる５行目のコマンドが、図１９４のステップＳ３に対応する。６行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタで示される値（内蔵レジスタ）に、Ａレジスタの値（設定データ）が出力される。かかる６行目のコマンドが、図１９４のステップＳ４に対応する。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」の値であった場合、図１９５（ｂ）の２行目における１バイト値「＠ＰＴ０ＰＲ＿＿」がＣレジスタに格納され、図１９５（ｂ）の３行目における「１２０」の値がＡレジスタに格納される。そして、Ｃレジスタの値、すなわち「＠ＰＴ０ＰＲ＿＿」で示されるアドレスに、Ａレジスタの値、すなわち、「１２０」の値を出力する。
続いて、図１９５（ａ）の７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＩＮＩＴＩＡＬ０１」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１０」なので、「ＩＮＩＴＩＡＬ０１」からの処理を１０回繰り返すとＢレジスタの値が０となる。かかる７行目のコマンドが、図１９４のステップＳ５に対応する。
このように、図１９５（ａ）に示したＩＮＩＴＩＡＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」３バイト＋３行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」２バイト＋５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」２バイト＋６行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」２バイト＝１１バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋５行目４サイクル＋６行目３サイクル＋７行目３サイクル（２サイクル）＝１５サイクル（１４サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって移動しなかった場合の実行サイクルを示している。なお、ここでは、設定データ数＝１０なので、５～７行目のコマンドが１０回繰り返されることとなる。したがって、実際の総実行サイクルは、２行目３サイクル＋３行目２サイクル＋（５行目４サイクル＋６行目３サイクル＋７行目３サイクル）×９ループ＋（５行目４サイクル＋６行目３サイクル＋７行目２サイクル）＝１０４サイクルとなる。かかるＩＮＩＴＩＡＬモジュールによって、内部レジスタに設定データを設定することができる。
図１９６は、ＩＮＩＴＩＡＬモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図１９５（ａ）のＩＮＩＴＩＡＬモジュールのコマンド群を、図１９６（ａ）のＩＮＩＴＩＡＬモジュールのコマンド群に置き換えており、他の、図１９５（ｂ）のメインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群は、図１９６（ｂ）として、そのまま用いている。
図１９６（ａ）の１行目の指標「ＩＮＩＴＩＡＬ：」は、当該ＩＮＩＴＩＡＬモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」によって、ＣＰＵ内蔵レジスタ設定データテーブルの先頭アドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」がＨＬレジスタに読み出される。かかる２行目のコマンドが、図１９４のステップＳ１に対応する。
ここで、コマンド「ＬＤＦ ＨＬ，ｍｎ」は、「ｍｎ」の値をＨＬレジスタに格納するコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「２」である。一方、一般的に用いられるロードコマンド「ＬＤ ＨＬ，ｍｎ」も「ｍｎ」の値をＨＬレジスタに格納するコマンドであるが、そのコマンドのコマンドサイズは「３」であり、実行サイクルは「３」である。したがって、ｍｎがメモリマップ上の１２００Ｈ～１ＤＦＦＨの範囲であり、かつ、ＨＬレジスタにロードすることを条件に、「ＬＤ」を「ＬＤＦ」に変更することで、コマンドサイズが１バイト削減され、実行サイクルも１サイクル削減される。
このように、コマンド「ＬＤＦ ＨＬ，ｍｎ」におけるｍｎの値は、メモリマップにおける１２００Ｈ～１ＤＦＦＨのいずれかでなければならない。そこで、本実施形態では、メインＲＯＭ５００ｂの使用領域における１２００Ｈ～１ＤＦＦＨの範囲にプログラムデータを配置し、かかる範囲のデータを読み出す場合にのみコマンド「ＬＤＦ ＨＬ，ｍｎ」を用いることとする。なお、「ＬＤＦ ＨＬ，１２００Ｈ」のアセンブルコードは、対象となるアドレス「１２００Ｈ」に５８００Ｈを加算した６Ａ００Ｈと表される。したがって、「ＬＤＦ ＨＬ，１２００Ｈ」～「ＬＤＦ ＨＬ，１ＤＦＦＨ」のアセンブルコードは、６Ａ００Ｈ～７５ＦＦＨとなる。
図１９６（ａ）の３行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」によって、アドレス「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」に格納されている設定データ数がＢレジスタに読み出される。かかる３行目のコマンドが、図１９４のステップＳ２に対応する。
図１９６（ａ）の４行目の指標「ＩＮＩＴＩＡＬ０１：」は繰り返し処理の先頭アドレスを示す。５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値がＣレジスタに格納され、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値がＡレジスタに格納される。かかる５行目のコマンドが、図１９４のステップＳ３に対応する。６行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタで示される値（内蔵レジスタ）に、Ａレジスタの値（設定データ）が出力される。かかる６行目のコマンドが、図１９４のステップＳ４に対応する。
続いて、図１９６（ａ）の７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＩＮＩＴＩＡＬ０１」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１０」なので、「ＩＮＩＴＩＡＬ０１」からの処理を１０回繰り返すとＢレジスタの値が０となる。かかる７行目のコマンドが、図１９４のステップＳ５に対応する。
このように、図１９６（ａ）に示したＩＮＩＴＩＡＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」２バイト＋３行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」２バイト＋５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」２バイト＋６行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」２バイト＝１０バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋５行目４サイクル＋６行目３サイクル＋７行目３サイクル（２サイクル）＝１４サイクル（１３サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって移動しなかった場合の実行サイクルを示している。なお、ここでは、設定データ数＝１０なので、５～７行目のコマンドが１０回繰り返されることとなる。したがって、実際の総実行サイクルは、２行目２サイクル＋３行目２サイクル＋（５行目４サイクル＋６行目３サイクル＋７行目３サイクル）×９ループ＋（５行目４サイクル＋６行目３サイクル＋７行目２サイクル）＝１０３サイクルとなる。したがって、図１９５（ａ）の場合と比べ、総コマンドサイズが１バイト削減され、総実行サイクルが１サイクル削減されていることが理解できる。かかるＩＮＩＴＩＡＬモジュールによって、コマンドの更なる短縮化、および、処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
なお、上述した実施形態では、ＩＮＩＴＩＡＬモジュールを挙げ、内部レジスタに設定データを設定する処理において、コマンド「ＬＤ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」をコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」に置き換え、コマンドの更なる短縮化、および、処理負荷の軽減を図る例を挙げて説明した。しかし、かかるコマンドは、ＩＮＩＴＩＡＬモジュールに限らず、様々なモジュールにも適用できる。
例えば、表示データ変換処理を実行するＤＧＥＸＴＲＮモジュールにおいても、コマンド「ＬＤ ＨＬ，Ｔ＿ＳＥＧ＿ＰＴＮ」が存在し、ＩＮＩＴＩＡＬモジュール同様、メイン表示器表示パターンデータテーブルの先頭アドレス「Ｔ＿ＳＥＧ＿ＰＴＮ」がＨＬレジスタに読み出されている。また、先頭アドレス「Ｔ＿ＳＥＧ＿ＰＴＮ」は、１２００Ｈ～１ＤＦＦＨの範囲に含まれる。したがって、ＤＧＥＸＴＲＮモジュールにおいても、コマンド「ＬＤ ＨＬ，Ｔ＿ＳＥＧ＿ＰＴＮ」をコマンド「「ＬＤＦ ＨＬ，Ｔ＿ＳＥＧ＿ＰＴＮ」に変更することで、コマンドの更なる短縮化、および、処理負荷の軽減を図ることができる。
また、図柄配列データ取得処理を実行するＧＥＴ＿ＡＲＹモジュールにおいても、コマンド「ＬＤ ＨＬ，Ｔ＿ＦＩＧ＿ＬＩＮ」が存在し、ＩＮＩＴＩＡＬモジュール同様、有効ライン別図柄配列オフセットテーブルの先頭アドレス「Ｔ＿ＦＩＧ＿ＬＩＮ」がＨＬレジスタに読み出されている。また、先頭アドレス「Ｔ＿ＦＩＧ＿ＬＩＮ」は、１２００Ｈ～１ＤＦＦＨの範囲に含まれる。したがって、ＧＥＴ＿ＡＲＹモジュールにおいても、コマンド「ＬＤ ＨＬ，Ｔ＿ＦＩＧ＿ＬＩＮ」をコマンド「ＬＤＦ ＨＬ，Ｔ＿ＦＩＧ＿ＬＩＮ」に変更することで、コマンドの更なる短縮化、および、処理負荷の軽減を図ることができる。
このように、転送元のアドレスを１２００Ｈ～１ＤＦＦＨの範囲に収めることで、ほとんどのコマンド「ＬＤ ＨＬ，ｍｎ」をコマンド「ＬＤＦ ＨＬ，ｍｎ」に置き換えることができる。かかる置き換えを本実施形態における全ての処理に適用することで、例えば、総コマンドサイズを８０～９０バイト短縮化することも可能となる。
かかるコマンド「ＬＤＦ」は、上述したＩＮＩＴＩＡＬモジュールのみならず、様々なモジュール、例えば、ＲＡＮＫＳＥＴモジュール等に採用することができる。また、スロットマシンのみならず、パチンコ機における、例えば、ＰＷＲＦＡＩＬモジュールやＤＹＭ＿ＯＵＴモジュール等にも採用することができる。
図１９７は、ＲＡＮＫＳＥＴモジュールを説明するための説明図である。図８５のステップＳ２０２０に示したＲＡＮＫＳＥＴモジュールは、設定値切り替え処理、すなわち、設定値を切り替え、設定値データを更新する。なお、ここでは、ＲＡＮＫＳＥＴモジュール中のステップＳ２０２０－５の設定値切り替え時データテーブルセット処理を挙げて説明する。
図１９７（ａ）の１行目の指標「ＲＡＮＫＳＥＴ：」は、当該ＲＡＮＫＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＲＮＫ＿ＳＥＴ」によって、設定値切り替え時データテーブルの先頭アドレス「Ｔ＿ＲＮＫ＿ＳＥＴ」がＨＬレジスタに読み出される。３行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」によって、サブルーチンとして、図１３８を用いて説明したＴＡＢＬＳＥＴモジュールが呼び出される。かかるＴＡＢＬＳＥＴモジュールについては既に説明されているので、ここでは、その詳細な説明を省略する。ここでは、設定値切り替え時データテーブルにおける２つの変数（＿ＷＩＮ＿ＤＡＴ、＿ＥＸＴ＿ＲＥＱ）が所定値に設定される。
ここで、コマンド「ＬＤＦ」への置き換えを行うと、図１９７（ａ）のコマンド群を図１９７（ｂ）のように変更することができる。図１９７（ｂ）の１行目の指標「ＲＡＮＫＳＥＴ：」は、当該ＲＡＮＫＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＲＮＫ＿ＳＥＴ」によって、設定値切り替え時データテーブルの先頭アドレス「Ｔ＿ＲＮＫ＿ＳＥＴ」がＨＬレジスタに読み出される。なお、設定値切り替え時データテーブルの先頭アドレス「Ｔ＿ＲＮＫ＿ＳＥＴ」はメインＲＯＭ５００ｂの使用領域における１２００Ｈ～１ＤＦＦＨの範囲に配置される。３行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」によって、サブルーチンとして、図１３８を用いて説明したＴＡＢＬＳＥＴモジュールが呼び出される。こうして、図１９７（ａ）同様、設定値切り替え時データテーブルにおける２つの変数（＿ＷＩＮ＿ＤＡＴ、＿ＥＸＴ＿ＲＥＱ）が所定値に設定される。
ここで、図１９７（ａ）に示したＲＡＮＫＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＲＮＫ＿ＳＥＴ」３バイト＋３行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」１バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル＝７サイクルとなる。一方、図１９７（ｂ）に示したＲＡＮＫＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＲＮＫ＿ＳＥＴ」２バイト＋３行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」１バイト＝３バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル＝６サイクルとなる。したがって、図１９７（ａ）の場合と比べ、総コマンドサイズが１バイト削減され、総実行サイクルが１サイクル削減されていることが理解できる。かかるＲＡＮＫＳＥＴモジュールによって、コマンドの更なる短縮化、および、処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１９８は、ＰＷＲＦＡＩＬモジュールを説明するための説明図である。図２５のステップＳ３００に示したＰＷＲＦＡＩＬモジュールは、電源断時退避処理、すなわち、設定値を切り替え、設定値データを更新する。なお、ここでは、ＰＷＲＦＡＩＬモジュール中のステップＳ３００－１１の出力ポートクリア処理を挙げて説明する。
ここでは、出力ポートの初期値として予め００ＨがＡレジスタに設定されているとする。図１９８（ａ）の１行目の指標「ＰＷＲＦＡＩＬ：」は、当該ＰＷＲＦＡＩＬモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＯＵＴ＿ＰＲＴ」によって、出力ポートアドレステーブルの先頭アドレス「Ｄ＿ＯＵＴ＿ＰＲＴ」がＨＬレジスタに読み出される。３行目のコマンド「ＬＤ Ｂ，＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」によって、アドレス「＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」に格納されている出力ポート初期化ループカウンタ値（ここでは１３）がループ回数としてＢレジスタに読み出される。
図１９８（ａ）の４行目の指標「ＰＷＲＦＡＩＬ＿２０：」は繰り返し処理の先頭アドレスを示す。５行目のコマンド「ＬＤ Ｃ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値（出力ポートアドレス）がＣレジスタに読み出される。６行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタで示される値（内蔵レジスタ）に、Ａレジスタの値（ここでは００Ｈ）が出力され、出力ポートがクリアされる。
続いて、図１９８（ａ）の７行目のコマンド「ＩＮＣ ＨＬ」によってＨＬレジスタの値が１だけインクリメントされる。８行目のコマンド「ＤＪＮＺ ＰＷＲＦＡＩＬ＿２０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＰＷＲＦＡＩＬ＿２０」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１３」なので、「ＰＷＲＦＡＩＬ＿２０」からの処理を１３回繰り返すとＢレジスタの値が０となる。こうして、出力ポートがクリアされる。
ここで、コマンド「ＬＤＦ」への置き換えを行うと、図１９８（ａ）のコマンド群を図１９８（ｂ）のように変更することができる。ここでも、出力ポートの初期値として予め００ＨがＡレジスタに設定されているとする。図１９８（ｂ）の１行目の指標「ＰＷＲＦＡＩＬ：」は、当該ＰＷＲＦＡＩＬモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＦ ＨＬ，Ｄ＿ＯＵＴ＿ＰＲＴ」によって、出力ポートアドレステーブルの先頭アドレス「Ｄ＿ＯＵＴ＿ＰＲＴ」がＨＬレジスタに読み出される。なお、出力ポートアドレステーブルの先頭アドレス「Ｄ＿ＯＵＴ＿ＰＲＴ」はメインＲＯＭ５００ｂの使用領域における１２００Ｈ～１ＤＦＦＨの範囲に配置される。３行目のコマンド「ＬＤ Ｂ，＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」によって、アドレス「＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」に格納されている出力ポート初期化ループカウンタ値（ここでは１３）がループ回数としてＢレジスタに読み出される。
図１９８（ｂ）の４行目の指標「ＰＷＲＦＡＩＬ＿２０：」は繰り返し処理の先頭アドレスを示す。５行目のコマンド「ＬＤ Ｃ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値（出力ポートアドレス）がＣレジスタに読み出される。６行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタで示される値（内蔵レジスタ）に、Ａレジスタの値（ここでは００Ｈ）が出力され、出力ポートがクリアされる。
続いて、図１９８（ｂ）の７行目のコマンド「ＩＮＣ ＨＬ」によってＨＬレジスタの値が１だけインクリメントされる。８行目のコマンド「ＤＪＮＺ ＰＷＲＦＡＩＬ＿２０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＰＷＲＦＡＩＬ＿２０」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１３」なので、「ＰＷＲＦＡＩＬ＿２０」からの処理を１３回繰り返すとＢレジスタの値が０となる。こうして、出力ポートがクリアされる。
ここで、図１９８（ａ）に示したＰＷＲＦＡＩＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＯＵＴ＿ＰＲＴ」３バイト＋３行目のコマンド「ＬＤ Ｂ，＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」２バイト＋５行目のコマンド「ＬＤ Ｃ，（ＨＬ）」１バイト＋６行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋７行目のコマンド「ＩＮＣ ＨＬ」１バイト＋８行目のコマンド「ＤＪＮＺ ＰＷＲＦＡＩＬ＿２０」２バイト＝１１バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目３サイクル（２サイクル）＝１４サイクル（１３サイクル）となる。なお、ここでは、出力ポート初期化ループカウンタ値＝１３なので、５～８行目のコマンドが１３回繰り返されることとなる。したがって、実際の総実行サイクルは、２行目３サイクル＋３行目２サイクル＋（５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目３サイクル）×１２ループ＋（５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目２サイクル）＝１２１サイクルとなる。
一方、図１９８（ｂ）に示したＰＷＲＦＡＩＬモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＦ ＨＬ，Ｄ＿ＯＵＴ＿ＰＲＴ」２バイト＋３行目のコマンド「ＬＤ Ｂ，＠ＰＲＴ＿ＣＬＲ＿ＬＯＰ」２バイト＋５行目のコマンド「ＬＤ Ｃ，（ＨＬ）」１バイト＋６行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋７行目のコマンド「ＩＮＣ ＨＬ」１バイト＋８行目のコマンド「ＤＪＮＺ ＰＷＲＦＡＩＬ＿２０」２バイト＝１０バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目３サイクル（２サイクル）＝１３サイクル（１２サイクル）となる。なお、ここでは、出力ポート初期化ループカウンタ値＝１３なので、５～８行目のコマンドが１３回繰り返されることとなる。したがって、実際の総実行サイクルは、２行目２サイクル＋３行目２サイクル＋（５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目３サイクル）×１２ループ＋（５行目２サイクル＋６行目３サイクル＋７行目１サイクル＋８行目２サイクル）＝１２０サイクルとなる。したがって、図１９８（ａ）の場合と比べ、総コマンドサイズが１バイト削減され、総実行サイクルが１サイクル削減されていることが理解できる。かかるＰＷＲＦＡＩＬモジュールによって、コマンドの更なる短縮化、および、処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図１９９は、ＤＹＭ＿ＯＵＴモジュールを説明するための説明図である。図２６のステップＳ４００－５で示したＤＹＭ＿ＯＵＴモジュールは、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２、性能表示モニタ１８４を点灯制御するダイナミックポート出力処理を実行する。
図１９９（ａ）の１行目の指標「ＤＹＭ＿ＯＵＴ：」は、当該ＤＹＭ＿ＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＹＭ＿ＳＥＬ」によって、ダイナミック表示選択テーブルの先頭アドレス「Ｄ＿ＤＹＭ＿ＳＥＬ」がＨＬレジスタに読み出される。３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」によって、サブルーチンとして、図１２７～図１３０を用いて説明したＷＯＲＤＳＥＬモジュールが呼び出される。かかるＷＯＲＤＳＥＬモジュールについては既に説明されているので、ここでは、その詳細な説明を省略する。こうして、ダイナミック表示選択テーブルにおける４つの２バイトデータが選択される。
ここで、コマンド「ＬＤＦ」への置き換えを行うと、図１９９（ａ）のコマンド群を図１９９（ｂ）のように変更することができる。図１９９（ｂ）の１行目の指標「ＤＹＭ＿ＯＵＴ：」は、当該ＤＹＭ＿ＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＦ ＨＬ，Ｄ＿ＤＹＭ＿ＳＥＬ」によって、ダイナミック表示選択テーブルの先頭アドレス「Ｄ＿ＤＹＭ＿ＳＥＬ」がＨＬレジスタに読み出される。なお、ダイナミック表示選択テーブルの先頭アドレス「Ｄ＿ＤＹＭ＿ＳＥＬ」はメインＲＯＭ５００ｂの使用領域における１２００Ｈ～１ＤＦＦＨの範囲に配置される。３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」によって、サブルーチンとして、図１２７～図１３０を用いて説明したＷＯＲＤＳＥＬモジュールが呼び出される。こうして、ダイナミック表示選択テーブルにおける４つの２バイトデータが選択される。
ここで、図１９９（ａ）に示したＤＹＭ＿ＯＵＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｄ＿ＤＹＭ＿ＳＥＬ」３バイト＋３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル＝７サイクルとなる。一方、図１９９（ｂ）に示したＤＹＭ＿ＯＵＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＦ ＨＬ，Ｄ＿ＤＹＭ＿ＳＥＬ」２バイト＋３行目のコマンド「ＲＳＴ ＷＯＲＤＳＥＬ」１バイト＝３バイトとなり、総実行サイクルは、２行目２サイクル＋３行目４サイクル＝６サイクルとなる。したがって、図１９９（ａ）の場合と比べ、総コマンドサイズが１バイト削減され、総実行サイクルが１サイクル削減されていることが理解できる。かかるＤＹＭ＿ＯＵＴモジュールによって、コマンドの更なる短縮化、および、処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<コマンド「ＳＥＴ」>
図２００は、ＩＰＴ＿ＰＤモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図９８のステップＳ３１００－２１で示した状態別モジュール実行処理を実行するためのＣＡＬ＿ＭＯＤモジュールにおいて、タイマ割込み処理用フェーズ（０～３）に応じて４回に１回（５．９６ｍｓｅｃ毎に）選択的に移行し、外部信号出力制御処理を実行するＩＰＴ＿ＰＤモジュールの一部である外部信号４を設定する処理を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＩＰＴ＿ＰＤモジュールの説明中、所定のレジスタはＨＬレジスタである。
メインＣＰＵ５００ａは、図２００のように、任意の処理を実行する。メインＣＰＵ５００ａは、まず、外部信号出力保持タイマに関するカウンタの減算処理を行う（Ｓ１）。そして、メインＣＰＵ５００ａは、ＨＬレジスタに、出力ポート３イメージのアドレスを設定する（Ｓ２）。続いて、メインＣＰＵ５００ａは、ステップＳ１の減算処理によりセキュリティ信号ＯＮ条件を満たすか否か判定し、ＯＮ条件を満たしていれば、外部信号４、すなわち、ＨＬレジスタで示されるアドレスの値の所定のビットを立たせる（１にする）（Ｓ３）。そして、当該ＩＰＴ＿ＰＤモジュールを終了して１段上のルーチンに戻る（Ｓ４）。こうして、外部信号４を設定することが可能となる。
図２０１は、ＩＰＴ＿ＰＤモジュールを実現するためのコマンドの一例を説明するための説明図である。図２００で示したフローチャートは、例えば、図２０１に示したプログラムによって実現される。
図２０１の１行目の指標「ＩＰＴ＿ＰＤ：」は、当該ＩＰＴ＿ＰＤモジュールの先頭アドレスを示す。２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」は、変数を１デクリメントする汎用モジュールを呼び出すコマンドであり、このコマンドによって外部信号出力保持タイマに関するカウンタが減算される。ここでは、コマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」によって少なくともゼロフラグが更新される。かかる２行目のコマンドが、図２００のステップＳ１に対応する。３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＯＵＴ＿ＰＴ３」の下位１バイトの値をＬレジスタに読み出す。コマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」によってはゼロフラグが変化しない。かかる３行目のコマンドが、図２００のステップＳ２に対応する。
図２０１の４行目のコマンド「ＪＲ Ｚ，ＩＰＴ＿ＰＤ０３」によって、２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」の減算結果がゼロであるか否か判定され、ゼロであれば（ゼロフラグが立っていれば）、すなわち、セキュリティ信号ＯＮ条件を満たしていなければ、６行目の指標「ＩＰＴ＿ＰＤ０３：」に移動し、ゼロでなければ（ゼロフラグが立っていなければ）、次の処理を行う。５行目のコマンド「ＳＥＴ ＠ＥＸＴ＿ＳＧ４＿ＰＯＳ，（ＨＬ）」は、出力ポート３イメージ、すなわち、ＨＬレジスタが示すアドレスに格納されている値における、＠ＥＸＴ＿ＳＧ４＿ＰＯＳで定義される値（ここでは、２）のビットを立たせる。６行目の指標「ＩＰＴ＿ＰＤ０３：」は４行目のコマンド「ＪＲ Ｚ，ＩＰＴ＿ＰＤ０３」の移動先を示す。かかる４～６行目のコマンドが、図２００のステップＳ３に対応する。そして、図２０１の７行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる７行目のコマンドが、図２００のステップＳ４に対応する。
このように、図２０１に示したＩＰＴ＿ＰＤモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」１バイト＋３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」２バイト＋４行目のコマンド「ＪＲ Ｚ，ＩＰＴ＿ＰＤ０３」２バイト＋５行目のコマンド「ＳＥＴ ＠ＥＸＴ＿ＳＧ４＿ＰＯＳ，（ＨＬ）」２バイト＋７行目のコマンド「ＲＥＴ」１バイト＝８バイトとなり、総実行サイクルは、コマンド「ＪＲ Ｚ，ＩＰＴ＿ＰＤ０３」によって移動しなかった場合、２行目４サイクル＋３行目２サイクル＋４行目２サイクル＋５行目５サイクル＋７行目３サイクル＝１６サイクルとなり、コマンド「ＪＲ Ｚ，ＩＰＴ＿ＰＤ０３」によって移動した場合、２行目４サイクル＋３行目２サイクル＋４行目３サイクル＋７行目３サイクル＝１２サイクルとなる。かかるＩＰＴ＿ＰＤモジュールにおいて４～６行目の処理を設けることによって、減算結果に応じた、出力ポート３イメージのビット操作が可能となる。
図２０２は、ＩＰＴ＿ＰＤモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図２０１のＩＰＴ＿ＰＤモジュールのコマンド群を、図２０２のＩＰＴ＿ＰＤモジュールのコマンド群に置き換えている。
図２０２の１行目の指標「ＩＰＴ＿ＰＤ：」は、当該ＩＰＴ＿ＰＤモジュールの先頭アドレスを示す。２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」は、変数を１デクリメントする汎用モジュールを呼び出すコマンドであり、このコマンドによって外部信号出力保持タイマに関するカウンタが減算される。ここでは、コマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」によって少なくともゼロフラグが更新される。かかる２行目のコマンドが、図２００のステップＳ１に対応する。３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＯＵＴ＿ＰＴ３」の下位１バイトの値をＬレジスタに読み出す。コマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」によってはゼロフラグが変化しない。かかる３行目のコマンドが、図２００のステップＳ２に対応する。
図２０２の４行目のコマンド「ＳＥＴ ＮＺ，＠ＥＸＴ＿ＳＧ４＿ＰＯＳ，（ＨＬ）」によって、２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」の減算結果がゼロでなければ（ゼロフラグが立っていなければ）、すなわち、セキュリティ信号ＯＮ条件を満たしていれば、出力ポート３イメージ、すなわち、ＨＬレジスタが示すアドレスの値における、＠ＥＸＴ＿ＳＧ４＿ＰＯＳで定義される値（ここでは、２）のビットを立たせる。かかる４行目のコマンドが、図２００のステップＳ３に対応する。そして、図２０２の５行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる５行目のコマンドが、図２００のステップＳ４に対応する。
ここで、コマンド「ＳＥＴ ｃｃ，ｂ，（ＨＬ）」は、ｃｃに対応するフラグ（ゼロフラグやキャリーフラグ）が真であれば、ＨＬレジスタで示されるアドレスの値（変数）のｂビット目を立てるコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「５」（「２」）である。なお、括弧内のサイクル数は、コマンド「ＳＥＴ ｃｃ，ｂ，（ＨＬ）」においてフラグが真ではなかった場合の実行サイクルを示している。
このように、図２０２に示したＩＰＴ＿ＰＤモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＲＳＴ ＲＡＭ＿ＤＥＣ」１バイト＋３行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＯＵＴ＿ＰＴ３」２バイト＋４行目のコマンド「ＳＥＴ ＮＺ，＠ＥＸＴ＿ＳＧ４＿ＰＯＳ，（ＨＬ）」２バイト＋５行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目４サイクル＋３行目２サイクル＋４行目５サイクル（２サイクル）＋５行目３サイクル＝１４サイクル（１１サイクル）となる。したがって、図２０１の場合と比べ、総コマンドサイズが２バイト削減され、総実行サイクルが少なくとも１サイクル削減される。かかるＩＰＴ＿ＰＤモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２０１と図２０２とを比較して理解できるように、図２０１において３行（４行目～６行目）を占有していたコマンド群を、図２０２においては１行（４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
なお、ここでは、ビットを設定するコマンド「ＳＥＴ ｃｃ，ｂ，（ＨＬ）」を挙げて説明したが、かかる場合に限らず、ビットを設定するコマンド「ＳＥＴ ｃｃ，ｂ，ｒ」を用いることもできる。ここで、コマンド「ＳＥＴ ｃｃ，ｂ，ｒ」は、ｃｃに対応するフラグ（ゼロフラグやキャリーフラグ）が真であれば、ｒ（Ａレジスタ，Ｂレジスタ，Ｄレジスタ，Ｅレジスタ，Ｈレジスタ，Ｌレジスタ）の値のｂビット目を立てるコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「２」である。
かかるコマンド「ＳＥＴ」は、上述したＩＰＴ＿ＰＤモジュールのみならず、様々なモジュール、例えば、ＤＹＮＭＯＵＴモジュール等に採用することができる。また、スロットマシンのみならず、パチンコ機における、例えば、ＥＸＴ＿ＰＲＣモジュール等にも採用することができる。
図２０３は、ＤＹＮＭＯＵＴモジュールを説明するための説明図である。図９８のステップＳ３１００－７で示したＤＹＮＭＯＵＴモジュールでは、メインＣＰＵ５００ａが、セットされた出力イメージを出力ポートに出力し、メインクレジット表示部４３０、メイン払出表示部４３２、投入枚数表示器、スタート表示器、ストップスイッチ４２０ａ、４２０ｂ、４２０ｃの表示器、リプレイ表示器、区間表示器４６０を点灯制御するダイナミックポート出力処理（ダイナミック点灯制御処理）が実行される。
図２０３（ａ）の１行目の指標「ＤＹＮＭＯＵＴ：」は、当該ＤＹＮＭＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＲＥＳＱ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＷＩＮ＿ＤＡＴ」の下位１バイトに１を加算した値をアドレスの下位１バイトとし、そのアドレスに格納された値（メイン表示器データバッファ２）における＠ＣＨＮ＿ＤＳＰ＿ＢＩＴが示すビット（ここではビット７）に０を設定する（リセットする）。３行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ２）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＯＵＴ＿ＰＴ２」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（出力ポート２イメージ）をＡレジスタに読み出す。４行目のコマンド「ＪＡＮＤ Ｚ，Ａ，００００００１１Ｂ，ＤＹＮＭＯＵＴ０２」によって、Ａレジスタの値と００００００１１Ｂとの論理積がゼロであれば、アドレス「ＤＹＮＭＯＵＴ０２」に移動し、ゼロでなければ５行目のコマンドを処理する。５行目のコマンド「ＳＥＴＱ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＷＩＮ＿ＤＡＴ」の下位１バイトに１を加算した値をアドレスの下位１バイトとし、そのアドレスに格納された値（メイン表示器データバッファ２）の＠ＣＨＮ＿ＤＳＰ＿ＢＩＴが示すビット（ここではビット７）に１を設定する（セットする）。６行目の指標「ＤＹＮＭＯＵＴ０２：」は、４行目のコマンド「ＪＡＮＤ Ｚ，Ａ，００００００１１Ｂ，ＤＹＮＭＯＵＴ０２」の移動先を示す。こうして、出力ポート２イメージの下位２ビットの値に応じて、メイン表示器データバッファ２のビット７を設定することが可能となる。
ここで、コマンド「ＳＥＴ」への置き換えを行うと、図２０３（ａ）のコマンド群を図２０３（ｂ）のように変更することができる。図２０３（ｂ）の１行目の指標「ＤＹＮＭＯＵＴ：」は、当該ＤＹＮＭＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＷＩＮ＿ＤＡＴ」の下位１バイトの値に１を加算した値をＬレジスタに読み出す。３行目のコマンド「ＲＥＳ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値における＠ＣＨＮ＿ＤＳＰ＿ＢＩＴが示すビット（ここではビット７）に０を設定する（リセットする）。４行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ２）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＯＵＴ＿ＰＴ２」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（出力ポート２イメージ）をＡレジスタに読み出す。５行目のコマンド「ＡＮＤ Ａ，００００００１１Ｂ」によって、Ａレジスタの値と００００００１１Ｂとの論理積を演算し、Ａレジスタをマスクする。６行目のコマンド「ＳＥＴ ＮＺ，＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＨＬ）」によって、５行目のコマンド「ＡＮＤ Ａ，００００００１１Ｂ」の演算結果がゼロでなければ（ゼロフラグが立っていなければ）、ＨＬレジスタが示すアドレスの値（メイン表示器データバッファ２）における＠ＣＨＮ＿ＤＳＰ＿ＢＩＴが示すビット（ここでは、ビット７）に１を設定する。こうして、図２０３（ａ）同様、出力ポート２イメージの下位２ビットの値に応じて、メイン表示器データバッファ２のビット７を設定することが可能となる。
ここで、図２０３（ａ）に示したＤＹＮＭＯＵＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＲＥＳＱ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１）」３バイト＋３行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ２）」２バイト＋４行目のコマンド「ＪＡＮＤ Ｚ，Ａ，００００００１１Ｂ，ＤＹＮＭＯＵＴ０２」３バイト＋５行目のコマンド「ＳＥＴＱ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１）」３バイト＝１１バイトとなり、総実行サイクルは、出力ポート２イメージの下位２ビットが０でない場合、２行目６サイクル＋３行目３サイクル＋４行目３サイクル＋５行目６サイクル＝１８サイクルとなり、出力ポート２イメージの下位２ビットがいずれも０であった場合、２行目６サイクル＋３行目３サイクル＋４行目４サイクル＝１３サイクルとなる。
一方、図２０３（ｂ）に示したＤＹＮＭＯＵＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＷＩＮ＿ＤＡＴ＋１」２バイト＋３行目のコマンド「ＲＥＳ ＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＨＬ）」２バイト＋４行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ２）」２バイト＋５行目のコマンド「ＡＮＤ Ａ，００００００１１Ｂ」２バイト＋６行目のコマンド「ＳＥＴ ＮＺ，＠ＣＨＮ＿ＤＳＰ＿ＢＩＴ，（ＨＬ）」２バイト＝１０バイトとなり、総実行サイクルは、出力ポート２イメージの下位２ビットが０でない場合、２行目２サイクル＋３行目５サイクル＋４行目３サイクル＋５行目２サイクル＋６行目５サイクル＝１７サイクルとなり、出力ポート２イメージの下位２ビットがいずれも０であった場合、２行目２サイクル＋３行目５サイクル＋４行目３サイクル＋５行目２サイクル＋６行目２サイクル＝１４サイクルとなる。したがって、図２０３（ａ）の場合と比べ、総コマンドサイズが１バイト削減されていることが理解できる。かかるＤＹＮＭＯＵＴモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図２０４は、ＥＸＴ＿ＰＲＣモジュールを説明するための説明図である。図２６のステップＳ４００－２９で示したＥＸＴ＿ＰＲＣモジュールでは、メインＣＰＵ５００ａが、外部情報管理処理、すなわち、遊技情報出力端子板３１２から外部へ出力する外部情報用の出力データをセットする。
図２０４（ａ）の１行目の指標「ＥＸＴ＿ＰＲＣ：」は、当該ＥＸＴ＿ＰＲＣモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＢＣ，＠Ｄ＿ＳＥＣ＿ＬＯＰ＊２５６＋０」によって、Ｂレジスタにチェック対象ラム数（ループ回数）である＠Ｄ＿ＳＥＣ＿ＬＯＰ（ここでは８）が設定され、Ｃレジスタに合成ビットデータの初期値として０が設定される。３行目のコマンド「ＪＲ Ｚ，ＥＸＴ＿ＰＲＣ＿１５」によって、そのコマンドを実行する以前に演算された対象ラムアドレスの論理積がゼロであるか否か判定され、ゼロであれば（ゼロフラグが立っていれば）、５行目の指標「ＥＸＴ＿ＰＲＣ＿１５：」に移動し、ゼロでなければ（ゼロフラグが立っていなければ）、４行目の処理を行う。４行目のコマンド「ＳＥＴ ＠ＥＸＴ＿ＳＥＣ＿ＰＯＳ，Ｃ」によって、Ｃレジスタの値（合成ビットデータ）の＠ＥＸＴ＿ＳＥＣ＿ＰＯＳで定義される値（ここでは、ビット６）のビットを立たせる。５行目の指標「ＥＸＴ＿ＰＲＣ＿１５：」は３行目のコマンド「ＪＲ Ｚ，ＥＸＴ＿ＰＲＣ＿１５」の移動先を示す。こうして、対象ラムアドレスの論理積の演算結果に応じて合成ビットデータのビット６を設定することが可能となる。
ここで、コマンド「ＳＥＴ」への置き換えを行うと、図２０４（ａ）のコマンド群を図２０４（ｂ）のように変更することができる。図２０４（ｂ）の１行目の指標「ＥＸＴ＿ＰＲＣ：」は、当該ＥＸＴ＿ＰＲＣモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＢＣ，＠Ｄ＿ＳＥＣ＿ＬＯＰ＊２５６＋０」によって、Ｂレジスタにチェック対象ラム数（ループ回数）である＠Ｄ＿ＳＥＣ＿ＬＯＰ（ここでは８）が設定され、Ｃレジスタに合成ビットデータの初期値として０が設定される。３行目のコマンド「ＳＥＴ ＮＺ，＠ＥＸＴ＿ＳＥＣ＿ＰＯＳ，Ｃ」によって、そのコマンドが実行される以前に演算された対象ラムアドレスの論理積がゼロであるか否か判定され、ゼロでなければ（ゼロフラグが立っていなければ）、Ｃレジスタの値（合成ビットデータ）の＠ＥＸＴ＿ＳＥＣ＿ＰＯＳで定義される値（ここでは、ビット６）のビットを立たせる。こうして、図２０４（ａ）同様、対象ラムアドレスの論理積の演算結果に応じて合成ビットデータのビット６を設定することが可能となる。
ここで、図２０４（ａ）に示したＥＸＴ＿ＰＲＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＢＣ，＠Ｄ＿ＳＥＣ＿ＬＯＰ＊２５６＋０」２バイト＋３行目のコマンド「ＪＲ Ｚ，ＥＸＴ＿ＰＲＣ＿１５」２バイト＋４行目のコマンド「ＳＥＴ ＠ＥＸＴ＿ＳＥＣ＿ＰＯＳ，Ｃ」２バイト＝６バイトとなり、総実行サイクルは、論理積が０でない場合、２行目２サイクル＋３行目２サイクル＋４行目２サイクル＝６サイクルとなり、論理積が０であった場合、２行目２サイクル＋３行目３サイクル＝５サイクルとなる。
一方、図２０４（ｂ）に示したＥＸＴ＿ＰＲＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ ＢＣ，＠Ｄ＿ＳＥＣ＿ＬＯＰ＊２５６＋０」２バイト＋３行目のコマンド「ＳＥＴ ＮＺ，＠ＥＸＴ＿ＳＥＣ＿ＰＯＳ，Ｃ」２バイト＝４バイトとなり、総実行サイクルは、論理積が０でない場合、２行目２サイクル＋３行目５サイクル＝７サイクルとなり、論理積が０であった場合、２行目２サイクル＋３行目２サイクル＝４サイクルとなる。したがって、図２０４（ａ）の場合と比べ、総コマンドサイズが２バイト削減されていることが理解できる。かかるＥＸＴ＿ＰＲＣモジュールによって、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<コマンド「ＪＡＮＤＱ」>
図２０５は、ＳＴＯＰＤＣＴモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図９２のステップＳ２５００で示した回胴回転中処理を実行するＳＴＯＰＤＣＴモジュールの一部である停止表示器を確認する処理Ｓ２５００－２３を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＳＴＯＰＤＣＴモジュールの説明中、所定のレジスタはＨＬレジスタである。
メインＣＰＵ５００ａは、図２０５のように、任意の処理を実行する。メインＣＰＵ５００ａは、まず、操作対象ビットの抽出処理を行う（Ｓ１）。かかる処理により、Ａレジスタには、操作対象ビットが設定される。そして、メインＣＰＵ５００ａは、Ａレジスタの操作対象ビットと、予めＤレジスタに設定されている回動回転中フラグとの合成を行う（Ｓ２）。続いて、メインＣＰＵ５００ａは、停止表示器を示すアドレスの値と論理積をとることで停止表示器を確認し（Ｓ３）、停止表示器が赤色点灯中であれば（Ｓ４におけるＹＥＳ）、当該ＳＴＯＰＤＣＴモジュールの先頭から処理を繰り返し、停止表示器が赤色点灯中でなければ（Ｓ４におけるＮＯ）、次の処理を実行する。そして、回転停止処理を実行するＳＴＰ＿ＲＥＬモジュールに移動することで、当該ＳＴＯＰＤＣＴモジュールを終了する（Ｓ５）。こうして、停止表示器の状態に応じた押下処理が可能となる。
図２０６は、ＳＴＯＰＤＣＴモジュールを実現するためのコマンドの一例を説明するための説明図である。図２０５で示したフローチャートは、例えば、図２０６に示したプログラムによって実現される。
図２０６の１行目の指標「ＳＴＯＰＤＣＴ：」は、当該ＳＴＯＰＤＣＴモジュールの先頭アドレスを示す。２行目のコマンド「ＣＡＬＬＦ ＳＭＰＬＢＩＴ」は、操作対象ビット抽出処理を実行するＳＭＰＬＢＩＴモジュールを呼び出すコマンドであり、このコマンドによって操作対象となった（実際に操作された）ストップスイッチに対応するビットがＡレジスタに設定される。かかる２行目のコマンドが、図２０５のステップＳ１に対応する。３行目のコマンド「ＡＮＤ Ａ，Ｄ」によって、操作対象ビットが設定されたＡレジスタと、予め回動回転中フラグが設定されているＤレジスタとの論理積を演算し、その結果をＡレジスタに保持する。かかる３行目のコマンドが、図２０５のステップＳ２に対応する。
図２０６の４行目のコマンド「ＡＮＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４）」によって、Ｑレジスタの値を上位１バイトとし、アドレス「＿ＯＵＴ＿ＰＴ４」の値（第１所定値）を下位１バイトとした値（停止表示器の値）とＡレジスタの値の論理積を演算し、その結果をＡレジスタに保持する。かかる４行目のコマンドが、図２０５のステップＳ３に対応する。５行目のコマンド「ＪＲ Ｚ，ＳＴＯＰＤＣＴ」によって、４行目のコマンド「ＡＮＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４）」の演算結果がゼロであるか否か判定され、ゼロであれば（ゼロフラグが立っていれば）、１行目の指標「ＳＴＯＰＤＣＴ：」（第２所定値）に移動し、ゼロでなければ（ゼロフラグが立っていなければ）、次の処理を行う。かかる５行目のコマンドが、図２０５のステップＳ４に対応する。
このように、図２０６に示したＳＴＯＰＤＣＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＣＡＬＬＦ ＳＭＰＬＢＩＴ」２バイト＋３行目のコマンド「ＡＮＤ Ａ，Ｄ」１バイト＋４行目のコマンド「ＡＮＤＱ Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４）」３バイト＋５行目のコマンド「ＪＲ Ｚ，ＳＴＯＰＤＣＴ」２バイト＝８バイトとなり、総実行サイクルは、２行目４サイクル＋３行目１サイクル＋４行目４サイクル＋５行目３サイクル（２サイクル）＝１２サイクル（１１サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＪＲ Ｚ，ＳＴＯＰＤＣＴ」によって移動しなかった場合の実行サイクルを示している。かかるＳＴＯＰＤＣＴモジュールにおいて４、５行目の処理を設けることによって、停止表示器の状態に応じた押下処理が可能となる。
図２０７は、ＳＴＯＰＤＣＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図２０６のＳＴＯＰＤＣＴモジュールのコマンド群を、図２０７のＳＴＯＰＤＣＴモジュールのコマンド群に置き換えている。
図２０７の１行目の指標「ＳＴＯＰＤＣＴ：」は、当該ＳＴＯＰＤＣＴモジュールの先頭アドレスを示す。２行目のコマンド「ＣＡＬＬＦ ＳＭＰＬＢＩＴ」は、操作対象ビット抽出処理を実行するＳＭＰＬＢＩＴモジュールを呼び出すコマンドであり、このコマンドによって操作対象となったストップスイッチに対応するビットがＡレジスタに設定される。かかる２行目のコマンドが、図２０５のステップＳ１に対応する。３行目のコマンド「ＡＮＤ Ａ，Ｄ」によって、操作対象ビットが設定されたＡレジスタと、予め回動回転中フラグが設定されているＤレジスタとの論理積を演算し、その結果をＡレジスタに保持する。かかる３行目のコマンドが、図２０５のステップＳ２に対応する。
図２０７の４行目のコマンド「ＪＡＮＤＱ Ｚ，Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４），ＳＴＯＰＤＣＴ」によって、Ｑレジスタの値を上位１バイトとし、アドレス「＿ＯＵＴ＿ＰＴ４」の値（第１所定値）を下位１バイトとした値（停止表示器の値）とＡレジスタの値の論理積を演算し、その演算結果がゼロであるか否か判定され、ゼロであれば（ゼロフラグが立っていれば）、１行目の指標「ＳＴＯＰＤＣＴ：」（第２所定値）に移動し、ゼロでなければ（ゼロフラグが立っていなければ）、次の処理を行う。かかる４行目のコマンドが、図２０５のステップＳ３、Ｓ４に対応する。
ここで、コマンド「ＪＡＮＤＱ ｃｃ，Ａ，（ｋ），ｅ」は、Ｑレジスタの値を上位１バイトとし、ｋで示されるアドレスの値を下位１バイトとした値（第１所定値）と、Ａレジスタの値の論理積を演算し、その演算結果について、ｃｃに対応するフラグ（ゼロフラグやキャリーフラグ）が真であれば、ｅ（第２所定値）で示されるアドレスに移動し、ｃｃに対応するフラグが真でなければ、次の処理に移るコマンドである。かかるコマンドのコマンドサイズは「４」であり、実行サイクルは「６」（「５」）である。なお、括弧内のサイクル数は、コマンド「ＪＡＮＤＱ ｃｃ，Ａ，（ｋ），ｅ」においてフラグが真ではなかった場合の実行サイクルを示している。
図２０７に示したＳＴＯＰＤＣＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＣＡＬＬＦ ＳＭＰＬＢＩＴ」２バイト＋３行目のコマンド「ＡＮＤ Ａ，Ｄ」１バイト＋４行目のコマンド「ＪＡＮＤＱ Ｚ，Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４），ＳＴＯＰＤＣＴ」４バイト＝７バイトとなり、総実行サイクルは、２行目４サイクル＋３行目１サイクル＋４行目６サイクル（５サイクル）＝１１サイクル（１０サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＪＡＮＤＱ Ｚ，Ａ，（ＬＯＷ ＿ＯＵＴ＿ＰＴ４），ＳＴＯＰＤＣＴ」によって移動しなかった場合の実行サイクルを示している。したがって、図２０６の場合と比べ、総コマンドサイズが１バイト削減され、総実行サイクルが少なくとも１サイクル削減される。かかるＳＴＯＰＤＣＴモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２０６と図２０７とを比較して理解できるように、図２０６において２行（４行目、５行目）を占有していたコマンド群を、図２０７においては１行（４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<コマンド「ＣＡＬＬＥＸ」>
Ｅ＿ＳＥＴＴＭモジュールは、図８９のステップＳ２２００－１１や図９５のステップＳ２８００－３９で示したエラーウェイト処理を実行するＥＲＲＷＡＩＴモジュールにおいて、投入異常非監視タイマ設定処理、すなわち、投入異常非監視タイマを設定するためのモジュールである。なお、Ｅ＿ＳＥＴＴＭモジュールは、メインＲＯＭ５００ｂの別領域（２０００Ｈ～３ＦＢＦＨ）に配される。
メインＣＰＵ５００ａは、メインＲＯＭ５００ｂから使用領域のプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとして別領域のＥ＿ＳＥＴＴＭモジュールを呼び出し、Ｅ＿ＳＥＴＴＭモジュールを遂行する。Ｅ＿ＳＥＴＴＭモジュールでは、投入異常非監視タイマを設定する。
図２０８は、Ｅ＿ＳＥＴＴＭモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図８９のステップＳ２２００－１１や図９５のステップＳ２８００－３９で示したエラーウェイト処理を実行するＥＲＲＷＡＩＴモジュールにおいて、ブロッカー閉塞処理を実行するＢＬＫＳＨＵＴモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ５００ａは、図２０８（ａ）のように、任意の処理を実行する。メインＣＰＵ５００ａは、ブロッカー状態を確認して、出力ポート４イメージのビット３（ブロッカーソレノイド出力ビット番号）が０ではない場合に、別領域のＥ＿ＳＥＴＴＭモジュールを呼び出す。このため、メインＣＰＵ５００ａは、まず、割込を禁止し（Ｓ１）、サブルーチンとして別領域のＥ＿ＳＥＴＴＭモジュールを呼び出す（Ｓ２）。
メインＣＰＵ５００ａは、図２０８（ｂ）のように、Ｅ＿ＳＥＴＴＭモジュールにおいて、汎用レジスタ（Ａレジスタ、Ｂレジスタ、Ｃレジスタ、Ｄレジスタ、Ｅレジスタ、Ｈレジスタ、Ｌレジスタ、Ｆレジスタ）を退避する（Ｓ３）。そして、メインＣＰＵ５００ａは、初期値としての投入異常非監視タイマ値をＡレジスタに設定し（Ｓ４）、そのＡレジスタの値を所定のアドレス（投入異常非監視タイマ）が示す値に格納して、投入異常非監視タイマを設定する（Ｓ５）。かかる処理が完了すると、メインＣＰＵ５００ａは、汎用レジスタを復帰させ（Ｓ６）、割込を許可し（Ｓ７）、当該Ｅ＿ＳＥＴＴＭモジュールを終了して１段上のルーチンに戻る（Ｓ８）。
ここで、Ｅ＿ＳＥＴＴＭモジュールは、遊技機の公正さを担保しつつ、使用領域と別領域とで適切に役割分担するための、上述した（１）～（６）の条件を全て満たすように設計されている。
図２０９は、Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図２０９（ａ）は、Ｅ＿ＳＥＴＴＭモジュールを呼び出す任意の処理のコマンド群を示し、図２０９（ｂ）は、Ｅ＿ＳＥＴＴＭモジュールのコマンド群を示す。図２０８で示したフローチャートは、例えば、図２０９に示したプログラムによって実現される。
図２０９（ａ）の１行目のコマンド「ＤＩ」によって、割込が禁止される。かかる１行目のコマンドが、図２０８（ａ）のステップＳ１に対応する。２行目のコマンド「ＣＡＬＬ Ｅ＿ＳＥＴＴＭ」によって、サブルーチンとしてＥ＿ＳＥＴＴＭモジュールが呼び出される。かかる２行目のコマンドが、図２０８（ａ）のステップＳ２に対応する。
図２０９（ｂ）の１行目の指標「Ｅ＿ＳＥＴＴＭ：」は、当該Ｅ＿ＳＥＴＴＭモジュールの先頭アドレスを示す。２行目のコマンド「ＥＸ ＡＦ，ＡＦ’」によって、ペアレジスタＡＦの値と裏レジスタであるペアレジスタＡＦ’の値とが入れ替わり、ペアレジスタＡＦの値が退避される。３行目のコマンド「ＥＸＸ」によって、ペアレジスタＢＣ、ＤＥ、ＨＬの値と裏レジスタであるペアレジスタＢＣ’、ＤＥ’、ＨＬ’の値とが入れ替わり、ペアレジスタＢＣ、ＤＥ、ＨＬの値が退避される。かかる２、３行目のコマンドが、図２０８（ｂ）のステップＳ３に対応する。
図２０９（ｂ）の４行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」によって、固定値「＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」、すなわち、投入異常非監視タイマ値（初期値）としての２５０．３２ｍｓｅｃに相当する（２５２／６＋１）がＡレジスタに読み出される。かかる４行目のコマンドが、図２０８（ｂ）のステップＳ４に対応する。５行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」によって、投入異常非監視タイマとしての変数「＿ＥＸ＿ＳＬＴＭ」にＡレジスタの値を格納する。かかる５行目のコマンドが、図２０８（ｂ）のステップＳ５に対応する。こうして、投入異常非監視タイマに投入異常非監視タイマ値を設定することが可能となる。
図２０９（ｂ）の６行目のコマンド「ＥＸＸ」によって、ペアレジスタＢＣ、ＤＥ、ＨＬの値と裏レジスタであるペアレジスタＢＣ’、ＤＥ’、ＨＬ’の値とが入れ替わり、ペアレジスタＢＣ、ＤＥ、ＨＬの値が復帰する。７行目のコマンド「ＥＸ ＡＦ，ＡＦ’」によって、ペアレジスタＡＦの値と裏レジスタであるペアレジスタＡＦ’の値とが入れ替わり、ペアレジスタＡＦの値が復帰する。かかる６、７行目のコマンドが、図２０８（ｂ）のステップＳ６に対応する。図２０９（ｂ）の８行目のコマンド「ＥＩ」によって、割込が許可される。なお、ここでは、サブルーチンから戻る前にコマンド「ＥＩ」を行っても適切に割込が許可される。したがって、サブルーチン内にコマンド「ＥＩ」を記述することで、使用領域の容量を確保することが可能となる。かかる８行目のコマンドが、図２０８（ｂ）のステップＳ７に対応する。そして、９行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる９行目のコマンドが、図２０８（ｂ）のステップＳ８に対応する。こうして、別領域において投入異常非監視タイマを設定することが可能となる。
このように、図２０９（ａ）に示したＢＬＫＳＨＵＴモジュールと図２０９（ｂ）に示したＥ＿ＳＥＴＴＭモジュールの総コマンドサイズは、図２０９（ａ）の１行目のコマンド「ＤＩ」１バイト＋２行目のコマンド「ＣＡＬＬ Ｅ＿ＳＥＴＴＭ」３バイト＋図２０９（ｂ）の２行目のコマンド「ＥＸ ＡＦ，ＡＦ’」１バイト＋３行目のコマンド「ＥＸＸ」１バイト＋４行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」２バイト＋５行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」４バイト＋６行目のコマンド「ＥＸＸ」１バイト＋７行目のコマンド「ＥＸ ＡＦ，ＡＦ’」１バイト＋８行目のコマンド「ＥＩ」１バイト＋９行目のコマンド「ＲＥＴ」１バイト＝１６バイトであり、総実行サイクルは、図２０９（ａ）の１行目１サイクル＋２行目５サイクル＋図２０９（ｂ）の２行目１サイクル＋３行目１サイクル＋４行目２サイクル＋５行目４サイクル＋６行目１サイクル＋７行目１サイクル＋８行目１サイクル＋９行目３サイクル＝２０サイクルとなる。かかるＥ＿ＳＥＴＴＭモジュールを設けることによって、上述した各モジュール内で投入異常非監視タイマを設定することなく、コマンドサイズ３バイトのコマンド「ＣＡＬＬ Ｅ＿ＳＥＴＴＭ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図２１０は、Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図２０９（ａ）のＥ＿ＳＥＴＴＭモジュールを呼び出す任意の処理のコマンド群を、図２１０（ａ）のＥ＿ＳＥＴＴＭモジュールを呼び出す任意の処理のコマンド群に置き換え、図２０９（ｂ）のＥ＿ＳＥＴＴＭモジュールのコマンド群を、図２１０（ｂ）のＥ＿ＳＥＴＴＭモジュールのコマンド群に置き換えている。
図２１０（ａ）の１行目のコマンド「ＣＡＬＬＥＸ Ｅ＿ＳＥＴＴＭ」によって、サブルーチンとしてＥ＿ＳＥＴＴＭモジュールが呼び出される。かかる１行目のコマンドが、図２０８（ａ）のステップＳ２に対応する。
ここで、コマンド「ＣＡＬＬＥＸ ｍｎ」は、コマンド「ＣＡＬＬ ｍｎ」同様、固定値ｍｎで示される先頭アドレスを有するサブルーチンを呼び出すコマンドである。ただし、コマンド「ＣＡＬＬＥＸ ｍｎ」は、コマンド「ＣＡＬＬ ｍｎ」のように、単にサブルーチンを呼び出すだけでなく、複数の機能を有している。例えば、当該コマンドを実行することで、自動的に、ノンマスカブル割込（ＮＭＩ）およびマスカブル割込（ＩＮＴ）を禁止し、レジスタのバンクを第１レジスタバンク７２６から第２レジスタバンク７２８に切り換えてから固定値ｍｎで示される先頭アドレスを有するサブルーチンを呼び出す。したがって、割込に関するコマンド「ＤＩ」や、退避に関するコマンド「ＥＸ ＡＦ，ＡＦ’」、「ＥＸＸ」（または、コマンド「ＰＵＳＨ」）を要さない。したがって、図２１０（ａ）の１行目のコマンド「ＣＡＬＬＥＸ Ｅ＿ＳＥＴＴＭ」は、図２０８（ａ）のステップＳ２のみならず、図２０８（ａ）のステップＳ１および図２０８（ｂ）のステップＳ３にも対応する。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「４」である。
ただし、コマンド「ＣＡＬＬＥＸ ｍｎ」には、所定の制限がある。例えば、呼び出し先アドレスがアドレスマップ上の２０００Ｈ～２０ＦＦＨの範囲であれば、コマンドのコマンドサイズは「２」であり、実行サイクルは「４」であるが、それ以外の範囲では、コマンドのコマンドサイズは「４」であり、実行サイクルは「６」となる。したがって、コマンドの短縮化を図るため、本実施形態では、呼び出し先アドレス、例えば、「Ｅ＿ＳＥＴＴＭ」が２０００Ｈ～２０ＦＦＨ内に含まれるように配置する。
図２１０（ｂ）の１行目の指標「Ｅ＿ＳＥＴＴＭ：」は、当該Ｅ＿ＳＥＴＴＭモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」によって、固定値「＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」、すなわち、投入異常非監視タイマ値（初期値）としての２５０．３２ｍｓｅｃに相当する（２５２／６＋１）がＡレジスタに読み出される。かかる２行目のコマンドが、図２０８（ｂ）のステップＳ４に対応する。３行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」によって、投入異常非監視タイマとしての変数「＿ＥＸ＿ＳＬＴＭ」にＡレジスタの値を格納する。かかる３行目のコマンドが、図２０８（ｂ）のステップＳ５に対応する。こうして、投入異常非監視タイマに投入異常非監視タイマ値を設定することが可能となる。
図２１０（ｂ）の４行目のコマンド「ＲＥＴＥＸ」によって、１段上のルーチンに戻る。かかる４行目のコマンドが、図２０８（ｂ）のステップＳ８に対応する。こうして、別領域において投入異常非監視タイマを設定することが可能となる。
ここで、コマンド「ＲＥＴＥＸ」は、コマンド「ＲＥＴ」同様、１段上のルーチンに戻るコマンドである。ただし、コマンド「ＲＥＴＥＸ」は、コマンド「ＣＡＬＬＥＸ ｍｎ」とペアで用いられることが多く、コマンド「ＲＥＴ」のように、単にサブルーチンから戻るだけでなく、複数の機能を有している。例えば、当該コマンドを実行することで、自動的に、レジスタのバンクを第２レジスタバンク７２８から第１レジスタバンク７２６に切り換え、割込を許可してから１段上のルーチンに戻る。したがって、復帰に関するコマンド「ＥＸＸ」、「ＥＸ ＡＦ，ＡＦ’」（または、コマンド「ＰＯＰ」）や、割込に関するコマンド「ＥＩ」を要さない。したがって、図２１０（ｂ）の４行目のコマンド「ＲＥＴＥＸ」は、図２０８（ｂ）のステップＳ８のみならず、図２０８（ｂ）のステップＳ６およびステップＳ７にも対応する。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「５」である。
図２１０（ａ）に示したＢＬＫＳＨＵＴモジュールと図２１０（ｂ）に示したＥ＿ＳＥＴＴＭモジュールの総コマンドサイズは、図２１０（ａ）の１行目のコマンド「ＣＡＬＬＥＸ Ｅ＿ＳＥＴＴＭ」２バイト＋図２１０（ｂ）の２行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」２バイト＋３行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」４バイト＋４行目のコマンド「ＲＥＴＥＸ」２バイト＝１０バイトであり、総実行サイクルは、図２１０（ａ）の１行目４サイクル＋図２１０（ｂ）の２行目２サイクル＋３行目４サイクル＋４行目５サイクル＝１５サイクルとなる。したがって、図２０９の場合と比べ、総コマンドサイズが６バイト削減され、総実行サイクルも少なくとも５サイクル削減される。かかるＥ＿ＳＥＴＴＭモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２０９と図２１０とを比較して理解できるように、図２０９において８行（図２０９（ａ）の１、２行目および図２０９（ｂ）の２、３、６～９行目）を占有していたコマンド群を、図２１０においては、２行（図２１０（ａ）の１行目および図２１０（ｂ）の４行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
かかるコマンド「ＣＡＬＬＥＸ」は、上述したＢＬＫＳＨＵＴモジュールのみならず、様々なモジュールに採用することができる。また、スロットマシンのみならず、パチンコ機における、例えば、ＤＹＭ＿ＯＵＴモジュール等にも採用することができる。
図２１１、図２１２は、ＤＹＭ＿ＯＵＴモジュールを説明するための説明図である。図２６のステップＳ４００－５で示したＤＹＭ＿ＯＵＴモジュールは、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２、性能表示モニタ１８４を点灯制御するダイナミックポート出力処理を実行する。
図２１１（ａ）の１行目のコマンド「ＤＩ」によって、割込が禁止される。２行目のコマンド「ＣＡＬＬ Ｅ＿ＤＭＯＵＴ」によって、サブルーチンとしてＥ＿ＤＭＯＵＴモジュールが呼び出される。
図２１１（ｂ）の１行目の指標「Ｅ＿ＤＭＯＵＴ：」は、当該Ｅ＿ＤＭＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＥＸ ＡＦ，ＡＦ’」によって、ペアレジスタＡＦの値と裏レジスタであるペアレジスタＡＦ’の値とが入れ替わり、ペアレジスタＡＦの値が退避される。３行目のコマンド「ＥＸＸ」によって、ペアレジスタＢＣ、ＤＥ、ＨＬの値と裏レジスタであるペアレジスタＢＣ’、ＤＥ’、ＨＬ’の値とが入れ替わり、ペアレジスタＢＣ、ＤＥ、ＨＬの値が退避される。４行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＩＯＢ」によって識別セグ出力要求バッファのアドレス「Ｒ＿ＥＲＷ＿ＩＯＢ」をＨＬレジスタに設定する。５行目のコマンド「ＬＤ Ａ，（Ｒ＿ＣＯＭ＿ＣＮＴ）」によって、「Ｒ＿ＣＯＭ＿ＣＮＴ」で示されるアドレスに格納された１バイト値（コモンカウンタ）がＡレジスタに読み出される。ここで、コモンカウンタはＬＥＤダイナミック点灯制御のコモン番号を判定するために使用され、コモン番号を示す値が格納されている。６行目のコマンド「ＬＤ Ａ，（ＨＬ＋Ａ）」によって、ＨＬレジスタで示されるアドレスにＡレジスタの値を加算した（オフセットさせた）アドレスに格納された１バイト値（表示データ）がＡレジスタに読み出される。７行目のコマンド「ＯＵＴ （＠ＯＴＣ＿ＰＲＴ）,Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、出力ポート１２（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＯＴＣ＿ＰＲＴ」を下位１バイトとし、そのアドレスに、Ａレジスタの値を出力する。８行目のコマンド「ＥＸＸ」によって、ペアレジスタＢＣ、ＤＥ、ＨＬの値と裏レジスタであるペアレジスタＢＣ’、ＤＥ’、ＨＬ’の値とが入れ替わり、ペアレジスタＢＣ、ＤＥ、ＨＬの値が復帰する。９行目のコマンド「ＥＸ ＡＦ，ＡＦ’」によって、ペアレジスタＡＦの値と裏レジスタであるペアレジスタＡＦ’の値とが入れ替わり、ペアレジスタＡＦの値が復帰する。１０行目のコマンド「ＥＩ」によって、割込が許可される。なお、ここでは、サブルーチンから戻る前にコマンド「ＥＩ」を行っても適切に割込が許可される。したがって、サブルーチン内にコマンド「ＥＩ」を記述することで、使用領域の容量を確保することが可能となる。そして、１１行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。こうして、別領域においてダイナミックポート出力処理を実行することができる。
ここで、コマンド「ＣＡＬＬＥＸ」への置き換えを行うと、図２１１のコマンド群を図２１２のように変更することができる。図２１２（ａ）の１行目のコマンド「ＣＡＬＬＥＸ Ｅ＿ＤＭＯＵＴ」によって、サブルーチンとしてＥ＿ＤＭＯＵＴモジュールが呼び出される。ここでは、呼び出し先アドレス、例えば、「Ｅ＿ＤＭＯＵＴ」が２０００Ｈ～２０ＦＦＨ内に含まれるように配置されている。
図２１２（ｂ）の１行目の指標「Ｅ＿ＤＭＯＵＴ：」は、当該Ｅ＿ＤＭＯＵＴモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＩＯＢ」によって識別セグ出力要求バッファのアドレス「Ｒ＿ＥＲＷ＿ＩＯＢ」をＨＬレジスタに設定する。３行目のコマンド「ＬＤ Ａ，（Ｒ＿ＣＯＭ＿ＣＮＴ）」によって、「Ｒ＿ＣＯＭ＿ＣＮＴ」で示されるアドレスに格納された１バイト値（コモンカウンタ）がＡレジスタに読み出される。４行目のコマンド「ＬＤ Ａ，（ＨＬ＋Ａ）」によって、ＨＬレジスタで示されるアドレスにＡレジスタの値を加算した（オフセットさせた）アドレスに格納された１バイト値（表示データ）がＡレジスタに読み出される。５行目のコマンド「ＯＵＴ （＠ＯＴＣ＿ＰＲＴ）,Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、出力ポート１２（内部レジスタＩ／Ｏポート）のアドレスの下位１バイトを示す固定値「＠ＯＴＣ＿ＰＲＴ」を下位１バイトとし、そのアドレスに、Ａレジスタの値を出力する。６行目のコマンド「ＲＥＴＥＸ」によって、１段上のルーチンに戻る。こうして、図２１１同様、別領域においてダイナミックポート出力処理を実行することができる。
このように、図２１１（ａ）に示したＤＹＭ＿ＯＵＴモジュールと図２１１（ｂ）に示したＥ＿ＤＭＯＵＴモジュールの総コマンドサイズは、図２１１（ａ）の１行目のコマンド「ＤＩ」１バイト＋２行目のコマンド「ＣＡＬＬ Ｅ＿ＤＭＯＵＴ」３バイト＋図２１１（ｂ）の２行目のコマンド「ＥＸ ＡＦ，ＡＦ’」１バイト＋３行目のコマンド「ＥＸＸ」１バイト＋４行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＩＯＢ」３バイト＋５行目のコマンド「ＬＤ Ａ，（Ｒ＿ＣＯＭ＿ＣＮＴ）」３バイト＋６行目のコマンド「ＬＤ Ａ，（ＨＬ＋Ａ）」３バイト＋７行目のコマンド「ＯＵＴ （＠ＯＴＣ＿ＰＲＴ）,Ａ」２バイト＋８行目のコマンド「ＥＸＸ」１バイト＋９行目のコマンド「ＥＸ ＡＦ，ＡＦ’」１バイト＋１０行目のコマンド「ＥＩ」１バイト＋１１行目のコマンド「ＲＥＴ」１バイト＝２１バイトであり、総実行サイクルは、図２１１（ａ）の１行目１サイクル＋２行目５サイクル＋図２１１（ｂ）の２行目１サイクル＋３行目１サイクル＋４行目３サイクル＋５行目４サイクル＋６行目４サイクル＋７行目３サイクル＋８行目１サイクル＋９行目１サイクル＋１０行目１サイクル＋１１行目３サイクル＝２８サイクルとなる。
一方、図２１２（ａ）に示したＤＹＭ＿ＯＵＴモジュールと図２１２（ｂ）に示したＥ＿ＤＭＯＵＴモジュールの総コマンドサイズは、図２１２（ａ）の１行目のコマンド「ＣＡＬＬＥＸ Ｅ＿ＤＭＯＵＴ」２バイト＋図２１２（ｂ）の２行目のコマンド「ＬＤ ＨＬ，Ｒ＿ＥＲＷ＿ＩＯＢ」３バイト＋３行目のコマンド「ＬＤ Ａ，（Ｒ＿ＣＯＭ＿ＣＮＴ）」３バイト＋４行目のコマンド「ＬＤ Ａ，（ＨＬ＋Ａ）」３バイト＋５行目のコマンド「ＯＵＴ （＠ＯＴＣ＿ＰＲＴ）,Ａ」２バイト＋６行目のコマンド「ＲＥＴＥＸ」２バイト＝１５バイトであり、総実行サイクルは、図２１２（ａ）の１行目４サイクル＋図２１２（ｂ）の２行目３サイクル＋３行目４サイクル＋４行目４サイクル＋５行目３サイクル＋６行目５サイクル＝２３サイクルとなる。したがって、図２１１の場合と比べ、総コマンドサイズが６バイト削減され、総実行サイクルも５サイクル削減される。かかるＥ＿ＤＭＯＵＴモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
ところで、図２０８～図２１０を用いて説明したように、コマンド「ＣＡＬＬＥＸ ｍｎ」は、呼び出し先アドレスがアドレスマップ上の２０００Ｈ～２０ＦＦＨの範囲であれば、コマンドのコマンドサイズは「２」であり、実行サイクルは「４」であるが、それ以外の範囲では、コマンドのコマンドサイズは「４」であり、実行サイクルは「６」となる。したがって、呼び出し先アドレスは全て２０００Ｈ～２０ＦＦＨの範囲に配置するのが望ましい。しかし、２０００Ｈ～２０ＦＦＨでは、記述できるバイト数が２５６バイトしかないので、かかる範囲にサブルーチンをそのまま記述するとなると、サブルーチンの数が制限されてしまう。例えば、比較的コマンドサイズが小さいＥ＿ＳＥＴＴＭモジュールであっても、図２１０（ｂ）の２行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」２バイト＋３行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」４バイト＋４行目のコマンド「ＲＥＴＥＸ」２バイト＝８バイトを占有するので、サブルーチンの数を多く配置することができなくなる。
そこで、本実施形態では、アドレスマップ上の２０００Ｈ～２０ＦＦＨの範囲には、実質的に、移動に関するコマンド「ＪＰ ｍｎ」のみを配置し、サブルーチンの本体は移動先に配置する。かかるコマンド「ＪＰ ｍｎ」のコマンドサイズは「３」なので、アドレスマップ上の２０００Ｈ～２０ＦＦＨの範囲にコマンド「ＪＰ ｍｎ」を並置することで、２５６／３＝８６個のモジュールをサブルーチンとして呼び出すことが可能となる。
なお、コマンド「ＪＰ ｍｎ」の代わりにコマンドサイズ「３」のコマンド「ＣＡＬＬ ｍｎ」を用いることも可能であるが、その場合、コマンド「ＣＡＬＬ ｍｎ」の後に、コマンドサイズ「２」のコマンド「ＲＥＴＥＸ」を配置する必要が生じるので、コマンド「ＪＰ ｍｎ」よりサブルーチンの数が制限されることとなる。したがって、コマンド「ＪＰ ｍｎ」を採用するのが望ましい。以下、かかる内容を反映したＥ＿ＳＥＴＴＭモジュールの具体的な処理を説明する。
図２１３は、Ｅ＿ＳＥＴＴＭモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図２０８同様、ブロッカー閉塞処理を実行するＢＬＫＳＨＵＴモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ５００ａは、図２１３（ａ）のように、任意の処理を実行する。メインＣＰＵ５００ａは、別領域のサブルーチンとしてＲＲＥ０１モジュールを呼び出す（Ｓ１）。
続いて、メインＣＰＵ５００ａは、図２１３（ｂ）のように、ＲＲＥ０１モジュールにおいて、有意な処理を行うことなく、Ｅ＿ＳＥＴＴＭモジュールに移動する（Ｓ２）。このように、ＲＲＥ０１モジュールは、Ｅ＿ＳＥＴＴＭモジュールに移動するためのモジュールであり、アドレスマップ上の２０００Ｈ～２０ＦＦＨの範囲に配置される。こうして、サブルーチンの数を多く配置することができる。
メインＣＰＵ５００ａは、図２１３（ｃ）のように、Ｅ＿ＳＥＴＴＭモジュールにおいて、投入異常非監視タイマ値をＡレジスタに設定し（Ｓ３）、そのＡレジスタの値を所定のアドレス（投入異常非監視タイマ）が示す値に格納して、投入異常非監視タイマを設定する（Ｓ４）。かかる処理が完了すると、メインＣＰＵ５００ａは、当該Ｅ＿ＳＥＴＴＭモジュールを終了して１段上のルーチンに戻る（Ｓ５）。かかるＥ＿ＳＥＴＴＭモジュールは、ＲＲＥ０１モジュールの移動先なので、アドレスマップの制限を受けない。したがって、別領域のうちの２１００Ｈ～３ＦＢＦＨの範囲に任意に配置することができるので、総コマンドサイズがある程度大きくとも許容される。
図２１４は、Ｅ＿ＳＥＴＴＭモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。ここでは、図２１４（ｂ）のように、新たに、Ｅ＿ＳＥＴＴＭモジュールに移動するためのＲＲＥ０１モジュールを設けている。
図２１４（ａ）の１行目のコマンド「ＣＡＬＬＥＸ ＰＲＥ０１」によって、サブルーチンとしてＥ＿ＳＥＴＴＭモジュールではなく、ＲＲＥ０１モジュールが呼び出される。かかる１行目のコマンドが、図２１３（ａ）のステップＳ１に対応する。なお、コマンド「ＣＡＬＬＥＸ ＰＲＥ０１」によって、割込の禁止、および、汎用レジスタの退避も実行される。
図２１４（ｂ）の１行目の指標「ＰＲＥ０１：」は、当該ＰＲＥ０１モジュールの先頭アドレスを示す。２行目のコマンド「ＪＰ Ｅ＿ＳＥＴＴＭ」によって、Ｅ＿ＳＥＴＴＭモジュール本体へ移動する。かかるコマンドが、図２１３（ｂ）のステップＳ２に対応する。
なお、コマンド「ＣＡＬＬＥＸ ｍｎ」を通じて複数のサブルーチンを呼び出す場合、その複数のサブルーチンに関する呼び出しアドレスを示す指標（例えば、「ＰＲＥ０１：」と、コマンド「ＪＰ ｍｎ」とを、２０００Ｈ～２０ＦＦＨの範囲に連続して並置する。こうすることで、２０００Ｈ～２０ＦＦＨの範囲を有効利用し、サブルーチンの数を多く配置することができる。
図２１４（ｃ）の１行目の指標「Ｅ＿ＳＥＴＴＭ：」は、当該Ｅ＿ＳＥＴＴＭモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤ Ａ，＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」によって、固定値「＠ＭＤＬ＿ＷＡＴ＿ＴＭＲ」、すなわち、投入異常非監視タイマ値（初期値）としての２５０．３２ｍｓｅｃに相当する（２５２／６＋１）がＡレジスタに読み出される。かかる２行目のコマンドが、図２１３（ｃ）のステップＳ３に対応する。３行目のコマンド「ＬＤ （＿ＥＸ＿ＳＬＴＭ），Ａ」によって、投入異常非監視タイマとしての変数「＿ＥＸ＿ＳＬＴＭ」にＡレジスタの値を格納する。かかる３行目のコマンドが、図２１３（ｃ）のステップＳ４に対応する。こうして、投入異常非監視タイマに投入異常非監視タイマ値を設定することが可能となる。
図２１４（ｃ）の４行目のコマンド「ＲＥＴＥＸ」によって、１段上のルーチンに戻る。かかる４行目のコマンドが、図２１３（ｃ）のステップＳ５に対応する。こうして、別領域において投入異常非監視タイマを設定することが可能となる。なお、コマンド「ＲＥＴＥＸ」によって、汎用レジスタの復帰、および、割込の許可も実行される。
かかる図２１４の例では、図２１０の場合と比べ、コマンド「ＪＰ Ｅ＿ＳＥＴＴＭ」の分だけ、総コマンドサイズおよび総実行サイクルが大きくなる。しかし、コマンド「ＪＰ Ｅ＿ＳＥＴＴＭ」を経由してサブルーチン本体に移動させる構成とすることで、２０００Ｈ～２０ＦＦＨの範囲にサブルーチンを多く配することができ、サブルーチン数の制限を広げ、さらに、サブルーチン自体のコマンドサイズの制限が緩和されるので、結果、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
なお、このように、２０００Ｈ～２０ＦＦＨの範囲にコマンド「ＪＰ ｍｎ」のみを配置しても、配置できるサブルーチンの数が足りない場合、すなわち、サブルーチンが８６個以上ある場合、総コマンドサイズが小さいモジュールを２１００Ｈ～２１７ＦＨの範囲（１２８バイトの範囲）に配置し、コマンドサイズ「３」のコマンド「ＪＰ ｍｎ」ではなく、近距離の移動に適しているコマンドサイズ「２」のコマンド「ＪＲ ｍｎ」を用いるとしてもよい。こうすることで、２０００Ｈ～２０ＦＦＨの範囲に、さらに多くのコマンド「ＪＲ ｍｎ」を配置することが可能となる。
<コマンド「ＩＣＰＬＭＱＡ」、「ＩＣＰＬＭＱ」>
ＲＡＭ＿ＩＮＣモジュールは、ＲＡＭ加算処理、すなわち、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に、１だけインクリメントするためのモジュールである。なお、ＲＡＭ＿ＩＮＣモジュールは、インクリメントのみならず、インクリメントした結果、キャリーフラグを設定している。また、ＲＡＭ＿ＩＮＣモジュールは、汎用モジュールとして利用することもできる。
かかるＲＡＭ＿ＩＮＣモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、本前兆中処理（ＡＴ状態＝「３」）を実行するＨＩＤ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、終了画面中処理（ＡＴ状態＝「４」）を実行するＦＩＮ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理（ＡＴ状態＝「６」）を実行するＲＥＧ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＢＩＧ中処理（ＡＴ状態＝「７」）を実行するＢＩＴ＿ＬＯＴモジュール等から呼び出される。
メインＣＰＵ５００ａは、メインＲＯＭ５００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、メインＲＡＭ５００ｃに保持された１バイト値をインクリメントする。
図２１５は、ＲＡＭ＿ＩＮＣモジュールの具体的な処理を示したフローチャートである。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＲＡＭ＿ＩＮＣモジュールの説明中、所定レジスタはＡレジスタであり、所定数は上限値であり、特定アドレスはインクリメントの対象となるアドレスである。
メインＣＰＵ５００ａは、図２１５（ａ）のように、任意の処理において、インクリメント対象となるアドレスをＨＬレジスタに設定する（Ｓ１）。そして、メインＣＰＵ５００ａは、ＨＬレジスタで示されるアドレスに格納された１バイト値をインクリメントし（Ｓ２）、インクリメントした値をＨＬアドレスで示されるアドレスに格納して、値を更新する（Ｓ３）。ただし、ここでは、上限値（所定数）が設定され、インクリメントした結果が、その上限値を超えないようになっている。
図２１６、図２１７は、ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図２１５で示したフローチャートは、例えば、図２１６に示したプログラムによって実現される。
図２１６の１行目の指標「ＲＡＭ＿ＩＮＣ：」は、当該ＲＡＭ＿ＩＮＣモジュールの先頭アドレスを示す。２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＡＴ＿ＳＥＴ」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＡＴ＿ＳＥＴ」の下位１バイトの値をＬレジスタに読み出す。かかる２行目のコマンドが、図２１５のステップＳ１に対応する。３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、図２１７に示すように、ＨＬレジスタで示されるアドレスに格納された１バイト値（例えば、０２Ｈ）がＡレジスタに読み出される。図２１６の４行目のコマンド「ＩＮＣ Ａ」によって、図２１７に示すようにＡレジスタの値が、例えば、０２Ｈから０３Ｈに１だけインクリメントされる。なお、汎用性を持たせるため、３行目のコマンド「ＬＤ Ａ，（ＨＬ）」および４行目のコマンド「ＩＮＣ Ａ」の代わりに、コマンド「ＬＤ Ａ，１」およびコマンド「ＡＤＤ Ａ，（ＨＬ）」を用いることもできる。この場合、Ａレジスタに格納する「１」の値を変えることで、インクリメントする値を１以外に変更することができる。
図２１６の５行目のコマンド「ＪＣＰ Ｃ，Ａ，５，ＲＡＭ＿ＩＮＣ０１」によって、Ａレジスタの値と、上限値「５」とを比較し、その結果、５未満であれば（キャリーフラグが立てば）、アドレス「ＲＡＭ＿ＩＮＣ０１」に移動する。こうして、Ａレジスタの値が上限値の５未満であれば、次の処理を省略して７行目の指標「ＲＡＭ＿ＩＮＣ０１」に移動することができる。６行目のコマンド「ＬＤ Ａ，５」によって、Ａレジスタに上限値「５」を格納する。これは、４行目のコマンド「ＩＮＣ Ａ」によって、Ａレジスタの値が５を超えた場合、強制的にＡレジスタの値を５に上書きすることで、インクリメントした結果を５以下とするためのである。なお、ここでは、インクリメント前のＡレジスタの値が４の場合、すなわち、Ａレジスタの値が４から５にインクリメントされた場合、既にＡレジスタの値は５となっているので５に更新する必要はないが、そのことを判定する処理を追加すると処理負荷が高まるので、汎用性を優先し、５を超えた場合同様、強制的にＡレジスタの値を５に更新することとしている。かかる３～６行目のコマンドが、図２１５のステップＳ２に対応する。
図２１６の７行目の指標「ＲＡＭ＿ＩＮＣ０１」は、５行目のコマンド「ＪＣＰ Ｃ，Ａ，５，ＲＡＭ＿ＩＮＣ０１」の移動先アドレスを示す。８行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、図２１７に示すように、Ａレジスタの値（例えば、０３Ｈ）がＨＬレジスタで示されるアドレスに格納される。かかる８行目のコマンドが、図２１５のステップＳ３に対応する。こうして、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に、１だけインクリメントしつつ、Ａレジスタにインクリメント後の値を保持すること（Ａレジスタの値をその後の処理で利用すること）が可能となる。
このように、図２１６に示したＲＡＭ＿ＩＮＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＬＤＱ ＨＬ，ＬＯＷ ＿ＡＴ＿ＳＥＴ」２バイト＋３行目のコマンド「ＬＤ Ａ，（ＨＬ）」１バイト＋４行目のコマンド「ＩＮＣ Ａ」１バイト＋５行目のコマンド「ＪＣＰ Ｃ，Ａ，５，ＲＡＭ＿ＩＮＣ０１」３バイト＋６行目のコマンド「ＬＤ Ａ，５」２バイト＋８行目のコマンド「ＬＤ （ＨＬ），Ａ」１バイト＝１０バイトとなり、総実行サイクルは、２行目２サイクル＋３行目２サイクル＋４行目１サイクル＋５行目４サイクル＋６行目２サイクル＋８行目２サイクル＝１３サイクルとなる。かかるＲＡＭ＿ＩＮＣモジュールを設けることによって、１バイト変数を、画一的かつ容易にインクリメントできるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図２１８は、ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図２１６のＲＡＭ＿ＩＮＣモジュールのコマンド群を、図２１８のＲＡＭ＿ＩＮＣモジュールのコマンド群に置き換えている。
図２１８の１行目の指標「ＲＡＭ＿ＩＮＣ：」は、当該ＲＡＭ＿ＩＮＣモジュールの先頭アドレスを示す。２行目のコマンド「ＩＣＰＬＭＱＡ （ＬＯＷ ＿ＡＴ＿ＳＥＴ）、５」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＡＴ＿ＳＥＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（インクリメント対象となるアドレス）に格納された１バイト値と、上限値「５」とを比較し、その結果、５未満であれば（キャリーフラグが立てば）、インクリメント対象となるアドレスに格納された１バイト値を１だけインクリメントして、Ａレジスタに格納するとともに、インクリメント対象となるアドレスに格納された１バイト値を更新する。また、インクリメント後の値が５以上であれば（キャリーフラグが立っていなければ）、Ａレジスタに上限値「５」を格納するとともに、インクリメント対象となるアドレスに格納された１バイト値を上限値「５」に更新する。かかる２行目のコマンドが、図２１５のステップＳ１～Ｓ３に対応する。こうして、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に、１だけインクリメントしつつ、Ａレジスタにインクリメント後の値を保持すること（Ａレジスタの値をその後の処理で利用すること）が可能となる。
ここで、コマンド「ＩＣＰＬＭＱＡ （ｋ）、ｎ」は、Ｑレジスタの値をアドレスの上位１バイトとし、値ｋをアドレスの下位１バイトとし、その対象アドレスに格納された１バイト値と、上限値ｎとを比較し、その結果、ｎ未満であれば、対象アドレスに格納された１バイト値を１だけインクリメントして、Ａレジスタに格納するとともに、対象アドレスに格納された１バイト値を更新し、ｎ以上であれば、Ａレジスタに上限値ｎを格納するとともに、対象アドレスに格納された１バイト値を上限値ｎに更新するコマンドである。かかるコマンドサイズは「４」であり、実行サイクルは「７」である。
図２１８のＲＡＭ＿ＩＮＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＩＣＰＬＭＱＡ （ＬＯＷ ＿ＡＴ＿ＳＥＴ）、５」４バイト＝４バイトとなり、総実行サイクルは、２行目７サイクル＝７サイクルとなる。したがって、図２１６の場合と比べ、総コマンドサイズが６バイト削減され、総実行サイクルが６サイクル削減されている。かかるＲＡＭ＿ＩＮＣモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２１６と図２１８とを比較して理解できるように、図２１６において７行（２～８行目）を占有していたコマンド群を、図２１８においては１行（２行目）で表すことができ、コマンド数自体の削減、および、設計負荷の軽減を図ることが可能となる。
図２１９は、ＲＡＭ＿ＩＮＣモジュールを実現するためのコマンドのさらに他の例を説明するための説明図である。図２１８を用いて説明したＲＡＭ＿ＩＮＣモジュールでは、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に、１だけインクリメントしつつ、Ａレジスタにインクリメント後の値を保持する例を挙げた。しかし、処理によっては、Ａレジスタにその結果を残すことなく、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に１だけインクリメントしさえすればよい場合もある。ここでは、Ａレジスタを更新することなく、１バイト変数を１だけインクリメントする例を挙げる。
図２１９の１行目の指標「ＲＡＭ＿ＩＮＣ：」は、当該ＲＡＭ＿ＩＮＣモジュールの先頭アドレスを示す。２行目のコマンド「ＩＣＰＬＭＱ （ＬＯＷ ＿ＡＴ＿ＳＥＴ）、５」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＡＴ＿ＳＥＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレス（インクリメント対象となるアドレス）に格納された１バイト値と、上限値「５」とを比較し、その結果、５未満であれば（キャリーフラグが立てば）、インクリメント対象となるアドレスに格納された１バイト値を１だけインクリメントして更新する。また、インクリメントされた値が５以上であれば（キャリーフラグが立っていなければ）、インクリメント対象となるアドレスに格納された１バイト値を上限値「５」に更新する。かかる２行目のコマンドが、図２１５のステップＳ１～Ｓ３に対応する。こうして、メインＲＡＭ５００ｃの１バイト変数を、所定数を上限に、１だけインクリメントすることが可能となる。
ここで、コマンド「ＩＣＰＬＭＱ （ｋ）、ｎ」は、Ｑレジスタの値をアドレスの上位１バイトとし、値ｋをアドレスの下位１バイトとし、その対象アドレスに格納された１バイト値と、上限値ｎとを比較し、その結果、ｎ未満であれば、対象アドレスに格納された１バイト値を１だけインクリメントして更新し、ｎ以上であれば、対象アドレスに格納された１バイト値を上限値ｎに更新するコマンドである。かかるコマンドサイズは「４」であり、実行サイクルは「７」である。
図２１９のＲＡＭ＿ＩＮＣモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＩＣＰＬＭＱ （ＬＯＷ ＿ＡＴ＿ＳＥＴ）、５」４バイト＝４バイトとなり、総実行サイクルは、２行目７サイクル＝７サイクルとなる。したがって、図２１６の場合と比べ、総コマンドサイズが６バイト削減され、総実行サイクルが６サイクル削減されている。かかるＲＡＭ＿ＩＮＣモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ここでは、図２１６の例と比較して、Ａレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図２１６の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図２１６と図２１９とを比較して理解できるように、図２１６において７行（２～８行目）を占有していたコマンド群を、図２１９においては１行（２行目）で表すことができ、コマンド数自体の削減、および、設計負荷の軽減を図ることが可能となる。
<コマンド「ＬＤＩＮＴＱＲ」>
ＴＡＢＬＳＥＴモジュールは、テーブルセット処理、すなわち、メインＲＡＭ５００ｃの変数に所定の値（初期値）を設定するための汎用モジュールである。ここでは、ＴＡＢＬＳＥＴモジュールをメモリマップ上の００３０Ｈに配置する例を挙げて説明する。
メインＣＰＵ５００ａは、メインＲＯＭ５００ｂからプログラムを読み出し、読み出したプログラムを遂行し、任意の処理において、サブルーチンとしてＴＡＢＬＳＥＴモジュールを呼び出し、ＴＡＢＬＳＥＴモジュールを遂行する。ＴＡＢＬＳＥＴモジュールでは、メインＲＯＭ５００ｂのプログラムデータに記述された複数の１バイト値を、メインＲＡＭ５００ｃのワークエリアにおいて変数として扱われる複数のデータを保持する領域に転送する。こうして、複数の変数の値が設定される。ここで、転送するデータの数を単にデータ数と言う。
図２２０は、ＴＡＢＬＳＥＴモジュールの具体的な処理を示したフローチャートである。ここでは、任意の処理として、図８９のステップＳ２２００－１１や図９５のステップＳ２８００－３９で示したエラーウェイト処理、すなわち、エラー表示、警告音要求およびエラー復帰待ちを実行するＥＲＲＷＡＩＴモジュールの一部を挙げて説明する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。また、当該ＴＡＢＬＳＥＴモジュールの説明中、第１レジスタはＢレジスタであり、第２レジスタはＨＬレジスタであり、第１レジスタおよび第２レジスタと異なるレジスタはＡレジスタであり、所定値は「１」である。なお、所定値を任意に設定できるのは言うまでもない。
メインＣＰＵ５００ａは、図２２０（ａ）のように、任意の処理において、転送元となる１バイトデータ群の先頭アドレスをＨＬレジスタに設定する（Ｓ１）。そして、サブルーチンとしてＴＡＢＬＳＥＴモジュールを呼び出す（Ｓ２）。
メインＣＰＵ５００ａは、図２２０（ｂ）のように、ＴＡＢＬＳＥＴモジュールにおいて、ＢＣレジスタを退避し（Ｓ３）、割込を禁止する（Ｓ４）。そして、メインＣＰＵ５００ａは、ＨＬレジスタで示されるアドレスに格納された１バイト値をＢレジスタに読み出す（Ｓ５）。かかる１バイト値はデータ数を示す。続いて、メインＣＰＵ５００ａは、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値を転送し、ＨＬレジスタの値に「２」を加えて次に転送するアドレスを設定する（Ｓ６）。続いて、メインＣＰＵ５００ａは、Ｂレジスタの値をデクリメント（「１」減算）し、デクリメントした結果が０であるか否か判定する（Ｓ７）。ここで、デクリメントした結果が０でなければ（Ｓ７におけるＮＯ）、ステップＳ６からの処理を繰り返し、デクリメントした結果が０であれば（Ｓ７におけるＹＥＳ）、割込を許可し（Ｓ８）、ＢＣレジスタを復帰させて（Ｓ９）、当該ＴＡＢＬＳＥＴモジュールを終了して１段上のルーチンに戻る（Ｓ１０）。
図２２１、図２２２は、ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの一例を説明するための説明図である。このうち、図２２１（ａ）は、ＴＡＢＬＳＥＴモジュールを呼び出す任意の処理のコマンド群を示し、図２２１（ｂ）は、ＴＡＢＬＳＥＴモジュールのコマンド群を示し、図２２１（ｃ）は、メインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群の配置を示し、図２２１（ｄ）は、メインＲＡＭ５００ｃのワークエリアにおける１バイトデータ群の配置を示す。図２２０で示したフローチャートは、例えば、図２２１に示したプログラムによって実現される。
図２２１（ａ）の１行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＥＲＲ＿ＲＣＶ」によって、転送元となる１バイトデータ群の先頭アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」をＨＬレジスタに設定する。かかる１行目のコマンドが、図２２０（ａ）のステップＳ１に対応する。そして、２行目のコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」によって、サブルーチンとしてＴＡＢＬＳＥＴモジュールが呼び出される。かかる２行目のコマンドが、図２２０（ａ）のステップＳ２に対応する。
図２２１（ｂ）の１行目の指標「ＴＡＢＬＳＥＴ：」は、当該ＴＡＢＬＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＰＵＳＨ ＢＣ」によって、ＢＣレジスタの値がスタック領域に退避される。かかる２行目のコマンドが、図２２０（ｂ）のステップＳ３に対応する。３行目のコマンド「ＤＩ」によって割込が禁止される。かかる３行目のコマンドが、図２２０（ｂ）のステップＳ４に対応する。
図２２１（ｂ）の４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図２２１（ａ）で示したように、アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」が設定されている。したがって、図２２１（ｃ）の２行目の１バイト値「（Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶ）／２」がデータ数（転送の繰り返し数）としてＢレジスタに読み出されることとなる。なお、「Ｔ＿ＥＲＲ＿ＲＣＶ＿」は、転送元となる１バイトデータ群の最終アドレスの次のアドレスであり、Ｔ＿ＥＲＲ＿ＲＣＶは転送元となる１バイトデータ群の先頭アドレスなので、Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶの値（データ数を示す１バイト値）の値が、１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、データ数が導出される。図２２１（ｃ）の例では、データ数は、９／２＝４となる。かかる図２２１（ｂ）の４行目のコマンドが、図２２０（ｂ）のステップＳ５に対応する。
図２２１（ｂ）の５行目の指標「ＴＡＢＬＳＥＴ１０：」は繰り返し処理の先頭アドレスを示す。６行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」および７行目のコマンド「ＬＤＱ （Ｃ），Ａ」によって、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「２」を加えた値で示されるアドレスに格納された値が格納され、ＨＬレジスタの値に「２」が加えられて次に転送するアドレスが設定される。かかる６，７行目のコマンドが、図２２０（ｂ）のステップＳ６に対応する。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」の値であった場合、図２２１（ｃ）の３行目における２バイト変数「＿ＥＲＲ＿ＮＵＭ」の下位１バイト値がＣレジスタに格納され、図２２１（ｃ）の３行目における「０」の値がＡレジスタに格納される。
また、図２２１（ｂ）の７行目のコマンド「ＬＤＱ （Ｃ），Ａ」は、Ｑレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値を格納するコマンドである。
例えば、Ｃレジスタの値、すなわち「＿ＥＲＲ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、Ａレジスタの値、すなわち、「０」の値を格納する。
ここで、図２２１（ｃ）、図２２１（ｄ）において、変数「＿ＥＲＲ＿ＮＵＭ」は、エラー番号を示し、変数「＿ＣＲＥ＿ＴＭＲ」は、クレジットボタン検出タイマを示し、変数「＿ＣＲＥ＿ＦＬＧ」は、クレジットボタン検出フラグを示し、変数「＿ＳＮＳ＿ＯＬＤ」はメダル通過センサービット前回状態を示す。なお、図２２１（ｄ）に示す変数の配置は図のように連続している必要はなく、離隔していてもよい。
続いて、図２２１（ｂ）の８行目のコマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＴＡＢＬＳＥＴ１０」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「４」なので、「ＴＡＢＬＳＥＴ１０」からの処理を４回繰り返すとＢレジスタの値が０となる。かかる８行目のコマンドが、図２２０（ｂ）のステップＳ７に対応する。
図２２１（ｂ）の９行目のコマンド「ＥＩ」によって割込が許可される。かかる９行目のコマンドが、図２２０（ｂ）のステップＳ８に対応する。１０行目のコマンド「ＰＯＰ ＢＣ」によってスタック領域に退避されていたデータがＢＣレジスタに復帰される。かかる１０行目のコマンドが、図２２０（ｂ）のステップＳ９に対応する。そして、１１行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる１１行目のコマンドが、図２２０（ｂ）のステップＳ１０に対応する。
こうして、図２２２に示すように、メインＲＯＭ５００ｂのプログラムデータに記述された複数の１バイト値（５５Ｈ、７７Ｈ、６６Ｈ、２２Ｈ）を、メインＲＡＭ５００ｃのワークエリアにおける変数（「＿ＥＲＲ＿ＮＵＭ」、「＿ＣＲＥ＿ＴＭＲ」、「＿ＣＲＥ＿ＦＬＧ」、「＿ＳＮＳ＿ＯＬＤ」）に転送することが可能となる。
ＴＡＢＬＳＥＴモジュールは、複数のモジュールからサブルーチンとして呼び出される。例えば、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、本前兆中処理（ＡＴ状態＝「３」）を実行するＨＩＤ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、終了画面中処理（ＡＴ状態＝「４」）を実行するＦＩＮ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、準備中処理（ＡＴ状態＝「５」）を実行するＰＲＥ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＲＥＧ中処理（ＡＴ状態＝「６」）を実行するＲＥＧ＿ＬＯＴモジュール、図９１におけるステップＳ２４００－１１で示した実行フラグ設定処理を実行するＥＸＥ＿ＳＥＴモジュールにおいて遊技状態および演出状態に応じて選択的に移行し、ＢＩＧ中処理（ＡＴ状態＝「７」）を実行するＢＩＧ＿ＬＯＴモジュール、図８５のステップＳ２０２０で示した設定値切り替え処理を実行するＲＡＮＫＳＥＴモジュール、図９１のステップＳ２４００で示した図柄コード設定処理を実行するＦＧＳＥＴＵＰモジュール、図９６のステップＳ２９００で示した遊技移行処理を実行するＧＡＭＥＳＥＴモジュール、図９６のステップＳ２９００－３で示した役物作動中処理を実行するＪＣＧＭＳＥＴモジュール等から呼び出される。
このように、図２２１（ｂ）に示したＴＡＢＬＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＰＵＳＨ ＢＣ」１バイト＋３行目のコマンド「ＤＩ」１バイト＋４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋６行目のコマンド「ＩＮＬＤ ＡＣ，（ＨＬ）」２バイト＋７行目のコマンド「ＬＤＱ （Ｃ），Ａ」２バイト＋８行目のコマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」２バイト＋９行目のコマンド「ＥＩ」１バイト＋１０行目のコマンド「ＰＯＰ ＢＣ」１バイト＋１１行目のコマンド「ＲＥＴ」１バイト＝１２バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋６行目４サイクル＋７行目３サイクル＋８行目３サイクル（または２サイクル）＋９行目１サイクル＋１０行目３サイクル＋１１行目３サイクル＝２３サイクル（または２２サイクル）となる。なお、括弧内のサイクル数は、コマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」によって移動しなかった場合の実行サイクルを示している。かかるＴＡＢＬＳＥＴモジュールを設けることによって、上述した各モジュール内でテーブルセット処理を行うことなく、コマンドサイズ１バイトのコマンド「ＲＳＴ ＴＡＢＬＳＥＴ」で賄うことができるので、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
図２２３は、ＴＡＢＬＳＥＴモジュールを実現するためのコマンドの他の例を説明するための説明図である。ここでは、図２２１（ｂ）のＴＡＢＬＳＥＴモジュールのコマンド群を、図２２３（ｂ）のＴＡＢＬＳＥＴモジュールのコマンド群に置き換えており、他の、図２２１（ａ）のＴＡＢＬＳＥＴモジュールを呼び出す任意の処理のコマンド群、図２２１（ｃ）のメインＲＯＭ５００ｂのプログラムデータにおける１バイトデータ群、および、図２２１（ｄ）のメインＲＡＭ５００ｃのワークエリアにおける１バイトデータ群は、図２２３（ａ）、図２２３（ｃ）、図２２３（ｄ）として、そのまま用いている。ここでは、図２２３（ａ）、図２２３（ｃ）、図２２３（ｄ）のように、図２２１（ａ）、図２２１（ｃ）、図２２１（ｄ）と実質的に等しい処理についてはその説明を省略し、図２２３（ｂ）の異なる処理のみを説明する。
図２２３（ｂ）の１行目の指標「ＴＡＢＬＳＥＴ：」は、当該ＴＡＢＬＳＥＴモジュールの先頭アドレスを示す。２行目のコマンド「ＰＵＳＨ ＢＣ」によって、ＢＣレジスタの値がスタック領域に退避される。かかる２行目のコマンドが、図２２０（ｂ）のステップＳ３に対応する。３行目のコマンド「ＤＩ」によって割込が禁止される。かかる３行目のコマンドが、図２２０（ｂ）のステップＳ４に対応する。
図２２３（ｂ）の４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＢレジスタに読み出される。このとき、ＨＬレジスタには、図２２３（ａ）で示したように、アドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」が設定されている。したがって、図２２３（ｃ）の２行目の１バイト値「（Ｔ＿ＥＲＲ＿ＲＣＶ＿－Ｔ＿ＥＲＲ＿ＲＣＶ）／２」がデータ数（転送の繰り返し数）としてＢレジスタに読み出されることとなる。図２２３（ｃ）の例では、データ数は４となる。かかる図２２３（ｂ）の４行目のコマンドが、図２２０（ｂ）のステップＳ５に対応する。
図２２３（ｂ）の５行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値が１だけインクリメントされる。６行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された値で特定されるアドレスに、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値が転送され、ＨＬレジスタの値に「２」を加えて次に転送するアドレスが設定され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、当該処理が繰り返される。かかる５、６行目のコマンドが、図２２０（ｂ）のステップＳ６、Ｓ７に対応する。
ここで、コマンド「ＬＤＩＮＴＱＲ （ＨＬ）」は、Ｑレジスタの値をアドレスの上位１バイトとし、ＨＬレジスタで示されるアドレスに格納された値をアドレスの下位１バイトとし、そのアドレスに、ＨＬレジスタに「１」を加えた値で示されるアドレスに格納された値を転送し、ＨＬレジスタの値に「２」を加えてＨＬレジスタの値を更新し、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、値の転送を繰り返すコマンドである。かかるコマンドのコマンドサイズは「２」であり、実行サイクルは「５」である。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＥＲＲ＿ＲＣＶ」の値であった場合、Ｑレジスタの値をアドレスの上位１バイトとし、図２２３（ｃ）の３行目における「＿ＥＲＲ＿ＮＵＭ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに、図２２３（ｃ）の３行目における「０」の値が転送され、ＨＬレジスタの値に「２」が加えられ、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、すなわち、４回転送が繰り返される。
続いて、図２２３（ｂ）の７行目のコマンド「ＥＩ」によって割込が許可される。かかる７行目のコマンドが、図２２０（ｂ）のステップＳ８に対応する。８行目のコマンド「ＰＯＰ ＢＣ」によってスタック領域に退避されていたデータがＢＣレジスタに復帰される。かかる８行目のコマンドが、図２２０（ｂ）のステップＳ９に対応する。そして、９行目のコマンド「ＲＥＴ」によって、１段上のルーチンに戻る。かかる９行目のコマンドが、図２２０（ｂ）のステップＳ１０に対応する。
図２２３（ｂ）のＴＡＢＬＳＥＴモジュールのコマンドの総コマンドサイズは、２行目のコマンド「ＰＵＳＨ ＢＣ」１バイト＋３行目のコマンド「ＤＩ」１バイト＋４行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋５行目のコマンド「ＩＮＣ ＨＬ」１バイト＋６行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」２バイト＋７行目のコマンド「ＥＩ」１バイト＋８行目のコマンド「ＰＯＰ ＢＣ」１バイト＋９行目のコマンド「ＲＥＴ」１バイト＝９バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目２サイクル＋５行目１サイクル＋６行目５サイクル＋７行目１サイクル＋８行目３サイクル＋９行目３サイクル＝１９サイクルとなる。したがって、図２２１（ｂ）の場合と比べ、総コマンドサイズが３バイト削減され、総実行サイクルも少なくとも４サイクル削減される。特に、図２２１（ｂ）の例では、コマンド「ＤＪＮＺ ＴＡＢＬＳＥＴ１０」におけるＢレジスタの値が２以上であれば、その値に１０サイクル（６行目４サイクル＋７行目３サイクル＋８行目３サイクル）を乗じた分だけ総実行サイクルが増えるので、図２２１（ｂ）の総実行サイクルの削減量も多くなる。かかるＴＡＢＬＳＥＴモジュールによって、コマンドの更なる短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、ここでは、図２２１の例と比較して、ＡレジスタおよびＣレジスタを利用していない。したがって、Ａレジスタの値やＣレジスタの値を意図せず更新してしまうことはない。また、図２２１の例では、ＡレジスタやＣレジスタが既に利用されている場合、スタックしてＡレジスタやＣレジスタの値を退避する必要があったが、ここでは、ＡレジスタやＣレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図２２１（ｂ）と図２２３（ｂ）とを比較して理解できるように、図２２１（ｂ）において４行（５行目～８行目）を占有していたコマンド群を、図２２３（ｂ）においては２行（５、６行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<ＤＥＣＷＭＱ>
図２２４は、ＩＰＴ＿ＰＣモジュールの具体的な処理を示したフローチャートである。ＩＰＴ＿ＰＣモジュールは、上記タイマ割込み処理（図９８参照）のステップＳ３１００－２１において４回に１回読み出される時間監視処理を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
時間監視処理は、図８２～図９８の様々なステップにおいてセットされたタイマ（例えば、１遊技間タイマ等）を１ずつ減算する処理である。
メインＣＰＵ５００ａは、図２２４（ａ）に示すように、タイマが格納されたアドレスをＨＬレジスタに読み出した後（Ｓ１）、図２２４（ｂ）に示すＷＯＲＤＤＥＣモジュールを実行し（Ｓ２）、ＨＬレジスタに示されたアドレスの値を１減算する（Ｓ３）。そして、コマンド「ＲＥＴ」によって、当該ＷＯＲＤＤＥＣモジュールを終了してＩＰＴ＿ＰＣモジュールに戻る（Ｓ４）。
図２２５は、ＩＰＴ＿ＰＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図２２４で示したフローチャートは、例えば、図２２５に示したプログラムによって実現される。なお、図２２５では、一例として、１遊技間タイマを減算する処理について説明する。
図２２５（ａ）の１行目の指標「ＩＰＴ＿ＰＣ：」は、当該ＩＰＴ＿ＰＣモジュールの先頭アドレスを示す。そして、図２２５（ａ）の２行目のコマンド「ＬＤＱ ＨＬ，（ＬＯＷ ＿ＧＡＭ＿ＴＭＲ）」によって、Ｑレジスタの値をＨレジスタに読み出し、アドレス「＿ＧＡＭ＿ＴＭＲ」の下位１バイトの値をＬレジスタに読み出す。かかる２行目のコマンドが、図２２４（ａ）のステップＳ１に対応する。
そして、図２２５（ａ）の３行目のコマンド「ＣＡＬＬＦ ＷＯＲＤＤＥＣ」によって、図２２５（ｂ）に示すＷＯＲＤＤＥＣモジュールが呼び出される。かかる２行目のコマンドが、図２２４（ａ）のステップＳ２に対応する。
図２２５（ｂ）の１行目の指標「ＷＯＲＤＤＥＣ：」は、当該ＷＯＲＤＤＥＣモジュールの先頭アドレスを示す。そして、図２２５（ｂ）の２行目のコマンド「ＤＣＰＷＬＤ （ＨＬ），０」によって、ＨＬレジスタに示されるアドレス（より厳密には、ＨＬレジスタに示されるアドレスと、その次のアドレス）に格納された２バイト長の値（１遊技間タイマ）が読み出され、読み出された値から１が減算（更新）される。そして、減算することによりキャリーフラグに１が立っていた場合、すなわち、読み出された値が０（所定の値）であった場合、ＨＬレジスタに示されるアドレス（より厳密には、ＨＬレジスタに示されるアドレスと、その次のアドレス）に固定値「０（特定値）」が格納される。一方、キャリーフラグに１が立っていなかった場合、すなわち、読み出された値が１以上であった場合、減算された値が、ＨＬレジスタに示されるアドレス（より厳密には、ＨＬレジスタに示されるアドレスと、その次のアドレス）に格納される。かかる２行目のコマンドが、図２２４（ｂ）のステップＳ３に対応する。
そして、図２２５（ｂ）の３行目のコマンド「ＲＥＴ」によって、当該ＷＯＲＤＤＥＣモジュールを終了してＩＰＴ＿ＰＣモジュールに戻る。かかる３行目のコマンドが、図２２４（ｂ）のステップＳ４に対応する。こうして、ＨＬレジスタで示されるアドレスに格納された２バイト長の値（１遊技間タイマ）が０になるまで、１回の処理毎に１ずつデクリメントすることが可能となる。
ここで、図２２５（ａ）および図２２５（ｂ）のコマンド群を図２２５（ｃ）のように変更することができる。ここでは、図２２５（ａ）および図２２５（ｂ）と実質的に等しい処理についてはその説明を省略し、図２２５（ｃ）の異なる処理のみを説明する。
図２２５（ｃ）の２行目のコマンド「ＤＥＣＷＭＱ （ＬＯＷ ＿ＧＡＭ＿ＴＭＲ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＧＡＭ＿ＴＭＲ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値が読み出される。そして、読み出された値から１が減算（デクリメント）され、減算することによりキャリーフラグに１が立っていた場合、すなわち、読み出された値が０であった場合、そのアドレスに固定値「０」が格納される。一方、キャリーフラグに１が立っていなかった場合、すなわち、読み出された値が１以上であった場合、減算された値が、そのアドレスに格納される。
ここで、図２２５（ａ）および図２２５（ｂ）に示したコマンド群の総コマンドサイズは、図２２５（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＧＡＭ＿ＴＭＲ）」２バイト＋図２２５（ａ）の３行目のコマンド「ＣＡＬＬＦ ＷＯＲＤＤＥＣ」２バイト＋図２２５（ｂ）の２行目のコマンド「ＤＣＰＷＬＤ （ＨＬ），０」４バイト＋図２２５（ｂ）の３行目のコマンド「ＲＥＴ」１バイト＝９バイトとなり、総実行サイクルは、図２２５（ａ）の２行目２サイクル＋図２２５（ａ）の３行目４サイクル＋図２２５（ｂ）の２行目９サイクル＋図２２５（ｂ）の３行目３サイクル＝１８サイクルとなる。
一方、図２２５（ｃ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＤＥＣＷＭＱ （ＬＯＷ ＿ＧＡＭ＿ＴＭＲ）」３バイト＝３バイトとなり、総実行サイクルは、２行目８サイクル＝８サイクルとなる。
したがって、図２２５（ａ）および図２２５（ｂ）のコマンド群を図２２５（ｃ）のコマンド群に置き換えることで、総コマンドサイズが６バイト削減され、総実行サイクルも１０サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２２５（ａ）と図２２５（ｃ）とを比較して理解できるように、図２２５（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図２２５（ｃ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図２２５（ｃ）の例では、ＷＯＲＤＤＥＣモジュールも削除することが可能であり、貴重な汎用モジュールの領域を空け、その領域に他のモジュールを配置することができる。こうしてリソースの有効活用が可能となる。
<ＲＩＢＩＴ>
図２２６は、ＣＭＤＰＲＯＣモジュールの具体的な処理を示したフローチャートである。ＣＭＤＰＲＯＣモジュールは、上記サブコマンド送信処理（図９８のステップＳ３１００－１１参照）を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ５００ａは、図２２６に示すように、割込み待ちモニタレジスタの値を取得する（Ｓ１）。ここで、割込み待ちモニタレジスタは、１バイトで構成されており、６ビット目に、電源断予告信号が入力される。そして、スロットマシン４００の電源電圧が所定値以下になると、電源断予告信号が入力され、割込み待ちモニタレジスタの６ビット目が１になり、それ以外の場合は０になっている。
メインＣＰＵ５００ａは、取得した割込み待ちモニタレジスタの６ビット目を参照することで、電源断予告信号が入力されているか、すなわち、外部割込み要求があるかを判定する（Ｓ２）。そして、外部割込み要求があれば（Ｓ２におけるＹＥＳ）、当該ＣＭＤＰＲＯＣモジュールを終了して１段上のルーチンに戻り、外部割込み要求がなければ（Ｓ２におけるＮＯ）、次の処理に移り、サブコマンドを副制御基板５０２に送信する。
図２２７は、ＣＭＤＰＲＯＣモジュールを実現するためのコマンドの一例を説明するための説明図である。図２２６で示したフローチャートは、例えば、図２２７に示したプログラムによって実現される。
図２２７（ａ）の１行目の指標「ＣＭＤＰＲＯＣ：」は、当該ＣＭＤＰＲＯＣモジュールの先頭アドレスを示す。そして、図２２７（ａ）の２行目のコマンド「ＩＮ Ａ，（＠ＩＲＲ＿＿＿＿）」によって、Ｕレジスタの値をアドレスの上位１バイトとし、割込み待ちモニタレジスタのアドレスの下位１バイトを示す固定値「＠ＩＲＲ＿＿＿＿」をアドレスの下位１バイトとし、そのアドレスに格納された値をＡレジスタに読み出す。かかる２行目のコマンドが、図２２６のステップＳ１に対応する。
そして、図２２７（ａ）の３行目のコマンド「ＲＢＩＴ ＮＺ，６，Ａ」によって、Ａレジスタに格納された値の６ビット目が０でなければ、すなわち、１であれば、コマンド「ＲＥＴ」を実行するように、当該ＣＭＤＰＲＯＣモジュールを終了して１段上のルーチンに戻る。一方、Ａレジスタに格納された値の６ビット目が０であれば、次のコマンドに処理を移す。かかる３行目のコマンドが、図２２６のステップＳ２に対応する。
ここで、図２２７（ａ）のコマンド群を図２２７（ｂ）のように変更することができる。ここでは、図２２７（ａ）と実質的に等しい処理についてはその説明を省略し、図２２７（ｂ）の異なる処理のみを説明する。
図２２７（ｂ）の２行目のコマンド「ＲＩＢＩＴ ＮＺ，６，（＠ＩＲＲ＿＿＿＿）」によって、Ｕレジスタの値をアドレスの上位１バイトとし、割込み待ちモニタレジスタのアドレスの下位１バイトを示す固定値「＠ＩＲＲ＿＿＿＿」をアドレスの下位１バイトとし、そのアドレスに格納された値の６ビット目が０でなければ、コマンド「ＲＥＴ」を実行するように、当該ＣＭＤＰＲＯＣモジュールを終了して１段上のルーチンに戻る。一方、そのアドレスに格納された値の６ビット目が０であれば、次のコマンドに処理を移す。
ここで、図２２７（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＩＮ Ａ，（＠ＩＲＲ＿＿＿＿）」２バイト＋３行目のコマンド「ＲＢＩＴ ＮＺ，６，Ａ」２バイト＝４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目５（３）サイクル＝８（６）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＢＩＴ ＮＺ，６，Ａ」によって移動しなかった場合の実行サイクルを示している。
一方、図２２７（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＲＩＢＩＴ ＮＺ，６，（＠ＩＲＲ＿＿＿＿）」３バイト＝３バイトとなり、総実行サイクルは、２行目７（５）サイクル＝７（５）サイクルとなる。なお、括弧内のサイクル数は、コマンド「ＲＩＢＩＴ ＮＺ，６，（＠ＩＲＲ＿＿＿＿）」によって移動しなかった場合の実行サイクルを示している。
したがって、図２２７（ａ）のコマンド群を図２２７（ｂ）のコマンド群に置き換えることで、総コマンドサイズが１バイト削減され、総実行サイクルも少なくとも１サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２２７（ｂ）の例では、図２２７（ａ）で利用していたＡレジスタを利用していない。したがって、Ａレジスタの値を意図せず更新してしまうことはない。また、図２２７（ａ）の例では、Ａレジスタが既に利用されている場合、スタックしてＡレジスタの値を退避する必要があったが、ここでは、Ａレジスタを利用しないので、スタック処理も必要ない。こうして、リソースを有効利用することが可能となる。
また、図２２７（ａ）と図２２７（ｂ）とを比較して理解できるように、図２２７（ａ）において２行（２行目～３行目）を占有していたコマンド群を、図２２７（ｂ）においては１行（２行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<ＡＮＤ＋ＯＲ>
図２２８は、ＳＥＴ＿ＰＬＳモジュールの具体的な処理を示したフローチャートである。ＳＥＴ＿ＰＬＳモジュールは、上記ステッピングモータ制御処理（図９８のステップＳ３１００－１３参照）において読み出される励磁パターン更新処理を実行する。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
メインＣＰＵ５００ａは、図２２８に示すように、ステッピングモータ４５２の励磁パターンが格納された励磁パターンテーブルの先頭アドレスを取得する（Ｓ１）。メインＣＰＵ５００ａは、取得した励磁パターンテーブルの先頭アドレスに対して、予めＡレジスタに格納されたオフセット値を加算、すなわち、オフセットする（Ｓ２）。
そして、メインＣＰＵ５００ａは、所定の出力ポートに格納された出力イメージを取得し（Ｓ３）、取得した出力イメージの上位４ビットをマスクする（Ｓ４）。なお、ここで取得した出力イメージは、１バイト長で構成されており、上位４ビットに、ステッピングモータ４５２の励磁パターンが示されている。そこで、ここでは、出力イメージの上位４ビットをマスクすることで、励磁パターンをクリアしている。
その後、メインＣＰＵ５００ａは、ステップＳ２においてオフセットされたアドレスに示される値と、取得した出力イメージとの論理和を取ることにより、励磁パターンを合成し（Ｓ５）、合成した励磁パターンを出力イメージとして更新し（Ｓ６）、当該ＳＥＴ＿ＰＬＳモジュールを終了して１段上のルーチンに戻る（Ｓ７）。
図２２９は、ＳＥＴ＿ＰＬＳモジュールを実現するためのコマンドの一例を説明するための説明図である。図２２８で示したフローチャートは、例えば、図２２９に示したプログラムによって実現される。
図２２９（ａ）の１行目の指標「ＳＥＴ＿ＰＬＳ：」は、当該ＳＥＴ＿ＰＬＳモジュールの先頭アドレスを示す。そして、図２２９（ａ）の２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＰＬＳ＿ＰＴＮ」によって、ステッピングモータ４５２の励磁パターンが格納された励磁パターンテーブルのアドレス「Ｔ＿ＰＬＳ＿ＰＴＮ」をＨＬレジスタに読み出す。かかる２行目のコマンドが、図２２８のステップＳ１に対応する。
そして、図２２９（ａ）の３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値（オフセット値）が加算され、ＨＬレジスタの値が更新される。かかる３行目のコマンドが、図２２８のステップＳ２に対応する。
その後、図２２９（ａ）の４行目のコマンド「ＬＤ Ａ，（ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ）」によって、出力ポートのアドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納された値（出力イメージ）をＡレジスタに読み出す。かかる４行目のコマンドが、図２２８のステップＳ３に対応する。
続いて、図２２９（ａ）の５行目のコマンド「ＡＮＤ Ａ，００００１１１１Ｂ」によって、Ａレジスタの値（出力イメージ）と、固定値「００００１１１１Ｂ」（第１の値）との論理積が演算され（上位４ビットがマスクされ）、演算結果がＡレジスタに格納される。かかる５行目のコマンドが、図２２８のステップＳ４に対応する。
そして、図２２９（ａ）の６行目のコマンド「ＯＲ Ａ，（ＨＬ）」によって、Ａレジスタの値（マスクされた出力イメージ）と、ＨＬレジスタに示されるアドレスに格納された値（励磁パターン、第２の値）との論理和が演算され、演算結果がＡレジスタに格納される。かかる６行目のコマンドが、図２２８のステップＳ５に対応する。
その後、図２２９（ａ）の７行目のコマンド「ＬＤ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），Ａ」によって、Ａレジスタの値が出力ポートのアドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納される。かかる７行目のコマンドが、図２２８のステップＳ６に対応する。そして、図２２９（ａ）の８行目のコマンド「ＲＥＴ」によって、当該ＳＥＴ＿ＰＬＳモジュールが終了して１段上のルーチンに戻る。かかる８行目のコマンドが、図２２８のステップＳ７に対応する。
ここで、図２２９（ａ）のコマンド群を図２２９（ｂ）のように変更することができる。ここでは、図２２９（ａ）と実質的に等しい処理についてはその説明を省略し、図２２９（ｂ）の異なる処理のみを説明する。
図２２９（ｂ）の３行目のコマンド「ＲＳＴ ＣＡＬＡＤＲＳ」によって、図２２９（ｃ）に示すＣＡＬＡＤＲＳモジュールが呼び出される。図２２９（ｃ）の１行目の指標「ＣＡＬＡＤＲＳ：」は、当該ＣＡＬＡＤＲＳモジュールの先頭アドレスを示す。そして、図２２９（ｃ）の２行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」によって、ＨＬレジスタの値にＡレジスタの値（オフセット値）が加算され、ＨＬレジスタの値が更新される。そして、３行目のコマンド「ＬＤ Ａ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスに格納された１バイト値がＡレジスタに読み出される。そして、図２２９（ｃ）の４行目のコマンド「ＲＥＴ」によって、当該ＣＡＬＡＤＲＳモジュールを終了してＳＥＴ＿ＰＬＳモジュールに戻る。
その後、図２２９（ｂ）の４行目のコマンド「ＡＮＤ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），００００１１１１Ｂ」によって、アドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納された値（出力イメージ）と、固定値「００００１１１１Ｂ」との論理積が演算され（上位４ビットがマスクされ）、演算結果がアドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納される。
そして、図２２９（ｂ）の５行目のコマンド「ＯＲ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），Ａ」によって、アドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納された値（マスクされた出力イメージ）と、Ａレジスタの値（励磁パターン）との論理和が演算され、演算結果がアドレス「ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ」に格納される。
ここで、図２２９（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＰＬＳ＿ＰＴＮ」３バイト＋３行目のコマンド「ＡＤＤＷＢ ＨＬ，Ａ」１バイト＋４行目のコマンド「ＬＤ Ａ，（ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ）」３バイト＋５行目のコマンド「ＡＮＤ Ａ，００００１１１１Ｂ」２バイト＋６行目のコマンド「ＯＲ Ａ，（ＨＬ）」１バイト＋７行目のコマンド「ＬＤ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），Ａ」３バイト＋８行目のコマンド「ＲＥＴ」１バイト＝１４バイトとなり、総実行サイクルは、２行目３サイクル＋３行目１サイクル＋４行目４サイクル＋５行目２サイクル＋６行目２サイクル＋７行目４サイクル＋８行目３サイクル＝１９サイクルとなる。
一方、図２２９（ｂ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＰＬＳ＿ＰＴＮ」３バイト＋３行目のコマンド「ＲＳＴ ＣＡＬＡＤＲＳ」１バイト＋４行目のコマンド「ＡＮＤ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），００００１１１１Ｂ」４バイト＋５行目のコマンド「ＯＲ （ＩＹ＋＠ＯＦＳ＿ＯＵＴ＿ＰＲＴ），Ａ」３バイト＋６行目のコマンド「ＲＥＴ」１バイト＝１２バイトとなり、総実行サイクルは、２行目３サイクル＋３行目４サイクル＋４行目７サイクル＋５行目６サイクル＋６行目３サイクル＝２３サイクルとなる。
したがって、図２２９（ａ）のコマンド群を図２２９（ｂ）のコマンド群に置き換えることで、総コマンドサイズが２バイト削減される。かかる置き換えによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。なお、汎用モジュールであるＣＡＬＡＤＲＳモジュールは、他のモジュールによって読み出されて実行されるものであり、新たに追加するものではない。
また、図２２９（ａ）と図２２９（ｂ）とを比較して理解できるように、図２２９（ｂ）のコマンド群は、図２２９（ａ）のコマンド群よりも２行減らすことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
<ＣＰＬＢＱ>
図２３０は、ＯＴＭ＿ＡＴＫモジュールの具体的な処理を示したフローチャートである。かかる図におけるステップＳの数値は、本図の説明においてのみ用いることとする。
ここで、スロットマシン４００の別例としては、所謂チャンスゾーン演出状態が設けられている。チャンスゾーン演出状態は、通常演出状態よりもＡＴ抽選に当選しやすい状態であり、所定遊技に亘って移行される。例えば、チャンスゾーン演出状態が８遊技に亘って移行され、１遊技毎にＡＴ抽選を行う。そして、スロットマシン４００の別例では、チャンスゾーン演出状態における各遊技でのＡＴ抽選の結果を１ビットで記憶する（当選＝１、非当選＝０）ことで、全てのＡＴ抽選の結果を合計８ビット（１バイト長）の当否情報として管理する。
このようなＡＴ抽選の結果を管理する処理をＯＴＭ＿ＡＴＫモジュールによって実行する。なお、ＯＴＭ＿ＡＴＫモジュールは、各遊技においてＡＴ抽選に当選した場合にのみ、図９１におけるステップＳ２４００－１１に示した実行フラグ設定処理において呼び出されて実行される。
メインＣＰＵ５００ａは、図２３０に示すように、チャンスゾーン演出状態の遊技数を取得するとともに（Ｓ１）、遊技数ビットテーブルのアドレスを取得する（Ｓ２）。なお、遊技数ビットテーブルには、詳しくは後述するように、チャンスゾーン演出状態における１遊技目から８遊技目にそれぞれ対応したビット情報が連続して配置されており、各ビット情報は、その遊技に対応したビット（１ビット情報）が１であり、その他のビットが０となっている１バイト長のデータとなっている。
メインＣＰＵ５００ａは、遊技数ビットテーブルから、取得した遊技数に対応するビット情報を取得するとともに（Ｓ３）、ＡＴ抽選の結果が示される１バイト長の当否情報（１バイト情報）を取得する（Ｓ４）。そして、メインＣＰＵ５００ａは、取得したビット情報と当否情報との論理和を演算することにより、当否情報を更新（合成）し（Ｓ５）、更新した当否情報をセーブし（Ｓ６）。当該ＯＴＭ＿ＡＴＫモジュールを終了して１段上のルーチンに戻る（Ｓ７）。
図２３１は、ＯＴＭ＿ＡＴＫモジュールを実現するためのコマンドの一例を説明するための説明図である。図２３０で示したフローチャートは、例えば、図２３１に示したプログラムによって実現される。
図２３１（ａ）の１行目の指標「ＯＴＭ＿ＡＴＫ：」は、当該ＯＴＭ＿ＡＴＫモジュールの先頭アドレスを示す。そして、図２３１（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＣＺ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＣＺ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（遊技数）をＡレジスタに読み出す。かかる２行目のコマンドが、図２３０のステップＳ１に対応する。
そして、図２３１（ａ）の３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＸＸＸ＿ＸＸＸ」によって、図２３１（ｂ）に示す、遊技数ビットテーブルの先頭アドレス「Ｔ＿ＸＸＸ＿ＸＸＸ」をＨＬレジスタに読み出す。かかる３行目のコマンドが、図２３０のステップＳ２に対応する。
図２３１（ｂ）の１行目の指標「Ｔ＿ＸＸＸ＿ＸＸＸ：」は、テーブル「Ｔ＿ＸＸＸ＿ＸＸＸ」の先頭アドレスを示す。図２３１（ｂ）の２行目の値「０００００００１Ｂ」は、チャンスゾーン演出状態における１遊技目に対応し、０ビットのみが１であり、他のビットが０である。同様に、図２３１（ｂ）の３行目～９行目の値は、チャンスゾーン演出状態における２遊技目～８遊技目にそれぞれ対応し、その遊技に対応するビットが１であり、他のビットが０である。
図２３１（ａ）の４行目のコマンド「ＲＳＴ ＣＡＬＡＤＲＳ」によって、ＣＡＬＡＤＲＳモジュールが呼び出される。なお、ＣＡＬＡＤＲＳモジュールでは、ＨＬレジスタの値にＡレジスタの値（遊技数）が加算され、ＨＬレジスタの値が更新されるとともに、更新されたＨＬレジスタに示されるアドレスに格納された値（遊技数に対応するビット情報）がＡレジスタに読み出される。かかる４行目のコマンドが、図２３０のステップＳ３に対応する。
図２３１（ａ）の５行目のコマンド「ＬＤＱ Ｂ，（ＬＯＷ ＿ＡＴＷ＿ＢＩＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＡＴＷ＿ＢＩＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（当否情報）をＢレジスタに読み出す。かかる５行目のコマンドが、図２３０のステップＳ４に対応する。
図２３１（ａ）の６行目のコマンド「ＯＲ Ａ，Ｂ」によって、Ａレジスタの値（遊技数に対応するビット情報）と、Ｂレジスタの値（当否情報）との論理和を演算する。ここでは、当該遊技においてＡＴ抽選に当選したときに、当否情報のうち、その遊技数に対応するビットが１となる。かかる６行目のコマンドが、図２３０のステップＳ５に対応する。
図２３１（ａ）の７行目のコマンド「ＬＤＱ （ＬＯＷ ＿ＡＴＷ＿ＢＩＴ），Ａ」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＡＴＷ＿ＢＩＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスにＡレジスタの値（更新された当否情報）を格納する。かかる７行目のコマンドが、図２３０のステップＳ６に対応する。
そして、図２３１（ａ）の８行目のコマンド「ＲＥＴ」によって、当該ＯＴＭ＿ＡＴＫモジュールが終了して１段上のルーチンに戻る。かかる８行目のコマンドが、図２３０のステップＳ７に対応する。
ここで、図２３１（ａ）のコマンド群を図２３１（ｃ）のように変更することができる。ここでは、図２３１（ａ）と実質的に等しい処理についてはその説明を省略し、図２３１（ｃ）の異なる処理のみを説明する。
図２３１（ｃ）の３行目のコマンド「ＣＰＬＢＱ Ａ，（ＬＯＷ ＿ＡＴＷ＿ＢＩＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「＿ＡＴＷ＿ＢＩＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（当否情報）のうち、Ａレジスタの値（遊技数）に対応するビットを反転する。したがって、ここでは、当否情報のうち、ＡＴ抽選に当選した遊技（遊技数）に対応するビットが反転されて１となる。
ここで、図２３１（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＣＺ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＸＸＸ＿ＸＸＸ」３バイト＋４行目のコマンド「ＲＳＴ ＣＡＬＡＤＲＳ」１バイト＋５行目のコマンド「ＬＤＱ Ｂ，（ＬＯＷ ＿ＡＴＷ＿ＢＩＴ）」３バイト＋６行目のコマンド「ＯＲ Ａ，Ｂ」１バイト＋７行目のコマンド「ＬＤＱ （ＬＯＷ ＿ＡＴＷ＿ＢＩＴ），Ａ」２バイト＋８行目のコマンド「ＲＥＴ」１バイト＝１３バイトとなり、総実行サイクルは、２行目３サイクル＋３行目３サイクル＋４行目４サイクル＋５行目４サイクル＋６行目２サイクル＋７行目３サイクル＋８行目３サイクル＝２２サイクルとなる。
一方、図２３１（ｃ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ ＿ＣＺ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＣＰＬＢＱ Ａ，（ＬＯＷ ＿ＡＴＷ＿ＢＩＴ）」３バイト＋４行目のコマンド「ＲＥＴ」１バイト＝６バイトとなり、総実行サイクルは、２行目３サイクル＋３行目６サイクル＋４行目３サイクル＝１２サイクルとなる。
したがって、図２３１（ａ）のコマンド群を図２３１（ｃ）のコマンド群に置き換えることで、総コマンドサイズが７バイト削減され、総実行サイクルも少なくとも１０サイクル削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
また、図２３１（ａ）と図２３１（ｃ）とを比較して理解できるように、図２３１（ａ）において５行（３行目～７行目）を占有していたコマンド群を、図２３１（ｃ）においては１行（３行目）で表すことができ、コマンド数自体の削減と、設計負荷の軽減を図ることが可能となる。
また、図２３１（ｃ）のコマンド群に置き換えることで、遊技数ビットテーブルが不要になるため、遊技数ビットテーブル分のデータ容量も削減することができる。
<ＬＤＳＢ>
図２３２は、ＫＲＳ＿ＪＤＧモジュールを実現するためのコマンドの一例を説明するための説明図である。
ここで、遊技機１００の別例としては、大役遊技における所定のラウンド遊技において、大入賞口内に設けられた確変領域（特定領域）に遊技球が進入した場合に、大役遊技後の遊技状態を高確率遊技状態に設定する。そして、所定の特別図柄が決定された大役遊技において、所定のラウンド遊技で、大入賞口に所定の遊技数が通過したときに、確変領域を開放し、確変領域に遊技球を進入可能としている。以下では、１回目のラウンド遊技において大入賞口に遊技球が３球入球した場合、および、５回目のラウンド遊技において大入賞口に遊技球が５球入球した場合に、確変領域が開放される例を挙げて説明する。
このような確変領域の開放を管理する処理をＫＲＳ＿ＪＤＧモジュールによって実行する。なお、ＫＲＳ＿ＪＤＧモジュールは、図４７に示した大入賞口開放制御処理において呼び出されて実行される。
図２３２（ａ）の１行目の指標「ＫＲＳ＿ＪＤＧ：」は、当該ＫＲＳ＿ＪＤＧモジュールの先頭アドレスを示す。そして、図２３２（ａ）の２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＲＯＵ＿ＣＮＴ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、アドレス「Ｒ＿ＲＯＵ＿ＣＮＴ」の下位１バイトの値をアドレスの下位１バイトとし、そのアドレスに格納された値（特別電動役物連続作動回数、すなわち、ラウンド遊技数）をＡレジスタに読み出す。
そして、図２３２（ａ）の３行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタに格納された値が示すアドレスの値をＢレジスタに読み出す。なお、ＨＬレジスタには、予め、図２３２（ｂ）に示す、確変領域判定テーブルのアドレス「Ｄ＿ＫＲＳ＿ＪＤＧ＿２」が読み出されている。
図２３２（ｂ）の１行目の指標「Ｄ＿ＫＲＳ＿ＪＤＧ＿２：」は、テーブル「Ｄ＿ＫＲＳ＿ＪＤＧ＿２」の先頭アドレスを示す。図２３２（ｂ）の２行目の値「（＠Ｄ＿ＫＲＳ＿ＪＤＧ＿２－Ｄ＿ＫＲＳ＿ＪＤＧ２－１）／２」は、７行目の指標「＠Ｄ＿ＫＲＳ＿ＪＤＧ＿２：」のアドレスから１行目の指標「Ｄ＿ＫＲＳ＿ＪＤＧ＿２：」のアドレスおよび１を減算した値を２で除算した値であり、判定回数（確変領域が開放されるラウンド遊技の回数）を示すものである。
図２３２（ｂ）の３行目の値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０１」は、確変領域を開放する１回目のラウンド遊技を示す値（対象ラウンド値、ここでは、１）であり、図２３２（ｂ）の４行目の値「＠ＫＲＳ＿ＪＤＧ＿０１」は、確変領域を開放する１回目のラウンド遊技において大入賞口に何個の遊技球が入球したときに確変領域を開放するかを示す値（開放識別値、ここでは、３）である。同様に、図２３２（ｂ）の５行目の値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０３」は、確変領域を開放する２回目のラウンド遊技を示す値（対象ラウンド値、ここでは、５）であり、図２３２（ｂ）の６行目の値「＠ＫＲＳ＿ＪＤＧ＿０３」は、確変領域を開放する２回目のラウンド遊技において大入賞口に何個の遊技球が入球したときに確変領域を開放するかを示す値（開放識別値、ここでは、５）である。
したがって、図２３２（ａ）の３行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、判定回数がＢレジスタに読み出されることになる。
図２３２（ａ）の４行目の指標「ＫＲＳ＿ＪＤＧ＿１０：」は、当該指標「ＫＲＳ＿ＪＤＧ＿１０」のアドレスを示す。図２３２（ａ）の５行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値が１加算（インクリメント）される。その後、図２３２（ａ）の６行目のコマンド「ＣＰ Ａ，（ＨＬ）」によって、Ａレジスタの値と、ＨＬレジスタの値によって示されるアドレスに格納された値（対象ラウンド値）とが比較され、Ａレジスタの値がＨＬレジスタの値と同一であれば、ゼロフラグが立って１となり、ＨＬレジスタの値と異なれば、ゼロフラグが立たずに０となる。
続いて、図２３２（ａ）の７行目のコマンド「ＩＮＣ ＨＬ」によって、ＨＬレジスタの値が再び１加算（インクリメント）される。その後、図２３２（ａ）の８行目のコマンド「ＬＤ Ｃ，（ＨＬ）」によって、ＨＬレジスタで示されるアドレスの値（開放識別値）がＣレジスタに読み出される。
そして、図２３２（ａ）の９行目のコマンド「ＲＥＴ Ｚ」によって、ゼロフラグが立っている場合、当該ＫＲＳ＿ＪＤＧモジュールを終了して１つ上のモジュールに戻る。
また、ゼロフラグが立っていない場合、図２３２（ａ）の１０行目のコマンド「ＤＪＮＺ ＫＲＳ＿ＪＤＧ＿１０」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、アドレス「ＫＲＳ＿ＪＤＧ＿１０」に移動し、デクリメントした結果が０であれば、図２３２（ａ）の１１行目のコマンド「ＲＥＴ」によって、当該ＫＲＳ＿ＪＤＧモジュールを終了して１つ上のモジュールに戻る。
ここで、遊技機１００においては、ラウンド遊技数は最大で１０である。また、確変領域を開放するための大入賞口への入球数は、各ラウンド遊技の規定数が１０であることから、２～５の間に設定されることになる。すなわち、対象ラウンド値は１０以下の値であり、４ビットで表現可能である。したがって、対象ラウンド値を示す値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０１」および値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０３」は、１バイト長で構成されているが、実際には４ビットでよい。
また、開放識別値は５以下の値であり、３ビットで表現可能である。したがって、開放識別値を示す値「＠ＫＲＳ＿ＪＤＧ＿０１」および値「＠ＫＲＳ＿ＪＤＧ＿０３」は、１バイト長で構成されているが、実際には３ビットでよい。
そこで、以下では、４ビットで表現可能な対象ラウンド値、および、３ビットで表現可能な開放識別値の２つの値を、１バイト長の１つの値（データ）として扱う例について説明する。
図２３３は、ＫＲＳ＿ＪＤＧモジュールを実現するためのコマンドの別例を説明するための説明図である。なお、図２３２と実質的に等しい処理についてはその説明を省略し、図２３３の異なる処理のみを説明する。
図２３３（ａ）の３行目のコマンド「ＬＤ Ｂ，（ＨＬ）」によって、ＨＬレジスタに示されるアドレスの値をＢレジスタに読み出す。なお、ＨＬレジスタには、予め、図２３３（ｂ）に示す、確変領域判定テーブルのアドレス「Ｄ＿ＫＲＳ＿ＪＤＧ＿２」が読み出されている。
図２３３（ｂ）の３行目の値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０１＊８＋＠ＫＲＳ＿ＪＤＧ＿０１」は、上位５ビットが、確変領域を開放する１回目のラウンド遊技を示す値（対象ラウンド値）であり、下位３ビットが、確変領域を開放する１回目のラウンド遊技において大入賞口に何個の遊技球が入球したときに確変領域を開放するかを示す値（開放識別値）である。同様に、図２３３（ｂ）の４行目の値「＠ＫＲＳ＿ＴＧＴ＿ＲＯＵ＿０３＊８＋＠ＫＲＳ＿ＪＤＧ＿０３」は、上位５ビットが、確変領域を開放する２回目のラウンド遊技を示す値（対象ラウンド値）であり、下位３ビットが、確変領域を開放する２回目のラウンド遊技において大入賞口に何個の遊技球が入球したときに確変領域を開放するかを示す値（開放識別値）である。
図２３３（ａ）の６行目のコマンド「ＬＤＳＢ ２，ＤＥ，（ＨＬ）」によって、ＨＬレジスタの値の下位３ビットがＥレジスタに読み出され（他のビットは０にされる）、ＨＬレジスタの値の上位５ビットが３ビット右にシフトされてＤレジスタに読み出される（他のビットは０にされる）。すなわち、対象ラウンド値および開放識別値を分けて、対象ラウンド値がＤレジスタに読み出され、開放識別値がＥレジスタに読み出される。なお、コマンド「ＬＤＳＢ ２，ＤＥ，（ＨＬ）」における「２」は、０ビットから２ビット目までの３ビットがＥレジスタに読み出されることを示す値であるとともに、それよりも上位のビット（５ビット）がシフトされてＤレジスタに読み出されることを示す値である。
図２３３（ａ）の７行目のコマンド「ＣＰ Ａ，Ｄ」によって、Ａレジスタの値と、Ｄレジスタの値（対象ラウンド値）とが比較され、Ａレジスタの値がＤレジスタの値と同一であれば、ゼロフラグが立って１となり、対象ラウンド値と異なれば、ゼロフラグが立たずに０となる。
ここで、図２３２（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＲＯＵ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋５行目のコマンド「ＩＮＣ ＨＬ」１バイト＋６行目のコマンド「ＣＰ Ａ，（ＨＬ）」１バイト＋７行目のコマンド「ＩＮＣ ＨＬ」１バイト＋８行目のコマンド「ＬＤ Ｃ，（ＨＬ）」１バイト＋９行目のコマンド「ＲＥＴ Ｚ」１バイト＋１０行目のコマンド「ＤＪＮＺ ＫＲＳ＿ＪＤＧ＿１０」２バイト＋１１行目のコマンド「ＲＥＴ」１バイト＝１１バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋５行目１サイクル＋６行目２サイクル＋７行目１サイクル＋８行目１サイクル＋９行目３（１）サイクル＋１０行目３（２）サイクル＋１１行目３（１）サイクル＝１９（１４）サイクルとなる。また、図２３２（ｂ）に示す確変領域判定テーブルは、５バイトとなる。なお、括弧内のサイクル数は、コマンドによって移動しなかった場合の実行サイクルを示している。
一方、図２３３（ａ）に示したコマンド群の総コマンドサイズは、２行目のコマンド「ＬＤＱ Ａ，（ＬＯＷ Ｒ＿ＲＯＵ＿ＣＮＴ）」２バイト＋３行目のコマンド「ＬＤ Ｂ，（ＨＬ）」１バイト＋５行目のコマンド「ＩＮＣ ＨＬ」１バイト＋６行目のコマンド「ＬＤＳＢ ２，ＤＥ，（ＨＬ）」２バイト＋７行目のコマンド「ＣＰ Ａ，Ｄ」１バイト＋８行目のコマンド「ＲＥＴ Ｚ」１バイト＋９行目のコマンド「ＤＪＮＺ ＫＲＳ＿ＪＤＧ＿１０」２バイト＋１０行目のコマンド「ＲＥＴ」１バイト＝１１バイトとなり、総実行サイクルは、２行目３サイクル＋３行目２サイクル＋５行目１サイクル＋６行目３サイクル＋７行目１サイクル＋８行目３（１）サイクル＋９行目３（２）サイクル＋１０行目３（１）サイクル＝１９（１４）サイクルとなる。また、図２３３（ｂ）に示す確変領域判定テーブルは、３バイトとなる。なお、括弧内のサイクル数は、コマンドによって移動しなかった場合の実行サイクルを示している。
したがって、図２３２（ａ）のコマンド群および図２３２（ｂ）の確変領域判定テーブルを、図２３３（ａ）のコマンド群および図２３３（ｂ）の確変領域判定テーブルに置き換えることで、総サイズが２バイト削減される。かかる置き換えによって、コマンドの短縮化および処理負荷の軽減を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
なお、コマンド「ＬＤＳＢ」は、合計で８バイト以下の２つの値（情報）を、１バイト長の１つのデータとして扱う際に使用可能であり、上記の例以外であっても適用することができる。
<レジスタバンクおよびレジスタ群の管理>
図１０１を用いて説明したように、ＣＰＵコア７００のレジスタユニット７１６には、排他的に切り換えて利用可能な２つのレジスタバンク（第１レジスタバンク７２６および第２レジスタバンク７２８）が設けられる。また、第１レジスタバンク７２６および第２レジスタバンク７２８それぞれには、排他的に切り換えてアクセス可能な２つのレジスタ群（メインレジスタ群７２６ａ、７２８ａおよびサブレジスタ群７２６ｂ、７２８ｂ）が設けられ、それぞれ、８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）と、１６ビットのレジスタ（ＩＸ、ＩＹ）とを含む。したがって、このような複数のレジスタが共通するレジスタ群は、２つのレジスタバンク（第１レジスタバンク７２６、第２レジスタバンク７２８）と、２つのレジスタ群（メインレジスタ群７２６ａ、７２８ａ、サブレジスタ群７２６ｂ、７２８ｂ）との掛け合わせで４つの領域に存在することとなる。
このようなレジスタ群は、それぞれレジスタバンク間、レジスタ群間で排他的に利用されるとともに、独立して情報を記憶できるので、他の領域のレジスタの更新に影響を受けることがない。換言すれば、メインＣＰＵ５００ａは、現在対象としているレジスタバンクおよびレジスタ群のレジスタの内容は更新できるが、他の対象としていないレジスタバンクおよびレジスタ群にはアクセスすることができない。
このように、レジスタ群が、レジスタバンク間およびレジスタ群間で独立していることを利用し、それぞれのレジスタ群を、その種別（目的、機能、契機等）により区分けすることが可能な複数のプログラムそれぞれに対応させることを検討する。例えば、本実施形態のメモリ空間では、図１０２のメモリマップのように、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃにおいて使用領域と別領域とが割り当てられている。上述したように、メインＲＯＭ５００ｂの使用領域には、遊技の進行を制御する遊技制御処理を実行するためのプログラムやデータが格納され、メインＲＯＭ５００ｂの別領域には、遊技の進行に影響を及ぼさない遊技制御外処理を遂行するプログラムの命令コードおよびプログラムデータが格納されている。このように使用領域と別領域とは、目的とする処理の内容が異なるため、それぞれ異なるレジスタ群を対応させることが好ましい。
そこで、本実施形態では、使用領域における遊技制御処理の実行に用いるレジスタ群として第１レジスタバンク７２６を対応させ、別領域における遊技制御外処理の実行に用いるレジスタ群として第２レジスタバンク７２８を対応させる。換言すれば、第１レジスタバンク７２６は、使用領域における遊技制御処理の実行に用いるレジスタ群として使用し、第２レジスタバンク７２８は、別領域における遊技制御外処理の実行に用いるレジスタ群として使用する。そして、メインＣＰＵ５００ａは、メインＲＯＭ５００ｂの００００ｈ～１ＦＦＦｈに格納されているプログラムを参照し、第１レジスタバンク７２６のレジスタ群を更新して遊技制御処理を実行するとともに、メインＲＯＭ５００ｂの２０００ｈ～３ＦＦＦｈに格納されているプログラムを参照し、レジスタバンクを切り換え、第２レジスタバンク７２８のレジスタ群を更新して遊技制御外処理を実行する。かかる構成により、メモリおよびレジスタの両方において、使用領域と別領域との独立性および排他性を担保することができる。
また、本実施形態では、遊技制御処理において実行されるプログラムを２つに区分けする。ここでは、例えば、メイン処理とタイマ割込み処理とに区分する。メイン処理（第１処理）は、例えば、図２２～図２５（遊技機１００）、図８２～図９７（スロットマシン４００）に示したように、メインループを含む、遊技者の操作とその結果に従って順次実行される処理であり、タイマ割込み処理（第２処理）は、例えば、図２６～図５９（遊技機１００）、図９８（スロットマシン４００）に示したように、メイン処理の実行中に生じる、所定時間（例えば、４ｍｓ、１．４９ｍｓ）毎のタイマ割込に応じ、メイン処理を一旦中断して実行される処理である。なお、ここでは、第１処理として、メイン処理を挙げて説明したが、かかる場合に限らず、遊技を進行するための任意の処理を適用することができる。また、ここでは、第２処理として、タイマ割込み処理を挙げて説明したが、かかる場合に限らず、遊技を進行する上での所定の条件（計時契機、タイミング契機、操作契機、処理の実行契機等）の成立に基づいて発生する所定の割込みによって実行される処理であれば、任意の処理を適用することができる。
そして、本実施形態においては、メイン処理およびタイマ割込み処理のいずれか一方に、第１レジスタバンク７２６の２つのレジスタ群７２６ａ、７２６ｂの一方を対応させ、メイン処理およびタイマ割込み処理の他方に、第１レジスタバンク７２６の２つのレジスタ群７２６ａ、７２６ｂの他方を対応させる。換言すれば、第１レジスタバンク７２６の２つのレジスタ群７２６ａ、７２６ｂの一方は、メイン処理およびタイマ割込み処理のいずれか一方の処理の実行に用いるレジスタ群として使用し、第１レジスタバンク７２６の２つのレジスタ群７２６ａ、７２６ｂの他方は、メイン処理およびタイマ割込み処理の他方の処理の実行に用いるレジスタ群として使用する。以下、第１の実施形態で、メイン処理にメインレジスタ群７２６ａを対応させ、タイマ割込み処理にサブレジスタ群７２６ｂを対応させた例を説明し、第２の実施形態で、メイン処理にサブレジスタ群７２６ｂを対応させ、タイマ割込み処理にメインレジスタ群７２６ａを対応させた例を説明する。
（第１の実施形態）
ここでは、メイン処理にメインレジスタ群７２６ａを対応させ、タイマ割込み処理にサブレジスタ群７２６ｂを対応させた例を説明する。したがって、メインＣＰＵ５００ａは、メインレジスタ群７２６ａを参照してメイン処理を順次実行し、タイマ割込みが生じた場合に、メイン処理を中断し、一旦、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換えてタイマ割込み処理を実行し、タイマ割込み処理が終了すると、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換えて、メイン処理を再開する。
ところで、上述したように、本実施形態ではＱレジスタを用いている。Ｑレジスタに記述された値は、任意のコマンドにおいてアドレスの一部として参照される。かかるＱレジスタを用いることで、Ｑレジスタを参照するコマンドを記述でき、コマンドサイズやサイクル数を削減することが可能となる。
例えば、メモリ空間からデータを読み出すロード命令「ＬＤ」に関し、コマンド「ＬＤ Ａ，（ｍｎ）」をプログラムに記述すると、１６ビットのアドレスｍｎに格納された値をＡレジスタに読み出すことができる。かかるコマンドは、コマンドサイズが３バイトでサイクル数が４サイクルとなる。これに対し、Ｑレジスタを参照するコマンド「ＬＤＱ Ａ，（ｎ）」をプログラムに記述すると、Ｑレジスタの値をアドレスの上位１バイトとし、アドレスｎをアドレスの下位１バイトとし、１６ビットのアドレスとして取り扱うように、そのアドレスに格納された値をＡレジスタに読み出すことができる。かかるコマンドは、コマンドサイズが２バイトでサイクル数が３サイクルとなる。したがって、コマンドサイズおよびサイクル数のいずれも削減することが可能となる。
かかるＱレジスタは、上述したように、レジスタ群毎に管理されている。すなわち、メインレジスタ群（第１のレジスタ群）７２６ａのＱレジスタ（第１レジスタ）と、サブレジスタ群（第２のレジスタ群）７２６ｂのＱ’レジスタ（第２レジスタ）が存在し、互いに独立して値を保持する。
また、当該レジスタユニット７１６を含むメインＣＰＵ５００ａの電源投入時においても、メインレジスタ群７２６ａのＱレジスタと、サブレジスタ群７２６ｂのＱ’レジスタは、互いに独立して初期値が設定される。例えば、電源投入時において、メインレジスタ群７２６ａのＱレジスタは、メインＲＡＭ５００ｃの記憶領域のアドレスにおける複数の上位バイトの値（例えば、Ｆ０ｈ～Ｆ３）のうちの、１の上位バイトの値（例えばＦ０ｈ）と同じ「Ｆ０ｈ」（第１の値）に設定され、サブレジスタ群７２６ｂのＱ’レジスタは、メインＲＡＭ５００ｃの記憶領域のアドレスにおける複数の上位バイトの値（例えば、Ｆ０ｈ～Ｆ３）のうちの、１の上位バイトの値（例えばＦ１ｈ）と同じ「Ｆ１ｈ」に設定される。これは、メインレジスタ群７２６ａを利用する処理と、サブレジスタ群７２６ｂを利用する処理とで、互いに参照するメモリ領域を区分けすることを想定したものである。
ただし、本実施形態では、メインレジスタ群７２６ａを利用するメイン処理と、サブレジスタ群７２６ｂを利用するタイマ割込み処理とは、同一のメモリ領域に対応付けられた変数にアクセスする。したがって、アドレスの上位バイトとして参照されるメインレジスタ群７２６ａのＱレジスタおよびサブレジスタ群７２６ｂのＱ’レジスタのいずれも同じ値（例えば、Ｆ０ｈ）を保持させた方が、アドレスを調整するためのコマンドが不要な分、コマンドサイズを小さくできる。
そこで、本実施形態では、メインレジスタ群７２６ａのＱレジスタおよびサブレジスタ群７２６ｂのＱ’レジスタのいずれも同じ値（ここではＦ０ｈ）に設定することとする。なお、メインレジスタ群７２６ａのＱレジスタは、初期値がＦ０ｈ（第１の値）なので、さらに別の値を設定する必要がない。したがって、ここでは、サブレジスタ群７２６ｂのＱ’レジスタのみＦ１ｈをＦ０ｈ（第２の値）に書き替える。なお、メインＣＰＵ５００ａは、Ｑ’レジスタを参照するコマンドが用いられる前に、Ｑ’レジスタに値を設定する必要がある。そこで、例えば、メイン処理の初期化処理（例えば、図８２のＣＰＵ初期化処理）において、Ｑ’レジスタを初期化することが考えられる。
図２３４は、Ｑ’レジスタに値を設定するコマンドの一例を示した図である。ここで、メインＣＰＵ５００ａは、メイン処理の初期化処理において、Ｑ’レジスタにＦ０ｈを設定する。ただし、上述したように、メインＣＰＵ５００ａは、現在対象としているレジスタ群であるメインレジスタ群７２６ａのＱレジスタの内容は更新できるが、他のレジスタ群であるサブレジスタ群７２６ｂのＱ’レジスタにはアクセスすることができない。そこで、図２３４のように、１行目のコマンド「ＥＸ ＡＬＬ」によって、メインレジスタ群７２６ａにおける８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）および１６ビットのレジスタ（ＩＸ、ＩＹ）から、サブレジスタ群７２６ｂにおける８ビットのレジスタ（Ｑ’、Ａ’、Ｆ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’）および１６ビットのレジスタ（ＩＸ’、ＩＹ’）に切り換える。そして、２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」によって、Ｑ’レジスタにＦ０ｈを設定し、３行目のコマンド「ＥＸ ＡＬＬ」によって、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換える。
図２３４に示したコマンド例の総コマンドサイズは、１行目のコマンド「ＥＸ ＡＬＬ」２バイト＋２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」１バイト＋３行目のコマンド「ＥＸ ＡＬＬ」２バイト＝５バイトとなり、総実行サイクルは、１行目２サイクル＋２行目１サイクル＋３行目２サイクル＝５サイクルとなる。
なお、ここでは、メインレジスタ群７２６ａのＱレジスタとサブレジスタ群７２６ｂのＱ’レジスタとの切り換えに、コマンド「ＥＸ ＡＬＬ」を用いる例を挙げて説明したが、かかる場合に限らず、Ｑレジスタ同士を切り換えれば足り、例えば、コマンド「ＥＸ Ｑ，Ｑ’」を用いてもよい。なお、コマンド「ＥＸ Ｑ，Ｑ’」のコマンドサイズは２バイトで、サイクルは２サイクルなので、コマンド「ＥＸ ＡＬＬ」と置換したとしても総コマンドサイズおよび総実行サイクルは変わらない。
このようなＱ’レジスタを参照するコマンド種別は、上記で例示したコマンド「ＬＤＱ」のみならず、多数あり、また、プログラムの中で繰り返し記述される。したがって、Ｑ’レジスタを参照するコマンドを利用する度にコマンドサイズおよびサイクル数の削減効果が得られることとなる。このようなＱ’レジスタを参照するコマンドの利用頻度の高さに伴い、Ｑレジスタの参照回数も多くなる。したがって、Ｑ’レジスタの値は確実に設定されるべきである。そこで、Ｑ’レジスタの設定を、メイン処理の初期化処理で１度のみ行うのに代えて、または、加えて、メイン処理のループ処理を通じて繰り返し行うことも考えられる。例えば、図２３４のコマンド群を図８８～図９７（スロットマシン４００）のいずれかで行う。こうすることで、メイン処理のループ処理が実行される度にＱ’レジスタにＦ０ｈを設定することができるので、仮に、Ｑ’レジスタが初期値Ｆ１ｈになってしまうことがあったとしても、Ｑ’レジスタの値を確実にＦ０ｈに設定することができ、Ｑ’レジスタの値を安定的に維持することが可能となる。
ただし、Ｑ’レジスタはタイマ割込み処理で利用するので、タイマ割込みを許可するまでにはＱ’レジスタにＦ０ｈを設定する。
また、Ｑ’レジスタの設定を、メイン処理の初期化処理で１度のみ行う、または、メイン処理のループ処理で繰り返し行うのに代えて、または、加えて、タイマ割込み処理を通じて繰り返し行うことも考えられる。こうすることで、タイマ割込みが生じる度に、Ｑ’レジスタにＦ０ｈを設定することができるので、仮に、Ｑ’レジスタが初期値Ｆ１ｈになってしまうことがあったとしても、Ｑ’レジスタの値を確実にＦ０ｈに設定することができ、Ｑ’レジスタの値を安定的に維持することが可能となる。以下、タイマ割込み処理を通じてＱ’レジスタの設定を繰り返し行う例を詳述する。
図２３５は、Ｑ’レジスタに値を設定するコマンドの一例を示した図である。ここでは、まず、Ｑ’レジスタの設定に言及せず、図２３５（ａ）を用いて、通常のタイマ割込み処理を説明する。なお、タイマ割込み処理が発生するまで（メイン処理において）、メインＣＰＵ５００ａは、メインレジスタ群７２６ａを対象としている。図２３５（ａ）の１行目の指標「ＴＭＲ＿ＩＰＴ：」は、当該タイマ割込み処理の先頭アドレスを示す。２行目のコマンド「ＥＸ ＡＬＬ」によって、メインレジスタ群７２６ａにおける８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）および１６ビットのレジスタ（ＩＸ、ＩＹ）から、サブレジスタ群７２６ｂにおける８ビットのレジスタ（Ｑ’、Ａ’、Ｆ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’）および１６ビットのレジスタ（ＩＸ’、ＩＹ’）に切り換える。こうして、対象がサブレジスタ群７２６ｂとなる。そして、タイマ割込み処理で必要な処理を実行した後、５行目のコマンド「ＥＸ ＡＬＬ」によって、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換える。６行目のコマンド「ＥＩ」によって、割込が許可される。なお、ここでは、サブルーチンからメイン処理に戻る前にコマンド「ＥＩ」を行っても適切に割込が許可される。そして、７行目のコマンド「ＲＥＴＩ」によって、メイン処理に戻る。
図２３５（ａ）に示したコマンドの総コマンドサイズは、２行目のコマンド「ＥＸ ＡＬＬ」２バイト＋５行目のコマンド「ＥＸ ＡＬＬ」２バイト＋６行目のコマンド「ＥＩ」１バイト＋７行目のコマンド「ＲＥＴＩ」２バイト＝７バイトとなり、総実行サイクルは、２行目２サイクル＋５行目２サイクル＋６行目１サイクル＋７行目４サイクル＝９サイクルとなる。
ここで、図２３５（ａ）のタイマ割込み処理のいずれかのタイミングに、Ｑ’レジスタを設定するコマンドを記述する。タイマ割込み処理でＱ’レジスタの設定を行う場合、図２３５（ｂ）のように、コマンド「ＥＸ ＡＬＬ」の後に、コマンド「ＬＤ Ｑ，０Ｆ０Ｈ」のみを記述すればよい。なお、タイマ割込み処理の場合、処理の最後（５行目）で、再度、コマンド「ＥＸ ＡＬＬ」が実行され、メインレジスタ群７２６ａに切り換わる。
なお、コマンド「ＬＤ Ｑ，０Ｆ０Ｈ」の位置は、タイマ割込み処理内においてＱ’レジスタを参照するコマンドより前でなければならない。したがって、図２３５（ｂ）のように、２行目のコマンド「ＥＸ ＡＬＬ」の直後とするとよい。なお、コマンド「ＥＸ ＡＬＬ」の後に、Ｑ’レジスタを参照するコマンド以外のコマンドを記述し、コマンド「ＬＤ Ｑ，０Ｆ０Ｈ」を記述した後に、Ｑ’レジスタを参照するコマンドを記述することでも実現できる。
図２３５（ｂ）に示したコマンドの総コマンドサイズは、２行目のコマンド「ＥＸ ＡＬＬ」２バイト＋３行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」１バイト＋５行目のコマンド「ＥＸ ＡＬＬ」２バイト＋６行目のコマンド「ＥＩ」１バイト＋７行目のコマンド「ＲＥＴＩ」２バイト＝８バイトとなり、総実行サイクルは、２行目２サイクル＋３行目１サイクル＋５行目２サイクル＋６行目１サイクル＋７行目４サイクル＝１０サイクルとなる。図２３５（ａ）と図２３５（ｂ）とを比較して理解できるように、Ｑ’レジスタの設定を追加しても、総コマンドサイズ＝１バイト、総実行サイクル＝１サイクルの増加に収まる。
図２３４を用いて説明したように、メイン処理の初期化処理でＱ’レジスタの設定を行うと、総コマンドサイズ＝５バイト、総実行サイクル＝５サイクル必要となる。また、メイン処理のループ処理を通じて繰り返し行う場合も同様に、総コマンドサイズ＝５バイト、総実行サイクル＝５サイクル必要となる。これに対し、タイマ割込み処理でＱ’レジスタの設定を行うと、コマンド「ＥＸ ＡＬＬ」２個分の記述を省略できるので、総コマンドサイズ＝１バイト、総実行サイクル＝１サイクルの増加に留まる。したがって、Ｑ’レジスタの設定をタイマ割込み処理のみで実行すると、少なくとも、メモリの増加を抑えることが可能となる。
（第２の実施形態）
続いて、メイン処理にサブレジスタ群７２６ｂを対応させ、タイマ割込み処理にメインレジスタ群７２６ａを対応させた例を説明する。したがって、メインＣＰＵ５００ａは、まず、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換え、サブレジスタ群７２６ｂを参照してメイン処理を実行し、タイマ割込みが生じた場合に、メイン処理を中断し、一旦、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換えてタイマ割込み処理を実行し、タイマ割込み処理が終了すると、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換えて、メイン処理を再開する。
また、ここでも、メインレジスタ群７２６ａのＱレジスタは、初期値がＦ０ｈとなっているので、さらに別の値を設定する必要はなく、サブレジスタ群７２６ｂのＱ’レジスタのみＦ０ｈに書き替える。なお、上述したように、Ｑ’レジスタを参照するコマンドが用いられる前に設定する必要がある。そこで、例えば、メイン処理の初期化処理（例えば、図８２のＣＰＵ初期化処理）において、Ｑ’レジスタを初期化することが考えられる。
図２３６は、Ｑ’レジスタに値を設定するコマンドの一例を示した図である。ここで、メインＣＰＵ５００ａは、メイン処理の初期化処理において、Ｑ’レジスタにＦ０ｈを設定する。ただし、上述したように、メインＣＰＵ５００ａは、現在対象としているレジスタ群であるメインレジスタ群７２６ａのＱレジスタの内容は更新できるが、他のレジスタ群であるサブレジスタ群７２６ｂのＱ’レジスタにはアクセスすることができない。そこで、図２３４同様、図２３６のように、１行目のコマンド「ＥＸ ＡＬＬ」によって、メインレジスタ群７２６ａにおける８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）および１６ビットのレジスタ（ＩＸ、ＩＹ）から、サブレジスタ群７２６ｂにおける８ビットのレジスタ（Ｑ’、Ａ’、Ｆ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’）および１６ビットのレジスタ（ＩＸ’、ＩＹ’）に切り換える。
そして、２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」によって、Ｑ’レジスタにＦ０ｈを設定する。以降は、サブレジスタ群７２６ｂが参照されてメイン処理が行われることとなる。
図２３６に示したコマンドの総コマンドサイズは、１行目のコマンド「ＥＸ ＡＬＬ」２バイト＋２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」１バイト＝３バイトとなり、総実行サイクルは、１行目２サイクル＋２行目１サイクル＝３サイクルとなる。
図２３４を用いて説明したように、メイン処理にメインレジスタ群７２６ａを対応させ、タイマ割込み処理にサブレジスタ群７２６ｂを対応させた上で、メイン処理の初期化処理でＱ’レジスタの設定を行うと、総コマンドサイズ＝５バイト、総実行サイクル＝５サイクル必要となる。また、メイン処理のループ処理を通じて繰り返しＱ’レジスタの設定を行う場合も同様に、総コマンドサイズ＝５バイト、総実行サイクル＝５サイクル必要となる。これに対し、メイン処理にサブレジスタ群７２６ｂを対応させ、タイマ割込み処理にメインレジスタ群７２６ａを対応させ、メイン処理の初期化処理でＱ’レジスタの設定を行うと、コマンド「ＥＸ ＡＬＬ」１個分の記述を省略できるので、総コマンドサイズ＝３バイト、総実行サイクル＝３サイクルの増加に抑えることができる。
また、上述したように、Ｑ’レジスタは利用頻度が高いので、Ｑ’レジスタの値は確実に設定されるべきである。そこで、Ｑ’レジスタの設定を、メイン処理の初期化処理で１度のみ行うのに代えて、または、加えて、メイン処理のループ処理を通じて繰り返し行うことも考えられる。例えば、図２３６のコマンド群のうち、１行目のコマンド「ＥＸ ＡＬＬ」のみをメイン処理の初期化処理で行い、図２３６のコマンド群のうち、２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」を、図８８～図９７（スロットマシン４００）のいずれかで行う。こうすることで、メイン処理のループ処理に応じて、毎回、Ｑ’レジスタにＦ０ｈを設定することができるので、仮に、Ｑ’レジスタが初期値Ｆ１ｈになってしまうことがあったとしても、Ｑ’レジスタの値を確実にＦ０ｈに設定することができ、Ｑ’レジスタの値を安定的に維持することが可能となる。
ただし、メイン処理においてＱ’レジスタを参照するコマンドを利用するので、Ｑ’レジスタを参照するコマンドを利用するまでにＱ’レジスタにＦ０ｈを設定する。
また、Ｑ’レジスタの設定を、メイン処理の初期化処理で１度のみ行う、または、メイン処理のループ処理で繰り返し行うのに代えて、または、加えて、タイマ割込み処理を通じて繰り返し行うことも考えられる。こうすることで、タイマ割込みが生じる度に、Ｑ’レジスタにＦ０ｈを設定することができるので、仮に、Ｑ’レジスタが初期値Ｆ１ｈになってしまうことがあったとしても、Ｑ’レジスタの値を確実にＦ０ｈに設定することができ、Ｑ’レジスタの値を安定的に維持することが可能となる。
図２３７は、Ｑ’レジスタに値を設定するコマンドの一例を示した図である。ここでは、タイマ割込み処理でＱ’レジスタの設定を行う。なお、タイマ割込み処理が発生するまで（メイン処理において）、メインＣＰＵ５００ａは、サブレジスタ群７２６ｂを対象としている。具体的に、図２３７の１行目の指標「ＴＭＲ＿ＩＰＴ：」は、当該タイマ割込み処理の先頭アドレスを示す。２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」によって、Ｑ’レジスタにＦ０ｈを設定する。そして、メイン処理で用いていたレジスタの値を退避するため、３行目のコマンド「ＥＸ ＡＬＬ」によって、サブレジスタ群７２６ｂにおける８ビットのレジスタ（Ｑ’、Ａ’、Ｆ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’）および１６ビットのレジスタ（ＩＸ’、ＩＹ’）から、メインレジスタ群７２６ａにおける８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）と、１６ビットのレジスタ（ＩＸ、ＩＹ）に切り換える。こうして、対象がメインレジスタ群７２６ａとなる。続いて、タイマ割込み処理で必要な処理を実行した後、５行目のコマンド「ＥＸ ＡＬＬ」によって、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換える。６行目のコマンド「ＥＩ」によって、割込が許可される。なお、ここでは、サブルーチンからメイン処理に戻る前にコマンド「ＥＩ」を行っても適切に割込が許可される。そして、７行目のコマンド「ＲＥＴＩ」によって、メイン処理に戻る。
図２３７に示したコマンドの総コマンドサイズは、２行目のコマンド「ＬＤ Ｑ，０Ｆ０Ｈ」１バイト＋３行目のコマンド「ＥＸ ＡＬＬ」２バイト＋５行目のコマンド「ＥＸ ＡＬＬ」２バイト＋６行目のコマンド「ＥＩ」１バイト＋７行目のコマンド「ＲＥＴＩ」２バイト＝８バイトとなり、総実行サイクルは、２行目１サイクル＋３行目２サイクル＋５行目２サイクル＋６行目１サイクル＋７行目４サイクル＝１０サイクルとなる。
なお、コマンド「ＬＤ Ｑ，０Ｆ０Ｈ」の位置は、タイマ割込み処理内においてコマンド「ＥＸ ＡＬＬ」が実行されるより前でなければならない。したがって、３行目のコマンド「ＥＸ ＡＬＬ」の直前とするとよい。
ここでは、メイン処理にサブレジスタ群７２６ｂを対応させ、タイマ割込み処理にメインレジスタ群７２６ａを対応させた上で、Ｑ’レジスタの設定を、メイン処理の初期化処理で１度のみ行う、メイン処理のループ処理を通じて繰り返し行う、または、タイマ割込み処理を通じて繰り返し行っている。いずれの場合においても、メイン処理にメインレジスタ群７２６ａを対応させ、タイマ割込み処理にサブレジスタ群７２６ｂを対応させて、メイン処理の初期化処理でＱ’レジスタの設定を行う場合に比べ、コマンド「ＥＸ ＡＬＬ」１個分の記述を省略できるので、総コマンドサイズ＝３バイト、総実行サイクル＝３サイクルの増加に留めつつ、仮に、Ｑ’レジスタが初期値Ｆ１ｈになってしまうことがあったとしても、Ｑ’レジスタの値を確実にＦ０ｈに設定することができ、Ｑ’レジスタの値を安定的に維持することが可能となる。
<レジスタ群の切り換え>
ところで、メイン処理の実行中にタイマ割込みが発生すると、その割込みタイミングにおいてレジスタがどのような値となっているかに拘わらず、タイマ割込み処理においても継続してレジスタが利用される。したがって、タイマ割込みが生じた場合に、その割込みタイミングにおけるレジスタの内容を別途保持する必要がある。例えば、タイマ割込み処理からメイン処理に戻ったときにメイン処理をスムーズに再開するため、割込みタイミングにおけるレジスタの内容を、退避コマンドを用いてメインＲＡＭ５００ｃのスタック領域に退避しなければならない。しかし、退避コマンドは、退避すべきレジスタの数に応じて多くなり、コマンドサイズのみならず、サイクル数も増える。
本実施形態では、上述したように、コマンド「ＥＸ ＡＬＬ」によって、メインレジスタ群７２６ａにおける８ビットのレジスタ（Ｑ、Ａ、Ｆ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ）および１６ビットのレジスタ（ＩＸ、ＩＹ）と、サブレジスタ群７２６ｂにおける８ビットのレジスタ（Ｑ’、Ａ’、Ｆ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’、Ｈ’、Ｌ’）および１６ビットのレジスタ（ＩＸ’、ＩＹ’）とを切り換えている。かかるコマンドでは、メイン処理とタイマ割込み処理との切り換えにおいて、対象となるレジスタ群を一度に退避するとともに、退避していた他のレジスタ群を一度に復帰させることができる。かかるコマンド「ＥＸ ＡＬＬ」は、コマンドサイズが２バイトに抑えられ、サイクル数も２サイクルしか要さない。
また、コマンド「ＣＡＬＬＥＸ ｍｎ」、コマンド「ＲＥＴＥＸ」によって、メインレジスタ群７２６ａおよびサブレジスタ群７２６ｂを含むレジスタバンク単位で、第１レジスタバンク７２６と第２レジスタバンク７２８とを切り換えている。かかるコマンドでは、対象となるレジスタバンクを一度に退避するとともに、退避していた他のレジスタバンクを一度に復帰させることができる。かかるコマンド「ＣＡＬＬＥＸ ｍｎ」は、アドレスｍｎを２０００ｈ～２０ＦＦｈに限定すればコマンドサイズが２バイトに抑えられ、サイクル数も４サイクルしか要さない。コマンド「ＲＥＴＥＸ」は、コマンドサイズが２バイトに抑えられ、サイクル数も５サイクルしか要さない。以下、このような切換コマンドを第１の実施形態および第２の実施形態に当て嵌めて説明する。
図２３８は、レジスタバンクおよびレジスタ群の遷移を説明するための図である。上述したように、メイン処理にメインレジスタ群７２６ａを対応させ、タイマ割込み処理にサブレジスタ群７２６ｂを対応させた例（第１の実施形態）において、メインＣＰＵ５００ａは、メインレジスタ群７２６ａを参照してメイン処理を順次実行し、タイマ割込みが生じた場合に、メイン処理を中断し、コマンド「ＥＸ ＡＬＬ」により、一旦、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換えて（１）、タイマ割込み処理を実行し、タイマ割込み処理が終了すると、コマンド「ＥＸ ＡＬＬ」により、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換えて（２）、メイン処理を再開する。また、メインＣＰＵ５００ａは、遊技制御処理における所定のタイミングで、コマンド「ＣＡＬＬＥＸ ｍｎ」により、第１レジスタバンク７２６から第２レジスタバンク７２８に切り換えて（３）、遊技制御外処理を実行し、遊技制御外処理が完了すると、コマンド「ＲＥＴＥＸ」により、第２レジスタバンク７２８から第１レジスタバンク７２６に切り換えて（４）、遊技制御処理を再開する。
また、メイン処理にサブレジスタ群７２６ｂを対応させ、タイマ割込み処理にメインレジスタ群７２６ａを対応させた例（第２の実施形態）において、メインＣＰＵ５００ａは、まず、コマンド「ＥＸ ＡＬＬ」により、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換え（１）、サブレジスタ群７２６ｂを参照してメイン処理を実行し、タイマ割込みが生じた場合に、メイン処理を中断し、コマンド「ＥＸ ＡＬＬ」により、一旦、サブレジスタ群７２６ｂからメインレジスタ群７２６ａに切り換えて（２）、タイマ割込み処理を実行し、タイマ割込み処理が終了すると、コマンド「ＥＸ ＡＬＬ」により、メインレジスタ群７２６ａからサブレジスタ群７２６ｂに切り換えて（１）、メイン処理を再開する。また、メインＣＰＵ５００ａは、遊技制御処理における所定のタイミングで、コマンド「ＣＡＬＬＥＸ ｍｎ」により、第１レジスタバンク７２６から第２レジスタバンク７２８に切り換えて（３）、遊技制御外処理を実行し、遊技制御外処理が完了すると、コマンド「ＲＥＴＥＸ」により、第２レジスタバンク７２８から第１レジスタバンク７２６に切り換えて（４）、遊技制御処理を再開する。
このように、２つのレジスタバンクについて、第１レジスタバンク７２６は使用領域に対応させ、第２レジスタバンク７２８は別領域に対応させ、第１レジスタバンク７２６のメインレジスタ群７２６ａおよびサブレジスタ群７２６ｂの一方をメイン処理に対応させ、他方をタイマ割込み処理に対応させることで、各領域の独立性、排他性を担保することができる。また、これらの切換とともに、切換コマンドを用いて、少なくともレジスタ群全体を一体的に切り換えることで、各領域の独立性、排他性を確保しつつ、コマンドサイズやサイクル数を削減することが可能となる。なお、ここでは、図２３８を用いて説明したように、第１レジスタバンク７２６のメインレジスタ群７２６ａおよびサブレジスタ群７２６ｂの一方をメイン処理に対応させ、他方をタイマ割込み処理に対応させ、第２レジスタバンク７２８のメインレジスタ群７２８ａおよびサブレジスタ群７２８ｂの一方もしくは両方を遊技制御外処理に対応させる例を挙げて説明したが、例えば、メイン処理、タイマ割込み処理、遊技制御外処理に対応させるレジスタバンクおよびレジスタ群は、任意に設定することができる。例えば、第２レジスタバンク７２８のメインレジスタ群７２８ａおよびサブレジスタ群７２８ｂの一方をメイン処理に対応させ、他方をタイマ割込み処理に対応させ、第１レジスタバンク７２６のメインレジスタ群７２６ａおよびサブレジスタ群７２６ｂの一方もしくは両方を遊技制御外処理に対応させたり、第１レジスタバンク７２６のメインレジスタ群７２６ａをメイン処理に対応させ、第２レジスタバンク７２８のメインレジスタ群７２８ａをタイマ割込み処理に対応させ、第１レジスタバンク７２６のサブレジスタ群７２６ｂおよび第２レジスタバンク７２８のサブレジスタ群７２８ｂの一方もしくは両方を遊技制御外処理に対応させるとしてもよい。
続いて、メインＣＰＵ５００ａの電源が断たれた場合について説明する。メインＣＰＵ５００ａは、メイン処理を実行している間に電源が断たれると、メイン処理に対応するレジスタバンクのレジスタ群（第１レジスタバンク７２６のメインレジスタ群７２６ａまたはサブレジスタ群７２６ｂ）を、コマンド「ＰＵＳＨ」（例えば、コマンド「ＰＵＳＨ ＡＬＬ」）等を通じて、メインＲＡＭ５００ｃのスタック領域に退避させ、その後、例えば、図９７に示した電源断時退避処理を行う。
ここでは、メイン処理に対応するレジスタ群（メインレジスタ群７２６ａまたはサブレジスタ群７２６ｂ）を退避させているが、タイマ割込み処理や遊技制御外処理に対応するレジスタ群の退避を割愛している。かかるタイマ割込み処理に対応するレジスタ群には、タイマ割込み処理が開始された後、必要な情報が設定され、すなわち、メイン処理からレジスタの内容が引き継がれることなく、タイマ割込み処理内でのみ参照され、タイマ割込み処理が終了すると、そのレジスタの内容は不要となる。同様に、遊技制御外処理に対応するレジスタ群には、遊技制御外処理が開始された後、必要な情報が設定され、すなわち、遊技制御処理からレジスタの内容が引き継がれることなく、遊技制御外処理内でのみ参照され、遊技制御外処理が終了すると、そのレジスタの内容は不要となる。したがって、タイマ割込み処理や遊技制御外処理に対応するレジスタ群を退避させなくても問題ない。
また、メイン処理中ではなく、タイマ割込み処理中や遊技制御外処理中に電源が断たれると、以下のように処理が遂行される。タイマ割込み処理は、電源断による割込みより優先されている。すなわち、タイマ割込み処理中に電源断の割込みが生じたとしても、電源断時退避処理は即座に実行されず、タイマ割込み処理が終了してはじめて実行される。換言すれば、電源断時退避処理が開始するタイミングでは、タイマ割込み処理が完了している。なお、タイマ割込み処理は、上記のように、タイマ割込み処理内でのみ参照され、タイマ割込み処理が終了すると、そのレジスタの内容は不要となる。したがって、タイマ割込み処理中に電源断になったとしても、電源断時退避処理が開始するタイミングでは、タイマ割込み処理にかかるレジスタの内容を退避する必要がなくなるので問題は生じない。同様に、遊技制御外処理は、電源断による割込みより優先されている。すなわち、遊技制御外処理中に電源断の割込みが生じたとしても、電源断時退避処理は即座に実行されず、遊技制御外処理が終了してはじめて実行される。換言すれば、電源断時退避処理が開始するタイミングでは、タイマ割込み処理が完了している。なお、遊技制御外処理は、上記のように、遊技制御外処理内でのみ参照され、遊技制御外処理が終了すると、そのレジスタの内容は不要となる。したがって、遊技制御外処理中に電源断になったとしても、電源断時退避処理が開始するタイミングでは、遊技制御外処理にかかるレジスタの内容を退避する必要がなくなるので問題が生じない。
なお、電源断によって、電源断時のレジスタバンクおよびレジスタ群の情報は消去される。そして、電源断の後、電源復帰すると、レジスタバンクおよびレジスタ群は、初期値である第１レジスタバンク７２６およびそのメインレジスタ群７２６ａが設定される。したがって、電源復帰すると最初に実行される処理をメイン処理とし、そのメイン処理に、第１レジスタバンク７２６およびそのメインレジスタ群７２６ａを対応させている。こうして、電源復帰後は、メイン処理から開始されることとなる。ここでは、電源断時に、第１レジスタバンク７２６およびそのメインレジスタ群７２６ａを退避させているので、メイン処理を安定かつ確実に遂行することが可能となる。
上述した実施形態では、第１のレジスタ群をメインレジスタ群とし、第１レジスタをＱレジスタとし、第１の値をＦ０ｈとし、第２のレジスタ群をサブレジスタ群とし、第２レジスタをＱ’レジスタとし、第２の値をＦ０ｈとする例を挙げて説明したが、かかる場合に限らず、第１のレジスタ群をサブレジスタ群とし、第１レジスタをＱ’レジスタとし、第１の値をＦ１ｈとし、第２のレジスタ群をメインレジスタ群とし、第２レジスタをＱレジスタとし、第２の値をＦ１ｈとしてもよい。かかる構成では、メインレジスタ群のＱレジスタにＦ１ｈを書き替えることとなる。また、上述した実施形態では、第１のレジスタバンクを第１レジスタバンク７２６とし、第２のレジスタバンクを第２レジスタバンク７２８とする例を挙げて説明したが、かかる場合に限らず、第１のレジスタバンクを第２レジスタバンク７２８とし、第２のレジスタバンクを第１レジスタバンク７２６としてもよい。
<レジスタのアクセス方式>
ところで、従来のマイクロプロセッサでは、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃが割り当てられたアドレス空間（メモリ空間）と、入出力部７０４（入出力部７０４に対応するデバイス）が割り当てられたアドレス空間（Ｉ／Ｏ空間）とが独立して管理されていた。ここで、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃが割り当てられたメモリ空間をメモリマップと言う場合があり、入出力部７０４が割り当てられたＩ／Ｏ空間をＩ／Ｏマップという場合がある。
従来のマイクロプロセッサは、メモリ空間およびＩ／Ｏ空間それぞれに対し、専用の命令を使用してアクセスしなければならなかった。例えば、従来のマイクロプロセッサが、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃのメモリ空間専用の命令を使用すると、メモリリクエスト（ＭＲＥＱ）端子がイネーブル（有効）になることでメインＲＯＭ５００ｂやメインＲＡＭ５００ｃへのアクセスが可能となる。また、従来のマイクロプロセッサが、入出力部７０４のＩ／Ｏ空間専用の命令を使用すると、Ｉ／Ｏリクエスト（ＩＯＲＱ）端子がイネーブル（有効）になることで入出力部７０４へのアクセスが可能となる。したがって、従来のマイクロプロセッサは、アクセスする対象が、メインＲＯＭ５００ｂやメインＲＡＭ５００ｃであるか、入出力部７０４であるかに応じて、使用する命令を変えなければならなかった。ここで、従来のマイクロプロセッサが、入出力部７０４（デバイス）にアクセスするために設けられたアクセス方式をＩ／ＯマップドＩ／Ｏ方式と言う。かかるＩ／ＯマップドＩ／Ｏ方式に基づくコマンドにより、メインＣＰＵ５００ａは、入出力部７０４からレジスタに情報を読み出したり、レジスタから入出力部７０４に情報を書き込むことができる。
しかし、上述したように、本実施形態では、入出力部７０４のアドレス空間と、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃのアドレス空間とを一体化し、メモリ空間のＦＥ００ｈ～ＦＦＦＦｈに入出力部７０４を割り当てている。そのため、Ｉ／Ｏ空間という概念がなく、メインＣＰＵ５００ａは、メモリ空間のＦＥ００ｈ～ＦＦＦＦｈに割り当てられた入出力部７０４に、メモリ空間専用の命令を利用することでアクセスすることができる。ここで、メインＣＰＵ（プロセッサ）５００ａが、メインＲＯＭ（記憶手段）５００ｂやメインＲＡＭ（記憶手段）５００ｃにアクセスするために設けられたアクセス方式をメモリマップドＩ／Ｏ方式と言う。かかるメモリマップドＩ／Ｏ方式に基づくコマンドにより、メインＣＰＵ５００ａは、入出力部７０４からレジスタに情報を読み出したり、レジスタから入出力部７０４に情報を書き込むことができる。
このように、本実施形態において、メインＣＰＵ５００ａは、メモリマップドＩ／Ｏ方式によって入出力部７０４にアクセスする。一方、従来のマイクロプロセッサのプログラムをそのまま流用できる等の汎用性の観点から、本実施形態において、Ｉ／ＯマップドＩ／Ｏ方式によるアクセスもできるようになっている。したがって、メインＣＰＵ５００ａは、メモリマップドＩ／Ｏ方式に加え、メモリ空間の一部をＩ／Ｏ空間に見立て、Ｉ／ＯマップドＩ／Ｏ方式によって入出力部７０４にアクセスすることが可能となる。なお、従来のマイクロプロセッサでもメモリマップドＩ／Ｏ方式により入出力部７０４にアクセスすることは可能であったが、Ｉ／ＯマップドＩ／Ｏ方式を用いるかメモリマップドＩ／Ｏ方式を用いるかは初期起動時に選択しなければならず、メモリマップドＩ／Ｏ方式を選択すると、Ｉ／ＯマップドＩ／Ｏ方式を用いることができなかった。
図２３９は、アクセス方式の利用態様を説明するための説明図である。メモリマップドＩ／Ｏ方式は、ＬＤ命令やＬＤＩＲ命令等、メインＲＯＭ５００ｂやメインＲＡＭ５００ｃにアクセスするために準備された多数のコマンド（命令）を利用できる利点がある。一方、メモリマップドＩ／Ｏ方式は、入出力部７０４に対し、単なる読み書きを行う場合には、Ｉ／ＯマップドＩ／Ｏ方式に比べ、コマンドサイズが大きくなる欠点を有す。これに対し、Ｉ／ＯマップドＩ／Ｏ方式は、入出力部７０４に対し、単なる読み書きを行う場合には、メモリマップドＩ／Ｏ方式に比べ、コマンドサイズが小さくて済む利点がある。一方、Ｉ／ＯマップドＩ／Ｏ方式は、ＩＮ命令やＯＵＴ命令等、入出力部７０４にアクセスするために準備された限定的なコマンド（命令）しか利用できない欠点を有す。
プログラムにおいては、通常、入出力部７０４の単純な読み書きが多いので、メモリマップドＩ／Ｏ方式ではなく、Ｉ／ＯマップドＩ／Ｏ方式を用いることでコマンドサイズを小さくすることが可能となる。例えば、入出力部７０４の所定のアドレスに格納された値をＡレジスタに読み出す場合、メモリマップドＩ／Ｏ方式のコマンド「ＬＤ Ａ，（ｍｎ）」（ｍｎは２バイトの整数）を利用すると、コマンドサイズが３バイト必要となるのに対し、Ｉ／ＯマップドＩ／Ｏ方式のコマンド「ＩＮ Ａ，（ｇ）」（ｇは１バイトの整数）を利用すると、コマンドサイズは２バイトで済む。したがって、通常、Ｉ／ＯマップドＩ／Ｏ方式を用いることとしている。
しかし、プログラムのうちの一部の処理においては、Ｉ／ＯマップドＩ／Ｏ方式のコマンド（命令）より、メモリマップドＩ／Ｏ方式のコマンド（命令）を利用した方が、遊技制御処理を行うための制御領域の容量を削減できる場合がある。具体的に、メモリ空間に割り当てられた入出力部７０４の同一のアドレスに対し、ＩＮ命令やＯＵＴ命令といったＩ／ＯマップドＩ／Ｏ方式によるコマンドでアクセスするより、ＬＤ命令等のメモリマップドＩ／Ｏ方式によるコマンドでアクセスした方が、総コマンドサイズが小さくなる場合がある。したがって、ここでは、その処理の内容に応じて、総コマンドサイズが小さくなる適切なアクセス方式を用いる。
図２４０は、サブコマンド送信処理の一例を説明するためのフローチャートであり、図２４１は、サブコマンド送信処理を実現するための具体的なコマンドの一例を示した図である。かかるサブコマンド送信処理は、上述した、図２３のステップＳ１００－６５、および、図９８のステップＳ３１００－１１において実行される。サブコマンド送信処理では、指令電文（コマンド）が、送信バッファ（ＦＩＦＯ）を通じて副制御基板３３０、５０２に送信される。なお、ここでは、説明の便宜上、メインＣＰＵ５００ａがサブコマンド送信処理Ｓ３１００－１１を実行する例を挙げ、また、本実施形態に関係のないサブコマンド累積データに関する処理を省略する。かかる図２４０の説明におけるステップＳの数値は、本図の説明においてのみ用いることとする。
なお、ここでは、副制御基板５０２に送信する４バイトの指令電文を構成する電文１、電文２、電文３、電文４が、それぞれＤレジスタ、Ｅレジスタ、Ｂレジスタ、Ｃレジスタに設定されている。ただし、送信する指令電文によっては、電文２～４について事後的に設定する場合がある。また、電文３、４について電文が設定されていない場合、電文３、４として所定の値を設定する場合がある。
図２４０に示すように、まず、メインＣＰＵ５００ａは、各レジスタの値を退避させ（Ｓ１）、電文１に基づいて電文２～４が既に設定済みか否か判定する（Ｓ２）。メインＣＰＵ５００ａは、電文２～４が設定済みであれば（Ｓ２におけるＹＥＳ）、ステップＳ６に移行し、設定済みでなければ（Ｓ２におけるＮＯ）、メインＲＡＭ５００ｃから取得した値を電文２に設定し（Ｓ３）、電文１に基づいて電文３、４が既に設定済みか否か判定する（Ｓ４）。メインＣＰＵ５００ａは、電文３、４が設定済みであれば（Ｓ４におけるＹＥＳ）、ステップＳ６に移行し、設定済みでなければ（Ｓ４におけるＮＯ）、所定の値を電文３、４に設定する（Ｓ５）。
続いて、メインＣＰＵ５００ａは、送信先のアドレスを設定し（Ｓ６）、電文２を被加算数として設定し（Ｓ７）、割込みを禁止する（Ｓ８）。メインＣＰＵ５００ａは、電文１～４を出力し（Ｓ９）、電文１～４のチェックサムを算出すると（Ｓ１０）、算出したチェックサムも出力する（Ｓ１１）。最後に、メインＣＰＵ５００ａは、割込みを許可し（Ｓ１２）、退避させていた各レジスタの値を復帰させる（Ｓ１３）。
具体的に、図２４１の１行目の指標「ＣＭＤＰＲＯＣ」は当該サブコマンド送信処理の先頭アドレスを示す。かかる指標「ＣＭＤＰＲＯＣ」によって当該サブコマンド送信処理が呼び出される。２行目のコマンド「ＰＵＳＨ ＨＬ」によって、ＨＬレジスタの値がスタック領域に退避され、３行目のコマンド「ＰＵＳＨ ＢＣ」によって、ＢＣレジスタの値がスタック領域に退避される。かかる２、３行目のコマンドが、レジスタの値を退避させる図２４０のステップＳ１に相当する。
図２４１の４行目のコマンド「ＬＤ Ａ，Ｄ」によって、Ｄレジスタの値、すなわち、電文１の値がＡレジスタに設定され、５行目のコマンド「ＪＣＰ Ｃ，Ａ，０Ｂ０Ｈ，ＣＭＤＰＲＯＣ０１」によって、Ａレジスタの値と、固定値「Ｂ０Ｈ」とが比較され、その結果、Ｂ０Ｈ未満であれば（キャリーフラグが立っていれば）、１２行目の指標「ＣＭＤＰＲＯＣ０１」に移動する。こうして、電文１の値がＢ０Ｈ未満であれば、次の処理を省略して１２行目の指標「ＣＭＤＰＲＯＣ０１」に移動することができる。かかる４、５行目のコマンドが、電文２～４が既に設定済みであればステップＳ６に移行する図２４０のステップＳ２に相当する。
図２４１の６行目のコマンド「ＬＤＱ Ａ，（Ｅ）」によって、Ｑレジスタの値をアドレスの上位１バイトとし、Ｅレジスタの値をアドレスの下位１バイトとし、そのアドレスが示すメモリ領域に格納された１バイトの値（電文２）がＡレジスタに設定され、７行目のコマンド「ＬＤ Ｅ，Ａ」によって、Ａレジスタの値、すなわち、電文２がＥレジスタに設定される。かかる６、７行目のコマンドが、電文２を設定する図２４０のステップＳ３に相当する。
図２４１の８行目のコマンド「ＪＢＩＴ Ｚ，３，Ｄ，ＣＭＤＰＲＯＣ０１」によって、Ｄレジスタの値（電文１）のビット３が０であれば（ゼロフラグが立っていれば）、１２行目の指標「ＣＭＤＰＲＯＣ０１」に移動する。こうして、電文１のビット３が０であれば、次の処理を省略して１２行目の指標「ＣＭＤＰＲＯＣ０１」に移動することができる。かかる８行目のコマンドが、電文３、４が既に設定済みであればステップＳ６に移行する図２４０のステップＳ４に相当する。
図２４１の９行目のコマンド「ＩＮ ＨＬ，（＠ＣＩＤ＿＿＿＿）」によって、Ｕレジスタの値をアドレスの上位１バイトとし、シンボル「＠ＣＩＤ＿＿＿＿」自体（１バイト値）を下位１バイトとし、そのアドレスが示すメモリ領域に格納された２バイトの値がＨＬレジスタに入力される。具体的には、そのアドレスが示すメモリ領域に格納された１バイトの値がＬレジスタに入力され、そのアドレスに１を加えた値が示すメモリ領域に格納された１バイトの値がＨレジスタに入力される。１０行目のコマンド「ＬＤ Ｂ，Ｈ」によって、Ｈレジスタの値がＢレジスタに設定され、１１行目のコマンド「ＬＤ Ｃ，Ｌ」によって、Ｌレジスタの値がＣレジスタに設定される。かかる９～１１行目のコマンドが、電文３、４を設定する図２４０のステップＳ５に相当する。
続いて、図２４１の１３行目のコマンド「ＬＤ Ｈ，Ｃ」によって、Ｃレジスタの値がＨレジスタに設定される。ここでは、Ｃレジスタに格納されている電文４をＨレジスタに転送させることで、ＯＵＴ命令で用いられるＣレジスタを開放している。１４行目のコマンド「ＬＤ Ｃ，＠Ｓ１ＤＴ＿＿＿」によって、シンボル「＠Ｓ１ＤＴ＿＿＿」自体がＣレジスタに設定される。なお、シンボル「＠Ｓ１ＤＴ＿＿＿」は、送信専用の非同期シリアル通信回路の送信バッファ（ＦＩＦＯ）を示している。かかる１３、１４行目のコマンドが、送信先のアドレスを設定する図２４０のステップＳ６に相当する。
図２４１の１５行目のコマンド「ＬＤ Ａ，Ｅ」によって、Ｅレジスタの値（電文２）がＡレジスタに設定される。これは、図２４０のステップＳ１０においてチェックサムを算出する際にＡレジスタの値を被加算数とするためである。かかる１５行目のコマンドが、Ａレジスタに電文２を設定する図２４０のステップＳ７に相当する。そして、１６行目のコマンド「ＤＩ」によって、割込が禁止される。かかる１６行目のコマンドが、図２４０のステップＳ８に相当する。
図２４１の１７行目のコマンド「ＯＵＴ （Ｃ），Ｄ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域にＤレジスタの値（電文１）が出力される。１８行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域にＡレジスタの値（電文２）が出力される。１９行目のコマンド「ＯＵＴ （Ｃ），Ｂ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域にＢレジスタの値（電文３）が出力される。２０行目のコマンド「ＯＵＴ （Ｃ），Ｈ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域にＨレジスタの値（電文４）が出力される。ここでは、シンボル「＠Ｓ１ＤＴ＿＿＿」自体（アドレス値）に、Ｄレジスタ、Ａレジスタ（Ｅレジスタ）、Ｂレジスタ、Ｈレジスタ（Ｃレジスタ）の順、すなわち、電文１、２、３、４の順にデータが出力されている。かかる１７～２０行目のコマンドが、電文１～４を出力する図２４０のステップＳ９に相当する。
図２４１の２１行目のコマンド「ＡＤＤ Ａ，Ｄ」によって、Ａレジスタの値（電文２）にＤレジスタの値（電文１）が加算され、その結果がＡレジスタに保持される。２２行目のコマンド「ＡＤＤ Ａ，Ｂ」によって、Ａレジスタの値（チェックサム値）にＢレジスタの値（電文３）が加算され、その結果がＡレジスタに保持される。２３行目のコマンド「ＡＤＤ Ａ，Ｈ」によって、Ａレジスタの値（チェックサム値）にＨレジスタの値（電文４）が加算され、その結果がＡレジスタに保持される。かかる２１～２３行目のコマンドが、電文１～４のチェックサムを算出する図２４０のステップＳ１０に相当する。
図２４１の２４行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｕレジスタの値をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域にＡレジスタの値（チェックサム値）が出力される。こうして、電文１～４とチェックサム値の合計５バイトの指令電文が送信バッファに出力される。かかる２４行目のコマンドが、算出したチェックサムを出力する図２４０のステップＳ１１に相当する。そして、２５行目のコマンド「ＥＩ」によって、割込が許可される。かかる２５行目のコマンドが、図２４０のステップＳ１２に相当する。
図２４１の２６行目のコマンド「ＰＯＰ ＢＣ」によって、スタック領域に退避されていたデータがＢＣレジスタに復帰され、２７行目のコマンド「ＰＯＰ ＨＬ」によって、スタック領域に退避されていたデータがＨＬレジスタに復帰される。かかる２６、２７行目のコマンドが、レジスタの値を復帰させる図２４０のステップＳ１３に相当する。そして、２８行目のコマンド「ＲＥＴ」によって、呼び出し元の処理に復帰する。
図２４１においては、図２４０におけるサブコマンド送信処理を、ＩＮ命令やＯＵＴ命令を利用したＩ／ＯマップドＩ／Ｏ方式で実現している。しかしながら、上述したように、プログラムのうちの一部の処理においては、メモリマップドＩ／Ｏ方式の命令を利用した方が、コマンドサイズが小さくなる場合がある。以下、一部の処理にメモリマップドＩ／Ｏ方式を適用する例を挙げて説明する。
図２４２は、サブコマンド送信処理を実現するための他のコマンドの一例を示した図である。ここでも、図２４１同様、副制御基板５０２に送信する４バイトの電文１、２、３、４が、それぞれＤレジスタ、Ｅレジスタ、Ｂレジスタ、Ｃレジスタに設定されている。
図２４１のコマンド群と図２４２のコマンド群とを比較すると、ステップＳ５に対応する（１）で示したコマンド群、および、ステップＳ６～Ｓ１１に対応する（２）で示したコマンド群が相違している。ここでは、（１）のコマンド群および（２）のコマンド群それぞれに焦点を当てて、総コマンドサイズの違いを説明する。
（１）のコマンド群について、図２４２の９行目のコマンド「ＬＤ ＢＣ，（＠ＣＩＤ＿＿＿＿）」によって、シンボル「＠ＣＩＤ＿＿＿＿」が示すメモリ領域に格納された２バイトの値がＢＣレジスタに設定される。具体的に、シンボル「＠ＣＩＤ＿＿＿＿」が示すメモリ領域に格納された１バイトの値がＣレジスタに入力され、シンボル「＠ＣＩＤ＿＿＿＿」＋１が示すメモリ領域に格納された１バイトの値がＢレジスタに入力される。かかる９行目のコマンドが、電文３、４を設定する図２４０のステップＳ５に相当する。
図２４１の例においては、Ｉ／ＯマップドＩ／Ｏ方式が用いられているので、ＩＮ命令で入力した値の設定先としてＨＬレジスタは選択できるが、ＢＣレジスタを選択できない。換言すれば、コマンド「ＩＮ ＢＣ，（ｍｎ）」（ｍｎは２バイトの整数）はコマンドとして準備されていない。したがって、図２４１の例においては、シンボル「＠ＣＩＤ＿＿＿＿」が示すメモリ領域に格納された２バイト値を、一旦、ＨＬレジスタに保持し、その後、ＢレジスタおよびＣレジスタにそれぞれ転送しなければならない。これに対し、図２４２のメモリマップドＩ／Ｏ方式では、ＬＤ命令を利用することで、シンボル「＠ＣＩＤ＿＿＿＿」が示すメモリ領域に格納された２バイトの値を、直接、ＢＣレジスタに設定することができる。
ここで、図２４１の（１）のコマンド群の総コマンドサイズは、９行目のコマンド「ＩＮ ＨＬ，（＠ＣＩＤ＿＿＿＿）」３バイト＋１０行目のコマンド「ＬＤ Ｂ，Ｈ」１バイト＋１１行目のコマンド「ＬＤ Ｃ，Ｌ」１バイト＝５バイトであるのに対し、図２４２の（１）のコマンド群（コマンド）の総コマンドサイズは、９行目のコマンド「ＬＤ ＢＣ，（＠ＣＩＤ＿＿＿＿）」４バイトとなる。したがって、Ｉ／ＯマップドＩ／Ｏ方式をメモリマップドＩ／Ｏ方式に変更することで総コマンドサイズを１バイト削減できることが理解できる。
続いて、（２）のコマンド群について、図２４２の１１行目のコマンド「ＬＤ ＨＬ，＠Ｓ２ＤＴ＿＿＿」によって、シンボル「＠Ｓ２ＤＴ＿＿＿」自体の２バイト値がＨＬレジスタに設定される。なお、シンボル「＠Ｓ２ＤＴ＿＿＿」は、送信専用の非同期シリアル通信回路の入力バッファを示している。かかる１１行目のコマンドが、送信先のアドレスを設定する図２４０のステップＳ６に相当する。図２４１の例においては、Ｉ／ＯマップドＩ／Ｏ方式を用いているので、ＯＵＴ命令を利用するためにＣレジスタを開放しなければならなかった。これに対し、メモリマップドＩ／Ｏ方式では、Ｃレジスタを開放する必要がなく、送信先のアドレスをＨＬレジスタに保持することができる。したがって、図２４２の例では、図２４１の１３行目のコマンド「ＬＤ Ｈ，Ｃ」を削除することができる。
図２４２の１２行目のコマンド「ＬＤ Ａ，Ｅ」によって、Ｅレジスタの値（電文２）がＡレジスタに設定される。かかる１２行目のコマンドが、Ａレジスタに電文２を設定する図２４０のステップＳ７に相当する。そして、１３行目のコマンド「ＤＩ」によって、割込が禁止される。かかる１３行目のコマンドが、図２４０のステップＳ８に相当する。
図２４２の１４行目のコマンド「ＬＤ （ＨＬ），Ｄ」によって、ＨＬレジスタのアドレスで示されるメモリ領域にＤレジスタの値（電文１）が格納される。１５行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、ＨＬレジスタのアドレスで示されるメモリ領域にＡレジスタの値（電文２）が格納される。１６行目のコマンド「ＬＤ （ＨＬ），Ｂ」によって、ＨＬレジスタのアドレスで示されるメモリ領域にＢレジスタの値（電文３）が格納される。１７行目のコマンド「ＬＤ （ＨＬ），Ｃ」によって、ＨＬレジスタのアドレスで示されるメモリ領域にＣレジスタの値（電文４）が格納される。ここでは、シンボル「＠Ｓ１ＤＴ＿＿＿」自体（アドレス値）に、Ｄレジスタ、Ａレジスタ（Ｅレジスタ）、Ｂレジスタ、Ｃレジスタの順、すなわち、電文１、２、３、４の順にデータが格納され、その結果、電文１、２、３、４の順にデータが送信バッファに出力されることになる。かかる１４～１７行目のコマンドが、電文１～４を出力する図２４０のステップＳ９に相当する。
図２４２の１８行目のコマンド「ＡＤＤ Ａ，Ｄ」によって、Ａレジスタの値（電文２）にＤレジスタの値（電文１）が加算され、その結果がＡレジスタに保持される。１９行目のコマンド「ＡＤＤ Ａ，Ｂ」によって、Ａレジスタの値（チェックサム値）にＢレジスタの値（電文３）が加算され、その結果がＡレジスタに保持される。２０行目のコマンド「ＡＤＤ Ａ，Ｃ」によって、Ａレジスタの値（チェックサム値）にＣレジスタの値（電文４）が加算され、その結果がＡレジスタに保持される。かかる１８～２０行目のコマンドが、電文１～４のチェックサムを算出する図２４０のステップＳ１０に相当する。
図２４２の２１行目のコマンド「ＬＤ （ＨＬ），Ａ」によって、ＨＬレジスタのアドレスで示されるメモリ領域にＡレジスタの値（チェックサム値）が格納される。こうして、電文１～４とチェックサム値の合計５バイトの指令電文が送信バッファに格納され、その結果、指令電文が送信バッファに出力されることになる。かかる２１行目のコマンドが、算出したチェックサムを出力する図２４０のステップＳ１１に相当する。
図２４１の例においては、Ｉ／ＯマップドＩ／Ｏ方式により、入出力部７０４に出力するためにＯＵＴ命令が利用されている。これに対し、メモリマップドＩ／Ｏ方式では、ＬＤ命令を利用することができる。したがって、送信先のアドレスをＣレジスタではなくＨＬレジスタに保持し、ＬＤ命令によって各レジスタの値を、ＨＬレジスタのアドレスが示すメモリ領域に格納することでコマンドサイズを削減することが可能となる。
ここで、図２４１の（２）のコマンド群の総コマンドサイズは、１３行目のコマンド「ＬＤ Ｈ，Ｃ」１バイト＋１４行目のコマンド「ＬＤ Ｃ，＠Ｓ１ＤＴ＿＿＿」２バイト＋１５行目のコマンド「ＬＤ Ａ，Ｅ」１バイト＋１６行目のコマンド「ＤＩ」１バイト＋１７行目のコマンド「ＯＵＴ （Ｃ），Ｄ」２バイト＋１８行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋１９行目のコマンド「ＯＵＴ （Ｃ），Ｂ」２バイト＋２０行目のコマンド「ＯＵＴ （Ｃ），Ｈ」２バイト＋２１行目のコマンド「ＡＤＤ Ａ，Ｄ」１バイト＋２２行目のコマンド「ＡＤＤ Ａ，Ｂ」１バイト＋２３行目のコマンド「ＡＤＤ Ａ，Ｈ」１バイト＋２４行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＝１８バイトであるのに対し、図２４２の（２）のコマンド群の総コマンドサイズは、１１行目のコマンド「ＬＤ ＨＬ，＠Ｓ２ＤＴ＿＿＿」３バイト＋１２行目のコマンド「ＬＤ Ａ，Ｅ」１バイト＋１３行目のコマンド「ＤＩ」１バイト＋１４行目のコマンド「ＬＤ （ＨＬ），Ｄ」１バイト＋１５行目のコマンド「ＬＤ （ＨＬ），Ａ」１バイト＋１６行目のコマンド「ＬＤ （ＨＬ），Ｂ」１バイト＋１７行目のコマンド「ＬＤ （ＨＬ），Ｃ」１バイト＋１８行目のコマンド「ＡＤＤ Ａ，Ｄ」１バイト＋１９行目のコマンド「ＡＤＤ Ａ，Ｂ」１バイト＋２０行目のコマンド「ＡＤＤ Ａ，Ｃ」１バイト＋２１行目のコマンド「ＬＤ （ＨＬ），Ａ」１バイト＝１３バイトとなる。
したがって、（２）のコマンド群に関し、Ｉ／ＯマップドＩ／Ｏ方式をメモリマップドＩ／Ｏ方式に変更することで総コマンドサイズを５バイト削減できる。図２４１の（２）のコマンド群と図２４２の（２）のコマンド群とを比較して理解できるように、ＯＵＴ命令をＬＤ命令に置き換える毎に、総コマンドサイズを１バイト削減可能となる。
このように、本実施形態では、Ｉ／ＯマップドＩ／Ｏ方式により入出力部７０４にアクセスしつつ、処理の内容によっては、総コマンドサイズが小さくなるメモリマップドＩ／Ｏ方式により入出力部７０４にアクセスしている。このように、同一のプログラムにおいて、Ｉ／ＯマップドＩ／Ｏ方式とメモリマップドＩ／Ｏ方式とを混在させ、処理の内容によって総コマンドサイズが小さくなるアクセス方式を適用することで、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<メモリマップドＩ／Ｏ方式の利用例１>
上述したように従来のマイクロプロセッサでは、Ｉ／ＯマップドＩ／Ｏ方式を用いて入出力部７０４にアクセスしていた。この場合、入出力部７０４を割り当て得るＩ／Ｏ空間は２５６バイトに制限される。換言すれば、従来のマイクロプロセッサでは、１バイトのアドレス情報のみによって入出力部７０４を特定することができる。
図２４３は、ＣＰＵ初期化処理を実現するためのコマンド群の一部を示した図であり、図２４４は、ＣＰＵ初期化処理で参照するテーブルを示した図である。ここでは、説明の便宜上、上述したＣＰＵ初期化処理のうちの初期設定処理（図２２のステップＳ１００－１、および、図８２のステップＳ２０００－１）を説明する。初期設定処理では、入出力部７０４（内蔵レジスタ）に設定データを設定することで入出力部７０４の初期設定を行う。なお、ここでは、メインＣＰＵ５００ａが初期設定処理Ｓ２０００－１を実行する例を挙げる。
図２４３の１行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」によって、読み出し元となるＣＰＵ内蔵レジスタ設定データテーブルのデータ群の先頭アドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」をＨＬレジスタに設定する。２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」によって、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」自体がＢレジスタに設定される。
なお、図２４４のＣＰＵ内蔵レジスタ設定データテーブルの４８行目を参照して理解できるように、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２」が記載されている。ここで、「＄」は、転送元となるデータ群の最終アドレスの次のアドレス、すなわち、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」自体であり、「Ｔ＿ＣＰＵ＿ＲＥＧ」は転送元となるデータ群の先頭アドレスなので、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値（データ数を示す１バイト値）の値が、１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、設定データ数が導出される。例えば、図２４４の例では、設定データ数は３０／２＝１５となる。
図２４３の３行目の指標「ＩＮＩＴＩＡＬ０１」は繰り返し処理の先頭アドレスを示す。４行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」によって、ＨＬレジスタのアドレスで示されるメモリ領域に格納された１バイト値がＣレジスタに格納され、ＨＬレジスタに「１」を加えた値のアドレスで示されるメモリ領域に格納された１バイト値がＡレジスタに格納される。５行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタのアドレスで示されるメモリ領域（内蔵レジスタ）に、Ａレジスタの値（設定データ）が出力される。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」の値であった場合、図２４４の３行目における１バイト値「＠ＰＴ０ＰＲ＿＿」がＣレジスタに格納され、図２４４の４行目における１バイト値「１６０」がＡレジスタに格納される。そして、Ｃレジスタのシンボル「＠ＰＴ０ＰＲ＿＿」で示されるメモリ領域に、Ａレジスタの値「１６０」が出力される。
続いて、図２４３の６行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、３行目の指標「ＩＮＩＴＩＡＬ０１」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１５」なので、指標「ＩＮＩＴＩＡＬ０１」からの処理を１５回繰り返すとＢレジスタの値が０となる。
このように、図２４３に示した初期設定処理のコマンドの総コマンドサイズは、１行目のコマンド「ＬＤ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」３バイト＋２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＥＧ」２バイト＋４行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」２バイト＋５行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋６行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」２バイト＝１１バイトとなる。
上述したように、本実施形態では、入出力部７０４のアドレス空間を、メインＲＯＭ５００ｂおよびメインＲＡＭ５００ｃのアドレス空間と一体化している。したがって、メインＣＰＵ５００ａは、メモリ空間のＦＥ００ｈ～ＦＦＦＦｈのアドレスを通じて入出力部７０４にアクセスする。この場合、入出力部７０４を割り当てることができるメモリ空間が５１２バイトとなる。このようにメモリ空間が増えることで、割り当てられる入出力部７０４の数も増やすことができる。その一方で、メモリ空間が２５６バイトより大きくなるので、入出力部７０４を特定するためのアドレスとして２バイトを要することとなる。例えば、本実施形態においては、予め、一部の入出力部７０４がメモリ空間の２５６バイトの領域であるＦＥ００ｈ～ＦＥＦＦｈに割り当てられ、他の入出力部７０４がメモリ空間の２５６バイトの領域であるＦＦ００ｈ～ＦＦＦＦｈに割り当てられている。したがって、メインＣＰＵ５００ａは、アドレスの上位バイトが異なる入出力部７０４にアクセスする度、Ｕレジスタの値を「ＦＥＨ」と「ＦＦＨ」との間で変更しなければならない。ここでは、図２４３で示した初期設定処理を、Ｕレジスタを用いて実現する他の実施例を説明する。
図２４５は、ＣＰＵ初期化処理を実現するためのコマンド群の一部の他の例を示した図であり、図２４６は、ＣＰＵ初期化処理で参照するテーブルの他の例を示した図である。ここでは、メインＣＰＵ５００ａは、図２４３、図２４４同様、説明の便宜上、Ｉ／ＯマップドＩ／Ｏ方式によって入出力部７０４（内蔵レジスタ）に設定データを設定している。
図２４５の１行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」によって、図２４６のＣＰＵ内蔵レジスタ設定データテーブルのデータ群の先頭アドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」がＨＬレジスタに設定される。２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」によって、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」自体がＢレジスタに設定される。
なお、図２４６のＣＰＵ内蔵レジスタ設定データテーブルの４２行目を参照して理解できるように、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２」が記載されている。ここで、「＄」は、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」自体であり、「Ｔ＿ＣＰＵ＿ＲＥＧ」は転送元となるデータ群の先頭アドレスなので、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値が、データ数を示す１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、設定データ数が導出される。例えば、図２４６の例では、設定データ数は２６／２＝１３となる。
図２４５の３行目のコマンド「ＬＤ Ｕ，０ＦＥＨ」によって、入出力部７０４を示すアドレスの上位バイトとなる「ＦＥＨ」をＵレジスタに設定する。ここでは、複数の入出力部７０４を示すアドレスの上位アドレスとして２つの値「ＦＥＨ」、「ＦＦＨ」が準備されており、メインＣＰＵ５００ａは、アクセス対象となる入出力部７０４に応じて、その都度、上位バイトとなるＵレジスタの値を変更する。なお、Ｕレジスタの初期値は「ＦＦＨ」である。ここでは、まず、Ｕレジスタに「ＦＥＨ」を設定し（「ＦＦＨ」を「ＦＥＨ」に変更し）、上位アドレスが「ＦＥＨ」となる入出力部７０４に関して設定データを設定する。
図２４５の４行目の指標「ＩＮＩＴＩＡＬ０１」は繰り返し処理の先頭アドレスを示す。５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」によって、ＨＬレジスタのアドレスで示されるメモリ領域に格納された値がＣレジスタに格納され、ＨＬレジスタに「１」を加えた値のアドレスで示されるメモリ領域に格納された値がＡレジスタに格納される。６行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタのアドレスで示されるメモリ領域（内蔵レジスタ）に、Ａレジスタの値（設定データ）が出力される。
例えば、ＨＬレジスタがアドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」の値であった場合、図２４６の３行目における１バイト値「＠ＰＴ０ＰＲ＿＿」（例えば「０１Ｈ」）がＣレジスタに格納され、図２４６の４行目における１バイト値「１６０」がＡレジスタに格納される。そして、Ｃレジスタのシンボル「＠ＰＴ０ＰＲ＿＿」で示されるメモリ領域に、Ａレジスタの値「１６０」が出力される。
図２４５の７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、４行目の指標「ＩＮＩＴＩＡＬ０１」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「１３」なので、指標「ＩＮＩＴＩＡＬ０１」からの処理を１３回繰り返すとＢレジスタの値が０となる。こうして、図２４６の前段における１３の入出力部７０４に関して設定データの設定が完了する。
図２４５の８行目のコマンド「ＬＤ Ｕ，０ＦＦＨ」によって、入出力部７０４を示すアドレスの上位バイトとなる「ＦＦＨ」をＵレジスタに設定する。上述したように、入出力部７０４を示すアドレスとして２つの値「ＦＥＨ」、「ＦＦＨ」のうち、上位アドレスが「ＦＥＨ」となる入出力部７０４に関して設定データの設定が完了しているので、ここでは、Ｕレジスタに「ＦＦＨ」を設定し、上位アドレスが「ＦＦＨ」となる入出力部７０４に関して設定データを設定する。なお、Ｕレジスタに「ＦＦＨ」を設定することで、Ｕレジスタを初期値に戻すこととなる。
図２４５の９行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」によって、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」自体がＢレジスタに設定される。なお、図２４６のＣＰＵ内蔵レジスタ設定データテーブルの５０行目を参照して理解できるように、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２－＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」が記載されている。ここで、「＄」は、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」自体であり、「Ｔ＿ＣＰＵ＿ＲＥＧ」は転送元となる１バイトデータ群の先頭アドレスなので、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値は３０／２＝１５であり、「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」は１３なので、図２４６の例では、設定データ数は１５－１３＝２となる。
図２４５の１０行目の指標「ＩＮＩＴＩＡＬ０２」は繰り返し処理の先頭アドレスを示す。１１行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」によって、ＨＬレジスタのアドレスで示されるメモリ領域に格納された値がＣレジスタに格納され、ＨＬレジスタに「１」を加えた値のアドレスで示されるメモリ領域に格納された値がＡレジスタに格納される。１２行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｃレジスタのアドレスで示されるメモリ領域（内蔵レジスタ）に、Ａレジスタの値（設定データ）が出力される。
例えば、ＨＬレジスタがシンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」自体であった場合、図２４６の４４行目における１バイト値「＠Ｓ１ＣＭ＿＿＿」（例えば「２ＣＨ」）がＣレジスタに格納され、図２４６の４５行目における１バイト値「１０００００００Ｂ」がＡレジスタに格納される。そして、Ｃレジスタのシンボル「＠Ｓ１ＣＭ＿＿＿」で示されるメモリ領域に、Ａレジスタの値「１０００００００Ｂ」が出力される。
続いて、図２４５の１３行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０２」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、１０行目の指標「ＩＮＩＴＩＡＬ０２」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、データ数が「２」なので、指標「ＩＮＩＴＩＡＬ０２」からの処理を２回繰り返すとＢレジスタの値が０となる。こうして、図２４６の後段における２の入出力部７０４に関して設定データの設定が完了する。
このように、図２４５に示した初期設定処理のコマンドの総コマンドサイズは、１行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」２バイト＋２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」２バイト＋３行目のコマンド「ＬＤ Ｕ，０ＦＥＨ」３バイト＋５行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」２バイト＋６行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋７行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０１」２バイト＋８行目のコマンド「ＬＤ Ｕ，０ＦＦＨ」３バイト＋９行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」２バイト＋１１行目のコマンド「ＬＤＩＮ ＡＣ，（ＨＬ）」２バイト＋１２行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋１３行目のコマンド「ＤＪＮＺ ＩＮＩＴＩＡＬ０２」２バイト＝２４バイトとなる。
ここでは、複数の入出力部７０４にアクセスするためにＵレジスタを変更しなければならないので、その分、図２４３の例と比べて総コマンドサイズが大きくなる。ただし、上述したように、プログラムのうちの一部の処理においては、Ｉ／ＯマップドＩ／Ｏ方式ではなくメモリマップドＩ／Ｏ方式の命令を利用した方が、コマンドサイズが小さくなる場合がある。そこで、一部の処理にメモリマップドＩ／Ｏ方式を適用する例を挙げて説明する。
図２４７は、ＣＰＵ初期化処理を実現するためのコマンド群の一部の他の例を示した図である。ここでは、メインＣＰＵ５００ａは、図２４３、図２４５と異なり、メモリマップドＩ／Ｏ方式によって入出力部７０４（内蔵レジスタ）に設定データを設定している。なお、ＣＰＵ初期化処理で参照するＣＰＵ内蔵レジスタ設定データテーブルは、図２４６のＣＰＵ内蔵レジスタ設定データテーブルをそのまま用いることができるので、図２４６を用いて説明する。
図２４７の１行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」によって、図２４６のＣＰＵ内蔵レジスタ設定データテーブル（転送情報が含まれるテーブル）のデータ群の先頭アドレス「Ｔ＿ＣＰＵ＿ＲＥＧ」がＨＬレジスタ（第２レジスタ）に設定される。２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」によって、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」自体（転送する数）がＢレジスタ（第１レジスタ）に設定される。
なお、図２４６のＣＰＵ内蔵レジスタ設定データテーブルの４２行目を参照して理解できるように、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２」が記載されている。ここで、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値が、データ数を示す１バイト値の総バイト数となり、その値を、アドレスと値との組み合わせ数である２で除算すると、設定データ数は２６／２＝１３となる。
図２４７の３行目のコマンド「ＬＤ Ｑ，ＨＩＧＨ ＠ＰＴＯＰＲ＿＿」によって、シンボル「＠ＰＴＯＰＲ＿＿」の上位バイトの値（「ＦＥＨ」）がＱレジスタに設定される。ここでは、メモリマップドＩ／Ｏ方式で入出力部７０４にアクセスするため、Ｕレジスタではなく、ＱＨレジスタに入出力部７０４の上位バイトを設定している。上述したように、入出力部７０４を示すアドレスとして２つの値「ＦＥＨ」、「ＦＦＨ」が準備されており、メインＣＰＵ５００ａは、アクセス対象となる入出力部７０４に応じて、その都度、上位バイトとなるＱレジスタの値を変更している。なお、Ｑレジスタの初期値はメインＲＡＭ５００ｃの先頭アドレスに相当する「Ｆ０Ｈ」である。ここでは、まず、Ｑレジスタ（第３レジスタ）に「ＦＥＨ」を設定し、上位アドレスが「ＦＥＨ」となる入出力部７０４に関して設定データを設定する。
図２４７の４行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」によって、Ｑレジスタの値を転送先アドレスの上位１バイトとし、ＨＬレジスタのアドレスで示されるメモリ領域に格納された値を転送先アドレスの下位１バイトとし、ＨＬレジスタの値に「１」を加えた値のアドレスで示されるメモリ領域に格納された値が、転送先アドレスで示されるメモリ領域に転送され、ＨＬレジスタの値に「２」を加えて次に転送するアドレスが更新され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、すなわち、設定データである１３回だけ当該処理が繰り返される。こうして、図２４６の前段における１３の入出力部７０４に関して設定データの設定が完了する。かかるＬＤＩＮＴＱＲ命令では、Ｂレジスタ、ＨＬレジスタ、Ｑレジスタ以外のレジスタ、例えば、Ａレジスタを用いることなく処理が実行される。
図２４７の５行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」によって、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」自体（転送する数）がＢレジスタ（第１レジスタ）に設定される。なお、図２４６のＣＰＵ内蔵レジスタ設定データテーブルの５０行目を参照して理解できるように、シンボル「＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」には、コマンド「ＥＱＵ （＄－Ｔ＿ＣＰＵ＿ＲＥＧ）／２－＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」が記載されている。ここで、＄－Ｔ＿ＣＰＵ＿ＲＥＧの値（データ数を示す１バイト値）の値は３０／２＝１５であり、「＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」は１３なので、図２４６の例では、設定データ数は１５－１３＝２となる。
図２４７の６行目のコマンド「ＬＤ Ｑ，ＨＩＧＨ ＠Ｓ２ＣＭＳ＿＿」によって、シンボル「＠Ｓ２ＣＭＳ＿＿」の上位バイトの値（「ＦＦＨ」）がＱレジスタ（第３レジスタ）に設定される。ここでも、メモリマップドＩ／Ｏ方式で入出力部７０４にアクセスするため、Ｕレジスタではなく、ＱＨレジスタに入出力部７０４の上位バイトを設定している。なお、上述したように、入出力部７０４を示すアドレスとして２つの値「ＦＥＨ」、「ＦＦＨ」のうち、上位アドレスが「ＦＥＨ」となる入出力部７０４に関して設定データの設定が完了しているので、ここでは、Ｑレジスタに「ＦＦＨ」を設定し、上位アドレスが「ＦＦＨ」となる入出力部７０４に関して設定データを設定する。
図２４７の７行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」によって、Ｑレジスタの値を転送先アドレスの上位１バイトとし、ＨＬレジスタ（第２レジスタ）のアドレスで示されるメモリ領域に格納された値を転送先アドレスの下位１バイトとし、ＨＬレジスタの値に「１」を加えた値のアドレスで示されるメモリ領域に格納された値が、転送先アドレスで示されるメモリ領域に転送され、ＨＬレジスタの値に「２」を加えて次に転送するアドレスが更新され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、すなわち、設定データである２回だけ当該処理が繰り返される。こうして、図２４６の後段における２の入出力部７０４に関して設定データの設定が完了する。かかるＬＤＩＮＴＱＲ命令では、Ｂレジスタ、ＨＬレジスタ、Ｑレジスタ以外のレジスタ、例えば、Ａレジスタを用いることなく処理が実行される。
そして、図２４７の８行目のコマンド「ＬＤ Ｑ、ＨＩＧＨ ＠ＲＡＭ＿ＢＧＮ＿ＡＤＲ」によって、シンボル「＠ＲＡＭ＿ＢＧＮ＿ＡＤＲ」の上位バイトの値がＱレジスタに設定される。こうして、Ｑレジスタの値を初期値「Ｆ０Ｈ」に復帰させる。
このように、図２４７に示した初期設定処理のコマンドの総コマンドサイズは、１行目のコマンド「ＬＤＦ ＨＬ，Ｔ＿ＣＰＵ＿ＲＥＧ」２バイト＋２行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ１」２バイト＋３行目のコマンド「ＬＤ Ｑ，ＨＩＧＨ ＠ＰＴＯＰＲ＿＿」２バイト＋４行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」２バイト＋５行目のコマンド「ＬＤ Ｂ，＠ＮＵＭ＿ＣＰＵ＿ＲＧ２」２バイト＋６行目のコマンド「ＬＤ Ｑ，ＨＩＧＨ ＠Ｓ２ＣＭＳ＿＿」２バイト＋７行目のコマンド「ＬＤＩＮＴＱＲ （ＨＬ）」２バイト＋コマンド「ＬＤ Ｑ、ＨＩＧＨ ＠ＲＡＭ＿ＢＧＮ＿ＡＤＲ」１バイト＝１５バイトとなる。
ここでは、図２４５のＩ／ＯマップドＩ／Ｏ方式を、図２４７のようにメモリマップドＩ／Ｏ方式に変更し、それに伴ってＬＤＩＮＴＱＲ命令を利用することが可能となる。そうすると、図２４５の初期設定処理のコマンドの総コマンドサイズが２４バイトであるのに対し、図２４７の初期設定処理のコマンドの総コマンドサイズが１５バイトとなるので９バイトの削減が可能となる。このように、メモリマップドＩ／Ｏ方式によるＬＤＩＮＴＱＲ命令を利用することによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
<メモリマップドＩ／Ｏ方式の利用例２>
図２４８は、出力ポートのアドレスを示した説明図であり、図２４９は、電源断時退避処理を実現するためのコマンド群の一部を示した図である。ここでは、説明の便宜上、電源断時退避処理Ｓ３０００のうちの出力ポートクリア処理（図２５のステップＳ３００－１１、および、図９７のステップＳ３０００－１１）を説明する。出力ポートクリア処理では、出力ポートの出力を０にクリアする。なお、ここでは、メインＣＰＵ５００ａが出力ポートクリア処理Ｓ３０００－１１を実行する例を挙げる。
本実施形態では入出力部７０４として、出力ポート０～８の合計９つの出力ポートが準備されている。出力ポート０～８では、ビット単位でそれぞれ離散信号（Ｈｉ（ハイレベル）とＬｏｗ（ローレベル）の２値）を連続的に出力することができる。なお、出力ポートクリア処理の対象は、出力ポート０～８のうち、出力ポート０～４、７の合計６つの出力ポートに限られる。したがって、出力ポートクリア処理では、出力ポート０～４、７をクリアしている。
図２４８を参照すると、メモリ空間上のアドレス「ＦＦＦ０Ｈ」に出力ポート４が割り当てられ、アドレス「ＦＦＦ１Ｈ」に出力ポート３が割り当てられ、アドレス「ＦＦＦ２Ｈ」に出力ポート２が割り当てられ、アドレス「ＦＦＦ３Ｈ」に出力ポート１が割り当てられ、アドレス「ＦＦＦ４Ｈ」に出力ポート０が割り当てられ、アドレス「ＦＦＦ５Ｈ」に出力ポート７が割り当てられている。
図２４９の出力ポートクリア処理は、Ａレジスタに「０」が設定されている場合にのみ遂行される処理であり、出力ポートクリア処理が実行されるときには、既にＡレジスタに「０」が設定されていることとなる。図２４９の１行目のコマンド「ＬＤ ＢＣ，６＊２５６＋＠ＯＵＴ＿ＰＲＴ＿７」によって、Ｂレジスタに出力ポート数である６が設定され、Ｃレジスタに出力ポート７を示す下位１バイトのアドレス値が設定される。なお、図２４８に示したように、出力ポート７を示す下位１バイトの値は「Ｆ５Ｈ」である。３行目のコマンド「ＯＵＴ （Ｃ），Ａ」によって、Ｕレジスタの値（ここでは初期値である「ＦＦＨ」）をアドレスの上位１バイトとし、Ｃレジスタの値を下位１バイトとし、そのアドレスが示すメモリ領域に、Ａレジスタの値（「０」）が出力される。
図２４９の４行目のコマンド「ＤＥＣ Ｃ」によって、Ｃレジスタで示されるアドレスに格納された値が１だけデクリメントされる。５行目のコマンド「ＤＪＮＺ ＰＲＦＰＲＯＣ０２」によって、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０でなければ、２行目の指標「ＰＲＦＰＲＯＣ０２」に移動し、デクリメントした結果が０であれば、当該コマンドの次のコマンドに処理を移す。ここでは、出力ポート数が「６」なので、指標「ＰＲＦＰＲＯＣ０２」からの処理を６回繰り返すとＢレジスタの値が０となる。
こうして、入出力部７０４のアドレスが「ＦＦＦ５Ｈ」→「ＦＦＦ４Ｈ」→「ＦＦＦ３Ｈ」→「ＦＦＦ２Ｈ」→「ＦＦＦ１Ｈ」→「ＦＦＦ０Ｈ」とデクリメントされ、それに伴って出力ポート７→出力ポート０→出力ポート１→出力ポート２→出力ポート３→出力ポート４の順で出力ポートの各ビットが０に設定される。
このように、図２４９に示した出力ポートクリア処理のコマンドの総コマンドサイズは、１行目のコマンド「ＬＤ ＢＣ，６＊２５６＋＠ＯＵＴ＿ＰＲＴ＿７」３バイト＋３行目のコマンド「ＯＵＴ （Ｃ），Ａ」２バイト＋４行目のコマンド「ＤＥＣ Ｃ」１バイト＋５行目のコマンド「ＤＪＮＺ ＰＲＦＰＲＯＣ０２」２バイト＝８バイトとなる。
上述したように、プログラムのうちの一部の処理においては、Ｉ／ＯマップドＩ／Ｏ方式ではなくメモリマップドＩ／Ｏ方式の命令を利用した方が、コマンドサイズが小さくなる場合がある。そこで、一部の処理にメモリマップドＩ／Ｏ方式を適用する例を挙げて説明する。
図２５０は、電源断時退避処理を実現するためのコマンド群の一部の他の例を示した図である。ここで、メインＣＰＵ５００ａは、メモリマップドＩ／Ｏ方式によって、出力ポートの出力を０にクリアしている。
図２５０の１行目のコマンド「ＬＤ ＨＬ，＠ＯＵＴ＿ＰＲＴ＿４」によって、出力ポート４を示す２バイトのシンボル「＠ＯＵＴ＿ＰＲＴ＿４」自体（出力ポートの情報）をＨＬレジスタ（第２レジスタ）に設定する。なお、図２４８に示したように、出力ポート４を示す２バイトの値は「ＦＦＦ０Ｈ」となっている。２行目のコマンド「ＬＤ Ｂ，６」によって、Ｂレジスタ（第１レジスタ）にクリア対象となる出力ポート数（クリアする数）である６が設定される。
図２５０の３行目のコマンド「ＣＬＲＩＲＳ」によって、ＨＬレジスタのアドレスで示されるメモリ領域に「０」が格納され（出力ポートがクリアされ）、ＨＬレジスタの値に「１」を加えて次にクリアされるアドレスが更新され、Ｂレジスタの値がデクリメント（「１」減算）され、デクリメントした結果が０になるまで、すなわち、クリア対象となる出力ポート数である６回だけ当該処理が繰り返される。かかるＣＬＲＩＲＳ命令では、Ｂレジスタ、ＨＬレジスタ以外のレジスタ、例えば、Ａレジスタを用いることなく処理が実行される。
こうして、入出力部７０４のアドレスが「ＦＦＦ０Ｈ」→「ＦＦＦ１Ｈ」→「ＦＦＦ２Ｈ」→「ＦＦＦ３Ｈ」→「ＦＦＦ４Ｈ」→「ＦＦＦ５Ｈ」とインクリメントされ、それに伴って出力ポート４→出力ポート３→出力ポート２→出力ポート１→出力ポート０→出力ポート７の順で出力ポートの出力が０に設定される。
このように、図２５０に示した出力ポートクリア処理のコマンドの総コマンドサイズは、１行目のコマンド「ＬＤ ＨＬ，＠ＯＵＴ＿ＰＲＴ＿４」３バイト＋２行目のコマンド「ＬＤ Ｂ，６」２バイト＋３行目のコマンド「ＣＬＲＩＲＳ」２バイト＝７バイトとなる。
ここでは、図２４９のＩ／ＯマップドＩ／Ｏ方式を、図２５０のようにメモリマップドＩ／Ｏ方式に変更し、それに伴ってＣＬＲＩＲＳ命令を利用することが可能となる。そうすると、図２４９の出力ポートクリア処理のコマンドの総コマンドサイズが８バイトであるのに対し、図２５０の出力ポートクリア処理のコマンドの総コマンドサイズが７バイトとなるので１バイトの削減が可能となる。このように、メモリマップドＩ／Ｏ方式によるＣＬＲＩＲＳ命令を利用することによって、コマンドの短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
なお、図２５０の例では、ＣＬＲＩＲＳ命令を利用することで、Ａレジスタを利用しないで済む。したがって、Ａレジスタの値を意図せず更新してしまうことがない。例えば、Ａレジスタが既に利用されている場合、通常、Ａレジスタを退避する必要があったが、ここでは、Ａレジスタを利用しないので、退避する必要がない。こうして、リソースを有効利用することが可能となる。なお、図２４９の例では、Ａレジスタに予め値「０」が設定されていることを前提としているが、コマンド「ＣＬＲＩＲＳ」には値「０」を設定する機能が備わっているので、予め値「０」を設定する処理も不要となる。こうして、コマンドの更なる短縮化を図り、遊技制御処理を行うための制御領域の容量を確保することが可能となる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
また、上述した実施形態では、主制御基板３００、５００と副制御基板３３０、５０２とが、遊技を進行するための機能部を分担するように配したが、主制御基板３００、５００の機能部を副制御基板３３０、５０２に配しても、副制御基板３３０、５０２の機能部を主制御基板３００、５００に配してもよく、また、全ての機能部を１の制御基板に纏めて配することもできる。
また、上述した主制御基板３００、５００および副制御基板３３０、５０２が行う各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいはサブルーチンによる処理を含んでもよい。
１００ 遊技機
３００、５００ 主制御基板
３００ａ、５００ａ メインＣＰＵ
３００ｂ、５００ｂ メインＲＯＭ
３００ｃ、５００ｃ メインＲＡＭ
３３０、５０２ 副制御基板
３３０ａ、５０２ａ サブＣＰＵ
３３０ｂ、５０２ｂ サブＲＯＭ
３３０ｃ、５０２ｃ、 サブＲＡＭ
４００ スロットマシン

Claims (3)

  1. 遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える遊技機であって、
    前記プログラムには所定の固定値が含まれ、
    前記ＣＰＵは、
    前記ＲＯＭから前記プログラムを読み出し、
    前記プログラムに基づいて、
    前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、
    サブルーチンを呼び出し、
    前記サブルーチンにおいて、
    第１レジスタの値をデクリメントし、
    所定処理を繰り返し、
    デクリメントした結果が０となると前記サブルーチンから戻り、
    前記所定処理は、
    第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、
    前記第２レジスタをシフトする処理である遊技機。
  2. 遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える遊技機であって、
    前記プログラムには所定の固定値が含まれ、
    前記ＣＰＵは、
    前記ＲＯＭから前記プログラムを読み出し、
    前記プログラムに基づいて、
    前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、
    サブルーチンを呼び出し、
    前記サブルーチンにおいて、
    第１レジスタの値をデクリメントし、
    所定処理を繰り返し、
    デクリメントした結果が０となると前記サブルーチンから戻り、
    前記所定処理は、
    第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、
    前記第２レジスタをシフトする処理であり、
    遊技の進行に基づいて変化する被乗数に乗数を乗算して、遊技利益に関する比率を求め、
    前記乗算は、被乗数設定レジスタに前記被乗数、乗数設定レジスタに前記乗数を設定することで、所定の時間後、乗算結果レジスタに乗算結果が生成される１６ビット乗算器により実行される遊技機。
  3. 遊技の進行に用いられる所定の基板において、ＣＰＵと、前記ＣＰＵに用いられるプログラムが格納されたＲＯＭと、データを保持するＲＡＭと、を備える遊技機であって、
    前記プログラムには所定の固定値が含まれ、
    前記ＣＰＵは、
    前記ＲＯＭから前記プログラムを読み出し、
    前記プログラムに基づいて、
    前記所定の固定値を参照し、Ａレジスタを用いることなく、１のＯＵＴコマンドにより、所定のＩ／Ｏポートに前記所定の固定値を出力することがあり、
    サブルーチンを呼び出し、
    前記サブルーチンにおいて、
    第１レジスタの値をデクリメントし、
    所定処理を繰り返し、
    デクリメントした結果が０となると前記サブルーチンから戻り、
    前記所定処理は、
    第２レジスタの値で示されるアドレスに格納された値で特定されるアドレスに、前記第２レジスタに所定値を加えた値で示されるアドレスに格納された値を格納し、
    前記第２レジスタをシフトする処理であり、
    遊技の進行に基づいて変化する被乗数に乗数を乗算し、
    乗算した演算結果を被除数とし、前記被除数を除数で除算して、前記除数に対する前記被乗数の比率を求め、
    前記乗算は、被乗数設定レジスタに前記被乗数、乗数設定レジスタに前記乗数を設定することで、所定の時間後、乗算結果レジスタに乗算結果が生成される１６ビット乗算器により実行され、
    前記乗算した演算結果の最大値は３バイト以上となり、
    前記除算は、被除数設定レジスタに前記被除数、除数設定レジスタに前記除数を設定することで、所定の時間後、除算結果レジスタに除算結果が生成される３２ビット除算器により実行される遊技機。
JP2021081681A 2021-05-13 2021-05-13 遊技機 Active JP7455087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021081681A JP7455087B2 (ja) 2021-05-13 2021-05-13 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021081681A JP7455087B2 (ja) 2021-05-13 2021-05-13 遊技機

Publications (2)

Publication Number Publication Date
JP2022175350A JP2022175350A (ja) 2022-11-25
JP7455087B2 true JP7455087B2 (ja) 2024-03-25

Family

ID=84145808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021081681A Active JP7455087B2 (ja) 2021-05-13 2021-05-13 遊技機

Country Status (1)

Country Link
JP (1) JP7455087B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014083464A (ja) 2013-12-27 2014-05-12 Sankyo Co Ltd 遊技機
JP2018015414A (ja) 2016-07-29 2018-02-01 山佐株式会社 遊技機
JP2018126414A (ja) 2017-02-10 2018-08-16 株式会社大一商会 遊技機
JP2019022556A (ja) 2017-07-23 2019-02-14 株式会社三洋物産 遊技機
JP2019141675A (ja) 2019-04-23 2019-08-29 株式会社エルイーテック プロセッサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014083464A (ja) 2013-12-27 2014-05-12 Sankyo Co Ltd 遊技機
JP2018015414A (ja) 2016-07-29 2018-02-01 山佐株式会社 遊技機
JP2018126414A (ja) 2017-02-10 2018-08-16 株式会社大一商会 遊技機
JP2019022556A (ja) 2017-07-23 2019-02-14 株式会社三洋物産 遊技機
JP2019141675A (ja) 2019-04-23 2019-08-29 株式会社エルイーテック プロセッサ

Also Published As

Publication number Publication date
JP2022175350A (ja) 2022-11-25

Similar Documents

Publication Publication Date Title
JP7407767B2 (ja) 遊技機
JP7430163B2 (ja) 遊技機
JP7455087B2 (ja) 遊技機
JP7410902B2 (ja) 遊技機
JP7397022B2 (ja) 遊技機
JP7344247B2 (ja) 遊技機
JP7344244B2 (ja) 遊技機
JP7344925B2 (ja) 遊技機
JP7456974B2 (ja) 遊技機
JP7413331B2 (ja) 遊技機
JP7317890B2 (ja) 遊技機
JP7495912B2 (ja) 遊技機
JP7465247B2 (ja) 遊技機
JP7407761B2 (ja) 遊技機
JP7221894B2 (ja) 遊技機
JP7407653B2 (ja) 遊技機
JP7174727B2 (ja) 遊技機
JP7208938B2 (ja) 遊技機
JP7428579B2 (ja) 遊技機
JP2022163765A (ja) 遊技機
JP2022163768A (ja) 遊技機
JP2022163771A (ja) 遊技機
JP2022163769A (ja) 遊技機
JP2022163773A (ja) 遊技機
JP2022163766A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240312

R150 Certificate of patent or registration of utility model

Ref document number: 7455087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150