JP7454934B2 - Vapor deposition mask and its manufacturing method - Google Patents

Vapor deposition mask and its manufacturing method Download PDF

Info

Publication number
JP7454934B2
JP7454934B2 JP2019216576A JP2019216576A JP7454934B2 JP 7454934 B2 JP7454934 B2 JP 7454934B2 JP 2019216576 A JP2019216576 A JP 2019216576A JP 2019216576 A JP2019216576 A JP 2019216576A JP 7454934 B2 JP7454934 B2 JP 7454934B2
Authority
JP
Japan
Prior art keywords
vapor deposition
substrate
deposition mask
wavelength
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019216576A
Other languages
Japanese (ja)
Other versions
JP2021085083A (en
Inventor
哲行 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019216576A priority Critical patent/JP7454934B2/en
Priority to KR1020200152538A priority patent/KR102475594B1/en
Priority to CN202011303002.XA priority patent/CN112877640B/en
Publication of JP2021085083A publication Critical patent/JP2021085083A/en
Application granted granted Critical
Publication of JP7454934B2 publication Critical patent/JP7454934B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明の実施形態の一つは、蒸着マスクに関する。特に、本発明の実施形態の一つは、テーパー形状を備えた蒸着マスク及びその製造方法に関する。 One embodiment of the present invention relates to a deposition mask. In particular, one embodiment of the present invention relates to a tapered vapor deposition mask and a method for manufacturing the same.

フラットパネル型表示装置の一例として、液晶表示装置や有機EL(Electroluminescence)表示装置が挙げられる。これらの表示装置は、絶縁体、半導体、導電体などの様々な材料を含む薄膜が基板上に積層された構造体である。これらの薄膜が適宜パターニングされ、接続されることで、表示装置としての機能が実現される。 Examples of flat panel display devices include liquid crystal display devices and organic EL (electroluminescence) display devices. These display devices are structures in which thin films containing various materials such as insulators, semiconductors, and conductors are laminated on a substrate. By appropriately patterning and connecting these thin films, a function as a display device is realized.

薄膜を形成する方法は、大別すると気相法、液相法、固相法に分類される。気相法は物理的気相法と化学的気相法に分類される。物理的気相法の代表的な例として蒸着法が知られている。蒸着法のうち最も簡便な方法が真空蒸着法である。真空蒸着法は、高真空下において材料を加熱することで、材料を昇華又は蒸発させて材料の蒸気を生成する(以下、これらを総じて気化という)。この材料を堆積させるための領域(以下、蒸着領域)において、気化していた材料が固化し、堆積することで材料の薄膜が得られる。蒸着領域に対して選択的に薄膜が形成され、それ以外の領域(以下、非蒸着領域)には材料が堆積しないようにするために、マスク(蒸着マスク)を用いて真空蒸着が行われる(特許文献1及び2参照)。 Methods for forming thin films are broadly classified into gas phase methods, liquid phase methods, and solid phase methods. Gas phase methods are classified into physical vapor phase methods and chemical vapor phase methods. A vapor deposition method is known as a typical example of a physical vapor phase method. The simplest vapor deposition method is the vacuum vapor deposition method. The vacuum evaporation method sublimates or evaporates the material by heating the material under high vacuum to generate vapor of the material (hereinafter, these are generally referred to as vaporization). In a region for depositing this material (hereinafter referred to as a vapor deposition region), the vaporized material is solidified and deposited to obtain a thin film of the material. Vacuum deposition is performed using a mask (deposition mask) so that a thin film is selectively formed in the deposition area and no material is deposited in other areas (hereinafter referred to as non-deposition areas). (See Patent Documents 1 and 2).

特開2009-87840号公報JP2009-87840A 特開2013-209710号公報JP2013-209710A

特許文献1及び特許文献2では、蒸着領域が薄膜で形成された蒸着マスクが開示されている。蒸着工程においてマージンを確保するために、蒸着マスクは、蒸着源側から見てテーパー形状を有していることが好ましい。蒸着マスクをテーパー状に形成するためには、蒸着マスクを作製する際に用いるレジストパターンにテーパー角度を付ける必要がある。しかしながら、フォトマスクを用いてレジストパターンをテーパー状に加工することは困難である。 Patent Document 1 and Patent Document 2 disclose a vapor deposition mask in which a vapor deposition region is formed of a thin film. In order to ensure a margin in the vapor deposition process, the vapor deposition mask preferably has a tapered shape when viewed from the vapor deposition source side. In order to form a vapor deposition mask into a tapered shape, it is necessary to add a taper angle to the resist pattern used when producing the vapor deposition mask. However, it is difficult to process a resist pattern into a tapered shape using a photomask.

本発明の実施形態の一つは、テーパー形状を備えた蒸着用の蒸着マスク及びその製造方法を提供することを課題の一つとする。 An object of one embodiment of the present invention is to provide a vapor deposition mask for vapor deposition having a tapered shape and a method for manufacturing the same.

本発明の一実施形態に係る蒸着マスクは、複数の開口が設けられた、薄膜状のマスク本体を備え、前記複数の開口の各々は、前記マスク本体の第1面から第2面をその厚み方向に貫通し、前記複数の開口の各々における、前記第1面と前記第2面との間の側壁が45°以上85°以下のテーパー形状の部分を有する。 A vapor deposition mask according to an embodiment of the present invention includes a thin film-like mask body provided with a plurality of openings, and each of the plurality of openings extends from a first surface to a second surface of the mask body by a thickness thereof. The side wall between the first surface and the second surface of each of the plurality of openings has a tapered portion of 45° or more and 85° or less.

本発明の一実施形態に係る蒸着マスクに製造方法は、基板を準備し、前記基板の第1面上にフォトレジストを塗布し、前記フォトレジストの一部に第1波長及び前記第1波長とは異なる第2波長を含む光を照射し、露光された前記フォトレジストの一部を除いた他部を除去してレジストパターンを形成し、前記基板の前記第1面上であって、前記レジストパターンから露出した領域に金属層を形成し、前記レジストパターンを除去し、前記基板を除去すること、を含む。 A method for manufacturing a vapor deposition mask according to an embodiment of the present invention includes preparing a substrate, applying a photoresist on a first surface of the substrate, and coating a part of the photoresist with a first wavelength and the first wavelength. irradiate the photoresist with light having a different second wavelength and remove the exposed portion of the photoresist to form a resist pattern on the first surface of the substrate; The method includes forming a metal layer in areas exposed from the pattern, removing the resist pattern, and removing the substrate.

本発明の一実施形態に係る蒸着装置の上面図である。FIG. 1 is a top view of a vapor deposition apparatus according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着装置の側面図である。FIG. 1 is a side view of a vapor deposition apparatus according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着源の断面図である。1 is a cross-sectional view of a deposition source according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの上面図である。It is a top view of the vapor deposition mask concerning one embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの拡大図である。FIG. 1 is an enlarged view of a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの断面図である。FIG. 1 is a cross-sectional view of a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの断面図である。FIG. 1 is a cross-sectional view of a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの拡大断面図である。FIG. 1 is an enlarged cross-sectional view of a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す平面図である。1 is a plan view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。1 is a cross-sectional view showing a method for manufacturing a vapor deposition mask according to an embodiment of the present invention. 本発明の一実施形態に係る蒸着マスクの製造方法を示す上面図である。It is a top view showing the manufacturing method of the vapor deposition mask concerning one embodiment of the present invention. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. レジストパターンのSEM断面図である。FIG. 3 is a SEM cross-sectional view of a resist pattern. 本発明の一実施形態に係る表示装置の上面図である。FIG. 1 is a top view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention. 本発明の一実施形態に係る表示装置の断面図である。1 is a cross-sectional view of a display device according to an embodiment of the present invention.

以下、本発明の一実施形態について、図面を参照しながら説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. However, the present invention can be implemented in various forms without departing from the scope thereof, and should not be construed as being limited to the contents described in the embodiments exemplified below.

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし図面に示す例は、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同一又は類似の構成には、同一の符号を付して、詳細な説明を省略することがある。 In order to make the explanation clearer, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual aspect. However, the examples shown in the drawings are merely examples and do not limit the interpretation of the present invention. In this specification and each figure, structures that are the same as or similar to those described above with respect to the existing figures are denoted by the same reference numerals, and detailed description thereof may be omitted.

本発明において、ある一つの膜に対してエッチングや光照射を行うことで複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。 In the present invention, when a plurality of films are formed by etching or irradiating one film with light, these films may have different functions and roles. However, these multiple films originate from films formed as the same layer in the same process, and have the same layer structure and the same material. Therefore, these multiple films are defined as existing in the same layer.

本明細書および特許請求の範囲において、ある構造体の上に他の構造体が配置された態様を表現する際に、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、その構造体の直上に他の構造体が配置される場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体が配置される場合と、の両方を含むものと定義される。 In this specification and the claims, when expressing an aspect in which a structure is arranged on top of another structure, the term "on" simply refers to the structure of a structure unless otherwise specified. There are two cases: when another structure is placed directly above a structure so as to be in contact with the body, and when another structure is placed above a structure via another structure. It is defined as including both.

<第1実施形態>
図1~図23を用いて、本発明の一実施形態に係る蒸着マスク及び蒸着マスクの製造方法、及び当該蒸着マスクを用いる蒸着装置について説明する。
<First embodiment>
A vapor deposition mask, a method for manufacturing the vapor deposition mask, and a vapor deposition apparatus using the vapor deposition mask according to an embodiment of the present invention will be described with reference to FIGS. 1 to 23.

[蒸着装置10の構成]
図1~図3を用いて、本発明の一実施形態に係る蒸着装置10の構成について説明する。蒸着装置10は多様な機能を有する複数のチャンバを備えている。以下に示す例は複数のチャンバのうち1つの蒸着チャンバ100を示す例である。図1は、本発明の一実施形態に係る蒸着装置の上面図である。図2は、本発明の一実施形態に係る蒸着装置の側面図である。
[Configuration of vapor deposition apparatus 10]
The configuration of a vapor deposition apparatus 10 according to an embodiment of the present invention will be described using FIGS. 1 to 3. The vapor deposition apparatus 10 includes a plurality of chambers having various functions. The example shown below is an example showing one vapor deposition chamber 100 among a plurality of chambers. FIG. 1 is a top view of a vapor deposition apparatus according to an embodiment of the present invention. FIG. 2 is a side view of a vapor deposition apparatus according to an embodiment of the present invention.

図1に示すように、蒸着チャンバ100は、隣接するチャンバとロードロック扉102で仕切られている。蒸着チャンバ100は、蒸着チャンバ100の内部を高真空の減圧状態、又は窒素やアルゴンなどの不活性ガスで満たされた状態に維持することができる。したがって、図示しない減圧装置やガス吸排気機構などが蒸着チャンバ100に接続される。 As shown in FIG. 1, the deposition chamber 100 is separated from adjacent chambers by a load lock door 102. The deposition chamber 100 can maintain the interior of the deposition chamber 100 in a high vacuum and reduced pressure state or in a state filled with an inert gas such as nitrogen or argon. Therefore, a pressure reducing device, a gas suction/exhaust mechanism, etc. (not shown) are connected to the deposition chamber 100.

蒸着チャンバ100は、蒸着膜が形成される対象物を収納可能な構成を有する。以下、この対象物として板状の被蒸着基板104が用いられる例について説明する。図1及び図2に示すように、被蒸着基板104の下に蒸着源112が配置される。蒸着源112は、概ね長方形の形状を有し、被蒸着基板104の一つの辺に沿って配置されている。このような蒸着源112をリニアソース型という。リニアソース型の蒸着源112が用いられる場合、蒸着チャンバ100は被蒸着基板104と蒸着源112とが相対的に移動する構成を有する。図1では、蒸着源112が固定され、その上を被蒸着基板104が移動する例が示されている。 The vapor deposition chamber 100 has a configuration capable of accommodating an object on which a vapor deposition film is to be formed. An example in which a plate-shaped deposition target substrate 104 is used as the object will be described below. As shown in FIGS. 1 and 2, an evaporation source 112 is placed below the substrate 104 to be evaporated. The evaporation source 112 has a generally rectangular shape and is arranged along one side of the substrate 104 to be evaporated. Such a vapor deposition source 112 is called a linear source type. When a linear source type evaporation source 112 is used, the evaporation chamber 100 has a configuration in which the evaporation target substrate 104 and the evaporation source 112 move relative to each other. FIG. 1 shows an example in which the deposition source 112 is fixed and the deposition target substrate 104 moves over it.

蒸着源112には蒸着される材料が充填される。蒸着源112は、当該材料を加熱する加熱部122(後述する図3を参照)を有する。蒸着源112の加熱部122によって材料が加熱されると、加熱された材料は気化し、蒸気となって蒸着源112から被蒸着基板104に向かう。材料の蒸気が被蒸着基板104の表面へ到達すると、当該蒸気は冷却されて固化し、被蒸着基板104の表面に材料が堆積する。このようにして被蒸着基板104の上(図2では被蒸着基板104の下側の面上)に当該材料の薄膜が形成される。 The deposition source 112 is filled with the material to be deposited. The vapor deposition source 112 has a heating section 122 (see FIG. 3 described later) that heats the material. When the material is heated by the heating unit 122 of the evaporation source 112, the heated material is vaporized and flows from the evaporation source 112 toward the substrate 104 to be evaporated as vapor. When the vapor of the material reaches the surface of the substrate 104 to be evaporated, the vapor is cooled and solidified, and the material is deposited on the surface of the substrate 104 to be evaporated. In this way, a thin film of the material is formed on the deposition target substrate 104 (in FIG. 2, on the lower surface of the deposition target substrate 104).

図2に示すように、蒸着チャンバ100は、被蒸着基板104及び蒸着用の蒸着マスク300を保持するためのホルダ108、ホルダ108を移動させるための移動機構110、及びシャッタ114などをさらに備える。ホルダ108によって被蒸着基板104及び蒸着マスク300の互いの位置関係が維持される。移動機構110によって被蒸着基板104及び蒸着マスク300が蒸着源112の上を移動する。シャッタ114は、蒸着源112の上に移動可能に設けられている。シャッタ114が蒸着源112の上に移動することで、シャッタ114は蒸着源112によって加熱された材料の蒸気を遮蔽する。シャッタ114が蒸着源112と重畳しない位置に移動することで、当該材料の蒸気はシャッタ114によって遮蔽されずに被蒸着基板104に到達する。シャッタ114の開閉は、図示しない制御装置によって制御される。 As shown in FIG. 2, the vapor deposition chamber 100 further includes a holder 108 for holding the substrate to be vapor deposited 104 and a vapor deposition mask 300 for vapor deposition, a moving mechanism 110 for moving the holder 108, a shutter 114, and the like. The holder 108 maintains the mutual positional relationship of the deposition target substrate 104 and the deposition mask 300. The moving mechanism 110 moves the deposition target substrate 104 and the deposition mask 300 over the deposition source 112 . The shutter 114 is movably provided above the deposition source 112. By moving the shutter 114 above the deposition source 112, the shutter 114 blocks the vapor of the material heated by the deposition source 112. By moving the shutter 114 to a position where it does not overlap the deposition source 112, the vapor of the material reaches the deposition target substrate 104 without being blocked by the shutter 114. Opening and closing of the shutter 114 is controlled by a control device (not shown).

図1に示す例では、リニアソース型の蒸着源112を示したが、蒸着源112は上記の形状に限定されず、任意の形状を有することができる。例えば、蒸着源112の形状は、蒸着に用いられる材料が被蒸着基板104の重心及びその付近に選択的に配置された、いわゆるポイントソース型と呼ばれる形状であってもよい。ポイントソース型の場合には、被蒸着基板104と蒸着源112との相対的な位置が固定され、被蒸着基板104を回転させるための機構が蒸着チャンバ100に設けられてもよい。また、図1及び図2に示す例では、基板の主面が水平方向と平行になるように基板を配置する横型蒸着装置を示したが、蒸着マスク300は、基板の主面が水平方向に対して垂直になるように基板を配置する縦型蒸着装置に用いることもできる。 In the example shown in FIG. 1, a linear source type evaporation source 112 is shown, but the evaporation source 112 is not limited to the above shape and can have any shape. For example, the shape of the evaporation source 112 may be a so-called point source shape in which the material used for evaporation is selectively placed at and near the center of gravity of the substrate 104 to be evaporated. In the case of a point source type, the relative positions of the deposition target substrate 104 and the deposition source 112 may be fixed, and a mechanism for rotating the deposition target substrate 104 may be provided in the deposition chamber 100. Further, in the examples shown in FIGS. 1 and 2, a horizontal vapor deposition apparatus is shown in which the substrate is arranged so that the main surface of the substrate is parallel to the horizontal direction, but the vapor deposition mask 300 is It can also be used in a vertical vapor deposition apparatus in which the substrate is arranged perpendicular to the substrate.

図3は、本発明の一実施形態に係る蒸着源の断面図である。蒸着源112は、収納容器120、加熱部122、蒸着ホルダ124、メッシュ状の金属板128、及び一対のガイド板132を有する。 FIG. 3 is a cross-sectional view of a deposition source according to an embodiment of the present invention. The vapor deposition source 112 includes a storage container 120, a heating section 122, a vapor deposition holder 124, a mesh metal plate 128, and a pair of guide plates 132.

収納容器120は蒸着する材料を保持する部材である。収納容器120として、例えば坩堝などの部材を用いることができる。収納容器120は加熱部122の内部において、取り外し可能に保持されている。収納容器120は、例えばタングステンやタンタル、モリブデン、チタン、ニッケルなどの金属やその合金を含むことができる。又は、収納容器120は、アルミナや窒化ホウ素、酸化ジルコニウムなどの無機絶縁物を含むことができる。 The storage container 120 is a member that holds the material to be deposited. As the storage container 120, a member such as a crucible can be used, for example. The storage container 120 is removably held inside the heating section 122. The storage container 120 can include metals such as tungsten, tantalum, molybdenum, titanium, and nickel, or alloys thereof. Alternatively, the storage container 120 may include an inorganic insulator such as alumina, boron nitride, or zirconium oxide.

加熱部122は蒸着ホルダ124の内部において、取り外し可能に保持されている。加熱部122は、抵抗加熱方式で収納容器120を加熱する構成を有する。具体的には、加熱部122はヒータ126を有する。ヒータ126に通電することで、加熱部122が加熱され、収納容器120内の材料が加熱されて気化する。気化した材料は、収納容器120の開口部130から収納容器120の外に出射される。開口部130を覆うように配置されたメッシュ状の金属板128は、突沸した材料が収納容器120の外に放出されることを抑制する。加熱部122及び蒸着ホルダ124は、収納容器120と同様の材料を含むことができる。 The heating unit 122 is removably held inside the deposition holder 124. The heating unit 122 is configured to heat the storage container 120 using a resistance heating method. Specifically, the heating section 122 includes a heater 126. By energizing the heater 126, the heating unit 122 is heated, and the material in the storage container 120 is heated and vaporized. The vaporized material is emitted to the outside of the storage container 120 through the opening 130 of the storage container 120. The mesh metal plate 128 arranged to cover the opening 130 suppresses the bumped material from being discharged outside the storage container 120 . The heating unit 122 and the deposition holder 124 may include the same material as the storage container 120.

一対のガイド板132は、蒸着源112の上部に設けられる。ガイド板132の少なくとも一部は、収納容器120の側面又は鉛直方向に対して傾いている。ガイド板132の傾きによって、材料の蒸気の広がる角度(以下、射出角度)が制御され、蒸気の飛翔方向に指向性を持たせることができる。射出角度は二つのガイド板132のなす角度θe(単位°)によって決まる。角度θeは被蒸着基板104の大きさ及び蒸着源112と被蒸着基板104との距離などによって適宜調整される。角度θeは、例えば40°以上80°以下、50°以上70°以下、典型的には60°である。ガイド板132の傾いた表面によって形成される面が臨界面160a、160bである。材料の蒸気は、ほぼ臨界面160a、160bに挟まれる空間を飛翔する。図示しないが、蒸着源112がポイントソースの場合、ガイド板132は円錐の表面の一部であってもよい。 A pair of guide plates 132 are provided above the vapor deposition source 112. At least a portion of the guide plate 132 is inclined with respect to the side surface or the vertical direction of the storage container 120. The angle at which the vapor of the material spreads (hereinafter referred to as the injection angle) is controlled by the inclination of the guide plate 132, and the direction of flight of the vapor can be given directivity. The emission angle is determined by the angle θe (in degrees) formed by the two guide plates 132. The angle θe is appropriately adjusted depending on the size of the deposition target substrate 104 and the distance between the deposition source 112 and the deposition target substrate 104. The angle θe is, for example, 40° or more and 80° or less, 50° or more and 70° or less, and typically 60°. The surfaces formed by the inclined surfaces of the guide plate 132 are critical surfaces 160a and 160b. The vapor of the material flies in the space substantially sandwiched between the critical surfaces 160a and 160b. Although not shown, if the deposition source 112 is a point source, the guide plate 132 may be a part of the surface of a cone.

蒸着する材料はさまざまな材料から選択することができ、有機化合物又は無機化合物のいずれであってもよい。有機化合物としては、例えば発光性の材料又はキャリア輸送性の有機化合物を用いることができる。無機化合物としては、金属、その合金、又は金属酸化物などを用いることができる。一つの収納容器120に複数の材料を充填し、成膜を行ってもよい。図示しないが、複数の蒸着源を用い、異なる材料を同時に加熱できるよう、蒸着チャンバ100を構成してもよい。 The material to be deposited can be selected from a variety of materials and can be either organic or inorganic. As the organic compound, for example, a luminescent material or a carrier-transporting organic compound can be used. As the inorganic compound, metals, alloys thereof, metal oxides, etc. can be used. Film formation may be performed by filling one storage container 120 with a plurality of materials. Although not shown, the deposition chamber 100 may be configured using a plurality of deposition sources so that different materials can be heated simultaneously.

[蒸着マスク300の構成]
図4~図8を用いて、本発明の一実施形態係る蒸着マスク300の構成について説明する。図4は、本発明の一実施形態に係る蒸着マスクの上面図である。蒸着マスク300は薄膜状のマスク本体310、保持枠330、及び第1接続部材350を有する。マスク本体310には、複数のパネル領域315が配置される。それぞれのパネル領域315には、マスク本体310の上面(第1面)から下面(第2面)までをその厚さ方向に貫通する複数の開口311が表示装置の画素ピッチに合わせて設けられている。マスク本体310の開口311以外の領域を非開口部という。非開口部は各々の開口311を囲む。なお、マスク本体310の厚みは1μm以上30μm以下であってもよい。
[Configuration of vapor deposition mask 300]
The configuration of a vapor deposition mask 300 according to an embodiment of the present invention will be described using FIGS. 4 to 8. FIG. 4 is a top view of a deposition mask according to an embodiment of the present invention. The vapor deposition mask 300 includes a thin film mask body 310, a holding frame 330, and a first connection member 350. A plurality of panel areas 315 are arranged in the mask body 310. Each panel region 315 is provided with a plurality of openings 311 that penetrate from the upper surface (first surface) to the lower surface (second surface) of the mask main body 310 in the thickness direction in accordance with the pixel pitch of the display device. There is. The area other than the opening 311 of the mask body 310 is referred to as a non-opening area. A non-aperture surrounds each aperture 311. Note that the thickness of the mask body 310 may be 1 μm or more and 30 μm or less.

蒸着時には、蒸着対象の被蒸着基板104における蒸着領域と開口311が重なり、被蒸着基板104における非蒸着領域と非開口部が重なるように蒸着マスク300と被蒸着基板104が位置合わせされる。材料の蒸気が開口311を通過し、被蒸着基板104の蒸着領域に材料が堆積する。 During vapor deposition, the evaporation mask 300 and the evaporation target substrate 104 are aligned so that the evaporation region and the opening 311 on the evaporation target substrate 104 overlap, and the non-evaporation region and the non-opening on the evaporation target substrate 104 overlap. The material vapor passes through the opening 311 and the material is deposited on the deposition area of the deposition target substrate 104 .

(マスク本体310の構成)
図5は、マスク本体310の一部拡大図であり、マスク本体310をマスク本体310の下面(第2面)310b側から見た平面図である。マスク本体310の上面(第1面)310a及び下面(第2面)310bについては後述する。図6は、図5に示したB-B’線に沿った断面図である。
(Configuration of mask body 310)
FIG. 5 is a partially enlarged view of the mask body 310, and is a plan view of the mask body 310 viewed from the lower surface (second surface) 310b side of the mask body 310. The upper surface (first surface) 310a and lower surface (second surface) 310b of the mask main body 310 will be described later. FIG. 6 is a sectional view taken along line BB' shown in FIG.

マスク本体310は、薄膜状の蒸着マスクである。マスク本体310は、例えば、銅(Cu)、アルミニウム(Al)、インバー(Fe-Ni合金)、ニッケル、ニッケル-コバルト合金などの金属から構成される。上述したように、マスク本体310に配置された複数のパネル領域315には、マスク本体310の上面(第1面)310aから下面(第2面)310bまでを貫通する複数の開口311がそれぞれ設けられている。 The mask main body 310 is a thin film vapor deposition mask. The mask body 310 is made of metal such as copper (Cu), aluminum (Al), invar (Fe-Ni alloy), nickel, and nickel-cobalt alloy. As described above, the plurality of panel regions 315 arranged in the mask main body 310 are each provided with a plurality of openings 311 that penetrate from the upper surface (first surface) 310a to the lower surface (second surface) 310b of the mask main body 310. It is being

複数の開口311の各々は、テーパー形状の部分を有する。複数の開口311の各々において、開口311の第1面310a側の開口端の面積a1と第2面310b側の開口端の面積a2とが異なっており、a1<a2の関係を満たす。ここで、マスク本体310の上面(第1面)310aは被蒸着基板104に対向する面であり、下面(第2面)310bは蒸着源112に対向する面である。つまり、複数の開口311の各々は、第1面310a側から第2面310b側に向かって開口端が広くなる。下面(第2面)310bを含む平面と開口311の内壁とがなす角(以降、テーパー角度という)θtは、45°以上85°以下であり、60°以上70°以下であることが好ましい。 Each of the plurality of openings 311 has a tapered portion. In each of the plurality of openings 311, the area a1 of the opening end on the first surface 310a side of the opening 311 and the area a2 of the opening end on the second surface 310b side are different, and the relationship a1<a2 is satisfied. Here, the upper surface (first surface) 310a of the mask body 310 is a surface facing the deposition target substrate 104, and the lower surface (second surface) 310b is a surface facing the evaporation source 112. That is, the opening end of each of the plurality of openings 311 becomes wider from the first surface 310a side toward the second surface 310b side. The angle (hereinafter referred to as taper angle) θt between the plane including the lower surface (second surface) 310b and the inner wall of the opening 311 is 45° or more and 85° or less, and preferably 60° or more and 70° or less.

本実施形態では、マスク本体310に設けられた複数の開口311の各々がテーパー形状を有し、被蒸着基板104に対向する第1面310a側の開口端の面積a1が、蒸着源112に対向する第2面310b側の開口端の面積a2よりも小さい。これにより、蒸着源112から気化した材料が被蒸着基板104に付着して薄膜層をする際に、画素ピッチ間のマージンをより確実に確保することができる。 In the present embodiment, each of the plurality of openings 311 provided in the mask main body 310 has a tapered shape, and the area a1 of the opening end on the first surface 310a side facing the deposition target substrate 104 is opposite to the deposition source 112. This area is smaller than the area a2 of the opening end on the second surface 310b side. Thereby, when the material vaporized from the evaporation source 112 adheres to the deposition target substrate 104 to form a thin film layer, a margin between the pixel pitches can be more reliably secured.

(保持枠330の構成)
再び図4を参照し、保持枠330の構成について説明する。保持枠330は、マスク本体310の周囲に設けられている。第1接続部材350はマスク本体310と保持枠330との間に設けられ、マスク本体310と保持枠330とを接続する。保持枠330に接する領域における第1接続部材350の第1外縁353は、第1接続部材350に接する領域におけるマスク本体310の第2外縁313の外周に配置されている。つまり、平面視において、マスク本体310と保持枠330とは重なっていない。しかしながら、マスク本体310と保持枠330との位置関係はこれに限定されず、平面視において、マスク本体310と保持枠330とは重畳してもよい。
(Configuration of holding frame 330)
Referring again to FIG. 4, the configuration of the holding frame 330 will be described. The holding frame 330 is provided around the mask body 310. The first connecting member 350 is provided between the mask main body 310 and the holding frame 330 and connects the mask main body 310 and the holding frame 330. The first outer edge 353 of the first connection member 350 in the area in contact with the holding frame 330 is arranged on the outer periphery of the second outer edge 313 of the mask body 310 in the area in contact with the first connection member 350. That is, in plan view, the mask main body 310 and the holding frame 330 do not overlap. However, the positional relationship between the mask main body 310 and the holding frame 330 is not limited to this, and the mask main body 310 and the holding frame 330 may overlap in plan view.

図7は、本発明の一実施形態に係る蒸着マスクの断面図である。図7に示す断面図は、図4のA-A’線に沿った断面図である。図7に示すように、第1接続部材350は、マスク本体310の上方において、マスク本体310の端部に沿って設けられている。第1接続部材350は、マスク本体310の端部からマスク本体310の外側に向かって突出している。 FIG. 7 is a cross-sectional view of a vapor deposition mask according to an embodiment of the present invention. The cross-sectional view shown in FIG. 7 is a cross-sectional view taken along line A-A' in FIG. 4. As shown in FIG. 7, the first connection member 350 is provided above the mask body 310 and along the edge of the mask body 310. The first connecting member 350 protrudes from the end of the mask body 310 toward the outside of the mask body 310.

保持枠330は、マスク本体310の上面よりもさらに上方に設けられている。つまり、鉛直方向において、保持枠330の下端(下面331)はマスク本体310の上端よりも上方に設けられている。また、保持枠330は、マスク本体310の第2外縁313よりもさらに外側に設けられている。つまり、水平方向において、保持枠330はマスク本体310よりも外側に設けられている。なお、上記の鉛直方向は、マスク本体310の主面に対して直交する方向である。水平方向は、マスク本体310の主面に平行な方向である。 The holding frame 330 is provided further above the upper surface of the mask body 310. That is, in the vertical direction, the lower end (lower surface 331) of the holding frame 330 is provided above the upper end of the mask main body 310. Further, the holding frame 330 is provided further outside the second outer edge 313 of the mask main body 310. In other words, the holding frame 330 is provided outside the mask body 310 in the horizontal direction. Note that the above-mentioned vertical direction is a direction perpendicular to the main surface of the mask body 310. The horizontal direction is a direction parallel to the main surface of the mask body 310.

第1接続部材350は、保持枠330の側面335に接している。一方、保持枠330の上面333及び下面331には第1接続部材350は設けられていない。第1接続部材350は、保持枠330の側面335の下端から上端まで接している。ただし、第1接続部材350は、保持枠330の上面333及び下面331と接していてもよい。 The first connecting member 350 is in contact with the side surface 335 of the holding frame 330. On the other hand, the first connecting member 350 is not provided on the upper surface 333 and lower surface 331 of the holding frame 330. The first connecting member 350 is in contact with the side surface 335 of the holding frame 330 from the lower end to the upper end. However, the first connecting member 350 may be in contact with the upper surface 333 and lower surface 331 of the holding frame 330.

保持枠330は、第1層360及び第2層370を有する積層構造であってもよい。第2層370は第1層360の上方に設けられている。第1層360は、第2層370よりもマスク本体310に近い。 The holding frame 330 may have a laminated structure including a first layer 360 and a second layer 370. The second layer 370 is provided above the first layer 360. The first layer 360 is closer to the mask body 310 than the second layer 370.

図7の点線で囲まれた領域の拡大図を図8に示す。第1接続部材350は、第1層360の側面365及び第2層370の側面375に接している。第1接続部材350は、側面365、375だけでなく、第1層360と第2層370とが対向する領域にも設けられている。つまり、第1接続部材350は、第2層370の下面371の一部に接している。換言すると、第1接続部材350は、第2層370の鉛直下方に入り込んでいる。第1接続部材350は、マスク本体310の第2外縁313付近に設けられた複数の開口317の内部に入り込んでいる。 FIG. 8 shows an enlarged view of the area surrounded by the dotted line in FIG. The first connecting member 350 is in contact with a side surface 365 of the first layer 360 and a side surface 375 of the second layer 370. The first connecting member 350 is provided not only on the side surfaces 365 and 375 but also in a region where the first layer 360 and the second layer 370 face each other. That is, the first connecting member 350 is in contact with a portion of the lower surface 371 of the second layer 370. In other words, the first connecting member 350 is inserted vertically below the second layer 370. The first connecting member 350 is inserted into a plurality of openings 317 provided near the second outer edge 313 of the mask body 310.

第1層360と第2層370との間には接着層500が設けられている。つまり、接着層500によって第1層360と第2層370とが接続されている。平面視において、接着層500のパターンは第2層370のパターンと概略同じである。ただし、接着層500のパターンは第2層370のパターンの僅かに内側に位置している。換言すると、第2層370の下面の一部は接着層500から露出されている。図8では、第2層370の下面371のうち、接着層500から露出された領域の下面371は、及び第1接続部材350と接している。 An adhesive layer 500 is provided between the first layer 360 and the second layer 370. In other words, the first layer 360 and the second layer 370 are connected by the adhesive layer 500. In plan view, the pattern of the adhesive layer 500 is approximately the same as the pattern of the second layer 370. However, the pattern of the adhesive layer 500 is located slightly inside the pattern of the second layer 370. In other words, a portion of the lower surface of the second layer 370 is exposed from the adhesive layer 500. In FIG. 8 , a region of the lower surface 371 of the second layer 370 that is exposed from the adhesive layer 500 is in contact with the first connecting member 350 .

本実施形態に係る保持枠330の構成は、以上に説明した構成に限定されるわけではなく、マスク本体310を保持することができる構成を有していればよい。 The configuration of the holding frame 330 according to this embodiment is not limited to the configuration described above, and may have any configuration that can hold the mask main body 310.

[蒸着マスク300の製造方法]
図9~図16を用いて、本発明の一実施形態に係る蒸着マスク300の製造方法について説明する。図9~図15は、本発明の一実施形態に係る蒸着マスクの製造方法を示す断面図である。図16は、本発明の一実施形態に係る蒸着マスクの製造方法を示す平面図である。以下では、特に、蒸着マスク300のマスク本体310の製造方法について説明する。
[Method for manufacturing vapor deposition mask 300]
A method for manufacturing a vapor deposition mask 300 according to an embodiment of the present invention will be described using FIGS. 9 to 16. 9 to 15 are cross-sectional views showing a method for manufacturing a deposition mask according to an embodiment of the present invention. FIG. 16 is a plan view showing a method for manufacturing a deposition mask according to an embodiment of the present invention. In particular, a method for manufacturing the mask body 310 of the vapor deposition mask 300 will be described below.

図9に示すように、基板901を準備する。基板901は、例えばSUS基板であってもよい。次に、図10に示すように、基板901の一面上にフォトレジスト1001を塗布する。本実施形態では、フォトレジスト1001としてネガレジストを使用する。 As shown in FIG. 9, a substrate 901 is prepared. The substrate 901 may be, for example, a SUS substrate. Next, as shown in FIG. 10, a photoresist 1001 is applied on one surface of the substrate 901. In this embodiment, a negative resist is used as the photoresist 1001.

次に、図11に示すように、フォトレジスト1001を露光する。この際、マスクを使用せずに光源からの光をフォトレジスト1001に直接描画する直接描画装置が用いられる。露光に用いる光の光源としては、高圧水銀ランプを使用する。露光に用いる光は、第1波長と、第1波長とは異なる波長の第2波長とを含む混合波長の光である。ここで、第1波長はi線(波長365nm)であり、第2波長はh線(波長405nm)である。フォトレジスト1001に対する第2波長の透過率は、フォトレジストの対する第1波長の透過率よりも高い。混合波長における第1波長及び第2波長の混合比率は、3:1~3:2であることが好ましい。混合波長における第1波長及び第2波長の混合比率を調整することにより、後述するレジストパターンのテーパー形状を調整することができる。 Next, as shown in FIG. 11, the photoresist 1001 is exposed. At this time, a direct drawing device is used that directly draws light from a light source onto the photoresist 1001 without using a mask. A high-pressure mercury lamp is used as a light source for exposure. The light used for exposure is light with a mixed wavelength including a first wavelength and a second wavelength different from the first wavelength. Here, the first wavelength is the i-line (wavelength 365 nm), and the second wavelength is the h-line (wavelength 405 nm). The transmittance of the photoresist 1001 to the second wavelength is higher than the transmittance of the photoresist to the first wavelength. The mixing ratio of the first wavelength and the second wavelength in the mixed wavelength is preferably 3:1 to 3:2. By adjusting the mixing ratio of the first wavelength and the second wavelength in the mixed wavelength, the taper shape of the resist pattern described later can be adjusted.

次に、図12に示すように、現像を行って未露光部分のフォトレジスト1001を除去し、レジストパターン1201を形成する。図13は、図12における点線で囲んだ部分の拡大図である。レジストパターン1201の各々は、基板901の表面側に向かって、基板901の表面に対して水平な断面積が小さくなるテーパー形状の部分を有する。基板901の表面とレジストパターン1201の側壁とがなす角度θrは、45°以上85°以下であり、60°以上70°以下であることが好ましい。角度θrは、フォトレジスト1001を露光する際の第1波長及び第2波長の混合比率を調整することにより調節することができる。 Next, as shown in FIG. 12, development is performed to remove unexposed portions of the photoresist 1001 to form a resist pattern 1201. FIG. 13 is an enlarged view of the portion surrounded by the dotted line in FIG. 12. Each of the resist patterns 1201 has a tapered portion whose cross-sectional area horizontal to the surface of the substrate 901 decreases toward the surface of the substrate 901. The angle θr between the surface of the substrate 901 and the side wall of the resist pattern 1201 is 45° or more and 85° or less, and preferably 60° or more and 70° or less. The angle θr can be adjusted by adjusting the mixing ratio of the first wavelength and the second wavelength when exposing the photoresist 1001.

具体的には、第1波長であるi線は、フォトレジスト1001の表面側、即ち、露光面側を硬化させる。一方、第2波長であるh線は、フォトレジスト1001の奥側、即ち、基板901側を硬化させる。つまり、レジストパターン1201の表面側、即ち、露光面側の表面積は、第1波長の強度に依存する。これに対し、レジストパターン1201の奥側、即ち、基板901側の表面積は、第2波長の強度に依存する。基板901の表面とレジストパターン1201の側壁とがなす角度θrは、レジストパターン1201の奥側、即ち、基板901側の表面積によって決定される。即ち、角度θrは、混合波長における第1波長及び第2波長の混合比率に依存する。 Specifically, the i-ray having the first wavelength hardens the surface side of the photoresist 1001, that is, the exposed surface side. On the other hand, the h-ray having the second wavelength hardens the back side of the photoresist 1001, that is, the substrate 901 side. In other words, the surface area of the resist pattern 1201 on the front side, that is, on the exposure side, depends on the intensity of the first wavelength. On the other hand, the surface area on the back side of the resist pattern 1201, that is, on the substrate 901 side, depends on the intensity of the second wavelength. The angle θr between the surface of the substrate 901 and the side wall of the resist pattern 1201 is determined by the surface area on the back side of the resist pattern 1201, that is, on the substrate 901 side. That is, the angle θr depends on the mixing ratio of the first wavelength and the second wavelength in the mixed wavelength.

次に、図14に示すように、電解めっき法(又は、電鋳めっき法)によって基板901上に金属層を形成する。金属層1401は、例えば、インバー(Fe-Ni合金)を含んでもよい。この場合、めっき液として、ニッケル化合物を含む溶液と、鉄化合物を含む溶液との混合溶液を用いることができる。例えば、スルファミン酸ニッケルや臭化ニッケルを含む溶液と、スルファミン酸第一鉄を含む溶液との混合溶液を用いてもよい。めっき液には、様々な添加剤が含まれていてもよい。尚、金属層1401に含まれる金属は、ニッケル-鉄合金に限定されず、ニッケル、ニッケル-コバルト合金、銅(Cu)、アルミニウム(Al)などであってもよい。金属層1401の厚さは、3μm~20μmであってもよい。 Next, as shown in FIG. 14, a metal layer is formed on the substrate 901 by electrolytic plating (or electroforming plating). The metal layer 1401 may include, for example, invar (Fe--Ni alloy). In this case, a mixed solution of a solution containing a nickel compound and a solution containing an iron compound can be used as the plating solution. For example, a mixed solution of a solution containing nickel sulfamate or nickel bromide and a solution containing ferrous sulfamate may be used. The plating solution may contain various additives. Note that the metal contained in the metal layer 1401 is not limited to the nickel-iron alloy, and may be nickel, nickel-cobalt alloy, copper (Cu), aluminum (Al), or the like. The thickness of the metal layer 1401 may be between 3 μm and 20 μm.

次に、図15に示すように、レジストパターン1201を基板901上から除去する。レジストパターン1201の各々が除去されたスペースは、マスク本体310の開口311に対応する。例えば、水酸化ナトリウム水溶液や水酸カリウム水溶液などのアルカリ系剥離液を用いてレジストパターン1201を除去することができる。複数の開口311の各々は、その開口端の面積が基板901の表面側に向かって大きくなるテーパー形状の部分を有する。最後に、金属層1401と基板901とを分離し、図16に示すように、複数の開口311を有するマスク本体310を形成することができる。 Next, as shown in FIG. 15, the resist pattern 1201 is removed from the substrate 901. The spaces from which each resist pattern 1201 is removed correspond to the openings 311 of the mask body 310. For example, the resist pattern 1201 can be removed using an alkaline stripping solution such as an aqueous sodium hydroxide solution or an aqueous potassium hydroxide solution. Each of the plurality of openings 311 has a tapered portion in which the area of the opening end increases toward the front surface of the substrate 901. Finally, the metal layer 1401 and the substrate 901 can be separated to form a mask body 310 having a plurality of openings 311, as shown in FIG.

マスク本体310とは別途に保持枠330が形成される。マスク本体310を保持枠330に取り付けて、蒸着マスク300を作製することができる。保持枠330の形成工程について、ここでは詳細な説明は省略するが、保持枠330はマスク本体310に比べて板厚が大きいため、前述の図7、図8に示したように、薄板材の積層として形成されても良い。また、保持枠330には高い平坦性が求められるため、圧延材を用いる場合には、所望の板厚の1/2程度のものを背中合わせに積層し、圧延材の反りを相殺する等の構成が好ましい。 A holding frame 330 is formed separately from the mask body 310. The vapor deposition mask 300 can be manufactured by attaching the mask body 310 to the holding frame 330. A detailed explanation of the process of forming the holding frame 330 will be omitted here, but since the holding frame 330 is thicker than the mask main body 310, as shown in FIG. 7 and FIG. It may also be formed as a laminate. In addition, since the holding frame 330 is required to have high flatness, when using rolled material, a structure such as stacking plates of approximately 1/2 of the desired thickness back to back to offset the warping of the rolled material is required. is preferred.

本実施形態においては、基板901の表面とレジストパターン1201の側壁とがなす角度θrは、フォトレジスト1001を露光する際に用いる光の第1波長及び第2波長の混合比率に依存する。ここで、基板901の表面とレジストパターン1201の側壁とがなす角度θrは、マスク本体310の開口311のテーパー角度θtに対応している。したがって、フォトレジスト1001の露光に用いる光の第1波長及び第2波長の混合比率を調整することにより、開口311のテーパー角度θtをより細かく制御することができる。薄膜形成の際、蒸着工程において本実施形態に係る蒸着マスク300を蒸着マスクとして使用することにより、画素ピッチ間のマージンを確実に確保することができる。 In this embodiment, the angle θr between the surface of the substrate 901 and the sidewall of the resist pattern 1201 depends on the mixing ratio of the first wavelength and the second wavelength of the light used to expose the photoresist 1001. Here, the angle θr between the surface of the substrate 901 and the sidewall of the resist pattern 1201 corresponds to the taper angle θt of the opening 311 of the mask body 310. Therefore, by adjusting the mixing ratio of the first wavelength and second wavelength of the light used to expose the photoresist 1001, the taper angle θt of the opening 311 can be controlled more precisely. When forming a thin film, by using the vapor deposition mask 300 according to this embodiment as a vapor deposition mask in the vapor deposition process, a margin between pixel pitches can be ensured.

図17~図23は、フォトレジストを第1波長及び第2波長を含む光で露光した後のレジストパターンのSEM断面図である。フォトレジストの露光に用いた光の第1波長及び第2波長の混合比率、開口のテーパー角度θtに対応する、基板の表面とレジストパターンの側壁とがなす角度θr及びを以下の表1に示す。

17 to 23 are SEM cross-sectional views of resist patterns after exposing the photoresist to light including a first wavelength and a second wavelength. Table 1 below shows the mixing ratio of the first wavelength and second wavelength of the light used for exposing the photoresist, and the angle θr between the surface of the substrate and the sidewall of the resist pattern, which corresponds to the taper angle θt of the aperture. .

図17~図19に示すように、フォトレジストを露光する際、光に第2波長(h線)が含まれない場合、フォトレジストの表面側、即ち、露光面側(図17~図19に示したレジストパターンの上側)の硬化は十分であっても、フォトレジストの奥側、即ち、基板側(図17~図19に示したレジストパターンの下側)の硬化が不足するため、レジストパターンの下側の幅が不十分となる。また、図20に示すように、混合波長における第1波長及び第2波長の混合比率が3:0.5の場合、角度θrは45°以上であるものの、フォトレジストの奥側、即ち、基板側(図20に示したレジストパターンの下側)の硬化が不足するため、レジストパターンの下側の幅が不十分である。 As shown in FIGS. 17 to 19, when exposing a photoresist, if the light does not contain the second wavelength (h line), the surface side of the photoresist, that is, the exposed side ( Even if the hardening of the photoresist (the upper side of the resist pattern shown in FIG. The width at the bottom of the is insufficient. Further, as shown in FIG. 20, when the mixing ratio of the first wavelength and the second wavelength in the mixed wavelength is 3:0.5, although the angle θr is 45° or more, Since the side (lower side of the resist pattern shown in FIG. 20) is insufficiently cured, the width of the lower side of the resist pattern is insufficient.

一方、図21~図23に示すように、混合波長における第1波長及び第2波長の混合比率が3:1~3:2の場合、角度θrは50°以上であり、さらにフォトレジストの奥側、即ち、基板側(図21~図23に示したレジストパターンの下側)の硬化も十分であり、本実施形態に係る蒸着マスク300のマスク本体310を製造する際のレジストパターンとして好適である。 On the other hand, as shown in FIGS. 21 to 23, when the mixing ratio of the first wavelength and the second wavelength in the mixed wavelength is 3:1 to 3:2, the angle θr is 50° or more, and The side, that is, the substrate side (the lower side of the resist pattern shown in FIGS. 21 to 23) is sufficiently cured, and is suitable as a resist pattern when manufacturing the mask body 310 of the vapor deposition mask 300 according to the present embodiment. be.

<第2実施形態>
以下では、図24~図32を参照して、蒸着マスク300を用いた薄膜形成法を応用した表示装置の製造方法について説明する。第2実施形態に係る表示装置200として、それぞれ有機発光素子(以下、発光素子)を有する複数の画素が絶縁基板202上に形成された有機EL表示装置の製造方法について説明する。尚、第1実施形態で述べた内容について、重複する説明が省略する。
<Second embodiment>
Hereinafter, a method for manufacturing a display device using a thin film forming method using a vapor deposition mask 300 will be described with reference to FIGS. 24 to 32. As the display device 200 according to the second embodiment, a method for manufacturing an organic EL display device in which a plurality of pixels each having an organic light emitting element (hereinafter referred to as a light emitting element) are formed on an insulating substrate 202 will be described. Note that redundant explanations of the contents described in the first embodiment will be omitted.

図24は、本発明の一実施形態に係る表示装置の上面図である。表示装置200は絶縁基板202を有し、その上に複数の画素204及び画素204を駆動するための駆動回路206(ゲート側駆動回路206a、ソース側駆動回路206b)が設けられている。絶縁基板202は、例えば、ガラス基板や樹脂基板である。複数の画素204は周期的に配置され、これらによって表示領域205が定義される。後述するように、各画素204には発光素子260が設けられる。 FIG. 24 is a top view of a display device according to an embodiment of the present invention. The display device 200 has an insulating substrate 202, on which a plurality of pixels 204 and a drive circuit 206 (gate side drive circuit 206a, source side drive circuit 206b) for driving the pixels 204 are provided. The insulating substrate 202 is, for example, a glass substrate or a resin substrate. A plurality of pixels 204 are arranged periodically, and a display area 205 is defined by these pixels. As described later, each pixel 204 is provided with a light emitting element 260.

駆動回路206は、表示領域205の周囲の周辺領域に配置される。パターニングされた導電膜で形成される種々の配線(図示しない)が、表示領域205及び駆動回路206から絶縁基板202の一辺へ延び、絶縁基板202の端部付近で表面に露出されることで、端子207が形成される。これらの端子207は図示しないフレキシブル印刷回路基板(FPC)と電気的に接続される。表示装置200を駆動するための各種信号が端子207を介して駆動回路206及び画素204に入力される。図示しないが、駆動回路206とともに、あるいはその一部の替わりに集積回路を有する駆動ICがさらに搭載されてもよい。 The drive circuit 206 is arranged in a peripheral area around the display area 205. Various wiring (not shown) formed of a patterned conductive film extends from the display area 205 and the drive circuit 206 to one side of the insulating substrate 202 and is exposed to the surface near the end of the insulating substrate 202. Terminal 207 is formed. These terminals 207 are electrically connected to a flexible printed circuit board (FPC) (not shown). Various signals for driving the display device 200 are input to the drive circuit 206 and the pixels 204 via the terminal 207. Although not shown, a drive IC having an integrated circuit may be further mounted together with the drive circuit 206 or in place of a part thereof.

図25は、隣接する二つの画素204(204a及び204b)にわたる断面模式図である。各画素204には画素回路が形成される。画素回路の構成は任意であり、図25では駆動トランジスタ210、保持容量230、付加容量250、及び発光素子260が示されている。 FIG. 25 is a schematic cross-sectional view of two adjacent pixels 204 (204a and 204b). A pixel circuit is formed in each pixel 204. The configuration of the pixel circuit is arbitrary, and FIG. 25 shows a drive transistor 210, a storage capacitor 230, an additional capacitor 250, and a light emitting element 260.

画素回路に含まれる各素子はアンダーコート208を介して絶縁基板202の上に設けられる。駆動トランジスタ210は、半導体膜212、ゲート絶縁膜214、ゲート電極216、ソース電極220、及びドレイン電極222を含む。ゲート電極216は、ゲート絶縁膜214を介して半導体膜212の少なくとも一部と交差するように配置される。半導体膜212は、ドレイン領域212a、ソース領域212b、及びチャネル212cを有する。チャネル212cは、半導体膜212とゲート電極216とが重なる領域である。チャネル212cはドレイン領域212aとソース領域212bとの間に設けられる。 Each element included in the pixel circuit is provided on the insulating substrate 202 with an undercoat 208 interposed therebetween. The drive transistor 210 includes a semiconductor film 212, a gate insulating film 214, a gate electrode 216, a source electrode 220, and a drain electrode 222. The gate electrode 216 is arranged to intersect at least a portion of the semiconductor film 212 with the gate insulating film 214 interposed therebetween. The semiconductor film 212 has a drain region 212a, a source region 212b, and a channel 212c. The channel 212c is a region where the semiconductor film 212 and the gate electrode 216 overlap. Channel 212c is provided between drain region 212a and source region 212b.

容量電極232はゲート電極216と同一の層に存在し、ゲート絶縁膜214を介してドレイン領域212aと重なる。ゲート電極216及び容量電極232の上には層間絶縁膜218が設けられる。層間絶縁膜218及びゲート絶縁膜214には、ソース領域212b及びドレイン領域212aに達する開口がそれぞれ形成されている。これらの開口の内部にソース電極220及びドレイン電極222が配置される。ドレイン電極222は、層間絶縁膜218を介して容量電極232と重なる。ドレイン領域212a、容量電極232、及びそれらの間のゲート絶縁膜214、並びに、容量電極232、ドレイン電極222、及びそれらの間の層間絶縁膜218によって保持容量230が形成される。 The capacitor electrode 232 is present in the same layer as the gate electrode 216 and overlaps the drain region 212a with the gate insulating film 214 interposed therebetween. An interlayer insulating film 218 is provided on the gate electrode 216 and the capacitor electrode 232. Openings reaching the source region 212b and drain region 212a are formed in the interlayer insulating film 218 and the gate insulating film 214, respectively. A source electrode 220 and a drain electrode 222 are arranged inside these openings. Drain electrode 222 overlaps capacitor electrode 232 with interlayer insulating film 218 interposed therebetween. A storage capacitor 230 is formed by the drain region 212a, the capacitor electrode 232, and the gate insulating film 214 between them, as well as the capacitor electrode 232, the drain electrode 222, and the interlayer insulating film 218 between them.

駆動トランジスタ210及び保持容量230の上には平坦化膜240が設けられる。平坦化膜240は、ドレイン電極222に達する開口を有している。この開口と平坦化膜240の上面の一部を覆う接続電極242がドレイン電極222と接するように設けられる。平坦化膜240上には付加容量電極252が設けられている。接続電極242及び付加容量電極252を覆うように容量絶縁膜254が設けられている。容量絶縁膜254は、平坦化膜240の開口において接続電極242の一部を露出する。これにより、接続電極242を介し、発光素子260の画素電極262とドレイン電極222とが電気的に接続される。容量絶縁膜254には開口256が設けられている。容量絶縁膜254の上に設けられた隔壁258と平坦化膜240とは、開口256を介して接触する。この構成によって、開口256を通して平坦化膜240中の不純物を除去することができ、画素回路や発光素子260の信頼性を向上させることができる。なお、接続電極242や開口256の形成は任意である。 A planarization film 240 is provided on the drive transistor 210 and the storage capacitor 230. The planarization film 240 has an opening that reaches the drain electrode 222. A connection electrode 242 covering this opening and a part of the upper surface of the planarization film 240 is provided so as to be in contact with the drain electrode 222 . An additional capacitance electrode 252 is provided on the planarization film 240. A capacitor insulating film 254 is provided to cover the connection electrode 242 and the additional capacitor electrode 252. The capacitor insulating film 254 exposes a part of the connection electrode 242 in the opening of the planarization film 240. Thereby, the pixel electrode 262 and drain electrode 222 of the light emitting element 260 are electrically connected via the connection electrode 242. An opening 256 is provided in the capacitive insulating film 254. The partition wall 258 provided on the capacitive insulating film 254 and the planarization film 240 are in contact with each other through the opening 256. With this configuration, impurities in the planarization film 240 can be removed through the opening 256, and the reliability of the pixel circuit and the light emitting element 260 can be improved. Note that the formation of the connection electrode 242 and the opening 256 is optional.

容量絶縁膜254の上には、接続電極242及び付加容量電極252を覆うように、画素電極262が設けられる。容量絶縁膜254は付加容量電極252と画素電極262との間に設けられている。この構造によって付加容量250が構成される。画素電極262は、付加容量250及び発光素子260によって共有される。画素電極262の上には、画素電極262の端部を覆う隔壁258が設けられる。絶縁基板202及びアンダーコート208から隔壁258までの構造をアレイ基板ということがある。アレイ基板の製造は、公知の材料や方法を適用することで行うことができるため、その説明は省略する。 A pixel electrode 262 is provided on the capacitor insulating film 254 so as to cover the connection electrode 242 and the additional capacitor electrode 252. The capacitor insulating film 254 is provided between the additional capacitor electrode 252 and the pixel electrode 262. This structure constitutes the additional capacitor 250. The pixel electrode 262 is shared by the additional capacitor 250 and the light emitting element 260. A partition wall 258 is provided above the pixel electrode 262 to cover an end of the pixel electrode 262. The structure from the insulating substrate 202 and undercoat 208 to the partition wall 258 is sometimes referred to as an array substrate. The array substrate can be manufactured by applying known materials and methods, so a description thereof will be omitted.

[発光素子260の構成]
図25に示すように、発光素子260は、画素電極262、EL層264、及び対向電極272を含む。EL層264及び対向電極272は、画素電極262及び隔壁258を覆うように設けられている。図25に示す例では、EL層264は、ホール注入・輸送層266、発光層268(発光層268a、268b)、及び電子注入・輸送層270を有している。ホール注入・輸送層266及び電子注入・輸送層270は複数の画素204に共通に設けられ、複数の画素204に共有される。同様に、対向電極272は複数の画素204を覆い、複数の画素204によって共有される。一方、発光層268は各画素204に対して個別に設けられている。
[Configuration of light emitting element 260]
As shown in FIG. 25, the light emitting element 260 includes a pixel electrode 262, an EL layer 264, and a counter electrode 272. The EL layer 264 and the counter electrode 272 are provided to cover the pixel electrode 262 and the partition wall 258. In the example shown in FIG. 25, the EL layer 264 includes a hole injection/transport layer 266, a light emitting layer 268 (light emitting layers 268a, 268b), and an electron injection/transport layer 270. The hole injection/transport layer 266 and the electron injection/transport layer 270 are provided in common to the plurality of pixels 204 and are shared by the plurality of pixels 204. Similarly, counter electrode 272 covers and is shared by multiple pixels 204 . On the other hand, the light emitting layer 268 is provided individually for each pixel 204.

画素電極262及び対向電極272、並びに、EL層264の各々の構造及び材料としては、公知のものを適用することができる。例えばEL層264は、上記の構成以外にホールブロック層、電子ブロック層、及び励起子ブロック層など、種々の機能層を有していてもよい。 Known structures and materials can be used for the pixel electrode 262, the counter electrode 272, and the EL layer 264. For example, the EL layer 264 may have various functional layers such as a hole blocking layer, an electron blocking layer, and an exciton blocking layer in addition to the above structure.

EL層264の構造は、複数の画素204間で同一でも良く、隣接する画素204間で構造の一部が異なっていてもよい。例えば隣接する画素204間で発光層268の構造又は材料が異なり、他の層は同一の構造を有するよう、画素204が構成されていてもよい。 The structure of the EL layer 264 may be the same among a plurality of pixels 204, or a portion of the structure may be different between adjacent pixels 204. For example, the pixels 204 may be configured such that the structure or material of the light emitting layer 268 is different between adjacent pixels 204, and the other layers have the same structure.

[発光素子260の形成方法]
EL層264及び対向電極272は、第1及び第2実施形態の蒸着マスクを用いて形成することができる。以下、図26~図32を用いてEL層264及び対向電極272の形成方法を説明する。これらの図ではEL層264及び対向電極272が隔壁258及び画素電極262の上に形成されている。しかし、EL層264及び対向電極272の蒸着時には、絶縁基板202の下に蒸着源112が配置され、蒸着領域が蒸着源112に対面するように絶縁基板202が配置される。つまり、隔壁258や画素電極262が絶縁基板202よりもより蒸着源112に近くなるように配置される。
[Method for forming light emitting element 260]
The EL layer 264 and the counter electrode 272 can be formed using the vapor deposition masks of the first and second embodiments. A method for forming the EL layer 264 and the counter electrode 272 will be described below with reference to FIGS. 26 to 32. In these figures, an EL layer 264 and a counter electrode 272 are formed on the partition wall 258 and the pixel electrode 262. However, when evaporating the EL layer 264 and the counter electrode 272, the evaporation source 112 is placed under the insulating substrate 202, and the insulating substrate 202 is placed so that the evaporation region faces the evaporation source 112. In other words, the partition walls 258 and the pixel electrodes 262 are arranged closer to the evaporation source 112 than the insulating substrate 202 is.

図26及び図27に示すように、アレイ基板上にホール注入・輸送層266を蒸着法を用いて形成する。ホール注入・輸送層266は全ての画素204によって共有されるため、ホール注入・輸送層266の蒸着に用いられる蒸着マスク300は、表示領域205全体と重なる一つの開口311を有する。詳細は省略するが、この開口311が表示領域205と重なるように蒸着マスク300をアレイ基板と蒸着源112の間に配置し、ホール注入・輸送層266に含まれる材料を蒸着源112において気化させることでホール注入・輸送層266が形成される。 As shown in FIGS. 26 and 27, a hole injection/transport layer 266 is formed on the array substrate using a vapor deposition method. Since the hole injection/transport layer 266 is shared by all pixels 204, the deposition mask 300 used for vapor deposition of the hole injection/transport layer 266 has one opening 311 that overlaps the entire display area 205. Although details are omitted, the vapor deposition mask 300 is placed between the array substrate and the vapor deposition source 112 so that the opening 311 overlaps with the display area 205, and the material contained in the hole injection/transport layer 266 is vaporized in the vapor deposition source 112. As a result, a hole injection/transport layer 266 is formed.

次に、ホール注入・輸送層266の上に発光層268を形成する。フルカラー表示を行う場合、表示領域205には赤色に発光する画素204a、青色に発光する画素204b、及び緑色に発光する画素204cがそれぞれ複数配置される。なお、画素204a、204b、及び204cを特に区別しない場合、単に画素204という。画素204がマトリクス状に配列される場合、通常、発光色の異なる画素204が順に周期的に配列される。発光層268は発光色ごとに、異なる工程で形成される。例えば、赤色発光する画素204aを形成する場合、図28に示すように、蒸着マスク300(マスク本体310)の開口311が画素204aと重なり、非開口部が画素204b及び204cと重なるよう、蒸着マスク300が配置される。 Next, a light emitting layer 268 is formed on the hole injection/transport layer 266. When full-color display is performed, a plurality of pixels 204a that emit red light, pixels 204b that emit blue light, and pixels 204c that emit green light are arranged in the display area 205. Note that the pixels 204a, 204b, and 204c are simply referred to as pixels 204 unless otherwise distinguished. When the pixels 204 are arranged in a matrix, the pixels 204 that emit light of different colors are usually arranged periodically in order. The light emitting layer 268 is formed in different steps for each emitted color. For example, when forming a pixel 204a that emits red light, as shown in FIG. 300 are placed.

このように、開口311が画素204aと重なり、非開口部が他の画素204b及び204cと重なる位置で、開口311が設けられた蒸着マスク300を、その下面148が上面150よりも絶縁基板202に近くなるように配置し(図28及び図29)、画素204aに発光層268aの材料を蒸着する。これにより、画素204aの画素電極262の上に発光層268aが選択的に形成される(図30)。なお、図31では、蒸着時に蒸着マスク300(マスク本体310)がホール注入・輸送層266に接するように配置されているが、蒸着マスク300は隔壁258と接するように配置されてもよく、又は隔壁258やホール注入・輸送層266から離れて配置されてもよい。 In this way, the vapor deposition mask 300 provided with the opening 311 is placed so that the lower surface 148 is closer to the insulating substrate 202 than the upper surface 150 at the position where the opening 311 overlaps with the pixel 204a and the non-opening portion overlaps with other pixels 204b and 204c. The materials of the light-emitting layer 268a are deposited on the pixel 204a (FIGS. 28 and 29). As a result, a light emitting layer 268a is selectively formed on the pixel electrode 262 of the pixel 204a (FIG. 30). In addition, in FIG. 31, the vapor deposition mask 300 (mask body 310) is arranged so as to be in contact with the hole injection/transport layer 266 during vapor deposition, but the vapor deposition mask 300 may be arranged so as to be in contact with the partition wall 258, or It may be placed apart from the partition wall 258 and the hole injection/transport layer 266.

次に、発光層268aの形成と同様に、発光層268bが形成される。図31及び図32に示すように、開口311が画素204bと重なり、非開口部が他の画素204a及び204cと重なる位置で、蒸着マスク300を、その下面148が上面150よりも絶縁基板202に近くなるように配置し(図31)、画素204bに発光層268bの材料を蒸着する。これにより、画素204bの画素電極262の上に発光層268bが選択的に形成される(図32)。画素204c上における発光層268cの形成も同様の方法で行われる。 Next, a light emitting layer 268b is formed similarly to the formation of the light emitting layer 268a. As shown in FIGS. 31 and 32, the vapor deposition mask 300 is placed at a position where the opening 311 overlaps with the pixel 204b and the non-opening portion overlaps with the other pixels 204a and 204c, so that the lower surface 148 is closer to the insulating substrate 202 than the upper surface 150. The material of the light emitting layer 268b is deposited on the pixel 204b (FIG. 31). As a result, a light emitting layer 268b is selectively formed on the pixel electrode 262 of the pixel 204b (FIG. 32). The formation of the light emitting layer 268c on the pixel 204c is also performed in a similar manner.

次に、電子注入・輸送層270及び対向電極272を形成する。電子注入・輸送層270及び対向電極272は全ての画素204によって共有されるため、ホール注入・輸送層266の蒸着と同様の蒸着マスク300を用いて形成することができる。これにより、図25に示した構造を得ることができる。図示しないが、対向電極272の上には、発光層268からの光を調整する光学調整層及び偏光板、並びに発光素子260を保護するための保護膜及び対向基板が設けられてもよい。 Next, an electron injection/transport layer 270 and a counter electrode 272 are formed. Since the electron injection/transport layer 270 and the counter electrode 272 are shared by all pixels 204, they can be formed using the same vapor deposition mask 300 used for vapor deposition of the hole injection/transport layer 266. Thereby, the structure shown in FIG. 25 can be obtained. Although not shown, an optical adjustment layer and a polarizing plate for adjusting light from the light emitting layer 268, a protective film for protecting the light emitting element 260, and a counter substrate may be provided on the counter electrode 272.

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の蒸着マスクを基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 The embodiments described above as embodiments of the present invention can be implemented in appropriate combinations as long as they do not contradict each other. Furthermore, the present invention also applies to those in which a person skilled in the art appropriately adds, deletes, or changes the design of components based on the vapor deposition mask of each embodiment, or adds, omit, or changes conditions in steps. As long as it has the gist, it is within the scope of the present invention.

本明細書においては、表示装置の例として主にEL表示装置の場合を例示したが、他の適用例として、その他の表示装置に適用されてもよい。また、中小型から大型まで、特に限定することなく適用が可能である。 In this specification, an EL display device is mainly illustrated as an example of a display device, but the present invention may be applied to other display devices as other application examples. Further, it can be applied to any size from small to medium size to large size without particular limitation.

10:蒸着装置、 100:蒸着チャンバ、 102:ロードロック扉、 104:被蒸着基板、 108:ホルダ、 110:移動機構、 112:蒸着源、 114:シャッタ、 120:収納容器、 122:加熱部、 124:蒸着ホルダ、 126:ヒータ、 128:金属板、 130:開口部、 132:ガイド板、 148:下面、 150:上面、 160:臨界面、 200:表示装置、 202:絶縁基板、 204:画素、 205:表示領域、 206:駆動回路、 207:端子、 208:アンダーコート、 210:駆動トランジスタ、 212:半導体膜、 212a:ドレイン領域、 212b:ソース領域、 212c:チャネル、 214:ゲート絶縁膜、 216:ゲート電極、 218:層間絶縁膜、 220:ソース電極、 222:ドレイン電極、 230:保持容量、 232:容量電極、 240:平坦化膜、 242:接続電極、 250:付加容量、 252:付加容量電極、 254:容量絶縁膜、 256:開口、 258:隔壁、 260:発光素子、 262:画素電極、 264:EL層、 266:ホール注入・輸送層、 268:発光層、 270:電子注入・輸送層、 272:対向電極、 300:蒸着マスク、 310:マスク本体、 311、317:開口、 313:第2外縁、 315:パネル領域、 330:保持枠、 331、361、371:下面、 333、363、373:上面、 335、365、375:側面、 350:第1接続部材、 353:第1外縁、 360:第1層、 367A:凹部、 370:第2層、 377:貫通孔、 378:内壁、 379:間隙、 901:基板、 1001:フォトレジスト、 1201:レジストパターン、 1401:金属層
10: Vapor deposition device, 100: Vapor deposition chamber, 102: Load lock door, 104: Vapor deposition target substrate, 108: Holder, 110: Movement mechanism, 112: Vapor deposition source, 114: Shutter, 120: Storage container, 122: Heating section, 124: Vapor deposition holder, 126: Heater, 128: Metal plate, 130: Opening, 132: Guide plate, 148: Lower surface, 150: Upper surface, 160: Critical surface, 200: Display device, 202: Insulating substrate, 204: Pixel , 205: display area, 206: drive circuit, 207: terminal, 208: undercoat, 210: drive transistor, 212: semiconductor film, 212a: drain region, 212b: source region, 212c: channel, 214: gate insulating film, 216: Gate electrode, 218: Interlayer insulating film, 220: Source electrode, 222: Drain electrode, 230: Storage capacitor, 232: Capacitor electrode, 240: Flattening film, 242: Connection electrode, 250: Additional capacitor, 252: Addition capacitive electrode, 254: capacitive insulating film, 256: opening, 258: partition wall, 260: light emitting element, 262: pixel electrode, 264: EL layer, 266: hole injection/transport layer, 268: light emitting layer, 270: electron injection/ transport layer, 272: counter electrode, 300: vapor deposition mask, 310: mask body, 311, 317: opening, 313: second outer edge, 315: panel region, 330: holding frame, 331, 361, 371: lower surface, 333, 363, 373: Top surface, 335, 365, 375: Side surface, 350: First connection member, 353: First outer edge, 360: First layer, 367A: Recess, 370: Second layer, 377: Through hole, 378: Inner wall, 379: Gap, 901: Substrate, 1001: Photoresist, 1201: Resist pattern, 1401: Metal layer

Claims (11)

複数の開口が設けられた、薄膜状のマスク本体を備え、
前記複数の開口の各々は、前記マスク本体の第1面から第2面をその厚み方向に貫通し、
前記複数の開口の各々における、前記第1面と前記第2面との間の側壁が全体的にテーパー形状を有し、
前記テーパー形状のテーパー角度は、60°以上70°以下である、、蒸着マスク。
Equipped with a thin film-like mask body with multiple openings,
Each of the plurality of openings penetrates from the first surface to the second surface of the mask main body in the thickness direction,
A side wall between the first surface and the second surface of each of the plurality of openings has an overall tapered shape,
A vapor deposition mask , wherein the taper angle of the tapered shape is 60° or more and 70° or less .
前記薄膜状のマスク本体の膜厚は10μm以下である、請求項1に記載の蒸着マスク。 The vapor deposition mask according to claim 1, wherein the film thickness of the thin film mask body is 10 μm or less. 前記薄膜状のマスク本体を囲む保持枠をさらに有し、
前記保持枠と前記薄膜状のマスク本体との間は、接続部材を介して接続されている、請求項1に記載の蒸着マスク。
further comprising a holding frame surrounding the thin film-like mask body,
The vapor deposition mask according to claim 1, wherein the holding frame and the thin film mask body are connected via a connecting member.
前記薄膜状のマスク本体の外形は、平面視で前記保持枠の開口部よりも小さい、請求項3に記載の蒸着マスク。 4. The vapor deposition mask according to claim 3, wherein the outer shape of the thin film mask main body is smaller than the opening of the holding frame in plan view. 基板を準備し、
前記基板の第1面上にフォトレジストを塗布し、
前記フォトレジストの一部に第1波長及び前記第1波長とは異なる第2波長を含む光を照射し、
露光された前記フォトレジストの一部を除いた他部を除去してレジストパターンを形成し、
前記基板の前記第1面上であって、前記レジストパターンから露出した領域に金属層を形成し、
前記レジストパターンを除去し、
前記基板を除去すること、
を含み、
前記レジストパターンを除去後の前記金属層は、前記レジストパターンに対応する開口を有し、
前記開口の側壁は、全体的にテーパー形状を有し、
前記テーパー形状のテーパー角度は、60°以上70°以下である、蒸着マスクの製造方法。
Prepare the substrate,
applying a photoresist on the first side of the substrate;
irradiating a portion of the photoresist with light including a first wavelength and a second wavelength different from the first wavelength;
forming a resist pattern by removing a portion of the photoresist except for the exposed portion;
forming a metal layer on the first surface of the substrate in a region exposed from the resist pattern;
removing the resist pattern;
removing the substrate;
including;
The metal layer after removing the resist pattern has an opening corresponding to the resist pattern,
The side wall of the opening has an overall tapered shape,
The method for manufacturing a vapor deposition mask , wherein the taper angle of the tapered shape is 60° or more and 70° or less .
前記第1波長は365nmであり、前記第2波長は405nmである、請求項に記載の蒸着マスクの製造方法。 6. The method of manufacturing a vapor deposition mask according to claim 5 , wherein the first wavelength is 365 nm and the second wavelength is 405 nm. 前記光における前記第1波長及び前記第2波長の比率は、3:1~3:2である、請求項に記載の蒸着マスクの製造方法。 The method for manufacturing a vapor deposition mask according to claim 5 , wherein the ratio of the first wavelength and the second wavelength in the light is 3:1 to 3:2. 前記レジストパターンは、少なくとも一部がテーパー形状である、請求項に記載の蒸着マスクの製造方法。 6. The method for manufacturing a vapor deposition mask according to claim 5 , wherein at least a portion of the resist pattern has a tapered shape. 前記テーパー形状のテーパー角度は、60°以上70°以下である、請求項記載の蒸着マスクの製造方法。 The method for manufacturing a vapor deposition mask according to claim 8 , wherein the taper angle of the tapered shape is 60° or more and 70° or less. 前記レジストパターンの前記少なくとも一部は、前記基板に対してその断面積が小さくなるテーパー形状である、請求項に記載の蒸着マスクの製造方法。 9. The method for manufacturing a vapor deposition mask according to claim 8 , wherein the at least part of the resist pattern has a tapered shape whose cross-sectional area is smaller than that of the substrate. 前記金属層の形成は、前記基板の第1面を導体として電気鋳造法によって行われる、請求項に記載の蒸着マスクの製造方法。 6. The method for manufacturing a vapor deposition mask according to claim 5 , wherein the metal layer is formed by electroforming using the first surface of the substrate as a conductor.
JP2019216576A 2019-11-29 2019-11-29 Vapor deposition mask and its manufacturing method Active JP7454934B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019216576A JP7454934B2 (en) 2019-11-29 2019-11-29 Vapor deposition mask and its manufacturing method
KR1020200152538A KR102475594B1 (en) 2019-11-29 2020-11-16 Deposition mask and method for manufacturing the same
CN202011303002.XA CN112877640B (en) 2019-11-29 2020-11-19 Vapor deposition mask and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019216576A JP7454934B2 (en) 2019-11-29 2019-11-29 Vapor deposition mask and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2021085083A JP2021085083A (en) 2021-06-03
JP7454934B2 true JP7454934B2 (en) 2024-03-25

Family

ID=76043015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019216576A Active JP7454934B2 (en) 2019-11-29 2019-11-29 Vapor deposition mask and its manufacturing method

Country Status (3)

Country Link
JP (1) JP7454934B2 (en)
KR (1) KR102475594B1 (en)
CN (1) CN112877640B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023006792A (en) * 2021-06-30 2023-01-18 株式会社ジャパンディスプレイ Vapor deposition mask

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015908A (en) 2003-06-05 2005-01-20 Kyushu Hitachi Maxell Ltd Vapor deposition mask, and its production method
JP2007012970A (en) 2005-07-01 2007-01-18 Mejiro Precision:Kk Exposure device and exposure method capable of controlling cross-sectional shape of resist pattern
WO2013039196A1 (en) 2011-09-16 2013-03-21 株式会社ブイ・テクノロジー Vapor-deposition mask, vapor-deposition mask manufacturing method, and thin-film pattern forming method
CN106467957A (en) 2015-08-21 2017-03-01 三星显示有限公司 The manufacture method of deposition mask
JP2018526534A (en) 2015-08-05 2018-09-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Shadow mask for organic light emitting diode manufacturing
JP2019094528A (en) 2017-11-21 2019-06-20 株式会社ジャパンディスプレイ Vapor deposition mask, production method of vapor deposition mask, and production method of display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11222664A (en) * 1998-02-04 1999-08-17 Matsushita Electric Ind Co Ltd Metal mask, formation of resistor by using this metal mask and production of resistor using this metal mask
KR20060015949A (en) * 2004-08-16 2006-02-21 엘지전자 주식회사 Method for forming metal patterns
JP2009087840A (en) 2007-10-02 2009-04-23 Seiko Epson Corp Vapor deposition mask and manufacturing method of vapor deposition mask, organic el element, electronic equipment
US8465909B2 (en) * 2009-11-04 2013-06-18 Varian Semiconductor Equipment Associates, Inc. Self-aligned masking for solar cell manufacture
JP5958804B2 (en) 2012-03-30 2016-08-02 株式会社ブイ・テクノロジー Vapor deposition mask, vapor deposition mask manufacturing method, and organic EL display device manufacturing method
TWI555862B (en) * 2011-09-16 2016-11-01 V科技股份有限公司 Evaporation mask, method for manufacturing the same and thinfilm pattern forming method
JP2016152182A (en) * 2015-02-19 2016-08-22 コニカミノルタ株式会社 Transparent conductive film, method for producing transparent conductive film, and electronic apparatus
WO2017057621A1 (en) * 2015-09-30 2017-04-06 大日本印刷株式会社 Deposition mask, method for manufacturing deposition mask, and metal plate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015908A (en) 2003-06-05 2005-01-20 Kyushu Hitachi Maxell Ltd Vapor deposition mask, and its production method
JP2007012970A (en) 2005-07-01 2007-01-18 Mejiro Precision:Kk Exposure device and exposure method capable of controlling cross-sectional shape of resist pattern
WO2013039196A1 (en) 2011-09-16 2013-03-21 株式会社ブイ・テクノロジー Vapor-deposition mask, vapor-deposition mask manufacturing method, and thin-film pattern forming method
JP2018526534A (en) 2015-08-05 2018-09-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Shadow mask for organic light emitting diode manufacturing
CN106467957A (en) 2015-08-21 2017-03-01 三星显示有限公司 The manufacture method of deposition mask
JP2019094528A (en) 2017-11-21 2019-06-20 株式会社ジャパンディスプレイ Vapor deposition mask, production method of vapor deposition mask, and production method of display device

Also Published As

Publication number Publication date
JP2021085083A (en) 2021-06-03
CN112877640B (en) 2023-09-15
CN112877640A (en) 2021-06-01
KR20210067887A (en) 2021-06-08
KR102475594B1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US11882754B2 (en) Display panel, display apparatus, and manufacturing method thereof
KR100703102B1 (en) Method for manufacturing organic electroluminescence device
JP4455937B2 (en) Deposition source, vacuum film formation apparatus, organic EL panel manufacturing method
US20100267227A1 (en) Mask frame assembly for thin film deposition and associated methods
JP2006057173A (en) Film deposition source, vacuum film deposition apparatus and method for producing organic el panel
US20190157561A1 (en) Vapor deposition mask and manufacturing method of vapor deposition mask
CN111430418A (en) O L ED display device and preparation method thereof
JP7454934B2 (en) Vapor deposition mask and its manufacturing method
WO2014049904A1 (en) Method for producing el display device and transfer substrate used in producing el display device
US11404505B2 (en) Display substrate, ink-jet printing method thereof, and display apparatus
WO2019049453A1 (en) Deposition mask, method for manufacturing deposition mask, and method for manufacturing display device
US20210367011A1 (en) Oled display panel, manufacturing method thereof, and oled display
WO2020158082A1 (en) Deposition mask and method for manufacturing deposition mask
KR102661771B1 (en) Deposition mask and method of manufacturing the deposition mask
WO2020044547A1 (en) Vapor deposition mask
JP2004247058A (en) Organic el display device
CN112481581A (en) Vapor deposition mask and method for manufacturing vapor deposition mask
JP7149196B2 (en) Evaporation mask
KR20070115339A (en) Laser induced transfer imaging and fabricating method of organic light emitting diode using the same
CN117396047A (en) Display panel manufacturing method, display panel and display device
CN118382320A (en) Display panel, preparation method thereof and display device
KR20210005445A (en) Manufacturing device of display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A603 Late request for extension of time limit during examination

Free format text: JAPANESE INTERMEDIATE CODE: A603

Effective date: 20231201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240312

R150 Certificate of patent or registration of utility model

Ref document number: 7454934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150