JP7441336B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7441336B2
JP7441336B2 JP2022576253A JP2022576253A JP7441336B2 JP 7441336 B2 JP7441336 B2 JP 7441336B2 JP 2022576253 A JP2022576253 A JP 2022576253A JP 2022576253 A JP2022576253 A JP 2022576253A JP 7441336 B2 JP7441336 B2 JP 7441336B2
Authority
JP
Japan
Prior art keywords
pixel
sub
signal line
data signal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022576253A
Other languages
English (en)
Other versions
JPWO2022157829A1 (ja
JPWO2022157829A5 (ja
Inventor
浩三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2022157829A1 publication Critical patent/JPWO2022157829A1/ja
Publication of JPWO2022157829A5 publication Critical patent/JPWO2022157829A5/ja
Application granted granted Critical
Publication of JP7441336B2 publication Critical patent/JP7441336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、表示装置に関する。
特許文献１には、平面視において撮像素子と重畳する領域にも、表示画素を備え、被写体を撮影する際にも、前記領域に表示を行うことができる表示装置について記載されている。
日本国特開２０１０－２３０７９７公報
しかしながら、特許文献１に記載されている表示装置は、平面視において撮像素子と重畳する領域の１行の一部または１列の一部に表示画素が備えられていない構成となっている。したがって、特許文献１に記載されている表示装置の場合、平面視において撮像素子と重畳する領域には、各行ごとに走査信号線を直線状に設ける必要があり、各列ごとにデータ信号線を直線状に設ける必要がある。よって、平面視において撮像素子と重畳する領域に設けられた直線状の複数の走査信号線の配線ピッチと直線状の複数のデータ信号線の配線ピッチとの影響、すなわち、これらの配線ピッチが可視光波長と近くなるので、回折光が発生してしまい、撮像素子によって分光（着色）された画像が撮像されてしまうという問題があった。さらに、回折効果により平面視において撮像素子と重畳する領域において透過率を向上できないという問題もあった。
本開示の一態様は、前記の問題点に鑑みてなされたものであり、画素間引き領域に表示を行うことができるとともに、画素間引き領域における回折光の発生を低減し、画素間引き領域の透過率の向上及び着色の低減を実現した表示装置を提供することを目的とする。
本開示の表示装置は、前記の課題を解決するために、
複数の走査信号線と、
複数のデータ信号線と、
前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
表示領域に設けられたサブ画素回路の平均密度（前記表示領域に設けられたサブ画素回路の個数/表示領域の面積）は、画素間引き領域に設けられたサブ画素回路の平均密度（前記画素間引き領域に設けられたサブ画素回路の個数/画素間引き領域の面積）より大きく、
前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む。
本開示の一態様は、画素間引き領域に表示を行うことができるとともに、画素間引き領域における回折光の発生を低減し、画素間引き領域の透過率の向上及び着色の低減を実現した表示装置を提供できる。
実施形態１の表示装置の概略的な構成を示す平面図である。 図１に示す実施形態１の表示装置のＡ部分の部分拡大図である。 図１に示す実施形態１の表示装置の表示領域の概略的な構成を示す断面図である。 図２に示す実施形態１の表示装置の部分拡大図のＢ部分の概略的な構成を示す断面図である。 実施形態１の表示装置に備えられたサブ画素回路の一例の概略的な構成を示す図である。 実施形態１の表示装置に備えられた他のサブ画素回路の一例の概略的な構成を示す図である。 （ａ）は、図６に示すサブ画素回路を２つ備え、データ信号線と高電源電圧線とが平面視において重畳しない場合を示す図であり、（ｂ）は、図５に示すサブ画素回路と図６に示すサブ画素回路とを備え、データ信号線と高電源電圧線とが平面視において重畳しない場合を示す図である。 図７の（ｂ）に示すデータ信号線及び高電源電圧線上に、遮光層が形成されている場合を示す図である。 （ａ）は、図６に示すサブ画素回路を２つ備え、データ信号線と高電源電圧線とが平面視において重畳する場合を示す図であり、（ｂ）は、図５に示すサブ画素回路と図６に示すサブ画素回路とを備え、データ信号線と高電源電圧線とが平面視において重畳する場合を示す図である。 図９の（ｂ）に示すデータ信号線及び高電源電圧線上に、遮光層が形成されている場合を示す図である。 図６に示すサブ画素回路と図１２に示すサブ画素回路とを備え、データ信号線と高電源電圧線とが平面視において重畳しない場合を示す図である。 実施形態１の表示装置に備えられたさらに他のサブ画素回路の一例の概略的な構成を示す図である。 図１１に示すデータ信号線及び高電源電圧線上に、遮光層が形成されている場合を示す図である。 図６に示すサブ画素回路と図１２に示すサブ画素回路とを備え、データ信号線と高電源電圧線とが平面視において重畳する場合を示す図である。 図１４に示すデータ信号線及び高電源電圧線上に、遮光層が形成されている場合を示す図である。 実施形態２の表示装置の画素間引き領域の部分拡大図である。 （ａ）は、図５に示すサブ画素回路を２つ備え、走査信号線とエミッション制御線とが平面視において重畳しない場合を示す図であり、（ｂ）は、図５に示すサブ画素回路と図１２に示すサブ画素回路とを備え、走査信号線とエミッション制御線とが平面視において重畳しない場合を示す図である。 図１７の（ｂ）に示す走査信号線及びエミッション制御線上に、遮光層が形成されている場合を示す図である。 （ａ）は、図５に示すサブ画素回路を２つ備え、走査信号線とエミッション制御線とが平面視において重畳する場合を示す図であり、（ｂ）は、図５に示すサブ画素回路と図１２に示すサブ画素回路とを備え、走査信号線とエミッション制御線とが平面視において重畳する場合を示す図である。 図１９の（ｂ）に示す走査信号線及びエミッション制御線上に、遮光層が形成されている場合を示す図である。 （ａ）は、図５に示すサブ画素回路と図５に示すサブ画素回路を平面上で１８０°回転させたサブ画素回路とを備え、走査信号線とエミッション制御線とが平面視において重畳しない場合を示す図であり、（ｂ）は、（ａ）に示す走査信号線及びエミッション制御線上に、遮光層が形成されている場合を示す図であり、（ｃ）は、図５に示すサブ画素回路と図５に示すサブ画素回路を平面上で１８０°回転させたサブ画素回路とを備え、走査信号線とエミッション制御線とが平面視において重畳する場合を示す図であり、（ｄ）は、（ｃ）に示す走査信号線及びエミッション制御線上に、遮光層が形成されている場合を示す図である。
本発明の実施の形態について、図１から図２１に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。
〔実施形態１〕
図１は、実施形態１の表示装置１の概略的な構成を示す平面図である。
表示装置１は、額縁領域ＮＤＡと、表示領域ＤＡと、画素間引き領域ＭＢＲとを備えている。そして、平面視において画素間引き領域ＭＢＲと重畳するように、表示装置１の裏面に撮像素子であるカメラ（図示せず）が備えられている。
なお、本実施形態においては、画素間引き領域ＭＢＲが表示装置１の中央部分に設けられている場合を一例に挙げて説明するが、これに限定されることはなく、画素間引き領域ＭＢＲは、例えば、表示装置１の端部近く、すなわち、表示領域ＤＡの端部近くに設けられていてもよい。
また、本実施形態においては、画素間引き領域ＭＢＲが四角形状で設けられている場合を一例に挙げて説明するが、これに限定されることはなく、画素間引き領域ＭＢＲの形状は、例えば、円形状や楕円形状などであってもよく、その形状は適宜決定することができる。
表示装置１の表示領域ＤＡには、複数の画素Ｐが備えられており、各画素Ｐは、それぞれ、赤色サブ画素と、緑色サブ画素と、青色サブ画素とを含む。本実施形態においては、１画素Ｐが、赤色サブ画素と、緑色サブ画素と、青色サブ画素とで構成される場合を一例に挙げて説明するが、これに限定されることはない。例えば、１画素Ｐは、赤色サブ画素、緑色サブ画素及び青色サブ画素の他に、さらに他の色のサブ画素を含んでいてもよい。
図１に示すように、画素間引き領域ＭＢＲの影響がない表示領域ＤＡ、すなわち、画素間引き領域ＭＢＲを通らずに走査信号線ＳＣＡＬｋ（ｋは１以上の自然数である）を表示領域ＤＡの左端から右端まで直線状に形成できる領域と、画素間引き領域ＭＢＲを通らずにデータ信号線ＤＡＬｍ（ｍは１以上の自然数である）を表示領域ＤＡの上端から下端まで直線状に形成できる領域とには、従来の表示装置と同様に、複数の走査信号線ＳＣＡＬｋのそれぞれがＸ方向ＸＤに沿って直線状に形成されているとともに、複数のデータ信号線ＤＡＬｍのそれぞれが、Ｙ方向ＹＤに沿って直線状に形成されている。
実施形態１の表示装置１においては、画素間引き領域ＭＢＲの影響がある表示領域ＤＡ、すなわち、画素間引き領域ＭＢＲの上下左右の表示領域ＤＡと、画素間引き領域ＭＢＲとには、以下のように、走査信号線ＳＣＡＬｋ及びデータ信号線ＤＡＬｍを形成した。
本実施形態においては、画素間引き領域ＭＢＲの左側の表示領域ＤＡと、画素間引き領域ＭＢＲの右側の表示領域ＤＡと、画素間引き領域ＭＢＲとには、上述した画素間引き領域ＭＢＲの影響がない表示領域ＤＡと同様に、複数の走査信号線ＳＣＡＬｋのそれぞれをＸ方向ＸＤに沿って直線状に形成したが、これに限定されることはない。
一方、本実施形態においては、画素間引き領域ＭＢＲの上側の表示領域ＤＡには、表示領域ＤＡの上端から画素間引き領域ＭＢＲの上端まで複数のデータ信号線ＤＡＬｍのそれぞれをＹ方向ＹＤに沿って直線状に形成し、画素間引き領域ＭＢＲの下側の表示領域ＤＡには、表示領域ＤＡの下端から画素間引き領域ＭＢＲの下端まで複数のデータ信号線ＤＡＬｍのそれぞれをＹ方向ＹＤに沿って直線状に形成したが、これに限定されることはない。
画素間引き領域ＭＢＲの上側の表示領域ＤＡに形成された複数のデータ信号線ＤＡＬｍのそれぞれと、画素間引き領域ＭＢＲの下側の表示領域ＤＡに形成された複数のデータ信号線ＤＡＬｍのそれぞれとは、後述する画素間引き領域ＭＢＲ内に形成された複数のデータ信号線ＤＡＬｍによって電気的に接続される。
複数のデータ信号線ＤＡＬｍ及び複数の走査信号線ＳＣＡＬｋは、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、銅の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成でき、複数のデータ信号線ＤＡＬｍのそれぞれと複数の走査信号線ＳＣＡＬｋのそれぞれとは、異なる層に形成されている。なお、異なる層に形成されているとは、複数のデータ信号線ＤＡＬｍのそれぞれと複数の走査信号線ＳＣＡＬｋのそれぞれとの間に、例えば、絶縁層が形成され、複数のデータ信号線ＤＡＬｍのそれぞれと複数の走査信号線ＳＣＡＬｋのそれぞれとの間に絶縁性が確保されていることを意味する。
なお、表示領域ＤＡにおいては、複数のデータ信号線ＤＡＬｍのそれぞれと複数の走査信号線ＳＣＡＬｋのそれぞれとの交点には、後述するサブ画素回路（図示せず）が設けられている。
本実施形態においては、表示装置１の額縁領域ＮＤＡの下部に、データ信号源及びＥＬＶＤＤ信号源であるデータ駆動回路ＤＤＲを設け、表示装置１の額縁領域ＮＤＡの右部に、走査信号源及びエミッション制御信号源である第１走査駆動回路ＳＤＲ１を設け、表示装置１の額縁領域ＮＤＡの左部に、走査信号源及びエミッション制御信号源である第２走査駆動回路ＳＤＲ２を設けた場合を一例に挙げて説明するが、これに限定されることはない。
図２は、図１に示す表示装置１のＡ部分の部分拡大図である。
なお、図２においては、表示領域ＤＡ及び画素間引き領域ＭＢＲに設けられた直線状の複数の走査信号線は図示を省略している。
図２に示すように、表示領域ＤＡには、赤色サブ画素ＲＳＰと緑色サブ画素ＧＳＰと青色サブ画素ＢＳＰとが比較的高密度に配置されている。一方、画素間引き領域ＭＢＲには、各色のサブ画素が一部間引かれ、赤色サブ画素ＲＳＰ’と緑色サブ画素ＧＳＰ’と青色サブ画素ＢＳＰ’とが比較的低密度に配置されている。
なお、表示領域ＤＡの前記密度は、（表示領域ＤＡに形成されたサブ画素の個数/表示領域ＤＡの面積）から求めることができ、画素間引き領域ＭＢＲの前記密度は、（画素間引き領域ＭＢＲに形成されたサブ画素の個数/画素間引き領域ＭＢＲの面積）から求めることができる。
本実施形態においては、表示領域ＤＡに設けられる赤色サブ画素ＲＳＰのサイズ及び形状と、画素間引き領域ＭＢＲに設けられる赤色サブ画素ＲＳＰ’のサイズ及び形状とが同一であり、表示領域ＤＡに設けられる緑色サブ画素ＧＳＰのサイズ及び形状と、画素間引き領域ＭＢＲに設けられる緑色サブ画素ＧＳＰ’のサイズ及び形状とが同一であり、表示領域ＤＡに設けられる青色サブ画素ＢＳＰのサイズ及び形状と、画素間引き領域ＭＢＲに設けられる青色サブ画素ＢＳＰ’のサイズ及び形状とが同一である場合を一例に挙げて説明するが、これに限定されることはない。例えば、表示領域ＤＡに設けられるある特定色のサブ画素のサイズ及び形状の少なくとも一方と、画素間引き領域ＭＢＲに設けられる前記ある特定色のサブ画素のサイズ及び形状の少なくとも一方とは、異なってもよい。
本実施形態においては、緑色サブ画素ＧＳＰ’のサイズが、赤色サブ画素ＲＳＰ’のサイズ及び青色サブ画素ＢＳＰ’のサイズより小さいため、画素間引き領域ＭＢＲにおける配色を考慮し、緑色サブ画素ＧＳＰ’の数が、赤色サブ画素ＲＳＰ’の数と青色サブ画素ＢＳＰ’の数とを合わせた数になるようにするとともに、１個の緑色サブ画素ＧＳＰ’と１個の赤色サブ画素ＲＳＰ’または青色サブ画素ＢＳＰ’とが隣接するように配置しているが、これに限定されることはない。すなわち、画素間引き領域ＭＢＲに残す各色サブ画素の個数は、画素間引き領域ＭＢＲに設けられる各色サブ画素のサイズを考慮し、適宜決定すればよい。また、画素間引き領域ＭＢＲに設けられる各色サブ画素は、隣接して配置しなくてもよく、例えば、一定間隔で一つずつ設けてもよい。
図２に示すように、データ信号線ＤＡＬｎ-９及びデータ信号線ＤＡＬｎ-１０（ｎは、１１以上の自然数である）は、画素間引き領域ＭＢＲの影響がない表示領域ＤＡに設けられたデータ信号線の一例である。データ信号線ＤＡＬｎ-９及びデータ信号線ＤＡＬｎ-１０は、表示領域ＤＡの上端から下端までＹ方向ＹＤに沿って直線状に形成されている。
図２に示すように、画素間引き領域ＭＢＲは、表示領域ＤＡに設けられた走査信号線の延在方向であるＸ方向ＸＤまたは表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体が後述するサブ画素回路を含まない無画素領域を含む（本実施形態の場合には、表示装置１の画素間引き領域ＭＢＲは、表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む）。
図２に示すように、例えば、データ信号線ＤＡＬｎ＋２・ＤＡＬｎ-１～ＤＡＬｎ-４・ＤＡＬｎ-７・ＤＡＬｎ-８（第３データ信号線）のそれぞれは、画素間引き領域ＭＢＲにおいて、表示領域ＤＡに設けられたこれらのデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体が後述するサブ画素回路を含まない無画素領域となっている。
図３は、表示装置１の表示領域ＤＡの概略的な構成を示す断面図である。
図３に示すように、表示装置１の表示領域ＤＡにおいては、下面フィルム１０と、樹脂層１２と、バリア層３と、トランジスタＴＲを含む各種絶縁層４と、発光素子５及び透明樹脂層（バンク）２３と、封止層６と、機能フィルム３９とが、下面フィルム１０側からこの順に備えられている。
図２及び図３に示すように、表示装置１の表示領域ＤＡには、赤色サブ画素ＲＳＰと緑色サブ画素ＧＳＰと青色サブ画素ＢＳＰとが備えられている。赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰのそれぞれは、発光素子５を含む。赤色サブ画素ＲＳＰに含まれる発光素子５は、アノード２２と、赤色発光層を含む機能層２４と、カソード２５とを含み、緑色サブ画素ＧＳＰに含まれる発光素子５は、アノード２２と、緑色発光層を含む機能層２４と、カソード２５とを含み、青色サブ画素ＢＳＰに含まれる発光素子５は、アノード２２と、青色発光層を含む機能層２４と、カソード２５とを含む。
図２に示す画素間引き領域ＭＢＲに設けられた赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’のそれぞれは、表示領域ＤＡに設けられた赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰのそれぞれと同様の構成であり、発光素子５を含む。
図３に示すように、表示領域ＤＡに設けられた赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰのそれぞれの下層は、トランジスタＴＲを含む各種絶縁層４となっており、図示してないが、画素間引き領域ＭＢＲに設けられた赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’のそれぞれの下層も、トランジスタＴＲを含む各種絶縁層４となっている。
下面フィルム１０は、例えば、ＰＥＴフィルムなどである。
樹脂層１２の材料としては、例えばポリイミド等が挙げられる。
本実施形態においては、表示装置１を可撓性表示装置とするため、表示装置１が下面フィルム１０と樹脂層１２とを備えている場合を一例に挙げて説明するが、これに限定されることはない。表示装置１を非可撓性表示装置とする場合には、例えば、下面フィルム１０の代わりにガラス基板を用いてもよく、ガラス基板上に後述するバリア層３を直接設けてもよい。
バリア層３は、水、酸素等の異物がトランジスタＴＲ及び発光素子５に侵入することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
トランジスタＴＲを含む各種絶縁層４のトランジスタＴＲ部分は、半導体膜と、無機絶縁膜１６と、ゲート電極と、無機絶縁膜１８と、無機絶縁膜２０と、ソース電極及びドレイン電極と、平坦化膜２１とを含み、トランジスタＴＲを含む各種絶縁層４のトランジスタＴＲ以外の部分は、無機絶縁膜１６と、無機絶縁膜１８と、無機絶縁膜２０と、平坦化膜２１とを含む。
半導体膜は、例えば、低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体（例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）で構成してもよい。本実施形態においては、トランジスタＴＲがトップゲート構造である場合を一例に挙げて説明するが、これに限定されることはなく、トランジスタＴＲは、ボトムゲート構造であってもよい。
ゲート電極と、ソース電極及びドレイン電極とは、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、銅の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成できる。
無機絶縁膜１６、無機絶縁膜１８及び無機絶縁膜２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜または、これらの積層膜によって構成することができる。
平坦化膜２１は、例えば、ポリイミド、アクリル等の塗布可能な有機材料によって構成することができる。
発光素子５は、平坦化膜２１よりも上層のアノード２２と、発光層を含む機能層２４と、カソード２５とを含む。なお、アノード２２のエッジを覆う絶縁性の透明樹脂層（バンク）２３は、例えば、ポリイミドまたはアクリルなどの有機材料を塗布した後にフォトリソグラフィー法によってパターニングすることで形成できる。
発光層を含む機能層２４は、例えば、アノード２２側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層を積層することで構成することができる。発光層を含む機能層２４のうちの正孔注入層、正孔輸送層、電子輸送層及び電子注入層の１層以上を適宜省いてもよい。
なお、発光素子５がＯＬＥＤ（有機発光ダイオード）である場合には、機能層２４に含まれる発光層は、例えば、蒸着法によって形成された有機発光層であり、発光素子５がＱＬＥＤ（量子ドット発光ダイオード）である場合には、機能層２４に含まれる発光層は、例えば、インクジェット法または塗布法で形成された量子ドットを含む発光層である。
赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰごとに、島状のアノード２２、機能層２４及びカソード２５を含む発光素子５が設けられている。各発光素子５を制御するトランジスタＴＲを含む制御回路が、赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰごとにトランジスタＴＲを含む各種絶縁層４に設けられている。なお、詳しくは後述するが、赤色サブ画素ＲＳＰ、緑色サブ画素ＧＳＰ及び青色サブ画素ＢＳＰごとに設けられているサブ画素回路は、トランジスタＴＲを含む制御回路と発光素子５とを含む。
図３に示す発光素子５は、トップエミッション型であっても、ボトムエミッション型であってもよい。発光素子５が、下面フィルム１０側から、アノード２２と、発光層を含む機能層２４と、カソード２５とが、この順に形成された順積構造を有する場合には、アノード２２よりカソード２５が上層として配置されるので、トップエミッション型にするためには、アノード２２は可視光を反射する電極材料で形成し、カソード２５は可視光を透過する電極材料で形成すればよく、ボトムエミッション型にするためには、アノード２２は可視光を透過する電極材料で形成し、カソード２５は可視光を反射する電極材料で形成すればよい。一方、発光素子５が、下面フィルム１０側から、カソード２５と、発光層を含む機能層２４と、アノード２２とが、この順に形成された逆積構造を有する場合には、カソード２５よりアノード２２が上層として配置されるので、トップエミッション型にするためには、カソード２５は可視光を反射する電極材料で形成し、アノード２２は可視光を透過する電極材料で形成すればよく、ボトムエミッション型にするためには、アノード２２は可視光を反射する電極材料で形成し、カソード２５は可視光を透過する電極材料で形成すればよい。
可視光を反射する電極材料としては、可視光を反射でき、導電性を有するのであれば、特に限定されないが、例えば、Ａｌ、Ｍｇ、Ｌｉ、Ａｇなどの金属材料または、前記金属材料の合金または、前記金属材料と透明金属酸化物（例えば、indium tin oxide、indium zinc oxide、indium gallium zinc oxideなど）との積層体または、前記合金と前記透明金属酸化物との積層体などを挙げることができる。
一方、可視光を透過する電極材料としては、可視光を透過でき、導電性を有するのであれば、特に限定されないが、例えば、透明金属酸化物（例えば、indium tin oxide、indium zinc oxide、indium gallium zinc oxideなど）または、Ａｌ、Ｍｇ、Ｌｉ、Ａｇなどの金属材料からなる薄膜などを挙げることができる。
アノード２２及びカソード２５の成膜方法としては、一般的な電極の形成方法を用いることができ、例えば、真空蒸着法、スパッタリング法、ＥＢ蒸着法、イオンプレーティング法等の物理的蒸着（ＰＶＤ）法、あるいは、化学的蒸着（ＣＶＤ）法などを挙げることができる。また、アノード２２及びカソード２５のパターニング方法としては、所望のパターンに精度よく形成することができる方法であれば特に限定されるものではないが、具体的にはフォトリソグラフィー法やインクジェット法等を挙げることができる。
封止層６は透光性膜であり、例えば、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機膜２７と、有機膜２７よりも上層の無機封止膜２８とで構成することができる。封止層６は、水、酸素等の異物の発光素子５への浸透を防いでいる。
無機封止膜２６および無機封止膜２８はそれぞれ無機膜であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機膜２７は、平坦化効果のある透光性有機膜であり、例えば、アクリル等の塗布可能な有機材料によって構成することができる。有機膜２７は、例えばインクジェット法によって形成してもよい。本実施形態においては、封止層６を、２層の無機膜と２層の無機膜の間に設けられた１層の有機膜とで形成した場合を一例に挙げて説明したが、２層の無機膜と１層の有機膜の積層順はこれに限定されることはない。さらに、封止層６は、無機膜のみで構成されてもよく、有機膜のみで構成されてもよく、１層の無機膜と２層の有機膜とで構成されてもよく、２層以上の無機膜と２層以上の有機膜とで構成されてもよい。
機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能の少なくとも１つを有するフィルムである。
図４は、図２に示す表示装置１の部分拡大図のＢ部分の概略的な構成を示す断面図である。
なお、図４においても、図２と同様に、画素間引き領域ＭＢＲに設けられた直線状の複数の走査信号線は図示を省略している。
図２に示す表示装置１の部分拡大図のＢ部分は、画素間引き領域ＭＢＲであって、赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’、青色サブ画素ＢＳＰ’及びデータ信号線の何れも設けられていない領域である。なお、この領域は、表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体がサブ画素回路を含まない無画素領域の一部でもある。
図４に示すように、表示装置１の画素間引き領域ＭＢＲの無画素領域には、下面フィルム１０と、樹脂層１２と、バリア層３と、トランジスタＴＲを含まない各種絶縁層４と、透明樹脂層２３と、封止層６とが、下面フィルム１０側からこの順に備えられている。なお、本実施形態においては、表示装置１の画素間引き領域ＭＢＲの無画素領域に透明樹脂層２３が設けられている場合を一例に挙げて説明するが、これに限定されることはなく、無画素領域に透明樹脂層２３をもうけなくてもよい。
表示装置１の画素間引き領域ＭＢＲの無画素領域には、赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’が形成されないので、発光素子５も形成される必要がなく、発光素子５を制御するトランジスタＴＲを含む制御回路も形成される必要がない。したがって、表示装置１の画素間引き領域ＭＢＲの無画素領域には、トランジスタＴＲを含む制御回路と発光素子５とを含むサブ画素回路が形成されない。
図２、図３及び図４に示すように、表示装置１においては、表示領域ＤＡに設けられた前記サブ画素回路の平均密度（表示領域ＤＡに設けられた前記サブ画素回路の個数/表示領域ＤＡの面積）は、画素間引き領域ＭＢＲに設けられた前記サブ画素回路の平均密度（画素間引き領域ＭＢＲに設けられた前記サブ画素回路の個数/画素間引き領域ＭＢＲの面積）より大きい。
以上のように、表示装置１は、画素間引き領域ＭＢＲに、赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’を備えているので、画素間引き領域ＭＢＲに表示を行うことができる。また、表示装置１の画素間引き領域ＭＢＲは、表示領域ＤＡに設けられた走査信号線の延在方向であるＸ方向ＸＤまたは表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む（本実施形態の場合には、表示装置１の画素間引き領域ＭＢＲは、表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む）。したがって、画素間引き領域ＭＢＲの無画素領域には、データ信号線を形成しなくてもよく、複数のデータ信号線をまとめて形成することもできる。よって、表示装置１の画素間引き領域ＭＢＲにおいては、一定間隔で形成された直線状の複数のデータ信号線の配線ピッチの影響により回折光が発生するのを抑制でき、画素間引き領域ＭＢＲの透過率の向上及び着色の低減を実現できる。
本実施形態においては、上述したように、画素間引き領域ＭＢＲにおいても、表示領域ＤＡと同様に、複数の走査信号線のそれぞれをＸ方向ＸＤに沿って直線状に形成しているが、図２に示すように、例えば、データ信号線ＤＡＬｎ-１～ＤＡＬｎ-８・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７（第３データ信号線）のそれぞれは、画素間引き領域ＭＢＲにおいて、表示領域ＤＡに設けられたこれらのデータ信号線の延在方向であるＹ方向ＹＤに沿って直線状に形成されていない。
図４に示すように、表示装置１は、平面視において画素間引き領域ＭＢＲと重畳するように、表示装置１の裏面である下面フィルム１０側に撮像素子であるカメラＣＭを備えている。
図２の点線Ｃに示すように、データ信号線ＤＡＬｎ-１～ＤＡＬｎ-８・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７（第３データ信号線）のそれぞれは、画素間引き領域ＭＢＲにおいては、画素間引き領域ＭＢＲの縁部に沿って形成されている。一方、データ信号線ＤＡＬｎ-１～ＤＡＬｎ-８・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７のそれぞれは、画素間引き領域ＭＢＲの上側の表示領域ＤＡにおいては、表示領域ＤＡの上端から画素間引き領域ＭＢＲの上端までＹ方向ＹＤに沿って直線状に形成されており、画素間引き領域ＭＢＲの下側の表示領域ＤＡにおいては、表示領域ＤＡの下端から画素間引き領域ＭＢＲの下端までＹ方向ＹＤに沿って直線状に形成されている。
本実施形態においては、全てのデータ信号線を、表示領域ＤＡにおいては同一層である、例えば、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成した。そして、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１のそれぞれは、画素間引き領域ＭＢＲにおいても表示領域ＤＡと同一層である図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成した。それから、例えば、画素間引き領域ＭＢＲの縁部に沿って形成されているデータ信号線ＤＡＬｎ-１～ＤＡＬｎ-８・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７のうちの一部のデータ信号線ＤＡＬｎ-５・ＤＡＬｎ-６・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７（第３データ信号線）であって、画素間引き領域ＭＢＲにおいて、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５・ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６・ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２・ＤＡＬ’ｎ＋６～ＤＡＬ’’’’ｎ＋６・ＤＡＬ’ｎ＋７～ＤＡＬ’’’’ｎ＋７（何れも図２において太線で図示）、すなわち、データ信号線ＤＡＬｎ-５・ＤＡＬｎ-６・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７の画素間引き領域ＭＢＲの一部を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成した。
特に、画素間引き領域ＭＢＲにおいて、データ信号線ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７のそれぞれは、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１のそれぞれと交差するので、上記構成とすることで、データ信号線ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７のそれぞれと、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１のそれぞれとの間の絶縁性を確保することができる。また、画素間引き領域ＭＢＲにおいて、データ信号線ＤＡＬｎ-５・ＤＡＬｎ-６のそれぞれも、他のデータ信号線のそれぞれと交差するので、上記構成とすることで、データ信号線ＤＡＬｎ-５・ＤＡＬｎ-６のそれぞれと、他のデータ信号線のそれぞれとの間の絶縁性を確保することができる。
本実施形態においては、他のデータ信号線と交差するデータ信号線ＤＡＬｎ-５・ＤＡＬｎ-６・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７の画素間引き領域ＭＢＲにおける一部である前記第１配線を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成したが、これに限定されることはない。例えば、データ信号線ＤＡＬｎ-１～ＤＡＬｎ-８・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７の画素間引き領域ＭＢＲにおける一部である走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成してもよい。
上述したデータ信号線ＤＡＬｎ-５・ＤＡＬｎ-６・ＤＡＬｎ＋２・ＤＡＬｎ＋６・ＤＡＬｎ＋７の画素間引き領域ＭＢＲの一部であって、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成され、かつ、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分は、図３に示すトランジスタＴＲのゲート電極を形成する層で形成され、かつ、Ｘ方向ＸＤに沿って形成された図示していない複数の走査信号線の一部と重畳することが好ましい。
図２に示すように、画素間引き領域ＭＢＲの左上側に設けられたサブ画素回路（第３サブ画素回路）、具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ-６（第３データ信号線）とは、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’ｎ-６によって電気的に接続されている。データ信号線ＤＡＬｎ-６の一部である第１配線ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６は、画素間引き領域ＭＢＲの縁部に沿って形成されているデータ信号線ＤＡＬｎ-１～ＤＡＬｎ-５・ＤＡＬｎ＋２・ＤＡＬｎ＋６～ＤＡＬｎ＋７と交差するので、本実施形態においては、データ信号線ＤＡＬｎ-６の第１配線ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６と、データ信号線ＤＡＬｎ-６の第１配線ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６以外の部分とを、異なる層で形成した。例えば、データ信号線ＤＡＬｎ-６の第１配線ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、データ信号線ＤＡＬｎ-６の第１配線ＤＡＬ’ｎ-６・ＤＡＬ’’ｎ-６以外の部分を、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの左下側に設けられた緑色サブ画素ＧＳＰ’も同様に、第１配線ＤＡＬ’’ｎ-６によって画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ-６に電気的に接続されている。
図２に示すように、画素間引き領域ＭＢＲの左上側に設けられたサブ画素回路（第３サブ画素回路）、具体的には、赤色サブ画素ＲＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ-５とは、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’ｎ-５によって電気的に接続されている。データ信号線ＤＡＬｎ-５の一部である第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５は、画素間引き領域ＭＢＲの縁部に沿って形成されているデータ信号線ＤＡＬｎ-１～ＤＡＬｎ-４・ＤＡＬｎ＋２・ＤＡＬｎ＋６～ＤＡＬｎ＋７と交差するので、本実施形態においては、データ信号線ＤＡＬｎ-５の第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５と、データ信号線ＤＡＬｎ-５の第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５以外の部分とを、異なる層で形成した。例えば、データ信号線ＤＡＬｎ-５の第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、データ信号線ＤＡＬｎ-５の第１配線ＤＡＬ’ｎ-５・ＤＡＬ’’ｎ-５以外の部分を、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの左下側に設けられた青色サブ画素ＢＳＰ’も同様に、第１配線ＤＡＬ’’ｎ-５によって画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ-５に電気的に接続されている。
図２の点線Ｆに示すように、画素間引き領域ＭＢＲの中央上側に設けられたサブ画素回路（第３サブ画素回路）、具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ＋６とは、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’’ｎ＋６によって電気的に接続されている。データ信号線ＤＡＬｎ＋６の一部である第１配線ＤＡＬ’ｎ＋６・ＤＡＬ’’ｎ＋６・ＤＡＬ’’’ｎ＋６・ＤＡＬ’’’’ｎ＋６は、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１及び画素間引き領域ＭＢＲの縁部に沿って形成されているデータ信号線ＤＡＬｎ＋７と交差するので、本実施形態においては、データ信号線ＤＡＬｎ＋６の第１配線ＤＡＬ’ｎ＋６・ＤＡＬ’’ｎ＋６・ＤＡＬ’’’ｎ＋６・ＤＡＬ’’’’ｎ＋６と、データ信号線ＤＡＬｎ＋６の第１配線ＤＡＬ’ｎ＋６・ＤＡＬ’’ｎ＋６・ＤＡＬ’’’ｎ＋６・ＤＡＬ’’’’ｎ＋６以外の部分とを、異なる層で形成した。例えば、データ信号線ＤＡＬｎ＋６の第１配線ＤＡＬ’ｎ＋６・ＤＡＬ’’ｎ＋６・ＤＡＬ’’’ｎ＋６・ＤＡＬ’’’’ｎ＋６を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、データ信号線ＤＡＬｎ＋６の第１配線ＤＡＬ’ｎ＋６・ＤＡＬ’’ｎ＋６・ＤＡＬ’’’ｎ＋６・ＤＡＬ’’’’ｎ＋６以外の部分を、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの中央下側に設けられた緑色サブ画素ＧＳＰ’も同様に、第１配線ＤＡＬ’’’ｎ＋６によって画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ＋６に電気的に接続されている。
図２の点線Ｆに示すように、画素間引き領域ＭＢＲの中央上側に設けられたサブ画素回路（第３サブ画素回路）、具体的には、赤色サブ画素ＲＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ＋７とは、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’’ｎ＋７によって電気的に接続されている。データ信号線ＤＡＬｎ＋７の一部である第１配線ＤＡＬ’ｎ＋７・ＤＡＬ’’ｎ＋７・ＤＡＬ’’’ｎ＋７・ＤＡＬ’’’’ｎ＋７は、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１と交差するので、本実施形態においては、データ信号線ＤＡＬｎ＋７の第１配線ＤＡＬ’ｎ＋７・ＤＡＬ’’ｎ＋７・ＤＡＬ’’’ｎ＋７・ＤＡＬ’’’’ｎ＋７と、データ信号線ＤＡＬｎ＋７の第１配線ＤＡＬ’ｎ＋７・ＤＡＬ’’ｎ＋７・ＤＡＬ’’’ｎ＋７・ＤＡＬ’’’’ｎ＋７以外の部分とを、異なる層で形成した。例えば、データ信号線ＤＡＬｎ＋７の第１配線ＤＡＬ’ｎ＋７・ＤＡＬ’’ｎ＋７・ＤＡＬ’’’ｎ＋７・ＤＡＬ’’’’ｎ＋７を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、データ信号線ＤＡＬｎ＋７の第１配線ＤＡＬ’ｎ＋７・ＤＡＬ’’ｎ＋７・ＤＡＬ’’’ｎ＋７・ＤＡＬ’’’’ｎ＋７以外の部分を、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの中央下側に設けられた青色サブ画素ＢＳＰ’も同様に、第１配線ＤＡＬ’’’ｎ＋７によって画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ＋７に電気的に接続されている。
図２に示すように、画素間引き領域ＭＢＲの縁部に沿って形成されたデータ信号線ＤＡＬｎ＋２（第３データ信号線）は、走査信号線の延在方向であるＸ方向ＸＤに沿って形成された部分を含む第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２含む。データ信号線ＤＡＬｎ＋２の一部である第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２は、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１と交差するので、本実施形態においては、データ信号線ＤＡＬｎ＋２の第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２と、データ信号線ＤＡＬｎ＋２の第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２以外の部分とを、異なる層で形成した。例えば、データ信号線ＤＡＬｎ＋２の第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、データ信号線ＤＡＬｎ＋２の第１配線ＤＡＬ’ｎ＋２・ＤＡＬ’’ｎ＋２以外の部分を、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成することができる。
上述したデータ信号線ＤＡＬｎ＋２の前記第１配線、データ信号線ＤＡＬｎ-６の前記第１配線、データ信号線ＤＡＬｎ-５の前記第１配線、データ信号線ＤＡＬｎ＋６の前記第１配線及びデータ信号線ＤＡＬｎ＋７の前記第１配線は、Ｘ方向ＸＤに沿って形成された図示していない複数の走査信号線の一部と重畳することが好ましい。
図５は、実施形態１の表示装置１に備えられたサブ画素回路ＰＫの一例の概略的な構成を示す図である。なお、サブ画素回路ＰＫは、ｎ行ｎ列目のサブ画素回路ＰＫを示しているが、一部、ｎ－１行ｎ列目のサブ画素回路ＰＫも含む。
図５に示すサブ画素回路ＰＫは、容量素子Ｃｐと、高電源電圧線ＥＬＶＤＤｎと駆動トランジスタＴ４の制御端子との間に接続され、かつ、ゲート端子が前段（ｎ－１段）の走査信号線ＳＣＡＬｎ－１に接続される第１初期化トランジスタＴ１と、駆動トランジスタＴ４のドレイン領域Ｄと制御端子との間に接続され、かつ、ゲート端子が自段（ｎ段）の走査信号線ＳＣＡＬｎに接続される閾値制御トランジスタＴ２と、データ信号線ＤＡＬｎと駆動トランジスタＴ４のソース領域Ｓとの間に接続され、ゲート端子が自段（ｎ段）の走査信号線ＳＣＡＬｎに接続される書き込み制御トランジスタＴ３と、発光素子５の電流を制御する駆動トランジスタＴ４と、高電源電圧線ＥＬＶＤＤｎと駆動トランジスタＴ４のドレイン領域Ｄとの間に接続され、かつ、ゲート端子がエミッション制御線Ｅｍｎに接続される電源供給トランジスタＴ５と、駆動トランジスタＴ４のソース領域Ｓと発光素子５のアノード電極２２との間に接続され、かつ、ゲート端子がエミッション制御線Ｅｍｎに接続される発光制御トランジスタＴ６と、第２初期化電源線Ｉｎｉｎと発光素子５のアノード電極２２との間に接続され、かつ、ゲート端子が自段（ｎ段）の走査信号線ＳＣＡＬｎに接続される第２初期化トランジスタＴ７と、を含む。
図５に示すサブ画素回路ＰＫは、トランジスタＴ１～Ｔ７の配置位置に対して、左側にデータ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとを備えている。
図６は、実施形態１の表示装置１に備えられた他のサブ画素回路ＰＫ’の一例の概略的な構成を示す図である。
図６に示すサブ画素回路ＰＫ’は、トランジスタＴ１～Ｔ７の配置位置に対して、右側にデータ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとを備えている点において、図５に示すサブ画素回路ＰＫとは異なる。
図５に示すサブ画素回路ＰＫ（第１サブ画素回路）と図６に示すサブ画素回路ＰＫ’（第２サブ画素回路）とは、表示領域ＤＡに設けられたデータ信号線の延在方向（図１及び図２におけるＹ方向ＹＤ）を対称軸として、対称配置されている。すなわち、図５に示すサブ画素回路ＰＫ（第１サブ画素回路）と図６に示すサブ画素回路ＰＫ’（第２サブ画素回路）とは、左右対称である。
図２の点線Ｈに示すように、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ（第１データ信号線）は、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられたデータ信号線の延在方向（図２中のＹ方向ＹＤ）に沿って形成されている。データ信号線ＤＡＬｎ（第１データ信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ＋１（第２データ信号線）は、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられたデータ信号線の延在方向（図２中のＹ方向ＹＤ）に沿って形成されている。
図２の点線Ｈに示すように、画素間引き領域ＭＢＲの中央上側に設けられたサブ画素回路（第１サブ画素回路）と、データ信号線ＤＡＬｎ（第１データ信号線）とは電気的に接続されている。具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、データ信号線ＤＡＬｎ（第１データ信号線）とは電気的に接続されている。また、画素間引き領域ＭＢＲの中央上側に設けられたサブ画素回路（第２サブ画素回路）と、データ信号線ＤＡＬｎ＋１（第２データ信号線）とは電気的に接続されている。具体的には、青色サブ画素ＢＳＰ’に関するサブ画素回路と、データ信号線ＤＡＬｎ＋１（第２データ信号線）とは電気的に接続されている。同様に、画素間引き領域ＭＢＲの中央下側に設けられたサブ画素回路（第１サブ画素回路）と、データ信号線ＤＡＬｎ（第１データ信号線）とは電気的に接続されている。具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、データ信号線ＤＡＬｎ（第１データ信号線）とは電気的に接続されている。また、画素間引き領域ＭＢＲの中央下側に設けられたサブ画素回路（第２サブ画素回路）と、データ信号線ＤＡＬｎ＋１（第２データ信号線）とは電気的に接続されている。具体的には、赤色サブ画素ＲＳＰ’に関するサブ画素回路と、データ信号線ＤＡＬｎ＋１（第２データ信号線）とは電気的に接続されている。
図７の（ａ）は、図６に示すサブ画素回路ＰＫ’を２つ備え、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１とが平面視において重畳しない場合を示す図であり、図７の（ｂ）は、図５に示すサブ画素回路ＰＫと図６に示すサブ画素回路ＰＫ’とを備え、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１とが平面視において重畳しない場合を示す図である。
上述したように、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ（第１データ信号線）と、データ信号線ＤＡＬｎ（第１データ信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ＋１（第２データ信号線）とを、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられたデータ信号線の延在方向（図２中のＹ方向ＹＤ）に沿って形成する場合には、以下の点を考慮することが好ましい。
図７の（ａ）に示すように、図６に示すサブ画素回路ＰＫ’を２つ備えた構成（または図５に示すサブ画素回路ＰＫを２つ備えた構成）の場合、データ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとの間の配線ピッチＷ１やデータ信号線ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ＋１との間の配線ピッチＷ１は、数μｍ程度であり、高電源電圧線ＥＬＶＤＤｎとデータ信号線ＤＡＬｎ＋１との間の画素ピッチＷ２は、数十μｍ程度である。したがって、図７の（ａ）に示すように、サブ画素回路ＰＫ’を２つ備えた構成（または図５に示すサブ画素回路ＰＫを２つ備えた構成）の場合、配線ピッチＷ１及び画素ピッチＷ２による回折光が発生するため、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く光量が減少してしまう。
図７の（ｂ）に示すように、表示領域ＤＡに設けられたデータ信号線の延在方向（Ｙ方向ＹＤ）を対称軸Ｙとして、対称配置されている図５に示すサブ画素回路ＰＫと図６に示すサブ画素回路ＰＫ’とを備えた構成の場合、図７の（ａ）に示す画素ピッチＷ２が約２倍になり、画素ピッチＷ２による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図７の（ｂ）に示すような構成とすることで、図２に示すように、画素間引き領域ＭＢＲに設けられたデータ信号線ＤＡＬｎとデータ信号線ＤＡＬｎ＋１との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図８は、図７の（ｂ）に示すデータ信号線ＤＡＬｎ・ＤＡＬｎ＋１及び高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１上に、遮光層４１が形成されている場合を示す図である。
図８に示すように、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１及び高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１上に、遮光層４１を設けることで、データ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとの間の配線ピッチＷ１、データ信号線ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ＋１との間の配線ピッチＷ１及び高電源電圧線ＥＬＶＤＤｎとデータ信号線ＤＡＬｎ＋１との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。なお、遮光層４１のピッチは、画素間引き領域ＭＢＲに設けられたサブ画素間のピッチ（数百μｍ程度）となり可視光波長とは遠くなるので、遮光層４１のピッチの影響による回折光は大幅に低減する。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
遮光層４１は、可視光を遮光できる層であれば特に限定されないが、可視光を反射する電極材料で形成されるアノード２２またはカソード２５を形成する材料で遮光層４１を形成することが好ましい。このようにすることで、アノード２２またはカソード２５と遮光層４１とを一つの工程で形成することができる。
また、図２の点線Ｉに示すように、画素間引き領域ＭＢＲに形成された配線上の少なくとも一部には、遮光層４１が形成されていることが好ましい。このような構成とすることで、画素間引き領域ＭＢＲに形成された配線間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図２の点線Ｅに示すように、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ＋１２（第１データ信号線）と、データ信号線ＤＡＬｎ＋１２（第１データ信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数のデータ信号線のうちの一つであるデータ信号線ＤＡＬｎ＋１３（第２データ信号線）とは、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられたデータ信号線の延在方向（図２中のＹ方向ＹＤ）に沿って形成されている。
画素間引き領域ＭＢＲにおいて、データ信号線ＤＡＬｎ＋１２（第１データ信号線）と、データ信号線ＤＡＬｎ＋１３（第２データ信号線）とは、異なる層に形成されていることが好ましい。例えば、画素間引き領域ＭＢＲにおいては、データ信号線ＤＡＬｎ＋１２（第１データ信号線）を図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成し、データ信号線ＤＡＬｎ＋１３（第２データ信号線）、具体的には、データ信号線ＤＡＬｎ＋１３の一部ＤＡＬ’ｎ＋１３を図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成することができる。
図９の（ａ）は、図６に示すサブ画素回路ＰＫ’を２つ備え、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３とが平面視において重畳する場合を示す図であり、図９の（ｂ）は、図５に示すサブ画素回路ＰＫと図６に示すサブ画素回路ＰＫ’とを備え、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３とが平面視において重畳する場合を示す図である。例えば、画素間引き領域ＭＢＲにおいては、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３を図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成し、高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３を図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成することができる。
図９の（ａ）に示すように、図６に示すサブ画素回路ＰＫ’を２つ備えた構成（または図５に示すサブ画素回路ＰＫを２つ備えた構成）の場合、データ信号線ＤＡＬｎ＋１２と高電源電圧線ＥＬＶＤＤｎ＋１２とが平面視において重畳する第１配線領域と、データ信号線ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１３とが平面視において重畳する第２配線領域との間の画素ピッチＷ３は、数十μｍ程度である。したがって、図９の（ａ）に示すように、サブ画素回路ＰＫ’を２つ備えた構成（または図５に示すサブ画素回路ＰＫを２つ備えた構成）の場合、画素ピッチＷ３による回折光が発生するため、画素間引き領域ＭＢＲを介して、分光された被写体からの光（回折効果により着色した光）がカメラＣＭの受光部に導かれる。
図９の（ｂ）に示すように、表示領域ＤＡに設けられたデータ信号線の延在方向（Ｙ方向ＹＤ）を対称軸Ｙとして、対称配置されている図５に示すサブ画素回路ＰＫと図６に示すサブ画素回路ＰＫ’とを備えた構成の場合、図９の（ａ）に示す画素ピッチＷ３が約２倍になり、画素ピッチＷ３による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図９の（ｂ）に示すような構成とすることで、図２に示すように、画素間引き領域ＭＢＲに設けられたデータ信号線ＤＡＬｎ＋１２とデータ信号線ＤＡＬｎ＋１３との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図１０は、図９の（ｂ）に示すデータ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３及び高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３上に、遮光層４１が形成されている場合を示す図である。
図１０に示すように、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３及び高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３上に、遮光層４１を設けることで、図９の（ｂ）に示すデータ信号線ＤＡＬｎ＋１２と高電源電圧線ＥＬＶＤＤｎ＋１２とが平面視において重畳する第１配線領域と、データ信号線ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１３とが平面視において重畳する第２配線領域との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
図１１は、図６に示すサブ画素回路ＰＫ’と図５に示すサブ画素回路ＰＫの代わりに図１２に示すサブ画素回路ＰＫ’’とを備え、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１とが平面視において重畳しない場合を示す図である。
図１２は、実施形態１の表示装置に備えられたさらに他のサブ画素回路ＰＫ’’の一例の概略的な構成を示す図である。
図１２に示すサブ画素回路ＰＫ’’は、トランジスタＴ１～Ｔ７の配置位置に対して、左側にデータ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとを備えている点と、上側から走査信号線ＳＣＡＬｎと走査信号線ＳＣＡＬｎ-１とがこの順に配置されている点とにおいて、図６に示すサブ画素回路ＰＫ’とは異なる。
図６に示すサブ画素回路ＰＫ’（第１サブ画素回路）を平面上で１８０°回転させた場合、図１２に示すサブ画素回路ＰＫ’’（第２サブ画素回路）と一致する。
図１１に示すように、図６に示すサブ画素回路ＰＫ’と図１２に示すサブ画素回路ＰＫ’’とを備えた構成の場合、図７の（ａ）に示す画素ピッチＷ２を有さないので、画素ピッチＷ２による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１１に示すような構成とすることで、図２に示すように、画素間引き領域ＭＢＲに設けられたデータ信号線ＤＡＬｎとデータ信号線ＤＡＬｎ＋１との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図１３は、図１１に示すデータ信号線ＤＡＬｎ・ＤＡＬｎ＋１及び高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１上に、遮光層４１が形成されている場合を示す図である。
図１３に示すように、データ信号線ＤＡＬｎ・ＤＡＬｎ＋１及び高電源電圧線ＥＬＶＤＤｎ・ＥＬＶＤＤｎ＋１上に、遮光層４１を設けることで、データ信号線ＤＡＬｎと高電源電圧線ＥＬＶＤＤｎとの間の配線ピッチＷ１、データ信号線ＤＡＬｎ＋１と高電源電圧線ＥＬＶＤＤｎ＋１との間の配線ピッチＷ１及び高電源電圧線ＥＬＶＤＤｎとデータ信号線ＤＡＬｎ＋１との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。なお、遮光層４１のピッチは、画素間引き領域ＭＢＲに設けられたサブ画素間のピッチ（数百μｍ程度）となり可視光波長とは遠くなるので、遮光層４１のピッチの影響による回折光は大幅に低減する。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
図１４は、図６に示すサブ画素回路ＰＫ’と図５に示すサブ画素回路ＰＫの代わりに図１２に示すサブ画素回路ＰＫ’’とを備え、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３とが平面視において重畳する場合を示す図である。
図１４に示すように、図６に示すサブ画素回路ＰＫ’と図１２に示すサブ画素回路ＰＫ’’とを備えた構成の場合、図９の（ａ）に示すデータ信号線ＤＡＬｎ＋１２と高電源電圧線ＥＬＶＤＤｎ＋１２とが平面視において重畳する第１配線領域と、データ信号線ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１３とが平面視において重畳する第２配線領域との間の画素ピッチＷ３（数十μｍ程度）が約２倍になり、画素ピッチＷ３による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１４に示すような構成とすることで、図２に示すように、画素間引き領域ＭＢＲに設けられたデータ信号線ＤＡＬｎ＋１２とデータ信号線ＤＡＬｎ＋１３との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図１５は、図１４に示すデータ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３及び高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３上に、遮光層４１が形成されている場合を示す図である。
図１５に示すように、データ信号線ＤＡＬｎ＋１２・ＤＡＬｎ＋１３及び高電源電圧線ＥＬＶＤＤｎ＋１２・ＥＬＶＤＤｎ＋１３上に、遮光層４１を設けることで、データ信号線ＤＡＬｎ＋１２と高電源電圧線ＥＬＶＤＤｎ＋１２とが平面視において重畳する第１配線領域と、データ信号線ＤＡＬｎ＋１３と高電源電圧線ＥＬＶＤＤｎ＋１３とが平面視において重畳する第２配線領域との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
本実施形態においては、上述したように、画素間引き領域ＭＢＲの左側の表示領域ＤＡと、画素間引き領域ＭＢＲの右側の表示領域ＤＡと、画素間引き領域ＭＢＲとには、複数の走査信号線のそれぞれをＸ方向ＸＤに沿って直線状に形成した場合を一例に挙げて説明したが、これに限定されることはなく、例えば、画素間引き領域ＭＢＲの左側の表示領域ＤＡと、画素間引き領域ＭＢＲの右側の表示領域ＤＡと、画素間引き領域ＭＢＲとには、後述する実施形態２のような走査信号線の配置を適宜取り入れてもよい。
〔実施形態２〕
次に、図１６から図２１に基づき、本発明の実施形態２について説明する。本実施形態の表示装置においては、画素間引き領域ＭＢＲの上側の表示領域ＤＡと、画素間引き領域ＭＢＲの下側の表示領域ＤＡと、画素間引き領域ＭＢＲとに、複数のデータ信号線のそれぞれをＹ方向ＹＤに沿って直線状に形成している点において、実施形態１で説明した表示装置とは異なる。その他については実施形態１において説明したとおりである。説明の便宜上、実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
図１６は、実施形態２の表示装置の画素間引き領域ＭＢＲの部分拡大図である。
なお、図１６においては、表示領域ＤＡ及び画素間引き領域ＭＢＲに設けられた直線状の複数のデータ信号線は図示を省略している。
図１６に示すように、表示領域ＤＡには、赤色サブ画素ＲＳＰと緑色サブ画素ＧＳＰと青色サブ画素ＢＳＰとが比較的高密度に配置されている。一方、画素間引き領域ＭＢＲには、各色のサブ画素が一部間引かれ、赤色サブ画素ＲＳＰ’と緑色サブ画素ＧＳＰ’と青色サブ画素ＢＳＰ’とが比較的低密度に配置されている。
図１６に示すように、走査信号線ＳＣＡＬｎ-９及び走査信号線ＳＣＡＬｎ-１０（ｎは、１１以上の自然数である）は、画素間引き領域ＭＢＲの影響がない表示領域ＤＡに設けられた走査信号線の一例である。走査信号線ＳＣＡＬｎ-９及び走査信号線ＳＣＡＬｎ-１０は、表示領域ＤＡの左端から右端までＸ方向ＸＤに沿って直線状に形成されている。
図１６に示すように、画素間引き領域ＭＢＲは、表示領域ＤＡに設けられた走査信号線の延在方向であるＸ方向ＸＤまたは表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体がサブ画素回路を含まない無画素領域を含む（本実施形態の場合には、表示装置の画素間引き領域ＭＢＲは、表示領域ＤＡに設けられた走査信号線の延在方向であるＸ方向ＸＤに沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む）。
図１６に示すように、例えば、走査信号線ＳＣＡＬｎ＋２・ＳＣＡＬｎ-１～ＳＣＡＬｎ-４・ＳＣＡＬｎ-７・ＳＣＡＬｎ-８（第３走査信号線）のそれぞれは、画素間引き領域ＭＢＲにおいて、表示領域ＤＡに設けられたこれらの走査信号線の延在方向であるＸ方向ＸＤに沿う１ライン全体がサブ画素回路を含まない無画素領域となっている。
画素間引き領域ＭＢＲの無画素領域には、赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’が形成されないので、発光素子５も形成される必要がなく、発光素子５を制御するトランジスタＴＲを含む制御回路も形成される必要がない。したがって、画素間引き領域ＭＢＲの無画素領域には、トランジスタＴＲを含む制御回路と発光素子５とを含むサブ画素回路が形成されない。
図１６に示すように、本実施形態の表示装置においては、表示領域ＤＡに設けられた前記サブ画素回路の平均密度（表示領域ＤＡに設けられた前記サブ画素回路の個数/表示領域ＤＡの面積）は、画素間引き領域ＭＢＲに設けられた前記サブ画素回路の平均密度（画素間引き領域ＭＢＲに設けられた前記サブ画素回路の個数/画素間引き領域ＭＢＲの面積）より大きい。
以上のように、本実施形態の表示装置は、画素間引き領域ＭＢＲに、赤色サブ画素ＲＳＰ’、緑色サブ画素ＧＳＰ’及び青色サブ画素ＢＳＰ’を備えているので、画素間引き領域ＭＢＲに表示を行うことができる。また、本実施形態の表示装置の画素間引き領域ＭＢＲは、表示領域ＤＡに設けられた走査信号線の延在方向であるＸ方向ＸＤまたは表示領域ＤＡに設けられたデータ信号線の延在方向であるＹ方向ＹＤに沿う１ライン全体がサブ画素回路を含まない無画素領域を含む。したがって、画素間引き領域ＭＢＲの無画素領域には、走査信号線を形成しなくてもよく、複数の走査信号線をまとめて形成することもできる。よって、本実施形態の表示装置の画素間引き領域ＭＢＲにおいては、一定間隔で形成された直線状の複数の走査信号線の配線ピッチの影響により回折光が発生するのを抑制でき、画素間引き領域ＭＢＲの透過率の向上及び着色の低減を実現できる。
本実施形態においては、上述したように、画素間引き領域ＭＢＲにおいても、表示領域ＤＡと同様に、複数のデータ信号線のそれぞれをＹ方向ＹＤに沿って直線状に形成しているが、図１６に示すように、例えば、走査信号線ＳＣＡＬｎ＋７・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ-１～ＳＣＡＬｎ-８（第３走査信号線）のそれぞれは、画素間引き領域ＭＢＲにおいて、表示領域ＤＡに設けられたこれらの走査信号線の延在方向であるＸ方向ＸＤに沿って直線状に形成されていない。
図１６に示すように、走査信号線ＳＣＡＬｎ＋７・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ-１～ＳＣＡＬｎ-８（第３走査信号線）のそれぞれは、画素間引き領域ＭＢＲにおいては、画素間引き領域ＭＢＲの縁部に沿って形成されている。一方、走査信号線ＳＣＡＬｎ＋７・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ-１～ＳＣＡＬｎ-８のそれぞれは、画素間引き領域ＭＢＲの左側の表示領域ＤＡにおいては、表示領域ＤＡの左端から画素間引き領域ＭＢＲの左端までＸ方向ＸＤに沿って直線状に形成されており、画素間引き領域ＭＢＲの右側の表示領域ＤＡにおいては、表示領域ＤＡの右端から画素間引き領域ＭＢＲの右端までＸ方向ＸＤに沿って直線状に形成されている。
本実施形態においては、全ての走査信号線を、表示領域ＤＡにおいては同一層である、例えば、図３に示すトランジスタＴＲのゲート電極を形成する層で形成した。そして、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１のそれぞれは、画素間引き領域ＭＢＲにおいても表示領域ＤＡと同一層である図３に示すトランジスタＴＲのゲート電極を形成する層で形成した。それから、例えば、画素間引き領域ＭＢＲの縁部に沿って形成されている走査信号線ＳＣＡＬｎ＋７・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ-１～ＳＣＡＬｎ-８のうちの一部の走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７（第３走査信号線）であって、画素間引き領域ＭＢＲにおいて、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５・ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６・ＳＣＡＬ’ｎ＋２・ＳＣＡＬ’’ｎ＋２・ＳＣＡＬ’ｎ＋６～ＳＣＡＬ’’’’ｎ＋６・ＳＣＡＬ’ｎ＋７～ＳＣＡＬ’’’’ｎ＋７（何れも図１６において太線で図示）、すなわち、走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７の画素間引き領域ＭＢＲの一部は、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成した。
特に、画素間引き領域ＭＢＲにおいて、走査信号線ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７のそれぞれは、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１のそれぞれと交差するので、上記構成とすることで、走査信号線ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７のそれぞれと、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１のそれぞれとの間の絶縁性を確保することができる。また、画素間引き領域ＭＢＲにおいて、走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６のそれぞれも、他の走査信号線のそれぞれと交差するので、上記構成とすることで、走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６のそれぞれと、他の走査信号線のそれぞれとの間の絶縁性を確保することができる。
本実施形態においては、他の走査信号線と交差する走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７の画素間引き領域ＭＢＲの一部である前記第２配線を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成したが、これに限定されることはない。例えば、走査信号線ＳＣＡＬｎ-１～ＳＣＡＬｎ-８・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７の画素間引き領域ＭＢＲの一部であるデータ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成してもよい。
上述した走査信号線ＳＣＡＬｎ-５・ＳＣＡＬｎ-６・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６・ＳＣＡＬｎ＋７の画素間引き領域ＭＢＲの一部であって、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成され、かつ、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分は、図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層で形成され、かつ、Ｙ方向ＹＤに沿って形成された図示していない複数のデータ信号線の一部と重畳することが好ましい。
図１６に示すように、画素間引き領域ＭＢＲの右上側に設けられたサブ画素回路（第６サブ画素回路）、具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ-６（第３走査信号線）とは、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線ＳＣＡＬ’ｎ-６によって電気的に接続されている。走査信号線ＳＣＡＬｎ-６の一部である第２配線ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６は、画素間引き領域ＭＢＲの縁部に沿って形成されている走査信号線ＳＣＡＬｎ-１～ＳＣＡＬｎ-５・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６～ＳＣＡＬｎ＋７と交差するので、本実施形態においては、走査信号線ＳＣＡＬｎ-６の第２配線ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６と、走査信号線ＳＣＡＬｎ-６の第２配線ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６以外部分とを、異なる層で形成した。例えば、走査信号線ＳＣＡＬｎ-６の第２配線ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、走査信号線ＳＣＡＬｎ-６の第２配線ＳＣＡＬ’ｎ-６・ＳＣＡＬ’’ｎ-６以外の部分を、図３に示すトランジスタＴＲのゲート電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの左上側に設けられた緑色サブ画素ＧＳＰ’も同様に、第２配線ＳＣＡＬ’’ｎ-６によって画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ-６に電気的に接続されている。
図１６に示すように、画素間引き領域ＭＢＲの右上側に設けられたサブ画素回路（第６サブ画素回路）、具体的には、青色サブ画素ＢＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ-５とは、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線ＳＣＡＬ’ｎ-５によって電気的に接続されている。走査信号線ＳＣＡＬｎ-５の一部である第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５は、画素間引き領域ＭＢＲの縁部に沿って形成されている走査信号線ＳＣＡＬｎ-１～ＳＣＡＬｎ-４・ＳＣＡＬｎ＋２・ＳＣＡＬｎ＋６～ＳＣＡＬｎ＋７と交差するので、本実施形態においては、走査信号線ＳＣＡＬｎ-５の第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５と、走査信号線ＳＣＡＬｎ-５の第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５以外の部分とを、異なる層で形成した。例えば、走査信号線ＳＣＡＬｎ-５の第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、走査信号線ＳＣＡＬｎ-５の第２配線ＳＣＡＬ’ｎ-５・ＳＣＡＬ’’ｎ-５以外の部分を、図３に示すトランジスタＴＲのゲート電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの左上側に設けられた赤色サブ画素ＲＳＰ’も同様に、第２配線ＳＣＡＬ’’ｎ-５によって画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ-５に電気的に接続されている。
図１６に示すように、画素間引き領域ＭＢＲの中央右側に設けられたサブ画素回路（第６サブ画素回路）、具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ＋６とは、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線ＳＣＡＬ’’ｎ＋６によって電気的に接続されている。走査信号線ＳＣＡＬｎ＋６の一部である第２配線ＳＣＡＬ’ｎ＋６・ＳＣＡＬ’’ｎ＋６・ＳＣＡＬ’’’ｎ＋６・ＳＣＡＬ’’’’ｎ＋６は、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１及び画素間引き領域ＭＢＲの縁部に沿って形成されている走査信号線ＳＣＡＬｎ＋７と交差するので、本実施形態においては、走査信号線ＳＣＡＬｎ＋６の第２配線ＳＣＡＬ’ｎ＋６・ＳＣＡＬ’’ｎ＋６・ＳＣＡＬ’’’ｎ＋６・ＳＣＡＬ’’’’ｎ＋６と、走査信号線ＳＣＡＬｎ＋６の第２配線ＳＣＡＬ’ｎ＋６・ＳＣＡＬ’’ｎ＋６・ＳＣＡＬ’’’ｎ＋６・ＳＣＡＬ’’’’ｎ＋６以外の部分とを、異なる層で形成した。例えば、走査信号線ＳＣＡＬｎ＋６の第２配線ＳＣＡＬ’ｎ＋６・ＳＣＡＬ’’ｎ＋６・ＳＣＡＬ’’’ｎ＋６・ＳＣＡＬ’’’’ｎ＋６を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、走査信号線ＳＣＡＬｎ＋６の第２配線ＳＣＡＬ’ｎ＋６・ＳＣＡＬ’’ｎ＋６・ＳＣＡＬ’’’ｎ＋６・ＳＣＡＬ’’’’ｎ＋６以外の部分を、図３に示すトランジスタＴＲのゲート電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの中央左側（図１６のＫ部分）に設けられた緑色サブ画素ＧＳＰ’も同様に、第２配線ＳＣＡＬ’’’ｎ＋６によって画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ＋６に電気的に接続されている。
図１６に示すように、画素間引き領域ＭＢＲの中央右側に設けられたサブ画素回路（第６サブ画素回路）、具体的には、青色サブ画素ＢＳＰ’に関するサブ画素回路と、画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ＋７とは、データ信号線の延在方向であるＹ方向ＹＤに沿って形成された部分を含む第２配線ＳＣＡＬ’’ｎ＋７によって電気的に接続されている。走査信号線ＳＣＡＬｎ＋７の一部である第２配線ＳＣＡＬ’ｎ＋７・ＳＣＡＬ’’ｎ＋７・ＳＣＡＬ’’’ｎ＋７・ＳＣＡＬ’’’’ｎ＋７は、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１と交差するので、本実施形態においては、走査信号線ＳＣＡＬｎ＋７の第２配線ＳＣＡＬ’ｎ＋７・ＳＣＡＬ’’ｎ＋７・ＳＣＡＬ’’’ｎ＋７・ＳＣＡＬ’’’’ｎ＋７と、走査信号線ＳＣＡＬｎ＋７の第２配線ＳＣＡＬ’ｎ＋７・ＳＣＡＬ’’ｎ＋７・ＳＣＡＬ’’’ｎ＋７・ＳＣＡＬ’’’’ｎ＋７以外の部分とを、異なる層で形成した。例えば、走査信号線ＳＣＡＬｎ＋７の第２配線ＳＣＡＬ’ｎ＋７・ＳＣＡＬ’’ｎ＋７・ＳＣＡＬ’’’ｎ＋７・ＳＣＡＬ’’’’ｎ＋７を、図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成し、走査信号線ＳＣＡＬｎ＋７の第２配線ＳＣＡＬ’ｎ＋７・ＳＣＡＬ’’ｎ＋７・ＳＣＡＬ’’’ｎ＋７・ＳＣＡＬ’’’’ｎ＋７以外の部分を、図３に示すトランジスタＴＲのゲート電極を形成する層で形成することができる。なお、画素間引き領域ＭＢＲの中央左側（図１６のＫ部分）に設けられた赤色サブ画素ＲＳＰ’も同様に、第２配線ＳＣＡＬ’’’ｎ＋７によって画素間引き領域ＭＢＲの縁部に沿って形成された走査信号線ＳＣＡＬｎ＋７に電気的に接続されている。
上述した走査信号線ＳＣＡＬｎ＋２の前記第２配線、走査信号線ＳＣＡＬｎ-６の前記第２配線、走査信号線ＳＣＡＬｎ-５の前記第２配線、走査信号線ＳＣＡＬｎ＋６の前記第２配線及び走査信号線ＳＣＡＬｎ＋７の前記第２配線は、Ｙ方向ＹＤに沿って形成された図示していない複数のデータ信号線の一部と重畳することが好ましい。
図１６の点線Ｊに示すように、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ（第１走査信号線）は、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられた走査信号線の延在方向（図１６中のＸ方向ＸＤ）に沿って形成されている。走査信号線ＳＣＡＬｎ（第１走査信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ＋１（第２走査信号線）は、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられた走査信号線の延在方向（図１６中のＸ方向ＸＤ）に沿って形成されている。
図１６の点線Ｊに示すように、画素間引き領域ＭＢＲの中央右側に設けられたサブ画素回路（第４サブ画素回路）と、走査信号線ＳＣＡＬｎ（第１走査信号線）とは電気的に接続されている。具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、走査信号線ＳＣＡＬｎ（第１走査信号線）とは電気的に接続されている。また、図１６の点線Ｊに示すように、画素間引き領域ＭＢＲの中央右側に設けられたサブ画素回路（第５サブ画素回路）と、走査信号線ＳＣＡＬｎ＋１（第２走査信号線）とは電気的に接続されている。具体的には、赤色サブ画素ＲＳＰ’に関するサブ画素回路と、走査信号線ＳＣＡＬｎ＋１（第２走査信号線）とは電気的に接続されている。同様に、画素間引き領域ＭＢＲに設けられた中央左側に設けられたサブ画素回路（第４サブ画素回路）と、走査信号線ＳＣＡＬｎ（第１走査信号線）とは電気的に接続されている。具体的には、緑色サブ画素ＧＳＰ’に関するサブ画素回路と、走査信号線ＳＣＡＬｎ（第１走査信号線）とは電気的に接続されている。また、画素間引き領域ＭＢＲに設けられた中央左側に設けられたサブ画素回路（第５サブ画素回路）と、走査信号線ＳＣＡＬｎ＋１（第２走査信号線）とは電気的に接続されている。具体的には、青色サブ画素ＢＳＰ’に関するサブ画素回路と、走査信号線ＳＣＡＬｎ＋１（第２走査信号線）とは電気的に接続されている。
図１７の（ａ）は、図５に示すサブ画素回路ＰＫを２つ備え、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１とエミッション制御線Ｅｍｎ・Ｅｍｎ＋１とが平面視において重畳しない場合を示す図であり、図１７の（ｂ）は、図５に示すサブ画素回路ＰＫと図１２に示すサブ画素回路ＰＫ’’とを備え、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１とエミッション制御線Ｅｍｎ・Ｅｍｎ＋１とが平面視において重畳しない場合を示す図である。
上述したように、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ（第１走査信号線）と、走査信号線ＳＣＡＬｎ（第１走査信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ＋１（第２走査信号線）とを、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられた走査信号線の延在方向（図１６中のＸ方向ＸＤ）に沿って形成する場合には、以下の点を考慮することが好ましい。
図１７の（ａ）に示すように、図５に示すサブ画素回路ＰＫを２つ備えた構成（または図６に示すサブ画素回路ＰＫ’を２つ備えた構成）の場合、走査信号線ＳＣＡＬｎとエミッション制御線Ｅｍｎとの間の配線ピッチＷ４や走査信号線ＳＣＡＬｎ＋１とエミッション制御線Ｅｍｎ＋１との間の配線ピッチＷ４は、数μｍ程度であり、走査信号線ＳＣＡＬｎとエミッション制御線Ｅｍｎ＋１との間の画素ピッチＷ５は、数十μｍ程度である。したがって、図１７の（ａ）に示すように、サブ画素回路ＰＫを２つ備えた構成（または図６に示すサブ画素回路ＰＫ’を２つ備えた構成）の場合、配線ピッチＷ４及び画素ピッチＷ５による回折光が発生するため、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１７の（ｂ）に示すように、表示領域ＤＡに設けられた走査信号線の延在方向（Ｘ方向ＸＤ）を対称軸Ｘとして、対称配置されている図５に示すサブ画素回路ＰＫと図１２に示すサブ画素回路ＰＫ’’とを備えた構成の場合、図１７の（ａ）に示す画素ピッチＷ５が約２倍になり、画素ピッチＷ５による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１７の（ｂ）に示すような構成とすることで、図１６に示すように、画素間引き領域ＭＢＲに設けられた走査信号線ＳＣＡＬｎと走査信号線ＳＣＡＬｎ＋１との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図１８は、図１７の（ｂ）に示す走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１及びエミッション制御線Ｅｍｎ・Ｅｍｎ＋１上に、遮光層４１が形成されている場合を示す図である。
図１８に示すように、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１及びエミッション制御線Ｅｍｎ・Ｅｍｎ＋１上に、遮光層４１を設けることで、図１７の（ａ）に示す配線ピッチＷ４及び走査信号線ＳＣＡＬｎと走査信号線ＳＣＡＬｎ＋１との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。なお、遮光層４１のピッチは、画素間引き領域ＭＢＲに設けられたサブ画素間のピッチ（数百μｍ程度）となり可視光波長とは遠くなるので、遮光層４１のピッチの影響による回折光は大幅に低減する。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
また、図１６には図示してないが、画素間引き領域ＭＢＲに形成された配線上の少なくとも一部には、遮光層４１が形成されていることが好ましい。このような構成とすることで、画素間引き領域ＭＢＲに形成された配線間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１６の点線Ｌに示すように、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ＋１２（第１走査信号線）と、走査信号線ＳＣＡＬｎ＋１２（第１走査信号線）と最隣接し、かつ、表示領域ＤＡに設けられた複数の走査信号線のうちの一つである走査信号線ＳＣＡＬｎ＋１３（第２走査信号線）とは、画素間引き領域ＭＢＲにも、表示領域ＤＡに設けられた走査信号線の延在方向（図１６中のＸ方向ＸＤ）に沿って形成されている。
画素間引き領域ＭＢＲにおいて、走査信号線ＳＣＡＬｎ＋１２（第１走査信号線）と、走査信号線ＳＣＡＬｎ＋１３（第２走査信号線）とは、異なる層に形成されていることが好ましい。例えば、画素間引き領域ＭＢＲにおいては、走査信号線ＳＣＡＬｎ＋１２（第１走査信号線）を図３に示すトランジスタＴＲのゲート電極を形成する層で形成し、走査信号線ＳＣＡＬｎ＋１３（第２走査信号線）、具体的には、走査信号線ＳＣＡＬｎ＋１３の一部ＳＣＡＬ’ｎ＋１３を図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成することができる。
図１９の（ａ）は、図５に示すサブ画素回路ＰＫを２つ備え、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３とが平面視において重畳する場合を示す図であり、図１９の（ｂ）は、図５に示すサブ画素回路ＰＫと図１２に示すサブ画素回路ＰＫ’’とを備え、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３とが平面視において重畳する場合を示す図である。例えば、画素間引き領域ＭＢＲにおいては、走査信号線ＳＣＡＬｎ＋１２（第１走査信号線）及び走査信号線ＳＣＡＬｎ＋１３（第２走査信号線）を図３に示すトランジスタＴＲのゲート電極を形成する層で形成し、エミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３を図３に示すトランジスタＴＲのゲート電極を形成する層と図３に示すトランジスタＴＲのソース電極及びドレイン電極を形成する層との何れとも異なる配線層で形成することができる。
図１９の（ａ）に示すように、図５に示すサブ画素回路ＰＫを２つ備えた構成（または図６に示すサブ画素回路ＰＫ’を２つ備えた構成）の場合、走査信号線ＳＣＡＬｎ＋１２とエミッション制御線Ｅｍｎ＋１２とが平面視において重畳する第１配線領域と、走査信号線ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１３とが平面視において重畳する第２配線領域との間の画素ピッチＷ６は、数十μｍ程度である。したがって、図１９の（ａ）に示すように、サブ画素回路ＰＫを２つ備えた構成（または図６に示すサブ画素回路ＰＫ’を２つ備えた構成）の場合、画素ピッチＷ６による回折光が発生するため、画素間引き領域ＭＢＲを介して、分光された被写体からの光（回折効果により着色した光）がカメラＣＭの受光部に導かれる。
図１９の（ｂ）に示すように、表示領域ＤＡに設けられた走査信号線の延在方向（Ｘ方向ＸＤ）を対称軸Ｘとして、対称配置されている図５に示すサブ画素回路ＰＫと図１２に示すサブ画素回路ＰＫ’’とを備えた構成の場合、図１９の（ａ）に示す画素ピッチＷ６が約２倍になり、画素ピッチＷ６による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図１９の（ｂ）に示すような構成とすることで、図１６に示すように、画素間引き領域ＭＢＲに設けられた走査信号線ＳＣＡＬｎ＋１２と走査信号線ＳＣＡＬｎ＋１３との間のピッチを、表示領域ＤＡに設けられた隣接するデータ信号線間のピッチより小さくすることができる。
図２０は、図１９の（ｂ）に示す走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３及びエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３上に、遮光層４１が形成されている場合を示す図である。
図２０に示すように、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３及びエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３上に、遮光層４１を設けることで、図１９の（ｂ）に示す走査信号線ＳＣＡＬｎ＋１２とエミッション制御線Ｅｍｎ＋１２とが平面視において重畳する第１配線領域と、走査信号線ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１３とが平面視において重畳する第２配線領域との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
図２１の（ａ）は、図５に示すサブ画素回路ＰＫと図５に示すサブ画素回路ＰＫを平面上で１８０°回転させたサブ画素回路ＰＫ’’’とを備え、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１とエミッション制御線Ｅｍｎ・Ｅｍｎ＋１とが平面視において重畳しない場合を示す図であり、図２１の（ｂ）は、図２１の（ａ）に示す走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１及びエミッション制御線Ｅｍｎ・Ｅｍｎ＋１上に、遮光層４１が形成されている場合を示す図である。図２１（ｃ）は、図５に示すサブ画素回路ＰＫと図５に示すサブ画素回路ＰＫを平面上で１８０°回転させたサブ画素回路ＰＫ’’’とを備え、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３とが平面視において重畳する場合を示す図であり、図２１（ｄ）は、図２１の（ｃ）に示す走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３及びエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３上に、遮光層４１が形成されている場合を示す図である。
図２１の（ａ）に示すように、図５に示すサブ画素回路ＰＫと図５に示すサブ画素回路ＰＫを平面上で１８０°回転させたサブ画素回路ＰＫ’’’とを備えた構成の場合、図１７の（ａ）に示す画素ピッチＷ５が約２倍になり、画素ピッチＷ５による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図２１の（ａ）に示すような構成とすることで、図１６に示すように、画素間引き領域ＭＢＲに設けられた走査信号線ＳＣＡＬｎと走査信号線ＳＣＡＬｎ＋１との間のピッチを、表示領域ＤＡに設けられた隣接する走査信号線間のピッチより小さくすることができる。
図２１の（ｂ）に示すように、走査信号線ＳＣＡＬｎ・ＳＣＡＬｎ＋１及びエミッション制御線Ｅｍｎ・Ｅｍｎ＋１上に、遮光層４１を設けることで、図１７の（ａ）に示す配線ピッチＷ４及び走査信号線ＳＣＡＬｎと走査信号線ＳＣＡＬｎ＋１との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。なお、遮光層４１のピッチは、画素間引き領域ＭＢＲに設けられたサブ画素間のピッチ（数百μｍ程度）となり可視光波長とは遠くなるので、遮光層４１のピッチの影響による回折光は大幅に低減する。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
図２１の（ｃ）に示すように、図５に示すサブ画素回路ＰＫと図５に示すサブ画素回路ＰＫを平面上で１８０°回転させたサブ画素回路ＰＫ’’’とを備え、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３とが平面視において重畳する構成の場合、図１９の（ａ）に示す画素ピッチＷ６が約２倍になり、画素ピッチＷ６による回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。
図２１の（ｃ）に示すような構成とすることで、図１６に示すように、画素間引き領域ＭＢＲに設けられた走査信号線ＳＣＡＬｎ＋１２と走査信号線ＳＣＡＬｎ＋１３との間のピッチを、表示領域ＤＡに設けられた隣接する走査信号線間のピッチより小さくすることができる。
図２１の（ｄ）に示すように、走査信号線ＳＣＡＬｎ＋１２・ＳＣＡＬｎ＋１３及びエミッション制御線Ｅｍｎ＋１２・Ｅｍｎ＋１３上に、遮光層４１を設けることで、走査信号線ＳＣＡＬｎ＋１２とエミッション制御線Ｅｍｎ＋１２とが平面視において重畳する第１配線領域と、走査信号線ＳＣＡＬｎ＋１３とエミッション制御線Ｅｍｎ＋１３とが平面視において重畳する第２配線領域との間の配線ピッチによる回折光の発生を抑制できるので、画素間引き領域ＭＢＲを介して、被写体からの光をカメラＣＭの受光部に導く際の回折効果を低減させることができる。このように、遮光層４１を設けた場合には、透過率の低下をさらに低減できる。
本実施形態においては、上述したように、画素間引き領域ＭＢＲの上側の表示領域ＤＡと、画素間引き領域ＭＢＲの下側の表示領域ＤＡと、画素間引き領域ＭＢＲとには、複数のデータ信号線のそれぞれをＹ方向ＹＤに沿って直線状に形成した場合を一例に挙げて説明したが、これに限定されることはなく、例えば、画素間引き領域ＭＢＲの上側の表示領域ＤＡと、画素間引き領域ＭＢＲの下側の表示領域ＤＡと、画素間引き領域ＭＢＲとには、上述した実施形態１のようなデータ信号線の配置を適宜取り入れてもよい。
〔まとめ〕
〔態様１〕
複数の走査信号線と、
複数のデータ信号線と、
前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
表示領域に設けられたサブ画素回路の平均密度（前記表示領域に設けられたサブ画素回路の個数/表示領域の面積）は、画素間引き領域に設けられたサブ画素回路の平均密度（前記画素間引き領域に設けられたサブ画素回路の個数/画素間引き領域の面積）より大きく、
前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む、表示装置。
〔態様２〕
前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第１データ信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記データ信号線の延在方向に沿って形成され、
前記第１データ信号線と最隣接し、かつ、前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第２データ信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記データ信号線の延在方向に沿って形成され、
前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第１サブ画素回路及び第２サブ画素回路の一方は、前記第１データ信号線と電気的に接続されており、
前記第１サブ画素回路及び前記第２サブ画素回路の他方は、前記第２データ信号線と電気的に接続されている、態様１に記載の表示装置。
〔態様３〕
前記第１サブ画素回路と前記第２サブ画素回路とは、前記表示領域に設けられた前記データ信号線の延在方向を対称軸として、対称配置されている、態様２に記載の表示装置。
〔態様４〕
前記第１サブ画素回路を平面上で１８０°回転させた場合、前記第２サブ画素回路と一致する、態様２に記載の表示装置。
〔態様５〕
前記画素間引き領域においては、前記第１データ信号線と前記第２データ信号線とは、異なる層に形成されている、態様２から４の何れかに記載の表示装置。
〔態様６〕
前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第３データ信号線は、前記画素間引き領域においては、前記画素間引き領域の縁部に沿って形成されている、態様１から５の何れかに記載の表示装置。
〔態様７〕
前記第３データ信号線は、前記画素間引き領域の一部において、前記表示領域とは異なる層に形成されている、態様６に記載の表示装置。
〔態様８〕
前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第３サブ画素回路は、前記画素間引き領域の縁部に沿って形成された前記第３データ信号線と電気的に接続されており、
前記画素間引き領域の縁部に沿って形成された前記第３データ信号線と前記第３サブ画素回路とを電気的に接続する第１配線は、前記表示領域に設けられた前記第３データ信号線とは異なる層に形成されている、態様６または７に記載の表示装置。
〔態様９〕
前記画素間引き領域の一部において、前記表示領域とは異なる層に形成された前記第３データ信号線は、平面視において前記画素間引き領域に形成された前記複数の走査信号線の一部と重畳する、態様７に記載の表示装置。
〔態様１０〕
前記第１配線は、平面視において前記画素間引き領域に形成された前記複数の走査信号線の一部と重畳する、態様８に記載の表示装置。
〔態様１１〕
前記画素間引き領域における前記第１データ信号線と前記第２データ信号線との間の距離は、前記表示領域における前記第１データ信号線と前記第２データ信号線との間の距離より小さい、態様３または４に記載の表示装置。
〔態様１２〕
前記表示領域に設けられた前記複数の走査信号線のうちの一つである第１走査信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記走査信号線の延在方向に沿って形成され、
前記第１走査信号線と最隣接し、かつ、前記表示領域に設けられた前記複数の走査信号線のうちの一つである第２走査信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記走査信号線の延在方向に沿って形成され、
前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第４サブ画素回路及び第５サブ画素回路の一方は、前記第１走査信号線と電気的に接続されており、
前記第４サブ画素回路及び前記第５サブ画素回路の他方は、前記第２走査信号線と電気的に接続されている、態様１に記載の表示装置。
〔態様１３〕
前記第４サブ画素回路と前記第５サブ画素回路とは、前記表示領域に設けられた前記走査信号線の延在方向を対称軸として、対称配置されている、態様１２に記載の表示装置。
〔態様１４〕
前記第４サブ画素回路を平面上で１８０°回転させた場合、前記第５サブ画素回路と一致する、態様１２に記載の表示装置。
〔態様１５〕
前記画素間引き領域においては、前記第１走査信号線と前記第２走査信号線とは、異なる層に形成されている、態様１２から１４の何れかに記載の表示装置。
〔態様１６〕
前記表示領域に設けられた前記複数の走査信号線のうちの一つである第３走査信号線は、前記画素間引き領域においては、前記画素間引き領域の縁部に沿って形成されている、態様１２から１５の何れかに記載の表示装置。
〔態様１７〕
前記第３走査信号線は、前記画素間引き領域の一部において、前記表示領域とは異なる層に形成されている、態様１６に記載の表示装置。
〔態様１８〕
前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第６サブ画素回路は、前記画素間引き領域の縁部に沿って形成された前記第３走査信号線と電気的に接続されており、
前記画素間引き領域の縁部に沿って形成された前記第３走査信号線と前記第６サブ画素回路とを電気的に接続する第２配線は、前記表示領域に設けられた前記第３走査信号線とは異なる層に形成されている、態様１６または１７に記載の表示装置。
〔態様１９〕
前記画素間引き領域の一部において、前記表示領域とは異なる層に形成された前記第３走査信号線は、平面視において前記画素間引き領域に形成された前記複数のデータ信号線の一部と重畳する、態様１７に記載の表示装置。
〔態様２０〕
前記第２配線は、平面視において前記画素間引き領域に形成された前記複数のデータ信号線の一部と重畳する、態様１８に記載の表示装置。
〔態様２１〕
前記画素間引き領域における前記第１走査信号線と前記第２走査信号線との間の距離は、前記表示領域における前記第１走査信号線と前記第２走査信号線との間の距離より小さい、態様１３または１４に記載の表示装置。
〔態様２２〕
前記画素間引き領域に形成された配線上の少なくとも一部には、遮光層が形成されている、態様１から２１の何れかに記載の表示装置。
〔態様２３〕
撮像素子をさらに備え、
前記撮像素子は、平面視において前記画素間引き領域と重畳する、態様１から２２の何れかに記載の表示装置。
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
本発明は、表示装置などに利用することができる。
１ 表示装置
４ 各種絶縁層
５ 発光素子
６ 封止層
４１ 遮光層
ＰＫ、ＰＫ’、ＰＫ’’、ＰＫ’’’ サブ画素回路
ＳＣＡＬｋ、ＳＣＡＬｎ-１０～ＳＣＡＬｎ＋１３ 走査信号線
ＤＡＬｍ、ＤＡＬｎ-１０～ＤＡＬｎ＋１３ データ信号線
ＤＡＬ’ｎ-５、ＤＡＬ’’ｎ-５ 第１配線
ＤＡＬ’ｎ-６、ＤＡＬ’’ｎ-６ 第１配線
ＤＡＬ’ｎ＋２、ＤＡＬ’’ｎ＋２ 第１配線
ＤＡＬ’ｎ＋６～ＤＡＬ’’’’ｎ＋６ 第１配線
ＤＡＬ’ｎ＋７～ＤＡＬ’’’’ｎ＋７ 第１配線
ＳＣＡＬ’ｎ-５、ＳＣＡＬ’’ｎ-５ 第２配線
ＳＣＡＬ’ｎ-６、ＳＣＡＬ’’ｎ-６ 第２配線
ＳＣＡＬ’ｎ＋２、ＳＣＡＬ’’ｎ＋２ 第２配線
ＳＣＡＬ’ｎ＋６～ＳＣＡＬ’’’’ｎ＋６ 第２配線
ＳＣＡＬ’ｎ＋７～ＳＣＡＬ’’’’ｎ＋７ 第２配線
ＴＲ トランジスタ
ＣＭ カメラ
ＭＢＲ 画素間引き領域
ＤＡ 表示領域
ＮＤＡ 額縁領域
Ｐ 画素
ＲＳＰ、ＧＳＰ、ＢＳＰ サブ画素
ＲＳＰ’、ＧＳＰ’、ＢＳＰ’ サブ画素
ＸＤ Ｘ方向
ＹＤ Ｙ方向

Claims (21)

  1. 複数の走査信号線と、
    複数のデータ信号線と、
    前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
    表示領域に設けられた前記サブ画素回路の平均密度（前記表示領域に設けられた前記サブ画素回路の個数/前記表示領域の面積）は、画素間引き領域に設けられた前記サブ画素回路の平均密度（前記画素間引き領域に設けられた前記サブ画素回路の個数/前記画素間引き領域の面積）より大きく、
    前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む、表示装置であって、
    前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第１データ信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記データ信号線の延在方向に沿って形成され、
    前記第１データ信号線と最隣接し、かつ、前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第２データ信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記データ信号線の延在方向に沿って形成され、
    前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第１サブ画素回路及び第２サブ画素回路の一方は、前記第１データ信号線と電気的に接続されており、
    前記第１サブ画素回路及び前記第２サブ画素回路の他方は、前記第２データ信号線と電気的に接続されている、表示装置。
  2. 前記第１サブ画素回路と前記第２サブ画素回路とは、前記表示領域に設けられた前記データ信号線の延在方向を対称軸として、対称配置されている、請求項１に記載の表示装置。
  3. 前記第１サブ画素回路を平面上で１８０°回転させた場合、前記第２サブ画素回路と一致する、請求項１に記載の表示装置。
  4. 前記画素間引き領域においては、前記第１データ信号線と前記第２データ信号線とは、異なる層に形成されている、請求項１から３の何れか１項に記載の表示装置。
  5. 複数の走査信号線と、
    複数のデータ信号線と、
    前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
    表示領域に設けられた前記サブ画素回路の平均密度（前記表示領域に設けられた前記サブ画素回路の個数/前記表示領域の面積）は、画素間引き領域に設けられた前記サブ画素回路の平均密度（前記画素間引き領域に設けられた前記サブ画素回路の個数/前記画素間引き領域の面積）より大きく、
    前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む、表示装置であって、
    前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第３データ信号線は、前記画素間引き領域においては、前記画素間引き領域の縁部に沿って形成されており、
    前記第３データ信号線は、前記画素間引き領域の一部において、前記表示領域とは異なる層に形成されている、表示装置。
  6. 複数の走査信号線と、
    複数のデータ信号線と、
    前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
    表示領域に設けられた前記サブ画素回路の平均密度（前記表示領域に設けられた前記サブ画素回路の個数/前記表示領域の面積）は、画素間引き領域に設けられた前記サブ画素回路の平均密度（前記画素間引き領域に設けられた前記サブ画素回路の個数/前記画素間引き領域の面積）より大きく、
    前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む、表示装置であって、
    前記表示領域に設けられた前記複数のデータ信号線のうちの一つである第３データ信号線は、前記画素間引き領域においては、前記画素間引き領域の縁部に沿って形成されており、
    前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第３サブ画素回路は、前記画素間引き領域の縁部に沿って形成された前記第３データ信号線と電気的に接続されており、
    前記画素間引き領域の縁部に沿って形成された前記第３データ信号線と前記第３サブ画素回路とを電気的に接続する第１配線は、前記表示領域に設けられた前記第３データ信号線とは異なる層に形成されている、表示装置。
  7. 前記画素間引き領域の一部において、前記表示領域とは異なる層に形成された前記第３データ信号線は、平面視において前記画素間引き領域に形成された前記複数の走査信号線の一部と重畳する、請求項５に記載の表示装置。
  8. 前記第１配線は、平面視において前記画素間引き領域に形成された前記複数の走査信号線の一部と重畳する、請求項６に記載の表示装置。
  9. 前記画素間引き領域における前記第１データ信号線と前記第２データ信号線との間の距離は、前記表示領域における前記第１データ信号線と前記第２データ信号線との間の距離より小さい、請求項２または３に記載の表示装置。
  10. 複数の走査信号線と、
    複数のデータ信号線と、
    前記複数の走査信号線及び前記複数のデータ信号線の交点の一部に配置され、それぞれがトランジスタを含む制御回路及び発光素子を含む複数のサブ画素回路と、を備え、
    表示領域に設けられたサブ画素回路の平均密度（前記表示領域に設けられたサブ画素回路の個数/表示領域の面積）は、画素間引き領域に設けられたサブ画素回路の平均密度（前記画素間引き領域に設けられたサブ画素回路の個数/画素間引き領域の面積）より大きく、
    前記画素間引き領域は、前記表示領域に設けられた前記走査信号線または前記データ信号線の延在方向に沿う１ライン全体が前記サブ画素回路を含まない無画素領域を含む、表示装置であって、
    前記表示領域に設けられた前記複数の走査信号線のうちの一つである第１走査信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記走査信号線の延在方向に沿って形成され、
    前記第１走査信号線と最隣接し、かつ、前記表示領域に設けられた前記複数の走査信号線のうちの一つである第２走査信号線は、前記画素間引き領域にも、前記表示領域に設けられた前記走査信号線の延在方向に沿って形成され、
    前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第４サブ画素回路及び第５サブ画素回路の一方は、前記第１走査信号線と電気的に接続されており、
    前記第４サブ画素回路及び前記第５サブ画素回路の他方は、前記第２走査信号線と電気的に接続されている、表示装置。
  11. 前記第４サブ画素回路と前記第５サブ画素回路とは、前記表示領域に設けられた前記走査信号線の延在方向を対称軸として、対称配置されている、請求項１０に記載の表示装置。
  12. 前記第４サブ画素回路を平面上で１８０°回転させた場合、前記第５サブ画素回路と一致する、請求項１０に記載の表示装置。
  13. 前記画素間引き領域においては、前記第１走査信号線と前記第２走査信号線とは、異なる層に形成されている、請求項１０から１２の何れか１項に記載の表示装置。
  14. 前記表示領域に設けられた前記複数の走査信号線のうちの一つである第３走査信号線は、前記画素間引き領域においては、前記画素間引き領域の縁部に沿って形成されている、請求項１０から１３の何れか１項に記載の表示装置。
  15. 前記第３走査信号線は、前記画素間引き領域の一部において、前記表示領域とは異なる層に形成されている、請求項１４に記載の表示装置。
  16. 前記画素間引き領域に設けられた前記複数のサブ画素回路のうちの第６サブ画素回路は、前記画素間引き領域の縁部に沿って形成された前記第３走査信号線と電気的に接続されており、
    前記画素間引き領域の縁部に沿って形成された前記第３走査信号線と前記第６サブ画素回路とを電気的に接続する第２配線は、前記表示領域に設けられた前記第３走査信号線とは異なる層に形成されている、請求項１４または１５に記載の表示装置。
  17. 前記画素間引き領域の一部において、前記表示領域とは異なる層に形成された前記第３走査信号線は、平面視において前記画素間引き領域に形成された前記複数のデータ信号線の一部と重畳する、請求項１５に記載の表示装置。
  18. 前記第２配線は、平面視において前記画素間引き領域に形成された前記複数のデータ信号線の一部と重畳する、請求項１６に記載の表示装置。
  19. 前記画素間引き領域における前記第１走査信号線と前記第２走査信号線との間の距離は、前記表示領域における前記第１走査信号線と前記第２走査信号線との間の距離より小さい、請求項１１または１２に記載の表示装置。
  20. 前記画素間引き領域に形成された配線上の少なくとも一部には、遮光層が形成されている、請求項１から１９の何れか１項に記載の表示装置。
  21. 撮像素子をさらに備え、
    前記撮像素子は、平面視において前記画素間引き領域と重畳する、請求項１から２０の何れか１項に記載の表示装置。
JP2022576253A 2021-01-19 2021-01-19 表示装置 Active JP7441336B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/001677 WO2022157829A1 (ja) 2021-01-19 2021-01-19 表示装置

Publications (3)

Publication Number Publication Date
JPWO2022157829A1 JPWO2022157829A1 (ja) 2022-07-28
JPWO2022157829A5 JPWO2022157829A5 (ja) 2023-09-05
JP7441336B2 true JP7441336B2 (ja) 2024-02-29

Family

ID=82549594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022576253A Active JP7441336B2 (ja) 2021-01-19 2021-01-19 表示装置

Country Status (3)

Country Link
US (1) US20240087513A1 (ja)
JP (1) JP7441336B2 (ja)
WO (1) WO2022157829A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024062570A1 (ja) * 2022-09-21 2024-03-28 シャープディスプレイテクノロジー株式会社 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170235398A1 (en) 2016-02-16 2017-08-17 Samsung Electronics Co., Ltd. Electronic device
US20190130822A1 (en) 2016-03-24 2019-05-02 Samsung Electronics Co., Ltd. Electronic device having display
CN110767139A (zh) 2019-03-29 2020-02-07 昆山国显光电有限公司 显示基板、显示面板及显示装置
US20200075697A1 (en) 2017-09-30 2020-03-05 Yungu (Gu'an) Technology Co., Ltd. Display screens and electronic devices
CN111047967A (zh) 2018-10-11 2020-04-21 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111554227A (zh) 2020-05-29 2020-08-18 厦门天马微电子有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102020354B1 (ko) * 2013-03-12 2019-11-05 삼성디스플레이 주식회사 액정 표시 장치
KR102061796B1 (ko) * 2013-10-14 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102465080B1 (ko) * 2015-08-24 2022-11-10 엘지디스플레이 주식회사 표시장치 및 표시패널
KR20210082316A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
JP7507800B2 (ja) * 2020-03-25 2024-06-28 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
KR20230159751A (ko) * 2022-05-12 2023-11-22 삼성디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170235398A1 (en) 2016-02-16 2017-08-17 Samsung Electronics Co., Ltd. Electronic device
US20190130822A1 (en) 2016-03-24 2019-05-02 Samsung Electronics Co., Ltd. Electronic device having display
US20200075697A1 (en) 2017-09-30 2020-03-05 Yungu (Gu'an) Technology Co., Ltd. Display screens and electronic devices
CN111047967A (zh) 2018-10-11 2020-04-21 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110767139A (zh) 2019-03-29 2020-02-07 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN111554227A (zh) 2020-05-29 2020-08-18 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2022157829A1 (ja) 2022-07-28
JPWO2022157829A1 (ja) 2022-07-28
US20240087513A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11296172B2 (en) Semiconductor device
US10044002B2 (en) Display device
US10186560B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9305489B2 (en) Organic light emitting diode display
US12089455B2 (en) Display device
KR102545527B1 (ko) 투명표시장치
US9865662B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
US20210320278A1 (en) Display apparatus and method of manufacturing the same
WO2019198163A1 (ja) 表示デバイス
CN110730983B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
WO2019187074A1 (ja) 表示デバイス
JP2022145711A (ja) 画素アレイ基板およびこれを備えるディスプレイ装置
JP7441336B2 (ja) 表示装置
US20240090268A1 (en) Display panel and method for fabricating the same
KR20170026900A (ko) 유기발광 표시장치
WO2021250749A1 (ja) 表示装置及び表示装置の製造方法
CN112753058B (zh) 显示装置
WO2021090408A1 (ja) 表示装置
US11398610B2 (en) Display device and method of manufacturing display device
US20210343812A1 (en) Display device
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
US20240008314A1 (en) Display device
US20240188326A1 (en) Display device and method of manufacturing the same
US20240081121A1 (en) Display device
KR101992918B1 (ko) 배리어 패턴들을 포함하는 영역 분할 디스플레이 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240216

R150 Certificate of patent or registration of utility model

Ref document number: 7441336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150