JP7430203B2 - 指定したバイアスを用いた浮動小数点演算を用いた行列乗算命令のためのシステム及び方法 - Google Patents
指定したバイアスを用いた浮動小数点演算を用いた行列乗算命令のためのシステム及び方法 Download PDFInfo
- Publication number
- JP7430203B2 JP7430203B2 JP2021565039A JP2021565039A JP7430203B2 JP 7430203 B2 JP7430203 B2 JP 7430203B2 JP 2021565039 A JP2021565039 A JP 2021565039A JP 2021565039 A JP2021565039 A JP 2021565039A JP 7430203 B2 JP7430203 B2 JP 7430203B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- floating point
- processing
- format
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims description 692
- 238000000034 method Methods 0.000 title claims description 54
- 238000012545 processing Methods 0.000 claims description 230
- 238000004364 calculation method Methods 0.000 claims description 107
- 238000012805 post-processing Methods 0.000 claims description 47
- 239000013598 vector Substances 0.000 claims description 45
- 230000003362 replicative effect Effects 0.000 claims description 3
- 238000012549 training Methods 0.000 description 88
- 238000010801 machine learning Methods 0.000 description 46
- 230000008569 process Effects 0.000 description 45
- 239000000306 component Substances 0.000 description 28
- 238000013500 data storage Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 16
- 238000013135 deep learning Methods 0.000 description 15
- 238000013473 artificial intelligence Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 238000003491 array Methods 0.000 description 10
- 238000007792 addition Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000013528 artificial neural network Methods 0.000 description 6
- 238000002604 ultrasonography Methods 0.000 description 6
- 238000013527 convolutional neural network Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000013481 data capture Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000004557 technical material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49915—Mantissa overflow or underflow in handling floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4818—Threshold devices
- G06F2207/4824—Neural networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Nonlinear Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Neurology (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
本出願は、2019年5月3日に出願された「DATA PATH FOR SCALABLE MATRIX NODE ENGINE WITH MIXED DATA FORMATS」と題する米国特許出願第16/403083号の優先権を主張し、さらに2019年5月23日に出願された「SCALABLE MATRIX NODE ENGINE WITH CONFIGURABLE DATA FORMATS」と題する米国特許出願第16/421225号の優先権を主張し、それら開示は、その全体が参照により本明細書に組み込まれる。
Claims (38)
- 1つ又は複数の処理要素を含む行列計算ユニットと、
前記行列計算ユニットに行列処理装置命令を提供するように構成された制御ユニットとを備え、
前記行列処理装置命令が、指定されたバイアスを用いてバイアスされた指数を用いてフォーマットされた浮動小数点オペランドを指定し、
前記指定されたバイアスは、演算の実行後、前記行列処理装置命令を使用して前記制御ユニットを介して構成可能であり、前記行列処理装置命令が、浮動小数点フォーマットのグループから選択された前記浮動小数点オペランドに関する浮動小数点数フォーマットを指定する、マイクロ処理装置システム。 - 前記浮動小数点オペランドが行列である、請求項1に記載のシステム。
- 前記行列の各要素が、8ビット浮動小数点フォーマットを使用する、請求項2に記載のシステム。
- 前記8ビット浮動小数点フォーマットが、符号ビットに1ビット、指数フィールドに4ビット、仮数フィールドに3ビットを割り当てる、請求項3に記載のシステム。
- 前記8ビット浮動小数点フォーマットが、符号ビットに1ビット、指数フィールドに5ビット、仮数フィールドに2ビットを割り当てる、請求項3に記載のシステム。
- 前記浮動小数点フォーマットのグループの各浮動小数点フォーマットが、浮動小数点数を表すために同じ合計ビット数を利用し、前記浮動小数点数の仮数フィールドのために異なるビット数を利用する、請求項3に記載のシステム。
- 前記指定されたバイアスが、レジスタ引数を使用して構成される、請求項1から6のいずれか一項に記載のシステム。
- 前記指定されたバイアスが、所定の浮動小数点指数バイアスの非連続セットから選択される、請求項1から6のいずれか一項に記載のシステム。
- 前記1つ又は複数の処理要素の各々が、浮動小数点乗算器と、アキュムレータとを含む、請求項1から8のいずれか一項に記載のシステム。
- 前記1つ又は複数の処理要素の各処理要素が、他の前記処理要素と並列に浮動小数点乗算演算を実行するように構成される、請求項1から9のいずれか一項に記載のシステム。
- 前記行列処理装置命令が、前記行列計算ユニットの中間結果を記憶する指示されたアキュムレータを指定する、請求項1から10のいずれか一項に記載のシステム。
- 指定されたバイアスを用いてバイアスされた指数を用いてフォーマットされた浮動小数点オペランドを指定する行列処理装置命令を受信するように構成される行列処理装置であって、
前記行列処理装置命令が、浮動小数点フォーマットのグループから選択された前記浮動小数点オペランドに関する浮動小数点数フォーマットを指定し、且つ、
前記指定されたバイアスが、演算の実行後、前記行列処理装置命令に基づいて構成される、行列処理装置と、
後処理装置と、
前記後処理装置に後処理命令を提供し、かつ前記行列処理装置に前記行列処理装置命令を提供するように構成される制御ユニットと、
後処理レジスタファイルと、を備え、
前記後処理命令が、前記後処理レジスタファイルに記憶されたオペランドを指定する、マイクロ処理装置システム。 - 前記後処理装置が、ベクトル計算ユニットである、請求項12に記載のシステム。
- 前記オペランドが、ベクトルオペランドであり、前記後処理命令が、前記オペランドの各ベクトル要素のデータサイズを指定する、請求項12または13に記載のシステム。
- 制御ユニットから行列処理装置命令を受信することであって、該行列処理装置命令が、指定されたバイアスを用いてバイアスされた指数を用いてフォーマットされた浮動小数点オペランドを指定し、前記行列処理装置命令が、浮動小数点フォーマットのグループから選択された前記浮動小数点オペランドに関する浮動小数点数フォーマットを指定し、且つ、前記指定されたバイアスが、演算の実行後、前記行列処理装置命令に基づいて構成可能である、受信するステップと、
前記浮動小数点オペランドのデータ値に対して1つ又は複数の読取りを発行するステップと、
前記浮動小数点オペランドの前記データ値を受け取るステップと、
1つ又は複数の受け取ったデータ値を行列計算ユニットにロードするステップと、
を含む、方法。 - 前記浮動小数点オペランドが行列である、請求項15に記載の方法。
- 制御ユニットから行列処理装置命令を受信するステップであって、該行列処理装置命令が、第1の浮動小数点オペランド及び第2の浮動小数点オペランドを指定する、受信するステップと、
前記第1の浮動小数点オペランドの前半を第1の処理要素及び第2の処理要素にロードするステップと、
前記第1の浮動小数点オペランドの後半を第3の処理要素及び第4の処理要素にロードするステップと、
前記第2の浮動小数点オペランドの前半を前記第1の処理要素及び前記第3の処理要素にロードするステップと、
前記第2の浮動小数点オペランドの後半を前記第2の処理要素及び前記第4の処理要素にロードするステップと、
前記第1、第2、第3、及び第4の処理要素の各々に対応する第1、第2、第3、及び第4の浮動小数点乗算結果を決定するステップと、
前記第1、第2、第3、及び第4の浮動小数点乗算結果を出力アキュムレータに記憶するステップと、
を含む、方法。 - ベクトル計算ユニットを使用して、前記第1、第2、第3、及び第4の浮動小数点乗算結果を合算することをさらに含む、請求項17に記載の方法。
- 複数の処理要素を含む行列計算ユニットと、
前記行列計算ユニットに行列処理装置命令を提供するように構成された制御ユニットと、を備え、
前記行列処理装置命令が、第1の浮動小数点表現フォーマットを使用してフォーマットされた浮動小数点オペランドを指定し、
前記行列計算ユニットが、前記浮動小数点オペランドを使用して計算された中間結果値を蓄積し、
前記中間結果値が、第2の浮動小数点表現フォーマットであり、
前記行列計算ユニットは、複数のビット深度で動作するように構成され、特定のビット深度フォーマットが、実行されている計算タスクに基づいて、前記制御ユニットを介して、選択され、
各ビット深度フォーマットが、指定されたバイアスでバイアスされたそれぞれの指数に対応し、
少なくとも1つのビット深度フォーマットについて、指数フィールドが、選択ビット数を使用して非連続の所定の値から選択された構成可能バイアスを有し、前記非連続の所定の値が、選択ビットの最大値を超える値まで及んでいる、マイクロ処理装置システム。 - 前記第1の浮動小数点表現フォーマットが、8ビット浮動小数点フォーマットである、請求項19に記載のシステム。
- 前記第2の浮動小数点表現フォーマットが、21ビット浮動小数点フォーマットである、請求項19に記載のシステム。
- 前記第2の浮動小数点表現フォーマットが、符号ビットに1ビット、指数フィールドに7ビット、仮数フィールドに13ビットを割り当てる、請求項21に記載のシステム。
- 前記第2の浮動小数点表現フォーマットが、浮動小数点数を記憶するために、前記第1の浮動小数点表現フォーマットよりも多くのビット数を利用する、請求項19に記載のシステム。
- 前記多くのビット数が、オーバーフローエラーの発生を防止し、かつアンダーフローエラーの発生を防止する、請求項23に記載のシステム。
- 前記行列計算ユニットが、前記蓄積した中間結果値を第3の浮動小数点表現フォーマットでフォーマットされた出力として出力する、請求項19から24のいずれか一項に記載のシステム。
- 前記第3の浮動小数点表現フォーマットが、16ビット浮動小数点フォーマットである、請求項25に記載のシステム。
- 前記行列計算ユニットが、2つの行列オペランドを受け取るように構成され、前記浮動小数点オペランドが、前記2つの行列オペランドのうちの1つを表す、請求項19から26のいずれか一項に記載のシステム。
- 前記2つの行列オペランドのうちの少なくとも一方が、レジスタ値又はメモリアドレス位置を使用して指定される、請求項27に記載のシステム。
- 前記2つの行列オペランドが、線形化行列としてフォーマットされる、請求項27に記載のシステム。
- 前記2つの行列オペランドのデータ値が、前記第1の浮動小数点表現フォーマットを使用して、行列処理装置の重み入力アレイ及びデータ入力アレイに記憶される、請求項27に記載のシステム。
- 前記複数の処理要素の各々が、複数の浮動小数点アキュムレータを含む、請求項19から30のいずれか一項に記載のシステム。
- 前記行列処理装置命令が、前記行列計算ユニットの中間結果を記憶するために指示されたアキュムレータを指定する、請求項19から31のいずれか一項に記載のシステム。
- 第1の命令が、前記行列処理装置命令の行列結果の第1の部分を取り出すために使用され、第2の命令が、前記行列処理装置命令の前記行列結果の第2の部分を取り出すために使用され、前記行列結果が、前記第2の浮動小数点表現フォーマットを使用する、請求項19から32のいずれか一項に記載のシステム。
- 前記行列結果の前記取り出された第1の部分、及び前記行列結果の前記取り出された第2の部分が、第3の浮動小数点表現フォーマットを使用する、請求項33に記載のシステム。
- 前記複数の処理要素の各々が、浮動小数点乗算器及びアキュムレータを含み、他の前記処理要素と並列に浮動小数点乗算演算を実行するように構成される、請求項19から34のいずれか一項に記載のシステム。
- 制御ユニットから行列処理装置命令を受信するステップであって、該行列処理装置命令が、第1の浮動小数点行列オペランド及び第2の第1の浮動小数点行列オペランドを指定し、前記第1及び第2の浮動小数点行列オペランドが、第1の浮動小数点表現フォーマットを使用してフォーマットされる、受信するステップと、
前記第1及び第2の浮動小数点行列オペランドのデータ値を受信するステップと、
前記第1の浮動小数点行列オペランドの前記データ値をデータ入力アレイに記憶するステップと、
前記第2の浮動小数点行列オペランドの前記データ値を重み入力アレイに記憶するステップと、
前記第1の浮動小数点行列オペランドからの単一の行、及び前記第2の浮動小数点行列オペランドからの単一の列を選択するステップと、
行列処理装置の行列計算ユニットの各行において前記選択した単一の行を複製するステップと、
前記行列計算ユニットの各列において前記選択した単一の列を複製するステップと、
を含む、方法。 - 前記行列計算ユニットの複数の処理要素の各々において中間結果値を蓄積するステップをさらに含み、前記中間結果値が、前記単一の行の要素、及び前記単一の列の要素を使用して計算される、請求項36に記載の方法。
- 第1の浮動小数点表現フォーマットを使用してフォーマットされた浮動小数点オペランドを指定する行列処理装置命令を受信し、かつ第2の浮動小数点表現フォーマットを使用して行列結果を蓄積するように構成された、行列処理装置であって、
前記行列結果は、前記浮動小数点オペランドを使用する乗算を介して計算され、前記行列結果は、少なくとも、21ビット浮動小数点フォーマットである前記第2の浮動小数点表現フォーマットにおける計算に基づいて出力される、行列処理装置と、
第3の浮動小数点表現フォーマットを使用して前記行列結果を記憶するように構成された出力アレイと、
前記第3の浮動小数点表現フォーマットを使用して第2の浮動小数点オペランドを受け取るように構成された後処理装置と、
前記後処理装置に後処理命令を提供し、かつ前記行列処理装置に前記行列処理装置命令を提供するように構成された制御ユニットであって、
前記行列処理装置は、複数の浮動小数点表現フォーマットで動作するように構成され、前記第1の浮動小数点表現フォーマットは、実行されている計算タスク、及び1つ又は複数のレジスタの1つ又は複数のレジスタ引数に基づいて前記制御ユニットを介して選択され、前記レジスタは、複数のビット深度を定める情報を記憶するように構成され、
少なくとも1つの浮動小数点表現フォーマットについて、指数フィールドが、前記1つ又は複数のレジスタに記憶された選択ビット数を使用して非連続の所定の値から選択された構成可能バイアスを有し、
前記非連続の所定の値が、選択ビットの最大値を超える値まで及んでおり、
前記行列処理装置命令の実行に続いて、前記行列処理装置が、異なる計算タスクに基づいて異なる浮動小数点表現フォーマットで動作するように構成されている、制御ユニットと、
後処理レジスタファイルであって、前記後処理命令が、前記後処理レジスタファイルに記憶された後処理装置オペランドを指定する、後処理レジスタファイルと、
を備える、マイクロ処理装置システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/403,083 | 2019-05-03 | ||
US16/403,083 US11556615B2 (en) | 2019-05-03 | 2019-05-03 | Data path for scalable matrix node engine with mixed data formats |
US16/421,225 US11227029B2 (en) | 2019-05-03 | 2019-05-23 | Scalable matrix node engine with configurable data formats |
US16/421,225 | 2019-05-23 | ||
PCT/US2020/020622 WO2020226732A1 (en) | 2019-05-03 | 2020-03-02 | System and method for matrix multiplication instruction with floating point operand with a specified bias |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022531403A JP2022531403A (ja) | 2022-07-06 |
JP7430203B2 true JP7430203B2 (ja) | 2024-02-09 |
Family
ID=73016418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021565039A Active JP7430203B2 (ja) | 2019-05-03 | 2020-03-02 | 指定したバイアスを用いた浮動小数点演算を用いた行列乗算命令のためのシステム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11556615B2 (ja) |
EP (2) | EP3963445B1 (ja) |
JP (1) | JP7430203B2 (ja) |
CN (1) | CN113785271A (ja) |
WO (1) | WO2020226732A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018176000A1 (en) | 2017-03-23 | 2018-09-27 | DeepScale, Inc. | Data synthesis for autonomous control systems |
US11157441B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system using non-consecutive data formatting |
US11409692B2 (en) | 2017-07-24 | 2022-08-09 | Tesla, Inc. | Vector computational unit |
US11893393B2 (en) | 2017-07-24 | 2024-02-06 | Tesla, Inc. | Computational array microprocessor system with hardware arbiter managing memory requests |
US10671349B2 (en) | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
US11561791B2 (en) | 2018-02-01 | 2023-01-24 | Tesla, Inc. | Vector computational unit receiving data elements in parallel from a last row of a computational array |
US11215999B2 (en) | 2018-06-20 | 2022-01-04 | Tesla, Inc. | Data pipeline and deep learning system for autonomous driving |
US11361457B2 (en) | 2018-07-20 | 2022-06-14 | Tesla, Inc. | Annotation cross-labeling for autonomous control systems |
US11636333B2 (en) | 2018-07-26 | 2023-04-25 | Tesla, Inc. | Optimizing neural network structures for embedded systems |
US11562231B2 (en) | 2018-09-03 | 2023-01-24 | Tesla, Inc. | Neural networks for embedded devices |
JP2022504713A (ja) | 2018-10-11 | 2022-01-13 | テスラ,インコーポレイテッド | 拡張データによって機械モデルを訓練するためのシステムおよび方法 |
US11196678B2 (en) | 2018-10-25 | 2021-12-07 | Tesla, Inc. | QOS manager for system on a chip communications |
US11349903B2 (en) * | 2018-10-30 | 2022-05-31 | Toyota Motor North America, Inc. | Vehicle data offloading systems and methods |
US11816585B2 (en) | 2018-12-03 | 2023-11-14 | Tesla, Inc. | Machine learning models operating at different frequencies for autonomous vehicles |
US11537811B2 (en) | 2018-12-04 | 2022-12-27 | Tesla, Inc. | Enhanced object detection for autonomous vehicles based on field view |
US11610117B2 (en) | 2018-12-27 | 2023-03-21 | Tesla, Inc. | System and method for adapting a neural network model on a hardware platform |
US11150664B2 (en) | 2019-02-01 | 2021-10-19 | Tesla, Inc. | Predicting three-dimensional features for autonomous driving |
US10997461B2 (en) | 2019-02-01 | 2021-05-04 | Tesla, Inc. | Generating ground truth for machine learning from time series elements |
US11567514B2 (en) | 2019-02-11 | 2023-01-31 | Tesla, Inc. | Autonomous and user controlled vehicle summon to a target |
US10956755B2 (en) | 2019-02-19 | 2021-03-23 | Tesla, Inc. | Estimating object properties using visual image data |
US11556615B2 (en) | 2019-05-03 | 2023-01-17 | Tesla, Inc. | Data path for scalable matrix node engine with mixed data formats |
US11138292B1 (en) * | 2019-05-16 | 2021-10-05 | Facebook, Inc. | Circuit and method for computing depthwise convolution |
US11586889B1 (en) * | 2019-12-13 | 2023-02-21 | Amazon Technologies, Inc. | Sensory perception accelerator |
US11574100B2 (en) * | 2020-06-19 | 2023-02-07 | Micron Technology, Inc. | Integrated sensor device with deep learning accelerator and random access memory |
US11417373B2 (en) * | 2020-12-09 | 2022-08-16 | Micron Technology, Inc. | Neuromorphic computing devices and methods |
US20220206805A1 (en) * | 2020-12-26 | 2022-06-30 | Intel Corporation | Instructions to convert from fp16 to bf8 |
KR20230021457A (ko) * | 2021-08-05 | 2023-02-14 | 현대모비스 주식회사 | 차량의 장애물 감지 시스템 및 방법 |
EP4318228A1 (en) * | 2022-08-03 | 2024-02-07 | INTEL Corporation | 8-bit floating point source arithmetic instructions |
CN117151169A (zh) * | 2023-10-31 | 2023-12-01 | 北京弘微智能技术有限公司 | 数据处理电路及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094886A (ja) | 2000-09-13 | 2002-03-29 | Hamamatsu Photonics Kk | 高速画像処理装置 |
US20170221176A1 (en) | 2016-01-29 | 2017-08-03 | Fotonation Limited | Convolutional neural network |
JP2018520404A (ja) | 2015-04-28 | 2018-07-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ニューラルネットワークのためのトレーニング基準としてのフィルタ特異性 |
US20180322382A1 (en) | 2017-05-03 | 2018-11-08 | Intel Corporation | Scaling half-precision floating point tensors for training deep neural networks |
JP2019164595A (ja) | 2018-03-20 | 2019-09-26 | 国立研究開発法人産業技術総合研究所 | 演算システム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5878266A (en) * | 1995-09-26 | 1999-03-02 | Advanced Micro Devices, Inc. | Reservation station for a floating point processing unit |
US8280941B2 (en) * | 2007-12-19 | 2012-10-02 | HGST Netherlands B.V. | Method and system for performing calculations using fixed point microprocessor hardware |
CN101986264B (zh) * | 2010-11-25 | 2013-07-31 | 中国人民解放军国防科学技术大学 | 用于simd向量微处理器的多功能浮点乘加运算装置 |
CN107526709A (zh) | 2016-06-15 | 2017-12-29 | 辉达公司 | 使用低精度格式的张量处理 |
US10528321B2 (en) * | 2016-12-07 | 2020-01-07 | Microsoft Technology Licensing, Llc | Block floating point for neural network implementations |
WO2018213636A1 (en) * | 2017-05-17 | 2018-11-22 | Google Llc | Performing matrix multiplication in hardware |
WO2019005088A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | HETEROGENEOUS MULTIPLIER |
US10747501B2 (en) * | 2017-08-31 | 2020-08-18 | Qualcomm Incorporated | Providing efficient floating-point operations using matrix processors in processor-based systems |
KR20190044878A (ko) | 2017-10-23 | 2019-05-02 | 삼성전자주식회사 | 뉴럴 네트워크에서 파라미터를 처리하는 방법 및 장치 |
US11216250B2 (en) * | 2017-12-06 | 2022-01-04 | Advanced Micro Devices, Inc. | Dynamic, variable bit-width numerical precision on field-programmable gate arrays for machine learning tasks |
US10592208B2 (en) | 2018-05-07 | 2020-03-17 | International Business Machines Corporation | Very low precision floating point representation for deep learning acceleration |
US11062202B2 (en) | 2018-07-25 | 2021-07-13 | Cerebras Systems Inc. | Numerical representation for neural networks |
US10963246B2 (en) * | 2018-11-09 | 2021-03-30 | Intel Corporation | Systems and methods for performing 16-bit floating-point matrix dot product instructions |
US11556615B2 (en) | 2019-05-03 | 2023-01-17 | Tesla, Inc. | Data path for scalable matrix node engine with mixed data formats |
-
2019
- 2019-05-03 US US16/403,083 patent/US11556615B2/en active Active
- 2019-05-23 US US16/421,225 patent/US11227029B2/en active Active
-
2020
- 2020-03-02 WO PCT/US2020/020622 patent/WO2020226732A1/en unknown
- 2020-03-02 EP EP20715591.2A patent/EP3963445B1/en active Active
- 2020-03-02 EP EP23210649.2A patent/EP4300357A3/en active Pending
- 2020-03-02 CN CN202080033150.6A patent/CN113785271A/zh active Pending
- 2020-03-02 JP JP2021565039A patent/JP7430203B2/ja active Active
-
2023
- 2023-01-13 US US18/154,374 patent/US20230177108A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094886A (ja) | 2000-09-13 | 2002-03-29 | Hamamatsu Photonics Kk | 高速画像処理装置 |
JP2018520404A (ja) | 2015-04-28 | 2018-07-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ニューラルネットワークのためのトレーニング基準としてのフィルタ特異性 |
US20170221176A1 (en) | 2016-01-29 | 2017-08-03 | Fotonation Limited | Convolutional neural network |
US20180322382A1 (en) | 2017-05-03 | 2018-11-08 | Intel Corporation | Scaling half-precision floating point tensors for training deep neural networks |
JP2019164595A (ja) | 2018-03-20 | 2019-09-26 | 国立研究開発法人産業技術総合研究所 | 演算システム |
Non-Patent Citations (2)
Title |
---|
大山 洋介,ディープラーニングのデータ並列学習における少精度浮動小数点数を用いた通信量の削減,情報処理学会 研究報告 ハイパフォーマンスコンピューティング(HPC) 2017-HPC-158 [online] ,日本,情報処理学会,2017年03月01日,1~10頁 |
岸 裕真 Yuma KISHI,敵対型生成ネットワークにおける学習の低ビット化の検討 Quantization Optimization for Training of Generative Adversarial Network,電子情報通信学会技術研究報告 Vol.118 No.165 [online] IEICE Technical Report,日本,一般社団法人電子情報通信学会 The Institute of Electronics,Information and Communication Engineers,2018年07月23日,第118巻,91~96頁 |
Also Published As
Publication number | Publication date |
---|---|
EP3963445B1 (en) | 2023-12-27 |
US11227029B2 (en) | 2022-01-18 |
US20230177108A1 (en) | 2023-06-08 |
CN113785271A (zh) | 2021-12-10 |
JP2022531403A (ja) | 2022-07-06 |
US11556615B2 (en) | 2023-01-17 |
EP4300357A3 (en) | 2024-06-19 |
US20200348909A1 (en) | 2020-11-05 |
EP4300357A2 (en) | 2024-01-03 |
US20200349216A1 (en) | 2020-11-05 |
EP3963445A1 (en) | 2022-03-09 |
WO2020226732A1 (en) | 2020-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7430203B2 (ja) | 指定したバイアスを用いた浮動小数点演算を用いた行列乗算命令のためのシステム及び方法 | |
US11681649B2 (en) | Computational array microprocessor system using non-consecutive data formatting | |
US11704067B2 (en) | Performing multiple point table lookups in a single cycle in a system on chip | |
US20230076599A1 (en) | Performing load and permute with a single instruction in a system on a chip | |
US11593290B1 (en) | Using a hardware sequencer in a direct memory access system of a system on a chip | |
US11940947B2 (en) | Hardware accelerated anomaly detection using a min/max collector in a system on a chip | |
US11934829B2 (en) | Using a vector processor to configure a direct memory access system for feature tracking operations in a system on a chip | |
US20230125397A1 (en) | Built-in self-test for a programmable vision accelerator of a system on a chip | |
US20240045722A1 (en) | Accelerating table lookups using a decoupled lookup table accelerator in a system on a chip | |
CN111047036A (zh) | 神经网络处理器、芯片和电子设备 | |
CN115701593A (zh) | 在片上系统的直接存储器访问系统中使用硬件定序器 | |
US20230124604A1 (en) | Using per memory bank load caches for reducing power use in a system on a chip | |
CN111047035A (zh) | 神经网络处理器、芯片和电子设备 | |
US20230049442A1 (en) | Reduced memory write requirements in a system on a chip using automatic store predication | |
CN115701597A (zh) | 在片上系统中使用解耦查找表加速器来加速表查找 | |
CN115701596A (zh) | 在片上系统中以单个周期执行多点表查找 | |
CN114119381A (zh) | 使用抖动的运动矢量生成图像的系统和方法 | |
US20230050062A1 (en) | Simd data path organization to increase processing throughput in a system on a chip | |
US20230045443A1 (en) | Performing load and store operations of 2d arrays in a single cycle in a system on a chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7430203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |