CN114119381A - 使用抖动的运动矢量生成图像的系统和方法 - Google Patents
使用抖动的运动矢量生成图像的系统和方法 Download PDFInfo
- Publication number
- CN114119381A CN114119381A CN202110997742.6A CN202110997742A CN114119381A CN 114119381 A CN114119381 A CN 114119381A CN 202110997742 A CN202110997742 A CN 202110997742A CN 114119381 A CN114119381 A CN 114119381A
- Authority
- CN
- China
- Prior art keywords
- processor
- memory
- data
- graphics
- vehicle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 title claims abstract description 91
- 230000033001 locomotion Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title abstract description 194
- 230000015654 memory Effects 0.000 claims description 457
- 238000009877 rendering Methods 0.000 claims description 45
- 239000000872 buffer Substances 0.000 claims description 44
- 230000002123 temporal effect Effects 0.000 abstract description 10
- 238000009825 accumulation Methods 0.000 abstract description 9
- 238000012545 processing Methods 0.000 description 407
- 238000012549 training Methods 0.000 description 286
- 230000006870 function Effects 0.000 description 162
- 238000013528 artificial neural network Methods 0.000 description 161
- 230000008569 process Effects 0.000 description 126
- 238000010801 machine learning Methods 0.000 description 125
- 238000003860 storage Methods 0.000 description 87
- 238000004891 communication Methods 0.000 description 73
- 238000013473 artificial intelligence Methods 0.000 description 69
- 210000002569 neuron Anatomy 0.000 description 66
- 238000003384 imaging method Methods 0.000 description 64
- 238000007667 floating Methods 0.000 description 58
- 230000001133 acceleration Effects 0.000 description 56
- 238000001514 detection method Methods 0.000 description 53
- 238000005192 partition Methods 0.000 description 52
- 238000007726 management method Methods 0.000 description 43
- 238000013135 deep learning Methods 0.000 description 42
- 238000005227 gel permeation chromatography Methods 0.000 description 42
- 238000010586 diagram Methods 0.000 description 37
- 238000004422 calculation algorithm Methods 0.000 description 34
- 238000012800 visualization Methods 0.000 description 32
- 125000000914 phenoxymethylpenicillanyl group Chemical group CC1(S[C@H]2N([C@H]1C(=O)*)C([C@H]2NC(COC2=CC=CC=C2)=O)=O)C 0.000 description 30
- 229920002451 polyvinyl alcohol Polymers 0.000 description 30
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 30
- 230000000875 corresponding effect Effects 0.000 description 29
- 230000002093 peripheral effect Effects 0.000 description 29
- 238000013527 convolutional neural network Methods 0.000 description 24
- 239000012634 fragment Substances 0.000 description 23
- 102100034112 Alkyldihydroxyacetonephosphate synthase, peroxisomal Human genes 0.000 description 22
- 101000799143 Homo sapiens Alkyldihydroxyacetonephosphate synthase, peroxisomal Proteins 0.000 description 22
- 238000000848 angular dependent Auger electron spectroscopy Methods 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 20
- 230000011218 segmentation Effects 0.000 description 19
- 238000013519 translation Methods 0.000 description 19
- 230000014616 translation Effects 0.000 description 19
- 210000000225 synapse Anatomy 0.000 description 17
- 230000000670 limiting effect Effects 0.000 description 16
- 238000013500 data storage Methods 0.000 description 15
- 230000000007 visual effect Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 14
- 210000000056 organ Anatomy 0.000 description 13
- 238000012163 sequencing technique Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 12
- 238000001994 activation Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- 230000004044 response Effects 0.000 description 12
- 238000002604 ultrasonography Methods 0.000 description 11
- 238000013507 mapping Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- 238000001914 filtration Methods 0.000 description 9
- 238000002595 magnetic resonance imaging Methods 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 239000012528 membrane Substances 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000012805 post-processing Methods 0.000 description 7
- 238000007781 pre-processing Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000003044 adaptive effect Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- HPTJABJPZMULFH-UHFFFAOYSA-N 12-[(Cyclohexylcarbamoyl)amino]dodecanoic acid Chemical compound OC(=O)CCCCCCCCCCCNC(=O)NC1CCCCC1 HPTJABJPZMULFH-UHFFFAOYSA-N 0.000 description 5
- 230000003190 augmentative effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000008093 supporting effect Effects 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000008447 perception Effects 0.000 description 4
- 238000013439 planning Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000002591 computed tomography Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 238000002059 diagnostic imaging Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920001690 polydopamine Polymers 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012884 algebraic function Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000001149 cognitive effect Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000002068 genetic effect Effects 0.000 description 2
- 238000011331 genomic analysis Methods 0.000 description 2
- 230000036541 health Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000001242 postsynaptic effect Effects 0.000 description 2
- 210000005215 presynaptic neuron Anatomy 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007670 refining Methods 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 101100248200 Arabidopsis thaliana RGGB gene Proteins 0.000 description 1
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000006424 Flood reaction Methods 0.000 description 1
- 102100030148 Integrator complex subunit 8 Human genes 0.000 description 1
- 101710092891 Integrator complex subunit 8 Proteins 0.000 description 1
- 238000004497 NIR spectroscopy Methods 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- XOJVVFBFDXDTEG-UHFFFAOYSA-N Norphytane Natural products CC(C)CCCC(C)CCCC(C)CCCC(C)C XOJVVFBFDXDTEG-UHFFFAOYSA-N 0.000 description 1
- 241000492493 Oxymeris Species 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 238000012952 Resampling Methods 0.000 description 1
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 210000003484 anatomy Anatomy 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000004980 dosimetry Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000007876 drug discovery Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002091 elastography Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007614 genetic variation Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003064 k means clustering Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001693 membrane extraction with a sorbent interface Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000329 molecular dynamics simulation Methods 0.000 description 1
- 238000012900 molecular simulation Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 208000010125 myocardial infarction Diseases 0.000 description 1
- 230000009826 neoplastic cell growth Effects 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000002610 neuroimaging Methods 0.000 description 1
- 238000009206 nuclear medicine Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000002601 radiography Methods 0.000 description 1
- 238000001959 radiotherapy Methods 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000037390 scarring Effects 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000002560 therapeutic procedure Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/503—Blending, e.g. for anti-aliasing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/77—Retouching; Inpainting; Scratch removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
- G06N20/20—Ensemble learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T13/00—Animation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/70—Denoising; Smoothing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/215—Motion-based segmentation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20024—Filtering details
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- General Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Signal Processing (AREA)
- Medical Informatics (AREA)
- Neurology (AREA)
- Human Computer Interaction (AREA)
- Image Processing (AREA)
Abstract
公开了使用抖动的运动矢量生成图像的系统和方法，具体公开了用于提高渲染图像的质量的系统和方法。可以在中间通道中执行使用抖动的运动矢量的时间累积。
Description
技术领域
至少一个实施例涉及图像生成。例如，至少一个实施例涉及使用抖动 的运动矢量的图像生成。
背景技术
当前的显示器经常产生锯齿效果，通常被用户感知为图像的锯齿状边 缘，这是由显示器像素的尺寸有限导致的，因此本质上无法再现真正的弯 曲或非线性表面。已经开发出抗锯齿技术来尝试补偿这种限制，从而在现 代显示器上生成看起来更逼真的图像。例如，一种这样的技术是时间抗锯 齿，其采样一个或更多个先前帧的子像素值以用于确定当前帧的子像素值， 试图有效地提高当前图像的分辨率。这种技术和其他技术可以根据运动矢 量在先前帧的选定子像素值之间进行插值，引入旨在有效平滑图像中清晰 边界的时变元素。存在持续的努力来改进涉及图像值的时间累积的这些和 其他技术。
附图说明
结合附图考虑以下详细描述，本公开的上述和其他目的和优点将显而 易见，其中相同的附图标记始终指代相同的部分，其中：
图1概念性地示出了根据至少一个实施例的抖动的运动矢量的确定；
图2是根据至少一个实施例的被构建以供使用的说明性处理系统的一 般化实施例；
图3A示出了根据至少一个实施例的推理和/或训练逻辑；
图3B示出了根据至少一个实施例的推理和/或训练逻辑；
图4示出了根据至少一个实施例的神经网络的训练和部署；
图5示出了根据至少一个实施例的示例数据中心系统；
图6A示出了根据至少一个实施例的自主车辆的示例；
图6B示出了根据至少一个实施例的图6A的自主车辆的相机位置和视 野的示例；
图6C是根据至少一个实施例的示出图6A的自主车辆的示例系统架构 的框图；
图6D是根据至少一个实施例的示出用于一个或更多个基于云的服务 器与图6A的自主车辆之间进行通信的系统的图；
图7是根据至少一个实施例的示出计算机系统的框图；
图8是根据至少一个实施例的示出计算机系统的框图；
图9示出了根据至少一个实施例的计算机系统；
图10示出了根据至少一个实施例的计算机系统；
图11A示出了根据至少一个实施例的计算机系统；
图11B示出了根据至少一个实施例的计算机系统；
图11C示出了根据至少一个实施例的计算机系统；
图11D示出了根据至少一个实施例的计算机系统；
图11E和图11F示出了根据至少一个实施例的共享编程模型；
图12示出了根据至少一个实施例的示例性集成电路和相关的图形处 理器。
图13A-图13B示出了根据至少一个实施例的示例性集成电路和相关 联的图形处理器。
图14A和图14B示出了根据至少一个实施例的附加的示例性图形处理 器逻辑；
图15示出了根据至少一个实施例的计算机系统；
图16A示出了根据至少一个实施例的并行处理器；
图16B示出了根据至少一个实施例的分区单元；
图16C示出了根据至少一个实施例的处理集群；
图16D示出了根据至少一个实施例的图形多处理器；
图17示出了根据至少一个实施例的多图形处理单元(GPU)系统；
图18示出了根据至少一个实施例的图形处理器；
图19是根据至少一个实施例的示出用于处理器的处理器微架构的框 图；
图20示出了根据至少一个实施例的深度学习应用程序处理器；
图21是根据至少一个实施例的示出了示例神经形态处理器的框图；
图22示出了根据一个或更多个实施例的图形处理器的至少部分；
图23示出了根据一个或更多个实施例的图形处理器的至少部分；
图24示出了根据一个或更多个实施例的图形处理器的至少部分；
图25是根据至少一个实施例的示出了图形处理器的图形处理引擎的 框图；
图26是根据至少一个实施例的示出了图形处理器核心的至少部分的 框图；
图27A-27B示出了根据至少一个实施例的线程执行逻辑，其包括图形 处理器核心的处理元件的阵列。
图28示出了根据至少一个实施例的并行处理单元(“PPU”)；
图29示出了根据至少一个实施例的通用处理集群(“GPC”)；
图30示出了根据至少一个实施例的并行处理单元(“PPU”)的存储器 分区单元；
图31示出了根据至少一个实施例的流式多处理器；
图32是根据至少一个实施例的高级计算管线的示例数据流图；
图33是根据至少一个实施例的用于在高级计算管线中训练、适应、 实例化和部署机器学习模型的示例系统的系统图；
图34包括根据至少一个实施例的用于处理成像数据的高级计算管线 的示例图示；
图35A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例 数据流图；
图35B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例 数据流图；
图36A示出了根据至少一个实施例的用于训练机器学习模型的过程 的数据流图；以及
图36B是根据至少一个实施例的利用预训练的注释模型来增强注释 工具的客户端-服务器架构的示例图示；
图37是示出根据至少一个实施例的用于生成图像值的处理步骤的流 程图；
图38A和图38B图解说明了使用无抖动的运动矢量生成的图像的缺 点；
图39A和图39B图解说明了使用无抖动的运动矢量和Catmull-ROM 滤波生成的图像的缺点；以及
图40A和图40B图解说明了使用根据至少一个实施例确定的抖动的运 动矢量(应用了Catmull-ROM滤波)生成的图像的优点。
具体实施方式
在至少一个实施例中，系统和方法涉及使用时间累积过程的图像生成， 该过程为任何图像部分(例如中间通道图像部分)采用抖动的运动矢量。 作为一个示例，中间通道(如阴影通道)的图像值可以根据抖动的运动矢 量来确定。在至少一个实施例中，在那些阴影通道中使用的抖动值是与其 他通道(例如默认通道)结合使用的那些抖动值。为了补偿在图像渲染通 道(例如中间图像渲染通道)中使用运动矢量可能引入的模糊，可以应用 滤波器，例如自锐化三次插值滤波器，一个示例为Catmull-ROM滤波器。
图1概念性地示出了根据至少一个实施例的抖动的运动矢量的确定。 在至少一个实施例中，运动矢量可在以前的图像值的时间累积中采用，以 用于确定当前帧的图像值。在至少一个实施例中，这样的累积方法可以在 任何图像通道中被采用，例如默认图像通道(例如，用于确定图像中的对 象的图像值的过程)，和/或在中间图像通道中(例如，用于修改或生成附 加视觉效果、修改默认图像通道中生成的对象的外观的过程)。在至少一 个实施例中，应用于各个图像渲染通道的运动矢量的抖动值可以与在其他 图像渲染通道的任何方面中采用的那些基本相同。在至少一个实施例中， “抖动”指的是当添加到运动矢量时偏移那些运动矢量的幅度和/或方向的 矢量。在至少一个实施例中，可以以任何方式生成抖动矢量，例如通过随 机生成方向和幅度值。在至少一个实施例中，可以在诸如阴影通道、遮挡 通道、反射通道、镜面反射通道等之类的中间通道期间向运动矢量添加抖 动。
在图1中，一个运动矢量100描述了对象10从一帧(n-1)到下一帧(n) 的运动，并且具有被应用以稍微修改其幅度和/或方向的抖动值。在至少一 个实施例中，无抖动的运动矢量90可以测量对象10上的点从第n-1帧移 动到第n帧的距离。特别地，点20是像素的中心，显示为覆盖对象10的 方形网格之一。在至少一个实施例中，无抖动的运动矢量90因此可以从点 20延伸到帧n-1的对象10中的相同点30，表示点30从第n-1帧到第n帧 行进的距离和方向。在至少一个实施例中，抖动可应用于每一帧n-1、n中 的每一点20、30。即，可以将抖动值或矢量应用于每一帧，以稍微移动运 动矢量并生成某量的模糊，以补偿对象10由离散像素集表示时外观中的锯 齿状边缘。特别地，抖动值70可应用于第n-1帧中的对象10，并且抖动 值60可应用于第n帧中的对象10。在至少一个实施例中，任何图像渲染 通道可以使用抖动的运动矢量100来确定任何图像部分的图像值，例如对 象10的任何部分。在至少一个实施例中，在任何选定的中间通道中使用的 相同的抖动值60、70可以是在另一个或更多个图像渲染通道的任何方面中 使用的抖动值。
在至少一个实施例中，可以部分地通过将像素中心映射到前一帧中的 对应点并通过对相邻像素的插值来确定该映射点的颜色值来确定每个像素 的图像值。即，当前图像帧的像素值可以至少部分地被确定为先前图像帧 的相邻像素值的估计。例如，具有中心点20的像素的颜色值可以通过确定 对应点30的位置、接收当前抖动矢量60、从存储器(诸如缓冲器)中检 索先前的抖动矢量70并计算抖动的运动矢量100来计算，作为在点20和 30(以及矢量60和70)之间绘制的矢量的矢量和来计算。
在至少一个实施例中，然后可以视情况从运动矢量90或100确定点 30或点40的位置。在至少一个实施例中，然后可以从相邻像素中心110、 120、130、140的颜色值来估计该点的颜色值。可以以任何方式执行估计。 在至少一个实施例中，点30、40的颜色值可以通过对点110、120、130、 140的颜色值的双线性插值来估计。然而，考虑从相邻点110、120、130、140的颜色值估计点30、40的颜色值的任何其他方法。在至少一个实施例 中，并且如下面进一步描述的，可以通过诸如Catmull-Rom插值方法之类 的过程来执行插值。
在至少一个实施例中，至少部分地从点30/40的估计的颜色值来确定 点20或帧n的一个像素的颜色值。即，使用前一帧n-1中那些对应点的颜 色的估计来确定帧n的像素的颜色值。在至少一个实施例中，其他值也可 以对帧n的像素的颜色值有贡献。在至少一个实施例中，可选地还可以在 新的抖动点150(不同于应用于运动矢量的抖动值60、70)处获取颜色样 本。也就是说，可以在新的抖动点150处对图像进行采样，使得点20处的 最终颜色值也包括它所表示的当前图像的信息。在至少一个实施例中，可 以在第n帧获取对象10的一个或更多个样本(在一个或更多个抖动点150 处获取)，并且这些样本的颜色值可以与点30/40的插值的颜色值组合， 如以上确定的。这些样本和插值的值的组合或混合可以以任何方式执行， 例如简单平均、使用任何一个或更多个固定或自适应混合权重的任何加权平均、或类似方式。以此方式，当前图像帧n中特定像素的颜色值可根据 先前图像帧n-1的邻近颜色值的插值以及在当前图像帧n的抖动点处获取 的一个或更多个样本的组合来确定。在至少一个实施例中，这种使用新抖 动点150的采样是可选的，并且可以根据需要使用或不使用。
图2是根据至少一个实施例的构造用于使用的说明性电子计算设备的 概括性实施例。在至少一个实施例中，计算设备200可以是能够执行实施 例的操作的任何设备。例如，计算设备200可以执行任何上述过程，以生 成运动矢量并相应地确定像素颜色值。
作为非限制性示例，计算设备200可以是任何电子计算设备，例如片 上系统(SoC)、嵌入式处理器或微处理器等等，以及任何相关联的设备或硬 件。在至少一个实施例中，计算设备200可以经由输入/输出(以下称为“I/O”) 路径202和214发送和接收数据，这些路径可以与任何其他设备进行电子 通信，例如，通过电子通信介质(例如通过公共因特网)。在至少一个实 施例中，I/O路径202可以向控制电路204提供数据和其他输入，控制电路204包括处理电路206和存储装置208。在至少一个实施例中，控制电 路204可以用于发送和接收命令、请求以及使用I/O路径202的其他合适 的数据。在至少一个实施例中，I/O路径202可以将控制电路204(并且特 别是处理电路206)连接到一个或更多个通信路径。在至少一个实施例中， I/O功能可以由这些通信路径中的一个或更多个提供，但在图2中被示为单个路径以避免使图过于复杂。用户输入界面310可以是任何合适的用户 界面，例如遥控器、鼠标、轨迹球、小键盘、键盘、触摸屏、触摸板、触 控笔输入、操纵杆、语音识别界面或其他用户输入界面。显示器212可以 作为独立设备提供或与计算设备200的其他元件集成。例如，显示器212 可以是触摸屏或触敏显示器。在这种情况下，用户输入接口210可以与显 示器212集成或组合。显示器212可以是监视器、电视、用于移动设备的 液晶显示器(LCD)、非晶硅显示器、低温多晶硅显示器、电子墨水显示器、 电泳显示器、有源矩阵显示器、电润湿显示器、电流体显示器、阴极射线 管显示器、发光二极管显示器、电致发光显示器、等离子显示面板、高性 能寻址显示器、薄膜晶体管显示器、有机发光二极管显示器、表面传导电子发射显示器(SED)、激光电视、碳纳米管、量子点显示器、干涉式调制器 显示器或任何其他用于显示视觉图像的合适设备的一种或更多种。
控制电路204可基于任何合适的处理电路，例如处理电路206。如本 文所指，处理电路可被理解为意指基于一个或更多个微处理器、微控制器、 数字信号处理器、可编程逻辑器件、现场可编程门阵列(FPGA)、专用集成 电路(ASIC)等的电路，并且可以包括多核处理器(例如，双核、四核、六 核或任何合适数量的核)。在至少一个实施例中，处理电路可以分布在多 个单独的处理器或处理单元上，例如，多个处理单元(例如，多个 
TegraTM或VoltaTM处理器、
CoreTM处理器等)或多个不同 的处理器(例如，
NervanaTM处理器和
VoltaTM处理器等)。 可以采用任何类型和结构的处理电路。例如，处理电路206可以包括多核 处理器、构造为用于并行执行操作的图形或计算管线的多核处理器、神经 形态处理器、任何其他并行处理器或图形处理器等等。在至少一个实施例 中，处理电路206可以包括但不限于例如复杂指令集计算机(“CISC”)微 处理器、精简指令集计算(“RISC”)微处理器、超长指令字(“VLIW”)微 处理器，实现指令集组合的处理器，或任何其他处理器设备，例如数字信 号处理器或图形处理器。
在至少一个实施例中，控制电路204执行用于安全认证的指令，其中 这些指令可以是嵌入式指令或者可以是在操作系统上运行的应用程序的一 部分。在至少一个实施例中，计算设备100可以执行可从华盛顿州雷蒙德 市的微软公司获得的WINDOWS操作系统的一个版本，尽管也可以使用其 他操作系统(例如UNIX和Linux)、嵌入式软件和/或图形用户界面。
在至少一个实施例中，存储器可以是作为控制电路204的一部分的存 储装置208提供的电子存储设备。如本文所指，“电子存储设备”或“存 储设备”可以被理解为表示任何用于存储电子数据、计算机软件或固件的 设备，例如随机存取存储器、只读存储器、硬盘驱动器、固态设备、量子 存储设备或任何其他合适的固定的或可移除的存储设备，和/或这些的任何 组合。在至少一个实施例中，存储装置208可用于存储如下所述的代码模 块。在至少一个实施例中，还可以使用非易失性存储器(例如，以启动启动 例程和其他指令)。在至少一个实施例中，可以使用基于云的存储来补充存 储装置208或代替存储装置208。
在至少一个实施例中，存储装置208还可以存储用于上述抗锯齿处理 的指令或代码，以执行至少一个实施例的操作。在操作中，处理电路206 可以检索并执行存储在存储装置208中的指令，以执行本文的过程。
在至少一个实施例中，存储装置208可以是存储用于由处理电路206 执行的多个程序或指令模块的存储器。例如，存储装置208可以存储渲染 引擎216、抗锯齿模块218、以及存储装置220，其可以包括用于执行至少 一个实施例的抗锯齿处理的缓冲器和其他数据结构和存储装置。在至少一 个实施例中，渲染引擎216可以是用于渲染图像帧或为图像帧的像素生成 颜色值的一组指令。在至少一个实施例中，渲染引擎216可以检索缓存在 存储装置220中的抖动值，并生成如本文所述的运动矢量，将所确定的运 动矢量传递给抗锯齿模块218。在至少一个实施例中，抗锯齿模块218可 以是用于执行上述时间累积过程的一组指令，包括颜色值插值和图像采样 或重采样、校正和累积或混合采样值以生成像素颜色值。在至少一个实施 例中，存储装置220可以是用于存储先前图像帧的像素颜色值以及存储用 于确定至少一个实施例的运动矢量的抖动值的任何存储装置。在至少一个 实施例中，存储装置220可以包括存储这些图像帧和相关联的抖动值以供 渲染引擎216和抗锯齿模块218检索的一个或更多个缓冲器。在至少一个 实施例中，存储装置220可以是本地存储装置(例如存储装置208的分区 或其他部分)，或在远程设备(诸如远程数据库)或远程计算设备(诸如 安全服务器等)中实现的远程存储。
在至少一个实施例中，计算设备200可以是独立的计算设备，例如台 式或膝上型计算机、服务器计算机等等。然而，实施例不限于该配置，并 且考虑计算设备200的其他实现方式。例如，计算设备200可以是经由电 子通信网络(诸如公共因特网)与另一电子计算设备有线或无线通信的远 程计算设备。在此类后面的实施例中，用户可以远程指示计算设备200实 现本文描述的过程，以选择用于在设备200上执行的程序版本。
在至少一个实施例中，计算设备200可以是能够执行像素颜色值确定 和抗锯齿处理的任何电子计算设备。例如，计算设备200可以是嵌入式处 理器、微控制器、本地或远程定位的台式计算机、平板计算机或与相机90 和致动器70进行电子通信的服务器等。在至少一个实施例中，计算设备 200可以具有允许它根据任何实施例选择和执行程序版本的任何配置或架 构，例如以下描述的任何配置或架构。
推理和训练逻辑
图3A示出了用于执行与一个或更多个实施例相关联的推理和/或训练 操作的推理和/或训练逻辑315。下面结合图3A和/或图3B提供关于推理 和/或训练逻辑315的细节。
在至少一个实施例中，推理和/或训练逻辑315可以包括但不限于代码 和/或数据存储301，用于存储前向和/或输出权重和/或输入/输出数据，和/ 或在一个或更多个实施例的方面中配置被训练为和/或用于推理的神经网 络的神经元或层的其他参数。在至少一个实施例中，训练逻辑315可以包 括或耦合到用于存储图形代码或其他软件以控制时序和/或顺序的代码和/ 或数据存储301，其中权重和/或其他参数信息被加载以配置逻辑，包括整 数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中， 代码(诸如图代码)基于该代码所对应的神经网络的架构将权重或其他参 数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储 301存储在使用一个或更多个实施例的方面训练和/或推理期间的输入/输 出数据和/或权重参数的前向传播期间结合一个或更多个实施例训练或使 用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例 中，代码和/或数据存储301的任何部分都可以包括在其他片上或片外数据 存储内，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，代码和/或数据存储301的任何部分可以在一个 或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实 施例中，代码和/或数据存储301可以是高速缓存存储器、动态随机可寻址 存储器(“DRAM”)、静态随机可寻址存储器(“SRAM”)、非易失性存 储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数据存 储301是在处理器的内部还是外部的选择，例如，或者由DRAM、SRAM、 闪存或某种其他存储类型组成，可以取决于存储片上或片外的可用存储空 间，正在执行训练和/或推理功能的延迟要求，在神经网络的推理和/或训练 中使用的数据的批大小或这些因素的某种组合。
在至少一个实施例中，推理和/或训练逻辑315可以包括但不限于代码 和/或数据存储305，以存储与在一个或更多个实施例的方面中被训练为和/ 或用于推理的神经网络的神经元或层相对应的反向和/或输出权重和/或输 入/输出数据神经网络。在至少一个实施例中，在使用一个或更多个实施例 的方面训练和/或推理期间，代码和/或数据存储305存储在输入/输出数据 和/或权重参数的反向传播期间结合一个或更多个实施例训练或使用的神 经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，训 练逻辑315可以包括或耦合到用于存储图代码或其他软件以控制时序和/ 或顺序的代码和/或数据存储305，其中权重和/或其他参数信息被加载以配 置逻辑，该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。
在至少一个实施例中，代码(诸如图代码)使得基于该代码所对应的 神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个 实施例中，代码和/或数据存储305的任何部分可以与其他片上或片外数据 存储一起包括，包括处理器的L1、L2或L3高速缓存或系统存储器。在至 少一个实施例中，代码和/或数据存储305的任何部分可以在一个或更多个 处理器或其他硬件逻辑设备或电路上的内部或外部。在至少一个实施例中，代码和/或数据存储305可以是高速缓存存储器、DRAM、SRAM、非易失 性存储器(例如闪存)或其他存储。在至少一个实施例中，代码和/或数据 存储305是在处理器的内部还是外部的选择，例如，是由DRAM、SRAM、 闪存还是其他某种存储类型组成，取决于可用存储是片上还是片外，正在 执行的训练和/或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据批量大小或这些因素的某种组合。
在至少一个实施例中，代码和/或数据存储301以及代码和/或数据存 储305可以是分开的存储结构。在至少一个实施例中，代码和/或数据存储 301以及代码和/或数据存储305可以是相同的存储结构。在至少一个实施 例中，代码和/或数据存储301以及代码和/或数据存储305可以部分地被组 合和部分分离。在至少一个实施例中，代码和/或数据存储301以及代码和 /或数据存储305的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，推理和/或训练逻辑315可以包括但不限于一个 或更多个算术逻辑单元(“ALU”)310(包括整数和/或浮点单元)，用于 至少部分地基于训练和/或推理代码(例如，图代码)或由其指示来执行逻 辑和/或数学运算，其结果可能会产生存储在激活存储320中的激活(例如， 来自神经网络内部的层或神经元的输出值)，其是存储在代码和/或数据存 储301和/或代码和/或数据存储305中的输入/输出和/或权重参数数据的函 数。在至少一个实施例中，激活响应于执行指令或其他代码，由ALU 310 执行的线性代数和/或基于矩阵的数学生成在激活存储320中存储的激活， 其中存储在代码和/或数据存储305中和/或代码和/或数据存储301中的权 重值用作具有其他值的操作数，例如偏置值、梯度信息、动量值或其他参 数或超参数，可以将任何或所有这些存储在代码和/或数据存储305或代码 和/或数据存储301或其他片上或片外存储中。
在至少一个实施例中，一个或更多个处理器或其他硬件逻辑设备或电 路中包括一个或更多个ALU 310，而在另一实施例中，一个或更多个ALU 310可以在处理器或其他硬件逻辑设备或使用它们(例如协处理器)的电 路外。在至少一个实施例中，可以将一个或更多个ALU 310包括在处理器 的执行单元之内，或者以其他方式包括在由处理器的执行单元可访问的 ALU组中，该处理器的执行单元可以在同一处理器内或者分布在不同类型 的不同处理器之间(例如，中央处理单元、图形处理单元、固定功能单元 等)。在至少一个实施例中，代码和/或数据存储301、代码和/或数据存储 305以及激活存储320可以共享处理器或其他硬件逻辑设备或电路，而在 另一实施例中，它们可以在不同的处理器或其他硬件逻辑设备或电路或相 同和不同处理器或其他硬件逻辑设备或电路的某种组合中。在至少一个实 施例中，激活存储320的任何部分可以与其他片上或片外数据存储包括在 一起，包括处理器的L1、L2或L3高速缓存或系统存储器。此外，推理和 /或训练代码可以与处理器或其他硬件逻辑或电路可访问的其他代码一起 存储，并可以使用处理器的提取、解码、调度、执行、退出和/或其他逻辑 电路来提取和/或处理。
在至少一个实施例中，激活存储320可以是高速缓存存储器、DRAM、 SRAM、非易失性存储器(例如，闪存)或其他存储。在至少一个实施例 中，激活存储320可以完全地或部分地在一个或更多个处理器或其他逻辑 电路内部或外部。在至少一个实施例中，可以取决于片上或片外可用的存 储，进行训练和/或推理功能的延迟要求，在推理和/或训练神经网络中使用 的数据的批量大小或这些因素的某种组合，选择激活存储320是处理器的 内部还是外部，例如，或者包含DRAM、SRAM、闪存或其他存储类型。
在至少一个实施例中，图3A中所示的推理和/或训练逻辑315可以与 专用集成电路(“ASIC”)结合使用，例如来自Google的
处理 单元、来自GraphcoreTM的推理处理单元(IPU)或来自英特尔公司的 
(例如“Lake Crest”)处理器。在至少一个实施例中，图3A所示 的推理和/或训练逻辑315可与中央处理单元(“CPU”)硬件，图形处理单 元(“GPU”)硬件或其他硬件(例如现场可编程门阵列(“FPGA”))结合 使用。
图3B示出了根据至少一个实施例的推理和/或训练逻辑315。在至少 一个实施例中，推理和/或训练逻辑315可以包括但不限于硬件逻辑，其中 计算资源被专用或以其他方式唯一地连同对应于神经网络内的一层或更多 层神经元的权重值或其他信息一起使用。在至少一个实施例中，图3B中 所示的推理和/或训练逻辑315可以与专用集成电路(ASIC)结合使用，例 如来自Google的
处理单元，来自GraphcoreTM的推理处理单元(IPU)或来自英特尔公司的
(例如“Lake Crest”)处理器。在 至少一个实施例中，图3B中所示的推理和/或训练逻辑315可以与中央处 理单元(CPU)硬件、图形处理单元(GPU)硬件或其他硬件(例如现场 可编程门阵列(FPGA))结合使用。在至少一个实施例中，推理和/或训 练逻辑315包括但不限于代码和/或数据存储301以及代码和/或数据存储305，其可以用于存储代码(例如，图代码)、权重值和/或其他信息，包 括偏置值、梯度信息、动量值和/或其他参数或超参数信息。在图3B中所 示的至少一个实施例中，代码和/或数据存储301以及代码和/或数据存储 305中的每一个都分别与专用计算资源(例如计算硬件302和计算硬件306) 相关联。在至少一个实施例中，计算硬件302和计算硬件306中的每一个 包括一个或更多个ALU，这些ALU仅分别对存储在代码和/或数据存储301 和代码和/或数据存储305中的信息执行数学函数(例如线性代数函数)， 执行函数的结果被存储在激活存储320中。
在至少一个实施例中，代码和/或数据存储301和305以及相应的计算 硬件302和306中的每一个分别对应于神经网络的不同层，使得从代码和/ 或数据存储301和计算硬件302的一个“存储/计算对301/302”得到的激活 提供作为代码和/或数据存储305和计算硬件306的下一个“存储/计算对 305/306”的输入，以便反映神经网络的概念组织。在至少一个实施例中， 每个存储/计算对301/302和305/306可以对应于一个以上的神经网络层。
在至少一个实施例中，在推理和/或训练逻辑315中可以包括在存储计算对 301/302和305/306之后或与之并行的附加存储/计算对(未示出)。
神经网络训练和部署
图4示出了根据至少一个实施例的深度神经网络的训练和部署。在至 少一个实施例中，使用训练数据集402来训练未经训练的神经网络406。
在至少一个实施例中，训练框架404是PyTorch框架，而在其他实施例中， 训练框架404是TensorFlow，Boost，Caffe，Microsoft Cognitive Toolkit/CNTK，MXNet，Chainer，Keras，Deeplearning4j或其他训练框架。
在至少一个实施例中，训练框架404训练未经训练的神经网络406，并使 它能够使用本文所述的处理资源来训练，以生成经训练的神经网络408。
在至少一个实施例中，权重可以被随机选择或通过使用深度信念网络预训 练。在至少一个实施例中，可以以有监督、部分有监督或无监督的方式执 行训练。
在至少一个实施例中，使用有监督学习来训练未经训练的神经网络 406，其中训练数据集402包括与用于输入的期望输出配对的输入，或者其 中训练数据集402包括具有已知输出的输入和神经网络406是手动分级的 输出。在至少一个实施例中，以有监督的方式来训练未经训练的神经网络 406，并且处理来自训练数据集402的输入，并将结果输出与一组期望或想 要的输出进行比较。在至少一个实施例中，然后通过未经训练的神经网络406将误差传播回去。在至少一个实施例中，训练框架404调整控制未经 训练的神经网络406的权重。在至少一个实施例中，训练框架404包括用 于监视未经训练的神经网络406向模型(例如，经训练的神经网络408) 收敛的程度的工具，适于基于输入数据(例如新数据集412)生成正确答 案(例如结果414)的模型。在至少一个实施例中，训练框架404反复训 练未经训练的神经网络406，同时调整权重以使用损失函数和调整算法(例 如随机梯度下降)来改善未经训练的神经网络406的输出。在至少一个实 施例中，训练框架404训练未经训练的神经网络406，直到未经训练的神 经网络406达到期望的精度为止。在至少一个实施例中，然后可以部署经 训练的神经网络408以实现任何数量的机器学习操作。
在至少一个实施例中，使用无监督学习来训练未经训练的神经网络 406，其中未经训练的神经网络406尝试使用未标记的数据来训练自己。在 至少一个实施例中，无监督学习训练数据集402将包括输入数据，而没有 任何关联的输出数据或“地面实况”数据。在至少一个实施例中，未经训练 的神经网络406可以学习训练数据集402内的分组，并且可以确定各个输 入如何与未经训练的数据集402相关。在至少一个实施例中，可以使用无 监督训练来在经训练的神经网络408中生成自组织图，其能够执行对减少 新数据集412的维度有用的操作。在至少一个实施例中，无监督训练也可 以用于执行异常检测，这允许识别新数据集412中偏离新数据集412的正 常模式的数据点。
在至少一个实施例中，可以使用半监督学习，这是一种技术，其中在 训练数据集402中包括标记数据和未标记数据的混合。在至少一个实施例 中，训练框架404可以用于例如通过转移的学习技术来执行递增学习。在 至少一个实施例中，递增学习使得经训练的神经网络408能够适应新数据 集412，而不会忘记在初始训练期间注入到经训练的神经网络408内的知 识。
数据中心
图5示出了可以使用至少一个实施例的示例数据中心500。在至少一 个实施例中，数据中心500包括数据中心基础设施层510、框架层520、软 件层530和应用程序层540。
在至少一个实施例中，如图5所示，数据中心基础设施层510可以包 括资源协调器512、分组的计算资源514和节点计算资源(“节点C.R.”) 516(1)-516(N)，其中“N”代表正整数(其可以是与其他图中使用的整 数不同的整数“N”)。在至少一个实施例中，节点C.R.516(1)-516(N) 可以包括但不限于任何数量的中央处理单元(“CPU”)或其他处理器(包 括加速器、现场可编程门阵列(FPGA)、图形处理器等)，存储器存储设 备518(1)-518(N)(例如动态只读存储器、固态硬盘或磁盘驱动器)，网络 输入/输出(“NW I/O”)设备，网络交换机，虚拟机(“VM”)，电源模块 和冷却模块等。在至少一个实施例中，节点C.R.516(1)-516(N)中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务器。
在至少一个实施例中，分组计算资源514可以包括容纳在一个或更多 个机架内的节点C.R.的单独分组(未示出)，或者容纳在各个地理位置的 数据中心内的许多机架(也未示出)。在至少一个实施例中，分组的计算 资源514内的节点C.R.的单独分组可以包括可以被配置或分配为支持一个 或更多个工作负载的分组的计算、网络、存储器或存储资源。在至少一个 实施例中，可以将包括CPU或处理器的几个节点C.R.分组在一个或更多个 机架内，以提供计算资源来支持一个或更多个工作负载。在至少一个实施 例中，一个或更多个机架还可以包括任何数量的电源模块、冷却模块和网 络交换机，以任意组合。
在至少一个实施例中，资源协调器512可以配置或以其他方式控制一 个或更多个节点C.R.516(1)-516(N)和/或分组的计算资源514。在至 少一个实施例中，资源协调器512可以包括用于数据中心500的软件设计 基础结构(“SDI”)管理实体。在至少一个实施例中，资源协调器512可以 包括硬件、软件或其某种组合。
在至少一个实施例中，如图5所示，框架层520包括作业调度器522、 配置管理器524、资源管理器526和分布式文件系统528。在至少一个实施 例中，框架层520可以包括支持软件层530的软件532和/或应用程序层540 的一个或更多个应用程序542的框架。在至少一个实施例中，软件532或 应用程序542可以分别包括基于Web的服务软件或应用程序，例如由 Amazon Web Services，Google Cloud和Microsoft Azure提供的服务或应用 程序。在至少一个实施例中，框架层520可以是但不限于一种免费和开放 源软件网络应用程序框架，例如可以利用分布式文件系统528来进行大范 围数据处理(例如“大数据”)的ApacheSparkTM(以下称为“Spark”)。在 至少一个实施例中，作业调度器532可以包括Spark驱动器，以促进对数 据中心500的各个层所支持的工作负载进行调度。在至少一个实施例中， 配置管理器524可以能够配置不同的层，例如软件层530和包括Spark和 用于支持大规模数据处理的分布式文件系统528的框架层520。在至少一 个实施例中，资源管理器526能够管理映射到或分配用于支持分布式文件 系统528和作业调度器522的集群或分组计算资源。在至少一个实施例中， 集群或分组计算资源可以包括数据中心基础设施层510上的分组计算资源 514。在至少一个实施例中，资源管理器526可以与资源协调器512协调以 管理这些映射的或分配的计算资源。
在至少一个实施例中，包括在软件层530中的软件532可以包括由节 点C.R.516(1)-516(N)的至少一部分、分组的计算资源514和/或框架 层520的分布式文件系统528使用的软件。在至少一个实施例中，一种或 更多种类型的软件可以包括但不限于Internet网页搜索软件、电子邮件病 毒扫描软件、数据库软件和流视频内容软件。
在至少一个实施例中，应用程序层540中包括的一个或更多个应用程 序542可以包括由节点C.R.516(1)-516(N)的至少一部分、分组计算 资源514和/或框架层520的分布式文件系统528使用的一种或更多种类型 的应用程序。在至少一个实施例中，一种或更多种类型的应用程序可以包 括但不限于任何数量的基因组学应用程序、认知计算、应用程序和机器学 习应用程序，包括训练或推理软件，机器学习框架软件(例如PyTorch、TensorFlow、Caffe等)或其他与一个或更多个实施例结合使用的机器学习 应用程序。
在至少一个实施例中，配置管理器524、资源管理器526和资源协调 器512中的任何一个可以基于以任何技术上可行的方式获取的任何数量和 类型的数据来实现任何数量和类型的自我修改动作。在至少一个实施例中， 自我修改动作可以减轻数据中心500的数据中心操作员做出可能不好的配 置决定并且可以避免数据中心的未充分利用和/或执行差的部分。
在至少一个实施例中，数据中心500可以包括工具、服务、软件或其 他资源，以根据本文所述的一个或更多个实施例来训练一个或更多个机器 学习模型或者使用一个或更多个机器学习模型来预测或推理信息。例如， 在至少一个实施例中，可以通过使用上文关于数据中心500描述的软件和 计算资源，根据神经网络架构通过计算权重参数来训练机器学习模型。在 至少一个实施例中，通过使用通过本文所述的一种或更多种训练技术计算出的权重参数，可以使用上面与关于数据中心500所描述的资源，使用对 应于一个或更多个神经网络的经训练的机器学习模型来推理或预测信息。
在至少一个实施例中，数据中心可以使用CPU、专用集成电路(ASIC)、 GPU、FPGA或其他硬件来使用上述资源来执行训练和/或推理。此外，上 述的一个或更多个软件和/或硬件资源可以配置成一种服务，以允许用户训 练或执行信息推理，例如图像识别、语音识别或其他人工智能服务。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 5中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/ 或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
自主车辆
图6A示出了根据至少一个实施例的自动驾驶车辆600的示例。在至 少一个实施例中，自动驾驶车辆600(在本文中可替代地称为“车辆600”) 可以是但不限于客运车辆，例如汽车、卡车、公共汽车和/或可容纳一个或 更多个乘客的另一种类型的车辆。在至少一个实施例中，车辆600可以是 用于拖运货物的半牵引车-拖车。在至少一个实施例中，车辆600可以是飞 机、机器人车辆或其他类型的车辆。
可以根据由美国运输部下属的国家公路交通安全管理局(“NHTSA”) 和汽车工程师学会(“SAE”)“与用于道路机动车辆的驾驶自动化系统有关 的术语(Taxonomy andDefinitions for Terms Related to Driving Automation Systems for On-Road MotorVehicles)”(例如，于2018年6月15日发布 的标准号J3016-201806，于2016年9月30日发布的标准号J3016-201609， 以及该版本的以前和将来的版本此标准)定义的自动化级别来描述自动驾 驶汽车。在至少一个实施例中，车辆600可能能够根据自动驾驶级别的级 别1至级别5中的一个或更多个来进行功能。例如，在至少一个实施例中， 根据实施例，车辆600可能能够进行条件自动化(级别3)、高度自动化 (级别4)和/或全自动(级别5)。
在至少一个实施例中，车辆600可以包括但不限于组件，诸如底盘、 车身、车轮(例如2、4、6、8、18等)、轮胎、车轴和车辆的其他组件。 在至少一个实施例中，车辆600可以包括但不限于推进系统650，例如内 燃机、混合动力装置、全电动发动机和/或另一种推进系统类型。在至少一 个实施例中，推进系统650可以连接至车辆600的传动系，其可以包括但 不限于变速器，以使得能够对车辆600进行推进。在至少一个实施例中， 可以响应于从油门/加速器652接收信号以控制推进系统650。
在至少一个实施例中，当推进系统650正在运行时(例如，当车辆 600行驶时)，转向系统654(其可以包括但不限于方向盘)用于使车辆 600转向(例如，沿着期望的路径或路线)。在至少一个实施例中，转向 系统654可以从转向致动器656接收信号。在至少一个实施例中，方向盘 对于全自动化(级别7)功能可以是可选的。在至少一个实施例中，制动 传感器系统646可以用于响应于从制动致动器648和/或制动传感器接收到 的信号来操作车辆制动器。
在至少一个实施例中，控制器636可以包括但不限于一个或更多个片 上系统(“SoC”)(图6A中未示出)和/或图形处理单元(“GPU”)向车辆 600的一个或更多个组件和/或系统提供信号(例如，代表命令)。例如， 在至少一个实施例中，控制器636可以发送信号以通过制动致动器648操 作车辆制动，通过一个或更多个转向致动器656操作转向系统654，通过 一个或更多个油门(throttle)/加速器652操作推进系统650。在至少一个 实施例中，一个或更多个控制器636可以包括一个或更多个机载(例如， 集成)计算设备，其处理传感器信号并输出操作命令(例如，表示命令的 信号)以实现自动驾驶和/或协助驾驶员驾驶车辆600。在至少一个实施例 中，一个或更多个控制器636可以包括用于自动驾驶功能的第一控制器， 用于功能安全功能的第二控制器，用于人工智能功能(例如计算机视觉) 的第三控制器，用于信息娱乐功能的第四控制器，用于紧急情况下的冗余 的第五控制器和/或其他控制器。在至少一个实施例中，单个控制器可以处 理上述功能中的两个或更多个，两个或更多控制器可以处理单个功能和/ 或其任何组合。
在至少一个实施例中，一个或更多个控制器636响应于从一个或更多 个传感器(例如，传感器输入)接收到的传感器数据，提供用于控制车辆 600的一个或更多个组件和/或系统的信号。在至少一个实施例中，传感器 数据可以从传感器接收，传感器类型例如但不限于一个或更多个全球导航 卫星系统(“GNSS”)传感器658(例如，一个或更多个全球定位系统传感 器)、一个或更多个RADAR传感器660、一个或更多个超声波传感器662、 一个或更多个LIDAR传感器664、一个或更多个惯性测量单元(IMU)传 感器666(例如，一个或更多个加速度计、一个或更多个陀螺仪、一个或 更多个磁罗盘、一个或更多个磁力计等)、一个或更多个麦克风696、一 个或更多个立体声相机668、一个或更多个广角相机670(例如鱼眼相机)、 一个或更多个红外相机672、一个或更多个环绕相机674(例如，360度相 机)、远程相机(图6A中未示出)、中程相机(图6A中未示出)、一个 或更多个速度传感器644(例如，用于测量车辆600的速度)、一个或更 多个振动传感器642、一个或更多个转向传感器640、一个或更多个制动传 感器(例如，作为制动传感器系统646的一部分)和/或其他传感器类型接 收。
在至少一个实施例中，一个或更多个控制器636可以从车辆600的仪 表板632接收输入(例如，由输入数据表示)并通过人机接口(“HMI”) 显示器634、声音信号器、扬声器和/或车辆600的其他组件提供输出(例 如，由输出数据、显示数据等表示)。在至少一个实施例中，输出可包括 信息，诸如车速、速度、时间、地图数据(例如，高清晰度地图(图6A 中未显示)、位置数据(例如，车辆600的位置，例如在地图上)、方向、 其他车辆的位置(例如，占用光栅)、关于对象的信息以及由一个或更多 个控制器636感知到的对象的状态等。例如，在至少一个实施例中，HMI 显示器634可以显示关于一个或更多个对象的存在的信息(例如，路牌、 警告标志、交通信号灯变更等)和/或有关驾驶操作车辆已经、正在或将要 制造的信息(例如，现在改变车道、在两英里内驶出36B出口等)。
在至少一个实施例中，车辆600进一步包括网络接口624，其可以使 用一个或更多个无线天线626和/或一个或更多个调制解调器通过一个或更 多个网络进行通信。例如，在至少一个实施例中，网络接口624可能能够 通过长期演进(“LTE”)、宽带码分多址(“WCDMA”)、通用移动电信系 统(“UMTS”)、全球移动通信系统(“GSM”)、IMT-CDMA多载波(“CDMA2000”)网络等进行通信。在至少一个实施例中，一个或更多个 无线天线626还可以使用一个或更多个局域网(例如Bluetooth、Bluetooth Low Energy(LE)、Z-Wave、ZigBee等)和/或一个或更多个低功耗广域 网(以下简称“LPWAN”)(例如LoRaWAN、SigFox等协议)，使环境 中的对象(例如，车辆、移动设备)之间进行通信。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 6A中用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架 构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图6B示出了根据至少一个实施例的图6A的自动驾驶车辆600的相 机位置和视野的示例。在至少一个实施例中，相机和各自的视野是一个示 例实施例，并且不旨在进行限制。例如，在至少一个实施例中，可以包括 附加的和/或替代的相机和/或相机可以位于车辆600上的不同位置。
在至少一个实施例中，用于相机的相机类型可以包括但不限于可以适 于与车辆600的组件和/或系统一起使用的数字相机。在至少一个实施例中， 一个或更多个相机可以以汽车安全完整性等级(“ASIL”)B和/或其他ASIL 进行操作。在至少一个实施例中，根据实施例，相机类型可以具有任何图 像捕获速率，例如60帧每秒(fps)、1220fps、240fps等。在至少一个实 施例中，相机可以能够使用滚动快门、全局快门、另一种类型的快门或其 组合。在至少一个实施例中，滤色器阵列可以包括红色透明透明(“RCCC”) 滤色器阵列、红色透明透明蓝色(“RCCB”)滤色器阵列、红色蓝色绿色透 明(“RBGC”)滤色器阵列、Foveon X3滤色器阵列、拜耳(Bayer)传感 器(“RGGB”)滤色器阵列、单色传感器滤色器阵列和/或其他类型的滤色 器阵列。在至少一个实施例中，可以使用透明像素相机，例如具有RCCC、 RCCB和/或RBGC滤色器阵列的相机，以努力提高光敏性。
在至少一个实施例中，一个或更多个相机可以用于执行先进驾驶员辅 助系统(“ADAS”)功能(例如，作为冗余或故障安全设计的一部分)。 例如，在至少一个实施例中，可以安装多功能单声道相机以提供包括车道 偏离警告、交通标志辅助和智能大灯控制的功能。在至少一个实施例中， 一个或更多个相机(例如，所有相机)可以同时记录并提供图像数据(例 如，视频)。
在至少一个实施例中，可以将一个或更多个相机安装在安装组件中， 例如定制设计的(三维(“3D”)打印的)组件，以便切出杂散光和来自在 车辆600内的反光(例如，仪表板的反射在挡风玻璃镜中反光)，其可能 会干扰相机的图像数据捕获能力。关于后视镜安装组件，在至少一个实施 例中，后视镜组件可以是3D打印定制的，使得相机安装板匹配后视镜的 形状。在至少一个实施例中，一个或更多个相机可以被集成到后视镜中。 在至少一个实施例中，对于侧视相机，一个或更多个相机也可以集成在舱 室的每个角落的四个支柱内。
在至少一个实施例中，具有包括车辆600前面的环境的部分的视野的 相机(例如，前向相机)可以用于环视，以及在一个或更多个控制器636 和/或控制SoC的帮助下帮助识别向前的路径和障碍物，从而提供对于生成 占用网格和/或确定优选的车辆路径至关重要的信息。在至少一个实施例中， 前向相机可以用于执行许多与LIDAR相似的ADAS功能，包括但不限于 紧急制动、行人检测和避免碰撞。在至少一个实施例中，前向相机也可以 用于ADAS功能和系统，包括但不限于车道偏离警告(“LDW”)、自动巡 航控制(“ACC”)和/或其他功能(例如交通标志识别)。
在至少一个实施例中，各种相机可以用于前向配置，包括例如包括 CMOS(“互补金属氧化物半导体”)彩色成像器的单目相机平台。在至少 一个实施例中，广角相机670可以用于感知从外围进入的对象(例如，行 人、过马路或自行车)。尽管在图6B中仅示出了一个广角相机670，但是， 在其他实施例中，车辆600上可以有任何数量(包括零)的广角相机。在至少一个实施例中，任何数量的远程相机698(例如，远程立体相机对) 可用于基于深度的对象检测，尤其是对于尚未训练神经网络的对象。在至 少一个实施例中，远程相机698也可以用于对象检测和分类以及基本对象 跟踪。
在至少一个实施例中，任何数量的立体声相机668也可以包括在前向 配置中。在至少一个实施例中，一个或更多个立体声相机668可以包括集 成控制单元，该集成控制单元包括可缩放处理单元，该可缩放处理单元可 以提供可编程逻辑(“FPGA”)和具有单个芯片上集成的控制器局域网 (“CAN”)或以太网接口的多核心微处理器。在至少一个实施例中，这样 的单元可以用于生成车辆600的环境的3D地图，包括对图像中所有点的 距离估计。在至少一个实施例中，一个或更多个立体相机668可以包括但 不限于紧凑型立体视觉传感器，其可以包括但不限于两个相机镜头(左右 分别一个)和一个图像处理芯片，其可以测量从车辆600到目标对象的距 离并使用所生成的信息(例如，元数据)来激活自主紧急制动和车道偏离 警告功能。在至少一个实施例中，除了本文所述的那些之外，还可以使用 其他类型的立体相机668。
在至少一个实施例中，具有包括车辆600侧面的环境的一部分的视野 的相机(例如，侧视相机)可以用于环绕查看，从而提供用于创建和更新 占据网格的信息，以及产生侧面碰撞警告。例如，在至少一个实施例中， 环绕相机674(例如，如图6B所示的四个环绕相机)可以定位在车辆600 上。在至少一个实施例中，一个或更多个环绕相机674可以包括但不限于， 任意数量和组合的广角相机、一个或更多个鱼目镜头、一个或更多个360 度相机和/或类似相机。例如，在至少一个实施例中，四个鱼目镜头相机可 以位于车辆600的前、后和侧面。在至少一个实施例中，车辆600可以使 用三个环绕相机674(例如，左、右和后面)，并且可以利用一个或更多 个其他相机(例如，前向相机)作为第四个环视相机。
在至少一个实施例中，具有包括车辆600后方的环境的一部分的视野 的相机(例如，后视相机)可以用于停车辅助、环视、后方碰撞警告、以 及创建和更新占用光栅。在至少一个实施例中，可以使用各种各样的相机， 包括但不限于还适合作为一个或更多个前向相机的相机(例如，远程相机 698和/或一个或更多个中程相机676、一个或更多个立体相机668、一个或 更多个红外相机672等)，如本文所述。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。结合图3A和/或图3B，在本文中提供了关于推理和/或 训练逻辑315的细节。在至少一个实施例中，推理和/或训练逻辑315可以 在图6B的系统中使用，用于至少部分地基于使用神经网络训练操作、神 经网络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理 或预测操作。
图6C示出了根据至少一个实施例的图6A的自动驾驶车辆600的示 例系统架构的框图。在至少一个实施例中，图6C中的车辆600的一个或 更多个组件、一个或更多个特征和一个或更多个系统中的每一个都示出为 经由总线602连接。在至少一个实施例中，总线602可包括但不限于CAN 数据接口(在本文中可替代地称为“CAN总线”)。在至少一个实施例中，CAN可以是车辆600内部的网络，用于帮助控制车辆600的各种特征和功 能，例如制动器的致动、加速、制动、转向、雨刷等。在一个实施例中， 总线602可以配置成具有数十个甚至数百个节点，每个节点具有其自己的 唯一识别符(例如，CAN ID)。在至少一个实施例中，可以读取总线602 以找到方向盘角度、地面速度、发动机每分钟转动次数(“RPM”)、按钮 位置和/或其他车辆状态指示器。在至少一个实施例中，总线602可以是符 合ASIL B的CAN总线。
在至少一个实施例中，除了CAN之外或来自CAN，可使用FlexRay 和/或以太网(Ethernet)协议。在至少一个实施例中，可以有任意数量的 成型总线602，其可以包括但不限于零或更多的CAN总线，零或更多的 FlexRay总线，零或更多的以太网总线，和/或零或更多的使用其他协议的 其他类型的总线。在至少一个实施例中，两个或更多个总线可以用于执行 不同的功能，和/或可以用于冗余。例如，第一总线可以用于碰撞避免功能， 并且第二总线可以用于致动控制。在至少一个实施例中，总线602的每个 总线可以与车辆600的任何组件通信，并且总线602的两个或更多个可以 与相应的组件通信。在至少一个实施例中，任何数量的片上系统(“SoC”) 604(例如，SoC 604(A)和SoC 604(B))中的每一个，一个或更多个控制器 636中的每一个和/或车辆内的每个计算机都可以访问相同的输入数据(例 如，来自车辆600的传感器的输入)，并且可以连接到公共总线，例如CAN 总线。
在至少一个实施例中，车辆600可以包括一个或更多个控制器636， 诸如本文关于图6A所描述的那些。在至少一个实施例中，控制器636可 以用于多种功能。在至少一个实施例中，控制器636可以耦合到车辆600 的各种其他组件和系统中的任何一个，并且可以用于控制车辆600、车辆 600的人工智能、车辆600的信息娱乐和/或其他功能。
在至少一个实施例中，车辆600可以包括任何数量的SoC 604。在至 少一个实施例中，SoC 604中的每一个可以包括但不限于中央处理单元(“一 个或更多个CPU”)606、图形处理单元(“一个或更多个GPU”)608、一 个或更多个处理器610、一个或更多个高速缓存612、一个或更多个加速器 614、一个或更多个数据存储616和/或其他未显示的组件和特征。在至少 一个实施例中，一个或更多个SoC 604可以用于在各种平台和系统中控制 车辆600。例如，在至少一个实施例中，一个或更多个SoC 604可以与高 清晰度(“HD”)地图622在系统(例如，车辆600的系统)中组合，该高 清晰度地图622可以经由网络接口624从一个或更多个服务器(图6C中 未示出)获得地图刷新和/或更新。
在至少一个实施例中，一个或更多个CPU 606可以包括CPU集群或 CPU复合体(在本文中可替代地称为“CCPLEX”)。在至少一个实施例中， 一个或更多个CPU 606可以包括多个核心和/或二级(“L2”)高速缓存。例 如，在至少一个实施例中，一个或更多个CPU 606可以在相互耦合的多处 理器配置中包括八个核心。在至少一个实施例中，一个或更多CPU606可 以包括四个双核心集群，其中每个集群具有专用的L2高速缓存(例如， 2MB L2高速缓存)。在至少一个实施例中，一个或更多CPU 606(例如， CCPLEX)可以配置成支持同时的集群操作，使得一个或更多CPU 606的 集群的任何组合在任何给定的时间都可以是活跃的。
在至少一个实施例中，一个或更多个CPU 606可以实现电源管理功 能，这些功能包括但不限于以下特征中的一个或更多个：空闲时可以自动 对各个硬件模块进行时钟门控以节省动态功率；当该核心由于执行等待中 断(“WFI”)/事件等待(“WFE”)指令而未主动执行指令时，可以对每个 核心时钟进行门控；每个核心都可以独立供电；当所有核心都被时钟门控 或功率门控时，每个核心集群可以被独立地时钟门控；以及/或当所有核心 都被功率门控时，每个核心集群可以被独立地功率门控。在至少一个实施 例中，一个或更多CPU606可以进一步实现用于管理功率状态的增强算法， 其中指定了允许的功率状态和预期的唤醒时间，并且硬件/微码确定了针对 核心、集群和CCPLEX输入的最佳功率状态。在至少一个实施例中，处理 核心可以在软件中支持简化的功率状态输入序列，其中工作被分担给微码。
在至少一个实施例中，一个或更多个GPU 608可以包括集成的GPU (在本文中或者称为“iGPU”)。在至少一个实施例中，一个或更多个GPU 608可以是可编程的，并且对于并行工作负载可以是有效的。在至少一个 实施例中，一个或更多个GPU 608可以使用增强的张量指令集。在一个实 施例中，一个或更多个GPU 608可以包括一个或更多个流式微处理器，其 中每个流式微处理器可以包括一级(“L1”)高速缓存(例如，具有至少116KB 的存储容量的L1高速缓存)，以及两个或更多个流式微处理器可以共享 L2高速缓存(例如，具有712KB存储容量的L2高速缓存)。在至少一 个实施例中，一个或更多个GPU 608可以包括至少八个流式微处理器。在 至少一个实施例中，一个或更多个GPU 608可以使用计算应用程序编程接 口(API)。在至少一个实施例中，一个或更多GPU 608可以使用一个或 更多个并行计算平台和/或编程模型(例如，NVIDIA的CUDA模型)。
在至少一个实施例中，一个或更多个GPU 608可以经功耗优化以在 汽车和嵌入式用例中获得最佳性能。例如，在至少一个实施例中，可以在 鳍式场效应晶体管(“FinFET”)电路上制造一个或更多个GPU 608。在至 少一个实施例中，每个流式微处理器可以包含多个划分为多个块的混合精 度处理核心，。例如但不限于，可以将64个PF32核心和32个PF64核心 划分为四个处理块。在至少一个实施例中，可以为每个处理块分配18个 FP32核心、10个FP64核心、18个INT32核心、两个用于深度学习矩阵 算术的混合精度NVIDIA张量核心、零级(“L0”)指令缓存、线程束调度 器、分派单元和/或84KB寄存器文件。在至少一个实施例中，流式微处理 器可以包括独立的并行整数和浮点数据路径来提供混合了计算和寻址运算 的工作量的有效执行。在至少一个实施例中，流式微处理器可以包括独立 的线程调度能力，以实现更细粒度的同步和并行线程之间的协作。在至少 一个实施例中，流式微处理器可以包括组合的L1数据高速缓存和共享存 储器单元，以便在简化编程的同时提高性能。
在至少一个实施例中，一个或更多个GPU 608可以包括高带宽存储 器(“HBM”)和/或18GB HBM2存储器子系统，以在一些示例中提供约 1100GB/秒的峰值存储带宽。在至少一个实施例中，除了或替代于HBM 存储器，可以使用同步图形随机存取存储器(“SGRAM”)，例如图形双倍 数据速率类型的五同步随机存取存储器(“GDDR5”)。
在至少一个实施例中，一个或更多个GPU 608可以包括统一存储器 技术。在至少一个实施例中，地址转换服务(“ATS”)支持可以用于允许 一个或更多个GPU 608直接访问一个或更多个CPU 606页表。在至少一个 实施例中，当一个或更多个GPU 608中的GPU的一个存储器管理单元 (“MMU”)经历未命中时，可以将地址转换请求发送到一个或更多个CPU606。作为响应，在至少一个实施例中，一个或更多个CPU 606中的2CPU 可以在其页面表中查找地址的虚拟-物理的映射并将转换传送回一个或更 多个GPU 608。在至少一个实施例中，统一存储器技术可以允许单个统一 虚拟地址空间用于一个或更多个CPU 606和一个或更多个GPU 608两者的 存储器，从而简化了一个或更多个GPU 608的编程以及将应用程序移植到 一个或更多个GPU 608。
在至少一个实施例中，一个或更多个GPU 608可以包括任意数量的 访问计数器，其可以跟踪一个或更多个GPU 608对其他处理器的存储器的 访问频率。在至少一个实施例中，一个或更多个访问计数器可以帮助确保 将存储器页移动到最频繁访问页面的处理器的物理存储器中，从而提高处 理器之间共享的存储器范围的效率。
在至少一个实施例中，一个或更多个SoC 604可以包括任何数量的高 速缓存612，包括本文所述的那些。例如，在至少一个实施例中，一个或 更多个高速缓存612可以包括可用于一个或更多个CPU 606和一个或更多 个GPU 608(例如，连接到CPU 606和GPU 608)的三级(“L3”)高速缓 存。在至少一个实施例中，一个或更多个高速缓存612可以包括回写式高 速缓存，该回写式高速缓存可以例如通过使用高速缓存相干协议(例如， MEI、MESI、MSI等)来跟踪线的状态。在至少一个实施例中，尽管可以 使用较小的高速缓存大小，根据实施例，L3高速缓存可以包括6MB存储 器或更多。
在至少一个实施例中，一个或更多个SoC 604可以包括一个或更多个 加速器614(例如，硬件加速器、软件加速器或其组合)。在至少一个实 施例中，一个或更多个SoC 604可以包括硬件加速集群，其可以包括优化 的硬件加速器和/或大的片上存储器。在至少一个实施例中，大的片上存储 器(例如6MB的SRAM)可以使硬件加速集群能够加速神经网络和其他 计算。在至少一个实施例中，硬件加速集群可以用于补充一个或更多个 GPU 608并且卸载一个或更多个GPU 608的一些任务(例如，释放一个或 更多个GPU 608的更多周期以执行其他任务)。在至少一个实施例中，一 个或更多个加速器614可以用于足够稳定以经得起加速检验的目标工作负 载(例如，感知、卷积神经网络(“CNN”)、递归神经网络(“RNN”)等)。在至少一个实施例中，CNN可以包括基于区域或区域卷积神经网络 (“RCNN”)和快速RCNN(例如，如用于对象检测)或其他类型的CNN。
在至少一个实施例中，一个或更多个加速器614(例如，硬件加速集 群)可以包括一个或更多个深度学习加速器(“DLA”)。在至少一个实施 例中，一个或更多个DLA可以包括但不限于一个或更多个Tensor处理单 元(“TPU”)，其可以配置成每秒提供额外的10万亿次操作用于深度学习 应用程序和推理。在至少一个实施例中，TPU可以是配置成并被优化用于 执行图像处理功能(例如，用于CNN、RCNN等)的加速器。在至少一个 实施例中，可以针对神经网络类型和浮点运算以及推理的特定集合进一步 优化一个或更多个DLA。在至少一个实施例中，一个或更多个DLA的设 计可以提供比典型的通用GPU更高的每毫米性能，并且通常大大超过CPU 的性能。在至少一个实施例中，一个或更多个TPU可执行若干功能，包括 支持例如INT8、INT16和FP16数据类型以用于特征和权重的单实例卷积 功能以及后处理器功能的。在至少一个实施例中，一个或更多个DLA可以 针对各种功能中的任何功能，在处理或未处理的数据上快速且有效地执行 神经网络，尤其是CNN，包括例如但不限于：用于使用来自相机传感器的 数据进行对象识别和检测的CNN；用于使用来自相机传感器的数据进行距离估算的CNN；用于使用来自麦克风的数据进行紧急车辆检测以及识别和 检测的CNN；用于使用来自相机传感器的数据进行人脸识别和车主识别的 CNN；以及/或用于安全和/或安全相关事件的CNN。
在至少一个实施例中，DLA可以执行一个或更多个GPU 608的任何 功能，并且通过使用推理加速器，例如，设计者可以将一个或更多个DLA 或一个或更多个GPU 608作为目标用于任何功能。例如，在至少一个实施 例中，设计者可以将CNN的处理和浮点运算集中在一个或更多个DLA上， 并将其他功能留给一个或更多个GPU 608和/或一个或更多个加速器614。
在至少一个实施例中，一个或更多个加速器614可以包括可编程视觉 加速器(“PVA”)，其在本文中可以可替代地称为计算机视觉加速器。在 至少一个实施例中，一个或更多个PVA可以设计和配置为加速用于高级 驾驶员辅助系统(“ADAS”)638、自动驾驶、增强现实(“AR”)应用程序 和/或虚拟现实(“VR”)应用程序的计算机视觉算法。在至少一个实施例中， 一个或更多个PVA可以在性能和灵活性之间取得平衡。例如，在至少一个 实施例中，一个或更多个PVA中的每一个可以包括例如但不限于任何数量 的精简指令集计算机(“RISC”)核心、直接存储器访问(“DMA”)和/或 任意数量的矢量处理器。
在至少一个实施例中，RISC核心可以与图像传感器(例如，本文描 述的任意相机的图像传感器)、图像信号处理器等交互。在至少一个实施 例中，每个RISC核心可以包括任意数量的存储器。在至少一个实施例中， 根据实施例，RISC核心可以使用多种协议中的任意一种。在至少一个实施 例中，RISC核心可以执行实时操作系统(“RTOS”)。在至少一个实施例 中，可以使用一个或更多个集成电路设备、专用集成电路(“ASIC”)和/ 或存储设备来实现RISC核心。例如，在至少一个实施例中，RISC核心可 以包括指令高速缓存和/或紧密耦合的RAM。
在至少一个实施例中，DMA可以使PVA的组件能够独立于一个或 更多个CPU 606访问系统存储器。在至少一个实施例中，DMA可以支持 用于向PVA提供优化的任何数量的特征，包括但不限于，支持多维寻址和 /或循环寻址。在至少一个实施例中，DMA可以支持多达六个或更多个寻 址的维度，其可以包括但不限于块宽度、块高度、块深度、水平块步进、 垂直块步进和/或深度步进。
在至少一个实施例中，矢量处理器可以是可编程处理器，其可以设计 为有效且灵活地执行用于计算机视觉算法并提供信号处理能力的编程。在 至少一个实施例中，PVA可以包括PVA核心和两个矢量处理子系统分区。 在至少一个实施例中，PVA核心可以包括处理器子系统、DMA引擎(例 如，两个DMA引擎)和/或其他外围设备。在至少一个实施例中，矢量处 理子系统可以用作PVA的主要处理引擎，并且可以包括矢量处理单元 (“VPU”)、指令高速缓存和/或矢量存储器(例如“VMEM”)。在至少一 个实施例中，VPU核心可以包括数字信号处理器，例如，单指令多数据 (“SIMD”)、超长指令字(“VLIW”)数字信号处理器。在至少一个实施 例中，SIMD和VLIW的组合可以提高吞吐量和速度。
在至少一个实施例中，每个矢量处理器可以包括指令高速缓存并且可 以耦合到专用存储器。结果，在至少一个实施例中，每个矢量处理器可以 配置为独立于其他矢量处理器执行。在至少一个实施例中，特定PVA中包 括的矢量处理器可以配置为采用数据并行性。例如，在至少一个实施例中， 单个PVA中包括的多个矢量处理器可以执行通用计算机视觉算法，除了在 图像的不同区域上之外。在至少一个实施例中，包括在特定PVA中的矢量处理器可以在一个图像上同时执行不同的计算机视觉算法，或者甚至在序 列图像或部分图像上执行不同的算法。在至少一个实施例中，除其他外， 在硬件加速集群中可以包括任何数量的PVA，并且在每个PVA中可以包 括任何数量的矢量处理器。在至少一个实施例中，PVA可以包括附加的纠 错码(“ECC”)存储器，以增强整体系统安全性。
在至少一个实施例中，一个或更多个加速器614可以包括片上计算机 视觉网络和静态随机存取存储器(“SRAM”)，用于为一个或更多个加速 器614提供高带宽，低延迟SRAM。在至少一个实施例中，片上存储器可 以包括至少6MB SRAM，其包括例如但不限于八个现场可配置的内存块， PVA和DLA均可以对其进行访问。在至少一个实施例中，每对存储块可 以包括高级外围总线(“APB”)接口、配置电路、控制器和多路复用器。 在至少一个实施例中，可以使用任何类型的存储器。在至少一个实施例中， PVA和DLA可以经由为PVA和DLA提供对存储器的高速访问的主干网 来访问存储器。在至少一个实施例中，主干网可以包括片上计算机视觉网 络，其将PVA和DLA互连到存储器(例如，使用APB)。
在至少一个实施例中，片上计算机视觉网络可以包括接口，该接口在 传输任何控制信号/地址/数据之前确定PVA和DLA均提供就绪和有效信 号。在至少一个实施例中，接口可以提供用于发送控制信号/地址/数据的单 独的相位和单独的信道，以及用于连续数据传输的突发型通信。在至少一 个实施例中，尽管可以使用其他标准和协议，但是接口可以符合国际标准 化组织(“ISO”)28262或国际电工委员会(“IEC”)81508标准。
在至少一个实施例中，一个或更多个SoC 604可以包括实时视线追踪 硬件加速器。在至少一个实施例中，实时视线追踪硬件加速器可以用于快 速且有效地确定对象的位置和范围(例如，在世界模型内)，以生成实时 可视化模拟，以用于RADAR信号解释，用于声音传播合成和/或分析，用 于SONAR系统的模拟，用于一般的波传播模拟，与用于定位和/或其他功 能的LIDAR数据进行比较，和/或用于其他用途。
在至少一个实施例中，一个或更多个加速器614具有用于自动驾驶的 广泛用途。在至少一个实施例中，PVA可以用于ADAS和自动驾驶汽车中 的关键处理阶段。在至少一个实施例中，在低功耗和低延迟下PVA的能力 与需要可预测的处理的算法域良好匹配。换句话说，PVA在半密集或密集 的常规计算中表现出色，即使在小型数据集上也是如此，这些数据集可能 需要具有低延迟和低功耗的可预测的运行时间。在至少一个实施例中，诸 如在车辆600中PVA可能被设计为运行经典的计算机视觉算法，因为它们 可以在对象检测和整数数学运算方面是有效的。
例如，根据技术的至少一个实施例，PVA被用于执行计算机立体视 觉。在至少一个实施例中，可以在一些示例中使用基于半全局匹配的算法， 尽管这并不意味着限制性。在至少一个实施例中，用于3-5级自动驾驶的 应用程序在运行中使用动态的估计/立体匹配(例如，从运动中恢复结构、 行人识别、车道检测等)。在至少一个实施例中，PVA可以对来自两个单 目相机的输入执行计算机立体视觉功能。
在至少一个实施例中，PVA可以用于执行密集的光流。例如，在至 少一个实施例中，PVA可以处理原始RADAR数据(例如，使用6D快速 傅立叶变换)以提供处理后的RADAR数据。在至少一个实施例中，例如， 通过处理原始飞行时间数据以提供处理后的飞行时间数据，将PVA用于飞 行时间深度处理。
在至少一个实施例中，DLA可用于运行任何类型的网络以增强控制 和驾驶安全性，包括例如但不限于神经网络，其输出用于每个对象检测的 置信度。在至少一个实施例中，可以将置信度表示或解释为概率，或者表 示为提供每个检测相对于其他检测的相对“权重”。在至少一个实施例中， 置信度测量结果使系统能够做出进一步的决定，即关于哪些检测应当被认 为是真正的阳性检测而不是假阳性检测。在至少一个实施例中，系统可以为置信度设置阈值，并且仅将超过阈值的检测视为真阳性检测。在使用自 动紧急制动(“AEB”)系统的实施例中，假阳性检测将导致车辆自动执行 紧急制动，这显然是不希望的。在至少一个实施例中，高度自信的检测可 以被认为是AEB的触发。在至少一个实施例中，DLA可以运行用于回归 置信度值的神经网络。在至少一个实施例中，神经网络可以将参数的至少 一些子集作为其输入，例如包围盒尺寸，获得的地平面估计(例如，从另 一子系统)，与从神经网络和/或其他传感器(例如，一个或更多个LIDAR 传感器664或一个或更多个RADAR传感器660)等获得的对象的车辆600 方向、距离、3D位置估计相关的一个或更多个IMU传感器666的输出。
在至少一个实施例中，一个或更多个SoC 604可以包括一个或更多个 数据存储装置616(例如，存储器)。在至少一个实施例中，一个或更多 个数据存储616可以是一个或更多个SoC 604的片上存储器，其可以存储 要在一个或更多个GPU 608和/或DLA上执行的神经网络。在至少一个实 施例中，一个或更多个数据存储616可以具有足够大的容量以存储神经网 络的多个实例以用于冗余和安全。在至少一个实施例中，一个或更多个数 据存储616可以包括L2或L3高速缓存。
在至少一个实施例中，一个或更多个SoC 604可以包括任何数量的处 理器610(例如，嵌入式处理器)。在至少一个实施例中，一个或更多个 处理器610可以包括启动和电源管理处理器，该启动和电源管理处理器可 以是专用处理器和子系统，以处理启动电源和管理功能以及相关的安全实 施。在至少一个实施例中，启动和电源管理处理器可以是一个或更多个SoC 604启动序列的一部分，并且可以提供运行时电源管理服务。在至少一个 实施例中，启动功率和管理处理器可以提供时钟和电压编程，辅助系统低 功率状态转换，一个或更多个SoC 604热和温度传感器管理和/或一个或更 多个SoC 604功率状态管理。在至少一个实施例中，每个温度传感器可以 实现为其输出频率与温度成比例的环形振荡器，并且一个或更多个SoC 604可以使用环形振荡器来检测一个或更多个CPU 606，一个或更多个GPU 608和/或一个或更多个加速器614的温度。在至少一个实施例中，如 果确定温度超过阈值，则启动和电源管理处理器可以进入温度故障例程， 并将一个或更多个SoC 604置于较低功耗状态和/或将车辆600置于司机的 安全停车图案(例如，使车辆600安全停车)。
在至少一个实施例中，一个或更多个处理器610可以进一步包括一组 嵌入式处理器，其可以用作音频处理引擎，所述音频处理引擎可以是音频 子系统，其能够通过多个接口以及广泛且灵活范围的音频I/O接口为硬件 提供对多通道音频的完全硬件支持。在至少一个实施例中，音频处理引擎 是专用处理器核心，其具有带专用RAM的数字信号处理器。
在至少一个实施例中，一个或更多个处理器610可以进一步包括始终 在线的处理器引擎，该引擎可以提供必要的硬件特征以支持低功率传感器 管理和唤醒用例。在至少一个实施例中，始终在线的处理器引擎上的处理 器可以包括但不限于处理器核心、紧密耦合的RAM、支持外围设备(例如， 定时器和中断控制器)、各种I/O控制器外围设备以及路由逻辑。
在至少一个实施例中，一个或更多个处理器610可以进一步包括安全 集群引擎，该安全集群引擎包括但不限于用于处理汽车应用程序的安全管 理的专用处理器子系统。在至少一个实施例中，安全集群引擎可以包括但 不限于两个或更多个处理器核心、紧密耦合的RAM、支持外围设备(例如， 定时器、中断控制器等)和/或路由逻辑。在安全模式下，在至少一个实施 例中，两个或更多个核心可以以锁步模式操作，并且可以用作具有用以检测其操作之间的任何差异的比较逻辑的单个核心。在至少一个实施例中， 一个或更多个处理器610可以进一步包括实时相机引擎，该实时相机引擎 可以包括但不限于用于处理实时相机管理的专用处理器子系统。在至少一 个实施例中，一个或更多个处理器610可以进一步包括高动态范围信号处 理器，该高动态范围信号处理器可以包括但不限于图像信号处理器，该图 像信号处理器是作为相机处理管线的一部分的硬件引擎。
在至少一个实施例中，一个或更多个处理器610可以包括视频图像合 成器，该视频图像合成器可以是处理块(例如，在微处理器上实现)，该 处理块实现视频回放应用程序产生最终的视频所需要的视频后处理功能， 以产生用于播放器窗口的最终图像。在至少一个实施例中，视频图像合成 器可以在一个或更多个广角相机670、一个或更多个环绕相机674和/或一 个或更多个舱内监控相机传感器上执行透镜畸变校正。在至少一个实施例中，优选地，由在SoC 604的另一实例上运行的神经网络来监控舱室内监 控相机传感器，该神经网络被配置为识别舱室事件并相应地做出响应。在 至少一个实施例中，舱室内系统可以执行但不限于唇读以激活蜂窝服务和 拨打电话、指示电子邮件、改变车辆的目的地、激活或改变车辆的信息娱 乐系统和设置、或者提供语音激活的网上冲浪。在至少一个实施例中，当 车辆以自主模式运行时，某些功能对于驾驶员是可用的，否则将其禁用。
在至少一个实施例中，视频图像合成器可以包括用于同时空间和时间 降噪的增强的时间降噪。例如，在至少一个实施例中，在运动发生在视频 中的情况下，降噪适当地对空间信息加权，从而减小由相邻帧提供的信息 的权重。在至少一个实施例中，在图像或图像的一部分不包括运动的情况 下，由视频图像合成器执行的时间降噪可以使用来自先前图像的信息来降 低当前图像中的噪声。
在至少一个实施例中，视频图像合成器还可以配置为对输入的立体透 镜帧执行立体校正。在至少一个实施例中，当使用操作系统桌面时，视频 图像合成器还可以用于用户接口合成，并且不需要一个或更多个GPU 608 来连续渲染新表面。在至少一个实施例中，当对一个或更多个GPU 608供 电并使其活跃地进行3D渲染时，视频图像合成器可以被用于卸载一个或 更多个GPU 608以改善性能和响应性。
在至少一个实施例中，SoC 604中的一个或更多个SoC可以进一步包 括用于从相机接收视频和输入的移动工业处理器接口(“MIPI”)相机串行 接口、高速接口和/或可用于相机和相关像素输入功能的视频输入块。在至 少一个实施例中，一个或更多个SoC 604可以进一步包括输入/输出控制器， 该输入/输出控制器可以由软件控制并且可以被用于接收未提交给特定角 色的I/O信号。
在至少一个实施例中，SoC 604中的一个或更多个SoC可以进一步包 括广泛的外围接口，以使得能够与外围设备、音频编码器/解码器(“编解 码器”)，电源管理和/或其他设备通信。在至少一个实施例中，一个或更 多个SoC 604可用于处理来自(例如，通过千兆位多媒体串行链路和以太 网通道连接)相机、传感器(例如，一个或更多个LIDAR传感器664，一 个或更多个RADAR传感器660等，其可以通过以太网通道连接)的数据， 来自总线602的数据(例如，车辆600的速度、方向盘位置等)，来自一 个或更多个GNSS传感器658的数据(例如，通过以太网总线或CAN总 线连接)等。在至少一个实施例中，SoC 604中的一个或更多个SoC可以 进一步包括专用高性能海量存储控制器，其可以包括它们自己的DMA引擎，并且可以用于使一个或更多个CPU 606摆脱常规数据管理任务。
在至少一个实施例中，一个或更多个SoC 604可以是具有灵活架构的 端到端平台，其跨越自动化级别3-5级，从而提供利用并有效使用计算机 视觉和ADAS技术来实现多样性和冗余的综合的功能安全架构，其提供了 可提供灵活、可靠的驾驶软件堆栈以及深度学习工具的平台。在至少一个 实施例中，一个或更多个SoC 604可以比常规系统更快、更可靠，并且甚 至在能量效率和空间效率上也更高。例如，在至少一个实施例中，一个或 更多个加速器614当与一个或更多个CPU 606、一个或更多个GPU 608以 及一个或更多个数据存储装置616结合时，可以提供用于3-5级自动驾驶 车辆的快速、有效的平台。
在至少一个实施例中，计算机视觉算法可以在CPU上执行，CPU可 以使用高级编程语言(例如C)配置为在多种视觉数据上执行多种处理算 法。然而，在至少一个实施例中，CPU通常不能满足许多计算机视觉应用 程序的性能要求，例如与执行时间和功耗有关的性能要求。在至少一个实 施例中，许多CPU不能实时执行复杂的对象检测算法，该算法被用于车载 ADAS应用程序和实际3-5级自动驾驶车辆中。
本文所述的实施例允许同时和/或序列地执行多个神经网络，并且允 许将结果结合在一起以实现3-5级自动驾驶功能。例如，在至少一个实施 例中，在DLA或离散GPU(例如，一个或更多个GPU 620)上执行的CNN 可包括文本和单词识别，从而允许超级计算机读取和理解交通标志，包括 神经网络尚未被专门训练的标志。在至少一个实施例中，DLA还可包括神 经网络，该神经网络能够识别、解释并提供符号的语义理解，并将该语义 理解传递给在CPU Complex上运行的路径规划模块。
在至少一个实施例中，对于3、4或5级的驱动，可以同时运行多个 神经网络。例如，在至少一个实施例中，由“警告标志声明：闪烁的灯指示 结冰状况(Caution:flashinglights indicate icy conditions)”连通电灯一起组 成的警告标志可以由多个神经网络独立地或共同地解释。在至少一个实施 例中，可以通过第一部署的神经网络(例如，已经训练的神经网络)将该 警告标志本身识别为交通标志，可以通过第二部署的神经网络来解释文本 “闪烁的灯指示结冰状况(flashing lights indicate icy conditions)”，其通知车辆的路径规划软件(最好在CPU Complex上执行)：当检测到闪烁的灯 光时，就会存在结冰状况。在至少一个实施例中，可以通过在多个帧上操 作第三部署的神经网络来识别闪烁的灯，向车辆的路径规划软件通知存在 (或不存在)闪烁的灯。在至少一个实施例中，所有三个神经网络可以同 时运行，例如在DLA内和/或在一个或更多个GPU 608上。
在至少一个实施例中，用于面部识别和车辆所有者识别的CNN可以 使用来自相机传感器的数据来识别授权驾驶员和/或车辆600的所有者的存 在。在至少一个实施例中，当所有者接近驾驶员门并打开灯时，常开传感 器处理器引擎可用于解锁车辆，并且，在安全模式下，当所有者离开该车 辆时，可用于禁用该车辆。以此方式，一个或更多个SoC 604提供防止盗 窃和/或劫车的保障。
在至少一个实施例中，用于紧急车辆检测和识别的CNN可以使用来 自麦克风696的数据来检测和识别紧急车辆警报器。在至少一个实施例中， 一个或更多个SoC 604使用CNN来对环境和城市声音进行分类，以及对 视觉数据进行分类。在至少一个实施例中，训练在DLA上运行的CNN以 识别紧急车辆的相对接近速度(例如，通过使用多普勒效应)。在至少一 个实施例中，还可以训练CNN来识别针对车辆正在运行的区域的紧急车 辆，如一个或更多个GNSS传感器658所识别。在至少一个实施例中，当 在欧洲运行时，CNN将寻求检测欧洲警报器，而在北美洲时，CNN将寻 求仅识别北美警报器。在至少一个实施例中，一旦检测到紧急车辆，就可 以在一个或更多个超声波传感器662的辅助下使用控制程序来执行紧急车辆安全例程、减速车辆、将车辆驶至路边、停车、和/或使车辆闲置，直到 紧急车辆通过。
在至少一个实施例中，车辆600可以包括一个或更多个CPU 618(例 如，一个或更多个离散CPU或一个或更多个dCPU)，其可以经由高速互 连(例如PCIe)耦合到一个或更多个SoC 604。在至少一个实施例中，一 个或更多个CPU 618可以包括X86处理器，例如一个或更多个CPU 618 可用于执行各种功能中的任何功能，例如包括在ADAS传感器和一个或更多个SoC 604之间潜在的仲裁不一致的结果，和/或一个或更多个监控控制 器636的状态和健康和/或片上信息系统(“信息SoC”)630。
在至少一个实施例中，车辆600可以包括一个或更多个GPU 620(例 如，一个或更多个离散GPU或一个或更多个dGPU)，其可以经由高速互 连(例如NVIDIA的NVLINK通道)耦合到一个或更多个SoC 604。在至 少一个实施例中，一个或更多个GPU 620可以提供附加的人工智能功能， 例如通过执行冗余和/或不同的神经网络，并且可以至少部分地基于来自车 辆600的传感器的输入(例如，传感器数据)来用于训练和/或更新神经网 络。
在至少一个实施例中，车辆600可以进一步包括网络接口624，其可 以包括但不限于一个或更多个无线天线626(例如，用于不同通信协议的 一个或更多个无线天线，诸如蜂窝天线、蓝牙天线等)。在至少一个实施 例中，网络接口624可以用于使能通过互联网云服务(例如，采用服务器 和/或其他网络设备)与其他车辆和/或计算设备(例如乘客的客户端设备) 的无线连接。在至少一个实施例中，为了与其他车辆通信，可以在车辆600 和另一车辆之间建立直接链路和/或可以建立间接链路(例如，通过网络和 互联网)。在至少一个实施例中，可以使用车辆到车辆的通信链路来提供 直接链路。在至少一个实施例中，车辆到车辆的通信链路可以向车辆600 提供关于车辆600附近的车辆的信息(例如，车辆600前面、侧面和/或后 面的车辆)。在至少一个实施例中，该前述功能可以是车辆600的协作自 适应巡航控制功能的一部分。
在至少一个实施例中，网络接口624可以包括SoC，其提供调制和解 调功能并使一个或更多个控制器636能够通过无线网络进行通信。在至少 一个实施例中，网络接口624可以包括射频前端，用于从基带到射频的上 转换以及从射频到基带的下转换。在至少一个实施例中，可以以任何技术 上可行的方式执行频率转换。例如，可以通过公知的过程和/或使用超外差 过程来执行频率转换。在至少一个实施例中，射频前端功能可以由单独的 芯片提供。在至少一个实施例中，网络接口可以包括用于通过LTE、 WCDMA、UMTS、GSM、CDMA2000、蓝牙、蓝牙LE、Wi-Fi、Z-Wave、 ZigBee、LoRaWAN和/或其他无线协议进行通信的无线功能。
在至少一个实施例中，车辆600可以进一步包括一个或更多个数据存 储628，其可以包括但不限于片外(例如，一个或更多个SoC 604)存储。 在至少一个实施例中，一个或更多个数据存储628可以包括但不限于一个 或更多个存储元件，包括RAM、SRAM、动态随机存取存储器(“DRAM”)、 视频随机存取存储器(“VRAM”)、闪存、硬盘和/或其他组件和/或可以存 储至少一位数据的设备。
在至少一个实施例中，车辆600可以进一步包括一个或更多个GNSS 传感器658(例如，GPS和/或辅助GPS传感器)，以辅助地图绘制、感知、 占用光栅生成和/或路径规划功能。在至少一个实施例中，可以使用任何数 量的GNSS传感器658，包括例如但不限于使用具有以太网的USB连接器 连接到串行接口(例如RS-232)桥的GPS。
在至少一个实施例中，车辆600可以进一步包括一个或更多个 RADAR传感器660。在至少一个实施例中，一个或更多个RADAR传感器 660可以由车辆600用于远程车辆检测，即使在黑暗和/或恶劣天气条件下。 在至少一个实施例中，RADAR功能安全等级可以是ASILB。在至少一个 实施例中，一个或更多个RADAR传感器660可以使用CAN总线和/或总 线602(例如，以传输由一个或更多个RADAR传感器660生成的数据) 来进行控制和访问对象跟踪数据，在某些示例中可以访问以太网通道以访 问原始数据。在至少一个实施例中，可以使用各种各样的RADAR传感器 类型。例如但不限于，RADAR传感器660中的一个或更多个传感器可适 合于前、后和侧面RADAR使用。在至少一个实施例中，一个或更多个 RADAR传感器660是脉冲多普勒RADAR传感器。
在至少一个实施例中，一个或更多个RADAR传感器660可以包括不 同的配置，例如具有窄视野的远程、具有宽事业的近程、近程侧面覆盖等。 在至少一个实施例中，远程RADAR可以用于自适应巡航控制功能。在至 少一个实施例中，远程RADAR系统可以提供通过两次或更多次独立扫描 (例如在270m范围内)实现的宽广的视野。在至少一个实施例中，一个 或更多个RADAR传感器660可以帮助在静态对象和运动对象之间区分， 并且可以被ADAS系统638用于紧急制动辅助和向前碰撞警告。在至少一 个实施例中，包括在远程RADAR系统中的一个或更多个传感器660可以 包括但不限于具有多个(例如六个或更多个)固定RADAR天线以及高速 CAN和FlexRay接口的单基地多模式RADAR。在至少一个实施例中，具 有六个天线、中央四个天线可以创建聚焦的波束图，该波束图设计为以较 高的速度记录车辆600的周围环境，而相邻车道的交通干扰最小。在至少 一个实施例中，其他两个天线可以扩大视野，从而可以快速检测进入或离 开车道的车辆600。
在至少一个实施例中，作为示例，中程RADAR系统可包括例如高达 180m(前)或100m(后)的范围，以及高达42度(前)或150度(后) 的视野。在至少一个实施例中，短程RADAR系统可以包括但不限于设计 成安装在后保险杠的两端的任意数量的RADAR传感器660。当安装在后 保险杠的两端时，在至少一个实施例中，RADAR传感器系统可以产生两 个光束，该两个光束不断地监测车辆后部方向和附近的盲点。在至少一个 实施例中，短程RADAR系统可以在ADAS系统638中用于盲点检测和/ 或车道改变辅助。
在至少一个实施例中，车辆600可以进一步包括一个或更多个超声传 感器662。在至少一个实施例中，可以定位在车辆600的前、后和/或侧面 位置的一个或更多个超声传感器662可以用于停车辅助和/或创建和更新占 用光栅。在至少一个实施例中，可以使用各种各样的超声传感器662，并 且可以将不同的超声传感器662用于不同的检测范围(例如2.5m、4m)。 在至少一个实施例中，超声传感器662可以在ASIL B的功能安全等级下 操作。
在至少一个实施例中，车辆600可以包括一个或更多个LIDAR传感 器664。在至少一个实施例中，一个或更多个LIDAR传感器664可以用于 对象和行人检测、紧急制动、避免碰撞和/或其他功能。在至少一个实施例 中，一个或更多个LIDAR传感器664可以在功能安全等级ASIL B操作。 在至少一个实施例中，车辆600可以包括可以使用以太网通道的多个(例 如，两个、四个、六个等)LIDAR传感器664(例如，将数据提供给千兆 以太网交换机)。
在至少一个实施例中，一个或更多个LIDAR传感器664可能能够提 供针对360度视野的对象及其距离的列表。在至少一个实施例中，市售的 一个或更多个LIDAR传感器664例如可以具有大约120m的广告范围，具 有2cm-3cm的精度，并且支持120Mbps的以太网连接。在至少一个实施例 中，可以使用一个或更多个非突出的LIDAR传感器。在这样的实施例中，一个或更多个LIDAR传感器664可以包括可以嵌入到车辆600的前、后、 侧面和/或拐角位置中的小型设备。在至少一个实施例中，一个或更多个 LIDAR传感器664，在这样的实施例中，即使对于低反射率的对象，也可 以提供高达140度的水平视野和35度的垂直视野，并且具有220m的范围。
在至少一个实施例中，可将前向一个或更多个LIDAR传感器664配置为用 于65度至155度之间的水平视野。
在至少一个实施例中，也可以使用LIDAR技术(诸如3D闪光LIDAR)。 在至少一个实施例中，3D闪光LIDAR使用激光闪光作为传输源，以照亮 车辆600周围大约200m。在至少一个实施例中，闪光LIDAR单元包括但 不限于接收器，该接收器记录激光脉冲传播时间和每个像素上的反射光， 该像素又对应于从车辆600到对象的范围。在至少一个实施例中，闪光LIDAR可以允许利用每个激光闪光来生成周围环境的高度准确且无失真 的图像。在至少一个实施例中，可以部署四个闪光LIDAR传感器，在车辆 600的每一侧部署一个传感器。在至少一个实施例中，3D闪光LIDAR系 统包括但不限于除了风扇(例如非扫描LIDAR设备)以外没有移动部件的 固态3D视线阵列LIDAR相机。在至少一个实施例中，闪光LIDAR设备 可以每帧使用5纳秒的I类(人眼安全)激光脉冲，并且可以捕获反射激 光，作为3D测距点云和共同登记的强度数据。
在至少一个实施例中，车辆600还可包括一个或更多个IMU传感器 666。在至少一个实施例中，一个或更多个IMU传感器666可位于车辆600 的后轴中心。在至少一个实施例中，一个或更多个IMU传感器666可以包 括，例如但不限于，一个或更多个加速度计、一个或更多个磁力计、一个 或更多个陀螺仪、一个磁罗盘、多个磁罗盘和/或其他传感器类型。在至少 一个实施例中，例如在六轴应用程序中，一个或更多个IMU传感器666 可以包括但不限于加速度计和陀螺仪。在至少一个实施例中，例如在九轴 应用程序中，一个或更多个IMU传感器666可以包括但不限于加速度计、 陀螺仪和磁力计。
在至少一个实施例中，一个或更多个IMU传感器666可以实现为结 合了微机电系统(“MEMS”)惯性传感器，高灵敏度GPS接收器和先进的 卡尔曼滤波算法的微型高性能GPS辅助惯性导航系统(“GPS/INS”)，以 提供位置、速度和姿态的估算；在至少一个实施例中，一个或更多个IMU 传感器666可使车辆600估算航向而无需来自磁传感器通过直接观测和关 联从GPS到一个或更多个IMU传感器666的速度变化来实现的输入。在 至少一个实施例中，一个或更多个IMU传感器666和一个或更多个GNSS 传感器658可以组合在单个集成单元中。
在至少一个实施例中，车辆600可以包括放置在车辆600内和/或周 围的一个或更多个麦克风696。在至少一个实施例中，此外，一个或更多 个麦克风696可以用于紧急车辆检测和识别。
在至少一个实施例中，车辆600可以进一步包括任何数量的相机类型， 包括一个或更多个立体相机668、一个或更多个广角相机670、一个或更多 个红外相机672、一个或更多个环绕相机674、一个或更多个远程相机698、 一个或更多个中程相机676和/或其他相机类型。在至少一个实施例中，相 机可用于捕获车辆600的整个外围周围的图像数据。在至少一个实施例中， 所使用的相机的类型取决于车辆600。在至少一个实施例中，相机类型的任何组合可以是用于在车辆600周围提供必要覆盖范围。在至少一个实施 例中，部署的相机的数量可以根据实施例而不同。例如，在至少一个实施 例中，车辆600可以包括六个相机、七个相机、十个相机、十二个相机或 其他数量的相机。在至少一个实施例中，相机可以作为示例但不限于支持 千兆位多媒体串行链路(“GMSL”)和/或千兆位以太网通信。在至少一个 实施例中，本文先前参照图6A和图6B可以更详细地描述了每个相机。
在至少一个实施例中，车辆600可以进一步包括一个或更多个振动传 感器642。在至少一个实施例中，一个或更多个振动传感器642可以测量 车辆600的部件(例如，轴)的振动。例如，在至少一个实施例中，振动 的变化可以指示路面的变化。在至少一个实施例中，当使用两个或更多个 振动传感器642时，振动之间的差异可以用于确定路面的摩擦或打滑(例 如，当在动力驱动轴和自由旋转轴之间存在振动差异时)。
在至少一个实施例中，车辆600可以包括ADAS系统638。在至少一 个实施例中，ADAS系统638可以包括但不限于SoC。在至少一个实施例 中，ADAS系统638可以包括但不限于任何数量的自主/自适应/自动巡航控 制(“ACC”)系统、协作自适应巡航控制(“CACC”)系统、前撞警告(“FCW”) 系统、自动紧急制动(“AEB”)系统、车道偏离警告(“LDW”)系统、车 道保持辅助(“LKA”)系统、盲区警告(“BSW”)系统、后方交叉交通警 告(“RCTW”)系统、碰撞警告(“CW”)系统、车道对中(“LC”)系统和 /或其他系统、特征和/或功能及其组合。
在至少一个实施例中，ACC系统可以使用一个或更多个RADAR传 感器660、一个或更多个LIDAR传感器664和/或任何数量的相机。在至 少一个实施例中，ACC系统可以包括纵向ACC系统和/或横向ACC系统。 在至少一个实施例中，纵向ACC系统监控并控制到紧邻车辆600的另一车 辆的距离，并自动调节车辆600的速度以保持与前方车辆的安全距离。在 至少一个实施例中，横向ACC系统执行距离保持，并在需要时建议车辆 600改变车道。在至少一个实施例中，横向ACC与其他ADAS应用程序有 关，例如LC和CW。
在至少一个实施例中，CACC系统使用来自其他车辆的信息，该信息 可以经由网络接口624和/或一个或更多个无线天线626从其他车辆接收经 由无线链路或者间接经由网络连接(例如，经由互联网)接收。在至少一 个实施例中，直接链路可以由车辆到车辆(“V2V”)的通信链路提供，而 间接链路可以由基础设施到车辆(“I2V”)的通信链路提供。通常，V2V 通信提供关于紧接在前的车辆(例如，紧接在车辆600之前并与之在同一 车道上的车辆)的信息，而I2V通信提供关于更前方交通的信息。在至少 一个实施例中，CACC系统可以包括I2V和V2V信息源之一或两者。在至 少一个实施例中，在给定车辆600之前的车辆的信息的情况下，CACC系 统可以更可靠，并且具有改善交通流的平滑度并减少道路拥堵的潜力。
在至少一个实施例中，FCW系统被设计成警告驾驶员危险，以便该 驾驶员可以采取纠正措施。在至少一个实施例中，FCW系统使用前向相机 和/或一个或更多个RADAR传感器660，其耦合至专用处理器、DSP、FPGA 和/或ASIC，其电耦合至提供驾驶员反馈，例如显示器、扬声器和/或振动 组件。在至少一个实施例中，FCW系统可以提供警告，例如以声音、视觉 警告，振动和/或快速制动脉冲的形式。
在至少一个实施例中，AEB系统检测到与另一车辆或其他对象的即 将发生的向前碰撞，并且如果驾驶员在指定的时间或距离参数内未采取纠 正措施，则可以自动施加制动。在至少一个实施例中，AEB系统可以使用 耦合到专用处理器、DSP、FPGA和/或ASIC的一个或更多个前向相机和/ 或一个或更多个RADAR传感器660。在至少一个实施例中，当AEB系统 检测到危险时，它通常首先警告驾驶员采取纠正措施以避免碰撞，并且， 如果该驾驶员没有采取纠正措施，则该AEB系统可以自动施加制动器以试 图防止或至少减轻预测碰撞的影响。在至少一个实施例中，AEB系统可以 包括诸如动态制动器支持和/或即将发生碰撞的制动的技术。
在至少一个实施例中，当车辆600越过车道标记时，LDW系统提供 视觉、听觉和/或触觉警告，例如方向盘或座椅振动，以警告驾驶员。在至 少一个实施例中，当驾驶员诸如通过激活转向信号灯指示有意的车道偏离 时，LDW系统不活跃。在至少一个实施例中，LDW系统可以使用耦合到 专用处理器、DSP、FPGA和/或ASIC的面向正面的相机，其被电耦合以 提供诸如显示器、扬声器和/或振动组件之类的驾驶员反馈。在至少一个实 施例中，LKA系统是LDW系统的一种变型。在至少一个实施例中，如果 车辆600开始离开车道，则LKA系统提供转向输入或制动以校正车辆600。
在至少一个实施例中，BSW系统检测并警告汽车盲区中的车辆驾驶 员。在至少一个实施例中，BSW系统可以提供视觉、听觉和/或触觉警报， 以指示合并或改变车道是不安全的。在至少一个实施例中，当驾驶员使用 转向灯时，BSW系统可以提供附加警告。在至少一个实施例中，BSW系 统可以使用耦合到专用处理器、DSP、FPGA和/或ASIC的一个或更多个朝后侧的相机和/或一个或更多个RADAR传感器660，其电耦合到驾驶员 反馈，例如显示器、扬声器和/或振动组件。
在至少一个实施例中，当在车辆600倒车时在后相机范围之外检测到 对象时，RCTW系统可以提供视觉、听觉和/或触觉通知。在至少一个实施 例中，RCTW系统包括AEB系统，以确保应用程序车辆制动器以避免碰 撞。在至少一个实施例中，RCTW系统可以使用一个或更多个面向后方的RADAR传感器660，其耦合到专用处理器、DSP、FPGA和/或ASIC，其 被电耦合以提供诸如显示器、扬声器和/或振动组件之类的驾驶员反馈。
在至少一个实施例中，常规的ADAS系统可能易于产生误报结果， 这可能使驾驶员烦恼和分散注意力，但通常不是灾难性的，因为常规的 ADAS系统会警告驾驶员并允许该驾驶员决定安全状况是否真正存在并采 取相应动作。在至少一个实施例中，在结果冲突的情况下，车辆600本身 决定是否听从主计算机或副计算机(例如，控制器636的第一控制器或第 二控制器)的结果。例如，在至少一个实施例中，ADAS系统638可以是 用于将感知信息提供给备份计算机合理性模块的备用和/或辅助计算机。在 至少一个实施例中，备用计算机合理性监控器可以在硬件组件上运行冗余 的各种软件，以检测感知和动态驾驶任务中的故障。在至少一个实施例中， 可以将来自ADAS系统638的输出提供给监控MCU。在至少一个实施例 中，如果来自主计算机的输出和来自辅助计算机的输出冲突，则监督MCU 决定如何协调冲突以确保安全操作。
在至少一个实施例中，主计算机可以配置为向监督MCU提供置信度 分数，以指示该主计算机对所选结果的置信度。在至少一个实施例中，如 果该置信度得分超过阈值，则该监督MCU可以遵循该主计算机的指示， 而不管该辅助计算机是否提供冲突或不一致的结果。在至少一个实施例中， 在置信度得分不满足阈值的情况下，并且在主计算机和辅助计算机指示不 同的结果(例如，冲突)的情况下，监督MCU可以在计算机之间仲裁以 确定适当的结果。
在至少一个实施例中，监督MCU可以配置为运行神经网络，该神经 网络被训练和配置为至少部分地基于来自主计算机的输出和来自辅助计算 机的输出来确定该辅助计算机提供错误警报的条件。在至少一个实施例中， 监督MCU中的神经网络可以学习何时可以信任辅助计算机的输出，以及 何时不能信任。例如，在至少一个实施例中，当该辅助计算机是基于 RADAR的FCW系统时，该监督MCU中的神经网络可以学习FCW系统 何时识别实际上不是危险的金属对象，例如会触发警报的排水格栅或井盖。 在至少一个实施例中，当辅助计算机是基于相机的LDW系统时，当存在 骑自行车的人或行人并且实际上车道偏离是最安全的操作时，监督MCU 中的神经网络可以学会覆盖LDW。在至少一个实施例中，监督MCU可以包括适合于运行具有相关联的存储器的神经网络的DLA或GPU中的至少 一个。在至少一个实施例中，监督MCU可以包括和/或被包括为一个或更 多个SoC 604的组件。
在至少一个实施例中，ADAS系统638可以包括使用传统的计算机视 觉规则执行ADAS功能的辅助计算机。在至少一个实施例中，该辅助计算 机可以使用经典计算机视觉规则(如果-则)，并且监督MCU中的神经网 络的存在可以提高可靠性、安全性和性能。例如，在至少一个实施例中， 多样化的实现方式和有意的非同一性使得整个系统更加容错，尤其是对于 由软件(或软件-硬件接口)功能引起的故障。例如，在至少一个实施例中， 如果在主计算机上运行的软件中存在软件漏洞或错误，并且在辅助计算机 上运行的不相同的软件代码提供了一致的总体结果，则监督MCU可以更 有把握地认为总体结果是正确，并且该主计算机上的软件或硬件中的漏洞 不会导致重大错误。
在至少一个实施例中，可以将ADAS系统638的输出输入到主计算 机的感知模块和/或主计算机的动态驾驶任务模块中。例如，在至少一个实 施例中，如果ADAS系统638由于正前方的对象而指示向前碰撞警告，则 感知块可以在识别对象时使用该信息。在至少一个实施例中，如本文所述， 辅助计算机可以具有其自己的神经网络，该神经网络经过训练从而降低了 误报的风险。
在至少一个实施例中，车辆600可以进一步包括信息娱乐SoC 630(例 如，车载信息娱乐系统(IVI))。尽管被示出和描述为SoC，但是在至少 一个实施例中，信息娱乐系统SoC 630可以不是SoC，并且可以包括但不 限于两个或更多个分立组件。在至少一个实施例中，信息娱乐SoC 630可 以包括但不限于硬件和软件的组合，其可以用于提供音频(例如，音乐、 个人数字助理、导航指令、新闻、广播等)、视频(例如，电视、电影、 流媒体等)、电话(例如，免提通话)、网络连接(例如，LTE、WiFi等) 和/或信息服务(例如，导航系统、后停车辅助、无线电数据系统、与车辆 相关的信息，例如燃油水平、总覆盖距离、制动燃油水平、油位、车门打 开/关闭、空气滤清器信息等)到车辆600。例如，信息娱乐SoC 630可以 包括收音机、磁盘播放器、导航系统、视频播放器、USB和蓝牙连接、汽 车、车载娱乐系统、WiFi、方向盘音频控制、免提语音控制、抬头显示器 (“HUD”)、HMI显示器634、远程信息处理设备、控制面板(例如，用 于控制各种组件、特征和/或系统和/或与之交互)和/或其他组件。在至少一个实施例中，信息娱乐SoC 630可以进一步用于向车辆600的用户提供 信息(例如，视觉和/或听觉的)，诸如来自ADAS系统638的信息、自动 驾驶信息(诸如计划的车辆操纵)、轨迹、周围环境信息(例如，交叉路 口信息、车辆信息、道路信息等)和/或其他信息。
在至少一个实施例中，信息娱乐SoC 630可以包括任何数量和类型的 GPU功能。在至少一个实施例中，信息娱乐SoC 630可以通过总线602与 车辆600的其他设备、系统和/或组件通信。在至少一个实施例中，信息娱 乐SoC 630可以是耦合到监控MCU，使得信息娱乐系统的GPU可以在主 控制器636(例如，车辆600的主计算机和/或备用计算机)发生故障的情 况下执行一些自动驾驶功能。在至少一个实施例中，信息娱乐SoC 630可 以使车辆600进入司机到安全停止模式，如本文所述。
在至少一个实施例中，车辆600可以进一步包括仪表板632(例如， 数字仪表板、电子仪表板、数字仪表操纵板等)。在至少一个实施例中， 仪表板632可以包括但不限于控制器和/或超级计算机(例如，离散控制器 或超级计算机)。在至少一个实施例中，仪表板632可以包括但不限于一 组仪表的任何数量和组合，例如车速表、燃料水平、油压、转速表、里程 表、转弯指示器、换档位置指示器、一个或更多个安全带警告灯、一个或 更多个驻车制动警告灯、一个或更多个发动机故障灯、辅助约束系统(例 如安全气囊)信息、照明控件、安全系统控件、导航信息等。在某些示例 中，信息可能是在信息娱乐SoC 630和仪表板632之间显示和/或共享。在 至少一个实施例中，仪表板632可以被包括作为信息娱乐SoC 630的一部 分，反之亦然。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 6C中用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架 构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图6D是根据至少一个实施例的在基于云的服务器与图6A的自动驾 驶车辆600之间进行通信的系统676的图。在至少一个实施例中，系统676 可以包括但不限于一个或更多个服务器678、一个或更多个网络690以及 任何数量和类型的车辆，包括车辆600。在至少一个实施例中，一个或更 多个服务器678可以包括但不限于，多个GPU 684(A)-684(H)(在本文中统称为GPU 684)、PCIe交换机682(A)-682(D)(在本文中统称 为PCIe交换机682)，和/或CPU 680(A)-680(B)(在本文中统称为 CPU 680)、GPU 684、CPU 680和PCIe交换机682可以与高速连接线互 连，例如但不限于，由NVIDIA开发的NVLink接口688和/或PCIe连接686。在至少一个实施例中，GPU 684通过NVLink和/或NVSwitchSoC连 接，GPU 684和PCIe交换机682通过PCIe互连连接。尽管示出了八个GPU 684、两个CPU 680和四个PCIe交换机682，但这并不旨在进行限制。在 至少一个实施例中，一个或更多个服务器678中的每一个可以包括但不限 于任意数量的GPU 684、CPU 680和/或PCIe交换机682的任何组合。例 如，在至少一个实施例中，一个或更多个服务器678可各自包括八个、十 六个、三十二个和/或更多个GPU 684。
在至少一个实施例中，一个或更多个服务器678可以通过一个或更多 个网络690并从车辆接收表示图像的图像数据，该图像示出了意外的或改 变的道路状况，例如最近开始的道路工程。在至少一个实施例中，一个或 更多个服务器678可以通过一个或更多个网络690并且向车辆传输经更新 的等神经网络692，和/或地图信息694，包括但不限于关于交通和道路状 况的信息。在至少一个实施例中，对地图信息694的更新可以包括但不限 于对HD地图622的更新，例如关于建筑工地、坑洼、便道、洪水和/或其 他障碍物的信息。在至少一个实施例中，神经网络692和/或地图信息694 可能是由从环境中的任何数量的车辆接收的数据中表示的新训练和/或经 验产生的，和/或至少基于在数据中心执行的训练(例如，使用一个或更多 个服务器678和/或其他服务器)。
在至少一个实施例中，一个或更多个服务器678可以用于至少部分地 基于训练数据来训练机器学习模型(例如，神经网络)。在至少一个实施 例中，训练数据可以由车辆产生，和/或可以在模拟中产生(例如，使用游 戏引擎)。在至少一个实施例中，标记任何数量的训练数据(例如，在相 关的神经网络受益于监督学习的情况下)和/或经历其他预处理。在至少一 个实施例中，没有对任何数量的训练数据进行标记和/或预处理(例如，在 相关联的神经网络不需要监督学习的情况下)。在至少一个实施例中，一 旦机器学习模型被训练，机器学习模型就可以被车辆使用(例如，通过一 个或更多个网络690传输到车辆，和/或机器学习模型可以被一个或更多个 服务器678使用以远程监控车辆。
在至少一个实施例中，一个或更多个服务器678可以从车辆接收数据 并且将数据应用程序于最新的实时神经网络以用于实时智能推理。在至少 一个实施例中，一个或更多个服务器678可以包括由一个或更多个GPU 684供电的深度学习超级计算机和/或专用AI计算机，例如由NVIDIA开 发的DGX和DGX Station机器。然而，在至少一个实施例中，一个或更多 个服务器678可以包括使用CPU供电的数据中心的深度学习基础设施。
在至少一个实施例中，一个或更多个服务器678的深度学习基础结构 可能能够进行快速、实时的推理，并且可以使用该能力来评估和验证车辆 600中处理器、软件和/或相关硬件的健康。例如，在至少一个实施例中， 深度学习基础设施可以从车辆600接收周期性更新，例如车辆600在该图 像序列中所定位的图像序列和/或对象(例如，通过计算机视觉和/或其他机 器学习对象分类技术)。在至少一个实施例中，深度学习基础设施可以运 行其自己的神经网络以识别对象并将它们与车辆600所识别的对象进行比 较，并且，如果结果不匹配和深度学习基础设施断定车辆600中的AI正在 发生故障，则一个或更多个服务器678可以将信号发送到车辆600，以指 示车辆600的故障安全计算机采取控制、通知乘客并完成安全停车操作。
在至少一个实施例中，一个或更多个服务器678可以包括一个或更多 个GPU 684和一个或更多个可编程推理加速器(例如NVIDIA的TensorRT 3设备)。在至少一个实施例中，GPU驱动的服务器和推理加速的组合可 以使实时响应成为可能。在至少一个实施例中，例如在性能不太关键的情 况下，可以将由CPU、FPGA和其他处理器驱动的服务器用于推理。在至 少一个实施例中，硬件结构315用于执行一个或更多个实施例。本文结合 图3A和/或图3B提供关于硬件结构315的细节。
计算机系统
图7是示出根据至少一个实施例示例性计算机系统的框图，该示例性 计算机系统可以是具有互连的设备和组件的系统，片上系统(SOC)或它 们的某种形成有处理器的组合，该处理器可以包括执行单元以执行指令。 在至少一个实施例中，根据本公开，例如本文所述的实施例，计算机系统 700可以包括但不限于组件，例如处理器702，其执行单元包括逻辑以执行 用于过程数据的算法。在至少一个实施例中，计算机系统700可以包括处 理器，例如可从加利福尼亚圣塔克拉拉的英特尔公司(Intel Corporation of Santa Clara,California)获得的
处理器家族、XeonTM、
XScaleTM和/或StrongARMTM，
CoreTM或
NervanaTM微处理器， 尽管也可以使用其他系统(包括具有其他微处理器的PC、工程工作站、机 顶盒等)。在至少一个实施例中，计算机系统700可以执行可从华盛顿州 雷蒙德市的微软公司(Microsoft Corporation of Redmond,Wash.)获得的 WINDOWS操作系统版本，尽管其他操作系统(例如UNIX和Linux)、 嵌入式软件和/或图形用户界面也可以使用。
实施例可以用在其他设备中，例如手持设备和嵌入式应用程序。手持 设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数 码相机、个人数字助理(“PDA”)和手持PC。在至少一个实施例中，嵌入 式应用程序可以包括微控制器、数字信号处理器(“DSP”)、片上系统、 网络计算机(“NetPC”)、机顶盒、网络集线器、广域网(“WAN”)交换机，或根据至少一个实施例可以执行一个或更多个指令的任何其他系统。
在至少一个实施例中，计算机系统700可包括但不限于处理器702， 该处理器702可包括但不限于一个或更多个执行单元708，以根据本文描 述的技术执行机器学习模型训练和/或推理。在至少一个实施例中，计算机 系统700是单处理器台式机或服务器系统，但是在另一实施例中，计算机 系统700可以是多处理器系统。在至少一个实施例中，处理器702可以包 括但不限于复杂指令集计算机(“CISC”)微处理器、精简指令集计算 (“RISC”)微处理器、超长指令字(“VLIW”)微处理器、实现指令集组 合的处理器，或任何其他处理器设备，例如数字信号处理器。在至少一个 实施例中，处理器702可以耦合到处理器总线710，该处理器总线710可 以在处理器702与计算机系统700中的其他组件之间传输数据信号。
在至少一个实施例中，处理器702可以包括但不限于1级(“L1”)内 部高速缓存存储器(“cache”)704。在至少一个实施例中，处理器702可 以具有单个内部高速缓存或多级内部缓存。在至少一个实施例中，高速缓 存存储器可以驻留在处理器702的外部。根据特定的实现和需求，其他实 施例也可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存 器文件706可以在各种寄存器中存储不同类型的数据，包括但不限于整数 寄存器、浮点寄存器、状态寄存器和指令指针寄存器。
在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执 行单元708，其也位于处理器702中。在至少一个实施例中，处理器702 还可以包括微码(“ucode”)只读存储器(“ROM”)，用于存储某些宏指令 的微代码。在至少一个实施例中，执行单元708可以包括用于处理封装指 令集709的逻辑。在至少一个实施例中，通过将封装指令集709包括在通 用处理器的指令集中，以及要执行指令的相关电路，可以使用处理器702 中的封装数据来执行许多多媒体应用程序使用的操作。在至少一个实施例 中，可以通过使用处理器的数据总线的全宽度来在封装的数据上执行操作 来加速和更有效地执行许多多媒体应用程序，这可能不需要在该处理器的 数据总线上传输较小的数据单元来一次执行一个数据元素的一个或更多个 操作。
在至少一个实施例中，执行单元708也可以用在微控制器、嵌入式处 理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中， 计算机系统700可以包括但不限于存储器720。在至少一个实施例中，存 储器720可以为动态随机存取存储器(“DRAM”)设备、静态随机存取存 储器(“SRAM”)设备、闪存设备或另一个存储设备。在至少一个实施例中，存储器720可以存储由处理器702可以执行的由数据信号表示的指令 719和/或数据721。
在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线710和存 储器720。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器 控制器集线器(“MCH”)716，并且处理器702可以经由处理器总线710 与MCH 716通信。在至少一个实施例中，MCH 716可以提供到存储器720 的高带宽存储器路径718以用于指令和数据存储以及用于图形命令、数据 和纹理的存储。在至少一个实施例中，MCH 716可以在处理器702、存储 器720和计算机系统700中的其他组件之间启动数据信号，并且在处理器 总线710、存储器720和系统I/O接口722之间桥接数据信号。在至少一 个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。 在至少一个实施例中，MCH 716可以通过高带宽存储器路径718耦合到存 储器720，并且图形/视频卡712可以通过加速图形端口(Accelerated Graphics Port)(“AGP”)互连714耦合到MCH 716。
在至少一个实施例中，计算机系统700可以使用系统I/O接口722作 为专有集线器接口总线来将MCH 716耦合到I/O控制器集线器(“ICH”) 730。在至少一个实施例中，ICH730可以通过本地I/O总线提供与某些I/O 设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限于 用于将外围设备连接到存储器720、芯片组和处理器702的高速I/O总线。 示例可以包括但不限于音频控制器729、固件集线器(“Flash BIOS”)728、 无线收发器726、数据存储724、包含用户输入和键盘接口725的传统I/O 控制器723、串行扩展端口727(例如通用串行总线(USB)端口)和网络 控制器734。在至少一个实施例中，数据存储724可以包括硬盘驱动器、 软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。
在至少一个实施例中，图7示出了包括互连的硬件设备或“芯片”的系 统，而在其他实施例中，图7可以示出SoC。在至少一个实施例中，图7 中示出的设备可以与专有互连、标准化互连(例如，PCIe)或其某种组合 互连。在至少一个实施例中，计算机系统700的一个或更多个组件使用计 算快速链路(CXL)互连来互连。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关的推理 和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑315 的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图7的系统 中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/ 或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图8是示出根据至少一个实施例的用于利用处理器810的电子设备 800的框图。在至少一个实施例中，电子设备800可以是，例如但不限于， 笔记本电脑、塔式服务器、机架服务器、刀片服务器、膝上型计算机、台 式机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子 设备。
在至少一个实施例中，电子设备800可以包括但不限于通信地耦合到 任何合适数量或种类的组件、外围设备、模块或设备的处理器810。在至 少一个实施例中，处理器810使用总线或接口耦合，诸如I2C总线、系统 管理总线(“SMBus”)、低引脚数(LPC)总线、串行外围接口(“SPI”)、 高清音频(“HDA”)总线、串行高级技术附件(“SATA”)总线、通用串行 总线(“USB”)(1、2、3版等)或通用异步接收器/发送器(“UART”)总 线。在至少一个实施例中，图8示出了系统，该系统包括互连的硬件设备 或“芯片”，而在其他实施例中，图8可以示出示例性SoC。在至少一个实 施例中，图8中所示的设备可以与专有互连线、标准化互连(例如，PCIe) 或其某种组合互连。在至少一个实施例中，图8的一个或更多个组件使用 计算快速链路(CXL)互连线来互连。
在至少一个实施例中，图8可以包括显示器824、触摸屏825、触摸 板830、近场通信单元(“NFC”)845、传感器集线器840、热传感器846、 快速芯片组(“EC”)835、可信平台模块(“TPM”)838、BIOS/固件/闪存 (“BIOS，FW Flash”)822、DSP 860、驱动器820(例如固态磁盘(“SSD”) 或硬盘驱动器(“HDD”))、无线局域网单元(“WLAN”)850、蓝牙单元 852、无线广域网单元(“WWAN”)856、全球定位系统(GPS)单元855、 相机(“USB 3.0相机”)854(例如USB3.0相机)和/或以例如LPDDR3 标准实现的低功耗双倍数据速率(“LPDDR”)存储器单元(“LPDDR3”) 815。这些组件可以各自以任何合适的方式实现。
在至少一个实施例中，其他组件可以通过本文所述的组件通信地耦合 到处理器810。在至少一个实施例中，加速度计841、环境光传感器(“ALS”) 842、罗盘843和陀螺仪844可以可通信地耦合到传感器集线器840。在至 少一个实施例中，热传感器839、风扇837、键盘836和触摸板830可以通 信地耦合到EC 835。在至少一个实施例中，扬声器863、耳机864和麦克 风(“mic”)865可以通信地耦合到音频单元(“音频编解码器和D类放大 器”)862，其又可以通信地耦合到DSP860。在至少一个实施例中，音频单 元862可以包括例如但不限于音频编码器/解码器(“编解码器”)和D类放 大器。在至少一个实施例中，SIM卡(“SIM”)857可以通信地耦合到WWAN 单元856。在至少一个实施例中，组件(诸如WLAN单元850和蓝牙单元 852以及WWAN单元856)可以被实现为下一代形式因素(NGFF)。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 8中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/ 或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图9示出了根据至少一个实施例的计算机系统900。在至少一个实施 例中，计算机系统900配置为实现贯穿本公开描述的各种过程和方法。
在至少一个实施例中，计算机系统900包括但不限于至少一个中央处 理单元(“CPU”)902，该中央处理单元(“CPU”)902连接到使用任何合 适协议实现的通信总线910，诸如PCI(“外围设备互联”)、外围组件互连 Express(“PCI-Express”)、AGP(“加速图形端口”)、超传输或任何其他 总线或点对点通信协议。在至少一个实施例中，计算机系统900包括但不 限于主存储器904和控制逻辑(例如，实现为硬件、软件或其组合)，并 且数据可以采取随机存取存储器(“RAM”)的形式存储在主存储器904中。 在至少一个实施例中，网络接口子系统(“网络接口”)922提供到其他计 算设备和网络的接口，用于使用计算机系统900接收数据并将数据传输到 其他系统。
在至少一个实施例中，计算机系统900在至少一个实施例中包括但不 限于输入设备908、并行处理系统912和显示设备906，它们可以使用常规 的阴极视线管(“CRT”)、液晶显示器(“LCD”)、发光二极管(“LED”) 显示器、等离子显示器或其他合适的显示技术实现。在至少一个实施例中， 从输入设备908(诸如键盘、鼠标、触摸板、麦克风等)接收用户输入。在至少一个实施例中，本文所述模块中的每一个可以位于单个半导体平台 上以形成处理系统。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 9中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/ 或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图10示出了根据至少一个实施例的计算机系统1000。在至少一个实 施例中，计算机系统1000包括但不限于计算机1010和USB盘1020。在 至少一个实施例中，计算机1010可以包括但不限于任何数量和类型的处理 器(未示出)和存储器(未示出)。在至少一个实施例中，计算机1010 包括但不限于服务器、云实例、膝上型计算机和台式计算机。
在至少一个实施例中，USB盘1020包括但不限于处理单元1030、 USB接口1040和USB接口逻辑1050。在至少一个实施例中，处理单元 1030可以是任何指令执行系统、装置或能够执行指令的设备。在至少一个 实施例中，处理单元1030可以包括但不限于任何数量和类型的处理核心 (未示出)。在至少一个实施例中，处理单元1030包括专用集成电路(“ASIC”)，该专用集成电路被优化为执行与机器学习相关联的任何数量 和类型的操作。例如，在至少一个实施例中，处理单元1030是张量处理单 元(“TPC”)，其被优化以执行机器学习推理操作。在至少一个实施例中， 处理单元1030是视觉处理单元(“VPU”)，其被优化以执行机器视觉和机 器学习推理操作。
在至少一个实施例中，USB接口1040可以是任何类型的USB连接 器或USB插座。例如，在至少一个实施例中，USB接口1040是用于数据 和电源的USB 3.0Type-C插座。在至少一个实施例中，USB接口1040是 USB 3.0Type-A连接器。在至少一个实施例中，USB接口逻辑1050可以 包括使处理单元1030能够经由USB连接器1040与设备(例如计算机1010) 相连接的任何数量和类型的逻辑。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在系统图 10中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和 /或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图11A示出了示例性架构，其中多个GPU 1110(1)-1110(N)通 过高速链路1140(1)-1140(N)(例如，总线/点对点互连等)通信地耦合到多 个多核心处理器1105(1)-1105(M)。在至少一个实施例中，高速链路 1140(1)-1140(N)支持6GB/s、32GB/s、100GB/s或更高的通信吞吐量。 在至少一个实施例中，可以使用各种互连协议，包括但不限于PCIe 6.0或7.0以及NVLink 2.0。在各个图中，“N”和“M”表示正整数，其值可因图而 异。
此外，在至少一个实施例中，两个或更多个GPU 1110通过高速链路 1129(1)-1129(2)互连，该高速链路可以使用与用于高速链路1140(1) -1140(N)的协议/链路类似或不同的协议/链路来实现。类似地，两个或 更多个多核心处理器1105可以通过高速链路1128连接，该高速链路可以 是以20GB/s、30GB/s、120GB/s或更高的速度运行的对称多处理器(SMP) 总线。可替代地，可以使用类似的协议/链路(例如，通过公共互连结构) 来完成图11A中所示的各种系统组件之间的所有通信。
在至少一个实施例中，每个多核心处理器1105分别经由存储器互连 1126(1)-1126(M)通信地耦合到处理器存储器1101(1)-1101(M)， 并且每个GPU 1110(1)-1110(N)分别通过GPU存储器互连1150(1)-1150 (N)通信地耦合到GPU存储器1120(1)-1120(N)。在至少一个实施 例中，存储器互连1126和1150可以利用相似或不同的存储器访问技术。 作为示例而非限制，处理器存储器1101(1)-1101(M)和GPU存储器 1120可以是易失性存储器，诸如动态随机存取存储器(DRAM)(包括堆 叠的DRAM)、图形DDR SDRAM(GDDR)(例如GDDR5、GDDR6)， 或高带宽存储器(HBM)，和/或可以是非易失性存储器，例如3D XPoint 或Nano-Ram。在至少一个实施例中，处理器存储器1101的某些部分可以 是易失性存储器，而另一部分可以是非易失性存储器(例如，使用两级存 储器(2LM)层次结构)。
如本文所述，尽管各种多核心处理器1105和GPU 1110可以分别物 理地耦合到特定存储器1101、1120，和/或可以实现统一存储器架构，其中 虚拟系统地址空间(也称为“有效地址”空间)分布在各个物理存储器之间。 例如，处理器存储器1101(1)-1101(M)可以各自包含64GB的系统存 储器地址空间，并且GPU存储器1120(1)-1120(N)可以各自包含32GB的系统存储器地址空间，从而当M＝2和N＝4时，导致总计276GB的可 寻址存储器大小。N和M也可能是其他值。
图11B示出了根据一个示例性实施例的用于多核心处理器1107和图 形加速模块1146之间互连的附加细节。在至少一个实施例中，图形加速模 块1146可以包括集成在线路卡上的一个或更多个GPU芯片，该线路卡经 由高速链路1140(例如，PCIe总线、NVLink等)耦合到处理器1107。在 至少一个实施例中，图形加速模块1146可以选择性地集成在具有处理器 1107的封装或芯片上。
在至少一个实施例中，处理器1107包括多个核心1160A-1160D，每 个核心都具有转换后备缓冲区(“TLB”)1161A-1161D和一个或更多个高 速缓存1162A-1162D。在至少一个实施例中，核心1160A-1160D可以包括 未示出的各种其他组件，用于执行指令和处理数据。在至少一个实施例中， 高速缓存1162A-1162D可以包括级别1(L1)和级别2(L2)高速缓存。此外，一个或更多个共享高速缓存1156可以被包括在高速缓存 1162A-1162D中，并且由各组核心1160A-1160D共享。例如，处理器1107 的一个实施例包括24个核心，每个核心具有其自己的L1高速缓存，十二 个共享的L2高速缓存，和十二个共享的L3高速缓存。在该实施例中，两 个相邻核心共享一个或更多个L2和L3高速缓存。在至少一个实施例中， 处理器1107和图形加速模块1146与系统存储器1114连接，该系统存储器 1114可以包括图11A中的处理器存储器1101(1)-1101(M)。
在至少一个实施例中，通过一致性总线1164经由核心间通信为存储 在各个高速缓存1162A-1162D、1156和系统存储器1114中的数据和指令 维护一致性。在至少一个实施例中，例如，每个高速缓存可以具有与其相 关联的高速缓存一致性逻辑/电路，以响应于检测到对特定高速缓存行的读 取或写入通过一致性总线1164进行通信。在至少一个实施例中，通过一致 性总线1164实现高速缓存监听协议，以监听(snoop)高速缓存访问。
在至少一个实施例中，代理电路1125将图形加速模块1146通信地耦 合到一致性总线1164，从而允许图形加速模块1146作为核心1160A-1160D 的对等方参与高速缓存一致性协议。特别地，在至少一个实施例中，接口 1135通过高速链路1140提供到代理电路1125的连接，并且接口1137将 图形加速模块1146连接到高速链路1140。
在至少一个实施例中，加速器集成电路1136代表图形加速模块的多 个图形处理引擎1131(1)-1131(N)提供高速缓存管理、存储器访问、 上下文管理和中断管理服务。在至少一个实施例中，图形处理引擎1131(1) -1131(N)可各自包括单独的图形处理单元(GPU)。在至少一个实施例 中，图形处理引擎1131(1)-1131(N)选择性地可以包括GPU内的不同 类型的图形处理引擎，诸如图形执行单元、媒体处理引擎(例如，视频编 码器/解码器)、采样器和blit引擎。在至少一个实施例中，图形加速模块 1146可以是具有多个图形处理引擎1131(1)-1131(N)的GPU，或者图 形处理引擎1131(1)-1131(N)可以是集成在通用封装、线路卡或芯片 上的各个GPU。
在至少一个实施例中，加速器集成电路1136包括存储器管理单元 (MMU)1139，用于执行各种存储器管理功能，例如虚拟到物理存储器转 换(也称为有效到真实存储器转换)，还包括用于访问系统存储器1114 的存储器访问协议。在至少一个实施例中，MMU 1139还可包括转换后备 缓冲区(“TLB”)(未示出)，用于高速缓存虚拟/有效到物理/真实地址转换。在至少一个实施例中，高速缓存1138可以存储命令和数据，用于图形 处理引擎1131(1)-1131(N)有效地访问。在至少一个实施例中，可能 使用获取单元1144，将存储在高速缓存1138和图形存储器1133(1)-1133 (M)中的数据与核心高速缓存1162A-1162D、1156和系统存储器1114 保持一致。如前所述，可以经由代表高速缓存1138和图形存储器1133(1) -1133(M)的代理电路1125来完成该任务(例如，将与处理器高速缓存 1162A-1162D、1156上的高速缓存行的修改/访问有关的更新发送到高速缓 存1138，并从高速缓存1138接收更新)。
在至少一个实施例中，一组寄存器1145存储由图形处理引擎1131(1) -1131(N)执行的线程的上下文数据，并且上下文管理电路1148管理线程 上下文。例如，上下文管理电路1148可以执行保存和恢复操作，以在上下 文切换期间保存和恢复各个线程的上下文(例如，其中保存第一线程并且 存储第二线程，以便可以由图形处理引擎执行第二线程)。例如，上下文 管理电路1148在上下文切换时，可以将当前寄存器值存储到存储器中的 (例如，由上下文指针标识的)指定区域。然后，当返回上下文时可以恢 复寄存器值。在至少一个实施例中，中断管理电路1147接收并处理从系统 设备接收的中断。
在至少一个实施例中，MMU 1139将来自图形处理引擎1131的虚拟/ 有效地址转换为系统存储器1114中的真实/物理地址。在至少一个实施例 中，加速器集成电路1136支持多个(例如，6、10、18)图形加速器模块 1146和/或其他加速器设备。在至少一个实施例中，图形加速器模块1146 可以专用于在处理器1107上执行的单个应用程序，或者可以在多个应用程 序之间共享。在至少一个实施例中，呈现了虚拟化的图形执行环境，其中 图形处理引擎1131(1)-1131(N)的资源与多个应用程序或虚拟机(VM) 共享。在至少一个实施例中，可以基于处理要求和与VM和/或应用程序相 关联的优先级，将资源细分为“切片”，其被分配给不同的VM和/或应用程 序。
在至少一个实施例中，加速器集成电路1136作为图形加速模块1146 的系统的桥来执行，并提供地址转换和系统存储器高速缓存服务。另外， 在至少一个实施例中，加速器集成电路1136可以为主机处理器提供虚拟化 设施，以管理图形处理引擎1131(1)-1131(N)的虚拟化、中断和存储 器管理。
在至少一个实施例中，由于图形处理引擎1131(1)-1131(N)的硬 件资源被明确地映射到主机处理器1107看到的真实地址空间，因此任何主 机处理器都可以使用有效地址值直接寻址这些资源。在至少一个实施例中， 加速器集成电路1136的一个功能是物理分离图形处理引擎1131(1)-1131 (N)，使得它们在系统看来为独立的单元。
在至少一个实施例中，一个或更多个图形存储器1133(1)-1133(M) 分别耦合到每个图形处理引擎1131(1)-1131(N)，并且N＝M。在至 少一个实施例中，图形存储器1133(1)-1133(M)存储指令和数据，所 述指令和数据由每个图形处理引擎1131(1)-1131(N)处理。在至少一 个实施例中，图形存储器1133(1)-1133(M)可以是易失性存储器，例 如DRAM(包括堆叠的DRAM)、GDDR存储器(例如，GDDR5，GDDR6) 或HBM，和/或可以是非易失性存储器，例如3D XPoint或Nano-Ram。
在至少一个实施例中，为了减少高速链路1140上的数据流量，可以 使用偏置技术以确保存储在图形存储器1133(1)-1133(M)中的数据是 图形处理引擎1131(1)-1131(N)最常使用的，并且最好核心1160A-1160D 不使用(至少不经常使用)的数据。类似地，在至少一个实施例中，偏置 机制试图将核心(并且优选地不是图形处理引擎1131(1)-1131(N)) 需要的数据保持在高速缓存1162A-1162D、1156和系统存储器1114中。
图11C示出了另一个示例性实施例，其中加速器集成电路1136被集 成在处理器1107内。在该实施例中，图形处理引擎1131(1)-1131(N) 经由接口1137和接口1135(同样可以是任何形式的总线或接口协议)通 过高速链路1140直接与加速器集成电路1136通信。在至少一个实施例中， 加速器集成电路1136可以执行与关于图11B描述的操作类似的操作。但 是由于它紧密靠近一致性总线1164和高速缓存1162A-1162D、1156，可能 具有更高的吞吐量。在至少一个实施例中，加速器集成电路支持不同的编 程模型，包括专用进程编程模型(无图形加速模块虚拟化)和共享编程模 型(具有虚拟化)，所述编程模型可以包括由加速器集成电路1136控制的 编程模型和由图形加速模块1146控制的编程模型。
在至少一个实施例中，图形处理引擎1131(1)-1131(N)专用于单 个操作系统下的单个应用程序或进程。在至少一个实施例中，单个应用程 序可以将其他应用程序请求汇聚(funnel)到图形处理引擎1131(1)-1131 (N)，从而在VM/分区内提供虚拟化。
在至少一个实施例中，图形处理引擎1131(1)-1131(N)可以被多 个VM/应用程序分区共享。在至少一个实施例中，共享模型可以使用系统 管理程序来虚拟化图形处理引擎1131(1)-1131(N)，以允许每个操作 系统进行访问。在至少一个实施例中，对于没有管理程序的单分区系统， 操作系统拥有图形处理引擎1131(1)-1131(N)。在至少一个实施例中，操作系统可以虚拟化图形处理引擎1131(1)-1131(N)，以提供对每个 进程或应用程序的访问。
在至少一个实施例中，图形加速模块1146或个体图形处理引擎1131 (1)-1131(N)使用进程句柄来选择进程元素。在至少一个实施例中，进 程元素被存储在系统存储器1114中，并且可使用本文所述的有效地址到真 实地址转换技术来寻址。在至少一个实施例中，进程句柄可以是特定于实 现方式的值，其在向图形处理引擎1131(1)-1131(N)注册其上下文时 提供给主机进程(即，调用系统软件以将进程元素添加到进程元素链接列 表)。在至少一个实施例中，进程句柄的较低16位可以是进程元素在进程 元素链接列表中的偏移量。
图11D示出了示例性加速器集成切片1190。在至少一个实施例中，“切 片”包括加速器集成电路1136的处理资源的指定部分。在至少一个实施例 中，应用程序是系统存储器1114中的有效地址空间1182，其存储进程元 素1183。在至少一个实施例中，响应于来自在处理器1107上执行的应用 程序1180的GPU调用1181，存储进程元素1183。在至少一个实施例中， 进程元素1183包含相应的应用程序1180的进程状态。在一个实施例中， 包含在进程元素1183中的工作描述符(WD)1184可以是由应用程序请求 的单个作业，或者可以包含指向作业队列的指针。在至少一个实施例中， WD 1184是指向应用程序的有效地址空间1182中的作业请求队列的指针。
在至少一个实施例中，图形加速模块1146和/或各个图形处理引擎 1131(1)-1131(N)可以由系统中所有进程或进程子集共享。在至少一个 实施例中，可以包括用于设置进程状态并将WD 1184发送到图形加速模块 1146以在虚拟化环境中开始作业的基础设施。
在至少一个实施例中，专用进程编程模型是特定于实现方式的。在至 少一个实施例中，在该模型中，单个进程拥有图形加速模块1146或个体图 形处理引擎1131。在至少一个实施例中，当图形加速模块1146由单个进 程拥有时，管理程序初始化用于所拥有的分区的加速器集成电路，当指派 了图形加速模块1146时，操作系统初始化用于所拥有的进程的加速器集成 电路1136。
在至少一个实施例中，在操作中，加速器集成切片1190中的WD获 取单元1191获取下一个WD 1184，其包括要由图形加速模块1146的一个 或更多个图形处理引擎完成的工作的指示。在至少一个实施例中，来自 WD 1184的数据可以存储在寄存器1145中，并由MMU1139、中断管理 电路1147和/或上下文管理电路1148使用，如图所示。例如，MMU 1139 的一个实施例包括用于访问OS虚拟地址空间1185内的段/页表1186的段/ 页漫游电路。在至少一个实施例中，中断管理电路1147可以处理从图形加 速模块1146接收的中断事件1192。在至少一个实施例中，当执行图形操 作时，由图形处理引擎1131(1)-1131(N)生成的有效地址1193被MMU 1139转换为真实地址。
在至少一个实施例中，为每个图形处理引擎1131(1)-1131(N)和 /或图形加速模块1146复制寄存器1145，并且所述寄存器1145可以由管理 程序或操作系统初始化。在至少一个实施例中，这些复制的寄存器中的每 一个可以被包括在加速器集成切片1190中。可以由管理程序初始化的示例 性寄存器在表1中示出。
表1–管理程序初始化的寄存器
表2中示出了可由操作系统初始化的示例性寄存器。
表2–操作系统初始化的寄存器
在至少一个实施例中，每个WD 1184特定于特定的图形加速模块 1146和/或图形处理引擎1131(1)-1131(N)。在至少一个实施例中，它 包含图形处理引擎1131(1)-1131(N)完成工作所需的所有信息，或者 它可以是指向存储器位置的指针，在该存储器位置应用程序已经设置了要 完成的工作的命令队列。
图11E示出了共享模型的一个示例性实施例的附加细节。该实施例 包括管理程序真实地址空间1198，其中存储了进程元素列表1199。在至少 一个实施例中，可经由管理程序1196来访问管理程序实地址空间1198， 所述管理程序1196虚拟化用于操作系统1195的图形加速模块引擎。
在至少一个实施例中，共享编程模型允许来自系统中全部分区或分区 子集的全部进程或进程子集使用图形加速模块1146。在至少一个实施例中， 存在两种编程模型，其中图形加速模块1146由多个进程和分区共享，即， 时间切片共享和图形定向共享。
在至少一个实施例中，在该模型中，系统管理程序1196拥有图形加 速模块1146，并使其功能可用于所有操作系统1195。在至少一个实施例中， 对于图形加速模块1146通过系统管理程序1196支持虚拟化，图形加速模 块1146可以遵守某些要求，例如(1)应用程序的作业请求必须是自主的 (即，不需要在作业之间保持状态)，或者图形加速模块1146必须提供上 下文保存和恢复机制，(2)图形加速模块1146保证应用程序的作业请求 在指定的时间量内完成，包括任何转换错误，或者图形加速模块1146提供 了抢占作业处理的能力，并且(3)在有向共享编程模型中进行操作时，必 须确保图形加速模块1146进程之间的公平性。
在至少一个实施例中，需要应用程序1180使用图形加速模块类型、 工作描述符(WD)、权限屏蔽寄存器(AMR)值和上下文保存/恢复区域 指针(CSRP)进行操作系统1195系统调用。在至少一个实施例中，图形 加速模块类型描述了用于系统调用的目标加速函数。在至少一个实施例中， 图形加速模块类型可以是系统特定的值。在至少一个实施例中，WD是专 门为图形加速模块1146格式化的，并且可以采用图形加速模块1146命令、 指向用户定义的结构的有效地址指针、指向命令队列的有效地址指针的形 式，或描述要由图形加速模块1146完成的工作的任何其他数据结构。
在至少一个实施例中，AMR值是用于当前进程的AMR状态。在至 少一个实施例中，传递给操作系统的值与设置AMR的应用程序类似。在 至少一个实施例中，如果加速器集成电路1136(未示出)和图形加速模块 1146的实现不支持用户权限屏蔽覆写寄存器(UAMOR)，则在管理程序 调用中传递AMR之前，操作系统可以将当前UAMOR值应用于AMR值。 在至少一个实施例中，管理程序1196可以在将AMR放入进程元素1183 中之前选择性地应用当前权限屏蔽覆写寄存器(AMOR)值。在至少一个 实施例中，CSRP是寄存器1145中的一个，所述寄存器包含应用程序的有 效地址空间1182中的区域的有效地址，供图形加速模块1146保存和恢复 上下文状态。在至少一个实施例中，如果不需要在作业之间保存状态或者 当作业被抢占时，则该指针是可选的。在至少一个实施例中，上下文保存/ 恢复区域可以是固定的系统存储器。
在接收到系统调用时，操作系统1195可以验证应用程序1180已经注 册并且被授予使用图形加速模块1146的权限。然后，在至少一个实施例中， 操作系统1195使用表3中所示的信息来调用管理程序1196。
表3–操作系统到管理程序的调用参数
在至少一个实施例中，在接收到管理程序调用时，管理程序1196验 证操作系统1195已注册并被授予使用图形加速模块1146的权限。然后， 在至少一个实施例中，管理程序1196将进程元素1183放入相应的图形加 速模块1146类型的进程元素链接列表中。在至少一个实施例中，进程元素 可以包括表4中所示的信息。
表4–进程元素信息
在至少一个实施例中，管理程序初始化多个加速器集成切片1190寄 存器1145。
如图11F所示，在至少一个实施例中，使用统一存储器，所述统一存 储器可经由用于访问物理处理器存储器1101(1)-1101(N)和GPU存储 器1120(1)-1120(N)的公共虚拟存储器地址空间来寻址。在该实现方 式中，在GPU 1110(1)-1110(N)上执行的操作利用相同的虚拟/有效存 储器地址空间来访问处理器存储器1101(1)-1101(M)，反之亦然，从 而简化了可编程性。在至少一个实施例中，虚拟/有效地址空间的第一部分 被分配给处理器存储器1101(1)，第二部分被分配给第二处理器存储器 1101(N)，第三部分被分配给GPU存储器1120(1)，以此类推。在至 少一个实施例中，整个虚拟/有效存储器空间(有时称为有效地址空间)由 此分布在处理器存储器1101和GPU存储器1120的每一个中，从而允许任 何处理器或GPU采用映射到任何物理存储器的虚拟地址访问该存储器。
在至少一个实施例中，一个或更多个MMU 1139A-1139E内的偏置/ 一致性管理电路1194A-1194E确保一个或更多个主机处理器(例如，1105) 与GPU 1110的高速缓存之间的高速缓存一致性，并实现指示应在其中存 储某些类型的数据的物理存储器的偏置技术。在至少一个实施例中，虽然 在图11F中示出了偏置/一致性管理电路1194A-1194E的多个实例，但可以 在一个或更多个主机处理器1105的MMU内和/或在加速器集成电路1136 内实现偏置/一致性电路。
一个实施例允许将GPU存储器1120映射为系统存储器的一部分，并 使用共享虚拟存储器(SVM)技术进行访问，但不会遭受与完整系统高速 缓存一致性相关的性能缺陷。在至少一个实施例中，将GPU存储器1120 作为系统存储器来访问而无需繁重的高速缓存一致性开销的能力为GPU 卸载提供了有利的操作环境。在至少一个实施例中，该布置允许主机处理 器1105的软件设置操作数并访问计算结果，而没有传统的I/O DMA数据 拷贝的开销。在至少一个实施例中，这样的传统拷贝包括驱动程序调用、 中断和存储器映射I/O(MMIO)访问，相对于简单的存储器访问而言，这 些访问效率均较低。在至少一个实施例中，在没有高速缓存一致性开销的 情况下访问GPU存储器1120的能力对于卸载的计算的执行时间可能是关 键的。在至少一个实施例中，例如，在具有大量流式写入存储器流量的情 况下，高速缓存一致性开销可以显著降低GPU 1110所看到的有效写入带 宽。在至少一个实施例中，操作数设置的效率、结果访问的效率和GPU计 算的效率可能会在确定GPU卸载的有效性方面发挥作用。
在至少一个实施例中，GPU偏置和主机处理器偏置的选择由偏置跟 踪器数据结构驱动。在至少一个实施例中，例如，可以使用偏置表，所述 偏置表可以是页面粒度结构(例如，以存储器页面的粒度来控制)，该页 面粒度结构包括每个GPU附加的存储器页面1或2位。在至少一个实施例 中，在GPU 1110中具有或不具有偏置高速缓存(例如，用于高速缓存偏 置表的频繁/最近使用的条目)的情况下，可以在一个或更多个GPU存储 器1120的被盗存储器范围中实现偏置表。替代地，在至少一个实施例中， 可以在GPU内维护整个偏置表。
在至少一个实施例中，在实际访问GPU存储器之前，访问与对GPU 附加存储器1120的每次访问相关联的偏置表条目，从而引起以下操作。在 至少一个实施例中，来自GPU1110的在GPU偏置中找到其页面的本地请 求被直接转发到对应的GPU存储器1120。在至少一个实施例中，来自GPU 的在主机偏置中找到其页面的本地请求被转发至处理器1105(例如，通过 本文所述的高速链路)。在至少一个实施例中，来自处理器1105的在主机 处理器偏置中找到所请求页面的请求完成了与正常存储器读取类似的请求。 替代地，可以将指向GPU偏置页面的请求转发到GPU 1110。在至少一个 实施例中，如果GPU当前不使用页面，则GPU可随后将页面迁移到主机 处理器偏置。在至少一个实施例中，页面的偏置状态可以通过基于软件的 机制、基于硬件辅助的软件的机制、或者在有限的情况下通过纯粹基于硬件的机制来改变。
在至少一个实施例中，一种用于改变偏置状态的机制采用API调用 (例如OpenCL)，所述API调用随后调用GPU的设备驱动程序，所述设 备驱动程序随后发送消息(或使命令描述符入队)到GPU，引导GPU改 变偏置状态，并在某些迁移中在主机中执行高速缓存刷新操作。在至少一 个实施例中，高速缓存刷新操作用于从主机处理器1105偏置到GPU偏置 的迁移，但是不用于相反的迁移。
在一个实施例中，高速缓存一致性是通过暂时渲染主机处理器1105 无法高速缓存的GPU偏置页面来维护的。在至少一个实施例中，为了访问 这些页面，处理器1105可以请求来自GPU 1110的访问，GPU 1110可以 或可以不立即授予访问权限。因此，在至少一个实施例中，为了减少处理 器1105和GPU 1110之间的通信，确保GPU偏置页面是GPU所需的页面而不是主机处理器1105所需的页面是有益的，反之亦然。
一个或更多个硬件结构135用于执行一个或更多个实施例。在本文中 可以结合图3A和/或图3B提供关于一个或更多个硬件结构135的细节。
图12示出了根据本文所述的各个实施例的示例性集成电路和相关联 的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示之外， 在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/ 核心、外围接口控制器或通用处理器核心。
图12是示出根据至少一个实施例的可使用一个或更多个IP核心制造 的芯片集成电路1200上的示例性系统的框图。在至少一个实施例中，集成 电路1200包括一个或更多个应用程序处理器1205(例如，CPU)、至少 一个图形处理器1210，并且可以另外包括图像处理器1215和/或视频处理 器1220，其中任意一个可以是模块化IP核心。在至少一个实施例中，集 成电路1200包括外围或总线逻辑，其包括USB控制器1225、UART控制 器1230、SPI/SDIO控制器1235和I22S/I22C控制器1240。在至少一个实 施例中，集成电路1200可以包括显示设备1245，其耦合到高清多媒体接 口(HDMI)控制器1250和移动工业处理器接口(MIPI)显示接口1255 中的一个或更多个。在至少一个实施例中，存储可以由闪存子系统1260 提供，包括闪存和闪存控制器。在至少一个实施例中，可以经由存储器控 制器1265提供存储器接口，以用于访问SDRAM或SRAM存储器设备。 在至少一个实施例中，一些集成电路还包括嵌入式安全引擎1270。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在集成电 路1200中用于至少部分地基于使用神经网络训练操作、神经网络功能和/ 或架构或本文描述的神经网络用例计算的权重参数来推理或预测操作。
图13A-13B示出了根据本文所述的各个实施例的示例性集成电路和 相关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了所示 出的之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图 形处理器/核心、外围接口控制器或通用处理器核心。
图13A-13B是示出根据本文描述的实施例的在SoC内使用的示例性 图形处理器的框图。图13A示出了根据至少一个实施例的芯片集成电路上 系统的示例性图形处理器1310，其可以使用一个或更多个IP核心来制造。 图13B示出了根据至少一个实施例的芯片集成电路上系统的另外示例性图 形处理器1340，其可以使用一个或更多个IP核心来制造。在至少一个实 施例中，图13A的图形处理器1310是低功耗图形处理器核心。在至少一 个实施例中，图13B的图形处理器1340是更高性能的图形处理器核心。 在至少一个实施例中，每个图形处理器1310、1340可以是图12的图形处 理器1210的变体。
在至少一个实施例中，图形处理器1310包括顶点处理器1305和一个 或更多个片段处理器1315A-1315N(例如1315A、1315B、1315C、1315D 至1315N-1和1315N)。在至少一个实施例中，图形处理器1310可以经由 单独的逻辑来执行不同的着色器程序，使得顶点处理器1305被优化以执行 针对顶点着色器程序的操作，而一个或更多个片段处理器1315A-1315N执 行片段(例如，像素)着色操作用于片段或像素或着色器程序。在至少一 个实施例中，顶点处理器1305执行3D图形管线的顶点处理阶段并生成图 元和顶点数据。在至少一个实施例中，一个或更多个片段处理器 1315A-1315N使用由顶点处理器1305生成的图元和顶点数据来生成在显 示设备上显示的帧缓冲区。在至少一个实施例中，一个或更多个片段处理 器1315A-1315N被优化以执行如在OpenGL API中所提供的片段着色器程 序，其可以用于执行与在Direct 3D API中所提供的像素着色器程序类似的 操作。
在至少一个实施例中，图形处理器1310附加地包括一个或更多个存 储器管理单元(MMU)1320A-1320B、一个或更多个高速缓存1325A-1325B 和一个或更多个电路互连1330A-1330B。在至少一个实施例中，一个或更 多个MMU 1320A-1320B提供用于图形处理器1310的虚拟到物理地址的映 射，包括用于顶点处理器1305和/或片段处理器1315A-1315N，其可以引 用存储在存储器中的顶点或图像/纹理数据，除了存储在一个或更多个高速 缓存1325A-1325B中的顶点或图像/纹理数据之外。在至少一个实施例中， 一个或更多个MMU1320A-1320B可以与系统内的其他MMU同步，包括 与图12的一个或更多个应用程序处理器1205、图像处理器1215和/或视频 处理器1220相关联的一个或更多个MMU，使得每个处理器1205-1220可 以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更多 个电路互连1330A-1330B使图形处理器1310能够经由SoC的内部总线或 经由直接连接与SoC内的其他IP核心相连接。
在至少一个实施例中，图形处理器1340包括一个或更多个着色器核 心1355A-1355N(例如，1355A、1355B、1355C、1355D、1355E、1355F 到1355N-1和1355N)，如图13B所示，其提供了统一的着色器核心架构， 其中单个核心或类型或核心可以执行所有类型的可编程着色器代码，包括 用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。在 至少一个实施例中，多个着色器核心可以变化。在至少一个实施例中，图 形处理器1340包括核心间任务管理器1345，其充当线程分派器以将执行 线程分派给一个或更多个着色器核心1355A-1355N和分块单元1358，以加 速基于图块渲染的分块操作，其中在图像空间中细分了场景的渲染操作， 例如，以利用场景内的局部空间一致性或优化内部缓存的使用。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在集成电 路图13A和/或图13B中用于至少部分地基于使用神经网络训练操作、神 经网络函数或架构，或本文所述的神经网络用例计算的权重参数来进行推 理或预测操作。
图14A-14B示出了根据本文描述的实施例的附加示例性图形处理器 逻辑。在至少一个实施例中，图14A示出了可以包括在图12的图形处理 器1210内的图形核心1400，并且在至少一个实施例中，其可以是如图13B 所示的统一着色器核心1355A-1355N。图14B示出了在至少一个实施例中 的适用于在多芯片模块上部署的高度并行的通用图形处理单元(“GPGPU”) 1430。
在至少一个实施例中，图形核心1400包括共享指令高速缓存1402、 纹理单元1418和高速缓存/共享存储器1420，它们对于图形核心1400内的 执行资源是通用的。在至少一个实施例中，图形核心1400可包括多个切片 1401A-1401N或每个核心的分区，并且图形处理器可包括图形核心1400 的多个实例。在至少一个实施例中，切片1401A-1401N可包括支持逻辑， 所述逻辑包括本地指令高速缓存1404A-1404N、线程调度器1406A-1406N、 线程分派器1408A-1408N和一组寄存器1410A-1410N。在至少一个实施例 中，切片1401A-1401N可以包括一组附加功能单元(AFU 1412A-1412N)、 浮点单元(FPU 1414A-1414N)、整数算术逻辑单元(ALU 1416A-1416N)、 地址计算单元(ACU 1413A-1413N)、双精度浮点单元(DPFPU1415A-1415N)和矩阵处理单元(MPU 1417A-1417N)。
在至少一个实施例中，FPU 1414A-1414N可以执行单精度(32位) 和半精度(16位)浮点运算，而DPFPU 1415A-1415N则执行双精度(64 位)浮点运算点操作。在至少一个实施例中，ALU 1416A-1416N可以以 10位、18位和34位精度执行可变精度整数运算，并且可以配置为混合精 度运算。在至少一个实施例中，MPU 1417A-1417N还可被配置用于混合精 度矩阵运算，包括半精度浮点运算和10位整数运算。在至少一个实施例中， MPU 1417-1417N可以执行各种矩阵运算以加速机器学习应用程序框架， 包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实 施例中，AFU 1412A-1412N可以执行浮点数或整数单元不支持的附加逻辑 运算，包括三角运算(例如，正弦，余弦等)。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。这里结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图形核 心1400中使用，用于至少部分地基于使用神经网络训练操作、神经网络函 数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操 作。
图14B示出了在至少一个实施例中的通用处理单元(GPGPU)1430， 其可以被配置为使得高度并行的计算操作能够由一组图形处理单元来执行。 在至少一个实施例中，GPGPU 1430可以直接链接到GPGPU 1430的其他 实例，以创建多GPU集群以提高用于深度神经网络的训练速度。在至少一 个实施例中，GPGPU 1430包括主机接口1432，以实现与主机处理器的连 接。在至少一个实施例中，主机接口1432是PCI Express接口。在至少一 个实施例中，主机接口1432可以是厂商专用的通信接口或通信结构。在至 少一个实施例中，GPGPU 1430接收主机处理器的命令，并使用全局调度 器1434，以将与那些命令相关联的执行线程分配给一组计算集群 1436A-1436H。在至少一个实施例中，计算群集1436A-1436H共享高速缓 存存储器1438。在至少一个实施例中，高速缓存存储器1438可以用作计 算群集1436A-1436H内的高速缓存存储器的更高级别的高速缓存。
在至少一个实施例中，GPGPU 1430包括存储器1444A-1444B，所述 存储器1444A-1444B经由一组存储器控制器1442A-1442B与计算集群 1436A-1436H耦合。在至少一个实施例中，存储器1444A-1444B可以包括 各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机 存取存储器，例如同步图形随机存取存储器(SGRAM)，其包括图形双倍数据速率(GDDR)存储器。
在至少一个实施例中，计算集群1436A-1436H每个都包括一组图形 核心，例如图14A的图形核心1400，所述图形核心可以包括多种类型的整 数和浮点逻辑单元，所述逻辑单元可以在计算机各种精度范围上执行计算 操作，包括适用于机器学习计算的精度。例如，在至少一个实施例中，每 个计算集群1436A-1436H中的浮点单元的至少一个子集可以被配置为执行 16位或32位浮点运算，而浮点单元的不同子集可以配置为执行64位浮点 运算。
在至少一个实施例中，GPGPU 1430的多个实例可以被配置为用作计 算集群。在至少一个实施例中，计算集群1436A-1436H用于同步和数据交 换的通信在实施例之间变化。在至少一个实施例中，GPGPU 1430的多个 实例通过主机接口1432进行通信。在至少一个实施例中，GPGPU 1430包 括I/O集线器1439，所述集线器将GPGPU 1430与GPU链路1440耦合，使得能够直接连接到GPGPU 1430的其他实例。在至少一个实施例中，GPU 链路1440耦合到专用GPU到GPU桥，所述桥使得GPGP 1430的多个实 例之间能够通信和同步。在至少一个实施例中，GPU链路1440与高速互 连耦合，以向其他GPGPU或并行处理器发送和接收数据。在至少一个实 施例中，GPGPU 1430的多个实例位于单独的数据处理系统中，并通过可 通过主机接口1432访问的网络设备进行通信。在至少一个实施例中，GPU 链路1440可被配置为使得能够连接到主机除主机接口1432之外或作为其 替代的处理器。
在至少一个实施例中，GPGPU 1430可以被配置为训练神经网络。在 至少一个实施例中，可以在推理平台内使用GPGPU 1430。在至少一个实 施例中，在其中使用GPGPU 1430进行推理的情况下，相对于使用GPGPU 1430训练神经网络时，GPGPU 1430可以包括更少的计算集群 1436A-1436H。在至少一个实施例中，与存储器1444A-1444B相关联的存 储器技术可以在推理和训练配置之间有所不同，其中更高带宽的存储器技 术专用于训练配置。在至少一个实施例中，GPGPU 1430的推理配置可以 支持推理特定指令。例如，在至少一个实施例中，推理配置可以提供对一 个或更多个10位整数点积指令的支持，该指令可以在部署的神经网络的推 理操作期间使用。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在GPGPU 1430中使用，用于至少部分地基于使用神经网络训练操作、神经网络功能 和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
图15示出了根据至少一个实施例的计算机系统1500的框图。在至少 一个实施例中，计算机系统1500包括具有一个或更多个处理器1502的处 理子系统1501和系统存储器1504，所述系统存储器1504经由可包括存储 器集线器1505的互连路径通信。在至少一个实施例中，存储器集线器1505 可以是芯片组部件内的单独部件，或者可以集成在一个或更多个处理器 1502内。在至少一个实施例中，存储器集线器1505通过通信链路1506与 I/O子系统1511耦合。在一个实施例中，I/O子系统1511包括I/O集线器 1507，所述I/O集线器可以使计算机系统1500能够接收来自一个或更多个 输入设备1508的输入。在至少一个实施例中，I/O集线器1507可以使显 示控制器向一个或更多个显示设备1510A提供输出，所述显示控制器可以 包括在一个或更多个处理器1502中。在至少一个实施例中，与I/O集线器 1507耦合的一个或更多个显示设备1510A可以包括本地，内部或嵌入式显 示设备。
在至少一个实施例中，处理子系统1501包括经由总线或其他通信链 路1513耦合到存储器集线器1505的一个或更多个并行处理器1512中。在 至少一个实施例中，通信链路1513可以使用任何一种许多基于标准的通信 链路技术或协议，例如但不限于PCIExpress，或者可以是特定于供应商的 通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器 1512形成计算集中的并行或矢量处理系统，所述系统可以包括大量处理核 心和/或处理集群，例如多集成核心(MIC)处理器。在至少一个实施例中， 一个或更多个并行处理器1512形成图形处理子系统，所述图形处理子系统 可以将像素输出到经由I/O集线器1507耦合的一个或更多个显示设备 1510A之一。在至少一个实施例中，并行处理器1512还可以包括显示控制 器和显示接口(未示出)，以使得能够直接连接到一个或更多个显示设备 1510B。
在至少一个实施例中，系统存储单元1514可以连接到I/O集线器1507， 以提供用于计算机系统1500的存储机制。在至少一个实施例中，I/O交换 机1516可以用于提供一个接口机制，以实现I/O集线器1507与其他组件 之间的连接，例如可以集成到平台中的网络适配器1518和/或无线网络适 配器1519，以及可以通过一个或更多个附加设备1520添加的各种其他设 备。在至少一个实施例中，网络适配器1518可以是以太网适配器或另一有 线网络适配器。在至少一个实施例中，无线网络适配器1519可以包括Wi-Fi、 蓝牙、近场通信(NFC)中的一个或更多个，或包括一个或更多个无线电 设备的其他网络设备。
在至少一个实施例中，计算机系统1500可以包括未明确示出的其他 组件，所述其他组件包括USB或其他端口连接、光学存储驱动器、视频捕 获设备等，所述其他组件也可以连接到I/O集线器1507。在至少一个实施 例中，可以使用任何合适的协议(例如基于PCI(外围组件互连)的协议 (例如PCI-Express)或其他总线或点对点通信接口和/或协议)来实现互 连图15中各个组件的通信路径，例如NV-Link高速互连或互连协议。
在至少一个实施例中，一个或更多个并行处理器1512包括为图形和 视频处理而优化的电路，所述电路包括例如视频输出电路，并构成图形处 理单元(GPU)。在至少一个实施例中，并行处理器1512包括为通用处理 而优化的电路。在至少一个实施例中，计算机系统1500的组件可以与单个 集成电路上的一个或更多个其他系统元件集成。例如，在至少一个实施例 中，并行处理器1512、存储器集线器1505、处理器1502和I/O集线器1507， 可以被集成到片上系统(SoC)集成电路中。在至少一个实施例中，计算 机系统1500的组件可以被集成到单个封装中，以形成系统级封装(SIP) 配置。在至少一个实施例中，计算机系统1500的组件的至少一部分可以被 集成到多芯片模块(MCM)中，所述多芯片模块可以与其他多芯片模块互 连到模块化计算机系统中。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图15 的系统1500中使用，用于至少部分地基于使用神经网络训练操作、神经网 络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预 测操作。
处理器
图16A示出了根据至少一个实施例的并行处理器1600。在至少一个 实施例中，并行处理器1600的各种组件可以使用一个或更多个集成电路设 备来实现，例如可编程处理器、专用集成电路(ASIC)或现场可编程门阵 列(FPGA)。在至少一个实施例中，所示的并行处理器1600是根据示例 性实施例的图15所示的一个或更多个并行处理器1512的变体。
在至少一个实施例中，并行处理器1600包括并行处理单元1602。在 至少一个实施例中，并行处理单元1602包括I/O单元1604，其使得能够 与其他设备进行通信，包括并行处理单元1602的其他实例。在至少一个实 施例中，I/O单元1604可以直接连接到其他设备。在至少一个实施例中， I/O单元1604通过使用集线器或交换机接口(例如，存储器集线器2105) 与其他设备连接。在至少一个实施例中，存储器集线器1605与I/O单元 1604之间的连接形成通信链路1613。在至少一个实施例中，I/O单元1604 与主机接口1606和存储器交叉开关1616连接，其中主机接口1606接收用 于执行处理操作的命令，而存储器交叉开关1616接收用于执行存储器操作 的命令。
在至少一个实施例中，当主机接口1606经由I/O单元1604接收命令 缓冲区时，主机接口1606可以引导工作操作以执行那些命令到前端1608。 在至少一个实施例中，前端1608与调度器1610耦合，调度器1610配置成 将命令或其他工作项分配给处理集群阵列1612。在至少一个实施例中，调 度器1610确保在将任务分配给处理集群阵列1612之前，处理集群阵列 1612被正确地配置并且处于有效状态。在至少一个实施例中，调度器1610 通过在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制 器实现的调度器1610可配置成以粗粒度和细粒度执行复杂的调度和工作 分配操作，从而实现对在处理阵列1612上执行的线程的快速抢占和上下文 切换。在至少一个实施例中，主机软件可以证明用于通过多个图形处理路 径之一在处理阵列1612上进行调度的工作负载。在至少一个实施例中，工 作负载然后可以由包括调度器1610的微控制器内的调度器1610逻辑在处 理阵列1612上自动分配。
在至少一个实施例中，处理集群阵列1612可以包括多达“N”个处理 集群(例如，集群1614A、集群1614B到集群1614N)，其中“N”代表一 个正整数(可以是与其他图中使用的整数“N”不同的整数)。在至少一个 实施例中，处理集群阵列1612的每个集群1614A-1614N可以执行大量并 发线程。在至少一个实施例中，调度器1610可以使用各种调度和/或工作 分配算法将工作分配给处理集群阵列1612的集群1614A-1614N，其可以根 据每种程序或计算类型产生的工作负载而变化。在至少一个实施例中，调 度可以由调度器1610动态地处理，或者可以在配置为由处理集群阵列1612 执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施 例中，可将处理集群阵列1612的不同的集群1614A-1614N分配用于处理 不同类型的程序或用于执行不同类型的计算。
在至少一个实施例中，处理集群阵列1612可以配置成执行各种类型 的并行处理操作。在至少一个实施例中，处理集群阵列1612配置成执行通 用并行计算操作。例如，在至少一个实施例中，处理集群阵列1612可以包 括执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执 行建模操作，包括物理操作以及执行数据转换。
在至少一个实施例中，处理集群阵列1612配置成执行并行图形处理 操作。在至少一个实施例中，处理集群阵列1612可以包括附加逻辑以支持 这种图形处理操作的执行，包括但不限于执行纹理操作的纹理采样逻辑， 以及镶嵌逻辑和其他顶点处理逻辑。在至少一个实施例中，处理集群阵列 1612可以配置成执行与图形处理有关的着色器程序，例如但不限于顶点着 色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中， 并行处理单元1602可以经由I/O单元1604从系统存储器传送数据以进行 处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据 存储到片上存储器(例如，并行处理器存储器1622)，然后将其写回到系 统存储器。
在至少一个实施例中，当并行处理单元1602用于执行图形处理时， 调度器1610可以配置成将处理工作负载划分为近似相等大小的任务，以更 好地将图形处理操作分配给处理集群阵列1612的多个集群1614A-1614N。 在至少一个实施例中，处理集群阵列1612的部分可以配置成执行不同类型 的处理。例如，在至少一个实施例中，第一部分可以配置成执行顶点着色 和拓扑生成，第二部分可以配置成执行镶嵌和几何着色，并且第三部分可以配置成执行像素着色或其他屏幕空间操作，以生成用于显示的渲染图像。 在至少一个实施例中，可以将由集群1614A-1614N中的一个或更多个产生 的中间数据存储在缓冲区中，以允许在集群1614A-1614N之间传输中间数 据以进行进一步处理。
在至少一个实施例中，处理集群阵列1612可以经由调度器1610接收 要执行的处理任务，该调度器1610从前端1608接收定义处理任务的命令。
在至少一个实施例中，处理任务可以包括要被处理的数据的索引，例如， 表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和 定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例 中，调度器1610可以配置成获取与任务相对应的索引，或者可以从前端 1608接收索引。在至少一个实施例中，前端1608可以配置成确保在启动 由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指 定的工作负载之前，处理集群阵列1612配置成有效状态。
在至少一个实施例中，并行处理单元1602的一个或更多个实例中的 每一个可以与并行处理器存储器1622耦合。在至少一个实施例中，可以经 由存储器交叉开关1616访问并行处理器存储器1622，所述存储器交叉开 关1616可以接收来自处理集群阵列1612以及I/O单元1604的存储器请求。 在至少一个实施例中，存储器交叉开关1616可以经由存储器接口1618访 问并行处理器存储器1622。在至少一个实施例中，存储器接口1618可以 包括多个分区单元(例如，分区单元1620A、分区单元1620B到分区单元 1620N)，其可各自耦合至并行处理器存储器1622的一部分(例如，存储 器单元)。在至少一个实施例中，多个分区单元1620A-1620N为配置为等 于存储器单元的数量，使得第一分区单元1620A具有对应的第一存储器单 元1624A，第二分区单元1620B具有对应的存储器单元1624B，第N分区 单元1620N具有对应的第N存储器单元1624N。在至少一个实施例中，分 区单元1620A-1620N的数量可以不等于存储器单元的数量。
在至少一个实施例中，存储器单元1624A-1624N可以包括各种类型 的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储 器，例如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率 (GDDR)存储器。在至少一个实施例中，存储器单元1624A-1624N还可 包括3D堆叠存储器，包括但不限于高带宽存储器(HBM)。在至少一个 实施例中，可以跨存储器单元1624A-1624N来存储诸如帧缓冲区或纹理映 射的渲染目标，从而允许分区单元1620A-1620N并行地写入每个渲染目标 的部分，以有效地使用并行处理器存储器1622的可用带宽。在至少一个实 施例中，可以排除并行处理器存储器1622的本地实例，以有利于利用系统 存储器与本地高速缓存存储器结合的统一存储器设计。
在至少一个实施例中，处理集群阵列1612的集群1614A-1614N中的 任何一个都可以处理将被写入并行处理器存储器1622内的任何存储器单 元1624A-1624N中的数据。在至少一个实施例中，存储器交叉开关1616 可以配置为将每个集群1614A-1614N的输出传输到任何分区单元 1620A-1620N或另一个集群1614A-1614N，集群1614A-1614N可以对输出 执行其他处理操作。在至少一个实施例中，每个集群1614A-1614N可以通 过存储器交叉开关1616与存储器接口1618通信，以从各种外部存储设备 读取或写入各种外部存储设备。在至少一个实施例中，存储器交叉开关 1616具有到存储器接口1618的连接以与I/O单元1604通信，以及到并行 处理器存储器1622的本地实例的连接，从而使不同处理集群1614A-1614N内的处理单元与系统存储器或不是并行处理单元1602本地的其他存储器 进行通信。在至少一个实施例中，存储器交叉开关1616可以使用虚拟通道 来分离集群1614A-1614N和分区单元1620A-1620N之间的业务流。
在至少一个实施例中，可以在单个插入卡上提供并行处理单元1602 的多个实例，或者可以将多个插入卡互连。在至少一个实施例中，并行处 理单元1602的不同实例可以配置成相互操作，即使不同实例具有不同数量 的处理核心，不同数量的本地并行处理器存储器和/或其他配置差异。例如， 在至少一个实施例中，并行处理单元1602的一些实例可以包括相对于其他 实例而言更高精度的浮点单元。在至少一个实施例中，结合并行处理单元1602或并行处理器1600的一个或更多个实例的系统可以以各种配置和形 式因素来实现，包括但不限于台式机、膝上型计算机或手持式个人计算机、 服务器、工作站、游戏机和/或嵌入式系统。
图16B是根据至少一个实施例的分区单元1620的框图。在至少一个 实施例中，分区单元1620是图16A的分区单元1620A-1620N之一的实例。 在至少一个实施例中，分区单元1620包括L2高速缓存1621、帧缓冲区接 口1625和ROP 1626(光栅操作单元)。在至少一个实施例中，L2高速缓 存1621是读/写高速缓存，其配置成执行从存储器交叉开关1616和ROP1626接收的加载和存储操作。在至少一个实施例中，L2高速缓存1621将 读取未命中和紧急回写请求输出到帧缓冲区接口1625以进行处理。在至少 一个实施例中，还可以经由帧缓冲区接口1625将更新发送到帧缓冲区以进 行处理。在至少一个实施例中，帧缓冲区接口1625与并行处理器存储器中 的存储器单元(诸如图16A的存储器单元1624A-1624N(例如，在并行处 理器存储器1622内))之一相互作用。
在至少一个实施例中，ROP 1626是一种处理单元，其执行光栅操作， 诸如模版、z测试、混合等。在至少一个实施例中，ROP 1626然后输出存 储在图形存储器中的处理后的图形数据。在至少一个实施例中，ROP 1626 包括压缩逻辑以压缩被写入存储器的深度或颜色数据并解压缩从存储器读 取的深度或颜色数据。在至少一个实施例中，压缩逻辑可以是利用多种压 缩算法中的一种或更多种的无损压缩逻辑。在至少一个实施例中，ROP 1626执行的压缩的类型可以基于要压缩的数据的统计特性而变化。例如， 在至少一个实施例中，基于每图块基础上的深度和颜色数据执行增量颜色 压缩。
在至少一个实施例中，ROP 1626包括在每个处理集群内(例如，图 16A的集群1614A-1614N)，而不是在分区单元1620内。在至少一个实施 例中，通过存储器交叉开关1616而不是像素片段数据传输对像素数据的读 取和写入请求。在至少一个实施例中，经处理的图形数据可以在显示设备 上(诸如图15的一个或更多个显示设备1510之一)显示，由处理器1502 路由以供进一步处理，或者由图16A的并行处理器1600内的处理实体之 一路由以供进一步处理。
图16C是根据至少一个实施例的并行处理单元内的处理集群1614的 框图。在至少一个实施例中，处理集群是图16A的处理集群1614A-1614N 之一的实例。在至少一个实施例中，处理集群1614可以配置成并行执行许 多线程，其中“线程”是指在特定的一组输入数据上执行的特定程序的实例。 在至少一个实施例中，单指令多数据(SIMD)指令发布技术用于支持大量 线程的并行执行而无需提供多个独立的指令单元。在至少一个实施例中， 使用单指令多线程(SIMT)技术来支持并行执行大量一般同步的线程，这 使用了公共指令单元，该公共指令单元配置成向每个处理集群内的一组处 理引擎发出指令。
在至少一个实施例中，可以通过将处理任务分配给SIMT并行处理器 的管线管理器1632来控制处理集群1614的操作。在至少一个实施例中， 管线管理器1632从图16A的调度器1610接收指令，通过图形多处理器 1634和/或纹理单元1636管理这些指令的执行。在至少一个实施例中，图 形多处理器1634是SIMT并行处理器的示例性实例。然而，在至少一个实 施例中，处理集群1614内可以包括不同架构的各种类型的SIMT并行处理 器。在至少一个实施例中，在处理集群1614内可以包括图形多处理器1634 的一个或更多个实例。在至少一个实施例中，图形多处理器1634可以处理 数据，并且数据交叉开关1640可以用于将处理后的数据分发到多个可能的 目的(包括其他着色器单元)地之一。在至少一个实施例中，管线管理器 1632可以通过指定要经由数据交叉开关1640分配的处理后的数据的目的 地来促进处理后的数据的分配。
在至少一个实施例中，处理集群1614内的每个图形多处理器1634 可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载存储单元 等)。在至少一个实施例中，可以以管线方式配置功能执行逻辑，其中可 以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行 逻辑支持多种操作，包括整数和浮点算术、比较操作、布尔运算、移位和 各种代数函数的计算。在至少一个实施例中，可以利用相同的功能单元硬 件来执行不同的操作，并且可以存在功能单元的任何组合。
在至少一个实施例中，传送到处理集群1614的指令构成线程。在至 少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少 一个实施例中，线程组在不同的输入数据上执行通用程序。在至少一个实 施例中，线程组内的每个线程可被分配给图形多处理器1634内的不同处理 引擎。在至少一个实施例中，线程组可包括比图形多处理器1634内的多个 处理引擎更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期 间可能是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理 器1634内的多个处理引擎更多的线程。在至少一个实施例中，当线程组包 括比图形多处理器1634内的处理引擎的数量更多的线程时，可以在连续的 时钟周期内执行处理。在至少一个实施例中，可以在图形多处理器1634 上同时执行多个线程组。
在至少一个实施例中，图形多处理器1634包括内部高速缓存存储器， 以执行加载和存储操作。在至少一个实施例中，图形多处理器1634可以放 弃内部高速缓存并使用处理集群1614内的高速缓存存储器(例如，L1高 速缓存1648)。在至少一个实施例中，每个图形多处理器1634还可以访 问分区单元(例如，图16A的分区单元1620A-1620N)内的L2高速缓存， 这些分区单元在所有处理集群1614之间共享并且可以用于在线程之间传 输数据。在至少一个实施例中，图形多处理器1634还可以访问片外全局存 储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多 个。在至少一个实施例中，并行处理单元1602外部的任何存储器都可以用 作全局存储器。在至少一个实施例中，处理集群1614包括图形多处理器 1634的多个实例，它们可以共享可以存储在L1高速缓存1648中的公共指 令和数据。
在至少一个实施例中，每个处理集群1614可以包括配置成将虚拟地 址映射为物理地址的存储器管理单元(“MMU”)1645。在至少一个实施例 中，MMU 1645的一个或更多个实例可以驻留在图16A的存储器接口1618 内。在至少一个实施例中，MMU 1645包括一组页表条目(PTE)，其用 于将虚拟地址映射到图块的物理地址以及可选地映射到高速缓存行索引。 在至少一个实施例中，MMU 1645可以包括地址转换后备缓冲区(TLB) 或可以驻留在图形多处理器1634或L1高速缓存1648或处理集群1614内 的高速缓存。在至少一个实施例中，处理物理地址以分配表面数据访问局 部性，以便在分区单元之间进行有效的请求交织。在至少一个实施例中， 高速缓存行索引可以用于确定对高速缓存线的请求是命中还是未命中。
在至少一个实施例中，可以配置处理集群1614，使得每个图形多处 理器1634耦合到纹理单元1636，以执行纹理映射操作，所述操作确定纹 理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根 据需要从内部纹理L1高速缓存(未示出)或从图形多处理器1634内的L1 高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或 系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器 1634将处理后的任务输出到数据交叉开关1640，以将处理后的任务提供给 另一处理集群1614以进行进一步处理或将处理后的任务存储在L2高速缓 存、本地并行处理器存储器、或经由存储器交叉开关1616的系统存储器中。 在至少一个实施例中，preROP 1642(光栅前操作单元)配置成从图形多处 理器1634接收数据，将数据引导至ROP单元，该ROP单元可以与本文所 述的分区单元(例如，图16A的分区单元1620A-1620N)一起定位。在至 少一个实施例中，PreROP1642单元可以执行用于颜色混合的优化、组织 像素颜色数据以及执行地址转换。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图形处 理集群1614中用于至少部分地基于使用本文描述的神经网络训练操作、神 经网络函数和/或架构或神经网络用例计算的权重参数来进行推理或预测 操作。
图16D示出了根据至少一个实施例的图形多处理器1634。在至少一 个实施例中，图形多处理器1634与处理集群1614的管线管理器1632耦合。 在至少一个实施例中，图形多处理器1634具有执行管线，该执行管线包括 但不限于指令高速缓存1652、指令单元1654、地址映射单元1656、寄存 器文件1658、一个或更多个通用图形处理单元(GPGPU)核心1662和一 个或更多个加载/存储单元1666。在至少一个实施例中，GPGPU核心1662 和加载/存储单元1666与高速缓存存储器1672和共享存储器1670通过存 储器和高速缓存互连1668耦合。
在至少一个实施例中，指令高速缓存1652从管线管理器1632接收要 执行的指令流。在至少一个实施例中，将指令高速缓存在指令高速缓存 1652中并将其分派以供指令单元1654执行。在一个实施例中，指令单元 1654可以分派指令作为线程组(例如，线程束)，将线程组的每个线程分 配给GPGPU核心1662内的不同执行单元。在至少一个实施例中，指令可 以通过在统一地址空间内指定地址来访问任何本地、共享或全局地址空间。 在至少一个实施例中，地址映射单元1656可以用于将统一地址空间中的地 址转换成可以由加载/存储单元1666访问的不同的存储器地址。
在至少一个实施例中，寄存器文件1658为图形多处理器1634的功能 单元提供了一组寄存器。在至少一个实施例中，寄存器文件1658为连接到 图形多处理器1634的功能单元(例如，GPGPU核心1662、加载/存储单元 1666)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每 个功能单元之间划分寄存器文件1658，使得为每个功能单元分配寄存器文 件1658的专用部分。在至少一个实施例中，寄存器文件1658在图形多处 理器1634正在执行的不同线程束之间划分。
在至少一个实施例中，GPGPU核心1662可以各自包括用于执行图形 多处理器1634的指令的浮点单元(FPU)和/或整数算术逻辑单元(ALU)。 在至少一个实施例中，GPGPU核心1662在架构上可以相似或架构可能有 所不同。在至少一个实施例中，GPGPU核心1662的第一部分包括单精度 FPU和整数ALU，而GPGPU核心的第二部分包括双精度FPU。在至少一 个实施例中，FPU可以实现用于浮点算法的IEEE 954-2008标准或启用可 变精度浮点算法。在至少一个实施例中，图形多处理器1634可以另外包括 一个或更多个固定功能或特殊功能单元，以执行特定功能，诸如复制矩形 或像素混合操作。在至少一个实施例中，GPGPU核心1662中的一个或更 多个也可以包括固定或特殊功能逻辑。
在至少一个实施例中，GPGPU核心1662包括能够对多组数据执行单 个指令的SIMD逻辑。在一个实施例中，GPGPU核心1662可以物理地执 行SIMD4、SIMD8和SIMD16指令，并且在逻辑上执行SIMD1、SIMD2 和SIMD32指令。在至少一个实施例中，用于GPGPU核心的SIMD指令 可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD) 或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以 通过单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例 如，在至少一个实施例中，可以通过单个SIMD8逻辑单元并行执行执行相 同或相似操作的八个SIMT线程。
在至少一个实施例中，存储器和高速缓存互连1668是将图形多处理 器1634的每个功能单元连接到寄存器文件1658和共享存储器1670的互连 网络。在至少一个实施例中，存储器和高速缓存互连1668是交叉开关互连， 其允许加载/存储单元1666在共享存储器1670和寄存器文件1658之间实 现加载和存储操作。在至少一个实施例中，寄存器文件1658可以以与 GPGPU核心1662相同的频率操作，从而在GPGPU核心1662和寄存器文 件1658之间进行数据传输的延迟非常低。在至少一个实施例中，共享存储 器1670可以用于启用在图形多处理器1634内的功能单元上执行的线程之 间的通信。在至少一个实施例中，高速缓存存储器1672可以用作例如数据 高速缓存，以高速缓存在功能单元和纹理单元1636之间通信的纹理数据。 在至少一个实施例中，共享存储器1670也可以用作程序管理的高速缓存。 在至少一个实施例中，除了存储在高速缓存存储器1672中的自动高速缓存 的数据之外，在GPGPU核心1662上执行的线程还可以以编程方式将数据 存储在共享存储器中。
在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦 合到主机/处理器核心，以加速图形操作、机器学习操作、图案分析操作以 及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过 总线或其他互连(例如，诸如PCIe或NVLink的高速互连)通信地耦合到 主机处理器/核心。在至少一个实施例中，GPU可以与核心集成在封装或芯 片上，并通过内部处理器总线/互连(即，封装或芯片的内部)通信地耦合 到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器核心可 以以工作描述符中包含的命令/指令序列的形式向该GPU分配工作。在至 少一个实施例中，该GPU然后使用专用电路/逻辑来有效地处理这些命令/ 指令。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图形多 处理器1634中用于至少部分地基于使用本文描述的神经网络训练操作、神 经网络功能和/或架构或神经网络用例计算的权重参数来进行推理或预测 操作。
图17示出了根据至少一个实施例的多GPU计算系统1700。在至少 一个实施例中，多GPU计算系统1700可以包括经由主机接口交换机1704 耦合到多个通用图形处理单元(GPGPU)1706A-D的处理器1702。在至少 一个实施例中，主机接口交换机1704是将处理器1702耦合到PCI Express 总线的PCI Express交换机设备，处理器1702可以通过PCIExpress总线与 GPGPU 1706A-D通信。在至少一个实施例中，GPGPU 1706A-D可以经由 一组高速P2P GPU到GPU链路1716互连。在至少一个实施例中，GPU 到GPU链路1716经由专用GPU链路连接到GPGPU 1706A-D中的每一个。 在至少一个实施例中，P2P GPU链路1716使得能够在每个GPGPU 1706A-D之间进行直接通信，而无需通过处理器1702所连接的主机接口总 线1704进行通信。在至少一个实施例中，在GPU到GPU业务定向到P2P GPU链路1716的情况下，主机接口总线1704保持可用于系统存储器访问 或例如经由一个或更多个网络设备与多GPU计算系统1700的其他实例进 行通信。虽然在至少一个实施例中，GPGPU 1706A-D经由主机接口交换机 1704连接到处理器1702，但是在至少一个实施例中，处理器1702包括对 P2PGPU链路1716的直接支持，并且可以直接连接到GPGPU 1706A-D。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在多GPU 计算系统1700中使用，用于至少部分地基于使用本文描述的神经网络训练 操作、神经网络函数和/或架构或神经网络用例计算的权重参数来进行推理 或预测操作。
图18是根据至少一个实施例的图形处理器1800的框图。在至少一个 实施例中，图形处理器1800包括环形互连1802、管线前端1804、媒体引 擎1837和图形核心1880A-1880N。在至少一个实施例中，环形互连1802 将图形处理器1800耦合到其他处理单元，所述处理单元包括其他图形处理 器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器 1800是集成在多核心处理系统内的许多处理器之一。
在至少一个实施例中，图形处理器1800经由环形互连1802接收多批 命令。在至少一个实施例中，输入的命令由管线前端1804中的命令流转化 器(streamer)1803解释。在至少一个实施例中，图形处理器1800包括可 扩展执行逻辑，用于经由图形核心1880A-1880N执行3D几何处理和媒体 处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器1803 将命令提供给几何管线1836。在至少一个实施例中，对于至少一些媒体处 理命令，命令流转化器1803将命令提供给视频前端1834，该视频前端与 媒体引擎1837耦合。在至少一个实施例中，媒体引擎1837包括用于视频 和图像后处理的视频质量引擎(VQE)1830，以及用于提供硬件加速的媒 体数据编码和解码的多格式编码/解码(MFX)1833引擎。在至少一个实 施例中，几何管线1836和媒体引擎1837各自生成用于由至少一个图形核 心1880提供的线程执行资源的执行线程。
在至少一个实施例中，图形处理器1800包括具有(featuring)图形 核心1880A-1880N(其可以是模块化的并且有时被称为核心切片)的可扩 展线程执行资源，每个图形核心具有多个子核心1850A-1850N，1860A- 1860N(有时称为核心子切片)。在至少一个实施例中，图形处理器1800 可以具有任意数量的图形核心1880A。在至少一个实施例中，图形处理器 1800包括具有至少第一子核心1850A和第二子核心1860A的图形核心 1880A。在至少一个实施例中，图形处理器1800是具有单个子核心(例如 1850A)的低功率处理器。在至少一个实施例中，图形处理器1800包括多 个图形核心1880A-1880N，每个图形核心包括一组第一子核心 1850A-1850N和一组第二子核心1860A-1860N。在至少一个实施例中，第 一子核心1850A-1850N中的每个子核心至少包括第一组执行单元 1852A-1852N和媒体/纹理采样器1854A-1854N。在至少一个实施例中，第 二子核心1860A-1860N中的每个子核心至少包括第二组执行单元 1862A-1862N和采样器1864A-1864N。在至少一个实施例中，每个子核心1850A-1850N，1860A-1860N共享一组共享资源1870A-1870N。在至少一 个实施例中，共享资源包括共享高速缓存存储器和像素操作逻辑。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315可以在图形处 理器1800中用于至少部分地基于使用本文描述的神经网络训练操作、神经 网络功能和/或架构或神经网络用例计算的权重参数来进行推理或预测操 作。
图19是根据至少一个实施例的说明用于处理器1900的微架构的框图， 该处理器1900可以包括用于执行指令的逻辑电路。在至少一个实施例中， 处理器1900可以执行指令，包括x86指令、ARM指令、用于专用集成电 路(ASIC)的专用指令等。在至少一个实施例中，处理器1900可以包括 用于存储封装数据的寄存器，例如作为加利福尼亚州圣克拉拉市英特尔公 司采用MMX技术启用的微处理器中的84位宽MMXTM寄存器。在至少一 个实施例中，整数和浮点数形式可用的MMX寄存器可以与封装的数据元 素一起运行，所述封装的数据元素伴随单指令多数据(“SIMD”)和流式 SIMD扩展(“SSE”)指令。在至少一个实施例中，与SSE2、SSE3、SSE4、 AVX或更高版本(一般称为“SSEx”)技术有关的148位宽XMM寄存器 可以保存此类封装数据操作数。在至少一个实施例中，处理器1900可以执 行指令以加速机器学习或深度学习算法、训练或推理。
在至少一个实施例中，处理器1900包括有序前端(“前端”)1901， 以提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个 实施例中，前端1901可以包括几个单元。在至少一个实施例中，指令预取 器1926从存储器中获取指令并将指令提供给指令解码器1928，指令解码 器1928又对指令进行解码或解释。例如，在至少一个实施例中，指令解码 器1928将接收到的指令解码为机器可执行的所谓的“微指令”或“微操作” (也称为“微操作”或“微指令”)的一个或更多个操作。在至少一个实施例 中，指令解码器1928将指令解析为操作码以及相应的数据和控制字段，其 可以由微架构用来使用以根据至少一个实施例来执行操作。在至少一个实 施例中，跟踪高速缓存1930可以将解码的微指令组装成微指令队列1934 中的程序排序的序列或追踪以供执行。在至少一个实施例中，当追踪高速缓存1930遇到复杂指令时，微码ROM 1932提供完成操作所需的微指令。
在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些 指令则需要几个微操作来完成全部操作。在至少一个实施例中，如果需要 多于四个的微指令来完成一条指令，则指令解码器1928可以访问微码 ROM 1932以执行该指令。在至少一个实施例中，可以将指令解码为少量 的微指令以在指令解码器1928处进行处理。在至少一个实施例中，如果需 要多个微指令完成该操作，则可以将指令存储在微码ROM 1932中。在至 少一个实施例中，追踪高速缓存器1930参考入口点可编程逻辑阵列(“PLA”) 以确定正确的微指令指针，用于根据至少一个实施例从微码ROM 1932读 取微码序列以完成一个或更多个指令。在至少一个实施例中，在微码ROM 1932完成对指令的微操作排序之后，机器的前端1901可以恢复从追踪高 速缓存1930获取微操作。
在至少一个实施例中，乱序执行引擎(“乱序引擎”)1903可以准备 用于执行的指令。在至少一个实施例中，乱序执行逻辑具有多个缓冲区， 以使指令流平滑并重新排序，以在指令沿管线下降并被调度执行时优化性 能。在至少一个实施例中，乱序执行引擎1903包括但不限于分配器/寄存 器重命名器1940、存储器微指令队列1942、整数/浮点微指令队列1944、 存储器调度器1946、快速调度器1902、慢速/通用浮点调度器(“慢速/通用 FP调度器”)1904和简单浮点调度器(“简单FP调度器”)1906。在至少一 个实施例中，快速调度器1902、慢速/通用浮点调度器1904和简单浮点调 度器1906也统称为“微指令调度器1902、1904、1906”。在至少一个实施 例中，分配器/寄存器重命名器1940分配每个微指令按序列执行所需要的 机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名器1940 将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中，分配 器/寄存器重命名器1940还为两个微指令队列之一中的每个微指令分配条 目，存储器微指令队列1942用于存储器操作和整数/浮点微指令队列1944 用于非存储器操作，在存储器调度器1946和微指令调度器1902、1904、 1906的前面。在至少一个实施例中，微指令调度器1902、1904、1906基于它们的从属输入寄存器操作数源的就绪性和需要完成的执行资源微指令 的可用性来确定何时准备好执行微指令。至少一个实施例的快速调度器 1902可以在主时钟周期的每个一半上调度，而慢速/通用浮点调度器1904 和简单浮点调度器1906可以在每个主处理器时钟周期调度一次。在至少一 个实施例中，微指令调度器1902、1904、1906对调度端口进行仲裁，以调 度用于执行的微指令。
在至少一个实施例中，执行块1911包括但不限于整数寄存器文件/ 支路网络1908、浮点寄存器文件/支路网络(“FP寄存器文件/支路网络”) 1910、地址生成单元(“AGU”)1912和1914、快速算术逻辑单元(“快速 ALU”)1916和1918、慢速算术逻辑单元(“慢速ALU”)1920、浮点ALU (“FP”)1922和浮点移动单元(“FP移动”)1924。在至少一个实施例中， 整数寄存器文件/支路网络1908和浮点寄存器文件/旁路网络1910在本文中 也称为“寄存器文件1908、1910”。在至少一个实施例中，AGU 1912和1914、 快速ALU 1916和1918、慢速ALU 1920、浮点ALU 1922和浮点移动单元 1924在本文中也称为“执行单元1912、1914、1916、1918、1920、1922和 1924”。在至少一个实施例中，执行块1911可以包括但不限于任意数量(包 括零)和类型的寄存器文件、支路网络、地址生成单元和执行单元(以任 何组合)。
在至少一个实施例中，寄存器网络1908、1910可以布置在微指令调 度器1902、1904、1906与执行单元1912、1914、1916、1918、1920、1922 和1924之间。在至少一个实施例中，整数寄存器文件/支路网络1908执行 整数运算。在至少一个实施例中，浮点寄存器文件/支路网络1910执行浮 点操作。在至少一个实施例中，寄存器网络1908、1910中的每一个可以包 括但不限于支路网络，该支路网络可以绕过或转发尚未写入寄存器文件中 的刚刚完成的结果到新的从属对象。在至少一个实施例中，寄存器网络 1908、1910可以彼此通信数据。在至少一个实施例中，整数寄存器文件/ 支路网络1908可以包括但不限于两个单独的寄存器文件、一个寄存器文件 用于低阶32位数据，第二寄存器文件用于高阶32位数据。在至少一个实 施例中，浮点寄存器文件/支路网络1910可以包括但不限于148位宽的条目，因为浮点指令通常具有宽度为84至148位的操作数。
在至少一个实施例中，执行单元1912、1914、1916、1918、1920、 1922、1924可以执行指令。在至少一个实施例中，寄存器网络1908、1910 存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中， 处理器1900可以包括但不限于任何数量的执行单元1912、1914、1916、 1918、1920、1922、1924及其组合。在至少一个实施例中，浮点ALU 1922和浮点移动单元1924，可以执行浮点、MMX、SIMD、AVX和SSE或其 他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 1922 可以包括但不限于84位乘84位浮点除法器，以执行除法、平方根和余数 微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。 在至少一个实施例中，可以将ALU操作传递给快速ALU 1916、1918。在 至少一个实施例中，快速ALU 1916、1918可以以半个时钟周期的有效延 迟执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速 ALU 1920，因为慢速ALU 1920可以包括但不限于用于长延迟类型操作的 整数执行硬件，例如乘法器、移位、标志逻辑和分支处理。在至少一个实 施例中，存储器加载/存储操作可以由AGU 1912、1914执行。在至少一个 实施例中，快速ALU 1916、快速ALU 1918和慢速ALU 1920可以对84 位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU 1916、快速ALU 1918和慢速ALU 1920以支持包括十六、三十二、148、 276等的各种数据位大小。在至少一个实施例中，浮点ALU 1922和浮点移 动单元1924可以实现为支持具有各种宽度的位的一定范围的操作数，例如 可以结合SIMD和多媒体指令对148位宽封装数据操作数进行操作。
在至少一个实施例中，微指令调度器1902、1904、1906在父加载完 成执行之前调度从属操作。在至少一个实施例中，由于可以在处理器1900 中推测性地调度和执行微指令，处理器1900还可以包括用于处理存储器未 命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命 中，则可能存在在管线中正在运行的从属操作，其使调度器暂时没有正确 的数据。在至少一个实施例中，一种重放机制追踪踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放从属操作并且可以允 许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度 器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。
在至少一个实施例中，“寄存器”可以指代可以用作识别操作数的指令 的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可以是那 些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至少一个 实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个实施例 中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至少一个 实施例中，本文描述的寄存器可以通过处理器内的电路使用多种不同技术 来实现，例如专用物理寄存器、使用寄存器重命名动态分配的物理寄存器、 专用和动态分配的物理寄存器的组合等。在至少一个实施例中，整数寄存 器存储34位整数数据。至少一个实施例的寄存器文件还包含八个用于封装 数据的多媒体SIMD寄存器。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，可以将推理和/或训练逻辑315的部分 或全部并入执行块1911以及示出或未示出的其他存储器或寄存器。例如， 在至少一个实施例中，本文描述的训练和/或推理技术可以使用执行块1911 中示出的一个或更多个ALU。此外，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，该寄存器和/或寄存器配置执行块1911 的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用 例或训练技术。
图20示出了根据至少一个实施例的深度学习应用程序处理器2000。 在至少一个实施例中，深度学习应用程序处理器2000使用指令，如果由深 度学习应用程序处理器2000执行，则指令使深度学习应用程序处理器2000 执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，深 度学习应用程序处理器2000是专用集成电路(ASIC)。在至少一个实施 例中，应用程序处理器2000执行矩阵乘法运算或者“硬连线”到硬件中，作 为执行一个或更多个指令或两者的结果。在至少一个实施例中，深度学习 应用程序处理器2000包括但不限于处理集群2010(1)-2010(12)、芯 片间链路(“ICL”)2020(1)-2020(12)、芯片间控制器(“ICC”)2030 (1)-2030(2)、第二代高带宽存储器(“HBM2”)2040(1)-2040(4)、 存储器控制器(“MemCtrlr”)2042(1)-2042(4)、高带宽存储器物理层 (“HBM PHY”)2044(1)-2044(4)、管理控制器中央处理单元(“管理 控制器CPU”)2050、串行外围设备接口、内部集成电路和通用输入/输出 块(“SPI、I2C、GPIO”)2060，外围组件互连快速控制器和直接存储器访 问块(“PCIe控制器和DMA”)2070、以及十六通道外围组件互连快速端 口(“PCI Express x 18”)2080。
在至少一个实施例中，处理集群2010可以执行深度学习操作，包括 基于一种或更多种训练技术计算的权重参数的推理或预测操作，包括本文 所述的那些技术。在至少一个实施例中，每个处理集群2010可以包括但不 限于任何数量和类型的处理器。在至少一个实施例中，深度学习应用程序 处理器2000可以包括任何数量和类型的处理集群2000。在至少一个实施 例中，芯片间链路2020是双向的。在至少一个实施例中，芯片间链路2020 和芯片间控制器2030使多个深度学习应用程序处理器2000能够交换信息， 包括从执行一个或更多个神经网络中体现的一种或更多种机器学习算法而 产生的激活信息。在至少一个实施例中，深度学习应用程序处理器2000 可以包括任意数量(包括零)和类型的ICL 2020和ICC2030。
在至少一个实施例中，HBM2 2040提供总共34GB的存储器。在至 少一个实施例中，HBM2 2040(i)与存储器控制器2042(i)和HBM PHY 2044(i)都相关联，其中“i”是任意整数。在至少一个实施例中，任何数量 的HBM2 2040可以提供任何类型和总量的高带宽存储器，并且可以与任何 数量(包括零)和类型的存储器控制器2042和HBM PHY 2044相关联。 在至少一个实施例中，可以用任何数量和类型的块替换SPI、I2C、GPIO 3360、PCIe控制器2060和DMA 2070和/或PCIe 2080，以任何技术上可 行的方式实现任何数量和类型的通信标准。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机 器学习模型(例如神经网络)，以预测或推理提供给深度学习应用程序处 理器2000的信息。在至少一个实施例中，深度学习应用程序处理器2000 用于基于已经由另一处理器或系统或由深度学习应用程序处理器2000训 练的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至 少一个实施例中，处理器2000可以用于执行本文所述的一个或更多个神经 网络用例。
图21是根据至少一个实施例的神经形态处理器2100的框图。在至少 一个实施例中，神经形态处理器2100可以从神经形态处理器2100外部的 源接收一个或更多个输入。在至少一个实施例中，这些输入可以被传输到 神经形态处理器2100内的一个或更多个神经元2102。在至少一个实施例 中，可以使用包括一个或更多个算术逻辑单元(ALU)的电路或逻辑来实 现神经元2102及其组件。在至少一个实施例中，神经形态处理器2100可 以包括但不限于成千上万个神经元2102的实例，但是可以使用任何合适数 量的神经元2102。在至少一个实施例中，神经元2102的每个实例可以包 括神经元输入2104和神经元输出2106。在至少一个实施例中，神经元2102 可以生成可以传输到神经元2102的其他实例的输入的输出。在至少一个实 施例中，神经元输入2104和神经元输出2106可以经由突触2108互连。
在至少一个实施例中，神经元2102和突触2108可以互连，使得神经 形态处理器2100操作以处理或分析由神经形态处理器2100接收的信息。 在至少一个实施例中，当通过神经元输入2104接收到的输入超过阈值时， 神经元2102可以发送输出脉冲(或“触发”或“峰值”)。在至少一个实施例 中，神经元2102可以对在神经元输入2104处接收到的信号进行求和或积 分。例如，在至少一个实施例中，神经元2102可以实现为有泄漏的积分- 触发神经元，其中如果求和(称为“膜电位”)超过阈值，则神经元2102可 以使用诸如sigmoid或阈值函数的传递函数来产生输出(或“触发”)。在 至少一个实施例中，泄漏的积分-触发神经元可以将在神经元输入2104处 接收到的信号求和成膜电位，并且可以应用程序衰减因子(或泄漏)以减 小膜电位。在至少一个实施例中，如果在神经元输入2104处接收到足够快以超过阈值的多个输入信号(即，在膜电势衰减得太低而不能触发之前)， 则泄漏的积分-触发神经元可能会触发。在至少一个实施例中，神经元2102 可以使用接收输入、将输入积分到膜电位、并衰减膜电位的电路或逻辑来 实现。在至少一个实施例中，可以对输入求平均，或者可以使用任何其他 合适的传递函数。此外，在至少一个实施例中，神经元2102可以包括但不 限于当将传递函数应用程序于神经元输入2104的结果超过阈值时在神经 元输出2106处产生输出尖峰的比较器电路或逻辑。在至少一个实施例中， 一旦神经元2102触发，它可以通过例如将膜电位复位为0或另一合适的默 认值来忽略先前接收的输入信息。在至少一个实施例中，一旦膜电位被重 置为0，则神经元2102可以在合适的时间段(或修复期)之后恢复正常操 作。
在至少一个实施例中，神经元2102可以通过突触2108互连。在至少 一个实施例中，突触2108可以操作以将从第一神经元2102的输出的信号 传输到第二神经元2102的输入。在至少一个实施例中，神经元2102可以 在一个以上的突触2108实例上传输信息。在至少一个实施例中，神经元输 出2106的一个或更多个实例可以通过突触2108的实例连接到同一神经元 2102中神经元输入2104的实例。在至少一个实施例中，相对于突触2108 的那个实例，神经元2102的实例产生要在突触2108的实例上传输的输出 可以被称为“突触前神经元”。在至少一个实施例中，相对于突触2108的实 例，神经元2102的实例接收通过突触2108的实例传输的输入可以被称为 “突触后神经元”。在至少一个实施例中，关于突触2108的各种实例，因为 神经元2102的实例可以接收来自一个或更多个突触2108实例的输入，并且还可以通过一个或更多个突触2108实例传输输出，因此神经元2102的 单个实例可以既是“突触前神经元”又是“突触后神经元”。
在至少一个实施例中，神经元2102可以被组织成一层或更多层。在 至少一个实施例中，神经元2102的每个实例可以具有一个神经元输出2106， 该神经元输出2106可以通过一个或更多个突触2108扇出到一个或更多个 神经元输入2104。在至少一个实施例中，第一层2110中的神经元2102的 神经元输出2106可以连接到第二层2112中的神经元2102的神经元输入2104。在至少一个实施例中，层2110可以被称为“前馈层”。在至少一个实 施例中，在第一层2110的实例中神经元2102的每个实例可以扇出到第二 层2112中的神经元2102的每个实例。在至少一个实施例中，第一层2110 可以被称为“完全连接的前馈层”。在至少一个实施例中，在第二层2112的 每个实例中的神经元2102的每个实例扇出到少于在第三层2114中的神经 元2102的所有实例。在至少一个实施例中，第二层2112可以被称为“稀疏 连接的前馈层”。在至少一个实施例中，第二层2112中的神经元2102可以 扇出到多个其他层中的神经元2102，也包括扇出到第二层2112中的神经 元2102。在至少一个实施例中，第二层2112可以被称为“循环层”。在至 少一个实施例中，神经形态处理器2100可以包括但不限于循环层和前馈层 的任何合适的组合，包括但不限于稀疏连接的前馈层和完全连接的前馈层。
在至少一个实施例中，神经形态处理器2100可以包括但不限于可重 新配置的互连架构或专用硬连线互连，以将突触2108连接到神经元2102。 在至少一个实施例中，神经形态处理器2100可以包括但不限于电路或逻辑， 其根据神经网络拓扑结构和神经元扇入/扇出，允许根据需要将突触分配给 不同神经元2102。例如，在至少一个实施例中，可以使用互连结构(诸如 片上网络)或通过专用连接将突触2108连接到神经元2102。在至少一个 实施例中，可以使用电路或逻辑来实现突触互连及其组件。
图22示出了根据至少一个实施例的处理系统。在至少一个实施例中， 系统2200包括一个或更多个处理器2202和一个或更多个图形处理器2208， 并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器 2202或处理器核心2207的服务器系统。在至少一个实施例中，系统2200 是结合在片上系统(SoC)集成电路内的处理平台，以在移动、手持或嵌 入式设备使用。
在至少一个实施例中，系统2200可以包括或结合在基于服务器的游 戏平台中，包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持 游戏控制台或在线游戏控制台。在至少一个实施例中，系统2200是移动电 话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中， 处理系统2200还可包括与可穿戴设备耦合或集成在可穿戴设备中，例如智 能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至 少一个实施例中，处理系统2200是电视或机顶盒设备，其具有一个或更多 个处理器2202以及由一个或更多个图形处理器2208生成的图形界面。
在至少一个实施例中，一个或更多个处理器2202每个包括一个或更 多个处理器核心2207，以处理指令，该指令在被执行时执行针对系统和用 户软件的操作。在至少一个实施例中，一个或更多个处理器核心2207中的 每一个被配置为处理特定指令序列2209。在至少一个实施例中，指令序列 2209可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)，或 通过超长指令字(VLIW)进行计算。在至少一个实施例中，处理器核心 2207可以各自处理不同的指令序列2209，该指令序列可以包括有助于仿真 其他指令序列的指令。在至少一个实施例中，处理器核心2207还可以包括 其他处理设备，例如数字信号处理器(DSP)。
在至少一个实施例中，处理器2202包括高速缓存存储器2204。在至 少一个实施例中，处理器2202可以具有单个内部高速缓存或多个级别的内 部高速缓存。在至少一个实施例中，高速缓存存储器在处理器2202的各个 组件之间共享。在至少一个实施例中，处理器2202还使用外部高速缓存(例 如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，可 以使用已知的高速缓存一致性技术在处理器核心2207之间共享该外部高 速缓存。在至少一个实施例中，处理器2202中另外包括寄存器文件2206， 处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整 数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实 施例中，寄存器文件2206可以包括通用寄存器或其他寄存器。
在至少一个实施例中，一个或更多个处理器2202与一个或更多个接 口总线2210耦合，以在处理器2202与系统2200中的其他组件之间传输通 信信号，例如地址、数据或控制信号。在至少一个实施例中，接口总线2210 可以是处理器总线，例如直接媒体接口(DMI)总线的版本。在至少一个 实施例中，接口总线2210不限于DMI总线，并且可以包括一个或更多个 外围组件互连总线(例如，PCI，PCI Express)、存储器总线或其他类型的 接口总线。在至少一个实施例中，处理器2202包括集成存储器控制器2216 和平台控制器集线器2230。在至少一个实施例中，存储器控制器2216促 进存储器设备与处理系统2200的其他组件之间的通信，而平台控制器集线 器(PCH)2230通过本地I/O总线提供到输入/输出(I/O)设备的连接。
在至少一个实施例中，存储器设备2220可以是动态随机存取存储器 (DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变 存储设备或具有适当的性能以用作处理器存储器。在至少一个实施例中， 存储设备2220可以用作处理系统2200的系统存储器，以存储数据2222 和指令2221，以在一个或更多个处理器2202执行应用程序或过程时使用。在至少一个实施例中，存储器控制器2216还与可选的外部图形处理器2212 耦合，其可以与处理器2202中的一个或更多个图形处理器2208通信以执 行图形和媒体操作。在至少一个实施例中，显示设备2211可以连接至处理 器2202。在至少一个实施例中，显示设备2211可以包括内部显示设备中 的一个或更多个，例如在移动电子设备或膝上型设备或通过显示器接口(例 如显示端口(DisplayPort)等)连接的外部显示设备中。在至少一个实施 例中，显示设备2211可以包括头戴式显示器(HMD)，诸如用于虚拟现 实(VR)应用或增强现实(AR)应用中的立体显示设备。
在至少一个实施例中，平台控制器集线器2230使外围设备能够通过 高速I/O总线连接到存储设备2220和处理器2202。在至少一个实施例中， I/O外围设备包括但不限于音频控制器2246、网络控制器2234、固件接口 2228、无线收发器2226、触摸传感器2225、数据存储设备2224(例如， 硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备2224可以经 由存储接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连 总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器2225可以 包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无 线收发器2226可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如 3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口2228 使能与系统固件的通信，并且可以是例如统一可扩展固件接口(UEFI)。 在至少一个实施例中，网络控制器2234可以启用到有线网络的网络连接。 在至少一个实施例中，高性能网络控制器(未示出)与接口总线2210耦合。
在至少一个实施例中，音频控制器2246是多通道高清晰度音频控制器。在 至少一个实施例中，处理系统2200包括可选的传统(legacy)I/O控制器 2240，用于将传统(例如，个人系统2(PS/2))设备耦合到系统2200。
在至少一个实施例中，平台控制器集线器2230还可以连接到一个或更多个 通用串行总线(USB)控制器2242，该控制器连接输入设备，诸如键盘和 鼠标2243组合、相机2244或其他USB输入设备。
在至少一个实施例中，存储器控制器2216和平台控制器集线器2230 的实例可以集成到离散的外部图形处理器中，例如外部图形处理器2212。 在至少一个实施例中，平台控制器集线器2230和/或存储器控制器2216可 以在一个或更多个处理器2202的外部。例如，在至少一个实施例中，系统 2200可以包括外部存储器控制器2216和平台控制器集线器2230，其可以 配置成在与处理器2202通信的系统芯片组中的存储器控制器集线器和外 围控制器集线器。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑315可 以结合到图形处理器2200中。例如，在至少一个实施例中，本文描述的训 练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线 中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用 除图3A或图3B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权 重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其 配置图形处理器2200的ALU，以执行一种或更多种本文所述的机器学习 算法、神经网络架构、用例或训练技术。
图23是根据至少一个实施例的具有一个或更多个处理器核心 2302A-2302N、集成存储器控制器2314和集成图形处理器2308的处理器 2300的框图。在至少一个实施例中，处理器2300可以包含附加核心，多 达并包括以虚线框表示的附加核心2302N。在至少一个实施例中，每个处 理器核心2302A-2302N包括一个或更多个内部高速缓存单元2304A-2304N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速 缓存单元2306。
在至少一个实施例中，内部高速缓存单元2304A-2304N和共享高速 缓存单元2306表示处理器2300内的高速缓存存储器层次结构。在至少一 个实施例中，高速缓存存储器单元2304A-2304N可以包括每个处理器核心 内的至少一级指令和数据高速缓存以及共享中级高速缓存中的一级或更多 级缓存，例如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存，其中将外部存储器之前的最高级别的高速缓存归类为LLC。在至少一 个实施例中，高速缓存一致性逻辑维持各种高速缓存单元2306和 2304A-2304N之间的一致性。
在至少一个实施例中，处理器2300还可包括一组一个或更多个总线 控制器单元2316和系统代理核心2310。在至少一个实施例中，一个或更 多个总线控制器单元2316管理一组外围总线，例如一个或更多个PCI或PCIe总线。在至少一个实施例中，系统代理核心2310为各种处理器组件 提供管理功能。在至少一个实施例中，系统代理核心2310包括一个或更多 个集成存储器控制器2314，以管理对各种外部存储器设备(未示出)的访 问。
在至少一个实施例中，一个或更多个处理器核心2302A-2302N包括 对多线程同时进行的支持。在至少一个实施例中，系统代理核心2310包括 用于在多线程处理期间协调和操作核心2302A-2302N的组件。在至少一个 实施例中，系统代理核心2310可以另外包括电源控制单元(PCU)，该电 源控制单元包括用于调节处理器核心2302A-2302N和图形处理器2308的 一个或更多个电源状态的逻辑和组件。
在至少一个实施例中，处理器2300还包括用于执行图处理操作的图 形处理器2308。在至少一个实施例中，图形处理器2308与共享高速缓存 单元2306和包括一个或更多个集成存储器控制器2314的系统代理核心 2310耦合。在至少一个实施例中，系统代理核心2310还包括用于驱动图 形处理器输出到一个或更多个耦合的显示器的显示器控制器2311。在至少 一个实施例中，显示器控制器2311也可以是经由至少一个互连与图形处理器2308耦合的独立模块，或者可以集成在图形处理器2308内。
在至少一个实施例中，基于环的互连单元2312用于耦合处理器2300 的内部组件。在至少一个实施例中，可以使用替代性互连单元，例如点对 点互连、交换互连或其他技术。在至少一个实施例中，图形处理器2308 经由I/O链路2313与环形互连2312耦合。
在至少一个实施例中，I/O链路2313代表多种I/O互连中的至少一种， 包括促进各种处理器组件与高性能嵌入式存储器模块2318(例如eDRAM 模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心 2302A-2302N和图形处理器2308中的每一个使用嵌入式存储器模块2318 作为共享的最后一级高速缓存。
在至少一个实施例中，处理器核心2302A-2302N是执行公共指令集 架构的同质核心。在至少一个实施例中，处理器核心2302A-2302N在指令 集架构(ISA)方面是异构的，其中一个或更多个处理器核心2302A-2302N 执行公共指令集，而一个或更多个其他处理器核心2302A-2302N执行公共 指令集的子集或不同指令集。在至少一个实施例中，就微架构而言，处理 器核心2302A-2302N是异构的，其中具有相对较高功耗的一个或更多个核 心与具有较低功耗的一个或更多个功率核心耦合。在至少一个实施例中， 处理器2300可以在一个或更多个芯片上实现或被实现为SoC集成电路。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑315可 以结合到图形处理器2308中。例如，在至少一个实施例中，本文描述的训 练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图23中 的3D管线、图形核心2302、共享功能逻辑，或其他逻辑中。此外，在至 少一个实施例中，本文描述的推理和/或训练操作可以使用除图3A或图3B 所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储 在片上或片外存储器和/或寄存器(示出或未示出)中，其配置处理器2300 的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用 例或训练技术。
图24是图形处理器2400的框图，该图形处理器可以是分立的图形处 理单元，或者可以是与多个处理核心集成的图形处理器。在至少一个实施 例中，图形处理器2400经由存储器映射的I/O接口与图形处理器2400上 的寄存器以及放置在存储器中的命令进行通信。在至少一个实施例中，图 形处理器2400包括用于访问存储器的存储器接口2414。在至少一个实施 例中，存储器接口2414是到本地存储器、一个或更多个内部高速缓存、一 个或更多个共享的外部高速缓存和/或到系统存储器的接口。
在至少一个实施例中，图形处理器2400还包括用于将显示输出数据 驱动到显示设备2420的显示控制器2402。在至少一个实施例中，显示控 制器2402包括用于显示设备2420的一个或更多个覆盖平面的硬件以及多 层视频或用户接口元素的组合。在至少一个实施例中，显示设备2420可以 是内部或外部显示设备。在至少一个实施例中，显示设备2420是头戴式显 示设备，例如虚拟现实(VR)显示设备或增强现实(AR)显示设备。在 至少一个实施例中，图形处理器2400包括视频编解码器引擎2406，以将 媒体编码、解码或转码为一种或更多种媒体编码格式，从一种或更多种媒 体编码格式编码、解码或转码，或在一种或更多种媒体编码格式之间进行 编码、解码或转码，所述媒体编码格式包括但不限于运动图像专家组 (MPEG)格式(例如MPEG-2)，高级视频编码(AVC)格式(例如 H.264/MPEG-4AVC，以及美国电影电视工程师协会(SMPTE)621M/VC-1) 和联合图像专家组(JPEG)格式(例如JPEG)和Motion JPEG(MJPEG) 格式。
在至少一个实施例中，图形处理器2400包括块图像传送(BLIT)引 擎2404，以执行二维(2D)光栅化器操作，包括例如位边界块传送。但是， 在至少一个实施例中，使用图形处理引擎(GPE)2410的一个或更多个组 件来执行2D图形操作。在至少一个实施例中，GPE2410是用于执行图形 操作(包括三维(3D)图形操作和媒体操作)的计算引擎。
在至少一个实施例中，GPE 2410包括用于执行3D操作的3D管线 2412，例如使用对3D图元形状(例如，矩形、三角形等)进行操作的处 理功能来渲染三维图像和场景。在至少一个实施例中，3D管线2412包括 执行各种任务和/或产生到3D/媒体子系统2415的执行线程的可编程和固 定功能元素。虽然3D管线2412可用于执行媒体操作，但是在至少一个实施例中，GPE 2410还包括媒体管线2416，其用于执行媒体操作，诸如视 频后处理和图像增强。
在至少一个实施例中，媒体管线2416包括固定功能或可编程逻辑单 元，用于执行一种或更多种专门的媒体操作，例如视频解码加速，视频去 隔行和视频编码加速，代替或代表视频编解码器引擎2406。在至少一个实 施例中，媒体管线2416还包括线程产生单元，用于产生线程以在3D/媒体 子系统2415上执行。在至少一个实施例中，产生的线程在3D/媒体子系统 2415中包含的一个或更多个图形执行单元上执行媒体操作的计算。
在至少一个实施例中，3D/媒体子系统2415包括用于执行3D管线 2412和媒体管线2416产生的线程的逻辑。在至少一个实施例中，3D管线 2412和媒体管线2416将线程执行请求发送到3D/媒体子系统2415，其包 括用于仲裁各种请求并将其分派给可用线程执行资源的线程分派逻辑。在 至少一个实施例中，执行资源包括用于处理3D和媒体线程的图形执行单 元的阵列。在至少一个实施例中，3D/媒体子系统2415包括用于线程指令 和数据的一个或更多个内部高速缓存。在至少一个实施例中，子系统2415 还包括共享存储器，其包括寄存器和可寻址存储器，以在线程之间共享数 据并存储输出数据。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，可以将推理和/或训练逻辑315的部分 或全部合并到处理器2400中。例如，在至少一个实施例中，本文描述的训 练和/或推理技术可以使用3D管线2412中包含的一个或更多个ALU。此 外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图3A 或图3B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数 可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图 形处理器2400的ALU以执行一种或更多种机器学习算法、神经网络架构、 用例或本文介绍的训练技术。
图25是根据至少一个实施例的图形处理器的图形处理引擎2510的框 图。在至少一个实施例中，图形处理引擎(GPE)2510是图24中所示的 GPE 2410的版本。在至少一个实施例中，媒体管线2516是可选的，并且 可以不显式地包括在GPE 2510中。在至少一个实施例中，单独的媒体和/ 或图像处理器耦合到GPE 2510。
在至少一个实施例中，GPE 2510耦合到或包括命令流转化器2503， 其向3D管线2512和/或媒体管线2516提供命令流。在至少一个实施例中， 命令流转化器2503耦合到存储器，所述存储器可以是系统存储器，也可以 是内部高速缓存存储器和共享高速缓存存储器中的一个或更多个。在至少 一个实施例中，命令流转化器2503从存储器接收命令，并且将命令发送到 3D管线2512和/或媒体管线2516。在至少一个实施例中，命令是从环形缓 冲区中获取的指令、基元或微操作，该环形缓冲区存储用于3D管线2512 和媒体管线2516的命令。在至少一个实施例中，环形缓冲区还可以包括存 储各批多个命令的批命令缓冲区。在至少一个实施例中，用于3D管线2512 的命令还可以包括对存储在存储器中的数据的引用，例如但不限于用于3D 管线2512的顶点和几何数据和/或用于媒体管线2516的图像数据和存储器 对象。在至少一个实施例中，3D管线2512和媒体管线2516通过执行操作 或通过将一个或更多个执行线程分派到图形核心阵列2514，来处理命令和 数据。在至少一个实施例中，图形核心阵列2514包括一个或更多个图形核 心块(例如，一个或更多个图形核心2515A、一个或更多个图形核心2515B)， 每个块包括一个或更多个图形核心。在至少一个实施例中，每个图形核心 包括一组图形执行资源，所述图形执行资源包括通用和图形特定的执行逻 辑，用于执行图形和计算操作，以及固定功能纹理处理和/或机器学习和人 工智能加速逻辑，包括图3A和图3B中的推理和/或训练逻辑315。
在至少一个实施例中，3D管线2512包括固定功能和可编程逻辑，用 于通过处理指令并将执行线程分派到图形核心阵列2514，来处理一个或更 多个着色器程序，例如顶点着色器、几何着色器、像素着色器、片段着色 器、计算着色器或其他着色器程序。在至少一个实施例中，图形核心阵列 2514提供统一的执行资源块，所述执行资源块用于处理着色器程序。在至 少一个实施例中，在图形核心阵列2514的图形核心2515A-2515B内的多 用途执行逻辑(例如，执行单元)包括对各种3D API着色器语言的支持， 并且可以执行与多个着色器关联的多个同时执行线程。
在至少一个实施例中，图形核心阵列2514还包括执行逻辑，用于执 行媒体功能，诸如视频和/或图像处理。在至少一个实施例中，除了图形处 理操作之外，执行单元还包括可编程以执行并行通用计算操作的通用逻辑。
在至少一个实施例中，输出数据可以将数据输出到统一返回缓冲区 (URB)2518中的存储器，所述输出数据由在图形核心阵列2514上执行 的线程生成。在至少一个实施例中，URB 2518可以存储多个线程的数据。 在至少一个实施例中，URB 2518可以用于在图形核心阵列2514上执行的 不同线程之间发送数据。在至少一个实施例中，URB 2518还可用于图形核 心阵列2514上的线程与共享功能逻辑2520内的固定功能逻辑之间的同步。
在至少一个实施例中，图形核心阵列2514是可缩放的，使得图形核 心阵列2514包括可变数量的图形核心，每个图形核心具有基于GPE 2510 的目标功率和性能水平的可变数量的执行单元。在至少一个实施例中，执 行资源是动态可伸缩的，使得执行资源可以根据需要被启用或禁用。
在至少一个实施例中，图形核心阵列2514耦合到共享功能逻辑2520， 该共享功能逻辑包括在图形核心阵列2514中的图形核心之间共享的多个 资源。在至少一个实施例中，由共享功能逻辑2520执行的共享功能体现在 向图形核心阵列2514提供专门的补充功能的硬件逻辑单元中。在至少一个 实施例中，共享功能逻辑2520包括但不限于采样器单元2521、数学单元 2522和线程间通信(ITC)逻辑2523。在至少一个实施例中，一个或更多 个高速缓存2525被包含在或耦合到共享功能逻辑2520中。
在至少一个实施例中，如果对专用功能的需求不足以包含在图形核心 阵列2514中，则使用共享功能。在至少一个实施例中，专用功能的单个实 例在共享功能逻辑2520中使用，并且在图形核心阵列2514内的其他执行 资源之间共享。在至少一个实施例中，特定共享功能可以包括在图形核心 阵列2514内的共享功能逻辑2816内，所述特定共享功能在图形核心阵列 2514广泛使用的共享功能逻辑2520内。在至少一个实施例中，图形核心 阵列2514内的共享功能逻辑2816可包括共享功能逻辑2520内的一些或全 部逻辑。在至少一个实施例中，共享功能逻辑2520内的所有逻辑元件可在 图形核心阵列2514的共享功能逻辑2526内复制。在至少一个实施例中， 排除共享功能逻辑2520，以支持图形核心阵列2514内的共享功能逻辑2526。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或3B提供关于推理和/或训练逻辑315 的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑315可以结 合到图形处理器2510中。例如，在至少一个实施例中，本文描述的训练和 /或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线2512、 图形核心2515、共享功能逻辑2526、共享功能逻辑2520或图25中的其他 逻辑中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以 使用除图3A或图3B所示的逻辑之外的逻辑来完成。在至少一个实施例中， 权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中， 其配置图形处理器2510的ALU，以执行一种或更多种本文所述的机器学 习算法、神经网络架构、用例或训练技术。
图26是根据本文所述的至少一个实施例的图形处理器核心2600的硬 件逻辑的框图。在至少一个实施例中，图形处理器核心2600被包括在图形 核心阵列内。在至少一个实施例中，图形处理器核心2600(有时称为核心 切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个 实施例中，图形处理器核心2600是一个图形核心切片的示例，并且本文所 述的图形处理器可以基于目标功率和性能包络线包括多个图形核心切片。在至少一个实施例中，每个图形核心2600可以包括与多个子核心 2601A-2601F耦合的固定功能块2630，也称为子切片，其包括通用和固定 功能逻辑的模块块。
在至少一个实施例中，固定功能块2630包括几何和固定功能管线 2636，例如，在较低性能和/或较低功率的图形处理器实施方式中，该几何 和固定功能管线2636可以由图形处理器2600中的所有子核心共享。在至 少一个实施例中，几何和固定功能管线2636包括3D固定功能管线、视频 前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回 缓冲区管理器。
在固定的至少一个实施例中，固定功能块2630还包括图形SoC接口 2637、图形微控制器2638和媒体管线2639。在至少一个实施例中，图形 SoC接口2637提供了图形核心2600以及片上集成电路系统中的其他处理 器核心之间的接口。在至少一个实施例中，图形微控制器2638是可编程子 处理器，其可配置为管理图形处理器2600的各种功能，包括线程分派、调 度和抢占。在至少一个实施例中，媒体管线2639包括有助于对包括图像和 视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至 少一个实施例中，媒体管线2639经由对子核心2601-2601F内的计算或采 样逻辑的请求来实现媒体操作。
在至少一个实施例中，SoC接口2637使图形核心2600能够与通用应 用程序处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储 器层次结构元素，诸如共享的最后一级高速缓存、系统RAM和/或嵌入式 片上或封装DRAM。在至少一个实施例中，SoC接口2637还可以使得能 够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得 能够使用和/或实现可以在图形核心2600和SoC内部的CPU之间共享的全 局存储器原子。在至少一个实施例中，图形SoC接口2637还可以实现用 于图形处理器核心2600的电源管理控制，并且启用图形处理器核心2600 的时钟域与SoC内的其他时钟域之间的接口。在至少一个实施例中，SoC 接口2637使得能够从命令流转化器和全局线程分派器接收命令缓冲区，其 配置为向图形处理器内的一个或更多个图形核心中的每一个提供命令和指 令。在至少一个实施例中，当要执行媒体操作时，可以将命令和指令分派 给媒体管线2639，或者当要执行图形处理操作时，可以将其分配给几何形 状和固定功能管线(例如，几何形状和固定功能管线2636，和/或几何形状 和固定功能管线2614)。
在至少一个实施例中，图形微控制器2638可以配置为对图形核心 2600执行各种调度和管理任务。在至少一个实施例中，图形微控制器2638 可以在子核心2601A-2601F中的执行单元(EU)阵列2602A-2602F、 2604A-2604F内的各种图形并行引擎上执行图形和/或计算工作负载调度。 在至少一个实施例中，在包括图形核心2600的SoC的CPU核心上执行的主机软件可以提交多个图形处理器路径之一的工作负载，其调用适当的图 形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要 运行哪个工作负载、将工作负载提交给命令流转化器、抢先在引擎上运行 的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软 件。在至少一个实施例中，图形微控制器2638还可以促进图形核心2600 的低功率或空闲状态，从而为图形核心2600提供在图形核心2600内独立 于操作系统和/或系统上的图形驱动程序软件的跨低功率状态转换的保存 和恢复寄存器的能力。
在至少一个实施例中，图形核心2600可以具有比所示的子核心 2601A-2601F多或少达N个模块化子核心。对于每组N个子核心，在至少 一个实施例中，图形核心2600还可以包括共享功能逻辑2610、共享和/或 高速缓存存储器2612、几何/固定功能管线2614以及附加的固定功能逻辑 2616以加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻 辑2610可以包括可由图形核心2600内的每个N个子核心共享的逻辑单元 (例如，采样器、数学和/或线程间通信逻辑)。在至少一个实施例中，共 享和/或高速缓存存储器2612可以是图形核心2600内的N个子核心 2601A-2601F的最后一级高速缓存，并且还可以用作可由多个子核心访问 的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线2614 来代替固定功能块2630内的几何/固定功能管线2636，并且可以包括相似 的逻辑单元。
在至少一个实施例中，图形核心2600包括附加的固定功能逻辑2616， 其可以包括供图形核心2600使用的各种固定功能加速逻辑。在至少一个实 施例中，附加的固定功能逻辑2616包括用于仅位置着色中使用的附加的几 何管线。在仅位置着色中，存在至少两个几何管线，而在几何和固定功能 管线2614、2636内的完整几何管线和剔除管线中，其是可以包括在附加的 固定功能逻辑2616中的附加几何管线。在至少一个实施例中，剔除管线是完整几何管线的修整版。在至少一个实施例中，完整管线和剔除管线可以 执行应用程序的不同实例，每个实例具有单独的环境。在至少一个实施例 中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况 下可以更早地完成着色。例如，在至少一个实施例中，附加固定功能逻辑 2616中的剔除管线逻辑可以与主应用程序并行执行位置着色器，并且通常 比完整管线更快地生成关键结果，因为剔除管线获取并遮蔽顶点的位置属 性，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔 除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这 些三角形是否被剔除无关。在至少一个实施例中，完整管线(在这种情况 下可以称为重播管线)可以消耗可见性信息来跳过剔除的三角形以仅遮盖 最终传递到光栅化阶段的可见三角形。
在至少一个实施例中，附加的固定功能逻辑2616还可包括机器学习 加速逻辑，例如固定功能矩阵乘法逻辑，用于实现包括用于机器学习训练 或推理的优化。
在至少一个实施例中，在每个图形子核心2601A-2601F内包括一组 执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执 行图形、媒体和计算操作。在至少一个实施例中，图形子核心2601A-2601F 包括多个EU阵列2602A-2602F、2604A-2604F，线程分派和线程间通信 (TD/IC)逻辑2603A-2603F，3D(例如，纹理)采样器2605A-2605F，媒体采样器2606A-2606F，着色器处理器2607A-2607F和共享本地存储器 (SLM)2608A-2608F。在至少一个实施例中，EU阵列2602A-2602F、 2604A-2604F每个都包含多个执行单元，这些执行单元是通用图形处理单 元，能够为图形、媒体或计算操作提供服务，执行浮点和整数/定点逻辑运 算，包括图形、媒体或计算着色器程序。在至少一个实施例中，TD/IC逻 辑2603A-2603F为子核心内的执行单元执行本地线程分派和线程控制操作， 并促进在子核心的执行单元上执行的线程之间的通信。在至少一个实施例 中，3D采样器2605A-2605F可以将与纹理或其他3D图形相关的数据读取 到存储器中。在至少一个实施例中，3D采样器可以基于与给定纹理相关联 的配置的采样状态和纹理格式来不同地读取纹理数据。在至少一个实施例 中，媒体采样器2606A-2606F可以基于与媒体数据相关联的类型和格式来 执行类似的读取操作。在至少一个实施例中，每个图形子核心2601A-2601F 可以可替代地包括统一的3D和媒体采样器。在至少一个实施例中，在每 个子核心2601A-2601F内的执行单元上执行的线程可以利用每个子核心内 的共享本地存储器2608A-2608F，以使在线程组内执行的线程能够使用片 上存储器的公共池来执行。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315的部分或全部 可以被合并到图形处理器2610中。例如，在至少一个实施例中，本文描述 的训练和/或推理技术可以使用在3D管线、图形微控制器2638、几何和固 定功能管线2614和2636或图26中的其他逻辑中体现的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图 3A或图3B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参 数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置 图形处理器2600的ALU以执行一种或更多种本文介绍的机器学习算法、 神经网络架构、用例或训练技术。
图27A-27B示出了根据至少一个实施例的包括图形处理器核心的处 理元件的阵列的线程执行逻辑2700。图27A示出了至少一个实施例，其中 使用了线程执行逻辑2700。图27B示出了根据至少一个实施例的图形执行 单元2708的示例性内部细节。
如图27A中所示，在至少一个实施例中，线程执行逻辑2700包括着 色器处理器2702、线程分派器2704、指令高速缓存2706、包括多个执行 单元2707A-2707N和2708A-2708N的可缩放执行单元阵列、采样器2710、 数据高速缓存2712和数据端口2714。在至少一个实施例中，可缩放执行 单元阵列可以例如基于工作负载的计算要求，通过启用或禁用一个或更多 个执行单元(例如，执行单元2708A-N或2707A-N中的任意一个)来动态 缩放。在至少一个实施例中，可缩放执行单元通过链路到每个执行单元的 互连结构互连。在至少一个实施例中，线程执行逻辑2700包括通过指令高 速缓存2706、数据端口2714、采样器2710和执行单元2707或2708中的 一个或更多个到存储器(诸如系统存储器或高速缓存存储器)的一个或更 多个连接。在至少一个实施例中，每个执行单元(例如2707A)是独立的 可编程通用计算单元，其能够执行多个同时的硬件线程，同时针对每个线 程并行处理多个数据元素。在至少一个实施例中，执行单元2707和/或2708 的阵列可缩放以包括任意数量的单独执行单元。
在至少一个实施例中，执行单元2707和/或2708主要用于执行着色 器程序。在至少一个实施例中，着色器处理器2702可以处理各种着色器程 序并经由线程分派器2704来分派与着色器程序相关联的执行线程。在至少 一个实施例中，线程分派器2704包括用于仲裁来自图形和媒体管线的线程 初始化庆祝以及在执行单元2707和/或2708中的一个或更多个执行单元上 实例化请求的线程的逻辑。例如，在至少一个实施例中，几何管线可以将顶点、镶嵌或几何着色器分派到线程执行逻辑以进行处理。在至少一个实 施例中，线程分派器2704还可以处理来自执行着色器程序的运行时线程产 生请求。
在至少一个实施例中，执行单元2707和/或2708支持一种指令集， 该指令集包括对许多标准3D图形着色器指令的本机支持，从而使图形库 (例如Direct 3D和OpenGL)中的着色器程序只需最少的转换即可执行。 在至少一个实施例中，执行单元支持顶点和几何处理(例如，顶点程序、 几何程序、和/或顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。在至少一个实施例中，每 个执行单元2707和/或2708包括一个或更多个算术逻辑单元(ALU)，能 够执行多发出单指令多数据(SIMD)，并且多线程操作实现了高效的执行 环境尽管有更高的延迟存储器访问。在至少一个实施例中，每个执行单元 内的每个硬件线程具有专用的高带宽寄存器文件和相关的独立线程状态。 在至少一个实施例中，执行是每个时钟到管线的多次发出，管线能够进行 整数、单精度和双精度浮点运算、SIMD分支功能、逻辑运算、先验运算 和其他其他运算。在至少一个实施例中，在等待来自存储器或共享功能之 一的数据时，执行单元2707和/或2708内的依赖性逻辑使等待线程休眠直 到返回了所请求的数据。在至少一个实施例中，当等待线程正在休眠时， 硬件资源可以专用于处理其他线程。例如，在至少一个实施例中，在与顶 点着色器操作相关联的延迟期间，执行单元可以对像素着色器、片段着色 器或另一类型的着色器程序(包括不同的顶点着色器)执行操作。
在至少一个实施例中，执行单元2707和/或2708中的每一个执行单 元在数据元素的阵列上进行操作。在至少一个实施例中，多个数据元素是 “执行大小”或指令的通道数。在至少一个实施例中，执行通道是用于指令 内的数据元素访问、屏蔽和流控制的执行的逻辑单元。在至少一个实施例 中，多个通道可以独立于用于特定图形处理器的多个物理算术逻辑单元 (ALU)或浮点单元(FPU)。在至少一个实施例中，执行单元2707和/ 或2708支持整数和浮点数据类型。
在至少一个实施例中，执行单元指令集包括SIMD指令。在至少一个 实施例中，各种数据元素可以作为封装数据类型存储在寄存器中，并且执 行单元将基于那些元素的数据大小来处理各种元素。例如，在至少一个实 施例中，当对276位宽的矢量进行操作时，将矢量的276位存储在寄存器 中，并且执行单元对矢量进行操作，作为四个单独的84位封装数据元素(四 字(QW)大小数据元素)、八个单独的34位封装数据元素(双字(DW) 大小数据元素)、十六个单独的18位封装数据元素(单词(W)大小数据 元素)或三十二个单独的10位数据元素(字节(B)大小的数据元素)。 然而，在至少一个实施例中，不同的矢量宽度和寄存器大小是可能的。
在至少一个实施例中，一个或更多个执行单元可以被组合成具有执行 对于融合EU的线程控制逻辑(2711A-2711N)的融合执行单元 2709A-2709N，例如将执行单元2707A与执行单元2708A融合为融合执行 单元2709A中。在至少一个实施例中，可以将多个EU合并成一个EU组。
在至少一个实施例中，融合EU组中的EU的数量可以配置为执行单独的 SIMD硬件线程，融合的EU组中的EU的数量可能根据各个实施例而变化。 在至少一个实施例中，每个EU可以执行各种SIMD宽度，包括但不限于 SIMD8、SIMD16和SIMD32。在至少一个实施例中，每个融合图形执行单 元2709A-2709N包括至少两个执行单元。例如，在至少一个实施例中，融 合执行单元2709A包括第一EU 2707A、第二EU 2708A以及第一EU 2707A 和第二EU2708A共有的线程控制逻辑2711A。在至少一个实施例中，线 程控制逻辑2711A控制在融合图形执行单元2709A上执行的线程，从而允 许融合执行单元2709A-2709N内的每个EU使用公共指令指针寄存器来执 行。
在至少一个实施例中，一个或更多个内部指令高速缓存(例如2706) 被包括在线程执行逻辑2700中以高速缓存用于执行单元的线程指令。在至 少一个实施例中，包括一个或更多个数据高速缓存(例如2712)以在线程 执行期间高速缓存线程数据。在至少一个实施例中，包括采样器2710以提 供用于3D操作的纹理采样和用于媒体操作的媒体采样。在至少一个实施 例中，采样器2710包括专门的纹理或媒体采样功能，以在将采样数据提供 给执行单元之前在采样过程中处理纹理或媒体数据。
在执行期间，在至少一个实施例中，图形和媒体管线通过线程产生和 分派逻辑将线程发起请求发送到线程执行逻辑2700。在至少一个实施例中， 一旦一组几何对象已经被处理并光栅化成像素数据，则在着色器处理器 2702内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等) 被调用以进一步计算输出信息并且导致将结果写入输出表面(例如，颜色 缓冲区、深度缓冲区、模板缓冲区等)。在至少一个实施例中，像素着色 器或片段着色器计算要在光栅化对象上插值的各种顶点属性的值。在至少 一个实施例中，着色器处理器2702内的像素处理器逻辑然后执行应用程序 接口(API)提供的像素或片段着色器程序。在至少一个实施例中，为了 执行着色器程序，着色器处理器2702经由线程分派器2704将线程分派到 执行单元(例如2708A)。在至少一个实施例中，着色器处理器2702使用采样器2710中的纹理采样逻辑来访问存储在存储器中的纹理贴图中的纹 理数据。在至少一个实施例中，对纹理数据和输入几何数据的算术运算为 每个几何片段计算像素颜色数据，或者丢弃一个或更多个像素以进行进一 步处理。
在至少一个实施例中，数据端口2714提供了一种用于线程执行逻辑 2700的存储器访问机制，以将处理后的数据输出到存储器以在图形处理器 输出管线上进行进一步处理。在至少一个实施例中，数据端口2714包括或 耦合到一个或更多个高速缓存存储器(例如，数据高速缓存2712)以高速 缓存数据以便经由数据端口进行存储器访问。
如图27B所示，在至少一个实施例中，图形执行单元2708可以包括 指令获取单元2737、通用寄存器文件阵列(GRF)2724、架构寄存器文件 阵列(ARF)2726、线程仲裁器2722、发送单元2730、分支单元2732、 一组SIMD浮点单元(FPU)2734，以及在至少一个实施例中，一组专用 整数SIMD ALU 2735。GRF 2724和ARF 2726包括一组与可以在图形执行 单元2708中活跃的每个同时硬件线程相关联的通用寄存器文件和架构寄 存器文件。在至少一个实施例中，在ARF 2726中维护每个线程架构状态， 而在线程执行期间使用的数据存储在GRF 2724中。在至少一个实施例中， 每个线程的执行状态，包括每个线程的指令指针，可以被保存在ARF 2726 中的线程专用寄存器中。
在至少一个实施例中，图形执行单元2708具有一种架构，该架构是 同时多线程(SMT)和细粒度交错多线程(IMT)的组合。在至少一个实 施例中，架构具有模块化配置，该模块化配置可以在设计时基于同时线程 的目标数量和每个执行单元的寄存器数量来进行微调，其中执行单元资源 在用于执行多个同时线程的逻辑上分配。
在至少一个实施例中，图形执行单元2708可以共同发布多个指令， 每个指令可以是不同的指令。在至少一个实施例中，图形执行单元线程 2708的线程仲裁器2722可以将指令分派到发送单元2730、分支单元2732 或SIMD FPU 2734之一以供执行。在至少一个实施例中，每个执行线程可 以访问GRF 2724中的128个通用寄存器，其中每个寄存器可以存储32个 字节，可以作为32位数据元素的SIMD 8元素矢量进行访问。在至少一个 实施例中，每个执行单元线程可以访问GRF 2724中的4KB，尽管实施例 不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在至 少一个实施例中，尽管每个执行单元的线程数量也可以根据实施例而变化， 但是最多可以同时执行七个线程。在其中七个线程可以访问4KB的至少 一个实施例中，GRF 2724可以存储总共28KB。在至少一个实施例中，灵 活的寻址模式可以允许将寄存器一起寻址以有效地建立更宽的寄存器或表 示跨步的矩形块数据结构。
在至少一个实施例中，经由由消息传递发送单元2730执行的“发送” 指令来调度存储器操作、采样器操作和其他更长延迟的系统通信。在至少 一个实施例中，将分支指令分派到分支单元2732促进SIMD发散和最终收 敛。
在至少一个实施例中，图形执行单元2708包括一个或更多个SIMD 浮点单元(FPU)2734，以执行浮点操作。在至少一个实施例中，一个或 更多个FPU 2734还支持整数计算。在至少一个实施例中，一个或更多个 FPU 2734可以SIMD执行多达M个32位浮点(或整数)运算，或者SIMD 执行多达2M个16位整数或16位浮点运算。在至少一个实施例中，至少 一个FPU提供扩展的数学能力以支持高吞吐量的先验数学函数和双精度 64位浮点。在至少一个实施例中，还存在一组8位整数SIMD ALU 2735， 并且可以被专门优化以执行与机器学习计算相关的操作。
在至少一个实施例中，可以在图形子核心分组(例如，子切片)中实 例化图形执行单元2708的多个实例的阵列。在至少一个实施例中，执行单 元2708可以跨多个执行通道执行指令。在至少一个实施例中，在图形执行 单元2708上执行的每个线程在不同的通道上执行。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，推理和/或训练逻辑315的部分或全部 可以被结合到线程执行逻辑2700中。此外，在至少一个实施例中，可以使 用除了图3A或图3B中所示的逻辑之外的逻辑来完成在此描述的推理和/ 或训练操作。在至少一个实施例中，权重参数可以存储在片上或片外存储 器和/或寄存器(示出或未示出)中，其配置线程执行逻辑2700的ALU以 执行一种或更多种机器学习算法、神经网络架构、用例或本文介绍的训练 技术。
图28示出了根据至少一个实施例的并行处理单元(“PPU”)2800。 在至少一个实施例中，PPU 2800配置有机器可读代码，该机器可读代码如 果由PPU 2800执行，则使得PPU2800执行贯穿本公开描述的一些或全部 过程和技术。在至少一个实施例中，PPU 2800是在一个或更多个集成电路 设备上实现的多线程处理器，并且利用多线程作为被设计为处理在多个线 程上并行执行的计算机可读指令(也称为机器可读指令或简单的指令)的 延迟隐藏技术。在至少一个实施例中，线程是指执行线程，并且是被配置 为由PPU 2800执行的一组指令的实例。在至少一个实施例中，PPU 2800 是图形处理单元(“GPU”)，图形处理单元配置为实现用于处理三维(“3D”) 图形数据的图形渲染管线，以便生成用于在显示设备(诸如液晶显示器 (“LCD”)设备)上显示的二维(“2D”)图像数据。在至少一个实施例中， PPU2800用于执行计算，诸如线性代数运算和机器学习运算。图28仅出 于说明性目的示出了示例并行处理器，并且应被解释为在本公开的范围内 设想的处理器架构的非限制性示例，并且可以采用任何适当的处理器来对 其进行补充和/或替代。
在至少一个实施例中，一个或更多个PPU 2800配置成加速高性能计 算(“HPC”)、数据中心和机器学习应用程序。在至少一个实施例中，PPU 2800配置成加速深度学习系统和应用程序，包括以下非限制性示例：自动 驾驶汽车平台、深度学习、高精度语音、图像、文本识别系统、智能视频 分析、分子模拟、药物发现、疾病诊断、天气预报、大数据分析、天文学、 分子动力学模拟、财务建模、机器人技术、工厂自动化、实时语言翻译、 在线搜索优化以及个性化用户推荐等。
在至少一个实施例中，PPU 2800包括但不限于输入/输出(“I/O”)单 元2806、前端单元2810、调度器单元2812、工作分配单元2814、集线器 2816、交叉开关(“Xbar”)2820、一个或更多个通用处理集群(“GPC”) 2818和一个或更多个分区单元(“存储器分区单元”)2822。在至少一个实 施例中，PPU 2800通过一个或更多个高速GPU互连(“GPU互连”)2808连接到主机处理器或其他PPU 2800。在至少一个实施例中，PPU 2800通 过系统总线2802连接到主机处理器或其他外围设备。在一实施例中，PPU 2800连接到包括一个或更多个存储器设备(“存储器”)2804的本地存储器。 在至少一个实施例中，存储器设备2804包括但不限于一个或更多个动态随 机存取存储器(“DRAM”)设备。在至少一个实施例中，一个或更多个DRAM 设备配置和/或可配置为高带宽存储器(“HBM”)子系统，并且在每个设备 内堆叠有多个DRAM管芯。
在至少一个实施例中，高速GPU互连2808可以指代系统使用其来进 行缩放的基于线的多通道通信链路，并包括与一个或更多个中央处理单元 结合的一个或更多个PPU2800(“CPU”)，支持PPU 2800和CPU之间的 缓存相干以及CPU主控。在至少一个实施例中，高速GPU互连2808通过 集线器2816将数据和/或命令传输到PPU 2800的其他单元，例如一个或更 多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图28中 可能未明确示出的其他组件。
在至少一个实施例中，I/O单元2806配置为通过系统总线2802从主 机处理器(图28中未示出)发送和接收通信(例如，命令、数据)。在至 少一个实施例中，I/O单元2806直接通过系统总线2802或通过一个或更 多个中间设备(例如存储器桥)与主机处理器通信。在至少一个实施例中， I/O单元2806可以经由系统总线2802与一个或更多个其他处理器(例如 一个或更多个PPU 2800)通信。在至少一个实施例中，I/O单元2806实现 外围组件互连Express(“PCIe”)接口，用于通过PCIe总线进行通信。在 至少一个实施例中，I/O单元2806实现用于与外部设备通信的接口。
在至少一个实施例中，I/O单元2806对经由系统总线2802接收的分 组进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 2800执行各种操作的命令。在至少一个实施例中，I/O单元2806如命令所 指定的那样将解码的命令发送到PPU 2800的各种其他单元。在至少一个 实施例中，命令被发送到前端单元2810和/或被发送到集线器2816或PPU 2800的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、 电源管理单元等(图28中未明确示出)。在至少一个实施例中，I/O单元 2806配置为在PPU 2800的各种逻辑单元之间路由通信。
在至少一个实施例中，由主机处理器执行的程序在缓冲区中对命令流 进行编码，该缓冲区将工作负载提供给PPU 2800以进行处理。在至少一 个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个 实施例中，缓冲区是可由主机处理器和PPU2800两者访问(例如，读/写) 的存储器中的区域—主机接口单元可以配置为访问经由I/O单元2806通过 系统总线2802传输的存储器请求连接到系统总线2802的系统存储器中的缓冲区。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将 指示命令流开始的指针发送给PPU 2800，使得前端单元2810接收指向一 个或更多个命令流指针并管理一个或更多个命令流，从命令流中读取命令 并将命令转发到PPU 2800的各个单元。
在至少一个实施例中，前端单元2810耦合到调度器单元2812，该调 度器单元2812配置各种GPC 2818以处理由一个或更多个命令流定义的任 务。在至少一个实施例中，调度器单元2812配置为跟踪与调度器单元2812 管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪 个GPC 2818，任务是活跃的还是非活跃的，与任务相关联的优先级等等。 在至少一个实施例中，调度器单元2812管理在一个或更多个GPC 2818上 执行的多个任务。
在至少一个实施例中，调度器单元2812耦合到工作分配单元2814， 该工作分配单元2814配置为分派任务以在GPC 2818上执行。在至少一个 实施例中，工作分配单元2814跟踪从调度器单元2812接收到的多个调度 任务并且工作分配单元2814管理每个GPC 2818的待处理任务池和活跃任 务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)， 这些时隙包含分配给要由特定的GPC 2818处理的任务；活跃任务池可包 括用于由GPC 2818主动处理的任务的多个时隙(例如4个时隙)，以使 随着GPC 2818中的一个完成任务的执行，该任务将从GPC 2818的活动任 务池中逐出，并且从待处理任务池中选择另一个任务，并安排其在GPC 2818上执行。在至少一个实施例中，如果活跃任务在GPC 2818上处于空 闲状态，例如在等待数据依赖性解决时，则活跃任务从GPC 2818中驱逐 并返回到待处理任务池，同时选择了待处理任务池中的另一个任务并调度 在GPC 2818上执行。
在至少一个实施例中，工作分配单元2814经由XBar 2820与一个或 更多个GPC2818通信。在至少一个实施例中，XBar 2820是互连网络，其 将PPU 2800的许多单元耦合到PPU 2800的其他单元，并且可以配置为将 工作分配单元2814耦合到特定的GPC 2818。在至少一个实施例中，一个 或更多个PPU 2800的其他单元也可以通过集线器2816连接到XBar2820。
在至少一个实施例中，任务由调度器单元2812管理，并由工作分配 单元2814分配给GPC 2818之一。在至少一个实施例中，GPC 2818配置 为处理任务并产生结果。在至少一个实施例中，结果可以由GPC 2818中 的其他任务消耗，通过XBar 2820路由到不同的GPC2818或存储在存储 器2804中。在至少一个实施例中，结果可以通过分区单元2822写到存储器2804中，其实现了用于向存储器2804写入数据或从存储器2804读取数 据的存储器接口。在至少一个实施例中，结果可以经由高速GPU互连2808 传输到另一PPU 2804或CPU。在至少一个实施例中，PPU 2800包括但不 限于U个分区单元2822，其等于耦合到PPU 2800的分离且不同的存储器 设备2804的数量，本文结合图30更详细地描述。
在至少一个实施例中，主机处理器执行驱动器核心，该驱动程序核心 实现应用程序编程接口(API)，该应用程序编程接口使在主机处理器上 执行的一个或更多个应用程序能够调度操作以在PPU 2800上执行。在一 个实施例中，多个计算应用程序由PPU 2800同时执行，并且PPU 2800为 多个计算应用程序提供隔离、服务质量(“QoS”)和独立的地址空间。在 至少一个实施例中，应用程序生成指令(例如，以API调用的形式)，该 指令使驱动器核心生成一个或更多个任务以供PPU 2800执行，并且驱动 器核心将任务输出至由PPU 2800处理的一个或更多个流。在至少一个实 施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束 (warp)。在至少一个实施例中，线程束包括可以并行执行的多个相关线 程(例如34个线程)。在至少一个实施例中，协作线程可以指代多个线程， 包括用于执行任务并且通过共享存储器交换数据的指令，结合图30根据至 少一个实施例更详细地描述了线程和协作线程。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机 器学习模型(诸如神经网络)，以预测或推理提供给PPU 2800的信息。
在至少一个实施例中，深度学习应用程序处理器2800用于基于已由另一处 理器或系统或PPU 2800训练过的训练过的机器学习模型(例如，神经网 络)推理或预测信息。在至少一个实施例中，PPU 2800可用于执行本文所 述的一个或更多个神经网络用例。
图29示出了根据至少一个实施例的通用处理集群(“GPC”)2900。
在至少一个实施例中，GPC 2900是图28的GPC 2818。在至少一个实施例 中，每个GPC 2900包括但不限于用于处理任务的多个硬件单元，并且每 个GPC 2900包括但不限于管线管理器2902、预光栅操作单元(“preROP”) 2904、光栅引擎2908、工作分配交叉开关(“WDX”)2916、存储器管理单 元(“MMU”)2918、一个或更多个数据处理集群(“DPC”)2906，以及部 件的任何合适组合。
在至少一个实施例中，GPC 2900的操作由管线管理器2902控制。在 至少一个实施例中，管线管理器2902管理一个或更多个DPC 2906的配置， 以处理分配给GPC 2900的任务。在至少一个实施例中，管线管理器2902 配置一个或更多个DPC 2906中的至少一个以实现图形渲染管线的至少一 部分。在至少一个实施例中，DPC 2906配置为在可编程流式多处理器 (“SM”)2914上执行顶点着色器程序。在至少一个实施例中，管线管理 器2902配置为将从工作分配单元接收的数据包路由到GPC 2900内的适当 逻辑单元，以及在至少一个实施例中，可以将一些数据包路由到preROP 2904和/或光栅引擎2908中的固定功能硬件单元，而可以将其他数据包路 由到DPC 2906以由原始引擎2912或SM 2914进行处理。在至少一个实施 例中，管线管理器2902配置DPC 2906中的至少一个以实现神经网络模型 和/或计算管线。
在至少一个实施例中，preROP单元2904配置为在至少一个实施例中 将由光栅引擎2908和DPC 2906生成的数据路由到分区单元2822中的光 栅操作(“ROP”)单元，上面结合图28更详细地描述。在至少一个实施例 中，preROP单元2904配置为执行用于颜色混合的优化、组织像素数据、 执行地址转换等等。在至少一个实施例中，光栅引擎2908包括但不限于配 置为执行各种光栅操作的多个固定功能硬件单元，并且在至少一个实施例 中，光栅引擎2908包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪 引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实 施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关 联的平面方程；平面方程式被传送到粗光栅引擎以生成基本图元的覆盖信 息(例如，图块的x、y覆盖范围掩码)；粗光栅引擎的输出将传输到剔除 引擎，在剔除引擎中与z测试失败的图元相关联的片段将被剔除，并传输 到剪切引擎，在剪切引擎中剪切位于视锥范围之外的片段。在至少一个实 施例中，将经过裁剪和剔除的片段传递给精细光栅引擎，以基于设置引擎 生成的平面方程式生成像素片段的属性。在至少一个实施例中，光栅引擎 2908的输出包括将由任何适当的实体(例如，由在DPC 2906内实现的片 段着色器)处理的片段。
在至少一个实施例中，包括在GPC 2900中的每个DPC 2906包括但 不限于M管线控制器(“MPC”)2910；图元引擎2912；一个或更多个SM 2914；及其任何合适的组合。在至少一个实施例中，MPC 2910控制DPC 2906的操作，将从管线管理器2902接收的分组路由到DPC2906中的适当 单元。在至少一个实施例中，将与顶点相关联的分组路由到图元引擎2912，图元引擎2912配置为从存储器中获取与顶点关联的顶点属性；相反，可以 将与着色器程序相关联的数据包发送到SM 2914。
在至少一个实施例中，SM 2914包括但不限于可编程流式处理器，其 配置为处理由多个线程表示的任务。在至少一个实施例中，SM 2914是多 线程的并且配置为同时执行来自特定线程组的多个线程(例如34个线程)， 并且实现单指令、多数据(“SIMD”)架构，其中将一组线程(例如，线程 束)中的每个线程配置为基于相同的指令集来处理不同的数据集。在至少 一个实施例中，线程组中的所有线程执行通用指令集。在至少一个实施例 中，SM 2914实施单指令、多线程(“SIMT”)架构，其中一组线程中的每 个线程配置为基于通用指令集来处理不同的数据集，但是其中线程组中的 各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束维护 程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实现线 程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每个单 独的线程维护程序计数器、调用栈和执行状态，从而使得在线程束内和线 程束之间的所有线程之间具有相等的并发性。在至少一个实施例中，为每 个单独的线程维持执行状态，并且可以收敛并并行地执行执行通用指令的 线程以提高效率。本文更详细地描述SM2914的至少一个实施例。
在至少一个实施例中，MMU 2918在GPC 2900和存储器分区单元(例 如，图28的分区单元2822)之间提供接口，并且MMU 2918提供虚拟地 址到物理地址的转换、存储器保护以及存储器请求的仲裁。在至少一个实 施例中，MMU 2918提供一个或更多个转换后备缓冲区(“TLB”)，用于 执行虚拟地址到存储器中的物理地址的转换。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机 器学习模型(诸如神经网络)，以预测或推理提供给GPC 2900的信息。 在至少一个实施例中，GPC 2900用于基于已由另一处理器或系统或GPC 2900训练过的机器学习模型(例如，神经网络)推理或预测信息。在至少 一个实施例中，GPC 2900可用于执行本文所述的一个或更多个神经网络用 例。
图30示出了根据至少一个实施例的并行处理单元(“PPU”)的存储 器分区单元3000。在至少一个实施例中，存储器分区单元3000包括但不 限于光栅操作(“ROP”)单元3002；二级(“L2”)高速缓存3004；存储器 接口3006；及其任何合适的组合。在至少一个实施例中，存储器接口3006 耦合到存储器。在至少一个实施例中，存储器接口3006可以实现32、64、 128、1024位数据总线，或者类似的实现方式用于高速数据传输。在至少 一个实施例中，PPU包括U个存储器接口3006，其中U是正整数，每对 分区单元3000一个存储器接口3006，其中每对分区单元3000连接到对应 的存储器设备。例如，在至少一个实施例中，PPU可以连接至多达Y个存 储器设备，例如高带宽存储器堆栈或图形双数据速率版本5同步动态随机 存取存储器(“GDDR5 SDRAM”)。
在至少一个实施例中，存储器接口3006实现高带宽存储器第二代 (“HBM2”)存储器接口，并且Y等于U的一半。在至少一个实施例中， HBM2存储器堆栈与PPU一起位于物理封装上，与传统的GDDR5 SDRAM 系统相比，可提供大量功率并节省面积。在至少一个实施例中，每个HBM2 堆栈包括但不限于四个存储器管芯，且Y＝4，每个HBM2堆栈包括每个管 芯两个128位通道，用于总共8个通道和1024位的数据总线宽度。在至少 一个实施例中，存储器支持单错误校正双错误检测(“SECDED”)错误校 正码(“ECC”)以保护数据。在至少一个实施例中，ECC可以为对数据损 坏敏感的计算应用程序提供更高的可靠性。
在至少一个实施例中，PPU实现了多级存储器层次结构。在至少一 个实施例中，存储器分区单元3000支持统一存储器以为中央处理单元 (“CPU”)和PPU存储器提供单个统一虚拟地址空间，从而实现虚拟存储 器系统之间的数据共享。在至少一个实施例中，追踪PPU对位于其他处理 器上的存储器的访问频率，以确保将存储器页面移动到更频繁地访问页面 的PPU的物理存储器。在至少一个实施例中，高速GPU互连2808支持地 址转换服务，其允许PPU直接访问CPU的页表，并通过PPU提供对CPU 存储器的完全访问。
在至少一个实施例中，复制引擎在多个PPU之间或PPU与CPU之 间传输数据。在至少一个实施例中，复制引擎可以为未被映射到页表中的 地址生成页面错误，并且存储器分区单元3000然后为页面错误提供服务， 将地址映射到页表中，之后复制引擎执行传输。在至少一个实施例中，为 多个处理器之间的多个复制引擎操作固定(即不可分页)存储器，从而实 质上减少了可用存储器。在至少一个实施例中，在硬件页面故障的情况下， 可以将地址传递给复制引擎，而无需考虑是否驻留存储器页，并且复制过 程是透明的。
根据至少一个实施例，来自图28的存储器2804或其他系统存储器的 数据由存储器分区单元3000获取，并将其存储在L2高速缓存3004中， L2高速缓存3004位于芯片上并且在各种GPC之间共享。在至少一个实施 例中，每个存储器分区单元3000包括但不限于与对应的存储器设备相关联 的L2高速缓存的至少一部分。在至少一个实施例中，在GPC内的各个单 元中实现较低级别的高速缓存。在至少一个实施例中，图29的每个SM 2914可以实现一级(“L1”)高速缓存，其中L1高速缓存是专用于特定SM 2914的私有存储器，并且从L2高速缓存3004中获取数据并将其存储在每 个L1高速缓存中，用于在SM 2914的功能单元中进行处理。在至少一个 实施例中，L2高速缓存3004耦合到存储器接口3006和图28所示的XBar2820。
在至少一个实施例中，ROP单元3002执行与像素颜色有关的图形光 栅操作，诸如颜色压缩、像素混合等。在至少一个实施例中，ROP单元3002 结合光栅引擎2908实施深度测试，从光栅引擎2908的剔除引擎接收与像 素片段相关联的样本位置的深度。在至少一个实施例中，针对在与片段关 联的样本位置的深度缓冲区中的相应深度测试深度。在至少一个实施例中， 如果该片段通过了针对该样本位置的该深度测试，则ROP单元3002更新 深度缓冲区，并将该深度测试的结果发送给光栅引擎2908。将意识到，分 区单元3000的数量可以不同于GPC的数量，因此，可以在至少一个实施 例中将每个ROP单元3002耦合到每个GPC。在至少一个实施例中，ROP 单元3002追踪从不同GPC接收到的分组，并且确定ROP单元3002生成 的结果是否要通过XBar 2820路由到。
图31示出了根据至少一个实施例的流式多处理器(“SM”)3100。在 至少一个实施例中，SM 3100是图29的SM。在至少一个实施例中，SM 3100 包括但不限于指令高速缓存3102；一个或更多个调度器单元3104；寄存器 文件3108；一个或更多个处理核心(“核心”)3110；一个或更多个特殊功 能单元(“SFU”)3112；一个或更多个加载/存储单元(“LSU”)3114；互 连网络3116；共享存储器/一级(“L1”)高速缓存3118；和/或其任何合适 的组合。
在至少一个实施例中，工作分配单元调度任务以在并行处理单元 (“PPU”)的通用处理集群(“GPC”)上执行，并且每个任务被分配给GPC 内部的特定数据处理集群(“DPC”)，并且如果任务与着色器程序相关联， 则将该任务分配给SM 3100之一。在至少一个实施例中，调度器单元3104 从工作分配单元接收任务并管理分配给SM 3100的一个或更多个线程块的 指令调度。在至少一个实施例中，调度器单元3104调度线程块以作为并行 线程的线程束来执行，其中，每个线程块被分配至少一个线程束。在至少 一个实施例中，每个线程束执行线程。在至少一个实施例中，调度器单元 3104管理多个不同的线程块，将线程束分配给不同的线程块，然后在每个 时钟周期内将来自多个不同的协作组的指令分派给各种功能单元(例如， 处理核心3110、SFU 3112和LSU 3114)。
在至少一个实施例中，协作组可以指用于组织通信线程组的编程模型， 其允许开发者表达线程正在通信的粒度，从而能够表达更丰富、更有效的 并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以 执行并行算法。在至少一个实施例中，常规编程模型的应用程序提供了用 于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如， syncthreads()函数)。但是，在至少一个实施例中，程序员可以在小于 线程块粒度的情形下来定义线程组，并在所定义的组内进行同步，以实现 更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。 在至少一个实施例中，协作组使程序员能够以子块(即，小到单个线程) 和多块粒度明确定义线程组，并执行集合操作，例如对协作组中的线程进 行同步。在至少一个实施例中，该编程模型支持跨软件边界的干净组合， 从而库和实用程序功能可以在其本地环境中安全地同步，而不必进行关于 收敛的假设。在至少一个实施例中，协作组图元使协作并行的新图案成为 可能，包括但不限于生产者-消费者并行，机会主义并行以及整个线程块网 格上的全局同步。
在至少一个实施例中，调度单元3106配置为将指令发送到功能单元 中的一个或更多个，并且调度器单元3104并包括但不限于两个调度单元 3106，该两个调度单元3106使得来自共同线程束的两个不同指令能够在每 个时钟周期被调度。在至少一个实施例中，每个调度器单元3104包括单个 调度单元3106或附加调度单元3106。
在至少一个实施例中，每个SM 3100在至少一个实施例中包括但不 限于寄存器文件3108，该寄存器文件3108为SM 3100的功能单元提供了 一组寄存器。在至少一个实施例中，寄存器文件3108在每个功能单元之间 划分，从而为每个功能单元分配寄存器文件3108的专用部分。在至少一个 实施例中，寄存器文件3108在由SM 3100执行的不同线程束之间划分， 并且寄存器文件3108为连接到功能单元的数据路径的操作数提供临时存 储。在至少一个实施例中，每个SM 3100包括但不限于多个L个处理核心 3110，其中L是正整数。在至少一个实施例中，SM 3100包括但不限于大 量(例如148个或更多)不同的处理核心3110。在至少一个实施例中，每 个处理核心3110包括但不限于全管线、单精度、双精度和/或混合精度处 理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至少 一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 954-2008标 准。在至少一个实施例中，处理核心3110包括但不限于84个单精度(32 位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和10个张 量核心。
根据至少一个实施例，张量核心配置为执行矩阵运算。在至少一个实 施例中，一个或更多个张量核心包括在处理核心3110中。在至少一个实施 例中，张量核心配置为执行深度学习矩阵算术，例如用于神经网络训练和 推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作 并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4×4 矩阵。
在至少一个实施例中，矩阵乘法输入A和B是18位浮点矩阵，并且 累加矩阵C和D是16位浮点或34位浮点矩阵。在至少一个实施例中，张 量核心对18位浮点输入数据进行34位浮点累加运算。在至少一个实施例 中，18位浮点乘法使用84个运算，并得到全精度乘积，然后使用34位浮 点加法与其他中间乘积累加起来，以进行6x4x4矩阵乘法。在至少一个实 施例中，张量核心用于执行由这些较小元件构成的更大的二维或更高维度 的矩阵运算。在至少一个实施例中，API(诸如CUDA 11C++API)公开 专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以有效地使用来自 CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程 束级别接口假定跨越所有34个线程束线程的18×16大小的矩阵。
在至少一个实施例中，每个SM 3100包括但不限于执行特殊功能(例 如，属性评估、倒数平方根等)的M个SFU 3112。在至少一个实施例中， SFU 3112包括但不限于配置为遍历分层树数据结构的树遍历单元。在至少 一个实施例中，SFU 3112包括但不限于配置为执行纹理映射过滤操作的纹 理单元。在至少一个实施例中，纹理单元配置为从存储器中加载纹理映射 (例如，纹理像素的2D阵列)和采样纹理映射，以产生采样的纹理值以 供由SM3100执行的着色器程序使用。在至少一个实施例中，将纹理映射 存储在共享存储器/L1高速缓存3118中。在至少一个实施例中，根据至少 一个实施例，纹理单元使用mip映射(mip-maps)(例如，细节级别不同 的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中， 每个SM 3100包括但不限于两个纹理单元。
在至少一个实施例中，每个SM 3100包括但不限于实现共享存储器/ L1高速缓存3118与寄存器文件3108之间的加载和存储操作的N个LSU 3114。在至少一个实施例中，互连网络3116将每个功能单元连接到寄存器 文件3108，并且LSU 3114连接到寄存器文件3108和共享存储器/L1高速 缓存3118。在至少一个实施例中，互连网络3116是交叉开关，其可以配 置为将任何功能单元连接到寄存器文件3108中的任何寄存器，并且将LSU 3114连接到寄存器文件3108和共享存储器/L1高速缓存3118中的存储器 位置。
在至少一个实施例中，共享存储器/L1高速缓存3118是片上存储器 的阵列，其在至少一个实施例中允许SM 3100与图元引擎之间以及SM 3100中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器 /L1高速缓存3118包括但不限于128KB的存储容量，并且位于从SM 3100 到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3118 在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共 享存储器/L1高速缓存3118、L2高速缓存和存储器中的一个或更多个是后 备存储。
在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个 存储器块中，为两种类型的存储器访问提供了改进的性能。在至少一个实 施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，例如 如果共享存储器配置为使用一半容量，并且纹理和加载/存储操作可以使用 剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3118内的集 成使共享存储器/L1高速缓存3118能够用作用于流传输数据的高吞吐量管 线，同时提供对频繁重用的数据的高带宽和低延迟访问。在至少一个实施 例中，当配置用于通用并行计算时，与图形处理相比，可以使用更简单的 配置。在至少一个实施例中，绕过固定功能图形处理单元，从而创建了更 加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作 分配单元直接将线程的块分配和分布给DPC。在至少一个实施例中，块中 的线程执行通用程序，在计算中使用唯一的线程ID以确保每个线程生成唯 一的结果，使用SM 3100执行程序并执行计算，使用共享存储器/L1高速 缓存3118在线程之间进行通信，以及使用LSU 3114通过共享存储器/L1 高速缓存3118和存储器分区单元来读写全局存储器。在至少一个实施例中， 当被配置用于通用并行计算时，SM 3100向调度器单元3104写入可以用来 在DPC上启动新工作的命令。
在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、 平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、 个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子 设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体衬 底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加的PPU、存储器、精简指令集计算机(“RISC”)CPU，一个或更多个存储器 管理单元(“MMU”)、数模转换器(“DAC”)等)一起被包括在片上系统 (“SoC”)中。
在至少一个实施例中，PPU可以被包括在包括一个或更多个存储设 备的图形卡上。在至少一个实施例中，该图形卡可以配置为与台式计算机 主板上的PCIe插槽相连接。在至少一个实施例中，该PPU可以是包括在 主板的芯片组中的集成图形处理单元(“iGPU”)。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关的推理 和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑315 的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学 习模型(诸如神经网络)，以预测或推理提供给SM 3100的信息。在至少 一个实施例中，SM 3100用于基于已由另一处理器或系统或由SM 3100训 练过的机器学习模型(例如，神经网络)推理或预测信息。在至少一个实 施例中，SM 3100可用于执行一个或更多个本文所述的神经网络用例。
公开了实施例，其涉及用于高级计算的虚拟化计算平台，诸如医疗应 用程序中的图像推理和图像处理。实施例可可以包括但不限于射线照相、 磁共振成像(MRI)、核医学、超声、超声检查、弹性成像、光声成像、 断层扫描、超声心动图、功能近红外光谱和磁粒子成像，或其组合。在至 少一个实施例中，本文所述的虚拟化计算平台和相关过程可以附加地或替 代地用于但不限于法医科学分析、地下探测和成像(例如，石油勘探、考 古学、古生物学等)、地形学、海洋学、地质学、骨学、气象学、智能区 域或目标跟踪和监测、传感器数据处理(如雷达、声呐、激光雷达等)和/ 或基因组学和基因测序。
参考图32，图32是根据至少一个实施例的用于生成和部署图像处理 和推理管线的过程3200的示例数据流图。在至少一个实施例中，过程3200 可以被部署用于成像设备、处理设备、基因组学设备、基因测序设备、放 射设备和/或一个或更多个设施3202处的其他设备类型，该设施例如医疗 设施、医院、医疗机构、诊所、研究或诊断实验室等。在至少一个实施例 中，过程3200可以被部署为对测序数据进行基因组分析和推理。可以使用 本文所述的系统和过程来执行基因组分析的示例，所述基因组分析的实例 包括但不限于识别变体、突变检测和基因表达量化。
在至少一个实施例中，过程3200可以在训练系统3204和/或部署系 统3206内执行。在至少一个实施例中，训练系统3204可以用于执行机器 学习模型(例如，神经网络、对象检测算法、计算机视觉算法等)的训练、 部署和实现，以用于部署系统3206。在至少一个实施例中，部署系统3206 可以被配置为在分布式计算环境中卸载处理和计算资源，以减少设施3202 的基础设施需求。在至少一个实施例中，部署系统3206可以提供流水线平 台用于选择、定制和实现虚拟仪器，以在设施3202处与成像设备(如MRI、 CT扫描、X射线、超声波等)或测序设备一起使用。在至少一个实施例中， 虚拟仪器可以包括用于针对由成像设备、测序设备、放射线设备和/或其他 设备类型生成的成像数据执行一个或更多个处理操作的软件定义的应用程 序。在至少一个实施例中，管线中的一个或更多个应用程序在应用程序执 行期间，可以使用或调用部署系统3206的服务(例如，推理、可视化、计 算、AI等)。
在至少一个实施例中，在高级处理和推理管线中使用的一些应用程序 可以使用机器学习模型或其他AI来执行一个或更多个处理步骤。在至少一 个实施例中，可以使用在设施3202处生成(并存储在设施3202处的一个 或更多个图片存档和通信系统(PACS)服务器上)的数据3208(例如成 像数据)在设施3202处训练机器学习模型，可以使用来自另一个或更多个 设施(例如，不同的医院、实验室、诊所等)的成像或测序数据3208来训 练机器学习模型，或其组合。在至少一个实施例中，训练系统3204可以用 于提供应用程序、服务和/或其他资源，以生成用于部署系统3206的工作 的、可部署的机器学习模型。
在至少一个实施例中，模型注册表3224可以由对象存储支持，该对 象存储可以支持版本控制和对象元数据。在至少一个实施例中，可以从云 平台内通过例如云存储(例如，图33的云3326)兼容的应用程序编程接 口(API)来访问对象存储。在至少一个实施例中，模型注册表3224内的 机器学习模型可以由与API交互的系统的开发者或合作伙伴上传、列出、 修改或删除。在至少一个实施例中，API可以提供对方法的访问，所述方 法允许具有适当凭证的用户将模型与应用程序相关联，使得模型可以作为 应用程序的容器化实例化的执行的一部分来执行。
在至少一个实施例中，训练管线3304(图33)可以包括以下情形： 其中设施3202正在训练他们自己的机器学习模型，或者具有需要优化或更 新的现有机器学习模型。在至少一个实施例中，可以接收由成像设备、测 序设备和/或其他类型设备生成的成像数据3208。在至少一个实施例中，一 旦接收到成像数据3208，AI辅助注释3210就可以用于帮助生成与成像数 据3208相对应的注释，以用作机器学习模型的地面实况数据。在至少一个 实施例中，AI辅助注释3210可以包括一个或更多个机器学习模型(例如， 卷积神经网络(CNN))，可以对该机器学习模型进行训练，以生成对应 于某些类型的成像数据3208(例如，来自某些设备)的注释，和/或成像数 据3208中某些类型的异常。在至少一个实施例中，然后AI辅助注释3210 可以被直接使用，或者可以使用注释工具(例如，由研究人员、临床医生、 医生、科学家等)进行调整或微调，以生成地面实况数据。在至少一个实 施例中，在一些示例中，标记的临床数据3212(例如，由临床医生、医生、 科学家、技术人员等提供的注释)可以用作训练机器学习模型的地面实况 数据。在至少一个实施例中，AI辅助注释3210、标记的临床数据3212或 其组合可以用作训练机器学习模型的地面实况数据。在至少一个实施例中，经训练的机器学习模型可以被称为输出模型3216，并且可以由部署系统 3206使用，如本文所述。
在至少一个实施例中，训练管线3304(图33)可以包括以下情形： 其中设施3202需要机器学习模型，以用于执行用于部署系统3206中的一 个或更多个应用程序的一个或更多个处理任务，但是设施3202当前可能没 有这种机器学习模型(或者可能没有为此目的而优化的、高效的或有效的 模型)。在至少一个实施例中，可以从模型注册表3224中选择现有的机器 学习模型。在至少一个实施例中，模型注册表3224可以包括机器学习模型， 其被训练为对成像数据执行各种不同的推理任务。在至少一个实施例中， 可以在来自不同的设施(例如，位于远处的设施)而不是设施3202的成像 数据上训练模型注册表3224中的机器学习模型。在至少一个实施例中，机 器学习模型可能已经在来自一个位置、两个位置或任意数量的位置的成像 数据上进行训练。在至少一个实施例中，当在来自特定位置的成像数据上 进行训练时，可以在该位置处进行训练，或者至少以保护成像数据的机密 性或限制成像数据从场外转移的方式进行训练(例如，遵守HIPAA法规、 隐私法规等)。在至少一个实施例中，一旦在一个位置处训练了模型或部 分地训练了模型，则可以将机器学习模型添加到模型注册表3224。在至少 一个实施例中，然后可以在任意数量的其他设施处对机器学习模型进行重 新训练或更新，经重新训练或更新的模型可以在模型注册表3224中使用。 在至少一个实施例中，然后可以从模型注册表3224中选择机器学习模型 (并称为输出模型3216)，并且可以在部署系统3206中，以执行用于部 署系统的一个或更多个应用程序的一个或更多个处理任务。
在至少一个实施例中，训练管线3304(图33)可用于包括设施3202 的场景中，所述设施需要机器学习模型，以用于执行用于部署系统3206 中的一个或更多个应用程序的一个或更多个处理任务，但是设施3202当前 可能没有这样的机器学习模型(或者可能没有优化的、高效的或有效的模 型)。在至少一个实施例中，由于用于训练机器学习模型的训练数据的种 群差异、遗传变异、稳健性，训练数据异常的多样性，和/或训练数据的其 他问题，从模型注册表3224中选择的机器学习模型可能不会针对在设施3202处生成的成像数据3208进行微调或优化。在至少一个实施例中，AI 辅助注释3210可以用于帮助生成与成像数据3208相对应的注释，以用作 训练或更新机器学习模型的地面实况数据。在至少一个实施例中，标记的 临床数据3212(例如，由临床医生、医生、科学家等提供的注释)可以用 作训练机器学习模型的地面实况数据。在至少一个实施例中，重新训练或 更新机器学习模型可以称为模型训练3214。在至少一个实施例中，模型训 练3214(例如AI辅助注释3210，标记的临床数据3212或其组合)可以用 作重新训练或更新机器学习模型的地面实况数据。
在至少一个实施例中，部署系统3206可以包括软件3218、服务3220、 硬件3222和/或其他组件、特征和功能。在至少一个实施例中，部署系统 3206可以包括软件“栈”，以使软件3218可以构建在服务3220的顶部上， 并且可以使用服务3220来执行一些或全部处理任务，并且服务3220和软 件3218可以构建在硬件3222的顶部上，并使用硬件3222来执行部署系统 3206的处理、存储和/或其他计算任务。
在至少一个实施例中，软件3218可以包括任意数量的不同容器，其 中每个容器可以执行应用程序的实例化。在至少一个实施例中，每个应用 程序可以在高级处理和推理管线中执行一个或更多个处理任务(例如，推 理、对象检测、特征检测、分割、图像增强、校准等)。在至少一个实施 例中，对于每种类型的成像设备(例如CT、MRI、X射线、超声、超声检查、超声心动图等)、测序设备、放射学设备、基因组学设备等，可能有 任意数量的容器，其可以对由设备生成的成像数据3208(或其他数据类型， 例如本文所述的数据类型)执行数据处理任务。在至少一个实施例中，除 了接收和配置成像数据以供每个容器使用和/或在通过管线处理后由设施 3202使用的容器以外，还可以基于对处理成像数据3208想要的或所需的 不同容器的选择来定义高级处理和推理管线(例如，以将输出转换回可用 的数据类型，诸如医学数字成像和通信(DICOM)数据、放射信息系统(RIS) 数据、临床信息系统(CIS)数据、远程过程调用(RPC)数据、基本上符 合表示状态传输(REST)接口的数据、基本上符合基于文件接口的数据、 和/或原始数据，以便在设施3202进行存储和显示)。在至少一个实施例 中，软件3218内的容器组合(例如，其构成管线)可以被称为虚拟仪器(如 本文中更详细地描述的)，并且虚拟仪器可以利用服务3220和硬件3222 来执行容器中实例化的应用程序的部分或全部处理任务。
在至少一个实施例中，数据处理管线可以响应于推理请求(例如，来 自部署系统3206的用户的请求，例如临床医生，医生，放射科医生等)接 收DICOM、RIS、CIS、符合REST、RPC、原始、和/或其他格式的输入数 据(例如，成像数据3208)。在至少一个实施例中，输入数据可以代表由 一个或更多个成像设备、测序设备、放射设备、基因组设备和/或其他设备类型生成的一个或更多个图像、视频和/或其他数据表示。在至少一个实施 例中，数据可以作为数据处理管线的一部分进行预处理，以准备数据用于 由一个或更多个应用程序处理。在至少一个实施例中，可以在管线的一个 或更多个推理任务或其他处理任务的输出上执行后处理，以准备下一个应 用程序的输出数据和/或准备输出数据，以供用户传输和/或使用(例如作为 对推理请求的响应)。在至少一个实施例中，推理任务可以由一个或更多 个机器学习模型执行，例如经训练或部署的神经网络，所述模型可以包括 训练系统3204的输出模型3216。
在至少一个实施例中，数据处理管线的任务可以封装在容器中，每个 容器表示能够引用机器学习模型的应用程序和虚拟化计算环境的离散、全 功能实例化。在至少一个实施例中，容器或应用程序可被发布到容器注册 表(本文更详细地描述)的私有(例如，有限访问)区域中，并且经训练 或部署的模型可存储在模型注册表3224中，并与一个或更多个应用程序相 关联。在至少一个实施例中，应用程序的图像(例如，容器图像)可在容 器注册表中使用，并且一旦用户从容器注册表中选择图像以用于在管线中 部署，则该图像可用于生成用于应用程序的实例化的容器，以供用户的系 统使用。
在至少一个实施例中，开发者(例如，软件开发者、临床医生、医生 等)可以开发、发布和存储应用程序(例如，作为容器)，用于对所提供 的数据执行图像处理和/或推理。在至少一个实施例中，可以使用与系统相 关联的软件开发工具包(SDK)来执行开发、发布和/或存储(例如，以确 保开发的应用程序和/或容器符合系统或与系统兼容)。在至少一个实施例 中，所开发的应用程序可以使用SDK在本地测试(例如，在第一设施处， 对来自第一设施的数据进行测试)，所述SDK作为系统(例如图33中的 系统3300)可以支持至少某些服务3220。在至少一个实施例中，由于 DICOM对象可能包含一到数百个图像或其他数据类型，并且由于数据的 变化，因此开发者可负责管理(例如，设置构造，用于将预处理构建到应 用程序中等)传入的DICOM数据的提取和准备。在至少一个实施例中， 一旦通过系统3300的验证(例如，为了准确性、安全性、患者隐私等)， 应用程序便会在容器注册表中可用，以供用户(例如，医院、诊所、实验 室、医疗保健提供者等)选择和/或实现，以对用户的设施(例如第二设施) 处的数据执行一个或更多个处理任务。
在至少一个实施例中，开发者随后可以通过网络共享应用程序或容器， 以供系统(例如，图33的系统3300)的用户访问和使用。在至少一个实 施例中，可以将完成并经过验证的应用程序或容器存储在容器注册表中， 并且可以将相关的机器学习模型存储在模型注册表3224中。在至少一个实 施例中，请求实体(例如，医疗机构的用户)(其提供推理或图像处理请 求)可以浏览容器注册表和/或模型注册表3224，以获得应用程序、容器、 数据集、机器学习模型等，选择所需的元素组合以包含在数据处理管线中， 并提交图像处理请求。在至少一个实施例中，请求可以包括执行请求所必 需的输入数据(以及在一些示例中与患者相关的数据)，和/或可以包括对 在处理请求时要执行的应用程序和/或机器学习模型的选择。在至少一个实 施例中，然后可以将请求传递到部署系统3206的一个或更多个组件(例如， 云)，以执行数据处理管线的处理。在至少一个实施例中，由部署系统3206 进行的处理可以包括引用从容器注册表和/或模型注册表3224中选择的元 素(例如，应用程序、容器、模型等)。在至少一个实施例中，一旦通过 管线生成结果，结果可返回给用户以供参考(例如，用于在本地、本地工 作站或终端上执行的查看应用程序套件中进行查看)。在至少一个实施例 中，放射科医生可以从数据处理管线接收结果，所述数据处理管线包括任意数量的应用程序和/或容器，其中结果可以包括X射线、CT扫描、MRI 等中的异常检测。
在至少一个实施例中，为了帮助处理或执行管线中的应用程序或容器， 可以利用服务3220。在至少一个实施例中，服务3220可以包括计算服务、 人工智能(AI)服务、可视化服务和/或其他服务类型。在至少一个实施例 中，服务3220可以提供软件3218中的一个或更多个应用程序所共有的功 能，因此可以将功能抽象为可以被应用程序调用或利用的服务。在至少一 个实施例中，由服务3220提供的功能可以动态且更有效地运行，同时还可 以通过允许应用程序并行地处理数据(例如，使用图33中的并行计算平台 3330)来很好地缩放。在至少一个实施例中，不是要求共享服务3220提供 的相同功能的每个应用程序都必须具有服务3220的相应实例，而是可以在 各种应用程序之间和之中共享服务3220。在至少一个实施例中，作为非限 制性示例，服务可包括可用于执行检测或分割任务的推理服务器或引擎。 在至少一个实施例中，可以包括模型训练服务，其可以提供机器学习模型 训练和/或重新训练能力。在至少一个实施例中，可以进一步包括数据增强 服务，其可以提供GPU加速的数据(例如，DICOM、RIS、CIS、符合REST、 RPC、原始等)提取、调整大小、缩放和/或其他增强。在至少一个实施例 中，可以使用可视化服务，其可以添加图像渲染效果(例如光线跟踪、光 栅化、去噪、锐化等)，以向二维(2D)和/或三维(3D)模型添加真实 感。在至少一个实施例中，可以包括虚拟仪器服务，其为虚拟仪器的管线 内的其他应用程序提供波束赋形、分割、推理、成像和/或支持。
在至少一个实施例中，在服务3220包括AI服务(例如，推理服务) 的情况下，作为应用程序执行的一部分，可以通过调用(例如，作为API 调用)推理服务(例如，推理服务器)，以执行一个或更多个机器学习模 型或其处理，来执行与用于异常检测(例如，肿瘤、生长异常、瘢痕形成 等)的应用程序相关联的一个或更多个机器学习模型。在至少一个实施例 中，在另一应用程序包括用于分割任务的一个或更多个机器学习模型的情 况下，应用程序可以调用推理服务来执行机器学习模型，以用于执行与分 割任务相关联的一个或更多个处理操作。在至少一个实施例中，实现高级 处理和推理管线的软件3218，其包括分割应用程序和异常检测应用程序， 可以被流水线化，因为每个应用程序可以调用相同的推理服务来执行一个 或更多个推理任务。
在至少一个实施例中，硬件3222可包括GPU、CPU、图形卡、AI/ 深度学习系统(例如，AI超级计算机，诸如NVIDIA的DGX超级计算机 系统)、云平台或其组合。在至少一个实施例中，可以使用不同类型的硬 件3222，以为部署系统3206中的软件3218和服务3220提供高效的、专 门构建的支持。在至少一个实施例中，可以实现使用GPU处理来在AI/ 深度学习系统内、云系统中、和/或部署系统3206的其他处理组件中进行 本地处理(例如，在设施3202处)，以提高图像处理、图像重建、分割、 MRI检查、中风或心脏病发作检测(例如实时地)、渲染的图像质量等的 效率、准确性和效能。在至少一个实施例中，设施可包括成像设备、基因组设备、测序设备，和/或本地的其他设备类型，其可以利用GPU生成代 表受试者解剖结构的成像数据。
在至少一个实施例中，作为非限制性示例，关于深度学习、机器学习 和/或高性能计算，可以针对GPU处理优化软件3218和/或服务3220。在 至少一个实施例中，部署系统3206和/或训练系统3204的计算环境中的至 少一些可以在具有GPU优化的软件(例如，NVIDIA DGX系统的硬件和 软件组合)的数据中心、一个或更多个超级计算机或高性能计算机系统中 执行。在至少一个实施例中，数据中心可以符合HIPAA的规定，使得关于 患者数据的隐私性安全地处理成像数据和/或其他患者数据的接收、处理和 传输。在至少一个实施例中，如本文所述，硬件3222可包括任意数量的 GPU，所述GPU可被调用以并行执行数据处理。在至少一个实施例中，云 平台还可包括用于深度学习任务的GPU优化执行、机器学习任务或其他计 算任务的GPU处理。在至少一个实施例中，可以使用AI/深度学习超级计 算机和/或GPU优化的软件(例如，如在NVIDIA的DGX系统上提供的) 作为硬件抽象和缩放平台，来执行云平台(例如，NVIDIA的NGC)。在 至少一个实施例中，云平台可以在多个GPU上集成应用程序容器集群系统 或协调系统(例如，KUBERNETES)，以实现无缝缩放和负载均衡。
图33是根据至少一个实施例的用于生成和部署成像部署管线的示例 系统3300的系统图。在至少一个实施例中，系统3300可以用于实现图32 的过程3200和/或其他过程，包括高级处理和推理管线。在至少一个实施 例中，系统3300可以包括训练系统3204和部署系统3206。在至少一个实 施例中，可以使用软件3218、服务3220和/或硬件3222，来实现训练系统 3204和部署系统3206，如本文所述。
在至少一个实施例中，系统3300(例如，训练系统3204和/或部署系 统3206)可以在云计算环境中(例如，使用云3326)实现。在至少一个实 施例中，系统3300可以在本地实现(关于医疗服务设施)，或者作为云计 算资源和本地计算资源的组合来实现。在至少一个实施例中，在实现云计 算的实施例中，患者数据可以与系统3300的一个或更多个组件分离，或者 未由系统3300的一个或更多个组件处理，这将导致处理不符合HIPAA和/ 或其他数据处理和隐私法规或法律。在至少一个实施例中，可以通过制定 安全措施或协议，将对云3326中的API的访问权限限制为授权用户。在 至少一个实施例中，安全协议可以包括网络令牌，其可以由认证(例如，AuthN、AuthZ、Gluecon等)服务签名，并且可以携带适当的授权。在至 少一个实施例中，虚拟仪器的API(本文中描述)或系统3300的其他实例 可以被限制为已被审核或授权用于交互的一组公共IP。
在至少一个实施例中，系统3300的各个组件可以使用多种不同网络 类型中的任何一种在彼此之间进行通信，所述不同网络类型包括但不限于 经由有线和/或无线通信协议的局域网(LAN)和/或广域网(WAN)。在 至少一个实施例中，系统3300的设施和组件之间的通信(例如，用于发送 推理请求、用于接收推理请求的结果等)可以通过一个或更多个数据总线、 无线数据协议(Wi-Fi)、有线数据协议(例如以太网)等进行传送。
在至少一个实施例中，类似于本文关于图32所描述的，训练系统3204 可以执行训练管线3304。在至少一个实施例中，其中部署系统3206将在 部署管线3310中使用一个或更多个机器学习模型，训练管线3304可用于 训练或重新训练一个或更多个(例如，预训练的)模型，和/或实现一个或 更多个预训练模型3306(例如，无需重新训练或更新)。在至少一个实施 例中，作为训练管线3304的结果，可以生成输出模型3216。在至少一个 实施例中，训练管线3304可以包括任意数量的处理步骤，诸如但不限于成 像数据(或其他输入数据)的转换或适配(例如，使用DICOM适配器3302A 将DICOM图像转换为适合于由各自的机器学习模型处理的另一种格式， 例如Neuroimaging信息技术倡议(NIfTI)格式)、AI辅助注释3210、成 像数据3208的标记或注释(用于生成标记的临床数据3212)、从模型注 册表中选择模型、模型训练3214、训练、重新训练或更新模型，和/或其他 处理步骤。在至少一个实施例中，对于由部署系统3206使用的不同的机器 学习模型，可以使用不同的训练管线3304。在至少一个实施例中，类似于 关于图32描述的第一示例的训练管线3304可用于第一机器学习模型，类 似于关于图32描述的第二示例的训练管线3304可用于第二机器学习模型，类似于关于图32描述的第三示例的训练管线3304可用于第三机器学习模 型。在至少一个实施例中，可以根据每个相应机器学习模型的要求来使用 训练系统3204内任务的任何组合。在至少一个实施例中，一个或更多个机 器学习模型可能已经被训练并准备好用于部署，因此训练系统3204可能不 会对机器学习模型进行任何处理，并且一个或更多个机器学习模型可以由 部署系统3206来实现。
在至少一个实施例中，根据实现或实施例，输出模型3216和/或预训 练模型3306可包括任何类型的机器学习模型。在至少一个实施例中并且不 限于此，系统3300使用的机器学习模型可以包括使用线性回归、逻辑回归、 决策树、支持矢量机(SVM)、朴素贝叶斯、k-最近邻(Knn)、k均值聚 类、随机森林、降维算法、梯度提升算法、神经网络(例如，自动编码器、 卷积、递归、感知器、长/短期记忆(LSTM)、Hopfield、Boltzmann、深 层信念、反卷积、生成对抗、液体状态机等)，和/或其他类型的机器学习 模型。
在至少一个实施例中，训练管线3304可以包括AI辅助注释，如本文 关于至少图36B更详细描述的。在至少一个实施例中，可以通过任何数量 的技术来生成标记的临床数据3212(例如，传统注释)。在至少一个实施 例中，在一些示例中可以在绘图程序(例如，注释程序)、计算机辅助设 计(CAD)程序、标记程序、适用于生成地面实况的注释或标签的另一类 型的应用程序中、和/或可以手绘，生成标签或其他注释。在至少一个实施 例中，地面实况数据可以被合成产生(例如，从计算机模型或渲染生成)、 真实产生(例如，从真实世界数据设计和生成)、机器自动产生(例如， 使用特征分析和学习从数据中提取特征，然后生成标签)、人工注释(例 如，标记器或注释专家，定义标签的位置)和/或其组合。在至少一个实施 例中，对于成像数据3208(或机器学习模型使用的其他数据类型)的每个 实例，可以存在由训练系统3204生成的相应的地面实况数据。在至少一个 实施例中，可以作为部署管线3310的一部分执行AI辅助注释；补充或代 替训练管线3304中包括的AI辅助注释。在至少一个实施例中，系统3300 可以包括多层平台，所述多层平台可以包括诊断应用程序(或其他应用程 序类型)的软件层(例如软件3218)，其可以执行一个或更多个医学成像 和诊断功能。在至少一个实施例中，系统3300可以通信地耦合到(例如， 经由加密链路)一个或更多个设施的PACS服务器网络。在至少一个实施 例中，系统3300可被配置为从PACS服务器(例如，经由DICOM适配器 3302或诸如RIS、CIS、符合REST、RPC、原始等的另一数据类型适配器) 访问和引用数据(例如，DICOM数据、RIS数据、原始数据、CIS数据、 符合REST的数据、RPC、原始数据等)，以执行操作，例如训练机器学 习模型、部署机器学习模型、图像处理、推理和/或其他操作。
在至少一个实施例中，软件层可以被实现为安全的、加密的和/或经 认证的API，通过所述API可以从外部环境(例如，设施3202)援引(invoke) (例如，调用(call))应用程序或容器。在至少一个实施例中，应用程序 随后可以调用或执行一个或更多个服务3220，以执行与各自的应用程序相 关联的计算、AI或可视化任务，并且软件3218和/或服务3220可以利用 硬件3222以有效和高效的方式执行处理任务。
在至少一个实施例中，部署系统3206可以执行部署管线3310。在至 少一个实施例中，部署管线3310可以包括任意数量的应用程序，所述应用 程序可以是顺序的、非顺序的，或者以其他方式应用于成像数据(和/或其 他数据类型)-包括AI辅助注释，所述成像数据由成像设备、测序设备、 基因组学设备等生成，如上所述。在至少一个实施例中，如本文所述，用 于个体设备的部署管线3310可以被称为用于设备的虚拟仪器(例如，虚拟 超声仪器、虚拟CT扫描仪器、虚拟测序仪器等)。在至少一个实施例中， 对于单个设备，可以存在不止一个部署管线3310，这取决于从设备生成的 数据所期望的信息。在至少一个实施例中，在期望从MRI机器检测到异常 的情况下，可以存在第一部署管线3310，并且在期望从MRI机器的输出 进行图像增强的情况下，可以存在第二部署管线3310。
在至少一个实施例中，可用于部署管线3310的应用程序可包括可用 于对成像数据或来自设备的其他数据执行处理任务的任何应用程序。在至 少一个实施例中，不同的应用程序可负责图像增强、分割、重建、异常检 测、对象检测、特征检测、治疗规划、剂量测定、波束规划(或其他辐射 治疗程序)和/或其他分析、图像处理或推理任务。在至少一个实施例中， 部署系统3206可以为每个应用程序定义构造，使得部署系统3206(例如， 医疗设施、实验室、诊所等)的用户可以理解构造并将应用程序适配为在 其各自的设施内实现。在至少一个实施例中，可以选择用于图像重建的应 用程序，以包括在部署管线3310中，但是由成像设备生成的数据类型可以 与在应用程序内使用的数据类型不同。在至少一个实施例中，可以在部署 管线3310内使用DICOM适配器3302B(和/或DICOM读取器)或另一数 据类型的适配器或读取器(例如，RIS、CIS、符合REST、RPC、原始等)， 以将数据转换为可由部署系统3206内的应用程序使用。在至少一个实施例 中，对DICOM、RIS、CIS、符合REST、RPC、原始和/或其他数据类型库 的访问可以被累积和预处理，包括解码、提取和/或对数据执行任何卷积、 颜色校正、锐化、gamma和/或其他增强。在至少一个实施例中，DICOM、 RIS、CIS、符合REST、RPC和/或原始数据可以是无序的，并且可以执行 预传递以组织数据或对收集的数据排序。在至少一个实施例中，由于各种 应用程序可以共享公共图像操作，因此在一些实施例中，可以使用数据增 强库(例如，作为服务3220之一)来加速这些操作。在至少一个实施例中， 为了避免依赖于CPU处理的传统处理方法的瓶颈，并行计算平台3330可 用于这些处理任务的GPU加速。
在至少一个实施例中，图像重建应用程序可包括处理任务，该处理任 务包括使用机器学习模型。在至少一个实施例中，用户可能希望使用他们 自己的机器学习模型，或者从模型注册表3224中选择机器学习模型。在至 少一个实施例中，用户可以实现他们自己的机器学习模型或选择机器学习 模型，以包含在执行处理任务的应用程序中。在至少一个实施例中，应用 程序可以是可选择的和可定制的，并且通过定义应用程序的构造，针对特 定用户的应用程序的部署和实现被呈现为更加无缝的用户体验。在至少一 个实施例中，通过利用系统3300的其他特征(例如服务3220和硬件3222)， 部署管线3310可以更加用户友好，提供更容易的集成，并且产生更准确、 高效和及时的结果。
在至少一个实施例中，部署系统3206可以包括用户接口3314(例如， 图形用户接口、Web接口等)，所述用户接口可以被用于选择要包括在部 署管线3310中的应用程序、布置应用程序、修改或改变应用程序或其参数 或构造、在设置和/或部署期间使用部署管线3310以及与其交互，和/或以 其他方式与部署系统3206交互。在至少一个实施例中，尽管没有关于训练 系统3204示出，但是用户接口3314(或不同的用户接口)可用于选择在 部署系统3206中使用的模型、用于选择用于在训练系统3204中训练或重 新训练的模型，和/或用于以其他方式与训练系统3204交互。
在至少一个实施例中，除了应用程序协调系统3328之外，还可以使 用管线管理器3312来管理部署管线3310的应用程序或容器与服务3220 和/或硬件3222之间的交互。在至少一个实施例中，管线管理器3312可以 被配置为促进从应用程序到应用程序、从应用程序到服务3220，和/或从应 用程序或服务到硬件3222的交互。在至少一个实施例中，尽管示出为包括 在软件3218中，这并不旨在进行限制，并且在一些示例中(例如，如图 34所示)，管线管理器3312可以被包括在服务3220中。在至少一个实施 例中，应用程序协调系统3328(例如，Kubernetes、DOCKER等)可以包 括容器协调系统，其可以将应用程序分组到容器中，作为用于协调、管理、 缩放和部署的逻辑单元。在至少一个实施例中，通过将来自部署管线3310 的应用程序(例如，重建应用程序、分割应用程序等)与各个容器相关联， 每个应用程序可以在自包含的环境(例如，在内核级)中执行，以提高速 度和效率。
在至少一个实施例中，每个应用程序和/或容器(或其映像)可以被 单独开发、修改和部署(例如，第一用户或开发者可以开发、修改和部署 第一应用程序，第二用户或开发者可以开发、修改和部署与第一用户或开 发者分开的第二应用程序)，这可以允许专注并关注单个应用程序和/或容 器的任务，而不受另一个应用程序或容器的任务的阻碍。在至少一个实施 例中，管线管理器3312和应用程序协调系统3328可以辅助不同容器或应 用程序之间的通信和协作。在至少一个实施例中，只要每个容器或应用程 序的预期输入和/或输出是系统已知的(例如，基于应用程序或容器的构造)， 则应用程序协调系统3328和/或管线管理器3312可以促进每个应用程序或 容器之间和之中的通信以及资源的共享。在至少一个实施例中，由于部署 管线3310中的一个或更多个应用程序或容器可以共享相同的服务和资源， 因此应用程序协调系统3328可以在各个应用程序或容器之间和之中进行 协调、负载均衡，并确定服务或资源的共享。在至少一个实施例中，调度 器可用于跟踪应用程序或容器的资源需求、这些资源的当前使用或计划使 用，以及资源可用性。因此，在至少一个实施例中，考虑到系统的需求和 可用性，调度器可以将资源分配给不同的应用程序，并在应用程序之间和 之中分配资源。在一些示例中，调度器(和/或应用程序协调系统3328的其他组件)可以基于施加在系统上的约束(例如，用户约束)来确定资源 可用性和分布，例如服务质量(QoS)、对数据输出的迫切需求(例如， 以确定是执行实时处理还是延迟处理)等。
在至少一个实施例中，由部署系统3206中的应用程序或容器利用并 由其共享的服务3220，可以包括计算服务3316、AI服务3318、可视化服 务3320和/或其他服务类型。在至少一个实施例中，应用程序可以调用(例 如，执行)一个或更多个服务3220，以执行针对应用程序的处理操作。在 至少一个实施例中，应用程序可以利用计算服务3316来执行超级计算或其 他高性能计算(HPC)任务。在至少一个实施例中，可以利用一个或更多 个计算服务3316来执行并行处理(例如，使用并行计算平台3330)，以 通过一个或更多个应用程序和/或单个应用程序的一个或更多个任务基本 上同时地处理数据。在至少一个实施例中，并行计算平台3330(例如， NVIDIA的CUDA)可以在GPU(GPGPU)(例如，GPU 3322)上实现 通用计算。在至少一个实施例中，并行计算平台3330的软件层可以提供对 GPU的虚拟指令集和并行计算元素的访问，以执行计算内核。在至少一个 实施例中，并行计算平台3330可以包括存储器，并且在一些实施例中，可 以在多个容器之间和之中，和/或在单个容器内的不同处理任务之间和之中 共享存储器。在至少一个实施例中，可以为多个容器和/或容器内的多个进 程生成进程间通信(IPC)调用，以使用来自并行计算平台3330的共享存 储器段的相同数据(例如，其中一应用程序或多个应用程序的多个不同阶 段正在处理相同的信息)。在至少一个实施例中，不是复制数据并将数据 移动到存储器中的不同位置(例如，读/写操作)，而是可以将存储器相同 位置中的相同数据用于任何数量的处理任务(例如，在同一时间、不同时 间等)。在至少一个实施例中，由于作为处理的结果数据被用于生成新数据，因此数据的新位置的该信息可以在各个应用程序之间存储和共享。在 至少一个实施例中，数据的位置以及经更新或修改的数据的位置可以是如 何理解容器中的有效负载的定义的一部分。
在至少一个实施例中，可以利用AI服务3318来执行推理服务，该推 理服务用于执行与应用程序相关联的机器学习模型(例如，任务为执行应 用程序的一个或更多个处理任务)。在至少一个实施例中，AI服务3318 可以利用AI系统3324来执行机器学习模型(例如，诸如CNN之类的神 经网络)以用于分割、重建、对象检测、特征检测、分类和/或其他推理任务。在至少一个实施例中，部署管线3310的应用程序可以使用来自训练系 统3204的一个或更多个输出模型3216和/或应用程序的其他模型，来对成 像数据(例如，DICOM数据、RIS数据、CIS数据、符合REST的数据、 RPC数据、原始数据等)执行推理。在至少一个实施例中，使用应用程序 协调系统3328(例如，调度器)进行推理的两个或更多个示例可以是可用 的。在至少一个实施例中，第一类别可以包括高优先级/低延时路径，其可 以实现更高服务水平协议，例如用于在紧急情况下对紧急请求执行推理， 或者在诊断过程中用于放射科医生。在至少一个实施例中，第二类别可以 包括标准优先级路径，其可用于可能不紧急的请求或者可以在稍后的时间 执行分析的情况。在至少一个实施例中，应用程序协调系统3328可以基于 优先级路径来分配资源(例如，服务3220和/或硬件3222)，以用于AI 服务3318的不同推理任务。
在至少一个实施例中，共享存储器可以被安装到系统3300中的AI 服务3318。在至少一个实施例中，共享存储器可以操作为高速缓存(或其 他存储设备类型)，并且可以用于处理来自应用程序的推理请求。在至少 一个实施例中，当提交推理请求时，部署系统3206的一组API实例可以 接收请求，并且可以选择一个或更多个实例(例如，为了最佳拟合、为了 负载均衡等)来处理请求。在至少一个实施例中，为了处理请求，可以将 请求输入到数据库中，如果尚未在高速缓存中，则可以从模型注册表3224 定位机器学习模型，验证步骤可以确保将适当的机器学习模型加载到高速 缓存中(例如，共享存储)，和/或可以将模型的副本保存到高速缓存中。 在至少一个实施例中，如果应用程序尚未运行或没有足够的应用程序的实 例，则可使用调度器(例如，管线管理器3312的调度器)来启动在请求中 引用的应用程序。在至少一个实施例中，如果尚未启动推理服务器来执行 模型，则可以启动推理服务器。在至少一个实施例中，每个模型可以启动 任意数量的推理服务器。在至少一个实施例中，在将推理服务器聚类的拉 (pull)模型中，每当负载均衡有利时，就可以将模型高速缓存。在至少一 个实施例中，推理服务器可以静态加载到相应的分布式服务器中。
在至少一个实施例中，可以使用在容器中运行的推理服务器来执行推 理。在至少一个实施例中，推理服务器的实例可以与模型(并且可选地与 模型的多个版本)相关联。在至少一个实施例中，如果在接收到对模型执 行推理的请求时推理服务器的实例不存在，则可以加载新实例。在至少一 个实施例中，当启动推理服务器时，可以将模型传递到推理服务器，使得 可以使用相同的容器来服务不同的模型，只要推理服务器作为不同的实例 运行即可。
在至少一个实施例中，在应用程序执行期间，可以接收对给定应用程 序的推理请求，并且可以加载(如果尚未加载的话)容器(例如，托管推 理服务器的实例)，以及可以调用启动程序。在至少一个实施例中，容器 中的预处理逻辑可以(例如，使用CPU和/或GPU)对传入的数据进行加 载、解码和/或执行任何附加的预处理。在至少一个实施例中，一旦数据准 备好进行推理，容器就可以根据需要对数据进行推理。在至少一个实施例 中，这可以包括对一个图像(例如，手部X射线)的单个推理调用，或可 要求对数百个图像(例如，胸部CT)进行推理。在至少一个实施例中，应 用程序可在完成之前总结结果，其可以包括但不限于单个置信度得分、像 素级分割、体素级分割、生成可视化或生成文本以总结结果。在至少一个 实施例中，可以为不同的模型或应用程序分配不同的优先级。例如，一些 模型可具有实时(TAT小于1分钟)优先级，而其他模型可具有较低的优 先级(例如，TAT小于12分钟)。在至少一个实施例中，模型执行时间 可以从请求机构或实体进行测量，并且可以包括合作网络遍历时间以及推 理服务的执行时间。
在至少一个实施例中，请求在服务3220和推理应用程序之间的传送 可以隐藏在软件开发工具包(SDK)后面，并且可以通过队列提供鲁棒的 传输。在至少一个实施例中，将通过API将请求放置在队列中，以用于个 体应用程序/租户ID组合，并且SDK将从队列中拉取请求并将请求提供给 应用程序。在至少一个实施例中，在SDK将从中拾取队列的环境中，可以 提供队列的名称。在至少一个实施例中，通过队列的异步通信可能有用， 因为它可以允许应用程序的任何实例在其可用时拾取工作。在至少一个实 施例中，可以通过队列将结果传送回去，以确保没有数据丢失。在至少一 个实施例中，队列还可以提供对工作进行分割的能力，因为最高优先级的 工作可以进入与应用程序的大多数实例连接的队列，而最低优先级的工作 可以进入与单个实例连接的队列，所述实例按照接收到的顺序处理任务。在至少一个实施例中，应用程序可以在GPU加速的实例上运行，所述实例 在云3326中生成，并且推理服务可以在GPU上执行推理。
在至少一个实施例中，可以利用可视化服务3320来生成用于查看应 用程序和/或部署管线3310输出的可视化。在至少一个实施例中，可视化 服务3320可以利用GPU 3322来生成可视化。在至少一个实施例中，可视 化服务3320可以实现诸如光线追踪之类的渲染效果，以生成更高质量的可 视化。在至少一个实施例中，可视化可以包括但不限于2D图像渲染、3D 体渲染、3D体重建、2D层析切片、虚拟现实显示、增强现实显示等。在 至少一个实施例中，可以使用虚拟化环境来生成虚拟交互显示或环境(例 如，虚拟环境)，以供系统用户(例如，医生、护士、放射科医生等)进 行交互。在至少一个实施例中，可视化服务3320可以包括内部可视化器、 电影和/或其他渲染或图像处理能力或功能(例如，光线追踪、光栅化、内 部光学器件等)。
在至少一个实施例中，硬件3222可以包括GPU 3322、AI系统3324、 云3326和/或用于执行训练系统3204和/或部署系统3206的任何其他硬件。 在至少一个实施例中，GPU3322(例如，NVIDIA的TESLA和/或QUADRO GPU)可包括可用于执行计算服务3316、AI服务3318、可视化服务3320、 其他服务和/或软件3218的任何特征或功能的处理任务的任意数量的GPU。 例如，对于AI服务3318，GPU 3322可用于对成像数据(或机器学习模型 使用的其他数据类型)执行预处理，对机器学习模型的输出执行后处理和/ 或执行推理(例如以执行机器学习模型)。在至少一个实施例中，云3326、 AI系统3324和/或系统3300的其他组件可以使用GPU 3322。在至少一个 实施例中，云3326可以包括用于深度学习任务的GPU优化的平台。在至 少一个实施例中，AI系统3324可以使用GPU，并且可以使用一个或更多 个AI系统3324来执行云3326(或者任务为深度学习或推理的至少部分)。 同样，尽管硬件3222被示出为离散组件，但这并不意图是限制，并且硬件 3222的任何组件可以与硬件3222的任何其他组件组合，或由硬件3222的 任何其他组件利用。
在至少一个实施例中，AI系统3324可包括专门构建的计算系统(例 如，超级计算机或HPC)，该计算系统配置用于推理、深度学习、机器学 习和/或其他人工智能任务。在至少一个实施例中，除了CPU、RAM、存 储器和/或其他组件、特征或功能之外，AI系统3324(例如，NVIDIA的 DGX)还可以包括可以使用多个GPU 3322来执行分GPU优化的软件(例 如，软件栈)。在至少一个实施例中，可以在云3326中(例如，在数据中 心中)实现一个或更多个AI系统3324，以执行系统3300的一些或全部基 于AI的处理任务。
在至少一个实施例中，云3326可以包括GPU加速的基础设施(例如， NVIDIA的NGC)，其可以提供用于执行系统3300的处理任务的GPU优 化的平台。在至少一个实施例中，云3326可以包括AI系统3324，其用于 执行系统3300的一个或更多个基于AI的任务(例如，作为硬件抽象和缩 放平台)。在至少一个实施例中，云3326可以与利用多个GPU的应用程序协调系统3328集成，以实现应用程序和服务3220之间和之中的无缝缩 放和负载均衡。在至少一个实施例中，如本文所述，云3326可以负责执行 系统3300的至少一些服务3220，包括计算服务3316、AI服务3318和/或 可视化服务3320。在至少一个实施例中，云3326可以执行大小批的推理 (例如，执行NVIDIA的TENSOR RT)，提供加速的并行计算API和平 台3330(例如，NVIDIA的CUDA)，执行应用程序协调系统3328(例如， KUBERNETES)，提供图形渲染API和平台(例如，用于光线跟踪，2D 图形、3D图形和/或其他渲染技术以产生更高质量的电影效果)，和/或可 以为系统3300提供其他功能。
在至少一个实施例中，为了保护患者的机密性(例如，在非现场使用 患者数据或记录的情况下)，云3326可以包括注册表-例如深度学习容器 注册表。在至少一个实施例中，注册表可以存储用于实例化应用程序的容 器，所述应用程序可以对患者数据执行预处理、后处理或其他处理任务。 在至少一个实施例中，云3326可接收数据，所述数据包括患者数据以及容 器中传感器数据，仅对那些容器中的传感器数据执行所请求的处理，然后 将结果输出和/或可视化转发给适当的各方和/或设备(例如用于可视化或诊 断的本地医疗设备)，而无需提取、存储或以其他方式访问患者数据。在 至少一个实施例中，根据HIPAA和/或其他数据规定来保留患者数据的机 密性。
图34包括根据至少一个实施例的用于处理成像数据的部署管线 3310A的示例说明。在至少一个实施例中，系统3300(特别是部署系统 3206)，可以用于将部署管线3310A定制、更新和/或集成到一个或更多个 生产环境中。在至少一个实施例中，图34的部署管线3310A包括部署管 线3310A的非限制性示例，其可以由设施(例如，在医院、诊所、实验室、研究环境等)处的特定用户(或用户团队)自定义。在至少一个实施例中， 为了定义用于CT扫描仪3402的部署管线3310A，用户可以例如从容器注 册表中选择一个或更多个应用程序，所述应用程序执行关于由CT扫描仪 3402生成的成像数据的特定功能或任务。在至少一个实施例中，应用程序 可以作为容器而应用到部署管线3310A，所述容器可以利用系统3300的服 务3220和/或硬件3222。此外，部署管线3310A可以包括附加处理任务或 应用程序，所述附加处理任务或应用程序可以被实现以准备供应用程序使 用的数据(例如DICOM适配器3302B和DICOM读取器3406可在部署管 线3310A中使用，以准备供CT重建3408、器官分割3410等使用的数据)。 在至少一个实施例中，可以定制或选择部署管线3310A，以用于一致的部 署、一次使用，或另一频率或间隔使用。在至少一个实施例中，用户可能 希望在特定间隔内具有针对几个受试者的CT重建3408和器官分割3410， 并且因此可以在该时间段内部署管线3310A。在至少一个实施例中，用户 可以针对来自系统3300的每个请求选择用户想要针对该请求对该数据执 行处理的应用程序。在至少一个实施例中，可以以任何间隔来调整部署管 线3310A，并且由于系统3300内的容器结构的适应性和可缩放性，这可以是无缝的过程。
在至少一个实施例中，图34的部署管线3310A可以包括生成患者或 受试者的成像数据的CT扫描仪3402。在至少一个实施例中，来自CT扫 描仪3402的成像数据可以存储在与容纳CT扫描仪3402的设施相关联的 PACS服务器3404上。在至少一个实施例中，PACS服务器3404可以包括 软件和/或硬件组件，所述软件和/或硬件组件可以与设施处的成像模态(例如，CT扫描仪3402)直接接口。在至少一个实施例中，DICOM适配器 3302B可以允许使用DICOM协议发送和接收DICOM对象。在至少一个 实施例中，DICOM适配器3302B可以帮助准备或配置来自PACS服务器 3404的DICOM数据，以供部署管线3310A使用。在至少一个实施例中， 一旦通过DICOM适配器3302B处理了DICOM数据，管线管理器3312就 可以将数据路由到部署管线3310A。在至少一个实施例中，DICOM读取器 3406可以从DICOM数据(例如，原始正弦图数据，如可视化3416A中所 示)提取图像文件和任何相关联的元数据。在至少一个实施例中，所提取 的工作文件可以被存储在高速缓存中，以被部署管线3310A中的其他应用 程序更快地处理。在至少一个实施例中，一旦DICOM读取器3406完成了 提取和/或存储数据，就可以将完成信号传送到管线管理器3312。在至少一 个实施例中，管线管理器3312随后可以发起或调用部署管线3310A中的 一个或更多个其他应用程序或容器。
在至少一个实施例中，一旦数据(例如，原始正弦图数据)可用于由 CT重建3408应用程序处理，就可以执行CT重建3408应用程序和/或容 器。在至少一个实施例中，CT重建3408可以从高速缓存中读取原始正弦 图数据，从原始正弦图数据中重建图像文件(例如，如可视化3416B所示)， 并且将所得图像文件存储在高速缓存中。在至少一个实施例中，在重建完 成时，可以向管线管理器3312发送重建任务完成的信号。在至少一个实施 例中，一旦重建完成，并且重建的图像文件可以被存储在高速缓存(或其 他存储设备)中，则器官分割3410应用程序和/或容器可以由管线管理器 3312触发。在至少一个实施例中，器官分割3410应用程序和/或容器可以 从高速缓存中读取图像文件，将图像文件归一化或转换为适合推理的格式 (例如，将图像文件转换为机器学习模型的输入分辨率)，并对归一化的 图像运行推理。在至少一个实施例中，为了对归一化的图像运行推理，器 官分割3410应用程序和/或容器可以依赖服务3220，管线管理器3312和/ 或应用程序协调系统3328可以通过器官分割3410应用程序和/或容器来促 进服务3220的使用。在至少一个实施例中，例如，器官分割3410应用程 序和/或容器可以利用AI服务3318对归一化的图像执行推理，并且AI服务3318可以利用硬件3222(例如AI系统3324)来执行AI服务3318。在 至少一个实施例中，推理结果可以是掩码文件(例如，如可视化3416C所 示)，所述掩码文件可以存储在高速缓存(或其他存储设备)中。
在至少一个实施例中，一旦处理DICOM数据和/或从DICOM数据提 取的数据的应用程序已经完成处理，就可以为管线管理器3312生成信号。 在至少一个实施例中，管线管理器3312随后可执行DICOM写入器3412， 以从高速缓存(或其他存储设备)读取结果，将结果打包成DICOM格式 (例如，作为DICOM输出3414)，以供设施处生成请求的用户使用。在 至少一个实施例中，DICOM输出3414随后可以被发送到DICOM适配器 3302B，以准备DICOM输出3414，以存储在PACS服务器3404上(例如， 以供设施处的DICOM查看器查看)。在至少一个实施例中，响应于对重 建和分割的请求，可视化3416B和3416C可被生成并可供用户用于诊断、 研究和/或其他目的。
尽管在部署管线3310A中图示为连续应用程序，但在至少一个实施 例中，可以并行处理CT重建3408和器官分割3410应用程序。在至少一 个实施例中，其中应用程序彼此不具有依赖性，并且数据可用于每个应用 程序(例如，在DICOM读取器3406提取数据之后)，应用程序可在同一 时间、基本上在同一时间或有一些重叠地执行。在至少一个实施例中，在两个或更多个应用程序需要类似服务3220的情况下，系统3300的调度器 可用于负载均衡以及在各个应用程序之间和之中分配计算或处理资源。在 至少一个实施例中，在一些实施例中，并行计算平台3330可用于对应用程 序执行并行处理，以减少部署管线3310A的运行时间以提供实时结果。
在至少一个实施例中并参考图35A-35B，部署系统3206可以实现为 一个或更多个虚拟仪器，以使用成像设备(例如，CT扫描仪、X射线机、 MRI机等)、测序设备、基因组学设备和/或其他设备类型来执行不同的功 能，例如图像处理、分割、增强、AI、可视化和推理。在至少一个实施例 中，系统3300可以允许创建和提供虚拟仪器，所述虚拟仪器可以包括软件定义的部署管线3310，该软件定义的部署管线3310可以接收由设备生成 的原始/未经处理的输入数据并输出经处理/重建的数据。在至少一个实施例 中，表示虚拟仪器的部署管线3310(例如3310A和3310B)可以在管线中 实现智能(诸如通过利用机器学习模型)，以向系统提供容器化的推理支 持。在至少一个实施例中，虚拟仪器可以执行任何数量的容器，每个容器 包括应用程序的实例。在至少一个实施例中，例如在想要实时处理的情况 下，表示虚拟仪器的部署管线3310可以是静态的(例如，可以设置容器和 /或应用程序)，而在其他示例中，可以从应用程序或资源池中(例如，在 容器注册表中)选择用于虚拟仪器的容器和/或应用程序(例如，基于每个 请求)。
在至少一个实施例中，系统3300可以作为一个或更多个虚拟仪器在 设施处的例如计算系统中被本地实例化或执行，该计算机系统部署在放射 机器、成像设备和/或设施处的另一设备类型旁边或与之通信。然而，在至 少一个实施例中，可以在设备本身的计算系统(例如，与成像设备集成在 一起的计算系统)中，在本地数据中心(例如，本地部署的数据中心)中 和/或云环境中(例如，在云3326中)实例化或执行本地安装。在至少一 个实施例中，在一些示例中，可以由超级计算机或其他HPC系统实例化作 为虚拟仪器操作的部署系统3206。在至少一个实施例中，本地安装可以允 许用于实时处理的高带宽用途(例如，通过更高吞吐量的本地通信接口， 例如以太网上的RF)。在至少一个实施例中，在虚拟仪器支持超声设备或 其他成像模态的情况下，实时或近实时处理可能特别有用，在该超声设备或其他成像模态中，期望或需要即时可视化以进行准确的诊断和分析。在 至少一个实施例中，当本地需求超过本地容量或能力时，云计算架构可能 够动态地突发到云计算服务提供商或其他计算集群。在至少一个实施例中， 如在本文中关于训练系统3204所描述的，云架构在被实现时可被调整用于 训练神经网络或其他机器学习模型。在至少一个实施例中，在训练管线就 位的情况下，机器学习模型可以在处理来自其支持的设备的附加数据时被 不断地学习和改进。在至少一个实施例中，可以使用附加数据、新数据、 现有机器学习模型和/或新的或更新的机器学习模型来持续改进虚拟仪器。
在至少一个实施例中，计算系统可以包括本文所述的硬件3222中的 部分或全部，并且硬件3222可以以多种方式中的任一种来分布，包括：在 设备内，作为耦合到设备并位于其附近的计算设备的一部分，在设施处的 本地数据中心中和/或在云3326中。在至少一个实施例中，由于部署系统 3206和相关联的应用程序或容器是在软件中创建的(例如，作为应用程序 的离散容器化实例化)，因此可以根据需要修改或定制虚拟仪器的行为、 操作和配置以及由虚拟仪器生成的输出，无需更改或改变虚拟仪器支持的 设备的原始输出。
图35A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例 数据流图。在至少一个实施例中，部署管线3310B可以利用系统3300的 一个或更多个服务3220。在至少一个实施例中，部署管线3310B和服务 3220可以利用本地或云3326中的系统的硬件3222。在一个实施例中，尽 管未示出，但是可以通过管线管理器3312、应用程序协调系统3328和/或 并行计算平台3330来促进过程3500。
在至少一个实施例中，过程3500可以包括从超声设备3502接收成像 数据。在至少一个实施例中，成像数据可以DICOM格式(或其他格式， 例如RIS、CIS、符合REST、RPC、原始等)存储在PACS服务器上，也 可以由系统3300接收以通过部署管线3310进行处理，所述部署管线3310 被选择或定制为超声设备3502的虚拟仪器(例如，虚拟超声)。在至少一 个实施例中，可以直接从成像设备(例如，超声设备3502)接收成像数据， 并由虚拟仪器对其进行处理。在至少一个实施例中，通信地耦合在成像设 备和虚拟仪器之间的换能器或其他信号转换器可以将由成像设备生成的信 号数据转换成可以由虚拟仪器处理的图像数据。在至少一个实施例中，原 始数据和/或图像数据可应用于DICOM读取器3406，以提取数据，以供部 署管线3310B的应用程序或容器使用。在至少一个实施例中，DICOM读 取器3406可以利用数据扩充库3514(例如，NVIDIA的DALI)作为服务 3220(例如，作为计算服务3316之一)，用于提取、调整大小、重新缩放 和/或以其他方式准备数据，以供应用程序或容器使用。
在至少一个实施例中，一旦准备好数据，就可以执行重建3506应用 程序和/或容器，以将来自超声设备3502的数据重建为图像文件。在至少 一个实施例中，在重建3506之后或与重建3506同时，可以执行检测3508 应用程序和/或容器，以用于异常检测、对象检测、特征检测和/或与数据有 关的其他检测任务。在至少一个实施例中，可以在检测3508期间使用在重 建3506期间生成的图像文件以识别异常、对象、特征等。在至少一个实施 例中，检测3508应用程序可以利用推理引擎3516(例如，作为AI服务3318 之一)，来对数据执行推理以生成检测。在至少一个实施例中，检测3508 应用程序可以执行或调用一个或更多个机器学习模型(例如，来自训练系 统3204)。
在至少一个实施例中，一旦重建3506和/或检测3508完成，则从这 些应用程序和/或容器输出的数据可用于生成在工作站或显示终端上显示 的可视化3510，例如可视化3512(例如，灰度输出)。在至少一个实施例 中，可视化可以允许技术人员或其他用户将关于超声设备3502的部署管线 3310B的结果可视化。在至少一个实施例中，可以通过利用系统3300的渲 染组件3518(例如，可视化服务3320之一)来执行可视化3510。在至少 一个实施例中，渲染组件3518可以执行2D、OpenGL或光线追踪服务以 生成可视化3512。
图35B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例 数据流图。在至少一个实施例中，部署管线3310C可以利用系统3300的 一个或更多个服务3220。在至少一个实施例中，部署管线3310C和服务 3220可在本地或在云3326中利用系统的硬件3222。在至少一个实施例中， 尽管未示出，但是管线管理器3312、应用程序协调系统3328和/或并行计 算平台3330可以促进过程3520。
在至少一个实施例中，过程3520可以包括CT扫描仪3522生成可以 由DICOM读取器3406接收的原始数据(例如，在处理等之后，直接经由 PACS服务器3404接收)。在至少一个实施例中，虚拟CT(由部署管线 3310C实例化)可以包括第一实时管线，用于监视患者(例如，患者运动 检测AI 3526)和/或用于调整或优化CT扫描仪3522的曝光(例如，使用 曝光控制AI 3524)。在至少一个实施例中，一个或更多个应用程序(例如， 3524和3526)可以利用服务3220，例如AI服务3318。在至少一个实施例 中，曝光控制AI 3524应用程序(或容器)和/或患者运动检测AI 3526应 用程序(或容器)的输出，可以用作对CT扫描仪3522和/或技术人员的反 馈，以调整曝光(或CT扫描仪3522的其他设置)和/或通知患者减少运动。
在至少一个实施例中，部署管线3310C可以包括用于分析由CT扫描 仪3522生成的数据的非实时管线。在至少一个实施例中，第二管线可以包 括CT重建3408应用程序和/或容器、粗略检测AI 3528应用程序和/或容 器、精细检测AI 3532应用程序和/或容器(例如，其中通过粗略检测AI 3528 检测某些结果)、可视化3530应用程序和/或容器、以及DICOM写入器 3412(和/或其他数据类型编写器，例如RIS、CIS、符合REST、RPC、原 始文件等)应用程序和/或容器。在至少一个实施例中，由CT扫描仪3522 生成的原始数据可以传递通过部署管线3310C的管线(被实例化为虚拟 CT仪器)以生成结果。在至少一个实施例中，来自DICOM写入器3412 的结果可被发送以供显示，和/或可被存储在PACS服务器3404上以供技 术人员、从业者或其他用户稍后检索、分析或显示。
图36A示出了根据至少一个实施例的用于训练、重新训练或更新机 器学习模型的过程3600的数据流图。在至少一个实施例中，可以使用作为 非限制性示例的图33的系统3300来执行过程3600。在至少一个实施例中， 过程3600可以利用系统3300的服务3220和/或硬件3222，如本文所述。
在至少一个实施例中，由过程3600生成的精炼模型3612可以由部署系统 3206针对部署管线3310中的一个或更多个容器化的应用程序执行。
在至少一个实施例中，模型训练3214可包括使用新的训练数据(例 如，新的输入数据(诸如客户数据集3606)，和/或与输入数据相关联的新 的地面实况数据)重新训练或更新初始模型3604(例如，预训练模型)。 在至少一个实施例中，为了重新训练或更新初始模型3604，可以重置或删 除初始模型3604的输出或损失层，和/或用更新的或新的输出或损失层代 替。在至少一个实施例中，初始模型3604可以具有从先前的训练中保留下 来的先前精细调整的参数(例如，权重和/或偏差)，因此训练或重新训练 3214可能不需要花费与从头开始训练模型一样长的时间或不需要那么多 的处理。在至少一个实施例中，在模型训练3214期间，通过重置或替换初 始模型3604的输出或损失层，在新的客户数据集3606(例如图32的图像 数据3208)上生成预测时，可以基于与输出或损失层的精度相关联的损失 计算，更新和重新调整新数据集的参数。
在至少一个实施例中，可以将经预训练的模型3306存储在数据存储 或注册表中(例如，图32的模型注册表3224)。在至少一个实施例中， 经预训练的模型3306可能已经至少部分地在除了执行过程3600的设施之 外的一个或更多个设施处被训练。在至少一个实施例中，为了保护患者、 受试者或不同设施的客户的隐私和权利，经预训练的模型3306可能已经使 用本地生成的客户或患者数据在本地进行了训练。在至少一个实施例中， 可以使用云3326和/或其他硬件3222来训练经预训练的模型3306，但是机 密的、受隐私保护的患者数据可以不被传送到云3326的任何组件(或其他 非本地硬件)、由其使用或由其访问。在至少一个实施例中，如果使用来 自不止一个设施的患者数据来训练经预训练的模型3306，则在来自另一设 施的患者或客户数据上进行训练之前，经预训练的模型3306可能已经针对 每个设施进行了单独训练。在至少一个实施例中，例如在客户或患者数据 已发布隐私问题(例如，通过放弃，用于实验用途等)，或者其中客户或 患者数据包括在公共数据集中的情况下，来自任意数量的设施的客户或患 者数据可以用于在本地和/或外部训练经预训练的模型3306，例如在数据中 心中或其他云计算基础设施中。
在至少一个实施例中，在选择应用程序以在部署管线3310中使用时， 用户还可以选择用于特定应用程序的机器学习模型。在至少一个实施例中， 用户可能没有模型以使用，因此用户可以选择要与应用程序一起使用的经 预训练的模型3306。在至少一个实施例中，经预训练的模型3306可能没 有被优化用于在用户设施的客户数据集3606上生成准确的结果(例如，基 于患者多样性、人口统计、所使用的医学成像设备的类型等)。在至少一个实施例中，在将经预训练的模型3306部署到部署管线3310中以与一个 或更多个应用程序一起使用之前，经预训练的模型3306可以被更新、重新 训练和/或微调，以用于在各个设施处使用。
在至少一个实施例中，用户可以选择要更新、重新训练和/或微调的 经预训练的模型3306，并且经预训练的模型3306可以称为过程3600中训 练系统3204的初始模型3604。在至少一个实施例中，客户数据集3606(例 如，成像数据、基因组数据、测序数据或由设施处的设备生成的其他数据 类型)可用于对初始模型3604执行模型训练3214(其可包括但不限于传 递学习)，以生成精炼模型3612。在至少一个实施例中，可以由训练系统 3204生成与客户数据集3606相对应的地面实况数据。在至少一个实施例 中，可以至少部分地由临床医生、科学家、医生、从业者在设施处生成地 面实况数据(例如，如图32中的标记的临床数据3212)。
在至少一个实施例中，在一些示例中可以使用AI辅助注释3210来生 成地面实况数据。在至少一个实施例中，AI辅助注释3210(例如，使用 AI辅助注释SDK实现)可以利用机器学习模型(例如，神经网络)来生 成用于客户数据集的建议或预测的地面实况数据。在至少一个实施例中， 用户3610可以在计算设备3608上的用户界面(图形用户界面(GUI)) 内使用注释工具。
在至少一个实施例中，用户3610可以经由计算设备3608与GUI交 互，以编辑或微调注释或自动注释。在至少一个实施例中，多边形编辑特 征可以用于将多边形的顶点移动到更精确或微调的位置。
在至少一个实施例中，一旦客户数据集3606具有相关联的地面实况 数据，则地面实况数据(例如，来自AI辅助注释、手动标记等)可以在模 型训练3214期间用于生成精炼模型3612。在至少一个实施例中，客户数 据集3606可以被应用到初始模型3604任意次数，并且地面实况数据可以 用于更新初始模型3604的参数，直到对于精炼模型3612达到可接受的精 度水平为止。在至少一个实施例中，一旦生成精炼模型3612，就可以在设 施处的一个或更多个部署管线3310内部署精炼模型3612，以用于执行关 于医学成像数据的一个或更多个处理任务。
在至少一个实施例中，可以将精炼模型3612上传到模型注册表3224 中的经预训练的模型3306，以由另一个设施选择。在至少一个实施例中， 他的过程可以在任意数量的设施处完成，使得可以在新数据集上对精炼模 型3612进一步精炼任意次数，以生成更通用的模型。
图36B是根据至少一个实施例的用于利用经预训练的注释模型来增 强注释工具的客户端-服务器架构3632的示例图示。在至少一个实施例中， 可以基于客户端-服务器架构3632来实例化AI辅助注释工具3636。在至 少一个实施例中，成像应用程序中的注释工具3636可以帮助放射线医生， 例如识别器官和异常。在至少一个实施例中，成像应用程序可以包括软件 工具，作为非限制性示例，所述软件工具帮助用户3610识别原始图像3634 中(例如，在3D MRI或CT扫描中)的特定感兴趣器官上的几个极值点， 并接收特定器官的所有2D切片的自动注释结果。在至少一个实施例中， 结果可以作为训练数据3638存储在数据存储中，并且用作(例如但不限于) 用于训练的地面实况数据。在至少一个实施例中，当计算设备3608发送用 于AI辅助注释3210的极值点时，例如，深度学习模型可以接收该数据作为输入并返回分割器官或异常的推理结果。在至少一个实施例中，预实例 化的注释工具(例如图36B中的AI辅助注释工具3636B)可以通过对服 务器(诸如注释助手服务器3640)进行API调用(例如API调用3644) 来增强，注释助手服务器3640可包括存储在例如注释模型注册表中的一组 经预训练的模型3642。在至少一个实施例中，注释模型注册表可以存储经预训练的模型3642(例如，机器学习模型，诸如深度学习模型)，其被预 训练以对特定器官或异常执行AI辅助注释。在至少一个实施例中，可以通 过使用训练管线3304来进一步更新这些模型。在至少一个实施例中，随着 添加新的标记的临床数据3212，可以随时间改进预安装的注释工具。
推理和/或训练逻辑315用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图3A和/或图3B提供关于推理和/或训练逻辑 315的细节。
可以鉴于以下条款来描述本公开的至少一个实施例：
在至少一个实施例中，单个半导体平台可以指唯一的单一基于半导体 的集成电路或芯片。在至少一个实施例中，可以使用具有增加的连接性的 多芯片模块，其模拟芯片上的操作，并且相对于利用传统的中央处理单元 (“CPU”)和总线实现方式进行了实质性的改进。在至少一个实施例中， 根据用户的需求，各种模块也可以分开放置或以半导体平台的各种组合放 置。
在至少一个实施例中，返回参考图9，机器可读的可执行代码或计算 机控制逻辑算法形式的计算机程序被存储在主存储器904和/或辅助存储中。 根据至少一个实施例，如果由一个或更多个处理器执行，则计算机程序使 系统900能够执行各种功能。在至少一个实施例中，存储器904、存储和/ 或任何其他存储是计算机可读介质的可能示例。在至少一个实施例中，辅 助存储可以指代任何合适的存储设备或系统，例如硬盘驱动器和/或可移除 存储驱动器，其代表软盘驱动器、磁带驱动器、光盘驱动器、数字多功能 盘(“DVD”)驱动器、记录设备、通用串行总线(“USB”)闪存等。在至 少一个实施例中，各个先前附图的架构和/或功能是在CPU 902；并行处理 系统912；能够具有两个CPU 902的至少部分能力的集成电路；并行处理 系统912；芯片组(例如，设计成作为执行相关功能的单元工作并出售的 一组集成电路等)；和/或集成电路的任何适当组合的环境中实现的。
在至少一个实施例中，各个先前附图的架构和/或功能在通用计算机 系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统等的环 境中实现。在至少一个实施例中，计算机系统900可以采取台式计算机、 膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、 手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、 手持式电子设备、移动电话设备、电视、工作站、游戏机、嵌入式系统和/ 或任何其他类型的逻辑的形式。
在至少一个实施例中，并行处理系统912包括但不限于多个并行处理 单元(“PPU”)914和相关联的存储器916。在至少一个实施例中，PPU 914 经由互连918和交换机920或多路复用器连接到主机处理器或其他外围设 备。在至少一个实施例中，并行处理系统912在可并行化的PPU 914上分 配计算任务，例如，作为跨多个图形处理单元(“GPU”)线程块的计算任 务分布的一部分。在至少一个实施例中，在PPU 914中的一些或全部之间 共享和访问存储器(例如，用于读取和/或写入访问)，尽管这种共享存储 器可能引发相对于使用本地存储器和驻留在PPU 914上的寄存器的性能损 失。在至少一个实施例中，通过使用命令(诸如__syncthreads())来同 步PPU 914的操作，其中块中的所有线程(例如，跨多个PPU 914执行) 在进行之前到达某个代码执行点。
图37是示出根据至少一个实施例的用于生成图像值的过程步骤的流 程图。图37描述了用于参考对应的先前帧n-1的像素值生成图像帧n的像 素的代表性像素值的示例性过程。在至少一个实施例中，可以针对图像帧 n的每个像素重复图37的过程。如前所述，可以通过将帧n的像素中心映 射到帧n-1中的对应点，并在需要时通过帧n和n-1的抖动值有条件地修 改映射来生成运动矢量(步骤3700)。即，根据需要使用一个或更多个应用 的抖动值生成运动矢量。在至少一个实施例中，渲染引擎216从对象10 的缓存的图像确定与像素中心20对应的图像10中的点，从帧n-1的缓存 的对象10确定对应点，并检索缓存的抖动值60、70或以其他方式检索抖 动值，例如通过生成或与另一个渲染通道结合使用的值。在至少一个实施 例中，然后从这些值确定抖动的运动矢量100。在至少一个实施例中，运 动矢量100然后可以被传递到抗锯齿模块218，该模块在映射位置处对历 史缓冲器重新采样(步骤3710)，或者在从存储装置220的历史缓冲器检索 的图像帧n-1的相邻像素值之间进行插值，以确定帧n-1的历史颜色值。
如上所述，插值可以通过任何合适的方法进行。在至少一个实施例中， 可以根据双线性滤波器或双线性插值方法对颜色值进行插值。然而，本公 开实施例不限于使用双线性插值，而是可以采用任何其他插值或估计方法。 例如，可以使用任何Catmull-Rom插值方法，例如9-tap Catmull-Rom插值 方法。作为另一个示例，可以经由最大阶最小支持(MOMS)函数或Lanczos 滤波函数来执行插值。
在至少一个实施例中，然后可以使用点40的插值或估计的历史颜色 值来确定点20的颜色值。在至少一个实施例中，并且可选地，可以将新的 抖动值应用于当前正在确定其颜色值的帧n的像素的像素中心，并且抗锯 齿模块218可以在抖动点重新采样图像。在至少一个实施例中，可以采用 任何一个或更多个新的抖动值来在点20附近的各个抖动点处收集图像的 一个或更多个重采样。
在至少一个实施例中，抗锯齿模块218可以确定点20的输出像素颜 色(步骤3720)。在至少一个实施例中，输出像素颜色可以是根据步骤3710 的插值过程确定的那些颜色值。在至少一个实施例中，模块218可以将可 选的重采样颜色值与在步骤3710确定的重采样的历史颜色合并。在至少一 个实施例中，抗锯齿模块218可以以任何方式执行合并操作以产生点20 的输出像素颜色，无论是通过值的简单平均还是通过使用固定或自适应权 重值的加权平均。以这种方式，帧n的像素的颜色可以被确定为先前图像 帧n-1中附近像素的颜色以及来自帧n的图像的可选采样的函数。
公开实施例因此通过根据时间累积过程中的运动矢量确定的历史颜 色值的插值或估计来确定整个图像的图像值。例如，已经发现这减少了在 不同图像渲染通道中生成的部分之间的边界处的伪影和其他不期望的视觉 效果。图38A和图38B图解说明了使用无抖动的运动矢量生成的图像的缺 点。更具体地，图38A和图38B示出了当应用于移动或非静态阴影时使用 无抖动的运动矢量生成图像的限制。图38A是在执行缩放功能以放大显示 的阴影之后立即渲染的阴影的图示，图38B是在图38A之后瞬间拍摄的那 些相同阴影的图示。即，图38A和图38B是一系列图像，示出了紧接在缩 放功能之后随时间变化的渲染阴影。相机运动(放大)后，阴影在空间中 不移动，但可以看到栅栏的阴影(显示在图38A和图38B的中上区域)开 始时更亮更模糊，然后稍微锐化和变暗。这是一种不期望且不真实的效果，因为实际阴影是静止的(仅发生相机运动)，因此在缩放后不应改变外观。 因此，可以看出，未抖动的运动矢量的使用可能会在渲染图像中产生不真 实和不期望的视觉效果，例如呈现非静态的静态图像。
图39A和图39B图解说明了使用无抖动的运动矢量和Catmull-Rom 滤波生成的图像的缺点。类似于图38A和图38B，图39A和图39B是在缩 放操作之后立即显示的那些相同阴影的图像序列，其中使用无抖动的运动 矢量但应用Catmull-Rom滤波生成图像。可以看出，在执行缩放操作之后， 栅栏阴影随着时间的推移略微锐化和变暗，尽管没有图38A和图38B中那 样严重。因此，可以看出，Catmull-Rom滤波方案的使用减少了但没有消 除由无抖动的运动矢量导致的不期望的视觉效果。
图40A和图40B图解说明了使用根据至少一个实施例确定的抖动的 运动矢量生成的图像的优点，其中应用了Catmull-Rom滤波。特别地，图 40A和图40B显示了与图38A-39B相同的阴影，但使用根据至少一个实施 例确定的抖动的运动矢量并应用Catmull-Rom滤波器来渲染。如前所述， 图40A-40B是在缩放操作之后拍摄的一系列快照。可以看出，栅栏阴影在 缩放后随着时间的推移没有或几乎没有变化。因此，根据使用前一帧抖动 值抖动的运动矢量和Catmull-Rom滤波器进行渲染，在很大程度上消除了 一些其他方法产生的不期望的视觉效果。
其他其他变型在本公开的精神内。因此，尽管公开的技术易于进行各 种修改和替代构造，但是某些示出的其实施例在附图中示出并且已经在上 面进行了详细描述。然而，应理解，无意将公开内容限制为所公开的一种 或更多种特定形式，而是相反，其意图是涵盖落入如所附权利要求书所定 义的本公开内容的精神和范围内的所有修改、替代构造和等同物。
除非另有说明或显然与上下文矛盾，否则在描述所公开的实施例的上 下文中(特别是在所附权利要求的上下文中)，术语“一”和“一个”和 “该”以及类似指代的使用应被解释为涵盖单数和复数，而不是作为术语 的定义。除非另有说明，否则术语“包括”、“具有”、“包含”和“含 有”应被解释为开放式术语(意味着“包括但不限于”)。术语“连接” (在未经修改时指的是物理连接)应解释为部分或全部包含在内、附接到 或连接在一起，即使有某些介入。除非本文另外指出，否则本文中对数值 范围的引用仅旨在用作分别指代落入该范围内的每个单独值的简写方法， 并且每个单独值都被并入说明书中，就如同其在本文中被单独叙述一样。 在至少一个实施例中，除非另外指出或与上下文矛盾，否则术语“集”(例如“项目集”)或“子集”的使用应解释为包括一个或更多个成员的非空 集合。此外，除非另外指出或与上下文矛盾，否则术语相应集的“子集” 不一定表示对应集的适当子集，而是子集和对应集可以相等。
除非以其他方式明确指出或与上下文明显矛盾，否则诸如“A，B和 C中的至少一个”或“A，B与C中的至少一个”形式的短语之类的连接 语在上下文中理解为通常用来表示项目、条款等，其可以是A或B或C， 也可以是A和B和C集的任何非空子集。例如，在具有三个成员的集的说 明性示例中，连接短语“A，B和C中的至少一个”和“A，B与C中的 至少一个”是指以下任意集：{A}，{B}，{C}，{A，B}，{A，C}，{B， C}，{A，B，C}。因此，这种连接语言通常不旨在暗示某些实施例要求存 在A中的至少一个，B中的至少一个和C中的至少一个。另外，除非另有 说明或与上下文矛盾，否则术语“多个”表示复数的状态(例如，“多个 项目”表示多个项目)。在至少一个实施例中，多个项目中项目的数量至 少为两个，但如果明确指示或通过上下文指示，则可以更多。此外，除非 另有说明或从上下文中可以清楚得知，否则短语“基于”是指“至少部分 基于”而不是“仅基于”。
除非本文另外指出或与上下文明显矛盾，否则本文描述的过程的操作 可以任何合适的顺序执行。在至少一个实施例中，诸如本文所述的那些过 程(或其变形和/或其组合)之类的过程在配置有可执行指令的一个或更多 个计算机系统的控制下执行，并且被实现为代码(例如，可执行指令，一 个或更多个计算机程序或一个或更多个应用程序)，该代码通过硬件或其 组合在一个或更多个处理器上共同执行。在至少一个实施例中，代码以例如计算机程序的形式存储在计算机可读存储介质上，该计算机程序包括可 由一个或更多个处理器执行的多个指令。在至少一个实施例中，计算机可 读存储介质是非暂时性计算机可读存储介质，其排除了暂时性信号(例如， 传播的瞬态电或电磁传输)，但包括非暂时性数据存储电路(例如，缓冲 区、高速缓存和队列)。在至少一个实施例中，代码(例如，可执行代码 或源代码)被存储在其上存储有可执行指令的一组一个或更多个非暂时性 计算机可读存储介质(或用于存储可执行指令的其他存储器)上，该可执 行指令在由计算机系统的一个或更多个处理器执行时(即，作为被执行的 结果)，使得计算机系统执行本文所述的操作。在至少一个实施例中，一 组非暂时性计算机可读存储介质包括多个非暂时性计算机可读存储介质， 并且多个非暂时性计算机可读存储介质中的个体非暂时性存储介质中的一个或更多个缺少全部代码，而是多个非暂时性计算机可读存储介质共同存 储全部代码。在至少一个实施例中，可执行指令被执行，以使得不同的指 令由不同的处理器执行，例如，非暂时性计算机可读存储介质存储指令， 并且主中央处理单元(“CPU”)执行一些指令，而图形处理单元(“GPU”) 执行其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的 处理器，并且不同的处理器执行指令的不同子集。
因此，在至少一个实施例中，计算机系统被配置为实现单独地或共同 地执行本文所述的过程的操作的一个或更多个服务，并且这样的计算机系 统被配置有使能实施操作的适用的硬件和/或软件。此外，实现本公开的至 少一个实施例的计算机系统是单个设备，并且在另一实施例中是分布式计 算机系统，其包括以不同方式操作的多个设备，使得分布式计算机系统执 行本文所述的操作，并且使得单个设备不执行所有操作。
本文提供的任何和所有示例或示例性语言(例如，“诸如”)的使用 仅旨在更好地阐明本公开的实施例，并且不对公开的范围构成限制，除非 另有要求。说明书中的任何语言都不应被解释为表示任何未要求保护的要 素对于实践公开内容是必不可少的。
本文引用的所有参考文献，包括出版物、专利申请和专利，均通过引 用并入本文，其程度就如同每个参考文献被单独且具体地指示为以引用的 方式并入本文并且其全部内容在本文中阐述一样。
在说明书和权利要求中，可以使用术语“耦合”和“连接”以及它们 的派生词。应当理解，这些术语可能不旨在作为彼此的同义词。相反，在 特定示例中，“连接”或“耦合”可用于指示两个或更多个元件彼此直接 或间接物理或电接触。“耦合”也可能意味着两个或更多个元素彼此不直 接接触，但仍彼此协作或交互。
除非另有明确说明，否则可以理解，在整个说明书中，诸如“处理”、 “计算”、“计算”、“确定”等之类的术语，是指计算机或计算系统或 类似的电子计算设备的动作和/或过程，其将计算系统的寄存器和/或存储器 中表示为物理量(例如电子)的数据处理和/或转换为类似表示为计算系统 的存储器、寄存器或其他此类信息存储、传输或显示设备中的物理量的其 他数据。
以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器 的电子数据并将该电子数据转换成可以存储在寄存器和/或存储器中的其 他电子数据的任何设备或存储器的一部分。作为非限制性示例，“处理器” 可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如本 文所使用的，“软件”进程可以包括例如随时间执行工作的软件和/或硬件 实体，诸如任务、线程和智能代理。同样，每个过程可以指代多个过程， 以连续地或间歇地顺序地或并行地执行指令。在至少一个实施例中，术语 “系统”和“方法”在本文中可以互换使用，只要系统可以体现一种或更 多种方法，并且方法可以被认为是系统。
在本文件中，可以参考获得、获取、接收或将模拟或数字数据输入子 系统、计算机系统或计算机实现的机器中。在至少一个实施例中，可以通 过多种方式来完成获得、获取、接收或输入模拟和数字数据的过程，例如 通过接收作为函数调用或对应用程序编程接口的调用的参数的数据。在至 少一个实施例中，可以通过经由串行或并行接口传输数据来完成获得、获 取、接收或输入模拟或数字数据的过程。在至少一个实施例中，可以通过 经由计算机网络将数据从提供实体传输到获取实体来完成获得、获取、接 收或输入模拟或数字数据的过程。在至少一个实施例中，也可以参考提供、 输出、传送、发送或呈现模拟或数字数据。在各种示例中，提供、输出、 传送、发送或呈现模拟或数字数据的过程可以通过将数据作为函数调用的 输入或输出参数、应用程序编程接口或进程间通信机制的参数进行传输来 实现。
尽管本文的描述阐述了所描述的技术的示例实现，但是其他架构可以 用于实现所描述的功能，并且旨在落入本公开的范围内。此外，尽管出于 描述的目的在上面定义了具体的职责分配，但是根据情况，可以以不同的 方式分配和划分各种功能和职责。此外，尽管已经用特定于结构特征和/ 或方法动作的语言描述了主题，但是应当理解，所附权利要求书所要求保 护的主题不必限于所描述的特定特征或动作。而是，公开了特定的特征和动作作为实现权利要求的示例性形式。
出于解释的目的，上述描述使用了特定的命名法来提供对本公开的透 彻理解。然而，对于本领域技术人员来说显而易见的是，实践本公开的方 法和系统不需要具体细节。因此，本发明的特定实施例的前述描述是出于 说明和描述的目的而呈现的。它们并不旨在穷举或将本发明限制为所公开 的精确形式。鉴于上述教导，许多修改和变化是可能的。例如，可以以任 何方式存储和检索用于修改运动矢量的抖动值。历史颜色值的估计也可以以任何方式、通过可以包括插值的任何过程或任何其他估计方法来执行。 插值可以通过Catmull-Rom过程或通过任何其他合适的过程来执行。选择 和描述实施例以最好地解释本发明的原理及其实际应用，从而使本领域的 其他技术人员能够最好地利用本公开的方法和系统以及具有适合于预期的 特定用途的各种修改的各个实施例。此外，所公开或以其他方式公开的各 个实施例的不同特征可以混合和匹配或以其他方式组合，以便创建本公开所预期的进一步实施例。
Claims (21)
1.一种处理器，包括：
一个或更多个电路，用于在图像的渲染期间使抖动被应用于一个或更多个运动矢量。
2.如权利要求1所述的处理器，其中所述运动矢量是一个或更多个中间图像渲染通道的运动矢量。
3.如权利要求2所述的处理器，其中所述中间图像渲染通道包括阴影通道、遮挡通道、反射通道或镜面反射通道中的一个或更多个。
4.如权利要求1所述的处理器，还包括：
一个或更多个存储器，用于存储要应用于所述运动矢量的抖动值。
5.如权利要求4所述的处理器，其中所述一个或更多个电路还用于从缓冲器检索所述抖动值，并在所述渲染期间将所述抖动值应用于所述一个或更多个运动矢量。
6.如权利要求1所述的处理器，其中所述一个或更多个处理器还用于至少部分地从一个或更多个先前图像帧的图像值的插值来确定当前图像帧的至少一个图像值，根据对其应用了所述抖动值的所述一个或更多个运动矢量来执行所述插值。
7.如权利要求6所述的处理器，其中所述插值是Catmull-Rom插值。
8.一种机器可读介质，其上存储有一组指令，所述指令如果由一个或更多个处理器执行，则使所述一个或更多个处理器至少：
在图像的渲染期间使抖动被应用于一个或更多个运动矢量。
9.如权利要求8所述的机器可读介质，其中所述运动矢量是一个或更多个中间图像渲染通道的运动矢量。
10.如权利要求9所述的机器可读介质，其中所述中间图像渲染通道包括阴影通道、遮挡通道、反射通道或镜面反射通道中的一个或更多个。
11.如权利要求8所述的机器可读介质，其中所述指令如果由一个或更多个处理器执行，则进一步使所述一个或更多个处理器：
存储要应用于所述运动矢量的抖动值。
12.如权利要求11所述的机器可读介质，其中所述指令如果由一个或更多个处理器执行，则进一步使所述一个或更多个处理器：
从缓冲器中检索所述抖动值；以及
在所述渲染期间将所述抖动值应用于所述一个或更多个运动矢量。
13.如权利要求8所述的机器可读介质，其中所述指令如果由一个或更多个处理器执行，则进一步使所述一个或更多个处理器：
至少部分地从一个或更多个先前图像帧的图像值的插值来确定当前图像帧的至少一个图像值，根据应用了所述抖动值的所述一个或更多个运动矢量来执行所述插值。
14.如权利要求13所述的机器可读介质，其中所述插值是Catmull-Rom插值。
15.一种显示系统，包括：
一个或更多个处理器，用于至少部分地通过在图像的渲染期间使抖动被应用于一个或更多个运动矢量来生成用于在显示设备上显示的所述图像。
16.如权利要求15所述的系统，其中所述运动矢量是一个或更多个中间图像渲染通道的运动矢量。
17.如权利要求16所述的系统，其中所述中间图像渲染通道包括阴影通道、遮挡通道、反射通道或镜面反射通道中的一个或更多个。
18.如权利要求15所述的系统，还包括：
一个或更多个存储器，用于存储要应用于所述运动矢量的抖动值。
19.如权利要求18所述的系统，其中所述一个或更多个处理器还用于从缓冲器中检索所述抖动值，并在所述渲染期间将所述抖动值应用于所述一个或更多个运动矢量。
20.如权利要求15所述的系统，其中所述一个或更多个处理器进一步至少部分地从一个或更多个先前图像帧的图像值的插值来确定当前图像帧的至少一个图像值，根据应用了所述抖动值的所述一个或更多个运动矢量执行所述插值。
21.如权利要求20所述的系统，其中所述插值是Catmull-Rom插值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/006,548 US20220068013A1 (en) | 2020-08-28 | 2020-08-28 | System and method for image generation using jittered motion vectors |
| US17/006,548 | 2020-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114119381A true CN114119381A (zh) | 2022-03-01 |
Family
ID=77999734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110997742.6A Pending CN114119381A (zh) | 2020-08-28 | 2021-08-27 | 使用抖动的运动矢量生成图像的系统和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220068013A1 (zh) |
| CN (1) | CN114119381A (zh) |
| DE (1) | DE102021120621A1 (zh) |
| GB (2) | GB2598480B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11978160B2 (en) | 2021-07-13 | 2024-05-07 | Daniel E. Curtis | GPU-based digital map tile generation method and system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906729B1 (en) * | 2002-03-19 | 2005-06-14 | Aechelon Technology, Inc. | System and method for antialiasing objects |
| US6943796B2 (en) * | 2002-07-22 | 2005-09-13 | Sun Microsystems, Inc. | Method of maintaining continuity of sample jitter pattern across clustered graphics accelerators |
| US7499052B2 (en) * | 2004-07-30 | 2009-03-03 | Sony Corporation | Z-jittering of particles in image rendering |
| US8063914B1 (en) * | 2007-08-02 | 2011-11-22 | Adobe Systems Incorporated | Rendering antialiased geometry to an image buffer using jittering |
| DE112018002561B3 (de) * | 2017-04-21 | 2022-01-05 | Zenimax Media Inc. | Systeme und Verfahren zur Spielereingabe-Bewegungskompensation in einem Client-Server-Videospiel |
| US10728492B2 (en) * | 2017-04-24 | 2020-07-28 | Intel Corporation | Synergistic temporal anti-aliasing and coarse pixel shading technology |
-
2020
- 2020-08-28 US US17/006,548 patent/US20220068013A1/en active Pending
-
2021
- 2021-08-09 DE DE102021120621.9A patent/DE102021120621A1/de active Pending
- 2021-08-27 GB GB2112261.9A patent/GB2598480B/en active Active
- 2021-08-27 CN CN202110997742.6A patent/CN114119381A/zh active Pending
- 2021-08-27 GB GBGB2317945.0A patent/GB202317945D0/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102021120621A1 (de) | 2022-03-03 |
| US20220068013A1 (en) | 2022-03-03 |
| GB202317945D0 (en) | 2024-01-10 |
| GB202112261D0 (en) | 2021-10-13 |
| GB2598480A (en) | 2022-03-02 |
| GB2598480B (en) | 2024-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113269299A (zh) | 使用深度学习的机器人控制 | |
| CN113673669A (zh) | 使用神经网络对内容感知样式进行编码 | |
| CN114202005A (zh) | 对象图像补全 | |
| CN114330637A (zh) | 使用鲁棒的时序组合的神经网络训练 | |
| CN113379819A (zh) | 使用神经网络来扩展图像的技术 | |
| CN113467745A (zh) | 通过深度学习提高媒体参与度 | |
| CN114139698A (zh) | 用于神经网络的全球联合训练 | |
| CN115136203A (zh) | 使用一个或更多个神经网络生成合成图像的标签 | |
| CN114981779A (zh) | 用于实时深度学习分析操作的动态负载均衡 | |
| CN113743574A (zh) | 用于修改和训练神经网络的技术 | |
| CN114600113A (zh) | 选择用于使用神经网络训练图像的注释 | |
| CN114730373A (zh) | 用于循环神经网络的api | |
| CN114596250A (zh) | 使用神经网络的对象检测和碰撞避免 | |
| CN115004197A (zh) | 使用神经网络和带注释的图像的图像标签生成 | |
| CN115023737A (zh) | 使用神经网络的属性感知的图像生成 | |
| CN114331929A (zh) | 使用神经网络的基于傅立叶变换的图像合成 | |
| CN114556941A (zh) | 使用神经网络的视频压缩和解压缩 | |
| CN113538575A (zh) | 使用一个或更多个神经网络进行距离确定 | |
| CN115136147A (zh) | 用于神经网络模型的加速训练 | |
| CN114611658A (zh) | 神经网络调度器 | |
| CN115545182A (zh) | 用于神经网络的预训练框架 | |
| CN115271061A (zh) | 神经网络的动态权重更新 | |
| CN114868135A (zh) | 用于边缘计算应用程序的神经网络的混合量化 | |
| CN114118399A (zh) | 用于修剪神经网络的技术 | |
| CN115516521A (zh) | 智能视频分析和边缘计算系统中的端到端动作识别 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |