JP7420406B2 - TSN communication system - Google Patents
TSN communication system Download PDFInfo
- Publication number
- JP7420406B2 JP7420406B2 JP2022090804A JP2022090804A JP7420406B2 JP 7420406 B2 JP7420406 B2 JP 7420406B2 JP 2022090804 A JP2022090804 A JP 2022090804A JP 2022090804 A JP2022090804 A JP 2022090804A JP 7420406 B2 JP7420406 B2 JP 7420406B2
- Authority
- JP
- Japan
- Prior art keywords
- tsn
- switch
- network
- shared memory
- end controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 33
- 230000015654 memory Effects 0.000 claims description 79
- 230000006870 function Effects 0.000 claims description 58
- 238000001914 filtration Methods 0.000 claims description 20
- 230000005856 abnormality Effects 0.000 claims description 8
- 230000006855 networking Effects 0.000 claims description 5
- 230000036962 time dependent Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、共有メモリを搭載したＴＳＮエンドコントローラを使用したＴＳＮ通信システムに関する。 The present invention relates to a TSN communication system using a TSN end controller equipped with shared memory.
複数のパーソナルコンピュータ（ＰＣ）やサーバーの機器間でデータを共有するための共有メモリは、各機器からリード／ライトが可能なハードウェアのメモリが使用される。この種のメモリのメモリリソースに受信情報のパケットを格納する際に、メモリリソースを効率的に活用するために、スイッチングによりパケットを選別することが知られている（例えば特許文献１参照）。 As a shared memory for sharing data among multiple personal computers (PCs) and server devices, a hardware memory that can be read/written from each device is used. When storing packets of received information in the memory resources of this type of memory, it is known to select the packets by switching in order to efficiently utilize the memory resources (see, for example, Patent Document 1).
また、一般に複数の機器間でデータを共有させるために、機器に共有メモリを持たせた場合、ＰＣやサーバーの起動順番に制約があり、起動する順番が適切でないと共有メモリが使用できない。そして、ネットワーク、特に、イーサネット（登録商標）接続で共有メモリを実現する場合は、共有メモリへのアクセスやデータ更新の時間が保証されず、共有メモリ専用のネットワークが必要であった。 Furthermore, in general, when a device is provided with a shared memory in order to share data among multiple devices, there are restrictions on the boot order of PCs and servers, and if the boot order is not appropriate, the shared memory cannot be used. When a shared memory is realized through a network, especially an Ethernet (registered trademark) connection, the time for accessing the shared memory and updating data is not guaranteed, and a network dedicated to the shared memory is required.
そこで、本出願人は、外部からアクセス可能な共有メモリを搭載したコントローラに、時間依存ネットワーキング（ＴＳＮ）技術を使用するＴＳＮスイッチを搭載することにより、同期性が保証され、リアルタイム性が担保でき、ＰＣやサーバーの起動順番の制約を持たない共有メモリを実現し、さらには、セキュリティ、信頼性が担保された共有メモリを実現した、ＴＳＮエンドコントローラ及びそれを備えたネットワークシステムを提案した（特許文献２参照）。 Therefore, the applicant has proposed that by installing a TSN switch that uses time-dependent networking (TSN) technology in a controller equipped with externally accessible shared memory, synchronization can be guaranteed and real-time performance can be ensured. We have proposed a TSN end controller and a network system equipped with it, which realizes a shared memory that does not have restrictions on the boot order of PCs and servers, and also realizes a shared memory that guarantees security and reliability (Patent Document (see 2).
上記のようなＴＳＮエンドコントローラを備えたネットワークシステムにあっては、共有メモリ専用の有線ネットワークが必要であり、有線接続の場合、ロボットのアクチュエータやケーブルの制限で物理的な接続が困難なことがある。そこで、Ｗｉ－Ｆｉ等の無線ネットワークを使用したい。このときに、無線機能（Ｗｉ－Ｆｉ）にはリアルタイム性が保証されていないために、無線機能（Ｗｉ－Ｆｉ）を使用してＴＳＮエンドコントローラやＰＣを繋いだだけでは、データ転送をしても共有メモリへのアクセスやデータ更新の時間が保証されない。 A network system equipped with a TSN end controller as described above requires a wired network dedicated to shared memory, and in the case of a wired connection, physical connection may be difficult due to robot actuators and cable limitations. be. Therefore, I would like to use a wireless network such as Wi-Fi. At this time, since real-time performance is not guaranteed for the wireless function (Wi-Fi), simply connecting the TSN end controller or PC using the wireless function (Wi-Fi) will not allow data transfer. However, the time for accessing shared memory and updating data is not guaranteed.
本発明は、上記問題を解消するものであり、ＴＳＮ機能を使用してＷｉ－Ｆｉの無線通信部分でもリアルタイム性が保証され、有線・Ｗｉ－Ｆｉとも共有メモリへのアクセスやデータ更新の時間が保証されるＴＳＮ通信システムを提供することを目的とする。 The present invention solves the above problem, and uses the TSN function to ensure real-time performance even in the wireless communication part of Wi-Fi, and reduces the time required to access shared memory and update data for both wired and Wi-Fi. The purpose is to provide a guaranteed TSN communication system.
上記課題を達成するために、請求項の発明は、 時間依存ネットワーキング（ＴＳＮ）機能を使用したＴＳＮスイッチと、外部から共通してアクセス可能なメモリ領域を有した共有メモリと、前記ＴＳＮスイッチを制御するとともに前記共有メモリへのアクセスを制御するＣＰＵコアと、を有したＴＳＮエンドコントローラを備えたＴＳＮ通信システムにおいて、
前記ＴＳＮエンドコントローラに内蔵し、又は外部接続したＷｉ－Ｆｉモジュールと、
前記ＴＳＮエンドコントローラに前記Ｗｉ－Ｆｉモジュールを介してＷｉ－Ｆｉ接続したＩＯ機器と、を備え、
前記ＣＰＵコアのＯＳのリアルタイムパッケージ機能を用いて前記ＴＳＮ機能の時刻合わせを有効に設定し、
前記ＴＳＮスイッチに含まれる制御用レジスタを、前記ＴＳＮエンドコントローラから出力されるパケットデータが所定のタイミングで前記ＴＳＮスイッチを通過するように設定し、
前記ＣＰＵコアは、ＩＯ機器から送信されるパケットのヘッダ部の情報に基づいて共有メモリへのアクセスか否かをフィルタリングし、前記フィルタリングにより前記共有メモリへのアクセスであることが確認できたとき前記パケットのデータ部の先頭部分の識別情報に基づいて前記共有メモリへのアクセスを許可するようにＴＳＮスイッチを制御し、
前記１つ又は複数のＴＳＮエンドコントローラが前記Ｗｉ－Ｆｉモジュールを介して複数又は１つの前記ＩＯ機器とＷｉ－Ｆｉ接続され、
ＴＳＮ機能のフィルタリングとＷｉ－Ｆｉのパブリック機能又はサブスクライバ機能とを組み合わせ使用することを特徴としたものである。
In order to achieve the above object, the claimed invention provides a TSN switch using a time-dependent networking (TSN) function, a shared memory having a memory area that is commonly accessible from the outside, and controlling the TSN switch. and a CPU core that controls access to the shared memory, a TSN end controller comprising:
a Wi-Fi module built into the TSN end controller or externally connected;
an IO device connected to the TSN end controller via Wi-Fi via the Wi-Fi module,
using the real-time package function of the OS of the CPU core to enable time adjustment of the TSN function;
setting a control register included in the TSN switch so that packet data output from the TSN end controller passes through the TSN switch at a predetermined timing;
The CPU core filters whether or not the access is to the shared memory based on the information in the header part of the packet transmitted from the IO device, and when it is confirmed by the filtering that the access is to the shared memory, the CPU core performs the filtering process. controlling a TSN switch to permit access to the shared memory based on identification information at the beginning of a data portion of a packet;
The one or more TSN end controllers are Wi-Fi connected to the plurality or one IO device via the Wi-Fi module,
It is characterized by using a combination of TSN function filtering and Wi-Fi public function or subscriber function.
請求項２の発明は、請求項１の発明において、１つのＴＳＮエンドコントローラが、主系及び従系の有線により複数のＴＳＮスイッチコントローラとネットワーク接続され、
前記複数のＴＳＮスイッチコントローラが、主系及び従系のＷｉ－Ｆｉ無線により複数のＩＯ機器とネットワーク接続され、
ＣＰＵコアは、主系のネットワークで異常が発生したときに従系のネットワークに切り替えるようにＴＳＮスイッチを制御することを特徴としたものである。
The invention according to claim 2 is the invention according to claim 1, wherein one TSN end controller is network-connected to a plurality of TSN switch controllers by main and slave wires,
The plurality of TSN switch controllers are network-connected to the plurality of IO devices via main and slave Wi-Fi wireless,
The CPU core is characterized by controlling the TSN switch so as to switch to the slave network when an abnormality occurs in the master network.
請求項３の発明は、請求項１の発明において、１つのＴＳＮエンドコントローラが、主系及び従系の有線とＷｉ－Ｆｉ無線により複数のＴＳＮスイッチコントローラとネットワーク接続され、
前記複数のＴＳＮスイッチコントローラが、主系及び従系の有線により複数のＩＯ機器とネットワーク接続され、
ＣＰＵコアは、主系のネットワークで異常が発生したときに従系のネットワークに切り替えるようにＴＳＮスイッチを制御することを特徴としたものである。
The invention according to claim 3 is the invention according to claim 1, wherein one TSN end controller is network-connected to a plurality of TSN switch controllers by main and slave wires and Wi-Fi wireless,
The plurality of TSN switch controllers are network-connected to the plurality of IO devices by main and slave wires,
The CPU core is characterized by controlling the TSN switch so as to switch to the slave network when an abnormality occurs in the master network.
請求項１の発明によれば、ＴＳＮエンドコントローラとＷｉ－Ｆｉ接続したＩＯ機器（ＰＣやサーバー）との間の時間合わせを設定することで、Ｗｉ－Ｆｉの無線通信部分でもリアルタイム性が保証され、Ｗｉ－Ｆｉの無線接続機能が有効となり、有線・Ｗｉ－Ｆｉとも共有メモリへのアクセスやデータ更新の時間が保証され、イーサネット接続の共有メモリが実現できる。そして、フィルタリング機能によりセキュリティが担保され、更新機器の選択や制限を図れ、ＩＯ機器（外部装置・センサなど）のデジタル／アナログ信号入力値取得と、デジタル／アナログ信号出力制御を設定した時間で制御可能となる。また、Ｗｉ－Ｆｉ機能とＰｕｂ／Ｓｕｂ機能を組み合わせて、１対ｎ、ｍ対１、ｍ対ｎなどの接続構成でも、アクセス時間が保証され、共有メモリの情報更新や、接続したＩＯ機器の制御のリアルタイム性が保証される。 According to the invention of claim 1, real-time performance is guaranteed even in the wireless communication part of Wi-Fi by setting the time alignment between the TSN end controller and the IO device (PC or server) connected with Wi-Fi. , the wireless connection function of Wi-Fi is enabled, and the time for accessing the shared memory and updating data is guaranteed for both wired and Wi-Fi, making it possible to realize a shared memory connected to Ethernet. The filtering function ensures security, allows selection and restriction of updated devices, and controls acquisition of digital/analog signal input values of IO devices (external devices, sensors, etc.) and digital/analog signal output control at set times. It becomes possible. In addition, by combining the Wi-Fi function and Pub/Sub function, access time is guaranteed even in connection configurations such as 1-to-n, m-to-1, and m-to-n, allowing information updates in shared memory and connected IO devices to be updated. Real-time control is guaranteed.
請求項２，３の発明によれば、有線と無線の両方で冗長接続にも対応し、冗長接続をし
た主系のネットワークで障害発生時に、従系のネットワークに切り替えが可能となり、ネ
ットワークの断線時もデータロス無しで転送を継続可能となる。
According to the inventions of claims 2 and 3 , it is possible to support redundant connections for both wired and wireless connections, and when a failure occurs in the redundantly connected primary network, it is possible to switch to the secondary network, thereby preventing network disconnection. Transfer can be continued without data loss even when
（本発明の前提）
以下、本発明の前提となるＴＳＮエンドコントローラを備えたネットワークシステムについて図面を参照して説明する。図１は、時間依存ネットワーキング（ＴＳＮ）技術を使用したＴＳＮエンドコントローラ１を示す。ＴＳＮエンドコントローラ１は、ＴＳＮに対応したポート２と、アナログ信号とデジタル信号を相互変換するＰＨＹデバイス３と、ＴＳＮスイッチ４と、ＣＰＵコア５と、共有メモリ６と、を備える。ＴＳＮスイッチ４及びＣＰＵコア５は、ＦＰＧＡ７に搭載されている。ポート２は、ネットワーク、例えばイーサネット（登録商標）に接続される。ＰＨＹデバイス３は、ポート２に接続され、ＴＳＮスイッチ４はＰＨＹデバイス３に接続され、ＣＰＵコア５はＴＳＮスイッチ４に接続されている。共有メモリ６は、ネットワークを介して外部から共通してアクセス可能なメモリ領域を有している。
(Premise of the present invention)
Hereinafter, a network system including a TSN end controller, which is a premise of the present invention, will be described with reference to the drawings. FIG. 1 shows a TSN end controller 1 using Time Sensitive Networking (TSN) technology. The TSN end controller 1 includes a port 2 compatible with TSN, a PHY device 3 that mutually converts analog signals and digital signals, a TSN switch 4, a CPU core 5, and a shared memory 6. The TSN switch 4 and CPU core 5 are mounted on the FPGA 7. Port 2 is connected to a network, for example Ethernet. The PHY device 3 is connected to the port 2, the TSN switch 4 is connected to the PHY device 3, and the CPU core 5 is connected to the TSN switch 4. The shared memory 6 has a memory area that is commonly accessible from the outside via a network.
ＴＳＮスイッチ４は、システム間でデータをインサーネット・ネットワーク経由で送信するためのプロトコルを規定するＴＳＮに対応した機能スイッチである。ＴＳＮは、ネットワーク全体で時刻を同期化する時刻同期機能、リアルタイムデータ送信を可能とする（アクセス時間保証）機能、スケジューリング（時刻合わせ）機能、ゲート制御機能、割り込み機能等を備えている（ＩＥＥＥ８０２．１ＡＳ－Ｒｅｖ、ＩＥＥＥ８０２．１Ｑａｖ、ＩＥＥＥ８０２．１Ｑｂｖ、ＩＥＥＥ８０２．１Ｑｂｕ、ＩＥＥＥ８０２．３ｂｒ）。ＴＳＮスイッチ４をＴＳＮのプロトコルに従い制御し、かつ共有メモリ６にアクセスするためのプログラムをＦＰＧＡ７（ＣＰＵコア５）に格納している。 The TSN switch 4 is a functional switch compatible with TSN, which defines a protocol for transmitting data between systems via an Ethernet network. TSN has a time synchronization function that synchronizes time throughout the network, a function that enables real-time data transmission (access time guarantee), a scheduling (time adjustment) function, a gate control function, an interrupt function, etc. (IEEE802. 1AS-Rev, IEEE802.1Qav, IEEE802.1Qbv, IEEE802.1Qbu, IEEE802.3br). A program for controlling the TSN switch 4 according to the TSN protocol and accessing the shared memory 6 is stored in the FPGA 7 (CPU core 5).
このようなＴＳＮスイッチ４を、外部からアクセス可能な共有メモリ６を搭載したＴＳＮエンドコントローラ１に搭載することにより、外部端末であるＰＣやサーバー等のＩＯ機器の起動順番の制約を持たない共有メモリ６を実現でき、同期性が保証され、リアルタイム性が担保できる。すなわち、イーサネット（登録商標）接続された共有メモリ６へのアクセスやデータ更新の時間が保証され、外部端末のＰＣやサーバーは起動順番の制約がなくなる。 By installing such a TSN switch 4 in the TSN end controller 1 equipped with a shared memory 6 that can be accessed from the outside, it is possible to create a shared memory that does not have restrictions on the boot order of IO devices such as external terminals such as PCs and servers. 6 can be realized, synchronization is guaranteed, and real-time performance can be guaranteed. That is, the time for accessing and updating data to the shared memory 6 connected via Ethernet (registered trademark) is guaranteed, and there is no restriction on the order in which external terminals such as PCs and servers are started.
図２は、ＴＳＮエンドコントローラ１のＩＯ機器１１との接続を示す。ＩＯ機器１１は、パーソナルコンピュータＰＣ（Ａ）、ＰＣ（Ｂ）、サーバー（Ｃ）、サーバー（Ｄ）等で成り、ＴＳＮエンドコントローラ１のポート２にインサーネットのネットワーク１２により接続される。このようなネットワーク構成とすることで、共有メモリ６へのアクセスやデータ更新の時間が保証され、フィルタリング機能によりセキュリティを担保することができる。その結果、共有メモリ６は、ＩＯ機器１１の起動順番の制約のないメモリとなる。 FIG. 2 shows the connection of the TSN end controller 1 to the IO device 11. The IO device 11 is composed of personal computers PC (A), PC (B), server (C), server (D), etc., and is connected to port 2 of the TSN end controller 1 via an Ethernet network 12. With such a network configuration, the time for accessing the shared memory 6 and updating data can be guaranteed, and the filtering function can ensure security. As a result, the shared memory 6 becomes a memory with no restrictions on the boot order of the IO devices 11.
また、ＴＳＮスイッチ４に搭載した共有メモリ６は、ＴＳＮ技術で時刻同期、リアルタイムデータ伝送、経路冗長接続が可能となる。ＴＳＮスイッチ４に搭載した共有メモリ６は、ＯＳに依存せず、Ｌｉｎｕｘ（登録商標）、Ｗｉｎｄｏｗｓ、マイコンなどから簡単にアクセスできる。ＴＳＮスイッチ４へは、ＴＳＮ対応ＰＣも、ＴＳＮ非対応ＰＣも接続できる。ＰＣとＴＳＮスイッチ４間の高精度なリアルタイム制御は、ＴＳＮ対応ＰＣ（Ａｐｏｌｌｏ Ｌａｋｅなど）のみ使用可能である。ＰＣからＴＳＮスイッチ４の共有メモリ６しか接続できない設定を設けてもよく、一般通信を遮断することでセキュリティ強化が行える。 Furthermore, the shared memory 6 installed in the TSN switch 4 enables time synchronization, real-time data transmission, and route redundant connection using TSN technology. The shared memory 6 installed in the TSN switch 4 is independent of the OS and can be easily accessed from Linux (registered trademark), Windows, a microcomputer, etc. Both TSN compatible PCs and TSN non-compatible PCs can be connected to the TSN switch 4. High-precision real-time control between the PC and the TSN switch 4 can only be used with a TSN-compatible PC (such as Apollo Lake). A setting may be provided in which only the shared memory 6 of the TSN switch 4 can be connected from the PC, and security can be strengthened by blocking general communication.
図３は、ＴＳＮエンドコントローラ１の共有メモリ６のメモリ領域設定を示す。ここには、ＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ）を使用したアクセス権の設定例を示す。メモリの領域毎に、読み込みのみ（ＲＯ）、書き込みのみ（ＷＯ）、読み書き両方（Ｗ／Ｒ）、読み書き禁止（ＷＩ）の４パターンを設定可能とした。 FIG. 3 shows the memory area settings of the shared memory 6 of the TSN end controller 1. Here, an example of setting access rights using a VLAN (Virtual LAN) is shown. Four patterns can be set for each memory area: read only (RO), write only (WO), both read and write (W/R), and read and write prohibited (WI).
図４は、ＴＳＮエンドコントローラ１の共有メモリ６へのＩＯ機器１１からのデータ送信動作を示す。ＩＯ機器１１としてのＰＣ（Ａ）、ＰＣ（Ｂ）、ＰＣ（Ｃ）、ＰＣ（Ｄ）から送信されるパケット２１～２４、３１～３４について、ＴＳＮスイッチ４の時刻同期下の各機器からのアクセスタイミングと、スイッチのゲート設定時間制御とにより、他のデータ転送中でも、時間間隔を保証し、共有メモリ６へリアルタイムでのデータ送信を可能とする。 FIG. 4 shows the data transmission operation from the IO device 11 to the shared memory 6 of the TSN end controller 1. Regarding packets 21 to 24 and 31 to 34 transmitted from PC(A), PC(B), PC(C), and PC(D) as IO devices 11, packets from each device under time synchronization of TSN switch 4 are By access timing and gate setting time control of the switch, a time interval is guaranteed even during other data transfer, and data can be transmitted to the shared memory 6 in real time.
図５は、共有メモリ６へアクセスする際のＴＳＮスイッチ４のフィルタリングを説明する図である。フィルタリングは、（１）パケット４０のヘッダ部４１の情報を使用したフィルタリング機能と、（２）パケット４０のデータ部４２の先頭部分４３の情報を使用したフィルタリング機能とで行い、共有メモリ６へのアクセスを制限する（ＩＥＥＥ８０２．１Ｑｃｉ）。これにより、許可された接続先から許可されたアクセスのパケット４０のみ共有メモリ６へアクセスが可能となる。 FIG. 5 is a diagram illustrating filtering of the TSN switch 4 when accessing the shared memory 6. Filtering is performed by (1) a filtering function using information in the header part 41 of the packet 40 and (2) a filtering function using information in the beginning part 43 of the data part 42 of the packet 40. Restrict access (IEEE802.1Qci). As a result, only the packet 40 of the permitted access from the permitted connection destination can access the shared memory 6.
（１）のフィルタリングは、リアルタイム性を確保するため、パケット４０のヘッダ部４１の情報でフィルタリングし、接続先の確認とパケットの転送を可能とする。ここに、ＭＡＣアドレス、プライオリティ、カウント数、ＶＬＡＮなどを使用する。ＴＳＮスイッチ４のＶＬＡＮは、ＭＡＣアドレスの接続許可／禁止を認証し、ＭＡＣアドレスが認証されないと、ＶＬＡＮ（グループ）に接続できない。
（２）のフィルタリングは、（１）のフィルタリングで、搭載されている共有メモリ６へのアクセスであることを確認すれば、データ部４２の先頭部分４３に予め取り決めをしたフォーマットのデータが有るかを見てフィルタリングする。
In filtering (1), in order to ensure real-time performance, filtering is performed using the information in the header section 41 of the packet 40, thereby making it possible to confirm the connection destination and transfer the packet. Here, the MAC address, priority, count number, VLAN, etc. are used. The VLAN of the TSN switch 4 authenticates connection permission/prohibition of the MAC address, and unless the MAC address is authenticated, connection to the VLAN (group) is not possible.
The filtering in (2) is the filtering in (1), and if it is confirmed that the on-board shared memory 6 is being accessed, it is determined whether there is data in the prearranged format in the head part 43 of the data section 42. View and filter.
フィルタリングは、ＣＰＵコア５がＴＳＮスイッチ４を制御することで成される。すなわち、ＣＰＵコア５は、ＴＳＮスイッチ４をして、ＩＯ機器１１から送信されるパケット４０のヘッダ部４１の情報に基づいて共有メモリ６へのアクセスか否かをフィルタリングし、フィルタリングにより共有メモリ６へのアクセスであることが確認できたときパケット４０のデータ部４２の先頭部分４３の識別情報に基づいて共有メモリ６へのアクセスを許可する Filtering is performed by the CPU core 5 controlling the TSN switch 4. That is, the CPU core 5 uses the TSN switch 4 to filter whether or not the shared memory 6 is to be accessed based on the information in the header part 41 of the packet 40 transmitted from the IO device 11. When it is confirmed that the access is to the shared memory 6, access to the shared memory 6 is permitted based on the identification information in the head part 43 of the data section 42 of the packet 40.
図６は、ＴＳＮエンドコントローラ１とＩＯ機器１１とが経路冗長接続１５されているネットワークシステムにおいて障害が発生する前と後のネットワーク切り替えを示す。ＴＳＮエンドコントローラ１は、図１に示したものと同等であり、ポート２等の図示を省いている（以下、同様）。ここに、ＴＳＮエンドコントローラ１とＩＯ機器１１とは、冗長接続のための主系ネットワーク５１（実線で示す）及び従系ネットワーク５２（破線で示す）を介して接続されている。ＴＳＮエンドコントローラ１のＣＰＵコア５は、主系ネットワーク５１で異常が発生したときに従系ネットワーク５２に切り替えるようにＴＳＮスイッチ４を制御する。主系ネットワーク５１及び従系ネットワーク５２に、ＴＳＮスイッチコントローラ１３，１４を介在させている。ＴＳＮスイッチコントローラ１３，１４は、ＴＳＮスイッチ４よりも機能は少なくてよく（共有メモリとのＩＯの機能を有していない）、ＡＳＩＣ（マイコン）を内蔵し、ＦＰＧＡに搭載され、時刻同期、スケジューリング、冗長接続の機能を有していればよい。 FIG. 6 shows network switching before and after a failure occurs in a network system in which the TSN end controller 1 and the IO device 11 are connected through route redundancy 15. The TSN end controller 1 is equivalent to that shown in FIG. 1, and ports 2 and the like are not shown (the same applies hereinafter). Here, the TSN end controller 1 and the IO device 11 are connected via a main network 51 (shown by a solid line) and a slave network 52 (shown by a broken line) for redundant connection. The CPU core 5 of the TSN end controller 1 controls the TSN switch 4 to switch to the slave network 52 when an abnormality occurs in the main network 51. TSN switch controllers 13 and 14 are interposed in the main network 51 and the slave network 52. The TSN switch controllers 13 and 14 have fewer functions than the TSN switch 4 (does not have the function of IO with shared memory), have a built-in ASIC (microcomputer), are mounted on the FPGA, and perform time synchronization and scheduling. , as long as it has a redundant connection function.
障害発生時のネットワーク切り替えは、ＴＳＮスイッチ４及びＴＳＮスイッチコントローラ１３，１４が動作することにより成される。請求項では、これら両者を含めてＴＳＮスイッチと称している。図６の上図において、ＴＳＮスイッチコントローラ１３を経由していた主系ネットワーク５１で障害が発生した場合、ＴＳＮスイッチはネットワークを切り替えて、図６の下図のＴＳＮスイッチコントローラ１４を経由する、障害発生前は従系であったネットワークを主系ネットワーク５１とする。こうして、ＴＳＮ技術を利用することで、冗長接続をした主系のネットワークで異常が発生した場合に、パケットをロスすることなく従系のネットワークに切り替えが可能となる。このため、線路冗長接続１５に対応してネットワークの断線時、障害発生時もパケットロス無しでデータ転送継続が可能なシステムの構築が可能となる（ＩＥＥＥ８０２．１ＣＢ）。 Network switching when a failure occurs is accomplished by the operation of the TSN switch 4 and TSN switch controllers 13 and 14. In the claims, both of these are collectively referred to as a TSN switch. In the upper diagram of FIG. 6, if a failure occurs in the main network 51 that passes through the TSN switch controller 13, the TSN switch switches the network and routes the network to the TSN switch controller 14 in the lower diagram of FIG. The network that was previously the slave network is now the main network 51. In this way, by using the TSN technology, if an abnormality occurs in the redundantly connected primary network, it is possible to switch to the secondary network without packet loss. Therefore, it is possible to construct a system that is compatible with the line redundant connection 15 and can continue data transfer without packet loss even when the network is disconnected or a failure occurs (IEEE802.1CB).
ここで、主系及び従系のネットワーク切り替えの例を説明する。通常、送信元からパケット及びその複製パケットをそれぞれ主系及び従系を経て送信し、送信先で主系からのパケットが正常であればそのまま受信し、従系からの複製パケットは破棄する。送信先で主系からのパケットを受信できなかったときは、従系経由で受信したパケットを受信する。一方、送信先で主系からのパケットが異常であることを検出したときは、従系からの複製パケットを受信し、データ転送を継続する。 Here, an example of network switching between the main system and the slave system will be explained. Normally, a packet and its duplicate packet are transmitted from the source through the main system and the slave system, respectively, and if the packet from the main system is normal at the destination, it is received as is, and the duplicate packet from the slave system is discarded. If the destination cannot receive the packet from the primary system, the packet received via the secondary system is received. On the other hand, if the destination detects that the packet from the primary system is abnormal, it receives a duplicate packet from the secondary system and continues data transfer.
図７は、ＴＳＮエンドコントローラ１を使用したデジタル／アナログ信号取得（ＤＩ／ＡＤ入力機能）のための構成を示す。ここに、デジタル／アナログ信号を取得する装置・センサ１６がＴＳＮエンドコントローラ１に接続され（実際にはポートを介して接続される。以下同様）、ＴＳＮエンドコントローラ１は、ネットワーク１２を介してＩＯ機器１１に接続されている。ＴＳＮエンドコントローラ１は装置・センサ１６からデジタル／アナログ信号を設定した時間間隔で取得し共有メモリ６に書き込み、ＩＯ機器１１は、共有メモリ６にアクセスしてデジタル／アナログ信号入力値を取得できる。 FIG. 7 shows a configuration for digital/analog signal acquisition (DI/AD input function) using the TSN end controller 1. Here, a device/sensor 16 that acquires digital/analog signals is connected to the TSN end controller 1 (actually connected via a port. The same applies hereinafter), and the TSN end controller 1 receives IO via the network 12. It is connected to the device 11. The TSN end controller 1 acquires digital/analog signals from the device/sensor 16 at set time intervals and writes them into the shared memory 6, and the IO device 11 can access the shared memory 6 to acquire digital/analog signal input values.
上記により、共有メモリ６にイーサネット（登録商標）経由でリアルタイムにアクセスできる利点を活かし、ＴＳＮスイッチ４の共有メモリ６を利用したデジタル／アナログ信号の制御回路を実装し、時刻同期／リアルタイム／優先度設定／経路冗長接続が可能なイーサネット（登録商標）接続のＩＯを実現できる。また、デジタル／アナログ信号伝送遅延（ＤＥＬＡＹ）とジッタを設定可能である。また、経路を冗長接続することで、障害発生時でもデジタル／アナログ信号入力値を、設定した時間間隔で取得可能となる。 As described above, by taking advantage of the fact that the shared memory 6 can be accessed in real time via Ethernet (registered trademark), a digital/analog signal control circuit using the shared memory 6 of the TSN switch 4 is implemented, and time synchronization/real time/priority control circuits are implemented. It is possible to realize IO of Ethernet (registered trademark) connection that allows setting/route redundant connection. Furthermore, digital/analog signal transmission delay (DELAY) and jitter can be set. Furthermore, by connecting the routes redundantly, it is possible to obtain digital/analog signal input values at set time intervals even when a failure occurs.
図８は、ＴＳＮエンドコントローラ１とＩＯ機器１１とが経路冗長接続１５されているネットワークシステムにおいてデジタル／アナログ信号取得のための構成を示す。これは、図６に示した、ＩＯ機器１１と経路冗長接続１５されたＴＳＮエンドコントローラ１に、デジタル／アナログ信号を取得する装置・センサ１６を接続したものである。このように経路を冗長接続することで、障害発生時でも、ＩＯ機器１１は、ＴＳＮエンドコントローラ１を経由して装置・センサ１６のデジタル／アナログ信号入力値を、設定した時間間隔で取得可能となる。 FIG. 8 shows a configuration for acquiring digital/analog signals in a network system in which a TSN end controller 1 and an IO device 11 are connected through route redundancy 15. This is a device/sensor 16 for acquiring digital/analog signals connected to the TSN end controller 1 shown in FIG. By connecting the routes redundantly in this way, even in the event of a failure, the IO device 11 can obtain the digital/analog signal input values of the device/sensor 16 via the TSN end controller 1 at set time intervals. Become.
図９は、ＴＳＮエンドコントローラ１に接続された装置１７をデジタル／アナログ（ＤＯ／ＤＡ出力機能）制御するための構成を示す。この構成により、ＴＳＮエンドコントローラ１の共有メモリ６を使用したＩＯ制御デジタル／アナログ制御を用いて、ＩＯ機器１１から装置１７のデジタル／アナログ制御がリアルタイムで可能となる。 FIG. 9 shows a configuration for digital/analog (DO/DA output function) control of the device 17 connected to the TSN end controller 1. This configuration enables digital/analog control of the device 17 from the IO device 11 in real time using IO control digital/analog control using the shared memory 6 of the TSN end controller 1.
図１０は、ＴＳＮエンドコントローラ１とＩＯ機器１１とが経路冗長接続１５されているネットワークシステムでの装置１７をデジタル／アナログ制御するための構成を示す。この構成により、ＴＳＮエンドコントローラ１の共有メモリ６を使用したＩＯ制御デジタル／アナログ制御を用いて、ＩＯ機器１１から、装置１７のデジタル／アナログ制御がリアルタイムで可能となる。また、経路を冗長接続することで、障害発生時でも制御継続が可能となる。 FIG. 10 shows a configuration for digital/analog control of a device 17 in a network system in which a TSN end controller 1 and an IO device 11 are connected via route redundancy 15. This configuration enables digital/analog control of the device 17 from the IO device 11 in real time using IO control digital/analog control using the shared memory 6 of the TSN end controller 1. Furthermore, by connecting routes redundantly, control can be continued even in the event of a failure.
図１１は、ＴＳＮエンドコントローラ１を使用した、装置１７のデジタル／アナログ同期制御のための構成を示す。ＴＳＮエンドコントローラ１から同期制御用の同期信号（ＰＰＳ）を出力する。この構成により、デジタル制御、アナログ制御信号の出力とは別に、ＩＯ機器１１から、ＴＳＮエンドコントローラ１の共有メモリ６を使用した制御同期信号（ＰＰＳ）を出力可能で、装置１７の制御を同期させることができる。 FIG. 11 shows a configuration for digital/analog synchronous control of the device 17 using the TSN end controller 1. The TSN end controller 1 outputs a synchronization signal (PPS) for synchronous control. With this configuration, in addition to outputting digital control and analog control signals, it is possible to output a control synchronization signal (PPS) using the shared memory 6 of the TSN end controller 1 from the IO device 11, and synchronize the control of the device 17. be able to.
（本発明の実施形態）
以下、図１２乃至図２０を参照して、本発明の実施形態に係るＴＳＮ通信システムについて説明する。図１２は、ＴＳＮ通信システム１００の主なハードウェア構成を示す。ＴＳＮ通信システム１００は、上述したＴＳＮエンドコントローラ１を備え、このＴＳＮエンドコントローラ１にＷｉ－Ｆｉモジュール６１を内蔵し、又は外部接続している。ＴＳＮエンドコントローラ１は、時間依存ネットワーキング（ＴＳＮ）技術を使用したＴＳＮスイッチ４と、外部から共通してアクセス可能なメモリ領域を有した共有メモリ６と、ＴＳＮスイッチ４を制御するとともに共有メモリ６へのアクセスを制御するＣＰＵコア５と、を有する。ＣＰＵコア５とＴＳＮスイッチ４はＦＰＧＡ７に搭載されている。
(Embodiment of the present invention)
Hereinafter, a TSN communication system according to an embodiment of the present invention will be described with reference to FIGS. 12 to 20. FIG. 12 shows the main hardware configuration of the TSN communication system 100. The TSN communication system 100 includes the TSN end controller 1 described above, and a Wi-Fi module 61 is built into the TSN end controller 1 or is externally connected. The TSN end controller 1 controls a TSN switch 4 using time-dependent networking (TSN) technology, a shared memory 6 having a memory area that can be commonly accessed from the outside, and controls the TSN switch 4 and transmits data to the shared memory 6. and a CPU core 5 that controls access to. The CPU core 5 and TSN switch 4 are mounted on the FPGA 7.
図１２Ａは、Ｗｉ－Ｆｉ機能を内蔵した例を示す。Ｗｉ－Ｆｉモジュール６１は、ＴＳＮエンドコントローラ１のＣＰＵコア５に接続されている。Ｗｉ－Ｆｉモジュール６１のポート２はＷｉ－Ｆｉポート６２となり、このＷｉ－Ｆｉポート６２に外部のＩＯ機器（ＰＣやサーバー、図示なし）がＷｉ－Ｆｉ接続される。ＴＳＮエンドコントローラ１のポート２は、ＴＳＮ対応のインサーネットポート１２Ｐとなり、外部のＩＯ機器が接続される。 FIG. 12A shows an example with a built-in Wi-Fi function. The Wi-Fi module 61 is connected to the CPU core 5 of the TSN end controller 1. Port 2 of the Wi-Fi module 61 becomes a Wi-Fi port 62, and an external IO device (PC, server, not shown) is connected to this Wi-Fi port 62 via Wi-Fi. Port 2 of the TSN end controller 1 is a TSN compatible Ethernet port 12P, to which an external IO device is connected.
図１２Ｂは、Ｗｉ－Ｆｉ機能を外部接続した例を示す。ＴＳＮ通信システム１００は、ＴＳＮエンドコントローラ１とＷｉ－Ｆｉ外部接続装置６３を備える。Ｗｉ－Ｆｉ外部接続装置６３は、ＣＰＵコア６４、Ｗｉ－Ｆｉモジュール６１及びＬＡＮコントローラ６５を備え、ＬＡＮコントローラ６５のポート２はＴＳＮ対応のインサーネットポート１２Ｐとなり、このインサーネットポート１２Ｐを介してＴＳＮエンドコントローラ１に接続される。Ｗｉ－Ｆｉモジュール６１のポート２はＷｉ－Ｆｉポート６２となり、このＷｉ－Ｆｉポート６２に外部のＩＯ機器がＷｉ－Ｆｉ接続される。 FIG. 12B shows an example in which the Wi-Fi function is externally connected. The TSN communication system 100 includes a TSN end controller 1 and a Wi-Fi external connection device 63. The Wi-Fi external connection device 63 includes a CPU core 64, a Wi-Fi module 61, and a LAN controller 65. Port 2 of the LAN controller 65 is a TSN-compatible Ethernet port 12P, and TSN is connected via this Ethernet port 12P. Connected to end controller 1. Port 2 of the Wi-Fi module 61 becomes a Wi-Fi port 62, and an external IO device is connected to this Wi-Fi port 62 via Wi-Fi.
図１３は、図１２Ａに示したＴＳＮ通信システム１００の場合のＩＯ機器との接続例を示す。Ｗｉ－Ｆｉポート６２には、Ｗｉ－Ｆｉアプリケーション６６を通してＩＯ機器１１（ＰＣ Ｅ）が接続される。インサーネットポート１２Ｐには、インサーネットのネットワーク１２を介してＬＡＮコントローラを有しているＩＯ機器１１（ＰＣ Ａ， ＰＣ Ｂ， Ｓｅｒｖｅｒ Ｃ， Ｓｅｒｖｅｒ Ｄ）が接続される。ここに、ＴＳＮ通信システム１００として、ＴＳＮエンドコントローラ１とＩＯ機器１１とがＷｉ－Ｆｉ接続され、Ｗｉ－Ｆｉで接続した機器同士のリアルタイム性を確保する必要がある。そのために、１）無線機能（Ｗｉ－Ｆｉ）で接続したＴＳＮエンドコントローラ１やＰＣ等のＩＯ機器１１の時刻合わせに加えて、２）ＴＳＮスイッチ４を介して送信するデータ（パケット）を時刻によるゲート制御（タイムシェアリング）して無線機能（Ｗｉ－Ｆｉ）に流すパケットを時間で管理することが必要である。 FIG. 13 shows an example of connections with IO devices in the case of the TSN communication system 100 shown in FIG. 12A. The IO device 11 (PC E) is connected to the Wi-Fi port 62 through the Wi-Fi application 66. The IO devices 11 (PC A, PC B, Server C, Server D) each having a LAN controller are connected to the Ethernet port 12P via the Ethernet network 12. Here, in the TSN communication system 100, the TSN end controller 1 and the IO device 11 are connected via Wi-Fi, and it is necessary to ensure real-time performance between the devices connected via Wi-Fi. To this end, in addition to 1) synchronizing the time of the TSN end controller 1 and IO devices 11 such as PCs connected by wireless function (Wi-Fi), 2) adjusting the data (packets) to be transmitted via the TSN switch 4 according to the time. It is necessary to perform gate control (time sharing) and manage packets sent to the wireless function (Wi-Fi) based on time.
１）は、ＣＰＵコア５のＯＳのリアルタイムパッケージの機能（プログラム）を実行して、ネットワーク接続されたデバイス間で合わせた時刻をシステムに反映することで達成される。２）は、ＴＳＮスイッチ４に含まれる制御用レジスタを、ＴＳＮエンドコントローラ１から出力されるパケットデータが所定のタイミングでＴＳＮスイッチ４を通過するように設定することで達成される。接続先のＰＣに搭載されているＬＡＮのコントローラを設定しても構わない。システム全体の時刻を合わせることで、データ出力や通過を時刻でコントロールできるようになり、全体のリアルタイム性が確保され、Ｗｉ－Ｆｉに接続した経路に対しても、送信するパケットのリアルタイム性（設定した時間内にパケット送信できる）が確保できるようになる。 1) is achieved by executing the functions (programs) of the real-time package of the OS of the CPU core 5 and reflecting the time synchronized between network-connected devices on the system. 2) is achieved by setting the control register included in the TSN switch 4 so that the packet data output from the TSN end controller 1 passes through the TSN switch 4 at a predetermined timing. You may also set the LAN controller installed in the destination PC. By synchronizing the time of the entire system, data output and passage can be controlled by time, ensuring real-time performance of the entire system, and real-time performance (setting packets can be sent within the specified time).
このようにＷｉ－Ｆｉで接続したＴＳＮ通信システム１００においては、機器間でのＷｉ－Ｆｉ送信データは、ＴＳＮ技術により設定したタイミング・間隔でデータ送信されることになり、システム全体としてのリアルタイム性が保証される。詳細には、無線機能（Ｗｉ－Ｆｉ）で接続した状態でＴＳＮの時刻同期機能を使用して、無線（Ｗｉ－Ｆｉ）で接続した機器間（無線部分の伝搬遅延も考慮された）の時刻を合わせることが可能であり、リアルタイムデータ送信機能については、データ送信のデータ出力のタイミングは、ＴＳＮ技術で設定できるので、無線機能（Ｗｉ－Ｆｉ）を介しても（Ｗｉ－Ｆｉにその機能が無くても）、データを送信するタイミングにリアルタイム性（一定時間内に処理を完了させる）をもたせることが可能となる。 In the TSN communication system 100 connected by Wi-Fi in this way, Wi-Fi transmission data between devices is transmitted at timings and intervals set by TSN technology, which improves the real-time performance of the entire system. is guaranteed. In detail, when connected using the wireless function (Wi-Fi), the time synchronization function of TSN is used to determine the time between devices connected wirelessly (Wi-Fi) (propagation delay in the wireless part is also taken into account). As for the real-time data transmission function, the data output timing of data transmission can be set using TSN technology, so even if it is transmitted via wireless function (Wi-Fi) (Wi-Fi has that function) Even if the data is not transmitted), it is possible to provide real-time timing (processing is completed within a certain amount of time) when transmitting data.
また、有線ではケーブル配線の物理的な制約で接続できない箇所があっても、Ｗｉ－Ｆｉの無線技術を使用することで、システム全体の省配線化と軽量化が可能となり、また、複数の周波数を使用したデータ転送をすることで、転送速度と信頼性の向上も図れる。 In addition, even if there are places where wired connections cannot be made due to physical limitations of cable wiring, by using Wi-Fi wireless technology, it is possible to reduce wiring and weight of the entire system, and it is possible to connect multiple frequencies. By transferring data using , you can also improve transfer speed and reliability.
図１４（ａ）（ｂ）（ｃ）は、各種Ｗｉ－Ｆｉ接続（無線にはｗを付している）のＴＳＮ通信システム１００を示す。ＴＳＮエンドコントローラ１、Ｗｉ－Ｆｉモジュール６１は、図１２と同じ構成を有する（図示は簡略化）。図１４（ａ）は、Ｗｉ－Ｆｉ Ｄｉｒｅｃｔ機能（１対１接続）を利用したＴＳＮ通信システム１００を示す。この構成においてＴＳＮのフィルタリングにより、接続先をホワイトリストで設定したものだけに特定することができる。 14(a), (b), and (c) show a TSN communication system 100 with various Wi-Fi connections (wireless is marked with w). The TSN end controller 1 and the Wi-Fi module 61 have the same configuration as in FIG. 12 (illustration is simplified). FIG. 14(a) shows a TSN communication system 100 using the Wi-Fi Direct function (one-to-one connection). In this configuration, TSN filtering allows connection destinations to be specified only to those set in the whitelist.
図１４（ｂ）は、Ｗｉ－Ｆｉ機能とＰｕｂｌｉｓｈｅｒ機能を組み合わせた接続例を示す。図１４（ｃ）は、Ｗｉ－Ｆｉ機能とＳｕｂｓｃｒｉｂｅｒ機能を組み合わせた接続例を示す。このようにＷｉ－Ｆｉ機能とＰｕｂ（Ｐｕｂｌｉｓｈｅｒ）機能との組み合わせで、複数のＳｕｂ（Ｓｕｂｓｃｒｉｂｅｒ）に同時にデータ送信可能となり、Ｗｉ－Ｆｉ機能とＳｕｂ（Ｓｕｂｓｃｒｉｂｅｒ）機能との組み合わせで、複数のＰｕｂ（Ｐｕｂｌｉｓｈｅｒ）に同時にデータ送信可能となり、ｍ対１、１対ｎ接続の構成においても、１台又は複数台の共有メモリ６の情報更新や接続したＩＯ機器１１（ＰＣ Ｅ他）の制御のリアルタイム性が保証される。換言すると、無線機能（Ｗｉ－Ｆｉ）がサポートしている接続方法とＴＳＮのフィルタリング機能を組みわせることで、複数台の共有メモリの同時更新と、接続先が制限できるのでセキュリティが担保できる。 FIG. 14(b) shows a connection example that combines the Wi-Fi function and Publisher function. FIG. 14(c) shows a connection example that combines the Wi-Fi function and the Subscriber function. In this way, by combining the Wi-Fi function and the Pub (Publisher) function, it is possible to send data to multiple Subs (Subscribers) at the same time, and by combining the Wi-Fi function and the Sub (Subscriber) function, it is possible to send data to multiple Pubs (Subscribers) at the same time. Publisher), and even in m-to-1 and 1-to-n connection configurations, it is possible to update information in one or more shared memories 6 and control connected IO devices 11 (PC E, etc.) in real time. is guaranteed. In other words, by combining the connection method supported by the wireless function (Wi-Fi) with the filtering function of TSN, security can be ensured by simultaneously updating the shared memory of multiple devices and restricting the connection destinations.
図１５Ａは、ＴＳＮ通信システム１００のＷｉ－Ｆｉ冗長接続例における障害発生の前後を示す。ＴＳＮ技術を利用することで、線路冗長接続１５をした主系・無線のネットワークで異常が発生した場合に、パケットをロスすることなく従系・無線のネットワークに切り替えが可能となる。有線・無線とも、実線が使用状態、破線が不使用状態の線を示している。 FIG. 15A shows before and after a failure occurs in a Wi-Fi redundant connection example of the TSN communication system 100. By using the TSN technology, if an abnormality occurs in the main/wireless network with redundant line connections 15, it is possible to switch to the secondary/wireless network without packet loss. For both wired and wireless, the solid line indicates the used state, and the broken line indicates the unused state.
図１５Ｂは、ＴＳＮ通信システム１００の有線とＷｉ－Ｆｉの冗長接続例における障害発生の前後を示す。Ｗｉ－Ｆｉと有線でバックアップ経路を用意することで、有線、又は、Ｗｉ－Ｆｉのネットワークで異常が発生した場合に、パケットをロスすることなく従系のネットワークに切り替えが可能となる。 FIG. 15B shows before and after a failure occurs in an example of redundant wired and Wi-Fi connections in the TSN communication system 100. By preparing backup routes for Wi-Fi and wired networks, if an abnormality occurs in the wired or Wi-Fi network, it is possible to switch to the subordinate network without losing packets.
図１６は、装置・センサ１６からデジタル／アナログ信号を取得する接続例を示す。共有メモリを使用したＩＯ制御によるデジタル／アナログ入力を行う場合に、Ｗｉ－ＦｉとＴＳＮ技術を組み合わせることで、ＩＯ機器１１は、有線接続が困難な場所に配置した装置・センサ１６などのデジタル／アナログ信号の入力値を、設定した時間間隔で取得可能となる。 FIG. 16 shows a connection example for acquiring digital/analog signals from the device/sensor 16. When performing digital/analog input via IO control using shared memory, by combining Wi-Fi and TSN technology, the IO device 11 can perform digital/analog input such as devices/sensors 16 located in locations where wired connection is difficult. The input value of the analog signal can be acquired at set time intervals.
図１７は、装置・センサ１６からのデジタル／アナログ信号を取得する経路冗長接続例を示す。共有メモリを使用したＩＯ制御によるデジタル／アナログ入力を行う場合に、Ｗｉ－ＦｉとＴＳＮ技術を組み合わせることで、ＩＯ機器１１は、有線接続が困難な場所に配置した装置・センサ１６などのデジタル／アナログ信号入力値を、設定した時間間隔で取得可能となる。経路を冗長接続することで、障害発生時でもデジタル／アナログ信号入力値を、設定した時間間隔で取得可能となる。 FIG. 17 shows an example of route redundant connections for acquiring digital/analog signals from the device/sensor 16. When performing digital/analog input via IO control using shared memory, by combining Wi-Fi and TSN technology, the IO device 11 can perform digital/analog input such as devices/sensors 16 located in locations where wired connection is difficult. Analog signal input values can be acquired at set time intervals. By connecting routes redundantly, digital/analog signal input values can be obtained at set time intervals even when a failure occurs.
図１８は、装置１７をデジタル／アナログ制御する接続例を示す。共有メモリを使用したＩＯ制御によりデジタル／アナログ制御を行う場合に、Ｗｉ－ＦｉとＴＳＮ技術を組み合わせることで、ＩＯ機器１１は、有線接続が困難な場所に配置した装置１７などをデジタル／アナログ制御する。制御がリアルタイムで可能となる。 FIG. 18 shows a connection example for digital/analog control of the device 17. When digital/analog control is performed by IO control using shared memory, by combining Wi-Fi and TSN technology, IO device 11 can perform digital/analog control of devices 17 etc. located in locations where wired connection is difficult. do. Control is possible in real time.
図１９は、装置１７をデジタル／アナログ制御する経路冗長接続例を示す。共有メモリを使用したＩＯ制御によりデジタル／アナログ制御を行う場合に、Ｗｉ－ＦｉとＴＳＮ技術を組み合わせることで、ＩＯ機器１１は、有線接続が困難な場所に配置した装置１７などをデジタル／アナログ制御する。制御がリアルタイムで可能となる。経路を冗長接続することで、障害発生時でも制御継続が可能となる。 FIG. 19 shows an example of path redundant connection for digital/analog control of the device 17. When digital/analog control is performed by IO control using shared memory, by combining Wi-Fi and TSN technology, IO device 11 can perform digital/analog control of devices 17 etc. located in locations where wired connection is difficult. do. Control is possible in real time. By connecting routes redundantly, control can be continued even in the event of a failure.
図２０は、装置１７に同期信号を出力する接続例を示す。共有メモリを使用したＩＯ制御において、Ｗｉ－ＦｉとＴＳＮ技術を組み合わせることで、ＩＯ機器１１は、有線接続が困難な場所に配置した装置１７などをデジタル制御し、アナログ制御信号の出力とは別に、同期制御用の同期信号（ＰＰＳ）を出力し、各装置の制御を同期させることができる。 FIG. 20 shows an example of a connection for outputting a synchronization signal to the device 17. In IO control using shared memory, by combining Wi-Fi and TSN technology, the IO device 11 can digitally control devices 17 etc. placed in locations where wired connections are difficult, and can perform independent control in addition to outputting analog control signals. , it is possible to output a synchronization signal (PPS) for synchronization control and synchronize the control of each device.
本発明は、上記実施形態の構成に限られず、種々の変形が可能である。ＴＳＮの時刻同期とリアルタイムデータ送信機能を、Ｗｉ－Ｆｉ機能に合わせて設定されれば、Ｗｉ－ＦｉがＴＳＮ技術にサポートされ、Ｗｉ－Ｆｉ無線により複数周波数のチャネルを使用した冗長接続も可能となり、転送速度と信頼性が向上する。 The present invention is not limited to the configuration of the above embodiment, and various modifications are possible. If TSN's time synchronization and real-time data transmission functions are configured to match Wi-Fi functions, Wi-Fi will be supported by TSN technology, and Wi-Fi radio will enable redundant connections using multiple frequency channels. , improving transfer speed and reliability.
１ ＴＳＮエンドコントローラ
２ ポート
３ ＰＨＹデバイス
４ ＴＳＮスイッチ
５ ＣＰＵコア
６ 共有メモリ
７ ＦＰＧＡ
１１ ＩＯ機器
１２ ネットワーク
１２Ｐ インサーネットポート
１３ ＴＳＮスイッチコントローラ
１４ ＴＳＮスイッチコントローラ
１５ 経路冗長接続
１６ 装置・センサ
１７ 装置
２１～２４、３１～３４ パケット
４０ パケット
４１ ヘッダ部
４２ データ部
４３ 先頭部分
５１ 主系ネットワーク
５２ 従系ネットワーク
６１ Ｗｉ－Ｆｉモジュール
６２ Ｗｉ－Ｆｉポート
６３ Ｗｉ－Ｆｉ外部接続装置
６４ ＣＰＵコア
６５ ＬＡＮコントローラ
６６ Ｗｉ－Ｆｉアプリケーション
１００ ＴＳＮ通信システム
1 TSN end controller 2 Port 3 PHY device 4 TSN switch 5 CPU core 6 Shared memory 7 FPGA
11 IO device 12 Network 12P Ethernet port 13 TSN switch controller 14 TSN switch controller 15 Route redundant connection 16 Device/sensor 17 Device 21 to 24, 31 to 34 Packet 40 Packet 41 Header part 42 Data part 43 Head part 51 Main network 52 Slave network 61 Wi-Fi module 62 Wi-Fi port 63 Wi-Fi external connection device 64 CPU core 65 LAN controller 66 Wi-Fi application 100 TSN communication system
Claims (3)
前記ＴＳＮエンドコントローラに内蔵し、又は外部接続したＷｉ－Ｆｉモジュールと、
前記ＴＳＮエンドコントローラに前記Ｗｉ－Ｆｉモジュールを介してＷｉ－Ｆｉ接続したＩＯ機器と、を備え、
前記ＣＰＵコアのＯＳのリアルタイムパッケージ機能を用いて前記ＴＳＮ機能の時刻合わせを有効に設定し、
前記ＴＳＮスイッチに含まれる制御用レジスタを、前記ＴＳＮエンドコントローラから出力されるパケットデータが所定のタイミングで前記ＴＳＮスイッチを通過するように設定し、
前記ＣＰＵコアは、ＩＯ機器から送信されるパケットのヘッダ部の情報に基づいて共有メモリへのアクセスか否かをフィルタリングし、前記フィルタリングにより前記共有メモリへのアクセスであることが確認できたとき前記パケットのデータ部の先頭部分の識別情報に基づいて前記共有メモリへのアクセスを許可するようにＴＳＮスイッチを制御し、
前記１つ又は複数のＴＳＮエンドコントローラが前記Ｗｉ－Ｆｉモジュールを介して複数又は１つの前記ＩＯ機器とＷｉ－Ｆｉ接続され、
ＴＳＮ機能のフィルタリングとＷｉ－Ｆｉのパブリック機能又はサブスクライバ機能とを組み合わせ使用することを特徴としたＴＳＮ通信システム。 a TSN switch using a time-dependent networking (TSN) function; a shared memory having a commonly accessible memory area from the outside; and a CPU core that controls the TSN switch and controls access to the shared memory. In a TSN communication system comprising a TSN end controller having ,
a Wi-Fi module built into the TSN end controller or externally connected;
an IO device connected to the TSN end controller via Wi-Fi via the Wi-Fi module,
using the real-time package function of the OS of the CPU core to enable time adjustment of the TSN function;
setting a control register included in the TSN switch so that packet data output from the TSN end controller passes through the TSN switch at a predetermined timing;
The CPU core filters whether or not the access is to the shared memory based on the information in the header part of the packet transmitted from the IO device, and when it is confirmed by the filtering that the access is to the shared memory, the CPU core performs the filtering process. controlling a TSN switch to permit access to the shared memory based on identification information at the beginning of a data portion of a packet;
The one or more TSN end controllers are Wi-Fi connected to the plurality or one IO device via the Wi-Fi module,
A TSN communication system characterized by using a combination of TSN function filtering and Wi-Fi public function or subscriber function.
前記複数のＴＳＮスイッチコントローラが、主系及び従系のＷｉ－Ｆｉ無線により複数のＩＯ機器とネットワーク接続され、
ＣＰＵコアは、主系のネットワークで異常が発生したときに従系のネットワークに切り替えるようにＴＳＮスイッチを制御することを特徴とした請求項１に記載のＴＳＮ通信システム。 One TSN end controller is network-connected to multiple TSN switch controllers by main and slave wires,
The plurality of TSN switch controllers are network-connected to the plurality of IO devices via main and slave Wi-Fi wireless,
2. The TSN communication system according to claim 1, wherein the CPU core controls the TSN switch to switch to the slave network when an abnormality occurs in the master network.
前記複数のＴＳＮスイッチコントローラが、主系及び従系の有線により複数のＩＯ機器とネットワーク接続され、
ＣＰＵコアは、主系のネットワークで異常が発生したときに従系のネットワークに切り替えるようにＴＳＮスイッチを制御することを特徴とした請求項１に記載のＴＳＮ通信システム。 One TSN end controller is network-connected to multiple TSN switch controllers via main and slave wires and Wi-Fi wireless,
The plurality of TSN switch controllers are network-connected to the plurality of IO devices by main and slave wires,
2. The TSN communication system according to claim 1, wherein the CPU core controls the TSN switch to switch to the slave network when an abnormality occurs in the master network.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022090804A JP7420406B2 (en) | 2022-06-03 | 2022-06-03 | TSN communication system |
| PCT/JP2023/003555 WO2023233708A1 (en) | 2022-06-03 | 2023-02-03 | Tsn communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022090804A JP7420406B2 (en) | 2022-06-03 | 2022-06-03 | TSN communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023177861A JP2023177861A (en) | 2023-12-14 |
| JP7420406B2 true JP7420406B2 (en) | 2024-01-23 |
Family
ID=89025997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022090804A Active JP7420406B2 (en) | 2022-06-03 | 2022-06-03 | TSN communication system |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7420406B2 (en) |
| WO (1) | WO2023233708A1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180060142A1 (en) | 2016-08-23 | 2018-03-01 | General Electric Company | Mixed criticality control system |
| JP2020048045A (en) | 2018-09-18 | 2020-03-26 | 株式会社東芝 | Switching device, switching method, and program |
| JP2021175012A (en) | 2020-04-20 | 2021-11-01 | 株式会社インタフェース | Tsn-capable end controller and network system provided with the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3799374A1 (en) * | 2019-09-26 | 2021-03-31 | Mitsubishi Electric R&D Centre Europe B.V. | Method for transmitting data packets and apparatus for implementing the same |
-
2022
- 2022-06-03 JP JP2022090804A patent/JP7420406B2/en active Active
-
2023
- 2023-02-03 WO PCT/JP2023/003555 patent/WO2023233708A1/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180060142A1 (en) | 2016-08-23 | 2018-03-01 | General Electric Company | Mixed criticality control system |
| JP2020048045A (en) | 2018-09-18 | 2020-03-26 | 株式会社東芝 | Switching device, switching method, and program |
| JP2021175012A (en) | 2020-04-20 | 2021-11-01 | 株式会社インタフェース | Tsn-capable end controller and network system provided with the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023177861A (en) | 2023-12-14 |
| WO2023233708A1 (en) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8130773B2 (en) | Hybrid topology ethernet architecture | |
| US8687520B2 (en) | Cluster coupler unit and method for synchronizing a plurality of clusters in a time-triggered network | |
| US9137042B2 (en) | Cluster coupler in a time triggered network | |
| CN107113198B (en) | Ethernet interface module | |
| US8064347B2 (en) | System and method for redundant switched communications | |
| US20180183729A1 (en) | Ethernet interface module | |
| JP2012518929A (en) | Apparatus and method for transmitting data and energy via devices in a network | |
| US9391924B2 (en) | Ethernet interface module | |
| US11700145B2 (en) | Automation network, network distributor and method for transmitting data | |
| WO2021215085A1 (en) | Tsn-capable end controller and network system provided with same | |
| JP7420406B2 (en) | TSN communication system | |
| WO2008029317A2 (en) | Cluster coupler in a time triggered network | |
| CN111130964B (en) | Control cluster and method for operating a control cluster | |
| JP2006109258A (en) | Communication method and communication apparatus | |
| WO2021117270A1 (en) | Relay device and communication system | |
| KR101544592B1 (en) | Dynamic Queue Allocation Scheme Method and Apparatus for High Availability Distributed Embedded Network Transmission | |
| RU2659751C2 (en) | Input output device transferring and/or receiving data to/from control device | |
| CN115550095B (en) | LIN communication circuit and method for communication between LIN buses | |
| US11765124B2 (en) | Receiving logic hardware for network subscribers, network subscriber, and automation network | |
| US11366726B2 (en) | Communication node for critical systems | |
| WO2011118702A1 (en) | Audio network system and display method | |
| JP2010079789A (en) | Quad computer system and dual ring network | |
| JP2010130421A (en) | Electronic apparatus and communication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7420406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |