JP7413655B2 - Light emitting device and information processing device - Google Patents

Light emitting device and information processing device Download PDF

Info

Publication number
JP7413655B2
JP7413655B2 JP2019070390A JP2019070390A JP7413655B2 JP 7413655 B2 JP7413655 B2 JP 7413655B2 JP 2019070390 A JP2019070390 A JP 2019070390A JP 2019070390 A JP2019070390 A JP 2019070390A JP 7413655 B2 JP7413655 B2 JP 7413655B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting element
chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019070390A
Other languages
Japanese (ja)
Other versions
JP2020170761A (en
Inventor
健史 皆見
健一 大野
智志 稲田
道昭 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2019070390A priority Critical patent/JP7413655B2/en
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to PCT/JP2019/026712 priority patent/WO2020202592A1/en
Priority to EP19922913.9A priority patent/EP3951424A4/en
Priority to CN201980092188.8A priority patent/CN113454482A/en
Priority to PCT/JP2019/026711 priority patent/WO2020194774A1/en
Priority to CN201980094290.1A priority patent/CN113614562A/en
Priority to EP19920992.5A priority patent/EP3951423A4/en
Priority to TW109100947A priority patent/TW202035911A/en
Publication of JP2020170761A publication Critical patent/JP2020170761A/en
Priority to US17/354,098 priority patent/US20210313776A1/en
Priority to US17/477,833 priority patent/US20220003874A1/en
Application granted granted Critical
Publication of JP7413655B2 publication Critical patent/JP7413655B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Description

本発明は、発光装置、光学装置及び情報処理装置に関する。 The present invention relates to a light emitting device, an optical device, and an information processing device.

特許文献1には、光源と、所定の平面上において互いに隣接して配置される複数のレンズを有すると共に、光源が出射する光を拡散する拡散板と、拡散板によって拡散された光が被写体で反射した反射光を受光する撮像素子と、を備え、複数のレンズは、拡散された光における干渉縞の周期が三画素以下となるように配置された撮像装置が記載されている。 Patent Document 1 discloses a light source that includes a light source, a plurality of lenses arranged adjacent to each other on a predetermined plane, a diffuser plate that diffuses light emitted from the light source, and a light diffuser that diffuses light that is diffused by the diffuser plate when the subject is photographed. An imaging device is described in which the imaging device includes an imaging element that receives reflected light, and a plurality of lenses are arranged such that the period of interference fringes in the diffused light is three pixels or less.

特開2018-54769号公報Japanese Patent Application Publication No. 2018-54769

ところで、発光素子チップから出射された光を光拡散部材を介して被測定物に拡散照射することで被測定物の三次元形状を測定する構成が知られている。この場合、省エネ等の観点から、被測定物が予め定めた距離内にあるか否かを検知する近接検知用の発光素子チップと、近接検知用の発光素子チップよりも高い光出力の光を光拡散部材を介して被測定物に拡散照射する三次元測定用の発光素子チップとを備える構成が考えられる。
ここで、近接検知用の発光素子チップと三次元測定用の発光素子チップとを共通の光拡散部材で覆うと、光拡散部材によって近接検知用の光が三次元測定用の光と同様に拡散され、被測定物の照射面で光密度が低下し、近接検知が困難になる場合があった。
Incidentally, a configuration is known in which the three-dimensional shape of an object to be measured is measured by diffusing and irradiating light emitted from a light emitting element chip onto the object through a light diffusing member. In this case, from the viewpoint of energy saving, etc., a light emitting element chip for proximity detection that detects whether or not the object to be measured is within a predetermined distance, and a light emitting element chip for proximity detection that has a higher light output than the light emitting element chip for proximity detection are used. A configuration including a light emitting element chip for three-dimensional measurement that diffusely illuminates the object to be measured via a light diffusing member is conceivable.
Here, if the light emitting element chip for proximity detection and the light emitting element chip for 3D measurement are covered with a common light diffusion member, the light for proximity detection will be diffused by the light diffusion member in the same way as the light for 3D measurement. In some cases, the light density decreases on the irradiated surface of the object to be measured, making proximity detection difficult.

本発明は、第1の発光素子チップと、第1の発光素子チップよりも光出力が大きく、第1の発光素子チップと独立して駆動するよう構成された第2の発光素子チップとを備え、第1の発光素子チップ及び第2の発光素子チップの出射経路上に光拡散部材が設けられた構成において、第1の発光素子チップから出射された光が、光拡散部材によって第2の発光素子チップから出射された光と同じ拡散角で拡散する場合と比較し、第1の発光素子チップから出射された光の、照射面での光密度の低下が抑制される発光装置などを提供する。 The present invention includes a first light emitting element chip and a second light emitting element chip, which has a larger optical output than the first light emitting element chip and is configured to be driven independently of the first light emitting element chip. In a configuration in which a light diffusing member is provided on the emission path of the first light emitting element chip and the second light emitting element chip, the light emitted from the first light emitting element chip is transmitted to the second light emitting element by the light diffusing member. To provide a light-emitting device, etc., in which a decrease in light density of light emitted from a first light-emitting element chip on an irradiation surface is suppressed compared to a case where light emitted from a first light-emitting element chip is diffused at the same diffusion angle. .

請求項に記載の発明は、第1の発光素子チップと、前記第1の発光素子チップよりも光出力が大きく、当該第1の発光素子チップと独立して駆動するよう構成され、当該第1の発光素子チップと横並びで配置された第2の発光素子チップと、前記第1の発光素子チップの出射経路上に設けられた第1の領域と、前記第2の発光素子チップの出射経路上に設けられた第2の領域とを有し、当該第1の領域の拡散角よりも当該第2の領域の拡散角の方が大きい光拡散部材と、前記第1の発光素子チップから出射され被測定物で反射された第1の反射光、及び前記第2の発光素子チップから出射され当該被測定物で反射された第2の反射光を受光する第2の受光部と、前記第1の反射光が、前記被測定物が予め定めた距離内に存在することを示す光である場合、前記第2の発光素子チップから光を出射するように当該第2の発光素子チップを制御する制御部と、を有する発光装置である。
請求項に記載の発明は、前記第1の領域は前記第1の発光素子チップから出射された光の拡がり角を増加させないように構成されている請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の領域に対応する前記光拡散部材の面は平面である請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の領域には、前記第1の発光素子チップから出射された光の拡がり角を狭める光学素子が設けられている請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の領域は、前記光拡散部材に設けられた貫通孔である請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の領域は、前記第2の領域で囲われている請求項1乃至のいずれか1項に記載の発光装置である。
請求項に記載の発明は、前記第1の発光素子チップは、第1の発光素子を含み、前記第2の発光素子チップは、第2の発光素子を含み、前記第2の発光素子から出射されて前記第2の領域に向かう光の拡がり角よりも前記第1の発光素子から出射されて前記第1の領域に向かう光の拡がり角の方が狭い請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の発光素子は、シングルモードの光を出射するレーザ素子である請求項に記載の発光装置である。
請求項に記載の発明は、前記第1の発光素子は、発振波長をλとした場合に、5λ~20λの共振器長を有する長共振器構造の垂直共振器面発光レーザ素子である請求項に記載の発光装置である。
請求項10に記載の発明は、前記第2の発光素子は、マルチモードの光を出射するレーザ素子である請求項に記載の発光装置である。
請求項11に記載の発明は、前記第2の発光素子チップの出射面から前記光拡散部材までの距離よりも、前記第1の発光素子チップの出射面から当該光拡散部材までの距離の方が近い請求項に記載の発光装置である。
請求項12に記載の発明は、前記第1の領域は前記第2の発光素子チップを構成する前記第2の発光素子の半値全幅の領域と重複しない位置に設けられている請求項に記載の発光装置である。
請求項13に記載の発明は、前記第1の発光素子チップは1つ以上の前記第1の発光素子を含み、前記第2の発光素子チップは複数の前記第2の発光素子を含み、前記第2の発光素子同士の配置間隔よりも、前記第1の発光素子と当該第2の発光素子との配置間隔の方が広い請求項に記載の発光装置である。
請求項14に記載の発明は、前記第1の発光素子及び前記第2の発光素子は、各々垂直共振器面発光レーザ素子であり、前記第1の発光素子である垂直共振器面発光レーザ素子1個から出射される光出力が、前記第2の発光素子である垂直共振器面発光レーザ素子1個から出射される光出力よりも小さくなるように駆動される請求項13に記載の発光装置である。
請求項15に記載の発明は、前記第1の発光素子及び前記第2の発光素子は、各々垂直共振器面発光レーザ素子であり、前記第1の発光素子である垂直共振器面発光レーザ素子の電力変換効率が前記第2の発光素子である垂直共振器面発光レーザ素子の電力変換効率より低くなる光出力で駆動される請求項13に記載の発光装置である。
請求項16に記載の発明は、前記第1の発光素子である垂直共振器面発光レーザ素子1個の光出力が1mW~4mWの範囲となるように駆動される請求項14又は15に記載の発光装置である。
請求項17に記載の発明は、前記第2の発光素子である垂直共振器面発光レーザ素子1個の光出力が4mW~8mWの範囲となるように駆動される請求項14乃至16のいずれか1項に記載の発光装置である。
請求項18に記載の発明は、前記第1の発光素子である垂直共振器面発光レーザ素子の数が1個~50個である請求項14乃至17のいずれか1項に記載の発光装置である。
請求項19に記載の発明は、前記第2の発光素子である垂直共振器面発光レーザ素子の数が100個~1000個である請求項14乃至18のいずれか1項に記載の発光装置である。
請求項20に記載の発明は、前記第1の発光素子チップ及び前記第2の発光素子チップを囲う側壁を備え、前記第1の発光素子チップ及び前記第2の発光素子チップは、前記側壁で支えられた前記光拡散部材で覆われている請求項に記載の発光装置である。
請求項21に記載の発明は、前記第2の発光素子チップから出射され前記光拡散部材の前記第2の領域で反射した反射光を受光する第1の受光部を有し、前記第2の発光素子チップは、第1の側面と、当該第1の側面と対向する第2の側面と、互いに対向して設けられ、当該第1の側面及び当該第2の側面を接続する第3の側面と、第4の側面とを有し、前記第1の受光部は、前記第1の側面側に配置され、前記第1の発光素子チップは前記第2の側面側に配置されている請求項に記載の発光装置である。
請求項22に記載の発明は、前記第2の発光素子チップに接続され、当該第2の発光素子チップに電力を供給する複数の配線を有し、複数の前記配線は、前記第3の側面側及び前記第4の側面側に設けられている請求項21に記載の発光装置である。
請求項23に記載の発明は、前記第2の受光部は、前記第1の発光素子チップから光が出射されてから当該第2の受光部で受光されるまでの時間に相当する信号、及び前記第2の発光素子チップから光が出射されてから当該第2の受光部で受光されるまでの時間に相当する信号を出力する請求項に記載の発光装置である。
請求項24に記載の発明は、請求項1乃至23のいずれか1項に記載の発光装置と、前記発光装置が備える複数の第2の発光素子チップから出射され被測定物で反射され、当該発光装置が備える第2の受光部が受光した第2の反射光に基づき、当該被測定物の三次元形状を特定する形状特定部と、を備える情報処理装置である。
請求項25に記載の発明は、前記形状特定部での特定結果に基づき、自装置の使用に関する認証処理を行う認証処理部と、を備える請求項24に記載の情報処理装置である。
The invention according to claim 1 includes a first light emitting element chip, which has a larger optical output than the first light emitting element chip and is configured to be driven independently of the first light emitting element chip, a second light emitting element chip arranged side by side with the first light emitting element chip; a first region provided on the emission path of the first light emitting element chip; and an emission path of the second light emitting element chip. a second region provided above, the second region having a larger diffusion angle than the first region; and a light emitting member that emits light from the first light emitting element chip. a second light receiving section that receives the first reflected light reflected by the object to be measured and the second reflected light emitted from the second light emitting element chip and reflected by the object to be measured; If the reflected light of No. 1 indicates that the object to be measured is present within a predetermined distance, the second light emitting element chip is controlled to emit light from the second light emitting element chip. This is a light emitting device having a control unit.
The invention according to claim 2 is the light emitting device according to claim 1, wherein the first region is configured so as not to increase the spread angle of light emitted from the first light emitting element chip.
The invention according to claim 3 is the light emitting device according to claim 2 , wherein the surface of the light diffusing member corresponding to the first region is a flat surface.
The invention according to claim 4 is the light emitting device according to claim 2, wherein the first region is provided with an optical element that narrows a spread angle of light emitted from the first light emitting element chip. be.
The invention according to claim 5 is the light emitting device according to claim 2 , wherein the first region is a through hole provided in the light diffusing member.
The invention according to claim 6 is the light emitting device according to any one of claims 1 to 5 , wherein the first region is surrounded by the second region.
In the invention according to claim 7 , the first light emitting element chip includes a first light emitting element, the second light emitting element chip includes a second light emitting element, and the first light emitting element chip includes a second light emitting element, and 2. The light emitting device according to claim 1, wherein a spread angle of light emitted from the first light emitting element and directed toward the first region is narrower than a spread angle of light emitted from the first light emitting element and directed toward the second region. be.
The invention according to claim 8 is the light emitting device according to claim 7 , wherein the first light emitting element is a laser element that emits single mode light.
The invention according to claim 9 is characterized in that the first light emitting element is a vertical cavity surface emitting laser element having a long cavity structure and having a cavity length of 5λ to 20λ, where λ is the oscillation wavelength. The light emitting device according to item 8 .
The invention according to claim 10 is the light emitting device according to claim 7 , wherein the second light emitting element is a laser element that emits multimode light.
In the invention according to claim 11 , the distance from the light emitting surface of the first light emitting element chip to the light diffusing member is longer than the distance from the light emitting surface of the second light emitting element chip to the light diffusing member. 2. The light emitting device according to claim 1 , wherein:
The invention according to claim 12 is the invention according to claim 7 , wherein the first region is provided at a position that does not overlap with a region of full width at half maximum of the second light emitting element constituting the second light emitting element chip. This is a light emitting device.
In the invention according to claim 13 , the first light emitting element chip includes one or more of the first light emitting elements, the second light emitting element chip includes a plurality of the second light emitting elements, and the first light emitting element chip includes a plurality of the second light emitting elements, and 8. The light emitting device according to claim 7 , wherein an arrangement interval between the first light emitting element and the second light emitting element is wider than an arrangement interval between the second light emitting elements.
In the invention according to claim 14 , the first light emitting element and the second light emitting element are each a vertical cavity surface emitting laser element, and the first light emitting element is a vertical cavity surface emitting laser element. 14. The light emitting device according to claim 13, wherein the light emitting device is driven such that the light output emitted from one vertical cavity surface emitting laser element is smaller than the light output emitted from one vertical cavity surface emitting laser element, which is the second light emitting element. It is.
In the invention according to claim 15 , the first light emitting element and the second light emitting element are each a vertical cavity surface emitting laser element, and the first light emitting element is a vertical cavity surface emitting laser element. 14. The light emitting device according to claim 13 , wherein the light emitting device is driven with an optical output such that the power conversion efficiency of the vertical cavity surface emitting laser device, which is the second light emitting device, is lower than the power conversion efficiency of the vertical cavity surface emitting laser device.
The invention according to claim 16 is the invention according to claim 14 or 15 , wherein the vertical cavity surface emitting laser device, which is the first light emitting device, is driven such that the optical output of one vertical cavity surface emitting laser device is in the range of 1 mW to 4 mW. It is a light emitting device.
The invention according to claim 17 is any one of claims 14 to 16 , wherein the second light emitting element is driven such that the optical output of one vertical cavity surface emitting laser element is in the range of 4 mW to 8 mW. The light emitting device according to item 1.
The invention according to claim 18 is the light emitting device according to any one of claims 14 to 17 , wherein the number of vertical cavity surface emitting laser elements as the first light emitting element is 1 to 50. be.
The invention according to claim 19 is the light emitting device according to any one of claims 14 to 18 , wherein the number of vertical cavity surface emitting laser elements that are the second light emitting elements is 100 to 1000. be.
The invention according to claim 20 includes a side wall surrounding the first light emitting element chip and the second light emitting element chip, and the first light emitting element chip and the second light emitting element chip are provided with a side wall surrounding the first light emitting element chip and the second light emitting element chip. The light emitting device according to claim 1 , wherein the light emitting device is covered with the supported light diffusing member.
The invention according to claim 21 has a first light receiving section that receives reflected light emitted from the second light emitting element chip and reflected at the second region of the light diffusing member, The light emitting element chip has a first side surface, a second side surface opposite to the first side surface, and a third side surface that is provided facing each other and connects the first side surface and the second side surface. and a fourth side surface, wherein the first light receiving section is disposed on the first side surface side, and the first light emitting element chip is disposed on the second side surface side. 1. The light emitting device according to 1 .
The invention according to claim 22 has a plurality of wirings connected to the second light emitting element chip and supplying power to the second light emitting element chip, and the plurality of wirings are connected to the third side surface. 22. The light emitting device according to claim 21 , wherein the light emitting device is provided on a side and on a side of the fourth side.
In the invention according to claim 23 , the second light receiving section transmits a signal corresponding to the time from when light is emitted from the first light emitting element chip to when the light is received by the second light receiving section; 2. The light emitting device according to claim 1 , wherein the light emitting device outputs a signal corresponding to the time from when the light is emitted from the second light emitting element chip until the light is received by the second light receiving section.
The invention according to claim 24 provides the light emitting device according to any one of claims 1 to 23 , and the light emitted from the plurality of second light emitting element chips included in the light emitting device and reflected by the object to be measured. The information processing apparatus includes a shape identifying section that identifies a three-dimensional shape of the object to be measured based on second reflected light received by a second light receiving section included in the light emitting device.
The invention according to claim 25 is the information processing apparatus according to claim 24 , further comprising an authentication processing section that performs authentication processing regarding use of the own device based on the identification result of the shape identification section.

請求項に記載の発明によれば、被測定物が予め定めた距離内に存在しない場合に、第2の発光素子チップから光が出射されない。
請求項に記載の発明によれば、第1の発光素子チップから出射された光の拡がり角が増加する場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項に記載の発明によれば、光を拡散させる形状を有する場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項に記載の発明によれば、拡がり角を狭めない場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項に記載の発明によれば、第1の領域が光を拡散させる形状を有する場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項に記載の発明によれば、第1の領域が第2の領域で囲われていない場合と比較し、第2の発光素子チップから出射された光が第2の領域で拡散されずに第1の領域から外部に出射されることが抑制される。
請求項に記載の発明によれば、第1の領域に向かう光の拡がり角の方が広い場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項に記載の発明によれば、マルチモードの光を出射するレーザ素子で構成されている場合と比較し、照射面での光密度の低下を抑制しやすい。
請求項に記載の発明によれば、共振器長がλと一致する通常のシングルモード垂直共振器面発光レーザ素子で構成する場合と比較し、拡がり角が狭くなる。
請求項10に記載の発明によれば、シングルモードの光を出射するレーザ素子で構成する場合と比較し、高い光出力を得やすい。
請求項11に記載の発明によれば、第1の発光素子チップの出射面から光拡散部材までの距離が遠い場合と比較し、第1の領域の面積を小さくしやすい。
請求項12に記載の発明によれば、重複する領域に設けられている場合と比較し、第2の発光素子チップから出射されて第1の領域を透過する光が低減される。
請求項13に記載の発明によれば、第2の発光素子同士の配置間隔と、第1の発光素子と第2の発光素子との間隔とが同じ場合と比較し、第2の発光素子チップから出射された光が第2の領域で拡散されずに第1の領域から外部に出射されることが抑制される。
請求項14に記載の発明によれば、第1の発光素子である垂直共振器面発光レーザ素子の光出力を第2の発光素子である垂直共振器面発光レーザ素子の光出力と一致させる場合と比較し、第1の発光素子である垂直共振器面発光レーザ素子から出射された光の照射面での光密度の低下が抑制される。
請求項15に記載の発明によれば、第1の発光素子である垂直共振器面発光レーザ素子の電力変換効率を第2の発光素子である垂直共振器面発光レーザ素子の電力変換効率と一致させる場合と比較し、第1の発光素子である垂直共振器面発光レーザ素子から出射された光の照射面での光密度の低下が抑制される。
請求項16に記載の発明によれば、4mWを超える領域で駆動される場合と比較し、拡がり角の狭い光が照射される。
請求項17に記載の発明によれば、4mW未満の領域で駆動される場合と比較し、第2の発光素子である垂直共振器面発光レーザ素子の電力変換効率が向上する。
請求項18に記載の発明によれば、近接検知に適した発光素子チップを有する発光装置が提供される。
請求項19に記載の発明によれば、TOF方式の三次元測定に適した発光素子チップを有する発光装置が提供される。
請求項20に記載の発明によれば、第1の発光素子チップ及び第2の発光素子チップを側壁と光拡散部材で覆った構成であっても、第1の発光素子チップから出射された光の拡散角が第2の発光素子チップから出射された光と同じ拡散角で拡散する場合と比較し、第1の発光素子チップから出射された光の照射面での光密度の低下が抑制される。
請求項21に記載の発明によれば、第2の発光素子チップ、第1の発光素子チップ、第1の受光部の順で並べて配置する場合と比較し、第1の受光部を第2の発光素子チップに近接させて配置しやすい。
請求項22に記載の発明によれば、一方の側面側から電力を供給する場合と比較し、大電力を供給しやすい。
請求項23に記載の発明によれば、近接検知と三次元測定との両方を行える発光装置が提供される。
請求項24に記載の発明によれば、三次元形状を測定できる情報処理装置が提供される。
請求項25に記載の発明によれば、三次元形状に基づく認証処理を搭載した情報処理装置が提供される。
According to the first aspect of the invention, when the object to be measured does not exist within a predetermined distance, no light is emitted from the second light emitting element chip.
According to the invention described in claim 2 , compared to the case where the spread angle of the light emitted from the first light emitting element chip increases, the light emitted from the first light emitting element chip has a larger spread angle on the irradiation surface. Decrease in density is suppressed.
According to the third aspect of the invention, a decrease in light density on the irradiation surface of the light emitted from the first light emitting element chip is suppressed compared to the case where the shape diffuses light.
According to the fourth aspect of the invention, a decrease in light density on the irradiation surface of the light emitted from the first light emitting element chip is suppressed compared to the case where the divergence angle is not narrowed.
According to the invention set forth in claim 5 , compared to the case where the first region has a shape that diffuses light, a decrease in light density on the irradiation surface of the light emitted from the first light emitting element chip is suppressed. be done.
According to the invention described in claim 6 , compared to a case where the first region is not surrounded by the second region, the light emitted from the second light emitting element chip is not diffused in the second region. The radiation from the first region to the outside is suppressed.
According to the invention set forth in claim 7 , the light density of the light emitted from the first light emitting element chip on the irradiation surface is reduced compared to the case where the spread angle of the light toward the first region is wider. is suppressed.
According to the invention set forth in claim 8 , it is easier to suppress a decrease in light density on the irradiation surface compared to a case where the laser element is configured to emit multimode light.
According to the ninth aspect of the present invention, the divergence angle is narrower than in the case of using a normal single mode vertical cavity surface emitting laser element whose cavity length is equal to λ.
According to the tenth aspect of the invention, it is easier to obtain a higher optical output than in the case of a laser element that emits single mode light.
According to the eleventh aspect of the invention, the area of the first region can be easily reduced compared to the case where the distance from the light emitting surface of the first light emitting element chip to the light diffusing member is long.
According to the twelfth aspect of the invention, the light emitted from the second light emitting element chip and transmitted through the first region is reduced compared to the case where the light emitting device chips are provided in overlapping regions.
According to the invention described in claim 13 , compared to the case where the arrangement interval between the second light emitting elements and the interval between the first light emitting element and the second light emitting element are the same, the second light emitting element chip The light emitted from the first region is prevented from being emitted from the first region without being diffused in the second region.
According to the invention described in claim 14 , when the optical output of the vertical cavity surface emitting laser device that is the first light emitting device is made to match the optical output of the vertical cavity surface emitting laser device that is the second light emitting device. Compared to the first light emitting element, the decrease in optical density on the irradiation surface of the light emitted from the vertical cavity surface emitting laser element is suppressed.
According to the invention described in claim 15 , the power conversion efficiency of the vertical cavity surface emitting laser device which is the first light emitting device is made equal to the power conversion efficiency of the vertical cavity surface emitting laser device which is the second light emitting device. In comparison with the case where the vertical cavity surface emitting laser element, which is the first light emitting element, decreases in the light density on the irradiation surface of the light emitted from the vertical cavity surface emitting laser element, which is the first light emitting element, is suppressed.
According to the invention set forth in claim 16 , light with a narrower spread angle is irradiated than when driven in a region exceeding 4 mW.
According to the seventeenth aspect of the invention, the power conversion efficiency of the vertical cavity surface emitting laser element, which is the second light emitting element, is improved compared to the case where the laser element is driven in a region of less than 4 mW.
According to the eighteenth aspect of the invention, a light emitting device having a light emitting element chip suitable for proximity detection is provided.
According to the nineteenth aspect of the invention, there is provided a light emitting device having a light emitting element chip suitable for TOF three-dimensional measurement.
According to the invention set forth in claim 20 , even if the first light emitting element chip and the second light emitting element chip are covered with the side wall and the light diffusing member, the light emitted from the first light emitting element chip Compared to the case where the light emitted from the first light emitting element chip is diffused at the same diffusion angle as the light emitted from the second light emitting element chip, a decrease in light density on the irradiation surface of the light emitted from the first light emitting element chip is suppressed. Ru.
According to the invention described in claim 21 , compared to the case where the second light emitting element chip, the first light emitting element chip, and the first light receiving part are arranged in this order, the first light receiving part is arranged in the order of the second light receiving part. It is easy to arrange it close to the light emitting element chip.
According to the invention set forth in claim 22 , it is easier to supply large power compared to the case where power is supplied from one side.
According to the twenty-third aspect of the invention, there is provided a light emitting device that can perform both proximity detection and three-dimensional measurement.
According to the invention set forth in claim 24 , an information processing device capable of measuring a three-dimensional shape is provided.
According to the twenty-fifth aspect of the invention, there is provided an information processing device equipped with authentication processing based on a three-dimensional shape.

本実施の形態が適用される情報処理装置の一例を示す図である。1 is a diagram illustrating an example of an information processing device to which this embodiment is applied. 情報処理装置の構成を説明するブロック図である。FIG. 2 is a block diagram illustrating the configuration of an information processing device. 本実施の形態が適用される光学装置の平面図及び断面図の一例である。(a)は、平面図、(b)は、(a)のIIIB-IIIB線での断面図である。1 is an example of a plan view and a sectional view of an optical device to which this embodiment is applied. (a) is a plan view, and (b) is a sectional view taken along line IIIB-IIIB in (a). 近接検知用チップ及び3D形状測定用チップの構成を説明する図である。It is a figure explaining the composition of a chip for proximity detection and a chip for 3D shape measurement. 近接検知用チップにおける1個のVCSELの断面構造を説明する図である。It is a figure explaining the cross-sectional structure of one VCSEL in a chip for proximity detection. 3D形状測定用チップにおける1個のVCSELの断面構造を説明する図である。It is a figure explaining the cross-sectional structure of one VCSEL in a chip for 3D shape measurement. 一般的なVCSELの光出力と電力変換効率との関係を説明する図である。FIG. 2 is a diagram illustrating the relationship between optical output and power conversion efficiency of a general VCSEL. 拡散板の構成の一例を説明する図である。(a)は、平面図、(b)は、(a)のVIIIB-VIIIB線での断面図である。FIG. 3 is a diagram illustrating an example of the configuration of a diffuser plate. (a) is a plan view, and (b) is a sectional view taken along line VIIIB-VIIIB in (a). 拡散板の変形例を示す図である。(a)は、拡散板の第1の変形例、(b)は、拡散板の第2の変形例である。It is a figure which shows the modification of a diffuser plate. (a) is a first modification of the diffusion plate, and (b) is a second modification of the diffusion plate. 3Dセンサを説明する図である。It is a figure explaining a 3D sensor. 情報処理装置の使用に関する認証処理を行うためのフローチャートである。3 is a flowchart for performing authentication processing regarding use of an information processing device. ローサイド駆動を説明する図である。It is a figure explaining low side drive. 発光装置における近接検知用チップ、3D形状測定用チップ及び光量監視用受光素子の配置について説明する図である。(a)は、本実施の形態として説明した配置、(b)は、配置についての第1の変形例、(c)は、配置についての第2の変形例、(d)は、配置についての第3の変形例である。FIG. 2 is a diagram illustrating the arrangement of a proximity detection chip, a 3D shape measurement chip, and a light receiving element for light amount monitoring in a light emitting device. (a) is the arrangement described as this embodiment, (b) is the first modification of the arrangement, (c) is the second modification of the arrangement, and (d) is the arrangement This is a third modification.

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
情報処理装置は、その情報処理装置にアクセスしたユーザがアクセスすることが許可されているか否かを識別し、アクセスが許可されているユーザであることが認証された場合にのみ、自装置である情報処理装置の使用を許可するようになっていることが多い。これまで、パスワード、指紋、虹彩などにより、ユーザを認証する方法が用いられてきた。最近では、さらにセキュリティ性の高い認証方法が求められている。この方法として、ユーザの顔の形状など、三次元像による認証が行われるようになっている。
ここでは、情報処理装置は、一例として携帯型情報処理端末であるとして説明し、三次元像として捉えられた顔の形状を認識することで、ユーザを認証するとして説明する。なお、情報処理装置は、携帯型情報処理端末以外のパーソナルコンピュータ(PC)などの情報処理装置に適用しうる。
さらに、本実施の形態で説明する構成、機能、方法等は、顔の形状の認識以外に、物体の三次元形状の認識にも適用しうる。すなわち、顔以外の物体を被測定物として、その形状の認識にも適用してもよい。また、被測定物までの距離は問わない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
An information processing device identifies whether or not a user who has accessed the information processing device is authorized to access the information processing device, and only when the user is authenticated as a user who is authorized to access the information processing device, the information processing device is recognized as its own device. In many cases, the use of information processing equipment is permitted. Until now, methods have been used to authenticate users using passwords, fingerprints, iris, and the like. Recently, there has been a demand for authentication methods with even higher security. As this method, authentication is performed using a three-dimensional image, such as the shape of the user's face.
Here, the information processing apparatus will be described as an example of a portable information processing terminal, and the user will be authenticated by recognizing the shape of a face captured as a three-dimensional image. Note that the information processing device may be applied to information processing devices such as a personal computer (PC) other than a portable information processing terminal.
Further, the configuration, function, method, etc. described in this embodiment can be applied not only to recognizing the shape of a face but also to recognizing the three-dimensional shape of an object. That is, the present invention may be applied to recognition of the shape of an object other than a face as the object to be measured. Further, the distance to the object to be measured does not matter.

(情報処理装置1)
図1は、本実施の形態が適用される情報処理装置1の一例を示す図である。前述したように、情報処理装置1は、一例として携帯型情報処理端末である。
情報処理装置1は、ユーザインターフェイス部(以下では、UI部と表記する。)2と三次元像を取得する光学装置3とを備えている。UI部2は、例えばユーザに対して情報を表示する表示デバイスとユーザの操作により情報処理に対する指示が入力される入力デバイスとが一体化されて構成されている。表示デバイスは、例えば液晶ディスプレイや有機ELディスプレイであり、入力デバイスは、例えばタッチパネルである。
(Information processing device 1)
FIG. 1 is a diagram showing an example of an information processing device 1 to which this embodiment is applied. As described above, the information processing device 1 is, for example, a portable information processing terminal.
The information processing device 1 includes a user interface section (hereinafter referred to as a UI section) 2 and an optical device 3 that acquires a three-dimensional image. The UI unit 2 is configured by integrating, for example, a display device that displays information to the user and an input device that inputs instructions for information processing through user operations. The display device is, for example, a liquid crystal display or an organic EL display, and the input device is, for example, a touch panel.

光学装置3は、発光装置4と、三次元センサ(以下では、3Dセンサと表記する。)6とを備えている。発光装置4は、三次元像を取得するために被測定物、ここで説明する例では顔に向けて光を出射する。3Dセンサ6は、発光装置4が出射した光が顔で反射されて戻ってきた光を取得する。ここでは、光の飛行時間による、いわゆるTOF(Time of Flight)法に基づいて、顔の三次元像を取得するとする。以下では、顔を被測定物とする場合であっても、被測定物と表記する。 The optical device 3 includes a light emitting device 4 and a three-dimensional sensor (hereinafter referred to as a 3D sensor) 6. The light emitting device 4 emits light toward the object to be measured, in the example described here, the face, in order to obtain a three-dimensional image. The 3D sensor 6 acquires the light emitted by the light emitting device 4 that is reflected by the face and returned. Here, it is assumed that a three-dimensional image of the face is obtained based on the so-called TOF (Time of Flight) method, which uses the flight time of light. In the following, even when the face is the object to be measured, it will be referred to as the object to be measured.

なお、情報処理装置1は、CPU、ROM、RAMなどを含むコンピュータとして構成されている。なお、ROMには、不揮発性の書き換え可能なメモリ、例えばフラッシュメモリを含む。そして、ROMに蓄積されたプログラムや定数が、RAMに展開されて、CPUが実行することによって、情報処理装置1が動作し、各種の情報処理が実行される。 Note that the information processing device 1 is configured as a computer including a CPU, ROM, RAM, and the like. Note that the ROM includes a nonvolatile rewritable memory, such as a flash memory. The programs and constants stored in the ROM are expanded into the RAM and executed by the CPU, thereby operating the information processing device 1 and performing various information processing.

図2は、情報処理装置1の構成を説明するブロック図である。
情報処理装置1は、上記した光学装置3と、光学装置制御部8と、システム制御部9とを備えている。光学装置3は、前述したように発光装置4と3Dセンサ6を備えている。光学装置制御部8は、光学装置3を制御する。そして、光学装置制御部8は、形状特定部81を含む。システム制御部9は、情報処理装置1全体をシステムとして制御する。そして、システム制御部9は、認証処理部91を含む。そして、システム制御部9には、UI部2、スピーカ92、二次元(2D)カメラ93などが接続されている。なお、3Dセンサ6は、第2の受光部の一例、光学装置制御部8が制御部の一例である。
以下、順に説明する。
FIG. 2 is a block diagram illustrating the configuration of the information processing device 1. As shown in FIG.
The information processing device 1 includes the optical device 3 described above, an optical device control section 8, and a system control section 9. The optical device 3 includes the light emitting device 4 and the 3D sensor 6 as described above. The optical device control section 8 controls the optical device 3. The optical device control section 8 includes a shape identification section 81 . The system control unit 9 controls the entire information processing device 1 as a system. The system control section 9 includes an authentication processing section 91 . The system control unit 9 is connected to a UI unit 2, a speaker 92, a two-dimensional (2D) camera 93, and the like. Note that the 3D sensor 6 is an example of a second light receiving section, and the optical device control section 8 is an example of a control section.
Below, they will be explained in order.

光学装置3は、前述したように発光装置4と、3Dセンサ6を備えている。発光装置4は、近接検知用チップ10と3D形状測定用チップ20と、拡散板30と、光量監視用受光素子(図2では、PDと表記する。)40と、第1の駆動部50Aと、第2の駆動部50Bとを備えている。なお、近接検知用チップ10は、第1の発光素子チップの一例、3D形状測定用チップ20は、第2の発光素子チップの一例、拡散板30は、光拡散部材の一例であり、光量監視用受光素子40は、第1の受光部の一例である。 The optical device 3 includes the light emitting device 4 and the 3D sensor 6 as described above. The light emitting device 4 includes a proximity detection chip 10, a 3D shape measurement chip 20, a diffusion plate 30, a light receiving element for light amount monitoring (referred to as PD in FIG. 2) 40, and a first drive unit 50A. , and a second drive section 50B. Note that the proximity detection chip 10 is an example of a first light emitting element chip, the 3D shape measuring chip 20 is an example of a second light emitting element chip, and the diffusion plate 30 is an example of a light diffusion member, and is used for monitoring light amount. The light receiving element 40 is an example of a first light receiving section.

発光装置4における第1の駆動部50Aは、近接検知用チップ10を駆動し、第2の駆動部50Bは、3D形状測定用チップ20を駆動する。例えば、近接検知用チップ10及び3D形状測定用チップ20は、数10MHz~数100MHzのパルス光(以下では、出射光パルスと表記する。)を出射するように駆動される。
そして、光学装置3は、後述するように、近接検知用チップ10及び3D形状測定用チップ20から被測定物に向けて照射された光が被測定物からの反射光を3Dセンサ6が受光するように構成されている。
The first drive unit 50A in the light emitting device 4 drives the proximity detection chip 10, and the second drive unit 50B drives the 3D shape measurement chip 20. For example, the proximity detection chip 10 and the 3D shape measurement chip 20 are driven to emit pulsed light (hereinafter referred to as emitted light pulse) of several 10 MHz to several 100 MHz.
As described later, in the optical device 3, the 3D sensor 6 receives light emitted toward the object from the proximity detection chip 10 and the 3D shape measurement chip 20, and the reflected light from the object. It is configured as follows.

3Dセンサ6は、複数の受光領域61(後述する図10参照。)を備えている。3Dセンサ6は、近接検知用チップ10から出射された光が出射されてから被測定物で反射され3Dセンサ6で受光されるまでの時間に相当する信号、及び3D形状測定用チップ20から出射された光が出射されてから被測定物で反射され3Dセンサ6で受光されるまでの時間に相当する信号を出力する。なお、3Dセンサ6は、集光用のレンズを備えてもよい。
近接検知用チップ10から出射されて被測定物で反射した光は、第1の反射光の一例であり、3D形状測定用チップ20から出射されて被測定物で反射した光は、第2の反射光の一例である。
The 3D sensor 6 includes a plurality of light receiving areas 61 (see FIG. 10 described later). The 3D sensor 6 receives a signal corresponding to the time from when the light emitted from the proximity detection chip 10 is emitted until it is reflected by the object to be measured and received by the 3D sensor 6, and a signal emitted from the 3D shape measurement chip 20. A signal corresponding to the time from when the light is emitted until it is reflected by the object to be measured and received by the 3D sensor 6 is output. Note that the 3D sensor 6 may include a lens for condensing light.
The light emitted from the proximity detection chip 10 and reflected by the object to be measured is an example of the first reflected light, and the light emitted from the 3D shape measurement chip 20 and reflected by the object to be measured is an example of the second reflected light. This is an example of reflected light.

光学装置制御部8の形状特定部81は、3Dセンサ6から受光領域61毎に得られるデジタル値を取得し、受光領域61毎に被測定物までの距離を算出して、被測定物の3D形状を特定する。
システム制御部9の認証処理部91は、形状特定部81が特定した特定結果である被測定物の3D形状がROMなどに予め蓄積された3D形状である場合に、情報処理装置1の使用に関する認証処理を行う。なお、情報処理装置1の使用に関する認証処理とは、一例として、自装置である情報処理装置1の使用を許可するか否かの処理である。例えば、被測定物である顔の3D形状が、ROM等の記憶部材に記憶された顔形状に一致する場合は、情報処理装置1が提供する各種アプリケーション等を含む情報処理装置1の使用が許可される。
上記の形状特定部81及び認証処理部91は、一例として、プログラムによって構成される。また、ASICやFPGA等の集積回路で構成されてもよい。さらには、プログラム等のソフトウエアと集積回路とで構成されてもよい。
The shape identification unit 81 of the optical device control unit 8 acquires a digital value obtained for each light receiving area 61 from the 3D sensor 6, calculates the distance to the object to be measured for each light receiving area 61, and determines the 3D value of the object to be measured. Identify the shape.
The authentication processing unit 91 of the system control unit 9 determines whether the information processing device 1 is used when the 3D shape of the object to be measured, which is the identification result identified by the shape identification unit 81, is a 3D shape stored in advance in a ROM or the like. Perform authentication processing. Note that the authentication process regarding use of the information processing device 1 is, for example, a process of determining whether or not to permit use of the information processing device 1 itself. For example, if the 3D shape of the face that is the object to be measured matches the face shape stored in a storage member such as a ROM, use of the information processing device 1 including various applications provided by the information processing device 1 is permitted. be done.
The shape identifying section 81 and the authentication processing section 91 described above are configured by, for example, a program. Alternatively, it may be configured with an integrated circuit such as ASIC or FPGA. Furthermore, it may be composed of software such as a program and an integrated circuit.

図2においては、光学装置3、光学装置制御部8及びシステム制御部9をそれぞれ分けて示したが、システム制御部9が光学装置制御部8を含んでもよい。また、光学装置制御部8が光学装置3に含まれてもよい。さらに、光学装置3、光学装置制御部8及びシステム制御部9が一体に構成されてもよい。 Although the optical device 3, the optical device control section 8, and the system control section 9 are shown separately in FIG. 2, the system control section 9 may include the optical device control section 8. Further, the optical device control section 8 may be included in the optical device 3. Furthermore, the optical device 3, the optical device control section 8, and the system control section 9 may be integrally configured.

(光学装置3の全体構成)
次に、光学装置3について、詳細に説明する。
図3は、本実施の形態が適用される光学装置3の平面図及び断面図の一例である。図3(a)は、平面図、図3(b)は、図3(a)のIIIB-IIIB線での断面図である。ここで、図3(a)において、紙面の横方向をx方向、紙面の上方向をy方向とする。x方向及びy方向に反時計回りで直交する方向をz方向とする。
(Overall configuration of optical device 3)
Next, the optical device 3 will be explained in detail.
FIG. 3 is an example of a plan view and a cross-sectional view of the optical device 3 to which this embodiment is applied. FIG. 3(a) is a plan view, and FIG. 3(b) is a cross-sectional view taken along line IIIB-IIIB in FIG. 3(a). Here, in FIG. 3A, the lateral direction of the page is the x direction, and the upward direction of the page is the y direction. The direction perpendicular to the x direction and the y direction in a counterclockwise direction is defined as the z direction.

図3(a)に示すように、光学装置3は、回路基板7上のx方向に、発光装置4と、3Dセンサ6とが配置されている。回路基板7は、絶縁性材料で構成された板状の部材を基材とし、導電性材料で構成された導体パタンが設けられている。絶縁性材料は、例えばセラミック、エポキシ樹脂などで構成されている。そして、回路基板7上には、導電性材料で構成された導体パタンが設けられている。なお、導電性材料は、例えば銅(Cu)、銀(Ag)などの金属又はこれらの金属を含む導電性ペーストである。回路基板7は、導体パタンが表面に設けられた単層基板であってもよく、導体パタンが複数層設けられた多層基板であってもよい。また、発光装置4と3Dセンサ6とは、それぞれが別の回路基板上に配置されていてもよい。 As shown in FIG. 3A, the optical device 3 includes a light emitting device 4 and a 3D sensor 6 arranged on the circuit board 7 in the x direction. The circuit board 7 uses a plate-shaped member made of an insulating material as a base material, and is provided with a conductive pattern made of a conductive material. The insulating material is made of ceramic, epoxy resin, etc., for example. A conductor pattern made of a conductive material is provided on the circuit board 7. Note that the conductive material is, for example, a metal such as copper (Cu) or silver (Ag), or a conductive paste containing these metals. The circuit board 7 may be a single-layer board with a conductor pattern provided on its surface, or may be a multi-layer board with a plurality of conductor patterns. Further, the light emitting device 4 and the 3D sensor 6 may be placed on separate circuit boards.

そして、発光装置4は、一例であるが、回路基板7上の+x方向に、光量監視用受光素子40と、3D形状測定用チップ20と、近接検知用チップ10と、第1の駆動部50A及び第2の駆動部50Bとが順に配置されている。 The light emitting device 4 includes, by way of example, a light receiving element 40 for light amount monitoring, a 3D shape measurement chip 20, a proximity detection chip 10, and a first drive unit 50A in the +x direction on the circuit board 7. and the second drive unit 50B are arranged in this order.

近接検知用チップ10及び3D形状測定用チップ20は、それぞれを平面視した場合の形状、つまり平面形状が四角形で、同じ方向(図3(b)におけるz方向)に光を出射する。なお、近接検知用チップ10及び3D形状測定用チップ20は、それぞれの平面形状は四角形でなくてもよい。ここで、近接検知用チップ10と3D形状測定用チップ20とは、回路基板7上に直接搭載されてもよいし、酸化アルミニウムや窒化アルミ等の放熱用基材を間に介して、回路基板7上に搭載されてもよい。以下では、近接検知用チップ10及び3D形状測定用チップ20は、回路基板7上に直接搭載されているとして説明する。ここで、平面視とは、図3(a)において、z方向から見ることをいう。以下同様である。 The proximity detection chip 10 and the 3D shape measurement chip 20 each have a rectangular shape when viewed from above, that is, a planar shape, and emit light in the same direction (z direction in FIG. 3(b)). Note that the proximity detection chip 10 and the 3D shape measurement chip 20 do not need to have a rectangular planar shape. Here, the proximity detection chip 10 and the 3D shape measurement chip 20 may be mounted directly on the circuit board 7, or may be mounted on the circuit board 7 with a heat dissipation base material such as aluminum oxide or aluminum nitride interposed therebetween. It may be mounted on 7. In the following description, it is assumed that the proximity detection chip 10 and the 3D shape measurement chip 20 are mounted directly on the circuit board 7. Here, "planar view" means viewing from the z direction in FIG. 3(a). The same applies below.

近接検知用チップ10を駆動する第1の駆動部50Aと3D形状測定用チップ20を駆動する第2の駆動部50Bとは、回路基板7上において、y方向に横並びで配置されている。そして、第1の駆動部50Aの定格出力は、第2の駆動部50Bの定格出力よりも小さく設定されている。このため、第1の駆動部50Aは、第2の駆動部50Bより外形サイズも小さい。第2の駆動部50Bは大電流で3D形状測定用チップ20を駆動する必要があるため、3D形状測定用チップ20との距離が短くなるよう第1の駆動部50Aよりも優先的に配置されている。すなわち、第2の駆動部50Bは、3D形状測定用チップ20と接続する配線が広いパタン幅となるように配置されている。一方、第1の駆動部50Aは、第2の駆動部50Bから横にずれた位置、つまり第2の駆動部50Bのy方向側に配置されている。 A first drive unit 50A that drives the proximity detection chip 10 and a second drive unit 50B that drives the 3D shape measurement chip 20 are arranged side by side in the y direction on the circuit board 7. The rated output of the first drive section 50A is set smaller than the rated output of the second drive section 50B. Therefore, the first drive section 50A is also smaller in external size than the second drive section 50B. Since the second drive section 50B needs to drive the 3D shape measurement chip 20 with a large current, it is arranged preferentially over the first drive section 50A so that the distance to the 3D shape measurement chip 20 is shortened. ing. That is, the second drive unit 50B is arranged so that the wiring connected to the 3D shape measurement chip 20 has a wide pattern width. On the other hand, the first drive section 50A is disposed at a position laterally shifted from the second drive section 50B, that is, on the y-direction side of the second drive section 50B.

近接検知用チップ10は、回路基板7上において、3D形状測定用チップ20と第2の駆動部50Bとの間に配置されている。また、光量監視用受光素子40は、回路基板7上において、3D形状測定用チップ20に近接した位置、つまり、3D形状測定用チップ20に対して、第2の駆動部50Bが配置される位置とは反対側に配置されている。このように、近接検知用チップ10、3D形状測定用チップ20、及び光量監視用受光素子40を近接させて配置することで、これらの部品を共通の拡散板30で覆いやすくなる。逆に、近接検知用チップ10と3D形状測定用チップ20とが距離を隔てて配置される場合において、共通の拡散板30で覆うようにするとサイズの大きな拡散板30が必要となる。 The proximity detection chip 10 is arranged on the circuit board 7 between the 3D shape measurement chip 20 and the second drive unit 50B. Further, the light receiving element 40 for light amount monitoring is located at a position close to the 3D shape measurement chip 20 on the circuit board 7, that is, at a position where the second drive unit 50B is arranged with respect to the 3D shape measurement chip 20. is placed on the opposite side. In this way, by arranging the proximity detection chip 10, the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring close to each other, it becomes easier to cover these components with the common diffuser plate 30. On the other hand, when the proximity detection chip 10 and the 3D shape measurement chip 20 are placed apart from each other, if they are covered by a common diffuser plate 30, a large diffuser plate 30 will be required.

図3(a)に示すように、拡散板30は、平面形状が一例として長方形である。なお、拡散板30は、平面形状が長方形でなくてもよい。そして、図3(b)に示すように、拡散板30は、近接検知用チップ10及び3D形状測定用チップ20の光出射方向側に側壁33で支えられて、近接検知用チップ10及び3D形状測定用チップ20から予め定められた距離に設けられている。そして、拡散板30は、光量監視用受光素子40、近接検知用チップ10及び3D形状測定用チップ20を覆うように設けられている。なお、側壁33は、光量監視用受光素子40、近接検知用チップ10及び3D形状測定用チップ20を囲むように設けられている。側壁33は、近接検知用チップ10及び3D形状測定用チップ20が出射する光を吸収する部材で構成されていると、側壁33を介して近接検知用チップ10及び3D形状測定用チップ20が出射する光が外部に放射されることが抑制される。また、拡散板30と側壁33とで近接検知用チップ10、3D形状測定用チップ20などを封止することで、防塵、防湿等がはかられる。本実施の形態では、近接検知用チップ10、3D形状測定用チップ20、及び光量監視用受光素子40を近接して配置することで、小さなサイズの側壁33で囲いやすくなる。逆に、近接検知用チップ10と3D形状測定用チップ20とが距離を隔てて配置される場合において、共通の側壁33で囲うようにするとサイズの大きな側壁33が必要となる。また、小さなサイズの側壁33を2個準備し、近接検知用チップ10と3D形状測定用チップ20とを別々に囲う構成も考えられるが、部品が二倍に増えてしまう。また、近接検知用チップ10と3D形状測定用チップ20との間には側壁33は設けられていない。よって、側壁33を間に設ける構成と比較し、小型化が図られている。 As shown in FIG. 3A, the diffusion plate 30 has a rectangular planar shape, for example. Note that the planar shape of the diffusion plate 30 does not have to be rectangular. As shown in FIG. 3(b), the diffusion plate 30 is supported by a side wall 33 on the light emission direction side of the proximity detection chip 10 and the 3D shape measurement chip 20, and It is provided at a predetermined distance from the measurement chip 20. The diffuser plate 30 is provided so as to cover the light receiving element 40 for monitoring the amount of light, the chip 10 for proximity detection, and the chip 20 for 3D shape measurement. Note that the side wall 33 is provided so as to surround the light receiving element 40 for monitoring the amount of light, the chip 10 for proximity detection, and the chip 20 for 3D shape measurement. When the side wall 33 is made of a member that absorbs the light emitted by the proximity detection chip 10 and the 3D shape measurement chip 20, the proximity detection chip 10 and the 3D shape measurement chip 20 emit light through the side wall 33. This prevents the light from being emitted to the outside. Further, by sealing the proximity detection chip 10, the 3D shape measurement chip 20, etc. with the diffusion plate 30 and the side wall 33, dustproofing, moistureproofing, etc. can be achieved. In this embodiment, by arranging the proximity detection chip 10, the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring in close proximity, it becomes easier to surround them with the small-sized side wall 33. On the other hand, when the proximity detection chip 10 and the 3D shape measurement chip 20 are arranged apart from each other, if they are surrounded by a common side wall 33, a large side wall 33 is required. Alternatively, a configuration can be considered in which two small-sized side walls 33 are prepared to separately surround the proximity detection chip 10 and the 3D shape measurement chip 20, but the number of components would double. Moreover, the side wall 33 is not provided between the proximity detection chip 10 and the 3D shape measurement chip 20. Therefore, compared to a configuration in which the side wall 33 is provided in between, the size is reduced.

光量監視用受光素子40は、例えば、受光量に応じた電気信号を出力する、シリコンなどで構成されたフォトダイオード(PD)である。
光量監視用受光素子40は、3D形状測定用チップ20から出射され、拡散板30の裏面、つまり-z方向側の面で反射した光が受光されるようになっている。なお、光量監視用受光素子40は、近接検知用チップ10から出射し、拡散板30の裏面で反射された光を受光してもよい。
The light receiving element 40 for monitoring the amount of light is, for example, a photodiode (PD) made of silicon or the like and outputting an electric signal according to the amount of received light.
The light receiving element 40 for monitoring the amount of light receives the light emitted from the 3D shape measuring chip 20 and reflected on the back surface of the diffuser plate 30, that is, the surface on the -z direction side. Note that the light receiving element 40 for monitoring the amount of light may receive light emitted from the proximity detection chip 10 and reflected on the back surface of the diffuser plate 30.

3D形状測定用チップ20は、光量監視用受光素子40の受光した光量(受光量)に基づいて、第2の駆動部50Bを介して、光学装置制御部8により、予め定められた光出力を維持するように制御される。 The 3D shape measurement chip 20 outputs a predetermined light output by the optical device control unit 8 via the second drive unit 50B based on the amount of light received by the light receiving element 40 for monitoring the amount of light. controlled to maintain.

また、光量監視用受光素子40の受光量が極端に低下した場合には、拡散板30が外れたり、破損したりして、3D形状測定用チップ20が出射する光が直接外部に照射されているおそれがある。このような場合には、光学装置制御部8を介して、第2の駆動部50Bにより、3D形状測定用チップ20の光出力が抑制される。例えば、3D形状測定用チップ20からの光の照射が停止される。 In addition, if the amount of light received by the light receiving element 40 for monitoring the amount of light decreases extremely, the diffuser plate 30 may come off or be damaged, and the light emitted by the 3D shape measurement chip 20 may be directly irradiated to the outside. There is a possibility that there may be. In such a case, the optical output of the 3D shape measurement chip 20 is suppressed by the second drive unit 50B via the optical device control unit 8. For example, the irradiation of light from the 3D shape measurement chip 20 is stopped.

発光装置4において、第1の駆動部50Aは、近接検知用チップ10を駆動して、被測定物の近接を検知するための光を出射させる。第2の駆動部50Bは、3D形状測定用チップ20を駆動して、被測定物の3D形状の測定のための光を出射させる。そして、光量監視用受光素子40は、3D形状測定用チップ20が出射する光の内、拡散板30で反射した光を受光し、3D形状測定用チップ20の光出力をモニタする。そして、光量監視用受光素子40でモニタされた3D形状測定用チップ20の光出力に基づいて、第2の駆動部50Bを介して、3D形状測定用チップ20の光出力が制御される。なお、光量監視用受光素子40は、3D形状測定用チップ20と同様に、近接検知用チップ10の光出力をモニタしてもよい。 In the light emitting device 4, the first drive unit 50A drives the proximity detection chip 10 to emit light for detecting the proximity of the object to be measured. The second drive unit 50B drives the 3D shape measurement chip 20 to emit light for measuring the 3D shape of the object. The light receiving element 40 for monitoring the light amount receives the light reflected by the diffuser plate 30 out of the light emitted by the 3D shape measuring chip 20, and monitors the light output of the 3D shape measuring chip 20. Then, based on the optical output of the 3D shape measuring chip 20 monitored by the light receiving element 40 for monitoring the amount of light, the optical output of the 3D shape measuring chip 20 is controlled via the second drive section 50B. Note that the light receiving element 40 for monitoring the amount of light may monitor the light output of the chip 10 for proximity detection, similarly to the chip 20 for measuring 3D shape.

(近接検知用チップ10及び3D形状測定用チップ20の構成)
図4は、近接検知用チップ10及び3D形状測定用チップ20の構成を説明する図である。近接検知用チップ10は、垂直共振器面発光レーザ素子VCSEL(Vertical Cavity Surface Emitting Laser)-Aを含んで構成されている。一方、3D形状測定用チップ20は、垂直共振器面発光レーザ素子VCSEL-Bを含んで構成されている。以下では、垂直共振器面発光レーザ素子VCSEL-AをVCSEL-Aと表記し、垂直共振器面発光レーザ素子VCSEL-BをVCSEL-Bと表記する。なお、VCSEL-AとVCSEL-Bとを区別しないときは、VCSELと表記する。VCSEL-Aは、第1の発光素子の一例、VCSEL-Bは、第2の発光素子の一例である。
(Configuration of proximity detection chip 10 and 3D shape measurement chip 20)
FIG. 4 is a diagram illustrating the configurations of the proximity detection chip 10 and the 3D shape measurement chip 20. The proximity detection chip 10 includes a vertical cavity surface emitting laser device VCSEL (Vertical Cavity Surface Emitting Laser)-A. On the other hand, the 3D shape measurement chip 20 is configured to include a vertical cavity surface emitting laser element VCSEL-B. Hereinafter, the vertical cavity surface emitting laser element VCSEL-A will be referred to as VCSEL-A, and the vertical cavity surface emitting laser element VCSEL-B will be referred to as VCSEL-B. Note that when VCSEL-A and VCSEL-B are not distinguished, they are written as VCSEL. VCSEL-A is an example of a first light emitting element, and VCSEL-B is an example of a second light emitting element.

VCSELは、基板上に積層された下部多層膜反射鏡と上部多層膜反射鏡との間に発光領域となる活性領域を設け、基板と垂直方向にレーザ光を出射させる発光素子であることから、2次元に配列したアレイ化が容易である。ここでは、近接検知用チップ10は、1個以上のVCSEL-Aを含み、3D形状測定用チップ20は、複数のVCSEL-Bを含んでいるとする。 A VCSEL is a light-emitting element that has an active region serving as a light-emitting region between a lower multilayer reflector and an upper multilayer reflector stacked on a substrate, and emits laser light in a direction perpendicular to the substrate. It is easy to form a two-dimensional array. Here, it is assumed that the proximity detection chip 10 includes one or more VCSEL-A, and the 3D shape measurement chip 20 includes a plurality of VCSEL-B.

近接検知用チップ10のVCSEL-Aは、被測定物が情報処理装置1に近接しているか否かを検知するための光を出射する。一方、3D形状測定用チップ20のVCSEL-Bは、被測定物の3D形状を測定するための光を出射する。顔認証を例とする場合、測定距離は10cm程度から1m程度である。そして、被測定物の3D形状を測定する範囲(以下では、測定範囲又は照射範囲と表記し、この範囲を照射面と表記する。)は、1m角程度である。 The VCSEL-A of the proximity detection chip 10 emits light for detecting whether the object to be measured is close to the information processing device 1. On the other hand, the VCSEL-B of the 3D shape measurement chip 20 emits light for measuring the 3D shape of the object to be measured. In the case of face recognition as an example, the measurement distance is about 10 cm to about 1 m. The range in which the 3D shape of the object to be measured is measured (hereinafter referred to as a measurement range or irradiation range, and this range is referred to as an irradiation surface) is approximately 1 m square.

この場合、近接検知用チップ10のVCSEL-Aの数は、1個~50個であり、3D形状測定用チップ20のVCSEL-Bの数は、100個~1000個である。つまり、3D形状測定用チップ20のVCSEL-Bの数は、近接検知用チップ10のVCSEL-Aの数に比べて多い。後述するように、近接検知用チップ10の複数のVCSEL-Aは、互いに並列に接続されて、並列に駆動される。また、3D形状測定用チップ20の複数のVCSEL-Bも同様に、互いに並列に接続されて、並列に駆動される。なお、上記のVCSELの数は一例であり、測定距離や測定範囲に応じて設定すればよい。図4に示す近接検知用チップ10は、一例として、4個のVCSEL-Aを含んで構成されている。 In this case, the number of VCSEL-A in the proximity detection chip 10 is 1 to 50, and the number of VCSEL-B in the 3D shape measurement chip 20 is 100 to 1000. That is, the number of VCSEL-B of the 3D shape measurement chip 20 is larger than the number of VCSEL-A of the proximity detection chip 10. As described later, the plurality of VCSEL-A of the proximity detection chip 10 are connected in parallel to each other and driven in parallel. Further, the plurality of VCSEL-Bs of the 3D shape measuring chip 20 are similarly connected to each other in parallel and driven in parallel. Note that the number of VCSELs described above is just an example, and may be set according to the measurement distance and measurement range. The proximity detection chip 10 shown in FIG. 4 includes, for example, four VCSEL-A.

近接検知用チップ10は、測定範囲の全面に光を照射することを要せず、測定範囲に被測定物が近接したか否かが検知されればよい。よって、近接検知用チップ10は、測定範囲内の一部に対して光が照射されればよい。このため、近接検知用チップ10のVCSEL-Aの数は、少なくてもよい。そして、近接検知用チップ10は、被測定物が情報処理装置1に近接したか否かを検知するために、情報処理装置1の使用要求が有る場合、予め定められた周期で測定範囲に光を照射する。よって、近接検知用チップ10は、低消費電力であることが求められる。 The proximity detection chip 10 does not need to irradiate the entire measurement range with light, and only needs to detect whether or not the object to be measured has approached the measurement range. Therefore, the proximity detection chip 10 only needs to be irradiated with light to a part of the measurement range. Therefore, the number of VCSEL-A in the proximity detection chip 10 may be small. When there is a request to use the information processing device 1, the proximity detection chip 10 illuminates the measurement range at a predetermined period in order to detect whether the object to be measured has approached the information processing device 1. irradiate. Therefore, the proximity detection chip 10 is required to have low power consumption.

一方、3D形状測定用チップ20は、測定範囲に被測定物が近接したことが検知された場合に、測定範囲の全面に光を照射する。そして、3Dセンサ6が測定範囲から受光した反射光から、3D形状が特定される。このため、3D形状測定用チップ20のVCSEL-Bは、出射光量が大きいことが求められる。そして、測定範囲の全面を均一に照射するために、多数のVCSEL-Bを含んでいる。なお、3D形状測定用チップ20は、3D形状を測定する場合のみ光を出射するので、消費電力が高くても許容される。 On the other hand, the 3D shape measurement chip 20 irradiates the entire surface of the measurement range with light when it is detected that the object to be measured is close to the measurement range. Then, the 3D shape is identified from the reflected light that the 3D sensor 6 receives from the measurement range. Therefore, the VCSEL-B of the 3D shape measurement chip 20 is required to have a large amount of emitted light. A large number of VCSEL-Bs are included in order to uniformly illuminate the entire measurement range. Note that since the 3D shape measurement chip 20 emits light only when measuring a 3D shape, it is acceptable even if the power consumption is high.

(近接検知用チップ10のVCSEL-A)
次に、近接検知用チップ10のVCSEL-Aを説明する。
近接検知用チップ10は、被測定物が近接しているか否かを検知するために光を照射するものである。よって、近接検知用チップ10のVCSEL-Aは、測定範囲の全面に光を照射する必要はなく、出射光の拡がり角が小さく、距離に対する光密度の低下が少ないことが求められる。出射光の拡がり角が大きいと、同じ光出力の場合、出射光の拡がり角が小さい場合と比較し、被測定物へ照射される光密度が低下する。これにより、3Dセンサ6で受光する反射光が弱くなり、反射光の検知が困難となりえる。
なお、光密度とは、照度をいう。
(VCSEL-A of proximity detection chip 10)
Next, the VCSEL-A of the proximity detection chip 10 will be explained.
The proximity detection chip 10 irradiates light to detect whether an object to be measured is in proximity. Therefore, the VCSEL-A of the proximity detection chip 10 does not need to irradiate the entire measurement range with light, and is required to have a small spread angle of emitted light and a small decrease in light density with respect to distance. When the divergence angle of the emitted light is large, the light density with which the object to be measured is irradiated decreases, compared to when the divergence angle of the emitted light is small, for the same optical output. This weakens the reflected light received by the 3D sensor 6, which may make it difficult to detect the reflected light.
Note that light density refers to illuminance.

ここでは、一例として、近接検知用チップ10のVCSEL-Aとして、単一横モード、つまりシングルモードで発振するシングルモードVCSELを用いる。シングルモードVCSELは、多重横モード、つまりマルチモードで発振するマルチモードVCSELと比べて、出射光の拡がり角が小さい。このため、光出力が同じでも、シングルモードVCSELの方が、マルチモードVCSELに比べて、照射面での光密度が大きい。なお、出射光の拡がり角とは、VCSELから出射する光の半値全幅(FWHM:Full Width at Half Maximum)をいう(図8(b)のθ1、θ2参照。)。なお、単一横モードとは、拡がり角をパラメータとした出射光の強度プロファイルが単峰性、つまり強度ピークが1つである特性を有するものを言う。例えば、単峰性が維持される範囲において複数の横モードを含んでもよい。 Here, as an example, a single mode VCSEL that oscillates in a single transverse mode, that is, a single mode, is used as the VCSEL-A of the proximity detection chip 10. A single-mode VCSEL has a smaller spread angle of emitted light than a multi-mode VCSEL that oscillates in multiple transverse modes, that is, multiple modes. Therefore, even if the optical output is the same, a single-mode VCSEL has a higher optical density on the irradiation surface than a multi-mode VCSEL. Note that the spread angle of the emitted light refers to the full width at half maximum (FWHM) of the light emitted from the VCSEL (see θ1 and θ2 in FIG. 8(b)). Note that the single transverse mode refers to a mode in which the intensity profile of the emitted light using the divergence angle as a parameter is unimodal, that is, the intensity profile has one intensity peak. For example, a plurality of transverse modes may be included within a range where unimodal property is maintained.

シングルモードVCSELとして、長共振器構造のVCSELを用いて構成してもよい。
長共振器構造のVCSELは、共振器長が発振波長λである一般的なλ共振器構造のVCSEL内の活性領域と一方の多層膜反射鏡との間に、数λ~数10λ分のスペーサ層を導入して共振器長を長くすることで高次横モードの損失を増加させ、これにより、一般的なλ共振器構造のVCSELの酸化アパーチャ径よりも大きい酸化アパーチャ径でシングルモード発振を可能にする。典型的なλ共振器構造のVCSELでは、縦モード間隔(フリースペクトルレンジと呼ばれることがある。)が大きいため、単一縦モードで安定的な動作を得ることができる。これに対し、長共振器構造のVCSELの場合には、共振器長が長くなることで縦モード間隔が狭くなり、共振器内に複数の縦モードである定在波が存在し、その結果、縦モード間のスイッチングが起こり易くなる。このため、長共振器構造のVCSELでは、縦モード間のスイッチングを抑制することが要求される。
そして、長共振器構造のVCSELは、一般的なλ共振器構造のシングルモードVCSELと比較し、更に拡がり角を狭く設定しやすい。
A VCSEL with a long resonator structure may be used as a single mode VCSEL.
A VCSEL with a long resonator structure has a spacer of several λ to several tens of λ between the active region in a VCSEL with a general λ resonator structure in which the resonator length is equal to the oscillation wavelength λ and one multilayer reflective mirror. Introducing a layer to increase the cavity length increases the loss of higher-order transverse modes, which enables single-mode oscillation with an oxidized aperture diameter larger than that of a typical λ-resonator VCSEL. enable. A VCSEL with a typical λ resonator structure has a large longitudinal mode spacing (sometimes referred to as a free spectral range), so stable operation can be obtained in a single longitudinal mode. On the other hand, in the case of a VCSEL with a long resonator structure, the longer the resonator length, the narrower the longitudinal mode spacing, and the presence of multiple longitudinal modes of standing waves within the resonator. Switching between longitudinal modes becomes more likely to occur. Therefore, in a VCSEL with a long resonator structure, it is required to suppress switching between longitudinal modes.
In addition, in a VCSEL having a long resonator structure, it is easier to set the divergence angle narrower than in a single mode VCSEL having a general λ resonator structure.

図5は、近接検知用チップ10における1個のVCSEL-Aの断面構造を説明する図である。VCSEL-Aは、長共振器構造のVCSELである。
VCSEL-Aは、n型のGaAsの基板100上に、Al組成の異なるAlGaAs層を交互に重ねたn型の下部分布ブラック型反射鏡(DBR:Distributed Bragg Reflector)102、下部DBR102上に形成された、共振器長を延長する共振器延長領域104、共振器延長領域104上に形成されたn型のキャリアブロック層105、キャリアブロック層105上に形成された、上部スペーサ層及び下部スペーサ層に挟まれた量子井戸層を含む活性領域106、活性領域106上に形成されたAl組成の異なるAlGaAs層を交互に重ねたp型の上部DBR108を積層して構成されている。
FIG. 5 is a diagram illustrating the cross-sectional structure of one VCSEL-A in the proximity detection chip 10. VCSEL-A is a VCSEL with a long resonator structure.
The VCSEL-A is formed on an n-type GaAs substrate 100, an n-type distributed Bragg reflector (DBR) 102 in which AlGaAs layers with different Al compositions are alternately stacked, and a lower DBR 102. In addition, a resonator extension region 104 that extends the resonator length, an n-type carrier block layer 105 formed on the resonator extension region 104, an upper spacer layer and a lower spacer layer formed on the carrier block layer 105, It is constructed by stacking an active region 106 including sandwiched quantum well layers, and a p-type upper DBR 108 in which AlGaAs layers with different Al compositions formed on the active region 106 are alternately stacked.

n型の下部DBR102は、Al0.9Ga0.1As層とGaAs層とのペアの複数層積層体で、各層の厚さはλ/4n(但し、λは発振波長、nは媒質の屈折率)であり、これらを交互に40周期で積層してある。n型不純物であるシリコンをドーピングした後のキャリア濃度は、例えば、3×1018cm-3である。 The n-type lower DBR 102 is a multilayer laminate consisting of a pair of Al 0.9 Ga 0.1 As layers and GaAs layers, and the thickness of each layer is λ/4n r (where λ is the oscillation wavelength and n r is (refractive index of the medium), and these are alternately stacked at 40 periods. The carrier concentration after doping silicon, which is an n-type impurity, is, for example, 3×10 18 cm −3 .

共振器延長領域104は、一連のエピタキシャル成長により形成されたモノリシックな層である。従って、共振器延長領域104は、GaAs基板と格子定数が一致し、又は整合するような、AlGaAs、GaAs又はAlAsから構成される。ここでは、940nm帯のレーザ光を出射させるため、共振器延長領域104は、光吸収を生じさせないAlGaAsから構成される。共振器延長領域104の膜厚は、2μm~5μm程度、発振波長λの5λ~20λに設定される。このため、キャリアの移動距離が長くなる。よって、共振器延長領域104は、キャリア移動度が大きいn型であることが望ましく、それゆえn型の下部DBR102と活性領域106との間に挿入される。このような共振器延長領域104は、空洞延長領域又はキャビティスペースと呼ばれることがある。 The cavity extension region 104 is a monolithic layer formed by a series of epitaxial growths. Therefore, the resonator extension region 104 is made of AlGaAs, GaAs, or AlAs whose lattice constant matches or matches the GaAs substrate. Here, in order to emit laser light in the 940 nm band, the resonator extension region 104 is made of AlGaAs, which does not cause light absorption. The film thickness of the resonator extension region 104 is set to about 2 μm to 5 μm, and 5λ to 20λ of the oscillation wavelength λ. For this reason, the moving distance of the carrier becomes long. Therefore, the resonator extension region 104 is desirably of n-type having high carrier mobility, and is therefore inserted between the n-type lower DBR 102 and the active region 106. Such a resonator extension region 104 is sometimes referred to as a cavity extension region or cavity space.

好ましくは、共振器延長領域104と活性領域106との間に、例えばAl0.9Ga0.1Asからなるバンドギャップの大きいキャリアブロック層105が形成される。キャリアブロック層105の挿入により、活性領域106からのキャリアリークが防止され、発光効率が改善される。後述するように、共振器延長領域104には、レーザ光の発振強度を幾分減衰させるような光学的損失を与える層120が挿入されるので、キャリアブロック層105は、こうした損失を補填する役割を担う。例えば、キャリアブロック層105の膜厚は、λ/4mn(但し、λは発振波長、mは整数、nは媒質の屈折率)である。 Preferably, a carrier block layer 105 with a large bandgap made of Al 0.9 Ga 0.1 As, for example, is formed between the resonator extension region 104 and the active region 106 . Insertion of the carrier block layer 105 prevents carrier leakage from the active region 106 and improves luminous efficiency. As will be described later, a layer 120 that provides an optical loss that somewhat attenuates the oscillation intensity of the laser beam is inserted into the resonator extension region 104, so the carrier block layer 105 has a role of compensating for such loss. Responsible for For example, the film thickness of the carrier block layer 105 is λ/4mn r (where λ is the oscillation wavelength, m is an integer, and n r is the refractive index of the medium).

活性領域106は、下部スペーサ層と、量子井戸活性層と、上部スペーサ層とが積層されて構成されている。例えば、下部スペーサ層は、アンドープのAl0.6Ga0.4As層であり、量子井戸活性層は、アンドープのInGaAs量子井戸層及びアンドープのGaAs障壁層であり、上部スペーサ層は、アンドープのAl0.6Ga0.4As層である。 The active region 106 is configured by laminating a lower spacer layer, a quantum well active layer, and an upper spacer layer. For example, the lower spacer layer is an undoped Al 0.6 Ga 0.4 As layer, the quantum well active layer is an undoped InGaAs quantum well layer and an undoped GaAs barrier layer, and the upper spacer layer is an undoped Al 0.6 Ga 0.4 As layer. It is an Al 0.6 Ga 0.4 As layer.

p型の上部DBR108は、p型のAl0.9Ga0.1As層とGaAs層との積層体で、各層の厚さはλ/4nであり、これらを交互に29周期積層してある。p型不純物であるカーボンをドーピングした後のキャリア濃度は、例えば、3×1018cm-3である。好ましくは、上部DBR108の最上層には、p型GaAsからなるコンタクト層が形成され、上部DBR108の最下層もしくはその内部に、p型AlAsの電流狭窄層110が形成される。 The p-type upper DBR 108 is a laminate of a p-type Al 0.9 Ga 0.1 As layer and a GaAs layer, each layer having a thickness of λ/4n r , and these layers are alternately stacked for 29 periods. be. The carrier concentration after doping with carbon, which is a p-type impurity, is, for example, 3×10 18 cm −3 . Preferably, a contact layer made of p-type GaAs is formed in the uppermost layer of the upper DBR 108, and a current confinement layer 110 made of p-type AlAs is formed in the lowermost layer of the upper DBR 108 or inside it.

上部DBR108から下部DBR102に至るまで積層された半導体層をエッチングすることにより、基板100上に円柱状のメサM1が形成され、電流狭窄層110は、メサM1の側面に露出される。電流狭窄層110には、メサM1の側面から選択的に酸化された酸化領域110Aと酸化領域110Aによって囲まれた導電領域110Bが形成される。導電領域110Bが、酸化アパーチャである。酸化工程において、AlAs層はAlGaAs層よりも酸化速度が速く、酸化領域110Aは、メサM1の側面から内部に向けてほぼ一定の速度で酸化されるため、導電領域110Bの基板と平行な平面形状は、メサM1の外形を反映した形状、すなわち円形状となり、その中心は、メサM1の一点鎖線で示す軸方向とほぼ一致する。長共振器構造のVCSEL-Aでは、単一横モードを得るための導電領域110Bの径を、通常のλ共振器構造のVCSELよりも大きくすることができ、例えば、導電領域110Bの径を7μm~8μm程度まで大きくしうる。 By etching the stacked semiconductor layers from the upper DBR 108 to the lower DBR 102, a cylindrical mesa M1 is formed on the substrate 100, and the current confinement layer 110 is exposed on the side surface of the mesa M1. In the current confinement layer 110, an oxidized region 110A selectively oxidized from the side surface of the mesa M1 and a conductive region 110B surrounded by the oxidized region 110A are formed. Conductive region 110B is an oxidized aperture. In the oxidation process, the oxidation rate of the AlAs layer is faster than that of the AlGaAs layer, and the oxidized region 110A is oxidized at a substantially constant rate from the side surface of the mesa M1 toward the inside, so that the planar shape of the conductive region 110B is parallel to the substrate. has a shape that reflects the outer shape of mesa M1, that is, a circular shape, and its center almost coincides with the axial direction of mesa M1 shown by the dashed line. In VCSEL-A with a long resonator structure, the diameter of the conductive region 110B for obtaining a single transverse mode can be made larger than in a VCSEL with a normal λ resonator structure. For example, the diameter of the conductive region 110B can be set to 7 μm. It can be increased to about 8 μm.

メサM1の最上層には、Ti/Auなどを積層した金属製の環状のp側電極112が形成される。p側電極112は、上部DBR108のコンタクト層にオーミック接触する。環状のp側電極112の内側は、レーザ光が外部へ出射される光出射口112Aとなる。つまり、メサM1の軸方向が光軸になる。さらに、基板100の裏面には、n側電極としてカソード電極114が形成される。なお、光出射口112Aを含む上部DBR108の表面が出射面である。 A metal annular p-side electrode 112 made of a stack of Ti/Au or the like is formed on the uppermost layer of the mesa M1. The p-side electrode 112 makes ohmic contact with the contact layer of the upper DBR 108. The inside of the annular p-side electrode 112 serves as a light exit aperture 112A through which laser light is emitted to the outside. In other words, the axial direction of mesa M1 becomes the optical axis. Furthermore, a cathode electrode 114 is formed on the back surface of the substrate 100 as an n-side electrode. Note that the surface of the upper DBR 108 including the light exit aperture 112A is the exit surface.

そして、p側電極112と後述するアノード電極118とが接続される部分及び光出射口112Aを除いて、メサM1の表面を覆うように、絶縁層116が設けられる。そして、光出射口112Aを除いて、アノード電極118がp側電極112とオーミック接触するように設けられる。なお、アノード電極118は、複数のVCSEL-Aのそれぞれの光出射口112Aを除いて設けられる。つまり、近接検知用チップ10に含まれる複数のVCSEL-Aは、それぞれのp側電極112がアノード電極118で並列接続される。 Then, an insulating layer 116 is provided so as to cover the surface of the mesa M1, except for a portion where the p-side electrode 112 and an anode electrode 118, which will be described later, are connected and the light exit aperture 112A. The anode electrode 118 is provided in ohmic contact with the p-side electrode 112 except for the light exit aperture 112A. Note that the anode electrode 118 is provided except for the light exit aperture 112A of each of the plurality of VCSEL-A. That is, the plurality of VCSEL-A included in the proximity detection chip 10 have their respective p-side electrodes 112 connected in parallel with the anode electrode 118.

長共振器構造のVCSELでは、共振器長で規定される反射帯域内に複数の縦モードが存在しうるため、縦モード間のスイッチング又はポッピングを抑制する必要がある。ここでは、必要な縦モードの発振波長帯を940nmとし、それ以外の縦モードの発振波長帯へのスイッチングを抑制するべく、共振器延長領域104内に不要な縦モードの定在波に対して光学的損失を与える層120が設けられている。つまり、光学的損失を与える層120は、必要な縦モードの定在波の節の位置に導入されている。光学的損失を与える層120は、共振器延長領域104を構成する半導体層と同じAl組成の半導体材料から構成され、例えば、Al0.3Ga0.7Asから構成されている。光学的損失を与える層120は、好ましくは、共振器延長領域104を構成する半導体層よりも不純物のドーピング濃度が高く、例えば、共振器延長領域104を構成するAlGaAsの不純物濃度が1×1017cm-3であるとき、光学的損失を与える層120は、1×1018cm-3の不純物濃度を有し、他の半導体層よりも1桁程度、不純物濃度が高くなるように構成される。不純物濃度が高くなると、キャリアによる光の吸収が大きくなり、損失が与えられる。光学的損失を与える層120の膜厚は、必要な縦モードへの損失が大きくならないように選択され、好ましくは、定在波の節に位置する電流狭窄層110と同程度の膜厚(10nm~30nmくらい)である。 In a VCSEL with a long resonator structure, a plurality of longitudinal modes may exist within a reflection band defined by the resonator length, so it is necessary to suppress switching or popping between the longitudinal modes. Here, the necessary longitudinal mode oscillation wavelength band is set to 940 nm, and in order to suppress switching to other longitudinal mode oscillation wavelength bands, unnecessary longitudinal mode standing waves are set in the resonator extension region 104. A layer 120 providing optical loss is provided. In other words, the layer 120 providing optical loss is introduced at the node of the standing wave of the required longitudinal mode. The layer 120 providing optical loss is made of a semiconductor material having the same Al composition as the semiconductor layer constituting the resonator extension region 104, and is made of, for example, Al 0.3 Ga 0.7 As. The layer 120 providing optical loss preferably has a higher impurity doping concentration than the semiconductor layer constituting the resonator extension region 104, for example, the impurity concentration of AlGaAs constituting the resonator extension region 104 is 1×10 17 cm -3 , the layer 120 providing optical loss has an impurity concentration of 1×10 18 cm -3 , and is configured so that the impurity concentration is about one order of magnitude higher than that of other semiconductor layers. . As the impurity concentration increases, light absorption by carriers increases, resulting in loss. The thickness of the layer 120 providing optical loss is selected so that the loss to the necessary longitudinal mode does not become large, and is preferably about the same thickness (10 nm) as the current confinement layer 110 located at the node of the standing wave. ~30 nm).

光学的損失を与える層120は、必要な縦モードの定在波に対しては節に位置するように挿入される。定在波の節は、強度が弱いので、光学的損失を与える層120が必要な縦モードに与える損失の影響は小さい。他方、不要な縦モードの定在波に対しては、光学的損失を与える層120は、節以外の腹に位置する。定在波の腹は、節よりも強度が大きくなるため、光学的損失を与える層120が不要な縦モードに与える損失は大きくなる。こうして、必要な縦モードへの損失を小さくしつつ、不要な縦モードへの損失を大きくすることで、選択的に不要な縦モードが共振されないようにし、縦モードホッピングが抑制される。 The layer 120 providing optical loss is inserted so as to be located at a node for the required longitudinal mode standing wave. Since the standing wave nodes have low intensity, the effect of the loss on the necessary longitudinal mode by the layer 120 providing optical loss is small. On the other hand, for unnecessary longitudinal mode standing waves, the layer 120 that provides optical loss is located at the antinode other than the node. Since the antinodes of the standing wave have a higher intensity than the nodes, the loss that the layer 120 that provides optical loss gives to unnecessary longitudinal modes becomes large. In this way, by increasing the loss to unnecessary longitudinal modes while reducing the loss to necessary longitudinal modes, unnecessary longitudinal modes are selectively prevented from resonating, and longitudinal mode hopping is suppressed.

光学的損失を与える層120は、共振器延長領域104の必要な縦モードの定在波の各節の位置に必ずしも設けることを要せず、単一の層であってもよい。この場合、定在波の強度は、活性領域106に近いほど大きくなるので、活性領域106から近い節の位置に光学的損失を与える層120を形成すればよい。また、縦モード間のスイッチング又はポッピングが許容されるのであれば、光学的損失を与える層120を設けなくてもよい。 The layer 120 providing optical loss does not necessarily need to be provided at each node of the required longitudinal mode standing wave in the resonator extension region 104, and may be a single layer. In this case, the intensity of the standing wave increases as it approaches the active region 106, so the layer 120 that provides optical loss may be formed at a node position close to the active region 106. Furthermore, if switching or popping between longitudinal modes is allowed, the layer 120 that provides optical loss may not be provided.

(3D形状測定用チップ20のVCSEL-B)
次に、3D形状測定用チップ20のVCSEL-Bについて説明する。
ここでは、3D形状測定用チップ20は、被測定物の3D形状を特定するために光を照射するものである。よって、予め定められた測定範囲に対して、予め定められた光密度を照射するものである。よって、ここでは、3D形状測定用チップ20のVCSEL-Bは、シングルモードVCSELよりも高出力化しやすいマルチモードVCSELで構成されるものがよい。
(VCSEL-B of 3D shape measurement chip 20)
Next, VCSEL-B of the 3D shape measurement chip 20 will be explained.
Here, the 3D shape measuring chip 20 irradiates light in order to specify the 3D shape of the object to be measured. Therefore, a predetermined measurement range is irradiated with a predetermined light density. Therefore, here, it is preferable that the VCSEL-B of the 3D shape measurement chip 20 be constituted by a multi-mode VCSEL, which is easier to increase the output than a single-mode VCSEL.

図6は、3D形状測定用チップ20における1個のVCSEL-Bの断面構造を説明する図である。このVCSEL-Bは、前述した一般的なλ共振器構造のVCSELである。つまり、VCSEL-Bは、前述したVCSEL-Aにおける共振器延長領域104を備えない。 FIG. 6 is a diagram illustrating the cross-sectional structure of one VCSEL-B in the 3D shape measurement chip 20. This VCSEL-B is the general λ resonator structure VCSEL described above. That is, VCSEL-B does not include the resonator extension region 104 in VCSEL-A described above.

VCSEL-Bは、n型のGaAs基板200上に、Al組成の異なるAlGaAs層を交互に重ねたn型の下部DBR202、下部DBR202上に形成された、上部スペーサ層及び下部スペーサ層に挟まれた量子井戸層を含む活性領域206、活性領域206上に形成されたAl組成の異なるAlGaAs層を交互に重ねたp型の上部DBR208を積層して構成されている。なお、上部DBR208の最下層もしくはその内部には、p型AlAsの電流狭窄層210が形成される。 VCSEL-B is sandwiched between an n-type lower DBR 202 in which AlGaAs layers with different Al compositions are alternately stacked on an n-type GaAs substrate 200, and an upper spacer layer and a lower spacer layer formed on the lower DBR 202. It is constructed by stacking an active region 206 including a quantum well layer, and a p-type upper DBR 208 in which AlGaAs layers with different Al compositions formed on the active region 206 are alternately stacked. Note that a p-type AlAs current confinement layer 210 is formed at the bottom layer of the upper DBR 208 or inside it.

下部DBR202、活性領域206、上部DBR208、電流狭窄層210は、前述したVCSEL-Aの下部DBR102、活性領域106、上部DBR108、電流狭窄層110と同じであるので説明を省略する。 The lower DBR 202, the active region 206, the upper DBR 208, and the current confinement layer 210 are the same as the lower DBR 102, the active region 106, the upper DBR 108, and the current confinement layer 110 of the VCSEL-A described above, so a description thereof will be omitted.

上部DBR208から下部DBR202に至るまで積層された半導体層をエッチングすることにより、基板200上に円柱状のメサM2が形成され、電流狭窄層210は、メサM2の側面に露出される。電流狭窄層210には、メサM2の側面から選択的に酸化された酸化領域210Aと酸化領域210Aによって囲まれた導電領域210Bが形成される。導電領域210Bが酸化アパーチャである。導電領域210Bの基板と平行な平面形状は、メサM2の外形を反映した形状、すなわち円形状となり、その中心は、メサM2の一点鎖線で示す軸方向とほぼ一致する。 By etching the stacked semiconductor layers from the upper DBR 208 to the lower DBR 202, a cylindrical mesa M2 is formed on the substrate 200, and the current confinement layer 210 is exposed on the side surface of the mesa M2. In the current confinement layer 210, an oxidized region 210A selectively oxidized from the side surface of the mesa M2 and a conductive region 210B surrounded by the oxidized region 210A are formed. Conductive region 210B is an oxidized aperture. The planar shape of the conductive region 210B parallel to the substrate is a shape that reflects the outer shape of the mesa M2, that is, a circular shape, and its center almost coincides with the axial direction of the mesa M2 shown by the dashed line.

メサM2の最上層には、Ti/Auなどを積層した金属製の環状のp側電極212が形成され、p側電極212は、上部DBR208のコンタクト層にオーミック接続される。p側電極212には、中心がメサM2の軸方向と一致する円形状の光出射口212Aが形成され、光出射口212Aからレーザ光が外部へ出射される。つまり、メサM2の軸方向が光軸になる。さらに、基板200の裏面には、n側電極としてのカソード電極214が形成される。なお、光出射口212Aを含む上部DBR208の表面が出射面である。 An annular p-side electrode 212 made of metal such as a stack of Ti/Au is formed on the uppermost layer of the mesa M2, and the p-side electrode 212 is ohmically connected to the contact layer of the upper DBR 208. A circular light exit aperture 212A whose center coincides with the axial direction of the mesa M2 is formed in the p-side electrode 212, and laser light is emitted to the outside from the light exit aperture 212A. In other words, the axial direction of mesa M2 becomes the optical axis. Furthermore, a cathode electrode 214 as an n-side electrode is formed on the back surface of the substrate 200. Note that the surface of the upper DBR 208 including the light exit port 212A is the exit surface.

そして、p側電極212と後述するアノード電極218とが接続される部分及び光出射口212Aを除いて、メサM2の表面を覆うように、絶縁層216が設けられる。そして、光出射口212Aを除いて、アノード電極218がp側電極212とオーミック接触するように設けられる。なお、アノード電極218は、複数のVCSEL-Bのそれぞれの光出射口212Aを除いて設けられる。つまり、3D形状測定用チップ20を構成する複数のVCSEL-Bは、各々のp側電極212がアノード電極218で並列接続される。 Then, an insulating layer 216 is provided so as to cover the surface of the mesa M2, except for a portion where the p-side electrode 212 and an anode electrode 218, which will be described later, are connected and the light exit port 212A. The anode electrode 218 is provided in ohmic contact with the p-side electrode 212 except for the light exit aperture 212A. Note that the anode electrode 218 is provided except for the light exit aperture 212A of each of the plurality of VCSEL-Bs. That is, the plurality of VCSEL-Bs constituting the 3D shape measurement chip 20 are connected in parallel with each other, with their respective p-side electrodes 212 connected to each other via an anode electrode 218.

図7は、一般的なVCSELの光出力と電力変換効率との関係を説明する図である。
一般的に、VCSELは、1個の光出力が4mW~8mWの光出力において電力変換効率が最大となる。しかし、電力変換効率が最大となる範囲においては、光出力がそれより小さい範囲で使用する場合と比較し、拡がり角が大きくなってしまい、照射面での光密度が光出力の増加に比例してはあがらない。
ここでは、近接検知用チップ10のVCSEL-Aは、電力変換効率が落ちる光出力の範囲となるように駆動されるのがよい。つまり、あえて電力変換効率が最大となりうる範囲よりも低い光出力で発光させることで、狭い拡がり角で発光させるようにする。なお、照射面において、光密度が不足する場合には、VCSEL-A1個あたりの光出力を増やすのではなく、VCSEL-Aの数を増やすことで、狭い拡がり角を保ちつつ光密度が高められる。なお、一例として、VCSEL-Aの1個の光出力は、1mW~4mWに設定されている。そして、近接検知用チップ10におけるVCSEL-Aの数は、例えば、前述したように1個~50個である。なお、図4に示した構成では、前述のとおり、電力変換効率が最大となりうる範囲(4mW~8mW)を避けつつ光密度を高めるため、近接検知用チップ10を複数のVCSEL-Aを含むように構成している。
FIG. 7 is a diagram illustrating the relationship between optical output and power conversion efficiency of a general VCSEL.
Generally, the power conversion efficiency of a VCSEL is maximized when the optical output of one VCSEL is 4 mW to 8 mW. However, in the range where the power conversion efficiency is maximum, the divergence angle becomes larger than when the light output is used in a lower range, and the light density at the irradiation surface is proportional to the increase in the light output. It doesn't rise.
Here, it is preferable that the VCSEL-A of the proximity detection chip 10 be driven within a range of optical output in which the power conversion efficiency decreases. In other words, by intentionally emitting light at a lower light output than the range where the power conversion efficiency can be maximized, the light is emitted at a narrow spread angle. Note that if the light density is insufficient on the irradiation surface, the light density can be increased while maintaining a narrow divergence angle by increasing the number of VCSEL-A rather than increasing the light output per VCSEL-A. . Note that, as an example, the optical output of one VCSEL-A is set to 1 mW to 4 mW. The number of VCSEL-A in the proximity detection chip 10 is, for example, 1 to 50 as described above. In the configuration shown in FIG. 4, as described above, in order to increase the optical density while avoiding the range where the power conversion efficiency is maximum (4 mW to 8 mW), the proximity detection chip 10 is configured to include a plurality of VCSEL-A. It is composed of

一方、3D形状測定用チップ20のVCSEL-Bでは、電力変換効率が最大となりうる光出力の範囲となるように駆動されることがよい。なお、一例として、VCSEL-Bの1個の光出力は、4mW~8mWに設定されている。そして、3D形状測定用チップ20におけるVCSEL-Bの数は、例えば、前述したように100個~1000個である。 On the other hand, the VCSEL-B of the 3D shape measurement chip 20 is preferably driven to a range of optical output where the power conversion efficiency can be maximized. Note that, as an example, the optical output of one VCSEL-B is set to 4 mW to 8 mW. The number of VCSEL-Bs in the 3D shape measurement chip 20 is, for example, 100 to 1000 as described above.

(拡散板30の構成)
次に、拡散板30について説明する。
図8は、拡散板30の構成の一例を説明する図である。図8(a)は、平面図、図8(b)は、(a)のVIIIB-VIIIB線での断面図である。
拡散板30は、図3(a)、(b)に示したように、近接検知用チップ10及び3D形状測定用チップ20が光を出射する側に設けられ、近接検知用チップ10及び3D形状測定用チップ20が各々出射する光を拡散させる。すなわち、拡散板30は、拡散板30に入射する光の拡がり角を更に広げる機能を有する。
(Configuration of diffuser plate 30)
Next, the diffusion plate 30 will be explained.
FIG. 8 is a diagram illustrating an example of the configuration of the diffusion plate 30. FIG. 8(a) is a plan view, and FIG. 8(b) is a sectional view taken along line VIIIB-VIIIB in FIG. 8(a).
As shown in FIGS. 3A and 3B, the diffusion plate 30 is provided on the side from which the proximity detection chip 10 and the 3D shape measurement chip 20 emit light, and the proximity detection chip 10 and the 3D shape measurement chip 20 The measurement chips 20 each diffuse the emitted light. That is, the diffuser plate 30 has a function of further widening the spread angle of light incident on the diffuser plate 30.

拡散板30は、図8(a)に示すように、第1の領域30Aと第2の領域30Bとを備えている。言い換えれば、第1の領域30Aと第2の領域30Bとが一体となった部材として構成されている。第1の領域30Aは、近接検知用チップ10のVCSEL-Aからの光の出射経路上に設けられ、第2の領域30Bは、3D形状測定用チップ20からの光の出射経路上に設けられている。つまり、図3(a)に示したように、発光装置4を表面から眺めた(平面視した)場合、拡散板30の第1の領域30Aは、近接検知用チップ10が配置される位置に対向して設けられ、拡散板30の第2の領域30Bは、3D形状測定用チップ20に対向して設けられている。近接検知用チップ10と3D形状測定用チップ20とを共通の拡散板30で覆う場合、近接検知用チップ10からの光も拡散板30で拡散されると、近接検知が困難となる。そこで、共通の拡散板30を使用するために、上記のとおり、拡散板30において第1の領域30Aと第2の領域30Bとを備えている。なお、本実施の形態では、近接検知用チップ10と3D形状測定用チップ20とが近接して配置されている。近接検知用チップ10と3D形状測定用チップ20との距離が離れすぎると、共通(一体)の拡散板30を採用すると必要以上に大きな拡散板が必要となってしまうためである。以上から、本実施の形態では、第1の領域30Aと第2の領域30Bとが一体となった小型の拡散板30を採用している。 The diffusion plate 30 includes a first region 30A and a second region 30B, as shown in FIG. 8(a). In other words, the first region 30A and the second region 30B are configured as an integrated member. The first region 30A is provided on the light emission path from the VCSEL-A of the proximity detection chip 10, and the second region 30B is provided on the light emission path from the 3D shape measurement chip 20. ing. That is, as shown in FIG. 3(a), when the light emitting device 4 is viewed from the surface (planar view), the first region 30A of the diffusion plate 30 is located at the position where the proximity detection chip 10 is arranged. The second region 30B of the diffusion plate 30 is provided facing the 3D shape measurement chip 20. When the proximity detection chip 10 and the 3D shape measurement chip 20 are covered by a common diffusion plate 30, if the light from the proximity detection chip 10 is also diffused by the diffusion plate 30, proximity detection becomes difficult. Therefore, in order to use the common diffuser plate 30, the diffuser plate 30 is provided with the first region 30A and the second region 30B as described above. In addition, in this embodiment, the proximity detection chip 10 and the 3D shape measurement chip 20 are arranged close to each other. This is because if the distance between the proximity detection chip 10 and the 3D shape measurement chip 20 is too large, a common (integral) diffusion plate 30 would require an unnecessarily large diffusion plate. From the above, this embodiment employs a small-sized diffuser plate 30 in which the first region 30A and the second region 30B are integrated.

そして、拡散板30の第2の領域30Bは、第1の領域30Aに比べ、拡散角が大きく設定されている。例えば、図8(b)に示すように、拡散板30は、両面が平行で平坦なガラス基材31の一方の表面に光を拡散させるための凹凸が形成された樹脂層32を備えている。ただし、第1の領域30Aと第2の領域30Bとは、凹凸の形状が異なっており、拡散角が第2の領域30Bの方が大きくなるように設定されている。なお、拡散角とは、拡散板30を透過した光の拡がり角である。 The second region 30B of the diffusion plate 30 has a larger diffusion angle than the first region 30A. For example, as shown in FIG. 8(b), the diffuser plate 30 includes a resin layer 32 on one surface of a glass base material 31 whose both surfaces are parallel and flat, and on which unevenness is formed for diffusing light. . However, the first region 30A and the second region 30B have different uneven shapes, and the diffusion angle is set to be larger in the second region 30B. Note that the diffusion angle is the spread angle of light transmitted through the diffusion plate 30.

ここでは、第1の領域30Aには、凹凸が設けられておらず、光が拡散しないように構成されている。第2の領域30Bにおいて凹凸を設ける樹脂層32を、第1の領域30Aでは凹凸を設けず平坦にするとか、両面が平行で平坦なガラス基材31の表面をむき出しにする。ここで、第1の領域30Aは完全な平坦である必要はなく、第2の領域30Bと比較し、拡散角が小さくなる範囲であれば凹凸形状が設けられていてもよい。また、拡散板30の第1の領域30Aは、光が通過する貫通孔であってもよい。貫通孔であれば、第1の領域30Aが平坦である場合と同様に光が拡散しない。 Here, the first region 30A is not provided with any unevenness and is configured to prevent light from being diffused. In the second region 30B, the resin layer 32 is provided with unevenness, but in the first region 30A, the resin layer 32 is made flat without any unevenness, or the surface of the glass substrate 31, which is parallel and flat on both sides, is exposed. Here, the first region 30A does not need to be completely flat, and may be provided with an uneven shape as long as the diffusion angle is smaller than that of the second region 30B. Further, the first region 30A of the diffusion plate 30 may be a through hole through which light passes. If it is a through hole, light will not be diffused as in the case where the first region 30A is flat.

そして、図8(b)に示すように、近接検知用チップ10のVCSEL-Aを、拡散板30の第1の領域30Aに対向する位置に配置する。一方、3D形状測定用チップ20のVCSEL-Bを、拡散板30の第2の領域30Bに対向する位置に配置する。VCSEL-Aの出射光の拡がり角をθ1とし、VCSEL-Bの出射光の拡がり角をθ2とする。なお、θ1は、θ2に比べて小さい(θ1<θ2)。 Then, as shown in FIG. 8(b), the VCSEL-A of the proximity detection chip 10 is placed at a position facing the first region 30A of the diffusion plate 30. On the other hand, VCSEL-B of the 3D shape measurement chip 20 is placed at a position facing the second region 30B of the diffusion plate 30. The spread angle of the emitted light from VCSEL-A is assumed to be θ1, and the spread angle of the emitted light from VCSEL-B is assumed to be θ2. Note that θ1 is smaller than θ2 (θ1<θ2).

すると、VCSEL-Aから出射した光が凹凸の設けられていない第1の領域30Aを透過する場合には、拡散を生じず、出射光の拡がり角θ1がそのまま拡散角αになって透過する。
一方、VCSEL-Bから出射した光が凹凸の設けられた第2の領域30Bを透過する場合には、拡散を生じて、出射光の拡がり角θ2より大きい拡散角βの光が拡散板30から出射する。
なお、拡がり角θ1、θ2及び拡散角α、βは、半値全幅(FWHM)である。
Then, when the light emitted from the VCSEL-A is transmitted through the first region 30A where no unevenness is provided, no diffusion occurs, and the spread angle θ1 of the emitted light becomes the diffusion angle α, and the light is transmitted.
On the other hand, when the light emitted from the VCSEL-B passes through the second region 30B provided with unevenness, diffusion occurs, and light with a diffusion angle β larger than the spread angle θ2 of the emitted light is transmitted from the diffusion plate 30. Emits light.
Note that the spread angles θ1 and θ2 and the diffusion angles α and β are full width at half maximum (FWHM).

以上説明したように、拡散板30は、第1の領域30Aの拡散角が第2の領域30Bの拡散角より小さいように構成されている。このようにすることで、3D形状測定用チップ20のVCSEL-Bからの出射光は、第2の領域30Bでさらに拡散されて外部に出射される。これにより、VCSEL-Bからの出射光が、第2の領域30Bで拡散されずに外部に出射される場合と比較し、より広い照射面において、より均一性を有する照射パタンが得られる。なお、第2の領域30Bは、第2の領域30Bの全体において一様な拡散角を有するように構成してもよく、第2の領域30B内の位置に応じて拡散角が異なるように構成してもよい。また、第2の領域30Bは、VCSEL-Bの光軸と拡散後の光の中心軸とが一致するように構成してもよく、VCSEL-Bの光軸に対して拡散後の光の中心軸を意図的にずらして照射面積が拡大するように構成してもよい。 As explained above, the diffusion plate 30 is configured such that the diffusion angle of the first region 30A is smaller than the diffusion angle of the second region 30B. By doing so, the light emitted from the VCSEL-B of the 3D shape measurement chip 20 is further diffused in the second region 30B and emitted to the outside. As a result, a more uniform irradiation pattern can be obtained over a wider irradiation surface compared to the case where the light emitted from the VCSEL-B is emitted to the outside without being diffused in the second region 30B. Note that the second region 30B may be configured to have a uniform diffusion angle throughout the second region 30B, or may be configured such that the diffusion angle differs depending on the position within the second region 30B. You may. Further, the second region 30B may be configured such that the optical axis of the VCSEL-B and the central axis of the diffused light coincide, and the second region 30B may be configured so that the optical axis of the VCSEL-B and the central axis of the diffused light coincide with each other. The irradiation area may be expanded by intentionally shifting the axis.

なお、第1の領域30Aは、近接検知用チップ10のVCSEL-Aの出射光の拡がり角θ1を狭めるような光学素子を備えていてもよい。このような光学素子は、例えば第1の領域30Aを凸レンズ状にすることで得られる。ここで、拡がり角を狭めるとは、入射光を集光させる場合だけでなく、入射光を平行光としたり、拡散はするものの、その拡散の程度を狭めたりするものを含む。 Note that the first region 30A may include an optical element that narrows the spread angle θ1 of the emitted light of the VCSEL-A of the proximity detection chip 10. Such an optical element can be obtained, for example, by forming the first region 30A into a convex lens shape. Here, narrowing the divergence angle includes not only condensing the incident light, but also converting the incident light into parallel light, and narrowing the degree of diffusion even though the incident light is diffused.

第1の領域30Aの大きさは、近接検知用チップ10のVCSEL-Aの数、出射光の拡がり角θ、出射光の強度などを考慮して決めればよい。一例として、顔認証に使用する場合には、近接検知用チップ10は、例えばVCSEL-Aが1個~50個の範囲で構成される場合、第1の領域30Aは横幅及び縦幅が50μm~500μmの範囲とすればよい。また、図8(a)では、第1の領域30Aの平面視した場合の表面形状を円形としたが、正方形、長方形、多角形やこれらを複合した形状であってよい。また、第1の領域30Aの横幅及び縦幅、すなわち、第1の領域30Aの大きさは、近接検知用チップ10の光出力に基づいて設定してもよい。例えば、近接検知用チップ10から出射される光の半値全幅の領域よりも大きく、0.1%強度の領域よりも小さい範囲に設定してもよい。また、VCSEL-AとVCSEL-Bとをより近接させたい場合には、1%強度の領域よりも小さい範囲、又は、5%強度の領域よりも小さい範囲に設定してもよい。 The size of the first region 30A may be determined by considering the number of VCSEL-A of the proximity detection chip 10, the spread angle θ of the emitted light, the intensity of the emitted light, and the like. As an example, when used for face authentication, when the proximity detection chip 10 is configured with 1 to 50 VCSEL-A, the first region 30A has a width and a height of 50 μm to 50 μm. The range may be 500 μm. Further, in FIG. 8A, the surface shape of the first region 30A when viewed from above is circular, but it may be square, rectangular, polygonal, or a combination of these shapes. Further, the horizontal width and vertical width of the first region 30A, that is, the size of the first region 30A, may be set based on the optical output of the proximity detection chip 10. For example, it may be set to a range larger than the full width at half maximum of the light emitted from the proximity detection chip 10 and smaller than the range of 0.1% intensity. Furthermore, if it is desired to bring VCSEL-A and VCSEL-B closer together, they may be set to a range smaller than the 1% intensity region or smaller than the 5% intensity region.

そして、第1の領域30Aと第2の領域30Bとを含む拡散板30の大きさは、例えば、横幅及び縦幅が1mm~10mm、厚みは0.1mm~1mmとすればよい。なお、拡散板30は、近接検知用チップ10、3D形状測定用チップ20及び光量監視用受光素子40を平面視した状態において覆っていればよい。また、拡散板30を平面視した形状が長方形である例を示したが、多角形や円形など、他の形状であってもよい。そして、以上のような大きさ及び形状であれば、特に、携帯型情報処理端末の顔認証や、数m程度までの比較的近距離の測定に適した光拡散部材が提供される。 The size of the diffusion plate 30 including the first region 30A and the second region 30B may be, for example, 1 mm to 10 mm in width and height, and 0.1 mm to 1 mm in thickness. Note that the diffusion plate 30 only needs to cover the proximity detection chip 10, the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring in a plan view. Further, although an example has been shown in which the shape of the diffuser plate 30 in plan view is a rectangle, other shapes such as a polygon or a circle may be used. With the size and shape described above, a light diffusing member is provided that is particularly suitable for facial recognition of portable information processing terminals and for relatively short-distance measurements up to several meters.

(拡散板30、近接検知用チップ10のVCSEL-A及び3D形状測定用チップ20のVCSEL-Bの位置関係)
図8(b)により、近接検知用チップ10のVCSEL-A及び3D形状測定用チップ20のVCSEL-Bの位置関係を説明する。ここで、互いに隣接する近接検知用チップ10のVCSEL-Aと3D形状測定用チップ20のVCSEL-Bとの配置の間隔をp1、近接検知用チップ10のVCSEL-A間の間隔をp2、3D形状測定用チップ20のVCSEL-B間の間隔をp3とする。
(Positional relationship among the diffusion plate 30, VCSEL-A of the proximity detection chip 10, and VCSEL-B of the 3D shape measurement chip 20)
The positional relationship between the VCSEL-A of the proximity detection chip 10 and the VCSEL-B of the 3D shape measurement chip 20 will be explained with reference to FIG. 8(b). Here, the arrangement interval between the VCSEL-A of the proximity detection chip 10 and the VCSEL-B of the 3D shape measurement chip 20 which are adjacent to each other is p1, the interval between the VCSEL-A of the proximity detection chip 10 is p2, and 3D The distance between VCSEL-B of the shape measurement chip 20 is assumed to be p3.

このとき、図8(b)から分かるように、VCSEL-Bが近接検知用チップ10に近づきすぎる、つまり間隔p1が小さくなると、VCSEL-Bから出射される光強度の大きい光が拡散板30の第1の領域30Aを通過し、拡散されない又は拡散が弱い状態で外部に出射されやすくなる。このため、隣接するVCSEL-AとVCSEL-Bとの間に十分な距離を設けることがよい。例えば、拡散板30の第1の領域30Aに隣接する3D形状測定用チップ20のVCSEL-Bは、出射光の拡がり角θ2の範囲が拡散板30の第1の領域30Aと重複しないように配置されることがよい。このようにすることで、3D形状測定用チップ20のVCSEL-Bの出射光の拡がり角θ2の範囲が、拡散板30の第1の領域30Aと重複する場合と比較し、3D形状測定用チップ20のVCSEL-Bから出射されて拡散板30の第1の領域30Aを通過する光量が低減される。 At this time, as can be seen from FIG. 8(b), if the VCSEL-B gets too close to the proximity detection chip 10, that is, if the interval p1 becomes small, the high-intensity light emitted from the VCSEL-B will pass through the diffusion plate 30. The light passes through the first region 30A and is easily emitted to the outside without being diffused or with weak diffusion. Therefore, it is preferable to provide a sufficient distance between adjacent VCSEL-A and VCSEL-B. For example, the VCSEL-B of the 3D shape measurement chip 20 adjacent to the first region 30A of the diffuser plate 30 is arranged so that the range of the spread angle θ2 of the emitted light does not overlap with the first region 30A of the diffuser plate 30. It is good that it is done. By doing so, compared to the case where the range of the spread angle θ2 of the output light of the VCSEL-B of the 3D shape measurement chip 20 overlaps with the first region 30A of the diffuser plate 30, the 3D shape measurement chip 20 The amount of light emitted from the VCSEL-B of 20 and passing through the first region 30A of the diffuser plate 30 is reduced.

例えば、互いに隣接する近接検知用チップ10のVCSEL-Aと3D形状測定用チップ20のVCSEL-Bとの配置の間隔p1は、3D形状測定用チップ20のVCSEL-B間の間隔p3より大きくすることがよい。 For example, the spacing p1 between the VCSEL-A of the proximity detection chip 10 and the VCSEL-B of the 3D shape measurement chip 20 that are adjacent to each other is set to be larger than the spacing p3 between the VCSEL-B of the 3D shape measurement chip 20. That's good.

また、近接検知用チップ10のVCSEL-Aの出射光の拡がり角θ1は、3D形状測定用チップ20のVCSEL-Bの出射光の拡がり角θ2に比較し、小さく設定されている。しかし、近接検知用チップ10のVCSEL-Aの光出射口112A(図5参照)から拡散板30までを距離g1とし、3D形状測定用チップ20のVCSEL-Bの光出射口212Aから拡散板30までを距離g2とした場合、距離g1を距離g2より小さく(g1<g2)すれば、つまり、近接検知用チップ10のVCSEL-Aの光出射口112Aを、3D形状測定用チップ20のVCSEL-Bの光出射口212Aより、拡散板30に近くすれば、図8(b)に示すように、近接検知用チップ10のVCSEL-Aからの出射光は、拡散板30の第1の領域30Aが小さい場合であっても、第1の領域30Aを透過して被測定物に照射されやすい。 Further, the spread angle θ1 of the emitted light of the VCSEL-A of the proximity detection chip 10 is set smaller than the spread angle θ2 of the emitted light of the VCSEL-B of the 3D shape measurement chip 20. However, the distance g1 is from the light output port 112A of the VCSEL-A (see FIG. 5) of the proximity detection chip 10 to the diffuser plate 30, and the distance g1 is from the light output port 212A of the VCSEL-B of the 3D shape measurement chip 20 to the diffuser plate 30. If the distance g2 is set to the distance g2, then if the distance g1 is made smaller than the distance g2 (g1<g2), that is, the light emitting port 112A of the VCSEL-A of the proximity detection chip 10 is connected to the VCSEL-A of the 3D shape measurement chip 20. If the light exit port 212A of B is closer to the diffuser plate 30, as shown in FIG. Even if the light is small, the light is likely to pass through the first region 30A and be irradiated onto the object to be measured.

このようにすると、拡散板30の第1の領域30Aの面積を小さくしやすい。そして、第1の領域30Aの面積が小さいほど、3D形状測定用チップ20のVCSEL-Bから出射されて第1の領域30Aを通過する光量がより低減されるため、3D形状測定用チップ20のVCSEL-Bを、近接検知用チップ10に対してより近接して配置しうる。つまり、互いに隣接する近接検知用チップ10のVCSEL-Aと、3D形状測定用チップ20のVCSEL-Bとの間に生じる、VCSEL-Bを配置できない領域(デッドスペース)が削減され、拡散板30や側壁33のサイズが小さくなる。 In this way, the area of the first region 30A of the diffusion plate 30 can be easily reduced. The smaller the area of the first region 30A, the more the amount of light emitted from the VCSEL-B of the 3D shape measurement chip 20 and passing through the first region 30A is reduced. VCSEL-B can be placed closer to the proximity sensing chip 10. In other words, the area (dead space) where VCSEL-B cannot be placed, which occurs between the VCSEL-A of the proximity detection chip 10 and the VCSEL-B of the 3D shape measurement chip 20 that are adjacent to each other, is reduced, and the diffusion plate 30 and the size of the side wall 33 becomes smaller.

さらに、3D形状測定用チップ20のVCSEL-Bは、近接検知用チップ10のVCSEL-Aより光出力が大きいため、温度が上昇しやすい。よって、3D形状測定用チップ20のVCSEL-B間の間隔p3は、近接検知用チップ10のVCSEL-A間の間隔p2より広くすれば(p3>p2)、温度上昇が抑制される。一方、近接検知用チップ10のVCSEL-Aは3D形状測定用チップ20のVCSEL-Bよりも光出力が小さいため、温度が上昇しにくい。よって、近接検知用チップ10のVCSEL-A間の距離である間隔p2を、3D形状測定用チップ20のVCSEL-B間の距離である間隔p3よりも小さくすれば、近接検知用チップ10の占有面積を低減しやすい。 Further, since the VCSEL-B of the 3D shape measurement chip 20 has a higher optical output than the VCSEL-A of the proximity detection chip 10, the temperature tends to rise. Therefore, if the distance p3 between the VCSEL-B of the 3D shape measurement chip 20 is made wider than the distance p2 between the VCSEL-A of the proximity detection chip 10 (p3>p2), temperature rise can be suppressed. On the other hand, since the VCSEL-A of the proximity detection chip 10 has a smaller optical output than the VCSEL-B of the 3D shape measurement chip 20, the temperature does not easily rise. Therefore, if the distance p2, which is the distance between VCSEL-A of the proximity detection chip 10, is made smaller than the distance p3, which is the distance between VCSEL-B of the 3D shape measurement chip 20, the occupancy of the proximity detection chip 10 can be reduced. Easy to reduce area.

さらに、図8(a)に示すように、拡散板30の第1の領域30Aが第2の領域30Bにより四方が囲まれた状態とすることがよい。このようにすることで、後述する図9(a)や図9(b)と比較し、3D形状測定用チップ20のVCSEL-Bから出射する光が、拡散板30の第1の領域を通過することが抑制される。 Furthermore, as shown in FIG. 8(a), it is preferable that the first region 30A of the diffusion plate 30 be surrounded on all sides by the second region 30B. By doing this, the light emitted from the VCSEL-B of the 3D shape measurement chip 20 passes through the first region of the diffusion plate 30, as compared with FIGS. 9(a) and 9(b) described later. It is restrained from doing so.

次に、拡散板30の変形例を説明する。
図9は、拡散板30の変形例を示す図である。図9(a)は、拡散板30の第1の変形例、図9(b)は、拡散板30の第2の変形例である。
図9(a)に示す拡散板30の第1の変形例では、拡散板30の第1の領域30Aの平面形状を+x方向に延びたスリット状にした。このようにすることで、±x方向の配置に対するマージンが広がる。この場合であっても、第1の領域は、第2の領域で囲まれているので、3D形状測定用チップ20のVCSEL-Bから出射する光が、拡散板30の第1の領域を通過することが抑制される。
Next, a modification of the diffusion plate 30 will be explained.
FIG. 9 is a diagram showing a modification of the diffusion plate 30. 9(a) shows a first modified example of the diffusion plate 30, and FIG. 9(b) shows a second modified example of the diffused plate 30.
In a first modified example of the diffuser plate 30 shown in FIG. 9(a), the planar shape of the first region 30A of the diffuser plate 30 is made into a slit shape extending in the +x direction. By doing this, the margin for the arrangement in the ±x direction is widened. Even in this case, since the first region is surrounded by the second region, the light emitted from the VCSEL-B of the 3D shape measurement chip 20 passes through the first region of the diffuser plate 30. It is restrained from doing so.

一方、図9(b)に示す拡散板30の第2の変形例では、拡散板30の第1の領域30Aが拡散板30の右側端部(+x方向側)に設けられている。このようにすると、第1の領域は、第2の領域で囲まれていないので、拡散板30の第1の変形例と比較し、3D形状測定用チップ20のVCSEL-Bから出射する光のうち、拡散板30の第1の領域30Aを通過する光量が増加する。しかしながら、3D形状測定用チップ20のVCSEL-Bの光出力が小さい場合や、平面視において、3D形状測定用チップ20のVCSEL-Bと第1の領域30Aとの距離が離れている場合など、3D形状測定用チップ20のVCSEL-Bから出射する光が第1の領域30Aを通過することが許容される前提の構成においては、拡散板30の第2の変形例を採用してもよい。3D形状測定用チップ20のVCSEL-Bから出射する光が、拡散板30の第1の領域を通過することが抑制される。
ここでは、第1の領域が第2の領域で囲まれているとは、平面視した状態において、少なくとも2方向以上に第2の領域30Bが存在する状態をいう。
On the other hand, in a second modified example of the diffuser plate 30 shown in FIG. 9(b), the first region 30A of the diffuser plate 30 is provided at the right end (+x direction side) of the diffuser plate 30. In this way, the first region is not surrounded by the second region, so compared to the first modification of the diffuser plate 30, the light emitted from the VCSEL-B of the 3D shape measurement chip 20 is Among them, the amount of light passing through the first region 30A of the diffuser plate 30 increases. However, when the optical output of the VCSEL-B of the 3D shape measurement chip 20 is small, or when the distance between the VCSEL-B of the 3D shape measurement chip 20 and the first region 30A is large in plan view, etc. In a configuration in which the light emitted from the VCSEL-B of the 3D shape measurement chip 20 is allowed to pass through the first region 30A, the second modification of the diffuser plate 30 may be adopted. The light emitted from the VCSEL-B of the 3D shape measurement chip 20 is suppressed from passing through the first region of the diffusion plate 30.
Here, the phrase "the first region is surrounded by the second region" means that the second region 30B exists in at least two directions when viewed from above.

(3Dセンサ6の構成)
図10は、3Dセンサ6を説明する図である。
3Dセンサ6は、複数の受光領域61がマトリクス(格子)状に配列されて構成されている。3Dセンサ6は、発光装置4からの出射光パルスに対する被測定物からの反射光である受光パルスを受光し、受光されるまでの時間に対応する電荷を受光領域61毎に蓄積する。一例として、3Dセンサ6は、各受光領域61が2つのゲートとそれらに対応した電荷蓄積部を備えたCMOS構造のデバイスとして構成されている。そして、2つのゲートに交互にパルスを加えることによって、発生した光電子を2つの電荷蓄積部の何れかに高速に転送し、出射光パルスと受光パルスとの位相差に応じた電荷を蓄積するように構成されている。そして、ADコンバータを介して、受光領域61毎の出射光パルスと受光パルスとの位相差に応じた電荷に対応するデジタル値が信号として出力される。すなわち、3Dセンサ6は、近接検知用チップ10から光が出射されてから3Dセンサ6で受光されるまでの時間に相当する信号、及び3D形状測定用チップ20から光が出射されてから3Dセンサ6で受光されるまでの時間に相当する信号を出力する。
(Configuration of 3D sensor 6)
FIG. 10 is a diagram illustrating the 3D sensor 6.
The 3D sensor 6 is configured with a plurality of light receiving areas 61 arranged in a matrix (lattice). The 3D sensor 6 receives a light reception pulse that is reflected light from the object to be measured in response to the light pulse emitted from the light emitting device 4, and accumulates charges corresponding to the time until the light is received in each light reception area 61. As an example, the 3D sensor 6 is configured as a device with a CMOS structure in which each light receiving region 61 includes two gates and a charge storage section corresponding thereto. By applying pulses alternately to the two gates, the generated photoelectrons are transferred to either of the two charge storage sections at high speed, and charges are accumulated according to the phase difference between the emitted light pulse and the received light pulse. It is composed of Then, a digital value corresponding to the charge corresponding to the phase difference between the emitted light pulse and the received light pulse for each light receiving area 61 is outputted as a signal via the AD converter. That is, the 3D sensor 6 receives a signal corresponding to the time from when light is emitted from the proximity detection chip 10 until it is received by the 3D sensor 6, and from when the light is emitted from the 3D shape measurement chip 20 to when the 3D sensor 6, a signal corresponding to the time until light is received is output.

(情報処理装置1における認証処理のフローチャート)
図11は、情報処理装置1の使用に関する認証処理を行うためのフローチャートである。
ここでは、情報処理装置1は、少なくとも、電源がオフのオフ状態と、情報処理装置1の一部分のみに電源が供給されている待機状態と、待機状態よりも多くの部分、例えば、情報処理装置1全体に電源が供給されている動作状態とを備えているとする。
(Flowchart of authentication processing in information processing device 1)
FIG. 11 is a flowchart for performing authentication processing regarding use of the information processing device 1.
Here, the information processing device 1 is at least in an off state in which the power is off, a standby state in which power is supplied to only a part of the information processing device 1, and a standby state in which power is supplied to only a portion of the information processing device 1, and a state in which more parts than the standby state, for example, the information processing device 1, and an operating state in which power is supplied to the entire device.

まず、情報処理装置1の使用要求が有るか否かが判断される(ステップ110。図11ではS110と表記する。他も同様である。)。使用要求が有る場合とは、オフ状態において電源がオンされた場合や、待機状態において情報処理装置1を使用するため操作がユーザによって行われた場合等をいう。また、待機状態において電話やメール等が着信した場合も使用要求が有る場合の一例である。すなわち、動作状態に移行する信号をシステム制御部9が受け付けた場合が該当する。
ステップ110において、否定(NO)の判断がされた場合、つまりオフ状態や待機状態が継続している場合には、ステップ110が繰り返される。
First, it is determined whether or not there is a request to use the information processing device 1 (step 110, denoted as S110 in FIG. 11. The same applies to the others). The case where there is a use request refers to a case where the power is turned on in an off state, a case where an operation is performed by a user to use the information processing device 1 in a standby state, and the like. Further, an example of a case where there is a request for use is when a telephone call, e-mail, etc. is received in the standby state. That is, this corresponds to the case where the system control unit 9 receives a signal to shift to the operating state.
If a negative determination (NO) is made in step 110, that is, if the off state or standby state continues, step 110 is repeated.

一方、ステップ110において、肯定(YES)の判断がされた場合、つまり動作状態に移行した場合には、近接検知用チップ10から光が被測定物に対して照射され、3Dセンサ6により被測定物からの反射光が受光される(ステップ120)。なお、ステップ110における使用要求の有無とは無関係に、待機状態において、近接検知用チップ10から光を照射し続けてもよい。 On the other hand, if an affirmative determination (YES) is made in step 110, that is, if the state shifts to the operating state, light is irradiated from the proximity detection chip 10 to the object to be measured, and the 3D sensor 6 irradiates the object to be measured. Reflected light from an object is received (step 120). Note that the proximity detection chip 10 may continue to emit light in the standby state, regardless of whether there is a request for use in step 110.

次に、被測定物が近接しているか否かが判断される(ステップ130)。なお、近接しているとは、予め定められた距離内に被測定物があることをいう。ステップ130において、否定(NO)の判断がされた場合、つまり被測定物が近接していない場合には、ステップ120に戻る。
一方、ステップ130において、肯定(YES)の判断がされた場合、つまり被測定物が近接している場合には、3D形状測定用チップ20から光が照射され、被測定物からの反射光が3Dセンサ6により受光される(ステップ140)。このとき、近接検知用チップ10からの光の照射を停止してもよく、光の照射を継続してもよい。近接検知用チップ10からの照射を継続すれば、照射を継続しない場合と比較し、照射面での照射パタンがより均一になりやすい。
Next, it is determined whether the object to be measured is nearby (step 130). Note that being close means that the object to be measured is within a predetermined distance. If a negative determination (NO) is made in step 130, that is, if the object to be measured is not close, the process returns to step 120.
On the other hand, if the determination in step 130 is affirmative (YES), that is, if the object to be measured is close, light is emitted from the 3D shape measuring chip 20, and the reflected light from the object to be measured is emitted. The light is received by the 3D sensor 6 (step 140). At this time, the light irradiation from the proximity detection chip 10 may be stopped, or the light irradiation may be continued. If the irradiation from the proximity detection chip 10 is continued, the irradiation pattern on the irradiation surface tends to become more uniform than when the irradiation is not continued.

そして、3Dセンサ6が受光した光量に基づいて、光学装置制御部8の形状特定部81により被測定物の3D形状が特定される(ステップ150)。 Then, based on the amount of light received by the 3D sensor 6, the shape identifying section 81 of the optical device control section 8 identifies the 3D shape of the object to be measured (step 150).

次に、認証処理部91により特定された特定結果である3D形状が予め定められた形状であるか否かが判断される(ステップ160)。ステップ160において、肯定(YES)の判断がされた場合、つまり特定された3D形状が予め蓄積された形状である場合には、情報処理装置1の使用が許可される(ステップ170)。一方、ステップ160において、否定(NO)の判断がされた場合、つまり特定された3D形状がROMなどに予め蓄積された形状でない場合には、自装置である情報処理装置1の使用が許可されず、ステップ120に戻る。なお、3D形状だけでなく、2Dカメラ93で取得した2次元画像等の他の情報を加味して、自装置である情報処理装置1の使用の許可を判断してもよい。 Next, it is determined whether the 3D shape that is the identification result identified by the authentication processing unit 91 is a predetermined shape (step 160). If the determination in step 160 is affirmative (YES), that is, if the identified 3D shape is a previously stored shape, use of the information processing device 1 is permitted (step 170). On the other hand, if a negative determination (NO) is made in step 160, that is, if the identified 3D shape is not a shape stored in advance in a ROM or the like, use of the information processing device 1, which is the own device, is not permitted. Then, the process returns to step 120. Note that, in addition to the 3D shape, other information such as a two-dimensional image acquired by the 2D camera 93 may be taken into consideration to determine permission to use the information processing device 1, which is the own device.

以上説明したように、本実施の形態における情報処理装置1は、近接検知用チップ10と3D形状測定用チップ20とを備えている。これは、近接検知用チップ10からの光の照射により、被測定物が情報処理装置1に近接しているか否かを判断し、被測定物が近接している場合に3D形状測定用チップ20から3D測定用の光を照射する。すなわち、被測定物が近接していないにもかかわらず、3D形状測定用チップ20が発光することが抑制される。このとき、近接検知用チップ10の光出力を3D形状測定用チップ20の光出力に比べて小さくすることにより、消費電力が抑制される。つまり、情報処理装置1が携帯型情報処理端末である場合には、電池の充電量の低下が抑制される。 As described above, the information processing device 1 in this embodiment includes the proximity detection chip 10 and the 3D shape measurement chip 20. This determines whether the object to be measured is close to the information processing device 1 by irradiating light from the proximity detection chip 10, and if the object to be measured is nearby, the 3D shape measurement chip 20 Light for 3D measurement is irradiated from. That is, the 3D shape measuring chip 20 is suppressed from emitting light even though the object to be measured is not close to each other. At this time, power consumption is suppressed by making the optical output of the proximity detection chip 10 smaller than that of the 3D shape measurement chip 20. That is, when the information processing device 1 is a portable information processing terminal, a decrease in the amount of charge of the battery is suppressed.

(近接検知用チップ10及び3D形状測定用チップ20と回路基板7との接続関係)
次に、図4により、近接検知用チップ10及び3D形状測定用チップ20と回路基板7に設けられた導体パタンとの接続関係を説明する。
回路基板7上には、導体パタンとして、近接検知用チップ10用のカソードパタン71、アノードパタン72、3D形状測定用チップ20用のカソードパタン73、アノードパタン74A、74Bが設けられている。
(Connection relationship between the proximity detection chip 10 and the 3D shape measurement chip 20 and the circuit board 7)
Next, the connection relationship between the proximity detection chip 10, the 3D shape measurement chip 20, and the conductor pattern provided on the circuit board 7 will be explained with reference to FIG.
On the circuit board 7, a cathode pattern 71 for the proximity detection chip 10, an anode pattern 72, a cathode pattern 73 for the 3D shape measurement chip 20, and anode patterns 74A and 74B are provided as conductor patterns.

前述したように、近接検知用チップ10は、裏面にカソード電極114が設けられ、表面にアノード電極118が設けられている(図5参照)。なお、アノード電極118は、4個のVCSEL-Aのp側電極112を接続するとともに、後述するボンディングワイヤ76が接続されるパッド部118Aを備えている。
同様に、3D形状測定用チップ20は、裏面にカソード電極214が設けられ、表面にアノード電極218が設けられている(図6参照)。なお、アノード電極218は、マトリクス状に配置されたVCSEL-Bのアノード電極218を接続するように形成されるとともに、±y方向側に延長され、後述するボンディングワイヤ75A、75Bが接続されるパッド部218A、218Bを備えている。
As described above, the proximity detection chip 10 is provided with a cathode electrode 114 on the back surface and an anode electrode 118 on the front surface (see FIG. 5). Note that the anode electrode 118 connects the p-side electrodes 112 of the four VCSEL-A and also includes a pad portion 118A to which a bonding wire 76, which will be described later, is connected.
Similarly, the 3D shape measurement chip 20 is provided with a cathode electrode 214 on the back surface and an anode electrode 218 on the front surface (see FIG. 6). Note that the anode electrode 218 is formed to connect the anode electrodes 218 of the VCSEL-B arranged in a matrix, is extended in the ±y direction, and is a pad to which bonding wires 75A and 75B, which will be described later, are connected. 218A and 218B.

近接検知用チップ10用のカソードパタン71は、近接検知用チップ10の裏面に設けられたカソード電極114が接続されるように、近接検知用チップ10より広い面積で形成されている。そして、近接検知用チップ10は、裏面に設けられたカソード電極114と、回路基板7上の近接検知用チップ10用のカソードパタン71とが、導電性接着剤にて接着されている。そして、近接検知用チップ10のアノード電極118のパッド部118Aは、ボンディングワイヤ76にて、回路基板7上のアノードパタン72と接続されている。 The cathode pattern 71 for the proximity detection chip 10 is formed to have a larger area than the proximity detection chip 10 so that the cathode electrode 114 provided on the back surface of the proximity detection chip 10 is connected. In the proximity detection chip 10, a cathode electrode 114 provided on the back surface and a cathode pattern 71 for the proximity detection chip 10 on the circuit board 7 are bonded with a conductive adhesive. The pad portion 118A of the anode electrode 118 of the proximity detection chip 10 is connected to the anode pattern 72 on the circuit board 7 with a bonding wire 76.

同様に、3D形状測定用チップ20用のカソードパタン73は、3D形状測定用チップ20の裏面に設けられたカソード電極214が接続されるように、3D形状測定用チップ20より広い面積で形成されている。そして、3D形状測定用チップ20用のカソードパタン73上に、3D形状測定用チップ20が導電性接着剤などにより接着されている。
3D形状測定用チップ20用のアノードパタン74A、74Bは、3D形状測定用チップ20の表面に設けられたアノード電極218(図6参照)の対向する二辺(±y方向側)と対向するように設けられている。そして、アノードパタン74A、74Bと3D形状測定用チップ20のアノード電極218のパッド部218A、218Bとが、それぞれボンディングワイヤ75A、75Bで接続されている。なお、ボンディングワイヤ75A、75Bは、各々複数設けられているが、そのうちの1つに符号を付している。
Similarly, the cathode pattern 73 for the 3D shape measurement chip 20 is formed to have a wider area than the 3D shape measurement chip 20 so that the cathode electrode 214 provided on the back surface of the 3D shape measurement chip 20 is connected. ing. The 3D shape measurement chip 20 is bonded onto the cathode pattern 73 for the 3D shape measurement chip 20 using a conductive adhesive or the like.
The anode patterns 74A and 74B for the 3D shape measurement chip 20 are arranged so as to face two opposing sides (±y direction sides) of the anode electrode 218 (see FIG. 6) provided on the surface of the 3D shape measurement chip 20. It is set in. The anode patterns 74A, 74B and the pad portions 218A, 218B of the anode electrode 218 of the 3D shape measurement chip 20 are connected by bonding wires 75A, 75B, respectively. Note that, although a plurality of bonding wires 75A and 75B are each provided, one of them is given a reference numeral.

(駆動方法)
近接検知用チップ10及び3D形状測定用チップ20をより高速に駆動させたい場合は、ともにローサイド駆動すればよい。ローサイド駆動とは、VCSELなどの駆動対象に対して、電流経路の下流側にMOSトランジスタ等の駆動部が位置する構成を言う。逆に、上流側に駆動部が位置する構成をハイサイド駆動と言う。本実施の形態においては、近接検知用チップ10及び3D形状測定用チップ20の両方をローサイド駆動とするために、両者のカソードを分離して、独立して駆動している。
(Drive method)
If it is desired to drive the proximity detection chip 10 and the 3D shape measurement chip 20 at higher speeds, both may be driven on the low side. Low-side drive refers to a configuration in which a drive unit such as a MOS transistor is located downstream of a current path with respect to a drive target such as a VCSEL. Conversely, a configuration in which the drive section is located on the upstream side is called a high-side drive. In this embodiment, in order to drive both the proximity detection chip 10 and the 3D shape measurement chip 20 on the low side, their cathodes are separated and driven independently.

図12は、ローサイド駆動を説明する図である。図12では、近接検知用チップ10のVCSEL-Aと、3D形状測定用チップ20のVCSEL-Bと、第1の駆動部50Aと第2の駆動部50Bと、光学装置制御部8との関係を示す。第1の駆動部50A及び第2の駆動部50Bは、MOSトランジスタを介して接地されている。つまり、MOSトランジスタがオン/オフされることにより、VCSELのカソード側がオンオフされることでローサイド駆動される。
なお、図12では、近接検知用チップ10のVCSEL-Aと3D形状測定用チップ20のVCSEL-Bとは、アノード側も分離されている。
FIG. 12 is a diagram illustrating low side drive. In FIG. 12, the relationship between the VCSEL-A of the proximity detection chip 10, the VCSEL-B of the 3D shape measurement chip 20, the first drive section 50A, the second drive section 50B, and the optical device control section 8 is shown. shows. The first drive section 50A and the second drive section 50B are grounded via a MOS transistor. That is, by turning on and off the MOS transistor, the cathode side of the VCSEL is turned on and off, thereby driving the VCSEL to the low side.
In FIG. 12, the VCSEL-A of the proximity detection chip 10 and the VCSEL-B of the 3D shape measurement chip 20 are also separated on the anode side.

(発光装置4における近接検知用チップ10、3D形状測定用チップ20及び光量監視用受光素子40の配置)
図13は、発光装置4における近接検知用チップ10、3D形状測定用チップ20及び光量監視用受光素子40の配置について説明する図である。図13(a)は、本実施の形態として説明した配置、図13(b)は、配置についての第1の変形例、図13(c)は、配置についての第2の変形例、図13(d)は、配置についての第3の変形例である。ここでは、近接検知用チップ10、3D形状測定用チップ20、光量監視用受光素子40及びボンディングワイヤを示し、他の記載を省略する。なお、平面形状が四角形である3D形状測定用チップ20における-x方向の側面を側面21A、+x方向の側面を側面21B、+y方向の側面を側面21C、-y方向の側面を側面21Dとする。ここでは、側面21Aと側面21Bとが対向し、側面21Cと側面21Dとが側面21Aと側面21Bとを接続して対向する。側面21Aは、第1の側面の一例、側面21Bは、第2の側面の一例、側面21Cは、第3の側面の一例、側面21Dは、第4の側面の一例である。
(Arrangement of proximity detection chip 10, 3D shape measurement chip 20, and light receiving element 40 for light amount monitoring in light emitting device 4)
FIG. 13 is a diagram illustrating the arrangement of the proximity detection chip 10, the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring in the light emitting device 4. 13(a) shows the arrangement described in this embodiment, FIG. 13(b) shows a first modification of the arrangement, and FIG. 13(c) shows a second modification of the arrangement. (d) is a third modification of the arrangement. Here, the proximity detection chip 10, the 3D shape measurement chip 20, the light receiving element 40 for light amount monitoring, and the bonding wire are shown, and other descriptions are omitted. In addition, in the 3D shape measurement chip 20 having a rectangular planar shape, the side surface in the −x direction is referred to as a side surface 21A, the side surface in the +x direction is referred to as a side surface 21B, the side surface in the +y direction is referred to as a side surface 21C, and the side surface in the −y direction is referred to as a side surface 21D. . Here, side surface 21A and side surface 21B face each other, and side surface 21C and side surface 21D connect side surface 21A and side surface 21B and face each other. The side surface 21A is an example of a first side surface, the side surface 21B is an example of a second side surface, the side surface 21C is an example of a third side surface, and the side surface 21D is an example of a fourth side surface.

図13(a)に示す本実施の形態として説明した配置(図3(a)参照)では、光量監視用受光素子40は、3D形状測定用チップ20の-x方向の側面21A側に設けられている。そして、近接検知用チップ10は、3D形状測定用チップ20の+x方向の側面21B側に設けられている。3D形状測定用チップ20のアノード電極218(図6参照)と回路基板7上に設けられたアノードパタン74A、74B(図4参照)とを接続するボンディングワイヤ75A、75Bは、3D形状測定用チップ20の±y方向の側面21C、21D側に対向するように設けられている。ボンディングワイヤ75A、75Bは、第2の発光素子チップに電力を供給する配線の一例である。 In the arrangement described as this embodiment shown in FIG. 13(a) (see FIG. 3(a)), the light receiving element 40 for light amount monitoring is provided on the side surface 21A of the 3D shape measuring chip 20 in the −x direction. ing. The proximity detection chip 10 is provided on the side surface 21B of the 3D shape measurement chip 20 in the +x direction. The bonding wires 75A and 75B connecting the anode electrode 218 (see FIG. 6) of the 3D shape measurement chip 20 and the anode patterns 74A and 74B (see FIG. 4) provided on the circuit board 7 are connected to the 3D shape measurement chip 20. They are provided so as to face the side surfaces 21C and 21D of 20 in the ±y direction. Bonding wires 75A and 75B are examples of wiring that supplies power to the second light emitting element chip.

このようにすることで、3D形状測定用チップ20の±y方向から対称に3D形状測定用チップ20の各VCSEL-Bに電流が供給される。よって、後述する図13(d)に示す第3の比較例に比べて、3D形状測定用チップ20の各VCSEL-Bに、より均等に電流が供給されやすい。 By doing so, current is supplied to each VCSEL-B of the 3D shape measurement chip 20 symmetrically from the ±y direction of the 3D shape measurement chip 20. Therefore, compared to the third comparative example shown in FIG. 13(d), which will be described later, it is easier to supply current to each VCSEL-B of the 3D shape measurement chip 20 more evenly.

そして、光量監視用受光素子40が配置された3D形状測定用チップ20の-x方向の側面21A側には、ボンディングワイヤが設けられていない。よって、光量監視用受光素子40を3D形状測定用チップ20に近接して配置しやすい。このため、光量監視用受光素子40は、後述する図13(c)に示す第2の比較例と比較して、3D形状測定用チップ20からの出射光の内、拡散板30に反射した光を受光しやすい。 No bonding wire is provided on the side surface 21A in the −x direction of the 3D shape measuring chip 20 on which the light receiving element 40 for monitoring the amount of light is arranged. Therefore, it is easy to arrange the light receiving element 40 for monitoring the amount of light in close proximity to the chip 20 for 3D shape measurement. Therefore, compared to the second comparative example shown in FIG. 13(c), which will be described later, the light receiving element 40 for light amount monitoring has a difference in that the light reflected by the diffuser plate 30 out of the light emitted from the 3D shape measurement chip 20 is Easy to receive light.

図13(b)に示す配置についての第1の変形例では、光量監視用受光素子40が3D形状測定用チップ20の+x方向の側面21B側であって、近接検知用チップ10の外側に配置されている。つまり、3D形状測定用チップ20と光量監視用受光素子40との距離が、図13(a)に示した本実施の形態における配置と比較し、遠くなっている。このため、3D形状測定用チップ20からの出射光の内、拡散板30に反射した光の受光量が低下する。すなわち、拡散板30に反射した光を受光しにくくなっている。よって、検知精度が低下するおそれがある。 In a first modification of the arrangement shown in FIG. 13(b), the light receiving element 40 for light amount monitoring is placed on the side surface 21B of the 3D shape measuring chip 20 in the +x direction and outside the proximity sensing chip 10. has been done. In other words, the distance between the 3D shape measuring chip 20 and the light receiving element 40 for monitoring the amount of light is longer than the arrangement in this embodiment shown in FIG. 13(a). Therefore, of the light emitted from the 3D shape measuring chip 20, the amount of light reflected by the diffuser plate 30 is reduced. That is, it becomes difficult to receive the light reflected by the diffuser plate 30. Therefore, there is a possibility that detection accuracy may be reduced.

図13(c)に示す配置についての第2の変形例では、光量監視用受光素子40が3D形状測定用チップ20の+x方向の側面21B側であって、3D形状測定用チップ20と近接検知用チップ10との間に配置されている。よって、光量監視用受光素子40を3D形状測定用チップ20に近接して配置しやすい。このため、前述の図13(a)と同様に、3D形状測定用チップ20の各VCSEL-Bに、より均等に電流が供給されやすく、かつ、光量監視用受光素子40は、3D形状測定用チップ20からの出射光の内、拡散板30に反射した光を受光しやすい。 In a second modification of the arrangement shown in FIG. 13(c), the light receiving element 40 for light amount monitoring is located on the side surface 21B of the 3D shape measurement chip 20 in the +x direction, and detects proximity to the 3D shape measurement chip 20. and the chip 10 for use. Therefore, it is easy to arrange the light receiving element 40 for monitoring the amount of light in close proximity to the chip 20 for 3D shape measurement. Therefore, as in FIG. 13(a) described above, current is more easily supplied to each VCSEL-B of the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring is Of the light emitted from the chip 20, the light reflected by the diffuser plate 30 is easily received.

図13(d)に示す配置についての第3の変形例では、図13(a)におけるボンディングワイヤ75Aを設けていない。その代わりに、3D形状測定用チップ20の-x方向の側面21A側の回路基板7上に別途アノードパタンを設けるとともに、3D形状測定用チップ20のアノード電極218と回路基板7上に別途設けられたアノードパタンとを接続するためのボンディングワイヤ75Cを設けている。なお、ボンディングワイヤ75Cは、複数設けられているが、そのうちの1つに符号を付している。 In the third modification of the arrangement shown in FIG. 13(d), the bonding wire 75A in FIG. 13(a) is not provided. Instead, an anode pattern is separately provided on the circuit board 7 on the -x direction side surface 21A side of the 3D shape measurement chip 20, and an anode pattern is separately provided on the anode electrode 218 of the 3D shape measurement chip 20 and the circuit board 7. A bonding wire 75C is provided for connecting the anode pattern. Note that, although a plurality of bonding wires 75C are provided, one of them is given a reference numeral.

そして、近接検知用チップ10が3D形状測定用チップ20の-y方向の側面21D側に設けられ、光量監視用受光素子40が3D形状測定用チップ20の+x方向の側面21B側に設けられている。このようにすると、3D形状測定用チップ20と光量監視用受光素子40とが近接して配置される。しかし、3D形状測定用チップ20のVCSEL-Bには、+y方向の側面21C側と-x方向の側面21A側との二辺から電流が供給されるため、3D形状測定用チップ20の各VCSEL-Bへ電流を均一に流しにくい。よって、第3の変形例は、電流が均一に流れにくくても影響が少ない仕様において、使用されるのがよい。 The proximity detection chip 10 is provided on the -y direction side surface 21D side of the 3D shape measurement chip 20, and the light receiving element 40 for light amount monitoring is provided on the +x direction side surface 21B side of the 3D shape measurement chip 20. There is. In this way, the 3D shape measurement chip 20 and the light receiving element 40 for monitoring the amount of light are arranged close to each other. However, since current is supplied to the VCSEL-B of the 3D shape measurement chip 20 from two sides: the side surface 21C side in the +y direction and the side surface 21A side in the -x direction, each VCSEL-B of the 3D shape measurement chip 20 - It is difficult to uniformly flow current to B. Therefore, the third modification is preferably used in specifications where the influence is small even if the current does not flow uniformly.

以上において説明した構成においては、発光装置4と3Dセンサ6とを共通の回路基板7上に配置したが、それぞれ異なる回路基板上に配置してもよい。また、発光装置4において、少なくとも、近接検知用チップ10、3D形状測定用チップ20、拡散板30、及び側壁33を、回路基板7とは異なる基板上に設け、これらを1つの発光部品(モジュール)として、第1の駆動部50A、第2の駆動部50B、及び3Dセンサ6等が搭載される回路基板7と接続可能な構成としてもよい。一例として、近接検知用チップ10及び3D形状測定用チップ20を覆う拡散板30、側壁33、及び基板によって、発光部品の最大外形が規定される構成としてもよい。このような構成とすれば、この発光部品には第1の駆動部50A、第2の駆動部50B、及び3Dセンサ6等が搭載されていないので、小型の部品として提供及び流通される。また、近接検知用チップ10及び3D形状測定用チップ20が、拡散板30、側壁33、及び基板によって囲われることで封止されるので、封止されていない場合と比較し、防塵、防湿等がはかられる。なお、この発光部品に、光量監視用受光素子40を含めてもよいし、含めなくてもよい。 In the configuration described above, the light emitting device 4 and the 3D sensor 6 are arranged on the common circuit board 7, but they may be arranged on different circuit boards. Further, in the light emitting device 4, at least the proximity detection chip 10, the 3D shape measurement chip 20, the diffusion plate 30, and the side wall 33 are provided on a board different from the circuit board 7, and these are integrated into one light emitting component (module). ), it may be configured to be connectable to the circuit board 7 on which the first drive unit 50A, the second drive unit 50B, the 3D sensor 6, etc. are mounted. As an example, the maximum external shape of the light emitting component may be defined by the diffusion plate 30, side wall 33, and substrate that cover the proximity detection chip 10 and the 3D shape measurement chip 20. With this configuration, this light emitting component is not equipped with the first drive section 50A, the second drive section 50B, the 3D sensor 6, etc., and is therefore provided and distributed as a small component. In addition, since the proximity detection chip 10 and the 3D shape measurement chip 20 are sealed by being surrounded by the diffusion plate 30, the side wall 33, and the substrate, they are dust-proof, moisture-proof, etc. compared to the case where they are not sealed. can be measured. Note that the light-emitting component may or may not include the light-receiving element 40 for monitoring the amount of light.

また以上の構成における近接検知用チップ10は、必ずしも3D形状測定用チップ20との組み合わせで使用される必要はない。例えば、近接検知用チップ10は、3D形状を測定するか否かにかかわらず、距離測定用の発光素子チップとして単体で提供されてもよい。すなわち、互いに並列に接続された複数の長共振器構造の垂直共振型面発光レーザ素子アレイ単体として提供されてもよい。このような構成において、電力変換効率が最大となりうる範囲(例えば、4mW~8mW)よりも低い範囲で駆動することで、1つの面発光レーザ素子のみを電力変換効率が最大となりうる範囲で駆動させる場合と比較し、拡がり角の増加を抑制しつつ光密度が高められる。よって、特に、受光部の視野範囲が狭く、照射面での受光部の視野範囲よりも広い範囲が照射される構成において、よりSN比の高い受光がなされる。 Further, the proximity detection chip 10 having the above configuration does not necessarily need to be used in combination with the 3D shape measurement chip 20. For example, the proximity detection chip 10 may be provided alone as a light emitting element chip for distance measurement, regardless of whether or not it measures a 3D shape. That is, it may be provided as a single vertical cavity surface emitting laser element array having a plurality of long resonator structures connected in parallel to each other. In such a configuration, by driving in a range lower than the range where the power conversion efficiency can be maximized (for example, 4 mW to 8 mW), only one surface emitting laser element can be driven in the range where the power conversion efficiency can be maximized. Compared to the case, the light density is increased while suppressing the increase in the divergence angle. Therefore, especially in a configuration in which the viewing range of the light receiving section is narrow and a wider range than the viewing range of the light receiving section on the irradiation surface is irradiated, light is received with a higher SN ratio.

また以上の構成における近接検知用チップ10は、距離測定用の発光素子チップだけでなく、拡がり角の増加を抑制しつつ光密度を高めたい他の用途に適用してもよい。 Further, the proximity detection chip 10 having the above configuration may be applied not only to a light emitting element chip for distance measurement, but also to other applications in which it is desired to increase light density while suppressing an increase in the divergence angle.

1…情報処理装置、2…ユーザインターフェイス(UI)部、3…光学装置、4…発光装置、6…3Dセンサ、7…回路基板、8…光学装置制御部、9…システム制御部、10…近接検知用チップ、20…3D形状測定用チップ、30…拡散板、40…光量監視用受光素子、50A…第1の駆動部、50B…第2の駆動部、61…受光領域、81…形状特定部、91…認証処理部、VCSEL、VCSEL-A、VCSEL-B…垂直共振器面発光レーザ素子 DESCRIPTION OF SYMBOLS 1... Information processing device, 2... User interface (UI) part, 3... Optical device, 4... Light emitting device, 6... 3D sensor, 7... Circuit board, 8... Optical device control part, 9... System control part, 10... Proximity detection chip, 20... 3D shape measurement chip, 30... Diffusion plate, 40... Light receiving element for light amount monitoring, 50A... First drive section, 50B... Second drive section, 61... Light receiving area, 81... Shape Specification unit, 91...Authentication processing unit, VCSEL, VCSEL-A, VCSEL-B...Vertical cavity surface emitting laser element

Claims (25)

第1の発光素子チップと、
前記第1の発光素子チップよりも光出力が大きく、当該第1の発光素子チップと独立して駆動するよう構成され、当該第1の発光素子チップと横並びで配置された第2の発光素子チップと、
前記第1の発光素子チップの出射経路上に設けられた第1の領域と、前記第2の発光素子チップの出射経路上に設けられた第2の領域とを有し、当該第1の領域の拡散角よりも当該第2の領域の拡散角の方が大きい光拡散部材と、
前記第1の発光素子チップから出射され被測定物で反射された第1の反射光、及び前記第2の発光素子チップから出射され当該被測定物で反射された第2の反射光を受光する第2の受光部と、
前記第1の反射光が、前記被測定物が予め定めた距離内に存在することを示す光である場合、前記第2の発光素子チップから光を出射するように当該第2の発光素子チップを制御する制御部と、
を有する発光装置。
a first light emitting element chip;
a second light emitting element chip that has a higher optical output than the first light emitting element chip, is configured to be driven independently of the first light emitting element chip, and is arranged side by side with the first light emitting element chip; and,
a first region provided on the emission path of the first light emitting element chip; and a second area provided on the emission path of the second light emitting element chip; a light diffusing member in which the diffusion angle of the second region is larger than the diffusion angle of the second region;
Receives first reflected light emitted from the first light emitting element chip and reflected by the object to be measured, and second reflected light emitted from the second light emitting element chip and reflected by the object to be measured. a second light receiving section;
When the first reflected light is light indicating that the object to be measured is present within a predetermined distance, the second light emitting element chip is configured to emit light from the second light emitting element chip. a control unit that controls the
A light emitting device having
前記第1の領域は前記第1の発光素子チップから出射された光の拡がり角を増加させないように構成されている請求項に記載の発光装置。 2. The light emitting device according to claim 1 , wherein the first region is configured so as not to increase a spread angle of light emitted from the first light emitting element chip. 前記第1の領域に対応する前記光拡散部材の面は平面である請求項に記載の発光装置。 The light emitting device according to claim 2, wherein a surface of the light diffusing member corresponding to the first region is a flat surface. 前記第1の領域には、前記第1の発光素子チップから出射された光の拡がり角を狭める光学素子が設けられている請求項に記載の発光装置。 3. The light emitting device according to claim 2 , wherein the first region is provided with an optical element that narrows a spread angle of light emitted from the first light emitting element chip. 前記第1の領域は、前記光拡散部材に設けられた貫通孔である請求項に記載の発光装置。 The light emitting device according to claim 2 , wherein the first region is a through hole provided in the light diffusing member. 前記第1の領域は、前記第2の領域で囲われている請求項1乃至のいずれか1項に記載の発光装置。 The light emitting device according to any one of claims 1 to 5 , wherein the first region is surrounded by the second region. 前記第1の発光素子チップは、第1の発光素子を含み、前記第2の発光素子チップは、第2の発光素子を含み、
前記第2の発光素子から出射されて前記第2の領域に向かう光の拡がり角よりも前記第1の発光素子から出射されて前記第1の領域に向かう光の拡がり角の方が狭い請求項に記載の発光装置。
The first light emitting element chip includes a first light emitting element, the second light emitting element chip includes a second light emitting element,
2. A divergence angle of light emitted from said first light emitting element and directed toward said first region is narrower than a divergence angle of light emitted from said second light emitting element and directed toward said second region. 1. The light emitting device according to 1 .
前記第1の発光素子は、シングルモードの光を出射するレーザ素子である請求項に記載の発光装置。 8. The light emitting device according to claim 7 , wherein the first light emitting element is a laser element that emits single mode light. 前記第1の発光素子は、発振波長をλとした場合に、5λ~20λの共振器長を有する長共振器構造の垂直共振器面発光レーザ素子である請求項に記載の発光装置。 9. The light emitting device according to claim 8 , wherein the first light emitting element is a vertical cavity surface emitting laser element having a long cavity structure and having a cavity length of 5λ to 20λ, where λ is the oscillation wavelength. 前記第2の発光素子は、マルチモードの光を出射するレーザ素子である請求項に記載の発光装置。 8. The light emitting device according to claim 7 , wherein the second light emitting element is a laser element that emits multimode light. 前記第2の発光素子チップの出射面から前記光拡散部材までの距離よりも、前記第1の発光素子チップの出射面から当該光拡散部材までの距離の方が近い請求項に記載の発光装置。 The light emitting device according to claim 1 , wherein the distance from the light emitting surface of the first light emitting element chip to the light diffusing member is shorter than the distance from the light emitting surface of the second light emitting element chip to the light diffusing member. Device. 前記第1の領域は前記第2の発光素子チップを構成する前記第2の発光素子の半値全幅の領域と重複しない位置に設けられている請求項に記載の発光装置。 8. The light emitting device according to claim 7 , wherein the first region is provided at a position that does not overlap with a full width at half maximum region of the second light emitting element constituting the second light emitting element chip. 前記第1の発光素子チップは1つ以上の前記第1の発光素子を含み、
前記第2の発光素子チップは複数の前記第2の発光素子を含み、
前記第2の発光素子同士の配置間隔よりも、前記第1の発光素子と当該第2の発光素子との配置間隔の方が広い請求項に記載の発光装置。
The first light emitting element chip includes one or more of the first light emitting elements,
The second light emitting element chip includes a plurality of the second light emitting elements,
8. The light emitting device according to claim 7 , wherein an arrangement interval between the first light emitting element and the second light emitting element is wider than an arrangement interval between the second light emitting elements.
前記第1の発光素子及び前記第2の発光素子は、各々垂直共振器面発光レーザ素子であり、
前記第1の発光素子である垂直共振器面発光レーザ素子1個から出射される光出力が、前記第2の発光素子である垂直共振器面発光レーザ素子1個から出射される光出力よりも小さくなるように駆動される請求項13に記載の発光装置。
The first light emitting device and the second light emitting device are each vertical cavity surface emitting laser devices,
The optical output emitted from one vertical cavity surface emitting laser element, which is the first light emitting element, is higher than the optical output emitted from one vertical cavity surface emitting laser element, which is the second light emitting element. The light emitting device according to claim 13 , which is driven to become smaller.
前記第1の発光素子及び前記第2の発光素子は、各々垂直共振器面発光レーザ素子であり、
前記第1の発光素子である垂直共振器面発光レーザ素子の電力変換効率が前記第2の発光素子である垂直共振器面発光レーザ素子の電力変換効率より低くなる光出力で駆動される請求項13に記載の発光装置。
The first light emitting device and the second light emitting device are each vertical cavity surface emitting laser devices,
2. The vertical cavity surface emitting laser device, which is the first light emitting device, is driven with an optical output such that the power conversion efficiency is lower than the power conversion efficiency of the vertical cavity surface emitting laser device, which is the second light emitting device. 14. The light emitting device according to 13 .
前記第1の発光素子である垂直共振器面発光レーザ素子1個の光出力が1mW~4mWの範囲となるように駆動される請求項14又は15に記載の発光装置。 The light emitting device according to claim 14 or 15 , wherein the light emitting device is driven so that the optical output of one vertical cavity surface emitting laser element, which is the first light emitting element, is in the range of 1 mW to 4 mW. 前記第2の発光素子である垂直共振器面発光レーザ素子1個の光出力が4mW~8mWの範囲となるように駆動される請求項14乃至16のいずれか1項に記載の発光装置。 17. The light emitting device according to claim 14 , wherein the light emitting device is driven such that the optical output of one vertical cavity surface emitting laser element, which is the second light emitting element, is in the range of 4 mW to 8 mW. 前記第1の発光素子である垂直共振器面発光レーザ素子の数が1個~50個である請求項14乃至17のいずれか1項に記載の発光装置。 18. The light emitting device according to claim 14 , wherein the number of vertical cavity surface emitting laser elements, which are the first light emitting elements, is 1 to 50. 前記第2の発光素子である垂直共振器面発光レーザ素子の数が100個~1000個である請求項14乃至18のいずれか1項に記載の発光装置。 The light emitting device according to any one of claims 14 to 18 , wherein the number of vertical cavity surface emitting laser elements that are the second light emitting elements is 100 to 1000. 前記第1の発光素子チップ及び前記第2の発光素子チップを囲う側壁を備え、
前記第1の発光素子チップ及び前記第2の発光素子チップは、前記側壁で支えられた前記光拡散部材で覆われている請求項に記載の発光装置。
comprising a side wall surrounding the first light emitting element chip and the second light emitting element chip,
The light emitting device according to claim 1 , wherein the first light emitting element chip and the second light emitting element chip are covered with the light diffusing member supported by the side wall.
前記第2の発光素子チップから出射され前記光拡散部材の前記第2の領域で反射した反射光を受光する第1の受光部を有し、
前記第2の発光素子チップは、第1の側面と、当該第1の側面と対向する第2の側面と、互いに対向して設けられ、当該第1の側面及び当該第2の側面を接続する第3の側面と、第4の側面とを有し、
前記第1の受光部は、前記第1の側面側に配置され、前記第1の発光素子チップは前記第2の側面側に配置されている請求項に記載の発光装置。
comprising a first light receiving section that receives reflected light emitted from the second light emitting element chip and reflected by the second region of the light diffusing member;
The second light emitting element chip is provided with a first side surface and a second side surface opposite to the first side surface facing each other, and connects the first side surface and the second side surface. having a third side and a fourth side,
The light emitting device according to claim 1, wherein the first light receiving section is arranged on the first side surface side, and the first light emitting element chip is arranged on the second side surface side.
前記第2の発光素子チップに接続され、当該第2の発光素子チップに電力を供給する複数の配線を有し、
複数の前記配線は、前記第3の側面側及び前記第4の側面側に設けられている請求項21に記載の発光装置。
having a plurality of wirings connected to the second light emitting element chip and supplying power to the second light emitting element chip,
22. The light emitting device according to claim 21 , wherein the plurality of wirings are provided on the third side surface side and the fourth side surface side.
前記第2の受光部は、前記第1の発光素子チップから光が出射されてから当該第2の受光部で受光されるまでの時間に相当する信号、及び前記第2の発光素子チップから光が出射されてから当該第2の受光部で受光されるまでの時間に相当する信号を出力する請求項に記載の発光装置。 The second light receiving section receives a signal corresponding to the time from when light is emitted from the first light emitting element chip until it is received by the second light receiving section, and a signal corresponding to the time from when light is emitted from the first light emitting element chip to when the light is received by the second light receiving element chip. The light emitting device according to claim 1, wherein the light emitting device outputs a signal corresponding to the time from when the light is emitted until the light is received by the second light receiving section. 請求項1乃至23のいずれか1項に記載の発光装置と、
前記発光装置が備える複数の第2の発光素子チップから出射され被測定物で反射され、当該発光装置が備える第2の受光部が受光した第2の反射光に基づき、当該被測定物の三次元形状を特定する形状特定部と、
を備える情報処理装置。
The light emitting device according to any one of claims 1 to 23 ,
Based on the second reflected light emitted from the plurality of second light emitting element chips included in the light emitting device, reflected by the object to be measured, and received by the second light receiving section included in the light emitting device, the tertiary light of the object to be measured is detected. a shape identifying section that identifies the original shape;
An information processing device comprising:
前記形状特定部での特定結果に基づき、自装置の使用に関する認証処理を行う認証処理部と、
を備える請求項24に記載の情報処理装置。
an authentication processing unit that performs authentication processing regarding use of the own device based on the identification result of the shape identification unit;
The information processing device according to claim 24 .
JP2019070390A 2019-03-25 2019-04-02 Light emitting device and information processing device Active JP7413655B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2019070390A JP7413655B2 (en) 2019-04-02 2019-04-02 Light emitting device and information processing device
EP19922913.9A EP3951424A4 (en) 2019-04-02 2019-07-04 Light-emitting device, optical device, and information processing device
CN201980092188.8A CN113454482A (en) 2019-03-25 2019-07-04 Light emitting device, optical device, and information processing device
PCT/JP2019/026711 WO2020194774A1 (en) 2019-03-25 2019-07-04 Light-emission device, optical device, and information processing device
CN201980094290.1A CN113614562A (en) 2019-04-02 2019-07-04 Light emitting device, optical device, and information processing device
EP19920992.5A EP3951423A4 (en) 2019-03-25 2019-07-04 Light-emission device, optical device, and information processing device
PCT/JP2019/026712 WO2020202592A1 (en) 2019-04-02 2019-07-04 Light-emitting device, optical device, and information processing device
TW109100947A TW202035911A (en) 2019-03-25 2020-01-10 Light-emitting element array chip, light-emitting device, optical device, and information processing device
US17/354,098 US20210313776A1 (en) 2019-03-25 2021-06-22 Light-emission device, optical device, and information processing device
US17/477,833 US20220003874A1 (en) 2019-04-02 2021-09-17 Light-emitting device, optical device, and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019070390A JP7413655B2 (en) 2019-04-02 2019-04-02 Light emitting device and information processing device

Publications (2)

Publication Number Publication Date
JP2020170761A JP2020170761A (en) 2020-10-15
JP7413655B2 true JP7413655B2 (en) 2024-01-16

Family

ID=72746367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070390A Active JP7413655B2 (en) 2019-03-25 2019-04-02 Light emitting device and information processing device

Country Status (1)

Country Link
JP (1) JP7413655B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093571A (en) 2011-10-04 2013-05-16 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device and information processing device
JP2016200808A (en) 2015-04-08 2016-12-01 パロ アルト リサーチ センター インコーポレイテッド Vcsel-based variable image light beam generation device
CN107884066A (en) 2017-09-29 2018-04-06 深圳奥比中光科技有限公司 Optical sensor and its 3D imaging devices based on flood lighting function
JP2019027783A (en) 2017-07-25 2019-02-21 株式会社豊田中央研究所 Photodetector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093571A (en) 2011-10-04 2013-05-16 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device and information processing device
JP2016200808A (en) 2015-04-08 2016-12-01 パロ アルト リサーチ センター インコーポレイテッド Vcsel-based variable image light beam generation device
JP2019027783A (en) 2017-07-25 2019-02-21 株式会社豊田中央研究所 Photodetector
CN107884066A (en) 2017-09-29 2018-04-06 深圳奥比中光科技有限公司 Optical sensor and its 3D imaging devices based on flood lighting function

Also Published As

Publication number Publication date
JP2020170761A (en) 2020-10-15

Similar Documents

Publication Publication Date Title
JP6813042B2 (en) Light emitting device, light emitting device, optical device and information processing device
WO2021024508A1 (en) Light-emitting device, optical device, and information processing device
US20230252122A1 (en) Light emitter, light emitting device, optical device, and information processing apparatus
JP2020145275A (en) Light-emitting device, optical device, and information processing device
US12107396B2 (en) Light-emitting device, optical device, and information processing device
US11605936B2 (en) Light-emitting device, optical device, and information processing apparatus
JP7413657B2 (en) Optical equipment and information processing equipment
US20220003874A1 (en) Light-emitting device, optical device, and information processing device
JP7413655B2 (en) Light emitting device and information processing device
JP2020145274A (en) Light-emitting device, optical device, and information processing device
US20220115836A1 (en) Light-emitting device, optical device, and information processing device
JP7521216B2 (en) Light emitting device, optical device, measuring device and information processing device
US12057677B2 (en) Light-emitting device, optical device, and information processing apparatus
EP3952039B1 (en) Light-emitting element array chip, light-emitting device, optical device, and information processing device
US20210313776A1 (en) Light-emission device, optical device, and information processing device
JP2021150628A5 (en)
JP7095728B2 (en) Luminescent device
WO2020188837A1 (en) Light-emitting device, optical device, and information processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R150 Certificate of patent or registration of utility model

Ref document number: 7413655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150