JP7407484B2 - 超高表面積集積コンデンサ - Google Patents

超高表面積集積コンデンサ Download PDF

Info

Publication number
JP7407484B2
JP7407484B2 JP2022554468A JP2022554468A JP7407484B2 JP 7407484 B2 JP7407484 B2 JP 7407484B2 JP 2022554468 A JP2022554468 A JP 2022554468A JP 2022554468 A JP2022554468 A JP 2022554468A JP 7407484 B2 JP7407484 B2 JP 7407484B2
Authority
JP
Japan
Prior art keywords
metal
photosensitive glass
capacitor
glass substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022554468A
Other languages
English (en)
Other versions
JP2023517091A (ja
Inventor
ジェブ エイチ． フレミング
ジェフ エー． ブリングトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Glass Solutions
Original Assignee
3D Glass Solutions
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Glass Solutions filed Critical 3D Glass Solutions
Publication of JP2023517091A publication Critical patent/JP2023517091A/ja
Application granted granted Critical
Publication of JP7407484B2 publication Critical patent/JP7407484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/145—Organic dielectrics vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Description

関連出願の相互参照及び参照
本ＰＣＴ国際特許出願は、２０２０年３月１１日に出願された米国特許仮出願第６２／９８８，１５８号に対する優先権を主張するものであり、その内容を、参照によりその全体を本明細書に組み込む。
本発明は、集積ＲＦパワーコンディショニングコンデンサを作成することに関する。
本発明の範囲を制限することなく、その背景をパワーコンディションコンデンサに関連して説明する。
ＲＦデバイスはますます高い電力を使用している。このクラスのＲＦデバイスは、１０Ｖを越える電圧及び２アンペアを越える電流でパルスを生成する。このレベルの電流及び電圧で信号をオン及びオフに切り替えると、大量の高調波信号が作成される。これらの高調波信号は回路の動作を混乱させる可能性がある。大きな値の集積シリコンベースのコンデンサは、必要とされる静電容量を達成することができず、絶縁破壊の問題がある。
本発明者らは、紫外線露光と熱処理との組み合わせを通してガラス相からセラミック相へ変換することができる集積感光性ガラスセラミックを開発した。フォトマスク又はシャドウマスクを使用して紫外線露光を選択的に適用することにより、感光性ガラスにセラミック材料の領域が作成される。本発明は、高表面積構造、誘電体材料及び１又は２以上の金属でのコーティングを備えた感光性ガラス基板を調製することによって、１又は２以上の、２又は３次元の容量性デバイスを備えた基板を製造する方法を含む。
本発明の一実施形態において、感光性ガラス上でのパワーコンディショニングのために小さなフォームファクタに集積された大きな静電容量を作製する方法が、感光性ガラスに１又は２以上のビア開口を形成するように処理された感光性ガラス上に導電性シード層を堆積させるステップと、感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、充填されたビアのみを残すように感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、２つの隣接する充填されたビアの周りの感光性ガラス基板の少なくとも１つの矩形部分を露出及び変換するステップと、矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、第１の電極を形成する金属ポスト上に非酸化層をフラッシュコーティングするステップと、金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、金属ポスト、非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、ポスト上又はその周りに誘電体層を堆積させるステップと、誘電体層を金属コーティングして第２の電極を形成するステップと、第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、第２の電極のすべてに第２の金属層を並列に接続してコンデンサ用の第２の電極を形成するステップと、を含む。一態様において、誘電体層は０．５ｎｍ～１０００ｎｍの厚さの薄膜である。他の一態様において、誘電体層は０．０５μｍ～１００μｍの厚さの焼結ペーストである。他の一態様において、誘電体層は１０～１０，０００の誘電率を有する。他の一態様において、誘電体層は２～１００の誘電率を有する。他の一態様において、誘電体層はＡＬＤによって堆積させる。他の一態様において、誘電体層はドクターブレーディングによって堆積させる。他の一態様において、コンデンサは、１，０００ｐｆ／ｍｍ２を越える静電容量密度を有する。
本発明の他の一実施形態において、感光性ガラス基板上でのパワーコンディショニングのために小さなフォームファクタに集積された大きな静電容量を作製する方法が、感光性ガラス基板上に円形パターンをマスキングするステップと、感光性ガラス基板の少なくとも一部を活性化ＵＶエネルギー源に曝露するステップと、感光性ガラス基板をそのガラス転移温度を越えて少なくとも１０分の加熱相へ加熱するステップと、感光性ガラス基板を冷却して、露光されたガラスの少なくとも一部を結晶性材料に変換してガラスセラミック結晶性基板を形成するステップと、感光性ガラス基板のセラミック相をエッチャント溶液で部分的にエッチング除去するステップと、感光性ガラス上に導電性シード層を堆積させるステップと、感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、充填されたビアのみを残すように感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、２つの隣接する充填されたビアの周りの感光性ガラス基板の少なくとも１つの矩形部分を露出及び変換するステップと、矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、第１の電極を形成する金属ポスト上に非酸化層をフラッシュコーティングするステップと、ポスト上又はその周りに誘電体層を堆積させるステップと、金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、金属ポスト、非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、誘電体層を金属コーティングして第２の電極を形成するステップと、第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、第２の電極のすべてに第２の金属層を並列に接続してコンデンサ用の第２の電極を形成するステップと、を含む。一態様において、誘電体層は０．５ｎｍ～１０００ｎｍの厚さの薄膜である。他の一態様において、誘電体層は０．０５μｍ～１００μｍの厚さの焼結ペーストである。他の一態様において、誘電体層は１０～１０，０００の誘電率を有する。他の一態様において、誘電体層は２～１００の誘電率を有する。他の一態様において、誘電体層はＡＬＤによって堆積させる。他の一態様において、誘電体層はドクターブレーディングによって堆積させる。他の一態様において、コンデンサは、１，０００ｐｆ／ｍｍ２を越える静電容量密度を有する。
本発明のさらに他の一実施形態は、感光性ガラス基板上に円形パターンをマスキングするステップと、感光性ガラス基板の少なくとも一部を活性化ＵＶエネルギー源に曝露するステップと、感光性ガラス基板をそのガラス転移温度を越えて少なくとも１０分の加熱相へ加熱するステップと、感光性ガラス基板を冷却して、露光されたガラスの少なくとも一部を結晶性材料に変換してガラスセラミック結晶性基板を形成するステップと、感光性ガラス基板のセラミック相をエッチャント溶液で部分的にエッチング除去するステップと、感光性ガラス上に導電性シード層を堆積させるステップと、感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、充填されたビアのみを残すように感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、２つの隣接する充填されたビアの周りの感光性ガラス基板の少なくとも１つの矩形部分を露出及び変換するステップと、矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、第１の電極を形成する金属ポスト上に非酸化層をフラッシュコーティングするステップと、ポスト上又はその周りに誘電体層を堆積させるステップと、金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、金属ポスト、非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、誘電体層を金属コーティングして第２の電極を形成するステップと、第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、第２の電極のすべてに第２の金属層を並列に接続してコンデンサ用の第２の電極を形成するステップと、を含む方法によって作製される集積コンデンサを含む。一態様において、誘電体層は０．５ｎｍ～１０００ｎｍの厚さの薄膜である。他の一態様において、誘電体層は０．０５μｍ～１００μｍの厚さの焼結ペーストである。他の一態様において、誘電体材料は１０～１０，０００の誘電率を有する。他の一態様において、誘電体薄膜は２～１００の誘電率を有する。他の一態様において、誘電体薄膜材料はＡＬＤによって堆積させる。他の一態様において、誘電体ペースト材料はドクターブレーディングによって堆積させる。他の一態様において、コンデンサは、１，０００ｐｆ／ｍｍ２を越える静電容量密度を有する。
本発明の特徴及び利点のより完全な理解のため、ここで本発明の詳細な説明を添付の図とともに参照する。
スルーホールを充填することによって生成される銅ピラーの画像を示す図である。 電気めっきされた銅ナノ粒子を備えた高表面積コンデンサの断面、及び誘電体材料がＨｆＯ２、ＢａＴｉＯ３又は他の誘電体層である場合の材料のキーを示す図である。 銅ピラー上の電気めっきされたナノ粒子フォームを示す図である。 直径６５μｍ、中心間ピッチ７２μｍのスルーホールビアを示す図である。
本発明の様々な実施形態の作製及び使用を以下で詳細に議論するが、本発明は、多種多様な具体的な文脈において具現化することができる多くの適用可能な発明の概念を提供するということが理解されるべきである。本明細書で議論する具体的な実施形態は、本発明を作製及び使用する具体的な方法の単なる例示であり、本発明の範囲を限定するものではない。
本発明の理解を容易にするため、いくつかの用語を以下に定義する。本明細書で定義する用語は、本発明に関連する領域における当業者によって通常理解されるような意味を有する。「ａ」、「ａｎ」及び「ｔｈｅ」のような用語は、単数のエンティティのみを指すように意図されるものではなく、具体的な例を例示に用いることができる一般的な部類を含む。本明細書の用語は、本発明の具体的な実施形態を説明するために用いられるが、それらの使用法は、請求項に概説されたときを除いて、本発明を限定するものではない。
感光性ガラス材料は、第１世代の半導体装置を用いて単純な３ステッププロセスで処理され、最終材料は、ガラス、セラミックのいずれかへと形成され、又はガラス及びセラミックの両方の領域を含むことができる。感光性ガラスには、多種多様なマイクロシステムコンポーネント、システムオンチップ及びシステムインパッケージの製造についていくつかの利点がある。微細構造及び電子部品が、従来の半導体及びプリント回路基板（ＰＣＢ，printed circuit board）処理装置を用いてこれらのタイプのガラスで比較的安価に製造されてきた。一般に、ガラスは高温安定性、良好な機械的及び電気的特性、プラスチック並びに多くのタイプの金属より良好な耐化学性を有する。
酸化セリウムの吸収帯内のＵＶ光に曝露されると、酸化セリウムは、光子を吸収して電子を失うことによって増感剤として作用する。この反応により、隣接する酸化銀が還元されて銀原子が形成され、例えば、
Ｃｅ３＋＋Ａｇ＋＝Ｃｅ４＋＋Ａｇ０
銀イオンは、熱処理プロセス中に銀ナノクラスターに合体し、周囲のガラスにおける結晶セラミック相の形成のための核形成部位を誘導する。この熱処理は、ガラス転移温度に近い温度で実行しなければならない。セラミック結晶相は、非露光のガラス質の、アモルファスガラス状領域より、フッ化水素酸（ＨＦ，hydrofluoric acid）のようなエッチャントに溶けやすい。特に、ＦＯＴＵＲＡＮ（登録商標）の結晶（セラミック）領域は、１０％のＨＦにおいてアモルファス領域より約２０倍速くエッチングされ、露光領域が除去されたときに壁の傾斜比が約２０：１の微細構造が可能になる。T. R. Dietrich et al., "Fabrication technologies for microsystems utilizing photoetchable glass," Microelectronic Engineering 30, 497 (1996)参照、これを参照により本明細書に組み込む。感光性ガラスの他の組成物は、異なる速度でエッチングされることになる。
シリカ、酸化リチウム、酸化アルミニウム及び酸化セリウムで構成される感光性ガラス基板を使用して金属デバイスを製造する１つの方法は、マスク及びＵＶ光を使用して、感光性ガラス基板内に少なくとも１つの、２次元又は３次元の、セラミック相領域を備えたパターンを作成することを伴う。
好ましくは、成形ガラス構造は、少なくとも１つ又は２以上の、２又は３次元の誘導デバイスを含む。容量性デバイスは、一連の接続された構造を作製してパワーコンディション用の高表面積コンデンサを形成することによって形成される。これらの構造は、矩形、円形、楕円形、フラクタル、又は静電容量を生じさせるパターンを作成する他の形状のいずれかとすることができる。ＡＰＥＸ（商標）ガラスのパターニングされた領域は、めっき又は気相蒸着を含むいくつかの方法によって、金属、合金、複合体、ガラス又は他の磁気媒体で充填することができる。デバイスにおける寸法、高表面積及び構造の数と組み合わせた、媒体の誘電率により、デバイスのインダクタンスが提供される。動作周波数に応じて、誘導デバイスの設計には異なる透磁率の材料が必要とされるため、より高い周波数の動作では、銅又は他の同様の材料のような材料が誘導デバイスに好適な媒体である。容量性デバイスが生じされたら、支持するＡＰＥＸ（商標）ガラスをそのままにするか、又は除去して、直列又は並列に取り付けることができる容量性構造のアレイを作成することができる。
このプロセスを使用して、１ｎｆ以上１００μｆまでの値で静電容量密度を調節する高表面積コンデンサに対する所望の技術的要件を超えることになる大表面積コンデンサを作成することができる。使用される比誘電率及び誘電体材料についての好ましい堆積技術に基づいて、異なるデバイスアーキテクチャがある。本発明は、各誘電体材料についてのデバイスアーキテクチャを作成する方法を提供する。
一般に、ガラスセラミック材料は、性能、均一性、他者による使いやすさ及び可用性の問題により微細構造形成において限られた成功しか収めていない。過去のガラスセラミック材料は約１５：１のエッチングアスペクト比を生んできたのに対し、ＡＰＥＸ（登録商標）ガラスは２６：１より大きく５０：１までの平均エッチングアスペクト比を有する。これにより、ユーザはより小さく、かつより深いフィーチャを作成することが可能になる。加えて、我々の製造プロセスにより、９０％を越える製品歩留まりが可能になる（従来のガラスの歩留まりは５０％により近い）。最後に、従来のガラスセラミックにおいて、ガラスの約３０％のみがセラミック状態に変換されるが、ＡＰＥＸ（登録商標）ガラスセラミックではこの変換は７０％により近くなる。
ＡＰＥＸ（登録商標）組成物は、その性能を向上させるための３つの主なメカニズムを提供する。（１）銀の量が多くなると、粒界でより速くエッチングされるより小さなセラミック結晶の形成につながる、（２）シリカ含有量（ＨＦ酸によってエッチングされる主成分）が減少すると、非露光材料の望ましくないエッチングが減少する、及び（３）アルカリ金属及び酸化ホウ素の総重量パーセントが高いほど、製造中にはるかに均質なガラスが生成される。
ガラスのセラミック化は、ガラス基板全体を３１０ｎｍの光の約２０Ｊ／ｃｍ２に曝露することによって達成される。セラミック内にガラススペースを作成しようとするとき、ユーザは、ガラスがガラスのままであるべき場所を除いて、材料のすべてを露光する。一実施形態において、本発明は、異なる直径を備えた様々な同心円を含む石英／クロムマスクを提供する。
本発明は、アディティブ又はサブトラクティブプロセスのいずれかによって作成される金属ピラーを使用する。アディティブプロセスの一例は、電気めっき、ＣＶＤ又は他のこのようなプロセスである。サブトラクティブプロセスの一例は、プラズマ又は反応性イオンビームエッチング又は他のこのようなプロセスである。両技術プロセス（アディティブ及び／又はサブトラクティブ）は銅／金属基板上に銅ピラーを生成する。固体の金属／銅ピラー及び基板により、すべての容量性デバイスにおいて直列抵抗が最小化される。電気回路において使用されるような実用的なコンデンサ及びインダクタは、静電容量又はインダクタンスのみの理想的なコンポーネントではない。理想的なコンデンサ及びインダクタは抵抗を備えた直列を有し、この抵抗は等価直列抵抗（ＥＳＲ，equivalent series resistance）として定義される。ＥＳＲはコンデンサ及びインダクタについての自己共振周波数「Ｑファクタ」に影響する。ＥＳＲが低いほど、Ｑファクタは高くなる。この革新技術を使用して３ＤＧＳはインダクタ及びコンデンサの両方において４００を越えるＱを示した。
コンデンサの実質的により大きな表面積を達成するため、銅ピラーの表面上にナノ粒子フォームを電気めっきする革新技術を使用する。これは図２及び図３に見ることができる。電気めっきされたナノフォームにより、例えば、表面粗さを増加させること、ナノフォームを加えること、異なるナノフォームを加えること、複数の層を加えること、及びこれらの組み合わせの少なくとも１つによって、金属ピラーの表面積が大きく増加する。
金属化されたピラーは次いでＡＬＤプロセスを使用してＡｌ２Ｏ３の２０ｎｍの層のような誘電体材料の薄膜でコーティングされ、次いで頂部メタライゼーションを適用してビアの効果表面積のために大きな静電容量を作製し、誘電体のコンフォーマル超薄コーティングは金属ピラー上のナノフォームを均一にコーティングする。
本発明は、電気マイクロ波及び無線周波数用途のためのガラスセラミック構造内又は上に誘導デバイスを製造するための方法を含む。ガラスセラミック基板は、６０～７６重量％のシリカ、少なくとも３重量％のＫ２Ｏと６重量％～１６重量％のＫ２ＯとＮａ２Ｏとの組み合わせ、Ａｇ２Ｏ及びＡｕ２Ｏからなる群から選択される少なくとも１つの酸化物の０．００３～１重量％、０．００３～２重量％のＣｕ２Ｏ、０．７５重量％～７重量％のＢ２Ｏ３、及び６～７重量％のＡｌ２Ｏ３、とＢ２Ｏ３の組み合わせ、及び１３重量％を超えないＡｌ２Ｏ３、８～１５重量％のＬｉ２Ｏ、及び０．００１～０．１重量％のＣｅＯ２を含むがこれらに限定されない、多数の組成変化を有する感光性ガラス基板とすることができる。この及び他の様々な組成物は一般にＡＰＥＸ（登録商標）ガラスと呼ばれる。
ガラスの露光部分は、ガラス転移温度に近い温度までガラス基板を加熱することによって結晶性材料へ変換させることができる。フッ化水素酸のようなエッチャントでガラス基板をエッチングするとき、ガラスが広いスペクトルの中紫外線（約３０８～３１２ｎｍ）のフラッドランプに曝露されて少なくとも２６：１、２７：１、２８：１、２９：１、３０：１の、又はより大きなアスペクト比を有する成形ガラス構造を提供し、誘導構造を作成すると、露光部分の非露光部分に対する異方性エッチング比は少なくとも３０：１になる。露光用のマスクは、誘導構造／デバイスを作成するための湾曲した構造を形成するために露光に連続的なグレースケールを提供するハーフトーンマスクのものとすることができる。デジタルマスクをフラッド露光で用いることもでき、誘導構造／デバイスを作製するために用いることができる。露光ガラスは次いで、通常２ステッププロセスでベークされる。銀イオンを銀ナノ粒子に合体させるため、４２０℃～５２０℃の間の温度範囲で１０分～２時間加熱し、５２０℃～６２０℃の間の温度範囲で１０分～２時間加熱することにより、酸化リチウムを銀ナノ粒子の周りに形成させることが可能になる。ガラスプレートは次いでエッチングされる。ガラス基板は、ＨＦ溶液の、通常５体積％～１０体積％のエッチャントでエッチングされ、露光部分の非露光部分に対するエッチング比は、広いスペクトルの中間紫外線フラッドライトで露光されたとき、少なくとも３０：１であり、レーザで露光されたとき、３０：１より大きく、少なくとも３０：１の異方性エッチング比の成形ガラス構造を提供する。図１は、シード層を備えた銅で電気めっきされて充填されたスルーホールビアの画像を示す。
本発明は、ガラスセラミック基板における複数の金属ポストに作成される容量性構造を含み、このようなプロセスは、少なくとも１つ又は２以上の、２又は３次元コンデンサデバイスを含むウエハにおいて感光性ガラス構造を使用する。感光性ガラスエハは、５０μｍ～１，０００μｍ、好ましくは１００、１５０、２００、２５０、３００、３５０、４００、５００、６００、７００、８００、又は９００μｍの範囲とすることができる。感光性ガラスを次いで円形パターンでパターニングし、ガラスの体積を通してエッチングする。円形パターンは直径５μｍ～２５０μｍの範囲とすることができるが、好ましくは直径３０μｍである。ビアを含むウエハにわたってＣＶＤプロセスによって均一なシード層を堆積させる。シード層の厚さは５０ｎｍ～１０００ｎｍの範囲とすることができるが、好ましくは１５０ｎｍの厚さである。ウエハを次いで電気めっき浴に入れ、銅（Ｃｕ）をシード層上に堆積させる。銅層は、ビアを充填するのに十分である必要があり、この場合２５μｍである。ウエハのおもて側及び裏側をラップ及び研磨して感光性ガラスに戻す。前述のプロセスを使用して感光性ガラスに矩形パターンを作製し、ガラスの１０％～９０％、好ましくは感光性ガラスの体積の８０％を変換する。ビアは、希釈ＨＦのようなエッチャントとともに、追加の低濃度リンスを受け取ることもできる。希釈ＨＦはビアのセラミック壁をパターニング又はテクスチャリングすることになる。セラミック壁のテクスチャリングにより、構造の表面積が大きく増加し、デバイスの静電容量を直接増加させる。銅が露出した感光性ガラスは金属化ポリイミドを有し、これは、ウエハの裏側に銅充填ビアに物理的／電気的に接触して配置されている。銅カラムが露出した金属化ポリイミド接触感光性ガラスを電気めっき浴に入れ、非酸化金属又は半導体酸化物又は導電性酸化物を形成する金属のフラッシュコーティングを金属ポストの表面上に電気めっきする。この金属は好ましくは金（Ａｕ）である。薄いフラッシュコーティングにより、誘電体媒体／材料の堆積中の銅ポストの酸化が防止される。金属ピラーの表面を次いで電気めっき技術を使用してナノフォームでコーティングし、ピラーのみに対して表面積を大きく増加させる。表面積はナノフォームのサイズ及び形状によって増加する。２０ｎｍの球形のナノフォームにより、表面積は２００倍を超えて増加する。２００ｎｍの球形の電気めっきされたナノフォームにより、表面積は１０倍を超えて増加する。２つの異なるナノフォームは、最大のナノフォームを最初に順次電気めっきすることができ、次いでより小さなナノフォームに移動すると、ピラー上に電気めっきされた複合ナノフォーム構造が作成されることになる。複合ナノフォームコンデンサ構造は低ＥＳＲで１０μｆを越える静電容量値を達成することができる。ナノフォームはまた、カーボンナノチューブ、カーボンナノプレート、カーボンナノフォレスト、カーボンナノスフェア、金属、半導体、又は金属ナノビーズとすることができる。
次いで原子層堆積（ＡＬＤ，atomic layer deposition）プロセスを使用して誘電体層を堆積させ、酸化させることができる金属を堆積させるか、又はＴａ２Ｏ５、Ａｌ２Ｏ３、又はＡｌ２Ｏ３を含むがこれに限定されない他の気相誘電体の誘電体層の１０Åのような酸化物材料を直接堆積させる。ＴＭＡ及びＯ３を使用する３８０℃でのＡｌ２Ｏ３－サイクル時間：３．５秒。Ａｌ２Ｏ３層を次いで酸素雰囲気中で３００℃に５分間加熱して誘電体層を完全に酸化させる。この誘電体層の厚さは５ｎｍ～１０００ｎｍの範囲とすることができる。好ましい厚さは５ｎｍ厚である。次に銅のＲＬＤを堆積させて矩形の穴を充填する。ＲＬＤは好ましくは、シルクスクリーニングプロセスによって堆積させる銅ペーストである。ウエハを次いで、不活性ガス又は真空環境で５～６０分、４５０℃～７００℃の間に加熱される炉に入れる。好ましい温度及び時間はアルゴンガス中で６００℃、２０分間である。最後のステップは、ＲＬＤ銅に接触して、ダイの前面を行に、ウエハの裏側を列にすることである。おもて面の列のすべてを並列に結合して大集積表面積コンデンサ用の電極を作製する。同様に、ダイの裏面の行のすべてを並列に結合して大集積表面積コンデンサ用の底部電極を作製する。
第２の実施形態を図３に見ることができる。本発明は、ガラスセラミック基板における複数の金属ポスト又はアレイに作成される容量性構造を含み、このようなプロセスは、少なくとも１つ又は２以上の、２又は３次元コンデンサデバイスを含むウエハにおいて感光性ガラス構造を使用する。図３は、コンデンサの表面積を増加させる電気めっきされた金属ナノ粒子を示す。感光性ガラスエハは５０μｍ～１，０００μｍの範囲とすることができ、この場合において好ましくは５００μｍである。感光性ガラスを次いで円形パターンでパターニングし、ガラスの体積を通してエッチングする。円形又はピラーパターンは直径５μｍ～２５０μｍの範囲とすることができるが、好ましくは直径３０μｍである。ビアを含むウエハにわたってＣＶＤプロセスによって均一なチタンシード層を堆積させる。シード層の厚さは５０ｎｍ～１０００ｎｍの範囲とすることができるが、好ましくは１５０ｎｍの厚さである。ウエハを次いで電気めっき浴に入れ、銅（Ｃｕ）をシード層上に堆積させる。銅層は、ビアを充填するのに十分である必要があり、この場合２５μｍである。ウエハのおもて側及び裏側をラップ及び研磨して感光性ガラスに戻す。これは図２に見ることができる。前述のプロセスを使用して感光性ガラスにピラーパターンを作製し、ガラスの１０％～９０％、好ましくは感光性ガラスの体積の８０％を変換する。ビアは、希釈ＨＦのようなエッチャントとともに、追加の低濃度リンスを受け取ることもできる。銅カラムが露出した金属化ポリイミド接触感光性ガラスを電気めっき浴に入れ、非酸化金属又は半導体酸化物又は導電性酸化物を形成する金属のフラッシュコーティングを金属ポストの表面上に電気めっきする。この金属は好ましくは金（Ａｕ）である。薄いフラッシュコーティングにより、誘電体媒体／材料の堆積中の銅ポストの酸化が防止される。矩形のウェルにシルクスクリーンされる市販のＢａＴｉＯ３ペーストを使用することによって誘電体領域を次いで作成する。ウエハを次いで、酸素雰囲気中で５～６０分、４５０℃～７００℃の間に加熱される炉に入れる。好ましい温度及び時間は酸素雰囲気中で６００℃、３０分間である。最後のステップは、ＲＬＤ銅に接触して、ダイのおもて面を行に、ウエハの裏側を頂部電極に平行な列にすることである。おもて面の列のすべてを並列に結合して大集積表面積コンデンサ用の電極を作製する。同様に、ダイの裏面の行のすべてを並列に結合して大集積表面積コンデンサ用の底部電極を作製する。
コンデンサの表面積は、水性経路及びＣＶＤ経路を含む様々な技術を通して銅表面上へカーボンナノチューブ（ＣＮＴ，carbon nanotube）を成長させることによって増加させることもでき、これらを図１に示す。ＣＮＴは３５０ｎＦ／ｍｍ２を保持することが示されている。３ＤＧＳピラー技術をＣＮＴと組み合わせると、静電容量密度を＠３４ｍｍ２ピラー面積、１１．９ｕＦ／ｍｍ２フットプリント、又は＠５３ｍｍ２ピラー面積、１８．５ｕＦ／ｍｍ２フットプリントに増加させることができる。
図４は、直径６５μｍ、中心間ピッチ７２μｍのスルーホールビアを示す。本発明及びその利点を詳細に説明してきたが、添付の請求項によって定義されるような本発明の精神及び範囲から逸脱することなく、様々な変更、置換及び代替を本明細書で行うことができるということが理解されるべきである。また、本願の範囲は、本明細書に記載のプロセス、機械、製造、物質の組成、手段、方法及びステップの特定の実施形態に限定されるように意図されていない。当業者が本発明の開示から容易に理解するであろうように、本明細書に記載の対応する実施形態と実質的に同じ機能を実行する、又は実質的に同じ結果を達成する、現在存在する、又は後に開発される、プロセス、機械、製造、物質の組成、手段、方法、又はステップは、本発明に従って利用することができる。したがって、添付の請求項は、その範囲内に、このようなプロセス、機械、製造、物質の組成、手段、方法、又はステップを含むように意図されている。
本発明は、費用効果の高いガラスセラミック電気めっきされたナノフォームを可能にする超高表面積三次元コンデンサ構造又は三次元コンデンサアレイデバイスを作成する。ガラスセラミック基板が、鉛直並びに水平面の両方を別々に又は同時に処理して２又は３次元の容量性デバイスを形成することを通してこのような構造を形成する能力を実証した。
本発明は、ビア又はポストを備えた感光性ガラス基板を調製し、１又は２以上の導電層、通常金属、誘電体材料及び頂部層導電層、通常金属でさらに被覆又は充填することによって、１又は２以上の、２又は３次元の容量性デバイスを備えた基板を製造する方法を含む。
本発明の様々な実施形態の作製及び使用を以下で詳細に議論するが、本発明は、多種多様な具体的な文脈において具現化することができる多くの適用可能な発明の概念を提供するということが理解されるべきである。本明細書で議論する具体的な実施形態は、本発明を作製及び使用する具体的な方法の単なる例示であり、本発明の範囲を制限するものではない。
本明細書において議論した任意の実施形態は、本発明の任意の方法、キット、試薬、又は組成物に関して実施することができ、逆もまた同様であると考えられる。さらに、本発明の組成物を用いて本発明の方法を達成することができる。
本明細書に記載の特定の実施形態は、本発明の限定としてではなく例示として示されているということが理解されよう。本発明の主な特徴は、本発明の範囲から逸脱することなく様々な実施形態において使用することができる。当業者は、ただの日常的な実験を用いて、本明細書に記載の具体的な手順に対する多数の同等物を認識する、又は確認することができるであろう。このような同等物は、本発明の範囲内にあると見なされ、請求項によってカバーされる。
本明細書に記載のすべての刊行物及び特許出願は、本発明が関係する当業者の技能のレベルを示している。すべての刊行物及び特許出願が、各個々の刊行物又は特許出願が参照により組み込まれると具体的かつ個々に示された場合と同程度に、参照により本明細書に組み込まれる。
請求項及び／又は明細書において「含む（comprising）」という用語と併せて用いられるときの「ａ」又は「ａｎ」という単語の使用は、「１」を意味することができるが、これは「１又は２以上」、「少なくとも１つ」、及び「１又は１より多い」の意味とも一致する。請求項における「又は」という用語の使用は、本開示は代替物及び「及び／又は」のみに言及する定義を支持しているが、代替物のみを指すように明示的に示され、又はこれらの代替物が相互に排他的でない限り、「及び／又は」を意味するように用いられる。本願を通して、「約」という用語は、ある値が、この方法がその値を決定するために使用され、デバイスについての固有の誤差の変動又は研究対象間に存在する変動を含むということを示すために用いられる。
本明細書及び請求項において用いられるとき、「含む（comprising）」（及び「comprise」及び「comprises」のような、comprisingのあらゆる形態）、「有する（having）」（及び「have」及び「has」のような、havingのあらゆる形態）、「含む（including）」（及び「includes」及び「include」のような、includingのあらゆる形態）又は「含む（containing）」（及び「contains」及び「contain」のような、containingのあらゆる形態）は、包括的すなわちオープンエンドであり、追加の、記載されていない要素又は方法ステップを除外しない。本明細書に提供される構成物及び方法のいずれかの実施形態において、「含む（comprising）」は、「本質的に～からなる（consisting essentially of）」又は「からなる（consisting of）」に置き換えることができる。本明細書で用いられるとき、「本質的に～からなる（consisting essentially of）」という句には、指定された完全体（integer）又はステップ、並びに特許請求された発明の特徴又は機能に実質的に影響を及ぼさないものが必要とされる。本明細書で用いられるとき、「構成する（consisting）」という用語は、記載された完全体（integer）（例えば、特徴、要素、特色、特性、方法／プロセスステップ又は限定）又は完全体（integer）（例えば、特徴、要素、特色、特性、方法／プロセスステップ、又は限定）の群のみの存在を示すために用いられる。
本明細書で用いられるような「又はこれらの組み合わせ」という用語は、その用語に先行する列挙された項目のすべての順列及び組み合わせを指す。例えば、「Ａ、Ｂ、Ｃ、又はこれらの組み合わせ」は、Ａ、Ｂ、Ｃ、ＡＢ、ＡＣ、ＢＣ、又はＡＢＣの少なくとも１つを、そして特定の文脈において順序が重要であれば、ＢＡ、ＣＡ、ＣＢ、ＣＢＡ、ＢＣＡ、ＡＣＢ、ＢＡＣ、又はＣＡＢも含むように意図されている。この例で続けると、ＢＢ、ＡＡＡ、ＡＢ、ＢＢＣ、ＡＡＡＢＣＣＣＣ、ＣＢＢＡＡＡ、ＣＡＢＡＢＢ、などのような、１又は２以上の項目又は用語の繰り返しを含む組み合わせが明示的に含まれる。当業者は、他が文脈から明らかでない限り、通常、任意の組み合わせにおける項目又は用語の数に制限がないということを理解するであろう。
本明細書で用いられるとき、限定はしないが、「約」、「実質的な」又は「実質的に」のような近似の言葉は、そのように修正されたとき、必ずしも絶対的又は完全ではないと理解される状態であるが、その状態を存在するものとして指定することを保証するのに十分に近いと当業者に見なされるであろう状態を指す。説明が変動し得る程度は、どれくらい大きく変化が起こり、それでも当業者に、修正された特徴を、修正されていない特徴の必要とされる特色及び能力を依然として有するものとして認識させることができるかに依存することになる。一般に、しかし先行する議論を条件として、「約」のような近似の語によって修正される本明細書の数値は、記載された値から少なくとも±１、２、３、４、５、６、７、１０、１２又は１５％だけ変動し得る。
本明細書に開示及び特許請求された構成物及び／又は方法のすべては、本開示に照らして過度の実験なしに作製及び実行することができる。本発明の構成物及び方法を好ましい実施形態の観点において説明してきたが、本発明の概念、精神及び範囲から逸脱することなく、本明細書に記載の構成物及び／又は方法に、そして方法のステップ又はステップのシーケンスにおいて変形を適用することができるということは当業者には明らかであろう。当業者に明らかなすべてのこのような同様の代替例及び修正例は、添付の請求項によって定義されたような本発明の精神、範囲及び概念の範囲内であると見なされる。
特許庁、及び本願に関して発行されるいかなる特許のいかなる読者も本明細書に添付の請求項を解釈するのを支援するため、出願人は、添付された請求項のいずれも、米国特許法第１１２条の段落（ｆ）の段落６、又は均等物が本願の出願の日に存在しているため、「のための手段」又は「のためのステップ」という言葉が特定の請求項において明示的に用いられていない限り、これを適用することを意図していないということを特記したい。
請求項のそれぞれについて、各従属請求項は、前の請求項が請求項の用語又は要素のための適切な先行詞を提供する限り、独立請求項及びそれぞれすべての請求項のための前の従属請求項のそれぞれの両方から従属することができる。

Claims (33)

  1. 感光性ガラスにおけるパワーコンディショニングのために小さなフォームファクタに集積された大きな静電容量を作製する方法であって、
    感光性ガラスに１又は２以上のビア開口を形成するように処理された前記感光性ガラス上に導電性シード層を堆積させるステップと、
    前記感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、前記感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、
    前記充填されたビアのみを残すように前記感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、
    ２つの隣接する充填されたビアの周りの前記感光性ガラス基板の少なくとも１つの略矩形部分を露出及び変換するステップと、
    前記矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、
    第１の電極を形成する前記金属ポスト上に非酸化層をフラッシュコーティングするステップと、
    前記金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、前記金属ポスト、前記非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、
    前記ポスト上又はその周りに誘電体層を堆積させるステップと、
    前記誘電体層を金属コーティングして第２の電極を形成するステップと、
    前記第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、
    前記第２の電極のすべてに第２の金属層を並列に接続して前記コンデンサ用の第２の電極を形成するステップと、
    を含む、前記方法。
  2. 前記ナノフォームが、カーボンナノチューブ、カーボンナノプレート、カーボンナノフォレスト、カーボンナノスフェア、金属、半導体、又は金属ナノビーズである、請求項１に記載の方法。
  3. 前記ナノフォームが略球形であり、２０ｎｍ～２００ｎｍの直径を有する、請求項１に記載の方法。
  4. ２又は３以上の異なるナノフォームが前記金属ポスト上へコーティングされる、請求項１に記載の方法。
  5. 前記誘電体層が０．５ｎｍ～１０００ｎｍの厚さの薄膜である、請求項１に記載の方法。
  6. 前記誘電体層が０．０５μｍ～１００μｍの厚さの焼結ペーストである、請求項１に記載の方法。
  7. 前記誘電体層が１０～１０，０００の誘電率を有する、請求項１に記載の方法。
  8. 前記誘電体層が２～１００の誘電率を有する、請求項１に記載の方法。
  9. 前記誘電体層を原子層堆積によって堆積させる、請求項１に記載の方法。
  10. 前記コンデンサが、１ｎｆ／ｍｍ２を超える静電容量密度を有する、請求項１に記載の方法。
  11. 前記コンデンサが、１ｎｆ～１００μｆの静電容量を有する、請求項１に記載の方法。
  12. 感光性ガラス基板上でのパワーコンディショニングのために小さなフォームファクタに集積された大きな静電容量を作製する方法であって、
    前記感光性ガラス基板上に円形パターンをマスキングするステップと、
    前記感光性ガラス基板の少なくとも一部を活性化ＵＶエネルギー源に曝露するステップと、
    前記感光性ガラス基板をそのガラス転移温度を超えて少なくとも１０分の加熱相へ加熱するステップと、
    前記感光性ガラス基板を冷却して、前記露光されたガラスの少なくとも一部を結晶性材料に変換してガラスセラミック結晶性基板を形成するステップと、
    前記感光性ガラス基板の前記セラミック相をエッチャント溶液で部分的にエッチング除去するステップと、
    前記感光性ガラス上に導電性シード層を堆積させるステップと、
    前記感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、前記感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、
    前記充填されたビアのみを残すように前記感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、
    ２つの隣接する充填されたビアの周りの前記感光性ガラス基板の少なくとも１つの矩形部分を露出及び変換するステップと、
    前記矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、
    第１の電極を形成する前記金属ポスト上に非酸化層をフラッシュコーティングするステップと、
    前記金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、前記金属ポスト、前記非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、
    前記ポスト上又はその周りに誘電体層を堆積させるステップと、
    前記誘電体層を金属コーティングして第２の電極を形成するステップと、
    前記第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、
    前記第２の電極のすべてに第２の金属層を並列に接続してコンデンサ用の第２の電極を形成するステップと、
    を含む、前記方法。
  13. 前記ナノフォームが、カーボンナノチューブ、カーボンナノプレート、カーボンナノフォレスト、カーボンナノスフェア、金属、半導体、又は金属ナノビーズである、請求項１２に記載の方法。
  14. 前記ナノフォームが略球形であり、２０ｎｍ～２００ｎｍの直径を有する、請求項１２に記載の方法。
  15. ２又は３以上の異なるナノフォームが前記金属ポスト上にコーティングされる、請求項１２に記載の方法。
  16. 前記誘電体層が０．５ｎｍ～１０００ｎｍの厚さの薄膜である、請求項１２に記載の方法。
  17. 前記誘電体層が０．０５μｍ～１００μｍの厚さの焼結ペーストである、請求項１２に記載の方法。
  18. 前記誘電体層が１０～１０，０００の誘電率を有する、請求項１２に記載の方法。
  19. 前記誘電体層が２～１００の誘電率を有する、請求項１２に記載の方法。
  20. 前記誘電体層を原子層堆積によって堆積させる、請求項１２に記載の方法。
  21. 前記コンデンサが、１ｎｆ／ｍｍ２を超える大きな静電容量密度を有する、請求項１２に記載の方法。
  22. 前記コンデンサが、１ｎｆ～１００μｆの静電容量を有する、請求項１２に記載の方法。
  23. 感光性ガラス基板上に円形パターンをマスキングするステップと、
    前記感光性ガラス基板の少なくとも一部を活性化ＵＶエネルギー源に曝露するステップと、
    前記感光性ガラス基板をそのガラス転移温度を超えて少なくとも１０分の加熱相へ加熱するステップと、
    前記感光性ガラス基板を冷却して、前記露光されたガラスの少なくとも一部を結晶性材料に変換してガラスセラミック結晶性基板を形成するステップと、
    前記感光性ガラス基板の前記セラミック相をエッチャント溶液で部分的にエッチング除去するステップと、
    前記感光性ガラス上に導電性シード層を堆積させるステップと、
    前記感光性ガラス基板を、金属を電気めっきする金属化シード層とともに配置して、前記感光性ガラス基板における１又は２以上の開口を充填してビアを形成するステップと、
    前記充填されたビアのみを残すように前記感光性ガラス基板のおもて面及び裏面を化学機械研磨するステップと、
    ２つの隣接する充填されたビアの周りの前記感光性ガラス基板の少なくとも１つの矩形部分を露出及び変換するステップと、
    前記矩形部分をエッチングして少なくとも一対の隣接する充填されたビアを露出させて金属ポストを形成するステップと、
    第１の電極を形成する前記金属ポスト上に非酸化層をフラッシュコーティングするステップと、
    前記金属ポストの表面積を増加させるために電気めっきすることによって、少なくとも一度、前記金属ポスト、前記非酸化層、又は両方の少なくとも一部を１又は２以上のナノフォームでコーティングするステップと、
    前記ポスト上又はその周りに誘電体層を堆積させるステップと、
    前記誘電体層を金属コーティングして第２の電極を形成するステップと、
    前記第１の電極のすべてに第１の金属層を並列に接続してコンデンサ用の単一の電極を形成するステップと、
    前記第２の電極のすべてに第２の金属層を並列に接続して前記コンデンサ用の第２の電極を形成するステップと、
    を含む方法によって作製される集積コンデンサ。
  24. 前記ナノフォームが、カーボンナノチューブ、カーボンナノプレート、カーボンナノフォレスト、カーボンナノスフェア、金属、半導体、又は金属ナノビーズである、請求項２３に記載のコンデンサ。
  25. 前記ナノフォームが略球形であり、２０ｎｍ～２００ｎｍの直径を有する、請求項２３に記載のコンデンサ。
  26. ２又は３以上の異なるナノフォームが前記金属ポスト上にコーティングされる、請求項２３に記載のコンデンサ。
  27. 前記誘電体層が０．５ｎｍ～１０００ｎｍの厚さの薄膜である、請求項２３に記載のコンデンサ。
  28. 前記誘電体層が０．０５μｍ～１００μｍの厚さの焼結ペーストである、請求項２３に記載のコンデンサ。
  29. 前記誘電体材料が１０～１０，０００の誘電率を有する、請求項２３に記載のコンデンサ。
  30. 前記誘電体薄膜が２～１００の誘電率を有する、請求項２３に記載のコンデンサ。
  31. 前記誘電体薄膜材料を原子層堆積によって堆積させる、請求項２３に記載のコンデンサ。
  32. １ｎｆ／ｍｍ２を超える静電容量密度を有する、請求項２３に記載のコンデンサ。
  33. １ｎｆ～１００μｆの静電容量を有する、請求項２３に記載のコンデンサ。

JP2022554468A 2020-03-11 2021-03-08 超高表面積集積コンデンサ Active JP7407484B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062988158P 2020-03-11 2020-03-11
US62/988,158 2020-03-11
PCT/US2021/021371 WO2021183440A1 (en) 2020-03-11 2021-03-08 Ultra high surface area integrated capacitor

Publications (2)

Publication Number Publication Date
JP2023517091A JP2023517091A (ja) 2023-04-21
JP7407484B2 true JP7407484B2 (ja) 2024-01-04

Family

ID=77670826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554468A Active JP7407484B2 (ja) 2020-03-11 2021-03-08 超高表面積集積コンデンサ

Country Status (6)

Country Link
US (1) US20230120903A1 (ja)
EP (1) EP4078629A4 (ja)
JP (1) JP7407484B2 (ja)
KR (1) KR20220142535A (ja)
CA (1) CA3168516C (ja)
WO (1) WO2021183440A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482617B (zh) * 2023-06-21 2023-08-29 南京理工大学 一种基于超表面的可切换式二次和三次谐波被动生成系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058504A1 (en) 2002-09-20 2004-03-25 Kellar Scot A. Ultra-high capacitance device based on nanostructures
KR100846383B1 (ko) 2002-06-29 2008-07-15 주식회사 하이닉스반도체 캐패시터 제조 방법
WO2009125620A1 (ja) 2008-04-08 2009-10-15 株式会社村田製作所 コンデンサおよびその製造方法
WO2019199407A1 (en) 2018-04-11 2019-10-17 Abbott Cardiovascular Systems Inc. Intravascular stent having high fatigue performance
US20200383209A1 (en) 2018-04-10 2020-12-03 3D Glass Solutions, Inc. Rf integrated power condition capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005094440A2 (en) * 2004-03-18 2005-10-13 Nanosys Inc. Nanofiber surface based capacitors
KR20060092643A (ko) * 2005-02-18 2006-08-23 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조 방법
US7990679B2 (en) * 2006-07-14 2011-08-02 Dais Analytic Corporation Nanoparticle ultracapacitor
WO2010009058A1 (en) * 2008-07-15 2010-01-21 Gridshift, Inc. Electrochemical devices, systems, and methods
US9293269B2 (en) * 2012-02-08 2016-03-22 Dais Analytic Corporation Ultracapacitor tolerating electric field of sufficient strength
WO2017147511A1 (en) * 2016-02-25 2017-08-31 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
US10281424B2 (en) * 2016-06-27 2019-05-07 Robert Bosch Gmbh Electrode arrangement with improved electron transfer rates for redox of molecules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846383B1 (ko) 2002-06-29 2008-07-15 주식회사 하이닉스반도체 캐패시터 제조 방법
US20040058504A1 (en) 2002-09-20 2004-03-25 Kellar Scot A. Ultra-high capacitance device based on nanostructures
WO2009125620A1 (ja) 2008-04-08 2009-10-15 株式会社村田製作所 コンデンサおよびその製造方法
US20200383209A1 (en) 2018-04-10 2020-12-03 3D Glass Solutions, Inc. Rf integrated power condition capacitor
WO2019199407A1 (en) 2018-04-11 2019-10-17 Abbott Cardiovascular Systems Inc. Intravascular stent having high fatigue performance

Also Published As

Publication number Publication date
EP4078629A1 (en) 2022-10-26
KR20220142535A (ko) 2022-10-21
WO2021183440A1 (en) 2021-09-16
EP4078629A4 (en) 2023-06-21
CA3168516C (en) 2023-09-26
JP2023517091A (ja) 2023-04-21
CA3168516A1 (en) 2021-09-16
US20230120903A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
JP7245547B2 (ja) Ｒｆ集積電力調整コンデンサ
US11264167B2 (en) 3D capacitor and capacitor array fabricating photoactive substrates
US20200243248A1 (en) 2D and 3D Inductors Antenna and Transformers Fabricating Photoactive Substrates
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
JP7407484B2 (ja) 超高表面積集積コンデンサ
US20210313417A1 (en) Radio frequency (RF) integrated power-conditioning capacitor
CN112582184B (zh) 纳米线电极和电容电极及纳米线电极和电容电极的制备方法
US20190093233A1 (en) Non-Seed Layer Electroless Plating of Ceramic
WO2022265783A1 (en) Radio frequency (rf) integrated power-conditioning capacitor
CA3051140A1 (en) Rf integrated power condition capacitor
KR101766426B1 (ko) 구리층 제조 방법
WO2023146729A1 (en) 3d capacitor and capacitor array fabricating photoactive substrates
CN116487371A (zh) 一种微型角锥电感器的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231212

R150 Certificate of patent or registration of utility model

Ref document number: 7407484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150