JP7400635B2 - 推定装置 - Google Patents
推定装置 Download PDFInfo
- Publication number
- JP7400635B2 JP7400635B2 JP2020104136A JP2020104136A JP7400635B2 JP 7400635 B2 JP7400635 B2 JP 7400635B2 JP 2020104136 A JP2020104136 A JP 2020104136A JP 2020104136 A JP2020104136 A JP 2020104136A JP 7400635 B2 JP7400635 B2 JP 7400635B2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- thermal
- input
- equations
- internal temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005259 measurement Methods 0.000 claims description 9
- 238000009529 body temperature measurement Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 description 19
- 238000004458 analytical method Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Complex Calculations (AREA)
Description
・x=t(T0 T1 T2 T3 T4)
・u=t(Q T)
・y=t(T0)
・式(1)中の「A」,「B」を式(3)に示す。
入力データに基づきユニットの内部状態を推定する装置であって、
外力データ群を収集して前記入力データとして随時入力し、
前記入力データに対する運動方程式を解くことで前記内部状態の値を演算し、
あらかじめ前記運動方程式を簡略し、かつ定数計算できる部分を事前に算出しておくことを特徴としている。
前記半導体デバイスの電圧指令値,電流の計測値,ケース温度の計測値のそれぞれの情報が入力される一方、前記内部温度を前記RC熱回路網モデルの連立常微分方程式を解くことで推定し、
前記連立方程式をあらかじめ式(10)に簡略し、
式(8)(9)に示す定数計算できる部分を事前に計算しておくことを特徴としている。
・x(t)=内部温度
・A,Bは、式(3)のとおりとする。
・C0~C4=熱容量
(3)本発明のさらに他の対象は、半導体デバイスの内部温度を、熱抵抗と熱容量が階段状に繋がったRC熱回路網モデルに基づき推定する装置であって、
前記半導体デバイスの電圧指令値、電流の計測値、ケース温度のそれぞれの情報が入力される一方、
前記入力されたデータを線形近似させ、前記内部温度を前記RC熱回路モデルの連立常微分法方程式を解くことで推定し、
前記連立常微分方程式を解く際、式(15)~式(17)を用いることを特徴としている。
・C0~C4=熱容量
(4)本発明のさらに他の態様は、1次振動系で異常によって発生する外力の時系列データを用意し、該外力時系列データが与えられたときの質点振動を推定して模擬した振動データを作成する装置であって、
前記外力時系列データを入力として、前記1次振動系の質点の運動方程式を解くことにより前記振動データを取得し、
前記運動方程式を解くにあたって、式(19)(20)を用いることを特徴としている。
図2に基づき実施例1の構成を説明する。本実施例は、IGBT4の素子に流れる電流値,電圧指令値,チップ直下のケース温度を高頻度で計測し、これらの計測情報に基づきリアルタイムにジャンクション温度を推定するジャンクション温度推定装置を構成する。
A:制御装置3からIGBT4への電圧指令値
B:電流計5で計測されたIGBT4に流れる電流値
C:IGBT4の直下の温度計6で計測されたケース温度の計測値
ここではIGBT4の構成関数は、あらかじめ非特許文献1の手法などで計測されてRC熱回路網モデルが作られているものとする。具体的には解析装置2は、周期が10kH程度のサンプリングで前記情報(A~C)のデータを収集し、収集されたデータに基づき温度推定を行う。
前述のように解析装置2によるジャンクション温度推定は、式(1)の連立常微分方程式を解くことで行われる。その際、あらかじめ数式レベルで解いて簡略化しておき、定数計算できる部分を先に計算しておくものとする。以下、詳細を説明する。
また、式(15)中の「x(t0)」について、最初は内部温度をすべてケース温度の計測値で初期化しておくものとする。
2…解析装置(推定装置)
3…制御装置
4…IGBT(半導体デバイス)
5…電流計
6…温度計
7…交流電源
8,9…データベース
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020104136A JP7400635B2 (ja) | 2020-06-17 | 2020-06-17 | 推定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020104136A JP7400635B2 (ja) | 2020-06-17 | 2020-06-17 | 推定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021196302A JP2021196302A (ja) | 2021-12-27 |
JP7400635B2 true JP7400635B2 (ja) | 2023-12-19 |
Family
ID=79198069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020104136A Active JP7400635B2 (ja) | 2020-06-17 | 2020-06-17 | 推定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7400635B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000088666A (ja) | 1998-09-11 | 2000-03-31 | Fujikura Ltd | 地中管路内電力ケーブルの導体温度計算方法及び装置 |
JP2010177181A (ja) | 2009-02-02 | 2010-08-12 | Autonetworks Technologies Ltd | ヒューズの温度推定方法及びヒューズ装置 |
JP2019144081A (ja) | 2018-02-20 | 2019-08-29 | Necプラットフォームズ株式会社 | 温度センサ、温度センシング方法および温度センシングプログラム |
-
2020
- 2020-06-17 JP JP2020104136A patent/JP7400635B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000088666A (ja) | 1998-09-11 | 2000-03-31 | Fujikura Ltd | 地中管路内電力ケーブルの導体温度計算方法及び装置 |
JP2010177181A (ja) | 2009-02-02 | 2010-08-12 | Autonetworks Technologies Ltd | ヒューズの温度推定方法及びヒューズ装置 |
JP2019144081A (ja) | 2018-02-20 | 2019-08-29 | Necプラットフォームズ株式会社 | 温度センサ、温度センシング方法および温度センシングプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2021196302A (ja) | 2021-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Electrothermal simulation of integrated circuits | |
Pagani et al. | MatEx: Efficient transient and peak temperature computation for compact thermal models | |
Starzak et al. | Behavioral approach to SiC MPS diode electrothermal model generation | |
Benedikt et al. | Automated configuration for non-iterative co-simulation | |
Wang et al. | A fast leakage-aware full-chip transient thermal estimation method | |
Polom et al. | Exploiting distinct thermal response properties for power semiconductor module health monitoring | |
JP7400635B2 (ja) | 推定装置 | |
JP5678192B2 (ja) | 数値解析システム | |
Mei et al. | An efficient transient electro-thermal simulation framework for power integrated circuits | |
Noebauer | Creating compact models using standard spreadsheet software | |
Chen et al. | Incremental Latin hypercube sampling for lifetime stochastic behavioral modeling of analog circuits | |
Wilson et al. | A transient self-adaptive technique for modeling thermal problems with large variations in physical scales | |
Biagetti et al. | SiSMA-a tool for efficient analysis of analog CMOS integrated circuits affected by device mismatch | |
Meir et al. | Blast: Efficient computation of nonlinear delay sensitivities in electronic and biological networks using barycentric lagrange enabled transient adjoint analysis | |
Webb et al. | Application of the TLM method to transient thermal simulation of microwave power transistors | |
Németh et al. | Parametric models of thermal transfer impedances within a successive node reduction based thermal simulation environment | |
JP2009048505A (ja) | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 | |
Janicki et al. | Generation of reduced thermal models of electronic systems from transient thermal response | |
Gradinger et al. | Thermal networks for time-variant cooling systems: modeling approach and accuracy requirements for lifetime prediction | |
Yu et al. | A fast analog mismatch analysis by an incremental and stochastic trajectory piecewise linear macromodel | |
Hosseinian et al. | The numerical solution of nonlinear delay Volterra integral equations using the thin plate spline collocation method with error analysis | |
Yue et al. | Reduced Models and Uncertainty Quantification | |
Kim | Prameterized gradient integration method for inverse heat conduction problems | |
Ramadass et al. | A Novel Interconnect Structure for Elmore Delay Model with Resistance-Capacitance-Conductance Scheme | |
Kavicharan et al. | Modeling and analysis of on-chip single and H-tree distributed RLC interconnects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7400635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |