JP7397736B2 - Etching method and substrate processing method - Google Patents

Etching method and substrate processing method Download PDF

Info

Publication number
JP7397736B2
JP7397736B2 JP2020061933A JP2020061933A JP7397736B2 JP 7397736 B2 JP7397736 B2 JP 7397736B2 JP 2020061933 A JP2020061933 A JP 2020061933A JP 2020061933 A JP2020061933 A JP 2020061933A JP 7397736 B2 JP7397736 B2 JP 7397736B2
Authority
JP
Japan
Prior art keywords
etching
substrate
layer
solution
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020061933A
Other languages
Japanese (ja)
Other versions
JP2021163804A (en
Inventor
哲也 江本
晃久 岩▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2020061933A priority Critical patent/JP7397736B2/en
Publication of JP2021163804A publication Critical patent/JP2021163804A/en
Application granted granted Critical
Publication of JP7397736B2 publication Critical patent/JP7397736B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、半導体ウエハ、液晶表示装置用ガラス基板、プラズマディスプレイ用基板、FED(Field Emission Display)用基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板、フォトマスク用基板、セラミック基板、太陽電池用基板などの基板を処理するためのエッチング方法および基板処理方法に関する。 The present invention includes, for example, semiconductor wafers, glass substrates for liquid crystal display devices, substrates for plasma displays, substrates for FED (Field Emission Display), substrates for optical disks, substrates for magnetic disks, substrates for magneto-optical disks, substrates for photomasks, The present invention relates to an etching method and a substrate processing method for processing substrates such as ceramic substrates and solar cell substrates.

半導体装置およびその製造方法として、特開2018-195718号公報はフィン電界効果トランジスタ(FINFET:Fin Field Effect Transistor)およびその製造方法を開示している。FINFETは、基板の上部に形成されたフィンを有している。その製造方法における一工程において、フィン上に、ダミーゲート電極およびサイドウォールと、それを覆う層間絶縁膜とが形成される。ダミーゲート電極、サイドウォールおよび層間絶縁膜として、例えば、ポリシリコン層、窒化シリコン層および酸化シリコン層が用いられる。続く工程において、CMP(化学機械研磨:Chemical Mechanical Polishing)によって、ダミーゲート電極、サイドウォールおよび層間絶縁膜が露出された上面が形成される。この時点で基板上には、面内方向(上面に平行な方向)において互いに積層された酸化シリコン層および窒化シリコン層の積層体と、それに隣接するポリシリコン層とが存在している。なお上記CMPの作用(化学的作用および機械的作用)によって、前記積層体は部分的に除去されている。続く工程において、この積層体(すなわち窒化シリコン層および酸化シリコン層)を残しつつポリシリコン層を除去するウェットエッチングが行われる。 As a semiconductor device and a method for manufacturing the same, Japanese Patent Application Publication No. 2018-195718 discloses a Fin Field Effect Transistor (FINFET) and a method for manufacturing the same. A FINFET has a fin formed on top of a substrate. In one step in the manufacturing method, a dummy gate electrode and sidewalls, and an interlayer insulating film covering them are formed on the fin. For example, a polysilicon layer, a silicon nitride layer, and a silicon oxide layer are used as the dummy gate electrode, sidewalls, and interlayer insulating film. In the subsequent process, an upper surface with exposed dummy gate electrodes, sidewalls, and interlayer insulating film is formed by CMP (Chemical Mechanical Polishing). At this point, a stack of silicon oxide layers and silicon nitride layers stacked on each other in the in-plane direction (direction parallel to the top surface) and a polysilicon layer adjacent thereto are present on the substrate at this point. Note that the laminate was partially removed by the CMP action (chemical action and mechanical action). In the subsequent step, wet etching is performed to remove the polysilicon layer while leaving this stack (ie, silicon nitride layer and silicon oxide layer).

特開2018-195718号公報JP 2018-195718 Publication

上記ウェットエッチングには、高いエッチング選択性が求められる。具体的には、ポリシリコンを除去する際に、酸化シリコン層および窒化シリコン層の積層体がエッチングされる量、すなわちロス量、を抑制することが求められる。ロス量が大きいと積層体が大きく侵食されてしまい、その悪影響は半導体装置が集積化されているほど大きい。近年の集積化の進展にともなって、ロス量の低減が強く求められている。しかしながら、CMP(より一般的に言えば、物理的作用および化学的作用の少なくともいずれかを有する処理)によって積層体を部分的に除去する工程の後、酸化シリコン層および窒化シリコン層の積層体とポリシリコン層とを含む被処理物からポリシリコンを選択的に除去するウェットエッチングが行われる場合において、ロス量を十分に低減することは難しかった。 The wet etching described above requires high etching selectivity. Specifically, when removing polysilicon, it is required to suppress the amount of etching of the stack of silicon oxide layers and silicon nitride layers, that is, the amount of loss. If the amount of loss is large, the stacked body will be severely eroded, and the more integrated the semiconductor device is, the greater the adverse effect will be. With the recent progress in integration, there is a strong need to reduce the amount of loss. However, after the process of partially removing the stack by CMP (more generally, a process that has physical and/or chemical effects), the stack of silicon oxide and silicon nitride layers is removed. When wet etching is performed to selectively remove polysilicon from an object to be processed including a polysilicon layer, it has been difficult to sufficiently reduce the amount of loss.

またこれと類似して、酸化シリコン層およびポリシリコン層の積層体にエッチングによって形成された凹部におけるウェットエッチングに、高いエッチング性が求められることがある。具体的には、ポリシリコンを除去する際に、酸化シリコン層がエッチングされる量、すなわちロス量、を抑制することが求められることがある。ロス量が大きいと酸化シリコン層が大きく侵食されてしまい、その悪影響は半導体装置が集積化されているほど大きい。近年の集積化の進展にともなって、ロス量の低減が強く求められている。しかしながら、エッチングによって酸化シリコン層およびポリシリコン層の積層体に凹部を形成する工程の後、凹部においてポリシリコンを選択的に除去するウェットエッチングが行われる場合において、酸化シリコン層のロス量を十分に低減することは難しかった。 Similar to this, high etching properties are sometimes required for wet etching in recesses formed by etching in a stack of silicon oxide layers and polysilicon layers. Specifically, when removing polysilicon, it may be required to suppress the amount of the silicon oxide layer that is etched, that is, the amount of loss. If the amount of loss is large, the silicon oxide layer will be severely eroded, and the more integrated the semiconductor device is, the greater the adverse effect will be. With the recent progress in integration, there is a strong need to reduce the amount of loss. However, when wet etching is performed to selectively remove polysilicon in the recesses after forming recesses in a stack of silicon oxide layers and polysilicon layers by etching, the loss of the silicon oxide layer cannot be sufficiently reduced. It was difficult to reduce it.

そこで、本発明の一の目的は、酸化シリコン層および窒化シリコン層の積層体とポリシリコン層とを含む被処理物からポリシリコンを選択的に除去するウェットエッチングが、物理的作用および化学的作用の少なくともいずれかを有する処理によって積層体を部分的に除去する工程の後に行われる場合において、ウェットエッチングにおける積層体のロス量を抑制することができるエッチング方法を提供することである。 Therefore, one object of the present invention is that wet etching for selectively removing polysilicon from a workpiece including a stack of silicon oxide layers and silicon nitride layers and a polysilicon layer can be performed using physical and chemical effects. An object of the present invention is to provide an etching method capable of suppressing the amount of loss of a laminate in wet etching when the laminate is partially removed by a process including at least one of the following.

また本発明の他の目的は、エッチングによって酸化シリコン層およびポリシリコン層の積層体に凹部を形成する工程の後、凹部においてポリシリコンを選択的に除去するウェットエッチングが行われる場合において、酸化シリコン層のロス量を抑制することができる基板処理方法を提供することである。 Another object of the present invention is to form a recess in a stack of a silicon oxide layer and a polysilicon layer by etching, and then perform wet etching to selectively remove polysilicon in the recess. An object of the present invention is to provide a substrate processing method that can suppress the amount of layer loss.

本明細書に開示される第1の態様は、酸化シリコン層および窒化シリコン層の積層体と、ポリシリコン層と、を含む被処理物に対するエッチング方法であって、(a)物理的作用および化学的作用の少なくともいずれかを有する処理によって、前記積層体を部分的に除去する工程と、(b)第1エッチング液としての、水酸化アンモニウムおよび過酸化水素の混合水溶液、またはテトラメチルアンモニウムヒドロキシド溶液へ、前記被処理物をさらす工程と、(c)前記工程(b)の後、第2エッチング液としてのアンモニア水へ前記被処理物をさらす工程と、(d)前記工程(c)の後、第3エッチング液としてのテトラメチルアンモニウムヒドロキシド溶液へ前記被処理物をさらすことによって、前記ポリシリコン層をエッチングする工程と、を備える。 A first aspect disclosed herein is a method of etching a workpiece including a stack of silicon oxide layers and silicon nitride layers, and a polysilicon layer, the method comprising: (a) physical action and chemical action; (b) a mixed aqueous solution of ammonium hydroxide and hydrogen peroxide, or tetramethylammonium hydroxide as a first etching solution; a step of exposing the object to be treated to a solution; (c) a step of exposing the object to ammonia as a second etching solution after step (b); and (d) a step of exposing the object to aqueous ammonia as a second etching solution. and then etching the polysilicon layer by exposing the object to be treated to a tetramethylammonium hydroxide solution as a third etching solution.

本明細書に開示される第2の態様は、前記第1の態様のエッチング方法であって、前記第2エッチング液は、50℃以上80℃以下の温度を有する。 A second aspect disclosed in this specification is the etching method of the first aspect, in which the second etching solution has a temperature of 50° C. or more and 80° C. or less.

本明細書に開示される第3の態様は、前記第1または第2の態様のエッチング方法であって、前記第2エッチング液は、水酸化アンモニウムが質量比で3倍以上10倍以下の水に溶解されているアンモニア水である。 A third aspect disclosed herein is the etching method according to the first or second aspect, wherein the second etching solution contains ammonium hydroxide in a mass ratio of 3 to 10 times that of water. It is ammonia water dissolved in

本明細書に開示される第4の態様は、酸化シリコン層およびポリシリコン層の積層体を含み、エッチング残渣の発生を伴うエッチングによって前記積層体に形成された凹部を有している基板、に対する基板処理方法であって、前記凹部は、前記酸化シリコン層および前記ポリシリコン層を露出する内面を有しており、前記基板処理方法は、(a)除去液を前記凹部内に供給することによって、前記凹部の前記内面に付着した前記エッチング残渣を除去する工程と、(b)前記工程(a)の後、アンモニア水溶液を前記凹部内に供給することによって、前記工程(a)またはそれ以前に前記ポリシリコン層に形成された表面酸化膜をエッチングする第1エッチング工程と、(c)前記工程(b)の後、第4級アンモニウム水酸化物溶液を前記凹部内に供給することによって、前記酸化シリコン層に比して前記ポリシリコン層を高いエッチング速度でエッチングする第2エッチング工程と、を備える。 A fourth aspect disclosed herein is directed to a substrate that includes a stack of a silicon oxide layer and a polysilicon layer, and has a recess formed in the stack by etching with generation of etching residue. The substrate processing method includes: the recess having an inner surface exposing the silicon oxide layer and the polysilicon layer; , a step of removing the etching residue adhering to the inner surface of the recess, and (b) supplying an ammonia aqueous solution into the recess after the step (a), thereby removing the etching residue at or before the step (a). (c) after the step (b), supplying a quaternary ammonium hydroxide solution into the recessed portion; a second etching step of etching the polysilicon layer at a higher etching rate than the silicon oxide layer.

本明細書に開示される第5の態様は、酸化シリコン層およびポリシリコン層の積層体を含み、エッチング残渣の発生を伴うエッチングによって前記積層体に形成された凹部を有している基板、に対する基板処理方法であって、前記凹部は、前記酸化シリコン層および前記ポリシリコン層を露出する内面を有しており、前記基板処理方法は、(a)除去液を前記凹部内に供給することによって、前記凹部の前記内面に付着した前記エッチング残渣を除去する工程と、(b)前記工程(a)の後、アンモニア水溶液を前記凹部内に供給することによって、前記工程(a)またはそれ以前に前記ポリシリコン層に形成された表面酸化膜をエッチングする第1エッチング工程と、(c)前記工程(b)の後、前記工程(b)におけるアンモニア水溶液よりも高いアンモニア濃度を有するアンモニア水溶液を前記凹部内に供給することによって、前記酸化シリコン層に比して前記ポリシリコン層を高いエッチング速度でエッチングする第2エッチング工程と、を備える。 A fifth aspect disclosed in the present specification is directed to a substrate including a laminate of a silicon oxide layer and a polysilicon layer, and having a recess formed in the laminate by etching with generation of etching residue. The substrate processing method includes: the recess having an inner surface exposing the silicon oxide layer and the polysilicon layer; , a step of removing the etching residue adhering to the inner surface of the recess, and (b) supplying an ammonia aqueous solution into the recess after the step (a), thereby removing the etching residue at or before the step (a). a first etching step of etching the surface oxide film formed on the polysilicon layer; and (c) after the step (b), using an ammonia aqueous solution having a higher ammonia concentration than the ammonia aqueous solution in the step (b). a second etching step of etching the polysilicon layer at a higher etching rate than the silicon oxide layer by supplying the polysilicon layer into the recess.

本明細書に開示される第6の態様は、前記第4または第5の態様の基板処理方法であって、前記工程(a)から(c)は連続的に行われる。 A sixth aspect disclosed in this specification is the substrate processing method according to the fourth or fifth aspect, in which the steps (a) to (c) are performed continuously.

上記第1の態様のエッチング方法によれば、工程(d)におけるポリシリコン層のエッチングに先立って行われる工程(b)によって、物理的作用および化学的作用の少なくともいずれかを有する処理によって積層体が部分的に除去された際に生じた異物が除去される。さらに、工程(d)におけるポリシリコン層のエッチングに先立って行われる工程(c)によって、ポリシリコン層の自然酸化膜が除去される。自然酸化膜が除去されることによって、ポリシリコン層の除去が自然酸化膜によって阻害されなくなるので、ポリシリコン層のエッチングが効率的に進行する。よって積層体のロス量を抑えることができる。さらに、この工程(c)の前に上記工程(b)が行われていることによって、自然酸化膜の除去が上記異物によって阻害されないので、自然酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、工程(d)においてエッチング液としてテトラメチルアンモニウムヒドロキシド溶液が用いられることによって、ポリシリコンが高い選択性でエッチングされる。よってロス量をさらに抑えることができる。以上から、酸化シリコン層および窒化シリコン層の積層体とポリシリコン層とを含む被処理物からポリシリコン層を選択的に除去するウェットエッチングが、物理的作用および化学的作用の少なくともいずれかを有する処理によって積層体を部分的に除去する工程の後に行われる場合において、ウェットエッチングにおける積層体のロス量を十分に抑制することができる。 According to the etching method of the first aspect, in step (b) performed prior to etching the polysilicon layer in step (d), the laminate is formed by a process having at least one of a physical action and a chemical action. The foreign matter generated when the is partially removed is removed. Furthermore, the natural oxide film of the polysilicon layer is removed in step (c), which is performed prior to etching the polysilicon layer in step (d). By removing the natural oxide film, the removal of the polysilicon layer is no longer inhibited by the natural oxide film, so that etching of the polysilicon layer proceeds efficiently. Therefore, the amount of loss in the laminate can be suppressed. Furthermore, since the above step (b) is performed before this step (c), the removal of the natural oxide film is not inhibited by the above foreign matter, so that the etching until the natural oxide film is removed can be carried out efficiently. proceed. Therefore, the amount of loss can be further suppressed. Furthermore, by using a tetramethylammonium hydroxide solution as an etching solution in step (d), polysilicon is etched with high selectivity. Therefore, the amount of loss can be further suppressed. From the above, wet etching for selectively removing a polysilicon layer from a workpiece including a stack of silicon oxide layers and silicon nitride layers and a polysilicon layer has at least one of a physical action and a chemical action. When the wet etching is performed after a step of partially removing the laminate, the amount of loss of the laminate during wet etching can be sufficiently suppressed.

上記第2の態様のエッチング方法によれば、第2エッチング液は、50℃以上80℃以下の温度を有する。第2エッチング液が50℃以上の温度を有することによって、上記工程(c)によるポリシリコン層の自然酸化膜の除去が、量産において通常望まれる程度に短時間で行いやすい。第2エッチング液が80℃以下の温度を有することによって、第2エッチング液の取り扱いを容易なものとすることができる。 According to the etching method of the second aspect, the second etching solution has a temperature of 50°C or more and 80°C or less. Since the second etching solution has a temperature of 50° C. or more, the natural oxide film of the polysilicon layer in step (c) can be easily removed in a short time as usually desired in mass production. When the second etching solution has a temperature of 80° C. or less, the second etching solution can be easily handled.

上記第3の態様のエッチング方法によれば、第2エッチング液は、水酸化アンモニウムが質量比で3倍以上10倍以下の水に溶解されているアンモニア水である。水酸化アンモニウムが質量比で3倍以上の水に溶解されていることによって、水酸化アンモニウムの濃度が過度であることに起因しての、上記工程(c)における意図しないダメージを、抑制することができる。水酸化アンモニウムが質量比で10倍以下の水に溶解されていることによって、上記工程(c)によるポリシリコン層の自然酸化膜の除去が、量産において通常望まれる程度に短時間で行いやすい。 According to the etching method of the third aspect, the second etching solution is aqueous ammonia in which ammonium hydroxide is dissolved in water in a mass ratio of 3 to 10 times. Suppressing unintended damage in the above step (c) due to excessive ammonium hydroxide concentration by dissolving ammonium hydroxide in water at a mass ratio of 3 times or more. I can do it. Since ammonium hydroxide is dissolved in water at a mass ratio of 10 times or less, the natural oxide film of the polysilicon layer in step (c) can be easily removed in a short period of time as usually desired in mass production.

上記第4の態様の基板処理方法によれば、工程(c)におけるポリシリコン層のエッチングに先立って行われる工程(a)によって、エッチングによって生じたエッチング残渣が除去される。さらに、工程(c)におけるポリシリコン層のエッチングに先立って行われる工程(b)によって、ポリシリコン層の表面酸化膜が除去される。表面酸化膜が除去されることによって、ポリシリコン層の除去が表面酸化膜によって阻害されなくなるので、ポリシリコン層のエッチングが効率的に進行する。よって酸化シリコン層のロス量を抑えることができる。さらに、この工程(b)の前に上記工程(a)が行われていることによって、表面酸化膜の除去がエッチング残渣によって阻害されないので、表面酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、工程(c)においてエッチング液として第4級アンモニウム水酸化物溶液が用いられることによって、ポリシリコンが高い選択性でエッチングされる。よってロス量をさらに抑えることができる。以上から、エッチングによって酸化シリコン層およびポリシリコン層の積層体に凹部を形成する工程の後、凹部においてポリシリコンを選択的に除去するウェットエッチングが行われる場合において、ウェットエッチングにおける酸化シリコン層のロス量を十分に抑制することができる。 According to the substrate processing method of the fourth aspect, etching residues generated by etching are removed in step (a), which is performed prior to etching the polysilicon layer in step (c). Furthermore, the surface oxide film of the polysilicon layer is removed in step (b), which is performed prior to etching the polysilicon layer in step (c). By removing the surface oxide film, the removal of the polysilicon layer is no longer inhibited by the surface oxide film, so that etching of the polysilicon layer proceeds efficiently. Therefore, the amount of loss of the silicon oxide layer can be suppressed. Furthermore, since the above step (a) is performed before this step (b), the removal of the surface oxide film is not inhibited by etching residue, so that the etching until the surface oxide film is removed can be carried out efficiently. proceed. Therefore, the amount of loss can be further suppressed. Further, by using a quaternary ammonium hydroxide solution as an etching solution in step (c), polysilicon is etched with high selectivity. Therefore, the amount of loss can be further suppressed. From the above, when wet etching is performed to selectively remove polysilicon in the recesses after the process of forming recesses in a stack of silicon oxide layers and polysilicon layers by etching, the loss of the silicon oxide layer during wet etching The amount can be sufficiently suppressed.

上記第5の態様の基板処理方法によれば、工程(c)におけるポリシリコン層のエッチングに先立って行われる工程(a)によって、エッチングによって生じたエッチング残渣が除去される。さらに、工程(c)におけるポリシリコン層のエッチングに先立って行われる工程(b)によって、ポリシリコン層の表面酸化膜が除去される。表面酸化膜が除去されることによって、ポリシリコン層の除去が表面酸化膜によって阻害されなくなるので、ポリシリコン層のエッチングが効率的に進行する。よって酸化シリコン層のロス量を抑えることができる。さらに、この工程(b)の前に上記工程(a)が行われていることによって、表面酸化膜の除去がエッチング残渣によって阻害されないので、表面酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、工程(c)においてエッチング液として、上記工程(b)におけるアンモニア水溶液よりも高いアンモニア濃度を有するアンモニア水溶液が用いられることによって、ポリシリコンが十分に効率的にエッチングされる。以上から、エッチングによって酸化シリコン層およびポリシリコン層の積層体に凹部を形成する工程の後、凹部においてポリシリコンを効率的かつ選択的に除去するウェットエッチングが行われる場合において、ウェットエッチングにおける酸化シリコン層のロス量を十分に抑制することができる。 According to the substrate processing method of the fifth aspect, etching residues generated by etching are removed in step (a), which is performed prior to etching the polysilicon layer in step (c). Furthermore, the surface oxide film of the polysilicon layer is removed in step (b), which is performed prior to etching the polysilicon layer in step (c). By removing the surface oxide film, the removal of the polysilicon layer is no longer inhibited by the surface oxide film, so that etching of the polysilicon layer proceeds efficiently. Therefore, the amount of loss of the silicon oxide layer can be suppressed. Furthermore, since the above step (a) is performed before this step (b), the removal of the surface oxide film is not inhibited by etching residue, so that the etching until the surface oxide film is removed can be carried out efficiently. proceed. Therefore, the amount of loss can be further suppressed. Furthermore, polysilicon can be etched sufficiently efficiently by using an ammonia aqueous solution having a higher ammonia concentration than the ammonia aqueous solution in the above step (b) as the etching solution in step (c). From the above, when wet etching is performed to efficiently and selectively remove polysilicon in the recesses after the process of forming recesses in a stack of silicon oxide layers and polysilicon layers by etching, the silicon oxide in wet etching The amount of layer loss can be sufficiently suppressed.

上記第6の態様の基板処理方法によれば、工程(a)から(c)が連続的に行われることによって、効率的に基板処理を行うことができる。このように工程(a)から(c)が連続的に行われることから、工程間にリンス工程を介在させられないものの、工程(a)から(c)はいずれもアンモニア系の処理液を使用してることから、工程間にリンス工程を介在させなくても、前工程から受ける悪影響は小さい。よって、上述したように効率的な基板処理が実現される。 According to the substrate processing method of the sixth aspect, steps (a) to (c) are performed continuously, thereby making it possible to efficiently process the substrate. Since steps (a) to (c) are performed continuously in this way, a rinsing step cannot be interposed between the steps, but steps (a) to (c) all use an ammonia-based treatment liquid. Therefore, even if there is no rinsing step between the steps, the adverse effects from the previous step are small. Therefore, efficient substrate processing is realized as described above.

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。 Objects, features, aspects, and advantages of the invention will become more apparent from the following detailed description and accompanying drawings.

実施の形態1における半導体装置の構成を概略的に示す部分平面図である。1 is a partial plan view schematically showing the configuration of a semiconductor device in Embodiment 1. FIG. 図1の線II-IIに沿う概略的な部分断面図である。2 is a schematic partial cross-sectional view along line II-II in FIG. 1; FIG. 図1の半導体装置の製造方法の一部を概略的に示すフロー図である。2 is a flow diagram schematically showing a part of a method for manufacturing the semiconductor device of FIG. 1. FIG. 図3のステップS110およびステップS120を概略的に示す部分断面図である。4 is a partial cross-sectional view schematically showing step S110 and step S120 in FIG. 3. FIG. 図3のステップS130を概略的に示す部分断面図である。4 is a partial cross-sectional view schematically showing step S130 in FIG. 3. FIG. 図3のステップS140を概略的に示す部分断面図である。4 is a partial cross-sectional view schematically showing step S140 in FIG. 3. FIG. 図3のステップS150を概略的に示す部分断面図である。4 is a partial cross-sectional view schematically showing step S150 in FIG. 3. FIG. アンモニア水によるポリシリコンのエッチング量と時間との関係を、水酸化アンモニウム:水=1:5かつ温度65℃の場合と、水酸化アンモニウム:水=1:5かつ温度40℃の場合と、水酸化アンモニウム:水=1:100かつ温度65℃の場合と、水酸化アンモニウム:水=1:100かつ温度40℃の場合とについて調べた実験結果を示すグラフ図である。The relationship between the amount of polysilicon etched by ammonia water and the time is shown in the case of ammonium hydroxide:water = 1:5 and a temperature of 65°C, the case of ammonium hydroxide:water = 1:5 and a temperature of 40°C, and the case of etching time of polysilicon with ammonia water. FIG. 2 is a graph showing the results of an experiment in which ammonium oxide:water = 1:100 and a temperature of 65°C and ammonium hydroxide:water = 1:100 and a temperature of 40°C. アンモニア水による、ポリシリコン(p-Si)、酸化シリコン(TEOS)および窒化シリコン(SiN)のエッチング量と時間との関係について調べた実験結果を示すグラフ図である。FIG. 2 is a graph diagram showing the results of an experiment in which the relationship between the amount of etching of polysilicon (p-Si), silicon oxide (TEOS), and silicon nitride (SiN) by ammonia water and time was investigated. テトラメチルアンモニウムヒドロキシド(TMAH)溶液による、ポリシリコン(p-Si)、酸化シリコン(TEOS)および窒化シリコン(SiN)のエッチング量と時間との関係について調べた実験結果を示すグラフ図である。FIG. 2 is a graph showing the results of an experiment in which the relationship between etching amount and time of polysilicon (p-Si), silicon oxide (TEOS), and silicon nitride (SiN) using a tetramethylammonium hydroxide (TMAH) solution was investigated. 実施の形態2における基板処理装置の構成を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the configuration of a substrate processing apparatus in a second embodiment. 実施の形態2における基板処理方法が行われる前後の基板の構成を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the configuration of a substrate before and after the substrate processing method in Embodiment 2 is performed. 実施の形態2における基板処理方法について説明するためのフロー図である。7 is a flow diagram for explaining a substrate processing method in Embodiment 2. FIG.

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Embodiments of the present invention will be described below based on the drawings. In the following drawings, the same or corresponding parts are given the same reference numerals and the description thereof will not be repeated.

<実施の形態1>
図1は実施の形態1におけるFINFET190(半導体装置)の構成を概略的に示す部分平面図であり、図2は線II-II(図1)に沿う概略的な部分断面図である。FINFET190は、基部111およびフィン部112を有する基板110と、ゲート絶縁膜131およびゲート電極132を有する絶縁ゲート構造130と、層間絶縁膜としてのTEOS層150(酸化シリコン層)と、絶縁ゲート構造130のサイドウォールとしてのSiN層140(窒化シリコン層)とを有している。
<Embodiment 1>
FIG. 1 is a partial plan view schematically showing the configuration of a FINFET 190 (semiconductor device) in the first embodiment, and FIG. 2 is a schematic partial cross-sectional view taken along line II-II (FIG. 1). The FINFET 190 includes a substrate 110 having a base portion 111 and a fin portion 112, an insulated gate structure 130 having a gate insulating film 131 and a gate electrode 132, a TEOS layer 150 (silicon oxide layer) as an interlayer insulating film, and an insulated gate structure 130. It has a SiN layer 140 (silicon nitride layer) as a sidewall.

フィン部112は基板110のうち基部111上のフィン状の部分である。具体的には、フィン部112は、基部111(図1)から厚み方向に沿って上方(図2における上方向)へと突出している。またフィン部112は面内方向(図1および図2における横方向)に延在している。フィン部112は、面内方向におおよそ平行な上面を、図2に示すように有していてよい。 The fin portion 112 is a fin-shaped portion on the base portion 111 of the substrate 110. Specifically, the fin portion 112 protrudes upward (upward in FIG. 2) from the base portion 111 (FIG. 1) along the thickness direction. Further, the fin portion 112 extends in the in-plane direction (lateral direction in FIGS. 1 and 2). The fin portion 112 may have an upper surface that is approximately parallel to the in-plane direction, as shown in FIG. 2 .

ゲート電極132は金属からなる。ゲート電極132は、図1に示すように、基板110上においてフィン部112と交差して延びている。この交差箇所において、ゲート電極は、フィン部112の上面だけでなく両側面も覆っている。ゲート電極132と基板110との間はゲート絶縁膜131によって隔てられている。 Gate electrode 132 is made of metal. As shown in FIG. 1, the gate electrode 132 extends across the fin portion 112 on the substrate 110. At this intersection, the gate electrode covers not only the top surface of the fin portion 112 but also both side surfaces. Gate electrode 132 and substrate 110 are separated by gate insulating film 131.

SiN層140(サイドウォール)は、ゲート電極132の両側に配置されている。SiN層140とゲート電極132との間はゲート絶縁膜131によって隔てられていてよい。フィン部112の上面上において互いに隣り合うゲート電極132の間は、各ゲート電極132の側面に配置されたSiN層140に加えて、層間絶縁膜としてのTEOS層150によって隔てられている。TEOS層は、TEOS(Tetraethoxysilane:テトラエトキシシラン)を原料ガスとして用いたCVD(Chemical Vapor Deposition:化学気相成長法)によって形成された酸化シリコン層である。 The SiN layer 140 (sidewall) is placed on both sides of the gate electrode 132. The SiN layer 140 and the gate electrode 132 may be separated by a gate insulating film 131. The gate electrodes 132 adjacent to each other on the upper surface of the fin portion 112 are separated by a TEOS layer 150 as an interlayer insulating film in addition to the SiN layer 140 disposed on the side surface of each gate electrode 132. The TEOS layer is a silicon oxide layer formed by CVD (Chemical Vapor Deposition) using TEOS (Tetraethoxysilane) as a source gas.

フィン部112(図2)の上面には、ソース領域またはドレイン領域としての複数の不純物領域120が形成されている。不純物領域120の各々は、主部121と、エクステンション部122とを有している。主部121はTEOS層150(層間絶縁膜)の底面に面しており、エクステンション部122はSiN層140(サイドウォール)の底面に面している。 A plurality of impurity regions 120 as a source region or a drain region are formed on the upper surface of the fin portion 112 (FIG. 2). Each impurity region 120 has a main portion 121 and an extension portion 122. The main portion 121 faces the bottom surface of the TEOS layer 150 (interlayer insulating film), and the extension portion 122 faces the bottom surface of the SiN layer 140 (sidewall).

図3は、FINFET190(図2)の製造方法の一部を概略的に示すフロー図である。 FIG. 3 is a flow diagram schematically showing a portion of the method for manufacturing FINFET 190 (FIG. 2).

図4を参照して、ステップS110(図3)にて、フィン部112上に、ダミーゲート電極としてのp-Si層160(ポリシリコン層)が形成される。p-Si層160(ダミーゲート電極)の平面レイアウトは、絶縁ゲート構造130(図2)の平面レイアウトに対応している。なお絶縁ゲート構造130(図2)は、この時点では未だ形成されていない。 Referring to FIG. 4, in step S110 (FIG. 3), p-Si layer 160 (polysilicon layer) is formed on fin portion 112 as a dummy gate electrode. The planar layout of the p-Si layer 160 (dummy gate electrode) corresponds to the planar layout of the insulated gate structure 130 (FIG. 2). Note that the insulated gate structure 130 (FIG. 2) has not yet been formed at this point.

次に、p-Si層160をマスクとして用いた第1イオン注入によって、不純物領域120のエクステンション部122が形成される。次にp-Si層160の両側にSiN層140(サイドウォール)が形成される。次に、両側にSiN層140(サイドウォール)が設けられたp-Si層160をマスクとして用いた第2イオン注入によって、不純物領域120の主部121が形成される。第2イオン注入は第1イオン注入によりも深く行われる。これにより、第1イオン注入によって形成されていたエクステンション部122はその両端部のみが残り、その中央部は、より大きな深さを有する主部121とされる。 Next, extension portions 122 of impurity region 120 are formed by first ion implantation using p-Si layer 160 as a mask. Next, SiN layers 140 (sidewalls) are formed on both sides of the p-Si layer 160. Next, the main portion 121 of the impurity region 120 is formed by second ion implantation using the p-Si layer 160 provided with SiN layers 140 (sidewalls) on both sides as a mask. The second ion implantation is performed deeper than the first ion implantation. As a result, only both end portions of the extension portion 122 formed by the first ion implantation remain, and the central portion becomes the main portion 121 having a greater depth.

次に、ステップS120(図3)にて、不純物領域120を活性化するアニールが行われる。アニール温度は、例えば1000℃程度の高温である。なお、ダミーゲート電極としてのp-Si層160は、金属からなるゲート電極132(図2)とは異なりポリシリコンからなるため、アニール温度に対して十分な耐熱性を有する。 Next, in step S120 (FIG. 3), annealing is performed to activate impurity region 120. The annealing temperature is, for example, a high temperature of about 1000°C. Note that the p-Si layer 160 serving as the dummy gate electrode is made of polysilicon, unlike the gate electrode 132 (FIG. 2) made of metal, and therefore has sufficient heat resistance against the annealing temperature.

図5を参照して、ステップS130(図3)にて、その両側にSiN層140(サイドウォール)が設けられたp-Si層160(ダミーゲート電極)を覆うように、TEOS層150(層間絶縁膜)が形成される。具体的には、TEOSを原料ガスとして用いたCVD法による成膜が行われる。図5において、SiN層140とTEOS層150とがX方向において積層されている。言い換えれば、TEOS層150およびSiN層140の積層体が形成されている。この積層体と、p-Si層160とを、以下において、被処理物とも称する。この時点で被処理物は、TEOS層150からなる上面S1を有している。この被処理物に対して、後に説明する工程においてエッチング処理が行われる。 Referring to FIG. 5, in step S130 (FIG. 3), a TEOS layer 150 (interlayer An insulating film) is formed. Specifically, film formation is performed by a CVD method using TEOS as a source gas. In FIG. 5, a SiN layer 140 and a TEOS layer 150 are stacked in the X direction. In other words, a stacked body of the TEOS layer 150 and the SiN layer 140 is formed. This laminate and the p-Si layer 160 are also referred to as objects to be processed below. At this point, the object to be processed has an upper surface S1 consisting of the TEOS layer 150. This object to be processed is subjected to an etching process in a step to be described later.

次に、ステップS140(図3)にて、スラリーを用いたCMP処理によって被処理物の上面が処理される。スラリー中の砥粒による機械的作用(言い換えれば、物理的作用)と、スラリー中の薬剤による化学的作用とが、被処理物の上面へ及ぶことによって、当該上面が上面S1(図5)から上面S2(図6)へと削られる。具体的には、積層体(TEOS層150およびSiN層140)が部分的に除去され、また同時に、TEOS層150(層間絶縁膜)が部分的に除去される。 Next, in step S140 (FIG. 3), the upper surface of the object to be processed is processed by CMP processing using slurry. The mechanical action (in other words, physical action) caused by the abrasive grains in the slurry and the chemical action caused by the chemicals in the slurry reach the upper surface of the workpiece, so that the upper surface changes from the upper surface S1 (FIG. 5). It is scraped to the upper surface S2 (FIG. 6). Specifically, the stacked body (TEOS layer 150 and SiN layer 140) is partially removed, and at the same time, the TEOS layer 150 (interlayer insulating film) is partially removed.

次に、ステップS150(図3)にて、ダミーゲート電極としてのp-Si層160(図6)が、図7に示すように除去される。具体的には、以下のように、ステップS151~S153のそれぞれにて第1~第3ウェットエッチングが行われる。 Next, in step S150 (FIG. 3), the p-Si layer 160 (FIG. 6) serving as a dummy gate electrode is removed as shown in FIG. Specifically, first to third wet etchings are performed in steps S151 to S153, respectively, as described below.

まず、ステップS151(図3)にて、被処理物を第1エッチング液へさらすことによって第1ウェットエッチングが行われる。例えば、被処理物へ第1エッチング液がシャワーノズルから吐出される。第1エッチング液としては、水酸化アンモニウム(NHOH)および過酸化水素(H)の混合水溶液(SC1)、または、テトラメチルアンモニウムヒドロキシド(TMAH)溶液が用いられる。SC1の成分は、通常用いられる成分であってよい。TMAH溶液の溶媒は水(HO)であってよく、例えば、TMAHが質量比で4倍程度の水に溶解される。 First, in step S151 (FIG. 3), first wet etching is performed by exposing the object to a first etching solution. For example, the first etching liquid is discharged from a shower nozzle onto the object to be processed. As the first etching solution, an aqueous mixed solution (SC1) of ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) or a tetramethylammonium hydroxide (TMAH) solution is used. The components of SC1 may be commonly used components. The solvent of the TMAH solution may be water (H 2 O), and for example, TMAH is dissolved in about 4 times as much water by mass.

次に、ステップS152(図3)にて、被処理物を第2エッチング液へさらすことによって第2ウェットエッチングが行われる。例えば、被処理物へ第2エッチング液がシャワーノズルから吐出される。第2エッチング液としては、希釈アンモニア水(dNHOH)が用いられる。なお、第2エッチング液は第1エッチング液の成分とは異なる成分を有している。よって第2エッチング液は、SC1ではなく、過酸化水素は実質的に含有していない。第2エッチング液は、50℃以上80℃以下の温度を有することが好ましい。また第2エッチング液は、水酸化アンモニウムが質量比で3倍以上10倍以下の水に溶解されているアンモニア水であることが好ましい。 Next, in step S152 (FIG. 3), second wet etching is performed by exposing the object to a second etching solution. For example, the second etching liquid is discharged from a shower nozzle onto the object to be processed. As the second etching solution, diluted ammonia water (dNH 4 OH) is used. Note that the second etching solution has different components from those of the first etching solution. Therefore, the second etching solution is not SC1 and does not substantially contain hydrogen peroxide. The second etching solution preferably has a temperature of 50°C or more and 80°C or less. Further, the second etching solution is preferably ammonia water in which ammonium hydroxide is dissolved in water in a mass ratio of 3 times or more and 10 times or less.

処理効率上、上記ステップS151とステップS152との間においては、リンス処理(洗浄処理)は行われないことが、好ましい。言い換えれば、被処理物が第1エッチング液へさらされた後、他の液にさらされることなく第2エッチング液へさらされることが好ましい。このようにリンス処理が省略されても、第1エッチング液および第2エッチング液は共にアンモニア系のエッチング液であることから、化学反応上の大きな問題は実質的に生じない。また、ステップS152が枚葉式の場合(被処理物へ第2エッチング液を吐出することによって行われる場合)は、バッチ式の場合(被処理物をエッチング槽中の第2エッチング液へ浸漬することによって行われる場合)とは異なり、第2エッチング液のエッチング槽へ第1エッチング液が混入する問題も生じない。 In terms of processing efficiency, it is preferable that rinsing processing (cleaning processing) is not performed between step S151 and step S152. In other words, after the object to be processed is exposed to the first etching solution, it is preferable that the object is exposed to the second etching solution without being exposed to any other solution. Even if the rinsing treatment is omitted in this manner, since both the first etching liquid and the second etching liquid are ammonia-based etching liquids, no major problems regarding chemical reactions will substantially occur. Furthermore, if step S152 is performed in a single wafer type (by discharging the second etching liquid onto the object to be processed), or if it is a batch type (in which the object to be processed is immersed in the second etching liquid in an etching tank). Unlike the case where the first etching liquid is mixed into the etching tank of the second etching liquid, there is no problem of the first etching liquid getting mixed into the etching bath of the second etching liquid.

次に、ステップS153(図3)にて、被処理物を第3エッチング液へさらすことによって第3ウェットエッチングが行われる。例えば、被処理物へ第3エッチング液がシャワーノズルから吐出される。これによってp-Si層160がエッチングされる。第3エッチング液としては、TMAH溶液が用いられる。TMAH溶液の溶媒は水(HO)であってよく、例えば、TMAHが質量比で4倍程度の水に溶解される。 Next, in step S153 (FIG. 3), third wet etching is performed by exposing the object to a third etching solution. For example, the third etching liquid is discharged from a shower nozzle onto the object to be processed. This etches the p-Si layer 160. A TMAH solution is used as the third etchant. The solvent of the TMAH solution may be water (H 2 O), and for example, TMAH is dissolved in about 4 times as much water by mass.

処理効率上、上記ステップS152とステップS153との間においては、リンス処理(洗浄処理)は行われないことが好ましい。言い換えれば、被処理物が第2エッチング液へさらされた後、他の液にさらされることなく第3エッチング液へさらされることが好ましい。このようにリンス処理が省略されても、第2エッチング液および第3エッチング液は共にアンモニア系のエッチング液であることから、化学反応上の大きな問題は生じない。また、ステップS153が枚葉式の場合は、バッチ式の場合とは異なり、第3エッチング液のエッチング槽へ第2エッチング液が混入する問題も生じない。 In terms of processing efficiency, it is preferable that rinsing processing (cleaning processing) is not performed between step S152 and step S153. In other words, after the object to be processed is exposed to the second etching liquid, it is preferable that the object is exposed to the third etching liquid without being exposed to any other liquid. Even if the rinsing treatment is omitted in this manner, no major problem regarding chemical reactions occurs because both the second etching liquid and the third etching liquid are ammonia-based etching liquids. Moreover, when step S153 is a single-wafer type, unlike the case of a batch type, there is no problem of the second etching solution getting mixed into the etching bath for the third etching solution.

次に、ステップS160(図3)にて、ダミーゲート電極としてのp-Si層160(図6)が図7に示すように除去されることによって形成された凹部に、絶縁ゲート構造130(図2)が形成される。これによりFINFET190が得られる。 Next, in step S160 (FIG. 3), the p-Si layer 160 (FIG. 6) as a dummy gate electrode is removed as shown in FIG. 2) is formed. This results in a FINFET 190.

前述したステップS140(図3)にて、スラリーを用いたCMPによってTEOS層150およびSiN層140の積層体が部分的に除去される際に(図5および図6参照)、上面S2(図6)上において、p-Si層160を覆うスラリー残渣(異物)が形成されやすい。本実施の形態によれば、この異物が、第3ウェットエッチング(ステップS153:図3)におけるp-Si層160のエッチングに先立って行われる第1ウェットエッチング(ステップS151:図3)によって除去される。さらに、第3ウェットエッチングにおけるp-Si層160のエッチングに先立って行われる第2ウェットエッチング(ステップS152:図3)によって、上面S2(図6)上におけるp-Si層160の自然酸化膜が除去される。自然酸化膜が除去されることによって、p-Si層160の除去が自然酸化膜によって阻害されなくなるので、p-Si層160のエッチングが効率的に進行する。よって積層体のロス量を抑えることができる。さらに、この第2ウェットエッチングの前に第1ウェットエッチングが行われていることによって、自然酸化膜の除去が上記異物によって阻害されないので、自然酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、第3ウェットエッチングにおいてエッチング液としてTMAH溶液が用いられることによって、p-Si層160が高い選択性でエッチングされる。よってロス量をさらに抑えることができる。以上から、TEOS層150およびSiN層140の積層体とp-Si層160とを含む被処理物からp-Si層160を選択的に除去するウェットエッチングが、CMP処理によって積層体を部分的に除去する工程の後に行われる場合において、ウェットエッチングにおける積層体のロス量を十分に抑制することができる。 In step S140 (FIG. 3) described above, when the stack of the TEOS layer 150 and the SiN layer 140 is partially removed by CMP using slurry (see FIGS. 5 and 6), the top surface S2 (FIG. ), slurry residue (foreign matter) that covers the p-Si layer 160 is likely to be formed. According to this embodiment, this foreign material is removed by the first wet etching (step S151: FIG. 3) performed prior to etching the p-Si layer 160 in the third wet etching (step S153: FIG. 3). Ru. Furthermore, the natural oxide film of the p-Si layer 160 on the upper surface S2 (FIG. 6) is removed. By removing the natural oxide film, the removal of the p-Si layer 160 is no longer inhibited by the natural oxide film, so that the etching of the p-Si layer 160 proceeds efficiently. Therefore, the amount of loss in the laminate can be suppressed. Furthermore, since the first wet etching is performed before the second wet etching, the removal of the natural oxide film is not inhibited by the foreign matter, so the etching progresses efficiently until the natural oxide film is removed. do. Therefore, the amount of loss can be further suppressed. Furthermore, by using the TMAH solution as the etching solution in the third wet etching, the p-Si layer 160 is etched with high selectivity. Therefore, the amount of loss can be further suppressed. From the above, wet etching for selectively removing the p-Si layer 160 from the object to be processed including the stack of the TEOS layer 150 and the SiN layer 140 and the p-Si layer 160 can partially remove the stack using CMP processing. When wet etching is performed after the removal step, the amount of loss of the laminate during wet etching can be sufficiently suppressed.

第2エッチング液は、50℃以上80℃以下の温度を有することが好ましい。第2エッチング液が50℃以上の温度を有することによって、第2ウェットエッチングによるp-Si層160の自然酸化膜の除去が、量産において通常望まれる程度に短時間で行いやすい。第2エッチング液が80℃以下の温度を有することによって、第2エッチング液の取り扱いを容易なものとすることができる。 The second etching solution preferably has a temperature of 50°C or more and 80°C or less. Since the second etching solution has a temperature of 50° C. or more, the natural oxide film of the p-Si layer 160 can be easily removed by the second wet etching in as short a time as is usually desired in mass production. When the second etching solution has a temperature of 80° C. or less, the second etching solution can be easily handled.

第2エッチング液は、水酸化アンモニウムが質量比で3倍以上10倍以下の水に溶解されているアンモニア水であることが好ましい。水酸化アンモニウムが質量比で3倍以上の水に溶解されていることによって、水酸化アンモニウムの濃度が過度であることに起因しての、第2ウェットエッチングにおける意図しないダメージを、抑制することができる。具体的には、エッチングに起因した面荒れを抑制することができる。また、被処理物以外の箇所への過剰なダメージを抑制しやすい。また第2エッチング液のコストを抑制することができる。水酸化アンモニウムが質量比で10倍以下の水に溶解されていることによって、第2ウェットエッチングによるp-Si層160の自然酸化膜の除去が、量産において通常望まれる程度に短時間で行いやすい。 The second etching solution is preferably aqueous ammonia in which ammonium hydroxide is dissolved in water in a mass ratio of 3 times or more and 10 times or less. Since ammonium hydroxide is dissolved in water at a mass ratio of three times or more, unintended damage in the second wet etching caused by an excessive concentration of ammonium hydroxide can be suppressed. can. Specifically, surface roughness caused by etching can be suppressed. In addition, excessive damage to areas other than the object to be treated can be easily suppressed. Moreover, the cost of the second etching solution can be suppressed. Since ammonium hydroxide is dissolved in water at a mass ratio of 10 times or less, it is easy to remove the natural oxide film of the p-Si layer 160 by the second wet etching in a short period of time that is usually desired in mass production. .

次に、上記実施の形態に想到するまでに本発明者らが行った実験の結果について、以下に説明する。 Next, the results of experiments conducted by the present inventors until they came up with the above embodiment will be described below.

図8は、希釈アンモニア水(dNHOH)によるポリシリコン(p-Si)のエッチング量(nm)と時間(s)との関係を、質量比NHOH:HO=1:5かつ温度65℃の場合と、質量比NHOH:HO=1:5かつ温度40℃の場合と、質量比NHOH:HO=1:100かつ温度65℃の場合と、質量比NHOH:HO=1:100かつ温度40℃の場合とについて調べた実験結果を示すグラフ図である。この結果から、dNHOHが比較的高濃度(1:5)かつ比較的高温(65℃)の条件を有する場合、p-Si層が高速でエッチングされることがわかる。なお、当該条件においても最初の10秒間はエッチングがほとんど進行しておらず、この期間はp-Siのエッチングがp-Siの自然酸化膜によって阻害されていると考えられる。 Figure 8 shows the relationship between the etching amount (nm) of polysilicon (p-Si) by diluted ammonia water (dNH 4 OH) and time (s) when the mass ratio NH 4 OH:H 2 O = 1:5 and When the temperature is 65°C, when the mass ratio NH 4 OH:H 2 O = 1:5 and the temperature is 40°C, when the mass ratio NH 4 OH:H 2 O = 1:100 and the temperature 65°C, and the mass It is a graph figure which shows the experimental result investigated about the case where ratio NH4OH : H2O =1:100 and the temperature of 40 degreeC. This result shows that the p-Si layer is etched at a high speed when the dNH 4 OH concentration is relatively high (1:5) and the temperature is relatively high (65° C.). Note that even under these conditions, etching hardly progressed during the first 10 seconds, and it is thought that during this period, the etching of p-Si was inhibited by the natural oxide film of p-Si.

図9は、上述した条件を有する希釈アンモニア水(dNHOH)による、p-Si層、TEOS層およびSiN層のエッチング量と時間との関係について調べた実験結果を示すグラフ図である。また図10は、質量比TMAH:HO=1:4かつ温度80℃のTMAH水溶液による、p-Si層、TEOS層およびSiN層のエッチング量と時間との関係について調べた実験結果を示すグラフ図である。図9および図10の比較から、p-Si層を効率的にエッチングしつつTEOS層およびSiN層のロス量を極力抑制するには、dNHOHよりもTMAH溶液の方が好ましいことがわかる。よって、p-Si層上の自然酸化膜および異物が除去された後、p-Si層のエッチングが実際に進行している際には、エッチング液としてdNHOHよりもTMAH溶液の方が好ましいことがわかる。ここで、自然酸化膜が残存している時点でエッチング液としてTMAH溶液が用いられると、自然酸化膜によってエッチングの進行が阻害されてしまう。よって、TMAH溶液でのウェットエッチングに先立って、dNHOHでのウェットエッチングが行われることが好ましいことがわかる。本発明者らは、この知見等に鑑みて、前述した実施の形態に想到したものである。 FIG. 9 is a graph showing the results of an experiment investigating the relationship between the etching amount and time of the p-Si layer, TEOS layer, and SiN layer using diluted ammonia water (dNH 4 OH) having the above-mentioned conditions. Furthermore, FIG. 10 shows the experimental results of investigating the relationship between the etching amount and time of the p-Si layer, TEOS layer, and SiN layer using a TMAH aqueous solution with a mass ratio of TMAH:H 2 O = 1:4 and a temperature of 80°C. It is a graph diagram. A comparison between FIGS. 9 and 10 shows that the TMAH solution is more preferable than dNH 4 OH in order to efficiently etch the p-Si layer while suppressing the amount of loss in the TEOS layer and SiN layer as much as possible. Therefore, when the p-Si layer is actually being etched after the native oxide film and foreign matter on the p-Si layer have been removed, a TMAH solution is preferable to dNH 4 OH as the etching solution. I understand that. Here, if the TMAH solution is used as an etching solution when the natural oxide film remains, the progress of etching will be inhibited by the natural oxide film. Therefore, it can be seen that wet etching with dNH 4 OH is preferably performed prior to wet etching with TMAH solution. In view of this knowledge, the present inventors came up with the above-described embodiment.

なお上記においては、積層体において酸化シリコン層および窒化シリコン層が基板の面内方向(図2におけるX方向)に積層されている場合について説明したが、酸化シリコン層および窒化シリコン層が基板の厚み方向(図2におけるZ方向)に積層されていてもよい。この場合においても、ポリシリコン層をエッチングするためのエッチング液に積層体の酸化シリコン層および窒化シリコン層の各々がさらされる限り、上記と同様の効果が得られる。 Note that in the above description, the case where the silicon oxide layer and the silicon nitride layer are stacked in the in-plane direction of the substrate (the X direction in FIG. 2) in the stacked body has been described, but the silicon oxide layer and the silicon nitride layer They may be stacked in the direction (Z direction in FIG. 2). In this case as well, the same effect as described above can be obtained as long as each of the silicon oxide layer and the silicon nitride layer of the stack is exposed to the etching solution for etching the polysilicon layer.

また、酸化シリコン層および窒化シリコン層の積層体が部分的に除去される処理(図5および図6参照)がCMPによって行われる場合について説明したが、当該処理は、CMPに限定されるものではなく、物理的作用および化学的作用の少なくともいずれかを有する処理であればよい。例えばRIE(Reactive Ion Etching)は、物理的作用と化学的作用との両方を有する点においてCMPと共通した特徴を有しており、CMPにおいてスラリー残差が問題となるのと同様に、RIEにおける被処理物への付着物が問題となる。この付着物の問題は、上記においてCMPのスラリー残差の問題が解消されたのと同様に解消される。 Furthermore, although a case has been described in which the process in which the stack of silicon oxide layers and silicon nitride layers is partially removed (see FIGS. 5 and 6) is performed by CMP, the process is not limited to CMP. Any treatment that has at least one of a physical action and a chemical action is sufficient. For example, RIE (Reactive Ion Etching) has a feature in common with CMP in that it has both physical and chemical effects, and just as slurry residuals are a problem in CMP, RIE Adherence to the object to be processed becomes a problem. This deposit problem is resolved in the same way that the CMP slurry residual problem was resolved above.

<実施の形態2>
図11は、実施の形態2における基板処理装置2の構成を概略的に示す断面図である。
<Embodiment 2>
FIG. 11 is a cross-sectional view schematically showing the configuration of the substrate processing apparatus 2 in the second embodiment.

基板処理装置2は、内部空間を有する箱型のチャンバー4と、チャンバー4内で1枚の基板Wを水平に保持しながら基板Wの中央部を通る鉛直な回転軸線A1まわりに回転させるスピンチャック10と、回転軸線A1まわりにスピンチャック10を取り囲む筒状の処理カップ23とを含む。 The substrate processing apparatus 2 includes a box-shaped chamber 4 having an internal space, and a spin chuck that holds one substrate W horizontally within the chamber 4 and rotates it around a vertical rotation axis A1 passing through the center of the substrate W. 10, and a cylindrical processing cup 23 surrounding the spin chuck 10 around the rotation axis A1.

チャンバー4は、基板Wが通過する搬入搬出口6bが設けられた箱型の隔壁6と、搬入搬出口6bを開閉するシャッター7とを含む。チャンバー4は、さらに、隔壁6の天井面で開口する送風口6aの下方に配置された整流板8を含む。クリーンエアー(フィルターによってろ過された空気)を送るFFU5(ファン・フィルター・ユニット)は、送風口6aの上に配置されている。チャンバー4内の気体を排出する排気ダクト9は、処理カップ23に接続されている。送風口6aは、チャンバー4の上端部に設けられており、排気ダクト9は、チャンバー4の下端部に配置されている。排気ダクト9の一部は、チャンバー4の外に配置されている。整流板8は、隔壁6の内部空間を整流板8の上方の上空間Suと整流板8の下方の下空間SLとに仕切っている。隔壁6の天井面と整流板8の上面との間の上空間Suは、クリーンエアーが拡散する拡散空間である。整流板8の下面と隔壁6の床面との間の下空間SLは、基板Wの処理が行われる処理空間である。スピンチャック10や処理カップ23は、下空間SLに配置されている。隔壁6の床面から整流板8の下面までの鉛直方向の距離は、整流板8の上面から隔壁6の天井面までの鉛直方向の距離よりも長い。FFU5は、送風口6aを介して上空間Suにクリーンエアーを送る。上空間Suに供給されたクリーンエアーは、整流板8に当たって上空間Suを拡散する。上空間Su内のクリーンエアーは、整流板8を上下に貫通する複数の貫通孔を通過し、整流板8の全域から下方に流れる。下空間SLに供給されたクリーンエアーは、処理カップ23内に吸い込まれ、排気ダクト9を通じてチャンバー4の下端部から排出される。これにより、整流板8から下方に流れる均一なクリーンエアーの下降流(ダウンフロー)が、下空間SLに形成される。基板Wの処理は、クリーンエアーの下降流が形成されている状態で行われる。 The chamber 4 includes a box-shaped partition wall 6 provided with a loading/unloading port 6b through which the substrate W passes, and a shutter 7 for opening/closing the loading/unloading port 6b. The chamber 4 further includes a rectifying plate 8 disposed below the air outlet 6 a that opens at the ceiling surface of the partition wall 6 . An FFU 5 (fan filter unit) that sends clean air (air filtered by a filter) is arranged above the air outlet 6a. An exhaust duct 9 for exhausting gas in the chamber 4 is connected to the processing cup 23. The air outlet 6 a is provided at the upper end of the chamber 4 , and the exhaust duct 9 is arranged at the lower end of the chamber 4 . A part of the exhaust duct 9 is arranged outside the chamber 4. The current plate 8 partitions the internal space of the partition wall 6 into an upper space Su above the current plate 8 and a lower space SL below the current plate 8. The upper space Su between the ceiling surface of the partition wall 6 and the upper surface of the rectifier plate 8 is a diffusion space in which clean air is diffused. The lower space SL between the lower surface of the current plate 8 and the floor surface of the partition wall 6 is a processing space in which substrates W are processed. The spin chuck 10 and the processing cup 23 are arranged in the lower space SL. The vertical distance from the floor of the partition wall 6 to the lower surface of the current plate 8 is longer than the vertical distance from the top surface of the current plate 8 to the ceiling surface of the partition wall 6. The FFU 5 sends clean air to the upper space Su via the air outlet 6a. The clean air supplied to the upper space Su hits the current plate 8 and diffuses the upper space Su. The clean air in the upper space Su passes through a plurality of through holes that vertically penetrate the current plate 8 and flows downward from the entire area of the current plate 8. The clean air supplied to the lower space SL is sucked into the processing cup 23 and exhausted from the lower end of the chamber 4 through the exhaust duct 9. Thereby, a uniform downward flow (downflow) of clean air flowing downward from the current plate 8 is formed in the lower space SL. Processing of the substrate W is performed in a state where a downward flow of clean air is formed.

スピンチャック10は、水平な姿勢で保持された円板状のスピンベース12と、スピンベース12の上方で基板Wを水平な姿勢で保持する複数のチャックピン11と、スピンベース12の中央部から下方に延びるスピン軸13と、スピン軸13を回転させることによりスピンベース12および複数のチャックピン11を回転させるスピンモータ14とを含む。スピンチャック10は、複数のチャックピン11を基板Wの外周面に接触させる挟持式のチャックに限らず、非デバイス形成面である基板Wの裏面(下面)をスピンベース12の上面12uに吸着させることにより基板Wを水平に保持するバキューム式のチャックであってもよい。スピンベース12は、基板Wの下方に配置される上面12uを含む。スピンベース12の上面12uは、基板Wの下面と平行である。スピンベース12の上面12uは、基板Wの下面に対向する対向面である。スピンベース12の上面12uは、回転軸線A1を取り囲む円環状である。スピンベース12の上面12uの外径は、基板Wの外径よりも大きい。チャックピン11は、スピンベース12の上面12uの外周部から上方に突出している。チャックピン11は、スピンベース12に保持されている。基板Wは、基板Wの下面がスピンベース12の上面12uから離れた状態で複数のチャックピン11に保持される。 The spin chuck 10 includes a disk-shaped spin base 12 held in a horizontal position, a plurality of chuck pins 11 that hold a substrate W in a horizontal position above the spin base 12, and a plurality of chuck pins 11 that hold a substrate W in a horizontal position above the spin base 12. It includes a spin shaft 13 that extends downward, and a spin motor 14 that rotates the spin base 12 and the plurality of chuck pins 11 by rotating the spin shaft 13. The spin chuck 10 is not limited to a clamping type chuck in which a plurality of chuck pins 11 are brought into contact with the outer circumferential surface of the substrate W, but also a chuck in which the back surface (lower surface) of the substrate W, which is a non-device forming surface, is attracted to the upper surface 12u of the spin base 12. Alternatively, a vacuum chuck that holds the substrate W horizontally may be used. Spin base 12 includes an upper surface 12u disposed below substrate W. The upper surface 12u of the spin base 12 is parallel to the lower surface of the substrate W. The upper surface 12u of the spin base 12 is a facing surface facing the lower surface of the substrate W. The upper surface 12u of the spin base 12 has an annular shape surrounding the rotation axis A1. The outer diameter of the upper surface 12u of the spin base 12 is larger than the outer diameter of the substrate W. The chuck pin 11 projects upward from the outer periphery of the upper surface 12u of the spin base 12. The chuck pin 11 is held by a spin base 12. The substrate W is held by the plurality of chuck pins 11 with the lower surface of the substrate W separated from the upper surface 12u of the spin base 12.

基板処理装置2は、基板Wの下面中央部に向けて処理液を吐出する下面ノズル15を含む。下面ノズル15は、スピンベース12の上面12uと基板Wの下面との間に配置されたノズル円板部と、ノズル円板部から下方に延びるノズル筒状部とを含む。下面ノズル15の液吐出口15pは、ノズル円板部の上面中央部で開口している。基板Wがスピンチャック10に保持されている状態では、下面ノズル15の液吐出口15pが、基板Wの下面中央部に上下に対向する。基板処理装置2は、下面ノズル15にリンス液を案内する下リンス液配管16と、下リンス液配管16に介装された下リンス液バルブ17とを含む。下リンス液バルブ17が開かれると、下リンス液配管16によって案内されたリンス液が、下面ノズル15から上方に吐出され、基板Wの下面中央部に供給される。下面ノズル15に供給されるリンス液は、純水(脱イオン水:DIW(Deionized Water))である。下面ノズル15に供給されるリンス液は、純水に限らず、IPA(イソプロピルアルコール)、炭酸水、電解イオン水、水素水、オゾン水、および希釈濃度(たとえば、1~100ppm程度)の塩酸水のいずれかであってもよい。図示はしないが、下リンス液バルブ17は、液体が流れる内部流路と内部流路を取り囲む環状の弁座とが設けられたバルブボディと、弁座に対して移動可能な弁体と、弁体が弁座に接触する閉位置と弁体が弁座から離れた開位置との間で弁体を移動させるアクチュエータとを含む。他のバルブについても同様である。アクチュエータは、空圧アクチュエータまたは電動アクチュエータであってもよいし、これら以外のアクチュエータであってもよい。制御装置3は、アクチュエータを制御することにより、下リンス液バルブ17を開閉させる。 The substrate processing apparatus 2 includes a lower surface nozzle 15 that discharges a processing liquid toward the center of the lower surface of the substrate W. The lower surface nozzle 15 includes a nozzle disk portion disposed between the upper surface 12u of the spin base 12 and the lower surface of the substrate W, and a nozzle cylindrical portion extending downward from the nozzle disk portion. The liquid discharge port 15p of the lower surface nozzle 15 opens at the center of the upper surface of the nozzle disk portion. When the substrate W is held by the spin chuck 10, the liquid discharge port 15p of the lower surface nozzle 15 vertically faces the center of the lower surface of the substrate W. The substrate processing apparatus 2 includes a lower rinsing liquid pipe 16 that guides the rinsing liquid to the lower surface nozzle 15 and a lower rinsing liquid valve 17 interposed in the lower rinsing liquid pipe 16. When the lower rinsing liquid valve 17 is opened, the rinsing liquid guided by the lower rinsing liquid pipe 16 is discharged upward from the lower surface nozzle 15 and is supplied to the center of the lower surface of the substrate W. The rinsing liquid supplied to the lower nozzle 15 is pure water (deionized water: DIW). The rinsing liquid supplied to the lower nozzle 15 is not limited to pure water, but also includes IPA (isopropyl alcohol), carbonated water, electrolyzed ionized water, hydrogen water, ozone water, and hydrochloric acid water with a diluted concentration (for example, about 1 to 100 ppm). It may be either. Although not shown, the lower rinsing liquid valve 17 includes a valve body provided with an internal flow path through which liquid flows and an annular valve seat surrounding the internal flow path, a valve body that is movable with respect to the valve seat, and an actuator for moving the valve body between a closed position in which the body contacts the valve seat and an open position in which the valve body is spaced from the valve seat. The same applies to other valves. The actuator may be a pneumatic actuator or an electric actuator, or may be an actuator other than these. The control device 3 opens and closes the lower rinse liquid valve 17 by controlling an actuator.

下面ノズル15の外周面とスピンベース12の内周面は、上下に延びる下筒状通路19を形成している。下筒状通路19は、スピンベース12の上面12uの中央部で開口する下中央開口18を含む。下中央開口18は、下面ノズル15のノズル円板部の下方に配置されている。基板処理装置2は、下筒状通路19を介して下中央開口18に供給される不活性ガスを案内する下ガス配管20と、下ガス配管20に介装された下ガスバルブ21と、下ガス配管20から下筒状通路19に供給される不活性ガスの流量を変更する下ガス流量調整バルブ22とを備えている。下ガス配管20から下筒状通路19に供給される不活性ガスは、窒素ガスである。不活性ガスは、窒素ガスに限らず、ヘリウムガスやアルゴンガスなどの他の不活性ガスであってもよい。これらの不活性ガスは、空気中の酸素濃度(約21vol%)よりも低い酸素濃度を有する低酸素ガスである。下ガスバルブ21が開かれると、下ガス配管20から下筒状通路19に供給された窒素ガスが、下ガス流量調整バルブ22の開度に対応する流量で、下中央開口18から上方に吐出される。その後、窒素ガスは、基板Wの下面とスピンベース12の上面12uとの間の空間をあらゆる方向に放射状に流れる。これにより、基板Wとスピンベース12との間の空間が窒素ガスで満たされ、雰囲気中の酸素濃度が低減される。基板Wとスピンベース12との間の空間の酸素濃度は、下ガスバルブ21および下ガス流量調整バルブ22の開度に応じて変更される。下ガスバルブ21および下ガス流量調整バルブ22は、基板Wに接する雰囲気中の酸素濃度を変更する雰囲気酸素濃度変更ユニットに含まれる。 The outer peripheral surface of the lower surface nozzle 15 and the inner peripheral surface of the spin base 12 form a lower cylindrical passage 19 that extends vertically. The lower cylindrical passage 19 includes a lower central opening 18 that opens at the center of the upper surface 12u of the spin base 12. The lower center opening 18 is arranged below the nozzle disk portion of the lower surface nozzle 15. The substrate processing apparatus 2 includes a lower gas pipe 20 that guides the inert gas supplied to the lower central opening 18 via the lower cylindrical passage 19, a lower gas valve 21 interposed in the lower gas pipe 20, and a lower gas A lower gas flow rate adjustment valve 22 is provided to change the flow rate of inert gas supplied from the piping 20 to the lower cylindrical passage 19. The inert gas supplied from the lower gas pipe 20 to the lower cylindrical passage 19 is nitrogen gas. The inert gas is not limited to nitrogen gas, but may be other inert gases such as helium gas or argon gas. These inert gases are low-oxygen gases having an oxygen concentration lower than that in air (approximately 21 vol%). When the lower gas valve 21 is opened, the nitrogen gas supplied from the lower gas pipe 20 to the lower cylindrical passage 19 is discharged upward from the lower central opening 18 at a flow rate corresponding to the opening degree of the lower gas flow rate adjustment valve 22. Ru. Thereafter, the nitrogen gas flows radially in the space between the lower surface of the substrate W and the upper surface 12u of the spin base 12 in all directions. As a result, the space between the substrate W and the spin base 12 is filled with nitrogen gas, and the oxygen concentration in the atmosphere is reduced. The oxygen concentration in the space between the substrate W and the spin base 12 is changed according to the opening degrees of the lower gas valve 21 and the lower gas flow rate adjustment valve 22. The lower gas valve 21 and the lower gas flow rate adjustment valve 22 are included in an atmosphere oxygen concentration changing unit that changes the oxygen concentration in the atmosphere in contact with the substrate W.

処理カップ23は、基板Wから外方に排出された液体を受け止める複数のガード25と、複数のガード25によって下方に案内された液体を受け止める複数のカップ26と、複数のガード25と複数のカップ26とを取り囲む円筒状の外壁部材24とを含む。図11は、2つのガード25と2つのカップ26とが設けられている例を示している。ガード25は、スピンチャック10を取り囲む円筒状のガード筒状部25bと、ガード筒状部25bの上端部から回転軸線A1に向かって斜め上に延びる円環状のガード天井部25aとを含む。複数のガード天井部25aは、上下に重なっており、複数のガード筒状部25bは、同心円状に配置されている。複数のカップ26は、それぞれ、複数のガード筒状部25bの下方に配置されている。カップ26は、上向きに開いた環状の受液溝を形成している。基板処理装置2は、複数のガード25を個別に昇降させるガード昇降ユニット27を含む。ガード昇降ユニット27は、上位置から下位置までの任意の位置にガード25を位置させる。上位置は、ガード25の上端25uがスピンチャック10に保持されている基板Wが配置される保持位置よりも上方に配置される位置である。下位置は、ガード25の上端25uが保持位置よりも下方に配置される位置である。ガード天井部25aの円環状の上端は、ガード25の上端25uに相当する。ガード25の上端25uは、平面視で基板Wおよびスピンベース12を取り囲んでいる。スピンチャック10が基板Wを回転させている状態で、処理液が基板Wに供給されると、基板Wに供給された処理液が基板Wから振り切られる。処理液が基板Wに供給されるとき、少なくとも一つのガード25の上端25uが、基板Wよりも上方に配置される。したがって、基板Wから排出された薬液やリンス液などの処理液は、いずれかのガード25に受け止められ、このガード25に対応するカップ26に案内される。 The processing cup 23 includes a plurality of guards 25 for receiving the liquid discharged outward from the substrate W, a plurality of cups 26 for receiving the liquid guided downward by the plurality of guards 25, and a plurality of guards 25 and a plurality of cups. 26 and a cylindrical outer wall member 24 surrounding the outer wall member 26. FIG. 11 shows an example in which two guards 25 and two cups 26 are provided. The guard 25 includes a cylindrical guard cylindrical portion 25b surrounding the spin chuck 10, and an annular guard ceiling portion 25a extending obliquely upward toward the rotation axis A1 from the upper end of the guard cylindrical portion 25b. The plurality of guard ceiling parts 25a are vertically overlapped, and the plurality of guard cylindrical parts 25b are arranged concentrically. The plurality of cups 26 are respectively arranged below the plurality of guard cylindrical parts 25b. The cup 26 forms an annular liquid receiving groove that opens upward. The substrate processing apparatus 2 includes a guard lifting unit 27 that lifts and lowers a plurality of guards 25 individually. The guard elevating unit 27 positions the guard 25 at any position from the upper position to the lower position. The upper position is a position where the upper end 25u of the guard 25 is placed above the holding position where the substrate W held by the spin chuck 10 is placed. The lower position is a position where the upper end 25u of the guard 25 is located below the holding position. The annular upper end of the guard ceiling portion 25a corresponds to the upper end 25u of the guard 25. The upper end 25u of the guard 25 surrounds the substrate W and the spin base 12 in plan view. When the processing liquid is supplied to the substrate W while the spin chuck 10 is rotating the substrate W, the processing liquid supplied to the substrate W is shaken off from the substrate W. When the processing liquid is supplied to the substrate W, the upper end 25u of at least one guard 25 is arranged above the substrate W. Therefore, a processing liquid such as a chemical liquid or a rinsing liquid discharged from the substrate W is received by one of the guards 25 and guided to the cup 26 corresponding to this guard 25.

中心ノズル45は、液体を吐出する液吐出口を有している。中心ノズル45は、液バルブ53を介して液準備ユニット52から供給される液を吐出する開口を、下端に有している。液バルブ53が開かれると、液準備ユニット52で準備された液が、中心ノズル45から下方に吐出されることによって基板Wの上面に供給される。液準備ユニット52には、バルブ51T、バルブ51N、バルブ51H、およびバルブ51Dのそれぞれを介して、TMAH溶液供給源、NHOH水溶液(アンモニア水溶液)供給源、H供給源、およびDIW供給源が接続されている。液準備ユニット52は、バルブ51Tを開くことによってTMAH溶液を準備することができ、その際、バルブ51Dの開度を調整することによって溶液の濃度を調整することができる。また液準備ユニット52は、バルブ51Nを開くことによってNHOH水溶液を準備することができ、その際、バルブ51Dの開度を調整することによって、希釈アンモニア水としてのNHOH水溶液の濃度を調整することができる。また液準備ユニット52は、バルブ51Nおよびバルブ51Hを開くことによってSC1(NHOHおよびHの混合水溶液)を準備することができ、その際、バルブ51Dの開度を調整することによって溶液の濃度を調整することができる。また液準備ユニット52は、バルブ51Dを開くことによって、リンス液としてのDIWを準備することができる。 The center nozzle 45 has a liquid discharge port that discharges liquid. The center nozzle 45 has an opening at its lower end through which the liquid supplied from the liquid preparation unit 52 via the liquid valve 53 is discharged. When the liquid valve 53 is opened, the liquid prepared by the liquid preparation unit 52 is supplied onto the upper surface of the substrate W by being discharged downward from the center nozzle 45. The liquid preparation unit 52 is supplied with a TMAH solution supply source, an NH 4 OH aqueous solution (ammonia aqueous solution) supply source, an H 2 O 2 supply source, and a DIW via valves 51T, 51N, 51H, and 51D, respectively. Source is connected. The liquid preparation unit 52 can prepare a TMAH solution by opening the valve 51T, and at this time, can adjust the concentration of the solution by adjusting the opening degree of the valve 51D. Further, the liquid preparation unit 52 can prepare the NH 4 OH aqueous solution by opening the valve 51N, and at that time, adjust the concentration of the NH 4 OH aqueous solution as the diluted ammonia water by adjusting the opening degree of the valve 51D. Can be adjusted. Further, the liquid preparation unit 52 can prepare SC1 (mixed aqueous solution of NH 4 OH and H 2 O 2 ) by opening the valve 51N and the valve 51H, and at that time, by adjusting the opening degree of the valve 51D. The concentration of the solution can be adjusted. Furthermore, the liquid preparation unit 52 can prepare DIW as a rinse liquid by opening the valve 51D.

図12は、本実施の形態2における基板処理方法が行われる前後の基板Wの構成を概略的に示す断面図である。図12の左側は、図13に示す処理(エッチング)が行われる前の基板Wの断面を示しており、図12の右側は、図13に示す処理(エッチング)が行われた後の基板Wの断面を示している。図12の右側に示すように、基板Wがエッチングされると、基板Wの面方向(基板Wの厚み方向Dtに直交する方向)に凹んだ複数のリセスR1が凹部92の内面92s(側面)に形成される。 FIG. 12 is a cross-sectional view schematically showing the structure of the substrate W before and after the substrate processing method according to the second embodiment is performed. The left side of FIG. 12 shows a cross section of the substrate W before the process (etching) shown in FIG. 13 is performed, and the right side of FIG. 12 shows the cross section of the substrate W after the process (etching) shown in FIG. It shows a cross section of. As shown on the right side of FIG. 12, when the substrate W is etched, a plurality of recesses R1 recessed in the surface direction of the substrate W (direction perpendicular to the thickness direction Dt of the substrate W) are formed on the inner surface 92s (side surface) of the recess 92. is formed.

図12に示すように、基板Wは、シリコンウエハなどの母材の上に形成された積層体91を有している。積層体91は、複数のポリシリコン層P1~P3と複数の酸化シリコン層O1~O3とを含む。複数のポリシリコン層P1~P3および複数の酸化シリコン層O1~O3は、ポリシリコン層P1~P3と酸化シリコン層O1~O3とが交互に入れ替わるように基板Wの厚み方向Dtに積層されている。ポリシリコン層P1~P3は、基板W上にポリシリコンを堆積させる堆積工程と、堆積したポリシリコンを加熱する熱処理工程と、が行われた薄膜である(図13参照)。なお熱処理工程は省略されてもよい。 As shown in FIG. 12, the substrate W has a laminate 91 formed on a base material such as a silicon wafer. Laminated body 91 includes a plurality of polysilicon layers P1 to P3 and a plurality of silicon oxide layers O1 to O3. The plurality of polysilicon layers P1 to P3 and the plurality of silicon oxide layers O1 to O3 are stacked in the thickness direction Dt of the substrate W such that the polysilicon layers P1 to P3 and the silicon oxide layers O1 to O3 are alternately replaced. . The polysilicon layers P1 to P3 are thin films that have undergone a deposition process of depositing polysilicon on the substrate W and a heat treatment process of heating the deposited polysilicon (see FIG. 13). Note that the heat treatment step may be omitted.

積層体91は、基板Wの最表面Wsから基板Wの厚み方向Dt(基板Wの母材の表面に直交する方向)に凹んだ凹部92を有している。凹部92は、複数のポリシリコン層P1~P3および複数の酸化シリコン層O1~O3を基板Wの厚み方向Dtに貫通している。ポリシリコン層P1~P3および酸化シリコン層O1~O3の側面は、凹部92の内面92sで露出している。凹部92は、トレンチ、ビアホール、およびコンタクトホールのいずれかであってもよいし、これら以外であってもよい。凹部92は、ドライエッチング(図13参照)によって形成されている。ドライエッチングは、エッチング残渣の発生を伴う。ここで、凹部92を形成するための、エッチング残渣の発生を伴うエッチングは、ドライエッチングに限定されるものではなく、例えば、液体によるエッチングも含まれる。 The laminate 91 has a recess 92 recessed from the outermost surface Ws of the substrate W in the thickness direction Dt of the substrate W (direction perpendicular to the surface of the base material of the substrate W). The recess 92 penetrates the plurality of polysilicon layers P1 to P3 and the plurality of silicon oxide layers O1 to O3 in the thickness direction Dt of the substrate W. The side surfaces of the polysilicon layers P1 to P3 and the silicon oxide layers O1 to O3 are exposed at the inner surface 92s of the recess 92. The recess 92 may be any one of a trench, a via hole, and a contact hole, or may be other than these. The recess 92 is formed by dry etching (see FIG. 13). Dry etching is accompanied by the generation of etching residue. Here, the etching that involves generation of etching residue for forming the recess 92 is not limited to dry etching, and includes, for example, etching using a liquid.

図13に示す処理(エッチング)が開始される前は、ポリシリコン層P1~P3および酸化シリコン層O1~O3の表層に、通常、表面酸化膜としての自然酸化膜が形成されている。またポリシリコン層P1~P3および酸化シリコン層O1~O3の表層に、通常、凹部92を形成する際に生じたエッチング残渣が付着している。図12の左側の二点鎖線は、これら表面酸化膜およびエッチング残渣の輪郭を模式的に示している。 Before the process (etching) shown in FIG. 13 is started, a natural oxide film as a surface oxide film is normally formed on the surface layers of the polysilicon layers P1 to P3 and the silicon oxide layers O1 to O3. Further, etching residues generated when forming the recesses 92 are usually attached to the surface layers of the polysilicon layers P1 to P3 and the silicon oxide layers O1 to O3. The two-dot chain line on the left side of FIG. 12 schematically shows the contours of these surface oxide films and etching residues.

図13は、本実施の形態2における基板処理方法について説明するためのフロー図である。基板処理装置2では、図13中の「スタート」以降の工程が実行される。 FIG. 13 is a flow diagram for explaining the substrate processing method in the second embodiment. In the substrate processing apparatus 2, the steps after "start" in FIG. 13 are executed.

基板処理装置2によって基板Wが処理されるときは、チャンバー4内に基板Wを搬入する搬入工程が行われる(図13のステップS11)。具体的には、全てのガード25が下位置に位置している状態で、センターロボット(不図示)のハンド(不図示)が、基板Wを支持しつつチャンバー4内に進入させる。そしてセンターロボットは、基板Wの表面が上に向けられた状態でハンド上の基板Wを複数のチャックピン11の上に置く。その後、複数のチャックピン11が基板Wの外周面に押し付けられ、基板Wが把持される。センターロボットは、基板Wをスピンチャック10の上に置いた後、ハンドをチャンバー4の内部から退避させる。 When the substrate W is processed by the substrate processing apparatus 2, a loading process of loading the substrate W into the chamber 4 is performed (step S11 in FIG. 13). Specifically, with all the guards 25 in the lower position, a hand (not shown) of a central robot (not shown) supports the substrate W and causes it to enter the chamber 4. Then, the center robot places the substrate W on the hand on the plurality of chuck pins 11 with the surface of the substrate W facing upward. Thereafter, the plurality of chuck pins 11 are pressed against the outer peripheral surface of the substrate W, and the substrate W is gripped. After placing the substrate W on the spin chuck 10, the central robot withdraws the hand from inside the chamber 4.

次に、下ガスバルブ21が開かれることで、スピンベース12の下中央開口18が窒素ガスの吐出を開始する。これにより、基板Wに接する雰囲気中の酸素濃度が低減される。さらに、ガード昇降ユニット27がいずれかのガード25を下位置から上位置に上昇させる。その後、スピンモータ14が駆動され、基板Wの回転が開始される(図13のステップS12)。 Next, by opening the lower gas valve 21, the lower central opening 18 of the spin base 12 starts discharging nitrogen gas. Thereby, the oxygen concentration in the atmosphere in contact with the substrate W is reduced. Further, the guard lifting unit 27 raises one of the guards 25 from the lower position to the upper position. Thereafter, the spin motor 14 is driven and rotation of the substrate W is started (step S12 in FIG. 13).

次に、除去液を基板Wの上面に供給する工程が行われる(図13のステップS13)。これにより除去液が凹部92に供給され、それによって凹部の内面92sに付着したエッチング残渣が除去される。除去液としては、TMAH溶液またはSC1が用いられてよい。具体的には、中心ノズル45から吐出された除去液は、基板Wの上面中央部に衝突した後、回転している基板Wの上面に沿って外方に流れる。これにより、基板Wの上面全域を覆う除去液の液膜が形成され、基板Wの上面全域に除去液が供給される。所定時間が経過すると、除去液の吐出が停止される。なお、このステップS13に起因して、ポリシリコン層P1~P3の表層に表面酸化膜が、新たにまたは追加で形成されることがある。なお除去液としての、TMAH溶液またはSC1は、ステップS151(図3:実施の形態1)の場合と同様のものが用いられてよい。 Next, a step of supplying the removal liquid to the upper surface of the substrate W is performed (step S13 in FIG. 13). As a result, the removal liquid is supplied to the recess 92, thereby removing the etching residue attached to the inner surface 92s of the recess. A TMAH solution or SC1 may be used as the removal liquid. Specifically, the removal liquid discharged from the center nozzle 45 collides with the center of the upper surface of the substrate W, and then flows outward along the upper surface of the rotating substrate W. As a result, a liquid film of the removal liquid covering the entire upper surface of the substrate W is formed, and the removal liquid is supplied to the entire upper surface of the substrate W. After a predetermined period of time has elapsed, the discharge of the removal liquid is stopped. Note that, due to this step S13, a surface oxide film may be newly or additionally formed on the surface layer of the polysilicon layers P1 to P3. Note that the same TMAH solution or SC1 as in step S151 (FIG. 3: Embodiment 1) may be used as the removal liquid.

次に、第1エッチング液としての希釈アンモニア水(アンモニア水溶液)を基板Wの上面に供給する第1エッチング工程が行われる(図13のステップS14)。これによりアンモニア水溶液が凹部92に供給され、それによって、ステップS13またはそれ以前にポリシリコン層P1~P3に形成された表面酸化膜がエッチングされる。具体的には、中心ノズル45から吐出されたアンモニア水溶液は、基板Wの上面中央部に衝突した後、回転している基板Wの上面に沿って外方に流れる。これにより、基板Wの上面全域を覆うアンモニア水溶液の液膜が形成され、基板Wの上面全域にアンモニア水溶液が供給される。所定時間が経過すると、アンモニア水溶液の吐出が停止される。なお希釈アンモニア水としては、ステップS152(図3:実施の形態1)の場合と同様のものが用いられてよい。 Next, a first etching step is performed in which diluted ammonia water (ammonia aqueous solution) as a first etching solution is supplied onto the upper surface of the substrate W (step S14 in FIG. 13). As a result, the ammonia aqueous solution is supplied to the recess 92, thereby etching the surface oxide film formed on the polysilicon layers P1 to P3 at or before step S13. Specifically, the ammonia aqueous solution discharged from the center nozzle 45 collides with the center of the upper surface of the substrate W, and then flows outward along the upper surface of the rotating substrate W. As a result, a liquid film of ammonia aqueous solution covering the entire upper surface of the substrate W is formed, and the ammonia aqueous solution is supplied to the entire upper surface of the substrate W. After a predetermined period of time has elapsed, the discharge of the ammonia aqueous solution is stopped. Note that as the diluted ammonia water, the same one as in step S152 (FIG. 3: Embodiment 1) may be used.

次に、第2エッチング液としてのTMAH溶液を基板Wの上面に供給する第2エッチング工程が行われる(図13のステップS15)。これによりTMAH溶液が凹部92に供給され、それによって、酸化シリコン層O1~O3に比してポリシリコン層P1~P3が高いエッチング速度でエッチングされる。言い換えれば、ポリシリコン層P1~P3が選択的にエッチングされる。具体的には、中心ノズル45から吐出されたTMAH溶液は、基板Wの上面中央部に衝突した後、回転している基板Wの上面に沿って外方に流れる。これにより、基板Wの上面全域を覆うTMAH溶液の液膜が形成され、基板Wの上面全域にTMAH溶液が供給される。第2エッチング液の吐出が開始される前に、ガード昇降ユニット27は、基板Wから排出された液体を受け止めるガード25を切り替えるために、少なくとも一つのガード25を鉛直に移動させてもよい。所定時間が経過すると、TMAH溶液の吐出が停止される。なおTMAH溶液としては、ステップS153(図3:実施の形態1)の場合と同様のものが用いられてよい。 Next, a second etching step is performed in which a TMAH solution as a second etching solution is supplied onto the upper surface of the substrate W (step S15 in FIG. 13). This supplies the TMAH solution to the recess 92, thereby etching the polysilicon layers P1 to P3 at a higher etching rate than the silicon oxide layers O1 to O3. In other words, polysilicon layers P1 to P3 are selectively etched. Specifically, the TMAH solution discharged from the center nozzle 45 collides with the center of the upper surface of the substrate W, and then flows outward along the upper surface of the rotating substrate W. As a result, a liquid film of the TMAH solution covering the entire upper surface of the substrate W is formed, and the TMAH solution is supplied to the entire upper surface of the substrate W. Before the discharge of the second etching liquid is started, the guard lifting/lowering unit 27 may vertically move at least one guard 25 in order to switch the guard 25 that receives the liquid discharged from the substrate W. After a predetermined period of time has elapsed, the ejection of the TMAH solution is stopped. Note that the same TMAH solution as in step S153 (FIG. 3: Embodiment 1) may be used.

次に、リンス液としてのDIWを基板Wの上面に供給するリンス液供給工程が行われる(図13のステップS16)。具体的には、中心ノズル45から吐出されたDIWは、基板Wの上面中央部に衝突した後、回転している基板Wの上面に沿って外方に流れる。基板W上の第2エッチング液は、中心ノズル45から吐出されたDIWによって洗い流される。これにより、基板Wの上面全域を覆うDIWの液膜が形成される。所定時間が経過すると、DIWの吐出が停止される。 Next, a rinsing liquid supply step is performed in which DIW as a rinsing liquid is supplied onto the upper surface of the substrate W (step S16 in FIG. 13). Specifically, the DIW discharged from the center nozzle 45 collides with the center of the upper surface of the substrate W, and then flows outward along the upper surface of the rotating substrate W. The second etching liquid on the substrate W is washed away by DIW discharged from the center nozzle 45. As a result, a DIW liquid film covering the entire upper surface of the substrate W is formed. After a predetermined period of time has elapsed, the discharge of DIW is stopped.

次に、基板Wの回転によって基板Wを乾燥させる乾燥工程が行われる(図13のステップS17)。具体的には、スピンモータ14が基板Wを回転方向に加速させ、ステップS13~S15までの期間における基板Wの回転速度よりも大きい高回転速度(たとえば数千rpm)で基板Wを回転させる。これにより、液体が基板Wから除去され、基板Wが乾燥する。基板Wの高速回転が開始されてから所定時間が経過すると、スピンモータ14が回転を停止する。これにより、基板Wの回転が停止される(図13のステップS18)。 Next, a drying process is performed in which the substrate W is dried by rotating the substrate W (step S17 in FIG. 13). Specifically, the spin motor 14 accelerates the substrate W in the rotational direction, and rotates the substrate W at a high rotational speed (for example, several thousand rpm) that is higher than the rotational speed of the substrate W during the period from steps S13 to S15. As a result, the liquid is removed from the substrate W, and the substrate W is dried. When a predetermined period of time has elapsed after the high-speed rotation of the substrate W was started, the spin motor 14 stops rotating. As a result, the rotation of the substrate W is stopped (step S18 in FIG. 13).

次に、基板Wをチャンバー4から搬出する搬出工程が行われる(図13のステップS19)。具体的には、ガード昇降ユニット27が全てのガード25を下位置まで下降させる。さらに、下ガスバルブ21が閉じられることで、スピンベース12の下中央開口18が窒素ガスの吐出を停止する。その後、センターロボット(不図示)がハンド(不図示)をチャンバー4内に進入させる。センターロボットは、複数のチャックピン11が基板Wの把持を解除した後、スピンチャック10上の基板Wをハンドで支持する。その後、センターロボットは、基板Wをハンドで支持しながら、ハンドをチャンバー4の内部から退避させる。これにより、処理済みの基板Wがチャンバー4から搬出される。 Next, an unloading step is performed to unload the substrate W from the chamber 4 (step S19 in FIG. 13). Specifically, the guard lifting unit 27 lowers all the guards 25 to the lower position. Further, by closing the lower gas valve 21, the lower central opening 18 of the spin base 12 stops discharging nitrogen gas. Thereafter, the central robot (not shown) moves a hand (not shown) into the chamber 4. After the plurality of chuck pins 11 release the grip on the substrate W, the center robot supports the substrate W on the spin chuck 10 with its hand. Thereafter, the central robot supports the substrate W with the hand and withdraws the hand from inside the chamber 4. Thereby, the processed substrate W is carried out from the chamber 4.

本実施の形態によれば、ステップS15におけるポリシリコン層P1~P3のエッチングに先立って行われるステップS13によって、ドライエッチングによって生じたエッチング残渣が除去される。さらに、ステップS15におけるポリシリコン層P1~P3のエッチングに先立って行われるステップS14によって、ポリシリコン層P1~P3の表面酸化膜が除去される。表面酸化膜が除去されることによって、ポリシリコン層P1~P3の除去が表面酸化膜によって阻害されなくなるので、ポリシリコン層P1~P3のエッチングが効率的に進行する。よって酸化シリコン層O1~O3のロス量を抑えることができる。さらに、このステップS14の前に上記ステップS13が行われていることによって、表面酸化膜の除去がエッチング残渣によって阻害されないので、表面酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、ステップS15においてエッチング液としてTMAH溶液が用いられることによって、ポリシリコンが高い選択性でエッチングされる。よってロス量をさらに抑えることができる。以上から、ドライエッチングによって酸化シリコン層O1~O3およびポリシリコン層P1~P3の積層体91に凹部92を形成する工程の後、凹部92においてポリシリコンを選択的に除去するウェットエッチングが行われる場合において、ウェットエッチングにおける酸化シリコン層O1~O3のロス量を十分に抑制することができる。 According to this embodiment, etching residues generated by dry etching are removed in step S13, which is performed prior to etching the polysilicon layers P1 to P3 in step S15. Furthermore, the surface oxide films of the polysilicon layers P1 to P3 are removed in step S14, which is performed prior to the etching of the polysilicon layers P1 to P3 in step S15. By removing the surface oxide film, the removal of the polysilicon layers P1 to P3 is no longer inhibited by the surface oxide film, so that etching of the polysilicon layers P1 to P3 proceeds efficiently. Therefore, the amount of loss in the silicon oxide layers O1 to O3 can be suppressed. Furthermore, since step S13 is performed before step S14, the removal of the surface oxide film is not inhibited by etching residue, so that the etching progresses efficiently until the surface oxide film is removed. Therefore, the amount of loss can be further suppressed. Furthermore, by using the TMAH solution as the etching solution in step S15, polysilicon is etched with high selectivity. Therefore, the amount of loss can be further suppressed. From the above, after the process of forming recesses 92 in the stacked body 91 of silicon oxide layers O1 to O3 and polysilicon layers P1 to P3 by dry etching, wet etching is performed to selectively remove polysilicon in recesses 92. In this case, the amount of loss of silicon oxide layers O1 to O3 during wet etching can be sufficiently suppressed.

ステップS13~S15が連続的に行われることによって、効率的に基板処理を行うことができる。このようにステップS13~S15が連続的に行われることから、ステップS16のようなリンス工程をステップS13~S15の間に介在させられないものの、ステップS13~S15はいずれもアンモニア系の処理液を使用してることから、工程間にリンス工程を介在させなくても、前工程から受ける悪影響は小さい。よって、上述したように効率的な基板処理が実現される。 By continuously performing steps S13 to S15, it is possible to efficiently process the substrate. Since steps S13 to S15 are performed continuously in this way, a rinsing process such as step S16 cannot be interposed between steps S13 to S15, but steps S13 to S15 all use ammonia-based processing liquid. Since it is used, the adverse effects from the previous process are small even if there is no rinsing process between processes. Therefore, efficient substrate processing is realized as described above.

<変形例1>
なお上記においては、ステップS15における好適なエッチング液としてTMAH溶液が用いられるが、ステップS15におけるエッチング液はTMAH溶液に限定されるものではなく、第4級アンモニウム水酸化物溶液であればよい。第4級アンモニウム水酸化物溶液の溶媒はは水(HO)であってよい。第4級アンモニウム水酸化物は、TMAH、TBAH(テトラブチルアンモニウムヒドロキシド)、TPeAH(テトラペンチルアンモニウムヒドロキシド)、THAH(テトラヘキシルアンモニウムヒドロキシド)、TEAH(テトラエチルアンモニウムヒドロキシド)、およびTPAH(テトラプロピルアンモニウムヒドロキシド)の少なくとも一つであってもよいし、これら以外であってもよい。これらはいずれも有機アルカリに含まれる。
<Modification 1>
Note that in the above, a TMAH solution is used as a suitable etching solution in step S15, but the etching solution in step S15 is not limited to the TMAH solution, and may be any quaternary ammonium hydroxide solution. The solvent for the quaternary ammonium hydroxide solution may be water (H 2 O). Quaternary ammonium hydroxides include TMAH, TBAH (tetrabutylammonium hydroxide), TPeAH (tetrapentylammonium hydroxide), THAH (tetrahexylammonium hydroxide), TEAH (tetraethylammonium hydroxide), and TPAH (tetraethylammonium hydroxide). propylammonium hydroxide), or may be other than these. All of these are included in organic alkalis.

<変形例2>
本変形例においては、第2エッチング液(ステップS15(図13))として、第1エッチング液(ステップS14(図13))としての希釈アンモニア水(アンモニア水溶液)よりも高いアンモニア濃度を有する希釈アンモニア水が用いられる。本変形例によれば、ステップS15におけるポリシリコン層P1~P3のエッチングに先立って行われるステップS13によって、ドライエッチングによって生じたエッチング残渣が除去される。さらに、ステップS15におけるポリシリコン層P1~P3のエッチングに先立って行われるステップS14によって、ポリシリコン層P1~P3の表面酸化膜が除去される。表面酸化膜が除去されることによって、ポリシリコン層P1~P3の除去が表面酸化膜によって阻害されなくなるので、ポリシリコン層P1~P3のエッチングが効率的に進行する。よって酸化シリコン層O1~O3のロス量を抑えることができる。さらに、このステップS14の前に上記ステップS13が行われていることによって、表面酸化膜の除去がエッチング残渣によって阻害されないので、表面酸化膜が除去されるまでのエッチングが効率的に進行する。よってロス量をさらに抑えることができる。さらに、ステップS15においてエッチング液として、上記ステップS14における希釈アンモニア水よりも高いアンモニア濃度を有する希釈アンモニア水が用いられることによって、ポリシリコンが十分に効率的にエッチングされる。以上から、ドライエッチングによって酸化シリコン層O1~O3およびポリシリコン層P1~P3の積層体91に凹部92を形成する工程の後、凹部92においてポリシリコンを効率的かつ選択的に除去するウェットエッチングが行われる場合において、ウェットエッチングにおける酸化シリコン層O1~O3のロス量を十分に抑制することができる。
<Modification 2>
In this modification, diluted ammonia having a higher ammonia concentration than the diluted ammonia water (ammonia aqueous solution) used as the first etching solution (step S14 (FIG. 13)) is used as the second etching solution (step S15 (FIG. 13)). Water is used. According to this modification, etching residues generated by dry etching are removed in step S13, which is performed prior to etching the polysilicon layers P1 to P3 in step S15. Furthermore, the surface oxide films of the polysilicon layers P1 to P3 are removed in step S14, which is performed prior to the etching of the polysilicon layers P1 to P3 in step S15. By removing the surface oxide film, the removal of the polysilicon layers P1 to P3 is no longer inhibited by the surface oxide film, so that etching of the polysilicon layers P1 to P3 proceeds efficiently. Therefore, the amount of loss in the silicon oxide layers O1 to O3 can be suppressed. Furthermore, since step S13 is performed before step S14, the removal of the surface oxide film is not inhibited by etching residue, so that the etching progresses efficiently until the surface oxide film is removed. Therefore, the amount of loss can be further suppressed. Further, by using diluted ammonia water having a higher ammonia concentration than the diluted ammonia water used in step S14 as the etching solution in step S15, polysilicon can be etched sufficiently efficiently. From the above, after the step of forming the recesses 92 in the stacked body 91 of the silicon oxide layers O1 to O3 and the polysilicon layers P1 to P3 by dry etching, wet etching is performed to efficiently and selectively remove polysilicon in the recesses 92. In the case where wet etching is performed, the amount of loss of silicon oxide layers O1 to O3 during wet etching can be sufficiently suppressed.

この発明は詳細に説明されたが、上記の説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。上記各実施の形態および各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせたり、省略したりすることができる。 Although this invention has been described in detail, the above description is illustrative in all aspects, and the invention is not limited thereto. It is understood that countless variations not illustrated can be envisaged without departing from the scope of the invention. The configurations described in each of the above embodiments and modifications can be appropriately combined or omitted as long as they do not contradict each other.

O1~O3 :酸化シリコン層
P1~P3 :ポリシリコン層
R1 :リセス
S1 :上面
S2 :上面
2 :基板処理装置
91 :積層体
92 :凹部
92s :内面
110 :基板
111 :基部
112 :フィン部
120 :不純物領域
121 :主部
122 :エクステンション部
130 :絶縁ゲート構造
131 :ゲート絶縁膜
132 :ゲート電極
140 :SiN層(窒化シリコン層)
150 :TEOS層(酸化シリコン層)
160 :p-Si層(ポリシリコン層)
O1 to O3: Silicon oxide layer P1 to P3: Polysilicon layer R1: Recess S1: Top surface S2: Top surface 2: Substrate processing device 91: Laminated body 92: Concave portion 92s: Inner surface 110: Substrate 111: Base portion 112: Fin portion 120: Impurity region 121: Main part 122: Extension part 130: Insulated gate structure 131: Gate insulating film 132: Gate electrode 140: SiN layer (silicon nitride layer)
150: TEOS layer (silicon oxide layer)
160: p-Si layer (polysilicon layer)

Claims (6)

酸化シリコン層および窒化シリコン層の積層体と、ポリシリコン層と、を含む被処理物に対するエッチング方法であって、
(a)物理的作用および化学的作用の少なくともいずれかを有する処理によって、前記積層体を部分的に除去する工程と、
(b)第1エッチング液としての、水酸化アンモニウムおよび過酸化水素の混合水溶液、またはテトラメチルアンモニウムヒドロキシド溶液へ、前記被処理物をさらす工程と、
(c)前記工程(b)の後、第2エッチング液としてのアンモニア水へ前記被処理物をさらす工程と、
(d)前記工程(c)の後、第3エッチング液としてのテトラメチルアンモニウムヒドロキシド溶液へ前記被処理物をさらすことによって、前記ポリシリコン層をエッチングする工程と、
を備えるエッチング方法。
A method of etching a workpiece including a stack of silicon oxide layers and silicon nitride layers, and a polysilicon layer, the method comprising:
(a) partially removing the laminate by a process having at least one of a physical action and a chemical action;
(b) exposing the object to be treated to a mixed aqueous solution of ammonium hydroxide and hydrogen peroxide or a tetramethylammonium hydroxide solution as a first etching solution;
(c) after the step (b), exposing the object to aqueous ammonia as a second etching solution;
(d) after the step (c), etching the polysilicon layer by exposing the object to be treated to a tetramethylammonium hydroxide solution as a third etching solution;
An etching method comprising:
請求項1に記載のエッチング方法であって、前記第2エッチング液は、50℃以上80℃以下の温度を有する、エッチング方法。 The etching method according to claim 1, wherein the second etching solution has a temperature of 50°C or more and 80°C or less. 請求項1または2に記載のエッチング方法であって、前記第2エッチング液は、水酸化アンモニウムが質量比で3倍以上10倍以下の水に溶解されているアンモニア水である、エッチング方法。 3. The etching method according to claim 1, wherein the second etching solution is aqueous ammonia in which ammonium hydroxide is dissolved in water in a mass ratio of 3 to 10 times. 酸化シリコン層およびポリシリコン層の積層体を含み、エッチング残渣の発生を伴うエッチングによって前記積層体に形成された凹部を有している基板、に対する基板処理方法であって、前記凹部は、前記酸化シリコン層および前記ポリシリコン層を露出する内面を有しており、前記基板処理方法は、
(a)除去液を前記凹部内に供給することによって、前記凹部の前記内面に付着した前記エッチング残渣を除去する工程と、
(b)前記工程(a)の後、アンモニア水溶液を前記凹部内に供給することによって、前記工程(a)またはそれ以前に前記ポリシリコン層に形成された表面酸化膜をエッチングする第1エッチング工程と、
(c)前記工程(b)の後、第4級アンモニウム水酸化物溶液を前記凹部内に供給することによって、前記酸化シリコン層に比して前記ポリシリコン層を高いエッチング速度でエッチングする第2エッチング工程と、
を備える基板処理方法。
A substrate processing method for a substrate including a laminate of a silicon oxide layer and a polysilicon layer and having a recess formed in the laminate by etching that generates etching residue, the recess being formed by the oxidation The substrate processing method includes: a silicon layer and an inner surface exposing the polysilicon layer;
(a) removing the etching residue attached to the inner surface of the recess by supplying a removal liquid into the recess;
(b) After the step (a), a first etching step of etching the surface oxide film formed on the polysilicon layer in the step (a) or before by supplying an ammonia aqueous solution into the recess. and,
(c) After the step (b), a second step of etching the polysilicon layer at a higher etching rate than the silicon oxide layer by supplying a quaternary ammonium hydroxide solution into the recess. etching process and
A substrate processing method comprising:
酸化シリコン層およびポリシリコン層の積層体を含み、エッチング残渣の発生を伴うエッチングによって前記積層体に形成された凹部を有している基板、に対する基板処理方法であって、前記凹部は、前記酸化シリコン層および前記ポリシリコン層を露出する内面を有しており、前記基板処理方法は、
(a)除去液を前記凹部内に供給することによって、前記凹部の前記内面に付着した前記エッチング残渣を除去する工程と、
(b)前記工程(a)の後、アンモニア水溶液を前記凹部内に供給することによって、前記工程(a)またはそれ以前に前記ポリシリコン層に形成された表面酸化膜をエッチングする第1エッチング工程と、
(c)前記工程(b)の後、前記工程(b)におけるアンモニア水溶液よりも高いアンモニア濃度を有するアンモニア水溶液を前記凹部内に供給することによって、前記酸化シリコン層に比して前記ポリシリコン層を高いエッチング速度でエッチングする第2エッチング工程と、
を備える基板処理方法。
A substrate processing method for a substrate including a laminate of a silicon oxide layer and a polysilicon layer and having a recess formed in the laminate by etching that generates etching residue, the recess being formed by the oxidation The substrate processing method includes: a silicon layer and an inner surface exposing the polysilicon layer;
(a) removing the etching residue attached to the inner surface of the recess by supplying a removal liquid into the recess;
(b) After the step (a), a first etching step of etching the surface oxide film formed on the polysilicon layer in the step (a) or before by supplying an ammonia aqueous solution into the recess. and,
(c) After the step (b), by supplying into the recess an ammonia aqueous solution having a higher ammonia concentration than the ammonia aqueous solution in the step (b), the polysilicon layer is a second etching step of etching at a high etching rate;
A substrate processing method comprising:
請求項4または5に記載の基板処理方法であって、前記工程(a)から(c)は連続的に行われる、基板処理方法。 6. The substrate processing method according to claim 4, wherein the steps (a) to (c) are performed continuously.
JP2020061933A 2020-03-31 2020-03-31 Etching method and substrate processing method Active JP7397736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020061933A JP7397736B2 (en) 2020-03-31 2020-03-31 Etching method and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020061933A JP7397736B2 (en) 2020-03-31 2020-03-31 Etching method and substrate processing method

Publications (2)

Publication Number Publication Date
JP2021163804A JP2021163804A (en) 2021-10-11
JP7397736B2 true JP7397736B2 (en) 2023-12-13

Family

ID=78003683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020061933A Active JP7397736B2 (en) 2020-03-31 2020-03-31 Etching method and substrate processing method

Country Status (1)

Country Link
JP (1) JP7397736B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055274A (en) 2011-09-06 2013-03-21 Panasonic Corp Semiconductor device and manufacturing method therefor
US20140273467A1 (en) 2013-03-14 2014-09-18 Intermolecular Inc. Polycrystalline-silicon etch with low-peroxide apm
JP2018056175A (en) 2016-09-26 2018-04-05 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2018107176A (en) 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 Manufacturing method for semiconductor device and semiconductor device
JP2020035777A (en) 2018-08-27 2020-03-05 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus
JP2020038956A (en) 2018-08-31 2020-03-12 株式会社Screenホールディングス Substrate processing method and substrate processing device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055274A (en) 2011-09-06 2013-03-21 Panasonic Corp Semiconductor device and manufacturing method therefor
US20140273467A1 (en) 2013-03-14 2014-09-18 Intermolecular Inc. Polycrystalline-silicon etch with low-peroxide apm
JP2018056175A (en) 2016-09-26 2018-04-05 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2018107176A (en) 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 Manufacturing method for semiconductor device and semiconductor device
JP2020035777A (en) 2018-08-27 2020-03-05 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus
JP2020038956A (en) 2018-08-31 2020-03-12 株式会社Screenホールディングス Substrate processing method and substrate processing device

Also Published As

Publication number Publication date
JP2021163804A (en) 2021-10-11

Similar Documents

Publication Publication Date Title
KR102541745B1 (en) Wet etching method, substrate liquid processing device and storage medium
TWI641021B (en) Substrate processing method and substrate processing apparatus
US9852914B2 (en) Sacrificial-film removal method and substrate processing device
JP6945314B2 (en) Board processing equipment
JP7170578B2 (en) Substrate processing method and substrate processing apparatus
KR20180084133A (en) Substrate processing method
KR20210010641A (en) Substrate processing device and substrate processing method
JP2013123001A (en) Substrate processing method and substrate processing apparatus
KR102497589B1 (en) Substrate processing method and substrate processing apparatus
US20080053486A1 (en) Semiconductor substrate cleaning apparatus
US20080045029A1 (en) Semiconductor substrate processing apparatus
JP7397736B2 (en) Etching method and substrate processing method
US20200168467A1 (en) Substrate processing method and substrate processing apparatus
JP7470759B2 (en) SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD
TWI795990B (en) Substrate processing method and substrate processing apparatus
JP2019207982A (en) Substrate processing method and substrate processing apparatus
WO2020261868A1 (en) Substrate processing device and substrate processing method
KR100757329B1 (en) Substrate processing apparatus of a single substrate type
TW202301424A (en) Substrate treatment method and substrate treatment device
TW202345227A (en) Substrate processing method
KR20230167438A (en) Substrate processing method and substrate processing device
JP2022035122A (en) Substrate processing device and substrate processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231201

R150 Certificate of patent or registration of utility model

Ref document number: 7397736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150