JP7389427B2 - 照明装置用の制御回路 - Google Patents
照明装置用の制御回路 Download PDFInfo
- Publication number
- JP7389427B2 JP7389427B2 JP2019059222A JP2019059222A JP7389427B2 JP 7389427 B2 JP7389427 B2 JP 7389427B2 JP 2019059222 A JP2019059222 A JP 2019059222A JP 2019059222 A JP2019059222 A JP 2019059222A JP 7389427 B2 JP7389427 B2 JP 7389427B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- voltage
- light emitting
- current path
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 421
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 description 41
- 101150073536 FET3 gene Proteins 0.000 description 28
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 25
- 238000010586 diagram Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 16
- 101150015217 FET4 gene Proteins 0.000 description 12
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101150079361 fet5 gene Proteins 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
直流電圧を印加する直流電源の正極に、第2電流路と第3電流路が接続され、
前記第2電流路では、第1半導体発光素子が設けられ、
前記第2電流路は、前記第1半導体発光素子より電圧が下位の位置で、第4電流路と第5電流路の2つに分岐し、
前記第4電流路では、電圧下位方向に向かって、第2半導体発光素子、第1半導体制御素子の順に接続されて設けられ、
前記第5電流路では、電圧下位方向に向かって、第2半導体制御素子、第3半導体発光素子の順に接続されて設けられ、
前記第4電流路は、前記第1半導体制御素子より電圧が下位の位置で、前記第5電流路は、前記第3半導体発光素子より電圧が下位の位置で、相互に接続され、前記第2電流路に戻り、
前記第2電流路上の、前記第4電流路と前記第5電流路の接続点より電圧が下位の位置に、電圧下位方向に向かって、第3半導体制御素子、抵抗素子の順に接続されて設けられ、
前記第3電流路では、トランジスタが設けられ、
前記第2電流路上の前記抵抗素子より電圧が上位の位置と、前記トランジスタのベースを接続する第6電流路に、半導体定電圧素子が設けられている、照明装置用の制御回路とした。
直流電圧を印加する直流電源の正極に、第2電流路と第3電流路が接続され、
前記第2電流路では、電圧下位方向に向かって、第1半導体発光素子、第2半導体発光素子、第3半導体制御素子、抵抗素子の順に設けられ、
前記第3電流路では、トランジスタが設けられ、
前記第3電流路上の前記トランジスタより電圧が上位の位置と、前記第2電流路上の前記第3半導体制御素子のゲート、あるいはベースが、第5抵抗素子を介して、第5電流路によって接続され、
前記第3半導体制御素子のソースとゲート間、ベースとエミッタ間、あるいはベースとコレクタ間には、第3半導体定電圧素子が設けられ、
前記第2半導体発光素子には、第4半導体制御素子が並列に接続され、
前記第2電流路上の前記抵抗素子より電圧が上位の位置と、前記トランジスタのベースを接続する第6電流路に、第4半導体定電圧素子が設けられている、照明装置用の制御回路とした。
前記第3半導体制御素子は、FET、あるいはバイポーラトランジスタである、請求項1又は2に記載の照明装置用の制御回路とした。
まず、この発明の実施の形態例1の概念構成図である図1に基づいて説明する。この発明の照明装置用の制御回路は、直流電源50の電圧の印加によりLEDが常時点灯するLED常時点灯部51を設け、また、直流電源50の電圧値の変動によってLEDの直並列の接続が変換されるLED直並列変換部52を設け、また、電圧値の変動によって、LED直並列変換部52に係るLEDの直並列の接続を自動的に変換させるLED直並列制御部53を設け、また、LED常時点灯部51及びLED直並列変換部52に流す電流値を決定する、LED電流値決定部54を設け、さらに、所定の電圧値を超えた過大な電圧分について、電圧降下させる過電圧吸収部55を設けた構成となっている。また、各部は電流路56を通じて接続されている。
本実施の形態例1では、LED直並列変換部52として、半導体発光素子LED4~6に係るブロックと、半導体発光素子LED7~9に係るブロックを2段に重ねる構成を示したが、この構成に限定されるものではない。LED常時点灯部51を設け、制御回路内の半導体制御素子FETの中で、最も電位が高い半導体制御素子FET1がONできれば、LED直並列変換部52内の半導体発光素子LEDに係るブロックは何段も直列に重ねることが可能である。例えば図7のように、LED直並列変換部52として、半導体発光素子LED4に係るブロック、半導体発光素子LED5に係るブロック、半導体発光素子LED6に係るブロック、半導体発光素子LED7に係るブロックを4段に重ねる構成としても良い。LED直並列変換部52内の半導体発光素子LEDに係るブロックを何段も直列に重ねることによって、直流電源電圧変動に対応可能な範囲が広がり、電源電圧の大きな変動に対して、対応できるようになり、便宜である。
上述した本実施の形態例1では、直流電源の電圧の増減に合わせて、半導体発光素子LEDの直並列の接続を変換する構成に対し、所定の電圧値を超えた過大な電圧分について、電圧降下させる過電圧吸収部55の構成を適用した例を示した。一方、本実施の形態例2では、直流電源の電圧の増減に合わせて、半導体発光素子LEDの点灯・消灯を制御する構成に対し、過電圧吸収部55の構成を適用した例を示す。
なお、本実施の形態例2に係る照明装置用の制御回路Bは、直流電源1の電圧が低下すると、一定電流を保ちながら電圧下位から上位へ順に、つまり、LED点灯・消灯部に係る半導体発光素子LED5、4、3と順に、消灯していくため、照明装置の明るさが変動する。即ち、照度が落ちてしまう不都合があった。
上述した本実施の形態例2では、直流電源の電圧の増減に合わせて、半導体発光素子LEDの点灯・消灯を制御する構成に対し、過電圧吸収部55の構成を適用した例を示した。一方、本実施の形態例3では、直流電源の電圧の増減に合わせて、半導体発光素子LEDの点灯・消灯を制御し、かつ、直流電源の電圧が減少しても、照明装置全体としては明るさに偏りを生じさせない構成に対し、過電圧吸収部55の構成を適用した例を示す。
なお、本実施の形態例3に係る制御回路Cでは、電流路Kに配置されている半導体発光素子86に対し、所定の間隔毎に半導体制御素子85が並列に接続されることによって、電位の高い順に半導体発光素子86、半導体制御素子85及び半導体発光素子86、半導体発光素子86、半導体制御素子85及び半導体発光素子86と配置される構成を実現した。しかし、この構成に限定されるものではなく、例えば図16に示す照明装置用の制御回路Dのように、電流路上は、電位の高い順に半導体発光素子86、半導体発光素子86、半導体制御素子85及び半導体発光素子86、半導体制御素子85及び半導体発光素子86と接続されているが、配線によって、半導体発光素子86、半導体制御素子85及び半導体発光素子86、半導体発光素子86、半導体制御素子85及び半導体発光素子86と配置される構成を実現する構成としても良い。このような構成にすれば、電源電圧が低下すると照明装置の半導体発光素子86の一部が消灯するが、半導体発光素子86がまとまったエリアで消灯することが無く、消灯する半導体発光素子86が分散する。即ち、照明装置の外観上は、1個おきに半導体発光素子86が消灯しているように見える。従って、照明装置として明るさに偏りが生じることがない。
1:直流電源、2~7:電流路、12~14:電流路、21:電流路、22:電流路
LED1~15:半導体発光素子、FET1~7:半導体制御素子、
D1~5:半導体整流素子、R1~11:抵抗素子、
TR:半導体制御素子、
ZD1~8:半導体定電圧素子、
50:直流電源、51:LED常時点灯部、
52:LED直並列変換部、53:LED直並列制御部、
54:LED電流値決定部、55:過電圧吸収部、56:電流路、
62:LED点灯・消灯部、63:LED点灯・消灯制御部、
64:LED電流制御部、65:光導電部、
80:LED発光ブロック、
81:光導電素子、82:発光素子、83:受光素子、84:パッケージ、85:半導体制御素子、86:半導体発光素子、87:整流素子、88:抵抗素子
Claims (3)
- 直流電圧を印加する直流電源の正極に、第2電流路と第3電流路が接続され、
前記第2電流路では、第1半導体発光素子が設けられ、
前記第2電流路は、前記第1半導体発光素子より電圧が下位の位置で、第4電流路と第5電流路の2つに分岐し、
前記第4電流路では、電圧下位方向に向かって、第2半導体発光素子、第1半導体制御素子の順に接続されて設けられ、
前記第5電流路では、電圧下位方向に向かって、第2半導体制御素子、第3半導体発光素子の順に接続されて設けられ、
前記第4電流路は、前記第1半導体制御素子より電圧が下位の位置で、前記第5電流路は、前記第3半導体発光素子より電圧が下位の位置で、相互に接続され、前記第2電流路に戻り、
前記第2電流路上の、前記第4電流路と前記第5電流路の接続点より電圧が下位の位置に、電圧下位方向に向かって、第3半導体制御素子、抵抗素子の順に接続されて設けられ、
前記第3電流路では、トランジスタが設けられ、
前記第2電流路上の前記抵抗素子より電圧が上位の位置と、前記トランジスタのベースを接続する第6電流路に、半導体定電圧素子が設けられていることを特徴とする、照明装置用の制御回路。 - 直流電圧を印加する直流電源の正極に、第2電流路と第3電流路が接続され、
前記第2電流路では、電圧下位方向に向かって、第1半導体発光素子、第2半導体発光素子、第3半導体制御素子、抵抗素子の順に設けられ、
前記第3電流路では、トランジスタが設けられ、
前記第3電流路上の前記トランジスタより電圧が上位の位置と、前記第2電流路上の前記第3半導体制御素子のゲート、あるいはベースが、第5抵抗素子を介して、第5電流路によって接続され、
前記第3半導体制御素子のソースとゲート間、ベースとエミッタ間、あるいはベースとコレクタ間には、第3半導体定電圧素子が設けられ、
前記第2半導体発光素子には、第4半導体制御素子が並列に接続され、
前記第2電流路上の前記抵抗素子より電圧が上位の位置と、前記トランジスタのベースを接続する第6電流路に、第4半導体定電圧素子が設けられていることを特徴とする、照明装置用の制御回路。 - 前記第3半導体制御素子は、FET、あるいはバイポーラトランジスタであることを特徴とする、請求項1又は2に記載の照明装置用の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059222A JP7389427B2 (ja) | 2019-03-26 | 2019-03-26 | 照明装置用の制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059222A JP7389427B2 (ja) | 2019-03-26 | 2019-03-26 | 照明装置用の制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020161320A JP2020161320A (ja) | 2020-10-01 |
JP7389427B2 true JP7389427B2 (ja) | 2023-11-30 |
Family
ID=72643641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019059222A Active JP7389427B2 (ja) | 2019-03-26 | 2019-03-26 | 照明装置用の制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7389427B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084614A (ja) | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | 照明装置 |
JP2013179279A (ja) | 2012-02-08 | 2013-09-09 | Ntt Data Intellilink Corp | 電位障壁素子制御回路及び電位障壁素子回路 |
JP2018106929A (ja) | 2016-12-27 | 2018-07-05 | 株式会社新陽社 | 照明装置用の制御回路 |
-
2019
- 2019-03-26 JP JP2019059222A patent/JP7389427B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084614A (ja) | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | 照明装置 |
JP2013179279A (ja) | 2012-02-08 | 2013-09-09 | Ntt Data Intellilink Corp | 電位障壁素子制御回路及び電位障壁素子回路 |
JP2018106929A (ja) | 2016-12-27 | 2018-07-05 | 株式会社新陽社 | 照明装置用の制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2020161320A (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI411122B (zh) | 包括發光二極體與四層半導體分流裝置之半導體發光電路 | |
KR101301087B1 (ko) | 발광 다이오드 구동 장치 | |
TW201408127A (zh) | 發光二極體驅動裝置 | |
US10111290B2 (en) | Apparatus for synchronous driving of multi-channel light emitting diodes | |
KR101128680B1 (ko) | 교류 직결형 발광다이오드 조명장치 | |
KR101406118B1 (ko) | 엘이디 구동회로 및 엘이디 조명장치 | |
US9173265B2 (en) | Light emitting diode driving apparatus and light emitting diode lighting apparatus | |
US8410710B2 (en) | Light emitting device driving circuit | |
Li et al. | Self-configurable current-mirror circuit with short-circuit and open-circuit fault tolerance for balancing parallel light-emitting diode (LED) string currents | |
KR101638469B1 (ko) | 발광 다이오드 구동 장치 | |
US8907583B1 (en) | LED driving device | |
JP7389427B2 (ja) | 照明装置用の制御回路 | |
EP0593588B1 (en) | Circuit protection arrangement | |
US8072162B2 (en) | Bi-direction constant current device | |
CN105993204B (zh) | 包括保护电路的照明系统、及保护光源免于静电放电的相应方法 | |
CN105517274B (zh) | 发光二极管的驱动电路及其发光装置 | |
JP7009737B2 (ja) | 照明装置用の制御回路 | |
US10477634B2 (en) | Solid state lighting assembly | |
JP7287609B2 (ja) | 照明装置用の制御回路 | |
KR20160001498A (ko) | 전압 강하에 따른 그룹단위의 병렬 구동이 가능한 led 구동장치 | |
CN210518932U (zh) | 一种灯串驱动模块、灯串驱动芯片及灯串 | |
JP6441613B2 (ja) | 照明装置用の制御回路 | |
KR102548753B1 (ko) | Led 스트링들의 전류 밸런싱을 위한 led 구동 회로 | |
KR102228297B1 (ko) | 교류전원과 직류부하의 양방향 무극성 접속시 단락방지를 위한 듀얼 모스펫 하프브릿지 엘이디 구동회로 | |
US10306720B1 (en) | Driver circuit for LED light |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221221 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7389427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |