JP7385414B2 - semiconductor equipment - Google Patents

semiconductor equipment Download PDF

Info

Publication number
JP7385414B2
JP7385414B2 JP2019184891A JP2019184891A JP7385414B2 JP 7385414 B2 JP7385414 B2 JP 7385414B2 JP 2019184891 A JP2019184891 A JP 2019184891A JP 2019184891 A JP2019184891 A JP 2019184891A JP 7385414 B2 JP7385414 B2 JP 7385414B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
sealing member
mounting
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019184891A
Other languages
Japanese (ja)
Other versions
JP2021061331A (en
Inventor
崇人 田村
光俊 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019184891A priority Critical patent/JP7385414B2/en
Publication of JP2021061331A publication Critical patent/JP2021061331A/en
Application granted granted Critical
Publication of JP7385414B2 publication Critical patent/JP7385414B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本開示は、半導体装置に関する。 The present disclosure relates to a semiconductor device.

従来から、ダイオードやトランジスタなどの半導体素子を樹脂パッケージで覆った半導体装置が知られている（たとえば、特許文献１参照）。特許文献１に記載の半導体装置は、半導体素子と、リードフレームと、樹脂パッケージとを備える。リードフレームは、複数のリードを含んでおり、複数のリードのうちの１つは、ダイボンディングパッドを含む。半導体素子は、ダイボンディングパッドに搭載されている。樹脂パッケージは、半導体素子を覆うとともに、複数のリードの一部ずつを覆っている。各リードにおいて、樹脂パッケージから露出する部分は、半導体装置の端子である。 2. Description of the Related Art Semiconductor devices in which semiconductor elements such as diodes and transistors are covered with resin packages have been known (for example, see Patent Document 1). The semiconductor device described in Patent Document 1 includes a semiconductor element, a lead frame, and a resin package. The lead frame includes a plurality of leads, one of which includes a die bonding pad. A semiconductor element is mounted on a die bonding pad. The resin package covers the semiconductor element and also partially covers each of the plurality of leads. The portion of each lead exposed from the resin package is a terminal of the semiconductor device.

特開２０１１－８２５２３号公報Japanese Patent Application Publication No. 2011-82523

半導体素子には、寄生抵抗成分がある。この寄生抵抗成分により、半導体装置は、半導体素子への通電時に、導通損失が発生する。この導通損失は、たとえば寄生抵抗成分による消費電力であり、この消費電力は、たとえば電流値2×抵抗値で計算される。電流値は、半導体素子に流れる電流の値であり、抵抗値は、寄生抵抗成分の値である。よって、半導体素子に流れる電流の大きさが大きいほど、導通損失は大きい。 A semiconductor element has a parasitic resistance component. Due to this parasitic resistance component, conduction loss occurs in the semiconductor device when current is applied to the semiconductor element. This conduction loss is, for example, power consumption due to a parasitic resistance component, and this power consumption is calculated by, for example, current value 2 × resistance value. The current value is the value of the current flowing through the semiconductor element, and the resistance value is the value of the parasitic resistance component. Therefore, the greater the magnitude of the current flowing through the semiconductor element, the greater the conduction loss.

本開示は、上記事情に鑑みて考え出されたものであり、その目的は、導通損失を低減させることが可能な半導体装置を提供することにある。 The present disclosure has been devised in view of the above circumstances, and its purpose is to provide a semiconductor device that can reduce conduction loss.

本開示によって提供される半導体装置は、第１半導体素子と、第２半導体素子と、前記第１半導体素子および前記第２半導体素子を覆う封止部材と、一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第１半導体素子に導通接続された第１リードフレームと、一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第２半導体素子に導通接続された第２リードフレームと、を備えており、前記第１リードフレームは、前記第１半導体素子が搭載された第１搭載部を含み、前記第２リードフレームは、前記第２半導体素子が搭載された第２搭載部を含み、前記第１搭載部は、前記第１半導体素子に対向する第１搭載面を有し、前記第２搭載部は、前記第２半導体素子に対向する第２搭載面を有し、前記第１搭載面と前記第２搭載面とは、前記封止部材の厚さ方向に見て重なることを特徴とする。 A semiconductor device provided by the present disclosure includes a first semiconductor element, a second semiconductor element, a sealing member that covers the first semiconductor element and the second semiconductor element, and a portion of which is exposed from the sealing member. and a first lead frame electrically connected to the first semiconductor element inside the sealing member, and a first lead frame that is partially exposed from the sealing member, and the second semiconductor element inside the sealing member. a second lead frame electrically connected to the element, the first lead frame including a first mounting part on which the first semiconductor element is mounted, and the second lead frame including the second a second mounting part on which a semiconductor element is mounted, the first mounting part having a first mounting surface facing the first semiconductor element, and the second mounting part facing the second semiconductor element. The sealing member has a second mounting surface, and the first mounting surface and the second mounting surface overlap when viewed in the thickness direction of the sealing member.

本開示の半導体装置によれば、導通損失を低減させることが可能となる。 According to the semiconductor device of the present disclosure, it is possible to reduce conduction loss.

第１実施形態にかかる半導体装置を示す斜視図である。FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment. 図１に示す斜視図において、封止部材を想像線で示した図である。In the perspective view shown in FIG. 1, a sealing member is shown in imaginary lines. 図１に示す斜視図において、一部の構成要素を省略した図である。FIG. 2 is a perspective view of FIG. 1 with some components omitted. 第１実施形態にかかる半導体装置を示す平面図である。FIG. 1 is a plan view showing a semiconductor device according to a first embodiment. 図４に示す平面図において、封止部材を想像線で示し、かつ、一部の構成要素を省略した図である。In the plan view shown in FIG. 4, the sealing member is shown in imaginary lines, and some components are omitted. 第１実施形態にかかる半導体装置を示す底面図である。FIG. 2 is a bottom view showing the semiconductor device according to the first embodiment. 図６に示す底面図において、封止部材を想像線で示し、かつ、一部の構成要素を省略した図である。In the bottom view shown in FIG. 6, the sealing member is shown in phantom lines, and some components are omitted. 図５のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。6 is a cross-sectional view taken along line VIII-VIII in FIG. 5. FIG. 図５のＩＸ－ＩＸ線に沿う断面図である。6 is a sectional view taken along line IX-IX in FIG. 5. FIG. 図５のＸ－Ｘ線に沿う断面図である。6 is a sectional view taken along line XX in FIG. 5. FIG. 第２実施形態にかかる半導体装置を示す斜視図である。FIG. 3 is a perspective view showing a semiconductor device according to a second embodiment. 第２実施形態にかかる半導体装置を示す断面図である。FIG. 3 is a cross-sectional view showing a semiconductor device according to a second embodiment. 第２実施形態の変形例にかかる半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device according to a modification of the second embodiment. 第２実施形態の変形例にかかる半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device according to a modification of the second embodiment. 第３実施形態にかかる半導体装置を示す斜視図である。FIG. 7 is a perspective view showing a semiconductor device according to a third embodiment. 第３実施形態にかかる半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device according to a third embodiment.

本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素には、同じ符号を付して、重複する説明を省略する。 Preferred embodiments of the semiconductor device of the present disclosure will be described below with reference to the drawings. In the following description, the same or similar components are given the same reference numerals, and redundant description will be omitted.

＜第１実施形態＞
図１～図１０は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、２つの半導体素子１，２、２つのリードフレーム３，４、導通部材５、複数のワイヤ６１１，６１２，６２１，６２２、および、封止部材７を備えている。 <First embodiment>
1 to 10 show a semiconductor device A1 according to the first embodiment. The semiconductor device A1 includes two semiconductor elements 1 and 2, two lead frames 3 and 4, a conductive member 5, a plurality of wires 611, 612, 621, 622, and a sealing member 7.

図１は、半導体装置Ａ１の示す斜視図である。図２は、図１に示す斜視図において、封止部材７を想像線（二点鎖線）で示した図である。図３は、図１に示す斜視図において、半導体素子２、リードフレーム４、複数のワイヤ６２１，６２２および封止部材７を省略した図である。図４は、半導体装置Ａ１を示す平面図である。図５は、図４に示す平面図において、封止部材７を想像線（二点鎖線）で示し、かつ、一部の構成要素を省略した図である。図５で省略した一部の構成要素は、半導体素子２、リードフレーム４および複数のワイヤ６２１，６２２である。図６は、半導体装置Ａ１を示す底面図である。図７は、図６に示す底面図において、封止部材７を想像線（二点鎖線）で示し、かつ、一部の構成要素を省略した図である。図７で省略した一部の構成要素は、半導体素子１、リードフレーム３および複数のワイヤ６１１，６１２である。図８は、図５のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図５のＩＸ－ＩＸ線に沿う断面図である。図１０は、図５のＸ－Ｘ線に沿う断面図である。 FIG. 1 is a perspective view of the semiconductor device A1. FIG. 2 is a diagram showing the sealing member 7 with an imaginary line (two-dot chain line) in the perspective view shown in FIG. FIG. 3 is a perspective view of FIG. 1 in which the semiconductor element 2, lead frame 4, a plurality of wires 621, 622, and the sealing member 7 are omitted. FIG. 4 is a plan view showing the semiconductor device A1. FIG. 5 is a diagram in which the sealing member 7 is shown by an imaginary line (two-dot chain line) in the plan view shown in FIG. 4, and some components are omitted. Some components omitted in FIG. 5 are the semiconductor element 2, the lead frame 4, and the plurality of wires 621, 622. FIG. 6 is a bottom view showing the semiconductor device A1. FIG. 7 is a diagram in which the sealing member 7 is shown by an imaginary line (two-dot chain line) in the bottom view shown in FIG. 6, and some components are omitted. Some components omitted in FIG. 7 are the semiconductor element 1, the lead frame 3, and the plurality of wires 611 and 612. FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. FIG. 9 is a cross-sectional view taken along line IX-IX in FIG. FIG. 10 is a cross-sectional view taken along line XX in FIG. 5.

説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図（図４，５参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図４，５参照）における上下方向である。ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向という。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向という。以下の説明において、「平面視」とは、ｚ方向に見たときをいう。ｚ方向が、特許請求の範囲に記載の「厚さ方向」に相当し、ｙ方向が、特許請求の範囲に記載の「第１方向」に相当する。 For convenience of explanation, three mutually orthogonal directions are defined as an x direction, a y direction, and a z direction. The z direction is the thickness direction of the semiconductor device A1. The x direction is the left-right direction in the plan view of the semiconductor device A1 (see FIGS. 4 and 5). The y direction is the vertical direction in the plan view of the semiconductor device A1 (see FIGS. 4 and 5). One of the x directions is called the x1 direction, and the other x direction is called the x2 direction. Similarly, one of the y directions is called the y1 direction, the other of the y directions is called the y2 direction, one of the z directions is called the z1 direction, and the other of the z directions is called the z2 direction. In the following description, "planar view" refers to when viewed in the z direction. The z direction corresponds to the "thickness direction" described in the claims, and the y direction corresponds to the "first direction" described in the claims.

２つの半導体素子１，２は、半導体装置Ａ１の機能中枢となる素子である。各半導体素子１，２は、たとえばＭＯＳＦＥＴである。各半導体素子１，２は、ＭＯＳＦＥＴに限定されず、他のトランジスタであってもよい。また、トランジスタに限定されず、ダイオードあるいはサイリスタなどであってもよい。各半導体素子１，２の構成材料は、たとえばＳｉ（ケイ素）である。この構成材料は、Ｓｉに限定されず、ＳｉＣ（炭化ケイ素）、ＳｉＮ（窒化ケイ素）、ＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、Ｇａ2Ｏ3（酸化ガリウム）などであってもよい。 The two semiconductor elements 1 and 2 are elements that serve as the functional center of the semiconductor device A1. Each semiconductor element 1, 2 is, for example, a MOSFET. Each semiconductor element 1, 2 is not limited to a MOSFET, and may be another transistor. Further, it is not limited to a transistor, but may be a diode, a thyristor, or the like. The constituent material of each semiconductor element 1, 2 is, for example, Si (silicon). This constituent material is not limited to Si, but may also be SiC (silicon carbide), SiN (silicon nitride), GaAs (gallium arsenide), GaN (gallium nitride), Ga 2 O 3 (gallium oxide), etc. .

半導体素子１は、リードフレーム３に搭載され、リードフレーム３に導通する。半導体素子１は、封止部材７に覆われている。半導体素子１は、図５に示すように、たとえば平面視において矩形状である。 The semiconductor element 1 is mounted on a lead frame 3 and is electrically connected to the lead frame 3. The semiconductor element 1 is covered with a sealing member 7. As shown in FIG. 5, the semiconductor element 1 has, for example, a rectangular shape in plan view.

半導体素子１は、図８および図９に示すように、素子主面１ａおよび素子裏面１ｂを有する。素子主面１ａおよび素子裏面１ｂは、ｚ方向において、互いに離間する。素子主面１ａおよび素子裏面１ｂはそれぞれ、平坦である。図８および図９に示すように、素子主面１ａは、リードフレーム４に対向し、素子裏面１ｂは、リードフレーム３に対向する。 As shown in FIGS. 8 and 9, the semiconductor element 1 has an element main surface 1a and an element back surface 1b. The element main surface 1a and the element back surface 1b are spaced apart from each other in the z direction. The element main surface 1a and the element back surface 1b are both flat. As shown in FIGS. 8 and 9, the element main surface 1a faces the lead frame 4, and the element back surface 1b faces the lead frame 3.

半導体素子１は、図９に示すように、主面電極１１および裏面電極１２を含んでいる。主面電極１１は、図９に示すように、素子主面１ａに形成されている。主面電極１１は、図５および図９に示すように、ソースパッド１１１およびゲートパッド１１２を含んでいる。ソースパッド１１１は、半導体素子１におけるソース電極である。ゲートパッド１１２は、半導体素子１におけるゲート電極である。平面視において、ソースパッド１１１は、ゲートパッド１１２よりも大きい。ソースパッド１１１は、図５に示す例示と異なり、複数個に分割されていてもよい。ゲートパッド１１２は、図５に示すように、たとえば、平面視において、半導体素子１のｘ１方向の端縁のｙ方向中央付近に配置されている。ゲートパッド１１２は、図５に示す例示と異なり、平面視において、半導体素子１の四隅のいずれかに配置されていてもよい。裏面電極１２は、図８および図９に示すように、素子裏面１ｂに形成されている。裏面電極１２は、ドレインパッド１２１を含んでいる。ドレインパッド１２１は、半導体素子１におけるドレイン電極である。ドレインパッド１２１は、素子裏面１ｂの略全面にわたって形成されている。 The semiconductor element 1 includes a main surface electrode 11 and a back surface electrode 12, as shown in FIG. The main surface electrode 11 is formed on the element main surface 1a, as shown in FIG. The main surface electrode 11 includes a source pad 111 and a gate pad 112, as shown in FIGS. 5 and 9. Source pad 111 is a source electrode in semiconductor element 1 . Gate pad 112 is a gate electrode in semiconductor element 1 . In plan view, the source pad 111 is larger than the gate pad 112. The source pad 111 may be divided into a plurality of pieces, unlike the example shown in FIG. As shown in FIG. 5, the gate pad 112 is arranged, for example, near the center of the edge of the semiconductor element 1 in the x1 direction in the y direction in plan view. Unlike the example shown in FIG. 5, the gate pad 112 may be placed at any of the four corners of the semiconductor element 1 in plan view. The back electrode 12 is formed on the back surface 1b of the element, as shown in FIGS. 8 and 9. The back electrode 12 includes a drain pad 121 . Drain pad 121 is a drain electrode in semiconductor element 1 . The drain pad 121 is formed over substantially the entire surface of the back surface 1b of the element.

半導体素子１は、図８および図９に示すように、接合材１９を介して、リードフレーム３に接合されている。接合材１９は、たとえばはんだからなる。このはんだとしては、たとえば、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだ、あるいは、Ｓｎ－Ｐｂ系合金などの鉛含有はんだが用いられる。接合材１９は、はんだに限定されず、銀ペースト、あるいは、焼結金属などであってもよい。 The semiconductor element 1 is bonded to the lead frame 3 via a bonding material 19, as shown in FIGS. 8 and 9. The bonding material 19 is made of, for example, solder. As this solder, for example, lead-free solder such as Sn-Sb alloy or Sn-Ag alloy, or lead-containing solder such as Sn-Pb alloy is used. The bonding material 19 is not limited to solder, and may be silver paste, sintered metal, or the like.

半導体素子２は、リードフレーム４に搭載され、リードフレーム４に導通する。半導体素子２は、封止部材７に覆われている。半導体素子２は、図７に示すように、たとえば平面視において矩形状である。 The semiconductor element 2 is mounted on a lead frame 4 and is electrically connected to the lead frame 4. The semiconductor element 2 is covered with a sealing member 7. As shown in FIG. 7, the semiconductor element 2 has, for example, a rectangular shape in plan view.

半導体素子２は、図８および図９に示すように、素子主面２ａおよび素子裏面２ｂを有する。素子主面２ａおよび素子裏面２ｂは、ｚ方向において、互いに離間する。素子主面２ａおよび素子裏面２ｂはそれぞれ、平坦である。図８および図９に示すように、素子主面２ａは、リードフレーム３および素子主面１ａに対向し、素子裏面２ｂは、リードフレーム４に対向する。 As shown in FIGS. 8 and 9, the semiconductor element 2 has an element main surface 2a and an element back surface 2b. The element main surface 2a and the element back surface 2b are spaced apart from each other in the z direction. The element main surface 2a and the element back surface 2b are each flat. As shown in FIGS. 8 and 9, the element main surface 2a faces the lead frame 3 and the element main surface 1a, and the element back surface 2b faces the lead frame 4.

半導体素子２は、図９に示すように、主面電極２１および裏面電極２２を含んでいる。主面電極２１は、図９に示すように、素子主面２ａに形成されている。主面電極２１は、図７および図９に示すように、ソースパッド２１１およびゲートパッド２１２を含んでいる。ソースパッド２１１は、半導体素子２におけるソース電極である。ゲートパッド２１２は、半導体素子２におけるゲート電極である。平面視において、ソースパッド２１１は、ゲートパッド２１２よりも大きい。ソースパッド２１１は、図７に示す例示と異なり、複数個に分割されていてもよい。ゲートパッド２１２は、図７に示すように、たとえば、平面視において、半導体素子２のｘ１方向の端縁のｙ方向中央付近に配置されている。ゲートパッド２１２は、図７に示す例示と異なり、平面視において、半導体素子２の四隅のいずれかに配置されていてもよい。裏面電極２２は、図８および図９に示すように、素子裏面２ｂに形成されている。裏面電極２２は、ドレインパッド２２１を含んでいる。ドレインパッド２２１は、半導体素子２におけるドレイン電極である。ドレインパッド２２１は、素子裏面２ｂの略全面にわたって形成されている。 The semiconductor element 2 includes a main surface electrode 21 and a back surface electrode 22, as shown in FIG. The main surface electrode 21 is formed on the element main surface 2a, as shown in FIG. The main surface electrode 21 includes a source pad 211 and a gate pad 212, as shown in FIGS. 7 and 9. Source pad 211 is a source electrode in semiconductor element 2 . Gate pad 212 is a gate electrode in semiconductor element 2 . In plan view, the source pad 211 is larger than the gate pad 212. The source pad 211 may be divided into a plurality of pieces, unlike the example shown in FIG. As shown in FIG. 7, the gate pad 212 is arranged, for example, near the center of the edge of the semiconductor element 2 in the x1 direction in the y direction in plan view. Unlike the example shown in FIG. 7, the gate pad 212 may be placed at any of the four corners of the semiconductor element 2 in plan view. The back electrode 22 is formed on the back surface 2b of the element, as shown in FIGS. 8 and 9. Back electrode 22 includes a drain pad 221 . Drain pad 221 is a drain electrode in semiconductor element 2 . The drain pad 221 is formed over substantially the entire surface of the back surface 2b of the element.

半導体素子２は、図８および図９に示すように、接合材２９を介して、リードフレーム４に接合されている。接合材２９は、たとえばはんだからなる。このはんだとしては、たとえば、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだ、あるいは、Ｓｎ－Ｐｂ系合金などの鉛含有はんだが用いられる。接合材２９は、はんだに限定されず、銀ペースト、あるいは、焼結金属などであってもよい。 The semiconductor element 2 is bonded to the lead frame 4 via a bonding material 29, as shown in FIGS. 8 and 9. The bonding material 29 is made of, for example, solder. As this solder, for example, lead-free solder such as Sn-Sb alloy or Sn-Ag alloy, or lead-containing solder such as Sn-Pb alloy is used. The bonding material 29 is not limited to solder, and may be silver paste, sintered metal, or the like.

半導体装置Ａ１において、半導体素子１と半導体素子２とは、平面視において重なる。また、ゲートパッド１１２とゲートパッド２１２とは、平面視において重なる。 In the semiconductor device A1, the semiconductor element 1 and the semiconductor element 2 overlap in plan view. Further, the gate pad 112 and the gate pad 212 overlap in plan view.

リードフレーム３は、半導体素子１が搭載され、半導体素子１に導通する。リードフレーム３は、部分的に封止部材７に覆われ、封止部材７に支持されている。リードフレーム３の構成材料は、たとえば銅あるいは銅合金である。 The lead frame 3 is mounted with the semiconductor element 1 and is electrically connected to the semiconductor element 1 . The lead frame 3 is partially covered with the sealing member 7 and supported by the sealing member 7. The constituent material of the lead frame 3 is, for example, copper or a copper alloy.

リードフレーム３は、図１および図２に示すように、複数のリード３１，３２，３３を備えている。複数のリード３１，３２，３３は、互いに離間している。 The lead frame 3 includes a plurality of leads 31, 32, and 33, as shown in FIGS. 1 and 2. The plurality of leads 31, 32, 33 are spaced apart from each other.

リード３１は、半導体素子１のドレインパッド１２１に導通する。リード３１は、図５および図８に示すように、搭載部３１１、端子部３１２および連結部３１３を含んでいる。 The lead 31 is electrically connected to the drain pad 121 of the semiconductor element 1 . The lead 31 includes a mounting portion 311, a terminal portion 312, and a connecting portion 313, as shown in FIGS. 5 and 8.

搭載部３１１は、図５、図８および図９に示すように、半導体素子１が搭載される。半導体素子１は、接合材１９により、搭載部３１１に接合されている。搭載部３１１は、図８および図９に示すように、主面３１１ａおよび裏面３１１ｂを有する。主面３１１ａおよび裏面３１１ｂは、ｚ方向において、互いに離間する。主面３１１ａおよび裏面３１１ｂはそれぞれ、平坦である。主面３１１ａは、半導体素子１を搭載する搭載面である。主面３１１ａは、半導体素子１（素子裏面１ｂ）に対向する。主面３１１ａと素子裏面１ｂとの間には、接合材１９が介在している。裏面３１１ｂは、封止部材７から露出する露出面である。搭載部３１１は、接合材１９を介して、素子裏面１ｂに形成された裏面電極１２（ドレインパッド１２１）に導通する。 The semiconductor element 1 is mounted on the mounting portion 311, as shown in FIGS. 5, 8, and 9. The semiconductor element 1 is bonded to the mounting portion 311 using a bonding material 19 . The mounting portion 311 has a main surface 311a and a back surface 311b, as shown in FIGS. 8 and 9. The main surface 311a and the back surface 311b are spaced apart from each other in the z direction. The main surface 311a and the back surface 311b are each flat. The main surface 311a is a mounting surface on which the semiconductor element 1 is mounted. The main surface 311a faces the semiconductor element 1 (element back surface 1b). A bonding material 19 is interposed between the main surface 311a and the element back surface 1b. The back surface 311b is an exposed surface exposed from the sealing member 7. The mounting portion 311 is electrically connected to the back electrode 12 (drain pad 121) formed on the back surface 1b of the element via the bonding material 19.

端子部３１２は、封止部材７から露出する。端子部３１２は、半導体装置Ａ１における外部端子であり、半導体素子１のドレインパッド１２１に導通するドレイン端子である。端子部３１２は、棒状であり、ｙ方向に延びている。 The terminal portion 312 is exposed from the sealing member 7. The terminal portion 312 is an external terminal in the semiconductor device A1, and is a drain terminal electrically connected to the drain pad 121 of the semiconductor element 1. The terminal portion 312 is rod-shaped and extends in the y direction.

連結部３１３は、搭載部３１１と端子部３１２とに繋がる。連結部３１３は、封止部材７に覆われている。連結部３１３は、図８に示すように、一部がｚ方向に屈曲している。 The connecting portion 313 connects the mounting portion 311 and the terminal portion 312. The connecting portion 313 is covered with the sealing member 7. As shown in FIG. 8, a portion of the connecting portion 313 is bent in the z direction.

図８に示すように、搭載部３１１の厚さ（ｚ方向寸法）は、端子部３１２および連結部３１３の各厚さ（ｚ方向寸法）よりも大きい。端子部３１２は、搭載部３１１よりもｚ２方向に位置している。連結部３１３は、一部が屈曲することで、搭載部３１１と端子部３１２とを繋いでいる。 As shown in FIG. 8, the thickness (dimension in the z-direction) of the mounting portion 311 is larger than the thickness (dimension in the z-direction) of the terminal portion 312 and the connecting portion 313. The terminal portion 312 is located further in the z2 direction than the mounting portion 311. The connecting portion 313 connects the mounting portion 311 and the terminal portion 312 by partially bending.

リード３２は、半導体素子１のソースパッド１１１に導通する。リード３２は、図５に示すように、パッド部３２１、端子部３２２および連結部３２３を含んでいる。 The lead 32 is electrically connected to the source pad 111 of the semiconductor element 1 . As shown in FIG. 5, the lead 32 includes a pad portion 321, a terminal portion 322, and a connecting portion 323.

パッド部３２１は、図５に示すように、複数のワイヤ６１１が接合されている。パッド部３２１は、複数のワイヤ６１１を介して、半導体素子１のソースパッド１１１に導通する。パッド部３２１は、搭載部３１１よりもｚ２方向に位置する。パッド部３２１は、封止部材７に覆われている。 As shown in FIG. 5, the pad portion 321 has a plurality of wires 611 bonded to it. The pad portion 321 is electrically connected to the source pad 111 of the semiconductor element 1 via the plurality of wires 611. The pad portion 321 is located further in the z2 direction than the mounting portion 311. The pad portion 321 is covered with the sealing member 7.

端子部３２２は、封止部材７から露出する。端子部３２２は、半導体装置Ａ１における外部端子であり、半導体素子１のソースパッド１１１に導通するソース端子である。端子部３２２は、棒状であり、ｙ方向に延びている。端子部３２２は、図５に示すように、端子部３１２とｘ方向に並んでおり、端子部３１２よりもｘ２方向に位置する。 The terminal portion 322 is exposed from the sealing member 7. The terminal portion 322 is an external terminal in the semiconductor device A1, and is a source terminal electrically connected to the source pad 111 of the semiconductor element 1. The terminal portion 322 is rod-shaped and extends in the y direction. As shown in FIG. 5, the terminal portion 322 is aligned with the terminal portion 312 in the x direction, and is located further in the x2 direction than the terminal portion 312.

連結部３２３は、パッド部３２１と端子部３２２とに繋がる。連結部３２３は、封止部材７に覆われている。連結部３２３は、屈曲していない。 The connecting portion 323 connects the pad portion 321 and the terminal portion 322. The connecting portion 323 is covered with the sealing member 7. The connecting portion 323 is not bent.

パッド部３２１、端子部３２２および連結部３２３は、ｚ方向において同じ位置にあり、ｙ方向に見て重なる。 The pad portion 321, the terminal portion 322, and the connecting portion 323 are located at the same position in the z direction and overlap when viewed in the y direction.

リード３３は、半導体素子１のゲートパッド１１２に導通する。リード３３は、図５に示すように、パッド部３３１、端子部３３２および連結部３３３を含んでいる。 The lead 33 is electrically connected to the gate pad 112 of the semiconductor element 1 . As shown in FIG. 5, the lead 33 includes a pad portion 331, a terminal portion 332, and a connecting portion 333.

パッド部３３１は、図５に示すように、ワイヤ６１２が接合されている。パッド部３３１は、ワイヤ６１２を介して、半導体素子１のゲートパッド１１２に導通する。パッド部３３１は、搭載部３１１よりもｚ２方向に位置する。パッド部３３１は、封止部材７に覆われている。 As shown in FIG. 5, the pad portion 331 is connected to a wire 612. The pad portion 331 is electrically connected to the gate pad 112 of the semiconductor element 1 via the wire 612. The pad portion 331 is located further in the z2 direction than the mounting portion 311. The pad portion 331 is covered with the sealing member 7.

端子部３３２は、封止部材７から露出する。端子部３３２は、半導体装置Ａ１における外部端子であり、半導体素子１のゲートパッド１１２に導通するゲート端子である。端子部３３２は、棒状であり、ｙ方向に延びている。端子部３３２は、図５に示すように、端子部３１２とｘ方向に並んでおり、端子部３１２よりもｘ１方向に位置する。端子部３２２と端子部３３２とは、ｘ方向において、端子部３１２を挟んで反対側に位置する。 The terminal portion 332 is exposed from the sealing member 7. The terminal portion 332 is an external terminal in the semiconductor device A1, and is a gate terminal electrically connected to the gate pad 112 of the semiconductor element 1. The terminal portion 332 is rod-shaped and extends in the y direction. As shown in FIG. 5, the terminal portion 332 is aligned with the terminal portion 312 in the x direction, and is located further in the x1 direction than the terminal portion 312. The terminal portion 322 and the terminal portion 332 are located on opposite sides with the terminal portion 312 in between in the x direction.

連結部３３３は、パッド部３３１と端子部３３２とに繋がる。連結部３３３は、封止部材７に覆われている。連結部３３３は、屈曲していない。 The connecting portion 333 connects the pad portion 331 and the terminal portion 332. The connecting portion 333 is covered with the sealing member 7. The connecting portion 333 is not bent.

リードフレーム３において、複数の端子部３１２，３２２，３３２は、ｘ方向において平行に並んでおり、かつ、ｘ方向に見て互いに重なる。リードフレーム３において、封止部材７に覆われた部分の全面あるいは一部にＮｉめっきが施されていてもよい。たとえば、搭載部３１１、パッド部３２１およびパッド部３３１の各表面（あるいは各ｚ２方向を向く面）にＮｉめっきが施されていてもよい。また、封止部材７から露出する部分に、はんだめっきが施されていてもよい。 In the lead frame 3, the plurality of terminal portions 312, 322, 332 are arranged in parallel in the x direction and overlap each other when viewed in the x direction. In the lead frame 3, Ni plating may be applied to the entire or part of the portion covered by the sealing member 7. For example, Ni plating may be applied to each surface (or each surface facing the z2 direction) of the mounting portion 311, the pad portion 321, and the pad portion 331. Further, the portion exposed from the sealing member 7 may be plated with solder.

リードフレーム４は、半導体素子２が搭載され、半導体素子２に導通する。リードフレーム４は、部分的に封止部材７に覆われ、封止部材７に支持されている。リードフレーム４の構成材料は、リードフレーム３と同じである。つまり、この構成材料は、たとえば銅あるいは銅合金である。リードフレーム４は、その形状がリードフレーム３の形状と略同じであり、リードフレーム３とリードフレーム４とは、ｚ方向において対称的な姿勢で配置されている。 The lead frame 4 is mounted with the semiconductor element 2 and is electrically connected to the semiconductor element 2. The lead frame 4 is partially covered with the sealing member 7 and supported by the sealing member 7. The constituent material of the lead frame 4 is the same as that of the lead frame 3. That is, this constituent material is, for example, copper or a copper alloy. The lead frame 4 has substantially the same shape as the lead frame 3, and the lead frames 3 and 4 are arranged symmetrically in the z direction.

リードフレーム４は、図１および図２に示すように、複数のリード４１，４２，４３を備えている。複数のリード４１，４２，４３は、互いに離間している。 The lead frame 4 includes a plurality of leads 41, 42, and 43, as shown in FIGS. 1 and 2. The plurality of leads 41, 42, 43 are spaced apart from each other.

リード４１は、半導体素子２のドレインパッド２２１に導通する。リード４１は、図７および図８に示すように、搭載部４１１、端子部４１２および連結部４１３を含んでいる。 The lead 41 is electrically connected to the drain pad 221 of the semiconductor element 2 . The lead 41 includes a mounting portion 411, a terminal portion 412, and a connecting portion 413, as shown in FIGS. 7 and 8.

搭載部４１１は、図７、図８および図９に示すように、半導体素子２が搭載される。半導体素子２は、接合材２９により、搭載部４１１に接合されている。搭載部４１１は、図８および図９に示すように、主面４１１ａおよび裏面４１１ｂを有する。主面４１１ａおよび裏面４１１ｂは、ｚ方向において、互いに離間する。主面４１１ａおよび裏面４１１ｂはそれぞれ、平坦である。主面４１１ａは、半導体素子２を搭載する搭載面である。主面４１１ａは、半導体素子２（素子裏面２ｂ）に対向する。主面４１１ａと素子裏面２ｂとの間には、接合材２９が介在している。裏面４１１ｂは、封止部材７から露出する露出面である。搭載部４１１は、接合材２９を介して、素子裏面２ｂに形成された裏面電極２２（ドレインパッド２２１）に導通する。 The semiconductor element 2 is mounted on the mounting portion 411, as shown in FIGS. 7, 8, and 9. The semiconductor element 2 is bonded to the mounting portion 411 using a bonding material 29 . The mounting portion 411 has a main surface 411a and a back surface 411b, as shown in FIGS. 8 and 9. The main surface 411a and the back surface 411b are spaced apart from each other in the z direction. The main surface 411a and the back surface 411b are each flat. The main surface 411a is a mounting surface on which the semiconductor element 2 is mounted. The main surface 411a faces the semiconductor element 2 (element back surface 2b). A bonding material 29 is interposed between the main surface 411a and the element back surface 2b. The back surface 411b is an exposed surface exposed from the sealing member 7. The mounting portion 411 is electrically connected to the back electrode 22 (drain pad 221) formed on the back surface 2b of the element via the bonding material 29.

端子部４１２は、封止部材７から露出する。端子部４１２は、半導体装置Ａ１における外部端子であり、半導体素子２のドレインパッド２２１に導通するドレイン端子である。端子部４１２は、棒状であり、ｙ方向に延びている。 The terminal portion 412 is exposed from the sealing member 7. The terminal portion 412 is an external terminal in the semiconductor device A1, and is a drain terminal electrically connected to the drain pad 221 of the semiconductor element 2. The terminal portion 412 is rod-shaped and extends in the y direction.

連結部４１３は、搭載部４１１と端子部４１２とに繋がる。連結部４１３は、封止部材７に覆われている。連結部４１３は、図８に示すように、一部がｚ方向に屈曲している。 The connecting portion 413 is connected to the mounting portion 411 and the terminal portion 412. The connecting portion 413 is covered with the sealing member 7. As shown in FIG. 8, a portion of the connecting portion 413 is bent in the z direction.

図８に示すように、搭載部４１１の厚さ（ｚ方向寸法）は、端子部４１２および連結部４１３の各厚さ（ｚ方向寸法）よりも大きい。端子部４１２は、搭載部４１１よりもｚ１方向に位置している。連結部４１３は、一部が屈曲することで、搭載部４１１と端子部４１２とを繋いでいる。 As shown in FIG. 8, the thickness (dimension in the z-direction) of the mounting portion 411 is larger than the thickness (dimension in the z-direction) of the terminal portion 412 and the connecting portion 413. The terminal portion 412 is located further in the z1 direction than the mounting portion 411. The connecting portion 413 connects the mounting portion 411 and the terminal portion 412 by partially bending.

リード４２は、半導体素子２のソースパッド２１１に導通する。リード４２は、図７に示すように、パッド部４２１、端子部４２２および連結部４２３を含んでいる。 The lead 42 is electrically connected to the source pad 211 of the semiconductor element 2 . As shown in FIG. 7, the lead 42 includes a pad portion 421, a terminal portion 422, and a connecting portion 423.

パッド部４２１は、図７に示すように、複数のワイヤ６２１が接合されている。パッド部４２１は、複数のワイヤ６２１を介して、半導体素子２のソースパッド２１１に導通する。パッド部４２１は、搭載部４１１よりもｚ１方向に位置する。パッド部４２１は、封止部材７に覆われている。 As shown in FIG. 7, the pad portion 421 has a plurality of wires 621 bonded to it. The pad portion 421 is electrically connected to the source pad 211 of the semiconductor element 2 via a plurality of wires 621. The pad portion 421 is located further in the z1 direction than the mounting portion 411. The pad portion 421 is covered with the sealing member 7.

端子部４２２は、封止部材７から露出する。端子部４２２は、半導体装置Ａ１における外部端子であり、半導体素子２のソースパッド２１１に導通するソース端子である。端子部４２２は、棒状であり、ｙ方向に延びている。端子部４２２は、図７に示すように、端子部４１２とｘ方向に並んでおり、端子部４１２よりもｘ２方向に位置する。 The terminal portion 422 is exposed from the sealing member 7. The terminal portion 422 is an external terminal in the semiconductor device A1, and is a source terminal electrically connected to the source pad 211 of the semiconductor element 2. The terminal portion 422 is rod-shaped and extends in the y direction. As shown in FIG. 7, the terminal portion 422 is aligned with the terminal portion 412 in the x direction, and is located further in the x2 direction than the terminal portion 412.

連結部４２３は、パッド部４２１と端子部４２２とに繋がる。連結部４２３は、封止部材７に覆われている。連結部４２３は、屈曲していない。 The connecting portion 423 connects the pad portion 421 and the terminal portion 422. The connecting portion 423 is covered with the sealing member 7. The connecting portion 423 is not bent.

パッド部４２１、端子部４２２および連結部４２３は、ｚ方向において同じ位置にあり、ｙ方向に見て重なる。 The pad portion 421, the terminal portion 422, and the connecting portion 423 are located at the same position in the z direction and overlap when viewed in the y direction.

リード４３は、半導体素子２のゲートパッド２１２に導通する。リード４３は、図７に示すように、パッド部４３１、端子部４３２および連結部４３３を含んでいる。 The lead 43 is electrically connected to the gate pad 212 of the semiconductor element 2 . As shown in FIG. 7, the lead 43 includes a pad portion 431, a terminal portion 432, and a connecting portion 433.

パッド部４３１は、図７に示すように、ワイヤ６２２が接合されている。パッド部４３１は、ワイヤ６２２を介して、半導体素子２のゲートパッド２１２に導通する。パッド部４３１は、搭載部４１１よりもｚ１方向に位置する。パッド部４３１は、封止部材７に覆われている。 As shown in FIG. 7, the pad portion 431 is connected to a wire 622. The pad portion 431 is electrically connected to the gate pad 212 of the semiconductor element 2 via the wire 622. The pad portion 431 is located further in the z1 direction than the mounting portion 411. The pad portion 431 is covered with the sealing member 7.

端子部４３２は、封止部材７から露出する。端子部４３２は、半導体装置Ａ１における外部端子であり、半導体素子２のゲートパッド２１２に導通するゲート端子である。端子部４３２は、棒状であり、ｙ方向に延びている。端子部４３２は、図７に示すように、端子部４１２とｘ方向に並んでおり、端子部４１２よりもｘ１方向に位置する。端子部４２２と端子部４３２とは、ｘ方向において、端子部４１２を挟んで反対側に位置する。 The terminal portion 432 is exposed from the sealing member 7. The terminal portion 432 is an external terminal in the semiconductor device A1, and is a gate terminal electrically connected to the gate pad 212 of the semiconductor element 2. The terminal portion 432 is rod-shaped and extends in the y direction. As shown in FIG. 7, the terminal portion 432 is aligned with the terminal portion 412 in the x direction, and is located further in the x1 direction than the terminal portion 412. The terminal portion 422 and the terminal portion 432 are located on opposite sides with the terminal portion 412 in between in the x direction.

連結部４３３は、パッド部４３１と端子部４３２とに繋がる。連結部４３３は、封止部材７に覆われている。連結部４３３は、屈曲していない。 The connecting portion 433 connects the pad portion 431 and the terminal portion 432. The connecting portion 433 is covered with the sealing member 7. The connecting portion 433 is not bent.

リードフレーム４において、複数の端子部４１２，４２２，４３２は、ｘ方向において平行に並んでおり、かつ、ｘ方向に見て互いに重なる。リードフレーム４において、封止部材７に覆われた部分の全面あるいは一部にＮｉめっきが施されていてもよい。たとえば、搭載部４１１、パッド部４２１およびパッド部４３１の各表面（あるいは各ｚ１方向を向く面）にＮｉめっきが施されていてもよい。また、封止部材７から露出する部分に、はんだめっきが施されていてもよい。 In the lead frame 4, the plurality of terminal parts 412, 422, 432 are arranged in parallel in the x direction and overlap each other when viewed in the x direction. In the lead frame 4, Ni plating may be applied to the entire surface or a portion of the portion covered by the sealing member 7. For example, each surface (or each surface facing the z1 direction) of the mounting portion 411, the pad portion 421, and the pad portion 431 may be plated with Ni. Further, the portion exposed from the sealing member 7 may be plated with solder.

半導体装置Ａ１においては、平面視において、リード３１とリード４１とが重なり、リード３２とリード４２とが重なり、リード３３とリード４３とが重なる。つまり、平面視において、リードフレーム３とリードフレーム４とが重なる。 In the semiconductor device A1, in plan view, the leads 31 and 41 overlap, the leads 32 and 42 overlap, and the leads 33 and 43 overlap. That is, lead frame 3 and lead frame 4 overlap in plan view.

導通部材５は、リードフレーム３とリードフレーム４とに挟まれている。導通部材５は、ｚ１方向の表面が、リード３１の搭載部３１１（主面３１１ａ）に接し、ｚ２方向の表面が、リード４１の搭載部４１１（主面４１１ａ）に接する。導通部材５の構成材料は、たとえば銅あるいは銅合金である。この構成材料は、銅あるいは銅合金に限定されないが、熱伝導性に優れた素材であることが好ましい。導通部材５は、封止部材７に覆われている。導通部材５は、各リードフレーム３，４にそれぞれ固着されている。この固着は、圧着であってもよいし、接合材を用いた接合であってもよい。 The conductive member 5 is sandwiched between the lead frame 3 and the lead frame 4. The surface of the conductive member 5 in the z1 direction is in contact with the mounting portion 311 (main surface 311a) of the lead 31, and the surface in the z2 direction is in contact with the mounting portion 411 (main surface 411a) of the lead 41. The constituent material of the conductive member 5 is, for example, copper or a copper alloy. This constituent material is not limited to copper or copper alloy, but is preferably a material with excellent thermal conductivity. The conductive member 5 is covered with a sealing member 7. The conductive member 5 is fixed to each lead frame 3, 4, respectively. This fixation may be by pressure bonding or by bonding using a bonding material.

半導体装置Ａ１において、リード３１（リードフレーム３）とリード４１（リードフレーム４）とは、導通部材５を介して、導通する。これにより、封止部材７の内部において、リード３１とリード４１とが導通する。リード３１は、半導体素子１のドレインに導通しており、リード４１は、半導体素子２のドレインに導通している。よって、封止部材７の内部において、半導体素子１のドレインと半導体素子２のドレインとが導通している。 In the semiconductor device A1, the lead 31 (lead frame 3) and the lead 41 (lead frame 4) are electrically connected via the conductive member 5. As a result, the leads 31 and 41 are electrically connected inside the sealing member 7 . The lead 31 is electrically connected to the drain of the semiconductor element 1, and the lead 41 is electrically connected to the drain of the semiconductor element 2. Therefore, inside the sealing member 7, the drain of the semiconductor element 1 and the drain of the semiconductor element 2 are electrically connected.

複数のワイヤ６１１，６１２，６２１，６２２はそれぞれ、離間した２つの部材間を導通させる。複数のワイヤ６１１，６１２，６２１，６２２は、たとえば同一の金属からなる。複数のワイヤ６１１，６１２，６２１，６２２の各構成材料は、たとえば、アルミニウムあるいはアルミニウム合金である。この構成材料は、アルミニウムあるいはアルミニウム合金に限定されず、銅あるいは銅合金、または、金あるいは金合金などであってもよい。半導体装置Ａ１において、各ワイヤ６１１，６１２，６２１，６２２の代わりに、ボンディングリボンや板状導通部材（ストラップ部材）などを用いてもよい。 Each of the plurality of wires 611, 612, 621, and 622 provides electrical continuity between two separated members. The plurality of wires 611, 612, 621, 622 are made of the same metal, for example. The constituent material of each of the plurality of wires 611, 612, 621, and 622 is, for example, aluminum or an aluminum alloy. This constituent material is not limited to aluminum or aluminum alloy, but may also be copper or copper alloy, gold or gold alloy, or the like. In the semiconductor device A1, a bonding ribbon, a plate-shaped conductive member (strap member), or the like may be used instead of each wire 611, 612, 621, 622.

複数のワイヤ６１１，６１２は、半導体素子１とリードフレーム３とに接合され、これらを導通させる。複数のワイヤ６１１はそれぞれ、ソースパッド１１１とパッド部３２１とに接合され、これらを導通させる。ワイヤ６１２は、ゲートパッド１１２とパッド部３３１とに接合され、これらを導通させる。図５に示す例示においては、ソースパッド１１１とパッド部３２１とは、２つのワイヤ６１１で接続されており、各ワイヤ６１１は、ワイヤ６１２よりも太い。ワイヤ６１１の数および太さは、これに限定されず、ソースパッド１１１とパッド部３２１との間に流れる電流の大きさに応じて、適宜変更されうる。 The plurality of wires 611 and 612 are joined to the semiconductor element 1 and the lead frame 3, making them conductive. Each of the plurality of wires 611 is connected to the source pad 111 and the pad portion 321, making them conductive. The wire 612 is connected to the gate pad 112 and the pad portion 331, making them conductive. In the example shown in FIG. 5, the source pad 111 and the pad portion 321 are connected by two wires 611, and each wire 611 is thicker than the wire 612. The number and thickness of the wires 611 are not limited to these, and can be changed as appropriate depending on the magnitude of the current flowing between the source pad 111 and the pad section 321.

複数のワイヤ６２１，６２２は、半導体素子２とリードフレーム４とに接合され、これらを導通させる。複数のワイヤ６２１はそれぞれ、ソースパッド２１１とパッド部４２１とに接合され、これらを導通させる。ワイヤ６２２は、ゲートパッド２１２とパッド部４３１とに接合され、これらを導通させる。図７に示す例示においては、ソースパッド２１１とパッド部４２１とは、２つのワイヤ６２１で接続されており、各ワイヤ６２１は、ワイヤ６２２よりも太い。ワイヤ６２１の数および太さは、ソースパッド２１１とパッド部４２１との間に流れる電流の大きさに応じて、適宜変更されうる。 The plurality of wires 621 and 622 are bonded to the semiconductor element 2 and the lead frame 4 to electrically connect them. Each of the plurality of wires 621 is connected to the source pad 211 and the pad portion 421, making them conductive. The wire 622 is connected to the gate pad 212 and the pad portion 431, making them conductive. In the example shown in FIG. 7, the source pad 211 and the pad portion 421 are connected by two wires 621, and each wire 621 is thicker than the wire 622. The number and thickness of the wires 621 may be changed as appropriate depending on the magnitude of the current flowing between the source pad 211 and the pad section 421.

封止部材７は、２つの半導体素子１，２、２つのリードフレーム３，４のそれぞれ一部ずつ、導通部材５、および、複数のワイヤ６１１，６１２，６２１，６２２を覆っている。封止部材７は、電気絶縁性を有する熱硬化性の合成樹脂からなる。封止部材７の構成材料は、たとえばエポキシ樹脂である。封止部材７は、図４～図１０に示すように、樹脂主面７１、樹脂裏面７２および複数の樹脂側面７３１～７３４を有する。 The sealing member 7 covers parts of the two semiconductor elements 1 and 2, the two lead frames 3 and 4, the conductive member 5, and the plurality of wires 611, 612, 621, and 622. The sealing member 7 is made of thermosetting synthetic resin having electrical insulation properties. The constituent material of the sealing member 7 is, for example, epoxy resin. As shown in FIGS. 4 to 10, the sealing member 7 has a resin main surface 71, a resin back surface 72, and a plurality of resin side surfaces 731 to 734.

樹脂主面７１および樹脂裏面７２は、図８～図１０に示すように、ｚ方向において、互いに離間する。樹脂主面７１は、封止部材７の上面である。樹脂裏面７２は、封止部材７の下面である。樹脂主面７１および樹脂裏面７２はそれぞれ、平坦である。図８～図１０に示すように、樹脂主面７１から、裏面４１１ｂ（リードフレーム４のリード４１の搭載部４１１）が露出している。樹脂主面７１と裏面４１１ｂとは、略面一である。図８～図１０に示すように、樹脂裏面７２から、裏面３１１ｂ（リードフレーム３のリード３１の搭載部３１１）が露出している。樹脂裏面７２と裏面３１１ｂとは、略面一である。 The resin main surface 71 and the resin back surface 72 are spaced apart from each other in the z direction, as shown in FIGS. 8 to 10. The main resin surface 71 is the upper surface of the sealing member 7 . The resin back surface 72 is the lower surface of the sealing member 7. The main resin surface 71 and the resin back surface 72 are each flat. As shown in FIGS. 8 to 10, the back surface 411b (mounting portion 411 of the lead 41 of the lead frame 4) is exposed from the main resin surface 71. The main resin surface 71 and the back surface 411b are substantially flush with each other. As shown in FIGS. 8 to 10, the back surface 311b (the mounting portion 311 of the lead 31 of the lead frame 3) is exposed from the resin back surface 72. The resin back surface 72 and the back surface 311b are substantially flush with each other.

複数の樹脂側面７３１～７３４はそれぞれ、樹脂主面７１および樹脂裏面７２の両方に繋がっており、ｚ方向においてこれらに挟まれている。各樹脂側面７３１～７３４は、樹脂裏面７２から起立している。樹脂側面７３１および樹脂側面７３２は、ｘ方向において、互いに離間している。樹脂側面７３１は、ｘ１方向を向き、樹脂側面７３２は、ｘ２方向を向く。樹脂側面７３３および樹脂側面７３４は、ｙ方向において、互いに離間している。樹脂側面７３３は、ｙ１方向を向き、樹脂側面７３４は、ｙ２方向を向く。リードフレーム３の複数のリード３１～３３およびリードフレーム４の複数のリード４１～４３はそれぞれ、樹脂側面７３３から突き出ている。各樹脂側面７３１～７３４は、平坦であってもよいし、適宜傾斜していてもよい。 Each of the plurality of resin side surfaces 731 to 734 is connected to both the resin main surface 71 and the resin back surface 72, and is sandwiched between them in the z direction. Each resin side surface 731 to 734 stands up from the resin back surface 72. The resin side surface 731 and the resin side surface 732 are spaced apart from each other in the x direction. The resin side surface 731 faces in the x1 direction, and the resin side surface 732 faces in the x2 direction. The resin side surface 733 and the resin side surface 734 are spaced apart from each other in the y direction. The resin side surface 733 faces in the y1 direction, and the resin side surface 734 faces in the y2 direction. The plurality of leads 31 to 33 of the lead frame 3 and the plurality of leads 41 to 43 of the lead frame 4 each protrude from the resin side surface 733. Each resin side surface 731 to 734 may be flat or may be sloped as appropriate.

半導体装置Ａ１には、図１～図８および図１０に示すように、貫通孔８１が形成されている。貫通孔８１は、半導体装置Ａ１をｚ方向に貫通する。貫通孔８１は、搭載部３１１、導通部材５、および、搭載部４１１に跨っている。貫通孔８１は、たとえば、平面視において円形状であるが、平面視形状は円形に限定されない。 As shown in FIGS. 1 to 8 and 10, a through hole 81 is formed in the semiconductor device A1. The through hole 81 penetrates the semiconductor device A1 in the z direction. The through hole 81 extends over the mounting portion 311 , the conductive member 5 , and the mounting portion 411 . The through hole 81 has, for example, a circular shape in a plan view, but the shape in a plan view is not limited to a circle.

貫通孔８１には、図１、図４～図８および図１０に示すように、封止部材７の一部（以下「嵌合部７４」という。）が形成されている。嵌合部７４は、たとえば円筒状である。嵌合部７４は、ｚ方向に貫通する挿通孔がある。この挿通孔には、回路基板あるいは放熱部材などに半導体装置Ａ１を固定するためのボルトが挿通されうる。嵌合部７４は、たとえば各リードフレーム３，４と上記ボルトとを電気的に絶縁させる。嵌合部７４は、封止部材７の他の部分と離間している。なお、嵌合部７４は形成されていなくてもよい。 As shown in FIGS. 1, 4 to 8, and 10, a part of the sealing member 7 (hereinafter referred to as "fitting part 74") is formed in the through hole 81. The fitting portion 74 has a cylindrical shape, for example. The fitting part 74 has an insertion hole that penetrates in the z direction. A bolt for fixing the semiconductor device A1 to a circuit board, a heat dissipating member, or the like can be inserted into this insertion hole. The fitting portion 74 electrically insulates, for example, each lead frame 3, 4 and the bolt. The fitting part 74 is spaced apart from other parts of the sealing member 7. Note that the fitting portion 74 may not be formed.

半導体装置Ａ１には、図１～図８および図１０に示すように、複数の切り欠き８２が形成されている。各切り欠き８２は、ｚ方向に繋がっている。各切り欠き８２は、搭載部３１１、導通部材５および搭載部４１１に跨っている。 As shown in FIGS. 1 to 8 and 10, a plurality of cutouts 82 are formed in the semiconductor device A1. Each cutout 82 is connected in the z direction. Each cutout 82 extends over the mounting portion 311, the conductive member 5, and the mounting portion 411.

以上のように構成された半導体装置Ａ１は、たとえば以下の製造方法によって、製造されうる。 The semiconductor device A1 configured as described above can be manufactured, for example, by the following manufacturing method.

まず、２つの半導体素子１，２、リードフレーム３，４を準備する。そして、リードフレーム３の搭載部３１１に、接合材１９を介して、半導体素子１を接合する。また、リードフレーム４の搭載部４１１に、接合材２９を介して、半導体素子２を接合する。各半導体素子１，２の接合には、周知のダイボンダが用いられる。 First, two semiconductor elements 1 and 2 and lead frames 3 and 4 are prepared. Then, the semiconductor element 1 is bonded to the mounting portion 311 of the lead frame 3 via the bonding material 19. Further, the semiconductor element 2 is bonded to the mounting portion 411 of the lead frame 4 via the bonding material 29 . A well-known die bonder is used to bond each semiconductor element 1 and 2 together.

次いで、半導体素子１とリードフレーム３とを複数のワイヤ６１１，６１２で接続する。具体的には、各ワイヤ６１１を、半導体素子１のソースパッド１１１（主面電極１１）と、リード３２のパッド部３２１（リードフレーム３）とにそれぞれワイヤボンディングする。また、ワイヤ６１２を、半導体素子１のゲートパッド１１２（主面電極１１）とリード３３のパッド部３３１（リードフレーム３）とにそれぞれワイヤボンディングする。さらに、半導体素子２とリードフレーム４とを複数のワイヤ６２１，６２２で接続する。具体的には、各ワイヤ６２１を、半導体素子２のソースパッド２１１（主面電極２１）と、リード４２のパッド部４２１（リードフレーム４）とにそれぞれワイヤボンディングする。また、ワイヤ６２２を、半導体素子２のゲートパッド２１２（主面電極２１）とリード４３のパッド部４３１（リードフレーム４）とにそれぞれワイヤボンディングする。各ワイヤボンディングには、周知のワイヤボンダが用いられる。 Next, the semiconductor element 1 and the lead frame 3 are connected with a plurality of wires 611 and 612. Specifically, each wire 611 is wire-bonded to the source pad 111 (principal surface electrode 11) of the semiconductor element 1 and the pad portion 321 (lead frame 3) of the lead 32, respectively. Further, the wire 612 is wire-bonded to the gate pad 112 (principal surface electrode 11) of the semiconductor element 1 and the pad portion 331 (lead frame 3) of the lead 33, respectively. Further, the semiconductor element 2 and the lead frame 4 are connected with a plurality of wires 621 and 622. Specifically, each wire 621 is wire-bonded to the source pad 211 (main surface electrode 21) of the semiconductor element 2 and the pad portion 421 (lead frame 4) of the lead 42, respectively. Further, the wire 622 is wire-bonded to the gate pad 212 (principal surface electrode 21) of the semiconductor element 2 and the pad portion 431 (lead frame 4) of the lead 43, respectively. A well-known wire bonder is used for each wire bonding.

次いで、半導体素子１が搭載されたリードフレーム３と、半導体素子２が搭載されたリードフレーム４とで、導通部材５を挟み込む。具体的には、導通部材５を、主面３１１ａと主面４１１ａとが対面した状態で、搭載部３１１と搭載部４１１との間に挟み込む。このとき、導通部材５を、リードフレーム３とリードフレーム４とに固着させる。導通部材５の各リードフレーム３，４への固着は、圧着であってもよいし、接合材を用いた接合であってもよい。導通部材５を各リードフレーム３，４に固着させる際、各リードフレーム３，４および導通部材５に形成された切り欠き８２を、固定具で挟持することで、位置ズレを抑制できる。 Next, the conductive member 5 is sandwiched between the lead frame 3 on which the semiconductor element 1 is mounted and the lead frame 4 on which the semiconductor element 2 is mounted. Specifically, the conductive member 5 is sandwiched between the mounting portion 311 and the mounting portion 411 with the main surface 311a and the main surface 411a facing each other. At this time, the conductive member 5 is fixed to the lead frame 3 and the lead frame 4. The conductive member 5 may be fixed to each lead frame 3, 4 by pressure bonding or by bonding using a bonding material. When fixing the conductive member 5 to each lead frame 3, 4, positional displacement can be suppressed by holding the notch 82 formed in each lead frame 3, 4 and the conductive member 5 with a fixture.

次いで、２つの半導体素子１，２、２つのリードフレーム３，４の一部ずつ、導通部材５、および、複数のワイヤ６１１，６１２，６２１，６２２を覆う封止部材７を形成する。封止部材７の形成は、周知のトランスファモールド成形による。 Next, a sealing member 7 is formed to cover parts of the two semiconductor elements 1 and 2, the two lead frames 3 and 4, the conductive member 5, and the plurality of wires 611, 612, 621, 622. The sealing member 7 is formed by well-known transfer molding.

以上の工程を経ることで、半導体装置Ａ１が製造される。上記した製造方法は、一例であって、これに限定されない。 Through the above steps, the semiconductor device A1 is manufactured. The manufacturing method described above is an example and is not limited thereto.

半導体装置Ａ１の作用・効果は、次の通りである。 The functions and effects of the semiconductor device A1 are as follows.

半導体装置Ａ１は、２つの半導体素子１，２と、２つのリードフレーム３，４と、封止部材７とを備えている。各半導体素子１，２は、封止部材７に覆われている。リードフレーム３は、半導体素子１が搭載されている。リードフレーム３は、封止部材７の内部で半導体素子１に導通し、かつ、一部が封止部材７から露出する。リードフレーム４は、半導体素子２が搭載されている。リードフレーム４は、封止部材７の内部で半導体素子２に導通し、一部が封止部材７から露出する。この構成によると、２つの半導体素子１，２を、電気的に並列接続させて動作させることが可能となる。この場合、各半導体素子１，２に流れる電流量が低減されるため、寄生抵抗成分による導通損失を低減できる。具体的には、各半導体素子１，２（寄生抵抗成分が同じとする）が並列に接続された場合、各半導体素子１，２に流れる電流は、半導体装置Ａ１に流す電流のおよそ半分となる。このとき、各半導体素子１，２における寄生抵抗成分による導通損失は、（電流値×１／２）2×寄生抵抗成分の値となる。よって、半導体装置Ａ１における導通損失は、１／２×電流値2×寄生抵抗成分の値となる。つまり、従来の半導体装置Ａ１の導通損失のおよそ半分となる。したがって、半導体装置Ａ１は、導通損失を低減させることが可能となる。 The semiconductor device A1 includes two semiconductor elements 1 and 2, two lead frames 3 and 4, and a sealing member 7. Each semiconductor element 1, 2 is covered with a sealing member 7. The lead frame 3 has the semiconductor element 1 mounted thereon. The lead frame 3 is electrically connected to the semiconductor element 1 inside the sealing member 7 , and a portion thereof is exposed from the sealing member 7 . The lead frame 4 has the semiconductor element 2 mounted thereon. The lead frame 4 is electrically connected to the semiconductor element 2 inside the sealing member 7 , and a portion thereof is exposed from the sealing member 7 . According to this configuration, it is possible to operate the two semiconductor elements 1 and 2 by electrically connecting them in parallel. In this case, since the amount of current flowing through each semiconductor element 1, 2 is reduced, conduction loss due to parasitic resistance components can be reduced. Specifically, when the semiconductor elements 1 and 2 (assuming that the parasitic resistance components are the same) are connected in parallel, the current flowing through each semiconductor element 1 and 2 is approximately half of the current flowing through the semiconductor device A1. . At this time, the conduction loss due to the parasitic resistance component in each of the semiconductor elements 1 and 2 is (current value x 1/2) 2 x the value of the parasitic resistance component. Therefore, the conduction loss in the semiconductor device A1 is 1/2×current value 2 ×parasitic resistance component. In other words, the conduction loss is approximately half of the conduction loss of the conventional semiconductor device A1. Therefore, the semiconductor device A1 can reduce conduction loss.

半導体装置Ａ１では、２つの半導体素子１，２がｚ方向離間しており、平面視において、重なっている。この構成によると、２つの半導体素子１，２をｚ方向に直交する平面（ｘ－ｙ平面）上に配置する場合よりも、半導体装置Ａ１の平面視サイズを小さくできる。 In the semiconductor device A1, two semiconductor elements 1 and 2 are spaced apart in the z direction and overlap in plan view. According to this configuration, the size of the semiconductor device A1 in plan view can be made smaller than when the two semiconductor elements 1 and 2 are arranged on a plane (xy plane) perpendicular to the z direction.

半導体装置Ａ１は、導通部材５を備えている。この構成によると、導通部材５によって、２つのリードフレーム３，４が固定される。したがって、半導体装置Ａ１の製造時において、リードフレーム３，４との位置ずれが抑制される。 The semiconductor device A1 includes a conductive member 5. According to this configuration, the two lead frames 3 and 4 are fixed by the conductive member 5. Therefore, during manufacturing of the semiconductor device A1, misalignment with the lead frames 3 and 4 is suppressed.

半導体装置Ａ１では、リードフレーム３は、半導体素子１が搭載された搭載部３１１を含んでいる。搭載部３１１は、封止部材７から露出する裏面３１１ｂを有する。この構成によると、半導体素子１の通電時に発生する熱を、裏面３１１ｂから放熱することができる。また、リードフレーム４は、半導体素子２が搭載された搭載部４１１を含んでいる。搭載部４１１は、封止部材７から露出する裏面４１１ｂを有する。この構成によると、半導体素子２の通電時に発生する熱を、裏面４１１ｂから放熱することができる。したがって、半導体装置Ａ１は、各半導体素子１，２からの熱を効率的に放熱することができる。 In the semiconductor device A1, the lead frame 3 includes a mounting portion 311 on which the semiconductor element 1 is mounted. The mounting portion 311 has a back surface 311b exposed from the sealing member 7. According to this configuration, heat generated when the semiconductor element 1 is energized can be radiated from the back surface 311b. Further, the lead frame 4 includes a mounting portion 411 on which the semiconductor element 2 is mounted. The mounting portion 411 has a back surface 411b exposed from the sealing member 7. According to this configuration, heat generated when the semiconductor element 2 is energized can be radiated from the back surface 411b. Therefore, the semiconductor device A1 can efficiently radiate heat from each of the semiconductor elements 1 and 2.

半導体装置Ａ１では、搭載部３１１と搭載部４１１とに挟まれた導通部材５を備えている。この構成によると、半導体素子１の通電時に発生する熱が、搭載部３１１および導通部材５を介して、搭載部４１１に伝達される。搭載部４１１は、封止部材７から露出する裏面４１１ｂを有するため、搭載部４１１に伝達された熱は、裏面４１１ｂから放熱される。したがって、半導体素子１から発生し、搭載部３１１に伝達された熱は、裏面３１１ｂから放熱されるとともに、導通部材５を介して、搭載部４１１の裏面４１１ｂから放熱される。また、半導体素子２の通電時に発生する熱が、搭載部４１１および導通部材５を介して、搭載部３１１に伝達される。搭載部３１１は、封止部材７から露出する裏面３１１ｂを有するため、搭載部３１１に伝達された熱は、裏面３１１ｂから放熱される。したがって、半導体素子２から発生し、搭載部４１１に伝達された熱は、裏面４１１ｂから放熱されるとともに、導通部材５を介して、搭載部３１１の裏面３１１ｂから放熱される。よって、半導体装置Ａ１は、各半導体素子１，２からの熱をより効率的に放熱することができる。 The semiconductor device A1 includes a conductive member 5 sandwiched between a mounting portion 311 and a mounting portion 411. According to this configuration, heat generated when the semiconductor element 1 is energized is transmitted to the mounting portion 411 via the mounting portion 311 and the conductive member 5. Since the mounting section 411 has a back surface 411b exposed from the sealing member 7, the heat transferred to the mounting section 411 is radiated from the back surface 411b. Therefore, the heat generated from the semiconductor element 1 and transferred to the mounting section 311 is radiated from the back surface 311b, and is also radiated from the back surface 411b of the mounting section 411 via the conductive member 5. Further, heat generated when the semiconductor element 2 is energized is transmitted to the mounting portion 311 via the mounting portion 411 and the conductive member 5. Since the mounting section 311 has a back surface 311b exposed from the sealing member 7, the heat transferred to the mounting section 311 is radiated from the back surface 311b. Therefore, the heat generated from the semiconductor element 2 and transferred to the mounting section 411 is radiated from the back surface 411b, and is also radiated from the back surface 311b of the mounting section 311 via the conductive member 5. Therefore, the semiconductor device A1 can more efficiently radiate heat from each of the semiconductor elements 1 and 2.

半導体装置Ａ１では、リードフレーム３とリードフレーム４とが、略同じ形状であり、ｚ方向に対称的な姿勢で配置されている。また、半導体素子１と半導体素子２とが、平面視において、重なる。この構成によると、半導体素子１からの熱を放熱する経路と、半導体素子２からの熱を放熱する経路との距離差を小さくできる。これにより、半導体素子１からの熱と、半導体素子２からの熱とを、略均等に放熱することができるので、半導体素子１のジャンクション温度と半導体素子２のジャンクション温度とを差を小さくできる。ジャンクション温度は、２つの半導体素子１，２の電気特性に違いを生じさせるため、ジャンクション温度の差が大きいと、２つの半導体素子１，２の電気特性の違いが大きくなる。この結果、２つの半導体素子１，２のいずれかに負荷が集中する可能性がある。この負荷の集中は、半導体素子１，２の故障を招く。半導体装置Ａ１では、上述のとおり、ジャンクション温度の差を小さくできるので、２つの半導体素子１，２の電気特性の差を抑制し、上記負荷の集中を抑制できる。 In the semiconductor device A1, the lead frame 3 and the lead frame 4 have substantially the same shape and are arranged symmetrically in the z direction. Moreover, the semiconductor element 1 and the semiconductor element 2 overlap in plan view. According to this configuration, the difference in distance between the path for radiating heat from the semiconductor element 1 and the path for radiating heat from the semiconductor element 2 can be reduced. Thereby, the heat from the semiconductor element 1 and the heat from the semiconductor element 2 can be radiated substantially equally, so that the difference between the junction temperature of the semiconductor element 1 and the junction temperature of the semiconductor element 2 can be reduced. Since the junction temperature causes a difference in the electrical characteristics of the two semiconductor elements 1 and 2, when the difference in the junction temperature is large, the difference in the electrical characteristics of the two semiconductor elements 1 and 2 becomes large. As a result, there is a possibility that the load will be concentrated on either of the two semiconductor elements 1 and 2. This concentration of load causes failure of the semiconductor elements 1 and 2. In the semiconductor device A1, as described above, since the difference in junction temperature can be reduced, the difference in electrical characteristics between the two semiconductor elements 1 and 2 can be suppressed, and the concentration of the load can be suppressed.

半導体装置Ａ１では、各端子部３１２，３２２，３３２，４１２，４２２，４３２は、封止部材７の樹脂側面７３３から突き出ている。また、平面視において、端子部３１２と端子部４１２とが重なり、端子部３２２と端子部４２２とが重なり、かつ、端子部３３２と端子部４３２とが重なっている。この構成によると、半導体装置Ａ１を外部の回路基板などに実装する際、２つの端子部３１２，４１２を同じ配線に接続し、２つの端子部３２２，４２２を同じ配線に接続し、かつ、２つの端子部３３２，４３２を同じ配線に接続することが容易となる。つまり、半導体装置Ａ１は、２つの半導体素子１，２を並列動作させることが容易となる。 In the semiconductor device A1, each terminal portion 312, 322, 332, 412, 422, 432 protrudes from the resin side surface 733 of the sealing member 7. Furthermore, in plan view, the terminal portions 312 and 412 overlap, the terminal portions 322 and 422 overlap, and the terminal portions 332 and 432 overlap. According to this configuration, when mounting the semiconductor device A1 on an external circuit board or the like, the two terminal parts 312 and 412 are connected to the same wiring, the two terminal parts 322 and 422 are connected to the same wiring, and the two terminal parts 312 and 412 are connected to the same wiring, and It becomes easy to connect the two terminal parts 332 and 432 to the same wiring. In other words, in the semiconductor device A1, it is easy to operate the two semiconductor elements 1 and 2 in parallel.

第１実施形態では、搭載部３１１の裏面３１１ｂおよび搭載部４１１の裏面４１１ｂがそれぞれ、封止部材７から露出している場合を示したが、これに限定されない。これらのいずれか一方あるいは両方が封止部材７に覆われていてもよい。ただし、上記の通り、各裏面３１１ｂ，４１１ｂを封止部材７から露出させることで、各半導体素子１，２からの熱を効率的に放熱できるので、各裏面３１１ｂ，４１１ｂが封止部材７から露出していることが好ましい。 In the first embodiment, the back surface 311b of the mounting section 311 and the back surface 411b of the mounting section 411 are each exposed from the sealing member 7, but the present invention is not limited to this. Either or both of these may be covered with the sealing member 7. However, as described above, by exposing each back surface 311b, 411b from sealing member 7, the heat from each semiconductor element 1, 2 can be efficiently dissipated. Preferably exposed.

＜第２実施形態＞
図１１および図１２は、第２実施形態にかかる半導体装置Ｂ１を示している。図１１は、半導体装置Ｂ１を示す斜視図である。図１２は、半導体装置Ｂ１を示す断面図であって、図８に示す断面に対応する。 <Second embodiment>
11 and 12 show a semiconductor device B1 according to the second embodiment. FIG. 11 is a perspective view showing the semiconductor device B1. FIG. 12 is a cross-sectional view of the semiconductor device B1, and corresponds to the cross-section shown in FIG.

半導体装置Ｂ１では、図１１および図１２に示すように、半導体装置Ａ１と異なり、端子部３１２と端子部４１２とが接触している。つまり、封止部材７の外部において、半導体素子１のドレインと半導体素子２のドレインとが電気的に接続されている。また、端子部３３２と端子部４２２とが接触している。つまり、封止部材７の外部において、半導体素子１のソースと半導体素子２のソースとが電気的に接続されている。さらに、端子部３３２と端子部４３２とが接触している。つまり、封止部材７の外部において、半導体素子１のゲートと半導体素子２のゲートとが電気的に接続されている。これらの接触した部分はそれぞれ、単に接しているだけであってもよし、圧着や接合材による接合によって、固着されていてもよい。 In the semiconductor device B1, as shown in FIGS. 11 and 12, unlike the semiconductor device A1, the terminal portion 312 and the terminal portion 412 are in contact with each other. That is, outside the sealing member 7, the drain of the semiconductor element 1 and the drain of the semiconductor element 2 are electrically connected. Further, the terminal portion 332 and the terminal portion 422 are in contact with each other. That is, outside the sealing member 7, the source of the semiconductor element 1 and the source of the semiconductor element 2 are electrically connected. Further, the terminal portion 332 and the terminal portion 432 are in contact with each other. That is, outside the sealing member 7, the gate of the semiconductor element 1 and the gate of the semiconductor element 2 are electrically connected. These contacting parts may be simply in contact with each other, or may be fixed by pressure bonding or bonding with a bonding material.

図１１および図１２に示すように、半導体装置Ｂ１では、端子部３１２がｚ２方向側に屈曲し、端子部４１２がｚ１方向側に屈曲することで、端子部３１２と端子部４１２とが接触している。同様に、端子部３２２がｚ２方向側に屈曲し、端子部４２２がｚ１方向側に屈曲することで、端子部３２２と端子部４２２とが接触している。また、端子部３３２がｚ２方向側に屈曲し、端子部４３２がｚ１方向側に屈曲することで、端子部３３２と端子部４３２とが接触している。端子部３１２と端子部４１２とが接触した部分、端子部３２２と端子部４２２とが接触した部分、および、端子部３３２と端子部４３２とが接触した部分はそれぞれ、ｙ方向に延びている。各端子部３１２，３２２，３３２，４１２，４２２，４３２の屈曲は、封止部材７の形成後であってもよいし、封止部材７の形成前であってもよい。 As shown in FIGS. 11 and 12, in the semiconductor device B1, the terminal portion 312 is bent in the z2 direction, and the terminal portion 412 is bent in the z1 direction, so that the terminal portion 312 and the terminal portion 412 are brought into contact with each other. ing. Similarly, the terminal portion 322 and the terminal portion 422 are in contact with each other because the terminal portion 322 is bent in the z2 direction and the terminal portion 422 is bent in the z1 direction. Further, the terminal portion 332 and the terminal portion 432 are in contact with each other because the terminal portion 332 is bent in the z2 direction and the terminal portion 432 is bent in the z1 direction. A portion where the terminal portion 312 and the terminal portion 412 are in contact, a portion where the terminal portion 322 and the terminal portion 422 are in contact, and a portion where the terminal portion 332 and the terminal portion 432 are in contact each extend in the y direction. Each terminal portion 312, 322, 332, 412, 422, 432 may be bent after the sealing member 7 is formed, or may be bent before the sealing member 7 is formed.

その他の構成は、半導体装置Ａ１と同様である。 The other configurations are similar to the semiconductor device A1.

半導体装置Ｂ１においても、半導体装置Ａ１と同様に、各半導体素子１，２を並列接続させて動作できるので、導通損失を低減することが可能となる。 Similarly to the semiconductor device A1, the semiconductor device B1 can operate by connecting the semiconductor elements 1 and 2 in parallel, so that conduction loss can be reduced.

半導体装置Ｂ１では、端子部３１２と端子部４１２とが接触し、端子部３２２と端子部４２２とが接触し、端子部３３２と端子部４３２とが接触している。この構成によると、半導体装置Ｂ１において、半導体素子１と半導体素子２とを並列に接続することができる。 In the semiconductor device B1, the terminal portions 312 and 412 are in contact with each other, the terminal portions 322 and 422 are in contact with each other, and the terminal portions 332 and 432 are in contact with each other. According to this configuration, in the semiconductor device B1, the semiconductor element 1 and the semiconductor element 2 can be connected in parallel.

図１３は、第２実施形態の変形例にかかる半導体装置Ｂ２を示している。図１３は、半導体装置Ｂ２を示す断面図であって、図１２に示す断面に対応する。 FIG. 13 shows a semiconductor device B2 according to a modification of the second embodiment. FIG. 13 is a cross-sectional view showing the semiconductor device B2, and corresponds to the cross-section shown in FIG.

図１３に示すように、半導体装置Ｂ２は、半導体装置Ｂ１と異なり、連結部３１３と連結部４１３とのｚ方向への各屈曲によって、端子部３１２と端子部４１２とが接触している。半導体装置Ｂ２は、端子部３１２と端子部４１２とが屈曲することなく、端子部３１２と端子部４１２とが接触している。また、連結部３２３と連結部４２３とのｚ方向への各屈曲によって、端子部３２２と端子部４２２とが接触している。半導体装置Ｂ２は、端子部３２２と端子部４２２とが屈曲することなく、端子部３２２と端子部４２２とが接触している。さらに、連結部３３３と連結部４３３とのｚ方向への各屈曲によって、端子部３３２と端子部４３２とが接触している。半導体装置Ｂ２は、端子部３３２と端子部４３２とが屈曲することなく、端子部３３２と端子部４３２とが接触している。 As shown in FIG. 13, unlike the semiconductor device B1, in the semiconductor device B2, the terminal portions 312 and 412 are in contact with each other due to each bending of the connecting portions 313 and 413 in the z direction. In the semiconductor device B2, the terminal portions 312 and 412 are in contact with each other without being bent. Furthermore, the terminal portions 322 and 422 are in contact with each other due to each bend in the z direction of the connecting portions 323 and 423. In the semiconductor device B2, the terminal portions 322 and 422 are in contact with each other without being bent. Furthermore, the terminal portions 332 and 432 are in contact with each other due to the respective bends of the connecting portions 333 and 433 in the z direction. In the semiconductor device B2, the terminal portions 332 and 432 are in contact with each other without being bent.

その他の構成は、半導体装置Ｂ１と同様である。 Other configurations are similar to semiconductor device B1.

半導体装置Ｂ２は、半導体装置Ｂ１と同様の効果を奏することができる。また、半導体装置Ｂ２は、図１３に示すように、封止部材７から３つの端子が突き出た外観となる。 The semiconductor device B2 can have the same effects as the semiconductor device B1. Further, the semiconductor device B2 has an appearance in which three terminals protrude from the sealing member 7, as shown in FIG.

図１４は、第２実施形態の他の変形例にかかる半導体装置Ｂ３を示している。図１４は、半導体装置Ｂ３を示す断面図であって、図１２に示す断面に対応する。 FIG. 14 shows a semiconductor device B3 according to another modification of the second embodiment. FIG. 14 is a cross-sectional view showing the semiconductor device B3, and corresponds to the cross-section shown in FIG. 12.

半導体装置Ｂ３は、半導体装置Ｂ１と異なり、端子部３１２は屈曲しておらず、端子部４１２のｚ方向への屈曲によって、端子部３１２と端子部４１２とが接触している。つまり、半導体装置Ｂ３は、端子部３１２が屈曲せず、かつ、端子部４１２が屈曲することで、端子部３１２と端子部４１２とが接触している。また、端子部３２２は屈曲しておらず、端子部４２２のｚ方向への屈曲によって、端子部３２２と端子部４２２とが接触している。つまり、半導体装置Ｂ３は、端子部３２２が屈曲せず、かつ、端子部４２２が屈曲することで、端子部３２２と端子部４２２とが接触している。さらに、端子部３３２は屈曲しておらず、端子部４３２のｚ方向への屈曲によって、端子部３３２と端子部４３２とが接触している。つまり、半導体装置Ｂ３は、端子部３３２が屈曲せず、かつ、端子部４３２が屈曲することで、端子部３３２と端子部４３２とが接触している。 In the semiconductor device B3, unlike the semiconductor device B1, the terminal portion 312 is not bent, and the terminal portion 312 and the terminal portion 412 are in contact with each other due to the bending of the terminal portion 412 in the z direction. That is, in the semiconductor device B3, the terminal portion 312 and the terminal portion 412 are in contact with each other because the terminal portion 312 is not bent and the terminal portion 412 is bent. Further, the terminal portion 322 is not bent, and the terminal portion 322 and the terminal portion 422 are in contact with each other due to the bending of the terminal portion 422 in the z direction. That is, in the semiconductor device B3, the terminal portion 322 and the terminal portion 422 are in contact with each other because the terminal portion 322 is not bent and the terminal portion 422 is bent. Further, the terminal portion 332 is not bent, and the terminal portion 332 and the terminal portion 432 are in contact with each other due to the bending of the terminal portion 432 in the z direction. That is, in the semiconductor device B3, the terminal portion 332 and the terminal portion 432 are in contact with each other because the terminal portion 332 is not bent and the terminal portion 432 is bent.

その他の構成は、半導体装置Ｂ１と同様である。なお、半導体装置Ｂ３においては、各端子部３１２，３２２，３３２を屈曲させず、各端子部４１２，４２２，４３２を屈曲させたが、反対に、各端子部３１２，３２２，３３２を屈曲させ、各端子部４１２，４２２，４３２を屈曲させなくてもよい。 Other configurations are similar to semiconductor device B1. Note that in semiconductor device B3, each terminal portion 312, 322, 332 was not bent, and each terminal portion 412, 422, 432 was bent, but on the contrary, each terminal portion 312, 322, 332 was bent, It is not necessary to bend each terminal portion 412, 422, 432.

半導体装置Ｂ３は、半導体装置Ｂ１と同様の効果を奏することができる。 The semiconductor device B3 can have the same effects as the semiconductor device B1.

＜第３実施形態＞
図１５および図１６は、第３実施形態にかかる半導体装置Ｃ１を示している。図１５は、半導体装置Ｃ１を示す斜視図である。図１６は、半導体装置Ｃ１を示す断面図であって、図８に示す断面に対応する。 <Third embodiment>
15 and 16 show a semiconductor device C1 according to a third embodiment. FIG. 15 is a perspective view showing the semiconductor device C1. FIG. 16 is a cross-sectional view of the semiconductor device C1, and corresponds to the cross-section shown in FIG.

半導体装置Ｃ１は、半導体装置Ａ１と異なり、搭載部３１１の主面３１１ａおよび搭載部４１１の主面４１１ａがそれぞれ、ｚ２方向を向いている。つまり、主面３１１ａと、主面４１１ａとが同じ方向を向いている。これにより、半導体素子１の素子主面１ａと半導体素子２の素子主面２ａとが、同じ方向（ｚ２方向）を向いている。 The semiconductor device C1 is different from the semiconductor device A1 in that the main surface 311a of the mounting section 311 and the main surface 411a of the mounting section 411 each face the z2 direction. That is, the main surface 311a and the main surface 411a face the same direction. Thereby, the element main surface 1a of the semiconductor element 1 and the element main surface 2a of the semiconductor element 2 face the same direction (z2 direction).

半導体装置Ｃ１は、半導体装置Ａ１と異なり、搭載部４１１の裏面４１１ｂ（リード４１）が封止部材７で覆われている。つまり、半導体装置Ｃ１の裏面４１１ｂは、封止部材７で覆われた被覆面である。 In the semiconductor device C1, the back surface 411b (leads 41) of the mounting portion 411 is covered with the sealing member 7, unlike the semiconductor device A1. In other words, the back surface 411b of the semiconductor device C1 is a covered surface covered with the sealing member 7.

半導体装置Ｃ１では、導通部材５は、ｚ１方向側の表面が搭載部３１１の主面３１１ａに接し、ｚ２方向側の表面が搭載部４１１の裏面４１１ｂに接する。 In the semiconductor device C1, the surface of the conductive member 5 in the z1 direction is in contact with the main surface 311a of the mounting section 311, and the surface in the z2 direction is in contact with the back surface 411b of the mounting section 411.

半導体装置Ｃ１においても、半導体装置Ａ１と同様に、各半導体素子１，２を並列接続させて動作できるので、導通損失を低減することが可能となる。 Similarly to the semiconductor device A1, the semiconductor device C1 can operate by connecting the semiconductor elements 1 and 2 in parallel, so that conduction loss can be reduced.

第１ないし第３実施形態では、各半導体装置Ａ１，Ｂ１～Ｂ３，Ｃ１が、導通部材５を備えている場合を示したが、各半導体装置Ａ１，Ｂ１～Ｂ３，Ｃ１が、導通部材５を備えていなくてもよい。ただし、各半導体装置Ａ１，Ｂ１～Ｂ３，Ｃ１における、各半導体素子１，２の放熱性の向上のため、および、各半導体装置Ａ１，Ｂ１～Ｂ３，Ｃ１の製造時における、リードフレーム３とリードフレーム４との固定のため、導通部材５を設けることが好ましい。 In the first to third embodiments, each of the semiconductor devices A1, B1 to B3, and C1 includes the conductive member 5, but each semiconductor device A1, B1 to B3, and C1 includes the conductive member 5. You don't have to be prepared. However, in order to improve the heat dissipation of each semiconductor element 1, 2 in each semiconductor device A1, B1 to B3, C1, and when manufacturing each semiconductor device A1, B1 to B3, C1, lead frame 3 and lead For fixation to the frame 4, it is preferable to provide a conductive member 5.

本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present disclosure is not limited to the embodiments described above. The specific configuration of each part of the semiconductor device of the present disclosure can be modified in various ways.

本開示にかかる半導体装置は、以下の付記に関する実施形態を含む。
［付記１］
第１半導体素子と、
第２半導体素子と、
前記第１半導体素子および前記第２半導体素子を覆う封止部材と、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第１半導体素子に導通接続された第１リードフレームと、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第２半導体素子に導通接続された第２リードフレームと、
を備えており、
前記第１リードフレームは、前記第１半導体素子が搭載された第１搭載部を含み、
前記第２リードフレームは、前記第２半導体素子が搭載された第２搭載部を含み、
前記第１搭載部は、前記第１半導体素子に対向する第１搭載面を有し、
前記第２搭載部は、前記第２半導体素子に対向する第２搭載面を有し、
前記第１搭載面と前記第２搭載面とは、前記封止部材の厚さ方向に見て重なる、ことを特徴とする半導体装置。
［付記２］
前記第１搭載部および前記第２搭載部に挟まれた導通部材をさらに備えており、
前記第１搭載部と前記第２搭載部とが、前記導通部材を介して導通する、付記１に記載の半導体装置。
［付記３］
前記第１搭載部、前記導通部材および前記第２搭載部に跨って、前記厚さ方向に貫通する貫通孔が形成されている、付記２に記載の半導体装置。
［付記４］
前記貫通孔には、前記封止部材の一部が形成されており、
当該封止部材の一部は、円筒状である、付記３に記載の半導体装置。
［付記５］
前記第１搭載部は、前記封止部材から露出する第１露出面をさらに有しており、
前記第１露出面は、前記厚さ方向において、前記第１搭載面と離間する、付記１ないし付記４のいずれかに記載の半導体装置。
［付記６］
前記第１搭載面と前記第２搭載面とは、前記厚さ方向に対向している、付記１ないし付記５のいずれかに記載の半導体装置。
［付記７］
前記第２搭載部は、前記封止部材から露出する第２露出面をさらに有しており、
前記第２露出面は、前記厚さ方向において、前記第２搭載面と離間する、付記６に記載の半導体装置。
［付記８］
前記第１半導体素子は、第１主面電極を含み、
前記第１リードフレームは、前記第１主面電極に導通する第１リードを含んでおり、
前記第２半導体素子は、第２主面電極を含み、
前記第２リードフレームは、前記第２主面電極に導通する第２リードを含んでいる、付記１ないし付記７のいずれかに記載の半導体装置。
［付記９］
前記第１リードと前記第２リードとは、前記厚さ方向に見て、重なる、付記８に記載の半導体装置。
［付記１０］
前記第１リードは、前記封止部材から露出する第１端子部を含み、
前記第２リードは、前記封止部材から露出する第２端子部を含み、
前記第１端子部および前記第２端子部は、各々が屈曲し、かつ、互いに接する、付記８または付記９に記載の半導体装置。
［付記１１］
前記封止部材は、前記厚さ方向に直交する第１方向に互いに離間する一対の側面を有しており、
前記第１リードおよび前記第２リードはそれぞれ、前記一対の側面のいずれか一方から突き出ている、付記８ないし付記１０のいずれかに記載の半導体装置。
［付記１２］
第１ワイヤをさらに備えており、
前記第１リードは、前記封止部材に覆われた第１パッド部を含み、
前記第１ワイヤは、前記第１パッド部と前記第１主面電極とに接続されている、付記８ないし付記１１のいずれかに記載の半導体装置。
［付記１３］
第２ワイヤをさらに備えており、
前記第２リードは、前記封止部材に覆われた第２パッド部を含み、
前記第２ワイヤは、前記第２パッド部と前記第２主面電極とに接続されている、付記１２に記載の半導体装置。
［付記１４］
前記第１半導体素子は、第１裏面電極をさらに含み、
前記第１裏面電極は、前記第１搭載部に導通しており、
前記第２半導体素子は、第２裏面電極をさらに含み、
前記第２裏面電極は、前記第２搭載部に導通している、付記８ないし付記１３のいずれかに記載の半導体装置。
［付記１５］
前記第１半導体素子と前記第２半導体素子とは、前記厚さ方向に見て重なる、付記１ないし付記１４のいずれかに記載の半導体装置。
［付記１６］
前記第１半導体素子および前記第２半導体素子はそれぞれ、ＭＯＳＦＥＴである、付記１ないし付記１５のいずれかに記載の半導体装置。
［付記１７］
前記第１半導体素子のドレインと前記第２半導体素子のドレインとが、前記封止部材の内部で導通している、付記１６に記載の半導体装置。 A semiconductor device according to the present disclosure includes embodiments related to the following additional notes.
[Additional note 1]
a first semiconductor element;
a second semiconductor element;
a sealing member that covers the first semiconductor element and the second semiconductor element;
a first lead frame that is partially exposed from the sealing member and electrically connected to the first semiconductor element inside the sealing member;
a second lead frame that is partially exposed from the sealing member and electrically connected to the second semiconductor element inside the sealing member;
It is equipped with
The first lead frame includes a first mounting portion on which the first semiconductor element is mounted,
The second lead frame includes a second mounting portion on which the second semiconductor element is mounted,
The first mounting section has a first mounting surface facing the first semiconductor element,
The second mounting section has a second mounting surface facing the second semiconductor element,
The semiconductor device, wherein the first mounting surface and the second mounting surface overlap when viewed in the thickness direction of the sealing member.
[Additional note 2]
further comprising a conductive member sandwiched between the first mounting part and the second mounting part,
The semiconductor device according to appendix 1, wherein the first mounting portion and the second mounting portion are electrically connected via the conductive member.
[Additional note 3]
The semiconductor device according to appendix 2, wherein a through hole penetrating in the thickness direction is formed across the first mounting section, the conductive member, and the second mounting section.
[Additional note 4]
A part of the sealing member is formed in the through hole,
The semiconductor device according to appendix 3, wherein a portion of the sealing member is cylindrical.
[Additional note 5]
The first mounting portion further has a first exposed surface exposed from the sealing member,
The semiconductor device according to any one of appendices 1 to 4, wherein the first exposed surface is spaced apart from the first mounting surface in the thickness direction.
[Additional note 6]
The semiconductor device according to any one of appendices 1 to 5, wherein the first mounting surface and the second mounting surface face each other in the thickness direction.
[Additional note 7]
The second mounting portion further includes a second exposed surface exposed from the sealing member,
The semiconductor device according to appendix 6, wherein the second exposed surface is spaced apart from the second mounting surface in the thickness direction.
[Additional note 8]
The first semiconductor element includes a first main surface electrode,
The first lead frame includes a first lead electrically connected to the first main surface electrode,
The second semiconductor element includes a second main surface electrode,
The semiconductor device according to any one of appendices 1 to 7, wherein the second lead frame includes a second lead electrically connected to the second main surface electrode.
[Additional note 9]
The semiconductor device according to appendix 8, wherein the first lead and the second lead overlap when viewed in the thickness direction.
[Additional note 10]
The first lead includes a first terminal portion exposed from the sealing member,
The second lead includes a second terminal portion exposed from the sealing member,
The semiconductor device according to appendix 8 or 9, wherein the first terminal portion and the second terminal portion are each bent and in contact with each other.
[Additional note 11]
The sealing member has a pair of side surfaces spaced apart from each other in a first direction perpendicular to the thickness direction,
The semiconductor device according to any one of attachments 8 to 10, wherein the first lead and the second lead each protrude from one of the pair of side surfaces.
[Additional note 12]
further comprising a first wire;
The first lead includes a first pad portion covered with the sealing member,
The semiconductor device according to any one of attachments 8 to 11, wherein the first wire is connected to the first pad portion and the first main surface electrode.
[Additional note 13]
further comprising a second wire;
The second lead includes a second pad portion covered with the sealing member,
The semiconductor device according to appendix 12, wherein the second wire is connected to the second pad portion and the second main surface electrode.
[Additional note 14]
The first semiconductor element further includes a first back electrode,
The first back electrode is electrically connected to the first mounting part,
The second semiconductor element further includes a second back electrode,
The semiconductor device according to any one of attachments 8 to 13, wherein the second back electrode is electrically connected to the second mounting portion.
[Additional note 15]
The semiconductor device according to any one of attachments 1 to 14, wherein the first semiconductor element and the second semiconductor element overlap when viewed in the thickness direction.
[Additional note 16]
The semiconductor device according to any one of attachments 1 to 15, wherein the first semiconductor element and the second semiconductor element are each MOSFETs.
[Additional note 17]
17. The semiconductor device according to appendix 16, wherein the drain of the first semiconductor element and the drain of the second semiconductor element are electrically connected inside the sealing member.

Ａ１，Ｂ１～Ｂ３，Ｃ１：半導体装置
１，２ ：半導体素子
１ａ，２ａ：素子主面
１ｂ，２ｂ：素子裏面
１１，２１：主面電極
１１１，２１１：ソースパッド
１１２，２１２：ゲートパッド
１２，２２：裏面電極
１２１，２２１：ドレインパッド
１９，２９：接合材
３，４ ：リードフレーム
３１，４１：リード
３１１，４１１：搭載部
３１１ａ，４１１ａ：主面
３１１ｂ，４１１ｂ：裏面
３１２，４１２：端子部
３１３，４１３：連結部
３２，４２：リード
３２１，４２１：パッド部
３２２，４２２：端子部
３２３，４２３：連結部
３３，４３：リード
３３１，４３１：パッド部
３３２，４３２：端子部
３３３，４３３：連結部
５ ：導通部材
６１１，６１２，６２１，６２２：ワイヤ
７ ：封止部材
７１ ：樹脂主面
７２ ：樹脂裏面
７３１～７３４：樹脂側面
７４ ：嵌合部
８１ ：貫通孔
８２ ：切り欠き A1, B1 to B3, C1: Semiconductor device 1, 2: Semiconductor element 1a, 2a: Element main surface 1b, 2b: Element back surface 11, 21: Main surface electrode 111, 211: Source pad 112, 212: Gate pad 12, 22: Back electrode 121, 221: Drain pad 19, 29: Bonding material 3, 4: Lead frame 31, 41: Lead 311, 411: Mounting section 311a, 411a: Main surface 311b, 411b: Back surface 312, 412: Terminal section 313, 413: Connecting parts 32, 42: Leads 321, 421: Pad parts 322, 422: Terminal parts 323, 423: Connecting parts 33, 43: Leads 331, 431: Pad parts 332, 432: Terminal parts 333, 433: Connecting portion 5: Conductive member 611, 612, 621, 622: Wire 7: Sealing member 71: Resin main surface 72: Resin back surface 731 to 734: Resin side surface 74: Fitting portion 81: Through hole 82: Notch

Claims (14)

第１半導体素子と、
第２半導体素子と、
前記第１半導体素子および前記第２半導体素子を覆う封止部材と、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第１半導体素子に導通接続された第１リードフレームと、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第２半導体素子に導通接続された第２リードフレームと、
を備えており、
前記第１半導体素子は、第１主面電極を含み、
前記第１リードフレームは、前記第１半導体素子が搭載された第１搭載部および前記第１主面電極に導通する第１リードを含み、
前記第２半導体素子は、第２主面電極を含み、
前記第２リードフレームは、前記第２半導体素子が搭載された第２搭載部および前記第２主面電極に導通する第２リードを含み、
前記第１搭載部は、前記第１半導体素子に対向する第１搭載面を有し、
前記第２搭載部は、前記第２半導体素子に対向する第２搭載面を有し、
前記第１搭載面と前記第２搭載面とは、前記封止部材の厚さ方向に見て重なり、
前記第１リードは、全体が前記封止部材から露出する第１端子部を含み、
前記第２リードは、全体が前記封止部材から露出する第２端子部を含み、
前記第１リードと前記第２リードとは、前記厚さ方向に見て重なり、
前記第１端子部および前記第２端子部は、各々が屈曲し、かつ、互いに接する、
ことを特徴とする半導体装置。 a first semiconductor element;
a second semiconductor element;
a sealing member that covers the first semiconductor element and the second semiconductor element;
a first lead frame that is partially exposed from the sealing member and electrically connected to the first semiconductor element inside the sealing member;
a second lead frame that is partially exposed from the sealing member and electrically connected to the second semiconductor element inside the sealing member;
It is equipped with
The first semiconductor element includes a first main surface electrode,
The first lead frame includes a first lead electrically connected to a first mounting portion on which the first semiconductor element is mounted and the first main surface electrode ,
The second semiconductor element includes a second main surface electrode,
The second lead frame includes a second lead on which the second semiconductor element is mounted and a second lead electrically connected to the second main surface electrode ,
The first mounting section has a first mounting surface facing the first semiconductor element,
The second mounting section has a second mounting surface facing the second semiconductor element,
The first mounting surface and the second mounting surface overlap when viewed in the thickness direction of the sealing member,
The first lead includes a first terminal portion that is entirely exposed from the sealing member,
The second lead includes a second terminal portion that is entirely exposed from the sealing member,
The first lead and the second lead overlap when viewed in the thickness direction,
The first terminal portion and the second terminal portion are each bent and in contact with each other,
A semiconductor device characterized by: 前記第１搭載部および前記第２搭載部に挟まれた導通部材をさらに備えており、
前記第１搭載部と前記第２搭載部とが、前記導通部材を介して導通する、
請求項１に記載の半導体装置。 further comprising a conductive member sandwiched between the first mounting part and the second mounting part,
The first mounting portion and the second mounting portion are electrically connected via the conductive member.
The semiconductor device according to claim 1. 前記第１搭載部、前記導通部材および前記第２搭載部に跨って、前記厚さ方向に貫通する貫通孔が形成されている、
請求項２に記載の半導体装置。 A through hole penetrating in the thickness direction is formed across the first mounting section, the conductive member, and the second mounting section;
The semiconductor device according to claim 2. 前記貫通孔には、前記封止部材の一部が形成されており、
当該封止部材の一部は、円筒状である、
請求項３に記載の半導体装置。 A part of the sealing member is formed in the through hole,
A part of the sealing member is cylindrical,
The semiconductor device according to claim 3. 前記第１搭載部は、前記封止部材から露出する第１露出面をさらに有しており、
前記第１露出面は、前記厚さ方向において、前記第１搭載面と離間する、
請求項１ないし請求項４のいずれか一項に記載の半導体装置。 The first mounting portion further has a first exposed surface exposed from the sealing member,
the first exposed surface is spaced apart from the first mounting surface in the thickness direction;
The semiconductor device according to any one of claims 1 to 4. 前記第１搭載面と前記第２搭載面とは、前記厚さ方向に対向している、
請求項１ないし請求項５のいずれか一項に記載の半導体装置。 The first mounting surface and the second mounting surface face each other in the thickness direction.
The semiconductor device according to any one of claims 1 to 5. 前記第２搭載部は、前記封止部材から露出する第２露出面をさらに有しており、
前記第２露出面は、前記厚さ方向において、前記第２搭載面と離間する、
請求項６に記載の半導体装置。 The second mounting portion further includes a second exposed surface exposed from the sealing member,
the second exposed surface is spaced apart from the second mounting surface in the thickness direction;
The semiconductor device according to claim 6. 前記封止部材は、前記厚さ方向に直交する第１方向に互いに離間する一対の側面を有しており、
前記第１リードおよび前記第２リードはそれぞれ、前記一対の側面のいずれか一方から突き出ている、
請求項１ないし請求項７のいずれか一項に記載の半導体装置。 The sealing member has a pair of side surfaces spaced apart from each other in a first direction perpendicular to the thickness direction,
The first lead and the second lead each protrude from either one of the pair of side surfaces,
The semiconductor device according to any one of claims 1 to 7 . 第１ワイヤをさらに備えており、
前記第１リードは、前記封止部材に覆われた第１パッド部を含み、
前記第１ワイヤは、前記第１パッド部と前記第１主面電極とに接続されている、
請求項１ないし請求項８のいずれか一項に記載の半導体装置。 further comprising a first wire;
The first lead includes a first pad portion covered with the sealing member,
the first wire is connected to the first pad portion and the first main surface electrode;
The semiconductor device according to any one of claims 1 to 8 . 第２ワイヤをさらに備えており、
前記第２リードは、前記封止部材に覆われた第２パッド部を含み、
前記第２ワイヤは、前記第２パッド部と前記第２主面電極とに接続されている、
請求項９に記載の半導体装置。 further comprising a second wire;
The second lead includes a second pad portion covered with the sealing member,
the second wire is connected to the second pad portion and the second main surface electrode;
The semiconductor device according to claim 9 . 前記第１半導体素子は、第１裏面電極をさらに含み、
前記第１裏面電極は、前記第１搭載部に導通しており、
前記第２半導体素子は、第２裏面電極をさらに含み、
前記第２裏面電極は、前記第２搭載部に導通している、
請求項１ないし請求項１０のいずれか一項に記載の半導体装置。 The first semiconductor element further includes a first back electrode,
The first back electrode is electrically connected to the first mounting part,
The second semiconductor element further includes a second back electrode,
the second back electrode is electrically connected to the second mounting section;
The semiconductor device according to any one of claims 1 to 10 . 前記第１半導体素子と前記第２半導体素子とは、前記厚さ方向に見て重なる、
請求項１ないし請求項１１のいずれか一項に記載の半導体装置。 The first semiconductor element and the second semiconductor element overlap when viewed in the thickness direction,
The semiconductor device according to any one of claims 1 to 11 . 前記第１半導体素子および前記第２半導体素子はそれぞれ、ＭＯＳＦＥＴである、
請求項１ないし請求項１２のいずれか一項に記載の半導体装置。 The first semiconductor element and the second semiconductor element are each MOSFETs,
The semiconductor device according to any one of claims 1 to 12 . 前記第１半導体素子のドレインと前記第２半導体素子のドレインとが、前記封止部材の内部で導通している、
請求項１３に記載の半導体装置。 The drain of the first semiconductor element and the drain of the second semiconductor element are electrically connected inside the sealing member.
The semiconductor device according to claim 13 .
JP2019184891A 2019-10-08 2019-10-08 semiconductor equipment Active JP7385414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019184891A JP7385414B2 (en) 2019-10-08 2019-10-08 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019184891A JP7385414B2 (en) 2019-10-08 2019-10-08 semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2021061331A JP2021061331A (en) 2021-04-15
JP7385414B2 true JP7385414B2 (en) 2023-11-22

Family

ID=75381422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019184891A Active JP7385414B2 (en) 2019-10-08 2019-10-08 semiconductor equipment

Country Status (1)

Country Link
JP (1) JP7385414B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022601A (en) 2002-06-12 2004-01-22 Mitsubishi Electric Corp Semiconductor device
JP2017174951A (en) 2016-03-23 2017-09-28 ローム株式会社 Semiconductor device
JP2018093024A (en) 2016-12-01 2018-06-14 三菱電機株式会社 Semiconductor device and power conversion system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022601A (en) 2002-06-12 2004-01-22 Mitsubishi Electric Corp Semiconductor device
JP2017174951A (en) 2016-03-23 2017-09-28 ローム株式会社 Semiconductor device
JP2018093024A (en) 2016-12-01 2018-06-14 三菱電機株式会社 Semiconductor device and power conversion system

Also Published As

Publication number Publication date
JP2021061331A (en) 2021-04-15

Similar Documents

Publication Publication Date Title
US7271477B2 (en) Power semiconductor device package
US6812553B2 (en) Electrically isolated and thermally conductive double-sided pre-packaged component
JP5272191B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8129225B2 (en) Method of manufacturing an integrated circuit module
US8314489B2 (en) Semiconductor module and method for production thereof
US8198712B2 (en) Hermetically sealed semiconductor device module
US7737548B2 (en) Semiconductor die package including heat sinks
JP2022177252A (en) Semiconductor device
JP7391957B2 (en) semiconductor equipment
US11171078B2 (en) Semiconductor device and method for manufacturing the same
JP2017123360A (en) Semiconductor module
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
WO2020208739A1 (en) Semiconductor device
US20130256920A1 (en) Semiconductor device
JP7385414B2 (en) semiconductor equipment
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
CN110634812A (en) Semiconductor device package with clip interconnect and dual side cooling
US11705387B2 (en) Multi-layer interconnection ribbon
WO2021176996A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2021215472A1 (en) Semiconductor device
JP5083294B2 (en) Power semiconductor device
US7808088B2 (en) Semiconductor device with improved high current performance
CN116097430A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN112635411A (en) Semiconductor package with top or bottom side cooling
JP2022133480A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231110

R150 Certificate of patent or registration of utility model

Ref document number: 7385414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150