JP7383631B2 - システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 - Google Patents
システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 Download PDFInfo
- Publication number
- JP7383631B2 JP7383631B2 JP2020552287A JP2020552287A JP7383631B2 JP 7383631 B2 JP7383631 B2 JP 7383631B2 JP 2020552287 A JP2020552287 A JP 2020552287A JP 2020552287 A JP2020552287 A JP 2020552287A JP 7383631 B2 JP7383631 B2 JP 7383631B2
- Authority
- JP
- Japan
- Prior art keywords
- agent
- soc
- interconnect
- transaction
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 24
- 230000006870 function Effects 0.000 claims description 14
- 230000005059 dormancy Effects 0.000 claims 4
- 239000003795 chemical substances by application Substances 0.000 description 263
- 239000000872 buffer Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 22
- 230000002829 reductive effect Effects 0.000 description 16
- 238000007726 management method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 5
- 241001522296 Erithacus rubecula Species 0.000 description 4
- 230000006266 hibernation Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000007958 sleep Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/542—Event management; Broadcasting; Multicasting; Notifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/043—Distributed expert systems; Blackboards
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/085—Secret sharing or secret splitting, e.g. threshold schemes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Multimedia (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Description
本願は、2018年3月30日出願の米国仮特許出願第62/650,589(PRTIP001P)号および2018年6月28日出願の米国仮出願第62/691,117(PRT1P002P)号に基づく優先権を主張する。これら優先権主張基礎出願の各々は、すべての目的のためにその全体が参照によって本明細書に組み込まれる。
1.中間回路の設計には、時間および労力を要し、しばしば、SoCの開発を遅らせる。
2.中間回路は、SoCごとに、典型的には、異なる設計チームによって開発される。結果として、中間回路は、通常は、SoCごとに異なり、または、同じSoC上の異なるサブシステムの間ですら異なる。
3.回路の複雑さは、通常、所与の相互接続へ接続できるIPエージェントの数が制限されることを意味する。この制限の実際的な影響は、所与の数のIPエージェントを収容するために必要な相互接続レベルが多くなることである。したがって、SoCの全体の複雑さが増大する。
SoCに用いられる上述の共有相互接続内には、Posted(P)、Non-posted(NP)、および、Completion(C)を含む少なくとも3つのタイプまたはクラスのトランザクションが存在する。各々の簡単な定義を以下の表1に提供する。
ストリームは、仮想チャネルおよびトランザクションクラスのペアリングとして定義される。例えば、4つの仮想チャネル(例えば、VC0、VC1、VC2、および、VC3)、ならびに、3つのトランザクションクラス(P、NP、C)があった場合、最大で12の異なる可能なストリームがある。仮想チャネルおよびトランザクションクラスの様々な組み合わせを、以下の表2で詳述する。
図1を参照すると、アービトレーションシステム10のブロック図が示されている。非排他的実施形態において、アービトレーションシステムは、アップストリームサブファンクション14(すなわち、IP4、IP5、および、IP6)へトランザクションを送信しようと試みる複数のサブファンクション14(すなわち、IP1、IP2、および、IP3)による共有相互接続12へのアクセスをアービトレートするために用いられる。
(1)サブシステムエージェントIP1、IP2、および、IP3は、それぞれ、アクセスPort0、Port1、および、Port2を介してスイッチ16と接続する。
(2)サブシステムエージェントIP4、IP5、および、IP6は、それぞれ、Port3、Port4、および、Port5を介してスイッチ18と接続する。
(3)さらに、アクセスポート22が、相互接続12を介して、全体としてスイッチ16へのサブシステムエージェントIP4、IP5、および、IP6のアクセスを提供する。
IPエージェント14は、トランザクションを生成して、相互接続12に関連付けられている仮想チャネルを通じて処理する。各トランザクションは、典型的には、1以上のパケットで構成される。各パケットは、典型的には、固定ヘッダサイズおよびフォーマットを有する。いくつかの例において、各パケットは、固定サイズペイロードを有してよい。別の例において、パケットペイロードは、大から小まで様々なサイズであってよく、または、ペイロードが全く無くてもよい。
図3Aを参照すると、ペリフェラルコンポーネントインターコネクト(PCI)順位付けでアービトレーション要素26によって実行されるアービトレーションロジックを示す論理図が示されている。
(1)ポートを選択する工程、
(2)仮想チャネルを選択する工程、および
(3)トランザクションクラスを選択する工程。
Posted(P)トランザクションに対して、
-Postedトランザクション部分は、別のPostedトランザクション部分を追い越しえない。
-Postedトランザクション部分は、デッドロックを避けるためにNon-postedトランザクション部分を追い越すことができなければならない。
-Postedトランザクション部分は、両方が強順序(strong order)モードにある場合には、Completionを追い越すことができなければならない。換言すると、強モードでは、トランザクションは、ルールに従って厳密に実行される必要があり、ルールは緩めることができない。
-Posted要求は、任意のトランザクション部分がそれの緩和順序(Relaxed Order:RO)ビットセットを有する場合には、Completionを追い越すことを許されるが、追い越しは必須ではない。緩和順序では、一般にルールが守られるが、例外が認められうる。
Non-posted(NP)トランザクションに対して、
-Non-postedトランザクション部分は、Postedトランザクション部分を追い越してはならない。
-Non-postedトランザクション部分は、別のNon-postedトランザクション部分を追い越してはならない。
-Non-postedトランザクション部分は、両方が強順序モードにある場合には、Completionを追い越してはならない。
-Non-postedトランザクション部分は、任意のトランザクション部分がそれのROビットセットを有する場合には、Completionを追い越すことを許されるが、必須でない。
Completion(C)トランザクションに対して、
-Completionは、両方が強順序モードにある場合には、Postedトランザクション部分を追い越してはならない。
-Completionは、任意のトランザクション部分がそれのROビットセットを有する場合には、Postedトランザクション部分を追い越すことを許可されるが、必須ではない。
-Completionは、両方が強順序モードにある場合には、Non-postedトランザクション部分を追い越してはならない。
-Completionは、任意のトランザクション部分がそれのROビットセットを有する場合には、Non-postedトランザクション部分を追い越すことを許可されるが、必須ではない。
-Completionは、別のCompletionを追い越すことを許可されない。
先述したように、上述のアービトレーションスキームは、任意の共有リソースへのアクセスを共有するために利用されてよく、共有相互接続との利用だけに限定されない。かかる他の共有リソースは、ARL28、処理リソース、メモリリソース(LUT30など)、または、アクセスをめぐって競い合う複数のパーティの間で共有されるほぼ任意のその他のタイプのリソースを含みうる。
トランザクションは、いくつかのモードの内の1つで相互接続12を介して伝送されうる。
(1)トランザクション1(T1):時刻T1に生成され、仮想チャネルVC2に割り当てられている。T1のサイズは、4ビートであり、それらのビートは、T1A、T1B、T1C、および、T1Dとして指定されている。
(2)トランザクション2(T2):時刻T2(時刻T1の後)に生成され、仮想チャネルVC0に割り当てられている。T2のサイズは、単一の部分またはビートである。
サイクル1:T1のビートT1Aは、唯一の利用可能なトランザクションであるので、VC2で伝送される。
サイクル2:T1のビートT1BおよびT2の単一部分は、相互接続12へのアクセスをめぐって競合する。VCOは厳密優先度を有するので、T2が自動的に勝利する。したがって、T2のビートは、VC0で伝送される。
サイクル3:競合するトランザクションがないので、T1のビートT1BがVC2で伝送される。
サイクル4:競合するトランザクションがないので、T1のビートT1CがVC2で伝送される。
サイクル5:競合するトランザクションがないので、T1のビートT1DがVC2で伝送される。
図6を参照すると、複数の仮想チャネル上での異なるトランザクションの部分のインターリービングの第2例が図示されている。
-T1は、VC0に割り当てられ、4つの部分またはビートT1A、T1B、T1C、および、T1Dを含む。
-T2は、VC1に割り当てられ、2つの部分またはビートT2AおよびT2Bを含む。
-T3は、VC2に割り当てられ、2つの部分またはビートT3AおよびT3Bを含む。
-T4は、VC3に割り当てられ、2つの部分またはビートT4AおよびT4Bを含む。
-T1の4つの部分またはビートT1A、T1B、T1C、および、T1Dは、10サイクルのうちの4サイクル(40%)(すなわち、サイクル1、4、7、および、10)でVCOを介して伝送される。
-T2の2つの部分またはビートT2AおよびT2Bは、10サイクルのうちの2サイクル(20%)(すなわち、サイクル2およびサイクル6)でVC1を介して伝送される。
-T3の2つの部分またはビートT3AおよびT3Bは、10サイクルのうちの2サイクル(20%)(すなわち、サイクル5およびサイクル9)でVC2を介して伝送される。
-T4の2つの部分またはビートT4AおよびT4Bは、10サイクルのうちの2サイクル(20%)(すなわち、サイクル3およびサイクル8)でVC3を介して伝送される。
ここまで、簡単のために、単一のアービトレーションのみを記載していた。しかしながら、現実的な応用例(SoC上など)では、複数のアービトレーションが同時に行われうることを理解されたい。
図8を参照すると、リセットおよび電力管理機能を有するSoC800のブロック図が示されている。SoC800は、相互接続802と、複数のIPエージェント14(例えば、エージェント1~エージェントN)と、相互接続802にIPエージェント14を接続または結合する1以上のリンク803と、システムコントローラ804と、を備える。図示していないが、各IPエージェント14は、リセット入力命令を受信するための1以上の専用「ハードワイヤ」入力も備えてよい。かかる命令は、複数のソースから(SoCの外から、システムコントローラ804から、または、別のIPエージェント14から、など)もたれされてよい。
1.システムコントローラ804は、動作不良のIPエージェント14によって任意のさらなるトランザクションが生成されることを相互接続802が許可しないように要求する。
2.動作不良のIPエージェント14を目標とする未処理のトランザクションを追跡する。
3.相互接続802は、リセットネゴシエーション処理を受ける間に動作不良のIPエージェント14の代理として機能し、そのIPエージェント14を目標とする任意のトランザクションへ応答してよい。例えば、相互接続802は、未処理のトランザクションに応答して、例外メッセージを生成してよい。代理として機能することにより、トランザクションの送信側が動作不良のIPエージェント14からの応答を決して受信しないためにシステム全体がハングアップするなど、潜在的にはるかに大きいシステム全体の問題が回避される。様々な実施形態において、例外メッセージは、IPエージェント14が利用できない、IPエージェントは、低電力モードである、など、いくつかの異なるタイプであってよい。一般に、様々な異なるタイプの例外メッセージが用いられてよく、各々が、発生した状態またはエラーを示す。
1.低電力モード、動作可能:一代替例において、IPエージェント14のクロック周波数が、該当する場合に低速化される。あるいは、供給電圧が、該当する場合に低減されてもよい。さらに別の実施形態において、クロック周波数および供給電圧の両方が、該当する場合に低減されて、さらに電力消費を削減してもよい。クロック周波数および/または供給電圧の低減は、該当する場合にのみなされるが、これは、すべてのIPエージェント14が、低減されたクロック周波数、低減された供給電圧、または、それらの両方、のいずれかで動作することができるわけではないことを意味することを理解されたい。さらに別の実施形態において、クロックおよび/または供給電圧を低減するためのコマンドは、該当する場合、IPエージェント14が低電力動作モードを有することを条件に、システムコントローラ804またはIPエージェント14自体から得られうる。
IPエージェントが機能したままなので、相互接続802は、このモードでは重要な役割を果たさなくてよく、これは、IPエージェント14が自身で応答を生成できるので、相互接続802が、IPエージェント14の代理として機能して受信トランザクションのための応答を生成しなくてもよいことを意味する。ただし、IPエージェント14の実行能力が低クロック周波数での動作時には低下しうるので、システムコントローラ804および/または相互接続802は、IPエージェント14のためのリンク803の設定を再構成してもよい。おそらく変更されうる設定は、IPエージェント14のためのアービトレーション設定、または、許可された未処理のトランザクションのカウントの可能な削減を含む。IPエージェントがこの低電力モードを出ると、電圧が(下げられていた場合)最初に上げられ、その後、(下げられていた場合)クロック周波数が増大され、(再構成されていた場合)リンク803の設定への任意の変更が通常動作モードに戻される。
2.低電力、動作不能モード、状態情報維持:このモードでは、クロックが停止され、電力供給が低減されるが、完全にはオフにされなくてよい。結果として、IPエージェント14のメモリ内に維持された状態情報が保持される。このモードに入る前に、相互接続802は、新しいトランザクションが開始されるのを防ぐと共に未処理のトランザクションの完了を待つことによって、IPエージェントがすでに発行したトランザクションを「枯渇させる」。すべてのトランザクションが枯渇されると、相互接続802は、代理として機能して、動作不良のIPエージェント14の再設定に関して上述したのと同様の処理(1)、(2)、および、(3)を実行してよい。IPエージェントが通常に戻され、このモードを出ると、電圧が最初に上げられ、その後、クロック周波数が増大される。
3.低電力、動作不能モード-状態情報の保持なし:このモードは、IPエージェント内に維持された状態情報が失われる程度まで電圧が下げられることを除けば、すぐ上で説明したモード2と同様である。相互接続802は、このモードでは上述したように代理として動作する。電力が戻されると、IPエージェントは、図9に関して上述したのと同様のリセットネゴシエーション処理を受ける必要がある。
4.電力オフモード:このモードでは、クロックがオフにされ、電力は完全に除去される。相互接続802は、上述のように代理として動作する。電力アップ時に、供給電圧が最初に上昇され、その後、図9に関して上述したように、リセットネゴシエーション処理が実行される。
Claims (26)
- システムオンチップ(SoC)であって、
相互接続と、
前記SoC上に備えられ、前記相互接続と通信するよう構成されている知的財産(IP)エージェントと、
前記IPエージェントのリセットを開始するように構成されているリセットマネージャと、を備え、前記リセットは、前記IPエージェントがトランザクション準備完了状態になるようにする前記相互接続と前記IPエージェントとの間のネゴシエーションを含み、
前記ネゴシエーションにおいて前記相互接続および前記IPエージェントは、前記相互接続と前記IPエージェントとを接続するリンクでクロックサイクルあたりに伝送できるデータの量に関する情報を交換する、SoC。 - 請求項1に記載のSoCであって、前記ネゴシエーションは、前記相互接続が前記IPエージェントに対する少なくとも1つの問い合わせを生成することを含み、前記少なくとも1つの問い合わせは、前記IPエージェントの「アウェイク」状態を求める、SoC。
- 請求項1または2に記載のSoCであって、前記ネゴシエーションは、前記相互接続が、前記IPエージェントの「アウェイク」状態を各々求める前記IPエージェントに対する複数の問い合わせを生成することを含み、前記複数の問い合わせは、それぞれ、定期的に送信される、SoC。
- 請求項1から3のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記IPエージェントが、前記IPエージェントの「アウェイク」状態を求める前記相互接続からの問い合わせに応答して肯定応答を生成することを含み、前記肯定応答は、前記IPエージェントがアウェイクしてトランザクション準備完了状態になった時に生成される、SoC。
- 請求項1から4のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記相互接続および前記IPエージェントでそれぞれ利用可能なクレジットの交換を含む、SoC。
- 請求項1から5のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記相互接続および前記IPエージェントがセキュリティ情報を共有することを含む、SoC。
- 請求項1から6のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記相互接続が、前記リンクに関連付けられている複数の仮想チャネルを共有することを含む、SoC。
- 請求項1から7のいずれか一項に記載のSoCであって、前記ネゴシエーションが完了した後に、前記IPエージェントの利用可能性が、システムコントローラを含む前記相互接続に接続された要素に知らされる、SoC。
- 請求項1から8のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記リンクを介して前記相互接続と前記IPエージェントとの間で行われる、SoC。
- 請求項1から9のいずれか一項に記載のSoCであって、複数の仮想チャネルが、前記リンクに関連付けられている、SoC。
- 請求項1から10のいずれか一項に記載のSoCであって、前記ネゴシエーションは、前記相互接続と前記IPエージェントとの間のリンクを介して伝送されるリンクレベル情報を用いて行われる、SoC。
- 請求項11に記載のSoCであって、前記リンクレベル情報は、前記相互接続と前記IPエージェントとの間の前記リンクを介して伝送される1以上の制御パケットで伝達される、SoC。
- 請求項12に記載のSoCであって、前記1以上の制御パケットは、前記相互接続と前記IPエージェントとの間の前記リンクを介して伝送され、別の宛先には転送されない、SoC。
- 請求項1から13のいずれか一項に記載のSoCであって、前記リセットマネージャは、リセットトリガイベントに応答して、前記IPエージェントの前記リセットを開始する、SoC。
- 請求項14に記載のSoCであって、前記リセットトリガイベントは、
前記SoCの電力アップ、
前記IPエージェントが動作不良を起こしたこと、または、
前記IPエージェントが低電力モードから出つつあること、
の内の1つを含む、SoC。 - 請求項1から15のいずれか一項に記載のSoCであって、さらに、前記相互接続と前記IPエージェントとの間のリンクを休止状態にするための休止マネージャを備える、SoC。
- 請求項16に記載のSoCであって、前記休止マネージャは、前記IPエージェントによって生成されたすべての未処理のトランザクションが完了した後に、前記リンクを前記休止状態にするよう構成されている、SoC。
- 請求項17に記載のSoCであって、前記休止マネージャは、前記未処理のトランザクションが完了するのを待つ間、前記IPエージェントが新しいトランザクションを生成するのを防ぐよう構成されている、SoC。
- 請求項17に記載のSoCであって、前記休止マネージャは、前記リセットマネージャが前記IPエージェントの前記リセットを開始する前に、前記リンクを前記休止状態にするよう構成されている、SoC。
- システムオンチップ(SoC)であって、
相互接続と、
複数の知的財産(IP)エージェントと、
前記複数のIPエージェントのリセットを実施するよう構成されているリセットマネージャと、
を備え、前記複数のIPエージェントの各々の前記リセットは、前記相互接続と前記複数のIPエージェントの各々との間の個々のネゴシエーションをそれぞれ含み、前記個々のネゴシエーションの結果、それぞれ、前記IPエージェントの各々がトランザクション準備完了状態になり、
前記個々のネゴシエーションの各々において前記相互接続および前記複数のIPエージェントの各々は、前記相互接続と当該IPエージェントとを接続するリンクでクロックサイクルあたりに伝送できるデータの量に関する情報を交換する、SoC。 - 請求項20に記載のSoCであって、前記複数のIPエージェントの各々は、自身のリセットルーチンを用いる、SoC。
- 請求項20または21に記載のSoCであって、前記複数のIPエージェントの各々は、それぞれ自身のタイムスケジュールでトランザクション準備完了状態になる、SoC。
- 請求項20から22のいずれか一項に記載のSoCであって、前記複数のIPエージェントの各々は、他のIPエージェントから独立して、トランザクション準備完了状態になり、すべての前記IPエージェントが、同時にトランザクション準備完了状態になる必要がない、SoC。
- 請求項20から23のいずれか一項に記載のSoCであって、前記複数のIP機能の各々のための前記個々のネゴシエーションは、前記IPエージェントが異なるかどうかに関わらず、同じである、SoC。
- 請求項20から24のいずれか一項に記載のSoCであって、前記相互接続は、さらに、前記複数のIPエージェントの内の少なくとも1つの代理として、前記少なくとも1つのIPエージェントがトランザクション準備完了状態になる前に、動作するよう構成されている、SoC。
- 請求項25に記載のSoCであって、前記相互接続は、前記少なくとも1つのIPエージェントにトランザクションを送信しようとする送信元への例外メッセージを生成することにより、トランザクション準備完了状態になる前の前記少なくとも1つのIPエージェントの前記代理として動作する、SoC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023190712A JP2024020317A (ja) | 2018-03-30 | 2023-11-08 | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862650589P | 2018-03-30 | 2018-03-30 | |
US62/650,589 | 2018-03-30 | ||
US201862691117P | 2018-06-28 | 2018-06-28 | |
US62/691,117 | 2018-06-28 | ||
PCT/US2019/024586 WO2019191431A1 (en) | 2018-03-30 | 2019-03-28 | PROTOCOL LEVEL CONTROL FOR SYSTEM ON A CHIP (SoC) AGENT RESET AND POWER MANAGEMENT |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023190712A Division JP2024020317A (ja) | 2018-03-30 | 2023-11-08 | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021519463A JP2021519463A (ja) | 2021-08-10 |
JPWO2019191431A5 JPWO2019191431A5 (ja) | 2022-02-15 |
JP7383631B2 true JP7383631B2 (ja) | 2023-11-20 |
Family
ID=68054464
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020552287A Active JP7383631B2 (ja) | 2018-03-30 | 2019-03-28 | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 |
JP2023190712A Pending JP2024020317A (ja) | 2018-03-30 | 2023-11-08 | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023190712A Pending JP2024020317A (ja) | 2018-03-30 | 2023-11-08 | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 |
Country Status (6)
Country | Link |
---|---|
US (5) | US20190302861A1 (ja) |
EP (1) | EP3776225A4 (ja) |
JP (2) | JP7383631B2 (ja) |
KR (1) | KR102679562B1 (ja) |
IL (1) | IL277567A (ja) |
WO (1) | WO2019191431A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190302861A1 (en) | 2018-03-30 | 2019-10-03 | Provino Technologies, Inc. | Protocol level control for system on a chip (soc) agent reset and power management |
EP3776231B1 (en) | 2018-03-30 | 2023-05-03 | Google LLC | Procedures for implementing source based routing within an interconnect fabric on a system on chip |
KR102589373B1 (ko) * | 2018-05-15 | 2023-10-19 | 현대자동차주식회사 | 차량 네트워크에서 통신 노드의 웨이크업 방법 및 장치 |
US10863432B2 (en) * | 2018-10-16 | 2020-12-08 | Hewlett Packard Enterprise Development Lp | Access point wake up |
US11871308B2 (en) * | 2019-07-29 | 2024-01-09 | TapText llc | System and method for link-initiated dynamic-mode communications |
KR20210096857A (ko) | 2020-01-29 | 2021-08-06 | 삼성전자주식회사 | 시스템 온 칩 및 이의 리셋 제어 방법 |
EP3958136A1 (en) | 2020-08-17 | 2022-02-23 | Nokia Technologies Oy | Dynamically reprogrammable topologically unique integrated circuit identification |
FR3117225B1 (fr) * | 2020-12-04 | 2024-05-17 | Stmicroelectronics Grand Ouest Sas | Procédé de réinitialisation d’un dispositif maître d’un système sur puce et système sur puce correspondant |
US11989567B2 (en) * | 2022-03-24 | 2024-05-21 | Lenovo Global Technology (United States) Inc. | Automatic systems devices rediscovery |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130073878A1 (en) | 2011-09-19 | 2013-03-21 | Sonics, Inc. | Apparatus and methods for an interconnect power manager |
US20140082237A1 (en) | 2012-09-20 | 2014-03-20 | Aviad Wertheimer | Run-time fabric reconfiguration |
US20140095911A1 (en) | 2012-09-29 | 2014-04-03 | Nir Rosenzweig | Controlling Power Consumption By Power Management Link |
US20140115207A1 (en) | 2012-10-22 | 2014-04-24 | Venkatraman Iyer | High performance interconnect physical layer |
Family Cites Families (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850521B1 (en) | 1999-03-17 | 2005-02-01 | Broadcom Corporation | Network switch |
US6604159B1 (en) | 1999-08-12 | 2003-08-05 | Mips Technologies, Inc. | Data release to reduce latency in on-chip system bus |
US6829666B1 (en) | 1999-09-29 | 2004-12-07 | Silicon Graphics, Incorporated | Modular computing architecture having common communication interface |
US6654896B1 (en) * | 2000-05-16 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Handling of multiple compliant and non-compliant wake-up sources in a computer system |
US6678767B1 (en) | 2000-10-06 | 2004-01-13 | Broadcom Corp | Bus sampling on one edge of a clock signal and driving on another edge |
TW513635B (en) | 2000-11-24 | 2002-12-11 | Ibm | Method and structure for variable-length frame support in a shared memory switch |
US7436954B2 (en) | 2001-02-28 | 2008-10-14 | Cavium Networks, Inc. | Security system with an intelligent DMA controller |
US7174467B1 (en) | 2001-07-18 | 2007-02-06 | Advanced Micro Devices, Inc. | Message based power management in a multi-processor system |
US7577857B1 (en) * | 2001-08-29 | 2009-08-18 | 3Com Corporation | High speed network interface with automatic power management with auto-negotiation |
US6976134B1 (en) | 2001-09-28 | 2005-12-13 | Emc Corporation | Pooling and provisioning storage resources in a storage network |
US7664018B2 (en) | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
US7283944B2 (en) | 2003-12-15 | 2007-10-16 | Springsoft, Inc. | Circuit simulation bus transaction analysis |
US7260688B1 (en) | 2004-04-15 | 2007-08-21 | Xilinx, Inc. | Method and apparatus for controlling access to memory circuitry |
US7500066B2 (en) | 2005-04-30 | 2009-03-03 | Tellabs Operations, Inc. | Method and apparatus for sharing instruction memory among a plurality of processors |
KR100653087B1 (ko) | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
EP1785811B1 (en) * | 2005-11-14 | 2018-12-05 | Texas Instruments Incorporated | Memory information transfer power management |
US20070130344A1 (en) | 2005-11-14 | 2007-06-07 | Pepper Timothy C | Using load balancing to assign paths to hosts in a network |
US7912075B1 (en) | 2006-05-26 | 2011-03-22 | Avaya Inc. | Mechanisms and algorithms for arbitrating between and synchronizing state of duplicated media processing components |
EP2227749B1 (en) | 2007-12-06 | 2014-08-27 | Technion Research & Development Foundation Ltd. | Bus enhanced network on chip |
US20090245257A1 (en) | 2008-04-01 | 2009-10-01 | International Business Machines Corporation | Network On Chip |
WO2010022767A1 (en) | 2008-08-26 | 2010-03-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Packet forwarding in a network |
JP5498505B2 (ja) | 2008-12-19 | 2014-05-21 | エスティー‐エリクソン、ソシエテ、アノニム | データバースト間の競合の解決 |
US20100158005A1 (en) | 2008-12-23 | 2010-06-24 | Suvhasis Mukhopadhyay | System-On-a-Chip and Multi-Chip Systems Supporting Advanced Telecommunication Functions |
US9344401B2 (en) | 2009-02-04 | 2016-05-17 | Citrix Systems, Inc. | Methods and systems for providing translations of data retrieved from a storage system in a cloud computing environment |
US9514074B2 (en) | 2009-02-13 | 2016-12-06 | The Regents Of The University Of Michigan | Single cycle arbitration within an interconnect |
US8448001B1 (en) * | 2009-03-02 | 2013-05-21 | Marvell International Ltd. | System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device |
WO2010103670A1 (en) | 2009-03-12 | 2010-09-16 | Hitachi, Ltd. | Storage apparatus and method for controlling the same |
JP5083464B2 (ja) | 2009-05-25 | 2012-11-28 | 日本電気株式会社 | ネットワークオンチップとネットワークルーティング方法とシステム |
US8831666B2 (en) | 2009-06-30 | 2014-09-09 | Intel Corporation | Link power savings with state retention |
CN101651625B (zh) | 2009-09-03 | 2011-09-21 | 中兴通讯股份有限公司 | 多业务恢复的选路装置及选路方法 |
US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US8850250B2 (en) | 2010-06-01 | 2014-09-30 | Intel Corporation | Integration of processor and input/output hub |
US8904115B2 (en) | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
KR101687273B1 (ko) | 2011-08-22 | 2016-12-16 | 인텔 코포레이션 | 동적으로 선택 가능한 중복 공유된 링크 물리적 경로들을 사용하여 개방형 코어 프로토콜 기반 상호 접속 네트워크들에서 데이터 처리량 개선을 위한 방법 |
US8711867B2 (en) | 2011-08-26 | 2014-04-29 | Sonics, Inc. | Credit flow control scheme in a router with flexible link widths utilizing minimal storage |
KR102082241B1 (ko) * | 2011-09-06 | 2020-02-27 | 인텔 코포레이션 | 전력 효율적 프로세서 아키텍처 |
US8711875B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Aggregating completion messages in a sideband interface |
US8713234B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Supporting multiple channels of a single interface |
WO2013048960A1 (en) * | 2011-09-30 | 2013-04-04 | Intel Corporation | Managing sideband segments in on-die system fabric |
US20130117511A1 (en) * | 2011-11-08 | 2013-05-09 | Arm Limited | Data processing apparatus and method |
US9053251B2 (en) | 2011-11-29 | 2015-06-09 | Intel Corporation | Providing a sideband message interface for system on a chip (SoC) |
WO2013105967A1 (en) | 2012-01-13 | 2013-07-18 | Intel Corporation | Efficient peer-to-peer communication support in soc fabrics |
US8924779B2 (en) * | 2012-03-30 | 2014-12-30 | Lsi Corporation | Proxy responder for handling anomalies in a hardware system |
US9258234B1 (en) * | 2012-12-28 | 2016-02-09 | Juniper Networks, Inc. | Dynamically adjusting liveliness detection intervals for periodic network communications |
US9223668B2 (en) | 2013-03-13 | 2015-12-29 | Intel Corporation | Method and apparatus to trigger and trace on-chip system fabric transactions within the primary scalable fabric |
US9471521B2 (en) | 2013-05-15 | 2016-10-18 | Stmicroelectronics S.R.L. | Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit |
US20150026494A1 (en) | 2013-07-19 | 2015-01-22 | Sonics, Inc. | Intelligent mesochronous synchronizer |
US9473388B2 (en) | 2013-08-07 | 2016-10-18 | Netspeed Systems | Supporting multicast in NOC interconnect |
US20150199134A1 (en) | 2014-01-10 | 2015-07-16 | Qualcomm Incorporated | System and method for resolving dram page conflicts based on memory access patterns |
JP5847887B2 (ja) | 2014-06-17 | 2016-01-27 | 株式会社東芝 | オンチップルータ及びそれを用いたマルチコアシステム |
US9742630B2 (en) | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US9727114B2 (en) * | 2014-09-25 | 2017-08-08 | Telefonaktiebolaget L M Ericsson (Publ) | HW-controlled power domains with automatic power-on request |
US9971397B2 (en) * | 2014-10-08 | 2018-05-15 | Apple Inc. | Methods and apparatus for managing power with an inter-processor communication link between independently operable processors |
TWI536267B (zh) * | 2014-11-07 | 2016-06-01 | 瑞昱半導體股份有限公司 | 應用於操作模式有限狀態機的控制方法以及電腦可讀媒體 |
KR102347657B1 (ko) * | 2014-12-02 | 2022-01-06 | 삼성전자 주식회사 | 전자 장치 및 이의 공유 캐시 메모리 제어 방법 |
US10210120B2 (en) | 2015-03-26 | 2019-02-19 | Intel Corporation | Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch |
GB2537855B (en) * | 2015-04-28 | 2018-10-24 | Advanced Risc Mach Ltd | Controlling transitions of devices between normal state and quiescent state |
US10157160B2 (en) * | 2015-06-04 | 2018-12-18 | Intel Corporation | Handling a partition reset in a multi-root system |
US9733689B2 (en) * | 2015-06-27 | 2017-08-15 | Intel Corporation | Hardware apparatuses and methods to perform transactional power management |
US10353747B2 (en) | 2015-07-13 | 2019-07-16 | Futurewei Technologies, Inc. | Shared memory controller and method of using same |
US10209734B2 (en) * | 2016-01-25 | 2019-02-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
KR102497804B1 (ko) | 2016-04-01 | 2023-02-10 | 한국전자통신연구원 | 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 |
US10133341B2 (en) * | 2016-06-06 | 2018-11-20 | Arm Limited | Delegating component power control |
US10452124B2 (en) * | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US10223128B2 (en) * | 2016-09-23 | 2019-03-05 | Apple Inc. | Booting and power management |
US10775871B2 (en) * | 2016-11-10 | 2020-09-15 | Apple Inc. | Methods and apparatus for providing individualized power control for peripheral sub-systems |
US10725955B2 (en) * | 2017-12-08 | 2020-07-28 | Arm Limited | Power control of inter-domain transaction bridge |
US10642341B2 (en) * | 2018-03-23 | 2020-05-05 | Juniper Networks, Inc. | Selective modification of power states based on conditions |
US10739836B2 (en) * | 2018-03-27 | 2020-08-11 | Intel Corporation | System, apparatus and method for handshaking protocol for low power state transitions |
EP3776231B1 (en) | 2018-03-30 | 2023-05-03 | Google LLC | Procedures for implementing source based routing within an interconnect fabric on a system on chip |
US20190302861A1 (en) | 2018-03-30 | 2019-10-03 | Provino Technologies, Inc. | Protocol level control for system on a chip (soc) agent reset and power management |
US11294850B2 (en) | 2019-03-29 | 2022-04-05 | Intel Corporation | System, apparatus and method for increasing bandwidth of edge-located agents of an integrated circuit |
-
2019
- 2019-03-28 US US16/368,418 patent/US20190302861A1/en not_active Abandoned
- 2019-03-28 JP JP2020552287A patent/JP7383631B2/ja active Active
- 2019-03-28 US US16/368,392 patent/US20190303777A1/en not_active Abandoned
- 2019-03-28 KR KR1020207026420A patent/KR102679562B1/ko active IP Right Grant
- 2019-03-28 WO PCT/US2019/024586 patent/WO2019191431A1/en active Application Filing
- 2019-03-28 EP EP19775100.1A patent/EP3776225A4/en active Pending
- 2019-03-28 US US16/368,443 patent/US11340671B2/en active Active
-
2020
- 2020-09-23 IL IL277567A patent/IL277567A/en unknown
-
2022
- 2022-03-24 US US17/656,378 patent/US11914440B2/en active Active
- 2022-05-27 US US17/804,367 patent/US20220291730A1/en not_active Abandoned
-
2023
- 2023-11-08 JP JP2023190712A patent/JP2024020317A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130073878A1 (en) | 2011-09-19 | 2013-03-21 | Sonics, Inc. | Apparatus and methods for an interconnect power manager |
US20140082237A1 (en) | 2012-09-20 | 2014-03-20 | Aviad Wertheimer | Run-time fabric reconfiguration |
US20140095911A1 (en) | 2012-09-29 | 2014-04-03 | Nir Rosenzweig | Controlling Power Consumption By Power Management Link |
US20140115207A1 (en) | 2012-10-22 | 2014-04-24 | Venkatraman Iyer | High performance interconnect physical layer |
Also Published As
Publication number | Publication date |
---|---|
WO2019191431A1 (en) | 2019-10-03 |
KR102679562B1 (ko) | 2024-07-01 |
US20190303777A1 (en) | 2019-10-03 |
US20190302861A1 (en) | 2019-10-03 |
IL277567A (en) | 2020-11-30 |
US20220214731A1 (en) | 2022-07-07 |
US11914440B2 (en) | 2024-02-27 |
JP2021519463A (ja) | 2021-08-10 |
EP3776225A1 (en) | 2021-02-17 |
JP2024020317A (ja) | 2024-02-14 |
US11340671B2 (en) | 2022-05-24 |
KR20200139673A (ko) | 2020-12-14 |
US20220291730A1 (en) | 2022-09-15 |
EP3776225A4 (en) | 2022-01-05 |
US20190303778A1 (en) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7383631B2 (ja) | システムオンチップ(SoC)エージェントのリセットおよび電力管理のためのプロトコルレベル制御 | |
US10205653B2 (en) | Fabric discovery for a cluster of nodes | |
US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
US10198294B2 (en) | Handling tenant requests in a system that uses hardware acceleration components | |
US7272741B2 (en) | Hardware coordination of power management activities | |
US20080307422A1 (en) | Shared memory for multi-core processors | |
US20130097351A1 (en) | System and Method for High-Performance, Low-Power Data Center Interconnect Fabric | |
JP2021519464A (ja) | 相互接続に関連付けられている仮想チャネルを介するトランザクションの部分のアービトレーション | |
US20160308649A1 (en) | Providing Services in a System having a Hardware Acceleration Plane and a Software Plane | |
GB2460735A (en) | Bus Fabric for Embedded System Comprising Peer-to-Peer Communication Matrix | |
JP2023543723A (ja) | マルチgpuシステムの分散型電力管理を実行するためのメカニズム | |
US12010033B2 (en) | On chip router | |
US20220263770A1 (en) | Application-to-application resource reservation schemes for precision networking | |
KR101061187B1 (ko) | 버스 시스템 및 그 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7383631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |