JP7365539B2 - chip resistor - Google Patents
chip resistor Download PDFInfo
- Publication number
- JP7365539B2 JP7365539B2 JP2019043292A JP2019043292A JP7365539B2 JP 7365539 B2 JP7365539 B2 JP 7365539B2 JP 2019043292 A JP2019043292 A JP 2019043292A JP 2019043292 A JP2019043292 A JP 2019043292A JP 7365539 B2 JP7365539 B2 JP 7365539B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- protective film
- trimming groove
- pair
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 claims description 49
- 230000001681 protective effect Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 20
- 238000007747 plating Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
本発明は、各種電子機器に使用されるチップ抵抗器に関する。 The present invention relates to chip resistors used in various electronic devices.
従来のこの種のチップ抵抗器は、図３、図４に示すように、絶縁基板１と、この絶縁基板１の上面の両端部に設けられた一対の電極２と、絶縁基板１の上面に設けられ、かつ一対の電極２間に形成された抵抗体３と、少なくとも抵抗体３を覆うように設けられた保護膜４と、一対の電極２と電気的に接続されるように絶縁基板１の両端面に設けられた一対の端面電極５と、一対の電極２の一部と一対の端面電極５の表面に形成されためっき層６とを備えていた。
As shown in FIGS. 3 and 4, a conventional chip resistor of this type includes an
また、保護膜４はガラスで構成された第１の保護膜４ａと、第１の保護膜４ａを覆う樹脂で構成された第２の保護膜４ｂとで構成されていた。そして、抵抗体３には抵抗値調整用のトリミング溝７が設けられ、トリミング溝７の全面を覆う箇所に第１の保護膜４ａが位置し、さらに、第１の保護膜４ａを形成した後、トリミング溝７を形成するようにしていた。
Further, the
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
Note that, as prior art document information regarding the invention of this application, for example,
上記した従来のチップ抵抗器においては、トリミング溝７の形状、および形成可能な範囲には限界があるため、抵抗値の微調整が困難となり、抵抗値精度を高くするのが困難になるという課題を有していた。
In the conventional chip resistor described above, there is a limit to the shape of the
本発明は上記従来の課題を解決するもので、抵抗値精度を高くすることが可能なチップ抵抗器を提供することを目的とするものである。 The present invention solves the above-mentioned conventional problems, and aims to provide a chip resistor that can improve resistance value accuracy.
第１の態様に係るチップ抵抗器は、絶縁基板と、前記絶縁基板の上面の両端部に設けられた一対の電極と、前記絶縁基板の上面に設けられ、かつ前記一対の電極間に形成された抵抗体と、前記抵抗体に設けられた第１トリミング溝、第２トリミング溝と、前記抵抗体を覆う第１の保護膜と、前記第１の保護膜を覆う第２の保護膜とを備え、前記第１の保護膜は前記抵抗体の一部を覆い、前記第１の保護膜で覆われた前記抵抗体に前記第１トリミング溝が設けられ、前記第１の保護膜で覆われていない前記抵抗体に前記第２トリミング溝が設けられている。 A chip resistor according to a first aspect includes an insulating substrate, a pair of electrodes provided on both ends of an upper surface of the insulating substrate, and a chip resistor provided on the upper surface of the insulating substrate and formed between the pair of electrodes. a resistor, a first trimming groove and a second trimming groove provided in the resistor, a first protective film covering the resistor, and a second protective film covering the first protective film. The first protective film covers a part of the resistor, the resistor covered with the first protective film is provided with the first trimming groove, and the resistor covered with the first protective film is provided with the first trimming groove. The second trimming groove is provided in the resistor that is not covered.
第２の態様に係るチップ抵抗器は、第１の態様において、前記第２トリミング溝が前記抵抗体の側辺を長手方向に切欠くように設けられている。 In the chip resistor according to the second aspect, in the first aspect, the second trimming groove is provided so as to cut out the side of the resistor in the longitudinal direction.
第３の態様に係るチップ抵抗器は、第１の態様において、前記第２トリミング溝が前記抵抗体の前記第１トリミング溝と対向する箇所には設けられていない。 In the chip resistor according to the third aspect, in the first aspect, the second trimming groove is not provided at a location facing the first trimming groove of the resistor.
本開示のチップ抵抗器は、第２トリミング溝によって抵抗値の微調整が可能となるため、抵抗値精度を高くすることができるという優れた効果を奏する。 The chip resistor of the present disclosure allows fine adjustment of the resistance value by the second trimming groove, and thus has an excellent effect of increasing the accuracy of the resistance value.
図１は本開示の一実施の形態におけるチップ抵抗器の断面図、図２は同チップ抵抗器の主要部の上面図である。 FIG. 1 is a sectional view of a chip resistor according to an embodiment of the present disclosure, and FIG. 2 is a top view of the main parts of the chip resistor.
本開示の一実施の形態におけるチップ抵抗器は、図１、図２に示すように、絶縁基板１１と、この絶縁基板１１の上面の両端部に設けられた一対の電極１２と、絶縁基板１１の上面に設けられ、かつ一対の電極１２間に形成された抵抗体１３と、抵抗体１３に設けられた第１トリミング溝１４、第２トリミング溝１５と、抵抗体１３を覆う第１の保護膜１６と、第１の保護膜１６を覆う第２の保護膜１７とを備えている。
As shown in FIGS. 1 and 2, a chip resistor according to an embodiment of the present disclosure includes an insulating substrate 11, a pair of electrodes 12 provided at both ends of the upper surface of the insulating substrate 11, and an insulating substrate 11. A
また、一対の電極１２と電気的に接続されるように絶縁基板１１の両端面に設けられた一対の端面電極１８と、一対の電極１２の一部と一対の端面電極１８の表面に形成されためっき層１９とを備えた構成としている。 Further, a pair of end surface electrodes 18 are provided on both end surfaces of the insulating substrate 11 so as to be electrically connected to the pair of electrodes 12, and a portion of the pair of electrodes 12 and a surface of the pair of end surface electrodes 18 are formed. The structure includes a plating layer 19.
なお、図２では、第２の保護膜１７、一対の端面電極１８、めっき層１９を省略している。 Note that in FIG. 2, the second protective film 17, the pair of end face electrodes 18, and the plating layer 19 are omitted.
上記構成において、前記絶縁基板１１は、Ａｌ2Ｏ3を９６％含有するアルミナで構成され、その形状は矩形状（上面視にて長方形）となっている。 In the above structure, the insulating substrate 11 is made of alumina containing 96% Al 2 O 3 and has a rectangular shape (rectangular in top view).
また、前記一対の電極１２は、絶縁基板１１の上面の両端部に設けられ、銀等の金属を有する厚膜材料を印刷、焼成することによって形成されている。なお、一対の電極１２の上面に一対の再上面電極（図示せず）を設けてもよく、絶縁基板１１の裏面の両端部に一対の裏面電極（図示せず）を設けてもよい。 The pair of electrodes 12 are provided at both ends of the upper surface of the insulating substrate 11, and are formed by printing and firing a thick film material containing a metal such as silver. Note that a pair of upper surface electrodes (not shown) may be provided on the upper surface of the pair of electrodes 12, and a pair of back surface electrodes (not shown) may be provided on both ends of the back surface of the insulating substrate 11.
さらに、前記抵抗体１３は、絶縁基板１１の上面において、一対の上面電極１２間に、銅ニッケル、銀パラジウム、または酸化ルテニウムからなる厚膜材料を印刷した後、焼成することによって形成され、一対の電極１２と接続されている。なお、図１では、抵抗体１３の両端部が一対の電極１２の両端部の上面に形成されているが、一対の電極１２の両端部の下面に形成してもよい。一対の電極１２間の抵抗体１３に電流が流れる。
Further, the
この抵抗体１３には、第１トリミング溝１４、第２トリミング溝１５がレーザ照射することによって形成されている。第１トリミング溝１４は、抵抗体１３の一対の電極１２が形成されていない一側辺１３ａにＬ字状に設けられている。第２トリミング溝１５は、抵抗体１３の第１トリミング溝１４が形成された一側辺１３ａと対向する異なる他方の側辺１３ｂに形成されている。
A first trimming groove 14 and a second trimming groove 15 are formed in this
Ｌ字状の第１トリミング溝１４は、抵抗体１３の一対の電極１２が並ぶ方向に伸びる平行部を有し、第２トリミング溝１５は、前記平行部が伸びる方向と異なる方向に対応する
箇所に設けられている。なお、第１トリミング溝１４の形状は、Ｌ字状に限定されるものではない。
The L-shaped first trimming groove 14 has a parallel portion extending in the direction in which the pair of electrodes 12 of the
また、第２トリミング溝１５は、抵抗体１３の一対の電極１２が並ぶ方向と直交する方向における第１トリミング溝１４と対向する箇所には設けられていない。
Further, the second trimming groove 15 is not provided at a location facing the first trimming groove 14 in the direction perpendicular to the direction in which the pair of electrodes 12 of the
さらに、第２トリミング溝１５は、抵抗体１３の他方の側辺１３ｂの一部を長手方向Ｘ、すなわち一対の電極１２が並ぶ方向に欠落させるように切欠いて形成されている。これにより、第２トリミング溝１５の先端部分における抵抗体１３に微小クラックが発生するのを低減できる。
Further, the second trimming groove 15 is formed by cutting out a part of the other side 13b of the
第２トリミング溝１５は、第１トリミング溝１４に比べて、形成される箇所の面積が小さい。なお、第２トリミング溝１５は、抵抗体１３の他方の側辺１３ｂに設けるようにさえすればよいが、上述したように長手方向に切欠くようにするのがより好ましい。
The second trimming groove 15 has a smaller area than the first trimming groove 14 . The second trimming groove 15 only needs to be provided on the other side 13b of the
前記第１の保護膜１６は、抵抗体１３の一部を覆い、ガラスを主成分とする絶縁体で構成されている。第１の保護膜１６によって、抵抗体１３に第１トリミング溝１４を形成する際のレーザ照射による衝撃を緩和できる。なお、第２トリミング溝１５は、形成される面積が小さいため、レーザ照射による衝撃も小さく、第１の保護膜１６で覆わなくても影響は小さい。
The first protective film 16 covers a part of the
第１の保護膜１６は抵抗体１３の第１トリミング溝１４が形成される箇所を覆い、第２トリミング溝１５が形成される箇所を覆わない。換言すれば、抵抗体１３の第１トリミング溝１４が形成される箇所を第１の保護膜１６で覆い、第１の保護膜１６で覆われていない箇所に第２トリミング溝１５を形成する。このとき、第１の保護膜１６を形成した後、第１トリミング溝１４を形成し、その後に、第２トリミング溝１５を形成する。
The first protective film 16 covers the portion of the
第１の保護膜１６はガラスで構成されており、抵抗体１３は第１の保護膜１６よりレーザの吸収がよいため、第２トリミング溝１５を第１の保護膜１６で覆わないようにすることによって、第２トリミング溝１５による抵抗値の修正を精度よく行える。また、レーザ照射で切削する箇所の厚みが薄くなるため、第２トリミング溝１５を形成するレーザのパワーを弱くすることができる。
The first protective film 16 is made of glass, and the
前記第２の保護膜１７は、第１の保護膜１６全体および一対の電極１２の一部を覆い、エポキシ樹脂で構成されている。また、第２の保護膜１７は、第１の保護膜１６で覆われていない第２トリミング溝１５を完全に覆うように設けられている。 The second protective film 17 covers the entire first protective film 16 and a portion of the pair of electrodes 12, and is made of epoxy resin. Further, the second protective film 17 is provided so as to completely cover the second trimming groove 15 that is not covered with the first protective film 16.
前記一対の端面電極１８は、絶縁基板１１の両端面に設けられ、第２の保護膜１７から露出した一対の電極１２の上面と電気的に接続されるように、Ａｇと樹脂からなる材料を印刷することによって形成される。なお、金属材料をスパッタすることにより形成してもよい。 The pair of end surface electrodes 18 are provided on both end surfaces of the insulating substrate 11 and made of a material made of Ag and resin so as to be electrically connected to the upper surfaces of the pair of electrodes 12 exposed from the second protective film 17. Formed by printing. Note that it may be formed by sputtering a metal material.
さらに、一対の電極１２の一部と一対の端面電極１８の表面には、Ｎｉめっき層、Ｓｎめっき層からなるめっき層１９が形成されている。このとき、めっき層１９は第２の保護膜１７と接している。なお、Ｎｉめっき層の下層にＣｕめっき層があってもよい。 Furthermore, a plating layer 19 consisting of a Ni plating layer and a Sn plating layer is formed on a part of the pair of electrodes 12 and on the surfaces of the pair of end face electrodes 18. At this time, the plating layer 19 is in contact with the second protective film 17. Note that there may be a Cu plating layer below the Ni plating layer.
上記したように本一実施の形態においては、第２トリミング溝１５によって抵抗値の微調整が可能となるため、抵抗値精度を高くすることができるという効果が得られる。 As described above, in the present embodiment, the resistance value can be finely adjusted by the second trimming groove 15, so that the effect of increasing the resistance value accuracy can be obtained.
また、第２トリミング溝１５が、抵抗体１３の第１トリミング溝１４と対向する箇所に
は設けられておらず、また、一対の電極１２が並ぶ方向に欠落させるように切欠いて形成されているため、負荷集中する箇所が増加することはない。
Further, the second trimming groove 15 is not provided in a portion of the
本発明に係るチップ抵抗器は、抵抗値精度を高くすることができるという効果を有するものであり、特に、各種電子機器に使用されるチップ抵抗器等において有用となるものである。 The chip resistor according to the present invention has the effect of increasing resistance value accuracy, and is particularly useful in chip resistors used in various electronic devices.
１１ 絶縁基板
１２ 一対の電極
１３ 抵抗体
１４ 第１トリミング溝
１５ 第２トリミング溝
１６ 第１の保護膜
１７ 第２の保護膜
11 Insulating substrate 12 Pair of
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019043292A JP7365539B2 (en) | 2019-03-11 | 2019-03-11 | chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019043292A JP7365539B2 (en) | 2019-03-11 | 2019-03-11 | chip resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020149984A JP2020149984A (en) | 2020-09-17 |
| JP7365539B2 true JP7365539B2 (en) | 2023-10-20 |
Family
ID=72429826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019043292A Active JP7365539B2 (en) | 2019-03-11 | 2019-03-11 | chip resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7365539B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270402A (en) | 2001-03-09 | 2002-09-20 | Rohm Co Ltd | Chip resistor |
| JP6326246B2 (en) | 2014-02-26 | 2018-05-16 | 石坂産業株式会社 | Recycling method of selected soil extracted from earth and sand mixed waste |
| JP2018195637A (en) | 2017-05-15 | 2018-12-06 | Koa株式会社 | Manufacturing method of chip resistor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326246A (en) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Thick film circuit board and production thereof |
| JPH08124729A (en) * | 1994-10-28 | 1996-05-17 | Nec Corp | Film resistor for trimming, its mounting structure, and its trimming method |
| JP2929966B2 (en) * | 1995-04-11 | 1999-08-03 | 株式会社村田製作所 | How to trim the resistor |
| JPH1126204A (en) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | Resistor and manufacture thereof |
-
2019
- 2019-03-11 JP JP2019043292A patent/JP7365539B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270402A (en) | 2001-03-09 | 2002-09-20 | Rohm Co Ltd | Chip resistor |
| JP6326246B2 (en) | 2014-02-26 | 2018-05-16 | 石坂産業株式会社 | Recycling method of selected soil extracted from earth and sand mixed waste |
| JP2018195637A (en) | 2017-05-15 | 2018-12-06 | Koa株式会社 | Manufacturing method of chip resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020149984A (en) | 2020-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7385358B2 (en) | chip resistor | |
| JP4909077B2 (en) | Chip resistor | |
| JP2022105204A (en) | Chip resistor | |
| JP2018074143A (en) | Resistive element and resistive element assembly | |
| JP2019140299A (en) | Chip resistor | |
| JP7365539B2 (en) | chip resistor | |
| CN109416964B (en) | Chip resistor | |
| CN113597649B (en) | Chip resistor | |
| JP2020170747A (en) | Chip resistor | |
| JP4729398B2 (en) | Chip resistor | |
| JP6878728B2 (en) | Chip Resistor and Chip Resistor Assembly | |
| JP2021086837A (en) | Chip resistor | |
| WO2020170750A1 (en) | Resistor | |
| JP2020129602A (en) | Resistor | |
| JP2020009531A (en) | Circuit protection element | |
| WO2020230713A1 (en) | Resistor | |
| CN110024055B (en) | Chip resistor manufacturing method and chip resistor | |
| JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
| JP2009088368A (en) | Method of manufacturing low-resistance chip resistor | |
| JP2011142117A (en) | Jumper chip component and method for manufacturing the same | |
| WO2023053594A1 (en) | Chip resistor | |
| JP7209140B2 (en) | chip resistor | |
| WO2021106676A1 (en) | Chip resistor | |
| US20240021345A1 (en) | Resistor | |
| JP2020013804A (en) | Chip resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220218 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20221020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230911 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7365539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |