JP7348032B2 - 電流測定回路、電流測定方法 - Google Patents

Description

本明細書中に開示されている発明は、電流測定回路及び電流測定方法に関する。

従来、高速スイッチ素子（ＳｉＣ－ＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］など）のターンオン遷移期間及びターンオフ遷移期間における過渡電流波形を測定する手段として、各種方式（ロゴスキー方式、ＣＴ方式、ホール素子方式など）の電流プローブが広く一般に用いられている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１３－７２８２２号公報

しかしながら、図１６で示したように、スイッチ素子１００に流れる電流Ｉを電流プローブ１０１で測定するためには、電流Ｉが流れる導体１０２を実機（本図左）とは異なる形態で引き回さねばならず、正しい測定結果が得られないおそれもあった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、スイッチ素子の過渡電流波形を高精度に測定することのできる電流測定回路及び電流測定方法を提供することを目的とする。

本明細書中に開示されている電流測定回路は、前記スイッチ素子に直列接続されたセンス抵抗と、第１端が前記センス抵抗の第１端に接続されて第２端がセンス信号の出力端に接続された抵抗と、第１端が前記センス信号の出力端に接続されて第２端が前記センス抵抗の第２端に接続されたキャパシタと、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る電流測定回路において、前記センス抵抗の抵抗値をＲＳＥＮとし、前記センス抵抗のインダクタンス値をＬＳＥＮとし、前記抵抗の抵抗値をＲＳとし、前記キャパシタの容量値をＣＳとすると、ＲＳＥＮ×ＲＳ＝ＬＳＥＮ／ＣＳが成立する構成（第２の構成）にするとよい。

また、上記第１又は第２の構成から成る電流測定回路において、前記センス抵抗は、所定の単位抵抗値を持つ単位抵抗素子をｍ直列×ｎ並列に接続して成る構成（第３の構成）にするとよい。

また、上記第１～第３いずれかの構成から成る電流測定回路において、前記抵抗の抵抗値は、１５０～４７０Ωである構成（第４の構成）にするとよい。

また、上記第１～第４いずれかの構成から成る電流測定回路において、前記キャパシタの容量値は、１０００～２２００ｐＦである構成（第５の構成）にするとよい。

また、上記第１～第５いずれかの構成から成る電流測定回路において、前記センス抵抗の抵抗値は、３．０～６．６７ｍΩである構成（第６の構成）にするとよい。

また、上記第１～第６いずれかの構成から成る電流測定回路において、前記センス抵抗のインダクタンス値は、０．５～２．８４ｎＨである構成（第７の構成）にするとよい。

また、上記第１～第７いずれかの構成から成る電流測定回路は、前記スイッチ素子のゲート・ソース間に形成される信号ループから分離された位置に設けられている構成（第８の構成）にするとよい。

また、上記第１～第８いずれかの構成から成る電流測定回路は、前記スイッチ素子と接地端または電源端との間に設けられている構成（第９の構成）にするとよい。

また、本明細書中に開示されている電流測定方法は、上記第１～第９いずれかの構成から成る電流測定回路から出力される前記センス信号に基づいて、前記スイッチ素子のターンオン遷移期間及びターンオフ遷移期間における過渡電流波形を測定する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、スイッチ素子の過渡電流波形を高精度に測定することのできる電流測定回路及び電流測定方法を提供することが可能となる。

電流測定回路の第１実施形態を示す図 第１実施形態におけるセンス抵抗の実装例を示す図 第１実施形態における測定波形を示す図 電流測定回路の第２実施形態を示す図 第２実施形態における測定波形を示す図 第３実施形態におけるセンス抵抗の実装例を示す図 センス抵抗の周波数特性を示す図 第３実施形態における測定波形を示す図 第４実施形態におけるセンス抵抗の実装例を示す図 第４実施形態における測定波形を示す図 第５実施形態における電流測定回路の実装位置を示す図 第５実施形態における測定波形を示す図 第６実施形態における電流測定回路の実装位置を示す図 第６実施形態における測定波形を示す図 電流測定回路の導入事例を示す図 電流プローブを用いた電流測定の一例を示す図

＜第１実施形態（比較例）＞
図１は、電流測定回路の第１実施形態（後出の第２実施形態以下と対比される比較例に相当）を示す図である。本実施形態の電流測定回路１０は、スイッチ素子１（本図では、ＳｉＣ－ＮＭＯＳＦＥＴ）に直列接続されたセンス抵抗１１を有し、スイッチ素子１のドレイン・ソース間に流れるドレイン電流Ｉｄｓ（例えば１００Ａ）に応じたセンス信号Ｓ１０を出力する。なお、スイッチ素子１は、ゲート抵抗Ｒｇ及びゲート容量Ｃｇ（いずれも不図示）を持つ。

センス抵抗１１は、スイッチ素子１のソースと接地端ＰＧＮＤの間に接続されており、その第１端（＝高電位端）に現れるノード電圧ＶＲＳＥＮがセンス信号Ｓ１０として引き出される。なお、センス抵抗１１は、抵抗成分ＲＳＥＮのほかに、インダクタンス成分ＬＳＥＮ（いわゆるＥＳＬ［equivalent series inductance］）を持つ。

図２は、第１実施形態におけるセンス抵抗１１の実装例を示す図である。本実装例のセンス抵抗１１は、所定の単位抵抗値（例えば２０ｍΩ）を持つ単位抵抗素子Ｒ１（例えば３．２ｍｍ×１．６ｍｍサイズのチップ抵抗器）を２直列×６並列に接続して成る。従って、Ｒ１＝２０ｍΩである場合には、ＲＳＥＮ＝６．６７ｍΩとなる。

なお、単位抵抗素子Ｒ１を６並列とすることにより、単一の抵抗素子を用いる場合と比べて、センス抵抗１１のインダクタンス成分ＬＳＥＮを小さく抑えることができる。

図３は、第１実施形態における測定波形を示す図であり、上から順に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＲＳＥＮ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。

また、測定条件は、Ｒｇ＝３．３Ω、Ｃｇ＝３０ｎＦ、ＲＳＥＮ＝６．６７ｍΩ、ＬＳＥＮ＝１．７２ｎＨである。

ゲート・ソース間電圧Ｖｇｓが上昇してスイッチ素子１がオンすると、ドレイン・ソース間電圧Ｖｄｓが低下すると共にドレイン電流Ｉｄｓが増大する（時刻ｔ１１～ｔ１２のターンオン遷移期間τｏｎを参照）。一方、ゲート・ソース間電圧Ｖｇｓが低下してスイッチ素子１がオフすると、ドレイン・ソース間電圧Ｖｄｓが上昇すると共にドレイン電流Ｉｄｓが減少する（時刻ｔ１３～ｔ１４のターンオフ遷移期間τｏｆｆを参照）。

ところで、極めて短時間（τｏｎ（τｏｆｆ）＝数ｎｓ～数百ｎｓ）で大電流の立上げ／立下げが可能なスイッチ素子１（＝ＳｉＣデバイスやＧＡＮデバイスなど）のスイッチング損失を正しく評価するためには、電流測定回路１０から出力されるセンス信号Ｓ１０に基づいて、スイッチ素子１のターンオン遷移期間τｏｎ及びターンオフ遷移期間τｏｆｆにおけるドレイン電流Ｉｄｓの過渡電流波形を正確に測定することが重要となる。

しかしながら、先にも述べたように、センス抵抗１１は、本来の抵抗成分ＲＳＥＮだけでなく、インダクタンス成分ＬＳＥＮを持つ。そのため、スイッチ素子１のターンオン遷移期間τｏｎ及びターンオフ遷移期間τｏｆｆには、インダクタンス成分ＬＳＥＮに起電圧（サージ電圧）が生じるので、ドレイン電流Ｉｄｓの実測波形が理想波形（本来の過渡電流波形）から大きく乖離してしまう。

以下では、センス抵抗１１がインダクタンス成分ＬＳＥＮを持っていても、ドレイン電流Ｉｄｓの過渡電流波形を高精度に測定することのできる電流測定回路１０の新規な実施形態を提案する。

＜第２実施形態＞
図４は、電流測定回路の第２実施形態を示す図である。本実施形態の電流測定回路１０は、先出のセンス抵抗１１に加えて抵抗１２とキャパシタ１３をさらに有し、両素子間に現れるノード電圧ＶＣＳをセンス信号Ｓ１０として出力する。なお、センス抵抗１１は、先出の図２と同じく、単位抵抗素子Ｒ１（２０ｍΩ）を２直列×６並列に接続して成るものとし、ここでは重複した説明は割愛する。

抵抗１２の第１端は、センス抵抗１１の第１端（＝スイッチ素子１のソース）に接続されている。抵抗１２の第２端とキャパシタ１３の第１端は、いずれもセンス信号Ｓ１０の出力端に接続されている。キャパシタ１３の第２端は、センス抵抗１１の第２端（＝接地端ＰＧＮＤ）に接続されている。

なお、センス抵抗１１の抵抗値をＲＳＥＮとし、センス抵抗１１のインダクタンス値をＬＳＥＮとし、抵抗１２の抵抗値をＲＳとし、キャパシタ１３の容量値をＣＳとすると、ＲＳＥＮ×ＲＳ＝ＬＳＥＮ／ＣＳが成立するように、各素子のインピーダンス調整を行うことが望ましい。

このように、抵抗１２とキャパシタ１３から成るＲＣネットワークをセンス抵抗１１の両端間に追加した上で、適切なインピーダンス調整を行うことにより、ＶＣＳ＝ＲＳＥＮ×Ｉｄｓとなる。すなわち、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）として、センス電圧１１のインダクタンス成分ＬＳＥＮの影響を受けることなく、抵抗成分ＲＳＥＮの両端間電圧のみを等価的に測定することができるようになる。

なお、電流検出回路１０は、例えば、センス抵抗１１、抵抗１２、及び、キャパシタ１３を単一のパッケージ（ないしはケース）に収納したモジュールとして、顧客（ユーザ）に提供するとよい。

図５は、第２実施形態における測定波形を示す図であり、上から順に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。また、一点鎖線は第１実施形態の実測波形を示している。

また、測定条件は、Ｒｇ＝３．３Ω、Ｃｇ＝３０ｎＦ、ＲＳＥＮ＝６．６７ｍΩ、ＬＳＥＮ＝１．７２ｎＨ、ＲＳ＝１５０Ω、ＣＳ＝１０００ｐＦである。

本図で示すように、本実施形態の電流測定回路１０によれば、先の第１実施形態と比べて、ターンオン遷移期間τｏｎ（時刻ｔ２１～ｔ２２）及びターンオフ遷移期間τｏｆｆ（時刻ｔ２３～ｔ２４）におけるドレイン電流Ｉｄｓの実測波形を理想波形に近付けることが可能となる。

＜第３実施形態＞
図６は、第３実施形態におけるセンス抵抗１１の実装例を示す図である。本実施形態の電流測定回路１０は、先出の第２実施形態（図４）と同一の回路構成であるが、センス抵抗１１の実装パターンが異なる。

本図に即して具体的に述べると、本実装例のセンス抵抗１１は、所定の単位抵抗値（例えば３．０ｍΩ）を持つ単位抵抗素子Ｒ２（例えば１０．０ｍｍ×５．２ｍｍサイズのチップ抵抗器）を一つだけ接続して成る。従って、Ｒ２＝３．０ｍΩである場合には、ＲＳＥＮ＝３．０ｍΩとなる。

図７は、センス抵抗１１の周波数特性を示す図である。なお、横軸は周波数ｆであり、縦軸はインピーダンスＺである。

本図で示したように、共振周波数ｆｒ（＝ＲＳＥＮ／２π・ＬＳＥＮ）よりも低い周波数帯域では、センス抵抗１１が純粋な抵抗成分ＲＳＥＮとして機能するが、共振周波数ｆｒよりも高い周波数帯域では、センス抵抗１１のインダクタンス成分ＬＳＥＮが悪影響を及ぼすようになる。

例えば、図６で示したように、センス抵抗１１の抵抗成分ＲＳＥＮを所望値（３．０ｍΩ）まで下げるために、単位抵抗素子Ｒ２を単純に大型化すると、センス抵抗１１のインダクタンス成分ＬＳＥＮが増大するので、センス抵抗１１の共振周波数ｆｒが低下する。

このような共振周波数ｆｒの低下により、電流測定回路１０の使用周波数帯域（例えば１０ｋＨｚ～１０ＭＨｚ）において、センス抵抗１１が完全にコイルとして動作する場合には、たとえ図４のＲＣネットワークが導入されていても、スイッチ素子１のターンオン遷移期間τｏｎ及びターンオフ遷移期間τｏｆｆにおけるドレイン電流Ｉｄｓの過渡電流波形を正確に測定することができなくなる。

図８は、第３実施形態における測定波形を示す図であり、上から順に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。また、一点鎖線は第１実施形態の実測波形を示しており、二点鎖線は第２実施形態の実測波形を示している。

また、測定条件は、Ｒｇ＝１０Ω、ＲＳＥＮ＝３．０ｍΩ、ＬＳＥＮ＝２．８４ｎＨ、ＲＳ＝４７０Ω、ＣＳ＝１０００ｐＦである。

本図で示すように、本実施形態の電流測定回路１０では、先の第２実施形態と比べて、ターンオン遷移期間τｏｎ（時刻ｔ３１～ｔ３２）及びターンオフ遷移期間τｏｆｆ（時刻ｔ３３～ｔ３４）におけるドレイン電流Ｉｄｓの実測波形が理想波形から乖離してしまうことが分かる。

＜第４実施形態＞
図９は、第４実施形態におけるセンス抵抗の実装例を示す図である。本実施形態の電流測定回路１０は、先出の第２実施形態（図４）と同一の回路構成であるが、センス抵抗１１の実装パターンが異なる。

本図に即して具体的に述べると、本実装例のセンス抵抗１１は、所定の単位抵抗値（例えば１０ｍΩ）を持つ単位抵抗素子Ｒ３（例えば１．６ｍｍ×３．２ｍｍサイズのチップ抵抗器）を３つ並列に接続して成る。従って、Ｒ３＝１０ｍΩである場合には、ＲＳＥＮ＝３．３ｍΩとなる。

すなわち、図６の単位抵抗素子Ｒ２（３．０ｍΩ）と同等の抵抗成分ＲＳＥＮを得るために、３つの単位抵抗素子Ｒ３（１０Ω）が並列に接続されている。このような実装パターンを採用することにより、単一の単位抵抗素子Ｒ２を用いる場合と比べて、センス抵抗１１のインダクタンス成分ＬＳＥＮを小さく抑えることが可能となり、延いては、共振周波数ｆｒを引き上げることが可能となる。

このように、センス抵抗１１の共振周波数ｆｒを高めるためには、個々のインピーダンス特性が良い単位抵抗素子（＝小型でＥＳＬが小さく、かつ、単位抵抗値の高い素子）を複数並列接続することにより、所望の抵抗成分ＲＳＥＮを得るようにするとよい。

例えば、図示は割愛するが、センス抵抗１１として、４７ｍΩ／１ｎＨの単位抵抗素子を１０個並列に接続することにより、ｆｒ＝７．５ＭＨｚ、及び、ＲＳＥＮ＝４．７ｍΩを実現することができる。

図１０は、第４実施形態における測定波形を示す図であり、上から順番に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。また、一点鎖線は第１実施形態の実測波形を示しており、二点鎖線は第２実施形態の実測波形を示しており、三点鎖線は第３実施形態の実測波形を示している。

また、測定条件は、Ｒｇ＝１０Ω、ＲＳＥＮ＝３．３ｍΩ、ＬＳＥＮ＝０．５ｎＨ、ＲＳ＝１５０Ω、ＣＳ＝２２００ｐＦである。

本図で示すように、本実施形態の電流測定回路１０によれば、先の第２実施形態と比べて、ターンオン遷移期間τｏｎ（時刻ｔ４１～ｔ４２）及びターンオフ遷移期間τｏｆｆ（時刻ｔ４３～ｔ４４）におけるドレイン電流Ｉｄｓの実測波形を理想波形にさらに近付けることが可能となる。

＜ＲＳＥＮ及びＬＳＥＮ＞
上記の第２～第４実施形態を対比すれば明らかなように、スイッチ素子１のターンオン遷移期間τｏｎ及びターンオフ遷移期間τｏｆｆにおけるドレイン電流Ｉｄｓの過渡電流波形を正確に測定するためには、センス抵抗１１の抵抗成分ＲＳＥＮとインダクタンス成分ＬＳＥＮのバランスが非常に重要となる。

なお、センス抵抗１１の抵抗成分ＲＳＥＮを下げると共振周波数ｆｒが低下するので、抵抗成分ＲＳＥＮはあまり下げ過ぎない方がよい。

＜第５実施形態＞
図１１は、第５実施形態における電流測定回路の実装位置を示す図である。本実施形態の電流測定回路１０は、先出の第２実施形態（図４）と同一の回路構成である。また、センス抵抗１１は、先出の図９と同じく、単位抵抗素子Ｒ３（１０ｍΩ）を３つ並列に接続して成るものとする。

ここで、電流測定回路１０は、スイッチ素子１、信号調整部２、ドライバ３、及び、コントローラ４が搭載される評価基板上において、スイッチ素子１のゲート・ソース間に形成されるゲート駆動信号Ｇ１の信号ループ（図中の破線矢印を参照）に組み込まれた位置に設けられている。

すなわち、ゲート制御信号Ｓ１を生成するコントローラ４、及び、ゲート制御信号Ｓ１に応じてゲート駆動信号Ｇ１を生成するドライバ３それぞれの基準電位端は、いずれも接地端ＰＧＮＤに接続されている。

図１２は、第５実施形態における測定波形を示す図であり、上から順に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。

また、測定条件は、Ｒｇ＝３３Ω、ＲＳＥＮ＝３．３ｍΩ、ＬＳＥＮ＝０．５ｎＨ、ＲＳ＝１５０Ω、ＣＳ＝２２００ｐＦである。

先にも述べたように、本実施形態の電流測定回路１０は、ゲート駆動信号Ｇ１が伝達される信号ループ上に設けられている。そのため、ゲート・ソース間電圧Ｖｇｓの変動がセンス信号Ｓ１０（＝ノード電圧ＶＣＳ）に重畳してしまう。

従って、例えば、スイッチ素子１のターンオン遷移期間τｏｎ（時刻ｔ５１～ｔ５２）及びターンオフ遷移期間τｏｆｆ（時刻ｔ５３～ｔ５４）には、プラトー領域におけるゲート・ソース間電圧Ｖｇｓの変動がセンス信号Ｓ１０に重畳するので、ドレイン電流Ｉｄｓの実測波形が理想波形から乖離する。

＜第６実施形態＞
図１３は、第６実施形態における電流測定回路の実装位置を示す図である。本実施形態の電流測定回路１０は、先出の第２実施形態（図４）と同一の回路構成である。また、センス抵抗１１は、先出の図９と同じく、単位抵抗素子Ｒ３（１０ｍΩ）を３つ並列に接続して成るものとする。

ここで、電流測定回路１０は、先出の第５実施形態（図１１）と異なり、スイッチ素子１のゲート・ソース間に形成されるゲート駆動信号Ｇ１の信号ループ（図中の破線矢印を参照）から分離された位置に設けられている。

すなわち、ドライバ３及びコントローラ４それぞれの基準電位端は、いずれもスイッチ素子１のソースに直結されており、接地端ＰＧＮＤから切り離されている。

図１４は、第６実施形態における測定波形を示す図であり、上から順に、スイッチ素子１のゲート・ソース間電圧Ｖｇｓ及びドレイン・ソース間電圧Ｖｄｓ、並びに、センス信号Ｓ１０（＝ノード電圧ＶＣＳ）が描写されている。なお、センス信号Ｓ１０の実線はドレイン電流Ｉｄｓの実測波形であり、破線はドレイン電流Ｉｄｓの理想波形である。

また、測定条件は、Ｒｇ＝３．３Ω、ＲＳＥＮ＝３．３ｍΩ、ＬＳＥＮ＝０．５ｎＨ、ＲＳ＝１５０Ω、ＣＳ＝２２００ｐＦである。

先にも述べたように、本実施形態の電流測定回路１０は、ゲート駆動信号Ｇ１が伝達される信号ループから分離された位置に設けられている。そのため、ゲート・ソース間電圧Ｖｇｓの変動がセンス信号Ｓ１０（＝ノード電圧ＶＣＳ）に重畳することはない。

従って、例えば、スイッチ素子１のターンオン遷移期間τｏｎ（時刻ｔ６１～ｔ６２）及びターンオフ遷移期間τｏｆｆ（時刻ｔ６３～ｔ６４）において、プラトー領域におけるゲート・ソース間電圧Ｖｇｓの変動が生じたとしても、センス信号Ｓ１０には重畳しないので、ドレイン電流Ｉｄｓの実測波形を理想波形に近付けることができる。

＜導入事例＞
図１５は、これまでに説明してきた電流測定回路１０をスイッチング電源に導入した事例を示す図である。本図のスイッチング電源Ｘは、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する降圧型スイッチ出力段の構成要素として、スイッチ素子１Ｈ及び１Ｌ（本図ではＳｉＣ－ＮＭＯＳＦＥＴ）と、キャパシタＣ１と、インダクタＬ１と、を有する。

スイッチ素子１Ｈのドレインは、入力電圧Ｖｉｎの入力端に接続されている。スイッチ素子１Ｈのソースとスイッチ素子１Ｌのドレインは、いずれもスイッチ電圧Ｖｓｗの印加端に接続されている。スイッチ素子１Ｌのソースは、電流測定回路１０を介して接地端ＰＧＮＤに接続されている。スイッチ素子１Ｈ及び１Ｌそれぞれのゲートは、ゲート駆動信号ＧＨ及びＧＬの印加端に接続されている。インダクタＬ１の第１端は、スイッチ電圧Ｖｓｗの印加端に接続されている。インダクタＬ１の第２端とキャパシタＣ１の第１端は、いずれも出力電圧Ｖｏｕｔの出力端に接続されている。キャパシタＣ１の第２端は、接地端ＰＧＮＤに接続されている。

本構成例のスイッチング電源Ｘでは、スイッチ素子１Ｈ及び１Ｌを相補的にオン／オフすることでパルス状のスイッチ電圧Ｖｓｗが生成され、これを整流及び平滑することで出力電圧Ｖｏｕｔが生成される。

なお、電流測定回路１０は、センス信号Ｓ１０に意図しない変動が生じないように、できるだけ電位の安定したノードに導入することが望ましい。
例えば、スイッチ素子１Ｌのドレイン・ソース間に流れるスイッチ電流ＩｓｗＬの過渡電流波形を測定する場合には、パルス駆動されるスイッチ電圧Ｖｗの影響を極力受けないように、スイッチ素子１Ｌのソースと接地端ＰＧＮＤとの間に電流測定回路１０を設けることが望ましい。

また、例えば、スイッチ素子１Ｈのドレイン・ソースに流れるスイッチ電流ＩｓｗＨの過渡電流波形を測定する場合には、スイッチ素子１Ｈのドレインと電源端（＝入力電圧Ｖｉｎの印加端）との間に電流測定回路１０を設けることが望ましい。

なお、電流測定回路１０は、例えば、スイッチング電源Ｘの性能評価時において、スイッチ電流ＩｓｗＬ（またはＩｓｗＨ）の過渡電流波形を測定する手段として、好適に利用することができる。

また、電流測定回路１０は、スイッチング電源Ｘの性能評価時だけでなく、その実使用時における電流検出手段（例えば、過電流検出手段または定電流制御手段）として、そのまま利用することも可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、高速スイッチ素子（ＳｉＣ－ＭＯＳＦＥＴなど）のターンオン遷移期間及びターンオフ遷移期間における過渡電流波形を測定する手段として利用することが可能である。

１、１Ｈ、１Ｌ スイッチ素子
２ 信号調整部
３ ドライバ
４ コントローラ
１０ 電流測定回路
１１ センス抵抗
１２ 抵抗
１３ キャパシタ
Ｃ１ キャパシタ
Ｌ１ インダクタ
Ｒ１～Ｒ３ 単位抵抗素子
ＲＳＥＮ 抵抗成分
ＬＳＥＮ インダクタンス成分
Ｘ スイッチング電源

Claims (9)

1. スイッチ素子に直列接続されたセンス抵抗と、
   第１端が前記センス抵抗の第１端に接続されて第２端がセンス信号の出力端に接続された抵抗と、
   第１端が前記センス信号の出力端に接続されて第２端が前記センス抵抗の第２端に接続されたキャパシタと、
   を有し、
   前記センス抵抗は、所定の単位抵抗値を持つ単位抵抗素子又は前記単位抵抗素子が複数直列接続された単位抵抗素子列を複数並列に接続して成る、電流測定回路。
2. 前記センス抵抗の抵抗値をＲＳＥＮとし、前記センス抵抗のインダクタンス値をＬＳＥＮとし、前記抵抗の抵抗値をＲＳとし、前記キャパシタの容量値をＣＳとすると、ＲＳＥＮ×ＲＳ＝ＬＳＥＮ／ＣＳが成立する、請求項１に記載の電流測定回路。
3. 前記抵抗の抵抗値は、１５０～４７０Ωである、請求項１又は２に記載の電流測定回路。
4. 前記キャパシタの容量値は、１０００～２２００ｐＦである、請求項１～３のいずれか一項に記載の電流測定回路。
5. 前記センス抵抗の抵抗値は、３．０～６．６７ｍΩである、請求項１～４のいずれか一項に記載の電流測定回路。
6. 前記センス抵抗のインダクタンス値は、０．５～２．８４ｎＨである、請求項１～５のいずれか一項に記載の電流測定回路。
7. 前記スイッチ素子のゲート・ソース間に形成される信号ループから分離された位置に設けられている、請求項１～６のいずれか一項に記載の電流測定回路。
8. 前記スイッチ素子と接地端または電源端との間に設けられている、請求項１～７のいずれか一項に記載の電流測定回路。
9. 請求項１～８のいずれか一項に記載の電流測定回路から出力される前記センス信号に基づいて、前記スイッチ素子のターンオン遷移期間及びターンオフ遷移期間における過渡電流波形を測定する、電流測定方法。

Images