JP7320415B2 - Processing device and start-up method - Google Patents

Processing device and start-up method Download PDF

Info

Publication number
JP7320415B2
JP7320415B2 JP2019167159A JP2019167159A JP7320415B2 JP 7320415 B2 JP7320415 B2 JP 7320415B2 JP 2019167159 A JP2019167159 A JP 2019167159A JP 2019167159 A JP2019167159 A JP 2019167159A JP 7320415 B2 JP7320415 B2 JP 7320415B2
Authority
JP
Japan
Prior art keywords
processor
data
processing
system software
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019167159A
Other languages
Japanese (ja)
Other versions
JP2021043864A (en
Inventor
史彦 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2019167159A priority Critical patent/JP7320415B2/en
Publication of JP2021043864A publication Critical patent/JP2021043864A/en
Priority to JP2023119817A priority patent/JP7521081B2/en
Application granted granted Critical
Publication of JP7320415B2 publication Critical patent/JP7320415B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Retry When Errors Occur (AREA)
  • Stored Programmes (AREA)

Description

本発明の実施形態は、処理装置及び起動方法に関する。 TECHNICAL FIELD Embodiments of the present invention relate to a processing apparatus and a start-up method.

装置の動作に関わるシステムソフトウェアなどのソフトウェアのバックアップデータを予め記憶しておき、装置の起動時に、ソフトウェアのデータに改竄又は破損などの誤りがあった場合にバックアップデータを用いてデータを書き戻す技術がある。しかしながら、データの誤りが多数ある場合、データの書き戻しに時間がかかり、装置が使用可能になるまで時間がかかる。 A technology that stores backup data of software such as system software related to the operation of a device in advance, and writes back the data using the backup data if there is an error such as tampering or damage to the software data when the device is started. There is However, if there are many data errors, writing back the data takes time and it takes time before the device is ready for use.

特開2012-252701号公報JP 2012-252701 A

本発明の実施形態が解決しようとする課題は、ソフトウェアのデータに誤りがあった場合に、使用可能になるまでの時間を短くすることができる処理装置及び起動方法を提供することである。 The problem to be solved by the embodiments of the present invention is to provide a processing device and a start-up method that can shorten the time until the software becomes ready for use when there is an error in software data.

実施形態の処理装置は、第1の記憶領域、第2の記憶領域及び処理部を含む。第1の記憶領域は、第1のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する。第2の記憶領域は、前記第1のシステムソフトウェアのコピーである第2のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する。処理部は、前記第1の記憶領域内の前記ソフトウェアのデータに誤りを検出した場合、前記誤りの修復にかかる予想時間を求める。処理部は、前記予想時間が閾値未満であるならば、前記第1のシステムソフトウェアを起動する場合に前記誤りを修復してから起動する。処理部は、前記予想時間が前記閾値以上であるならば、前記第1のシステムソフトウェアに代えて前記第2のシステムソフトウェアを起動する。 A processing device according to an embodiment includes a first storage area, a second storage area, and a processing unit. The first storage area stores one or more pieces of software including first system software. A second storage area stores one or more pieces of software including second system software that is a copy of the first system software. The processing unit, when detecting an error in the data of the software in the first storage area, obtains an expected time required to correct the error. If the estimated time is less than a threshold, the processing unit corrects the error before activating the first system software. The processing unit activates the second system software instead of the first system software if the estimated time is equal to or greater than the threshold.

第1実施形態及び第2実施形態に係る処理装置についての要部回路構成の一例を示すブロック図。FIG. 2 is a block diagram showing an example of the main circuit configuration of the processing apparatus according to the first embodiment and the second embodiment; 図1中のプロセッサー11による第1実施形態に係る処理の一例を示すフローチャート。FIG. 2 is a flowchart showing an example of processing according to the first embodiment by a processor 11 in FIG. 1; FIG. 図1中のプロセッサー11による第2実施形態に係る処理の一例を示すフローチャート。4 is a flowchart showing an example of processing according to the second embodiment by a processor 11 in FIG. 1; 第3実施形態に係る処理システム及び当該処理システムに含まれる各構成要素についての要部回路構成の一例を示すブロック図。FIG. 11 is a block diagram showing an example of a processing system according to a third embodiment and an example of a main circuit configuration of each component included in the processing system; 図4中の処理装置のプロセッサー11による第3実施形態に係る処理の一例を示すフローチャート。FIG. 5 is a flowchart showing an example of processing according to the third embodiment by a processor 11 of the processing device shown in FIG. 4; FIG. 図4中のサーバー装置のプロセッサー11による第3実施形態に係る処理の一例を示すフローチャート。FIG. 5 is a flowchart showing an example of processing according to the third embodiment by the processor 11 of the server device shown in FIG. 4; FIG.

以下、いくつかの実施形態に係る処理装置について図面を用いて説明する。なお、以下の実施形態の説明に用いる各図面は、説明のため、構成を省略して示している場合がある。また、各図面及び以下の説明において、同一の符号は同様の要素を示す
〔第1実施形態〕
図1は、第1実施形態に係る処理装置10についての要部回路構成の一例を示すブロック図である。
処理装置10は、プログラムによって動作する装置である。処理装置10は、例えば、PC(personal computer)、サーバー、POS(point of sale)端末、事務機器、産業用コンピューター、組み込み機器、又はIoT機器などである。処理装置10は、一例として、プロセッサー11、ROM(read-only memory)12、RAM(random-access memory)13、補助記憶デバイス14、通信インターフェース15、入力デバイス16及び出力デバイス17を含む。そして、バス18などが、これら各部を接続する。
Hereinafter, processing apparatuses according to some embodiments will be described with reference to the drawings. In addition, each drawing used for description of the following embodiment may abbreviate|omit a structure for description. Further, in each drawing and the following description, the same reference numerals denote similar elements [First Embodiment]
FIG. 1 is a block diagram showing an example of the main circuit configuration of a processing device 10 according to the first embodiment.
The processing device 10 is a device operated by a program. The processing device 10 is, for example, a PC (personal computer), a server, a POS (point of sale) terminal, office equipment, an industrial computer, an embedded device, an IoT device, or the like. The processing device 10 includes, as an example, a processor 11 , a ROM (read-only memory) 12 , a RAM (random-access memory) 13 , an auxiliary storage device 14 , a communication interface 15 , an input device 16 and an output device 17 . A bus 18 or the like connects these units.

プロセッサー11は、処理装置10の動作に必要な演算及び制御などの処理を行うコンピューターの中枢部分に相当する。プロセッサー11は、ROM12又は補助記憶デバイス14などに記憶されたファームウェア、システムソフトウェア及びアプリケーションソフトウェアなどのプログラムに基づいて、処理装置10の各種の機能を実現するべく各部を制御する。なお、当該プログラムの一部又は全部は、プロセッサー11の回路内に組み込まれていても良い。プロセッサー11は、例えば、CPU(central processing unit)、MPU(micro processing unit)、SoC(system on a chip)、DSP(digital signal processor)、GPU(graphics processing unit)、ASIC(application specific integrated circuit)、PLD(programmable logic device)又はFPGA(field-programmable gate array)などである。あるいは、プロセッサー11は、これらのうちの複数を組み合わせたものである。 The processor 11 corresponds to the central portion of a computer that performs processing such as calculations and control necessary for the operation of the processing device 10 . The processor 11 controls each part to implement various functions of the processing device 10 based on programs such as firmware, system software, and application software stored in the ROM 12 or the auxiliary storage device 14 . Note that part or all of the program may be incorporated in the circuit of the processor 11 . The processor 11 includes, for example, a CPU (central processing unit), MPU (micro processing unit), SoC (system on a chip), DSP (digital signal processor), GPU (graphics processing unit), ASIC (application specific integrated circuit), Examples include PLDs (programmable logic devices) and FPGAs (field-programmable gate arrays). Alternatively, processor 11 is a combination of several of these.

ROM12は、プロセッサー11を中枢とするコンピューターの主記憶装置に相当する。ROM12は、専らデータの読み出しに用いられる不揮発性メモリである。ROM12は、上記のプログラムのうち、例えばファームウェアなどを記憶する。当該ファームウェアは、例えば、BIOS(Basic Input/Output System)又はUEFI(Unified Extensible Firmware Interface)などである。また、ROM12は、プロセッサー11が各種の処理を行う上で使用するデータ又は各種の設定値などを記憶する。 The ROM 12 corresponds to the main memory of a computer with the processor 11 as its core. The ROM 12 is a non-volatile memory exclusively used for reading data. The ROM 12 stores, for example, firmware among the above programs. The firmware is, for example, BIOS (Basic Input/Output System) or UEFI (Unified Extensible Firmware Interface). In addition, the ROM 12 stores data or various setting values used by the processor 11 to perform various processes.

RAM13は、プロセッサー11を中枢とするコンピューターの主記憶装置に相当する。RAM13は、データの読み書きに用いられるメモリである。RAM13は、プロセッサー11が各種の処理を行う上で一時的に使用するデータを記憶しておく、いわゆるワークエリアなどとして利用される。RAM13は、典型的には揮発性メモリである。 The RAM 13 corresponds to the main memory of a computer having the processor 11 as its core. The RAM 13 is a memory used for reading and writing data. The RAM 13 is used as a so-called work area for storing data temporarily used when the processor 11 performs various processes. RAM 13 is typically a volatile memory.

補助記憶デバイス14は、プロセッサー11を中枢とするコンピューターの補助記憶装置に相当する。補助記憶デバイス14は、例えばEEPROM(electric erasable programmable read-only memory)、HDD(hard disk drive)又はフラッシュメモリなどである。補助記憶デバイス14は、上記のプログラムのうち、例えば、OS(operating system)などのシステムソフトウェア及びアプリケーションソフトウェアなどを記憶する。また、補助記憶デバイス14は、プロセッサー11が各種の処理を行う上で使用するデータ、プロセッサー11での処理によって生成されたデータ又は各種の設定値などを保存する。 The auxiliary storage device 14 corresponds to an auxiliary storage device of a computer in which the processor 11 is central. The auxiliary storage device 14 is, for example, an EEPROM (electric erasable programmable read-only memory), HDD (hard disk drive), flash memory, or the like. The auxiliary storage device 14 stores system software such as an OS (operating system) and application software among the above programs. In addition, the auxiliary storage device 14 stores data used by the processor 11 to perform various processes, data generated by the processes performed by the processor 11, various setting values, and the like.

補助記憶デバイス14は、例えば、Opal仕様準拠の自己暗号化ドライブ(SED(self-encrypting device))である。したがって、補助記憶デバイス14は、データを暗号化して記憶している。 The auxiliary storage device 14 is, for example, a self-encrypting drive (SED) conforming to the Opal specification. Therefore, the auxiliary storage device 14 stores encrypted data.

補助記憶デバイス14の記憶領域は、第1の領域141、第2の領域142及び第3の領域143を含む。なお、第1の領域141、第2の領域142及び第3の領域143は、例えばレンジによって区切られる。 Storage areas of the auxiliary storage device 14 include a first area 141 , a second area 142 and a third area 143 . Note that the first area 141, the second area 142, and the third area 143 are separated by ranges, for example.

第1の領域141は、第1のデータを記憶する記憶領域である。第1のデータは、例えば、第1のシステムソフトウェア、第1のアプリケーションソフトウェア及び第1の各種データを含む。第1のシステムソフトウェアは、処理装置10にインストールされたOSなどを含むシステムソフトウェアのデータである。第1のアプリケーションソフトウェアは、処理装置10にインストールされたアプリケーションソフトウェアのデータである。なお、第1のデータは、0、1又は複数の第1のアプリケーションソフトウェアを含む。第1の各種データは、処理装置10において用いられるその他のデータなどを含む。
したがって、第1の領域141は、第1のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する第1の記憶領域の一例である。
The first area 141 is a storage area for storing first data. The first data includes, for example, first system software, first application software, and first various data. The first system software is system software data including an OS installed in the processing device 10 . The first application software is data of application software installed in the processing device 10 . Note that the first data includes 0, 1, or a plurality of first application software. The first various data includes other data used in the processing device 10 and the like.
Therefore, the first area 141 is an example of a first storage area that stores one or more pieces of software including the first system software.

第1の領域141は、例えば、第1のデータを暗号化及び復号化する第1の暗号鍵が暗号化されていない。したがって、第1の領域141に記憶されたデータは、自由に読み取ることが可能である。 In the first area 141, for example, the first encryption key for encrypting and decrypting the first data is not encrypted. Therefore, the data stored in the first area 141 can be freely read.

第2の領域142は、第2のデータを記憶する記憶領域である。第2のデータは、第1のデータをコピーしたデータであり、バックアップ用のデータである。第2のデータは、例えば、第2のシステムソフトウェア、第2のアプリケーションソフトウェア及び第2の各種データを含む。第2のシステムソフトウェアは、第1のシステムソフトウェアをコピーしたデータである。したがって、第2のシステムソフトウェアは、処理装置10にインストールされたOSなどを含むシステムソフトウェアである。第2のアプリケーションソフトウェアは、第1のアプリケーションソフトウェアをコピーしたデータである。したがって、第2のアプリケーションソフトウェアは、処理装置10にインストールされたアプリケーションソフトウェアのデータである。第2の各種データは、第1の各種データをコピーしたデータである。
したがって、第2の領域142は、第1のシステムソフトウェアのコピーである第2のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する第2の記憶領域の一例である。
A second area 142 is a storage area for storing second data. The second data is data obtained by copying the first data, and is backup data. The second data includes, for example, second system software, second application software, and second various data. The second system software is data obtained by copying the first system software. Therefore, the second system software is system software including the OS installed in the processing device 10 . The second application software is data obtained by copying the first application software. Therefore, the second application software is data of application software installed in the processing device 10 . The second various data are data obtained by copying the first various data.
Thus, second area 142 is an example of a second storage area that stores one or more pieces of software, including second system software that is a copy of first system software.

なお、プロセッサー11は、例えば、定期的に第1のデータを第2の領域142にコピーする。また、プロセッサー11は、例えば、処理装置10の操作者による操作内容に基づき、第1のデータを第2の領域142にコピーする。また、プロセッサー11は、例えば、第1の領域141に新たにソフトウェアがインストールされたことに応じて、第1のデータを第2の領域142にコピーする。また、プロセッサー11は、例えば、第1の領域141にインストールされたソフトウェアがアップデートされたことに応じて、第1のデータを第2の領域142にコピーする。
第2の領域142は、例えば、第2のデータを暗号化及び復号化する第2の暗号鍵が暗号化されている。したがって、第2の領域142に記憶されたデータは、第2の暗号鍵を復号可能でなければ読み書きすることはできない。すなわち、第2の領域142は、データの読み書きが許可者のみに制限されている状態にある。なお、処理装置10は、第2の暗号鍵を復号可能である。例えば、処理装置10は、第2の暗号鍵を復号するためのパスワードを記憶する。
Note that the processor 11 periodically copies the first data to the second area 142, for example. Also, the processor 11 copies the first data to the second area 142 based on, for example, the details of the operation by the operator of the processing device 10 . Also, the processor 11 copies the first data to the second area 142 in response to new software being installed in the first area 141, for example. Also, the processor 11 copies the first data to the second area 142, for example, when the software installed in the first area 141 is updated.
The second area 142 is encrypted with, for example, a second encryption key for encrypting and decrypting the second data. Therefore, the data stored in the second area 142 cannot be read or written unless the second encryption key can be decrypted. That is, the second area 142 is in a state where data reading and writing is restricted to authorized users only. Note that the processing device 10 can decrypt the second encryption key. For example, the processing device 10 stores a password for decrypting the second encryption key.

第3の領域143は、修復データを記憶する記憶領域である。修復データは、第1のシステムソフトウェア及び第1のアプリケーションソフトウェアなどのデータを修復するためのデータである。
したがって、第3の領域143は、修復データを記憶する第3の記憶領域の一例である。
A third area 143 is a storage area for storing repair data. Repair data is data for repairing data such as the first system software and the first application software.
Therefore, the third area 143 is an example of a third storage area that stores repair data.

第3の領域143は、例えば、第3のデータを暗号化及び復号化する第3の暗号鍵が暗号化されている。したがって、第3の領域143に記憶されたデータは、第3の暗号鍵を復号可能でなければ読み書きすることはできない。すなわち、第3の領域143は、データの読み書きが許可者のみに制限されている状態にある。なお、処理装置10は、第3の暗号鍵を復号可能である。例えば、処理装置10は、第3の暗号鍵を復号するためのパスワードを記憶する。
なお、第3の暗号鍵と第2の暗号鍵は、共通であっても良い。また、第2の領域142及び第3の領域143は、その他の方法によって暗号化されていても良い。また、第1の領域141も、第2の領域142及び第3の領域143と同様に第1の暗号鍵が暗号化されていても良い。また、第1の領域141~第3の領域143は、暗号化されていなくても良い。
In the third area 143, for example, a third encryption key for encrypting and decrypting third data is encrypted. Therefore, the data stored in the third area 143 cannot be read or written unless the third encryption key can be decrypted. That is, the third area 143 is in a state where data reading and writing is restricted to authorized users only. Note that the processing device 10 can decrypt the third encryption key. For example, the processing device 10 stores a password for decrypting the third encryption key.
Note that the third encryption key and the second encryption key may be common. Also, the second area 142 and the third area 143 may be encrypted by other methods. Also, the first encryption key may be encrypted in the first area 141 as well as in the second area 142 and the third area 143 . Also, the first to third areas 141 to 143 do not have to be encrypted.

ROM12又は補助記憶デバイス14に記憶されるプログラムは、後述する処理を実行するためのプログラムを含む。一例として、処理装置10は、当該プログラムがROM12又は補助記憶デバイス14に記憶された状態で処理装置10の管理者などへと譲渡される。しかしながら、処理装置10は、当該プログラムがROM12又は補助記憶デバイス14に記憶されない状態で当該管理者などに譲渡されても良い。また、処理装置10は、当該プログラムとは別のプログラムがROM12又は補助記憶デバイス14に記憶された状態で当該管理者などに譲渡されても良い。そして、後述する処理を実行するためのプログラムが別途に当該管理者などへと譲渡され、当該管理者又はサービスマンなどによる操作の下にROM12又は補助記憶デバイス14へと書き込まれても良い。このときのプログラムの譲渡は、例えば、磁気ディスク、光磁気ディスク、光ディスク又は半導体メモリなどのようなリムーバブルな記憶媒体に記録して、あるいはネットワークなどを介したダウンロードにより実現できる。 Programs stored in the ROM 12 or the auxiliary storage device 14 include programs for executing processes described later. As an example, the processing device 10 is transferred to an administrator or the like of the processing device 10 with the program stored in the ROM 12 or the auxiliary storage device 14 . However, the processing device 10 may be transferred to the administrator or the like without the program stored in the ROM 12 or the auxiliary storage device 14 . Also, the processing device 10 may be transferred to the administrator or the like in a state in which a program other than the program is stored in the ROM 12 or the auxiliary storage device 14 . Then, a program for executing the processing described later may be separately transferred to the administrator or the like, and written to the ROM 12 or the auxiliary storage device 14 under the operation of the administrator or the serviceman. Transfer of the program at this time can be realized by recording it on a removable storage medium such as a magnetic disk, magneto-optical disk, optical disk, or semiconductor memory, or by downloading it via a network or the like.

通信インターフェース15は、処理装置10がネットワークなどを介して通信するためのインターフェースである。 The communication interface 15 is an interface for the processing device 10 to communicate via a network or the like.

入力デバイス16は、処理装置10の操作者による操作を受け付ける。入力デバイス16は、例えば、キーボード、キーパッド、タッチパッド又はマウスなどである。 The input device 16 receives an operation by an operator of the processing device 10 . The input device 16 is, for example, a keyboard, keypad, touchpad or mouse.

出力デバイス17は、処理装置10の操作者に各種情報を通知するための画面を表示する。出力デバイス17は、例えば、液晶ディスプレイ又は有機EL(electro-luminescence)ディスプレイなどのディスプレイである。また、入力デバイス16及び出力デバイス17としては、タッチパネルを用いることもできる。すなわち、タッチパネルが備える表示パネルを出力デバイス17として、タッチパネルが備えるタッチパッドを入力デバイス16として用いることができる。 The output device 17 displays a screen for notifying the operator of the processing device 10 of various information. The output device 17 is, for example, a display such as a liquid crystal display or an organic EL (electro-luminescence) display. A touch panel can also be used as the input device 16 and the output device 17 . That is, the display panel provided with the touch panel can be used as the output device 17 and the touch pad provided with the touch panel can be used as the input device 16 .

バス18は、コントロールバス、アドレスバス及びデータバスなどを含み、処理装置10の各部で授受される信号を伝送する。 The bus 18 includes a control bus, an address bus, a data bus, etc., and transmits signals sent and received by each part of the processing device 10 .

以下、第1実施形態に係る処理装置10の動作を図2に基づいて説明する。なお、以下の動作説明における処理の内容は一例であって、同様な結果を得ることが可能な様々な処理を適宜に利用できる。図2は、処理装置10のプロセッサー11による処理の一例を示すフローチャートである。プロセッサー11は、例えば、ROM12又は補助記憶デバイス14などに記憶されたプログラムに基づいてこの処理を実行する。 The operation of the processing device 10 according to the first embodiment will be described below with reference to FIG. It should be noted that the contents of the processing in the following description of the operation are examples, and various processing that can obtain similar results can be used as appropriate. FIG. 2 is a flowchart showing an example of processing by the processor 11 of the processing device 10. As shown in FIG. The processor 11 executes this processing based on a program stored in the ROM 12, the auxiliary storage device 14, or the like, for example.

処理装置10のプロセッサー11は、例えば、処理装置10の電源投入にともない図2に示す処理を開始する。
図2のACT11においてプロセッサー11は、ファームウェアの実行を開始する。なお、プロセッサー11は、第1実施形態では、以下で説明するACT12~ACT21の処理を、例えばファームウェア又はファームウェア上で動作するソフトウェアにより実行する。
The processor 11 of the processing device 10 starts the processing shown in FIG. 2 when the power of the processing device 10 is turned on, for example.
In ACT 11 of FIG. 2, the processor 11 starts executing the firmware. In the first embodiment, the processor 11 executes the processing of ACT12 to ACT21 described below, for example, by firmware or software operating on firmware.

ACT12においてプロセッサー11は、第1の領域141に記憶された第1のシステムソフトウェア及び第1のアプリケーションソフトウェアのデータに誤りが無いか検査する。なお、データの誤りは、例えば、データの改竄又は破損などを原因として発生する。 In ACT 12, the processor 11 checks whether the data of the first system software and the first application software stored in the first area 141 are correct. Data errors are caused by, for example, falsification or damage of data.

ACT13においてプロセッサー11は、第1のシステムソフトウェア及び第1のアプリケーションソフトウェアの少なくともいずれかのデータに誤りを検出したか否かを判定する。プロセッサー11は、データに誤りを検出したならば、ACT13においてYesと判定してACT14へと進む。 In ACT 13, the processor 11 determines whether or not an error has been detected in the data of at least one of the first system software and the first application software. If the processor 11 detects an error in the data, it determines Yes in ACT13 and proceeds to ACT14.

ACT14においてプロセッサー11は、データの誤りを解消するためのデータ修復にかかる予想時間を求める。
以上より、プロセッサー11は、ACT13及びACT14の処理を行うことで、第1の領域141内のソフトウェアのデータに誤りを検出した場合、誤りの修復にかかる予想時間を求める処理部として機能する。
In ACT 14, the processor 11 obtains the expected time required for data restoration to eliminate the data error.
As described above, the processor 11 performs the processing of ACT13 and ACT14, and functions as a processing unit that, when an error is detected in the software data in the first area 141, obtains the estimated time required to correct the error.

ACT15においてプロセッサー11は、データ修復を実行するか否かを判定する。プロセッサー11は、例えば、ACT14で求めた予想時間が閾値T未満であるならば、データ修復を実行すると判定する。そして、プロセッサー11は、当該予想時間が閾値T以上であるならば、データ修復を実行すると判定しない。プロセッサー11は、データ修復を実行すると判定するならば、ACT15においてYesと判定してACT16へと進む。 In ACT 15, processor 11 determines whether or not to perform data restoration. For example, if the estimated time obtained in ACT14 is less than the threshold T, the processor 11 determines to execute data recovery. Then, if the estimated time is equal to or greater than the threshold T, the processor 11 does not determine to execute data recovery. If processor 11 determines to perform data restoration, it determines Yes in ACT15 and proceeds to ACT16.

ACT16においてプロセッサー11は、第3の領域143に記憶された修復データを用いてデータ修復を実行する。なお、修復の方法は公知の方法を用いることができる。 In ACT 16 processor 11 performs data repair using the repair data stored in third area 143 . A well-known method can be used for the repair method.

プロセッサー11は、ACT16の処理の後、ACT17へと進む。また、プロセッサー11は、データに誤りを検出していないならば、ACT13においてNoと判定してACT17へと進む。
ACT17においてプロセッサー11は、第1の領域141に記憶された第1のシステムソフトウェアをブートする。プロセッサー11は、ACT17の処理の後、図2に示す処理を終了する。そして、プロセッサー11は、ブートした第1のシステムソフトウェアの起動処理を行う。
以上より、プロセッサー11は、ACT15~ACT17の処理を行うことで、予想時間が閾値T未満である場合、誤りを修復してから第1のシステムソフトウェアを起動する処理部として機能する。
After processing ACT16, processor 11 proceeds to ACT17. If the processor 11 detects no error in the data, it determines No in ACT13 and proceeds to ACT17.
In ACT 17 processor 11 boots the first system software stored in first area 141 . After the processing of ACT17, the processor 11 ends the processing shown in FIG. Then, the processor 11 performs start-up processing of the booted first system software.
As described above, the processor 11 performs the processing of ACT15 to ACT17, and functions as a processing unit that, if the estimated time is less than the threshold T, corrects the error and then activates the first system software.

一方、プロセッサー11は、データ修復を実行すると判定しないならば、ACT15においてNoと判定してACT18へと進む。 On the other hand, if the processor 11 does not determine to execute data restoration, it determines No in ACT15 and proceeds to ACT18.

ACT18においてプロセッサー11は、選択画面に対応した画像を生成する。そして、プロセッサー11は、生成したこの画像を表示するように出力デバイス17に対して指示する。表示の指示を受けて出力デバイス17は、選択画面を表示する。
選択画面は、データ修復を実行するか第2の領域142に記憶された第2のデータを用いて起動するかを処理装置10の操作者に選択させるための画面である。選択画面は、ACT14で求めた時間、修復をするかバックアップから起動するかを当該操作者に問うための画像、修復ボタン、及びバックアップ起動ボタンを含む。修復ボタンは、データ修復を実行するように処理装置10に指示する場合に当該操作者が走査するためのボタンである。バックアップ起動ボタンは、第2のデータ、すなわちバックアップデータを用いてシステムソフトウェアを起動するように処理装置10に指示する場合に当該操作者が操作するためのボタンである。なお、文字列なども画像の一種である。
In ACT 18, the processor 11 generates an image corresponding to the selection screen. Processor 11 then instructs output device 17 to display this generated image. In response to the display instruction, the output device 17 displays the selection screen.
The selection screen is a screen for allowing the operator of the processing device 10 to select whether to execute data restoration or start using the second data stored in the second area 142 . The selection screen includes the time obtained in ACT 14, an image for asking the operator whether to restore or start from backup, a restore button, and a backup start button. The repair button is a button that the operator scans when instructing the processing device 10 to perform data repair. The backup activation button is operated by the operator when instructing the processing device 10 to activate the system software using the second data, that is, the backup data. A character string is also a kind of image.

ACT19においてプロセッサー11は、データを修復するように指示する操作が行われたか否かを判定する。すなわちプロセッサー11は、修復ボタンを操作するなどの予め定められた操作が行われたか否かを判定する。プロセッサー11は、データを修復するように指示する操作が行われないならば、ACT19においてNoと判定してACT20へと進む。 In ACT 19, the processor 11 determines whether or not an operation instructing data restoration has been performed. That is, the processor 11 determines whether or not a predetermined operation such as operating the repair button has been performed. The processor 11 determines No in ACT19 and proceeds to ACT20 if an operation instructing data restoration is not performed.

ACT20においてプロセッサー11は、バックアップデータを用いて起動するように指示する操作が行われたか否かを判定する。すなわちプロセッサー11は、バックアップ起動を操作するなどの予め定められた操作が行われたか否かを判定する。プロセッサー11は、バックアップデータを用いて起動するように指示する操作が行われないならば、ACT20においてNoと判定してACT19へと戻る。かくして、プロセッサー11は、データを修復するように指示する操作が行われるか、バックアップデータを用いて起動するように指示する操作が行われるまでACT19及びACT20を繰り返す。 In ACT 20, the processor 11 determines whether or not an operation instructing activation using the backup data has been performed. That is, the processor 11 determines whether or not a predetermined operation such as operating backup startup has been performed. The processor 11 determines No in ACT 20 and returns to ACT 19 unless an operation instructing activation using the backup data is performed. Thus, the processor 11 repeats ACT 19 and ACT 20 until an operation instructing it to restore the data or an operation instructing it to start using backup data is performed.

プロセッサー11は、ACT19及びACT20の待受状態にあるときにデータを修復するように指示する操作が行われたならば、ACT19においてYesと判定してACT16へと進む。 The processor 11 determines Yes in ACT19 and advances to ACT16 if an operation instructing restoration of data is performed while in the standby state of ACT19 and ACT20.

プロセッサー11は、ACT19及びACT20の待受状態にあるときにバックアップデータを用いて起動するように指示する操作が行われたならば、ACT20においてYesと判定してACT21へと進む。 The processor 11 determines Yes in ACT20 and proceeds to ACT21 if an operation instructing activation using backup data is performed while in the standby state of ACT19 and ACT20.

ACT21においてプロセッサー11は、第2の領域142に記憶された第2のシステムソフトウェアをブートする。プロセッサー11は、ACT21の処理の後、図2に示す処理を終了する。そして、プロセッサー11は、ブートした第2のシステムソフトウェアの起動処理を行う。
以上より、プロセッサー11は、ACT15及びACT21の処理を行うことで、予想時間が閾値T以上である場合、第1のシステムソフトウェアに代えて第2のシステムソフトウェアを起動する処理部として機能する。
In ACT 21 processor 11 boots the second system software stored in second area 142 . After the processing of ACT21, the processor 11 ends the processing shown in FIG. Then, the processor 11 performs start-up processing of the booted second system software.
As described above, the processor 11 performs the processing of ACT15 and ACT21, and functions as a processing unit that activates the second system software instead of the first system software when the estimated time is equal to or greater than the threshold T.

第1実施形態の処理装置10は、第1の領域141に記録されたデータに誤りがある場合、データ修復を実行するのにかかる時間を求める。そして、第1実施形態の処理装置10は、当該時間が閾値T以上であるならば、第2の領域142に記録されたデータを用いて処理装置10を起動する。したがって、第1実施形態の処理装置10は、第1の領域141に記録されたデータに誤りがある場合、且つ処理装置10をすぐに使用しなければならないなどの理由でデータ修復をする時間がないような場合であっても安全に使用可能な状態で起動可能である。 If the data recorded in the first area 141 has an error, the processing device 10 of the first embodiment obtains the time required to restore the data. Then, if the time is equal to or greater than the threshold T, the processing device 10 of the first embodiment uses the data recorded in the second area 142 to activate the processing device 10 . Therefore, if the data recorded in the first area 141 has an error, the processor 10 of the first embodiment does not have enough time to recover the data because the processor 10 must be used immediately. Even if there is no such case, it can be started safely in a usable state.

第1実施形態の処理装置10は、第1の領域141に記録されたデータに誤りがある場合、第3の領域143に記録された修復データを用いてデータ修復を実行する。これにより、処理装置10は、第1の領域141に記録されたデータに誤りがある場合でもデータを修復することで安全に起動することができる。 When the data recorded in the first area 141 has an error, the processing device 10 of the first embodiment uses the repair data recorded in the third area 143 to restore the data. As a result, even if there is an error in the data recorded in the first area 141, the processing device 10 can be safely started by restoring the data.

第1実施形態の処理装置10は、第2の領域142及び第3の領域143が暗号化されている。このため、処理装置10以外からは第2の領域142及び第3の領域143に記録されたデータを読み書きすることができない。このため、第2の領域142及び第3の領域143に記録されたデータが改竄される可能性は低い。したがって、第1の領域141にデータの誤りが発生した場合でも、第2の領域142又は第3の領域143に記憶されたデータを用いてバックアップ起動又はデータの修復を行うことで、処理装置10を安全に起動することができる。 In the processing device 10 of the first embodiment, the second area 142 and the third area 143 are encrypted. Therefore, the data recorded in the second area 142 and the third area 143 cannot be read or written from anything other than the processing device 10 . Therefore, the possibility that the data recorded in the second area 142 and the third area 143 will be falsified is low. Therefore, even if an error occurs in the data in the first area 141, the data stored in the second area 142 or the third area 143 can be used to start backup or restore the data. can be safely started.

〔第2実施形態〕
以下、第2実施形態の処理装置10について説明する。なお、第2実施形態の処理装置10の構成は、第1実施形態と同様であるので構成の説明を省略する。
[Second embodiment]
The processing apparatus 10 of the second embodiment will be described below. Since the configuration of the processing apparatus 10 of the second embodiment is the same as that of the first embodiment, description of the configuration is omitted.

以下、第2実施形態に係る処理装置10の動作を図3に基づいて説明する。なお、以下の動作説明における処理の内容は一例であって、同様な結果を得ることが可能な様々な処理を適宜に利用できる。図3は、処理装置10のプロセッサー11による処理の一例を示すフローチャートである。プロセッサー11は、例えば、ROM12又は補助記憶デバイス14などに記憶されたプログラムに基づいてこの処理を実行する。 The operation of the processing device 10 according to the second embodiment will be described below with reference to FIG. It should be noted that the contents of the processing in the following description of the operation are examples, and various processing that can obtain similar results can be used as appropriate. FIG. 3 is a flowchart showing an example of processing by the processor 11 of the processing device 10. As shown in FIG. The processor 11 executes this processing based on a program stored in the ROM 12, the auxiliary storage device 14, or the like, for example.

第2実施形態の処理装置10のプロセッサー11は、第1実施形態の図2に示す処理に代えて図3に示す処理を実行する。
処理装置10のプロセッサー11は、例えば、処理装置10の電源投入にともない図3に示す処理を開始する。
第2実施形態では、プロセッサー11は、図3のACT11の処理の後、ACT31へと進む。
ACT31においてプロセッサー11は、通常起動するか否かを判定する。プロセッサー11は、ブート設定が、第1のシステムソフトウェアをブートする設定になっているならば、通常起動すると判定する。そして、プロセッサー11は、ブート設定が、第2のシステムソフトウェアをブートする設定になっているならば、通常起動ではなくバックアップ起動すると判定する。なお、ブート設定は、デフォルトでは第1のシステムソフトウェアをブートする設定になっている。プロセッサー11は、通常起動すると判定するならば、ACT31においてYesと判定してACT32へと進む。
The processor 11 of the processing device 10 of the second embodiment executes the process shown in FIG. 3 instead of the process shown in FIG. 2 of the first embodiment.
The processor 11 of the processing device 10 starts the processing shown in FIG. 3 when the power of the processing device 10 is turned on, for example.
In the second embodiment, the processor 11 proceeds to ACT31 after processing ACT11 in FIG.
In ACT31, the processor 11 determines whether or not to start normally. If the boot setting is set to boot the first system software, the processor 11 determines to start normally. Then, if the boot setting is set to boot the second system software, the processor 11 determines that the backup boot is to be performed instead of the normal boot. Note that the boot setting is set to boot the first system software by default. If the processor 11 determines to start normally, it determines Yes in ACT31 and proceeds to ACT32.

ACT32においてプロセッサー11は、通常起動する。すなわち、プロセッサー11は、第1のシステムソフトウェアをブートする。そして、プロセッサー11は、ブートした第1のシステムソフトウェアを途中の段階まで起動する。なお、プロセッサー11は、ここでは、少なくともデータ誤りの検査が可能な段階まで第1のシステムソフトウェアを起動する。プロセッサー11は、ACT32の処理の後、ACT12へと進む。なお、プロセッサー11は、第2実施形態においては、ACT12~ACT20、ACT33及びACT34の処理を第1のシステムソフトウェア又は第1のシステムソフトウェア上で動作するソフトウェアにより実行する。なお、当該処理を行うのは、第1のアプリケーションソフトウェアであっても良い。 In ACT 32 processor 11 boots normally. That is, processor 11 boots the first system software. Then, the processor 11 starts up the booted first system software up to an intermediate stage. Here, the processor 11 activates the first system software at least until the data error check is possible. After processing ACT32, processor 11 proceeds to ACT12. In the second embodiment, the processor 11 executes the processes of ACT12 to ACT20, ACT33 and ACT34 by the first system software or software operating on the first system software. Note that the processing may be performed by the first application software.

第2実施形態では、プロセッサー11は、ACT16の処理の後、ACT33へと進む。
ACT33においてプロセッサー11は、途中まで起動していた第1のシステムソフトウェアの起動を再開して、起動を完了する。プロセッサー11は、ACT33の処理の後、図3に示す処理を終了する。
以上より、プロセッサー11は、ACT16及びACT33の処理を行うことで、予想時間が閾値T未満である場合、誤りを修復してから第1のシステムソフトウェアを起動する処理部として機能する。
In the second embodiment, processor 11 proceeds to ACT33 after processing ACT16.
In ACT 33, the processor 11 restarts the activation of the first system software that has been activated partway through and completes the activation. After the processing of ACT33, the processor 11 ends the processing shown in FIG.
As described above, the processor 11 performs the processes of ACT16 and ACT33, and if the estimated time is less than the threshold T, it functions as a processing unit that corrects the error and then activates the first system software.

また、第2実施形態では、プロセッサー11は、ACT20においてYesと判定したならばACT34へと進む。
ACT34においてプロセッサー11は、ブート設定を第2のシステムソフトウェアをブートする設定にする。
Further, in the second embodiment, the processor 11 advances to ACT34 if ACT20 determines Yes.
In ACT 34, the processor 11 sets the boot setting to boot the second system software.

ACT35においてプロセッサー11は、処理装置を再起動する。これにともない、プロセッサー11は、図3に示す処理を終了する。そして、プロセッサー11は、図3に示す処理を再度実行開始する。 In ACT 35 processor 11 restarts the processing unit. Along with this, the processor 11 terminates the processing shown in FIG. Then, the processor 11 starts executing the processing shown in FIG. 3 again.

そして、プロセッサー11は、ブート設定が第2のシステムソフトウェアをブートする設定になっているため、バックアップ起動する。プロセッサー11は、バックアップ起動すると判定するならば、ACT31においてNoと判定してACT36へと進む。
ACT36においてプロセッサー11は、バックアップ起動する。すなわち、プロセッサー11は、第2のシステムソフトウェアをブートする。そして、プロセッサー11は、ブートした第2のシステムソフトウェアを起動する。なお、プロセッサー11は、ブート設定を、第1のシステムソフトウェアをブートする設定に戻す。プロセッサー11は、ACT36の処理の後、図3に示す処理を終了する。
以上より、プロセッサー11は、ACT15及びACT34~ACT36の処理を行うことで、予想時間が閾値T以上である場合、第1のシステムソフトウェアに代えて第2のシステムソフトウェアを起動する処理部として機能する。
Since the boot setting of the processor 11 is set to boot the second system software, the processor 11 performs backup startup. If the processor 11 determines to start backup, it determines No in ACT31 and proceeds to ACT36.
In ACT 36, the processor 11 is backed up. That is, processor 11 boots the second system software. The processor 11 then activates the booted second system software. Note that the processor 11 restores the boot setting to the setting for booting the first system software. After the processing of ACT36, the processor 11 ends the processing shown in FIG.
As described above, the processor 11 performs the processing of ACT15 and ACT34 to ACT36, and functions as a processing unit that activates the second system software instead of the first system software when the estimated time is equal to or greater than the threshold T. .

第2実施形態の処理装置10は、第1実施形態の処理装置10と同様の効果が得られる。
また、第2実施形態の処理装置10は、システムソフトウェアの変更又はアプリケーションソフトウェアのインストールなどによって、既存の処理装置に図3に示す処理を実行させることができる。
The processing apparatus 10 of the second embodiment can obtain the same effect as the processing apparatus 10 of the first embodiment.
Further, the processing device 10 of the second embodiment can cause an existing processing device to execute the processing shown in FIG. 3 by changing system software, installing application software, or the like.

〔第3実施形態〕
以下、第3実施形態の処理システム1について説明する。
図4は、処理システム1及び処理システム1に含まれる構成要素の要部回路構成の一例を示すブロック図である。
処理システム1は、処理装置10及びサーバー装置20を含む。なお、図4には、処理装置10及びサーバー装置20を1台ずつ示す。しかしながら、処理装置10及びサーバー装置20は、それぞれ複数あっても良い。ただし、以下の説明では、1台の処理装置10及び1台のサーバー装置20に着目して説明を行う。
[Third embodiment]
The processing system 1 of the third embodiment will be described below.
FIG. 4 is a block diagram showing an example of the main circuit configuration of the processing system 1 and the components included in the processing system 1. As shown in FIG.
The processing system 1 includes a processing device 10 and a server device 20 . Note that FIG. 4 shows one processing device 10 and one server device 20 . However, there may be a plurality of processing devices 10 and a plurality of server devices 20, respectively. However, in the following description, one processing device 10 and one server device 20 will be focused on.

処理装置10及びサーバー装置20は、ネットワークNWに接続する。ネットワークNWは、典型的にはインターネットを含む通信網である。ネットワークNWは、典型的にはWAN(wide area network)を含む通信網である。ネットワークNWは、イントラネットなどのプライベートネットワークを含む通信網であっても良い。ネットワークNWは、LAN(local area network)を含む通信網であっても良い。 The processing device 10 and the server device 20 are connected to the network NW. Network NW is a communication network typically including the Internet. The network NW is typically a communication network including a WAN (wide area network). The network NW may be a communication network including a private network such as an intranet. The network NW may be a communication network including a LAN (local area network).

第3実施形態の処理装置10は、第1実施形態及び第2実施形態の処理装置10と同様の構成であるので説明を省略する。
ただし、第3実施形態では、処理装置10の補助記憶デバイス14の記憶領域は、第1の領域141及び第2の領域142を含み、第3の領域143を含まない。
Since the processing apparatus 10 of the third embodiment has the same configuration as the processing apparatuses 10 of the first and second embodiments, the description thereof is omitted.
However, in the third embodiment, the storage area of the auxiliary storage device 14 of the processing device 10 includes the first area 141 and the second area 142 and does not include the third area 143 .

サーバー装置20は、一例として、プロセッサー21、ROM22、RAM23、補助記憶デバイス24及び通信インターフェース25を含む。そして、バス26などが、これら各部を接続する。 The server device 20 includes a processor 21, a ROM 22, a RAM 23, an auxiliary storage device 24 and a communication interface 25, for example. A bus 26 or the like connects these units.

プロセッサー21は、サーバー装置20の動作に必要な演算及び制御などの処理を行うコンピューターの中枢部分に相当する。プロセッサー21は、ROM22又は補助記憶デバイス24などに記憶されたファームウェア、システムソフトウェア及びアプリケーションソフトウェアなどのプログラムに基づいて、サーバー装置20の各種の機能を実現するべく各部を制御する。なお、当該プログラムの一部又は全部は、プロセッサー21の回路内に組み込まれていても良い。プロセッサー21は、例えば、CPU、MPU、SoC、DSP、GPU、ASIC、PLD又はFPGAなどである。あるいは、プロセッサー21は、これらのうちの複数を組み合わせたものである。 The processor 21 corresponds to a central portion of a computer that performs processing such as calculation and control required for the operation of the server device 20 . The processor 21 controls each part to realize various functions of the server device 20 based on programs such as firmware, system software, and application software stored in the ROM 22 or the auxiliary storage device 24 . Part or all of the program may be incorporated in the circuit of the processor 21. The processor 21 is, for example, CPU, MPU, SoC, DSP, GPU, ASIC, PLD, FPGA, or the like. Alternatively, processor 21 is a combination of several of these.

ROM22は、プロセッサー21を中枢とするコンピューターの主記憶装置に相当する。ROM22は、専らデータの読み出しに用いられる不揮発性メモリである。ROM22は、上記のプログラムのうち、例えばファームウェアなどを記憶する。また、ROM22は、プロセッサー21が各種の処理を行う上で使用するデータ又は各種の設定値などを記憶する。 The ROM 22 corresponds to a main storage device of a computer having the processor 21 as its core. The ROM 22 is a non-volatile memory exclusively used for reading data. The ROM 22 stores, for example, firmware among the above programs. In addition, the ROM 22 stores data or various setting values used by the processor 21 to perform various processes.

RAM23は、プロセッサー21を中枢とするコンピューターの主記憶装置に相当する。RAM23は、データの読み書きに用いられるメモリである。RAM23は、プロセッサー21が各種の処理を行う上で一時的に使用するデータを記憶しておく、いわゆるワークエリアなどとして利用される。RAM23は、典型的には揮発性メモリである。 The RAM 23 corresponds to a main memory device of a computer having the processor 21 as its core. The RAM 23 is a memory used for reading and writing data. The RAM 23 is used as a so-called work area for storing data temporarily used when the processor 21 performs various processes. RAM 23 is typically a volatile memory.

補助記憶デバイス24は、プロセッサー21を中枢とするコンピューターの補助記憶装置に相当する。補助記憶デバイス24は、例えばEEPROM、HDD又はフラッシュメモリなどである。補助記憶デバイス24は、上記のプログラムのうち、例えば、システムソフトウェア及びアプリケーションソフトウェアなどを記憶する。また、補助記憶デバイス24は、プロセッサー21が各種の処理を行う上で使用するデータ、プロセッサー21での処理によって生成されたデータ又は各種の設定値などを保存する。 The auxiliary storage device 24 corresponds to an auxiliary storage device of a computer in which the processor 21 is central. The auxiliary storage device 24 is, for example, EEPROM, HDD, or flash memory. The auxiliary storage device 24 stores, for example, system software and application software among the above programs. In addition, the auxiliary storage device 24 stores data used by the processor 21 to perform various processes, data generated by the processes performed by the processor 21, various setting values, and the like.

また、補助記憶デバイス14は、修復データを記憶する。当該修復データは、第1実施形態及び第2実施形態において第3の領域143が記憶する修復データと同様のデータである。 The auxiliary storage device 14 also stores repair data. The repair data is the same data as the repair data stored in the third area 143 in the first and second embodiments.

ROM22又は補助記憶デバイス24に記憶されるプログラムは、後述する処理を実行するためのプログラムを含む。一例として、サーバー装置20は、当該プログラムがROM22又は補助記憶デバイス24に記憶された状態でサーバー装置20の管理者などへと譲渡される。しかしながら、サーバー装置20は、当該プログラムがROM22又は補助記憶デバイス24に記憶されない状態で当該管理者などに譲渡されても良い。また、サーバー装置20は、当該プログラムとは別のプログラムがROM22又は補助記憶デバイス24に記憶された状態で当該管理者などに譲渡されても良い。そして、後述する処理を実行するためのプログラムが別途に当該管理者などへと譲渡され、当該管理者又はサービスマンなどによる操作の下にROM22又は補助記憶デバイス24へと書き込まれても良い。このときのプログラムの譲渡は、例えば、磁気ディスク、光磁気ディスク、光ディスク又は半導体メモリなどのようなリムーバブルな記憶媒体に記録して、あるいはネットワークNWなどを介したダウンロードにより実現できる。 Programs stored in the ROM 22 or the auxiliary storage device 24 include programs for executing processes described later. As an example, the server device 20 is transferred to an administrator of the server device 20 with the program stored in the ROM 22 or the auxiliary storage device 24 . However, the server device 20 may be transferred to the administrator or the like without the program stored in the ROM 22 or the auxiliary storage device 24 . Also, the server device 20 may be transferred to the administrator or the like in a state in which a program other than the program is stored in the ROM 22 or the auxiliary storage device 24 . Then, a program for executing the processing described later may be separately transferred to the administrator or the like, and written to the ROM 22 or the auxiliary storage device 24 under the operation of the administrator or the serviceman. Transfer of the program at this time can be realized by recording it on a removable storage medium such as a magnetic disk, magneto-optical disk, optical disk, or semiconductor memory, or by downloading it via a network NW or the like.

通信インターフェース25は、サーバー装置20がネットワークNWなどを介して通信するためのインターフェースである。 The communication interface 25 is an interface for the server device 20 to communicate via the network NW or the like.

バス26は、コントロールバス、アドレスバス及びデータバスなどを含み、サーバー装置20の各部で授受される信号を伝送する。 The bus 26 includes a control bus, an address bus, a data bus, etc., and transmits signals exchanged with each part of the server device 20 .

以下、実施形態に係る処理システム1の動作を図5及び図6などに基づいて説明する。なお、以下の動作説明における処理の内容は一例であって、同様な結果を得ることが可能な様々な処理を適宜に利用できる。図5は、処理装置10のプロセッサー11による処理の一例を示すフローチャートである。プロセッサー11は、例えば、ROM12又は補助記憶デバイス14などに記憶されたプログラムに基づいてこの処理を実行する。図6は、サーバー装置20のプロセッサー21による処理の一例を示すフローチャートである。プロセッサー21は、例えば、ROM22又は補助記憶デバイス24などに記憶されたプログラムに基づいてこの処理を実行する。 The operation of the processing system 1 according to the embodiment will be described below with reference to FIGS. 5 and 6 and the like. It should be noted that the contents of the processing in the following description of the operation are examples, and various processing that can obtain similar results can be used as appropriate. FIG. 5 is a flowchart showing an example of processing by the processor 11 of the processing device 10. As shown in FIG. The processor 11 executes this processing based on a program stored in the ROM 12, the auxiliary storage device 14, or the like, for example. FIG. 6 is a flowchart showing an example of processing by the processor 21 of the server device 20. As shown in FIG. The processor 21 executes this process based on a program stored in the ROM 22, the auxiliary storage device 24, or the like, for example.

第3実施形態の処理装置10のプロセッサー11は、第2実施形態の図3に示す処理に代えて図5に示す処理を実行する。
第3実施形態では、プロセッサー11は、図5のACT13においてYesと判定したならばACT41へと進む。
ACT41においてプロセッサー11は、データ修復にかかる予想時間を求める。なお、プロセッサー11は、例えば、サーバー装置20との通信にかかる通信時間を加味して予想時間を求める。すなわち、プロセッサー11は、データ修復の処理にかかる時間とデータ修復に用いる修復データのダウンロードにかかる時間を足したものを当該予想時間として求める。第3実施形態では、処理装置10は、修復データをサーバー装置20から取得する。通信時間は当該取得に係る時間である。プロセッサー11は、例えば、サーバー装置20との通信速度を計測し、修復データを取得するのにかかる時間を当該通信速度から求める。プロセッサー11は、ACT41の処理の後、ACT15へと進む。
以上より、プロセッサー11は、ACT13及びACT41の処理を行うことで、第1の領域141にインストールされているソフトウェアの誤りを検出した場合、誤りの修復にかかる予想時間を求める処理部として機能する。
The processor 11 of the processing device 10 of the third embodiment executes the process shown in FIG. 5 instead of the process shown in FIG. 3 of the second embodiment.
In the third embodiment, the processor 11 advances to ACT41 if it determines Yes in ACT13 of FIG.
In ACT 41, the processor 11 obtains the expected time required for data restoration. It should be noted that the processor 11 obtains the expected time by taking into consideration the communication time required for communication with the server device 20, for example. That is, the processor 11 obtains the estimated time by adding the time required for data recovery processing and the time required for downloading recovery data used for data recovery. In the third embodiment, the processing device 10 acquires repair data from the server device 20 . The communication time is the time related to the acquisition. The processor 11, for example, measures the communication speed with the server device 20 and obtains the time required to acquire the repair data from the communication speed. After processing ACT 41, processor 11 proceeds to ACT 15. FIG.
As described above, the processor 11 performs the processing of ACT13 and ACT41, and functions as a processing unit that, when detecting an error in the software installed in the first area 141, obtains the estimated time required to correct the error.

なお、プロセッサー11は、第3実施形態のACT15において、ACT14に代えてACT41で求めた予想時間を用いる。また、プロセッサー11は、ACT15の処理においてYesと判定したならばACT42へと進む。 Note that the processor 11 uses the estimated time obtained in ACT41 instead of ACT14 in ACT15 of the third embodiment. Also, if the processor 11 determines Yes in the processing of ACT15, it proceeds to ACT42.

ACT42においてプロセッサー11は、誤り情報を生成する。誤り情報は、処理装置10のデータに誤りがあることをサーバー装置20に通知する。また、誤り情報は、当該誤りの修復に必要な修復データを送信するようにサーバー装置20に要求する。プロセッサー11は、誤り情報を生成した後、当該誤り情報をサーバー装置20に送信するように通信インターフェース15に対して指示する。この送信の指示を受けて通信インターフェース15は、当該誤り情報をサーバー装置20に送信する。送信された当該誤り情報は、サーバー装置20の通信インターフェース25によって受信される。 In ACT 42 processor 11 generates error information. The error information notifies the server device 20 that the data in the processing device 10 has an error. The error information also requests the server device 20 to send repair data necessary to repair the error. After generating the error information, the processor 11 instructs the communication interface 15 to transmit the error information to the server device 20 . Upon receiving this transmission instruction, the communication interface 15 transmits the error information to the server device 20 . The transmitted error information is received by the communication interface 25 of the server device 20 .

一方、図6のACT51においてサーバー装置20のプロセッサー21は、通信インターフェース25によって誤り情報が受信されるのを待ち受けている。プロセッサー21は、誤り情報が受信されたならば、ACT51においてYesと判定してACT52へと進む。 On the other hand, in ACT 51 of FIG. 6, the processor 21 of the server device 20 waits for error information to be received by the communication interface 25 . If the error information is received, the processor 21 determines Yes in ACT51 and proceeds to ACT52.

ACT52においてプロセッサー21は、修復情報を生成する。修復情報は、修復に必要な修復データを含む。当該修復データは、ACT51で受信された誤り情報によって要求された修復データである。プロセッサー21は、修復情報を生成した後、当該修復情報をサーバー装置20に送信するように通信インターフェース15に対して指示する。この送信の指示を受けて通信インターフェース15は、当該修復情報をサーバー装置20に送信する。送信された当該修復情報は、サーバー装置20の通信インターフェース25によって受信される。 In ACT 52 processor 21 generates repair information. The repair information includes repair data required for repair. The repair data is the repair data requested by the error information received in ACT51. After generating the repair information, the processor 21 instructs the communication interface 15 to send the repair information to the server device 20 . Upon receiving this transmission instruction, the communication interface 15 transmits the restoration information to the server device 20 . The transmitted repair information is received by the communication interface 25 of the server device 20 .

一方、図5のACT43において処理装置10のプロセッサー11は、通信インターフェース15によって修復情報が受信されるのを待ち受けている。プロセッサー11は、修復情報が受信されたならば、ACT43においてYesと判定してACT44へと進む。 Meanwhile, in ACT 43 of FIG. If the repair information is received, the processor 11 determines Yes in ACT 43 and proceeds to ACT 44 .

ACT44においてプロセッサー11は、ACT43で受信された修復情報に含まれる修復データを用いてデータの誤りを修復する。プロセッサー11は、ACT44の処理の後、ACT33へと進む。 In ACT 44 the processor 11 uses the repair data included in the repair information received in ACT 43 to repair the data error. After processing ACT 44, processor 11 proceeds to ACT 33.

第3実施形態の処理システム1によれば、処理装置10は、修復データのダウンロードにかかる時間を加味して、データ修復にかかる予想時間を求める。したがって、処理装置10は、データ修復にかかる時間をより正確に求めることができる。 According to the processing system 1 of the third embodiment, the processing device 10 calculates the expected time required for data recovery, taking into account the time required for downloading the recovery data. Therefore, the processing device 10 can more accurately determine the time required for data restoration.

第1実施形態~第3実施形態は以下のような変形も可能である。 The following modifications are also possible for the first to third embodiments.

第1実施形態~第3実施形態では、処理装置10は、修復時間が閾値T以上である場合選択画面を表示して、データ修復を実行するか否かを操作者に選択させた。しかしながら、処理装置10は、選択画面を表示せず、自動的に第2のシステムソフトウェアを起動しても良い。すなわち、第1実施形態の処理装置10のプロセッサー11は、図2のACT15においてNoと判定したならば、ACT21へと進む。第2実施形態の処理装置10のプロセッサー11は、図3のACT15においてNoと判定したならば、ACT34へと進む。第3実施形態の処理装置10のプロセッサー11は、図5のACT15においてNoと判定したならば、ACT34へと進む。 In the first to third embodiments, the processing device 10 displays the selection screen when the restoration time is equal to or longer than the threshold T, and allows the operator to select whether or not to execute data restoration. However, the processing device 10 may automatically start the second system software without displaying the selection screen. That is, if the processor 11 of the processing device 10 of the first embodiment determines No in ACT15 of FIG. 2, it proceeds to ACT21. If the processor 11 of the processing device 10 of the second embodiment determines No in ACT15 of FIG. 3, it proceeds to ACT34. If the processor 11 of the processing device 10 of the third embodiment determines No in ACT15 of FIG. 5, it proceeds to ACT34.

処理装置10のプロセッサー11は、処理装置10のシャットダウン時に、図2、図3又は図5のACT16のデータ誤りの検査を行っても良い。この場合、プロセッサー11は、例えば、処理装置10のシャットダウン時に、ACT12~ACT14の処理を行う。ただし、プロセッサー11は、ACT13においてNoと判定したならば、通常通りシャットダウンを行う。そして、プロセッサー11は、次回起動時に、ACT12~ACT14の処理をスキップしてACT15へと進む。なお、このとき、プロセッサー11は、ACT15以降の処理を、前回シャットダウン時のACT12~ACT14の処理結果を用いて行う。
このように、ACT12~ACT14の処理を前回のシャットダウン時に行っておくことで処理装置10の起動にかかる時間を短くすることができる。
Processor 11 of processing unit 10 may perform data error checking in ACT 16 of FIG. 2, FIG. 3 or FIG. 5 when processing unit 10 is shut down. In this case, the processor 11 performs the processing of ACT12 to ACT14, for example, when the processing device 10 is shut down. However, if the processor 11 determines No in ACT 13, it performs shutdown as usual. Then, the processor 11 skips the processing of ACT12 to ACT14 and proceeds to ACT15 when it is started next time. At this time, the processor 11 performs the processing after ACT15 using the processing results of ACT12 to ACT14 at the time of the previous shutdown.
In this way, by performing the processing of ACT12 to ACT14 at the time of the previous shutdown, it is possible to shorten the time required to start up the processing device 10 .

処理装置10のプロセッサー11は、第3実施形態においてシステムソフトウェア上で行う処理をファームウェア又はファームウェア上で動作するソフトウェアによって実行しても良い。 The processor 11 of the processing device 10 may perform the processing performed on the system software in the third embodiment by firmware or software operating on the firmware.

第2実施形態及び第3実施形態では、処理装置10のプロセッサー11は、ACT32の処理において途中の段階までシステムソフトウェアを起動する。そして、プロセッサー11は、この状態でACT12以降の処理を行う。しかしながら、プロセッサー11は、起動を完了してからACT12以降の処理を行っても良い。 In the second embodiment and the third embodiment, the processor 11 of the processing device 10 activates the system software up to an intermediate stage in the processing of ACT32. Then, the processor 11 performs the processing after ACT12 in this state. However, the processor 11 may perform the processing after ACT 12 after completing activation.

第1実施形態~第3実施形態では、第2のデータは、第1のデータの全部をコピーしたものである。しかしながら、第2のデータは、第1のデータの一部をコピーしたものであっても良い。この場合、第2のデータは、例えば、第1のデータのうちの重要でないものを含まない。第1のデータのうちのどのデータをコピーして第2のデータとするかは、例えば、設定により決定される。当該設定は、例えば、処理装置10の操作者などによって決定される。 In the first to third embodiments, the second data are all copies of the first data. However, the second data may be a copy of part of the first data. In this case, the second data does not include, for example, the insignificant part of the first data. Which data in the first data is to be copied as the second data is determined by setting, for example. The setting is determined, for example, by an operator of the processing device 10 or the like.

第1の領域141、第2の領域142及び第3の領域143のうちの2つ以上の領域が、同一レンジ内にあっても良い。 Two or more of the first area 141, the second area 142 and the third area 143 may be within the same range.

第1の領域141、第2の領域142及び第3の領域143は、レンジ以外の方式によって区切られていても良い。例えば、第1の領域141、第2の領域142及び第3の領域143は、パーティションで区切られていても良い。 The first area 141, the second area 142 and the third area 143 may be separated by a method other than ranges. For example, the first area 141, the second area 142 and the third area 143 may be partitioned.

プロセッサー11又はプロセッサー21は、上記実施形態においてプログラムによって実現する処理の一部又は全部を、回路のハードウェア構成によって実現するものであっても良い。 The processor 11 or processor 21 may implement a part or all of the processing implemented by the program in the above embodiment by means of a circuit hardware configuration.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.

1……処理システム、10……処理装置、11,21……プロセッサー、12,22……ROM、13,23……RAM、14,24……補助記憶デバイス、15,25……通信インターフェース、16……入力デバイス、17……出力デバイス、18,26……バス、20……サーバー装置、141……第1の領域、142……第2の領域、143……第3の領域 1... processing system, 10... processor, 11, 21... processor, 12, 22... ROM, 13, 23... RAM, 14, 24... auxiliary storage device, 15, 25... communication interface, 16... input device, 17... output device, 18, 26... bus, 20... server apparatus, 141... first area, 142... second area, 143... third area

Claims (5)

第1のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する第1の記憶領域と、
前記第1のシステムソフトウェアのコピーである第2のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する第2の記憶領域と、
前記第1の記憶領域内の前記ソフトウェアのデータに誤りを検出した場合、前記誤りの修復にかかる予想時間を求め、前記予想時間が閾値未満であるならば、前記第1のシステムソフトウェアを起動する場合に前記誤りを修復してから起動し、前記予想時間が前記閾値以上であるならば、前記第1のシステムソフトウェアに代えて前記第2のシステムソフトウェアを起動する、処理部と、を備える処理装置。
a first storage area for storing one or more pieces of software including first system software;
a second storage area for storing one or more pieces of software, including second system software that is a copy of the first system software;
When an error is detected in the data of the software in the first storage area, an estimated time required for repairing the error is obtained, and if the estimated time is less than a threshold, the first system software is activated. a processing unit that starts after correcting the error if the error is corrected, and starts the second system software instead of the first system software if the estimated time is equal to or greater than the threshold value. Device.
前記誤りを修復するための修復データを記憶する第3の記憶領域をさらに備え、
前記処理部は、前記修復データを用いて前記誤りを修復する、請求項1に記載の処理装置。
further comprising a third storage area for storing repair data for repairing the error;
2. The processing device according to claim 1, wherein said processing unit uses said repair data to repair said error.
前記予想時間は、前記誤りを修復するための修復データをサーバーからダウンロードする時間を含む、請求項1に記載の処理装置。 2. The processing device according to claim 1, wherein said expected time includes time to download repair data for repairing said error from a server. 前記第2の記憶領域は、暗号化によりデータの読み書きが制限されている、請求項1乃至請求項3のいずれか1項に記載の処理装置。 4. The processing device according to any one of claims 1 to 3, wherein said second storage area is encrypted so that reading and writing of data is restricted. 第1のシステムソフトウェアを含む1又は複数のソフトウェアを記憶する第1の記憶領域内の前記ソフトウェアのデータに誤りを検出した場合、前記誤りの修復にかかる予想時間を求め、前記予想時間が閾値未満であるならば、前記第1のシステムソフトウェアを起動する場合に前記誤りを修復してから起動し、前記予想時間が前記閾値以上であるならば、第2のシステムソフトウェアを含む1又は複数のソフトウェアがインストールされている第2の記憶領域に記憶された前記第2のシステムソフトウェアを、前記第1のシステムソフトウェアに代えて起動する、起動方法。 when an error is detected in the data of the software in a first storage area storing one or more pieces of software including the first system software, obtaining an expected time required to correct the error, the expected time being less than a threshold , when starting the first system software, start after correcting the error, and if the expected time is equal to or greater than the threshold, one or more pieces of software including the second system software is installed, and the second system software stored in the second storage area is started instead of the first system software.
JP2019167159A 2019-09-13 2019-09-13 Processing device and start-up method Active JP7320415B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019167159A JP7320415B2 (en) 2019-09-13 2019-09-13 Processing device and start-up method
JP2023119817A JP7521081B2 (en) 2019-09-13 2023-07-24 Processing device and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019167159A JP7320415B2 (en) 2019-09-13 2019-09-13 Processing device and start-up method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023119817A Division JP7521081B2 (en) 2019-09-13 2023-07-24 Processing device and program

Publications (2)

Publication Number Publication Date
JP2021043864A JP2021043864A (en) 2021-03-18
JP7320415B2 true JP7320415B2 (en) 2023-08-03

Family

ID=74862369

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019167159A Active JP7320415B2 (en) 2019-09-13 2019-09-13 Processing device and start-up method
JP2023119817A Active JP7521081B2 (en) 2019-09-13 2023-07-24 Processing device and program

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023119817A Active JP7521081B2 (en) 2019-09-13 2023-07-24 Processing device and program

Country Status (1)

Country Link
JP (2) JP7320415B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211618A (en) 2008-03-06 2009-09-17 Nec Corp Automatic fault recovery device
JP2014522070A (en) 2011-08-16 2014-08-28 グーグル インコーポレイテッド Secure recovery apparatus and method
WO2015072078A1 (en) 2013-11-13 2015-05-21 日本電気株式会社 Service resumption sequence generating device, service resumption sequence generating method, and service resumption sequence generating program

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004054616A (en) * 2002-07-19 2004-02-19 Hitachi Ltd Information processor with function to automatically restore firmware
JP2006190153A (en) 2005-01-07 2006-07-20 Canon Inc Method and program for failure restoration
JP4313823B2 (en) 2007-02-26 2009-08-12 株式会社日立情報システムズ Fault response system and fault response method
JP6021597B2 (en) * 2012-11-15 2016-11-09 三菱電機株式会社 Information processing apparatus, information processing method, and computer program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211618A (en) 2008-03-06 2009-09-17 Nec Corp Automatic fault recovery device
JP2014522070A (en) 2011-08-16 2014-08-28 グーグル インコーポレイテッド Secure recovery apparatus and method
WO2015072078A1 (en) 2013-11-13 2015-05-21 日本電気株式会社 Service resumption sequence generating device, service resumption sequence generating method, and service resumption sequence generating program

Also Published As

Publication number Publication date
JP7521081B2 (en) 2024-07-23
JP2023129549A (en) 2023-09-14
JP2021043864A (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US8352717B2 (en) Recovery system using selectable and configurable snapshots
JP4903071B2 (en) Information processing apparatus, software update method, and image processing apparatus
US9807268B2 (en) Image forming apparatus having firmware update function, method of controlling the same, program for executing the method, and storage medium
JP5689429B2 (en) Authentication apparatus and authentication method
US9690944B2 (en) System and method updating disk encryption software and performing pre-boot compatibility verification
CN112114842A (en) Information processing apparatus, control method thereof, and storage medium
CN109154903B (en) Recovery environment for virtual machines
US20120254623A1 (en) Information Processing Apparatus and Data Protection Method
JP2021117928A (en) Information processing device and starting method therefor
JP7320415B2 (en) Processing device and start-up method
JP6191251B2 (en) Thin client terminal device and data backup control program
JP5961059B2 (en) Information processing apparatus and activation method thereof
JP2015108865A (en) Image forming apparatus and control method of the same, and program
JP2008077600A (en) Thin client, thin client system and program
JP2020154601A (en) Information processing device and its control method, and program
JP5736868B2 (en) Information processing system, recovery device, and disk recovery method
US20230009355A1 (en) Method and Apparatus for Securely Backing Up and Restoring a Computer System
US11947948B2 (en) Information processing apparatus, information processing method, and storage medium
JP7393269B2 (en) Terminal device, processing method and terminal control system
US20230126541A1 (en) Information processing apparatus, control method for controlling the same and storage medium
JP6953828B2 (en) Information processing equipment and programs
US20220222133A1 (en) Information processing apparatus, method of controlling the same, and storage medium
WO2019123794A1 (en) Bios setting automatic switching method, bios setting automatic switching device, and bios setting automatic switching program recording medium
JP2021092848A (en) Information processing device and control method of the same, and program
JP2023172570A (en) Information processing device and control method for information processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230104

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230724

R150 Certificate of patent or registration of utility model

Ref document number: 7320415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150