JP7318485B2 - 自動コード生成方法、コードプログラム、電子制御装置、自動コード生成プログラム、及び自動コード生成装置 - Google Patents

Description

本発明は、自動コード生成方法、コードプログラム、電子制御装置、自動コード生成プログラム、及び自動コード生成装置に関する。

従来、自動的にソースコードを生成するコード生成ツールが開発されており、例えば車両のエンジンＥＣＵのプログラム開発支援に用いられている。このコード生成ツールは、プログラムの開発者が直接ソースコードを記述することなく、目的とするプログラムの機能をより簡易的に視認性の良いモデルという形態で記述する。これにより、プログラム開発者は可読性を向上できるようになり、プログラム構造を容易に把握できる。

使用者は、このモデル記述用の開発環境がインストールされたワークステーション又はパーソナルコンピュータ（以下、ＰＣ）等を用い、このモデルにより定義された演算処理等のシミュレーション処理を行い、ＰＣは当該モデルに応じたソースコードを自動生成する。モデルに基づいてソースコードを自動生成するためのプログラム開発は、モデルベース開発と呼ばれている。モデルベース開発を行うためのプログラム開発環境は、例えばMATLAB（登録商標）、及び、これに付加機能を提供するSimulink（登録商標）が知られており、Simulinkのモデルからソースプログラムを自動生成する支援ツールとしてTargetLink（登録商標）を挙げることができる。

モデルベース開発を行う場合、使用者は、例えばSimulink（登録商標）を用いてモデルを記述する。このモデルは、ＧＵＩ(Graphical User Interface)環境下において、各種演算を表すブロックを相互に接続したブロック線図により記述できる。

従来、モデルは、制御フローを記述する多くの機能がブロックライブラリとして取り入れられており、様々な制御構造をブロック化して表現可能になっている。モデルベース開発における自動コード生成技術は、例えば特許文献１に開示されている。

特開２０１６－１１５１８９号公報

Simulink、TargetLinkのモデルは、このモデルの詳細設定を使用者により変更可能になっている。例えば、システム機能設計などの制御設計担当者は、この種の支援ツールを用いるときに、モデルの詳細設定を初期設定のまま、又は、自身が把握している規定のルールに従って詳細設定をわずかに変更した上で、モデルをシミュレーションしつつ制御設計することが多い。

他方、実装設計者は、制御設計担当者により制御設計されたモデルについて既存の電子制御装置のハードウェア及びソフトウェア資産に合わせた既定のルールに沿ったガイドラインに準拠しているか確認する。実装設計者は、ガイドラインに準拠していないと判断したときには、モデルの詳細設定を必要に応じて変更し、ガイドラインに準拠したモデルからソースコードを生成し、ソースコードに基づいてコンパイル、リンクした実行形式ファイルによるコードプログラムを車両組込型の電子制御装置の記憶装置に記憶させる。

実装設計者は、制御設計担当者により設計されたモデルの詳細設定を変更しているため、当該モデルから得られるソースコードでは、制御設計担当者が意図していた出力結果とは異なる結果が得られてしまう虞がある。このため実装設計者は、出力結果の妥当性を判断し、この判断が困難である場合、制御設計担当者にその影響判断を依頼することになる。しかしながら、煩雑な手続や工数が余分に必要となってしまうことから好ましくない。

本発明の目的は、モデルの詳細設定の変更前と変更後とで出力結果の差異を判定できるようにした自動コード生成方法、コードプログラム、電子制御装置、自動コード生成プログラム、及び自動コード生成装置を提供することにある。

請求項１記載の発明は、モデルからソースコードを生成するまでにモデルの詳細設定又は当該モデルを構成するブロックの詳細設定を変更可能にしている支援ツールを用いた自動コード生成方法を対象としている。第１過程では、変更前の詳細設定を用いた変更前モデル（１１ａ）をシミュレーションすることで第１出力結果を取得する。第２過程では、変更後の詳細設定を用いた変更後モデル（１１ｂ：２１１ｂ）からソースコードを生成し当該ソースコードに基づいてシミュレーションすることで第２出力結果を取得する。第３過程では、第１出力結果と第２出力結果との一致度を判定する。これにより、モデルの詳細設定の変更前と変更後とで出力結果の差異を判定できる。

請求項２記載の発明によれば、第４過程において詳細設定を既定のルールに従って変更して自動変更モデル（２１１ｂ）を生成し、第２過程では、自動変更モデルから生成したソースコードに基づいてシミュレーションすることで第２出力結果を取得している。このため、規定のルールに従って詳細設定を変更できるようになり、ガイドラインに沿って詳細設定を自動的に変更できる。

第１実施形態に係る自動コード生成装置の構成ブロック図 機能ブロック図 モデルの構成例 モデルの詳細設定例 ブロックの構成例 ブロックの詳細設定例 出力結果の妥当性判断処理を示すフローチャート（その１） 出力結果の妥当性判断処理を示すフローチャート（その２） 出力結果と誤差許容範囲の一態様を時間軸で表す図（その１） 出力結果と誤差許容範囲の一態様を時間軸で表す図（その２） 出力結果と誤差許容範囲の一態様を時間軸で表す図（その３） 第２実施形態に係る動作説明図

（第１実施形態）
以下、自動コード生成方法の第１実施形態について、図１～図１１を参照しながら説明する。図１に示すように、ワークステーション又はパーソナルコンピュータ（以下、ＰＣ）１は、ＣＰＵ２、ＲＯＭ３、ＲＡＭ４、データ記憶装置５、入力装置６、及び表示装置７などを接続して構成される。

表示装置７は、ＣＰＵ２から受けた映像信号をユーザに対して映像として表示する。入力装置６は、例えばキーボード、マウス等から構成され、ユーザにより操作されることにより、その操作に応じた信号をＣＰＵ２に出力する。ＲＡＭ４は、読出／書込可能な揮発性メモリであり、ＲＯＭ３は読出し専用のメモリであり、データ記憶装置５は読出／書込可能なメモリである。

ＲＯＭ３には、ＣＰＵ２が読み出して実行するプログラム等が予め記憶されている。またデータ記憶装置５には、後述するモデル１１が記憶される。ＲＡＭ４は、ＣＰＵ２がＲＯＭ３、データ記憶装置５に記憶されたプログラムを実行する際に、そのプログラムを一時的に保存するための記憶領域、及び作業用のデータを一時的に保存するための記憶領域として用いられる。

ＰＣ１に電源が投入され起動されると、ＣＰＵ２はＲＯＭ３からブートプログラムを読み出して実行する。そして、起動処理以降、ＣＰＵ２は、入力装置６からの信号、オペレーションシステム（ＯＳ）により予め定められたスケジュール等に基づき、データ記憶装置５に記憶されたコード生成ツール８による自動コード生成プログラムや他のプログラムをＯＳ上のプロセスとして実行する。ＰＣ１は、このコード生成ツール８を実行することで、図２に示すように第１取得部１ａ、第２取得部１ｂ、一致度判定部１ｃとして機能する。

次に、データ記憶装置５にインストールされているコード生成ツール８について説明する。コード生成ツール８は、データ記憶装置５に保存されると共にＯＳ上で実行されるアプリケーションの一つであり、TargetLink（登録商標）を用いてソースコードを自動生成する。ソースコードは、例えばＣ言語、Ｃ＋＋言語等により記述される。

ＰＣ１は、ＣＰＵ２によりコード生成ツール８を動作させることで、モデルベースのプログラム開発を行うための自動コード生成装置として作動する。なお、コード生成ツール８は、例えば車載用の電子制御装置１０等の組込システム向けのコードプログラム開発や、その他あらゆる用途のプログラム開発に用いることができる。

使用者による入力装置６の操作によりコード生成ツール８が起動されると、ＰＣ１は、ＣＰＵ２によりコード生成ツール８を実行する。ＰＣ１は、コード生成ツール８を実行すると、図３に示すように表示装置７にモデル構成画面を表示させると共に、「Ｈｏｍｅ」、「Ｐｌｏｔ」、「Ｖｉｅｗ」、「Ｏｐｔｉｏｎ」等のメニューを表示させる。

使用者は、モデル構成画面を視認しながら入力装置６を用いて各種操作を行うことで、モデル１１を記述したり、モデル１１を直接シミュレーションしたり、モデル１１をコンパイル／リンクしてＣＰＵ２等が直接実行可能な実行形式ファイル（オブジェクトコード）によるコードプログラムに変換したり、各種の設計作業を実行できる。

モデル１１は、ソースコードよりも記述を簡易的にし、且つ、可読性を高める目的で定められたモデル言語仕様に基づいて、使用者により作成されるプログラムの一表現形態であり、Simulink（登録商標）により作成されるSimulinkモデルである。

モデル１１は、ＧＵＩ環境下で記述されるもので、各ブロック１２～１６の入力In1、In２や出力Out1、Out２を相互に接続したブロック線図により表現される。各ブロック１２～１６は、ビット演算、論理演算、ループ処理等の予め用意されているブロックライブラリから選択的に記述される。各ブロック１２～１６は、上位から下位まで階層的に記述され、可読性及び視認性良く表現されている。各ブロック１２～１６の入力In1、In2、出力Out1、Out2の相互の結線説明は省略する。

他方、コード生成ツール８は、モデル１１を生成する際に当該モデル１１の詳細設定を変更可能にプログラム構成されている。ＰＣ１は、前述した図３に示すモデル構成画面から「Ｏｐｔｉｏｎ」のメニューが使用者により操作入力されると、図４に例示したように、表示装置７にモデル１１の詳細設定の画面を表示し、使用者による詳細設定を促す。

図４に例示したように、ＰＣ１は、モデル１１が出力する値の最小値Ｘ１及び最大値Ｘ２、出力データ型Ｘ３の操作入力画面を表示装置７に表示させることで、使用者は、これらのパラメータを詳細設定できる。またその他、ＰＣ１は、ラジオボタンＢ１又はチェックボックスＢ２などを用いて詳細設定を項目毎に表示装置７に表示させる。これにより使用者は、択一的、選択的にその他のパラメータを詳細設定できる。使用者は、実際に実装される電子制御装置１０の仕様に合わせて詳細設定を変更できる。

例えば、出力データ型Ｘ３としては、図示の倍精度浮動小数点型の他、単精度浮動小数点型、整数型など数値の出力方法を選択できる。またＰＣ１は、ＯＫボタンＢ３や適用ボタンＢ４、キャンセルボタンＢ５を表示装置７に表示するが、ＯＫボタンＢ３や適用ボタンＢ４が操作入力されると、この詳細設定を反映させる。

また図３に示すモデル構成画面において、ブロック１４が入力装置６により選択入力されると、ＰＣ１は、図５に示すようにブロック１４の下位階層モデルを表示装置７の表示画面に表示させる。ＰＣ１は、表示装置７にブロック１４の下位階層モデルを表示させると共に、「Ｐｌｏｔ」、「Ｖｉｅｗ」、「Ｏｐｔｉｏｎ」等のメニューを表示させる。

使用者は、ブロック構成画面を視認しながら入力装置６を用いて各種操作を行うことで、ブロック１４の下位階層モデルを変更するなど各種の設計作業を実行できる。

ブロック１４は、モデル２１～２４を組み合わせたブロック線図により記述されている。ここでもモデル２１～２４の結線関係の説明は省略するが、モデル２１は、比例ゲインＫｐの比例回路モデルを示し、モデル２３は積分ゲインＫｉの積分回路モデルを示す。モデル２２、２４は、２入力を加算して出力する加算モデルを示す。

またコード生成ツール８は、ブロック１４を生成する際に当該ブロック１４の詳細設定を変更可能にプログラム構成されている。ＰＣ１は、図５に示すブロック構成画面から「Ｏｐｔｉｏｎ」のメニューが使用者により操作入力されると、図６に例示したように、表示装置７にブロック１４の詳細設定の画面を表示し、使用者による詳細設定を促す。

図６に例示したように、使用者は、ブロック１４の出力の最小値Ｘ１及び最大値Ｘ２、出力データ型Ｘ３等を詳細設定できる。また使用者は、チェックボックスＢ２等により詳細設定できる。ブロック１４の詳細設定の内容は、モデル１１の詳細設定と概ね同様であるため説明を省略する。

使用者は、モデル１１を構築した後、入力装置６を操作することでＰＣ１にモデル１１をシミュレーションさせることができる。この場合、ＰＣ１は、ソースコードを生成することなくモデル１１から直接シミュレーションできる。また使用者は、入力装置６を操作することでＰＣ１にソースコードを自動生成させた後、当該ソースコードに基づいてシミュレーションさせることができる。この場合、ＰＣ１は、ソースコードをコンパイル／リンクして実行形式ファイルによるコードプログラムを生成し、ＣＰＵ２がコードプログラムを実行することでシミュレーションを行う。

またＰＣ１は、使用者によるモデル１１の構築中又はシミュレーションの実行前又は実行後において、モデル１１や当該モデル１１を構成するブロック１２～１６の変更履歴や、当該モデル１１やブロック１２～１６の詳細設定の変更履歴を、例えば使用者（例えば制御設計担当者、実装設計担当者）に紐づけてデータ記憶装置５に記憶させている。

以下では、以上のように動作するコード生成ツール８を用いて、車両組込型の電子制御装置１０にコードプログラムを実装するまでの手順を説明する。

まず、システム機能設計などの制御設計担当者は、図３に示すようにブロック１２～１６を組み合わせてモデル１１を構築する。制御設計担当者は、発明が解決しようとする課題欄に説明したように、コード生成ツール８を用いるときに、モデル１１の詳細設定を初期設定のまま、又は、自身が把握しているガイドラインに従ってわずかに変更した上で、モデル１１をシミュレーションしつつ制御設計することが多い。このため、例えば、図４に示されるモデル１１の詳細設定の中で、例えば、出力データ型Ｘ３が初期設定（デフォルト）において倍精度浮動小数点型に設定されていれば、制御設計担当者は、この初期設定のまま制御設計することが多い。以下では、制御設計担当者が設計したモデル１１を制御設計モデル１１ａと称する。制御設計モデル１１ａは変更前モデル相当である。

他方、実装設計者は、制御設計モデル１１ａについて既定のルールＲ１に沿ったガイドラインに準拠しているか確認する。実装設計者は、ガイドラインに準拠していないと判断したときには、制御設計モデル１１ａについての詳細設定を必要に応じて変更する。詳細設定が変更されたモデル１１を実装設計モデル１１ｂと称する。実装設計モデル１１ｂは変更後モデル相当である。

実装設計者は、ガイドラインに準拠した実装設計モデル１１ｂからソースコードを生成し、ソースコードをコンパイル／リンクした実行形式ファイルによるコードプログラムを生成する。実装設計者は、制御設計モデル１１ａの詳細設定を変更して、実装設計モデル１１ｂとしているため、当該実装設計モデル１１ｂから得られるソースコードでは、制御設計担当者が意図していた出力結果と異なる結果が得られてしまう虞がある。

そこで、制御設計担当者や実装設計者等は、制御設計モデル１１ａによる出力結果と実装設計モデル１１ｂによる出力結果の差異を確認するときに、生成したコードプログラムを電子制御装置１０の記憶装置１０ａに記憶させる前に、ＰＣ１に出力結果の妥当性を判定するように指示する。この場合、ＰＣ１は、図７及び図８に示す出力結果の妥当性判断処理を実行することで、出力結果の妥当性を判断する。

まずＰＣ１は、図７のＳ１１において変更前モデルとなる制御設計モデル１１ａをデータ記憶装置５から読み込み、Ｓ１２において制御設計モデル１１ａをシミュレーションすることで、Ｓ１３において第１出力結果Ｆ１を取得する。これらのＳ１１～Ｓ１３は、第１過程、第１手順に相当する。

また、ＰＣ１は、図８のＳ２１において変更後モデルとなる実装設計モデル１１ｂをデータ記憶装置５から読み込み、Ｓ２２において実装設計モデル１１ｂからソースコードを生成し、Ｓ２３においてソースコードに基づいてシミュレーションする。この場合、ＰＣ１は、ソースコードをコンパイル／リンクして実行形式ファイルに変換し、ＣＰＵ２が実行形式ファイルを実行してシミュレーションすることで、Ｓ２４において第２出力結果Ｆ２を取得する。これらのＳ２１～Ｓ２４は、第２過程、第２手順に相当する。

その後、ＰＣ１は、Ｓ２５において、Ｓ１１～Ｓ１３にて取得された第１出力結果Ｆ１とＳ２１～Ｓ２４にて取得された第２出力結果Ｆ２との一致度を判定する。このＳ２５は、第３過程、第３手順に相当する。ＰＣ１が、第１出力結果Ｆ１及び第２出力結果Ｆ２の一致度を判定する際に、下記の具体例Ａ１～Ａ３に示す方法を用いることができる。

＜具体例Ａ１＞
図９に例示したように、ＰＣ１は、あるタイミングにおける第１出力結果Ｆ１の値と第２出力結果Ｆ２の値の差を算出し、この差が所定の閾値以内であるか否かにより一致度を判定すると良い。図９には、第１出力結果Ｆ１及び第２出力結果Ｆ２が共にアナログ信号の場合を例示している。ＰＣ１は、第１出力結果Ｆ１の値と第２出力結果Ｆ２の図示期間内の値の差が最大値ＭＡＸ～最小値ＭＩＮに示す許容範囲に収まっているか否かを判定することで一致度を判定しており、その差が許容範囲に収まっていないときにはエラー報知し、収まっていれば一致と判定する。

＜具体例Ａ２＞
図１０に例示したように、ＰＣ１は、第１出力結果Ｆ１の値の変化のタイミングと第２出力結果Ｆ２の値の変化のタイミングとが所定の閾値時間内であるか否かにより一致度を判定するようにしても良い。図１０には、第１出力結果Ｆ１及び第２出力結果Ｆ２が共にデジタル信号の場合を例示している。例えば、ＰＣ１は、第１出力結果Ｆ１の立上りタイミングと第２出力結果Ｆ２の立上りタイミングの差Ｔ１が所定の閾値時間内に収まっているか否かを判定することで一致度を判定しており、その差が所定の閾値時間内に収まっていないときにはエラー報知し、収まっていれば一致と判定する。

＜具体例Ａ３＞
図１１に例示したように、ＰＣ１は、第１出力結果Ｆ１の出力波形と第２出力結果Ｆ２の出力波形との類似度に基づいて一致度を判定するようにしても良い。図１１には、第１出力結果Ｆ１及び第２出力結果Ｆ２が共にアナログ信号波形の場合を例示している。例えば、ＰＣ１は、第１出力結果Ｆ１の出力波形を許容誤差だけ大小した最大値ＭＡＸ－最小値ＭＩＮの間に第２出力結果Ｆ２の出力波形が収まるか否かを判定することで一致度を判定しており、第２出力結果Ｆ２の出力波形が収まっていないときにはエラー報知し、収まっていれば一致と判定する。具体例Ａ１ではあるタイミングにおける第１出力結果Ｆ１の値の差を比較した例を示したが、具体例Ａ３では値の差を比較すると共に時間のずれも比較している点が異なる。

これにより、詳細設定の変更前の制御設計モデル１１ａと詳細設定の変更後の実装設計モデル１１ｂとで出力結果の差異を判定できる。実装設計者は、このような判定結果を観察することで、一致判定されていればコードプログラムを電子制御装置１０の記憶装置１０ａに書き込んでも良いと判定できる。また、具体例Ａ１～Ａ３に示したように、一致度を判定する基準を定めることで判断基準のばらつきを極力抑制できる。

（第２実施形態）
図１２は第２実施形態の説明図を示す。第１実施形態と同一部分には同一符号を付して説明を省略し、以下では異なる部分を説明する。

例えば、電子制御装置１０が、単精度浮動小数点型で動作するマイコンを用いて動作している場合には、単精度浮動小数点型で演算処理する旨が規定のルールＲ１、ガイドラインとされていることがある。

このときＰＣ１は、モデル１１の詳細設定、又は、ブロック１２～１６の詳細設定をデータ記憶装置５から読み出し、何れかの出力データ型Ｘ３が単精度浮動小数点型以外のデータ型に設定されている場合には、この規定のルールＲ１に従って全ての出力データ型Ｘ３を単精度浮動小数点型に変更設定した上で、この詳細設定を用いた自動変更モデル２１１ｂを生成する（図１２のＳ２１ａ参照：第４過程、第４手順相当）。

そしてＰＣ１は、自動変更モデル２１１ｂから自動的にソースコードを生成し、ソースコードに基づいてシミュレーションすることで第２出力結果Ｆ２を取得する。これにより規定のルールＲ１に従って詳細設定を変更でき、ガイドラインに沿って詳細設定を自動的に変更できる。

本開示に記載の手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

図面中、１はＰＣ（自動コード生成装置）、２はＣＰＵ、３はＲＯＭ、４はＲＡＭ、５はデータ記憶装置、８はコード生成ツール、１０は電子制御装置を示す。

Claims (13)

1. モデルからソースコードを生成するまでに前記モデルの詳細設定又は前記モデルを構成するブロックの詳細設定を変更可能にしているコード生成ツールを用いた自動コード生成方法であって、
   自動コード生成装置が、変更前の前記詳細設定を用いた変更前モデル（１１ａ）をシミュレーションすることで第１出力結果を取得する第１過程（Ｓ１１～Ｓ１３）と、
   前記自動コード生成装置が、前記変更前の前記詳細設定が変更された変更後の詳細設定を用いた変更後モデル（１１ｂ；２１１ｂ）から前記ソースコードを生成し前記ソースコードに基づいてシミュレーションすることで第２出力結果を取得する第２過程（Ｓ２１～Ｓ２４）と、
   前記自動コード生成装置が、前記第１出力結果と前記第２出力結果との一致度を判定する第３過程（Ｓ２５）と、
   を備える自動コード生成方法。
2. 前記自動コード生成装置が、前記変更前の詳細設定を既定のルールに従って変更して前記変更後モデルとして自動変更モデル（２１１ｂ）を生成する第４過程（Ｓ２１ａ）を備え、
   前記自動コード生成装置は、前記第２過程では、前記第４過程にて生成した前記自動変更モデルから生成したソースコードに基づいてシミュレーションすることで第２出力結果を取得する請求項１記載の自動コード生成方法。
3. 前記自動コード生成装置は、前記第３過程では、あるタイミングにおける前記第１出力結果の値と前記第２出力結果の値との差が所定の閾値以内であるか否かにより一致度を判定する請求項１記載の自動コード生成方法。
4. 前記自動コード生成装置は、前記第３過程では、前記第１出力結果の値の変化のタイミングと前記第２出力結果の値の変化のタイミングとが所定の閾値時間内であるか否かにより一致度を判定する請求項１記載の自動コード生成方法。
5. 前記自動コード生成装置は、前記第３過程では、前記第１出力結果の出力波形と前記第２出力結果の出力波形との類似度に基づいて一致度を判定する請求項１記載の自動コード生成方法。
6. モデルからソースコードを生成するまでに前記モデルの詳細設定又は前記モデルを構成するブロックの詳細設定を変更可能にしているコード生成ツールに基づいて生成されるコードプログラムであって、
   自動コード生成装置が、第１過程において変更前の前記詳細設定を用いた変更前モデルをシミュレーションすることで第１出力結果を取得し、第２過程において生成されるソースコードに基づいてシミュレーションすることで第２出力結果を取得し、第３過程において前記第１出力結果と前記第２出力結果との一致度を判定し、一致と判定された条件を満たす前記ソースコードに基づいて生成されるコードプログラム。
7. 請求項６記載のコードプログラムが実装された電子制御装置。
8. モデルからソースコードを生成するまでの間に前記モデルの詳細設定又は前記モデルを構成するブロックの詳細設定を変更可能にしているコード生成ツールによる自動コード生成プログラムであって、
   自動コード生成装置（１）に、
   変更前の前記詳細設定を用いた変更前モデルをシミュレーションすることで第１出力結果を取得する第１手順（Ｓ１１～Ｓ１３）と、
   前記変更前の前記詳細設定が変更された変更後の詳細設定を用いた変更後モデル（１１ｂ；２１１ｂ）から前記ソースコードを生成し前記ソースコードに基づいてシミュレーションすることで第２出力結果を取得する第２手順（Ｓ２１～Ｓ２４）と、
   前記第１出力結果と前記第２出力結果との一致度を判定する第３手順（Ｓ２５）と、
   を実行させる自動コード生成プログラム。
9. 前記詳細設定を既定のルールに従って変更して前記変更後モデルとして自動変更モデル（２１１ｂ）を生成する第４手順（Ｓ２１ａ）を備え、
   前記第２手順では、前記第４手順にて生成した前記自動変更モデルから生成したソースコードをシミュレーションすることで第２出力結果を取得する請求項８記載の自動コード生成プログラム。
10. 前記第３手順では、あるタイミングにおける前記第１出力結果の値と前記第２出力結果の値との差が所定の閾値以内であるか否かにより一致度を判定する請求項８記載の自動コード生成プログラム。
11. 前記第３手順では、前記第１出力結果の値の変化のタイミングと前記第２出力結果の値の変化のタイミングとが所定の閾値時間内であるか否かにより一致度を判定する請求項８記載の自動コード生成プログラム。
12. 前記第３手順では、前記第１出力結果の出力波形と前記第２出力結果の出力波形との類似度に基づいて一致度を判定する請求項８記載の自動コード生成プログラム。
13. モデルからソースコードを生成するまでの間に前記モデルの詳細設定又は当該モデルを構成するブロックの詳細設定を変更可能にしているコード生成ツールを用いた自動コード生成装置（１）であって、
    変更前の前記詳細設定を用いた変更前モデル（１１ａ）をシミュレーションすることで第１出力結果を取得する第１取得部（１ａ）と、
    前記変更前の前記詳細設定が変更された変更後の詳細設定を用いた変更後モデル（１１ｂ；２１１ｂ）から生成されたソースコードに基づいてシミュレーションすることで第２出力結果を取得する第２取得部（１ｂ）と、
    前記第１出力結果と前記第２出力結果との一致度を判定する一致度判定部（１ｃ）と、
    を備える自動コード生成装置。

Images