JP7317818B2

JP7317818B2 - ペン検出システム

Info

Publication number: JP7317818B2
Application number: JP2020523657A
Authority: JP
Inventors: 友宏加々美
Original assignee: Wacom Co Ltd
Current assignee: Wacom Co Ltd
Priority date: 2018-06-06
Filing date: 2019-05-29
Publication date: 2023-07-31
Anticipated expiration: 2039-05-29
Also published as: US20210034194A1; US20220147182A1; CN112005203A; DE112019002844T5; CN112005203B; US11249602B2; US11604546B2; US20230185409A1; WO2019235322A1; US11907482B2; JPWO2019235322A1

Description

本発明はペン検出システムに関し、特に、大型の表示パネルに搭載されるペン検出システムに関する。

静電ペンの指示位置を示す２次元座標を導出するためのペン検出システムが知られている。この種のシステムは、液晶パネルなどの表示パネル上に配置された電極群と、電極群に接続された集積回路とを有して構成される。このうち電極群は、列方向に並置された列電極群と、行方向に並置された行電極群とによって構成される。集積回路は、静電ペンが送信した信号の各電極における受信レベルを取得し、その結果に基づいて上記２次元座標を導出する。

特許文献１には、このようなペン検出システムの一例が開示されている。

特許５９８４２５９号

ところで、近年では表示パネルのサイズのバリエーションが増加しており、大型の表示パネルにペン検出システムを搭載する場合も増えているが、そうすると上述した電極群を構成する電極の数が増えるため、集積回路の端子数を増加させる必要が生ずることになる。しかしながら、大型の表示パネルに搭載するペン検出システムは一般に製造数が少なく、専用の集積回路を製造すると割高になってしまうため、対策が必要とされている。

したがって、本発明の目的の一つは、大型の表示パネル専用の集積回路を必要としないペン検出システムを提供することにある。

本発明の第１の側面によるペン検出システムは、ペンから送信されたペン信号を検出して前記ペンの位置を検出するペン検出システムであって、第１及び第２の部分列電極群を含む列電極群と第１及び第２の部分行電極群を含む部分行電極群とが２次元領域に重畳して配設されてなるセンサパターンと、前記第１の部分列電極群に接続され、前記第１の部分列電極群における前記ペン信号のレベル分布を示す第１の列レベル分布を取得し、前記第１の部分行電極群に接続され、前記第１の部分行電極群における前記ペン信号のレベル分布を示す第１の行レベル分布を取得する第１の集積回路と、前記第２の部分列電極群に接続され、前記第２の部分列電極群における前記ペン信号のレベル分布を示す第２の列レベル分布を取得し、前記第２の部分行電極群に接続され、前記第２の部分行電極群における前記ペン信号のレベル分布を示す第２の行レベル分布を取得する第２の集積回路と、を含み、前記第１及び第２の列レベル分布に基づいて前記２次元領域における前記ペンの列方向位置を導出し、前記第１及び第２の行レベル分布に基づいて前記２次元領域における前記ペンの行方向位置を導出する、ペン検出システムである。

本発明の第２の側面によるペン検出システムは、ペンから送信されたペン信号を検出して前記ペンの位置を検出するペン検出システムであって、第１及び第２の部分電極群を含む電極群が配設されてなるセンサパターンと、前記第１の部分電極群に接続され、前記第１の部分電極群における前記ペン信号のレベル分布を取得する第１の集積回路と、前記第２の部分電極群に接続され、前記第２の部分電極群における前記ペン信号のレベル分布を取得する第２の集積回路と、前記電極群を構成する複数の電極のうち前記第１の部分電極群と前記第２の部分電極群の境界近傍に位置する所定数の境界電極は、前記第１及び第２の集積回路の両方に接続される、ペン検出システムである。

本発明の第１の側面によれば、集積回路を１つだけ設ける場合に比べて１つの集積回路に接続する必要のある電極の数を減らすことができるので、小型パネル用の集積回路を大型パネルにおいても使用することが可能になる。したがって、大型の表示パネル専用の集積回路を用いずとも、大型の表示パネルにペン検出システムを搭載することが可能になる。

本発明の第２の側面によれば、ノイズをキャンセルするための差動検出法や、電極間の座標を求めるための４点法又は３点法など、１つの位置座標を求めるために複数の電極を用いる必要のある位置の導出方法を採用する場合に、第１の部分電極群と第２の部分電極群の境界においても単一の集積回路によって位置の導出を実行することが可能になるので、電極間のインピーダンス差に起因して電極間で感度差が生じ、導出される位置に誤差が生ずることが防止される。

本発明の第１の実施の形態によるペン検出システム１の構成を示す図である。本発明の第１の実施の形態によるペン検出システム１の模式的な上面図である。マスタコントローラ４によるペンＩ１のｘ座標の導出方法の詳細を説明する図である。マスタコントローラ４による集積回路３ａ，３ｂの制御タイミングを示す図である。境界列電極２ｘを設けることの意義を説明する図である。本発明の第２の実施の形態によるペン検出システム１の模式的な上面図である。本発明の第３の実施の形態によるペン検出システム１に含まれる第１の部分列電極群２ｘＧａを構成する列電極２ｘの一部を模式的に示した図である。

以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。

図１は、本発明の第１の実施の形態によるペン検出システム１の構成を示す図である。本実施の形態によるペン検出システム１は、静電ペンであるペンＩ１から送信されたペン信号を検出して該ペンＩ１の位置を検出可能に構成されるとともに、指Ｉ２の位置も検出可能に構成されたシステムであり、同図に示すように、センサパターン２と、集積回路３ａ，３ｂと、マスタコントローラ４と、ホストプロセッサ５とを有して構成される。

ペン検出システム１は、典型的には、タブレット型コンピュータである。この場合、センサパターン２は、図示しない表示パネルの表示面上に配置され、ホストプロセッサ５は、タブレット型コンピュータの中央処理装置により構成される。ただし、ペン検出システム１は他の種類のコンピュータによって構成してもよい。また、ホストプロセッサ５は、センサパターン２、集積回路３ａ，３ｂ、及びマスタコントローラ４と同じ筐体内に配置されてもよいし、異なる筐体内に配置されることとしてもよい。

センサパターン２は、それぞれ図示したｙ方向に延在し、ｙ方向と直交するｘ方向に等間隔で配置された複数の列電極２ｘと、それぞれｘ方向に延在し、ｙ方向に等間隔で配置された複数の行電極２ｙとが２次元領域に重畳して配設されてなる構造を有している。

複数の列電極２ｘは、第１の部分列電極群２ｘＧａと、第２の部分列電極群２ｘＧｂとを含む列電極群２ｘＧを構成する。第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界はｘ方向中央に設けられており、第１の部分列電極群２ｘＧａに含まれる列電極２ｘの本数と第２の部分列電極群２ｘＧｂに含まれる列電極２ｘの本数とは、互いに同じ数に設定されている。ただし、第１の部分列電極群２ｘＧａに含まれる列電極２ｘの本数と第２の部分列電極群２ｘＧｂに含まれる列電極２ｘの本数とが異なっていてもよい。

同様に、複数の行電極２ｙは、第１の部分行電極群２ｙＧａと、第２の部分行電極群２ｙＧｂとを含む行電極群２ｙＧを構成する。第１の部分行電極群２ｙＧａと第２の部分行電極群２ｙＧｂの境界はｙ方向中央に設けられており、第１の部分行電極群２ｙＧａに含まれる行電極２ｙの本数と第２の部分行電極群２ｙＧｂに含まれる行電極２ｙの本数とは、互いに同じ数に設定されている。図１から明らかなように、第１の部分行電極群２ｙＧａ及び第２の部分行電極群２ｙＧｂは、それぞれが第１の部分列電極群２ｘＧａ及び第２の部分列電極群２ｘＧｂの両方と重なっている。

図２は、本実施の形態によるペン検出システム１の模式的な上面図である。ただし、同図においては行電極２ｙの記載を省略している。同図に示すように、センサパターン２はガラス１０上に配置され、集積回路３ａ，３ｂ及びマスタコントローラ４は、ガラス１０とは異なる回路基板１２上に配置される。ガラス１０と回路基板１２とは、フレキシブル基板１１によって相互に接続される。また、ペン検出システム１は、各列電極２ｘと集積回路３ａ，３ｂの一方とを接続する複数の主線路２０を有しており、各主線路２０は、ガラス１０、フレキシブル基板１１、及び回路基板１２にかけて形成される。図示していないが、各行電極２ｙも同様の主線路によって集積回路３ａ，３ｂのいずれかと接続される。

図１に戻る。集積回路３ａ（第１の集積回路）は、第１の部分列電極群２ｘＧａを構成する各列電極２ｘと、第１の部分行電極群２ｙＧａを構成する各行電極２ｙとに接続された集積回路である。集積回路３ａの動作タイミング及び動作内容は、マスタコントローラ４によって制御される。

集積回路３ａの動作内容について具体的に説明すると、まずペンＩ１の位置検出を行うタイミングでは、集積回路３ａは、第１の部分列電極群２ｘＧａにおけるペン信号のレベル分布（第１の列レベル分布）を取得するとともに、第１の部分行電極群２ｙＧａにおけるペン信号のレベル分布（第１の行レベル分布）を取得する処理を行う。取得されたレベル分布は、集積回路３ａからマスタコントローラ４に供給される。

一方、指Ｉ２の位置検出を行うタイミングでは、集積回路３ａは、マスタコントローラ４から供給される指検出用信号を第１の部分行電極群２ｙＧａ内の各行電極２ｙに対して供給する処理と、第１の部分行電極群２ｙＧａと第１の部分列電極群２ｘＧａとが交差する領域（図示した第１象限の部分）のクロスポイント容量変化（列電極２ｘと行電極２ｙの交点における静電容量の変化）を検出する処理と、第２の部分行電極群２ｙＧｂと第１の部分列電極群２ｘＧａとが交差する領域（図示した第３象限の部分）のクロスポイント容量変化を検出する処理とを行う。検出されたクロスポイント容量変化は、集積回路３ａからマスタコントローラ４に供給される。

集積回路３ｂ（第２の集積回路）は、第２の部分列電極群２ｘＧｂを構成する各列電極２ｘと、第２の部分行電極群２ｙＧｂを構成する各行電極２ｙとに接続された集積回路である。集積回路３ｂの動作タイミング及び動作内容も、マスタコントローラ４によって制御される。

集積回路３ｂの動作内容について具体的に説明すると、まずペンＩ１の位置検出を行うタイミングでは、集積回路３ｂは、第２の部分列電極群２ｘＧｂにおけるペン信号のレベル分布（第２の列レベル分布）を取得するとともに、第２の部分行電極群２ｙＧｂにおけるペン信号のレベル分布（第２の行レベル分布）を取得する処理を行う。取得されたレベル分布は、集積回路３ｂからマスタコントローラ４に供給される。

一方、指Ｉ２の位置検出を行うタイミングでは、集積回路３ｂは、マスタコントローラ４から供給される指検出用信号を第２の部分行電極群２ｙＧｂ内の各行電極２ｙに対して供給する処理と、第１の部分行電極群２ｙＧａと第２の部分列電極群２ｘＧｂとが交差する領域（図示した第２象限の部分）のクロスポイント容量変化を検出する処理と、第２の部分行電極群２ｙＧｂと第２の部分列電極群２ｘＧｂとが交差する領域（図示した第４象限の部分）のクロスポイント容量変化を検出する処理とを行う。検出されたクロスポイント容量変化は、集積回路３ｂからマスタコントローラ４に供給される。

マスタコントローラ４は、集積回路３ａ，３ｂのそれぞれに接続され、これらの動作タイミング及び動作内容を制御する機能を有する。

具体的に説明すると、まずペンＩ１の位置検出を行うタイミングでは、マスタコントローラ４は、集積回路３ａ，３ｂにセンサパターン２におけるペン信号のレベル分布を取得させ、取得されたレベル分布に基づいて、ペンＩ１の位置を導出する。より具体的には、マスタコントローラ４は、第１及び第２の列レベル分布に基づいてペンＩ１の列方向位置（ｘ座標）を導出するとともに、第１及び第２の行レベル分布に基づいてペンＩ１の行方向位置（ｙ座標）を導出するよう構成される。

図３は、マスタコントローラ４によるペンＩ１のｘ座標の導出方法の詳細を説明する図である。以下ではｘ座標に着目して説明するが、ｙ座標についても同様である。

ペンＩ１のｘ座標を導出するにあたり、マスタコントローラ４はまず初めに、前回導出されたペンＩ１のｘ座標に基づいて、４本の列電極２ｘを選択する。具体的には、前回導出されたペンＩ１のｘ座標に近いものから順に４本の列電極２ｘを選択する。図３の縦軸に示した列電極２ｘ_１～２ｘ_４は、こうして選択された４本の列電極２ｘを表している。

続いてマスタコントローラ４は、選択した列電極２ｘ_１におけるペン信号の受信レベルｒ_１から該列電極２ｘ_１と所定方向に隣接する列電極２ｘ_２におけるペン信号の受信レベルｒ_２を減ずることにより、列電極２ｘ_１におけるペン信号の参照レベルｒ_１－ｒ_２を求める。同様にして、マスタコントローラ４は、列電極２ｘ_２～２ｘ_４のそれぞれにおけるペン信号の参照レベルｒ_２－ｒ_３，ｒ_３－ｒ_４，ｒ_４－ｒ_５を求める。そしてマスタコントローラ４は、こうして求めた４つの参照レベルｒ_１－ｒ_２，ｒ_２－ｒ_３，ｒ_３－ｒ_４，ｒ_４－ｒ_５をそれぞれ列電極２ｘ_１～２ｘ_４における受信レベルとみなして所定の分布曲線による近似を行い、得られた曲線の頂点のｘ座標を求める。マスタコントローラ４は、こうして得たｘ座標をペンＩ１のｘ座標として取得する。

この方法によれば、１本の列電極２ｘではなく複数の列電極２ｘにおける受信レベルの分布を利用してｘ座標を求めるので、列電極２ｘ間のｘ座標も求めることができる。このような座標の導出方法は、ｎ点法と呼ばれる。ｎは、分布を参照するために利用する電極の数であり、２以上の数であればよい。例えば図３のように４本の電極における受信レベルの分布を利用する場合であればｎ＝４（４点法）となり、例えば３本の電極における受信レベルの分布を利用する場合であればｎ＝３（３点法）となり、例えば６本の電極における受信レベルの分布を利用する場合であればｎ＝６（６点法）となる。

また、各列電極２ｘにおげるペン信号の受信レベルそのものではなく、他の１以上の列電極２ｘで検出された受信レベルを含めた演算によって得られる参照レベルを用いてｘ座標を求めるので、各列電極２ｘに共通に重畳されるノイズ（表示パネルで生ずるノイズなど）をキャンセルすることができる。このような座標の導出方法は、ｍ本差動検出法と呼ばれる。ｍは、演算に用いる受信レベルの数であり、２以上であればよい。例えば図３のように２つの受信レベルの演算によって参照レベルを得る場合であればｍ＝２（２本差動検出法）となり、例えば４つの受信レベルの演算によって参照レベルを得る場合であればｍ＝４（４本差動検出法）となる。なお、ある列電極２ｘにおける参照レベルを求めるために利用する他の列電極２ｘは、必ずしもその列電極２ｘと隣接しているものでなくてもよい。

図１に戻る。マスタコントローラ４は、指Ｉ２の位置検出を行うタイミングでは、まず初めに指検出用信号を第１の部分行電極群２ｙＧａ内の各行電極２ｙに対して順次供給するよう集積回路３ａを制御したうえで、指検出用信号が各行電極２ｙに供給される都度、第１象限及び第２象限のクロスポイント容量変化を検出するよう集積回路３ａ，３ｂを制御する。続いてマスタコントローラ４は、指検出用信号を第２の部分行電極群２ｙＧｂ内の各行電極２ｙに対して順次供給するよう集積回路３ｂを制御したうえで、指検出用信号が各行電極２ｙに供給される都度、第３象限及び第４象限のクロスポイント容量変化を検出するよう集積回路３ａ，３ｂを制御する。これにより、各列電極２ｘと各行電極２ｙのすべての交点についてクロスポイント容量変化が得られるので、マスタコントローラ４は、得られたクロスポイント容量変化から指Ｉ２の列方向位置（ｘ座標）及び行方向位置（ｙ座標）を導出するよう構成される。

図４は、マスタコントローラ４による集積回路３ａ，３ｂの制御タイミングを示す図である。同図に示すように、マスタコントローラ４は、ペンＩ１の位置検出（ペン検出）と、指Ｉ２の位置検出（タッチ検出１及びタッチ検出２）とを交互に繰り返すよう構成される。ペン検出については、上述したとおりである。タッチ検出１は、上述した制御のうち、第１象限及び第２象限のクロスポイント容量変化を検出するための制御に相当し、タッチ検出２は、第３象限及び第４象限のクロスポイント容量変化を検出するための制御に相当する。

ホストプロセッサ５は、マスタコントローラ４によって検出されたペンＩ１又は指Ｉ２の位置に基づいて、一連の位置を時系列で含んでなるストロークデータを生成するよう構成される。ホストプロセッサ５は、生成したストロークデータを図示しない記憶装置に記憶するとともに、ユーザの指示に応じてレンダリングし、表示パネルに表示する処理を行う。

以上説明したように、本実施の形態によるペン検出システム１によれば、集積回路を１つだけ設ける場合に比べて、１つの集積回路に接続する必要のある電極の数を減らすことができる。具体的には、集積回路３ａ，３ｂそれぞれに接続する必要のある電極の数を、全列電極２ｘ及び全列電極２ｙの半数ずつとすることができる。したがって、集積回路３ａ，３ｂとして小型パネル用の集積回路を使用することが可能になるので、大型の表示パネル専用の集積回路を用いずとも、大型の表示パネルにペン検出システム１を搭載することが可能になる。

なお、本実施の形態では集積回路３ａ，３ｂの制御をマスタコントローラ４から行うこととしたが、マスタコントローラ４の機能を集積回路３ａ，３ｂの一方に設けることも可能である。こうすることで、マスタコントローラ４を省略することができるので、ペン検出システム１を小型化することが可能になる。

次に、本発明の第２の実施の形態によるペン検出システム１について説明する。本実施の形態によるペン検出システム１は、複数の列電極２ｘのうち第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界近傍に位置する所定数の列電極２ｘ（以下、「境界列電極２ｘ」という）を集積回路３ａ，３ｂの両方に接続する点で、第１の実施の形態によるペン検出システム１と相違する。なお、本実施の形態では列電極２ｘに着目して説明するが、行電極２ｙについても同様である。その他の点では第１の実施の形態によるペン検出システム１と同様であるので、同一の構成には同一の符号を付し、以下では第１の実施の形態との相違点に着目して説明を行う。

図５は、境界列電極２ｘを設けることの意義を説明する図である。初めに、この図５を参照して境界列電極２ｘの意義を説明した後、本実施の形態によるペン検出システム１の具体的な構成について詳しく説明する。

図５には、第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界近傍に位置する８本の列電極２ｘ_１～２ｘ_８を示している。本実施の形態によるマスタコントローラ４は、図３を参照して説明した方法（４点法＋２本差動検出法）によりｘ座標を導出するように構成されており、したがって、１つのｘ座標を導出するために、隣接する５本の列電極２ｘのそれぞれにおける受信レベルが必要になる。この５本の列電極２ｘの組み合わせは、例えば図５の例では、列電極２ｘ_１～２ｘ_５の組み合わせ（組み合わせ１）、列電極２ｘ_２～２ｘ_６の組み合わせ（組み合わせ２）、列電極２ｘ_３～２ｘ_７の組み合わせ（組み合わせ３）、及び、列電極２ｘ_４～２ｘ_８の組み合わせ（組み合わせ４）の４種類となる。

ここで、集積回路３ａと集積回路３ｂとで受信感度が異なる場合があり、また、集積回路３ａに接続される線路と集積回路３ｂに接続される線路とではインピーダンスが異なり得ることから、１つのｘ座標を導出する際に集積回路３ａによって検出された受信レベルと集積回路３ｂによって検出された受信レベルとが混在すると、インピーダンス差に起因する感度差により、導出されるｘ座標の誤差が大きくなってしまう可能性がある。したがって、１つのｘ座標を導出する際には、どちらか一方の集積回路のみを用いて受信レベルを検出することが望まれる。

そこで、このような検出方法を実現する方法を検討すると、図５から、４本の境界列電極２ｘ（図５では列電極２ｘ_３～２ｘ_６）を集積回路３ａ，３ｂの両方に接続すればよいことが理解される。こうすることで、４本の境界列電極２ｘは集積回路３ａ，３ｂのいずれからでも受信レベルを検出することが可能になるので、図５にも示すように、組み合わせ１，２については集積回路３ａのみによってｘ座標を検出することが可能になり、組み合わせ３，４については集積回路３ｂのみによってｘ座標を検出することが可能になる。

本実施の形態によるペン検出システム１は、このような境界列電極２ｘの接続方法を実現するものである。以下、図６を参照しながら、本実施の形態によるペン検出システム１の具体的な構成について説明する。

図６は、本実施の形態によるペン検出システム１の模式的な上面図である。同図と図２とを比較すると理解されるように、本実施の形態によるペン検出システム１は、第１の実施の形態によるペン検出システム１において、４本の境界列電極２ｘのそれぞれに、回路基板１２内で主線路２０と集積回路３ａ，３ｂの他方とを接続する分岐線路２１を追加した構成を有している。これにより、４本の境界列電極２ｘのそれぞれが集積回路３ａ，３ｂの両方に接続されるので、上記のように、１つのｘ座標を導出する際に、どちらか一方の集積回路のみを用いて受信レベルを検出することが可能になる。

ここで、分岐線路２１は回路基板１２内のみに設けられる。主線路２０と同じように、ガラス１０、フレキシブル基板１１、及び回路基板１２にかけて分岐線路２１を形成することも可能であるが、そうすると分岐線路２１の配線長が長くなるので、境界列電極２ｘと、それ以外の列電極２ｘとの間の容量差が大きくなる。また、センサパターン２として普通の大型センサパターンを用いることができ、センサパターン２のコネクタ端子数も削減できる。分岐線路２１を回路基板１２内のみに設けることにより、境界列電極２ｘと、それ以外の列電極２ｘとの間の容量差を極力小さくすることが可能になる。

本実施の形態による集積回路３ａ，３ｂは、自身でない方の集積回路が境界列電極２ｘにおけるペン信号のレベルを検出しているときには、該境界列電極２ｘに接続された自身の端子をハイインピーダンスに設定し、該境界列電極２ｘにおけるペン信号のレベルの検出を行わないように構成される。ハイインピーダンスに設定することで、ペン信号を検出していない一方の集積回路が境界列電極２ｘに影響を与えなくなるので、精度よくペン信号のレベルを検出することが可能になる。

以上説明したように、本実施の形態によるペン検出システム１によれば、１つのｘ座標を求めるために複数の列電極２ｘを用いる必要のある位置の導出方法を採用する場合に、第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界においても単一の集積回路によってｘ座標の導出を実行することが可能になるので、列電極２ｘ間のインピーダンス差に起因して列電極２ｘ間で感度差が生じ、導出されるｘ座標に誤差が生ずることが防止される。

また、本実施の形態によるペン検出システム１によれば、分岐線路２１を回路基板１２内に設けていることから、境界列電極２ｘと、それ以外の列電極２ｘとの間の容量差を極力小さくすることが可能になる。したがって、境界近傍のｘ座標を精度よく導出することが実現される。

なお、本実施の形態においては、４本の境界列電極２ｘを集積回路３ａ，３ｂの両方に接続する例を説明したが、集積回路３ａ，３ｂの両方に接続する必要のある境界列電極２ｘの本数はマスタコントローラ４が用いる位置の導出方法に応じて決定されるもので、列電極群２ｘＧを構成する列電極２ｘの本数未満の数であればよく、本実施の形態のように４本でなければならないわけではない。例えばｎ点法を用いず２本差動検出法を用いる場合（すなわち、１つのｘ座標を導出するために、隣接する２本の列電極２ｘのそれぞれにおける受信レベルが必要になる場合）であれば、１本の列電極２ｘのみを境界列電極２ｘとして構成すればよい。また、例えば３点法と２本差動検出法を用いる場合（すなわち、１つのｘ座標を導出するために、隣接する４本の列電極２ｘのそれぞれにおける受信レベルが必要になる場合）であれば、３本の列電極２ｘを境界列電極２ｘとして構成すればよい。また、例えば６点法と４本差動検出法（すなわち、１つのｘ座標を導出するために、隣接する９本の列電極２ｘのそれぞれにおける受信レベルが必要になる場合）を用いる場合であれば、８本の列電極２ｘを境界列電極２ｘとして構成すればよい。このように、境界列電極２ｘの本数は１であってもよく、２以上であってもよい。

次に、本発明の第３の実施の形態によるペン検出システム１について説明する。本実施の形態によるペン検出システム１は、第２の実施の形態によるペン検出システム１において、境界列電極２ｘでない列電極２ｘを集積回路３ａ又は集積回路３ｂに接続する配線経路（以下、「第１の配線経路」という）に、該第１の配線経路と、境界列電極２ｘを集積回路３ａ及び集積回路３ｂに接続する配線経路（以下、「第２の配線経路」という）との間の入力インピーダンス差を縮小するための均等化手段を設けたものである。なお、本実施の形態でも列電極２ｘに着目して説明するが、行電極２ｙについても同様である。その他の点では第２の実施の形態によるペン検出システム１と同様であるので、同一の構成には同一の符号を付し、以下では第２の実施の形態との相違点に着目して説明を行う。

図７は、本実施の形態によるペン検出システム１に含まれる第１の部分列電極群２ｘＧａを構成する列電極２ｘの一部（第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界から数えて６本分）を模式的に示した図である。同図において、列電極２ｘ_１は集積回路３ａ，３ｂの両方に接続される境界列電極２ｘであり、列電極２ｘ_２～２ｘ_６は集積回路３ａのみに接続される列電極２ｘである。列電極２ｘ_１～２ｘ_６は、第１の部分列電極群２ｘＧａと第２の部分列電極群２ｘＧｂの境界からこの順で配置される。

図７に示すように、集積回路３ａ，３ｂはそれぞれ、主線路２０又は分岐線路２１との接続点に例えば１０ｐＦ程度の入力インピーダンスを有して構成される。したがって、列電極２ｘ_１を集積回路３ａ，３ｂの両方に接続する第２の配線経路の入力インピーダンスは、列電極２ｘ_２～２ｘ_６を集積回路３ａのみに接続する第１の配線経路の入力インピーダンスに比べて小さくなる。このような入力インピーダンスの違いがあると、列電極２ｘ _１と列電極２ｘ_２～２ｘ_６との間にペン信号の受信レベルの感度差が生ずるため、検出される位置の精度が悪化することになる。特に、上述した差動検出法を用いる場合に期待されるノイズ除去効果が悪化する。

そこで本実施の形態では、図７に示すように、列電極２ｘ_２～２ｘ_５のそれぞれに対応する第１の配線経路の途中に、第１の配線経路と第２の配線経路との間の入力インピーダンス差を縮小するための均等化手段を設けている。この均等化手段は、具体的には、列電極２ｘ_２～２ｘ_５のそれぞれに接続されたコンデンサ（チップコンデンサ）によって構成される。このコンデンサの一端は接地され、他端は、対応する第１の配線経路に接続される。また、コンデンサの容量は、列電極２ｘ_１に近い側から順に次第に小さくなるように設定される。具体的には、列電極２ｘ_２～２ｘ_５に対して、それぞれ８ｐＦ、６ｐＦ、４ｐＦ、２ｐＦのコンデンサが接続される。

このような均等化手段を設けることで、本実施の形態によれば、隣接する列電極２ｘ間での入力インピーダンス差を縮小することができる。図７に括弧書きで示した数値は、均等化手段を設けた場合の各列電極２ｘの入力インピーダンスである。この数値に示されるように、図７の例では、隣接する列電極２ｘ間での入力インピーダンス差が２ｐＦに縮小している。したがって、差動検出法を用いる場合に期待されるノイズ除去効果の悪化を防ぎ、検出される位置の精度の悪化を抑制することが可能になる。

また、もし仮に図７の例において列電極２ｘ_２～２ｘ_５に１０ｐＦの均等化手段を設けたとすると、列電極２ｘ_５と列電極２ｘ_６との間の入力インピーダンス差を縮小するために列電極２ｘ_６にも均等化手段を設ける必要が生じ、結局、境界列電極２ｘ以外のすべての列電極２ｘに均等化手段を設けなければならなくなるが、本実施の形態によれば、列電極２ｘ_１に近い側から順に次第に小さくなるようにコンデンサの容量を設定しているので、すべての列電極２ｘに均等化手段を設けることなく、隣接する列電極２ｘ間での入力インピーダンス差を縮小することが可能になっている。

なお、本実施の形態においてはコンデンサにより均等化手段を構成する例を説明したが、均等化手段は、第１の配線経路に接続された追加線路などの他の手段によっても構成され得る。

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。

１ペン検出システム
２センサパターン
２ｘ列電極
２ｘＧ列電極群
２ｘＧａ第１の部分列電極群
２ｘＧｂ第２の部分列電極群
２ｙ行電極
２ｙＧ行電極群
２ｙＧａ第１の部分行電極群
２ｙＧｂ第２の部分行電極群
３ａ，３ｂ集積回路
４マスタコントローラ
５ホストプロセッサ
１０ガラス
１１フレキシブル基板
１２回路基板
２０主線路
２１分岐線路
Ｉ１ペン
Ｉ２指

Claims

ペンから送信されたペン信号を検出して前記ペンの位置を検出するペン検出システムであって、
第１及び第２の部分列電極群を含む列電極群と第１及び第２の部分行電極群を含む部分行電極群とが２次元領域に重畳して配設されてなるセンサパターンと、
前記第１の部分列電極群に接続され、前記第１の部分列電極群における前記ペン信号のレベル分布を示す第１の列レベル分布を取得し、
前記第１の部分行電極群に接続され、前記第１の部分行電極群における前記ペン信号のレベル分布を示す第１の行レベル分布を取得する第１の集積回路と、
前記第２の部分列電極群に接続され、前記第２の部分列電極群における前記ペン信号のレベル分布を示す第２の列レベル分布を取得し、
前記第２の部分行電極群に接続され、前記第２の部分行電極群における前記ペン信号のレベル分布を示す第２の行レベル分布を取得する第２の集積回路と、を含み、
前記第１及び第２の列レベル分布に基づいて前記２次元領域における前記ペンの列方向位置を導出し、
前記第１及び第２の行レベル分布に基づいて前記２次元領域における前記ペンの行方向位置を導出し、
前記列電極群を構成する複数の列電極のうち前記第１の部分列電極群と前記第２の部分列電極群の境界近傍に位置する所定数の境界列電極は、前記第１及び第２の集積回路の両方に接続され、
前記第１及び第２の集積回路は、前記センサパターンが形成される基板とは異なる回路基板上に配置され、
前記回路基板には、
前記境界列電極と前記第１及び第２の集積回路の一方とを接続する主線路と、
前記回路基板内で前記主線路と前記第１及び第２の集積回路の他方とを接続する分岐線路と、が設けられる、
ペン検出システム。
前記第１の部分列電極群は前記第２の部分行電極群と重なり、
前記第２の部分列電極群は前記第１の部分行電極群と重なる、
請求項１に記載のペン検出システム。
前記第１の集積回路から前記第１の部分行電極群に対し指検出用信号の供給を開始したことに対応して、前記第１の集積回路により前記第１の部分行電極群と前記第１の部分列電極群とが交差する第１象限部分のクロスポイント容量変化を検出するとともに、前記第２の集積回路により前記第１の部分行電極群と前記第２の部分列電極群とが交差する第２象限部分のクロスポイント容量変化を検出する、
請求項１に記載のペン検出システム。
前記第２の集積回路から前記第２の部分行電極群に対し指検出用信号の供給を開始したことに対応して、前記第１の集積回路により前記第２の部分行電極群と前記第１の部分列電極群とが交差する第３象限部分のクロスポイント容量変化を検出するとともに、前記第２の集積回路により前記第２の部分行電極群と前記第２の部分列電極群とが交差する第４象限部分のクロスポイント容量変化を検出する、
請求項３に記載のペン検出システム。
前記所定数は、前記列電極群を構成する列電極の本数未満の数である、
請求項１に記載のペン検出システム。
前記第１及び第２の集積回路の一方は、前記第１及び第２の集積回路の他方が前記境界列電極における前記ペン信号のレベルを検出しているときに、該境界列電極に接続された端子をハイインピーダンスに設定する、
請求項１に記載のペン検出システム。
前記第１及び第２の集積回路の一方は、前記第１及び第２の集積回路の他方が前記境界列電極における前記ペン信号のレベルを検出しているときに、該境界列電極における前記ペン信号のレベルの検出を行わない、
請求項１に記載のペン検出システム。
前記境界列電極でない列電極を前記第１又は第２の集積回路に接続する第１の配線経路に、該第１の配線経路と、前記境界列電極を前記第１及び第２の集積回路に接続する第２の配線経路との間の入力インピーダンス差を縮小するための均等化手段を有する、
請求項１に記載のペン検出システム。
前記均等化手段は、前記第１の配線経路に接続された追加線路又はコンデンサである、
請求項８に記載のペン検出システム。
ペンから送信されたペン信号を検出して前記ペンの位置を検出するペン検出システムであって、
第１及び第２の部分電極群を含む電極群が配設されてなるセンサパターンと、
前記第１の部分電極群に接続され、前記第１の部分電極群における前記ペン信号のレベル分布を取得する第１の集積回路と、
前記第２の部分電極群に接続され、前記第２の部分電極群における前記ペン信号のレベル分布を取得する第２の集積回路と、
前記電極群を構成する複数の電極のうち前記第１の部分電極群と前記第２の部分電極群の境界近傍に位置する所定数の境界電極は、前記第１及び第２の集積回路の両方に接続され、
前記第１及び第２の集積回路は、前記センサパターンとは異なる回路基板に配置され、
前記回路基板には、
前記境界電極と前記第１及び第２の集積回路の一方とを接続する主線路と、
前記回路基板内で前記主線路と前記第１及び第２の集積回路の他方とを接続する分岐線路と、が設けられる、
ペン検出システム。
前記第１及び第２の集積回路の一方は、前記第１及び第２の集積回路の他方が前記境界電極における前記ペン信号のレベルを検出しているときに、該境界電極に接続された端子をハイインピーダンスに設定する、
請求項１０に記載のペン検出システム。