JP7309870B2 - 電力変換器 - Google Patents

電力変換器 Download PDF

Info

Publication number
JP7309870B2
JP7309870B2 JP2021523394A JP2021523394A JP7309870B2 JP 7309870 B2 JP7309870 B2 JP 7309870B2 JP 2021523394 A JP2021523394 A JP 2021523394A JP 2021523394 A JP2021523394 A JP 2021523394A JP 7309870 B2 JP7309870 B2 JP 7309870B2
Authority
JP
Japan
Prior art keywords
phase
voltage
node
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021523394A
Other languages
English (en)
Other versions
JP2022506191A (ja
Inventor
ジョルディ・エバーツ
Original Assignee
プロドライヴ・テクノロジーズ・イノヴェーション・サービシーズ・ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プロドライヴ・テクノロジーズ・イノヴェーション・サービシーズ・ベーフェー filed Critical プロドライヴ・テクノロジーズ・イノヴェーション・サービシーズ・ベーフェー
Publication of JP2022506191A publication Critical patent/JP2022506191A/ja
Application granted granted Critical
Publication of JP7309870B2 publication Critical patent/JP7309870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4216—Arrangements for improving power factor of AC input operating from a three-phase input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0085—Partially controlled bridges
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4283—Arrangements for improving power factor of AC input by adding a controlled rectifier in parallel to a first rectifier feeding a smoothing capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、電力変換の分野に関する。特に、本発明は、電気変換器、および電気変換器を制御するための方法に関する。
例えば、電気車両のバッテリが充電されるとき、電気グリッドからのAC電圧は、電気変換器によって、DC電圧に変換され、DC電圧は、次いで、充電されているバッテリに提供される。例えば、電気変換器は、3相AC電圧を、車両の高電圧(例えば、800V)バッテリが接続され得るDCバスの端子間のDC電圧に変換し得る。電気自動車用のワイヤレス充電システム、または磁気共鳴イメージング(MRI)スキャナ用の勾配増幅器も、典型的には、電力を引き出すことができる高電圧DCバスを作成するために、このような3相AC-DC変換を必要とする。
通常、例えば、負荷が電気変換器のDC出力から電力を引き出すとき、3相グリッドの各相から電気変換器によって引き出される電流は、実質的に正弦波であり、かつその特定の相の正弦波電圧と実質的に同相である必要があり、結果として、実質的に1に等しい力率を生じる。したがって、3相AC-DC変換は、有利には、3相力率補正(PFC:Power Factor Correcting)電気的AC-DC変換器を必要とする。また、このようなPFC変換器には、典型的には、グリッド電流の低い歪み、例えば、低い全高調波歪(THD:Total Harmonic Distortion)が必要とされる。
典型的には、DCバス端子間の電圧が全波整流AC電圧よりも高い場合、700～800VのDC出力を有する昇圧型PFC段を備える昇圧型電気変換器が使用される。
例えば、T.Friedli、M.Hartmann、J.W.Kolar、「The Essence of Three-Phase PFC Rectifier Systems-Part II」、IEEE Transactions on Power Electronics、vol.29、no.2、543～560頁、2014年2月において、3相ACから高電圧DCへの変換のために使用される電気変換器が示されている。例えば、この目的のために、従来は、6スイッチ昇圧型PFC整流器またはVIENNA整流器が使用される。
T.Friedli、M.Hartmann、J.W.Kolar、「The Essence of Three-Phase PFC Rectifier Systems-Part II」、IEEE Transactions on Power Electronics、vol.29、no.2、543～560頁、2014年2月
本発明の目的は、以下の利点、
設計するのが簡単である、
この電気変換器内のわずかな磁気エネルギー貯蔵によって可能になる高い電力容積比を有する、
その入力において低い電流歪みを生成する、
実質的に1に等しい力率において、その入力において実質的に正弦波の電流を流すことができる、および
入力電圧またはグリッド電圧の周期内で、半導体デバイスの温度変動が低減され、その結果、寿命と信頼性とが向上する、
のうちの1つまたは複数を有する、3相昇圧型PFC AC-DC変換のための低コストの電気変換器を提供することである。
本発明の第1の態様によれば、したがって、添付の特許請求の範囲に記載されているように、3相AC入力をDC出力に変換するための電気変換器が提供される。
本発明による電気変換器は、この電気変換器の3相入力において提供される3相AC電圧を、上位中間ノードと、中位中間ノードと、下位中間ノードとの間に提供される3つのDC電圧に変換するための相セレクタを特徴とする。この電気変換器は、上位中間ノードおよび下位中間ノードにおける電圧を2つの出力端子における出力電圧に変換するための昇圧回路を備える出力電力段をさらに備える。一態様によれば、この電気変換器は、中位中間ノードに接続された昇降圧回路を備える。昇降圧回路は、アクティブにスイッチング可能な少なくとも2つの半導体スイッチを備える。これらの半導体スイッチは、出力端子にわたって直列に接続される。中位中間ノードは、これらの半導体スイッチの共通ノードに接続される。出力フィルタキャパシタが、この電気変換器の2つの出力端子間に接続され得る。
入力電力段とみなされ得る相セレクタは、3相AC入力電圧の最高電圧を有する相入力が上位中間ノードに接続され、3相AC入力電圧の最低電圧を有する相入力が下位中間ノードに接続され、最高電圧と最低電圧との間の電圧を有する相入力が中位中間ノードに接続されるように制御されるアクティブにスイッチング可能な半導体スイッチを備える。いくつかの実施形態において、上位中間電圧ノードと、中位中間電圧ノードと、下位中間電圧ノードとの間に提供される3つの中間DC電圧は、区分的正弦波形状を示す。
昇圧回路は、有利には、上位中間ノードに接続された上位昇圧回路と、下位中間電圧ノードに接続された下位昇圧回路とを備える。上位昇圧回路および下位昇圧回路は、それぞれ、共通ノードと上位および下位の出力端子との間に接続される。上位昇圧回路および下位昇圧回路は、各々、有利には、回路を流れる電流、特に対応するインダクタを流れる電流を制御するためにパルス幅変調(PWM)制御信号によって制御されるアクティブに切替え可能な半導体スイッチを各々が備えるブリッジレッグを備え得る、またはブリッジレッグから構成され得る。それとともに、および相セレクタの動作の結果として、上位昇圧回路は、3相AC入力電圧の最高電圧を有する相入力における電流を制御し、下位昇圧回路は、3相AC入力電圧の最低電圧を有する相入力における電流を制御する。加えて、昇降圧回路は、最高電圧と最低電圧との間の電圧を有する相入力における電流を制御する。昇圧回路および昇降圧回路は、有利には、1つまたは複数のインダクタを備える。
有利には、各インダクタまたは相入力における電流を制御するために両方の(上位および下位)昇圧回路の半導体スイッチと昇降圧回路の半導体スイッチとを制御する適切なパルス幅変調(PWM)制御信号を生成する電流制御ループが設けられる。有利には、昇圧回路(上位および下位昇圧回路)の半導体スイッチと昇降圧回路の半導体スイッチとを制御するパルス幅変調制御信号は、出力フィルタキャパシタの電流ストレスを(および、したがって潜在的にはサイズも)低減するためにインタリーブされ、例えば、出力キャパシタ電流のリップル値および/またはRMS値を最小化する。
本発明の一態様によれば、この電気変換器は、入力フィルタを備える。入力フィルタは、昇圧回路および/または昇降圧回路に動作可能に結合され、それらの一部を形成するとみなされ得る。入力フィルタは、有利には、上位中間ノード、下位中間ノード、および中位中間ノードの各々1つに動作可能に接続されたインダクタを備える。インダクタは、様々な方法で接続され得る。一例において、それらは、それぞれの中位ノードと、それぞれ昇圧回路、昇降圧回路との間に接続される。代替例において、それらは、相入力端子と相セレクタとの間に接続される。
入力フィルタは、インダクタに動作可能に結合されたフィルタキャパシタをさらに備えることができる。フィルタキャパシタは、有利には、相入力端子と上記のインダクタとの間に接続される。インダクタがそれぞれの中間ノードと、それぞれ昇圧回路、昇降圧回路との間に接続されている場合、フィルタキャパシタは、中間ノードと上記のインダクタとの間、または相入力端子と相セレクタとの間のいずれかに配置され得る。インダクタが相入力端子と相セレクタとの間に接続されている場合、フィルタキャパシタは、相入力端子とインダクタとの間に接続される。いずれの場合にも、フィルタキャパシタは、有利には、上位中間ノード、中位中間ノード、および下位中間ノードを相互接続する。いずれの場合にも、フィルタキャパシタは、有利には、スター構成において相互接続される。スター構成が使用される場合、スター点は、昇圧回路の共通ノード、例えば、上位昇圧回路と下位昇圧回路との間のノードに接続される。
上位昇圧回路、下位昇圧回路、および昇降圧回路は、パルス幅変調によって制御されるアクティブにスイッチング可能なスイッチを備える。パルス幅変調制御信号は、上位昇圧回路、下位昇圧回路、および昇降圧回路の各々のための電流コントローラによって個別に生成される。第1の電流コントローラは、少なくとも2つの第2の半導体スイッチのための第1のパルス幅変調制御信号を生成するように構成される。少なくとも2つの第2の半導体スイッチのパルス幅変調は、昇降圧回路に動作可能に接続されたインダクタのうちの第1のものにおける第1の電流を制御することを可能にする。第2の電流コントローラは、第3の半導体スイッチのための第2のパルス幅変調制御信号を生成するように構成される。第3の半導体スイッチのパルス幅変調は、上位昇圧回路に動作可能に接続されたインダクタのうちの第2のものにおける第2の電流を制御することを可能にする。第3の電流コントローラは、第4の半導体スイッチのための第3のパルス幅変調制御信号を生成するように構成される。第4の半導体スイッチのパルス幅変調は、下位昇圧回路に動作可能に接続されたインダクタのうちの第3のものにおける第3の電流を制御することを可能にする。
有利には、第1の電流コントローラ、第2の電流コントローラ、および第3の電流コントローラは、個別に動作する。上位昇圧回路、下位昇圧回路、および昇降圧回路の半導体スイッチの個別の制御は、有利には、上位昇圧回路および下位昇圧回路の共通ノードにおける電圧を制御することを可能にする。この共通ノード電圧は、入力フィルタキャパシタのスター点においても利用可能である。本発明の一態様によれば、上位昇圧回路および下位昇圧回路の共通ノードにおける測定された電圧と、この電圧の設定値との間の差を表すオフセット値が、コントローラによって決定され、オフセット値として第1の電流コントローラ、第2の電流コントローラ、および第3の電流コントローラの入力に供給される。
電流コントローラの1つの利点は、入力フィルタキャパシタのスター点における電圧がよりよく制御され得ることである。これは、段における負荷を低減し、半導体スイッチのデューティサイクル変動を最小化することを可能にし、これは、電気構成要素の寿命にとって有益なだけでなく、より低い出力電圧において効率的に動作することも可能にする。結果として、本発明による電気変換器は、この電気変換器の制御の自由度を高めることを可能にする。
本発明によって提供される電気的3相AC-DC変換器では、上位昇圧回路に結合されたインダクタの半スイッチング周期電圧時間積/面積および下位昇圧回路に結合されたインダクタの半スイッチング周期電圧時間積/面積は、従来の6スイッチ昇圧型PFC整流器の昇圧インダクタの電圧時間積/面積よりも小さい。これは、これらのインダクタに印加される電圧が、従来の6スイッチ昇圧型PFC整流器の場合における3つのAC相電圧よりも低いためである。昇降圧回路に結合されたインダクタでは、印加される電流は、必ずしもより低くはないが、インダクタを流れる電流の値は、従来の6スイッチ昇圧型PFC整流器のインダクタを流れる電流の値よりも小さい。結果として、より少ない磁気エネルギー貯蔵を有するより小さいインダクタが実現可能であり、本発明によって提供される電気的3相AC-DC変換器のより高い電力容積比を結果としてもたらす。
したがって、本発明の態様による電気変換器設計は、従来の電気変換器と比較して、低い入力電流歪みおよびより小さいハードウェア、特に、より小さい磁気エネルギー貯蔵要素で、変換器における電流を容易に制御することを可能にする。さらに、特に上位昇圧ブリッジレッグの半導体スイッチおよび下位昇圧ブリッジレッグの半導体スイッチが(DC出力電圧全体の代わりに)DC出力電圧の半分についてのみ定格にされる必要があるので、また、相セレクタのスイッチが、実質的に低いACグリッド電圧の周波数の6倍のみに等しい周波数でスイッチングしているので、半導体スイッチの総コストは、より低い。したがって、全体として、半導体デバイスのスイッチングストレス/損失が低減され、この電気変換器の改善された効率およびより低いコストが結果としてもたらされる。
この電気変換器の3つの相入力において提供される3相AC電圧の、上位中間電圧ノードと、中位中間電圧ノードと、下位中間電圧ノードとの間に提供される3つの中間DC電圧への上記の変換を達成するために、相セレクタがどのように実装され得るかについてのいくつかの実施形態が存在する。
相セレクタは、その中点がそれぞれ3つの相入力の各々に接続される3つのブリッジレッグを備える。3つのブリッジレッグは、相入力の各々を、相入力の電圧レベルに応じて、上位中間電圧ノード、中位中間電圧ノード、または下位中間電圧ノードのいずれかに接続するようにコントローラを使用して制御され得る、制御可能な半導体スイッチ(セレクタスイッチ)を備えることができる。
コントローラは、有利には、最高電圧を有する相入力を上位中間ノードに接続し、最低電圧を有する相入力を下位中間ノードに接続し、最高電圧と最低電圧との間の中間電圧を有する相入力を中位中間ノードに接続するように半導体スイッチを制御するように構成される。
昇圧回路および/または昇降圧回路の一部を形成することができる入力フィルタは、有利には相セレクタと出力電力段との間に接続されたインダクタを備え、有利には相セレクタとインダクタとの間に配置され、スター接続の形態などで有利には中間電圧ノードを相互接続している(高周波)フィルタキャパシタをさらに備えることができる。そのような構成により、相セレクタを流れる電流のリップル値およびRMS値が低減される。
代替的には、入力フィルタのインダクタは、相入力と相セレクタとの間に配置され得、入力フィルタのキャパシタは、相入力とインダクタとの間に配置され得る。
一態様によれば、出力フィルタは、この電気変換器の出力端子間に直列に接続された上位出力フィルタキャパシタと下位出力フィルタキャパシタとを備える。
代替的には、この電気変換器は、3相AC入力電圧、(入力フィルタインダクタの)インダクタ電流、およびDC出力電圧のうちの1つまたは複数を測定するための手段を備える。測定手段は、コントローラに結合され得る。コントローラは、有利には、これらの測定値に基づいて、および場合によっては提供された設定値に基づいてこの電気変換器の(例えば、相セレクタおよび/または昇圧回路および/または昇降圧回路の)半導体スイッチのための(PWM)制御信号を生成するように構成される。
有利には、この電気変換器は、2つの出力端子のみを有し、分割負荷を適用することには適していない。
本発明の第2の態様によれば、ワイヤレス充電システム、または第1の態様の電気変換器を備える磁気共鳴イメージング装置が提供される。
第3の態様によれば、添付の特許請求の範囲に記載されているように、3相AC入力をDC出力に変換する方法が提供される。この方法は、有利には、上記のようにこの電気変換器において実装される。
本発明の一態様は、低電圧(例えば、50Hz周波数における380～400Vrms)であり得る電気グリッドからの3相AC電圧を高いDC出力電圧(例えば、800V)に変換するために使用され得る電気変換器に関する。
本発明の態様について、ここで、添付図面を参照してより詳細に説明し、同じ参照番号は、同じ特徴を示す。
本発明の一実施形態による、一方向性である電気変換器を概略的に示す図である。 AC主電源電圧の360°期間中の電圧を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の電圧を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の電圧を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の電流を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の電流を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の相セレクタスイッチのスイッチング状態を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 AC主電源電圧の360°期間中の昇圧回路(上位および下位)および昇降圧回路のスイッチのスイッチング状態を有する図であり、本発明の一実施形態による電気変換器の全体的な動作原理を示す図である。 本発明の一実施形態による中央制御ユニットおよび制御方法の有利な一実装形態のブロック図である。 電気変換器の昇圧ブリッジレッグ(上位および下位)ならびに昇降圧ブリッジレッグの5つの連続するスイッチングサイクル内の電圧、電流、およびスイッチング状態を有する図であり、本発明の一実施形態によるこれらのブリッジレッグのPWM変調を示す図である。 電気変換器の昇圧ブリッジレッグ(上位および下位)ならびに昇降圧ブリッジレッグの5つの連続するスイッチングサイクル内の電圧、電流、およびスイッチング状態を有する図であり、本発明の一実施形態によるこれらのブリッジレッグのPWM変調を示す図である。 電気変換器の昇圧ブリッジレッグ(上位および下位)ならびに昇降圧ブリッジレッグの5つの連続するスイッチングサイクル内の電圧、電流、およびスイッチング状態を有する図であり、本発明の一実施形態によるこれらのブリッジレッグのPWM変調を示す図である。 本発明の一実施形態による、双方向性である電気変換器を概略的に示す図である。 本発明の一実施形態による、一方向性であり、相セレクタの後の代わりに相セレクタの前に配置される入力フィルタを有する電気変換器を概略的に示す図である。 本発明の電気変換器において使用され得る相セレクタの異なる一変形形態を示す図である。 本発明の電気変換器において使用され得る相セレクタの異なる一変形形態を示す図である。 本発明の電気変換器において使用され得る相セレクタの他の一変形形態を示す図である。 本発明の電気変換器において使用され得る相セレクタの他の一変形形態を示す図である。 一方向性であり、グリッド中性導体(第4相)に接続するための接続端子を備える、本発明の態様による電気変換器を表す図である。
図1は、3相アクティブ相セレクタ11および出力電力段12の形態における2つの電力段11、12を備える、ダッチ整流器(DUTCH RECTIFIER)と呼ばれる電気変換器10を示す。電気変換器10は、入力フィルタ13と、出力フィルタ15とをさらに備える。
電気変換器10は、3相ACグリッド21の3相電圧に接続された3つの相入力A、B、Cと、例えば、電気自動車の高電圧(例えば、800V)バッテリなどのDC負荷22に例えば接続され得る2つのDC出力P、Nとを有するAC-DC変換器である。
相セレクタ11は、3つの相入力A、B、Cに接続された3つの相接続a、b、cと、3つの出力x、y、zとを備える。これらの出力は、上位中間電圧ノードx、下位中間電圧ノードy、および中位中間電圧ノードzとみなされ得る。
相セレクタ11は、ハーフブリッジ構成の形態で接続された2つのパッシブ半導体デバイス(レッグ16のためのダイオードDaxおよびDya、レッグ17のためのDbxおよびDyb、ならびにレッグ18のためのDcxおよびDyc)を各々が備える3つのブリッジレッグ16、17、18と、2つの逆直列に接続されたアクティブにスイッチング可能な半導体デバイスを各々備える3つのセレクタスイッチ(Saza、Sbzb、およびSczc)とを備える、またはこれらから構成される。各々のそのようなスイッチング可能な半導体デバイスは、有利には、逆並列ダイオードを有する。この例において、金属酸化物電界効果トランジスタ(MOSFET(Metal Oxide Field Effect Transistor))が、アクティブにスイッチング可能な半導体デバイスに使用され、各々が、外部逆並列ダイオードを置き換え得る内部逆並列ボディダイオードを含む。
出力電力段12は、2つの積層された昇圧ブリッジレッグ19、20と、1つの昇降圧ブリッジレッグ14とを備える、またはこれらから構成される。各昇圧ブリッジレッグ(19、20)は、ハーフブリッジ構成で接続された、昇圧スイッチ(上位昇圧ブリッジレッグ19のためのSxm、および下位昇圧ブリッジレッグ20のためのSmy)と、昇圧ダイオード(上位昇圧ブリッジレッグ19のためのDxP、および下位昇圧ブリッジレッグ20のためのDNy)とを備える。昇降圧ブリッジレッグ14は、ハーフブリッジ構成で接続された2つの昇降圧スイッチ(SPzおよびSzN)を備える。上位昇圧ブリッジレッグ19の中位ノードrは、上位昇圧インダクタLxを介して中間電圧ノードxに接続され、下位昇圧ブリッジレッグ20の中位ノードsは、下位昇圧インダクタLyを介して中間電圧ノードyに接続され、昇降圧ブリッジレッグ14の中位ノードtは、中位昇降圧インダクタLzを介して中間電圧ノードzに接続される。
両方の昇圧ブリッジレッグ19、20の共通ノードmは、上位出力ノードPと下位出力ノードNとの間に直列に接続された2つの出力フィルタキャパシタCPm、CmNを備える出力フィルタ15の中点に接続される。
上位昇圧ブリッジレッグ19は、上位出力ノードPと共通ノードmとの間に(すなわち、上位出力フィルタキャパシタCPmと並列に)接続され、スイッチSxmが開いている(導通していない、オフ状態)ときにダイオードDxPを介して中間電圧ノードxから上位出力ノードPに電流が流れることができ、スイッチSxmが閉じている(導通している、オン状態)ときにスイッチSxmを介して中間電圧ノードxから共通ノードmに(またはその逆に)電流が流れることができるように配置される。昇圧ブリッジレッグ19の昇圧スイッチ(Sxm)は、アクティブにスイッチング可能な半導体デバイス、例えば、MOSFETである。
下位昇圧ブリッジレッグ20は、共通ノードmと下位出力ノードNとの間に(すなわち、下位出力フィルタキャパシタCmNと並列に)接続され、スイッチSmyが開いている(導通していない、オフ状態)ときにダイオードDNyを介して下位出力ノードNから中間電圧ノードyに電流が流れることができ、スイッチSmyが閉じている(導通している、オン状態)ときにスイッチSmyを介して共通ノードmから中間電圧ノードyに(またはその逆に)電流が流れることができるように配置される。昇圧ブリッジレッグ20の昇圧スイッチ(Smy)は、アクティブにスイッチング可能な半導体デバイス、例えば、MOSFETである。
昇降圧ブリッジレッグ14は、上位出力ノードPと下位出力ノードNとの間に(すなわち、DC負荷22と並列に)接続され、スイッチSzNが開いている(導通していない、オフ状態)間、スイッチSPzが閉じている(導通している、オン状態)ときに中間電圧ノードzから上位出力ノードPに(またはその逆に)電流が流れることができ、スイッチSPzが開いている(導通していない、オフ状態)間、スイッチSzNが閉じている(導通している、オン状態)ときに中間電圧ノードzから下位出力ノードNに(またはその逆に)電流が流れることができるように配置される。昇降圧ブリッジレッグ14の昇降圧スイッチ(SPz、SzN)は、相補的な方法で制御される(すなわち、他方が開いている間、一方が閉じている、またはその逆)、アクティブにスイッチング可能な半導体デバイス、例えば、MOSFETである。
有利には、入力フィルタ13の一部である3つの高周波(HF)フィルタキャパシタCx、Cy、Czは、スター接続の形態において中間電圧ノードx、y、zを相互接続している。一般に、ACグリッドに対称的に負荷を掛けるために、3つのキャパシタCx、Cy、Czは、実質的に等しい値を有することが有利である。
3相AC入力電圧の最高電圧を有する相入力A、B、またはCに接続された相セレクタ11のブリッジレッグは、対応する相入力A、B、またはCが上位中間電圧ノードxに接続されるように切り替えられる。これを達成するために、ブリッジレッグは、ブリッジレッグの対応するセレクタスイッチ(Saza、Sbzb、Sczc)が開いている(導通していない、オフ状態)間、対応する相接続a、b、またはcを、ブリッジレッグの上位ダイオード(Dax、Dbx、Dcx)を介してノードxに接続する。3相AC入力電圧の最低電圧を有する相入力A、B、またはCに接続された相セレクタ11のブリッジレッグは、対応する相入力A、B、またはCが下位中間電圧ノードyに接続されるように切り替えられる。これを達成するために、ブリッジレッグは、ブリッジレッグの対応するセレクタスイッチ(Saza、Sbzb、Sczc)が開いている(導通していない、オフ状態)間、対応する相接続a、b、またはcを、ブリッジレッグの下位ダイオード(Dya、Dyb、Dyc)を介してノードyに接続する。3相AC入力電圧の最高電圧と最低電圧との間の電圧を有する相入力A、B、またはCに接続された相セレクタ11のブリッジレッグは、対応する相入力A、B、またはCが中位中間電圧ノードzに接続されるように切り替えられる。これを達成するために、ブリッジレッグは、対応する相接続a、b、またはcを、閉じている(導通している、オン状態)セレクタスイッチ(Saza、Sbzb、Sczc)を介してノードzに接続する。
実質的に平衡な相電圧を有する3相ACグリッドにおいて、例えば、図2Aに示すように、3相AC入力電圧(図2Aに示す)は、上位中間電圧ノードxと、下位中間電圧ノードyと、中位中間電圧ノードzとの間に提供される3つの中間DC電圧(vxz、vzy、vxy;図2Bに示す)に変換される。したがって、これらのDC電圧は、区分的正弦波形状を示す。3相AC入力電圧の3つの中間DC電圧への変換は、上で説明したように、相セレクタ11の動作の結果である。セレクタスイッチ(Saza、Sbzb、Sczc)のスイッチング状態(スイッチオン→S=1、スイッチオフ→S=0)が図2Fに示されている。AC主電源電圧の期間(360°)内の特定の60°セクタ全体での間スイッチが継続的に「オン」または「オフ」になることがわかり得る。また、相セレクタのダイオードは、AC主電源電圧の期間(360°)内の、例えば、60°の特定のセクタ全体での間「導通している」または「導通していない」。スイッチおよびダイオードの状態の組合せは、3相AC入力電圧の60°セクタごとに固有であり、相入力(A、B、C)の電圧値に依存する。スイッチおよびダイオードの6つの固有の状態のシーケンスは、AC主電源電圧の周期(360°)ごとにそれ自体繰り返される。
中間電圧ノードx、y、zの視点から出力端子P、Nに向かって見ると、HFフィルタキャパシタCxと、上位昇圧インダクタLxと、上位昇圧ブリッジレッグ19と、上位出力キャパシタCPmとを備える従来のDC-DC昇圧回路(上位昇圧回路)が形成されている。この上位昇圧回路の入力電圧は、キャパシタCxにわたる電圧vCx(図2Cに示す)であり、この上位昇圧回路の出力電圧は、総DCバス電圧の半分に実質的に等しい電圧値(VPm≒VDC/2)を有する、上位出力キャパシタCPmにわたる電圧VPmである。形成された上位昇圧回路は、上位昇圧インダクタLxにおける電流を制御するために、指定された、場合によっては可変のスイッチング周波数fsにおけるスイッチSxmのPWM変調によって動作され得る。
中間電圧ノードx、y、zの視点から出力端子P、Nに向かって見ると、HFフィルタキャパシタCyと、下位昇圧インダクタLyと、下位昇圧ブリッジレッグ20と、下位出力キャパシタCmNとを備える従来の「反転」(負の入力電圧および負の出力電圧)DC-DC昇圧回路(下位昇圧回路)が形成されている。この下位昇圧回路の入力電圧は、キャパシタCyにわたる電圧vCy(図2Cに示す)であり、この下位昇圧回路の出力電圧は、総DCバス電圧のマイナス半分に実質的に等しい電圧値(VNm≒-VDC/2)を有する、下位出力キャパシタCmNにわたる電圧VNmである。形成された下位昇圧回路は、下位昇圧インダクタLyにおける電流を制御するために、指定された、場合によっては可変のスイッチング周波数fsにおけるスイッチSmyのPWM変調によって動作され得る。
中間電圧ノードx、y、zの視点から出力端子P、Nに向かって見ると、HFフィルタキャパシタCzと、中位昇降圧インダクタLzと、昇降圧ブリッジレッグ14と、出力キャパシタCPm、CmNの直列接続とを備える従来のDC-DC昇降圧回路(中位昇降圧回路)が形成されている。このDC-DC昇降圧回路は、単相ハーフブリッジ電圧源変換器(VSC:voltage-source converter)に類似しているように見られ得る。この中位昇降圧回路の入力電圧は、キャパシタCzにわたる電圧vCz(図2Cに示す)であり、この中位昇降圧回路の出力電圧は、出力キャパシタCPm、CmNの直列接続にわたる出力電圧VDCである。形成された中位昇降圧回路は、中位昇降圧インダクタLzにおける電流を制御するために、指定された、場合によっては可変のスイッチング周波数fsにおけるスイッチSPz、SzNのPWM変調によって動作され得る。
図2Gは、上位昇圧ブリッジレッグ19のスイッチSxmの状態と、下位昇圧ブリッジレッグ20のスイッチSmyの状態と、中位昇降圧ブリッジレッグ14のスイッチSPzの状態(スイッチSzNの状態がスイッチSPzの状態の補完であることに留意されたい)とを示す。スイッチSxm、Smy、SPz、SzNは、対応するスイッチのPWM変調を示す黒く着色されたバーからわかり得るように、すべてPWM変調されている。
インダクタLx、Ly、Lzにおける電流iLx、iLy、iLzの例が図2Dに示されている。見てわかり得るように、これらの電流は、区分的正弦波形状を有するように制御され、すなわち、相セレクタ11の動作の結果として、図2Eに示す3つの正弦波AC相電流ia、ib、icに変換される。
図1および図3を参照すると、インダクタ電流iLx、iLy、iLzの区分的正弦波形状を達成するために、通信インターフェース50を介して各スイッチに制御信号を送って、電気変換器10のすべての制御可能な半導体デバイス(スイッチ)を制御する中央制御ユニット40が使用され得る。特に、半導体デバイスSaza、Sbzb、Sczc、Sxm、Smy、SPz、SzNがコントローラ40によって制御される。さらに、制御ユニットは、
・42:ACグリッド相電圧va、vb、vc、
・43:インダクタ電流iLx、iLy、iLz、
・44:DCバス電圧VDC、
・45:DCバス中点電圧Vmn=-Vnm
の測定値を受信するための測定値入力ポート(42、43、44、45)と、要求されたDC出力電圧V* DCであり得る設定値を受信するための入力ポート41とを有する。
図3は、図1において概略的に示されている中央制御ユニット40の有利な一実装形態のブロック図を示す。電気変換器10は、「単線」等価回路として図3に示されており、要素の注釈は、図1において与えられたものに対応する。信号線内の3つのスラッシュは、3つの相信号の束ねを示し、ベクトル表現への移行を表し得る。
制御ユニット40の目標は、出力電圧VDCを、入力ポート41を介して外部ユニットから受信された要求された設定値V* DCに制御すること、ならびに、例えば、下位出力キャパシタCmNにわたる電圧をDCバス電圧の半分に実質的に等しくなるように制御することによって、2つの出力キャパシタCPmおよびCmNにわたる電圧を平衡させることである。加えて、相入力(a、b、c)から引き出される電流は、実質的に正弦波の形状にされ、対応する相電圧と実質的に同相に制御される必要がある。前に説明したように、これは、すなわち、区分的正弦波形状を有するように、相電流ia、ib、icを直接制御する代わりに、インダクタ電流iLx、iLy、iLzを制御することによっても達成され得る。具体的には、インダクタ電流の高周波リップルがHFフィルタキャパシタ(Cx、Cy、Cz)によってフィルタリングされながら、インダクタ電流のローパスフィルタリングされた値が制御される。
出力電圧VDCの制御は、有利には、外部電圧制御ループ60と内部電流制御ループ70とを備えるカスケード制御構造を使用して行われる。出力電圧の設定値は、入力ポート41を介して比較器61に入力され、測定値処理ユニット95(例えば、ローパスフィルタを備える)から取得される測定された出力電圧と比較される。比較器61の出力は、出力電圧の制御エラー信号であり、制御エラー信号は、相電流の振幅の瞬間設定値を出力する制御要素62(例えば、比例積分制御ブロックを備える)にさらに入力される。これらの振幅は、乗算器63に入力され、相電圧の正規化された瞬間値を出力する計算要素64から取得される信号と乗算される。計算要素64の入力は、測定値処理ユニット93(例えば、ローパスフィルタを備える)から取得される測定された相電圧である。乗算器63の出力は、瞬間の、例えば、ローパスフィルタリングされた相電流ia、ib、icのための設定値i* a、i* b、i* cであり、実質的に正弦波形状にされ、実質的に対応する相電圧と同相に配置される。設定値i* a、i* b、i* cは、それらの機能について以下の文章でさらに詳細に説明する加算要素67と選択要素81とを通過した後、電流コントローラ70に入力される。
電流コントローラ70は、3つの個別電流コントローラ71、74、77に分割される。
・個別電流コントローラ71は、中位昇降圧インダクタLzにおける電流を制御するために使用される。この制御は、中位昇降圧ブリッジレッグ14を含む中位昇降圧回路のスイッチSPz、SzNのPWM変調によって行われる。相セレクタ11の動作の結果として、それに伴い、コントローラ71は、3相AC電圧の最高電圧と最低電圧との間の電圧を有する相入力A、B、Cの電流を制御する。
・個別電流コントローラ74は、上位昇圧インダクタLxにおける電流を制御するために使用される。この制御は、上位昇圧ブリッジレッグ19を含む上位昇圧回路のスイッチSxmのPWM変調によって行われる。相セレクタ11の動作の結果として、それに伴い、コントローラ74は、3相AC電圧の最高電圧を有する相入力A、B、Cの電流を制御する。
・個別電流コントローラ77は、下位昇圧インダクタLyにおける電流を制御するために使用される。この制御は、下位昇圧ブリッジレッグ20を含む下位昇圧回路のスイッチSmyのPWM変調によって行われる。相セレクタ11の動作の結果として、それに伴い、コントローラ77は、3相AC電圧の最低電圧を有する相入力A、B、Cの電流を制御する。
セレクタ要素81は、相入力(A、B、C)の電圧値に応じて、瞬間相電流のための設定値i* a、i* b、i* c (図2Dに示す)を正しい個別電流コントローラ(71、74、77)に送信するために使用され、その結果、各インダクタ電流コントローラのためのインダクタ電流設定値i* Lx、i* Ly、i* Lz (図2Eに示す)が得られ、
・3相AC電圧の最高電圧を有する相入力A、B、Cの相電流の設定値が個別電流コントローラ74に送信され、その結果、設定値i* Lxが得られ、
・3相AC電圧の最低電圧を有する相入力A、B、Cの相電流の設定値が個別電流コントローラ77に送信され、その結果、設定値i* Lyが得られ、
・3相AC電圧の最高電圧と最低電圧との間の電圧を有する相入力A、B、Cの相電流の設定値が個別電流コントローラ71に送信され、その結果、設定値i* Lzが得られる。
各個別電流コントローラにおいて、瞬間インダクタ電流のための受信された設定値(i* Lx、i* Ly、i* Lz)は、比較器、例えば、個別電流コントローラ71の比較器72に入力され、測定値処理ユニット94(例えば、ローパスフィルタを備える)から取得される測定されたインダクタ電流と比較される。比較器の出力は、電流の制御エラー信号であり、この制御エラー信号は、制御要素、例えば、個別電流コントローラ71の制御要素73にさらに入力され、制御要素の出力は、PWM生成要素、例えば、個別電流コントローラ71のPWM生成要素54に入力される。個別電流コントローラのPWM生成要素は、PWM制御ブリッジレッグ、すなわち、上位昇圧回路の上位昇圧ブリッジレッグ19、下位昇圧回路の下位昇圧ブリッジレッグ20、および中位昇降圧回路の中位昇降圧ブリッジレッグ14の制御可能な半導体スイッチのためのPWM変調制御信号を生成する。これらのPWM変調制御信号は、通信インターフェース50を介して適切なブリッジレッグに送信される。
相セレクタ11のセレクタスイッチは、相入力(A、B、C)の電圧値に応じて、3相AC入力電圧の各60°セレクタの間、「オン」または「オフ」のいずれかである。セレクタスイッチのための制御信号は、スイッチ信号生成器51、52、53によって生成される。
DCバス中点平衡化は、乗算器63によって出力される、瞬間の、例えば、ローパスフィルタリングされた相電流ia、ib、icのための設定値i* a、i* b、i* cにオフセット値を加えることによって行われる。オフセット値は、比較器65を使用して、測定値処理ユニット96(例えば、ローパスフィルタを備える)から取得される測定されたDCバス中点電圧を設定値(例えば、VDC/2)と比較し、比較器65によって出力されたエラー信号を制御要素66に供給することによって取得される。
図2Eに示す相電流ia、ib、icは、前述の文章において説明したそのような制御ユニット40と制御方法とを使用して電気変換器10を制御することによって取得される。図2Eには、図3に示すセレクタ要素81への入力としての、瞬間の、例えば、ローパスフィルタリングされた相電流ia、ib、icのための設定値i* a、i* b、i* cも示されている。上で説明したように、相電流ia、ib、icは、間接的に制御され、すなわち、それらは、インダクタ電流iLx、iLy、iLz(図2Dに示す)の制御および相セレクタ11の動作の結果である。インダクタ電流のための設定値(i* Lx、i* Ly、i* Lz)は、測定された相電圧に基づいて、セレクタ要素81によって設定値i* a、i* b、i* cから導出される。
図4A～図4Cは、3相AC入力電圧のここで0≦ωt<60°(図2参照)のセクタ内にあるωt=45°付近の時間間隔について、電気変換器10のブリッジレッグの5つの連続するスイッチングサイクル(すなわち、各々が1/fsに等しいスイッチング周期Tsを有し、fsがスイッチング周波数である)内の図を示す。このセクタ内で、相セレクタ11のセレクタスイッチおよびダイオードは、以下のスイッチング状態、
・スイッチSaza=0(オフ)、ダイオードDax=1(導通)、ダイオードDya=0(阻止)、相接続aがノードxに接続される、
・スイッチSbzb=0(オフ)、ダイオードDbx=0(阻止)、ダイオードDyb=1(導通)、相接続bがノードyに接続される、
・スイッチSczc=1(オン)、ダイオードDcx=0(阻止)、ダイオードDyc=1(導通)、相接続cがノードzに接続される
にある。
図4A～図4Cの図は、ミリ秒の時間軸上の電圧、電流、およびスイッチング信号を示す。図4Aは、上位昇圧回路の動作に対応し、対応するインダクタ電流iLx(およびこの電流の設定値i* Lx)と、インダクタ電圧vLxと、PWM変調上位昇圧ブリッジレッグ19のスイッチの制御信号Sxmとを示す。図4Bは、下位昇圧回路の動作に対応し、対応するインダクタ電流iLy(およびこの電流の設定値i* Ly)と、インダクタ電圧vLyと、PWM変調下位昇圧ブリッジレッグ20のスイッチの制御信号Smyとを示す。図4Cは、中位昇降圧回路の動作に対応し、対応するインダクタ電流iLz(およびこの電流の設定値i* Lz)と、インダクタ電圧vLzと、PWM変調ブリッジレッグ14の上位スイッチの制御信号SPzとを示す。PWM変調ブリッジレッグ14の下位スイッチの制御信号SzNは、制御信号SPzの補完であることに留意されたい。
電気変換器のAC入力電流の全高調波歪(THD)を最小化するために、相電流ia、ib、icの高周波リップルが有利には最小化される。
電気変換器10の利点は、上位昇圧インダクタの半スイッチング周期電圧時間積/面積および下位昇圧インダクタの半スイッチング周期電圧時間積/面積が従来の6スイッチ昇圧型PFC整流器の昇圧インダクタの電圧時間積/面積よりも小さいことである。これは、これらのインダクタに印加される電圧が、従来の6スイッチ昇圧型PFC整流器の場合の3つのAC相電圧よりも低いためである。中位昇降圧インダクタについて、印加される電圧は、必ずしもより低くはないが、インダクタを流れる電流の値は、従来の6スイッチ昇圧型PFC整流器のインダクタを流れる電流の値よりも小さい。結果として、より少ない磁気エネルギー貯蔵を有するより小さいインダクタが実現可能であり、本発明によって提供される電気的3相AC-DC変換器10のより高い電力容積比を結果としてもたらす。
図1に示す電気変換器10は、相セレクタ11および出力電力段12がダイオードを含み、電力が電気ACグリッド21から引き出され、この電力を出力において負荷22に提供することのみを可能にするので、一方向性である。一方、図5は、双方向性の電気変換器200を示す。電気変換器200は、図1に示す変換器の相セレクタ11のダイオード(Dax、Dbx、Dcx、Dya、Dyb、Dyc)および出力電力段12のダイオード(DxP、DNy)が、それぞれ、相セレクタ211内の制御可能な半導体スイッチ(Sxa、Sxb、Sxc、Say、Sby、Scy)および出力電力段212内の(SyN、SPx)に置き換えられている点で変換器10とは異なる。
図6において、入力フィルタ13が相セレクタ11の(後にではなく)前に配置され、すなわち、入力フィルタ13が相入力端子A、B、Cと相セレクタ11との間に接続されている点で変換器10とは異なる電気変換器300が示されている。相セレクタ11は、入力フィルタ13の対応するインダクタLa、Lb、Lcを介して、相入力端子A、B、Cを中間ノードx、y、zに接続する。キャパシタCa、Cb、Ccは、相入力端子とインダクタとの間に配置される。前述の例のように、キャパシタは、スター構成において接続され、有利には、スター点が出力フィルタ15の中点に接続される。代替的には、キャパシタCa、Cb、Ccは、3つの相入力線にわたってデルタ構成において配置され得る。図6の例において、相セレクタが、ソース21によって供給される純粋な3つの相正弦波信号ではなく、入力フィルタ13によって出力される高周波電圧を切り替えるので、3つの中間ノードx、y、zにおける電圧信号は、前の例(図1、図5)と比較して多少異なることに留意すると便利であろう。結果として、高周波電流が相セレクタ11を流れるが、前の例(図1および図5)では、高周波電流は、入力フィルタ13の下流の出力電力段にのみ発生する。
電気変換器10、200、および300のいずれにおいても、電気変換器の双方向の電力の流れを可能にするために、ダイオードがアクティブにスイッチング可能な半導体デバイスに置き換えられ得る。
電気変換器10、200、および300のいずれにおいても、HFキャパシタCx、Cy、Cz(または図6の場合はCa、Cb、Cc)は、スター構成において接続される。スター点接続における電圧は、共通ノードmにおける電圧を制御することによって制御される。
図7A、図7Bは、図1、図5、図6のいずれかの電気変換器において使用され得る3相相セレクタ11の異なる変形形態を示す。
図8A～図8Bにおいて、3相相セレクタ11のさらに他の変形形態が示されている。これらの変形形態において、相セレクタの3つのブリッジレッグ16、17、および18は、半制御サイリスタレッグ(図10A)として配置され、すなわち、上位中間ノードに接続されたブリッジレッグ部分内にサイリスタThyax、Thybx、Thycxを備え、下位中間ノードに接続された他のブリッジレッグ部分内にダイオードを備え(もしくはその逆)、または全制御サイリスタレッグ(図10B)として配置され、すなわち、ダイオードの代わりに各ブリッジハーフレッグ内にサイリスタThyax、Thybx、Thycx、Thyya、Thyyb、Thyycを備える。そのような相セレクタは、追加のプリチャージ回路を必要とせずに、出力フィルタキャパシタCPm、CmN、またはCPNを制御可能にプリチャージすることを可能にする。
図9を参照すると、電気変換器10(およびこれは代替的に電気変換器200または300であり得る)は、3相ACグリッドの中性導体を接続するための接続端子Nを備えることができる。例えば、電気車両を充電するなどのいくつかの用途において、他の消費者デバイスが相を過負荷にせずに車両のバッテリの充電中にその特定の相から電力を依然として引き出すことができるように、特定の相の負荷を低減することができるために、3相グリッドの各相から引き出される正弦波電流の振幅が独立して制御され得ることがしばしば必要とされる。この場合、接続端子Nは、有利には、3相グリッドの中性導体に接続され、3つの相電流の合計に実質的に等しい戻り電流がグリッドの中性導体に戻ることを可能にする。有利な一態様において、3つの相電流は、入力の中性導体に接続された共通ノードを設けることによって、完全に独立して制御され得る。
中性接続端子Nは、有利には、ACキャパシタCx、Cy、Czのスター点に、ならびに積層された昇圧ブリッジ19、20の共通ノードmに(および、したがって出力フィルタ15の中点にも)接続される。これは、完全に対称的な変換器構造をもたらす。この場合、スター点におけるおよび共通ノードにおける電圧は、グリッドの中性導体の電圧に等しい。また、この場合、3つの電流コントローラ71、74、77は、オフセット、例えば、共通ノードmの電圧(中性導体の電圧)と設定値電圧との間の差を供給され得る。そうすることによって、中性導体に非ゼロ電流が注入され得、不平衡相電流を用いて変換器を動作させることを可能にし、したがって、3つの相電流を独立して制御することを可能にする。
本発明の他の態様は、以下の節に記載されている。
A.3相AC入力をDC出力に変換するための電気変換器(10)であって、
3つの相入力端子(A、B、C)と2つの出力端子(P、N)と、
3つの相入力端子において提供される3相AC入力を、電気変換器の上位中間ノード(x)、下位中間ノード(y)、および中位中間ノード(z)に接続するための相セレクタ(11)であって、相セレクタが、中位中間ノードを3つの相入力端子に選択的に接続するためにアクティブにスイッチング可能な第1の半導体スイッチ(Saza、Sbzb、Sczc)を備える、相セレクタ(11)と、
上位中間ノード(x)および下位中間ノード(y)における電圧を2つの出力端子(P、N)における出力端子に変換するための昇圧回路(19、20、423、524)と、
最高電圧を有する相入力端子が上位中間ノードに継続的に接続され、
最低電圧を有する相入力端子が下位中間ノードに継続的に接続され、
最高電圧と最低電圧との間の中間電圧を有する相入力端子が中位中間ノードに継続的に接続される
スイッチングパターンに従って第1の半導体スイッチのスイッチングを制御するように構成されたコントローラ(40)と
を備え、
電気変換器が、昇圧回路の出力と並列に2つの出力端子(P、N)に接続された出力を有する昇降圧回路(14)を備え、昇降圧回路が、アクティブにスイッチング可能な少なくとも2つの第2の半導体スイッチ(SPz、SzN)を備え、少なくとも2つの第2の半導体スイッチが、出力端子(P、N)にわたって直列に接続され、中位中間ノード(z)が、少なくとも2つの第2の半導体スイッチの共通ノード(t)に接続された、電気変換器(10)。
B.昇圧回路が、アクティブにスイッチング可能な少なくとも1つの第3の半導体スイッチ(Sxm、Smy、Sxy)と、少なくとも1つの第4の半導体スイッチ(DxP、DNy、SPx、SyN)とを備え、少なくとも1つの第3の半導体スイッチおよび少なくとも1つの第4の半導体スイッチが、出力端子(P、N)にわたって直列に接続された、節Aの電気変換器。
C.出力端子(P、N)にわたって接続された一連の少なくとも2つのフィルタキャパシタ(CPm、CmN)を備え、昇圧回路が、共通ノード(m)を備え、上位昇圧ブリッジレッグ(19)が、上位中間ノード(x)と共通ノード(m)とにわたって接続された少なくとも1つの第3の半導体スイッチのうちの第1のもの(Sxm)を備え、下位昇圧ブリッジレッグ(20)が、共通ノード(m)と下位中間ノード(y)とにわたって接続された少なくとも1つの第3の半導体スイッチのうちの第2のもの(Smy)を備え、共通ノード(m)が、出力フィルタの中点に接続された、節Bの電気変換器。
D.入力フィルタ(13)を備え、入力フィルタが、上位中間ノード(x)、下位中間ノード(y)、および中位中間ノード(z)のうちの各々1つに動作可能に接続されたインダクタ(Lx、Ly、Lz、La、Lb、Lc)を備える、前述の節のいずれか1つの電気変換器。
E.インダクタ(Lx、Ly、Lz、La、Lb、Lc)の各々が、
それぞれの中間ノード(x、y、z)と、それぞれ昇圧回路、昇降圧回路(14)との間、または
相入力端子(A、B、C)と相セレクタ(11)との間
に接続された、節Dの電気変換器。
F.入力フィルタ(13)が、インダクタ(Lx、Ly、Lz、La、Lb、Lc)に動作可能に接続されたキャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)を備える、節DまたはEの電気変換器。
G.キャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)が、相入力端子(A、B、C)とインダクタ(Lx、Ly、Lz、La、Lb、Lc)との間に接続された、節Fの電気変換器。
H.キャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)が、デルタ接続またはスター接続の形態において相互接続された、節FまたはGの電気変換器。
I.キャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)が、スター接続において相互接続され、共通ノード(m)が、スター接続のスター点に接続された、節3と組み合わせた節Hの電気変換器。
J.インダクタ(Lx、Ly、Lz、La、Lb、Lc)のうちの少なくとも1つを流れる電流(iLx、iLy、iLz、iLa、iLb、iLc)を測定するための手段(94)を備え、コントローラ(40)が、測定された電流(iLx、iLy、iLz、iLa、iLb、iLc)に基づいて、少なくとも2つの第2の半導体スイッチに供給される第1のパルス幅変調制御電流を適応させるように構成された電流制御ループ(70)を備える、節DからIのいずれか1つの電気変換器。
K.電流を測定するための手段が、中間電圧を有する相入力端子に関して電流を測定するように構成された、節Jの電気変換器。
L.コントローラ(40)が、少なくとも1つの第3の半導体スイッチ(Sxm、Smy、Sxy)に供給される第2のパルス幅変調制御信号を生成するように構成され、第1のパルス幅変調制御信号および第2のパルス幅変調制御信号がインタリーブされている、節2または3と組み合わせた節JまたはKの電気変換器。
M.3つの相入力端子における電圧を測定するための手段(93)と、出力端子における電圧を測定するための手段(96)とを備え、これらの手段の両方がコントローラ(40)に結合されている、前述の節のいずれか1つの電気変換器。
N.相セレクタが、3つの相入力端子のうちの1つを上位中間ノード(x)、下位中間ノード(y)、および中位中間ノード(z)に相互接続するための3つのセレクタレッグ(16、17、18)を備え、3つのセレクタレッグの各々が、第5の半導体スイッチ(Dax、Dbx、Dcx、Dya、Dyb、Dyc、Sxa、Sxb、Sxc、Say、Sby、Scy)を備えるハーフブリッジを備える、前述の節のいずれか1つの電気変換器。
O.第5の半導体スイッチが、アクティブにスイッチング可能である(Sxa、Sxb、Sxc、Say、Sby、Scy)、節Nの電気変換器。
P.少なくとも1つの第4の半導体スイッチ(SPx、SyN)が、アクティブにスイッチング可能である、節2または3と組み合わせた節DからOのいずれか1つの電気変換器。
Q.電源ユニットを備え、電源ユニットが、前述の節のいずれか1つの電気変換器を備える、特に電気車両のバッテリを充電するためのワイヤレス充電システム。
R.勾配増幅器を備え、勾配増幅器が、節AからPのいずれか1つの電気変換器を備える、磁気共鳴イメージング装置。
S.3相AC入力をDC出力に変換する方法であって、
上位中間ノード(x)と、下位中間ノード(y)と、中位中間ノード(z)とにわたって整流された中間電圧を取得するために、3相AC入力を整流するステップであって、最高電圧を有する3相AC入力の相入力が上位中間ノード(x)に継続的に印加され、最低電圧を有する3相AC入力の相入力が下位中間ノード(y)に継続的に印加され、最高電圧と最低電圧との間の中間電圧を有する3相AC入力の相入力が中位中間ノード(z)に継続的に印加される、ステップと、
DC出力を取得するために、整流された中間電圧を昇圧するステップと
を含み、
昇圧ステップが、中位中間ノード(z)を昇降圧回路(14)に接続するステップを含む、
方法。
T.昇圧ステップが、上位および下位中間ノードにわたって接続された昇圧回路(19、20、423、524)を使用するステップを含み、昇圧回路の出力および昇降圧回路(14)の出力が、並列に接続される、節Sの方法。
10 電気変換器、電気的3相AC-DC変換器、変換器
11 3相アクティブ相セレクタ、相セレクタ
12 電力段、出力電力段
13 入力フィルタ
14 昇降圧ブリッジレッグ、中位昇降圧ブリッジレッグ、昇降圧回路
15 出力フィルタ
16 レッグ、ブリッジレッグ、セレクタレッグ
17 レッグ、ブリッジレッグ、セレクタレッグ
18 レッグ、ブリッジレッグ、セレクタレッグ
19 昇圧ブリッジレッグ、上位昇圧ブリッジレッグ、PWM変調上位昇圧ブリッジレッグ、昇圧ブリッジ、昇圧回路
20 昇圧ブリッジレッグ、下位昇圧ブリッジレッグ、PWM変調下位昇圧ブリッジレッグ、昇圧ブリッジ、昇圧回路
21 3相ACグリッド、電気ACグリッド、ソース
22 DC負荷、負荷
40 中央制御ユニット、コントローラ、制御ユニット
41 入力ポート
42 測定値入力ポート
43 測定値入力ポート
44 測定値入力ポート
45 測定値入力ポート
50 通信インターフェース
51 スイッチ信号生成器
52 スイッチ信号生成器
53 スイッチ信号生成器
54 PWM生成要素
60 外部電圧制御ループ
61 比較器
62 制御要素
63 乗算器
64 計算要素
65 比較器
66 制御要素
67 加算要素
70 内部電流制御ループ、電流コントローラ、電流制御ループ
71 個別電流コントローラ、コントローラ、電流コントローラ
72 比較器
73 制御要素
74 個別電流コントローラ、コントローラ、電流コントローラ
77 個別電流コントローラ、コントローラ、電流コントローラ
81 選択要素、セレクタ要素
93 測定値処理ユニット、手段
94 測定値処理ユニット、手段
95 測定値処理ユニット
96 測定値処理ユニット、手段
200 電気変換器
211 相セレクタ
212 出力電力段
300 電気変換器

Claims (14)

  1. 3相AC入力をDC出力に変換するための電気変換器(10、200、300)であって、
    3つの相入力端子(A、B、C)と2つの出力端子(P、N)と、
    前記3つの相入力端子において提供される前記3相AC入力を、前記電気変換器の上位中間ノード(x)、下位中間ノード(y)、および中位中間ノード(z)に接続するための相セレクタ(11、211)であって、前記相セレクタが、前記上位中間ノード(x)と前記下位中間ノード(y)とに接続された3つの整流器ブリッジレッグ(16、17、18)と、前記中位中間ノードを前記3つの相入力端子に選択的に接続するためにアクティブにスイッチング可能な第1の半導体スイッチ(Saza、Sbzb、Sczc)とを備える、相セレクタ(11、211)と、
    最高電圧と最低電圧との間の中間電圧を有する前記相入力端子が前記中位中間ノード(z)に継続的に接続されるスイッチングパターンに従って前記第1の半導体スイッチのスイッチングを制御するように構成されたコントローラ(40)と、
    前記上位中間ノード(x)および前記下位中間ノード(y)における電圧を前記2つの出力端子(P、N)における出力電圧に変換するための昇圧回路(19、20、423、524)と、
    前記昇圧回路の出力と並列に前記2つの出力端子(P、N)に接続された出力を有する昇降圧回路(14)であって、前記昇降圧回路が、アクティブにスイッチング可能な少なくとも2つの第2の半導体スイッチ(SPz、SzN)を備え、前記少なくとも2つの第2の半導体スイッチが、前記2つの出力端子(P、N)にわたって直列に接続され、前記中位中間ノード(z)が、前記少なくとも2つの第2の半導体スイッチの第1の共通ノード(t)に接続された、昇降圧回路(14)と、
    出力フィルタ(15)と
    を備える電気変換器(10、200、300)において、
    前記昇圧回路が、第2の共通ノード(m)と、前記上位中間ノード(x)と前記第2の共通ノード(m)とにわたって接続されたアクティブにスイッチング可能な第3の半導体スイッチ(Sxm)を備える上位昇圧回路(19)と、前記第2の共通ノード(m)と前記下位中間ノード(y)とにわたって接続された第4の半導体スイッチ(Smy)を備える下位昇圧回路(20)とを備え、
    前記出力フィルタ(15)が、前記2つの出力端子(P、N)にわたって接続された一連の少なくとも2つのフィルタキャパシタ(CPm、CmN)を備え、前記第2の共通ノード(m)が、前記出力フィルタの中点に接続され、
    前記電気変換器が、入力フィルタ(13)を備え、前記入力フィルタが、前記上位昇圧回路(19)、前記下位昇圧回路(20)、および前記昇降圧回路(14)の各々1つに動作可能に接続されたインダクタ(Lx、Ly、Lz、La、Lb、Lc)を備え、
    前記入力フィルタ(13)が、前記インダクタ(Lx、Ly、Lz、La、Lb、Lc)に動作可能に接続されたキャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)を備え、前記キャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)が、スター接続において相互接続され、前記第2の共通ノード(m)が、前記スター接続のスター点に接続され、
    前記コントローラ(40)が、前記少なくとも2つの第2の半導体スイッチのための第1のパルス幅変調制御信号を生成するように構成された第1の電流コントローラ(71)と、前記第3の半導体スイッチのための第2のパルス幅変調制御信号を生成するように構成された第2の電流コントローラ(74)と、前記第4の半導体スイッチのための第3のパルス幅変調制御信号を生成するように構成された第3の電流コントローラ(77)とを備え、
    前記コントローラが、前記第2の共通ノード(m)の測定電圧と前記第2の共通ノードの設定値電圧との間の差を表すオフセット値を決定し、前記オフセット値を前記第1の電流コントローラ、第2の電流コントローラ、および第3の電流コントローラの入力に供給するように構成された
    ことを特徴とする電気変換器(10、200、300)。
  2. 前記インダクタ(Lx、Ly、Lz、La、Lb、Lc)が、前記上位中間ノード(x)、前記下位中間ノード(y)、および前記中位中間ノード(z)の各々1つに動作可能に接続された、請求項1に記載の電気変換器。
  3. 前記インダクタ(Lx、Ly、Lz、La、Lb、Lc)の各々が、
    それぞれの前記中間ノード(x、y、z)と、それぞれ前記昇圧回路、前記昇降圧回路(14)との間、または
    前記相入力端子(A、B、C)のうちの1つと前記相セレクタ(11)との間
    に接続された、請求項2に記載の電気変換器。
  4. 前記キャパシタ(Cx、Cy、Cz、Ca、Cb、Cc)が、前記相入力端子(A、B、C)と前記インダクタ(Lx、Ly、Lz、La、Lb、Lc)との間に接続された、請求項2または3に記載の電気変換器。
  5. 前記インダクタ(Lx、Ly、Lz、La、Lb、Lc)のうちの少なくとも1つを流れる電流(iLx、iLy、iLz、iLa、iLb、iLc)を測定するための手段(94)を備え、第1の電流制御ループ(70)が、前記測定された電流(iLx、iLy、iLz、iLa、iLb、iLc)に基づいて、前記少なくとも2つの第2の半導体スイッチに供給される前記第1のパルス幅変調制御信号を適応させるように構成された、請求項1から4のいずれか一項に記載の電気変換器。
  6. 前記電流を測定するための前記手段が、前記中間電圧を有する前記相入力端子に関して前記電流を測定するように構成された、請求項5に記載の電気変換器。
  7. 前記コントローラ(40)が、前記第1のパルス幅変調制御信号とインタリーブされた前記第2のパルス幅変調制御信号および前記第3のパルス幅変調制御信号を生成するように構成された、請求項5または6に記載の電気変換器。
  8. 前記3つの相入力端子における電圧を測定するための手段(93)と、前記出力端子における電圧を測定するための手段(96)とを備え、これらの手段の両方が、前記コントローラ(40)に結合された、請求項1から7のいずれか一項に記載の電気変換器。
  9. 前記相セレクタ(11)の前記3つのブリッジレッグが、アクティブにスイッチング可能な第5の半導体スイッチ(Sxa、Sxb、Sxc、Say、Sby、Scy)を備える、請求項1から8のいずれか一項に記載の電気変換器。
  10. 前記上位昇圧回路(19)および前記下位昇圧回路(20)が、それぞれの前記上位および下位中間ノード(x、y)と前記2つの出力端子(P、N)との間に、アクティブにスイッチング可能な第6の半導体スイッチ(SPx、SyN)を各々備える、請求項1から9のいずれか一項に記載の電気変換器。
  11. 電源ユニットを備え、前記電源ユニットが、請求項1から10のいずれか一項に記載の電気変換器を備える、特に電気車両のバッテリを充電するためのワイヤレス充電システム。
  12. 勾配増幅器を備え、前記勾配増幅器が、請求項1から10のいずれか一項に記載の電気変換器を備える、磁気共鳴イメージング装置。
  13. 3相AC入力をDC出力に変換する方法であって、
    上位中間ノード(x)と、下位中間ノード(y)と、中位中間ノード(z)とにわたって整流された中間電圧を取得するために、前記3相AC入力を整流するステップであって、最高電圧を有する前記3相AC入力の相入力が前記上位中間ノード(x)に継続的に印加され、最低電圧を有する前記3相AC入力の相入力が前記下位中間ノード(y)に継続的に印加され、前記最高電圧と前記最低電圧との間の中間電圧を有する前記3相AC入力の相入力が前記中位中間ノード(z)に継続的に印加される、ステップと、
    前記DC出力を取得するために、前記整流された中間電圧を昇圧するステップであって、
    前記昇圧するステップが、前記中位中間ノード(z)を昇降圧回路(14)に接続するステップと、昇圧回路(19、20)を前記上位および下位中間ノードにわたって接続するステップとを含み、前記昇圧回路の出力および前記昇降圧回路(14)の出力が、並列に接続され、前記昇圧回路が、共通ノード(m)と前記上位中間ノード(x)との間に接続された上位昇圧回路(19)と、前記下位中間ノード(y)と前記共通ノード(m)との間に接続された下位昇圧回路(20)とを備え、前記昇圧するステップが、インダクタとスター相互接続されたキャパシタとを備える入力フィルタ(13)を前記上位中間ノード、前記下位中間ノード、および前記中位中間ノードに動作可能に接続するステップと、前記キャパシタのスター点を前記共通ノードに接続するステップと、
    一連の少なくとも2つのフィルタキャパシタ(CPm、CmN)を備える出力フィルタ(15)を前記2つの出力端子(P、N)にわたって接続するステップと、前記共通ノード(m)を前記出力フィルタの中点に接続するステップと、
    前記上位昇圧回路(19)の半導体スイッチ、前記下位昇圧回路(20)の半導体スイッチ、および前記昇降圧回路(14)の半導体スイッチに供給されるパルス幅変調制御信号を個別に制御するステップと、
    前記共通ノード(m)における電圧を測定し、前記共通ノード(m)の前記測定された電圧と前記共通ノードの設定値電圧との間の差を表すオフセット値を決定するステップと、前記パルス幅変調制御信号を適応させるために前記オフセット値を使用するステップと
    を含む、ステップと
    を含む方法。
  14. 前記上位昇圧回路(19)、前記下位昇圧回路(20)、および前記昇降圧回路(14)の半導体スイッチのパルス幅変調制御をインタリーブするステップを含む、請求項13に記載の方法。
JP2021523394A 2018-11-02 2019-10-31 電力変換器 Active JP7309870B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2021926A NL2021926B1 (en) 2018-11-02 2018-11-02 Electrical power converter
NL2021926 2018-11-02
PCT/EP2019/079884 WO2020089419A1 (en) 2018-11-02 2019-10-31 Electrical power converter

Publications (2)

Publication Number Publication Date
JP2022506191A JP2022506191A (ja) 2022-01-17
JP7309870B2 true JP7309870B2 (ja) 2023-07-18

Family

ID=64744901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021523394A Active JP7309870B2 (ja) 2018-11-02 2019-10-31 電力変換器

Country Status (8)

Country Link
US (1) US11387730B2 (ja)
EP (1) EP3874588B1 (ja)
JP (1) JP7309870B2 (ja)
KR (1) KR20210093271A (ja)
CN (1) CN113287252B (ja)
CA (1) CA3117460A1 (ja)
NL (1) NL2021926B1 (ja)
WO (1) WO2020089419A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2021479B1 (en) * 2018-08-17 2020-02-24 Prodrive Tech Bv Electrical power converter
CN112003466B (zh) * 2020-07-21 2021-12-17 西安理工大学 一种可实现升降压的三相apfc整流器及其工作方法
DE102020214265A1 (de) 2020-11-12 2022-05-12 Universität Paderborn Vorrichtung zur gleichtaktarmen Umrichtung von Wechselspannung
DE102021108996A1 (de) * 2021-04-12 2022-10-13 Ebm-Papst Mulfingen Gmbh & Co. Kg Schaltungsanordnung
EP4123893A1 (en) * 2021-07-23 2023-01-25 Infineon Technologies Austria AG Active rectifier in switched-mode power supply
US11646671B1 (en) * 2021-10-12 2023-05-09 Utah State University Unfolder-based single-stage AC-AC conversion system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784269A (en) 1997-02-21 1998-07-21 Lucent Technologies, Inc. Three phase high power factor converter using phase selection circuit
JP2015511809A (ja) 2012-03-30 2015-04-20 シュナイダー エレクトリック パワー ドライブス ゲーエムベーハー 電流注入を有する整流回路
JP2017208997A (ja) 2016-03-28 2017-11-24 ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ ＧａＮ系電力素子に基づくバッテリ充電器のためのシステムアーキテクチャ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046915A (en) * 1997-02-21 2000-04-04 Lucent Technologies Inc. Phase selection circuit for three phase power converter and method of operation thereof
US5946203A (en) * 1998-07-17 1999-08-31 Lucent Technologies Inc. Switching network and method of reducing input current total harmonic distortion associated with a boost converter and a boost converter employing the switching network or method
US6038151A (en) * 1998-07-17 2000-03-14 Lucent Technologies Inc. Switching network and method of reducing input current total harmonic distortion for a boost converter
BR9907351A (pt) * 1999-12-22 2001-08-07 Ericsson Telecomunicacoees S A Método e circuito de controle para retificador do tipo elevador trifásico de três nìveis
US6344986B1 (en) * 2000-06-15 2002-02-05 Astec International Limited Topology and control method for power factor correction
US6385057B1 (en) * 2001-01-31 2002-05-07 Bartronics, Inc. Power conversion system and method of power conversion
TW591870B (en) * 2003-02-18 2004-06-11 Delta Electronics Inc Integrated converter with three-phase power factor correction
US7403400B2 (en) * 2003-07-24 2008-07-22 Harman International Industries, Incorporated Series interleaved boost converter power factor correcting power supply
US20050174813A1 (en) * 2004-02-06 2005-08-11 Delta Electronics, Inc. High efficiency power converter with synchronous rectification
US7359224B2 (en) * 2005-04-28 2008-04-15 International Rectifier Corporation Digital implementation of power factor correction
US20100259955A1 (en) * 2007-12-11 2010-10-14 Tokyo Institute Of Technology Soft switching power converter
TWI368837B (en) * 2008-07-16 2012-07-21 Acbel Polytech Inc Ac to dc power converter with hold up time function
US8536735B2 (en) * 2009-02-27 2013-09-17 Delta Electronics (Shanghai) Co., Ltd. Converter with input voltage balance circuit
US8228046B2 (en) * 2009-06-16 2012-07-24 American Power Conversion Corporation Apparatus and method for operating an uninterruptible power supply
CH704553B1 (de) * 2011-02-21 2016-06-15 Eth Zürich Eth Transfer Hybrider dreiphasiger AC/DC-Konverter und Verfahren zu dessen Steuerung.
TWI442681B (zh) * 2011-10-13 2014-06-21 Acbel Polytech Inc Power factor correction circuit for estimating input current and its control method
US8687388B2 (en) * 2012-01-31 2014-04-01 Delta Electronics, Inc. Three-phase soft-switched PFC rectifiers
DE102013212229A1 (de) * 2013-06-26 2014-12-31 Robert Bosch Gmbh Spannungsumsetzer und Verfahren zum Betreiben eines Spannungsumsetzers
AT514654B1 (de) * 2013-08-13 2019-05-15 Schneider Electric Power Drives Gmbh Gleichrichterschaltung mit Strominjektion
ES2671123T3 (es) * 2014-01-22 2018-06-05 Danmarks Tekniske Universitet Convertidores resonantes de potencia de CC-CC en disminución
AT516643B1 (de) * 2014-12-18 2018-02-15 Schneider Electric Power Drives Gmbh Gleichrichterschaltung
US9948177B2 (en) * 2015-01-07 2018-04-17 Philips Lighting Holding B.V. Power conversion device
ES2908960T3 (es) * 2015-07-01 2022-05-04 Abb Schweiz Ag Convertidor eléctrico y método de control
CN105553249B (zh) * 2016-01-05 2018-09-18 福州大学 宽电压范围低电压应力电流注入型三相功率因数校正电路
FR3064848B1 (fr) * 2017-04-04 2019-04-05 Renault S.A.S Procede de commande d'un dispositif de charge embarque sur un vehicule electrique ou hybride.
CN107070196A (zh) * 2017-06-15 2017-08-18 南京航空航天大学 一种带中线的三相pfc整流电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784269A (en) 1997-02-21 1998-07-21 Lucent Technologies, Inc. Three phase high power factor converter using phase selection circuit
JP2015511809A (ja) 2012-03-30 2015-04-20 シュナイダー エレクトリック パワー ドライブス ゲーエムベーハー 電流注入を有する整流回路
JP2017208997A (ja) 2016-03-28 2017-11-24 ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ ＧａＮ系電力素子に基づくバッテリ充電器のためのシステムアーキテクチャ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. BARBOSA et al.，Analysis and evaluation of the two-switch three-level boost rectifier，2001 IEEE 32nd Annual Power Electronics Specialists Conference，2001年06月，pages 1659-1664

Also Published As

Publication number Publication date
WO2020089419A1 (en) 2020-05-07
JP2022506191A (ja) 2022-01-17
CN113287252B (zh) 2024-04-09
US11387730B2 (en) 2022-07-12
EP3874588B1 (en) 2024-06-05
CN113287252A (zh) 2021-08-20
CA3117460A1 (en) 2020-05-07
US20210399629A1 (en) 2021-12-23
EP3874588A1 (en) 2021-09-08
KR20210093271A (ko) 2021-07-27
NL2021926B1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
JP7309870B2 (ja) 電力変換器
US11916474B2 (en) Electrical power converter
US11881792B2 (en) Electrical converter
US20230238876A1 (en) Electrical power converter
CN114008902A (zh) 电转换器
JP2023523866A (ja) 電力変換器
US20230223841A1 (en) Electrical power converter
US20230179116A1 (en) Electrical power converter with pre-charge mode of operation
Lin et al. Current sensorless three-phase NPC converter with less power switches

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7309870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150