JP7298198B2 - power converter - Google Patents

power converter Download PDF

Info

Publication number
JP7298198B2
JP7298198B2 JP2019040890A JP2019040890A JP7298198B2 JP 7298198 B2 JP7298198 B2 JP 7298198B2 JP 2019040890 A JP2019040890 A JP 2019040890A JP 2019040890 A JP2019040890 A JP 2019040890A JP 7298198 B2 JP7298198 B2 JP 7298198B2
Authority
JP
Japan
Prior art keywords
semiconductor module
cooler
semiconductor
coolers
semiconductor modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019040890A
Other languages
Japanese (ja)
Other versions
JP2020145317A (en
Inventor
高志 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019040890A priority Critical patent/JP7298198B2/en
Publication of JP2020145317A publication Critical patent/JP2020145317A/en
Application granted granted Critical
Publication of JP7298198B2 publication Critical patent/JP7298198B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本明細書に開示の技術は、電力変換装置に関する。 The technology disclosed in this specification relates to a power converter.

特許文献1に開示の電力変換装置は、複数の冷却器と複数の半導体モジュールが交互に積層されて構成された積層体を有している。積層体の両端部に冷却器が位置するように、複数の冷却器と複数の半導体モジュールが交互に積層されている。各半導体モジュールは、一対の冷却器によって挟まれている。各半導体モジュールは、スイッチング素子を内蔵している。各半導体モジュールが互いに接続されることによって、DC-DCコンバータ回路とインバータ回路が構成されている。昇圧DC-DCコンバータ回路とインバータ回路が動作すると、各半導体モジュールが発熱する。各半導体モジュールは、両側から冷却器によって冷却される。これによって、各半導体モジュールの温度上昇が抑制される。 The power conversion device disclosed in Patent Literature 1 has a laminate configured by alternately stacking a plurality of coolers and a plurality of semiconductor modules. A plurality of coolers and a plurality of semiconductor modules are alternately stacked such that the coolers are positioned at both ends of the stack. Each semiconductor module is sandwiched between a pair of coolers. Each semiconductor module incorporates a switching element. A DC-DC converter circuit and an inverter circuit are configured by connecting the semiconductor modules to each other. When the boost DC-DC converter circuit and the inverter circuit operate, each semiconductor module generates heat. Each semiconductor module is cooled by coolers from both sides. This suppresses the temperature rise of each semiconductor module.

特開2007-266634号公報JP 2007-266634 A

昇圧DC-DCコンバータでは、半導体モジュールで生じる発熱量が高い。このため、電力変換装置では、昇圧DC-DCコンバータの半導体モジュールが、他の半導体モジュールよりも高温となり易い。本明細書では、電力変換装置において、昇圧DC-DCコンバータの半導体モジュールの温度上昇を抑制する技術を提案する。 In the step-up DC-DC converter, the semiconductor module generates a large amount of heat. Therefore, in the power conversion device, the semiconductor module of the step-up DC-DC converter tends to become hotter than the other semiconductor modules. This specification proposes a technique for suppressing temperature rise of a semiconductor module of a step-up DC-DC converter in a power converter.

本明細書が開示する電力変換装置は、積層体と、冷媒供給管と、冷媒排出管を有する。前記積層体は、複数の冷却器と複数の半導体モジュールを有する。前記各半導体モジュールが前記複数の半導体モジュールのうちの2つに挟まれるように複数の前記冷却器と複数の前記半導体モジュールが積層されて、前記積層体が構成されている。前記冷媒供給管は、前記各冷却器に冷媒を供給する。前記冷媒排出管には、前記各冷却器から排出された冷媒が流入する。複数の前記半導体モジュールが、昇圧DC-DCコンバータ回路の一部を構成する少なくとも1つの昇圧半導体モジュールを有する。複数の前記冷却器のうちの前記昇圧半導体モジュールに接する少なくとも1つの隣接冷却器の前記昇圧半導体モジュールに対する接触面と反対側の面が、複数の前記半導体モジュールのいずれにも接していない。 A power converter disclosed in this specification has a laminate, a coolant supply pipe, and a coolant discharge pipe. The laminate has a plurality of coolers and a plurality of semiconductor modules. A plurality of the coolers and a plurality of the semiconductor modules are laminated such that each semiconductor module is sandwiched between two of the plurality of semiconductor modules to form the laminate. The coolant supply pipe supplies coolant to each cooler. The refrigerant discharged from each cooler flows into the refrigerant discharge pipe. The plurality of semiconductor modules has at least one boost semiconductor module forming part of a boost DC-DC converter circuit. Of the plurality of coolers, at least one adjacent cooler that contacts the boosted semiconductor module has a surface opposite to a contact surface with respect to the boosted semiconductor module, not in contact with any of the plurality of semiconductor modules.

この電力変換装置では、昇圧半導体モジュールに接する隣接冷却器の昇圧半導体モジュールに対する接触面と反対側の面が、複数の半導体モジュールのいずれにも接していない。このため、隣接冷却器は片側から加熱される。このため、隣接冷却器内の冷媒の温度が上昇し難く、隣接冷却器は高い冷却性能を有する。したがって、隣接冷却器に接する昇圧半導体モジュールを効率的に冷却することができ、昇圧半導体モジュールの温度上昇を抑制することができる。 In this power converter, the surface of the adjacent cooler that is in contact with the step-up semiconductor module and is opposite to the contact surface with respect to the step-up semiconductor module is not in contact with any of the plurality of semiconductor modules. The adjacent cooler is thus heated from one side. Therefore, the temperature of the refrigerant in the adjacent cooler is less likely to rise, and the adjacent cooler has high cooling performance. Therefore, the boost semiconductor module in contact with the adjacent cooler can be efficiently cooled, and the temperature rise of the boost semiconductor module can be suppressed.

電力制御回路の回路図。A circuit diagram of a power control circuit. 半導体モジュールの斜視図。1 is a perspective view of a semiconductor module; FIG. 電力変換装置の斜視図。The perspective view of a power converter device. 電力変換装置の平面図。The top view of a power converter device. 冷却器の斜視図。A perspective view of a cooler. 半導体モジュールの位置と熱抵抗の関係を示すグラフ。4 is a graph showing the relationship between the position of a semiconductor module and thermal resistance; 変形例の電力制御回路の回路図。The circuit diagram of the power control circuit of a modification. 変形例1の積層体の平面図。FIG. 10 is a plan view of a laminate of Modification 1; 変形例2の積層体の平面図。FIG. 11 is a plan view of a laminate of Modification 2; 変形例3の積層体の平面図。FIG. 11 is a plan view of a laminate of Modification 3;

図1は、電気自動車等の車両に搭載される電力制御回路10を示している。車両は、走行用モータ18を備えている。電力制御回路10は、バッテリ12の直流電力を交流電力に変換して走行用モータ18に供給する。電力制御回路10は、DC-DCコンバータ回路14とインバータ回路16を有する。DC-DCコンバータ回路14は、バッテリ12の出力電圧(直流電圧)を昇圧する。インバータ回路16は、DC-DCコンバータ回路14の出力電圧(昇圧された直流電圧)を交流電力に変換する。 FIG. 1 shows a power control circuit 10 mounted on a vehicle such as an electric vehicle. The vehicle has a running motor 18 . The power control circuit 10 converts the DC power of the battery 12 into AC power and supplies it to the driving motor 18 . The power control circuit 10 has a DC-DC converter circuit 14 and an inverter circuit 16 . The DC-DC converter circuit 14 boosts the output voltage (DC voltage) of the battery 12 . The inverter circuit 16 converts the output voltage (boosted DC voltage) of the DC-DC converter circuit 14 into AC power.

DC-DCコンバータ回路14は、高電位配線20、低電位配線22、中間配線24、コンデンサ30、リアクトル32、IGBT(insulated gate bipolar transistor)34a~34d、及び、コンデンサ36を有している。コンデンサ30は、バッテリ12の正極と負極の間に接続されている。中間配線24は、リアクトル32を介してバッテリ12の正極に接続されている。低電位配線22は、バッテリ12の負極に接続されている。IGBT34a、34cは、コレクタが高電位配線20側を向く向きで高電位配線20と中間配線24の間に接続されている。IGBT34b、34dは、コレクタが中間配線24側を向く向きで中間配線24と低電位配線22の間に接続されている。IGBT34a~34dのそれぞれに対して並列にダイオードが接続されている。各ダイオードのアノードが対応するIGBTのエミッタに接続されており、各ダイオードのカソードが対応するIGBTのコレクタに接続されている。コンデンサ36は、高電位配線20と低電位配線22の間に接続されている。 The DC-DC converter circuit 14 has a high potential wiring 20, a low potential wiring 22, an intermediate wiring 24, a capacitor 30, a reactor 32, IGBTs (insulated gate bipolar transistors) 34a to 34d, and a capacitor . Capacitor 30 is connected between the positive and negative terminals of battery 12 . Intermediate wiring 24 is connected to the positive electrode of battery 12 via reactor 32 . The low potential wiring 22 is connected to the negative electrode of the battery 12 . The IGBTs 34a and 34c are connected between the high potential wiring 20 and the intermediate wiring 24 with the collectors facing the high potential wiring 20 side. The IGBTs 34b and 34d are connected between the intermediate wiring 24 and the low potential wiring 22 with their collectors facing the intermediate wiring 24 side. A diode is connected in parallel with each of the IGBTs 34a-34d. The anode of each diode is connected to the emitter of the corresponding IGBT, and the cathode of each diode is connected to the collector of the corresponding IGBT. A capacitor 36 is connected between the high potential wiring 20 and the low potential wiring 22 .

DC-DCコンバータ回路14は、バッテリ12の正極と負極の間の電圧を昇圧し、昇圧した電圧を高電位配線20と低電位配線22の間に印加する。また、DC-DCコンバータ回路14は、高電位配線20と低電位配線22の間の電圧を降圧し、降圧した電圧をバッテリ12の正極と負極の間に印加することもできる。 The DC-DC converter circuit 14 boosts the voltage between the positive and negative electrodes of the battery 12 and applies the boosted voltage between the high potential wiring 20 and the low potential wiring 22 . The DC-DC converter circuit 14 can also step down the voltage between the high-potential wiring 20 and the low-potential wiring 22 and apply the stepped-down voltage between the positive and negative electrodes of the battery 12 .

インバータ回路16は、高電位配線20、低電位配線22、出力配線26~28、及び、IGBT34e~34jを有している。出力配線26~28は、走行用モータ18に接続されている。IGBT34eは、コレクタが高電位配線20側を向く向きで高電位配線20と出力配線26の間に接続されている。IGBT34gは、コレクタが高電位配線20側を向く向きで高電位配線20と出力配線27の間に接続されている。IGBT34iは、コレクタが高電位配線20側を向く向きで高電位配線20と出力配線28の間に接続されている。IGBT34fは、コレクタが出力配線26側を向く向きで出力配線26と低電位配線22の間に接続されている。IGBT34hは、コレクタが出力配線27側を向く向きで出力配線27と低電位配線22の間に接続されている。IGBT34jは、コレクタが出力配線28側を向く向きで出力配線28と低電位配線22の間に接続されている。IGBT34e~34jのそれぞれに対して並列にダイオードが接続されている。各ダイオードのアノードが対応するIGBTのエミッタに接続されており、各ダイオードのカソードが対応するIGBTのコレクタに接続されている。 The inverter circuit 16 has a high potential wiring 20, a low potential wiring 22, output wirings 26-28, and IGBTs 34e-34j. The output wirings 26 to 28 are connected to the running motor 18 . The IGBT 34 e is connected between the high potential wiring 20 and the output wiring 26 with the collector facing the high potential wiring 20 side. The IGBT 34g is connected between the high potential wiring 20 and the output wiring 27 with the collector facing the high potential wiring 20 side. The IGBT 34i is connected between the high potential wiring 20 and the output wiring 28 with the collector facing the high potential wiring 20 side. The IGBT 34f is connected between the output wiring 26 and the low potential wiring 22 with the collector facing the output wiring 26 side. The IGBT 34h is connected between the output wiring 27 and the low potential wiring 22 with the collector facing the output wiring 27 side. The IGBT 34j is connected between the output wiring 28 and the low potential wiring 22 with the collector facing the output wiring 28 side. A diode is connected in parallel with each of the IGBTs 34e to 34j. The anode of each diode is connected to the emitter of the corresponding IGBT, and the cathode of each diode is connected to the collector of the corresponding IGBT.

インバータ回路16は、高電位配線20と低電位配線22の間に印加される直流電力を三相交流電力に変換し、三相交流電力を出力配線26~28を介して走行用モータ18に供給する。 The inverter circuit 16 converts the DC power applied between the high-potential wiring 20 and the low-potential wiring 22 into three-phase AC power, and supplies the three-phase AC power to the driving motor 18 via the output wirings 26-28. do.

図1に示すように、IGBT34a、34bの直列回路、IGBT34c、34dの直列回路、IGBT34e、34fの直列回路、IGBT34g、34hの直列回路、及び、IGBT34i、34jの直列回路のそれぞれは、半導体モジュール40a~40eにより構成されている。なお、以下では、半導体モジュール40a~40eをまとめて、半導体モジュール40という場合がある。 As shown in FIG. 1, each of a series circuit of IGBTs 34a and 34b, a series circuit of IGBTs 34c and 34d, a series circuit of IGBTs 34e and 34f, a series circuit of IGBTs 34g and 34h, and a series circuit of IGBTs 34i and 34j is a semiconductor module 40a. 40e. Note that the semiconductor modules 40a to 40e may be collectively referred to as a semiconductor module 40 hereinafter.

図2は、半導体モジュール40の構成を示している。図2に示すように、半導体モジュール40は、絶縁樹脂42、3つの主端子44a~44c、及び、複数の信号端子46を有している。絶縁樹脂42は、直列に接続された2つのIGBT34を内蔵している。3つの主端子44a~44cと信号端子46は、絶縁樹脂42の側面から突出している。主端子44a~44cは、絶縁樹脂42の内部でIGBT34に接続されている。主端子44aは、高電位配線20に接続される端子である。主端子44bは、低電位配線22に接続される端子である。主端子44cは、中間配線24または出力配線26~28に接続される端子である。信号端子46は、IGBT34を制御するための端子である。信号端子46は、IGBT34のゲート端子や、IGBT34の電流、温度等を検出する端子を含む。 FIG. 2 shows the configuration of the semiconductor module 40. As shown in FIG. As shown in FIG. 2, the semiconductor module 40 has an insulating resin 42, three main terminals 44a to 44c, and a plurality of signal terminals . The insulating resin 42 incorporates two IGBTs 34 connected in series. The three main terminals 44 a to 44 c and the signal terminal 46 protrude from the side surface of the insulating resin 42 . The main terminals 44 a - 44 c are connected to the IGBT 34 inside the insulating resin 42 . The main terminal 44 a is a terminal connected to the high potential wiring 20 . The main terminal 44 b is a terminal connected to the low potential wiring 22 . The main terminal 44c is a terminal connected to the intermediate wiring 24 or the output wirings 26-28. A signal terminal 46 is a terminal for controlling the IGBT 34 . The signal terminal 46 includes a gate terminal of the IGBT 34 and a terminal for detecting current, temperature, etc. of the IGBT 34 .

図3、4は、半導体モジュール40を集積した電力変換装置50を示している。電力変換装置50は、複数の冷却器52a~52fと、上述した半導体モジュール40a~40eを備えている。各冷却器52は、扁平形状を有している。複数の冷却器52と複数の半導体モジュール40とが交互に積層されることで、積層体51が構成されている。冷却器52と半導体モジュール40は、積層体51の両端部に冷却器52aと冷却器52fが位置するように積層されている。以下では、積層体51の両端部に配置されている2つの冷却器52a、52fを端部冷却器という場合がある。また、両端部以外の位置に配置されている複数の冷却器52b、52c、52d、52e(すなわち、端部冷却器52aと端部冷却器52fの間に配列されている複数の冷却器52)を、中間冷却器という場合がある。DC-DCコンバータ回路14の一部を構成する半導体モジュール40aは、端部冷却器52aとその隣の中間冷却器52bの間に挟まれている。DC-DCコンバータ回路14の一部を構成する半導体モジュール40bは、端部冷却器52fとその隣の中間冷却器52eの間に挟まれている。インバータ回路16の一部を構成する半導体モジュール40cは、中間冷却器52bと中間冷却器52cの間に挟まれている。インバータ回路16の一部を構成する半導体モジュール40dは、中間冷却器52cと中間冷却器52dの間に挟まれている。インバータ回路16の一部を構成する半導体モジュール40eは、中間冷却器52dと中間冷却器52eの間に挟まれている。 3 and 4 show a power converter 50 in which the semiconductor module 40 is integrated. The power converter 50 includes a plurality of coolers 52a-52f and the above-described semiconductor modules 40a-40e. Each cooler 52 has a flat shape. A laminate 51 is configured by alternately stacking a plurality of coolers 52 and a plurality of semiconductor modules 40 . Cooler 52 and semiconductor module 40 are stacked such that cooler 52 a and cooler 52 f are positioned at both ends of stack 51 . Below, two coolers 52a and 52f arranged at both ends of layered product 51 may be called an end cooler. In addition, the plurality of coolers 52b, 52c, 52d, and 52e arranged at positions other than both ends (that is, the plurality of coolers 52 arranged between the end cooler 52a and the end cooler 52f) is sometimes called an intercooler. A semiconductor module 40a forming part of the DC-DC converter circuit 14 is sandwiched between an end cooler 52a and an adjacent intercooler 52b. A semiconductor module 40b forming part of the DC-DC converter circuit 14 is sandwiched between an end cooler 52f and an adjacent intercooler 52e. A semiconductor module 40c forming part of the inverter circuit 16 is sandwiched between the intercoolers 52b and 52c. A semiconductor module 40d forming part of the inverter circuit 16 is sandwiched between the intercoolers 52c and 52d. A semiconductor module 40e forming part of the inverter circuit 16 is sandwiched between the intercoolers 52d and 52e.

図5に示すように、各冷却器52の長手方向の両端部に、接続孔24a、24bが設けられている。各冷却器52の内部には、接続孔24aと接続孔24bとを連通する冷媒流路が形成されている。図3、4に示すように、各冷却器52の接続孔24aに冷媒供給管60が接続されており、各冷却器52の接続孔24bに冷媒排出管62が接続されている。冷媒供給管60と冷媒排出管62は、図示しないポンプに接続されている。ポンプが作動すると、図3、4において矢印で示すように、冷媒供給管60から各冷却器52の内部の冷媒流路を通って冷媒排出管62へ冷媒(本実施形態では冷却水)が流れる。各冷却器52に冷媒が流れることで、半導体モジュール40で生じる熱が冷媒に吸収され、半導体モジュール40が冷却される。 As shown in FIG. 5, connection holes 24a and 24b are provided at both ends of each cooler 52 in the longitudinal direction. Inside each cooler 52, a coolant channel is formed that communicates the connection hole 24a and the connection hole 24b. As shown in FIGS. 3 and 4, the connection hole 24a of each cooler 52 is connected to a coolant supply pipe 60, and the connection hole 24b of each cooler 52 is connected to a coolant discharge pipe 62. As shown in FIGS. The coolant supply pipe 60 and the coolant discharge pipe 62 are connected to a pump (not shown). When the pump operates, as indicated by the arrows in FIGS. 3 and 4, the refrigerant (cooling water in this embodiment) flows from the refrigerant supply pipe 60 through the refrigerant passage inside each cooler 52 to the refrigerant discharge pipe 62. . As the coolant flows through each cooler 52 , the heat generated in the semiconductor modules 40 is absorbed by the coolant and the semiconductor modules 40 are cooled.

図3、4に示すように、端部冷却器52a、52fは、片面でのみ半導体モジュール40に接している。これに対し、中間冷却器52b~52eは、一対の半導体モジュール40によって挟まれており、両面で半導体モジュール40に接している。このため、各半導体モジュール40と各冷却器52を動作させたときに、端部冷却器52a、52f内の冷媒は、中間冷却器52b~52e内の冷媒よりも加熱され難い。このため、半導体モジュール40a、40bは、半導体モジュール40c~40eよりも効率的に冷却される。 As shown in FIGS. 3 and 4, the edge coolers 52a, 52f contact the semiconductor module 40 on only one side. On the other hand, the intercoolers 52b to 52e are sandwiched between a pair of semiconductor modules 40 and are in contact with the semiconductor modules 40 on both sides. Therefore, when each semiconductor module 40 and each cooler 52 are operated, the coolant in the end coolers 52a and 52f is less likely to be heated than the coolant in the intermediate coolers 52b to 52e. Therefore, the semiconductor modules 40a and 40b are cooled more efficiently than the semiconductor modules 40c to 40e.

図6は、端部冷却器と中間冷却器の冷却性能の差を実証するために行った実験の結果を示している。この実験では、図3、4と同様に複数の半導体モジュールと複数の冷却器を交互に積層した積層体において、各半導体モジュールを動作させながら各冷却器によって各半導体モジュールを冷却し、各半導体モジュールの熱抵抗を測定した。なお、この実験では、冷媒の流量を変化させて、冷媒の各流量において熱抵抗を測定した。また、この実験では、9個の半導体モジュールと10個の冷却器を交互に積層した積層体を用いた。図6の横軸は、半導体モジュールの番号を表しており、この番号は積層体中における半導体モジュールの位置に対応している。半導体モジュール1と半導体モジュール9は、端部冷却器と中間冷却器に挟まれている。その他の半導体モジュール2~8は、一対の中間冷却器に挟まれている。図6から明らかなように、冷媒の流量がいずれの場合でも、端部冷却器に接している半導体モジュール1、9の熱抵抗が、他の半導体モジュール2~8の熱抵抗よりも低い。特に、冷媒の流量が少ない場合には、冷媒が加熱され易いので、冷却性能の差が顕著に表れる。このため、冷媒の流量が少ない場合には、半導体モジュール1、9の熱抵抗が、他の半導体モジュール2~8の熱抵抗よりも格段に低くなる。このように、端部冷却器と中間冷却器に挟まれた半導体モジュール1、9に対する冷却性能は、中間冷却器と中間冷却器に挟まれた半導体モジュール2~8に対する冷却性能よりも高くなる。 FIG. 6 shows the results of experiments conducted to demonstrate the difference in cooling performance between end coolers and intercoolers. In this experiment, in a laminated body in which a plurality of semiconductor modules and a plurality of coolers are alternately laminated in the same manner as in FIGS. was measured. In this experiment, the flow rate of the coolant was changed and the thermal resistance was measured at each flow rate of the coolant. Also, in this experiment, a laminate was used in which 9 semiconductor modules and 10 coolers were alternately stacked. The horizontal axis of FIG. 6 represents the number of the semiconductor module, and this number corresponds to the position of the semiconductor module in the stack. Semiconductor module 1 and semiconductor module 9 are sandwiched between an end cooler and an intercooler. Other semiconductor modules 2 to 8 are sandwiched between a pair of intercoolers. As is clear from FIG. 6, the thermal resistance of the semiconductor modules 1 and 9 in contact with the end coolers is lower than the thermal resistance of the other semiconductor modules 2-8 regardless of the coolant flow rate. In particular, when the flow rate of the refrigerant is low, the refrigerant is easily heated, so the difference in cooling performance is noticeable. Therefore, when the flow rate of the coolant is small, the thermal resistance of the semiconductor modules 1 and 9 becomes significantly lower than the thermal resistance of the other semiconductor modules 2-8. Thus, the cooling performance for the semiconductor modules 1 and 9 sandwiched between the end coolers and the intermediate cooler is higher than the cooling performance for the semiconductor modules 2 to 8 sandwiched between the intermediate coolers.

図3、4に示す実施形態の電力変換装置50では、半導体モジュール40a、40bに対する冷却性能が、半導体モジュール40c~40eに対する冷却性能よりも高い。上述したように、半導体モジュール40a、40bはDC-DCコンバータ回路14に搭載されており、半導体モジュール40c~40eはインバータ回路16に搭載されている。DC-DCコンバータ回路14に搭載されている半導体モジュール40a、40bは、インバータ回路16に搭載されている半導体モジュール40c~40eよりも消費電力が高い状態で使用される。このため、半導体モジュール40a、40bの発熱量は、半導体モジュール40c~40eの発熱量よりも高い。このため、実施形態の電力変換装置50では、発熱量が高い半導体モジュール40a、40bを効率的に冷却することができる。これによって、半導体モジュール40a、40bの温度上昇を抑制することができ、半導体モジュール40a、40bの温度が半導体モジュール40c~40eの温度に対して極端に高くなることを防止することができる。すなわち、半導体モジュール40a~40eの間での温度のばらつきを抑制することができる。したがって、実施形態の電力変換装置50の構造によれば、一部の半導体モジュール40が他の半導体モジュール40よりも速く劣化することを防止することができ、電力変換装置50を長寿命化することができる。 In the power converter 50 of the embodiment shown in FIGS. 3 and 4, the cooling performance for the semiconductor modules 40a and 40b is higher than the cooling performance for the semiconductor modules 40c to 40e. As described above, the semiconductor modules 40a and 40b are mounted on the DC-DC converter circuit 14, and the semiconductor modules 40c to 40e are mounted on the inverter circuit 16. FIG. The semiconductor modules 40a and 40b mounted on the DC-DC converter circuit 14 are used in a state of higher power consumption than the semiconductor modules 40c to 40e mounted on the inverter circuit 16. FIG. Therefore, the amount of heat generated by the semiconductor modules 40a and 40b is higher than that of the semiconductor modules 40c to 40e. Therefore, in the power conversion device 50 of the embodiment, the semiconductor modules 40a and 40b that generate a large amount of heat can be efficiently cooled. As a result, the temperature rise of the semiconductor modules 40a and 40b can be suppressed, and the temperature of the semiconductor modules 40a and 40b can be prevented from becoming extremely higher than the temperature of the semiconductor modules 40c to 40e. That is, it is possible to suppress variations in temperature among the semiconductor modules 40a to 40e. Therefore, according to the structure of the power conversion device 50 of the embodiment, it is possible to prevent some of the semiconductor modules 40 from deteriorating faster than the other semiconductor modules 40, thereby extending the life of the power conversion device 50. can be done.

なお、図6に示されているように、積層体の中央部の半導体モジュール(例えば、半導体モジュール5)では、両端部を除く中央部よりも外側の半導体モジュール(例えば、半導体モジュール3、8)よりも熱抵抗が低くなる傾向にある。したがって、電力変換装置50においては、半導体モジュール40a、40bの次に発熱量が高い半導体モジュール40を、積層体の中央部に配置してもよい。 In addition, as shown in FIG. 6, the semiconductor modules (eg, semiconductor module 5) in the central portion of the laminate have the semiconductor modules (eg, semiconductor modules 3 and 8) outside the central portion excluding both ends. thermal resistance tends to be lower than Therefore, in the power conversion device 50, the semiconductor module 40 having the second highest heat generation amount after the semiconductor modules 40a and 40b may be arranged in the central portion of the stack.

また、上記の実施形態では、DC-DCコンバータ回路14から単一のインバータ回路16に電力が供給された。しかしながら、DC-DCコンバータ回路14から複数のインバータ回路に電力を供給するようにしてもよい。この場合、各インバータ回路に搭載される各半導体モジュールを、中間冷却器と中間冷却器の間に挟まれるように配置することができる。 Also, in the above embodiments, power was supplied from the DC-DC converter circuit 14 to the single inverter circuit 16 . However, power may be supplied from the DC-DC converter circuit 14 to a plurality of inverter circuits. In this case, each semiconductor module mounted on each inverter circuit can be arranged so as to be sandwiched between the intercoolers.

また、上記の実施形態では、DC-DCコンバータ回路14が2つの半導体モジュール40a、40bを有していた。しかしながら、DC-DCコンバータ回路14に搭載される半導体モジュール40が1つであってもよい。この場合、DC-DCコンバータ回路14に搭載される半導体モジュール40を端部冷却器と中間冷却器の間に配置することで、その半導体モジュール40を効率的に冷却することができる。 Further, in the above embodiment, the DC-DC converter circuit 14 has two semiconductor modules 40a and 40b. However, the number of semiconductor modules 40 mounted on the DC-DC converter circuit 14 may be one. In this case, by disposing the semiconductor module 40 mounted on the DC-DC converter circuit 14 between the end cooler and the intermediate cooler, the semiconductor module 40 can be efficiently cooled.

また、上記の実施形態では、電力制御回路10が単一のDC-DCコンバータ回路14を有していた。しかしながら、図7に示すように、電力制御回路が2つのDC-DCコンバータ回路14a、14bを有していてもよい。DC-DCコンバータ回路14a、14bのそれぞれが、1つの半導体モジュール40f、40gを有している。この場合、半導体モジュール40f、40gを端部冷却器と中間冷却器の間に配置することができる。 Also, in the above embodiments, the power control circuit 10 had a single DC-DC converter circuit 14 . However, as shown in FIG. 7, the power control circuit may have two DC-DC converter circuits 14a, 14b. Each of the DC-DC converter circuits 14a, 14b has one semiconductor module 40f, 40g. In this case, the semiconductor modules 40f, 40g can be arranged between the end cooler and the intercooler.

なお、上記の実施形態では、端部冷却器52a、52fが、隣接冷却器(すなわち、DC-DCコンバータ回路14の一部を構成する半導体モジュール40a、40bに接する冷却器)の一例である。隣接冷却器52a、52fの半導体モジュール40a、40bに対する接触面の反対側の面がいずれの半導体モジュールにも接していないことで、半導体モジュール40a、40bを効率的に冷却することが可能とされている。 In the above embodiment, the end coolers 52a and 52f are examples of adjacent coolers (that is, coolers in contact with the semiconductor modules 40a and 40b forming part of the DC-DC converter circuit 14). Since the surfaces of the adjacent coolers 52a and 52f opposite to the contact surfaces with respect to the semiconductor modules 40a and 40b are not in contact with any semiconductor module, the semiconductor modules 40a and 40b can be efficiently cooled. there is

次に、図8~10に示す変形例1~3の積層体について説明する。なお、図8~10においては、参照符号40xが昇圧DC-DCコンバータ回路の一部を構成する昇圧半導体モジュールを示し、参照符号40yがインバータ回路の一部を構成する半導体モジュールを示し、参照符号52xが昇圧半導体モジュールに隣接する隣接冷却器を示し、参照符号52yがその他の冷却器を示す。 Next, laminates of modified examples 1 to 3 shown in FIGS. 8 to 10 will be described. 8 to 10, reference numeral 40x denotes a boost semiconductor module forming part of the boost DC-DC converter circuit, reference numeral 40y denotes a semiconductor module forming part of the inverter circuit, and 52x indicates an adjacent cooler adjacent to the boost semiconductor module, and reference numeral 52y indicates another cooler.

図8に示す変形例1の積層体では、2つの昇圧半導体モジュール40x(40x-1、40x-2)が半導体モジュール40の中の両端に配置されている。図8の積層体は、昇圧半導体モジュール40xに隣接する4つの隣接冷却器52x(52x-1~52x-4)を有している。隣接冷却器52x-1、52x-4は、積層体の端部に位置しているので、その片面でのみ半導体モジュール40と接している。したがって、隣接冷却器52x-1、52x-4は、昇圧半導体モジュール40x-1、40x-2を効率的に冷却することができる。また、隣接冷却器52x-2とその隣の冷却器52yの間の領域91、及び、隣接冷却器52x-3とその隣の冷却器52yの間の領域92には、半導体モジュール40が配置されていない。すなわち、領域91、92は、空間となっている。このため、隣接冷却器52x-2、52x-3は、その片面でのみ半導体モジュール40と接している。したがって、隣接冷却器52x-2、52x-3は、昇圧半導体モジュール40x-1、40x-2を効率的に冷却することができる。 8, two booster semiconductor modules 40x (40x-1, 40x-2) are arranged at both ends of the semiconductor module 40 in the stacked body of Modification 1 shown in FIG. The stack of FIG. 8 has four adjacent coolers 52x (52x-1 to 52x-4) adjacent to the boost semiconductor module 40x. Adjacent coolers 52x-1 and 52x-4 are located at the ends of the laminate, so that they are in contact with semiconductor module 40 only on one side. Therefore, the adjacent coolers 52x-1 and 52x-4 can efficiently cool the boost semiconductor modules 40x-1 and 40x-2. Semiconductor modules 40 are arranged in a region 91 between the adjacent cooler 52x-2 and the adjacent cooler 52y, and in a region 92 between the adjacent cooler 52x-3 and the adjacent cooler 52y. not That is, the regions 91 and 92 are spaces. Therefore, the adjacent coolers 52x-2 and 52x-3 are in contact with the semiconductor module 40 only on one side. Therefore, the adjacent coolers 52x-2 and 52x-3 can efficiently cool the boost semiconductor modules 40x-1 and 40x-2.

図9に示す変形例2の積層体では、半導体モジュール40の中で、2つの昇圧半導体モジュール40x(40x-1、40x-2)が並んでおり、6つの半導体モジュール40yが並んでいる。図9の積層体は、昇圧半導体モジュール40xに隣接する3つの隣接冷却器52x(52x-1~52x-3)を有している。隣接冷却器52x-1は、積層体の端部に位置しているので、その片面でのみ半導体モジュール40と接している。したがって、隣接冷却器52x-1は、昇圧半導体モジュール40x-1を効率的に冷却することができる。また、隣接冷却器52x-3とその隣の冷却器52yの間の領域93には、半導体モジュール40が配置されていない。すなわち、領域93は、空間となっている。このため、隣接冷却器52x-3は、その片面でのみ半導体モジュール40と接している。したがって、隣接冷却器52x-3は、昇圧半導体モジュール40x-2を効率的に冷却することができる。 In the stacked body of Modification 2 shown in FIG. 9, among the semiconductor modules 40, two booster semiconductor modules 40x (40x-1, 40x-2) are arranged side by side, and six semiconductor modules 40y are arranged side by side. The stack of FIG. 9 has three adjacent coolers 52x (52x-1 to 52x-3) adjacent to the boost semiconductor module 40x. Since the adjacent cooler 52x-1 is positioned at the end of the stack, it is in contact with the semiconductor module 40 only on one side. Therefore, the adjacent cooler 52x-1 can efficiently cool the boost semiconductor module 40x-1. Also, no semiconductor module 40 is arranged in the region 93 between the adjacent cooler 52x-3 and the adjacent cooler 52y. That is, the area 93 is a space. Therefore, the adjacent cooler 52x-3 is in contact with the semiconductor module 40 only on one side. Therefore, the adjacent cooler 52x-3 can efficiently cool the boost semiconductor module 40x-2.

図10に示す変形例3の積層体は、変形例2の積層体において、半導体モジュール40yの列の中に一定間隔で領域94を設けたものである。領域94には、半導体モジュール40が配置されていない。すなわち、領域94は、空間となっている。領域94を設けることで、各冷却器52yの冷却性能を向上することができる。 The laminate of Modification 3 shown in FIG. 10 is obtained by providing regions 94 at regular intervals in the row of semiconductor modules 40y in the laminate of Modification 2. As shown in FIG. No semiconductor module 40 is arranged in the region 94 . That is, the area 94 is a space. By providing the region 94, the cooling performance of each cooler 52y can be improved.

なお、変形例1~3(図8~10)において、領域91~94に非発熱体により構成されたダミーモジュールを配置してもよい。また、領域91~94を圧縮して、これらの両側の冷却器を接触させてもよい。 In modifications 1 to 3 (FIGS. 8 to 10), dummy modules composed of non-heating elements may be arranged in the regions 91 to 94. FIG. Also, regions 91-94 may be compressed to bring the coolers on either side of them into contact.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, they are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or in the drawings exhibit technical usefulness either singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in this specification or drawings simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.

10 :電力制御回路
12 :バッテリ
14 :DC-DCコンバータ回路
16 :インバータ回路
18 :走行用モータ
20 :高電位配線
22 :低電位配線
24 :中間配線
26 :出力配線
27 :出力配線
28 :出力配線
30 :コンデンサ
32 :リアクトル
36 :コンデンサ
40 :半導体モジュール
50 :電力変換装置
51 :積層体
52 :冷却器
60 :冷媒供給管
62 :冷媒排出管
10: Power control circuit 12: Battery 14: DC-DC converter circuit 16: Inverter circuit 18: Running motor 20: High potential wiring 22: Low potential wiring 24: Intermediate wiring 26: Output wiring 27: Output wiring 28: Output wiring 30: Capacitor 32: Reactor 36: Capacitor 40: Semiconductor module 50: Power converter 51: Laminate 52: Cooler 60: Refrigerant supply pipe 62: Refrigerant discharge pipe

Claims (4)

電力変換装置であって、
複数の冷却器と複数の半導体モジュールを有し、前記各半導体モジュールが複数の前記冷却器のうちの2つに挟まれるように複数の前記冷却器と複数の前記半導体モジュールが積層されて構成された積層体と、
前記各冷却器に冷媒を供給する冷媒供給管と、
前記各冷却器から排出された冷媒が流入する冷媒排出管、
を有しており、
複数の前記半導体モジュールが、昇圧DC-DCコンバータ回路の一部を構成する第1昇圧半導体モジュールと第2昇圧半導体モジュールを有し、
複数の前記冷却器のうちの前記第1昇圧半導体モジュールに接する少なくとも1つの隣接冷却器の前記第1昇圧半導体モジュールに対する接触面と反対側の面が、複数の前記半導体モジュールのいずれにも接しておらず、
複数の前記冷却器のうちの前記第2昇圧半導体モジュールに接する少なくとも1つの隣接冷却器の前記第2昇圧半導体モジュールに対する接触面と反対側の面が、複数の前記半導体モジュールのいずれにも接していない、
電力変換装置。
A power converter,
a plurality of coolers and a plurality of semiconductor modules, wherein the plurality of the coolers and the plurality of the semiconductor modules are stacked such that each semiconductor module is sandwiched between two of the plurality of the coolers; a laminate;
a coolant supply pipe that supplies coolant to each cooler;
a refrigerant discharge pipe into which the refrigerant discharged from each cooler flows;
and
the plurality of semiconductor modules having a first boost semiconductor module and a second boost semiconductor module that constitute a part of a boost DC-DC converter circuit;
At least one adjacent cooler among the plurality of coolers, which is in contact with the first boosted semiconductor module , has a surface opposite to a contact surface with the first boosted semiconductor module in contact with any of the plurality of semiconductor modules. not
Of the plurality of coolers, at least one adjacent cooler that is in contact with the second boosted semiconductor module has a surface opposite to a contact surface with the second boosted semiconductor module in contact with any of the plurality of semiconductor modules. do not have,
Power converter.
複数の前記冷却器が、前記積層体の両端部に配置された第1端部冷却器及び第2端部冷却器と、前記第1端部冷却器と前記第2端部冷却器の間に配置された複数の中間冷却器を有し、a plurality of the coolers, a first end cooler and a second end cooler arranged at both ends of the laminate, and between the first end cooler and the second end cooler; having a plurality of intercoolers arranged,
前記第1昇圧半導体モジュールが、前記第1端部冷却器とその隣の前記中間冷却器の間に挟まれており、the first boosted semiconductor module is sandwiched between the first end cooler and the adjacent intercooler;
前記第2昇圧半導体モジュールが、前記第2端部冷却器とその隣の前記中間冷却器の間に挟まれている、the second boosted semiconductor module is sandwiched between the second end cooler and the adjacent intercooler;
請求項1に記載の電力変換装置。The power converter according to claim 1.
複数の前記半導体モジュールが、インバータ回路の一部を構成する少なくとも1つのインバータ用半導体モジュールを有し、wherein the plurality of semiconductor modules have at least one inverter semiconductor module forming part of an inverter circuit;
前記インバータ用半導体モジュールが、複数の前記中間冷却器のうちの2つに挟まれている、The inverter semiconductor module is sandwiched between two of the plurality of intercoolers,
請求項2に記載の電力変換装置。The power converter according to claim 2.
前記第1昇圧半導体モジュールと前記第2昇圧半導体モジュールの消費電力が、前記インバータ用半導体モジュールの消費電力よりも高い、請求項3に記載の電力変換装置。4. The power converter according to claim 3, wherein the power consumption of said first step-up semiconductor module and said second step-up semiconductor module is higher than the power consumption of said inverter semiconductor module.
JP2019040890A 2019-03-06 2019-03-06 power converter Active JP7298198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019040890A JP7298198B2 (en) 2019-03-06 2019-03-06 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019040890A JP7298198B2 (en) 2019-03-06 2019-03-06 power converter

Publications (2)

Publication Number Publication Date
JP2020145317A JP2020145317A (en) 2020-09-10
JP7298198B2 true JP7298198B2 (en) 2023-06-27

Family

ID=72354478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019040890A Active JP7298198B2 (en) 2019-03-06 2019-03-06 power converter

Country Status (1)

Country Link
JP (1) JP7298198B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986779B1 (en) * 2020-12-14 2021-12-22 株式会社大都技研 Game table
JP7023015B1 (en) * 2020-12-14 2022-02-21 株式会社大都技研 Game table

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026215A (en) 2000-06-30 2002-01-25 Denso Corp Cooling fluid cooling type semiconductor device
JP2005332863A (en) 2004-05-18 2005-12-02 Denso Corp Power stack
JP2006210605A (en) 2005-01-27 2006-08-10 Toyota Motor Corp Semiconductor device and load drive device
JP2015220839A (en) 2014-05-16 2015-12-07 株式会社デンソー Power control unit
JP2016063641A (en) 2014-09-18 2016-04-25 株式会社デンソー Power conversion system
JP2016158358A (en) 2015-02-24 2016-09-01 株式会社デンソー Semiconductor module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026215A (en) 2000-06-30 2002-01-25 Denso Corp Cooling fluid cooling type semiconductor device
JP2005332863A (en) 2004-05-18 2005-12-02 Denso Corp Power stack
JP2006210605A (en) 2005-01-27 2006-08-10 Toyota Motor Corp Semiconductor device and load drive device
JP2015220839A (en) 2014-05-16 2015-12-07 株式会社デンソー Power control unit
JP2016063641A (en) 2014-09-18 2016-04-25 株式会社デンソー Power conversion system
JP2016158358A (en) 2015-02-24 2016-09-01 株式会社デンソー Semiconductor module

Also Published As

Publication number Publication date
JP2020145317A (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US7957135B2 (en) Semiconductor module
JP5407275B2 (en) Power converter
JP4699820B2 (en) Power semiconductor module
JP4603956B2 (en) Power converter
JP6296888B2 (en) Power converter
US8836103B2 (en) Semiconductor unit
JP5407198B2 (en) Power module for power converter
US10879782B2 (en) Semiconductor device having switching element suppressing potential variation
JP5803560B2 (en) Semiconductor device
JP6597549B2 (en) Semiconductor module
US20050128706A1 (en) Power module with heat exchange
JP2018085858A (en) Electric power conversion system
JP2018190901A (en) Electric power conversion device
JP7298198B2 (en) power converter
JP2018107857A (en) Power conversion apparatus
JP6969502B2 (en) Power converter
JP5341824B2 (en) Semiconductor device
JP6686848B2 (en) Power module
JP6409733B2 (en) Semiconductor device
JP2015154001A (en) semiconductor module
JP7196761B2 (en) semiconductor equipment
US20220022323A1 (en) Driver board assemblies and methods of forming a driver board assembly
JP6950575B2 (en) Boost converter
JP7200825B2 (en) semiconductor equipment
JP2020162272A (en) Electric power conversion device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R151 Written notification of patent or utility model registration

Ref document number: 7298198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151