JP7297830B2 - 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 - Google Patents
高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP7297830B2 JP7297830B2 JP2021145456A JP2021145456A JP7297830B2 JP 7297830 B2 JP7297830 B2 JP 7297830B2 JP 2021145456 A JP2021145456 A JP 2021145456A JP 2021145456 A JP2021145456 A JP 2021145456A JP 7297830 B2 JP7297830 B2 JP 7297830B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- virtual
- subnet
- bitmap
- host channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/22—Indexing; Data structures therefor; Storage structures
- G06F16/2228—Indexing structures
- G06F16/2237—Vectors, bitmaps or matrices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/451—Execution arrangements for user interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/04—Network management architectures or arrangements
- H04L41/046—Network management architectures or arrangements comprising network management agents or mobile agents therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0895—Configuration of virtualised networks or elements, e.g. virtualised network function or OpenFlow elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0876—Network utilisation, e.g. volume of load or congestion level
- H04L43/0882—Utilisation of link capacity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/48—Routing tree calculation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/111—Switch interfaces, e.g. port details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/113—Arrangements for redundant switching, e.g. using parallel planes
- H04L49/118—Address processing within a device, e.g. using internal ID or tags for routing within a switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/358—Infiniband Switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/70—Virtual switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/20—Network architectures or network communication protocols for network security for managing network security; network security policies in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45595—Network integration; Enabling network access in virtual machine instances
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/12—Discovery or management of network topologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/40—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using virtualisation of network functions or resources, e.g. SDN or NFV entities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
この特許文献の開示の一部は、著作権保護の対象となる資料を含む。著作権保有者は、この特許文献または特許開示の、それが特許商標庁の特許ファイルまたは記録に現れているとおりの、何人による複写複製にも異議を唱えないが、それ以外の場合にはすべての著作権をどのようなものであろうと所有する。
本発明は、一般にコンピュータシステムに関し、特に、高性能コンピューティング環境においてスケーラブルビットマップに基づくP_Keyテーブルをサポートすることに関する。
導入されるクラウドコンピューティングアーキテクチャがより大規模になるのに応じて、従来のネットワークおよびストレージに関する性能および管理の障害が深刻な問題になってきている。クラウドコンピューティングファブリックのための基礎としてインフィニバンド(登録商標)(InfiniBand:IB)技術などの高性能な無損失相互接続を用いることへの関心がますます高まってきている。これは、本発明の実施形態が対応するように意図された一般領域である。
本明細書では、高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法を説明する。ある例示的方法は、1つ以上のスイッチを含む少なくとも1つのサブネットを提供し得、1つ以上のスイッチは少なくともリーフスイッチを含み、1つ以上のスイッチの各々は、複数のスイッチポートを含み、少なくとも1つのサブネットはさらに、複数のホストチャネルアダプタを含み、ホストチャネルアダプタの1つ以上は、少なくとも1つの仮想機能、少なくとも1つの仮想スイッチ、および少なくとも1つの物理機能を含み、複数のホストチャネルアダプタの各々は、複数のホストチャネルアダプタポートを含み、複数のホストチャネルアダプタは、1つ以上のスイッチを介して相互接続され、少なくとも1つのサブネットはさらに、複数の物理ホストおよびハイパーバイザを含み、複数の物理ホストおよびハイパーバイザの各々は、複数のホストチャネルアダプタのうちの少なくとも1つのホストチャネルアダプタに関連付けられ、少なくとも1つのサブネットはさらに、複数の仮想マシンを含み、複数の仮想マシンの各々は、少なくとも1つの仮想機能に関連付けられている。この方法は、複数の物理ホストおよび仮想マシンの各々を複数のパーティションの少なくとも1つに関連付けることができ、複数のパーティションの各々はP_Key値に関連付けられる。この方法は、1つ以上のスイッチポートの各々を、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることができる。この方法は、ホストチャネルアダプタポートの各々を、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることができる。
ェア実現例を使用してレガシーP_Keyテーブル抽象化をサポートするためのシステムおよび方法を説明する。ある例示的方法は、1つ以上のマイクロプロセッサを含む1つ以上のコンピュータに少なくとも1つのサブネットを提供することができ、少なくとも1つのサブネットは、1つ以上のスイッチを含み、1つ以上のスイッチは少なくともリーフスイッチを含み、1つ以上のスイッチの各々は、複数のスイッチポートを含み、少なくとも1つのサブネットはさらに、複数のホストチャネルアダプタを含み、各ホストチャネルアダプタは、少なくとも1つのホストチャネルアダプタポートを含み、複数のホストチャネルアダプタは、1つ以上のスイッチを介して相互接続され、少なくとも1つのサブネットはさらに、複数のエンドノードを含み、複数のエンドノードの各々は、複数のホストチャネルアダプタのうちの少なくとも1つのホストチャネルアダプタに関連付けられる。この方法は、エンドノードの各々を複数のパーティションの少なくとも1つに関連付けることができ、複数のパーティションの各々はP_Key値に関連付けられる。この方法は、1つ以上のスイッチポートの各々を、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることができる。この方法は、ホストチャネルアダプタポートの各々を、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることができる。この方法は、複数のビットマップに基づくP_Keyテーブルの各々を、仮想P_Keyテーブルに関連付けることができる。
本発明は、同様の参照番号が同様の要素を指している添付図面の図において、限定のためではなく例示のために説明されている。なお、この開示における「ある」または「1つの」または「いくつかの」実施形態への参照は必ずしも同じ実施形態に対するものではなく、そのような参照は少なくとも1つを意味する。特定の実現例が説明されるが、これらの特定の実現例が例示的な目的のためにのみ提供されることが理解される。当業者であれば、他の構成要素および構成が、この発明の範囲および精神から逸脱することなく使用され得ることを認識するであろう。
とが望ましい。RDMAはOSスタックをバイパスし、ハードウェアと直接通信することで、シングルルートI/O仮想化(Single-Root I/O Virtualization:SR-IOV)ネットワークアダプタのようなパススルー技術が使用可能となる。一実施形態に従うと、高性能な無損失相互接続ネットワークにおける適用可能性のために、仮想スイッチ(virtua
l switch:vSwitch)SR-IOVアーキテクチャを提供することができる。ライブマイグレーションを実際に選択できるようにするためにネットワーク再構成時間が重要となるので、ネットワークアーキテクチャに加えて、スケーラブルであるとともにトポロジーに依存しない動的な再構成メカニズムを提供することができる。
能にする。このため、仮想化は、ライブマイグレーションによる統合、リソースのオン・デマンド・プロビジョニングおよび融通性を可能にし得る。
インフィニバンド(IB)は、インフィニバンド・トレード・アソシエーション(InfiniBandTMTrade Association)によって開発されたオープン標準無損失ネットワーク技術
である。この技術は、特に高性能コンピューティング(high-performance computing:HPC)アプリケーションおよびデータセンタを対象とする、高スループットおよび少ない待ち時間の通信を提供するシリアルポイントツーポイント全二重相互接続(serial point-to-point full-duplex interconnect)に基づいている。
ポロジー分割をサポートする。低層では、IBネットワークはサブネットと呼ばれ、1つのサブネットは、スイッチおよびポイントツーポイントリンクを使用して相互接続される一組のホストを含み得る。より高いレベルでは、1つのIBファブリックは、ルータを使用して相互接続され得る1つ以上のサブネットを構成する。
ージェントは、すべてのIBサブネットデバイス上に存在する。SMPを使用することにより、サブネットマネージャは、ファブリックを発見し、エンドノードおよびスイッチを構成し、SMAから通知を受信することができる。
って、SMによって計算される。サブネットでは、エンドノード上のホストチャネルアダプタ(Host Channel Adapter:HCA)ポートおよびスイッチが、ローカル識別子(LID)を使用してアドレス指定される。LFTにおける各エントリは、宛先LID(destination LID:DLID)と出力ポートとからなる。テーブルにおけるLIDごとに1つの
エントリのみがサポートされる。パケットがあるスイッチに到着すると、その出力ポートは、そのスイッチのフォワーディングテーブルにおいてDLIDを検索することによって判断される。所与の送信元-宛先ペア(LIDペア)間のネットワークにおいてパケットは同じ経路を通るため、ルーティングは決定論的である。
ットワークを再構成する。
または、ネットワーク変化を信号で伝えるメッセージ(トラップ)をSMが受信した場合、SMは、発見された変化に従ってネットワークを再構成し得る。
一実施形態によれば、IBネットワークは、ネットワークファブリックを共有するシステムの論理グループの分離をもたらすためにセキュリティメカニズムとしてパーティショニングをサポートし得る。ファブリックにおけるノード上の各HCAポートは、1つ以上
のパーティションのメンバであり得る。パーティションメンバーシップは、SMの一部であり得る集中型パーティションマネージャによって管理される。SMは、各ポートに関するパーティションメンバーシップ情報を、16ビットのパーティションキー(partition key:P_キー)のテーブルとして構成することができる。SMはまた、これらのポート
を介してデータトラフィックを送信または受信するエンドノードに関連付けられたP_Key情報を含むパーティション実施テーブルを用いて、スイッチポートおよびルータポートを構成することができる。加えて、一般的な場合には、スイッチポートのパーティションメンバーシップは、(リンクに向かう)出口方向に向かってポートを介してルーティングされたLIDに間接的に関連付けられたすべてのメンバーシップの集合を表わし得る。
過去10年の間に、ハードウェア仮想化サポートによってCPUオーバーヘッドが実質的に排除され、メモリ管理ユニットを仮想化することによってメモリオーバーヘッドが著しく削減され、高速SANストレージまたは分散型ネットワークファイルシステムの利用によってストレージオーバーヘッドが削減され、シングルルートI/O仮想化(Single Root Input/Output Virtualization:SR-IOV)のようなデバイス・パススルー技術
を使用することによってネットワークI/Oオーバーヘッドが削減されてきたことに応じ
て、仮想化された高性能コンピューティング(High Performance Computing:HPC)環境の将来見通しが大幅に改善されてきた。現在では、クラウドが、高性能相互接続ソリューションを用いて仮想HPC(virtual HPC:vHPC)クラスタに対応し、必要な性能
を提供することができる。
が発生すると、IBサブネットマネージャ(Subnet Manager:SM)にサブネット管理(Subnet Administration:SA)経路記録クエリを送信することによって、再接続すべき
仮想マシンの新しいアドレスを突きとめることにより、失われた接続を回復させるように試みることができる。
一実施形態によれば、IBベースのHPCシステムのいくつかは、ファットツリートポロジーを採用して、ファットツリーが提供する有用な特性を利用する。これらの特性は、各送信元宛先ペア間の複数経路の利用可能性に起因する、フルバイセクション帯域幅および固有の耐故障性を含む。ファットツリーの背後にある初期の概念は、ツリーがトポロジーのルート(root)に近づくにつれて、より利用可能な帯域幅を用いて、ノード間のより太いリンクを採用することであった。より太いリンクは、上位レベルのスイッチにおける輻輳を回避するのに役立てることができ、バイセクション帯域幅が維持される。
Distribution:IBベースのアプリケーションを構築しデプロイするための標準ソフト
ウェアスタック)サブネットマネージャ、すなわちOpenSMにおいて実現される。
一実施形態に従うと、I/O仮想化(I/O Virtualization:IOV)は、基礎をなす物理リソースに仮想マシン(VM)がアクセスすることを可能にすることによって、I/Oを利用可能にすることができる。ストレージトラフィックとサーバ間通信とを組合せると、シングルサーバのI/Oリソースにとって抗し難い高い負荷が課され、結果として、データの待機中に、バックログが発生し、プロセッサがアイドル状態になる可能性がある。I/O要求の数が増えるにつれて、IOVにより利用可能性をもたらすことができ、最新のCPU仮想化において見られる性能レベルに匹敵するように、(仮想化された)I/Oリソースの性能、スケーラビリティおよび融通性を向上させることができる。
仮想化(SR-IOV)などのさまざまなタイプのIOV技術が存在し得る。
ハードウェア仮想化によって、物理装置がその同じ装置の複数の独立した軽量のインスタンスとして現われることを可能にし得る。これらのインスタンスは、パススルー装置とし
てVMに割当てることができ、仮想機能(Virtual Function:VF)としてアクセスすることができる。ハイパーバイザは、(1つのデバイスごとに)固有の、十分な機能を有する物理機能(Physical Function:PF)によってデバイスにアクセスする。SR-IO
Vは、純粋に直接的に割当てする際のスケーラビリティの問題を軽減する。しかしながら、SR-IOVによって提示される問題は、それがVMマイグレーションを損なう可能性があることである。これらのIOV技術の中でも、SR-IOVは、ほぼ固有の性能を維持しながらも、複数のVMから単一の物理デバイスに直接アクセスすることを可能にする手段を用いてPCI Express(PCIe)規格を拡張することができる。これにより、SR-IOVは優れた性能およびスケーラビリティを提供することができる。
常のPCIe機能であるのに対して、VFは軽量のPCIe機能である。各々のVFはそれ自体のベースアドレス(base address:BAR)を有しており、固有のリクエスタIDが割当てられている。固有のリクエスタIDは、I/Oメモリ管理ユニット(I/O memory
management unit:IOMMU)がさまざまなVFへの/からのトラフィックストリームを区別することを可能にする。IOMMUはまた、メモリを適用して、PFとVFとの間の変換を中断する。
さまざまなタイプのSR-IOVモデル(たとえば共有ポートモデル、仮想スイッチモデルおよび仮想ポートモデル)があり得る。
処理することができる。
図5は、一実施形態に従った例示的なvSwitchアーキテクチャを示す。図に示されるように、ホスト400(たとえばホストチャネルアダプタ)はハイパーバイザ410と対話することができ、当該ハイパーバイザ410は、さまざまな仮想機能430、440および450をいくつかの仮想マシンに割当てることができる。同様に、物理機能はハイパーバイザ410によって処理することができる。仮想スイッチ415もハイパーバイザ401によって処理することができる。
ち、各々の物理機能および各々の仮想機能ごとに1つずつ)使用されている場合、より多くの通信経路をSMによって演算しなければならず、それらのLFTを更新するために、より多くのサブネット管理パケット(SMP)をスイッチに送信しなければならない。たとえば、通信経路の演算は大規模ネットワークにおいては数分かかる可能性がある。LIDスペースが49151個のユニキャストLIDに制限されており、(VFを介する)各々のVMとして、物理ノードおよびスイッチがLIDを1つずつ占有するので、ネットワークにおける物理ノードおよびスイッチの数によってアクティブなVMの数が制限されてしまい、逆の場合も同様に制限される。
図6は、一実施形態に従った例示的なvPortの概念を示す。図に示されるように、ホスト300(たとえばホストチャネルアダプタ)は、さまざまな仮想機能330、340および350をいくつかの仮想マシンに割当てることができるハイパーバイザ410と対話することができる。同様に、物理機能はハイパーバイザ310によって処理することができる。
一実施形態に従うと、本開示は、LIDが予めポピュレートされたvSwitchアーキテクチャを提供するためのシステムおよび方法を提供する。
552を仮想機能3 516に割当てることができる。ハイパーバイザ531は、さらに、仮想マシン4 553を仮想機能1 534に割当てることができる。ハイパーバイザは、ホストチャネルアダプタの各々の上で十分な機能を有する物理機能513、523および533を介してホストチャネルアダプタにアクセスすることができる。
を方向付けるためにリニアフォワーディングテーブルを設定するのに用いられる。
能)、仮想マシンは利用可能な仮想機能に付与されている。
を可能にする。VMをマイグレートしてその関連するLIDを宛先に送達する必要がある場合、不連続なLIDを自由に使用できることは特に有用となる。
一実施形態に従うと、本開示は、動的LID割当てがなされたvSwitchアーキテクチャを提供するためのシステムおよび方法を提供する。
HCA510、520および530は、仮想スイッチを介して、追加のノードが接続されているスイッチのように見えている。
においては、新しいVMが作成されると、次に利用可能なLIDが、VMの生存期間の間中ずっと用いられる。逆に、LIDが予めポピュレートされたvSwitchにおいては、各々のVMは、対応するVFに既に割当てられているLIDを引継ぎ、ライブマイグレーションのないネットワークにおいては、所与のVFに連続的に付与されたVMが同じLIDを得る。
図9は、一実施形態に従った、動的LID割当てがなされてLIDが予めポピュレートされたvSwitchを備えた例示的なvSwitchアーキテクチャを示す。図に示されるように、いくつかのスイッチ501~504は、ネットワーク切替環境800(たとえばIBサブネット)内においてインフィニバンドファブリックなどのファブリックのメンバ間で通信を確立することができる。ファブリックはホストチャネルアダプタ510、520、530などのいくつかのハードウェアデバイスを含み得る。ホストチャネルアダプタ510、520および530は、それぞれ、さらに、ハイパーバイザ511、521および531と対話することができる。各々のハイパーバイザは、さらに、ホストチャネルアダプタと共に、いくつかの仮想機能514、515、516、524、525、526、534、535および536と対話し、設定し、いくつかの仮想マシンに割当てることができる。たとえば、仮想マシン1 550は、ハイパーバイザ511によって仮想機能1 514に割当てることができる。ハイパーバイザ511は、加えて、仮想マシン2
551を仮想機能2 515に割当てることができる。ハイパーバイザ521は、仮想マシン3 552を仮想機能3 526に割当てることができる。ハイパーバイザ531は、さらに、仮想マシン4 553を仮想機能2 535に割当てることができる。ハイパーバイザは、ホストチャネルアダプタの各々の上において十分な機能を有する物理機能513、523および533を介してホストチャネルアダプタにアクセスすることができる。
られていることを意味する。残りのネットワークおよびSM(図示せず)については、HCA510、520および530は、仮想スイッチを介して、追加のノードが接続されているスイッチのように見えている。
一実施形態によれば、本開示の実施形態は、単一サブネット内にインフィニバンドファブリックを提供することに加えて、2つ以上のサブネットにまたがるインフィニバンドファブリックを提供することもできる。
ハイパーバイザは、加えて、仮想マシンを仮想機能の各々に割り当てることができ、仮想マシン1 10105が仮想機能1 1014に割り当てられるなどする。ハイパーバイザは、各ホストチャネルアダプタ上において、物理機能1013など、十分な機能を有する物理機能を介して、それらの関連付けられるホストチャネルアダプタにアクセスできる。サブネットB1040内では、ある数のスイッチ1021~1024が、サブネットB1040(例えば、IBサブネット)内において、インフィニバンドファブリックなどのファブリックのメンバ間において通信を提供することができる。ファブリックは、例えば、チャネルアダプタ1030などのある数のハードウェアデバイスを含むことができる。ホストチャネルアダプタ1030は、次いで、ハイパーバイザ1031と対話することができる。ハイパーバイザは、次いで、それが対話するホストチャネルアダプタと関連して、ある数の仮想機能1034をセットアップすることができる。ハイパーバイザは、加えて、仮想マシンを仮想機能の各々に割り当てることができ、仮想マシン2 1035が仮想機能2 1034に割り当てられるなどする。ハイパーバイザは、各ホストチャネルアダプタ上において、物理機能1033など、十分な機能を有する物理機能を介して、それらの関連付けられるホストチャネルアダプタにアクセスできる。各サブネット(すなわち、サブネットAおよびサブネットB)内には1つのホストチャネルアダプタしか示されていないが、複数のホストチャネルアダプタおよびそれらの対応するコンポーネントを各サブネット内に含めることができることを理解されたい。
一実施形態によれば、仮想マシンを使用を提供された拡張されたインフィニバンドネットワークのため、可能性のあるパーティションの数が劇的に増加している。しかしながら
、P_Key管理およびルーティングを扱う現在の方法では、トラフィックがファブリックを通過する際にかなりのオーバヘッド時間が追加される。従来、インフィニバンド規格では、SMが索引付けされたテーブルとしてアクセスできる16ビットのP_Key値の配列として、P_Keyテーブルを定義している。この規格のハードウェア実現例は、ワイヤ速度パケットレートでIBパケットのパーティションチェックを実行するためにルックアップを実行するために連想メモリを使用することを意味する。実際には、これはハードウェアにより実現されるP_Keyテーブルの可能なサイズを、16ビットのP_Key値が表す64K値空間よりも桁違いに小さく制限する。
るパケットを受け入れる(すなわち、ポートを通過させる)ことができる。
きる。各P_Key値は、ビットマップ1201~1208のようなある数のビットマップで参照することができ、各ビットマップは、例えば、スイッチのポート、またはホストノードに属する(関連付けられる)HCAポートなど、ファブリックの他のメンバのポートに関連付けられる。各ビットマップ1201~1208は、サブネットマネージャによって設定することができる。
セットアップできる。SMは、どのエンドノードがどのパーティションのメンバであるかに関するポリシー構成を受信することができる。このポリシー情報に基づいて、(ビットマップを介して)SMはエンドノード上でパーティション実施を設定できる。SMは、接続を切り替えるようにスイッチを構成することもできる。これを行った後、SMはビットマップを使用してファブリック内のトラフィックフローを制限できる。SMは、ビットマップ内のパーティション毎の値を1または0、パスまたはドロップ(すなわち、許可する、または許可しない)にセットする。これにより、許可されていないトラフィックを、宛先ノードまたは宛先ノードの前の最後のリーフスイッチにおいてではなく、トラフィックのルーティングにおいて早期にドロップできる。
一実施形態によれば、上記のビットマップに基づく実現例は、レガシーサブネットマネージャ実現例によって直接使用することができないという点で問題がある。これは、インフィニバンド規格(インフィニバンド(登録商標)トレード・アソシエーション・アーキテクチャ規格、第1巻、バージョン1.3(2015年3月リリース))で定義されているサブネットマネージャなどの、現在定義されている管理エンティティが、ビットマップに基づくP_Key実現例と対話するように定義されていないためであり、それらは、代わりに、IB規格によって定義されたレガシーP_Keyテーブルに基づくスキームと対話するように定義される。
アされている(値ゼロを含む)(仮想の)P_KeyテーブルエントリにP_Key値を格納する度毎に、SMA実現例はHWアクセスを呼び出して、P_Key値によって索引付けされたHWビット配列を1にセットでき、次いで、仮想P_Keyテーブルエントリ(例えば、EPSメモリデータ構造)を更新して、SMによって指定されるP_Keyテーブルエントリ番号が指定されたP_Key値を含むようにすることができる。
、これらのポートの各々は、上述したように、P_Key実施のためのビットマップに基づくP_Keyテーブル1410に関連付けることができる。外部メモリ1530は、スイッチ1400によってアクセス可能である。
基づくハードウェア実現例を使用してレガシーP_Keyテーブル抽象化をサポートするための方法のフローチャートである。この方法は、1つ以上のマイクロプロセッサを含む1つ以上のコンピュータに少なくとも1つのサブネットを提供することができ、少なくとも1つのサブネットは、1つ以上のスイッチを含み、1つ以上のスイッチは少なくともリーフスイッチを含み、1つ以上のスイッチの各々は、複数のスイッチポートを含み、少なくとも1つのサブネットはさらに、複数のホストチャネルアダプタを含み、各ホストチャネルアダプタは、少なくとも1つのホストチャネルアダプタポートを含み、複数のホストチャネルアダプタは1つ以上のスイッチを介して相互接続され、少なくとも1つのサブネットはさらに、複数のエンドノードを含み、複数のエンドノードの各々は、複数のホストチャネルアダプタのうちの少なくとも1つのホストチャネルアダプタに関連付けられ、少なくとも1つのサブネットはさらに、複数の仮想マシンを含み、複数の仮想マシンの各々は少なくとも1つ仮想機能に関連付けられる。
モリ上にホストされる。
ェアにおいて実現されてもよい。ここに説明された機能を行なうようにハードウェアステートマシンを実現することは、関連技術の当業者には明らかであろう。
Claims (10)
- 高性能コンピューティング環境においてビットマップに基づくハードウェア実装を用いてレガシーP_Keyテーブル抽象化をサポートするためのシステムであって、
1つ以上のマイクロプロセッサと、
少なくとも1つのサブネットとを備え、前記少なくとも1つのサブネットは、
1つ以上のスイッチを含み、前記1つ以上のスイッチは少なくともリーフスイッチを含み、前記1つ以上のスイッチの各々は複数のスイッチポートを含み、前記少なくとも1つのサブネットはさらに、
複数のホストチャネルアダプタを含み、各ホストチャネルアダプタは、少なくとも1つのホストチャネルアダプタポートを含み、前記少なくとも1つのサブネットはさらに、
複数のエンドノードを含み、前記複数のエンドノードの各々は、前記複数のホストチャネルアダプタのうちの少なくとも1つのホストチャネルアダプタに関連付けられ、
前記複数のエンドノードの各々は、複数のパーティションのうちの少なくとも1つに関連付けられ、
前記複数のパーティションの各々は、P_Key値に関連付けられ、
前記スイッチポートのうちの1つ以上は、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けられ、
前記ホストチャネルアダプタポートのうちの1つ以上は、前記複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けられ、
前記複数のビットマップに基づくP_Keyテーブルの各々は、レガシーP_Keyテーブル準拠の仮想P_Keyテーブルに関連付けられ、前記仮想P_Keyテーブルは、P_Key値とビットマップとをマッピングする、システム。 - 前記少なくとも1つのサブネットは、複数のビットマップに基づくP_Keyテーブルの各々を前記仮想P_Keyテーブルに関連付けるための抽象化部を含む、請求項1に記載のシステム。
- サブネットマネージャをさらに備え、前記サブネットマネージャは前記複数のエンドノードの1つを介して動作し、
前記サブネットマネージャは、前記1つ以上のスイッチの各々上の複数のポートを通る許可されたトラフィックおよび許可されないトラフィックを判断する、請求項1または2に記載のシステム。 - 前記サブネットマネージャは、関連付けられる仮想P_Keyテーブルを介して、前記1つ以上のスイッチの各々上の複数のポートの各々を通る許可されたトラフィックおよび許可されないトラフィックの前記判断に基づいて、前記ビットマップに基づくP_Keyテーブルの各々を構成する、請求項3に記載のシステム。
- 前記仮想P_Keyテーブルの前記各々は、それぞれのスイッチおよびホストチャネルアダプタにおいてメモリ上にホストされる、請求項4に記載のシステム。
- 前記仮想P_Keyテーブルの各々は、それぞれのスイッチおよびホストチャネルアダプタにおけるメモリ量に基づいてサイズが制限される、請求項5に記載のシステム。
- 前記仮想P_Keyテーブルの各々は、それぞれのスイッチおよびホストチャネルアダプタから外部のメモリ上にホストされる、請求項4に記載のシステム。
- 前記システムは、2つ以上のサブネットを備え、前記2つ以上のサブネットの各々は、前記2つ以上のサブネットの各々において少なくとも1つのルータポートによって相互接続される、請求項1~7のいずれか1項に記載のシステム。
- 高性能コンピューティング環境においてビットマップに基づくハードウェア実装を用いてレガシーP_Keyテーブル抽象化をサポートするための方法であって、
1つ以上のマイクロプロセッサを含む1つ以上のコンピュータに少なくとも1つのサブネットを設けることを備え、前記少なくとも1つのサブネットは
1つ以上のスイッチを含み、前記1つ以上のスイッチは少なくともリーフスイッチを含み、前記1つ以上のスイッチの各々は、複数のスイッチポートを含み、前記少なくとも1つのサブネットはさらに、
複数のホストチャネルアダプタを含み、各ホストチャネルアダプタは、少なくとも1つのホストチャネルアダプタポートを含み、前記少なくとも1つのサブネットはさらに、
複数のエンドノードを含み、前記複数のエンドノードの各々は、前記複数のホストチャネルアダプタのうちの少なくとも1つのホストチャネルアダプタに関連付けられ、前記方法はさらに、
前記複数のエンドノードの各々を複数のパーティションの少なくとも1つに関連付けることを備え、前記複数のパーティションの各々はP_Key値に関連付けられ、前記方法はさらに、
前記1つ以上のスイッチポートの各々を、複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることと、
前記ホストチャネルアダプタポートの各々を、前記複数のビットマップに基づくP_Keyテーブルのうちのあるビットマップに基づくP_Keyテーブルに関連付けることと、
前記複数のビットマップに基づくP_Keyテーブルの各々を、レガシーP_Keyテーブル準拠の仮想P_Keyテーブルに関連付けることとを備え、前記仮想P_Keyテーブルは、P_Key値とビットマップとをマッピングする、方法。 - コンピュータシステムに請求項9に記載の方法を実行させるためのコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023097755A JP2023120292A (ja) | 2016-01-27 | 2023-06-14 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662287704P | 2016-01-27 | 2016-01-27 | |
US62/287,704 | 2016-01-27 | ||
US15/412,972 US11271870B2 (en) | 2016-01-27 | 2017-01-23 | System and method for supporting scalable bit map based P_Key table in a high performance computing environment |
US15/412,972 | 2017-01-23 | ||
US15/415,497 US11770349B2 (en) | 2016-01-27 | 2017-01-25 | System and method for supporting configurable legacy P_Key table abstraction using a bitmap based hardware implementation in a high performance computing environment |
US15/415,497 | 2017-01-25 | ||
JP2018504731A JP2019503598A (ja) | 2016-01-27 | 2017-01-26 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018504731A Division JP2019503598A (ja) | 2016-01-27 | 2017-01-26 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023097755A Division JP2023120292A (ja) | 2016-01-27 | 2023-06-14 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022003791A JP2022003791A (ja) | 2022-01-11 |
JP7297830B2 true JP7297830B2 (ja) | 2023-06-26 |
Family
ID=65528946
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018504731A Pending JP2019503598A (ja) | 2016-01-27 | 2017-01-26 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
JP2021145456A Active JP7297830B2 (ja) | 2016-01-27 | 2021-09-07 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
JP2023097755A Pending JP2023120292A (ja) | 2016-01-27 | 2023-06-14 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018504731A Pending JP2019503598A (ja) | 2016-01-27 | 2017-01-26 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023097755A Pending JP2023120292A (ja) | 2016-01-27 | 2023-06-14 | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3408982B1 (ja) |
JP (3) | JP2019503598A (ja) |
CN (1) | CN107852378B (ja) |
WO (1) | WO2017132392A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11700206B2 (en) * | 2019-11-19 | 2023-07-11 | Oracle International Corporation | System and method for supporting RDMA bandwidth restrictions in a private fabric in a high performance computing environment |
CN111309258B (zh) | 2020-02-14 | 2021-10-15 | 苏州浪潮智能科技有限公司 | 一种b+树的存取方法、装置和计算机可读存储介质 |
CN115459968B (zh) * | 2022-08-25 | 2023-06-06 | 中国人民解放军国防科技大学 | 用于高性能计算机系统的隔离方法及高性能计算机系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030174725A1 (en) | 2002-03-15 | 2003-09-18 | Broadcom Corporation | IP multicast packet replication process and apparatus therefore |
US20040022257A1 (en) | 2002-07-30 | 2004-02-05 | Brocade Communications Systems, Inc. | Supporting local IB packet communication between separate subnets |
US20040215848A1 (en) | 2003-04-10 | 2004-10-28 | International Business Machines Corporation | Apparatus, system and method for implementing a generalized queue pair in a system area network |
US20050271074A1 (en) | 2004-06-08 | 2005-12-08 | Johnsen Bjorn D | Method and apparatus for verifying service level in a communications network |
JP2005354299A (ja) | 2004-06-09 | 2005-12-22 | Fujitsu Ltd | フレーム転送処理方法及び装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08242240A (ja) * | 1995-03-06 | 1996-09-17 | Hitachi Ltd | Atm交換機およびパス切替方法 |
KR100776453B1 (ko) * | 2001-07-30 | 2007-11-16 | 엘지노텔 주식회사 | 에이티엠 교환기에서의 서브 포트 멀티캐스팅 방법 |
US20050273650A1 (en) * | 2004-06-07 | 2005-12-08 | Tsou Henry H | Systems and methods for backing up computer data to disk medium |
US7443860B2 (en) * | 2004-06-08 | 2008-10-28 | Sun Microsystems, Inc. | Method and apparatus for source authentication in a communications network |
US8756424B2 (en) * | 2010-11-30 | 2014-06-17 | Marvell Israel (M.I.S.L) Ltd. | Load balancing hash computation for network switches |
US9311122B2 (en) * | 2012-03-26 | 2016-04-12 | Oracle International Corporation | System and method for providing a scalable signaling mechanism for virtual machine migration in a middleware machine environment |
US9245626B2 (en) * | 2012-10-26 | 2016-01-26 | Cisco Technology, Inc. | System and method for packet classification and internet protocol lookup in a network environment |
-
2017
- 2017-01-26 CN CN201780002357.5A patent/CN107852378B/zh active Active
- 2017-01-26 EP EP17705514.2A patent/EP3408982B1/en active Active
- 2017-01-26 WO PCT/US2017/015156 patent/WO2017132392A1/en active Application Filing
- 2017-01-26 JP JP2018504731A patent/JP2019503598A/ja active Pending
-
2021
- 2021-09-07 JP JP2021145456A patent/JP7297830B2/ja active Active
-
2023
- 2023-06-14 JP JP2023097755A patent/JP2023120292A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030174725A1 (en) | 2002-03-15 | 2003-09-18 | Broadcom Corporation | IP multicast packet replication process and apparatus therefore |
US20040022257A1 (en) | 2002-07-30 | 2004-02-05 | Brocade Communications Systems, Inc. | Supporting local IB packet communication between separate subnets |
US20040215848A1 (en) | 2003-04-10 | 2004-10-28 | International Business Machines Corporation | Apparatus, system and method for implementing a generalized queue pair in a system area network |
US20050271074A1 (en) | 2004-06-08 | 2005-12-08 | Johnsen Bjorn D | Method and apparatus for verifying service level in a communications network |
JP2005354299A (ja) | 2004-06-09 | 2005-12-22 | Fujitsu Ltd | フレーム転送処理方法及び装置 |
Non-Patent Citations (1)
Title |
---|
Feroz Zahid et al.,Partition-aware routing to improve network isolation in InfiniBand based multi-tenant clusters,2015 15th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing,2015年05月,P.189-198 |
Also Published As
Publication number | Publication date |
---|---|
EP3408982B1 (en) | 2020-12-09 |
CN107852378A (zh) | 2018-03-27 |
JP2023120292A (ja) | 2023-08-29 |
JP2019503598A (ja) | 2019-02-07 |
WO2017132392A1 (en) | 2017-08-03 |
EP3408982A1 (en) | 2018-12-05 |
JP2022003791A (ja) | 2022-01-11 |
CN107852378B (zh) | 2020-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7241146B2 (ja) | 高性能コンピューティング環境での線形転送テーブル(lft)探索のためにグローバルルートヘッダ(grh)におけるサブネットプレフィックス値を用いるためのシステムおよび方法 | |
JP7407164B2 (ja) | 高性能コンピューティング環境における仮想ルータポートにわたるsmp接続性チェックのためのルータsma抽象化をサポートするためのシステムおよび方法 | |
JP7109527B2 (ja) | 無損失ネットワークにおける効率的な仮想化のためのシステムおよび方法 | |
US11695691B2 (en) | System and method for supporting dual-port virtual router in a high performance computing environment | |
US11770349B2 (en) | System and method for supporting configurable legacy P_Key table abstraction using a bitmap based hardware implementation in a high performance computing environment | |
CN107111513B (zh) | 为高性能云计算环境提供InfiniBand SR-IOV vSWITCH体系架构的系统和方法 | |
JP7297830B2 (ja) | 高性能コンピューティング環境においてスケーラブルなビットマップに基づくP_Keyテーブルをサポートするためのシステムおよび方法 | |
EP3408983B1 (en) | System and method for supporting scalable representation of switch port status in a high performance computing environment | |
US20220174025A1 (en) | System and method for supporting scalable bit map based p_key table in a high performance computing environment | |
US10333894B2 (en) | System and method for supporting flexible forwarding domain boundaries in a high performance computing environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7297830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |