JP7293163B2 - フラッシュエミュレーション機能を有するコントローラ及びコントロール方法 - Google Patents

Description

本発明は、セキュアコンピューティング環境において、フラッシュエミュレーション機能を有するコントローラ及びコントロール方法に関わりに、特に、埋め込みセキュアモノトニックカウンター（ｅｍｂｅｄｄｅｄ ｓｅｃｕｒｅ ｍｏｎｏｔｏｎｉｃ ｃｏｕｎｔｅｒｓ（ＥＳＭＣ））を備えるフラッシュメモリのミュレーション機能を有するコントローラ及びコントロール方法に関する。

パーソナルコンピューター（ＰＣ）プラットフォームは通常、シリアルフラッシュメモリを使用して、不揮発性データ、たとえば基本入出力システム（ＢＩＯＳ）コードを格納する。場合によっては、シリアルフラッシュメモリは、セキュリティや電源管理などの重要な機能を永続的なストレージサポートとして提供する。

セキュリティ要件を満たすために、フラッシュデバイスには１つ以上のリプレイ保護単調カウンター（ＲＰＭＣ）を含めることができる。ＲＰＭＣは、秘密キーと適切なソフトウェアとに結合して、リプレイ攻撃などの不正操作からフラッシュを保護する。

単調カウンターを使用したセキュリティのためのさまざまな技術が当技術分野で知られている。例えば、米国特許第９，４０５，７０７号（特許文献１）には、単調カウンタを有するフラッシュメモリデバイスと、フラッシュメモリデバイスに通信可能に結合されたホストデバイスとを含むシステムが記載されている。ホストデバイスは、認証資格情報を生成し、当該認証資格情報と、デバイスキーによって生成された第一の署名と、を使用して、フラッシュメモリデバイスに含まれる単調カウンタからカウンタ値をリクエストし、単調カウンタから当該カウンタ値を受け取り、フラッシュメモリデバイスから当該認証資格情報を受け取り、デバイスキーによって生成された第二の署名と、単調カウンタを増加（ｉｎｃｒｅｍｅｎｔ）するためのコマンドと、をフラッシュメモリに送信する。ここでは、フラッシュメモリデバイスは、独自のキーを使用して上記リクエストとコマンドを認証することで、単調カウンタ値を増加することができる。

米国特許出願９，４０５，７０７

本発明の目的は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムでセキュアフラッシュ機能を実現できるコントローラ及びコントロール方法を提供することにある。

本発明の実施形態に係るコントローラは、ホストと通信するためのホストインターフェースと、プロセッサと、を備え、前記プロセッサは、前記ホストインターフェイスを介して、不揮発性メモリ（ＮＶＭ）で実行するための複数の命令を前記ホストから受信し、前記複数の命令から、セキュアな単調カウンタに関係し、且つ、セキュアな単調カウンタが埋め込まれた不揮発性メモリでの実行しょうとする命令を識別し、前記識別された命令を実行し、前記不揮発性メモリの代わりに、前記識別された命令に応じて前記ホストに応答する。

１つの実施形態では、前記コントローラは、メモリインターフェースをさらに備え、前記プロセッサは、前記メモリインターフェースを介して、セキュアな単調カウンタが組み込まれていない不揮発性メモリと通信し、前記識別された命令以外の命令を前記セキュアな単調カウンタが組み込まれていない不揮発性メモリに転送して実行するように設定される。１つの実施形態では、前記プロセッサは、前記識別された命令を実行すると、前記不揮発性メモリを選択するために前記ホストによってアサートされたチップセレクト（ＣＳ）信号を上書きするように設定される。さらに別の実施形態では、前記プロセッサは、前記不揮発性メモリを選択するために前記ホストによってアサートされるた前記チップセレクト信号を傍受することにより、前記不揮発性メモリにアクセスしょうとする命令を受信するように設定される。

いくつかの実施形態では、前記プロセッサは、ＴＰＭ（トラステッドプラットフォームモジュール）とともに、前記識別された命令を実行するように設定される。１つの実施形態では、前記ＴＰＭは、前記コントローラに統合される。別の実施形態では、前記ＴＰＭは、前記コントローラの外部に位置し、前記コントローラは、前記ＴＰＭと通信するためのＴＰＭインターフェースをさらに含む。別の実施形態では、前記ＴＰＭは、前記コントローラの外部に位置し、且つ前記ホストに接続され、前記プロセッサは、前記ホストインターフェースを介して前記ＴＰＭと通信するように設定される。

１つの実施形態では、前記識別された命令は、ＲＰＭＣ（リプレイ保護された単調性カウンタ）仕様に準拠し、前記プロセッサは、前記ＲＰＭＣ仕様に従って前記識別された命令を実行するように設定される。

本発明の実施形態に係るコントロール方法は、コントローラにおいて、不揮発性メモリで実行するための複数の命令をホストから受信し、前記複数の命令から、セキュアな単調カウンタに関係し、且つ、セキュアな単調カウンタが埋め込まれた不揮発性メモリで実行しょうとする命令を識別し、前記不揮発性メモリの代わりに、前記コンローラーによって前記識別された命令を実行する。

図１は、本発明の１つの実施形態にかかる、ＲＰＭＣフラッシュエミュレーションを実行する、スレーブ接続フラッシュ（Ｓｌａｖｅ－Ａｔｔａｃｈｅｄ－Ｆｌａｓｈ）構成を有するコンピューティングシステムを概略的に示すブロック図である。 図２は、本発明のもう１つの実施形態にかかる、ＲＰＭＣフラッシュエミュレーションを実行する、ホスト接続フラッシュ（ｈｏｓｔ－ａｔｔａｃｈｅｄ Ｆｌａｓｈ）構成を有するコンピューティングシステムを概略的に示すブロック図である。 図３は、本発明のもう１つの実施形態にかかる、ＲＰＭＣフラッシュエミュレーションを実行する、スレーブ接続フラッシュ構成を有するコンピューティングシステムを概略的に示すブロック図である。 図４は、本発明のもう１つの実施形態にかかる、ＲＰＭＣフラッシュエミュレーションを実行する、ホスト接続フラッシュ構成を有するコンピューティングシステムを概略的に示すブロック図である。 図５は、本発明の第５実施形態にかかる、ＲＰＭＣフラッシュエミュレーションを実行する、スレーブ接続フラッシュ構成を有するコンピューティングシステムを概略的に示すブロック図である。

以下、本発明について、図に示す実施形態に基づいて説明する。

フラッシュメモリなどの不揮発性メモリデバイス（ＮＶＭ）は、コンピューターシステムで使用されるブートコードまたはその他の機密情報を格納するために使用されるため、コンピューターハッキングからの影響を受ける場合がある。従来のＮＶＭでは、最低限の保護しか提供できない。たとえば、ＮＶＭのセクターには、書き込み保護機能を有するが、その一部のコピーや、ＮＶＭ内のすべてのデータの書き換えが依然として可能である。ＮＶＭに対する保護を強化するために、単調に変更する（増加する）セキュアな単調カウンタの使用が考えられる。

セキュアな単調カウンターの例として、Ｒｅｐｌａｙ－Ｐｒｏｔｅｃｔｅｄ－Ｍｏｎｏｔｏｎｉｃ－Ｃｏｕｎｔｅｒｓ（ＲＰＭＣ）を挙げられる。２０１３年のＩｎｔｅｌ仕様「Ｓｅｒｉａｌ Ｆｌａｓｈ Ｈａｒｄｅｎｉｎｇ Ｐｒｏｄｕｃｔ Ｅｘｔｅｒｎａｌ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ（ＥＡＳ）」リビジョン０．７（ドキュメント番号：３２８８０２－００１ＥＮ）には、アーキテクチャおよび命令セットを含むＲＰＭＣ仕様について記載されており、参考用の文献として本明細書で引用されている。

ＲＰＭＣ仕様には、２５６ビットの「ルートキー」を書き込むコマンドが含まれている。このルートキーは、外部からの読み取りができないようにフラッシュ内に保存されており、システムの製造中に１回きりプログラムされている。３２ビットの単調カウンタはルートキーに関連付けられている。有効な２５６ビットのルートキー書き込み操作がルートキーの値に関係なく実行されると、３２ビットの単調カウンタはゼロに初期化される。

認証されたコマンドと応答とは、ハッシュメッセージ認証コードキー（「ＨＭＡＣキー」）を使用して署名されたコマンドと応答のことである。署名はＨＭＡＣを使用して検証される。 ＨＭＡＣキーはフラッシュ内に保存され、テストモードでさえ読み取ることができない。認証済みの「ＨＭＡＣキー更新コマンド」を使用して、２５６ビットＨＭＡＣキーを導き出す。 ＨＭＡＣキーは、ＨＭＡＣ－ＳＨＡ－２５６を使用してコマンド中に提供されたルートキーおよびキーデータから取得される。 そのため、このコマンドは２つのＨＭＡＣ－ＳＨＡ－２５６操作を実行する。１つはＨＭＡＣキーを取得し、もう１つは署名を検証する。

他の認証済みコマンドは、ＲＰＭＣのカウント値の増加及びＲＰＭＣを読み取るのにサポートするように使用される。ＲＰＭＣ仕様では、ルートキーレジスタやＨＭＡＣキーレジスタなどの関連リソースを有する少なくとも４つのカウンタのサポートが必要であるとされている。ＲＰＭＣコマンドのリストは、上記で引用したＩｎｔｅｌＲＰＭＣ仕様のセクション２．１に記載されている。

本明細書で開示される本発明の実施形態は、非セキュアフラッシュ（ｎｏｎ－ｓｅｃｕｒｅ－Ｆｌａｓｈ）およびコントローラを使用して、埋め込み単調カウンタを有するセキュアＮＶＭをエミュレートする（例えば、ＲＰＭＣをサポートするフラッシュ）方法およびシステムを提供する。コントローラは非セキュアフラッシュの外部に位置し、たとえば、組み込みコントローラ（ＥＣ）、ベースボード管理コントローラ（ＢＭＣ）、「スーパーＩ ／ Ｏ」コントローラ、または他の適切なコントローラであってもよい。非セキュアフラッシュデバイスは通常、セキュアフラッシュデバイスよりもシンプルであるため（したがって、安価）、本発明の実施形態によるコンピューティングシステムは、セキュアフラッシュデバイス（例えば、ＲＰＭＣ－Ｆｌａｓｈデバイス）を含むコンピュータシステムよりも安価であり得る。

以下の説明は主にＲＰＭＣに関するが、本発明の開示された技術は、ＮＶＭに組み込まれ得る他の適切なタイプのセキュアな単調カウンタにも適用できる。また、以下の説明は主にシリアルフラッシュに関するが、本発明の開示された技術は他の適切なタイプのＮＶＭにも適用できる。なお、以下のシリアルフラッシュおよびＲＰＭＣに関する説明は、あくまでも一例であり、本発明を限定するためのものではないことに留意する必要がある。

記載を簡単にするため、セキュリティ機能をサポートするフラッシュをセキュアフラッシュと呼び、そのような機能をサポートしないフラッシュを非セキュアフラッシュと呼ぶ。さらに、ＲＰＭＣをサポートするセキュアフラッシュをＲＰＭＣフラッシュと呼び、ＲＰＭＣをサポートしないフラッシュを非ＲＰＭＣフラッシュと呼ぶ。

１つの実施形態では、コンピューティングシステムは、ホストと、非セキュアフラッシュ（たとえば従来のシリアルフラッシュデバイス）と、に通信するコントローラを備える。ホストは、フラッシュに保存されているデータにアクセスする命令やセキュリティ関連の命令（ＲＰＭＣ命令など）を含むフラッシュ命令を実行する。コントローラは、非セキュアフラッシュと連動して動作し、ホストに対してセキュアフラッシュをエミュレートする。たとえば、非セキュアフラッシュとコントローラを備えたシステムでは、ホストは、ＲＰＭＣフラッシュによって実行する単調増加カウンター命令を発行できる。コントローラは、ホストに対して透過的に（ｔｒａｎｓｐａｒｅｎｔｌｙ）、フラッシュの代わりに命令を傍受（ｉｎｔｅｒｃｅｐｔ）又は実行できる。

いくつかの実施形態では、コントローラは、ホストと通信するためのホストインターフェースを含む。プロセッサは、ホストインターフェースを介してホストからセキュアフラッシュで実行するための命令を受信する。プロセッサは、セキュリティ関連のフラッシュ命令（例えばＲＰＭＣ命令）を識別し、セキュリティ関連の命令の少なくとも一部を実行し、ホストに応答する。ホストが発行するセキュリティ関連以外の命令は、非セキュアフラッシュによって実行されることができる。

本発明の他の実施形態によれば、コンピューティングシステムは、非セキュアフラッシュデバイスを備え、コントローラは、非セキュアフラッシュに結合されたフラッシュインターフェースユニットを備える。ここでは、フラッシュがコントローラを介してホストに接続されている構成は、スレーブ接続フラッシュ（ＳＡＦ）と呼ばれる。プロセッサは、ホストから（ホストインターフェイスユニットを介して）フラッシュ命令を受け取る。プロセッサは、セキュリティ関連の命令を実行し、セキュリティ関連以外の命令を送信して、非セキュアフラッシュで実行する（フラッシュインターフェイス経由）。 プロセッサは、ホストインターフェイスユニットを介してホストに応答する。

いくつかの実施形態では、ホストは、シリアルペリフェラルインターフェース（ＳＰＩ）や拡張シリアルペリフェラルインターフェース（ｅＳＰＩ）などのシリアルバスを介してコントローラと通信する、シリアルバスは、例えば、双方向データライン、クロックライン、および複数のチップセレクト（ＣＳ）ライン（シリアルバスに接続されているデバイスごとに１本のＣＳラインを含まれる。ホストによってセキュアフラッシュと通信するためにアサートするＣＳ信号は、コントローラに結合され、コントローラによって非セキュアフラッシュにリレーされる。コントローラは、セキュリティ関連以外の命令のために、ＣＳ信号をフラッシュにリレーする。一方、セキュリティ関連の命令（ＲＰＭＣ命令など）の場合、コントローラはＣＳ信号を非セキュアフラッシュに上書きする。

本発明による他の実施形態では、非セキュアフラッシュは、ＳＰＩまたはｅＳＰＩバスを介してホストに結合される。ホストがセキュアフラッシュと通信するために生成するＣＳ信号は、非セキュアフラッシュのＣＳ入力に結合される。ただし、非セキュアフラッシュは、セキュリティ関連の命令（非セキュアフラッシュが実行できない命令）に応答しないように設定されている。コントローラは、ホストがフラッシュに送信するＣＳ信号を傍受し、命令のタイプを確認する。 コントローラは、フラッシュが実行できない命令を実行する。

いくつかの実施形態において、セキュリティ関連の命令の実行は、セキュリティ機能の処理（例えば、セキュリティ署名、またはセキュリティ署名の検証）を含む。１つの実施形態では、ホストはトラステッドプラットフォームモジュール（ＴＰＭ）を含む。ＴＰＭは、安全な暗号プロセッサの国際標準（ＩＳＯ／ＩＥＣ１１８８９）において、統合された暗号キーを介してハードウェアを保護するために設計された専用のマイクロコントローラである。コントローラとＴＰＭは機密データを共有することができ、これによりコントローラとＴＰＭ間の安全な通信が可能になる。コントローラは、ホストがＴＰＭをセキュアリンクを有するセキュアなＮＶストレージユニットとして使用して発行したセキュリティ関連の命令を処理できる。

本発明のいくつかの実施形態では、コントローラはＴＰＭを備え、コントローラとＴＰＭ間の通信は、元々で安全な方法（または、少なくとも、集積回路間通信よりも安全な方法）でオンチップで行われる。

さらに他の実施形態では、コントローラはＴＰＭへのインターフェースを備えておらず、ホストを介してＴＰＭと通信する。ＴＰＭにアクセスするために、コントローラはリクエストをホストに送信し、ホストはリクエストをＴＰＭにリレーする。ＴＰＭが応答すると、ホストは応答を受信し、コントローラに送信する。

本発明によるいくつかの実施形態では、セキュアフラッシュの代わりにコントローラが実行するセキュリティ関連命令は、上記ＲＰＭＣ仕様またはその一部で定義されるＲＰＭＣ命令を含む。

上記で参照したＲＰＭＣ仕様に準拠したフラッシュデバイス（「ＲＰＭＣフラッシュ」）は、ユニーク制御（ｕｎｉｑｕｅ ｃｏｎｔｒｏｌ）、ステータス、および構成レジスタとメカニズムを備えており、複数の専用のＲＰＭＣ命令に応答する。コントローラはそのようなＲＰＭＣ命令をエミュレートし、ＲＰＭＣ命令が検出されると、非ＲＰＭＣフラッシュのＣＳ信号を上書きすることができる。さらに、コントローラは、非セキュアフラッシュのフラッシュビジーを上書きするフラッシュビジーレジスタ、フラッシュ拡張ステータスレジスタ（ＲＰＭＣの拡張ステータスレジスタをエミュレートする）、およびシリアルフラッシュ検出可能パラメーター（ＳＦＤＰ）構造を含むことができる。

コントローラは、ＲＰＭＣフラッシュに必要な一部のフラッシュレジスタと一部の拡張機能のキャッシュ（例えば、ミラー）も備え、フラッシュに代わって応答する。

いくつかの実施形態では、フラッシュは、ＲＰＭＣ仕様で定義されたＲＰＭＣ機能の一部を含む場合（たとえば、フラッシュは仕様で定義された４つのＲＰＭＣカウンターのうち２つを実装する場合）、コントローラは欠落した機能（ｍｉｓｓｉｎｇ ｆｕｎｃｔｉｏｎａｌｉｔｙ）をエミュレートすることができる。

したがって、本明細書で説明される本発明の実施形態は、コントローラおよびＴＰＭを含み、セキュアフラッシュを含まないシステムでセキュアフラッシュのエミュレーションを提供する。いくつかの実施形態では、ＴＰＭは単独のモジュールであるが、他の実施形態では、ＴＰＭはコントローラに組み込まれていてもよい。いくつかの実施形態では、ホストは非セキュアフラッシュに直接結合され、他の実施形態では、非セキュアフラッシュは、例えばスレーブ接続フラッシュ構成によってコントローラを介してホストに結合される。

なお、上記のＲＰＭＣ仕様の例はシリアルフラッシュのＲＰＭＣの特定の仕様に関する例であり、本発明は、それに限定されることはない。本発明は、シリアルフラッシュ、パラレルフラッシュ、または他の任意のタイプのＮＶＭにおいて、任意の適切なＲＰＭＣ仕様に適用することができる。

また、いくつかの実施形態では、ＣＰＵが発行するいくつかの命令の実行は、非セキュアフラッシュとコントローラによって一緒に行われてもよい（例えば、フラッシュが必要なＲＰＭＣアーキテクチャのサブセットをサポートする場合）。

システムの説明

図１は、本発明の第１の実施形態による、スレーブ接続フラッシュ（ＳＡＦ）構成を備えたコンピューティングシステム１００を概略的に示すブロック図である。コンピューティングシステムは、セキュアフラッシュデバイス（例えば、ＲＰＣＭを備えたフラッシュデバイス）の安全なアクセスに関する命令を含むソフトウェア命令を実行するホスト１０２と、セキュリティ機能を実現するＴＰＭ１０４と、ホストがフラッシュデバイスに発行する命令の一部またはすべてをサポートしない非セキュアフラッシュメモリ１０６と、ホストが発行するフラッシュセキュリティ機能をエミュレートするコントローラ１０８と、を備える。

図１の例示的な実施形態では、ホストは、シリアルプロトコルインターフェース（ＳＰＩ）バスを介してＴＰＭと通信し、拡張シリアルプロトコルインターフェース（ｅＳＰＩ）バスを介してコントローラと通信する。コントローラは、集積回路間（Ｉ２Ｃ）バスを介してＴＰＭと通信し、ＳＰＩバスを介してフラッシュと通信する。代替の実施形態では、シリアルまたはパラレルの他の適切なバスを使用することができる。

図１の例示的な実施形態では、フラッシュはコントローラに接続され、フラッシュとのすべての通信はコントローラによって行われる。この構成は、ここではスレーブ接続フラッシュ（ＳＡＦ）と呼ぶ。

ホストが実行する命令の一部は、フラッシュの読み取り／書き込みやフラッシュセキュリティ機能などのフラッシュメモリへのアクセスに関連している（例えば、ＲＰＭＣ命令など）。フラッシュメモリへのアクセスに関連するすべての命令は、以下「フラッシュ命令」と呼ぶ。

コントローラの拡大図を図１の下部に示している。コントローラはプロセッサ１１０と、ホスト１０２とプロセッサとの間で通信するように構成され、拡張シリアル周辺インターフェース（ｅＳＰＩ）ポートを含むホストインターフェース１１２と、ＴＰＭ１０４とプロセッサ間で通信するように構成されたＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ－Ｂｕｓ）ポート１１４と、フラッシュ１０６とプロセッサとの間で通信するように構成されたシリアル周辺インターフェース（ＳＰＩ）ポート１１６とを備える。

ホストはフラッシュおよび非フラッシュ命令を実行します。 フラッシュ命令を実行するには、ホストはｅＳＰＩバスを介してフラッシュデバイスと通信するように構成される。図１のＳＡＦ構成の例では、コントローラはホストが発行するフラッシュ命令を受信して応答する。

コントローラ１０８では、プロセッサ１１０はホストインターフェース１１２を介してフラッシュ命令を受信する。プロセッサ１１０は、一部の命令を非セキュアフラッシュ１０６によって直接実行のために非セキュアフラッシュ１０６に送信することができる。プロセッサは（たとえば、非セキュアフラッシュが実行できない）他の命令を実行する。他の命令の実行には、Ｉ２Ｃポート１０４を介してＴＰＭ１０４及び非セキュアフラッシュにアクセスする必要がある。

プロセッサは、リクエストされたデータをホストに返すか、または命令の実行が完了したことを示す指示を返すことによって、一部のフラッシュ命令を完了することができる。

以上のように、図１に示される例示的な実施形態によれば、コンピューティングシステムは、一部のセキュリティ機能をサポートしないスレーブ接続フラッシュを備えてもよい。 このフラッシュはコントローラを介してホストに接続される。コントローラは、フラッシュおよびＴＰＭと通信し、すべてのフラッシュ命令を直接、または非セキュアＦｌａｓｈやＴＰＭと組み合わせて、ホストに対して透過的（ホストに気付かれず）に実行することができる。したがって、本発明のセキュアなフラッシュ機能は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムで実現できる。

図２は、本発明の第２の実施形態による、ホスト接続フラッシュ構成を備えたコンピューティングシステム２００を概略的に示すブロック図である。第２の実施形態のコンピューティングシステムは、フラッシュ命令を含むソフトウェア命令を実行するように構成されたホスト２０２と、セキュリティ機能を実装するように構成されたトラステッドプラットフォームモジュール（ＴＰＭ）２０４と、ホストがフラッシュデバイスに発行する命令の一部またはすべてをサポートしないフラッシュ２０６（以下、非セキュアフラッシュ２０６とも呼ぶ ）と、ホストが発行するフラッシュセキュリティ機能をエミュレートするように構成されたコントローラ２０８と、を備える。

図２の例示的な実施形態では、ホスト２０２は、ＳＰＩバスを介してＴＰＭ２０４、コントローラ２０８、および非セキュアフラッシュ２０６と通信する。 また、代替の実施形態では、シリアルバスまたはパラレルバスなどの他の適切なバスを使用することができる。

図２の例示的な実施形態では、非セキュアフラッシュ２０６はすべてのフラッシュ通信データを受信するが、サポートできる命令にのみ応答するように構成されている。たとえば、ホスト２０２が非セキュアフラッシュ２０６がサポートしないＲＰＭＣ命令を発行した場合、非セキュアフラッシュ２０６はその命令を無視する。

コントローラ２０８の拡大図を図２の下部に示めす。コントローラ２０８は、プロセッサ２１０と、ホスト２０２とプロセッサ２１０との間で通信するように構成されたホストインターフェース２１２と、ＴＰＭ２０４とコントローラ２１０との間で通信するように構成されたＩ２Ｃポート２１４。と、を備える。

フラッシュ命令を実行するために、ホストはＳＰＩバスを介してセキュアフラッシュデバイスと通信するように構成されている。ホスト２０２は、セキュアフラッシュと通信するときに、非セキュアフラッシュとコントローラに結合されるチップセレクト（ＣＳ）ラインをアサート（ａｓｓｅｒｔ）する。ホスト２０２が非セキュアフラッシュでサポートされていないセキュリティ関連の命令を発行すると、コントローラ２０８がその命令を読み取って実行する。

コントローラ２０８では、ホストインターフェイス２１２はＳＰＩバス（上記ＣＳラインを含む）に接続されている。プロセッサ２１０は、ホストインターフェイス２１２を介してホスト２０２からすべてのフラッシュ命令を受け取る。プロセッサ２１０が、受信した命令を非セキュアフラッシュ２０６で実行できないと判断した場合（ＲＰＭＣ命令などの場合）、プロセッサ２１０は命令を実行する。非セキュアフラッシュ２０６が実行できない命令を実行するには、Ｉ２Ｃポート１０４を介してＴＰＭ２０４へアクセスすることがある。たとえば、いくつかのＲＰＭＣカウンターがＴＰＭに２０４設置されており、ホスト２０２がＲＰＣＭ読み取り命令（ａ ｒｅａｄ－ＲＰＣＭ ｉｎｓｔｒｕｃｔｉｏｎ）を発行した場合、プロセッサ２１０はＩ２Ｃポート２１４を介してＴＰＭ２０４にアクセスし、ＲＰＣＭに保存されている値を返すようにＴＰＭ２０４にリクエストする。プロセッサ２１０は、ホストインターフェイス２１２を介して、リクエストされたデータをホスト２０２に返す。

プロセッサ２１０は、リクエストされたデータをホスト２０２に返すか、または命令の実行が完了したことを示す指示をホスト２０２に返すことによって、一部のフラッシュ命令のを完了する。

以上のように、図２に示す例示的な実施形態によれば、コンピューティングシステムは、コントローラに並列にシリアルバスを介してホストに接続される非セキュアフラッシュを備えてもよい。非セキュアフラッシュはフラッシュ命令のサブセットを実行し、コントローラは非セキュアフラッシュがサポートしないフラッシュ命令を実行する。したがって、本発明のセキュアなフラッシュ機能は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムで実現できる。

図３は、本発明の第３の実施形態による、ＳＡＦ構成を備えたコンピューティングシステム３００を概略的に示すブロック図である。図３に示すように、第３実施形態は、コントローラがＴＰＭに直接結合されていないこと以外では、図１の実施形態と同様である。

コンピューティングシステム３００は、（セキュアおよび非セキュア）フラッシュ命令を含むソフトウェア命令を実行するように構成されたホスト３０２と、セキュリティ機能を実現するように構成されたＴＰＭ３０４と、ホスト３０２がフラッシュデバイスに発行する命令の一部またはすべてをサポートしない非セキュアフラッシュメモリ３０６と、ホスト３０２が発行するフラッシュセキュリティ機能をエミュレートするように構成されたコントローラ３０８と、を備える。

図３の実施形態では、ホスト３０２は、ＳＰＩバスを介してＴＰＭ３０４と通信し、ｅＳＰＩバスを介してコントローラ３０８と通信する。コントローラ３０８はＳＰＩバスを介してフラッシュ３０６と通信する。 また、代替の実施形態では、シリアルバスまたはパラレルバスなどの他の適切なバスを使用することができる。図３の実施形態のＳＡＦ構成では、フラッシュは、コントローラに取り付けられている。

ホストは、非セキュアフラッシュ３０６が実行できる命令と、コントローラ３０８によって実行される非セキュアフラッシュ３０６がサポートしていない命令と、を含むフラッシュ命令を実行する。

コントローラ３０８の拡大図を図３の下部に示めしている。コントローラ３０８は、プロセッサ３１０と、ホスト３０２とプロセッサ３１０との間で通信するように構成され、ｅＳＰＩポートを含むホストインターフェース３１２と、フラッシュ３０６とプロセッサ３１０との間で通信するように構成されたＳＰＩポート３１６と、を備える。

ホスト３０８は、ｅＳＰＩバスを介してフラッシュデバイスと通信するように構成されている。図３のＳＡＦ構成の例では、ホスト３０８が発行するフラッシュ命令をコントローラ３０８によって受信して応答する。

コントローラ３０８において、プロセッサ３１０はホストインターフェース３１２を介してフラッシュ命令を受信する。プロセッサ３１０は、一部の命令を非セキュアフラッシュ３０６によって直接実行のために非セキュアフラッシュ３０６に送信することができる。プロセッサ３１０は、（例えば、非セキュアフラッシュ３０６が実行できない）他の命令を実行する。他の命令を実行するには、Ｉ２Ｃポート１０４を介してＴＰＭ３０４及び非セキュアフラッシ３０６ュにアクセスする必要がある。

プロセッサ３１０は、リクエストされたデータをホストに返すか、または命令の実行が完了したことを示す指示を返すことによって、一部のフラッシュ命令を完了する。

ここで、図３を参照して、本発明の実施形態による例示的なソフトウェアドライバを簡単に説明する。図３に示される例示的な実施形態によれば、少なくとも２つのドライバ、すなわち、フラッシュアプリケーションドライバ３１８とセキュリティサービスドライバ３２０がホスト３０２とが、同時にアクティブ状態にある。

フラッシュアプリケーションドライバ３１８は、フラッシュデバイスへのソフトウェアインターフェイスを提供します。図３の例示的な実施形態では、フラッシュアプリケーションドライバ３１８はコントローラ３０８と通信する。ただし、ドライバーは、セキュアフラッシュを含むコンピューティングシステムでホストが使用できるドライバーと同様（または同一）にすることができる。フラッシュドライバー３１８は、図１および２の実施例でも使用できる）。

セキュリティサービスドライバ３２０は、セキュリティサービスクライアントとＴＰＭ間のインターフェイスを提供する。図３に示される例示的な実施形態では、プロセッサ３１０は、ホストインターフェース３１２を介してセキュリティサービスドライバ３２０からＴＰＭサービスをリクエストできる。デバイスドライバーは、サービスの実行のためにＴＰＭ ３０４にアクセスし、（コントローラ内の）ホストインターフェース３１２を介して、プロセッサ３１０に応答する。

いくつかの実施形態では、初期のプリブート段階（ＰＣのＭＥブートなど）では、ＴＰＭドライバーがまた作動されていないため、ＴＰＭは一部のセキュリティ機能（単調性カウンター機能など）のために使用できない。このとき、コントローラは、非セキュアフラッシュに保存されている単調な値を報告することにより、電源投入時の「レトロアクティブ」ＲＰＭＣをサポートし、ＴＰＭからの認証された単調カウンタの読み取り値を待つ（単調カウンタの読み取り値をバッファに保持する）。もし単調カウンター読み取り値が事前定義された期間内に認証されなかった場合、コントローラ３０８はホストをリセット又は中断して、セキュリティ障害の警告を発令する。

以上のように、図３に示される例示的な実施形態によれば、コンピューティングシステムは、一部のセキュリティ機能をサポートしないスレーブ接続フラッシュを備えてもよい。フラッシュはコントローラを介してホストに接続される。コントローラには、ＴＰＭへのインターフェースが含まれていない。代わりに、コントローラはホストで実行されるサービスドライバーを介してＴＰＭにアクセスする。したがって、上記セキュアフラッシュ機能は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムで実現できる。

図４は、本発明の第４実施形態によるホスト接続フラッシュ構成を備えたコンピューティング４００システムを概略的に示すブロック図である。 この実施形態では、コントローラは、ＴＰＭを有する。

コンピューティングシステム４００は、フラッシュ命令を含むソフトウェア命令を実行するように構成されたホスト４０２と、非セキュアＦｌａｓｈ ４０６と、ホストが発行するフラッシュセキュリティ機能をエミュレートするように構成されたコントローラ４０８と、を備える。

図４の例示的な実施形態では、ホスト４０２は、ＳＰＩバスを介してコントローラ４０８および非セキュアフラッシュ４０６と通信する。また、代替の実施形態では、シリアルバスまたはパラレルバスなどの他の適切なバスを使用することができる。

図４の例示的な実施形態では、非セキュアフラッシュ４０６はすべてのフラッシュ通信を受信するが、サポートする命令にのみ応答するように構成されている。たとえば、ホスト４０２が非セキュアフラッシュ４０６がサポートしないＲＰＭＣ命令を発行した場合、非セキュアフラッシュ４０６はその命令を無視する。

コントローラ４０８の拡大図を図４の下部に示めす。コントローラ４０８は、プロセッサ４１０と、ホスト２０２とプロセッサ４１０との間で通信するように構成されたホストインターフェース４１２と、セキュリティ機能を実現するように構成される埋め込みＴＰＭ（ｅｍｂｅｄｄｅｄＴＰＭ）４１４と、を備える。

フラッシュ命令を実行するために、ホスト４０２はＳＰＩバスを介してセキュアフラッシュデバイスと通信する。セキュアフラッシュとの通信時にホスト４０２によってアサートするチップセレクト（ＣＳ）ラインは、非セキュアフラッシュ４０６とコントローラ４０８に結合される。ホスト４０２が非セキュアフラッシュ４０６がサポートしないセキュリティ関連の命令を発行すると、コントローラ４０８がその命令を読み取って実行する。

コントローラ４０８では、ホストインターフェイス４１２はＳＰＩバス（上記のＣＳラインを含む）に接続されている。プロセッサ４１０は、ホストインターフェイス４１２を介してホスト４０２からすべてのフラッシュ命令を受信する。受信した命令（ＲＰＭＣ命令など）を非セキュリティフラッシュメモリ４０６で実行できないことをプロセッサ４１０が認識すると、プロセッサ４１０はその命令を実行する。非セキュアフラッシュメモリ４０６で実行できない命令は、実行中に埋め込みＴＰＭ４１４にアクセスすることがある。たとえば、一部のＲＰＭＣカウンターが埋め込みＴＰＭ４１４に設置されており、ホスト４０２がＲＰＣＭ読み取り命令を発行した場合、プロセッサ４１０は組み込みＴＰＭ４１４にアクセスし、組み込みＴＰＭ４１４にＲＰＣＭに保存されているデータを返すようにリクエストする。プロセッサ４１０は、ホストインターフェイス４１２を介して、リクエストされたデータをホストに返す。

プロセッサ４１０は、リクエストされたデータをホスト４０２に返すか、または命令の実行が完了したことを示す指示を返すことによって、一部のフラッシュ命令を完了する。

以上のように、図４に示される例示的な実施形態によれば、コンピューティングシステムは、コントローラと並列に、シリアルバスを介してホストに接続される非セキュアフラッシュを備えてもよい。非セキュアフラッシュはフラッシュ命令のサブセットを実行する、コントローラは非セキュアフラッシュがサポートしないフラッシュ命令を実行する。したがって、上記セキュアフラッシュ機能は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムで実現できる。

図５は、本発明の第５の実施形態による、ＳＡＦ構成を備えたコンピューティングシステム５００を概略的に示すブロック図である。この実施形態では、コントローラ５０８はＴＰＭ５１４を備え、非セキュアフラッシュ構成はスレーブアタッチドフラッシュ（ＳＡＦ）構成である。

コンピューティングシステム５００は、フラッシュ命令を含むソフトウェア命令を実行するように構成されたホスト５０２と、非セキュアフラッシュ５０６と、ホスト５０２が発行するフラッシュセキュリティ機能をエミュレートするように構成されたコントローラ５０８と、を備える。

図５の例示的な実施形態では、ホスト５０２は、セキュリティ命令を含むフラッシュ命令をコントローラ５０８に送信する。非セキュアフラッシュ５０６はコントローラ５０８に結合されています。コントローラ５０８は、プロセッサ５１０、ホストインターフェース５１２、埋め込みＴＰＭ５１４、およびＳＰＩポート５１６を備える。

コントローラ５０８では、プロセッサ５１０はホストインターフェース５１２を介してフラッシュ命令を受信する。プロセッサ５１０は、一部の命令を非セキュアフラッシュ５０６によって直接実行のために非セキュアフラッシュ５０６に送信することができる。プロセッサは（たとえば、非セキュアフラッシュ５０６が実行できない）他の命令を実行する。他の命令の実行には、ＴＰＭ５０４及び非セキュアフラッシュ５０６にアクセスする必要がある。

プロセッサ５１０は、リクエストされたデータをホスト５０２に返すか、命令の実行が完了したことを示す指示を返すことによって、一部のフラッシュ命令を完了する。

以上のように、図５に示す例示的な実施形態によれば、コンピューティングシステムは、ＳＡＦ構成のコントローラを介してホストに接続される非セキュアフラッシュを備えてもよい。コントローラは、セキュアおよび非セキュアのすべてのフラッシュ命令を実行し、追加の非セキュアフラッシュおよび内部の組み込みＴＰＭにアクセスする。したがって、上記セキュアフラッシュ機能は、すべてのフラッシュ命令を実装するフラッシュを備えたコンピューティングシステムよりも安価なコンピューティングシステムで実現できる。

図１から図５に示されるコンピューティングシステムの実施形態は、あくまでも一例であるため、本発明は、それらの実施形態に限定されることはない。代替実施形態では、例えば、他のタイプの不揮発性メモリを使用でき、システムのさまざまなコンポーネントを接続するバスも、上記のバスとは異なってもよい。また、いくつかの実施形態では、複数のホスト、複数のセキュアフラッシュデバイス、および／または複数のコントローラが存在してもよい。別の実施形態では、単一のコントローラを複数のフラッシュデバイスおよび／または複数のＴＰＭに結合してもよい。

一部の実施形態では、ホストは、フラッシュをアトミック（ａｔｏｍｉｃａｌｌｙ）に読み取り、ＲＰＭＣを増加する命令を発行してもよい。プロセッサは、データの非セキュアフラッシュ及びＴＰＭにアクセスして、対応するＲＰＭＣを増加することにより、上記命令をエミュレートしてもよい。

いくつかの実施形態では、単一のＴＰＭを、ホストにサービスを提供するＴＰＭとしての役割以外にも、ボード上の他のコンポーネントの汎用セキュアＮＶストレージデバイスとして使用してもよい。別の実施形態では、上述のコントローラの機能はＴＰＭで実施されてもよく、その場合、コントローラは無くてもよい。

一部の非ＳＡＦの実施形態では、ホストがフラッシュに発行するＣＳラインはフラッシュではなくコントローラに結合され、フラッシュが受信するＣＳラインはホストではなくコントローラに結合されてもよく、コントローラは、ホストから受信するＣＳ、およびセキュアフラッシュ機能を実行するために開始する他のフラッシュアクセスサイクルに応じてＣＳ信号を生成してもよい。

本発明によるいくつかの実施形態では、コントローラは、頻繁にアクセスされるセキュリティデータ（例えば、キー）用のキャッシュメモリを備えてもよい。

コントローラ１０８、２０８、３０８、４０８、および５０８、またはそれらの要素は、特定用途向け集積回路（ＡＳＩＣ）またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの任意の適切なハードウェアを使用して実現してもよい。いくつかの実施形態では、コントローラの一部またはすべての要素は、ソフトウェア、ハードウェア、またはハードウェアとソフトウェアの組み合わせを使用して実現してもよい。

通常、ホスト１０２、２０２、３０２、４０２、および５０２は、本明細書で説明する機能を実行するためにソフトウェアでプログラムされる汎用プロセッサを含んでもよい。ソフトウェアは、例えばネットワークを介して電子形式でプロセッサにダウンロードされてもよく、あるいは、代替的または追加的に、磁気、光学、または電子メモリなどの非一時的な有形媒体に提供および／または格納されてもよい。

上述の実施例は、一例として引用されたものであり、本発明は、特に上で示され説明されたものに限定されないことである。むしろ、本発明の範囲は、上述した様々な特徴の組み合わせ及び部分的な組み合わせ、ならびに前述の説明を読むことによって当業者に想到し得る変形および修正の両方を含む。

１００、２００、３００、４００、５００…コンピューティングシステム
１０２、２０２、３０２、４０２、５０２…ホスト
１０４、２０４、３０４、４１４、５１４…ＴＰＭ
１０６、２０６、３０６、４０６、５０６…フラッシュ
１０８、２０８、３０８、４０８、５０８…コントローラ
１１０、２１０、３１０、４１０、５１０…プロセッサ
１１２、２１２、３１２、４１２、５１２…ホストインターフェース
１１４、２１４、４１４、５１４…Ｉ２Ｃポート
１１６、３１６、５１６…ＳＰＩポート
３１８…フラッシュアプリケーションドライバ
３２０…セキュリティサービスドライバ

Claims (16)

1. 非セキュアな不揮発性メモリと連携して動作し、セキュアな不揮発性メモリをエミュレートするコントローラであって、
   ホストと通信するためのホストインターフェースと、
   プロセッサと、を備え、
   前記プロセッサは、前記ホストインターフェースを介して、前記不揮発性メモリで実行するための複数の命令を前記ホストから受信し、
   前記複数の命令から、セキュアな単調カウンタに関係し、且つセキュアな単調カウンタが埋め込まれた不揮発性メモリで実行しようとする命令を識別し、
   前記識別された命令を実行し、前記セキュアな単調カウンタが埋め込まれた不揮発性メモリの代わりに、前記識別された命令に応じて前記ホストに応答し、
   前記プロセッサは、
   前記識別された命令を実行すると、前記セキュアな単調カウンタが組み込まれていない不揮発性メモリを選択するために前記ホストによってアサートされたチップセレクト信号を上書きするように設定される
   ことを特徴とするコントローラ。
2. メモリインターフェースと、をさらに備え、
   前記プロセッサは、
   前記メモリインターフェースを介して、前記セキュアな単調カウンタが組み込まれていない不揮発性メモリと通信し、
   前記識別された命令以外の命令を前記セキュアな単調カウンタが組み込まれていない不揮発性メモリに転送して前記セキュアな単調カウンタが組み込まれていない不揮発性メモリが前記識別された命令以外の命令を実行するように設定される請求項１に記載のコントローラ。
3. 前記プロセッサは、
   前記セキュアな単調カウンタが組み込まれていない不揮発性メモリを選択するために前記ホストによってアサートされた前記チップセレクト信号を傍受することにより、前記不セキュアな単調カウンタが組み込まれていない不揮発性メモリにアクセスしようとする命令を受信するように設定される請求項１に記載のコントローラ。
4. 前記プロセッサは、ＴＰＭとともに、前記識別された命令を実行するように設定される請求項１に記載のコントローラ。
5. 前記ＴＰＭは、前記コントローラに統合される請求項４に記載のコントローラ。
6. 前記ＴＰＭは、前記コントローラの外部に位置し、
   前記コントローラは、前記ＴＰＭと通信するためのＴＰＭインターフェースをさらに含む請求項４に記載のコントローラ。
7. 前記ＴＰＭは、前記コントローラの外部に位置し、且つ前記ホストに接続され、
   前記プロセッサは、前記ホストインターフェースを介して前記ＴＰＭと通信するように設定される請求項４に記載のコントローラ。
8. 前記識別された命令は、ＲＰＭＣ仕様に準拠し、
   前記プロセッサは、前記ＲＰＭＣ仕様に従って前記識別された命令を実行するように設定される請求項１に記載のコントローラ。
9. 非セキュアな不揮発性メモリと連携して動作し、セキュアな不揮発性メモリをエミュレートするコントローラにおいて、
   コントローラにおいて、前記不揮発性メモリで実行するための複数の命令をホストから受信し、
   前記複数の命令から、セキュアな単調カウンタに関係し、且つ、セキュアな単調カウンタが埋め込まれた不揮発性メモリで実行しようとする命令を識別し、
   前記セキュアな単調カウンタが組み込まれていない不揮発性メモリの代わりに、前記コントローラによって前記識別された命令を実行し、
   前記識別された命令を実行することは、前記不揮発性メモリを選択するために前記ホストによってアサートされたチップセレクト信号を上書きするように設定することを含むコントロール方法。
10. セキュアな単調カウンタが組み込まれていない不揮発性メモリと通信し、
    前記識別された命令以外の命令を前記セキュアな単調カウンタが組み込まれていない不揮発性メモリに転送して、前記セキュアな単調カウンタが組み込まれていない不揮発性メモリが前記識別された命令以外の命令を実行する請求項９に記載のコントロール方法。
11. 前記セキュアな単調カウンタが組み込まれていない不揮発性メモリを選択するために前記ホストによってアサートされる前記チップセレクト信号を傍受することにより、前記セキュアな単調カウンタが組み込まれていない不揮発性メモリにアクセスしようとする命令を受信する請求項９に記載のコントロール方法。
12. ＴＰＭとともに、前記識別された命令を実行する請求項９に記載のコントロール方法。
13. 前記ＴＰＭは、前記コントローラに統合される請求項１２に記載のコントロール方法。
14. 前記ＴＰＭは、前記コントローラの外部に位置し、
    前記コントローラは、前記ＴＰＭと通信するためのＴＰＭインターフェースをさらに含む請求項１２に記載のコントロール方法。
15. 前記ＴＰＭは、前記コントローラの外部に位置し、且つ前記ホストに接続され、
    前記コントローラのプロセッサは、前記コントローラのホストインターフェースを介して前記ＴＰＭと通信する請求項１２に記載のコントロール方法。
16. 前記識別された命令は、ＲＰＭＣ仕様に準拠し、
    前記コントローラのプロセッサは、前記ＲＰＭＣ仕様に従って前記識別された命令を実行する請求項９に記載のコントロール方法。
    

Images