JP7285805B2 - 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 - Google Patents
多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 Download PDFInfo
- Publication number
- JP7285805B2 JP7285805B2 JP2020110972A JP2020110972A JP7285805B2 JP 7285805 B2 JP7285805 B2 JP 7285805B2 JP 2020110972 A JP2020110972 A JP 2020110972A JP 2020110972 A JP2020110972 A JP 2020110972A JP 7285805 B2 JP7285805 B2 JP 7285805B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- holes
- generating
- path
- circular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
- G01C21/20—Instruments for performing navigational calculations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
- G06Q10/047—Optimisation of routes or paths, e.g. travelling salesman problem
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/13—Architectural design, e.g. computer-aided architectural design [CAAD] related to design of buildings, bridges, landscapes, production plants or roads
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3947—Routing global
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Human Resources & Organizations (AREA)
- Computer Networks & Wireless Communication (AREA)
- Economics (AREA)
- Strategic Management (AREA)
- Architecture (AREA)
- Automation & Control Theory (AREA)
- Development Economics (AREA)
- Structural Engineering (AREA)
- General Business, Economics & Management (AREA)
- Marketing (AREA)
- Entrepreneurship & Innovation (AREA)
- Quality & Reliability (AREA)
- Tourism & Hospitality (AREA)
- Game Theory and Decision Science (AREA)
- Civil Engineering (AREA)
- Operations Research (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Description
12:コンピューティング装置
14:プロセッサ
16:コンピューター読み取り可能な格納媒体
18:通信バス
20:プログラム
22:入出力インターフェース
24:入出力装置
26:ネットワーク通信インターフェース
Claims (14)
- 1つ以上のプロセッサおよび
1つ以上のプロセッサによって実行される1つ以上のプログラムを格納するメモリを備えたコンピューティング装置で行われる方法として、
複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、
前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、
前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界および前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、
前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を含む円形フレームの生成方法。 - 前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含む請求項1に記載の円形フレームの生成方法。
- 前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、
前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含む請求項2に記載の円形フレームの生成方法。 - 前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影する請求項3に記載の円形フレームの生成方法。
- 前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記1つの円形閉曲線上に配置される請求項2に記載の円形フレームの生成方法。
- 前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、
前記1つ以上の基準経路に沿って前記トポロジーフレームを切開し、前記1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含む請求項1に記載の円形フレームの生成方法。 - 前記円形フレームは、前記1つ以上の基準経路(Reference Path)それぞれに対応し、前記1つの円形閉曲線上に配置される一対の基準点(Reference Point)を含む請求項6に記載の円形フレームの生成方法。
- 1つ以上のプロセッサおよび
前記1つ以上のプロセッサによって実行されるように構成される1つ以上のプログラムを格納するメモリを含む装置として、
前記プログラムは、
複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、
前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、
前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界およびそれぞれ前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、
前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を実行するための命令語を含むコンピューティング装置。 - 前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含む請求項8に記載のコンピューティング装置。
- 前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、
前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含む請求項9に記載のコンピューティング装置。 - 前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影する請求項10に記載のコンピューティング装置。
- 前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記1つの円形閉曲線上に配置される請求項9に記載のコンピューティング装置。
- 前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、
前記1つ以上の基準経路に沿って前記トポロジーフレームを切開し、前記1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含む請求項8に記載のコンピューティング装置。 - 前記円形フレームは、前記1つ以上の基準経路(Reference Path)それぞれに対応し、前記1つの円形閉曲線上に配置される一対の基準点(Reference Point)を含む請求項13に記載のコンピューティング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20190079801 | 2019-07-03 | ||
| KR10-2019-0079801 | 2019-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021012689A JP2021012689A (ja) | 2021-02-04 |
| JP7285805B2 true JP7285805B2 (ja) | 2023-06-02 |
Family
ID=69784323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020110972A Active JP7285805B2 (ja) | 2019-07-03 | 2020-06-26 | 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11512960B2 (ja) |
| EP (1) | EP3761212B1 (ja) |
| JP (1) | JP7285805B2 (ja) |
| KR (1) | KR102606964B1 (ja) |
| CN (1) | CN112183807B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113468852B (zh) * | 2021-07-13 | 2024-05-14 | 苏州悦谱半导体有限公司 | 一种工业图形计算机辅助制造的图文印刷数据的分析方法 |
| KR20230062074A (ko) | 2021-10-29 | 2023-05-09 | 삼성에스디에스 주식회사 | 다층 구조 내 경로 라우팅을 위한 영역 분할 방법 및 이를 이용한 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001415A1 (en) | 2001-06-22 | 2003-01-03 | Cadence Design Systems, Inc. | Topological global routing for automated ic package interconnect |
| JP2004341727A (ja) | 2003-05-14 | 2004-12-02 | Sharp Corp | 配線ルート決定方法および部品配置方法ならびにプログラム |
| US20120185229A1 (en) | 2009-09-28 | 2012-07-19 | Aria Networks Limited | Apparatus and method for determining optimum paths in a multi-layer network using a routing engine |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
| JPH0945784A (ja) * | 1995-05-19 | 1997-02-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路の多層配線方法及び多層配線構造 |
| JPH09311885A (ja) * | 1996-05-24 | 1997-12-02 | Toshiba Corp | 集積回路の設計方法及びその装置 |
| US6373717B1 (en) * | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
| US6829757B1 (en) * | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US7070207B2 (en) * | 2003-04-22 | 2006-07-04 | Ibiden Co., Ltd. | Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication |
| TW579665B (en) * | 2003-04-23 | 2004-03-11 | Via Tech Inc | Vertical routing structure |
| US7912879B2 (en) * | 2007-12-04 | 2011-03-22 | TeleAtlas North America Inc | Method for applying clothoid curve values to roadways in a geographic data information system |
| EP3185432B1 (en) * | 2008-09-27 | 2018-07-11 | WiTricity Corporation | Wireless energy transfer systems |
| KR101196084B1 (ko) | 2010-09-14 | 2012-11-01 | 인하대학교 산학협력단 | 유전자 알고리즘을 이용한 이동객체의 최적경로 생성 시스템 |
| CN103049622A (zh) * | 2013-01-16 | 2013-04-17 | 杨安康 | 基于空间编码投影的逆向工程加工系统与方法 |
| CN104699865B (zh) * | 2013-12-09 | 2018-05-22 | 南京智周信息科技有限公司 | 一种数字化口腔固定修复的方法及装置 |
| WO2015192117A1 (en) * | 2014-06-14 | 2015-12-17 | Magic Leap, Inc. | Methods and systems for creating virtual and augmented reality |
| CN109242206B (zh) * | 2018-10-09 | 2022-08-19 | 京东方科技集团股份有限公司 | 一种路径规划方法、系统及存储介质 |
| CN109634987A (zh) * | 2018-11-22 | 2019-04-16 | 全球能源互联网研究院有限公司 | 电网图数据库的查询方法及装置 |
-
2019
- 2019-10-24 KR KR1020190132782A patent/KR102606964B1/ko active Active
- 2019-10-28 US US16/665,794 patent/US11512960B2/en active Active
-
2020
- 2020-03-10 EP EP20162078.8A patent/EP3761212B1/en active Active
- 2020-06-26 JP JP2020110972A patent/JP7285805B2/ja active Active
- 2020-06-28 CN CN202010597124.8A patent/CN112183807B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001415A1 (en) | 2001-06-22 | 2003-01-03 | Cadence Design Systems, Inc. | Topological global routing for automated ic package interconnect |
| JP2004341727A (ja) | 2003-05-14 | 2004-12-02 | Sharp Corp | 配線ルート決定方法および部品配置方法ならびにプログラム |
| US20120185229A1 (en) | 2009-09-28 | 2012-07-19 | Aria Networks Limited | Apparatus and method for determining optimum paths in a multi-layer network using a routing engine |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112183807B (zh) | 2024-04-16 |
| KR20210004779A (ko) | 2021-01-13 |
| CN112183807A (zh) | 2021-01-05 |
| US11512960B2 (en) | 2022-11-29 |
| EP3761212A1 (en) | 2021-01-06 |
| KR102606964B1 (ko) | 2023-11-29 |
| EP3761212B1 (en) | 2023-06-07 |
| US20210003397A1 (en) | 2021-01-07 |
| JP2021012689A (ja) | 2021-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8745556B2 (en) | Layout method and system for multi-patterning integrated circuits | |
| TWI581053B (zh) | 用於遮罩感知佈線之方法及裝置 | |
| US8418115B1 (en) | Routability based placement for multi-die integrated circuits | |
| US20110197168A1 (en) | Decomposing integrated circuit layout | |
| US8060849B2 (en) | Automatic bus routing | |
| US9703915B2 (en) | Method for determining a sequence for drilling holes according to a pattern using global and local optimization | |
| US9390216B2 (en) | System and method for obstacle-avoiding signal bus routing | |
| JP7285805B2 (ja) | 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 | |
| KR102253129B1 (ko) | 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법 | |
| US9201999B1 (en) | Integrated circuit floorplan having feedthrough buffers | |
| TWI674474B (zh) | 用於sadp友好互連結構軌跡產生的方法、系統及程式產品 | |
| CN104077429A (zh) | 在多重图案化光刻期间用于冲突检测的eda工具和方法 | |
| US20140331196A1 (en) | Analyzing sparse wiring areas of an integrated circuit design | |
| US8352890B2 (en) | Method for reading polygon data into an integrated circuit router | |
| KR20150068910A (ko) | 집적 회로의 제조 방법 및 레이아웃 | |
| JP2025523931A (ja) | 多層集積回路ルーティングツール | |
| KR102824631B1 (ko) | 경로 라우팅을 하기 위한 방법 및 장치 | |
| US12488174B2 (en) | Segmentation method for path routing in multilayer structure and apparatus using the same | |
| US10719654B2 (en) | Placement and timing aware wire tagging | |
| Tomioka et al. | Routability driven modification method of monotonic via assignment for 2-layer ball grid array packages | |
| JP3111970B2 (ja) | 半導体集積回路の自動配線方法 | |
| CN119940280A (zh) | 印刷电路板的布线方法、装置、计算机设备及存储介质 | |
| CN121389959A (zh) | 电路布线规划方法及系统、电子设备和计算机存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7285805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |