JP7285805B2 - 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 - Google Patents

多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 Download PDF

Info

Publication number
JP7285805B2
JP7285805B2 JP2020110972A JP2020110972A JP7285805B2 JP 7285805 B2 JP7285805 B2 JP 7285805B2 JP 2020110972 A JP2020110972 A JP 2020110972A JP 2020110972 A JP2020110972 A JP 2020110972A JP 7285805 B2 JP7285805 B2 JP 7285805B2
Authority
JP
Japan
Prior art keywords
frame
holes
generating
path
circular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110972A
Other languages
English (en)
Other versions
JP2021012689A (ja
Inventor
ソン、ラクキョン
ミン、チャンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDS Co Ltd
Original Assignee
Samsung SDS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDS Co Ltd filed Critical Samsung SDS Co Ltd
Publication of JP2021012689A publication Critical patent/JP2021012689A/ja
Application granted granted Critical
Publication of JP7285805B2 publication Critical patent/JP7285805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01CMEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/20Instruments for performing navigational calculations
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00Administration; Management
    • G06Q10/04Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • G06Q10/047Optimisation of routes or paths, e.g. travelling salesman problem
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/13Architectural design, e.g. computer-aided architectural design [CAAD] related to design of buildings, bridges, landscapes, production plants or roads
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • G06F30/3947Routing global
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Human Resources & Organizations (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Economics (AREA)
  • Strategic Management (AREA)
  • Architecture (AREA)
  • Automation & Control Theory (AREA)
  • Development Economics (AREA)
  • Structural Engineering (AREA)
  • General Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Quality & Reliability (AREA)
  • Tourism & Hospitality (AREA)
  • Game Theory and Decision Science (AREA)
  • Civil Engineering (AREA)
  • Operations Research (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Description

開示される実施例は、経路ルーティング技術に係る。
ダイクストラ(Dijkstra)アルゴリズムのように与えられた2つの地点間の最適の経路を計算する様々なアルゴリズムが提案されている。しかし、これらの従来のアルゴリズムを用いて複数の層で構成された多層構造(Multilayer Structure)についての最適の経路を計算する場合、層の数、経路出発点および経路終了点の数が増加するにつれて、最適の経路を見つけるための演算が複雑になり、最適の経路を導出するための時間も長くなる。これにより、複雑な多層構造についても効率的に最適の経路を計算できる方案が要求されている。
開示される実施例は、多層構造内の経路ルーティングのための円形フレームを生成する方法を提供するためのものである。
一実施例による円形フレームの生成方法は、1つ以上のプロセッサおよび1つ以上のプロセッサによって実行される1つ以上のプログラムを格納するメモリを備えたコンピューティング装置で行われる方法として、複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界および前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を含む。
前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含み得る。
前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含み得る。
前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影し得る。
前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記閉曲線上に配置され得る。
前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、1つ以上の基準経路に沿って前記トポロジーフレームを切開し、1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含み得る。
前記円形フレームは、前記1つ以上の基準経路(Reference Path)のそれぞれに対応し、前記閉曲線上に配置される一対の基準点(Reference Point)を含み得る。
一実施例によるコンピューティング装置は、1つ以上のプロセッサと、前記1つ以上のプロセッサによって実行されるように構成される1つ以上のプログラムを格納するメモリを含む装置として、前記プログラムは、複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界および前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を実行するための命令語を含む。
前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含み得る。
前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含み得る。
前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影し得る。
前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記閉曲線上に配置され得る。
前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、前記1つ以上の基準経路に沿って前記トポロジーフレームを切開し、前記1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含み得る。
前記円形フレームは、前記1つ以上の基準経路(Reference Path)のそれぞれに対応し、前記閉曲線上に配置される一対の基準点(Reference Point)を含み得る。
本発明の実施例によると、複数の層で構成された多層構造の各層を円形フレームとして表現し、多層構造で経路を見つける問題を円形の枠に配置されたいくつかの点との間の直線経路をつなぐ簡単な問題に変形可能であるため、多層構造に含まれた層の数、経路出発点および経路終了点の数が増加しても、効率的な経路計算が可能になる。
例示的な実施例で使用するのに適したコンピューティング装置を含むコンピューティング環境を例示して説明するためのブロック図。
一実施例による円形フレームの生成方法のフローチャート。
一実施例による多層構造の一例を示した例示図。
一実施例による多層構造の各層についてのエンベデッドフレームの一例を示した例示図。
一実施例によるトポロジーフレームの生成過程を説明するための例示図。 一実施例によるトポロジーフレームの生成過程を説明するための例示図。 一実施例によるトポロジーフレームの生成過程を説明するための例示図。 一実施例によるトポロジーフレームの生成過程を説明するための例示図。
一実施例による円形フレームの生成過程を示した例示図。 一実施例による円形フレームの生成過程を示した例示図。 一実施例による円形フレームの生成過程を示した例示図。
他の実施例による円形フレームの生成過程を示した例示図。 他の実施例による円形フレームの生成過程を示した例示図。 他の実施例による円形フレームの生成過程を示した例示図。
さらに他の実施例による円形フレームの生成過程を示した例示図。 さらに他の実施例による円形フレームの生成過程を示した例示図。 さらに他の実施例による円形フレームの生成過程を示した例示図。
一実施例によるトポロジーフレーム上の経路と円形フレーム上の経路との間の関係を説明するための例示図。 一実施例によるトポロジーフレーム上の経路と円形フレーム上の経路との間の関係を説明するための例示図。
以下、図面を参照して本発明の具体的な実施形態を説明する。以下の具体的な説明は、本明細書で記述された方法、装置および/またはシステムについての包括的な理解を助けるために提供される。しかし、これは例示に過ぎず、本発明はこれに制限されない。
本発明の実施例を説明するにおいて、本発明と係る公知技術についての具体的な説明が本発明の要旨を不必要に曖昧にし得ると判断される場合には、その詳細な説明を省略する。そして、後述される用語は、本発明での機能を考慮して定義された用語として、これはユーザー、運用者の意図または慣例などによって変わることができる。したがって、その定義は、本明細書の全般にわたる内容に基づいてなされるべきである。詳細な説明で使用される用語は、単に本発明の実施例を記述するためのものであり、決して制限的であってはならない。明確に別の方法で使用されていない限り、単数形の表現は、複数形の意味を含む。本説明において、「含み」または「備え」のような表現は、ある特性、数字、ステップ、動作、要素、これらの一部または組み合せを示すためのものであり、記述されたもの以外に、1つまたはそれ以上の他の特性、数字、ステップ、動作、要素、これらの一部または組み合せの存在または可能性を排除するように解釈されてはならない。
図1は、例示的な実施例で使用するのに適したコンピューティング装置を含むコンピューティング環境10を例示して説明するためのブロック図である。示された実施例において、各コンポーネントは、以下に記述されたものに加えて、異なる機能および能力を有し得、以下に記述されたものに加えて、追加的なコンポーネントを含み得る。
図示されたコンピューティング環境10は、コンピューティング装置12を含む。一実施例において、コンピューティング装置12は、本発明の実施例による円形フレームの生成方法を実行するための装置であり得る。コンピューティング装置12は、少なくとも1つのプロセッサ14、コンピューター読み取り可能な格納媒体16および通信バス18を含む。プロセッサ14は、コンピューティング装置12をして前述した例示的な実施例によって動作させることができる。例えば、プロセッサ14は、コンピューター読み取り可能な格納媒体16に格納された1つ以上のプログラムを実行し得る。前記1つ以上のプログラムは、1つ以上のコンピューター実行可能な命令語を含み得、前記コンピューター実行可能な命令語は、プロセッサ14によって実行される場合、コンピューティング装置12をして例示的な実施例による動作を実行させるように構成され得る。
コンピューター読み取り可能な格納媒体16は、コンピューター実行可能な命令語ないしプログラムコード、プログラムデータおよび/または他の適した形態の情報を格納するように構成される。コンピューター読み取り可能な格納媒体16に格納されたプログラム20は、プロセッサ14によって実行可能な命令語の集合を含む。一実施例において、コンピューター読み取り可能な格納媒体16は、メモリ(ランダムアクセスメモリのような揮発性メモリ、不揮発性メモリ、またはこれらの適切な組み合わせ)、1つ以上の磁気ディスク格納デバイス、光学ディスク格納デバイス、フラッシュメモリデバイス、その他、コンピューティング装置12によってアクセスされ、欲しい情報を格納できる他の形態の格納媒体、またはこれらの適した組み合わせであり得る。
通信バス18は、プロセッサ14、コンピューター読み取り可能な格納媒体16を含み、コンピューティング装置12の他の様々なコンポーネントを相互連結する。
コンピューティング装置12は、また1つ以上の入出力装置24のためのインターフェースを提供する1つ以上の入出力インターフェース22および1つ以上のネットワーク通信インターフェース26を含み得る。入出力インターフェース22およびネットワーク通信インターフェース26は、通信バス18に連結される。入出力装置24は、入出力インターフェース22を介してコンピューティング装置12の他のコンポーネントに連結され得る。例示的な入出力装置24は、ポインティング装置(マウスまたはトラックパッドなど)、キーボード、タッチ入力装置(タッチパッドまたはタッチスクリーンなど)、音声または音入力装置、様々な種類のセンサー装置および/または撮影装置のような入力装置、および/またはディスプレー装置、プリンター、スピーカーおよび/またはネットワークカードのような出力装置を含み得る。例示的な入出力装置24は、コンピューティング装置12を構成する一コンポーネントとしてコンピューティング装置12の内部に含まれ得、コンピューティング装置12とは区別される別の装置としてコンピューティング装置12と連結され得る。
図2は、一実施例による円形フレーム(Circular Frame)生成方法のフローチャートである。
図2に示された方法は、例えば、図1に示されたコンピューティング装置12によって行われ得る。
図2を参照すると、まず、コンピューティング装置12は、変換対象である多層構造(Multilayer Structure)の各層に含まれた複数の経路連結要素(Path Connection Element)を識別する210。
本発明の実施例において、多層構造は、複数の層(Layer)を含み、隣接する層との間に1つ以上のリンク(Link)が形成された3次元的な構造を意味する。例えば、多層構造は、複数の層で構成された建物、PCB(Printed Circuit Board)、半導体チップなどを含み得るが、必ずしも特定のものに限定されるものではない。
一方、リンクは、多層構造内で隣接する2つの層との間を貫く連結通路を意味する。例えば、多層構造が建物の場合、リンクは、隣接する2つの層との間に設置された階段またはエレベーターなどであり得る。他の例において、多層構造がPCBまたは半導体チップの場合、リンクは、隣接する2つの層の配線を連結するために形成されたビアホール(Via Hole)であり得る。
一方、一実施例において、経路連結要素は、全域経路点(Global Path Point)およびリンクによって各層に形成された穴(Puncture)を含み得る。このとき、全域経路点は、全域経路開始点(Global Path Structure)および全域経路開始点から開始された経路が終了される地点である全域経路終了点(Global Path End Point)を含み得る。一方、全域経路(Global Path)は、全域経路開始点と全域経路終了点を連結した経路を意味する。
図3は、一実施例による多層構造の一例を示した例示図である。
図3に示された例示的な多層構造300は、3つの層(Layer1、Layer2およびLayer3)を含み、最下層であるLayer1と最上層であるLayer3にそれぞれ全域経路開始点310と全域経路終了点320が位置する。
また、多層構造300には、Layer1とLayer2との間に1つのリンク330が形成され、Layer2とLayer3との間に他の1つのリンク340が形成される。これにより、Layer1は、Layer2と連結されたリンク330によって形成された穴331を含み、Layer2は、Layer1と連結されたリンク330によって形成された穴332およびLayer3と連結されたリンク340によって形成された穴341を含む。また、Layer3は、Layer2と連結されたリンク340によって形成された穴342を含む。
結果的に、図3に示された例の場合、Layer1で識別される経路連結要素は、全域経路開始点310と1つの穴331であり、Layer2で識別される経路連結要素は、2つの穴332、341である。また、Layer3で識別される経路連結要素は、1つの穴342と全域経路終了点320である。
一方、図3に示された例においては、多層構造300内に1つの全域経路開始点310と1つの全域経路終了点320が含まれたものと例示しているが、示された例とは異なり、実施例によって多層構造内には、1つ以上の全域経路開始点と1つ以上の全域経路終了点が存在し得、1つ以上の全域経路開始点および1つ以上の全域経路終了点のそれぞれは、多層構造内の異なる層に位置するか、または一部が同じ層に位置し得る。
また、図3に示された例においては、多層構造300内の隣接する2つの層との間に1つのリンク330、340が形成されたものと例示しているが、示された例とは異なり、実施例によって隣接する2つの層との間に1つ以上のリンクが形成され得る。
また、図2を参照すると、コンピューティング装置12は、各層に含まれた経路連結要素を識別した後、多層構造の各層について各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成する220。
このとき、多層構造の各層についてのエンベデッドフレームは、各層を上から垂直な方向に見下ろした2次元平面上に各層で識別された複数の経路連結要素のそれぞれを2次元平面上の対応する位置に配置することにより生成し得る。
具体的に、図4は、多層構造の各層についてのエンベデッドフレームの一例を示した例示図である。
図4を参照すると、多層構造のLayer1についてのエンベデッドフレーム410は、Layer1に含まれた全域経路開始点411とLayer1とLayer2との間のリンクに対応する穴412を内部に含む。このとき、エンベデッドフレーム410内で全域経路開始点411と穴412の位置は、Layer1で当該の全域経路開始点411と穴412の位置に対応し得る。また、全域経路開始点411と穴412には、エンベデッドフレーム410内の位置を示す座標値が割り当てられ得る。
一方、多層構造のLayer2についてのエンベデッドフレーム420は、Layer1とLayer2との間のリンクに対応する穴422とLayer2とLayer3との間のリンクに対応する穴421を含む。このとき、エンベデッドフレーム420内で各穴421、422の位置は、Layer2で当該の穴421、422の位置に対応し得る。また、各穴421、422には、エンベデッドフレーム420内の位置を示す座標値が割り当てられ得る。
また、多層構造のLayer3についてのエンベデッドフレーム430は、Layer2とLayer3との間のリンクに対応する穴431とLayer3に含まれた全域経路終了点432を内部に含む。このとき、エンベデッドフレーム430内で穴431と全域経路終了点432の位置は、Layer3で当該の穴431と全域経路終了点432の位置に対応し得る。また、穴431と全域経路終了点432には、エンベデッドフレーム430内の位置を示す座標値が割り当てられ得る。
また図2を参照すると、コンピューティング装置12は、多層構造の各層についてのエンベデッドフレームを生成した後、生成されたエンベデッドフレームに基づいて各層についてのトポロジーフレーム(Topological Frame)を生成する230。
このとき、トポロジーフレームは、エンベデッドフレームに含まれた1つ以上の穴をすべて囲む外部境界(Externel Boundary)と1つ以上の穴それぞれの外郭線に配置された局所経路点(Local Path Point)を含む。また、エンベデッドフレームに全域経路点が含まれている場合、各全域経路点は、トポロジーフレームの外部境界上に配置される。
一方、局所経路点は、全域経路の部分経路のうち、多層構造の各層を通る部分経路の開始点および終了点のうち、全域経路点ではない点を意味する。
具体的に、図3に示された例において、全域経路開始点310と全域経路終了点320を連結した全域経路350は、全域経路開始点310とLayer1に形成された穴331との間を連結する部分経路と、Layer2に形成された2つの穴332、341の間を連結する部分経路と、Layer3に形成された穴342と全域経路終了点320との間を連結する部分経路と、を含む。このとき、全域経路開始点310から全域経路終了点320の方向を基準に、各層で全域経路が穴に進入する地点は、各層を通る部分経路が終了される局所経路終了点に該当し、各層で全域経路が穴から出る地点は、各層を通る部分経路が開始される局所経路開始点に該当する。
一方、図5aないし図5dは、一実施例によるトポロジーフレームの生成過程を説明するための例示図である。
図5aから図5dは、エンベデッドフレーム510が経路連結要素として4つの全域経路開始点S、S、S3、と2つの穴511、512を含むものと仮定するが、エンベデッドフレーム510に含まれる経路連結要素の種類や数は、必ずしも図5aないし図5cに示された例に限定されるものではない。
図5aを参照すると、まず、コンピューティング装置12は、エンベデッドフレーム510に含まれたすべての経路連結要素を囲む外部境界520を生成し得る。このとき、外部境界520は、示された例のように円形の閉曲線(Closed Curve)形態であり得るが、外部境界520の形状が必ずしも特定の形状に限定されるものではない。また、示された例においては、外部境界520がエンベデッドフレーム510の全体を囲むものと例示しているが、内部にエンベデッドフレーム510に含まれたすべての経路連結要素が含まれることができれば、外部境界520は、実施例によって様々な大きさに生成し得る。
一方、コンピューティング装置12は、外部境界520を生成した後、エンベデッドフレーム510に全域経路点が含まれている場合、各全域経路点を外部境界520上に投影(Project)して各全域経路点を外部境界520上に配置させ得る。
具体的には、図5bおよび図5cを参照すると、コンピューティング装置12は、点線で示された線のように、エンベデッドフレーム510の内部の任意の地点513と、エンベデッドフレーム510に含まれた各全域経路点S、S、S3、を連結する直線を設定し得る。.
この後、コンピューティング装置12は、設定された直線に沿って各全域経路点S、S、S、Sを外部境界520上に投影して各全域経路点S、S、S、Sを外部境界520上に配置させ得る。
一方、図5dを参照すると、コンピューティング装置12は、各全域経路点S、S、S、Sを外部境界520上に投影した後、エンベデッドフレーム510の外郭線を取り除き、各穴511、512の外郭線上に局所経路点V、Vを配置し、トポロジーフレームを生成し得る。このとき、各穴511、512の外郭線で局所経路点V、Vの位置は、任意に設定され得るが、実施例によって様々な方法で設定され得る。
また、図2を参照すると、コンピューティング装置12は、多層構造の各層についてのトポロジーフレームを生成した後、トポロジーフレームの内部に含まれた1つ以上の穴それぞれの外郭線とトポロジーフレームの外部境界を統合(Merge)して1つの円形閉曲線として構成され、トポロジーフレームに含まれたすべての経路点(すなわち、全域経路点および/または局所経路点)が当該の閉曲線(Closed Curve)上に配置された円形フレームを生成する240。
具体的に、一実施例によると、コンピューティング装置12は、それぞれ一端がトポロジーフレームに含まれた1つの穴の外郭線と連結され、他端がトポロジーフレームに含まれた他の1つの穴の外郭線またはトポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定し得る。また、コンピューティング装置12は、設定された1つ以上の基準経路に沿ってトポロジーフレームを切開し、トポロジーフレームに含まれた1つ以上の穴それぞれの外郭線とトポロジーフレームの外部境界を1つの円形閉曲線に統合させ得る。このとき、1つ以上の基準経路は、それぞれ円形フレームの閉曲線上に配置される一対の基準点(Reference Point)に変換できる。
図6aないし6cは、一実施例による円形フレームの生成過程を示した例示図である。
図6aを参照すると、まずコンピューティング装置12は、トポロジーフレームの内部に含まれた2つの穴611、612の外郭線を連結する1つの基準経路rと、トポロジーフレームの外部境界と1つの穴612を連結する他の1つの基準経路rを設定し得る。
この後、コンピューティング装置12は、図6bに示された例のように、各基準経路r、rに沿ってトポロジーフレームを切開した後、切開された線を広げることにより、図6cに示された例のような円形フレームを生成し得る。
一方、各基準経路r、rに沿ってトポロジーフレームを切開すると、図6bに示された例のように、各基準経路r、rは、2つの線に分割され、コンピューティング装置12は、図6cに示された例のように、各基準経路r、rから分割された2つの線のそれぞれに対応する閉曲線上の位置に基準点r、rを生成し得る。
図7aないし図7cは、他の実施例による円形フレームの生成過程を示した例示図である。
図7aを参照すると、まずコンピューティング装置12は、トポロジーフレームの内部に含まれた2つの穴711、712のうち、1つの穴711の外郭線とトポロジーフレームの外部境界を連結する1つの基準経路rと、2つの穴711、712のうち、他の1つの穴712の外郭線とトポロジーフレームの外部境界を連結する他の1つの基準経路rを設定し得る。
この後、コンピューティング装置12は、図7bに示された例のように、各基準経路r、rに沿ってトポロジーフレームを切開した後、切開された線を広げることにより、図7cに示された例のような円形フレームを生成し得る。
一方、各基準経路r、rに沿ってトポロジーフレームを切開すると、図7bに示された例のように、各基準経路r、rは、2つの線に分割され、コンピューティング装置12は、図7cに示された例のように、各基準経路r、rから分割された2つの線のそれぞれに対応する閉曲線上の位置に基準点r、rを生成し得る。
図8aないし図8cは、また他の実施例による円形フレームの生成過程を示した例示図である。
図8aを参照すると、まずコンピューティング装置12は、トポロジーフレームの外部境界とトポロジーフレームの内部に含まれた2つの穴811、812のうち、1つの穴811の外郭線を連結する1つの基準経路rと、2つの穴811、812の外郭線を連結する他の1つの基準経路rを設定し得る。
この後、コンピューティング装置12は、図8bに示された例のように、各基準経路r、rに沿ってトポロジーフレームを切開した後、切開された線を広げることにより、図8cに示された例のような円形フレームを生成し得る。
一方、各基準経路r、rに沿ってトポロジーフレームを切開すると、図8bに示された例のように、各基準経路r、rは、2つの線に分割され、コンピューティング装置12は、図8cに示された例のように、各基準経路r、rから分割された2つの線のそれぞれに対応する閉曲線上の位置に基準点r、rを生成し得る。
一方、図9を参照すると、トポロジーフレーム910上で基準経路r2と交差し、2つの局所経路点V、Vを連結する経路は、当該トポロジーフレーム910についての円形フレーム920上で一対の基準経路rのそれぞれと2つの局所経路点V、Vとの間の直線経路に変換されることが分る。
また、図10を参照すると、トポロジーフレーム1010上の基準経路r、rを交差せず、2つの経路点S、Vを連結する経路は、当該トポロジーフレーム1010についての円形フレーム1020上で当該2つの経路点S、Vを連結する1つの直線経路に変換されることが分る。
すなわち、図9および図10に示すように、多層構造の各層についての円形フレーム920, 1020は、各層で経路を見つける問題を円形フレーム920, 1020の閉曲線上に配置された複数の点の間の直線連結問題に単純化することができる。
以上で、代表的な実施例を通じて本発明について具体的に説明したが、本発明が属する技術分野で通常の知識を有する者は、前述した実施例について本発明の範疇から逸脱しない範囲内で様々な変形が可能であることを理解するであろう。したがって、本発明の権利の範囲は、説明された実施例に限定されて定められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められるべきである。
10:コンピューティング環境
12:コンピューティング装置
14:プロセッサ
16:コンピューター読み取り可能な格納媒体
18:通信バス
20:プログラム
22:入出力インターフェース
24:入出力装置
26:ネットワーク通信インターフェース

Claims (14)

  1. 1つ以上のプロセッサおよび
    1つ以上のプロセッサによって実行される1つ以上のプログラムを格納するメモリを備えたコンピューティング装置で行われる方法として、
    複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、
    前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、
    前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界および前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、
    前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を含む円形フレームの生成方法。
  2. 前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含む請求項1に記載の円形フレームの生成方法。
  3. 前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、
    前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含む請求項2に記載の円形フレームの生成方法。
  4. 前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影する請求項3に記載の円形フレームの生成方法。
  5. 前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記1つの円形閉曲線上に配置される請求項2に記載の円形フレームの生成方法。
  6. 前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、
    前記1つ以上の基準経路に沿って前記トポロジーフレームを切開し、前記1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含む請求項1に記載の円形フレームの生成方法。
  7. 前記円形フレームは、前記1つ以上の基準経路(Reference Path)それぞれに対応し、前記1つの円形閉曲線上に配置される一対の基準点(Reference Point)を含む請求項6に記載の円形フレームの生成方法。
  8. 1つ以上のプロセッサおよび
    前記1つ以上のプロセッサによって実行されるように構成される1つ以上のプログラムを格納するメモリを含む装置として、
    前記プログラムは、
    複数の層を含み、隣接する層との間に1つ以上のリンク(Link)が形成された多層構造の各層に含まれた複数の経路連結要素を識別するステップと、
    前記各層について、前記各層で識別された複数の経路連結要素を内部に含むエンベデッドフレーム(Embedded Frame)を生成するステップと、
    前記エンベデッドフレームに含まれた複数の経路連結要素のうち、前記1つ以上のリンクによって形成された1つ以上の穴(Puncture)を囲む外部境界およびそれぞれ前記1つ以上の穴それぞれの外郭線上に配置された1つ以上の局所経路点(Local Path Point)を含むトポロジーフレーム(Topological Frame)を生成するステップと、
    前記1つ以上の穴それぞれの外郭線と前記外部境界を統合して1つの円形閉曲線として構成された円形フレーム(Circular Frame)を生成するステップと、を実行するための命令語を含むコンピューティング装置。
  9. 前記識別された複数の経路連結要素は、1つ以上の全域経路点(Global Path Point)を含む請求項8に記載のコンピューティング装置。
  10. 前記トポロジーフレームを生成するステップは、前記1つ以上の穴を囲む前記外部境界を生成するステップと、
    前記1つ以上の全域経路点を前記外部境界上に投影するステップと、を含む請求項9に記載のコンピューティング装置。
  11. 前記投影するステップは、前記エンベデッドフレームの内部に位置する任意の地点と前記1つ以上の全域経路点のそれぞれを連結する1つ以上の直線を設定し、前記1つ以上の直線に沿って前記1つ以上の全域経路点を前記外部境界上に投影する請求項10に記載のコンピューティング装置。
  12. 前記1つ以上の全域経路点および前記1つ以上の局所経路点は、それぞれ前記1つの円形閉曲線上に配置される請求項9に記載のコンピューティング装置。
  13. 前記円形フレームを生成するステップは、前記トポロジーフレーム上で、それぞれ一端が前記1つ以上の穴のうち、1つの穴の外郭線と連結され、他端が前記1つ以上の穴のうち、他の1つの穴の外郭線または前記トポロジーフレームの外部境界と連結された1つ以上の基準経路(Reference Path)を設定するステップと、
    前記1つ以上の基準経路に沿って前記トポロジーフレームを切開し、前記1つ以上の穴それぞれの外郭線と前記トポロジーフレームの外部境界を前記1つの円形閉曲線として統合させるステップと、を含む請求項8に記載のコンピューティング装置。
  14. 前記円形フレームは、前記1つ以上の基準経路(Reference Path)それぞれに対応し、前記1つの円形閉曲線上に配置される一対の基準点(Reference Point)を含む請求項13に記載のコンピューティング装置。
JP2020110972A 2019-07-03 2020-06-26 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 Active JP7285805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190079801 2019-07-03
KR10-2019-0079801 2019-07-03

Publications (2)

Publication Number Publication Date
JP2021012689A JP2021012689A (ja) 2021-02-04
JP7285805B2 true JP7285805B2 (ja) 2023-06-02

Family

ID=69784323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110972A Active JP7285805B2 (ja) 2019-07-03 2020-06-26 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置

Country Status (5)

Country Link
US (1) US11512960B2 (ja)
EP (1) EP3761212B1 (ja)
JP (1) JP7285805B2 (ja)
KR (1) KR102606964B1 (ja)
CN (1) CN112183807B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113468852B (zh) * 2021-07-13 2024-05-14 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的图文印刷数据的分析方法
KR20230062074A (ko) 2021-10-29 2023-05-09 삼성에스디에스 주식회사 다층 구조 내 경로 라우팅을 위한 영역 분할 방법 및 이를 이용한 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001415A1 (en) 2001-06-22 2003-01-03 Cadence Design Systems, Inc. Topological global routing for automated ic package interconnect
JP2004341727A (ja) 2003-05-14 2004-12-02 Sharp Corp 配線ルート決定方法および部品配置方法ならびにプログラム
US20120185229A1 (en) 2009-09-28 2012-07-19 Aria Networks Limited Apparatus and method for determining optimum paths in a multi-layer network using a routing engine

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPH0945784A (ja) * 1995-05-19 1997-02-14 Matsushita Electric Ind Co Ltd 半導体集積回路の多層配線方法及び多層配線構造
JPH09311885A (ja) * 1996-05-24 1997-12-02 Toshiba Corp 集積回路の設計方法及びその装置
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6829757B1 (en) * 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
US7912879B2 (en) * 2007-12-04 2011-03-22 TeleAtlas North America Inc Method for applying clothoid curve values to roadways in a geographic data information system
EP3185432B1 (en) * 2008-09-27 2018-07-11 WiTricity Corporation Wireless energy transfer systems
KR101196084B1 (ko) 2010-09-14 2012-11-01 인하대학교 산학협력단 유전자 알고리즘을 이용한 이동객체의 최적경로 생성 시스템
CN103049622A (zh) * 2013-01-16 2013-04-17 杨安康 基于空间编码投影的逆向工程加工系统与方法
CN104699865B (zh) * 2013-12-09 2018-05-22 南京智周信息科技有限公司 一种数字化口腔固定修复的方法及装置
WO2015192117A1 (en) * 2014-06-14 2015-12-17 Magic Leap, Inc. Methods and systems for creating virtual and augmented reality
CN109242206B (zh) * 2018-10-09 2022-08-19 京东方科技集团股份有限公司 一种路径规划方法、系统及存储介质
CN109634987A (zh) * 2018-11-22 2019-04-16 全球能源互联网研究院有限公司 电网图数据库的查询方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001415A1 (en) 2001-06-22 2003-01-03 Cadence Design Systems, Inc. Topological global routing for automated ic package interconnect
JP2004341727A (ja) 2003-05-14 2004-12-02 Sharp Corp 配線ルート決定方法および部品配置方法ならびにプログラム
US20120185229A1 (en) 2009-09-28 2012-07-19 Aria Networks Limited Apparatus and method for determining optimum paths in a multi-layer network using a routing engine

Also Published As

Publication number Publication date
CN112183807B (zh) 2024-04-16
KR20210004779A (ko) 2021-01-13
CN112183807A (zh) 2021-01-05
US11512960B2 (en) 2022-11-29
EP3761212A1 (en) 2021-01-06
KR102606964B1 (ko) 2023-11-29
EP3761212B1 (en) 2023-06-07
US20210003397A1 (en) 2021-01-07
JP2021012689A (ja) 2021-02-04

Similar Documents

Publication Publication Date Title
US8745556B2 (en) Layout method and system for multi-patterning integrated circuits
TWI581053B (zh) 用於遮罩感知佈線之方法及裝置
US8418115B1 (en) Routability based placement for multi-die integrated circuits
US20110197168A1 (en) Decomposing integrated circuit layout
US8060849B2 (en) Automatic bus routing
US9703915B2 (en) Method for determining a sequence for drilling holes according to a pattern using global and local optimization
US9390216B2 (en) System and method for obstacle-avoiding signal bus routing
JP7285805B2 (ja) 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置
KR102253129B1 (ko) 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
US9201999B1 (en) Integrated circuit floorplan having feedthrough buffers
TWI674474B (zh) 用於sadp友好互連結構軌跡產生的方法、系統及程式產品
CN104077429A (zh) 在多重图案化光刻期间用于冲突检测的eda工具和方法
US20140331196A1 (en) Analyzing sparse wiring areas of an integrated circuit design
US8352890B2 (en) Method for reading polygon data into an integrated circuit router
KR20150068910A (ko) 집적 회로의 제조 방법 및 레이아웃
JP2025523931A (ja) 多層集積回路ルーティングツール
KR102824631B1 (ko) 경로 라우팅을 하기 위한 방법 및 장치
US12488174B2 (en) Segmentation method for path routing in multilayer structure and apparatus using the same
US10719654B2 (en) Placement and timing aware wire tagging
Tomioka et al. Routability driven modification method of monotonic via assignment for 2-layer ball grid array packages
JP3111970B2 (ja) 半導体集積回路の自動配線方法
CN119940280A (zh) 印刷电路板的布线方法、装置、计算机设备及存储介质
CN121389959A (zh) 电路布线规划方法及系统、电子设备和计算机存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230523

R150 Certificate of patent or registration of utility model

Ref document number: 7285805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150