JP7279226B2 - 代替ループ限界値 - Google Patents
代替ループ限界値 Download PDFInfo
- Publication number
- JP7279226B2 JP7279226B2 JP2022031840A JP2022031840A JP7279226B2 JP 7279226 B2 JP7279226 B2 JP 7279226B2 JP 2022031840 A JP2022031840 A JP 2022031840A JP 2022031840 A JP2022031840 A JP 2022031840A JP 7279226 B2 JP7279226 B2 JP 7279226B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- tensor
- iterations
- nested
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 28
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000010801 machine learning Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 4
- 238000013528 artificial neural network Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 12
- 238000004590 computer program Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ROXBGBWUWZTYLZ-UHFFFAOYSA-N [6-[[10-formyl-5,14-dihydroxy-13-methyl-17-(5-oxo-2h-furan-3-yl)-2,3,4,6,7,8,9,11,12,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4-methoxy-2-methyloxan-3-yl] 4-[2-(4-azido-3-iodophenyl)ethylamino]-4-oxobutanoate Chemical compound O1C(C)C(OC(=O)CCC(=O)NCCC=2C=C(I)C(N=[N+]=[N-])=CC=2)C(OC)CC1OC(CC1(O)CCC2C3(O)CC4)CCC1(C=O)C2CCC3(C)C4C1=CC(=O)OC1 ROXBGBWUWZTYLZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/451—Code distribution
- G06F8/452—Loops
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computing Systems (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Neurology (AREA)
- Devices For Executing Special Programs (AREA)
- Complex Calculations (AREA)
Description
本明細書は、一般に、複数の計算ユニットを含む専用の計算ユニットを用いて機械学習計算を行うことに関する。
本明細書で説明される主題のある革新的な態様によると、N次元テンソルにアクセスするための方法は、第1のネステッドループの1つ以上の第1の反復の各々について、第1のネステッドループ内にネストされた第2のネステッドループの第1のループ限界値に達するまで、第2のネステッドループの反復を行うことを備える。第1のネステッドループの1つ以上の第1の反復についての第2のネステッドループの反復回数は、第2のネステッドループが計算システムのハードウェアのプロパティの値を超える反復の総数を有することに応じて、第1のループ限界値によって制限されてもよい。第1のネステッドループの最後から2番目の反復が終了した後で、第1のループ限界値よりも小さい代替ループ限界値に達するまで、第1のネステッドループの最後の反復について、第2のネステッドループの1つ以上の反復を行ってもよい。
詳細な説明
本明細書で説明される主題は、ネステッドループの反復を並列して処理するための代替ループ制限値の使用、たとえば、複数の計算ユニットを含むハードウェア計算システムの使用に関する。各計算ユニットは、計算タイル、プロセッサ、または数値演算ユニットとして実現されてもよい。複数の計算ユニットは、ニューラルネットワークの推論作業負荷
を加速するように、および/または、テンソル要素のメモリアドレスを求めるための計算を加速するように構成可能である。ハードウェア計算システムの各計算ユニットは、自己完結型であり、多層ニューラルネットワークの所与の層が求める計算を独立して実行可能である。
ある。たとえば、計算システム102は、ディープニューラルネットワーク(DNNs)と関連する計算を促進可能である。計算システム102は、コントローラ105と、複数の個別の計算タイル112A~112Zとを含む。コントローラ105は、計算システム102内のテンソル計算に関連する1つ以上の命令を実行するように構成される。図示されていないが、コントローラ105は、計算システム102内で発生する計算に関連する様々なデータを記憶し、これらにアクセスするためのデータメモリと、コントローラ105の1つ以上のプロセッサによって実行可能な1つ以上の機械可読命令を記憶するための命令メモリとを含み得る。
スの組を1次元アドレス空間に変換してもよい。テンソルトラバーサルユニット120は、テンソル要素のメモリアドレスを要素の次元インデックスの結合(たとえば、線形結合)にすることによって、そのような変換を行うことが可能である。
ンソルトラバーサルユニット120は、計算で用いられる重みまたはパラメータについて、および/または計算の出力についてアドレスを求めるために使用可能であり、計算の出力は、ニューラルネットワークの隠れ層に対する入力として用いられてもよい。
ちの1つ以上の各反復について、たとえば、ネステッドループの最も内側の(他の)ループの各反復について計算を行うこととによって、テンソル計算を調整してもよい。テンソル計算を加速するために、コントローラ105は、複数の計算ユニットを用いてテンソル計算のうち少なくとも一部を並列して行ってもよい。計算ユニットは、個別の計算タイルまたは個別の数値演算ユニットでもよい。たとえば、コントローラ105は、計算タイル112‐Aが第1のテンソル計算を行うように要求し、同時に、計算タイル112‐Bが第2のテンソル計算を行うように要求してもよい。他の例では、コントローラ105は、計算タイル112‐Aが特定のテンソルのテンソル計算を行うように要求してもよい。その後、テンソルトラバーサルユニット120は、数値演算ユニット124‐A~124‐Dを用いてテンソル計算を並列して行うことができる。
計算ループの160回の反復全てが外側ループの4回の反復において行われることになる。
ると判断してもよい。
ープ内にネストされた第2のネステッドループの第1のループ限界値に達するまで、システムは、第2のネステッドループの反復を行う(302)。たとえば、第2のネステッドループは、テンソル計算(たとえば、メモリアドレス計算のドット積の計算)がプログラムの一部として行われるループでもよい。
い。
復は、最後から2番目の反復である。このため、限界値(3)とインデックス変数との間の相違が1に等しい場合、ループの最後から2番目の反復は終了した反復である。
装置、ならびに、命令およびデータを記憶するための1つ以上のメモリ装置である。一般に、コンピュータは、データを格納するための1つ以上の大容量記憶装置(たとえば磁気ディスク、光磁気ディスクもしくは光ディスク)も含み、または、1つ以上の大容量記憶装置からデータを受信するように、もしくは1つ以上の大容量記憶装置にデータを送信するように、もしくは1つ以上の大容量記憶装置に対してデータを送受信するように動作可能に結合される。しかしながら、コンピュータはこのような装置を有していなくてもよい。さらに、コンピュータは、別の装置、たとえばほんの数例を挙げると、携帯電話、パーソナルデジタルアシスタント(PDA)、携帯オーディオまたはビデオプレーヤ、ゲーム機、グローバルポジショニングシステム(GPS)受信機、または携帯型記憶装置(たとえば、ユニバーサルシリアルバス(USB)フラッシュドライブ)に組み込まれてもよい。
Claims (19)
- N次元テンソルのテンソル要素に基づいて計算を行うための方法であって、
前記N次元テンソルの特定の次元のテンソル要素の数が、前記N次元テンソルの前記テンソル要素に基づいて計算を行うために使用されるコンピューティングシステムの個別の計算ユニットの数の正確な倍数でないと判断することを備え、前記判断に応じて、
前記特定の次元のトラバースを行うために用いられる第2のループの反復回数を制御するための第1のループを生成することと、
前記特定の次元の前記テンソル要素の数と、前記コンピューティングシステムの前記個別の計算ユニットの数とに基づいて、前記第2のループの第1のループ限界値と、前記第2のループの代替ループ限界値とを判断することとを備え、前記第2のループの前記反復回数が前記計算を行うために用いられるテンソル要素の数を超えないように、前記第1のループ限界値は、前記第1のループの1つ以上の最初の反復について前記第2のループの反復回数を制御し、前記代替ループ限界値は、前記第1のループの最後の反復について前記第2のループの前記反復回数を制御し、判断に応じてさらに、
前記第1のループ内にネストされた前記第2のループを有するコードを生成することを備え、前記方法はさらに、
前記N次元テンソルにアクセスするように前記コードを実行することを備え、前記実行は、
前記第1のループの1つ以上の最初の反復の各々について、前記第2のループの前記第1のループ限界値に達するまで、前記第1のループ内にネストされた前記第2のループの反復を行うことを含み、
前記第2のループの反復の各々について、複数の計算ユニットのうちの計算ユニットは、前記N次元テンソルのテンソル要素に基づいて計算を行い、各テンソル要素はデータ値を含み、前記実行はさらに、
前記第1のループの最後から2番目の反復が終了した後で、前記第1のループ限界値よりも小さい前記代替ループ限界値に達するまで、前記第1のループの最後の反復について前記第2のループの1つ以上の反復を行うことと、
各計算の出力を示すデータを処理ユニットに出力することとを含む、方法。 - 前記計算は機械学習計算を含む、請求項1に記載の方法。
- 前記計算は、前記テンソル要素のメモリアドレスを決定することを含む、請求項1または2に記載の方法。
- 前記第1のループの前記最後から2番目の反復が終了したという判断に応じて、前記第1のループの前記最後の反復について、前記第1のループ限界値の代わりに前記代替ループ限界値を用いることをさらに備える、請求項1~3のいずれか1項に記載の方法。
- 個々の計算ユニットは、ハードウェア計算タイル、プロセッサ、またはハードウェア数値演算ユニットを含む、請求項1~3のいずれか1項に記載の方法。
- 前記第2のループの前記第1のループ限界値に達するまで、前記第1のループ内にネストされた前記第2のループの反復を行うことは、前記計算ユニットを用いて前記第2のループの各々の反復を並列して行うことを含み、
各計算ユニットは、前記第2のループのそれぞれの反復を行う、請求項1~3のいずれか1項に記載の方法。 - 前記代替ループ限界値は、前記特定の次元のテンソル要素の数を前記個別の計算ユニットの数で除算することによって生じる余りの値に基づいている、請求項1~3のいずれか1項に記載の方法。
- 前記第1のループと前記第2のループとを含むループの組は、前記第1のループと前記第2のループとの間でネストされた1つ以上のループを含み、前記第2のループは他のループ内にネストされている、請求項1~3のいずれか1項に記載の方法。
- 前記第2のループは、前記第1のループと前記第2のループとの間に他のループがネストされていない状態で、前記第1のループ内に直接ネストされている、請求項1~3のいずれか1項に記載の方法。
- N次元テンソルのテンソル要素に基づいて計算を行うためのシステムであって、
複数の個別の計算ユニットと、
1つ以上のプロセッサとを備え、前記1つ以上のプロセッサは、
前記N次元テンソルの特定の次元のテンソル要素の数が、前記N次元テンソルの前記テンソル要素に基づいて計算を行うために使用されるコンピューティングシステムの個別の計算ユニットの数の正確な倍数でないと判断するように構成され、前記判断に応じて、
前記特定の次元のトラバースを行うために用いられる第2のループの反復回数を制御するための第1のループを生成し、
前記特定の次元の前記テンソル要素の数と、前記コンピューティングシステムの前記個別の計算ユニットの数とに基づいて、前記第2のループの第1のループ限界値と、前記第2のループの代替ループ限界値とを判断するように構成され、前記第2のループの前記反復回数が前記計算を行うために用いられるテンソル要素の数を超えないように、前記第1のループ限界値は、前記第1のループの1つ以上の最初の反復について前記第2のループの反復回数を制御し、前記代替ループ限界値は、前記第1のループの最後の反復について前記第2のループの前記反復回数を制御し、前記1つ以上のプロセッサはさらに、
前記第1のループ内にネストされた前記第2のループを有するコードを生成し、
前記N次元テンソルにアクセスするように前記コードを実行するように構成され、前記コードの実行は、
前記第1のループの1つ以上の最初の反復の各々について、前記第2のループの前記第1のループ限界値に達するまで、前記第1のループ内にネストされた前記第2のループの反復を行うことを含み、
前記第2のループの反復の各々について、複数の計算ユニットのうちの計算ユニットは、前記N次元テンソルのテンソル要素に基づいて計算を行い、各テンソル要素はデータ値を含み、前記コードの実行はさらに、
前記第1のループの最後から2番目の反復が終了した後で、前記第1のループ限界値よりも小さい前記代替ループ限界値に達するまで、前記第1のループの最後の反復について前記第2のループの1つ以上の反復を行い、
各計算の出力を示すデータを処理ユニットに出力するように構成されている、システム。 - 前記計算は、機械学習計算を含む、請求項10に記載のシステム。
- 前記計算は、前記テンソル要素のメモリアドレスを決定することを含む、請求項10または11に記載のシステム。
- 前記1つ以上のプロセッサはさらに、前記第1のループの前記最後から2番目の反復が終了したという判断に応じて、前記第1のループの前記最後の反復について、前記第1のループ限界値の代わりに前記代替ループ限界値を用いるように構成される、請求項10~12のいずれか1項に記載のシステム。
- 個々の計算ユニットは、ハードウェア計算タイル、プロセッサ、またはハードウェア数値演算ユニットを含む、請求項10~12のいずれか1項に記載のシステム。
- 前記第2のループの前記第1のループ限界値に達するまで、前記第1のループ内にネストされた前記第2のループの反復を行うことは、前記計算ユニットを用いて前記第2のループの各々の反復を並列して行うことを含み、
各計算ユニットは、前記第2のループのそれぞれの反復を行う、請求項10~12のいずれか1項に記載のシステム。 - 前記代替ループ限界値は、前記特定の次元のテンソル要素の数を前記個別の計算ユニットの数で除算することによって生じる余りの値に基づいている、請求項10~12のいずれか1項に記載のシステム。
- 前記第1のループと前記第2のループとを含むループの組は、前記第1のループと前記第2のループとの間でネストされた1つ以上のループを含み、前記第2のループは他のループ内にネストされている、請求項10~12のいずれか1項に記載のシステム。
- 前記第2のループは、前記第1のループと前記第2のループとの間に他のループがネストされていない状態で、前記第1のループ内に直接ネストされている、請求項10~12のいずれか1項に記載のシステム。
- コンピュータによって実行されるプログラムであって、
前記プログラムは、前記コンピュータに、請求項1~9のいずれか1項に記載の方法を実行させる、プログラム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/627,022 | 2017-06-19 | ||
US15/627,022 US10248908B2 (en) | 2017-06-19 | 2017-06-19 | Alternative loop limits for accessing data in multi-dimensional tensors |
PCT/US2018/029796 WO2018236468A1 (en) | 2017-06-19 | 2018-04-27 | ALTERNATE LOOP LIMITS |
JP2019556242A JP7035080B2 (ja) | 2017-06-19 | 2018-04-27 | 代替ループ限界値 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556242A Division JP7035080B2 (ja) | 2017-06-19 | 2018-04-27 | 代替ループ限界値 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022084674A JP2022084674A (ja) | 2022-06-07 |
JP7279226B2 true JP7279226B2 (ja) | 2023-05-22 |
Family
ID=62186548
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556242A Active JP7035080B2 (ja) | 2017-06-19 | 2018-04-27 | 代替ループ限界値 |
JP2022031840A Active JP7279226B2 (ja) | 2017-06-19 | 2022-03-02 | 代替ループ限界値 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556242A Active JP7035080B2 (ja) | 2017-06-19 | 2018-04-27 | 代替ループ限界値 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10248908B2 (ja) |
EP (1) | EP3642708A1 (ja) |
JP (2) | JP7035080B2 (ja) |
KR (2) | KR102261768B1 (ja) |
CN (2) | CN116663604A (ja) |
TW (2) | TWI672594B (ja) |
WO (1) | WO2018236468A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11321092B1 (en) * | 2017-11-08 | 2022-05-03 | Habana Labs Ltd. | Tensor-based memory access |
US10936942B2 (en) * | 2017-11-21 | 2021-03-02 | Google Llc | Apparatus and mechanism for processing neural network tasks using a single chip package with multiple identical dies |
US10373291B1 (en) * | 2018-01-31 | 2019-08-06 | Google Llc | Image transformation for machine learning |
CN109359732B (zh) | 2018-09-30 | 2020-06-09 | 阿里巴巴集团控股有限公司 | 一种芯片及基于其的数据处理方法 |
JP6832329B2 (ja) * | 2018-12-18 | 2021-02-24 | 富士通株式会社 | データ構造 |
US11748599B2 (en) * | 2019-02-21 | 2023-09-05 | Texas Instruments Incorporated | Super-tiling in neural network processing to enable analytics at lower memory speed |
EP3828698B1 (en) * | 2019-04-04 | 2022-07-20 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product |
US11354564B2 (en) * | 2019-06-27 | 2022-06-07 | Intel Corporation | Tuning of loop orders in blocked dense basic linear algebra subroutines |
CN114270319A (zh) * | 2019-10-07 | 2022-04-01 | 谷歌有限责任公司 | 在机器学习计算单元之间重新分配张量元素 |
CN114430838A (zh) * | 2019-12-19 | 2022-05-03 | 谷歌有限责任公司 | 使用神经网络加速器来处理连续输入 |
US11275671B2 (en) | 2020-07-27 | 2022-03-15 | Huawei Technologies Co., Ltd. | Systems, methods and media for dynamically shaped tensors using liquid types |
US11954580B2 (en) | 2020-09-16 | 2024-04-09 | Meta Platforms, Inc. | Spatial tiling of compute arrays with shared control |
US11704562B1 (en) | 2020-11-04 | 2023-07-18 | Meta Platforms, Inc. | Architecture for virtual instructions |
US11709783B1 (en) | 2020-11-11 | 2023-07-25 | Meta Platforms, Inc. | Tensor data distribution using grid direct-memory access (DMA) controller |
US11972349B1 (en) * | 2020-11-12 | 2024-04-30 | Meta Platforms, Inc. | Flexible compute array utilization in a tensor processor |
US12001893B1 (en) | 2020-12-28 | 2024-06-04 | Meta Platforms, Inc. | Distributed synchronization scheme |
US11922306B2 (en) | 2020-12-28 | 2024-03-05 | Meta Platforms, Inc. | Tensor controller architecture |
US11656854B2 (en) * | 2021-08-30 | 2023-05-23 | Huawei Technologies Co., Ltd. | Methods and devices for computing a memory size for software optimization |
US20230196081A1 (en) * | 2021-12-21 | 2023-06-22 | International Business Machines Corporation | Federated learning for training machine learning models |
CN115599442B (zh) * | 2022-12-14 | 2023-03-10 | 成都登临科技有限公司 | 一种ai芯片、电子设备及张量处理方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3102027B2 (ja) * | 1990-11-20 | 2000-10-23 | 日本電気株式会社 | ループ制御のネスティング管理機構 |
US5752037A (en) | 1996-04-26 | 1998-05-12 | Hewlett-Packard Company | Method of prefetching data for references with multiple stride directions |
US5958048A (en) * | 1996-08-07 | 1999-09-28 | Elbrus International Ltd. | Architectural support for software pipelining of nested loops |
US6374403B1 (en) | 1999-08-20 | 2002-04-16 | Hewlett-Packard Company | Programmatic method for reducing cost of control in parallel processes |
US6438747B1 (en) * | 1999-08-20 | 2002-08-20 | Hewlett-Packard Company | Programmatic iteration scheduling for parallel processors |
GB2359641B (en) * | 2000-02-25 | 2002-02-13 | Siroyan Ltd | Mapping circuitry and method |
US6952821B2 (en) * | 2002-08-19 | 2005-10-04 | Hewlett-Packard Development Company, L.P. | Method and system for memory management optimization |
US7107199B2 (en) * | 2002-10-31 | 2006-09-12 | Hewlett-Packard Development Company, L.P. | Method and system for the design of pipelines of processors |
US7047480B2 (en) * | 2002-11-12 | 2006-05-16 | Microsoft Corporation | Matrix multiplication in a Galois field for forward error correction |
US7225439B2 (en) * | 2003-03-21 | 2007-05-29 | Sun Microsystems, Inc. | Combining write-barriers within an inner loop with fixed step |
WO2005029318A2 (en) | 2003-09-19 | 2005-03-31 | University Of Delaware | Methods and products for processing loop nests |
CN100520714C (zh) * | 2005-01-25 | 2009-07-29 | Nxp股份有限公司 | 多线程处理器 |
US8806183B1 (en) * | 2006-02-01 | 2014-08-12 | Ixys Ch Gmbh | Blank bit and processor instructions employing the blank bit |
US8904155B2 (en) * | 2006-03-17 | 2014-12-02 | Qualcomm Incorporated | Representing loop branches in a branch history register with multiple bits |
US8438365B2 (en) * | 2006-10-06 | 2013-05-07 | Calos Fund Limited Liability Company | Efficient data loading in a data-parallel processor |
US20080141013A1 (en) | 2006-10-25 | 2008-06-12 | On Demand Microelectronics | Digital processor with control means for the execution of nested loops |
ATE463788T1 (de) * | 2007-06-26 | 2010-04-15 | Ericsson Telefon Ab L M | Datenverarbeitungseinheit für anweisungen in geschachtelten schleifen |
US8087012B2 (en) | 2007-08-21 | 2011-12-27 | International Business Machines Corporation | Eliminating maximum/minimum operations in loop bounds |
US8509162B2 (en) * | 2008-02-13 | 2013-08-13 | Qualcomm Incorporated | System and method for scheduling over multiple hops |
US20090327674A1 (en) * | 2008-06-27 | 2009-12-31 | Qualcomm Incorporated | Loop Control System and Method |
US20100122066A1 (en) * | 2008-11-12 | 2010-05-13 | Freescale Semiconductor, Inc. | Instruction method for facilitating efficient coding and instruction fetch of loop construct |
US20100274972A1 (en) * | 2008-11-24 | 2010-10-28 | Boris Babayan | Systems, methods, and apparatuses for parallel computing |
CA2684226A1 (en) * | 2009-10-30 | 2011-04-30 | Ibm Canada Limited - Ibm Canada Limitee | Eleminating redundant operations for common properties using shared real registers |
JP5402746B2 (ja) * | 2010-03-18 | 2014-01-29 | 富士通株式会社 | 最適化処理プログラム,最適化処理装置および最適化処理方法 |
US8683185B2 (en) * | 2010-07-26 | 2014-03-25 | International Business Machines Corporation | Ceasing parallel processing of first set of loops upon selectable number of monitored terminations and processing second set |
JP2012032986A (ja) * | 2010-07-30 | 2012-02-16 | Fujitsu Ltd | コンパイル方法及びプログラム |
US20140181171A1 (en) * | 2012-12-24 | 2014-06-26 | Pavel Dourbal | Method and system for fast tensor-vector multiplication |
US20140188961A1 (en) * | 2012-12-27 | 2014-07-03 | Mikhail Plotnikov | Vectorization Of Collapsed Multi-Nested Loops |
CN103218347B (zh) * | 2013-04-28 | 2016-01-20 | 清华大学 | 面向可重构阵列的多参数融合性能建模方法 |
US9087394B1 (en) * | 2014-02-13 | 2015-07-21 | Raycast Systems, Inc. | Computer hardware architecture and data structures for packet binning to support incoherent ray traversal |
US9875104B2 (en) * | 2016-02-03 | 2018-01-23 | Google Llc | Accessing data in multi-dimensional tensors |
US10175980B2 (en) | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
-
2017
- 2017-06-19 US US15/627,022 patent/US10248908B2/en active Active
-
2018
- 2018-04-27 KR KR1020197030429A patent/KR102261768B1/ko active IP Right Grant
- 2018-04-27 WO PCT/US2018/029796 patent/WO2018236468A1/en active Search and Examination
- 2018-04-27 CN CN202310558267.1A patent/CN116663604A/zh active Pending
- 2018-04-27 KR KR1020217016591A patent/KR102278661B1/ko active IP Right Grant
- 2018-04-27 EP EP18725366.1A patent/EP3642708A1/en active Pending
- 2018-04-27 JP JP2019556242A patent/JP7035080B2/ja active Active
- 2018-04-27 CN CN201880025248.XA patent/CN110520834B/zh active Active
- 2018-06-15 TW TW107120722A patent/TWI672594B/zh active
- 2018-06-15 TW TW108130504A patent/TWI710974B/zh active
-
2019
- 2019-03-08 US US16/297,091 patent/US10885434B2/en active Active
-
2022
- 2022-03-02 JP JP2022031840A patent/JP7279226B2/ja active Active
Non-Patent Citations (3)
Title |
---|
エイホ A.V.外3名,Information & Computing ex.38 コンパイラ[第2版],第2版,株式会社サイエンス社,2009年05月25日,pp.833-843 |
椋木大地ほか,短尺浮動小数点形式の検討,情報処理学会研究報告 ハイパフォーマンスコンピューティング(HPC),日本,情報処理学会,2015年12月09日,Vol.2015-HPC-152, No.4,1~10ページ |
池辺将之ほか,動的再構成ハードウェアアーキテクチャを活かしたCNNの実装と評価,電子情報通信学会技術研究報告,日本,一般社団法人電子情報通信学会,2017年05月15日,第117巻 第46号,1~6ページ |
Also Published As
Publication number | Publication date |
---|---|
CN110520834A (zh) | 2019-11-29 |
JP7035080B2 (ja) | 2022-03-14 |
TWI672594B (zh) | 2019-09-21 |
TW201947466A (zh) | 2019-12-16 |
CN110520834B (zh) | 2023-05-23 |
TW201905730A (zh) | 2019-02-01 |
JP2020524318A (ja) | 2020-08-13 |
KR20210068155A (ko) | 2021-06-08 |
JP2022084674A (ja) | 2022-06-07 |
US10248908B2 (en) | 2019-04-02 |
US20180365561A1 (en) | 2018-12-20 |
WO2018236468A1 (en) | 2018-12-27 |
KR20190126887A (ko) | 2019-11-12 |
KR102261768B1 (ko) | 2021-06-07 |
US20190205756A1 (en) | 2019-07-04 |
CN116663604A (zh) | 2023-08-29 |
TWI710974B (zh) | 2020-11-21 |
EP3642708A1 (en) | 2020-04-29 |
KR102278661B1 (ko) | 2021-07-16 |
US10885434B2 (en) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7279226B2 (ja) | 代替ループ限界値 | |
KR102243036B1 (ko) | 가산기를 이용한 다차원 텐서의 데이터 액세스 | |
CN109324827B (zh) | 用于处理用于访问数据的指令的装置、方法和系统 | |
JP7379581B2 (ja) | 特殊目的計算ユニットを用いたハードウェアダブルバッファリング | |
TWI740274B (zh) | 用於在使用加法器之多維張量中存取資料之系統、電腦實施方法及設備 | |
US20190236755A1 (en) | Image transformation for machine learning | |
CN111507456A (zh) | 具有卷积神经网络处理的方法和装置 | |
GB2567038B (en) | Accessing prologue and epilogue data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7279226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |