JP7273753B2 - 数論変換処理装置、数論変換処理方法及びプログラム - Google Patents
数論変換処理装置、数論変換処理方法及びプログラム Download PDFInfo
- Publication number
- JP7273753B2 JP7273753B2 JP2020038923A JP2020038923A JP7273753B2 JP 7273753 B2 JP7273753 B2 JP 7273753B2 JP 2020038923 A JP2020038923 A JP 2020038923A JP 2020038923 A JP2020038923 A JP 2020038923A JP 7273753 B2 JP7273753 B2 JP 7273753B2
- Authority
- JP
- Japan
- Prior art keywords
- transformation
- noise
- theoretic
- constants
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009466 transformation Effects 0.000 title claims description 130
- 238000012545 processing Methods 0.000 title claims description 64
- 238000003672 processing method Methods 0.000 title claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 238000007792 addition Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 description 119
- 238000004364 calculation method Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000009826 distribution Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000844 transformation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
- G06F7/725—Finite field arithmetic over elliptic curves
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
- G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
- G10L21/0208—Noise filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3093—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving Lattices or polynomial equations, e.g. NTRU scheme
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Algebra (AREA)
- General Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Quality & Reliability (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Complex Calculations (AREA)
Description
耐量子計算機暗号の有力な候補の一つにLWE(Learning With Errors)問題等に安全性の根拠を置く格子暗号がある。例えば、NIST(米国国立標準技術研究所)による耐量子計算機暗号の標準化候補方式には、NewHope等がある。これらの耐量子計算機暗号の標準化候補方式は、多項式環上のLWE問題であるring-LWE問題やmodule-LWE問題に安全性の根拠を置き、多項式環上で計算が行われる。
図1は第1実施形態の数論変換処理装置10の機能構成の例を示す図である。第1実施形態の数論変換処理装置10は、記憶部1、処理部2及び出力部3を備える。
図2は第1実施形態の数論変換処理方法の例を示すフローチャートである。はじめに、処理部2が、記憶部1から事前計算テーブルを読み出す(ステップS1)。次に、処理部2が、事前計算テーブルを用いて、格子暗号のノイズの数論変換を実行する(ステップS2)。次に、出力部3が、ステップS2の数論変換処理によって得られた数論変換結果を出力する(ステップS3)。
方法1は、工夫しない方法である。方法1では、数論変換の上記式(3)の計算に当たって、γのベキ乗γi(i=2,3,…,(n-1))及びωのベキ乗ωi(i=2,3,…,(n-1))を事前計算しておく場合の例について説明する。
方法2は、高速計算法を用いる方法である。数論変換の上記式(3)は次数nを2のベキ乗とすると高速計算法で計算できる。前処理としてγのベキ乗γjと係数ajとの積uj=γj*ajを事前計算すると、j=0ではZq乗算なし、j=1,2,…,(n-1)ではZq乗算がそれぞれ1回ずつとなる。
方法3は、ノイズeの性質を利用して高速計算法を用いる方法である。高速計算方法であるパス計算に、ノイズの係数ei(i=0,1,…,(n-1))が、絶対値が制約された小さい値をとる性質を適用する。ノイズの係数eiは、例えば集合{-k,-(k-1),・・・,0,1,・・・,k}に含まれる2k+1個の元によって表される。また例えば、ノイズの係数eiを正の数で表す場合、ノイズの係数eiは、例えば集合{q-k,q-(k-1),・・・,0,1,・・・,k}に含まれる2k+1個の元によって表される。ここで、kは正の数(例えばk=8)、qはk<<qとなる数である。
方法4は、第1実施形態の数論変換処理方法である。上記のノイズの高速計算法(方法3)は事前計算の大きさの割に高速化の恩恵が少ない。同じ事前計算サイズでより高速に計算する方法を考える。上記では、γのベキ乗γiとωのベキ乗ωiを別々に考えて積を計算していた。ところが、γ2≡ω(mod q)であるので、上記式(3)にあるγi*ω(ij)は実はωのベキ乗ωiとωのベキ乗ωiにγを掛けた値である。上記式(3)を次数n=4の例で書き下すと下記式(4)となる。数論変換定数のベキ乗は{1,ω,ω2,ω3}及び{γ,γω,γω2,γω3}の2n通りである。
次に第1実施形態の変形例について説明する。変形例の説明では、第1実施形態と同様の説明については省略し、第1実施形態と異なる箇所について説明する。変形例では、事前計算テーブルのサイズを削減する場合について説明する。
方法5は、0を除外する方法である。ノイズeの係数が2k+1通りに制約されていて、2k+1個の元の中に0が含まれるとする。ωのベキ乗ωiと0との積は0となる。また、ωのベキ乗ωiにγを掛けた値と0との積は0となる。このとき、事前計算テーブルから、ノイズeの係数0と数論変換定数との積を除外すると、事前計算テーブルのサイズは2n*2kとなる。
方法6の事前計算テーブルは、ノイズeの係数{±1,±2,±3,±4,±5,±6,±7}と、数論変換定数との積のみを含む。ここで、記法{±1,±2,±3,±4,±5,±6,±7}は、ノイズeの集合{q-7,q-6,q-5,q-4,q-3,q-2,q-1,1,2,3,4,5,6,7}を表す。なお、方法7以降の同様の記法についても、方法6の場合と同様である。
方法7の事前計算テーブルは、ノイズeの係数{±1,±2,±3,±4,±5,±6}と、数論変換定数との積のみを含む。方法7では、事前計算テーブルから、ノイズeの係数{q-8,q-7,0,7,8}と数論変換定数との積が除外されている。
方法8の事前計算テーブルは、ノイズeの係数{±1,±2,±3,±4,±5}と、数論変換定数との積のみを含む。方法8では、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,0,6,7,8}と数論変換定数との積が除外されている。
方法9の事前計算テーブルは、ノイズeの係数{±1,±2,±3,±4}と、数論変換定数との積のみを含む。方法9では、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,q-5,0,5,6,7,8}と数論変換定数との積が除外されている。なお、方法9の場合は、Zq乗算回数及び事前計算サイズの両方が大きいので、例えば方法2(高速計算法)の方が方法9よりも効率がよい。
次に第2実施形態について説明する。第2実施形態の説明では、第1実施形態と同様の説明については省略し、第1実施形態と異なる箇所について説明する。第2実施形態では、Zq乗算をZq加算で計算することによって、ノイズeの数論変換処理を高速化する場合について説明する。
(q-k)×ω=qω-kω
=0-kω (mod q)
=-ω-ω・・・-ω (k個のωの減算)
方法10は、第2実施形態の数論変換処理方法である。数論変換の上記式(4)をnについて一般化した式の数論変換定数のベキ乗と係数ejとの積において、Zq乗算をZq加算で計算するとk*(n-1)*n回のZq加算となる。ただし、係数が負の値についてはZq減算する。なお、第2実施形態の説明では、Zq減算回数も、図5のZq加算回数に含める。
方法11は、0を除外する方法である。ノイズeの係数が2k+1通りに制約されていて、2k+1個の元の中に0が含まれるとする。係数として0をとるとき、数論変換定数のベキ乗と係数ejとの積は0となるので、Zq加算を省くとZq加算回数を小さくできる。
方法12は、一部を加算する方法である。方法12では、数論変換定数のベキ乗と係数ejとの積の一部を加算で実行し、一部を乗算で実行する。例えば、処理部2は、ノイズeの係数{±1,±2,±3,±4,±5}と、数論変換定数との積を加算で実行し、ノイズeの係数{±6,±7,±8}と数論変換定数との積を乗算で実行する。なお、第1実施形態の数論変換処理方法(方法4)が、高速計算法(方法2)より速くなるZq乗算とZq加算とのコスト比の条件の下では、一部を加算する方法12の効率は悪い。
次に第3実施形態について説明する。第3実施形態の説明では、第1実施形態と同様の説明については省略し、第1実施形態と異なる箇所について説明する。第3実施形態では、第1実施形態と、第2実施形態とを組み合わせる場合について説明する。
方法13の事前計算テーブルは、方法6の事前計算テーブルと同じである。すなわち、方法13では、事前計算テーブルから、ノイズeの係数{q-8,0,8}と数論変換定数との積が除外されている。方法13では、ノイズeの係数{q-8,0,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法14の事前計算テーブルは、方法7の事前計算テーブルと同じである。すなわち、方法14では、事前計算テーブルから、ノイズeの係数{q-8,q-7,0,7,8}と数論変換定数との積が除外されている。方法14では、ノイズeの係数{q-8,q-7,0,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法15の事前計算テーブルは、方法8の事前計算テーブルと同じである。すなわち、方法15では、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,0,6,7,8}と数論変換定数との積が除外されている。方法15では、ノイズeの係数{q-8,q-7,q-6,0,6,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法16の事前計算テーブルは、方法9の事前計算テーブルと同じである。すなわち、方法16では、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,q-5,0,5,6,7,8}と数論変換定数との積が除外されている。方法16では、ノイズeの係数{q-8,q-7,q-6,q-5,0,5,6,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法17の事前計算テーブルは、ノイズeの係数{±1,±2,±3}と、数論変換定数との積のみを含む。すなわち、方法17は、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,0,4,5,6,7,8}と数論変換定数との積が除外されている。方法17では、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,0,4,5,6,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法18の事前計算テーブルは、ノイズeの係数{±1,±2}と、数論変換定数との積のみを含む。すなわち、方法18は、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,q-3,0,3,4,5,6,7,8}と数論変換定数との積が除外されている。方法18では、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,q-3,0,3,4,5,6,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
方法19の事前計算テーブルは、ノイズeの係数{±1}と、数論変換定数との積のみを含む。すなわち、方法19は、事前計算テーブルから、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,q-3,q-2,0,2,3,4,5,6,7,8}と数論変換定数との積が除外されている。方法19では、ノイズeの係数{q-8,q-7,q-6,q-5,q-4,q-3,q-2,0,2,3,4,5,6,7,8}と数論変換定数との積が、Zq乗算ではなく、Zq加算によって実行される。
次に第3実施形態の変形例1について説明する。変形例1の説明では、第3実施形態と同様の説明については省略し、第3実施形態と異なる箇所について説明する。変形例1では、ノイズeの係数が0のとき、処理部2が、Zq加算を行わず、事前計算テーブルも用いない。また、処理部2は、ノイズeの係数の符号がマイナスの値のとき、絶対値を取得することによってプラスの値に変換し、当該プラスの値の事前計算をZq減算で計算する。
方法20は、0を除外する方法である。すなわち、方法20では、ノイズeの係数{1,2,3,4,5,6,7,8}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3,4,5,6,7,8}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法21では、ノイズeの係数{1,2,3,4,5,6,7}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3,4,5,6,7}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法22では、ノイズeの係数{1,2,3,4,5,6}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3,4,5,6}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法23では、ノイズeの係数{1,2,3,4,5}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3,4,5}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法24では、ノイズeの係数{1,2,3,4}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3,4}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法25では、ノイズeの係数{1,2,3}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2,3}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
方法26では、ノイズeの係数{1,2}と数論変換定数との積が事前計算テーブルに記憶される。処理部は、事前計算テーブルを用いて、ノイズeの係数{1,2}と数論変換定数との積を、Zq乗算ではなく、Zq加算(又はZq減算)によって実行する。
次に第3実施形態の変形例2について説明する。変形例2の説明では、第3実施形態と同様の説明については省略し、第3実施形態と異なる箇所について説明する。変形例2では、処理部2が、数論変換定数のベキ乗とノイズeの係数ejとの積の一部を事前計算で実行し、一部を加算で実行し、一部を乗算で実行する場合について説明する。
図9は第1及び第2実施形態の数論変換処理装置10のハードウェア構成の例を示す図である。
2 処理部
3 出力部
301 制御装置
302 主記憶装置
303 補助記憶装置
304 表示装置
305 入力装置
306 通信装置
310 バス
Claims (9)
- 格子暗号のノイズの数論変換処理装置であって、
有限体Zqの部分空間に属する前記ノイズの係数を示す1つ以上の元から選択された乗算対象の1つの元と、1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む事前計算テーブルを用いて、前記ノイズの数論変換を実行する処理部、
を備える数論変換処理装置。 - 前記事前計算テーブルは、前記部分空間に属する全ての元から選択された乗算対象の1つの元と、前記1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む、
請求項1に記載の数論変換処理装置。 - 前記事前計算テーブルは、前記部分空間に属する元のうち、0を除く1つ以上の元から選択された乗算対象の1つの元と、前記1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む、
請求項1に記載の数論変換処理装置。 - 前記組み合わせを乗算させることにより得られる積は、複数あり、
前記事前計算テーブルは、正負の符号変換によって値が変換される積の組については一方のみを含む、
請求項1に記載の数論変換処理装置。 - 前記事前計算テーブルは、部分空間に属する元のうち、前記ノイズの係数として出現する頻度が出現閾値より大きい1つ以上の元から選択された乗算対象の1つの元と、前記1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む、
請求項1に記載の数論変換処理装置。 - 前記処理部は、前記数論変換定数と前記ノイズの係数との積を、有限体Zq上での複数回の加算又は減算によって算出する、
請求項1に記載の数論変換処理装置。 - 前記数論変換定数と前記ノイズの係数との積は、前記事前計算テーブルに記憶されている第1の積と、前記事前計算テーブルに記憶されていない第2の積とを含み、
前記処理部は、前記第1の積を前記事前計算テーブルから読み出し、前記第2の積を、有限体Zq上での複数回の加算又は減算によって算出する、
請求項6に記載の数論変換処理装置。 - 格子暗号のノイズの数論変換処理方法であって、
有限体Zqの部分空間に属する前記ノイズの係数を示す1つ以上の元から選択された乗算対象の1つの元と、1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む事前計算テーブルを記憶部から読み出すステップと、
前記事前計算テーブルを用いて、前記ノイズの数論変換を実行するステップと、
を含む数論変換処理方法。 - 格子暗号のノイズの数論変換処理を実行するコンピュータを、
有限体Zqの部分空間に属する前記ノイズの係数を示す1つ以上の元から選択された乗算対象の1つの元と、1つ以上の数論変換定数から選択された乗算対象の1つの数論変換定数との組み合わせを乗算させることにより得られた1つ以上の積を含む事前計算テーブルを用いて、前記ノイズの数論変換を実行する処理部、
として機能させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020038923A JP7273753B2 (ja) | 2020-03-06 | 2020-03-06 | 数論変換処理装置、数論変換処理方法及びプログラム |
US17/005,390 US11922135B2 (en) | 2020-03-06 | 2020-08-28 | Number-theoretic transform processing apparatus, number-theoretic transform processing method, and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020038923A JP7273753B2 (ja) | 2020-03-06 | 2020-03-06 | 数論変換処理装置、数論変換処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021140074A JP2021140074A (ja) | 2021-09-16 |
JP7273753B2 true JP7273753B2 (ja) | 2023-05-15 |
Family
ID=77555712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020038923A Active JP7273753B2 (ja) | 2020-03-06 | 2020-03-06 | 数論変換処理装置、数論変換処理方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11922135B2 (ja) |
JP (1) | JP7273753B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220078155A (ko) * | 2020-12-03 | 2022-06-10 | 삼성전자주식회사 | 암호 프로세서, 암호 프로세서의 동작 방법 및 이를 포함한 전자 장치 |
US11444767B1 (en) * | 2021-03-03 | 2022-09-13 | Nxp B.V. | Method for multiplying polynomials for a cryptographic operation |
US11792004B2 (en) * | 2021-09-17 | 2023-10-17 | Intel Corporation | Polynomial multiplication for side-channel protection in cryptography |
CN116308989B (zh) * | 2022-12-09 | 2023-10-13 | 杭州后量子密码科技有限公司 | 一种全同态快速数论变换的gpu加速方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10075288B1 (en) * | 2014-02-28 | 2018-09-11 | The Governing Council Of The University Of Toronto | Systems, devices, and processes for homomorphic encryption |
US10791123B2 (en) * | 2015-11-25 | 2020-09-29 | Yaron Gvili | Selectivity in privacy and verification with applications |
CN106685663B (zh) * | 2017-02-15 | 2019-07-19 | 华中科技大学 | 一种环域上误差学习问题的加密方法及电路 |
DE102017117907B4 (de) * | 2017-08-07 | 2023-04-27 | Infineon Technologies Ag | Durchführen einer kryptografischen Operation |
JP7125857B2 (ja) * | 2018-05-18 | 2022-08-25 | 日本電信電話株式会社 | 暗号化システム、暗号化装置、復号装置、暗号化方法、復号方法、及びプログラム |
DE102019108095A1 (de) * | 2019-03-28 | 2020-10-01 | Infineon Technologies Ag | Ausführen einer kryptografischen Operation |
-
2020
- 2020-03-06 JP JP2020038923A patent/JP7273753B2/ja active Active
- 2020-08-28 US US17/005,390 patent/US11922135B2/en active Active
Non-Patent Citations (2)
Title |
---|
BORTOS, L., KANNWISCHER, M. J. and SCHWABE, P.,Memory-Efficient High-Speed Implementation of Kyber on Cortex-M4,Cryptology ePrint Archive,Paper 2019/489,[online],2019年05月20日,pp.1-20,URL:https://eprint.iacr.org/2019/489 |
POPPELMANN, T., ODER, T. and GUNEYSU, T.,High-Performance Ideal Lattice-Based Cryptography on 8-bit ATxmega Microcontrollers,Cryptology ePrint Archive,Paper 2015/382 ver:20150619:151641,[online],2015年06月19日,pp.1-20,URL:https://eprint.iacr.org/archive/2015/382/20150619:151641 |
Also Published As
Publication number | Publication date |
---|---|
JP2021140074A (ja) | 2021-09-16 |
US11922135B2 (en) | 2024-03-05 |
US20210279040A1 (en) | 2021-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7273753B2 (ja) | 数論変換処理装置、数論変換処理方法及びプログラム | |
US11509454B2 (en) | Apparatus for processing modular multiply operation and methods thereof | |
Pöppelmann et al. | Towards practical lattice-based public-key encryption on reconfigurable hardware | |
CN110199338B (zh) | 秘密计算系统、秘密计算装置、秘密计算方法、记录介质 | |
CN110199339B (zh) | 秘密计算系统、秘密计算装置、秘密计算方法、记录介质 | |
JP7067632B2 (ja) | 秘密シグモイド関数計算システム、秘密ロジスティック回帰計算システム、秘密シグモイド関数計算装置、秘密ロジスティック回帰計算装置、秘密シグモイド関数計算方法、秘密ロジスティック回帰計算方法、プログラム | |
US20230254115A1 (en) | Protection of transformations by intermediate randomization in cryptographic operations | |
US20240152331A1 (en) | Residue number system in a photonic matrix accelerator | |
Bos et al. | Efficient SIMD arithmetic modulo a Mersenne number | |
CN109416894B (zh) | 秘密计算系统、秘密计算装置、秘密计算方法及记录介质 | |
US8909689B2 (en) | Arithmetic device | |
US20230119749A1 (en) | Large-precision homomorphic comparison using bootstrapping | |
KR102491902B1 (ko) | 완전동형암호 기법으로 암호화된 데이터의 연산을 위한 장치 및 방법 | |
US20220147595A1 (en) | Faster matrix multiplication via sparse decomposition | |
Nti et al. | Asic design of low area rsa cryptocore based on montgomery multiplier | |
WO2016114292A1 (ja) | 乱数生成装置、乱数生成方法、およびプログラム | |
Tchernykh et al. | Cryptographic Primitives Optimization Based on the Concepts of the Residue Number System and Finite Ring Neural Network | |
JP7511525B2 (ja) | 内積計算装置、内積計算方法、および、内積計算プログラム | |
Lou et al. | Fast exponentiation by folding the signed-digit exponent in half | |
JP2015135452A (ja) | ペアリング演算装置、マルチペアリング演算装置、プログラム | |
Eriksson | Implementing and Evaluating the Quantum Resistant Cryptographic Scheme Kyber on a Smart Card | |
US20240250801A1 (en) | Apparatus and method for cryptography secure against side-channel attacks | |
JP3875183B2 (ja) | 演算装置 | |
JP2001194996A (ja) | 多項式の除算装置 | |
Omondi et al. | Normal-Basis Arithmetic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7273753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |