JP7271101B2 - Nitride semiconductor epi substrate - Google Patents

Nitride semiconductor epi substrate Download PDF

Info

Publication number
JP7271101B2
JP7271101B2 JP2018138174A JP2018138174A JP7271101B2 JP 7271101 B2 JP7271101 B2 JP 7271101B2 JP 2018138174 A JP2018138174 A JP 2018138174A JP 2018138174 A JP2018138174 A JP 2018138174A JP 7271101 B2 JP7271101 B2 JP 7271101B2
Authority
JP
Japan
Prior art keywords
layer
spacer layer
nitride semiconductor
thickness
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018138174A
Other languages
Japanese (ja)
Other versions
JP2019047113A (en
Inventor
浩司 大石
典子 大森
芳久 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to TW107128806A priority Critical patent/TW201924045A/en
Priority to US16/104,148 priority patent/US10559679B2/en
Publication of JP2019047113A publication Critical patent/JP2019047113A/en
Application granted granted Critical
Publication of JP7271101B2 publication Critical patent/JP7271101B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、高周波化、高出力化が可能なパワーデバイス用途の窒化物半導体エピ基板における、同デバイス特性を向上するための基板構造に関する。 TECHNICAL FIELD The present invention relates to a substrate structure for improving device characteristics in a nitride semiconductor epitaxial substrate for use in power devices capable of achieving high frequency and high output power.

窒化物半導体、特に窒化ガリウム系化合物半導体基板を用いた高電子移動度トランジスタ(HEMT)では、電子走行層と電子供給層との間に、いわゆるスペーサー層を介在させることで電気特性を向上させる技術が知られている。 In a high electron mobility transistor (HEMT) using a nitride semiconductor, particularly a gallium nitride-based compound semiconductor substrate, a technique for improving electrical characteristics by interposing a so-called spacer layer between an electron transit layer and an electron supply layer. It has been known.

特許文献1には、ヘテロ構造を有する窒化物系III-V族化合物半導体装置において、チャネル層を構成する第1の二元化合物半導体層と、バリア層を構成し、AlおよびGaの組成比が一定であるAlGaNからなる三元混晶半導体層と、前記第1の二元化合物半導体層と前記三元混晶半導体層との間に介在される第2の二元化合物半導体層とを含み、前記第1の二元化合物半導体層は、GaNであり、前記第2の二元化合物半導体層は、層厚が1分子層以上4分子層以下のAlNである、という技術の開示がある。 In Patent Document 1, in a nitride-based III-V group compound semiconductor device having a heterostructure, a first binary compound semiconductor layer forming a channel layer and a barrier layer forming a barrier layer, in which the composition ratio of Al and Ga is A ternary mixed crystal semiconductor layer made of constant AlGaN, and a second binary compound semiconductor layer interposed between the first binary compound semiconductor layer and the ternary mixed crystal semiconductor layer, A technique is disclosed in which the first binary compound semiconductor layer is GaN, and the second binary compound semiconductor layer is AlN having a layer thickness of 1 molecular layer or more and 4 molecular layers or less.

特許文献2には、各々Gaを必須とするIII族元素の窒化物からなる電子供給層と、スペーサー層と、チャネル層とがこの順序にて格子整合形態で接合された構造を有し、前記スペーサー層がAlGaN層からなるとともに、当該スペーサー層の前記チャネル層と接する領域のAlN混晶比を、残余の領域よりも高くした化合物半導体素子の開示がある。 Patent Document 2 discloses a structure in which an electron supply layer made of a group III element nitride essentially containing Ga, a spacer layer, and a channel layer are joined in this order in a lattice-matched manner, and There is disclosed a compound semiconductor device in which a spacer layer is made of an AlGaN layer, and the AlN mixed crystal ratio of the region of the spacer layer in contact with the channel layer is higher than that of the remaining region.

特開2004-200711号公報Japanese Patent Application Laid-Open No. 2004-200711 特開2003-229439号公報JP-A-2003-229439

特許文献1の発明では、スペーサー層、すなわち、前述の第2の二元化合物半導体層にAlNを用いた場合、AlNが6.2eVという極めて大きなバンドギャップを有するので、その層厚が厚くなり過ぎるとバリア層からチャネル層への電流注入が阻害されヘテロ構造として機能しなくなることを考慮して、膜厚を1分子層以上4分子層以下とすることで、接合界面の急峻性を維持しつつ、トンネル効果によって充分なキャリア輸送を行えるようにしている。 In the invention of Patent Document 1, when AlN is used for the spacer layer, that is, the second binary compound semiconductor layer described above, AlN has an extremely large bandgap of 6.2 eV, so the layer thickness becomes too thick. Considering that current injection from the barrier layer to the channel layer is hindered and the heterostructure does not function, the film thickness is set to 1 molecular layer or more and 4 molecular layers or less, while maintaining the sharpness of the junction interface. , the tunnel effect enables sufficient carrier transport.

特許文献2の発明では、AlGaNスペーサー層全体ではなく、2DEG層に対するピエゾ電界効果が最も顕著に期待できる、チャネル層との境界領域のAlN混晶比を、残余の領域に対し選択的に高くすることで、この問題の解決を図っている。すなわち、スペーサー層の全体ではなく、境界領域についてのみAlN混晶比を高めること、具体的には、スペーサー層の厚さを格子緩和が生じない程度に留めつつ、AlN混晶比を高めることにより、チャネル層に対するピエゾ電界印加効果を大幅に増加させている。また、境界領域のAlN混晶比を高くすることで、スペーサー層側の伝導帯底エネルギーレベルEcが上昇し、伝導帯不連続値をより大きくすることができ、自発分極効果も高められる。これらのことにより、スペーサー層を一様な組成で構成する構造と比較して、チャネル層側に三角ポテンシャルをより深くかつ狭く形成することができ、2DEG層中の電子濃度の増大ひいては素子の高出力化を図っている。 In the invention of Patent Document 2, the AlN mixed crystal ratio of the boundary region with the channel layer, where the most remarkable piezoelectric field effect can be expected for the 2DEG layer rather than the entire AlGaN spacer layer, is selectively increased with respect to the remaining region. We are trying to solve this problem. That is, by increasing the AlN mixed crystal ratio only in the boundary region instead of the entire spacer layer, specifically, by increasing the AlN mixed crystal ratio while keeping the thickness of the spacer layer to the extent that lattice relaxation does not occur. , greatly increases the piezoelectric field application effect on the channel layer. Further, by increasing the AlN mixed crystal ratio in the boundary region, the conduction band bottom energy level Ec on the spacer layer side can be increased, the conduction band discontinuity value can be increased, and the spontaneous polarization effect can be enhanced. As a result, the triangular potential can be formed deeper and narrower on the channel layer side than in a structure in which the spacer layer has a uniform composition. We are working on output.

このように、上記いずれの発明も、HEMT構造において有用な技術といえるが、特に、スペーサー層をより薄くすることに関しては、十分に検討が尽くされてきたとは言い難く、さらなる改良の余地があると考えられる。 As described above, any of the above inventions can be said to be a useful technology in the HEMT structure, but in particular, it is difficult to say that the reduction of the thickness of the spacer layer has been sufficiently studied, and there is room for further improvement. it is conceivable that.

本発明は、かかる課題に鑑み、薄いスペーサー層を有する構造でありながら、さらに高性能な窒化物半導体装置に適した窒化物半導体エピ基板の提供を目的とする。 SUMMARY OF THE INVENTION In view of such problems, it is an object of the present invention to provide a nitride semiconductor epitaxial substrate that has a structure having a thin spacer layer and is suitable for a nitride semiconductor device with higher performance.

本発明の窒化物半導体エピ基板は、チャネル層、スペーサー層、電子供給層がこの順に積層され、前記チャネル層がGaN、前記スペーサー層がAlaGa1-aN(0<a<0.5)、前記電子供給層がAlxInyGa1-x-yN(0<x+y≦1)、前記スペーサー層の層厚は2分子層以下、の層構造を備えることを特徴とする。 In the nitride semiconductor epitaxial substrate of the present invention, a channel layer, a spacer layer, and an electron supply layer are laminated in this order, and the channel layer is GaN and the spacer layer is Al a Ga 1-a N (0<a<0.5). ), the electron supply layer is Al x In y Ga 1-xy N (0<x+y≦1), and the spacer layer has a layer thickness of two molecular layers or less.

かかる構成を有することで、従来は、スペーサー層が存在することにより電流コラプス抑制効果が十分得られなかったという問題点があったが、これが有意に改善された窒化物半導体エピ基板とすることができる。 By having such a structure, there has conventionally been a problem that the current collapse suppressing effect was not sufficiently obtained due to the presence of the spacer layer, but the nitride semiconductor epitaxial substrate can significantly improve this problem. can.

また、このような窒化物半導体エピ基板を用いた窒化物半導体HEMTは、より優れた電気特性を有するものとなり、好適である。 In addition, a nitride semiconductor HEMT using such a nitride semiconductor epitaxial substrate has better electrical characteristics, which is preferable.

本発明によれば、スペーサー層が存在するために電流コラプス抑制効果が十分得られなかったという問題点が有意に改善された窒化物半導体エピ基板を提供することができ、これを用いた窒化物半導体HEMTは、優れた電気特性を発揮することができる。 ADVANTAGE OF THE INVENTION According to the present invention, it is possible to provide a nitride semiconductor epitaxial substrate that significantly overcomes the problem that a sufficient current collapse suppression effect cannot be obtained due to the presence of a spacer layer. Semiconductor HEMTs can exhibit excellent electrical properties.

本発明の窒化物半導体エピ基板の一態様を示す断面概略図。FIG. 2 is a schematic sectional view showing one mode of the nitride semiconductor epitaxial substrate of the present invention; 比較例1および実施例1に係る、電子供給層4/スペーサー層S/チャネル層3付近をSTEM観察した断面図とSTEM-EDS分析して得た元素比の結果を表す図。FIG. 10 is a cross-sectional view obtained by observing electron supply layer 4/spacer layer S/channel layer 3 in the vicinity of electron supply layer 4/spacer layer S/channel layer 3 according to Comparative Example 1 and Example 1, and FIG. 実施例1に係る、電子供給層4/スペーサー層S/チャネル層3付近を、図2より低倍率で断面STEM観察した場合における明視野STEM像(左)、HAADF-STEM像(右)。A bright-field STEM image (left) and an HAADF-STEM image (right) of cross-sectional STEM observation at a lower magnification than in FIG.

以下、本発明を図面も参照して詳細に説明する。本発明の窒化物半導体エピ基板は、チャネル層3、スペーサー層S、電子供給層4がこの順に積層され、前記チャネル層3がGaN、前記スペーサー層がAlaGa1-aN(0<a<0.5)、前記電子供給層4がAlxInyGa1-x-yN(0<x+y≦1)、前記スペーサー層Sの層厚は2分子層以下、の層構造を備える。 Hereinafter, the present invention will be described in detail with reference to the drawings as well. In the nitride semiconductor epitaxial substrate of the present invention, a channel layer 3, a spacer layer S and an electron supply layer 4 are laminated in this order, the channel layer 3 being GaN and the spacer layer being Al a Ga 1-a N (0<a <0.5), the electron supply layer 4 is AlxInyGa1 -xyN (0<x+y≤1), and the spacer layer S has a layer thickness of two molecular layers or less.

図1は、本発明の窒化物半導体エピ基板の一態様を示す断面概略図である。なお、本発明で示す図はすべて、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。 FIG. 1 is a schematic cross-sectional view showing one embodiment of the nitride semiconductor epitaxial substrate of the present invention. It should be noted that all the drawings shown in the present invention are schematic simplifications and exaggerated shapes for the sake of explanation, and the shapes, dimensions and ratios of details differ from the actual ones.

図1に示す窒化物半導体基板Zは、下地基板1上に、バッファ層2、チャネル層3、スペーサー層S、電子供給層4が順次形成されたものである。なお、図示しないが、さらに電極、必要に応じてキャップ層を付与することで、HEMTとすることができる。 The nitride semiconductor substrate Z shown in FIG. 1 has a base substrate 1 on which a buffer layer 2, a channel layer 3, a spacer layer S and an electron supply layer 4 are sequentially formed. Although not shown, a HEMT can be formed by adding electrodes and, if necessary, a cap layer.

本発明は、ヘテロ界面を有し、その界面近傍に発生する二次元電子ガス(2DEG)を電流経路として用いるHEMTにおいて、特に好適な特性を発揮するものである。従って、下地基板1とバッファ層2は、その素材や、物性、構造、製造方法に格別の制限はなく、広く公知の手法が適用できる。 INDUSTRIAL APPLICABILITY The present invention exhibits particularly favorable characteristics in a HEMT that has a heterointerface and uses a two-dimensional electron gas (2DEG) generated in the vicinity of the interface as a current path. Therefore, the base substrate 1 and the buffer layer 2 are not particularly limited in their materials, physical properties, structures, and manufacturing methods, and widely known techniques can be applied.

下地基板1としては、シリコン単結晶、炭化ケイ素、サファイア、及び窒化ガリウム(GaN)等が挙げられる。ところで、これらの材料において、絶縁性がより高い炭化ケイ素、サファイア等と比べて、シリコン単結晶は、縦方向の耐圧の点で不利になりがちであるが、大口径化が容易で低コスト化できる点では好適といえるので、本発明では、シリコン単結晶を用いた窒化物半導体基板を例示する。 Examples of the base substrate 1 include silicon single crystal, silicon carbide, sapphire, gallium nitride (GaN), and the like. By the way, among these materials, compared to silicon carbide, sapphire, etc., which have higher insulating properties, silicon single crystal tends to be disadvantageous in terms of vertical breakdown voltage, but it is easy to increase the diameter and reduce cost. In the present invention, a nitride semiconductor substrate using a silicon single crystal is exemplified because it can be said to be suitable in that it can be made.

バッファ層2としては、例えば、特許第5159858号公報または特許第5188545号公報に開示のあるバッファ層構造が適用できる。具体的には、第一層が厚さ50~200nmのAlN、第二層が厚さ100~300nmのAlGaNで構成される層や、AlxGa1-xN単結晶層(0.6≦x≦1.0)及びAlyGa1-yN単結晶層(0≦y≦0.5)が基板側からこの順に交互に繰り返し積層され、該AlxGa1-xN単結晶層(0.6≦x≦1.0)には、炭素が1×1018~1×1021atoms/cm3含まれ、該AlyGa1-yN単結晶層(0≦y≦0.5)には、炭素が1×1017~1×1021atoms/cm3含まれる多層バッファ層が適用できる。さらには、チャネル層3に接するように、高抵抗のバッファ層、一例として、炭素濃度1×1018~3×1018atoms/cm3、厚さ100~200nm程度のGaN層があると、このGaN層による縦方向の耐圧向上効果が発揮され、特に好ましい。 As the buffer layer 2, for example, a buffer layer structure disclosed in Japanese Patent No. 5159858 or Japanese Patent No. 5188545 can be applied. Specifically, the first layer is composed of AlN with a thickness of 50 to 200 nm and the second layer is composed of AlGaN with a thickness of 100 to 300 nm, or an Al x Ga 1-x N single crystal layer (0.6 ≤ x≦1.0) and an Al y Ga 1-y N single crystal layer (0≦y≦0.5) are alternately laminated in this order from the substrate side, and the Al x Ga 1-x N single crystal layer ( 0.6≦x≦1.0) contains 1×10 18 to 1×10 21 atoms/cm 3 of carbon, and the Al y Ga 1-y N single crystal layer (0≦y≦0.5 ), a multilayer buffer layer containing 1×10 17 to 1×10 21 atoms/cm 3 of carbon can be applied. Furthermore, if a high-resistance buffer layer, for example, a GaN layer having a carbon concentration of 1×10 18 to 3×10 18 atoms/cm 3 and a thickness of about 100 to 200 nm is provided in contact with the channel layer 3, this This is particularly preferable because the effect of improving the breakdown voltage in the vertical direction by the GaN layer is exhibited.

本発明において、チャネル層3は第1の13族元素の窒化物半導体からなり、電子供給層4は第1の13族元素及び第2の13族元素の窒化物半導体からなる。13族元素は、ガリウム(Ga)、アルミニウム(Al)及びインジウム(In)等である。本発明において、第1の13族元素は、Ga、Al及びInのいずれか一つの元素であり、第2の13族元素は、Ga、Al及びInのいずれか一つの元素であって、第1の13族元素以外の元素である。第1の13族元素がGa、第2の13族元素がAlである組み合わせが、基板設計の自由度の高さの点で好適である。 In the present invention, the channel layer 3 is made of a nitride semiconductor of a first group 13 element, and the electron supply layer 4 is made of a nitride semiconductor of a first group 13 element and a second group 13 element. Group 13 elements include gallium (Ga), aluminum (Al) and indium (In). In the present invention, the first group 13 element is any one element of Ga, Al and In, the second group 13 element is any one element of Ga, Al and In, It is an element other than the 13th group element of 1. A combination in which the first Group 13 element is Ga and the second Group 13 element is Al is preferable in terms of a high degree of freedom in substrate design.

チャネル層3及び電子供給層4は、その層厚について格別の制限はなく、概ねチャネル層3については0.3~3.0μm、電子供給層4については10~100nmである。また、電子供給層4には、各種の元素がドープされていてもよい。各種の元素として、例えば、炭素、リン、マグネシウム、ケイ素、鉄、酸素、及び水素等が挙げられる。 The thickness of the channel layer 3 and the electron supply layer 4 is not particularly limited. Further, the electron supply layer 4 may be doped with various elements. Various elements include, for example, carbon, phosphorus, magnesium, silicon, iron, oxygen, and hydrogen.

そして本発明では、チャネル層3と電子供給層4との間に、スペーサー層Sを有している。このスペーサー層Sも、基本的には、従来技術におけるスペーサー層と同じ機能を得るためのものであり、HEMTにおける二次元電子ガス濃度の増大による高出力化と電子移動度の向上との両立を目的としている。 In the present invention, a spacer layer S is provided between the channel layer 3 and the electron supply layer 4 . This spacer layer S is also basically for obtaining the same function as the spacer layer in the prior art, and is intended to achieve both high output and improved electron mobility by increasing the concentration of the two-dimensional electron gas in the HEMT. purpose.

本発明では、スペーサー層SがAlaGa1-aN(0<a<0.5)、電子供給層4がAlxInyGa1-x-yN(0<x+y≦1)、スペーサー層Sの層厚は2分子層以下、特にスペーサー層Sの層厚は2分子層以下、という形態に特徴がある。 In the present invention, the spacer layer S is Al a Ga 1-a N (0<a<0.5), the electron supply layer 4 is Al x In y Ga 1-xy N (0<x+y≦1), and the spacer layer S has a layer thickness of two molecular layers or less, and in particular, the spacer layer S has a layer thickness of two molecular layers or less.

このような形態は、窒化物半導体基板Zの断面を走査透過電子顕微鏡(STEM)により観察し、エネルギー分散型X線分光法(EDS)で元素分析することで特定される。図2に、比較例1及び実施例1に係る、電子供給層4/スペーサー層S/チャネル層3付近をSTEM観察した断面図、電子供給層4/スペーサー層S/チャネル層3付近をSTEM-EDS分析して得た結果を示す。なお、EDSはSTEM装置に付属するEDS測定装置により測定される。 Such a form is specified by observing a cross section of the nitride semiconductor substrate Z with a scanning transmission electron microscope (STEM) and performing elemental analysis with an energy dispersive X-ray spectroscopy (EDS). FIG. 2 is a cross-sectional view of electron supply layer 4/spacer layer S/channel layer 3 near the electron supply layer 4/spacer layer S/channel layer 3 in Comparative Example 1 and Example 1 observed by STEM. The results obtained by EDS analysis are shown. EDS is measured by an EDS measuring device attached to the STEM device.

なお、EDSで得られた値は、その測定原理上、数値はあくまで参考値であるが、異なる元素同士の存在比率は正確に反映されており、本発明においても、対象とする元素のAlがどのような分布をしているかを、概ね正確に知ることができる。 Note that the values obtained by EDS are only reference values due to the principle of measurement, but they accurately reflect the abundance ratios of different elements. It is possible to roughly know exactly what kind of distribution is being done.

スペーサー層Sは、AlaGa1-aN(0<a<0.5)の組成を有する。スペーサー層として機能させること、すなわち、移動度を向上させるには、Alがある程度存在している必要がある。本発明のように、チャネル層3がGaNであれば、Al組成aは0.1程度から移動度向上効果が発現され、aが大きいほどその効果は高くなる。 The spacer layer S has a composition of Al a Ga 1-a N (0<a<0.5). A certain amount of Al must be present in order to function as a spacer layer, that is, to improve mobility. If the channel layer 3 is made of GaN as in the present invention, the mobility improvement effect is manifested from an Al composition a of about 0.1, and the effect increases as a increases.

ところで、スペーサー層Sは、GaNからなるチャネル層3に直接接しているため、aに比例して大きくなるGaNとの格子定数の差により、その界面に発生する歪に起因して転位密度が増加する。この増加した転位密度が、電流コラプス悪化の一因と考えられる。 By the way, since the spacer layer S is in direct contact with the channel layer 3 made of GaN, the difference in lattice constant with GaN, which increases in proportion to a, increases the dislocation density due to the strain generated at the interface. do. This increased dislocation density is considered to be one of the causes of deterioration of current collapse.

また、有機金属気相成長法(MOCVD法)で層形成する場合、AlaGa1-aN(0<a<0.5)の組成を有するスペーサー層Sは、GaNに比べて炭素をより多く含み、電流コラプスを悪化させているといえる。 Further, when the layer is formed by the metal organic chemical vapor deposition method (MOCVD method), the spacer layer S having a composition of Al a Ga 1-a N (0<a<0.5) contains more carbon than GaN. It can be said that the current collapse is aggravated due to the large amount of the current.

さらに、AlaGa1-aN(0<a<0.5)の組成を有するスペーサー層Sの厚さが薄い方が、チャネル層3のGaNとより格子整合するため、欠陥が入りにくく、電流コラプスの抑制に効果がある。しかし、同じ厚さであれば、aが大きいと、GaNとの格子定数差が拡大するので、GaNからなるチャネル層3中に発生する欠陥量は多くなる。 Furthermore, the thinner the spacer layer S having a composition of Al a Ga 1-a N (0<a<0.5) is, the more lattice-matched it is with the GaN of the channel layer 3, so defects are less likely to occur. It is effective in suppressing current collapse. However, if the thickness is the same, the larger the value of a, the larger the difference in lattice constant from GaN.

以上まとめると、スペーサー層SがAlaGa1-aN(0<a<0.5)からなる場合、電流コラプス抑制効果の観点からは、厚さは薄いほど、aは小さいほど好ましいが、aは所定の値以上でないと、移動度向上が図れない、といえる。 In summary, when the spacer layer S is made of Al a Ga 1-a N (0<a<0.5), from the viewpoint of the current collapse suppression effect, the thinner the thickness and the smaller the value of a, the better. It can be said that the mobility cannot be improved unless a is equal to or greater than a predetermined value.

上記の観点に基づいて、以下、従来技術との相違について、詳しく説明する。 Based on the above viewpoints, differences from the prior art will be described in detail below.

特許文献1では、層厚が1分子層以上4分子層以下のAlNであるスペーサー層を例示している。すなわち、AlNであることによる欠点である、バリア層からチャネル層への電流注入阻害を、層厚を薄くすることで対応しようとするものである。しかし、AlNとGaNが直接接すると、界面での転位発生、AlN層の高炭素濃度は、スペーサー層がAlGaNの場合と比較すると、どうしても特性が劣る方向に進むことは否めない。 Patent Document 1 exemplifies a spacer layer made of AlN having a layer thickness of 1 molecular layer or more and 4 molecular layers or less. In other words, the current injection inhibition from the barrier layer to the channel layer, which is a drawback of AlN, is dealt with by reducing the layer thickness. However, when AlN and GaN are in direct contact with each other, dislocations are generated at the interface and the AlN layer has a high carbon concentration.

特許文献2では、チャネル層と接するスペーサー層のAl原子比率を残余より高くする、さらには、合金散乱の抑制効果を高めるため、チャネル層と接する箇所はAlNとすることが好ましく、そのAlNの層厚は、数原子層が好ましい、としている。すなわち、特許文献2においても、チャネル層と接する箇所はAlNが好ましく、AlNであることによるデメリットを、層厚を小さくすることで対処する技術思想があるといえる。 In Patent Document 2, in order to make the Al atomic ratio of the spacer layer in contact with the channel layer higher than that of the remainder, and furthermore, to enhance the effect of suppressing alloy scattering, the portion in contact with the channel layer is preferably AlN, and the AlN layer The thickness is preferably several atomic layers. In other words, it can be said that in Patent Document 2 as well, AlN is preferable for the portion in contact with the channel layer, and there is a technical idea of coping with the demerits of using AlN by reducing the layer thickness.

これに対して、本発明は、チャネル層3と接する箇所のスペーサー層SのAl原子比率、及び、スペーサー層Sの層厚、という2つのパラメータについて、さらに検討を行い、スペーサー層Sを薄くすることを基調としながら、スペーサー層SのAl原子比率との関係が、HEMTに対してどのような影響があるかを、新たな視点から検討したものである。 On the other hand, in the present invention, the thickness of the spacer layer S and the Al atomic ratio of the spacer layer S in contact with the channel layer 3 are further studied to make the spacer layer S thinner. Based on this, the relationship between the Al atomic ratio of the spacer layer S and the effect on the HEMT was studied from a new point of view.

すなわち、スペーサー層Sの存在が電流コラプスの悪化に寄与していることに重点を置き、特許文献1及び2に記載のスペーサー層に比べて、AlGaNからなるスペーサー層SのAl原子比率を低くし、かつ、厚さを薄くすることで、AlGaNと、チャネル層3を構成するGaNとより格子整合するので欠陥が入りにくくコラプスの抑制に効果があること、前記効果を有しつつ、本来スペーサー層が有する移動度向上効果が大きく損なわれない最適値が存在する、という現象を見出し、本発明に至ったものである。 That is, focusing on the fact that the presence of the spacer layer S contributes to the deterioration of the current collapse, the Al atomic ratio of the spacer layer S made of AlGaN is lowered compared to the spacer layers described in Patent Documents 1 and 2. In addition, by reducing the thickness, AlGaN and GaN forming the channel layer 3 are more lattice-matched, so defects are less likely to occur and there is an effect of suppressing collapse. The inventors have found a phenomenon that there is an optimum value that does not significantly impair the mobility improvement effect of , and have arrived at the present invention.

本発明は、スペーサー層Sの層厚が2分子層以下、という構成により、上記の作用効果が得られることを見出したものである。スペーサー層Sは必ず存在しないといけないので、下限は1分子層である。一方、スペーサー層Sは、やはり厚いと電流コラプス悪化の点で不利であることがわかってきたので、層厚は2分子以下が好ましいといえる。 In the present invention, the inventors have found that the above effects can be obtained by configuring the spacer layer S to have a layer thickness of two molecular layers or less. Since the spacer layer S must always exist, the lower limit is one molecular layer. On the other hand, it has been found that the thickness of the spacer layer S is disadvantageous in that the current collapse is worsened if it is too thick.

本発明では、スペーサー層S中のAl原子比率は、好適にはSTEM-EDSで評価する。ただし、1~2分子の厚さでAl原子比率を正確に評価することは、現状では極めて困難である。よって、STEM-EDSを用いても、高精度な定量化は望めないものの、例えば、電子供給層4とスペーサー層Sとを区別することと、それぞれの層のおおよそのAl原子比率を得ることは可能である。 In the present invention, the Al atomic ratio in the spacer layer S is preferably evaluated by STEM-EDS. However, it is currently extremely difficult to accurately evaluate the Al atomic ratio with a thickness of 1 to 2 molecules. Therefore, even if STEM-EDS is used, highly accurate quantification cannot be expected. It is possible.

図2では、比較例1と実施例1を対比している。スペーサー層Sが厚い比較例1では、スペーサー層Sの存在が写真からはっきり確認できる。これに対して、層厚が薄く、また解像度の関係で明瞭ではないものの、実施例1でもなんとか識別できる程度の濃淡は確認できている。また、実施例1では、図2のEDSグラフでは、スペーサー層Sと電子供給層4とのAl原子比率に差がないように見えるが、数値データの解析結果からは、スペーサー層SのAl原子比率は20%、電子供給層4のAl原子比率は15%であった。 In FIG. 2, Comparative Example 1 and Example 1 are compared. In Comparative Example 1, in which the spacer layer S is thick, the existence of the spacer layer S can be clearly confirmed from the photograph. On the other hand, although the layer thickness is thin and the resolution is not clear, even in Example 1, it is possible to confirm the gradation to the extent that it can be discriminated. In Example 1, the EDS graph of FIG. 2 does not seem to show any difference in the Al atom ratio between the spacer layer S and the electron supply layer 4, but the numerical data analysis results show that the Al atoms in the spacer layer S The ratio was 20%, and the Al atomic ratio of the electron supply layer 4 was 15%.

図3は、図2に示した実施例1の断面図のスペーサー層Sと電子供給層4との界面付近の境界をより鮮明に見えるように、図2よりさらに低倍率で観察した際の明視野STEM像(左)とHAADF-STEM像(右)である。HAADF像はZコントラストとなるため、分析領域に軽い原子が多いほど(ここではAlGaNのAl組成が高いほど)暗く映る。図3からは、下から順に最も明るい(GaN層)、最も暗い(スペーサー層)、前記2つの中間の明るさ(AlGaN電子供給層)のコントラストが異なる3つの層が確認できる。このように本発明のチャネル層3部分には、AlGaN電子供給層よりもAl組成比の高いスペーサー層の存在を明確に確認できる。 FIG. 3 is a diagram showing a brighter image observed at a lower magnification than in FIG. 2 so that the boundary near the interface between the spacer layer S and the electron supply layer 4 in the cross-sectional view of Example 1 shown in FIG. 2 can be seen more clearly. A field-of-view STEM image (left) and an HAADF-STEM image (right). Since the HAADF image has a Z-contrast, the more light atoms there are in the analysis region (here, the higher the Al composition of AlGaN), the darker it appears. From FIG. 3 , three layers having different contrasts can be confirmed in order from the bottom: the brightest (GaN layer), the darkest (spacer layer), and the intermediate brightness (AlGaN electron supply layer). Thus, the presence of the spacer layer having a higher Al composition ratio than the AlGaN electron supply layer can be clearly confirmed in the channel layer 3 portion of the present invention.

本発明では、スペーサー層SのAl原子比率が電子供給層4のAl原子比率より高いと、スペーサー層SのAl原子比率と電子供給層4のAl原子比率に差が無い場合との比較において、本来スペーサー層が持つ移動度向上効果をより保持できる、いう点で好ましいといえる。 In the present invention, when the Al atomic ratio of the spacer layer S is higher than the Al atomic ratio of the electron supply layer 4, compared with the case where there is no difference between the Al atomic ratio of the spacer layer S and the electron supply layer 4, It can be said that this is preferable in that the original mobility improvement effect of the spacer layer can be more retained.

なお、電子供給層4のAl原子比率は、10%以上30%以下の間が好ましい。すなわち、AlxInyGa1-x-yN(0<x+y≦1)において、xが0.1~0.3、yが0~0.9でx+y≦1であることが好ましい。電子供給層4の厚さも、特に制限はないが、10nmから60nmの間で適時設計される。 The Al atomic ratio of the electron supply layer 4 is preferably between 10% and 30%. That is, in Al x In y Ga 1-xy N (0<x+y≦1), x is preferably 0.1 to 0.3, y is 0 to 0.9, and x+y≦1. The thickness of the electron supply layer 4 is also not particularly limited, but is appropriately designed between 10 nm and 60 nm.

スペーサー層S中のAl原子比率によるプロファイル形状は、MOCVD法により、チャネル層3を形成した直後からの各種原料ガス、キャリアガスの流量、反応炉内圧力の調整に加えて、Al原料ガスの供給タイミング等を最適化することで、適切に得られる。 The profile shape due to the Al atomic ratio in the spacer layer S is obtained by the MOCVD method immediately after the channel layer 3 is formed. It can be obtained appropriately by optimizing the timing and the like.

本発明に係るスペーサー層S及び電子供給層4を、MOCVD法で得るための好適な一態様は、気相成長装置の反応炉内で、Ga原料ガス及びN原料ガスを用いてGaNからなるチャネル層3を形成した後、スペーサー層及び電子供給層を形成するにあたり、前記Ga原料ガス、前記N原料ガス及びAl原料ガスを用いて、炉内圧力200~300hPaで5~10秒間かけてスペーサー層Sを形成した後、前記スペーサー層形成時の成膜温度を保持したまま、速やかに原料ガスの供給比率を変えて前記電子供給層を形成する、というものである。 A preferred mode for obtaining the spacer layer S and the electron supply layer 4 according to the present invention by the MOCVD method is to form a channel made of GaN using a Ga source gas and an N source gas in a reactor of a vapor phase growth apparatus. After forming the layer 3, in forming the spacer layer and the electron supply layer, the Ga raw material gas, the N raw material gas and the Al raw material gas are used to form the spacer layer at a furnace pressure of 200 to 300 hPa for 5 to 10 seconds. After forming S, the electron supply layer is formed by rapidly changing the supply ratio of the raw material gases while maintaining the film formation temperature during the formation of the spacer layer.

このような方法によれば、分子蒸着のような手法でなくても、MOCVD法で1~2分子厚の窒化物半導体層を形成することができる。 According to such a method, a nitride semiconductor layer having a thickness of 1 to 2 molecules can be formed by MOCVD without using a technique such as molecular vapor deposition.

以上の通り、本発明の窒化物半導体エピ基板は、従来のスペーサー層を有するものと同様に、二次元電子ガスの移動度を向上させ、トランジスタを高速化できる効果を備えると同時に、スペーサー層導入による電流コラプス特性の悪化を抑制しつつ、AlGaN/GaN-HEMT素子のオン抵抗低減を図れる構造である。 As described above, the nitride semiconductor epitaxial substrate of the present invention has the effect of improving the mobility of the two-dimensional electron gas and increasing the speed of the transistor in the same manner as a conventional substrate having a spacer layer. It is a structure capable of reducing the on-resistance of the AlGaN/GaN-HEMT device while suppressing the deterioration of the current collapse characteristics due to .

以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。 EXAMPLES The present invention will be specifically described below based on examples, but the present invention is not limited to the following examples.

[共通の実験条件]
直径6インチ、厚さ1000μm、p型で比抵抗0.01Ωcm、面方位(111)のシリコン単結晶基板を下地基板1として準備した。これを公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、昇温及びガス置換後に、成長温度1000℃で15分間、水素100%雰囲気、炉内圧力135hPaの条件で熱処理を行い、下地基板1の表面の自然酸化膜を除去し、表面にシリコンの原子ステップを発現させた。
[Common experimental conditions]
A silicon single crystal substrate having a diameter of 6 inches, a thickness of 1000 μm, a p-type resistivity of 0.01 Ωcm, and a plane orientation of (111) was prepared as a base substrate 1 . After cleaning this by a known substrate cleaning method, it is set in an MOCVD apparatus, and after heating and gas replacement, heat treatment is performed at a growth temperature of 1000° C. for 15 minutes under conditions of a 100% hydrogen atmosphere and a furnace pressure of 135 hPa. Then, the natural oxide film on the surface of the underlying substrate 1 was removed, and silicon atomic steps were developed on the surface.

続けて、原料ガスとしてトリメチルアルミニウム(TMAl)、アンモニア(NH3)を用い、厚さ70nmのAlN単結晶を形成した。次に、成長温度1000℃、炉内圧力を60hPaに調整して、原料ガスとしてトリメチルガリウム(TMG)、TMAl、NH3を用いて、厚さ300nmのAl0.1Ga0.9N単結晶層を形成した。次に、原料ガスとしてTMG、TMAl、NH3を用いて、厚さ5nmのAlN単結晶層、及び厚さ30nmのAl0.1Ga0.9N単結晶層を交互に積層し、層厚約2450nmの多層構造を形成した。以上のようにして、前記下地基板1の上にバッファ層2を形成した。 Subsequently, an AlN single crystal having a thickness of 70 nm was formed using trimethylaluminum (TMAl) and ammonia (NH 3 ) as raw material gases. Next, the growth temperature was adjusted to 1000° C., the furnace pressure was adjusted to 60 hPa, and trimethylgallium (TMG), TMAl, and NH 3 were used as raw material gases to form an Al 0.1 Ga 0.9 N single crystal layer with a thickness of 300 nm. . Next, using TMG, TMAl, and NH 3 as raw material gases, an AlN single crystal layer with a thickness of 5 nm and an Al 0.1 Ga 0.9 N single crystal layer with a thickness of 30 nm are alternately laminated to form a multilayer with a layer thickness of about 2450 nm. formed a structure. The buffer layer 2 was formed on the underlying substrate 1 as described above.

前記バッファ層2の上に、チャネル層3として、成長温度1030℃、炉内圧力200hPaに調整して、厚さ3000nmのGaN単結晶層を積層した。 On the buffer layer 2, a GaN single crystal layer having a thickness of 3000 nm was stacked as the channel layer 3 at a growth temperature of 1030° C. and a reactor pressure of 200 hPa.

前記チャネル層3の上に、後述する実施例1及び比較例1に記載の条件で、それぞれスペーサー層S(AlaGa1-aN)を形成した。 A spacer layer S (Al a Ga 1-a N) was formed on the channel layer 3 under the conditions described later in Example 1 and Comparative Example 1, respectively.

そして、スペーサー層Sの上に、電子供給層4として、成長温度1000℃、炉内圧力200hPaに調整して、厚さ24nmのAl0.18Ga0.82N単結晶層を形成し、さらに、キャップ層として4nmのGaN層を形成した。以上の通りの工程を経て、評価用の窒化物半導体エピ基板を得た。なお、気相成長により形成した各層の厚さや炭素濃度の制御は、原料ガスの流量及び供給時間、基板温度、その他公知の成長条件の調整により行った。 Then, on the spacer layer S, an Al 0.18 Ga 0.82 N single crystal layer with a thickness of 24 nm is formed as the electron supply layer 4 by adjusting the growth temperature to 1000° C. and the furnace pressure to 200 hPa, and further as a cap layer. A 4 nm GaN layer was formed. Through the steps described above, a nitride semiconductor epitaxial substrate for evaluation was obtained. The thickness and carbon concentration of each layer formed by vapor phase epitaxy were controlled by adjusting the flow rate and supply time of source gas, substrate temperature, and other known growth conditions.

[実施例1]
成長温度1030℃、炉内圧力200hPaで、原料ガスとしてTMG、TMAl、NH3を1.5秒間導入して、前記チャネル層3の上にスペーサー層Sを形成し、実施例1とした。図2から評価した結果、その層厚は約0.25nm(1分子層)であった。
[Example 1]
A spacer layer S was formed on the channel layer 3 by introducing TMG, TMAl and NH 3 as material gases for 1.5 seconds at a growth temperature of 1030° C. and a furnace pressure of 200 hPa. As a result of evaluation from FIG. 2, the layer thickness was about 0.25 nm (one molecular layer).

[比較例1]
成長温度1030℃、炉内圧力50hPaで、原料ガスとしてTMG、TMAl、NH3を10秒間導入して、前記チャネル層3の上にスペーサー層Sを形成し、比較例1とした。この場合は、スペーサー層S中のAl含有量が実施例1よりも相当高くなり、厚さ方向にAl組成比が50%を超える高Al濃度の領域が形成される。その層厚は約1nm(4分子層)であった。
[Comparative Example 1]
A spacer layer S was formed on the channel layer 3 by introducing TMG, TMAl and NH 3 as material gases for 10 seconds at a growth temperature of 1030° C. and a furnace pressure of 50 hPa. In this case, the Al content in the spacer layer S becomes considerably higher than that in Example 1, and a high Al concentration region having an Al composition ratio exceeding 50% is formed in the thickness direction. The layer thickness was about 1 nm (4 molecular layers).

得られた実施例1及び比較例1の窒化物半導体エピ基板について、スペーサー層S、およびこれに隣接するチャネル層3と電子供給層4の一部について、断面観察と元素分析を行った。その条件を以下に示す。 With respect to the obtained nitride semiconductor epitaxial substrates of Example 1 and Comparative Example 1, the spacer layer S and part of the channel layer 3 and the electron supply layer 4 adjacent thereto were subjected to cross-sectional observation and elemental analysis. The conditions are shown below.

[評価1~STEM観察]
それぞれの窒化物半導体エピ基板を直径方向に劈開し、主面中央付近から破片をサンプリングし、FIB(Focused Ion Beam;集束イオンビーム)法により薄片化して、測定用の試料を得た。この試料を、STEM(走査透過電子顕微鏡)により観察した。使用した装置は、日本電子(株)製JEM-ARM200Fであり、加速電圧を200kVとした。また、元素分析は、用いたSTEMに付属のEDS測定器(エネルギー分散型X線分光器)(JED-2300T)で行い、測定条件は、加速電圧200kV、ビーム径0.1nmφ、エネルギー分解能約140eVとした。
[Evaluation 1 to STEM observation]
Each nitride semiconductor epitaxial substrate was cleaved in the diameter direction, fragments were sampled from the vicinity of the center of the main surface, and thinned by FIB (Focused Ion Beam) method to obtain a sample for measurement. This sample was observed by STEM (Scanning Transmission Electron Microscope). The apparatus used was JEM-ARM200F manufactured by JEOL Ltd., and the acceleration voltage was set to 200 kV. In addition, elemental analysis was performed with an EDS measuring device (energy dispersive X-ray spectrometer) (JED-2300T) attached to the STEM used, and the measurement conditions were an acceleration voltage of 200 kV, a beam diameter of 0.1 nmφ, and an energy resolution of about 140 eV. and

[評価2~EDS分析]
上記のSTEM観察後、電子供給層4/スペーサー層S/チャネル層3付近について、幅20nmの範囲を、ライン上に100点ビーム照射することでEDS測定した。ビーム間隔は0.2nm、1点当たりの測定時間は1秒とした。
[Evaluation 2 to EDS analysis]
After the STEM observation, EDS measurement was performed by irradiating 100-point beams along a line in a range of 20 nm width for the electron supply layer 4/spacer layer S/channel layer 3 vicinity. The beam interval was 0.2 nm, and the measurement time per point was 1 second.

ここでは、スペーサー層Sの形態を特定するのに、窒化物半導体エピ基板の主面中央付近1点をサンプリングした。MOCVD法による成膜は、成膜の精度が高いので、これでも充分といえるが、必要に応じて、さらにサンプリング数を増やしてもよく、例えば、外周10mm内側を2箇所追加して、計3点からサンプリングしてもよい。 Here, one point near the center of the main surface of the nitride semiconductor epitaxial substrate was sampled to specify the form of the spacer layer S. As shown in FIG. Since film formation by the MOCVD method has high film formation accuracy, it can be said that this is sufficient, but if necessary, the number of samples may be further increased. You can sample from a point.

[評価3~電子移動度]
次に、STEM観察およびEDS分析したのと同じ窒化物半導体エピ基板について、vanDer Pauw法によるホール効果測定を行い、電子移動度を評価した。はじめに基板を7mm角のチップにダイシングし、個々のチップの電子供給層4上の四隅に、径0.25mmのTi/Al電極を、真空蒸着により形成した。次にN雰囲気で600℃、5分間の合金化熱処理を行った。そして、ACCENT製HL5500PCを用いて、ホール効果測定を行った。
[Evaluation 3 to electron mobility]
Next, the same nitride semiconductor epitaxial substrate that was subjected to STEM observation and EDS analysis was subjected to Hall effect measurement by the vanDer Pauw method to evaluate electron mobility. First, the substrate was diced into chips of 7 mm square, and Ti/Al electrodes with a diameter of 0.25 mm were formed on the four corners of the electron supply layer 4 of each chip by vacuum deposition. An alloying heat treatment was then performed at 600° C. for 5 minutes in an N2 atmosphere. Then, the Hall effect was measured using HL5500PC manufactured by ACCENT.

[評価4~電流コラプス]
電流コラプス特性の評価は、次のようにして行った。まず、上記において作製したそれぞれの評価用窒化物半導体エピ基板に対して、リセスゲート領域及び素子分離領域の溝をドライエッチングにより形成し、電子供給層4側にゲート電極としてAu電極を、ソース電極及びドレイン電極としてAl電極を、また、下地基板の裏面側に裏面電極としてAl電極を、それぞれ真空蒸着により形成した。そして、HEMT素子を作製したオフ状態でソース-ドレイン電極間にある一定のストレス電圧を印加し、その印加前後のオン状態の導通電流量の比からコラプスファクターと呼ばれる定数を算出することにより評価した。コラプスファクターは、値が1.0に近いほど、素子の通電損失が小さいことを示す。コラプスファクターが0.7~1.0の場合:○、0.5~0.7未満の場合:△、0.5未満の場合:×とした。
[Evaluation 4 to current collapse]
Evaluation of current collapse characteristics was performed as follows. First, grooves for the recess gate region and the element isolation region were formed by dry etching on each of the nitride semiconductor epitaxial substrates for evaluation prepared above, and an Au electrode as a gate electrode, a source electrode and a source electrode were formed on the electron supply layer 4 side. An Al electrode was formed as a drain electrode, and an Al electrode was formed as a rear surface electrode on the rear surface of the underlying substrate by vacuum deposition. Evaluation was performed by applying a constant stress voltage between the source and drain electrodes in the OFF state of the HEMT device, and calculating a constant called a collapse factor from the ratio of the amount of conduction current in the ON state before and after the application. . The closer the value of the collapse factor to 1.0, the smaller the conduction loss of the device. When the collapse factor is from 0.7 to 1.0: ◯, from 0.5 to less than 0.7: Δ, and less than 0.5: x.

その結果、実施例1の電子移動度は、比較例1との比較で90%前後の低下にとどまったが、これは、実用上大きな問題にならない程度の差といえるものである。一方、電流コラプスは、実施例1は〇、比較例1は△であった。 As a result, the electron mobility of Example 1 was only about 90% lower than that of Comparative Example 1, which can be said to be a difference that does not pose a serious problem in practice. On the other hand, the current collapse was ◯ in Example 1 and Δ in Comparative Example 1.

上記結果より、実施例1では、電子移動度向上効果と電流コラプス抑制効果とが両立されて得られているといえる。一方、比較例1は、実施例1と比べて、電子移動度はおおむね同等以上であるが、電流コラプス抑制効果では劣るものであった。 From the above results, it can be said that in Example 1, both the effect of improving the electron mobility and the effect of suppressing current collapse are obtained. On the other hand, in Comparative Example 1, compared with Example 1, the electron mobility was approximately the same or higher, but the current collapse suppressing effect was inferior.

このことから、本発明の窒化物半導体エピ基板は、電子移動度を大幅に損なうことなく、電流コラプス抑制効果を有意に得ることができるので、特に、スペーサー層の挿入による悪影響は極力避けたいが、スペーサー層挿入効果はある程度ほしい、というような、個別の要求に合わせた最適な設計をも可能とするものといえる。 From this, the nitride semiconductor epitaxial substrate of the present invention can significantly obtain the effect of suppressing current collapse without significantly impairing the electron mobility. It can be said that it is also possible to make an optimum design according to individual requirements, such as wanting a certain degree of spacer layer insertion effect.

Z 窒化物半導体基板
1 下地基板
2 バッファ層
3 チャネル層
S スペーサー層
4 電子供給層
Z nitride semiconductor substrate 1 base substrate 2 buffer layer 3 channel layer S spacer layer 4 electron supply layer

Claims (2)

チャネル層、スペーサー層、及び電子供給層がこの順に積層された窒化物半導体エピ基板において
前記チャネル層がGaN、前記スペーサー層がAlaGa1-aN(0<a<0.5)、前記電子供給層がAlxInyGa1-x-yN(0<x+y≦1かつxが0.1~0.3)であり、
かつ、前記スペーサー層の層厚は2分子層以下の層構造を備え、前記aは前記xより大きいことを特徴とする窒化物半導体エピ基板。
In a nitride semiconductor epitaxial substrate in which a channel layer, a spacer layer, and an electron supply layer are laminated in this order,
The channel layer is GaN, the spacer layer is AlaGa1 -aN (0<a<0.5), and the electron supply layer is AlxInyGa1 -xyN ( 0<x+y≤1 and x is 0.1 to 0.3 ),
The nitride semiconductor epitaxial substrate, wherein the spacer layer has a layer structure of two molecular layers or less in thickness , and the a is larger than the x .
請求項1に記載の窒化物半導体エピ基板を用いた窒化物半導体HEMT。 A nitride semiconductor HEMT using the nitride semiconductor epitaxial substrate according to claim 1 .
JP2018138174A 2017-09-06 2018-07-24 Nitride semiconductor epi substrate Active JP7271101B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107128806A TW201924045A (en) 2017-09-06 2018-08-17 Nitride semiconductor epitaxial substrate and high electron mobility transistor using the nitride semiconductor
US16/104,148 US10559679B2 (en) 2017-09-06 2018-08-17 Nitride semiconductor epitaxial substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017171226 2017-09-06
JP2017171226 2017-09-06

Publications (2)

Publication Number Publication Date
JP2019047113A JP2019047113A (en) 2019-03-22
JP7271101B2 true JP7271101B2 (en) 2023-05-11

Family

ID=65813390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018138174A Active JP7271101B2 (en) 2017-09-06 2018-07-24 Nitride semiconductor epi substrate

Country Status (2)

Country Link
JP (1) JP7271101B2 (en)
TW (1) TW201924045A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022453A1 (en) 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency GaN-BASED FIELD EFFECT TRANSISTOR AND PRODUCTION METHOD THEREFOR
JP2014072431A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
US20150357454A1 (en) 2013-02-15 2015-12-10 Azurspace Solar Power Gmbh Layer structure for a group-iii-nitride normally-off transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022453A1 (en) 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency GaN-BASED FIELD EFFECT TRANSISTOR AND PRODUCTION METHOD THEREFOR
JP2014072431A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
US20150357454A1 (en) 2013-02-15 2015-12-10 Azurspace Solar Power Gmbh Layer structure for a group-iii-nitride normally-off transistor

Also Published As

Publication number Publication date
JP2019047113A (en) 2019-03-22
TW201924045A (en) 2019-06-16

Similar Documents

Publication Publication Date Title
Kuzuhara et al. Low-loss and high-voltage III-nitride transistors for power switching applications
KR101772290B1 (en) Superlattice buffer structure for gallium nitride transistors
JP5649112B2 (en) Field effect transistor
WO2017077806A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements
EP2610898B1 (en) Method for fabricating epitaxial substrate for semiconductor device, and method for fabricating semiconductor device
JP4968747B2 (en) III-V compound semiconductor device
Selvaraj et al. Influence of deep-pits on the device characteristics of metal-organic chemical vapor deposition grown AlGaN/GaN high-electron mobility transistors on silicon substrate
JP2010232377A (en) Semiconductor device
US11127596B2 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
KR101455526B1 (en) Method of implanting dopants into a group iii-nitride structure and device formed
WO2017077805A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements
JP2008171842A (en) Semiconductor electronic device
TW201611268A (en) Semiconductor device
JP2015070091A (en) Group iii nitride semiconductor substrate
JP7271101B2 (en) Nitride semiconductor epi substrate
JP2009239144A (en) Semiconductor device made of gallium-nitride compound semiconductor and manufacturing method thereof
US10529842B2 (en) Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
JP6812322B2 (en) Nitride semiconductor substrate
US10559679B2 (en) Nitride semiconductor epitaxial substrate
US20180151714A1 (en) Nitride semiconductor substrate
JP7201571B2 (en) Nitride semiconductor substrate and nitride semiconductor device
JP6416705B2 (en) Field effect transistor and manufacturing method thereof
TWI730516B (en) Nitride semiconductor substrate and nitride semiconductor device
JP7162580B2 (en) Nitride semiconductor substrate and nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220729

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220802

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220826

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220830

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230126

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230302

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230323

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230425

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7271101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350