JP7263041B2 - Oscillator control circuit and integrated circuit - Google Patents
Oscillator control circuit and integrated circuit Download PDFInfo
- Publication number
- JP7263041B2 JP7263041B2 JP2019026843A JP2019026843A JP7263041B2 JP 7263041 B2 JP7263041 B2 JP 7263041B2 JP 2019026843 A JP2019026843 A JP 2019026843A JP 2019026843 A JP2019026843 A JP 2019026843A JP 7263041 B2 JP7263041 B2 JP 7263041B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillator
- frequency
- control circuit
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、発振器を制御する発振器制御回路、及び該発振器制御回路を備える集積回路に関する。 The present invention relates to an oscillator control circuit for controlling an oscillator and an integrated circuit comprising the oscillator control circuit.
水晶振動子は、高い安定度を示す主振動に加え、主振動の共振周波数よりも高い周波数において副振動が生じることがある。そのため、副振動を抑圧する水晶発振器が提案されている。 In addition to the primary vibration exhibiting high stability, the crystal oscillator sometimes generates a secondary vibration at a frequency higher than the resonance frequency of the primary vibration. Therefore, a crystal oscillator that suppresses the secondary vibration has been proposed.
例えば、特許文献1には、水晶振動子と第1及び第2コンデンサとからなる発振用共振回路と、発振用トランジスタとを有し、ベース・コレクタ間に水晶振動子を、エミッタ・コレクタ間に第1コンデンサを、エミッタ・ベース間に第2コンデンサを接続してコルピッツ型とした水晶発振器において、エミッタ・コレクタ間又はエミッタ・ベース間は第1又は第2コンデンサにLC直列回路を並列接続したリアクタンス並列回路からなり、リアクタンス並列回路は主振動による発振周波数では容量性となる共振特性を有し、LC直列回路の共振周波数は副振動による発振周波数に一致した構成とすることが開示されている。この構成によれば、副振動の発振周波数にてLC直列回路のインピーダンスはゼロとなり、発振ゲインはゼロとなるため、副振動による発振を抑制することができる。 For example, Patent Literature 1 discloses an oscillation resonance circuit including a crystal oscillator and first and second capacitors, an oscillation transistor, a crystal oscillator between a base and a collector, and a crystal oscillator between an emitter and a collector. In a crystal oscillator of Colpitts type in which the first capacitor is connected to the second capacitor between the emitter and the base, the reactance between the emitter and the collector or between the emitter and the base is obtained by connecting an LC series circuit to the first or second capacitor in parallel. It is disclosed that the reactance parallel circuit is composed of a parallel circuit and has a resonance characteristic that becomes capacitive at the oscillation frequency of the main vibration, and the resonance frequency of the LC series circuit is configured to match the oscillation frequency of the secondary vibration. According to this configuration, the impedance of the LC series circuit becomes zero at the oscillation frequency of the secondary vibration, and the oscillation gain becomes zero, so that the oscillation due to the secondary vibration can be suppressed.
しかしながら、水晶発振器にLCフィルタを用いると、以下の問題点が発生する。第1に、LC直列共振特性を急峻(高Q値)にした場合には、副振動の発振周波数とLC共振周波数とを一致させるために、LC素子値のばらつき許容が厳しくなる。すなわち、ばらつきの少ない素子が必要となることから、部品のコストが高くなる。第2に、LC直列共振特性を緩やか(低Q値)にした場合、例えばSСカット水晶振動子の主振動の発振周波数は、副振動の発振周波数から約10%しか離れていないため、主振動の発振ゲインも低下してしまう。第3に、LCフィルタを構成するLC直列回路は、その素子値から集積化できずに外部部品となる。そのため、部品点数が多くなり、低コスト化及び小型化の妨げとなる。 However, using an LC filter for a crystal oscillator causes the following problems. First, when the LC series resonance characteristic is steep (high Q value), tolerance for variations in the LC element value becomes strict in order to match the oscillation frequency of the secondary vibration and the LC resonance frequency. In other words, since elements with little variation are required, the cost of parts increases. Secondly, when the LC series resonance characteristic is moderated (low Q value), for example, the oscillation frequency of the main oscillation of an SС cut crystal oscillator is only about 10% away from the oscillation frequency of the secondary oscillation. The oscillation gain of is also reduced. Thirdly, the LC series circuit that constitutes the LC filter cannot be integrated due to its element value and becomes an external component. As a result, the number of parts increases, which hinders cost reduction and miniaturization.
かかる事情に鑑みてなされた本発明の目的は、LCフィルタを有しない発振器を制御して、共振子を主振動で発振させることが可能な発振器制御回路及び集積回路を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an oscillator control circuit and an integrated circuit capable of controlling an oscillator having no LC filter and causing a resonator to oscillate with main oscillation.
上記課題を解決するため、本発明に係る発振器制御回路は、共振子を発振させて発振信号を生成する発振器の制御を行う発振器制御回路であって、前記発振信号の周波数を予め定められた閾値と比較することにより、前記共振子の副振動を検出する周波数判定回路と、予め定められた時間が経過する毎に前記比較を行い、前記周波数判定回路により前記副振動が検出された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の減衰制御を行い、前記周波数判定回路により前記副振動が検出されなかった場合には、前記減衰制御を行わず、前記減衰制御が行われていたときには解除する制御回路と、を備えることを特徴とする。 In order to solve the above problems, an oscillator control circuit according to the present invention is an oscillator control circuit that controls an oscillator that oscillates a resonator to generate an oscillation signal, wherein the frequency of the oscillation signal is set to a predetermined threshold value. By comparing with the frequency determination circuit that detects the secondary vibration of the resonator, the comparison is performed every time a predetermined time elapses, and when the secondary vibration is detected by the frequency determination circuit and performing damping control of the oscillator so as to reduce energy supply to the resonator, and performing the damping control without performing the damping control when the secondary vibration is not detected by the frequency determination circuit. and a control circuit for releasing when it is closed .
また、上記課題を解決するため、本発明に係る集積回路は、前記発振器制御回路と、前記発振器と、を備えることを特徴とする。 Further, in order to solve the above problems, an integrated circuit according to the present invention includes the oscillator control circuit and the oscillator.
本発明によれば、LCフィルタを有しない発振器を制御して、共振子を主振動で発振させることが可能となる。 According to the present invention, it is possible to control an oscillator that does not have an LC filter and cause the resonator to oscillate with the main oscillation.
以下、本発明の一実施形態について、図面を参照して詳細に説明する。 An embodiment of the present invention will be described in detail below with reference to the drawings.
(第1の実施形態)
まず、本発明の第1の実施形態に係る発振器制御回路及び集積回路について説明する。図1は、第1の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図1に示す集積回路1は、発振器制御回路10と、発振器20とを備える。
(First embodiment)
First, an oscillator control circuit and an integrated circuit according to the first embodiment of the present invention will be described. FIG. 1 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the first embodiment. The integrated circuit 1 shown in FIG. 1 comprises an
共振子30は、SCカット水晶振動子や、ATカット水晶振動子など、副振動を有する振動子である。
The
発振器20は、共振子30を発振させることによって得られた信号を正弦波から方形波に波形整形し、発振信号を生成する。そして、発振器20は、発振信号を集積回路1の外部及び発振器制御回路10に出力する。
The
発振器制御回路10は、発振器20の制御を行う回路であって、周波数判定回路11と、制御回路12と、タイマー回路13とを備える。
The
周波数判定回路11は、発振器20によって生成された発振信号の周波数を予め定められた閾値と比較することにより、共振子30の副振動を検出する。本実施形態では、副振動で発振しているか否かの2値の信号を判定結果として出力する。そして、周波数判定回路11は、判定結果を制御回路12及びタイマー回路13に出力する。周波数判定回路11は、発振信号の周波数を周波数閾値と比較してもよいし、発振信号の周波数を電圧に変換してから電圧閾値と比較してもよい。
The
図2A及び図2Bは、F-V変換(周波数-電圧変換)回路方式の周波数判定回路11の一例を示す回路図である。図2Aに示す例では、ピークホールド回路方式を示しており、周波数判定回路11は、周波数電圧変換回路111と、比較器112とを有する。
2A and 2B are circuit diagrams showing an example of the
周波数電圧変換回路111のスイッチは、発振器20により生成された発振信号のレベルがハイである場合には短絡させ、ロウである場合には開放する。周波数電圧変換回路111は、発振信号の周波数に応じて変化する、コンデンサ電圧のピーク値をホールドし、比較器112に出力する。共振子30が発振している場合、発振信号の周波数が高い副振動のほうが、発振信号の周波数が低い主振動よりも周波数電圧変換回路111の出力電圧は低くなる。
The switch of the frequency-
比較器112は、周波数電圧変換回路111から入力された電圧を電圧閾値(Vref)と比較し、電圧閾値以下である場合には、共振子30が副振動で発振していると判定する。また、比較器112は、周波数電圧変換回路111から入力された電圧が電圧閾値を超える場合には、共振子30が副振動で発振していないと判定する。本実施形態では、比較器112は、副振動で発振していると判定した場合にはハイレベルの信号を出力し、副振動で発振していない(主振動で発振、又は非発振)と判定した場合にはロウレベルの信号を出力する。
The
このように、周波数判定回路11は、発振信号の周波数をDC電圧に変換した後に、電圧閾値と比較する。DC電圧はダイナミックなAC動作に比べて測定が容易なため、周波数判定回路11は、周波数閾値調整の分解能を向上させることが可能となり、周波数閾値を精度良く設定できるようになる。
Thus, the
また、図2Bに示す例では、周波数判定回路11は、N次のハイパスフィルタ113と、保持回路114とを有する。なお、図2Bでは、1次のハイパスフィルタ113を示している。
Further, in the example shown in FIG. 2B, the
ハイパスフィルタ113は、発振器20により生成された発振信号の高周波成分を抽出し、抽出した高周波成分信号を比較器112に出力する。比較器112は、高周波成分信号を電圧閾値(Vref)と比較し、比較結果を保持回路114に出力する。発振信号の周波数がハイパスフィルタ113のカットオフ周波数以下の場合には発振信号は遮断されるため、高周波成分信号は電圧閾値よりも小さくなり、発振信号の周波数がハイパスフィルタ113のカットオフ周波数を超える場合には発振信号は通過するため、高周波成分信号は電圧閾値よりも大きくなる。保持回路114は、ラッチ回路やフリップフロップ回路などであり、比較器112の比較結果を一時的に保持する。
周波数判定回路11が図2Aに示すようなピークホールド回路である場合、尖頭値を高速でとらえる必要がある。その点、図2Bに示す周波数判定回路11では、ハイパスフィルタ113を有することにより、尖頭値を高速でとらえる動作が不要となる。そのため、比較器112の帯域が低くても周波数判定を行うことが可能となる。
If the
タイマー回路13は、タイマー時間を管理する回路であり、タイマーリセット後に所定のタイマー時間が経過した場合に、タイマー時間が経過したことを制御回路12に通知する。本実施形態では、タイマー時間が経過するとパルス信号を出力する。タイマー時間は、発振器20を減衰制御した際に、発振信号の周波数がゼロになるまでに要する時間(例えば、数百ミリ秒)以上とする。
The
図3は、タイマー回路13の一例を示す回路図である。図3に示す例では、タイマー回路13は、遅延回路131と、XOR回路132と、OR回路133と、定電流源134と、スイッチ135と、コンデンサ136と、比較器137とを有する。
FIG. 3 is a circuit diagram showing an example of the
共振子30が副振動で発振した時に、周波数電圧変換回路111の出力信号のレベルがハイになるものとして、タイマー回路13の説明をする。周波数電圧変換回路111の出力信号のレベルがハイになると、遅延回路131及びXOR回路132は、遅延回路131による遅延時間の期間だけレベルがハイとなるパルス信号を生成する。パルス信号のレベルがハイである期間はOR回路133の出力信号のレベルもハイとなる。
The
スイッチ135は、OR回路133の出力信号のレベルがハイである場合には短絡させ、ロウである場合には開放する。スイッチ135を短絡させることにより、タイマーがリセットされる。
The
コンデンサ136は、スイッチ135が開放されている間、定電流源134から入力された電荷を蓄積し、その間、コンデンサ136の電圧は上昇する。
比較器137は、コンデンサ136の電圧を予め定められた閾値(Vref)と比較する。本実施形態では、比較器137は、コンデンサ136の電圧が閾値以下である場合にはロウレベルとなり、コンデンサ136の電圧が閾値を超えた場合にはハイレベルとなる信号を生成し、制御回路12及びOR回路133に出力する。比較器137の出力信号のレベルがハイになると、OR回路133の一方の入力信号のレベルがハイになるため、タイマー回路13は、出力のトグルの度に、タイマーをリセットするパルスを生成することとなる。
制御回路12は、周波数判定回路11により副振動が検出され、且つタイマー回路13からタイマー時間が経過したことを通知された場合には、共振子30へのエネルギー供給を減らすように発振器20に対して制御を行う。この発振器20に対する制御を、以下、「減衰制御」と称する。減衰制御は、発振器20をパワーダウンして共振子20へのエネルギー供給を停止してもよいし、発振器20のバイアス電流を減らしてもよいし、発振器20の帰還抵抗を減らしてもよい。
When the
本実施形態では、発振器制御回路10がタイマー回路13を備えるものとして説明しているが、タイマー回路13は必須の構成ではない。タイマー回路13を備えない発振器制御回路10においては、制御回路12は、周波数判定回路11により副振動が検出された場合に、共振子30へのエネルギー供給を減らすように発振器20に対して制御を行う。
Although the
図4は、減衰制御を行うための回路の例を示す回路図である。図4Aは、発振器20のバイアス電流を減らすことにより減衰制御を行う場合の回路図である。図4Aの点線で囲った回路は、電流値切り替え機能付きバイアス電流源を構成する。図4Bは、発振器20の帰還抵抗を減らすことにより減衰制御を行う場合の回路図である。図4Bの点線で囲った回路は、抵抗値切り替え機能付き帰還抵抗を構成する。なお、本明細書において、「減衰」とは「停止」も含むものとする。したがって、図4Aに示す回路図おいて、減衰制御時にバイアス電流をゼロとしてもよい。また、図4Bに示す回路図おいて、減衰制御時に帰還抵抗をゼロとしてもよい。
FIG. 4 is a circuit diagram showing an example of a circuit for performing attenuation control. FIG. 4A is a circuit diagram when attenuation control is performed by reducing the bias current of the
次に、発振器制御回路10の動作を、図5を参照して説明する。図5は、発振器制御回路10の動作例を示すフローチャートである。
Next, the operation of
ステップS101では、発振器制御回路10は、発振器20を起動させ、共振子30を発振させる。ステップS102では、タイマー回路13によりタイマー時間が経過したか否かを判定する。タイマー時間が経過した場合には(ステップS102-Yes)、ステップS103に進む。
In step S101, the
ステップS103では、発振器制御回路10は、周波数判定回路11により発振信号の周波数が閾値を超えるか否かを判定する。ここでは、閾値を周波数閾値とする。発振信号の周波数が閾値を超える場合には(ステップS103-Yes)、ステップS104に進み、発振信号の周波数が閾値以下である場合には(ステップS103-No)、ステップS105に進む。具体的には、発振器20の起動時に、共振子30は主振動ではなく副振動で発振することがあり、共振子30が副振動で発振した場合にはステップS104に進み、共振子30が副振動で発振していない場合にはステップS105に進む。
In step S103, the
ステップS104では、発振器制御回路10は、発振信号の周波数がゼロになるように、発振器20に対して減衰制御を行う。その後、処理をステップS102に戻す。
In step S104, the
ステップS105では、発振器制御回路10は、減衰制御を行わず、発振器20に対する減衰制御が行われていた場合には減衰制御を解除する。その後、処理をステップS102に戻す。つまり、発振器制御回路10は、共振子30が副振動で発振した場合には、副振動を抜け出すまでステップS104の減衰制御を繰り返し行う。
In step S105, the
図6は、発振器制御回路10のタイミングチャートの一例を示す図である。ここでは、発振器20の起動時に共振子30が副振動で発振し、1回目の減衰制御では副振動を抜け出せず、2回目の減衰制御により副振動を抜け出して主振動で発振する例を示している。
FIG. 6 is a diagram showing an example of a timing chart of the
図6の1段目は、発振信号の周波数Foscと周波数閾値Fthとを示しており、副振動の場合には発振信号の周波数が周波数閾値を超え、副振動でない場合には発振信号の周波数が周波数閾値以下となる。 The first stage of FIG. 6 shows the frequency Fosc of the oscillation signal and the frequency threshold Fth. below the frequency threshold.
図6の2段目は、周波数判定回路11の出力信号の波形を示している。周波数判定回路11は、発振信号の周波数が周波数閾値を超える場合には副振動であると判定して出力信号のレベルをハイにし、発振信号の周波数が周波数閾値以下である場合には副振動ではないと判定して出力信号のレベルをロウにする。
The second row in FIG. 6 shows the waveform of the output signal of the
図6の3段目は、タイマー回路13の出力信号の波形を示している。タイマー回路13は、タイマー時間を管理し、タイマー時間が経過すると出力信号のレベルをハイにした後、タイマーをリセットするという動作を繰り返す。
The third row in FIG. 6 shows the waveform of the output signal of the
図6の4段目は、制御回路12による発振器20に対する減衰制御の有無を示している。制御回路12は、3段目のタイマー回路13の出力信号がハイレベルとなるタイミングで、減衰制御を行うか否かを決定する。3段目のタイマー回路13の出力信号がハイレベルとなるタイミングにおいて、1段目の周波数判定回路11の出力信号がハイレベルである場合には減衰制御を行い、1段目の周波数判定回路11の出力信号がロウレベルである場合には減衰制御を行わない。
The fourth row in FIG. 6 shows whether or not the
このように、発振器制御回路10は、周波数判定回路11により共振子30の副振動を検出し、共振子30が副振動で発振した場合には、共振子30へのエネルギー供給を減らすように発振器20の減衰制御を行う。そのため、本実施形態によれば、LCフィルタを有しない発振器20を制御して、共振子30を主振動で発振させることが可能となる。
In this manner, the
また、発振器制御回路10は、タイマー回路13を更に備えることにより、発振器20の減衰制御を行うタイミング及び減衰制御を解除するタイミングを正確に規定することが可能となる。
In addition, the
(第2の実施形態)
次に、本発明の第2の実施形態に係る発振器制御回路及び集積回路について説明する。図7は、第2の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図7に示す集積回路1は、第1の実施形態と同一である。ただし、共振子30が恒温制御回路40により恒温制御されている点が、第1の実施形態と相違する。以下、第1の実施形態と相違する点について説明する。
(Second embodiment)
Next, an oscillator control circuit and an integrated circuit according to a second embodiment of the invention will be described. FIG. 7 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the second embodiment. The integrated circuit 1 shown in FIG. 7 is the same as in the first embodiment. However, it differs from the first embodiment in that the temperature of the
恒温制御回路40は、共振子30の温度が一定になるように制御する。恒温制御回路40は既知であり、一般的には温度センサ41と、温度制御回路42と、ヒータ43とを備える。そして、温度制御回路42は、温度センサ41により取得される温度が一定になるようにヒータ43を制御する。なお、恒温制御回路40及び共振子30はOCXO(Oven Controlled X’tal Oscillator、オーブン制御型水晶発振器)としてパッケージ化されていてもよい。
A constant temperature control circuit 40 controls the temperature of the
共振子30の温度が変化すると、発振周波数も変化する場合がある。例えば、共振子30としてSCカット水晶を用いた場合には、温度に対する発振周波数の特性は一般的に下に凸の放物線状となる。この点、OCXOのように共振子30を恒温制御回路40により制御することにより、環境温度が変化しても発振周波数を一定に保つことができる。さらに、近接した集積回路1に備えられた周波数判定回路11の温度も概ね一定に保つことができ、周波数判定回路11の温度変動を低減することができる。そのため、本実施形態によれば、周波数判定回路11において、副振動を高精度に検出することが可能となる。
When the temperature of the
(第3の実施形態)
次に、本発明の第3の実施形態に係る発振器制御回路及び集積回路について説明する。図8は、第3の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図8に示す集積回路1Aは、発振器制御回路10Aと、発振器20とを備える。本実施形態は、第1の実施形態と比較して、発振器制御回路10Aがメモリ14を備える点が相違する。以下、第1の実施形態と相違する点について説明する。
(Third Embodiment)
Next, an oscillator control circuit and an integrated circuit according to a third embodiment of the invention will be described. FIG. 8 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the third embodiment. An
メモリ14は、例えば不揮発性メモリ又はワンタイムメモリであり、周波数判定回路11で用いられる閾値、及びタイマー回路13のタイマー時間を決定するパラメータを記憶する。また、メモリ14は、発振器20で用いられる、発振周波数のオフセットや負性抵抗値を調整するパラメータを記憶してもよい。メモリ14に記憶する値は、集積回路1Aごとにそれぞれ調整される。
The
また、メモリ14は、制御回路12が共振子30へのエネルギー供給を減らすように減衰制御を行ってから共振子30の発振が停止するまでの発振減衰時間を記憶してもよい。共振子30が副振動で発振した場合には、発振の減衰制御を行い、発振が停止するまで待ってから、共振子30を再度発振させる必要がある。すなわち、副振動成分(Bモード発振成分)を共振子30から完全に消すための発振減衰時間が必要となる。
The
発振減衰時間は、共振子30の発振周期及びQ値で決まる。発振振幅が減衰する時定数を表す減衰定数ζと、Q値とは、次式(1)の関係式にあることが知られている。減衰定数ζは、波形減衰の包絡線の減衰度を表す。
The oscillation damping time is determined by the oscillation period and Q value of the
Q=1/(2ζ) (1) Q=1/(2ζ) (1)
また、隣接周期の振幅比の自然対数をとった対数減衰率δは、次式(2)で表されることが知られている。 Further, it is known that the logarithmic attenuation rate δ, which is the natural logarithm of the amplitude ratio of adjacent periods, is expressed by the following equation (2).
δ=2πζ/√(1-ζ2) (2) δ=2πζ/√(1−ζ 2 ) (2)
上記の式を用いて計算すると、例えば、共振子30のQ値が100万、発振周波数が50MHzである場合に発振器20をリセットすると、発振が停止するまでに約100msの減衰時間が必要となる。なお、ここでは発振の振幅がリセット前の10-9倍程度になった時に発振が停止したものとみなしている。
Calculating using the above formula, for example, when the Q value of the
このように、発振器制御回路10Aは、各種のパラメータ、設定値などをメモリ14に記憶する。そのため、本実施形態によれば、製造ばらつきを補正することができ、発振器20の制御を高精度で行うことが可能となる。例えば、周波数判定回路11で用いられる閾値を、主振動の発振周波数と副振動の発振周波数のちょうど中心に設定するといったことも可能となる。
Thus, the
また、発振器制御回路10Aは、共振子30ごとに異なる発振減衰時間をメモリ14に記憶することにより、共振子30の特性に合わせて設定された発振減衰時間が経過した後に発振器20を再起動させることができるため、確実に主振動で発振させることが可能となる。
Further, the
(第4の実施形態)
次に、本発明の第4の実施形態に係る発振器制御回路及び集積回路について説明する。図9は、第4の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図9に示す集積回路1Bは、発振器制御回路10Bと、発振器20とを備える。本実施形態は、第1の実施形態と比較して、発振器制御回路10Bが停止回路15を備える点が相違する。以下、第1の実施形態と相違する点について説明する。
(Fourth embodiment)
Next, an oscillator control circuit and an integrated circuit according to a fourth embodiment of the invention will be described. FIG. 9 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the fourth embodiment. The
本実施形態では、周波数判定回路11は、副振動の検出結果(副振動で発振しているか否かの判定結果)を、制御回路12及びタイマー回路13に出力し、さらに停止回路15にも出力する。また、タイマー回路13は、タイマー時間が経過したことを、制御回路12に通知し、さらに停止回路15にも通知する。また、発振器20は、発振信号を集積回路1Bの外部及び周波数判定回路11に出力し、さらに停止回路15にも出力する。
In this embodiment, the
停止回路15は、周波数判定回路11により副振動が検出されず、タイマー回路13からタイマー時間が経過したことを通知され、且つ共振子30が発振している場合(発振信号の周波数がゼロでない場合)には、周波数判定回路11及びタイマー回路13の動作を停止させる。
The
発振器制御回路10Bの動作を、図10を参照して説明する。図10は、発振器制御回路10Bの動作例を示すフローチャートである。ステップS201からステップS204は、上述した図5のステップS101からステップS104と同一であるため、説明を省略する。
The operation of
ステップS205では、発振器制御回路10Bは、発振信号の周波数がゼロであるか否かを判定する。発振信号の周波数がゼロでない場合には(ステップS205-No)、ステップS206に進み、発振信号の周波数がゼロである場合(ステップS205-Yes)にはステップS207に進む。
At step S205, the
ステップS206では、発振器制御回路10Bは、停止回路15により、周波数判定回路11及びタイマー回路13の動作を停止させる。この場合、共振子30は主振動で発振しているため、発振器20を継続して動作させる。
In step S206, the
ステップS207では、発振器制御回路10Bは、減衰制御を行わず、発振器20に対する減衰制御が行われていた場合には減衰制御を解除する。その後、処理をステップS202に戻す。つまり、発振器制御回路10Bは、共振子30が副振動で発振した場合には、副振動を抜け出すまでステップS204の減衰制御を繰り返し行う。
In step S207, the
図11は、発振器制御回路10Bのタイミングチャートの一例を示す図である。ここでは、ここでは、上述した図6と同様に、発振器20の起動時に共振子30が副振動で発振し、1回目の減衰制御では副振動を抜け出せず、2回目の減衰制御により副振動を抜け出して主振動で発振する例を示している。図11の1段目、2段目、及び4段目は、図6の1段目、2段目、及び4段目と同一であるため、説明を省略する。
FIG. 11 is a diagram showing an example of a timing chart of the
図11の5段目は、停止回路15による停止制御の有無を示している。停止回路15は、3段目のタイマー回路13の出力信号がハイレベルとなるタイミングで、停止制御を行うか否かを決定する。3段目のタイマー回路13の出力信号がハイレベルとなるタイミングにおいて、1段目の周波数判定回路11の出力信号がロウレベルであり、且つ共振子30が発振している場合には、停止制御を行い、周波数判定回路11及びタイマー回路13の動作を停止させる。
The fifth row in FIG. 11 indicates whether or not the
図11の3段目は、タイマー回路13の出力信号の波形を示しており、停止回路15による停止制御が行われると動作を停止するため、出力信号のレベルはロウを維持する。また、停止回路15による停止制御が行われると、図11の2段目に示す周波数判定回路11の出力信号のレベルもロウを維持する。
The third stage of FIG. 11 shows the waveform of the output signal of the
共振子30は、いったん主振動で発振すると、その後は発振器20がリセットされるまで主振動を維持するという性質を有する。そこで、発振器制御回路10Bは停止回路15を備え、共振子30が主振動で発振した場合には、周波数判定回路11及びタイマー回路13の動作を停止させる。そのため、本実施形態によれば、消費電力を削減することが可能となる。また、発振信号の周波数以外の周波数成分のスプリアスの発生を抑制することが可能となる。
Once the
(第5の実施形態)
次に、本発明の第5の実施形態に係る発振器制御回路及び集積回路について説明する。図12は、第5の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。本実施形態は、第1の実施形態と比較して、集積回路1Cがリセット端子31を備える点が相違する。以下、第1の実施形態と相違する点について説明する。
(Fifth embodiment)
Next, an oscillator control circuit and an integrated circuit according to a fifth embodiment of the invention will be described. FIG. 12 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the fifth embodiment. The present embodiment differs from the first embodiment in that the
リセット端子31は、発振器20のみを個別にリセットするための端子である。リセット端子31の入力信号をアクティブにすると、発振器20のみリセットされる。図7を参照して説明したように、共振子30が恒温制御回路40により恒温制御されている場合には、恒温制御回路40のリセットは行われない。
A
電源起動後のIC規格を超えるサージ印加等により、周波数異常にスタックした場合、正常に動作しなくなる。復旧させるために電源電圧を落とすという手段をとった場合には、共振子30の温度が低下し、本来の温度状態に戻るまでに時間を要し、周波数セトリング時間が長くなる。その点、本実施形態によれば、基地局などのシステムが通信エラーを検知した場合に、発振器20のみを個別にリセットすることができ、共振子30の温度低下を抑制することにより周波数セトリング時間を短縮することが可能となる。
If the frequency is stuck due to the application of a surge that exceeds the IC standard after the power is turned on, the IC will not operate normally. If a means of dropping the power supply voltage is taken for recovery, the temperature of the
(第6の実施形態)
次に、本発明の第6の実施形態に係る発振器制御回路及び集積回路について説明する。図13は、第6の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図13に示す集積回路1Dは、発振器制御回路10Cと、発振器20とを備える。本実施形態は、第1の実施形態と比較して、発振器制御回路10Cが分周回路16を備える点が相違する。以下、第1の実施形態と相違する点について説明する。
(Sixth embodiment)
Next, an oscillator control circuit and integrated circuit according to a sixth embodiment of the present invention will be described. FIG. 13 is a block diagram showing a configuration example of an oscillator control circuit and an integrated circuit according to the sixth embodiment. An
分周回路16は、発振器20によって生成された発振信号の周波数を、1よりも大きい分周比で分周して分周信号を生成する。そして、分周回路16は、分周信号を周波数判定回路11へ出力する。
The
周波数判定回路11は、分周回路16によって生成された分周信号の周波数を予め定められた閾値と比較することにより、共振子30の副振動を検出する。
The
発振器制御回路10Cは、分周回路16を備えることにより、周波数判定回路11の動作は低速となる。そのため、本実施形態によれば、周波数判定回路11の判定精度を向上させることが可能となる。
Since the
上述した各実施形態の構成は適宜組み合わせることができる。例えば、発振器制御回路10Cは、第4の実施形態で説明した停止回路15を備えていてもよい。その場合には、停止回路15は分周回路16を停止させてもよい。これにより、分周信号がスプリアスとして出力されることを防止することが可能となる。
The configuration of each embodiment described above can be combined as appropriate. For example, the
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。 Although the above embodiments have been described as representative examples, it will be apparent to those skilled in the art that many modifications and substitutions may be made within the spirit and scope of the invention. Therefore, the present invention should not be construed as limited by the embodiments described above, and various modifications and changes are possible without departing from the scope of the appended claims. For example, it is possible to combine a plurality of configuration blocks described in the configuration diagrams of the embodiments into one, or divide one configuration block.
1,1A,1B,1C,1D 集積回路
10,10A,10B,10C 発振器制御回路
11 周波数判定回路
12 制御回路
13 タイマー回路
14 メモリ
15 停止回路
16 分周回路
20 発振器
30 共振子
31 リセット端子
40 恒温制御回路
41 温度センサ
42 温度制御回路
43 ヒータ
111 周波数電圧変換回路
112 比較器
113 ハイパスフィルタ
114 保持回路
131 遅延回路
132 XOR回路
133 OR回路
134 定電流源
135 スイッチ
136 コンデンサ
137 比較器
Claims (13)
前記発振信号の周波数を予め定められた閾値と比較することにより、前記共振子の副振動を検出する周波数判定回路と、
予め定められた時間が経過する毎に前記比較を行い、
前記周波数判定回路により前記副振動が検出された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の減衰制御を行い、
前記周波数判定回路により前記副振動が検出されなかった場合には、前記減衰制御を行わず、前記減衰制御が行われていたときには解除する制御回路と、
を備える発振器制御回路。 An oscillator control circuit that controls an oscillator that oscillates a resonator to generate an oscillation signal,
a frequency determination circuit that detects the secondary vibration of the resonator by comparing the frequency of the oscillation signal with a predetermined threshold;
performing the comparison each time a predetermined time elapses;
performing damping control of the oscillator so as to reduce energy supply to the resonator when the secondary vibration is detected by the frequency determination circuit ;
a control circuit that does not perform the damping control when the secondary vibration is not detected by the frequency determination circuit, and cancels the damping control when the damping control is performed;
an oscillator control circuit comprising:
前記制御回路は、前記周波数判定回路により前記副振動が検出され、且つ前記タイマー回路から前記タイマー時間が経過したことを通知された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の制御を行う、請求項1に記載の発振器制御回路。 Further comprising a timer circuit that notifies that the timer time has elapsed,
The control circuit reduces the supply of energy to the resonator when the secondary vibration is detected by the frequency determination circuit and the timer circuit notifies that the timer time has elapsed. 2. The oscillator control circuit according to claim 1, wherein the control of
前記高周波成分を前記閾値と比較する比較器と、
前記比較器の比較結果を一時的に保持する保持回路と、
を備える、請求項8に記載の発振器制御回路。 The frequency determination circuit includes a high-pass filter that extracts a high-frequency component of the oscillation signal;
a comparator that compares the high frequency component with the threshold;
a holding circuit that temporarily holds the comparison result of the comparator;
9. The oscillator control circuit of claim 8, comprising:
前記周波数判定回路は、前記発振信号に代えて前記分周信号を前記閾値と比較することにより、前記共振子の副振動を検出する、
請求項1から9のいずれか一項に記載の発振器制御回路。 a frequency dividing circuit that divides the frequency of the oscillation signal to generate a frequency-divided signal;
The frequency determination circuit detects the secondary vibration of the resonator by comparing the frequency-divided signal instead of the oscillation signal with the threshold.
10. An oscillator control circuit as claimed in any one of claims 1 to 9.
前記発振器と、
を備える集積回路。 an oscillator control circuit according to any one of claims 1 to 11;
the oscillator;
An integrated circuit comprising:
13. The integrated circuit of claim 12, comprising a reset terminal for individually resetting only said oscillators.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019026843A JP7263041B2 (en) | 2019-02-18 | 2019-02-18 | Oscillator control circuit and integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019026843A JP7263041B2 (en) | 2019-02-18 | 2019-02-18 | Oscillator control circuit and integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136870A JP2020136870A (en) | 2020-08-31 |
JP7263041B2 true JP7263041B2 (en) | 2023-04-24 |
Family
ID=72263720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019026843A Active JP7263041B2 (en) | 2019-02-18 | 2019-02-18 | Oscillator control circuit and integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7263041B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11984851B2 (en) | 2021-12-03 | 2024-05-14 | Asahi Kasei Microdevices Corporation | Oscillator circuit, oscillation method, and method for adjusting oscillator circuit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236801A (en) | 2004-02-20 | 2005-09-02 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator, oscillation method, and heater |
JP2007259345A (en) | 2006-03-24 | 2007-10-04 | Nippon Dempa Kogyo Co Ltd | Thermostatic crystal oscillator |
JP2009246846A (en) | 2008-03-31 | 2009-10-22 | Fujitsu Ten Ltd | Malfunction detector and electronic device equipped with the same |
JP2010041346A (en) | 2008-08-05 | 2010-02-18 | Nippon Dempa Kogyo Co Ltd | Quartz oscillation circuit of suboscillation suppressing type |
JP2015033065A (en) | 2013-08-06 | 2015-02-16 | 日本電波工業株式会社 | Crystal vibrator and crystal oscillator |
JP2017220905A (en) | 2016-06-10 | 2017-12-14 | 富士通株式会社 | Crystal oscillator and characteristic measurement method for quartz vibrator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204906A (en) * | 1987-02-20 | 1988-08-24 | Sanyo Electric Co Ltd | Abnormal lock detection circuit |
JPH02101805A (en) * | 1988-10-11 | 1990-04-13 | Nec Corp | Drive circuit for piezoelectric vibrator |
JPH0317718A (en) * | 1989-06-14 | 1991-01-25 | Seiko Epson Corp | Integrated circuit |
-
2019
- 2019-02-18 JP JP2019026843A patent/JP7263041B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236801A (en) | 2004-02-20 | 2005-09-02 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator, oscillation method, and heater |
JP2007259345A (en) | 2006-03-24 | 2007-10-04 | Nippon Dempa Kogyo Co Ltd | Thermostatic crystal oscillator |
JP2009246846A (en) | 2008-03-31 | 2009-10-22 | Fujitsu Ten Ltd | Malfunction detector and electronic device equipped with the same |
JP2010041346A (en) | 2008-08-05 | 2010-02-18 | Nippon Dempa Kogyo Co Ltd | Quartz oscillation circuit of suboscillation suppressing type |
JP2015033065A (en) | 2013-08-06 | 2015-02-16 | 日本電波工業株式会社 | Crystal vibrator and crystal oscillator |
JP2017220905A (en) | 2016-06-10 | 2017-12-14 | 富士通株式会社 | Crystal oscillator and characteristic measurement method for quartz vibrator |
Also Published As
Publication number | Publication date |
---|---|
JP2020136870A (en) | 2020-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10250266B2 (en) | Oscillator calibration system | |
US10389370B2 (en) | Frequency calibration circuit and frequency calibration method | |
US9823687B2 (en) | Low frequency precision oscillator | |
KR101651263B1 (en) | Automatic synchronization of an internal oscillator to an external frequency reference | |
US10135390B2 (en) | Periodic kick-starter for a crystal oscillator | |
US9019018B2 (en) | Integrated circuit with an internal RC-oscillator and method for calibrating an RC-oscillator | |
US8344814B2 (en) | Circuit and method for generating a clock signal | |
US10868544B2 (en) | Digitally reconfigurable ultra-high precision internal oscillator | |
JP7263041B2 (en) | Oscillator control circuit and integrated circuit | |
EP3529896B1 (en) | Circuit and method for facilitating startup time of crystal oscillator | |
JP6602539B2 (en) | Reliable crystal oscillator start-up | |
CN115360980A (en) | Oscillator circuit and electronic device | |
CN111147048B (en) | Relaxation oscillation circuit | |
CN111884590A (en) | Starting circuit and oscillating circuit | |
US10348244B2 (en) | Method and circuit for exciting a crystal oscillation circuit | |
TW201023504A (en) | Digital control frequency generation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7263041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |