JP7257523B2 - エンコーダおよびデコーダにおける変換選択を選択するための方法および装置 - Google Patents
エンコーダおよびデコーダにおける変換選択を選択するための方法および装置 Download PDFInfo
- Publication number
- JP7257523B2 JP7257523B2 JP2021537996A JP2021537996A JP7257523B2 JP 7257523 B2 JP7257523 B2 JP 7257523B2 JP 2021537996 A JP2021537996 A JP 2021537996A JP 2021537996 A JP2021537996 A JP 2021537996A JP 7257523 B2 JP7257523 B2 JP 7257523B2
- Authority
- JP
- Japan
- Prior art keywords
- transform
- flag
- video block
- dct
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本出願は、符号化および復号における変換選択のための方法および装置に関する。
標準化多用途ビデオコーディング（ＶＶＣ）の下での、ビデオコーデックの現在の試験モデルＶＴＭは、複数変換選択（ＭＴＳ）と呼ばれるツールを含む。このツールは、エンコーダが３つの異なる変換の間で選ぶことを可能にする。これらの変換は、離散コサイン変換（ＤＣＴ）の２つの変換と、離散サイン変換（ＤＳＴ）の１つの変換とからなる。符号化の間、変換は通常、ブロックの横（ｈｏｒｉｚｏｎｔａｌ）方向に行われ、縦（ｖｅｒｔｉｃａｌ）方向での第２の変換が続く。これらの２つの変換は互いに独立であるので、異なる変換を異なる方向に用いることは全く可能である。選択され得る変換のセットは、ＤＣＴ－２、ＤＳＴ－７、およびＤＣＴ－８を含む［２］。
エンコーダは、用いる変換を選択するとき、すべての許容される組合せを試験する。これらは、ブロックタイプ（インター／イントラ）、ブロックサイズ、チャネルタイプ、および予測モードに依存する。例えば、４×４サンプルと３２×３２サンプルとの間のサイズを有する輝度チャネルにおけるイントラブロックに対しては、５つの異なる組合せが試験される。
１．ＤＣＴ－２を横およびＤＣＴ－２を縦
２．ＤＳＴ－７を横およびＤＳＴ－７を縦
３．ＤＳＴ－７を横およびＤＣＴ－８を縦
４．ＤＣＴ－８を横およびＤＳＴ－７を縦
５．ＤＣＴ－８を横およびＤＣＴ－８を縦
１．ＤＣＴ－２を横およびＤＣＴ－２を縦
２．ＤＳＴ－７を横およびＤＳＴ－７を縦
３．ＤＳＴ－７を横およびＤＣＴ－８を縦
４．ＤＣＴ－８を横およびＤＳＴ－７を縦
５．ＤＣＴ－８を横およびＤＣＴ－８を縦
より大きなまたは色度チャネル内のブロックは、ＤＣＴ－２のみを両方向に用いる。ツールは、イントラおよびインター予測に対して別々にイネーブルされ得る。共通試験条件（ＣＴＣ）［１］では、ツールはイントラ予測されたブロックに対してのみイネーブルされる。ツールが無効にされたとき、エンコーダは、ＤＣＴ－２を両方向に用いる。
選ばれた組合せをコード化するために必要なビットの数を低減するために、適応確率による算術コーダが用いられ得る（コンテキスト適応バイナリ算術符号化、ＣＡＢＡＣ）。コーダは異なるコンテキストを用い、それぞれは最も効率的な形でビンを符号化するように別々の確率を示す。ビットストリームにおいて、エンコーダによって選ばれた組合せは、以下のようにシグナリングされる。
・ｅｍｔ＿ｃｕ＿ｆｌａｇ：ＤＣＴ－２が横および縦の両方に用いられるかどうかをシグナリングするための６つのＣＡＢＡＣコンテキストを用いる１つのビン（ｂｉｎ）。コンテキストは、現在のブロックの分割深さに基づいて選ばれる。フラグは、４×４と３２×３２サンプルとの間のサイズを有する輝度ブロックに対してのみ、およびＭＴＳが現在の予測モードに対して許容される場合のみにシグナリングされる。フラグの値が０である場合は、ＤＣＴ－２が用いられ、そうでない場合は変換の組合せを決定するためにｅｍｔ＿ｔｕ＿ｉｄｘが用いられる。
・ｅｍｔ＿ｔｕ＿ｉｄｘ：残りの４つの組合せのどれが用いられるかをシグナリングするために４つのＣＡＢＡＣコンテキストを用いる２つのビン（ｂｉｎ）。ブロックがイントラ符号化されている場合は２つのコンテキストが用いられ、残りの２つのコンテキストはインター符号化されたブロックに対して用いられる。（ＣＴＣにおいて、ＣＴＣではインター符号化に対してＭＴＳはオフにされるので、これらの最後の２つのコンテキストは用いられない）。ビン当たり１つのコンテキストが用いられるので、第１のビンはコンテキスト０または２を用い（予測モードに応じて）、一方、第２のビンは常にコンテキスト１または３を用いる。これら２つのビンに対する可能な値の範囲は、０（００、両方向でのＤＳＴ－７を示す）から３（１１、両方向でのＤＣＴ－８を示す）までである。これら２つのビンは、ｅｍｔ＿ｃｕ＿ｆｌａｇが値１を有する場合のみにシグナリングされる。
・ｅｍｔ＿ｃｕ＿ｆｌａｇ：ＤＣＴ－２が横および縦の両方に用いられるかどうかをシグナリングするための６つのＣＡＢＡＣコンテキストを用いる１つのビン（ｂｉｎ）。コンテキストは、現在のブロックの分割深さに基づいて選ばれる。フラグは、４×４と３２×３２サンプルとの間のサイズを有する輝度ブロックに対してのみ、およびＭＴＳが現在の予測モードに対して許容される場合のみにシグナリングされる。フラグの値が０である場合は、ＤＣＴ－２が用いられ、そうでない場合は変換の組合せを決定するためにｅｍｔ＿ｔｕ＿ｉｄｘが用いられる。
・ｅｍｔ＿ｔｕ＿ｉｄｘ：残りの４つの組合せのどれが用いられるかをシグナリングするために４つのＣＡＢＡＣコンテキストを用いる２つのビン（ｂｉｎ）。ブロックがイントラ符号化されている場合は２つのコンテキストが用いられ、残りの２つのコンテキストはインター符号化されたブロックに対して用いられる。（ＣＴＣにおいて、ＣＴＣではインター符号化に対してＭＴＳはオフにされるので、これらの最後の２つのコンテキストは用いられない）。ビン当たり１つのコンテキストが用いられるので、第１のビンはコンテキスト０または２を用い（予測モードに応じて）、一方、第２のビンは常にコンテキスト１または３を用いる。これら２つのビンに対する可能な値の範囲は、０（００、両方向でのＤＳＴ－７を示す）から３（１１、両方向でのＤＣＴ－８を示す）までである。これら２つのビンは、ｅｍｔ＿ｃｕ＿ｆｌａｇが値１を有する場合のみにシグナリングされる。
デコーダにおいて、対応するプロセスが遂行される。最初に、ｅｍｔ＿ｃｕ＿ｆｌａｇが構文解析される。フラグが設定された場合、用いられることになる変換を決定するためにｅｍｔ＿ｔｕ＿ｉｄｘが構文解析される。
いくつかの場合において、変換ツールに対して、ＥＭＴ（明示的複数コア変換）またはＡＭＴ（適応マルチコア変換）という名前が用いられることに留意されたい。これらはツールの以前の名前であり、それ以後ＭＴＳに変更されている。すべての名前は同じツールを指すので、それらは同義的に用いられ得る。
ＶＶＣ標準の現在の草案は、すべての可能な組合せを通して網羅的な検索を行う。これは結果としてエンコーダが、異なるモードを試験するのに多くの時間を費やすことになり、そのいくつかは選ばれる可能性が非常に低い。さらに、バイナリーコーダは、変換インデックスをシグナリングするのに非効率的な形を用いる。
実施形態の第１の態様は、デコーダによって行われる方法を規定する。方法は、コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することを含む。方法は、少なくとも１つのフラグを構文解析して、少なくとも１つのフラグが、複数の変換の第１の変換が、符号化されたビデオブロックを横方向と縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定することを含む。少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、方法は、符号化されたビデオブロックを、第１の変換を用いて横方向および縦方向で復号して、復号されたビデオブロックを生成することをさらに含む。少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、方法は、少なくとも１つのフラグのうちの第２のフラグを構文解析して、復号されたビデオブロックを生成するために符号化されたビデオブロックを横方向と縦方向の両方で復号するように複数の変換の第２の変換が用いられるべきであることをシグナリングするように第２のフラグが設定されているかどうかを決定することを含む。第２のフラグが、第２の変換が横方向および縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、方法は、符号化されたビデオブロックを、第２の変換を用いて横方向および縦方向で復号して、復号されたビデオブロックを生成することを含む。第２のフラグが、第２の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、方法は、少なくとも１つのフラグのうちの第３のフラグを構文解析して、符号化されたビデオブロックを復号するために、第２の変換が横方向と縦方向のどちらで用いられるべきか、および符号化されたビデオブロックを復号するために、第３の変換が横方向と縦方向のどちらで用いられるべきかを決定することを含む。方法は、第２および第３の変換を用いて符号化されたビデオブロックを復号して、復号されたビデオブロックを生成することを含む。
実施形態の第２の態様は、少なくとも１つのプロセッサと、プロセッサに結合されたメモリとを備えたデコーダを規定する。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、少なくとも１つのフラグを構文解析して、少なくとも１つのフラグが、複数の変換の第１の変換が、符号化されたビデオブロックを横方向と縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、符号化されたビデオブロックを、第１の変換を用いて横方向および縦方向の両方で復号して、復号されたビデオブロックを生成することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、少なくとも１つのフラグのうちの第２のフラグを構文解析して、復号されたビデオブロックを生成するために符号化されたビデオブロックを横方向と縦方向の両方で復号するように複数の変換の第２の変換が用いられるべきであることをシグナリングするように第２のフラグが設定されているかどうかを決定することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、少なくとも１つのフラグが、第１の変換が横方向におよび縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、符号化されたビデオブロックを、第２の変換を用いて横方向および縦方向で復号して、復号されたビデオブロックを生成することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、少なくとも１つのフラグのうちの第３のフラグを構文解析して、符号化されたビデオブロックを復号するために、第２の変換が横方向と縦方向のどちらで用いられるべきか、および符号化されたビデオブロックを復号するために、第３の変換が横方向と縦方向のどちらで用いられるべきかを決定することを行わせることができる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、第２および第３の変換を用いて符号化されたビデオブロックを復号して、復号されたビデオブロックを生成することを行わせることができる。
実施形態の第３の態様は、デコーダのためのコンピュータプログラムを規定する。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することを行わせる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、少なくとも１つのフラグを構文解析して、少なくとも１つのフラグが、複数の変換の第１の変換が、符号化されたビデオブロックを横方向と縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、符号化されたビデオブロックを、第１の変換を用いて横方向および縦方向で復号して、復号されたビデオブロックを生成させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、少なくとも１つのフラグが、第１の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、少なくとも１つのフラグのうちの第２のフラグを構文解析して、復号されたビデオブロックを生成するために符号化されたビデオブロックを横方向と縦方向の両方で復号するように複数の変換の第２の変換が用いられるべきであることをシグナリングするように第２のフラグが設定されているかどうかを決定させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、第２のフラグが、第２の変換が横方向および縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、符号化されたビデオブロックを、第２の変換を用いて横方向および縦方向で復号して、復号されたビデオブロックを生成させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、第２のフラグが、第２の変換が横方向および縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、少なくとも１つのフラグのうちの第３のフラグを構文解析して、符号化されたビデオブロックを復号するために、第２の変換が横方向と縦方向のどちらで用いられるべきか、および符号化されたビデオブロックを復号するために、第３の変換が横方向と縦方向のどちらで用いられるべきかを決定させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、第２および第３の変換を用いて符号化されたビデオブロックを復号して、復号されたビデオブロックを生成させる。
実施形態の第４の態様は、コンピュータ可読手段と、コンピュータ可読手段に記憶された第３の態様によるコンピュータプログラムとを備えたコンピュータプログラム製品を規定する。
実施形態の第５の態様は、エンコーダによって行われる方法を規定する。方法は、符号化のためにビデオブロックを受信することを含む。方法は、ビデオブロックの特性を決定することを含む。方法は、特性が、複数変換選択が用いられることを示すタイプであることに応答して、複数変換選択の一部であり、用いるのに最も計算コストがかかるか、またはビデオブロックを符号化するのに用いられる可能性が最も低い、複数の変換の第１の変換を選択することをさらに含む。方法は、第１の変換が横方向と縦方向の両方で用いられる組合せを試験せずに、複数の変換の組合せを横方向および縦方向に試験することを含む。方法は、組合せから、最も低いレート歪みをもたらす組合せを選択することを含む。方法は、選択された組合せを用いてビデオブロックを符号化して、符号化されたビデオブロックを生成することを含む。方法は、特性が、複数変換選択は用いられるべきでないことを示すタイプであることに応答して、デフォルト変換を横方向および縦方向に用いてビデオブロックを符号化することを含む。
実施形態の第６の態様は、ビデオのブロックをブロックのブロックサイズに基づいて符号化するためのエンコーダを規定し、ブロックの横方向および縦方向のそれぞれは変換を用いて符号化され、変換は第１の変換、第２の変換、または第３の変換のうちの１つとすることができる。エンコーダは、少なくとも１つのプロセッサと、プロセッサに結合されたメモリとを備える。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、ビデオブロックの特性を決定することを行わせる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、特性が、複数変換選択が用いられることを示すタイプであることに応答して、複数変換選択の一部であり、用いるのに最も計算コストがかかるか、またはビデオブロックを符号化するのに用いられる可能性が最も低い、複数の変換の第１の変換を選択することを行わせる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、第１の変換が横方向と縦方向の両方で用いられる組合せを試験せずに、複数の変換の組合せを横方向および縦方向に試験することを行わせる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、組合せから、最も低いレート歪みをもたらす組合せを選択することを行わせる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、選択された組合せを用いてビデオブロックを符号化して、符号化されたビデオブロックを生成することを行わせる。メモリはプロセッサによって実行可能な命令を備え、命令はプロセッサに、特性が、複数変換選択は用いられるべきでないことを示すタイプであることに応答して、デフォルト変換を横方向および縦方向に用いてビデオブロックを符号化することを行わせる。
実施形態の第７の態様は、ビデオのブロックをブロックのブロックサイズに基づいて符号化するためのコンピュータプログラムを規定し、ブロックの横方向および縦方向のそれぞれは変換を用いて符号化され、変換は第１の変換、第２の変換、または第３の変換のうちの１つとすることができる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、ビデオブロックの特性を決定させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、特性が、複数変換選択が用いられることを示すタイプであることに応答して、複数変換選択の一部であり、用いるのに最も計算コストがかかるか、またはビデオブロックを符号化するのに用いられる可能性が最も低い、複数の変換の第１の変換を選択させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、第１の変換が横方向と縦方向の両方で用いられる組合せを試験せずに、複数の変換の組合せを横方向および縦方向に試験させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、組合せから、最も低いレート歪みをもたらす組合せを選択させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、選択された組合せを用いてビデオブロックを符号化して、符号化されたビデオブロックを生成させる。コンピュータプログラムはコード手段を備え、コード手段はコンピュータ上で実行されたとき、コンピュータに、特性が、複数変換選択は用いられるべきでないことを示すタイプであることに応答して、デフォルト変換を横方向および縦方向に用いてビデオブロックを符号化させる。
実施形態の第８の態様は、コンピュータ可読手段と、コンピュータ可読手段に記憶された第７の態様によるコンピュータプログラムとを備えたコンピュータプログラム製品を規定する。
本発明の概念によってもたらされる利点は、上述の５つの組合せのうちの１つを取り除くことによってエンコーダの複雑さを低減することを含む。エンコーダおよびデコーダの両方の複雑さは、ある特定のブロックサイズに対して複雑さが低い変換を用いることによって低減される。さらに、２値化（ｂｉｎａｒｉｚａｔｉｏｎ）の効率は、最も共通の組合せ（両方向におけるＤＳＴ－７）のためのビン（ｂｉｎ）の数が３から２に低減されるので向上される。
本開示のさらなる理解をもたらすために含まれ、本出願に組み込まれ、その一部を構成する添付の図面は、本発明の概念のいくつかの非限定的な実施形態を例示する。
次に、本発明の概念の実施形態の例が示される添付の図面を参照して、本発明の概念が本明細書の以下でより十分に述べられる。しかし、本発明の概念は多くの異なる形で具体化されることができ、本明細書に記載される実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、本開示が十分および完全となるようにもたらされ、当業者に本発明の概念の範囲を十分に伝えるようになる。また、これらの実施形態は、相互に排他的ではないことが留意されるべきである。１つの実施形態からの構成要素は、別の実施形態において存在する／用いられることが暗黙に想定され得る。
以下の説明は、本開示の主題の様々な実施形態を提示する。これらの実施形態は、教示する例として提示され、本開示の主題の範囲を限定するものと解釈されるものではない。例えば、述べられる実施形態のいくつかの詳細は、述べられる主題の範囲から逸脱せずに、変更され、省かれ、または拡張され得る。
図１は、本明細書で述べられるようにビットストリームを符号化するために用いられ得るエンコーダ１００の動作環境の例を例示する。エンコーダ１００は、符号化に用いられる複数変換選択（ＭＴＳ）構成要素１０２を有する。エンコーダ１００は、ビデオをネットワーク１０４からおよび／またはストレージ１０６から受信し、以下で述べられるように、ビデオの規定されたブロックサイズに対して、ＭＴＳ構成要素１０２を用いてビデオをビットストリームに符号化し、符号化されたビデオをネットワーク１１０を通じてデコーダ１０８に送信する。ストレージデバイス１０６は、ストアのストレージ保存場所またはストリーミングビデオサービス、個別のストレージ構成要素、モバイルデバイスの構成要素など、ビデオのストレージ保管場所の一部とすることができる。デコーダ１０８は、オーディオ／ビデオ（Ａ／Ｖ）メディアプレーヤ１１４を有するデバイス１１２の一部とすることができる。デバイス１１２は、モバイルデバイス、セットトップデバイス、デスクトップコンピュータなどとすることができる。
図２は、本発明の概念のいくつかの実施形態による、ビデオフレームを符号化するように設定されたエンコーダ１００の要素を例示するブロック図である。示されるように、エンコーダ１００は、他のデバイス／エンティティ／機能などとの通信をもたらすように設定されたネットワークインターフェース回路２０５（ネットワークインターフェースとも呼ばれる）を含み得る。エンコーダ１００はまた、ネットワークインターフェース回路２０５に結合されたプロセッサ回路２０１（プロセッサとも呼ばれる）と、プロセッサ回路に結合されたメモリ回路２０３（メモリとも呼ばれる）とを含み得る。メモリ回路２０３は、プロセッサ回路２０１によって実行されたとき、プロセッサ回路に、本明細書で開示される実施形態による動作を行わせるコンピュータ可読プログラムコードを含み得る。
他の実施形態によれば、プロセッサ回路２０１は、別個のメモリ回路が不要となるように、メモリを含むように規定され得る。本明細書で論じられるように、エンコーダ１００の動作は、プロセッサ２０１および／またはネットワークインターフェース２０５によって行われ得る。例えば、プロセッサ２０１は、通信をデコーダ１０８に送信する、および／または他のエンコーダノード、保管場所サーバなど１つまたは複数の他のネットワークノード／エンティティ／サーバからネットワークインターフェース１０４を通して通信を受信するように、ネットワークインターフェース２０５を制御し得る。さらに、モジュールはメモリ２０３に記憶されることができ、これらのモジュールは、モジュールの命令がプロセッサ２０１によって実行されたとき、プロセッサ２０１がそれぞれの動作を行うように命令をもたらし得る。
図３は、本発明の概念のいくつかの実施形態による、ビデオフレームを復号するように設定されたデコーダ１０８の要素を例示するブロック図である。示されるように、デコーダ１０８は、他のデバイス／エンティティ／機能などとの通信をもたらすように設定されたネットワークインターフェース回路３０５（ネットワークインターフェースとも呼ばれる）を含み得る。デコーダ１０８はまた、ネットワークインターフェース回路３０５に結合されたプロセッサ回路３０１（プロセッサとも呼ばれる）と、プロセッサ回路に結合されたメモリ回路３０３（メモリとも呼ばれる）とを含み得る。メモリ回路３０３は、プロセッサ回路３０１によって実行されたとき、プロセッサ回路に、本明細書で開示される実施形態による動作を行わせるコンピュータ可読プログラムコードを含み得る。
他の実施形態によれば、プロセッサ回路３０１は、別個のメモリ回路が不要となるように、メモリを含むように規定され得る。本明細書で論じられるように、デコーダ１０８の動作は、プロセッサ３０１および／またはネットワークインターフェース３０５によって行われ得る。例えば、プロセッサ３０１は、エンコーダ１００から通信を受信するように、ネットワークインターフェース３０５を制御し得る。さらに、モジュールはメモリ３０３に記憶されることができ、これらのモジュールは、モジュールの命令がプロセッサ３０１によって実行されたとき、プロセッサ３０１がそれぞれの動作を行うように命令をもたらし得る。
本明細書で述べられる本発明の概念によってもたらされる潜在的な利点は、ソフトウェアにおいて実施されるエンコーダの場合に評価されることになる変換組合せの数を制限することによって、エンコーダ実行時間を短縮することを含む。ハードウェアにおいて実施されるエンコーダの場合は、複雑さの低減は、エンコーダ実行時間の代わりに低下されたシリコン面積使用量など、別の形をとり得る。
本明細書で述べられる実施形態は、用いるのに計算コストがかかる、またはある特定のブロックサイズに対して別の変換によって用いられる頻度が低い変換を置き換えることによって、エンコーダおよびデコーダの両方の複雑さを低減する。例えば、ＶＶＣ標準の下で動作するように設定されたエンコーダにおいて、相対的に言って計算コストがかかるＤＣＴ－８は、ある特定のブロックサイズに対して相対的に言ってかかる計算コストが低いＤＣＴ－２によって置き換えられ得る。
さらに、圧縮効率は、ＣＡＢＡＣコンテキストを用いることによってｅｍｔ＿ｃｕ＿ｆｌａｇおよびｅｍｔ＿ｔｕ＿ｉｄｘを２値化することによって向上される。
さらなる改善は、置き換えられた変換（例えば、サイズ３２のＤＣＴ－８）に対する変換係数はメモリに記憶される必要がないので、メモリ使用量の低減である。ハードウェア実装形態において、これはより小さなシリコン面積に繋がる。
例えば、［１］で述べられている共通試験条件（ＣＴＣ）に従ってＶＴＭ２．０．１を用いたアンカに基づく実装形態では、圧縮効率（輝度に対する平均ＢＤレート）は、すべてイントラの設定において０．０７％改善され、ランダムアクセス（ＲＡ）設定において０．０２％改善される。同時に、符号化時間は、それぞれアンカと比較して８５％（ＡＩ）および９５％（ＲＡ）に低減される。デコーダの複雑さに対する影響はあったとしても最小限であり、影響の範囲において、有益である。この１つの理由は、ＤＣＴ－８を横およびＤＣＴ－８を縦の計算コストがかかる組合せが使用から取り除かれることによる。ＶＴＭ３．０において同じ変更を実施したとき、圧縮効率における改善はそれぞれ０．０３％（ＡＩ）および０．０１％（ＲＡ）であり、エンコーダ実行時間はそれぞれ８８％（ＡＩ）および９８％（ＲＡ）に低減される。
以下の説明において、ＶＶＣ標準化の部分により動作するように設定されエンコーダおよびデコーダが、本発明の概念を述べるために用いられる。他の標準化は、本明細書で述べられる概念を用いて実装され得る。
図４は、ＭＴＳツールがどのように現在実施されるかの実施形態を例示する。図５は、一実施形態においてどのように図４のＭＴＳが変更されるかを例示する。図４では、各ノードは、コロン記号が続く文字によって印が付けられる（すなわち、「ａ：」から「ｊ：」）。図５では、各ノードは、コロン記号が続く２文字によって印が付けられる（すなわち、「ａａ：」から「ｈｈ：」）。図６では、各ノードはコロン記号が続く３文字によって印が付けられる（すなわち、「ａａａ：」から「ｊｊｊ：」）。発明者らは、ＶＶＣ標準の草案において現在実施されているＭＴＳツールに対して、いくつかの異なる変更が、エンコーダおよびデコーダの計算効率を向上させるためになされ得ることを認識した。変更の以下の説明において、図４～６のノードは図中の文字によって参照される。図４に基づいて、以下の変更がなされる。
変更１：分枝２（ノードｇ）におけるＤＣＴ－８を横およびＤＣＴ－８を縦の組合せは、もはや許容されない。これはエンコーダがこの組合せを評価しないことを意味し、従って評価実行時間を短縮する。デコーダは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒがＤＣＴ－８（ノードｅ）を示す場合、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒは、変更により、常にＤＳＴ－７（ノードｈ）を示すようになると結論付けることができる。
変更２：ある特定のブロックサイズに対して、分枝２におけるＤＣＴ－８（図４のノードｅ、ｇ、およびｉ、図５のノードｇｇおよびｈｈ）は、ＤＣＴ－２によって置き換えられる。ブロックが特定のサイズである場合、エンコーダは、分枝２でＤＣＴ－８の代わりにＤＣＴ－２を評価することになることを知るようになる。これは変更１に加えてこれらのブロックに対して、分枝２におけるＤＣＴ－２を横およびＤＣＴ－２を縦の組合せは、この厳密なケースはすでに分枝１でカバーされるので、評価されるべきではない。デコーダは、ブロックが特定のサイズであり、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒまたはｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒがＤＣＴ－８の使用を示す場合において、ＤＣＴ－８の代わりにＤＣＴ－２を適用することによってこの変更を認識する。この変更により、下の文はＤＣＴ－Ｘを指し、これはいくつかのブロックサイズに対してＤＣＴ－８、他のブロックサイズに対してＤＣＴ－２を意味する。
変更３：最も共通の変換の組合せである、ＤＳＴ－７を横およびＤＳＴ－７を縦の組合せ（ノードｊ）は、図５のコーディングツリー内でＤＣＴ－Ｘを横（ノードｅｅ）によって現在占有されている位置に移動される。変更１により、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒがＤＣＴ－Ｘを示す場合、符号化される必要はない。この変更は、この省略をうまく利用する。
変更４：ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒフラグは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒフラグの値に基づいてのみ符号化されるので、両方のフラグが取り除かれ、２つの新たなフラグによって置き換えられる。２つの新たなフラグ（図５にも例示される）は、ｍｔｓ＿ｄｓｔ＿ｆｌａｇおよびｍｔｓ＿ｔｕ＿ｆｌａｇである。
ａ）ｍｔｓ＿ｄｓｔ＿ｆｌａｇは、ＤＳＴ－７を両方向に用いるかどうかを示す。
ｂ）ｍｔｓ＿ｔｕ＿ｆｌａｇは、ＤＣＴ－ＸおよびＤＳＴ－７がどの方向で用いられるべきかを示す。
変更５：ｍｔｓ＿ｔｕ＿ｆｌａｇは、より好ましい組合せか、それともより好ましくない組合せを用いるかをシグナリングする。使用可能な組合せのうちのどれがより好ましいかの決定は、イントラ予測の方向に基づいてなされる。ブロックがインター予測を用いる場合、フラグはまた、より好ましい組合せを用いるかどうかをシグナリングするが、どの組合せがより好ましいかの決定は、異なる情報、例えばブロックサイズまたはブロック形状に基づく。
変更６：以前は、ｍｔｓ＿ｃｕ＿ｆｌａｇのコンテキスト選択は、分割深さに基づいてなされた。これらの変更において、正しいコンテキストは、ブロックのより大きな寸法（幅または高さ）、およびイントラ予測の方向に基づいて決定される。ブロックがインター予測を用いる場合、コンテキストは異なる情報、例えば、ブロックサイズまたはブロック形状に基づいて選択される。
変更７（図６を参照）：ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒフラグは、両方の変換が同一であるかを示すフラグ（例えば、ｍｓｔ＿ｓａｍｅ＿ｆｌａｇ）によって置き換えられる。フラグがセットされた場合、同じ変換が両方向に用いられることになる。どの変換を用いるかを示すために、追加のビットが符号化されるようになる。フラグがセットされない場合、どちらの変換をどちらの方向に用いるかを示すために追加のビットが符号化されて、２つの異なる変換が２つの方向に用いられるようになる。
変更１：分枝２（ノードｇ）におけるＤＣＴ－８を横およびＤＣＴ－８を縦の組合せは、もはや許容されない。これはエンコーダがこの組合せを評価しないことを意味し、従って評価実行時間を短縮する。デコーダは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒがＤＣＴ－８（ノードｅ）を示す場合、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒは、変更により、常にＤＳＴ－７（ノードｈ）を示すようになると結論付けることができる。
変更２：ある特定のブロックサイズに対して、分枝２におけるＤＣＴ－８（図４のノードｅ、ｇ、およびｉ、図５のノードｇｇおよびｈｈ）は、ＤＣＴ－２によって置き換えられる。ブロックが特定のサイズである場合、エンコーダは、分枝２でＤＣＴ－８の代わりにＤＣＴ－２を評価することになることを知るようになる。これは変更１に加えてこれらのブロックに対して、分枝２におけるＤＣＴ－２を横およびＤＣＴ－２を縦の組合せは、この厳密なケースはすでに分枝１でカバーされるので、評価されるべきではない。デコーダは、ブロックが特定のサイズであり、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒまたはｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒがＤＣＴ－８の使用を示す場合において、ＤＣＴ－８の代わりにＤＣＴ－２を適用することによってこの変更を認識する。この変更により、下の文はＤＣＴ－Ｘを指し、これはいくつかのブロックサイズに対してＤＣＴ－８、他のブロックサイズに対してＤＣＴ－２を意味する。
変更３：最も共通の変換の組合せである、ＤＳＴ－７を横およびＤＳＴ－７を縦の組合せ（ノードｊ）は、図５のコーディングツリー内でＤＣＴ－Ｘを横（ノードｅｅ）によって現在占有されている位置に移動される。変更１により、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒがＤＣＴ－Ｘを示す場合、符号化される必要はない。この変更は、この省略をうまく利用する。
変更４：ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｖｅｒフラグは、ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒフラグの値に基づいてのみ符号化されるので、両方のフラグが取り除かれ、２つの新たなフラグによって置き換えられる。２つの新たなフラグ（図５にも例示される）は、ｍｔｓ＿ｄｓｔ＿ｆｌａｇおよびｍｔｓ＿ｔｕ＿ｆｌａｇである。
ａ）ｍｔｓ＿ｄｓｔ＿ｆｌａｇは、ＤＳＴ－７を両方向に用いるかどうかを示す。
ｂ）ｍｔｓ＿ｔｕ＿ｆｌａｇは、ＤＣＴ－ＸおよびＤＳＴ－７がどの方向で用いられるべきかを示す。
変更５：ｍｔｓ＿ｔｕ＿ｆｌａｇは、より好ましい組合せか、それともより好ましくない組合せを用いるかをシグナリングする。使用可能な組合せのうちのどれがより好ましいかの決定は、イントラ予測の方向に基づいてなされる。ブロックがインター予測を用いる場合、フラグはまた、より好ましい組合せを用いるかどうかをシグナリングするが、どの組合せがより好ましいかの決定は、異なる情報、例えばブロックサイズまたはブロック形状に基づく。
変更６：以前は、ｍｔｓ＿ｃｕ＿ｆｌａｇのコンテキスト選択は、分割深さに基づいてなされた。これらの変更において、正しいコンテキストは、ブロックのより大きな寸法（幅または高さ）、およびイントラ予測の方向に基づいて決定される。ブロックがインター予測を用いる場合、コンテキストは異なる情報、例えば、ブロックサイズまたはブロック形状に基づいて選択される。
変更７（図６を参照）：ｍｔｓ＿ｔｕ＿ｉｄｘ＿ｈｏｒフラグは、両方の変換が同一であるかを示すフラグ（例えば、ｍｓｔ＿ｓａｍｅ＿ｆｌａｇ）によって置き換えられる。フラグがセットされた場合、同じ変換が両方向に用いられることになる。どの変換を用いるかを示すために、追加のビットが符号化されるようになる。フラグがセットされない場合、どちらの変換をどちらの方向に用いるかを示すために追加のビットが符号化されて、２つの異なる変換が２つの方向に用いられるようになる。
変更１から変更６は図５に反映され、変更７は図６に反映される。以下の説明において、特定のブロックサイズに対して、および特定のブロックのタイプ（すなわち、インター符号化されたブロックまたはイントラ符号化されたブロック）に対して、どの変更がなされるか示す、様々な実施形態が述べられる。
上記の変更に基づいて様々な実施形態を述べる前に、実施される変更によってどのようにエンコーダ１００およびデコーダ１０８が動作するかの概観が述べられる。次に図７を参照すると、動作７０１でエンコーダ１００は、符号化されることになるビデオブロックの特性を決定する。特性は、ブロックサイズ、ブロックタイプ（インター／イントラ）、チャネルタイプ、予測モード、ブロックの寸法（幅または高さ）、およびイントラ予測の方向などとすることができる。
特性が、複数変換選択構成要素が用いられることを示すタイプであることに応答して、動作７０３でエンコーダ１００は、複数選択変換構成要素（ＭＳＴ）によって用いられる複数の変換から、最も計算コストがかかるか、またはビデオブロックの符号化において用いられる可能性が最も低い第１の変換を選択する。例えば、ＭＳＴによって用いられる変換がＤＣＴ－２、ＤＳＴ－７、およびＤＣＴ－８であるとき、ＤＣＴ－８は、しばしば用いるのに最も計算コストがかかる。このようなシナリオにおいて、ＤＣＴ－８変換が第１の変換として選択され、指定され得る。
動作７０５で、エンコーダ１００は、第１の変換が横方向と縦方向の両方で用いられる組合せを試験せずに、変換の組合せを試験する。例えば、動作７０３で述べられたシナリオにおいてＤＣＴ－８変換は、横方向および縦方向の両方で試験されないようになる。
動作７０７で、他の試験組合せと比べて最も低いレート歪みをもたらす組合せが選択される。他の決定因子も、用いる組合せを選択するのに用いられ得る。例えば、変換のうちの１つが別の変換より好ましく、両方の変換が同等のレート歪みを有する場合、好ましい変換が用いられ得る。
動作７０９で、ビデオブロックは、符号化されたブロックを生成するように、選択された組合せを用いて符号化される。動作７１１で、符号化されたブロックは、どの組合せが符号化において用いられたか、および符号化されたブロックを復号するために用いられるべきかを決定するために、デコーダによって用いられるフラグを有して、デコーダ１０８などのデコーダに送信される。
特性がタイプでないことに応答して、ビデオブロックは横方向および縦方向の両方でデフォルト変換を用いて符号化される。一実施形態において、ＤＣＴ－２変換がデフォルト変換として用いられ得る。動作７１５で、符号化されたブロックは、どの組合せが符号化において用いられたか、および符号化されたブロックを復号するために用いられるべきかを決定するために、デコーダによって用いられるフラグを有して、デコーダ１０８などのデコーダに送信される。
次に図８を参照すると、デコーダ１０８が行い得る動作が例示される。動作８０１で、デコーダは、フラグを有する符号化されたビデオブロックを受信する。動作８０３で、第１のフラグがセットされているかどうかを決定するために、第１のフラグが構文解析される。第１のフラグは、ｍｔｓ＿ｃｕ＿ｆｌａｇとすることができる。フラグ設定は、第１の変換が、横方向および縦方向の両方で符号化されたビデオブロックを復号するために用いられるべきかどうかを示し得る。例えば、一実施形態において、設定は１または０のバイナリ設定とすることができる。言い換えれば、第１のフラグは第１の値または第２の値に等しい。１の設定は、第１の変換が両方向に用いられるべきであることを示し得る。他の実施形態では、０の設定が、第１の変換が両方向に用いられるべきであることを示すために用いられ得る。
動作８０５で、ビデオブロックは、第１のフラグが、第１の変換が両方向に用いられることに関連付けられた値を有することに応答して（例えば、第１のフラグが第１の値に等しい）、横方向および縦方向の両方で第１の変換を用いて復号される。例えば、ＤＣＴ－２変換は、ビデオブロックを復号するために、横方向および縦方向の両方で用いられ得る。
動作８０７で、第１の変換は両方向に用いられないことに関連付けられた値を有する第１のフラグ設定に応答して、第２のフラグが構文解析される。第２のフラグは、第２のフラグ設定を決定するために構文解析される。フラグ設定は、第２の変換が、横方向および縦方向の両方で符号化されたビデオブロックを復号するために用いられるべきかどうかを示し得る。例えば、一実施形態において、設定は１または０のバイナリ設定とすることができる。言い換えれば、第２のフラグは第１の値または第２の値に等しい。１の設定は、第２の変換が両方向に用いられるべきであることを示し得る。他の実施形態では、０の設定が、第２の変換が両方向に用いられるべきであることを示すために用いられ得る。
第２の変換は、２つの変換のうちの１つとすることができる。第２のフラグは、ビデオブロックを復号するために２つの変換のどちらが用いられるべきかを決定するために、構文解析され得る。例えば、一実施形態において２つの変換はＤＳＴ－７変換およびＤＣＴ－８変換とすることができる。
動作８０９で、ビデオブロックは、第２のフラグが、第２の変換が両方向に用いられることに関連付けられた値を有する（例えば、第２のフラグは第１の値に等しい）ことに応答して、第２の変換を横方向および縦方向の両方に用いて復号される。例えば、動作８０９で、ビデオブロックを復号するために、ＤＳＴ－７変換は横方向および縦方向の両方に用いられ得る。
動作８１１で、第２の変換は両方向に用いられないことに関連付けられた値を有する第２のフラグ設定に応答して、第３のフラグが構文解析される。第３のフラグは、第３のフラグ設定を決定するために構文解析される。第３のフラグ設定は、符号化されたビデオブロックを復号するために第２の変換が横方向または縦方向に用いられるべきか、および、復号するために第３の変換が横方向および縦方向の他方で用いられるべきかどうかを示し得る。これは第１の好ましい変換組合せとすることができる。例えば、一実施形態において、設定は１または０のバイナリ設定とすることができる。１の設定は、第２の変換が横方向で用いられるべきであり、第３の変換が縦方向で用いられるべきであることを示し得る。他の実施形態では、０の設定が、第２の変換が横方向で用いられるべきであり、第３の変換が縦方向で用いられるべきであることを示すために用いられ得る。これは第２の好ましい変換組合せとすることができる。実施形態において、第３の変換は第１の変換とすることができる。
動作８１３で、ビデオブロックは第２の変換を用いて、第３のフラグの設定に基づいて横方向または縦方向に復号される。例えば、動作８１３でビデオブロックを復号するために、ＤＳＴ－７変換は横方向で用いられ、ＤＣＴ－２またはＤＣＴ－８変換は縦方向で用いられ得る。あるいは、動作８１３でビデオブロックを復号するために、ＤＳＴ－７変換は縦方向で用いられ、ＤＣＴ－２またはＤＣＴ－８変換は横方向で用いられ得る。
動作８１５で、デコーダは、復号されたビデオブロックの再生のために、復号されたビデオブロックをメディアプレーヤに出力することができる。
次に図９を参照すると、代替実施形態において、動作９０１でデコーダ１０８は、符号化されたビデオブロックのブロックサイズに基づいて、第１の基準が満たされるかどうかを決定する。基準は、ブロックサイズ、ブロックタイプ（インター／イントラ）、チャネルタイプ、予測モード、ブロックの寸法（幅または高さ）などとすることができる。
動作９０３で、第１の基準が満たされることに応答して、デコーダは、縦方向と横方向の両方での第１の変換、縦方向と横方向の両方での第３の変換、縦方向での第１の変換および横方向での第３の変換、ならびに縦方向での第３の変換および横方向での第１の変換のうちの１つから変換組合せを選択する。
動作９０５で、第１の基準が満たされることに応答して、デコーダは、縦方向と横方向の両方での第１の変換、縦方向と横方向の両方での第３の変換、縦方向での第２の変換および横方向での第３の変換、ならびに縦方向での第３の変換および横方向での第２の変換のうちの１つから変換組合せを選択する。
動作９０７で、デコーダは、選択された組合せを用いてブロックを復号する。動作９０９で、デコーダは、符号化されたブロックをメディアプレーヤに向かって送信し得る。
以下で述べられる実施形態において、第１の変換はＤＣＴ－２変換、第２の変換はＤＣＴ－８変換、および第３の変換はＤＳＴ－７変換である。以下の実施形態の説明において、第１の基準はブロックサイズである。
第１の実施形態において、ＭＴＳツールが許容される場合、変更１がすべてのブロックサイズに対してなされ、少なくとも１つの寸法が３２サンプルの長さを有する場合、変更２がすべてのブロックに対してなされる。この第１の実施形態において、サイズ１６×１６以下のすべてのブロックは、以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１の実施形態においてサイズ３２×ＮまたはＮ×３２のブロックに対して、以下の組合せが評価され、Ｎは４、８、１６、または３２とすることができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグおよびブロックサイズに基づいて、正しい変換の組合せを決定することができる。ブロックがサイズ１６×１６以下である場合、復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１の実施形態においてブロックがサイズ３２×ＮまたはＮ×３２である場合、以下の組合せが示されることができ、Ｎは４、８、１６、または３２とすることができる（すなわち、図９の第１の基準は、符号化されたブロックが形式３２×ＮまたはＮ×３２のサイズを有するとき満たされ、Ｎは４、８、１６、または３２の値をとることができる）。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
表１は、第１の実施形態においてＤＣＴ－２およびＤＣＴ－８が用いられるものを示す。
第２の実施形態において、ＭＴＳツールが許容される場合、変更１がすべてのブロックサイズに対してなされ、および変更２がサイズ１６×３２、３２×１６、または３２×３２のすべてのブロックに対してなされる。この実施形態において、サイズ１６×１６以下、４×３２、８×３２、３２×４、および３２×８のすべてのブロックは、以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第２の実施形態において、サイズ３２×１６、１６×３２、または３２×３２のブロックに対して、以下の組合せが評価される。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグおよびブロックサイズに基づいて、正しい変換の組合せを決定することができる。ブロックがサイズ１６×１６以下、４×３２、８×３２、３２×４、または３２×８である場合、復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第２の実施形態においてブロックがサイズ３２×１６、１６×３２、または３２×３２である場合（すなわち、図９の第１の基準は、符号化されたブロックが形式３２×３２または３２×１６または１６×３２のサイズを有するとき満たされる）、以下の組合せが示され得る。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
表２は、第２の実施形態においてＤＣＴ－２およびＤＣＴ－８が用いられるものを示す。
第３の実施形態において、変更１、３、および４はすべてのブロックサイズに対してなされる。図５の右側へのステップが「１」として符号化され、左側へのステップが「０」として符号化される場合、組合せは以下のように符号化されるようになる。
デコーダは、フラグを構文解析し、復号されたビンに基づいて変換の組合せを決定するようになる。図８に関して、ｍｔｓ＿ｃｕ＿ｆｌａｇは第１のフラグとすることができ、ｍｔｓ＿ｄｓｔ＿ｆｌａｇは第２のフラグとすることができ、およびｍｔｓ＿ｔｕ＿ｆｌａｇは第３のフラグとすることができる。
実施形態のセットにおいて、変更１、３、４、および５はすべてのブロックサイズに対してなされる。例として、変更５で述べられたようなより好ましい組合せは、ｍｔｓ＿ｔｕ＿ｆｌａｇを「１」に設定することによって印を付けることができ、変更５で述べられたようなより好ましくない組合せは、ｍｔｓ＿ｔｕ＿ｆｌａｇを「０」に設定することによって印が付けられ得る。図１０はこの実施形態を例示する。図１０を参照すると、用いる変換組合せを決定するために、表４がデコーダによって用いられ得る。動作１００１で、デコーダは第１のフラグを構文解析して、第１のフラグが第１の値または第２の値に等しいかを決定する。動作１００３で、第１のフラグが第１の値に等しいことに応答して、符号化されたブロックを縦方向と横方向の両方で復号するように、第１の変換が選択される。動作１００５で、第１のフラグが第２の値に等しいことに応答して、第２のフラグが第１の値または第２の値に等しいかを決定するために、第２のフラグが構文解析される。動作１００７で、第２のフラグが第１の値に等しいことに応答して、符号化されたブロックを縦方向と横方向の両方で復号するように、第３の変換が選択される。動作１００９で、第２のフラグが第２の値に等しいことに応答して、第３のフラグが第１の値または第２の値に等しいかを決定するために、第３のフラグが構文解析される。動作１０１１で、第３のフラグが第１の値に等しいことに応答して、符号化されたブロックを復号するためにより好ましい変換組合せが選択される。動作１０１３で、第３のフラグが第２の値に等しいことに応答して、符号化されたブロックを復号するためにより好ましくない変換組合せが選択される。
実施形態のセットの１つである第５の実施形態において、ブロックがイントラ予測を用いる場合、イントラ方向が縦より横に近い場合は、ＤＳＴ－７を横におよびＤＣＴ－Ｘを縦に用いる組合せがより好ましいと考えられる。同時に、イントラ方向が横より縦に近い場合は、ＤＣＴ－Ｘを横におよびＤＳＴ－７を縦に用いる組合せがより好ましいと考えられる。従って、デコーダは、ブロックのイントラ方向に基づいて組合せを決定するようになる。
イントラ方向が、例えば、純粋に横であり、デコーダがｍｔｓ＿ｔｕ＿ｆｌａｇを「１」として読み出した場合、デコーダはＤＳＴ－７を横およびＤＣＴ－Ｘを縦の変換組合せを用いるようになる。フラグが「０」として読み出された場合、デコーダはＤＣＴ－Ｘを横およびＤＳＴ－７を縦の変換組合せを用いるようになる。
イントラ方向が、例えば、純粋に縦であり、デコーダがｍｔｓ＿ｔｕ＿ｆｌａｇを「１」として読み出した場合、デコーダはＤＣＴ－Ｘを横およびＤＳＴ－７を縦の変換組合せを用いるようになる。フラグが「０」として読み出された場合、デコーダはＤＳＴ－７を横およびＤＣＴ－Ｘを縦の変換組合せを用いるようになる。
実施形態のセットの１つである第６の実施形態において、ブロックがインター予測を用いる場合、ＤＳＴ－７を横およびＤＣＴ－Ｘを縦に用いる組合せは、ブロックが高さより大きな幅を有する場合、より可能性が高いと考えられる。ブロックが幅より大きな高さを有する場合、ＤＣＴ－Ｘを横およびＤＳＴ－７を縦に用いる組合せがより可能性が高いと考えられる。
ブロックが、例えば、１６×４サンプルのサイズを有し、デコーダがｍｔｓ＿ｔｕ＿ｆｌａｇを「１」として読み出した場合、デコーダはＤＳＴ－７を横およびＤＣＴ－Ｘを縦の変換組合せを用いるようになる。フラグが「０」として読み出された場合、デコーダは、ＤＣＴ－Ｘを横およびＤＳＴ－７を縦の変換組合せを用いるようになる。
ブロックが、例えば、４×１６サンプルのサイズを有し、デコーダがｍｔｓ＿ｔｕ＿ｆｌａｇを「１」として読み出した場合、デコーダはＤＣＴ－Ｘを横およびＤＳＴ－７を縦の変換組合せを用いるようになる。フラグが「０」として読み出された場合、デコーダは、ＤＳＴ－７を横およびＤＣＴ－Ｘを縦の変換組合せを用いるようになる。
上記の実施形態において、４５度の予測方向は、縦と横に対して等しく近い。従って、デコーダおよびエンコーダは、同じやり方で、４５度方向を扱うための均衡を破る規則に同意しなければならない。上記の実施形態のセットにおいて、これは４５度方向を横より縦として扱うことによって対処される。異なる実施形態において、４５度方向を横として扱うなど、異なる均衡を破る規則を用いることが有利になり得る。別の可能性は、４５度方向とは別の角度で変化させることである。例として、４５度方向を縦として扱うだけでなく、例えば、４３度方向も縦として扱うことが、数学的にはそれらは横方向により近いが、有利となり得る。従って、一般に均衡を破る規則において、対角線方向だけでなく任意の角度を用いることが可能である。
均衡を破る規則が規定されるべき別のケースは、無方向性イントラ予測モード（プレーナまたはＤＣ）である。上記の実施形態のセットにおいて、これらの予測は、縦より横として扱われる。わずかに異なる実施形態において、これらを横より縦として扱うことが有利になり得る。例えば、実装形態において、イントラモード０～３４は横により近いとして扱われ、イントラモード３５～６６は縦により近いとして扱われる。
第７の実施形態において、変更６はイントラ符号化されたブロックに対して用いられる。ｍｔｓ＿ｃｕ＿ｆｌａｇを符号化および復号するために用いるコンテキストの選択は、ブロックのより長い側と、イントラ方向とに基づいてなされる。イントラ方向は、２つのグループに分割され、ＤＣＴ－２を横および縦に用いるのがより好ましいグループと、ＤＣＴ－２を横におよび縦に用いるのがより好ましくないグループである。これらのグループは異なるブロックサイズに対して同一とすることができる。ＤＣＴ－２を横および縦の両方で用いることは、例えばイントラモードが横または縦に近い場合、より好ましくなり得る。同じ例において、組合せは、イントラ方向が対角線に近い場合、より好ましくなくなる。
図１１を参照すると、動作１１０１で、デコーダは、ブロックがサイズ３２×ＮまたはＮ×３２であるかどうかを決定し、Ｎは４、８、１６、または３２とすることができる。動作１１０３で、ブロックがサイズ３２×ＮまたはＮ×３２のうちの１つであり、イントラ方向が横に近いまたは縦に近い（すなわち、動作１１０３で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格する）ことに応答して、例えば純粋に横である場合、動作１１０５で例えば第１の識別子（ｉｄ）０を有する１つのコンテキストが選ばれるようになる。
ブロックが、Ｎを４、８、１６、または３２とすることができる、サイズ３２×ＮまたはＮ×３２であること、およびイントラ方向が対角線に近い（すなわち、動作１１０３で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格しない）ことに応答して、例えば純粋に対角線である場合、動作１１０７で例えば第２のｉｄ１を有する異なるコンテキストが選ばれるようになる。
動作１１０８で、デコーダは、ブロックがサイズ１６×ＮまたはＮ×１６であるかどうかを決定し、Ｎは４、８、または１６とすることができる。動作１１１１で、ブロックがサイズ１６×ＮまたはＮ×１６のうちの１つであり、イントラ方向が横に近いまたは縦に近い（すなわち、動作１１１１で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格する）ことに応答して、例えば純粋に縦である場合、動作１１１３で例えば第３のｉｄ２を有する異なるコンテキストが選ばれるようになる。
Ｎを４、８、または１６とすることができるものとして、ブロックがサイズ１６×ＮまたはＮ×１６であり、イントラ方向が対角線に近い（すなわち、動作１１１１で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格しない）ことに応答して、例えば純粋に対角線である場合、動作１１１５で例えば第４のｉｄ３を有する異なるコンテキストが選ばれるようになる。
動作１１１７で、デコーダは、ブロックがサイズ８×８、８×４、４×８、または４×４であるかどうかを決定する。動作１１１９で、ブロックがサイズ８×８、８×４、４×８、または４×４のうちの１つであり、イントラ方向が横に近いまたは縦に近い（すなわち、動作１１１９で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格する）ことに応答して、例えば純粋に横である場合、動作１１２１で例えば第５のｉｄ４を有する異なるコンテキストが選ばれるようになる。
ブロックがサイズ８×８、８×４、４×８、または４×４であり、イントラ方向が対角線に近い（すなわち、動作１１１９で決定されるように、横の近接度試験および縦の近接度試験のうちの１つに合格しない）ことに応答して、例えば純粋に対角線である場合、動作１１２３で例えば第６のｉｄ５を有する異なるコンテキストが選ばれるようになる。
これは以下の表に要約され得る。
前の実施形態で述べられたように、予測方向が横および縦に等しく近い場合のために、エンコーダおよびデコーダに対して均衡を破る規則のセットが規定されるべきである。均衡を破る規則はまた、無方向性イントラ予測モードプレーナまたはＤＣに対して規定されるべきである。例えば、一実装形態において、イントラモード１０～２２は横に近いと見られ、横であるとして扱われ、イントラモード４６～５７は縦に近いと見られ、縦であるとして扱われ、残りのイントラモード０～９、２３～４５、および５８～６６は、対角線に近いと見られ、対角線として扱われ得る。
第８の実施形態において、変更６はインター符号化されたブロックに対して用いられる。ｍｔｓ＿ｃｕ＿ｆｌａｇを符号化および復号するために用いるコンテキストの選択は、ブロックサイズおよび形状に基づいてなされる。例えば、６つのコンテキストが以下のように選択され得る。
ａ）第８の実施形態でブロックがサイズ４×３２または３２×４である場合、１つのコンテキストが用いられ、例えば識別子（ｉｄ）０を有する。
ｂ）第８の実施形態でブロックがサイズ４×１６、８×３２、３２×８、または１６×４である場合、異なるコンテキストが用いられ、例えばｉｄ１を有する。
ｃ）第８の実施形態でブロックがサイズ４×８または８×４である場合、異なるコンテキストが用いられ、例えばｉｄ２を有する。
ｄ）第８の実施形態でブロックがサイズ８×１６、１６×３２、３２×１６、または１６×８である場合、異なるコンテキストが用いられ、例えばｉｄ３を有する。
ｅ）第８の実施形態でブロックがサイズ１６×１６、３２×３２である場合、異なるコンテキストが用いられ、例えばｉｄ４を有する。
ｆ）第８の実施形態でブロックがサイズ８×８または４×４である場合、異なるコンテキストが用いられ、例えばｉｄ５を有する。
ａ）第８の実施形態でブロックがサイズ４×３２または３２×４である場合、１つのコンテキストが用いられ、例えば識別子（ｉｄ）０を有する。
ｂ）第８の実施形態でブロックがサイズ４×１６、８×３２、３２×８、または１６×４である場合、異なるコンテキストが用いられ、例えばｉｄ１を有する。
ｃ）第８の実施形態でブロックがサイズ４×８または８×４である場合、異なるコンテキストが用いられ、例えばｉｄ２を有する。
ｄ）第８の実施形態でブロックがサイズ８×１６、１６×３２、３２×１６、または１６×８である場合、異なるコンテキストが用いられ、例えばｉｄ３を有する。
ｅ）第８の実施形態でブロックがサイズ１６×１６、３２×３２である場合、異なるコンテキストが用いられ、例えばｉｄ４を有する。
ｆ）第８の実施形態でブロックがサイズ８×８または４×４である場合、異なるコンテキストが用いられ、例えばｉｄ５を有する。
第８の実施形態は、表６に要約され得る。
第９の実施形態において、ＭＴＳツールが許容される場合、変更１がすべてのブロックサイズに対してなされ、少なくとも１つの寸法が１６または３２サンプルの長さを有する場合、変更２がすべてのブロックに対してなされる。この実施形態において、サイズ８×８以下のすべてのブロックは、以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第９の実施形態においてサイズ１６×Ｎ、Ｎ×１６、３２×Ｎ、またはＮ×３２のブロックに対して、以下の組合せが評価され、Ｎは４、８、１６、または３２とすることができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグおよびブロックサイズに基づいて、正しい変換の組合せを決定することができる。ブロックがサイズ８×８以下である場合、復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第９の実施形態においてブロックがサイズ１６×Ｎ、Ｎ×１６、３２×Ｎ、またはＮ×３２である場合、以下の組合せが示されることができ、Ｎは４、８、１６、または３２とすることができる（すなわち、図９の第１の基準は、符号化されたブロックが形式１６×Ｎ、Ｎ×１６、３２×Ｎ、またはＮ×３２のサイズを有するとき満たされ、Ｎは４、８、１６、または３２の値をとることができる）。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
表７は、第９の実施形態でＤＣＴ－２およびＤＣＴ－８が用いられる場合を示す。
第１０の実施形態において、ＭＴＳツールが許容される場合、変更１がすべてのブロックサイズに対してなされ、少なくとも１つの寸法が３２サンプルまたは４サンプルの長さを有する場合、変更２がすべてのブロックに対してなされる。この実施形態において、サイズ８×８、８×１６、１６×８、または１６×１６のすべてのブロックは、以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１０の実施形態においてサイズ４×Ｎ、Ｎ×４、３２×Ｎ、またはＮ×３２のブロックに対して、以下の組合せが評価され、Ｎは４、８、１６、または３２とすることができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグおよびブロックサイズに基づいて、正しい変換の組合せを決定することができる。ブロックがサイズ８×８、８×１６、１６×８、または１６×１６である場合、復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１０の実施形態においてブロックがサイズ４×Ｎ、Ｎ×４、３２×Ｎ、またはＮ×３２である場合、以下の組合せが示されることができ、Ｎは４、８、１６、または３２とすることができる（すなわち、図９の第１の基準は、符号化されたブロックが形式４×Ｎ、Ｎ×４、３２×Ｎ、またはＮ×３２のサイズを有するとき満たされ、Ｎは４、８、１６、または３２の値をとることができる）。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
表８は、第１０の実施形態でＤＣＴ－２およびＤＣＴ－８が用いられる場合を示す。
第１１の実施形態において、ＭＴＳツールが許容される場合、変更１がすべてのブロックサイズに対してなされ、少なくとも１つの寸法が３２サンプルの長さを有するか、またはブロックが４×４サンプルのサイズを有する場合、変更２がすべてのブロックに対してなされる。この実施形態において、サイズ１６×１６以下であるが４×４より大きなすべてのブロックは、以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１１の実施形態においてサイズ４×４、３２×Ｎ、またはＮ×３２のブロックに対して、以下の組合せが評価され、Ｎは４、８、１６、または３２とすることができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグおよびブロックサイズに基づいて、正しい変換の組合せを決定することができる。ブロックがサイズ１６×１６以下であるが、４×４より大きい場合、復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－８を縦に
－ ＤＣＴ－８を横およびＤＳＴ－７を縦に
第１１の実施形態においてブロックがサイズ４×４、３２×Ｎ、またはＮ×３２である場合、以下の組合せが示されることができ、Ｎは４、８、１６、または３２とすることができる（すなわち、図９の第１の基準は、符号化されたブロックが形式４×４、３２×Ｎ、またはＮ×３２のサイズを有するとき満たされ、Ｎは４、８、１６、または３２の値をとることができる）。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
表９は、第１１の実施形態でＤＣＴ－２およびＤＣＴ－８が用いられる場合を示す。
第１２の実施形態において、ＭＴＳツールが許容される場合、変更１および２がすべてのブロックサイズに対してなされる。この実施形態において、すべてのブロックは以下の組合せを評価する。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
デコーダは、構文解析されたフラグに基づいて、正しい変換の組合せを決定することができる。復号されたビンは以下の組合せを示すことができる。
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
－ ＤＣＴ－２を横およびＤＣＴ－２を縦に
－ ＤＳＴ－７を横およびＤＳＴ－７を縦に
－ ＤＳＴ－７を横およびＤＣＴ－２を縦に
－ ＤＣＴ－２を横およびＤＳＴ－７を縦に
実施形態のさらなるセットにおいて、変更７が組み込まれる。ｍｔｓ＿ｓａｍｅ＿ｆｌａｇと呼ばれる新たなフラグは、ブロックが同じ変換を横方向および縦方向の両方で用いるかどうかを示すためにシグナリングされる。一実施形態において、フラグが値「１」を有する場合は、ブロックは同一の変換を両方向に用い、一方、フラグが値「０」を有する場合は、２つの異なる変換が用いられるようになる。
実施形態において、ｍｔｓ＿ｓａｍｅ＿ｆｌａｇは、ブロックが同じ変換を横方向および縦方向の両方で用いることを示す。追加のフラグｍｔｓ＿ｔｕ＿ｉｄｘは、ＤＣＴ－８またはＤＳＴ－７を両方向に用いるかどうかを示すためにシグナリングされる。
別の実施形態において、ｍｔｓ＿ｓａｍｅ＿ｆｌａｇは、ブロックが異なる変換を横方向および縦方向に用いることを示す。追加のフラグｍｔｓ＿ｔｕ＿ｉｄｘは、ＤＣＴ－８を横方向およびＤＳＴ－７を縦方向に、またはＤＳＴ－７を横方向におよびＤＣＴ－８を縦方向に用いるかどうかを示すためにシグナリングされる。
デコーダでの処理は、類似的に働く。最初に、ｍｔｓ＿ｓａｍｅ＿ｆｌａｇがデコーダによって構文解析され、続いてｍｔｓ＿ｔｕ＿ｉｄｘが構文解析されて、用いる正しい変換の組合せを決定する。
別の実施形態において、ｍｔｓ＿ｓａｍｅ＿ｆｌａｇはデコーダによって構文解析され、同じ変換が横方向および縦方向の両方で用いられるべきであることを示す。その後に、ｍｔｓ＿ｔｕ＿ｉｄｘがデコーダによって構文解析され、ＤＳＴ－７またはＤＣＴ－８を両方向に用いるかどうかを示す。
別の実施形態において、ｍｔｓ＿ｓａｍｅ＿ｆｌａｇはデコーダによって構文解析され、２つの異なる変換が、現在のブロックに対して用いられるべきであることを示す。ｍｔｓ＿ｔｕ＿ｉｄｘがデコーダによって構文解析されて、ＤＣＴ－８を横方向およびＤＳＴ－７を縦方向に、またはＤＳＴ－７を横方向およびＤＣＴ－８を縦方向に用いるかどうかを決定する。
従って、変換組合せのうちの１つを無効にすることは、２つの新たなフラグを用いて本明細書で述べられるように、２つの既存のフラグを置き換えることによって、ＣＡＢＡＣ符号化への変更を可能にする。別の主要な態様は、いくつかの場合に１つの変換を異なる変換に置き換えることである。
参考文献
［１］Ｆ．Ｂｏｓｓｅｎ， Ｊ．Ｂｏｙｃｅ， Ｘ．Ｌｉ， Ｖ．Ｓｅｒｅｇｉｎ， Ｋ．Ｓｕｈｒｉｎｇ （ｅｄｉｔｏｒｓ）： “ＪＶＥＴ ｃｏｍｍｏｎ ｔｅｓｔ ｃｏｎｄｉｔｉｏｎｓ ａｎｄ ｓｏｆｔｗａｒｅ ｒｅｆｅｒｅｎｃｅ ｃｏｎｆｉｇｕｒａｔｉｏｎｓ ｆｏｒ ＳＤＲ ｖｉｄｅｏ”， ＪＶＥＴ－Ｌ１０１０， Ｍａｃａｕ， Ｏｃｔｏｂｅｒ ２０１８
［２］Ｇ．Ｊ．Ｓｕｌｌｉｖａｎ， Ｊ．－Ｒ．Ｏｈｍ： “Ｍｅｅｔｉｎｇ Ｒｅｐｏｒｔ ｏｆ ｔｈｅ １１ｔｈ ＪＶＥＴ Ｍｅｅｔｉｎｇ， （Ｌｊｕｂｌｊａｎａ， １０－１８ Ｊｕｌｙ ２０１８）”， ｓｅｃｔｉｏｎ ６．６， ＪＶＥＴ－Ｋ１０００， Ｌｊｕｂｌｊａｎａ， Ｊｕｌｙ ２０１８
［１］Ｆ．Ｂｏｓｓｅｎ， Ｊ．Ｂｏｙｃｅ， Ｘ．Ｌｉ， Ｖ．Ｓｅｒｅｇｉｎ， Ｋ．Ｓｕｈｒｉｎｇ （ｅｄｉｔｏｒｓ）： “ＪＶＥＴ ｃｏｍｍｏｎ ｔｅｓｔ ｃｏｎｄｉｔｉｏｎｓ ａｎｄ ｓｏｆｔｗａｒｅ ｒｅｆｅｒｅｎｃｅ ｃｏｎｆｉｇｕｒａｔｉｏｎｓ ｆｏｒ ＳＤＲ ｖｉｄｅｏ”， ＪＶＥＴ－Ｌ１０１０， Ｍａｃａｕ， Ｏｃｔｏｂｅｒ ２０１８
［２］Ｇ．Ｊ．Ｓｕｌｌｉｖａｎ， Ｊ．－Ｒ．Ｏｈｍ： “Ｍｅｅｔｉｎｇ Ｒｅｐｏｒｔ ｏｆ ｔｈｅ １１ｔｈ ＪＶＥＴ Ｍｅｅｔｉｎｇ， （Ｌｊｕｂｌｊａｎａ， １０－１８ Ｊｕｌｙ ２０１８）”， ｓｅｃｔｉｏｎ ６．６， ＪＶＥＴ－Ｋ１０００， Ｌｊｕｂｌｊａｎａ， Ｊｕｌｙ ２０１８
Claims (15)
- デコーダによって行われる方法であって、
コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することと、
前記少なくとも１つのフラグを構文解析して、前記少なくとも１つのフラグが、複数の変換の第１の変換が、前記符号化されたビデオブロックを横方向および縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第１の変換を用いて前記横方向および前記縦方向で復号して、復号されたビデオブロックを生成することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第２のフラグを構文解析して、前記復号されたビデオブロックを生成するために前記符号化されたビデオブロックを横方向および縦方向の両方で復号するように前記複数の変換の第２の変換が用いられるべきであることをシグナリングするように前記第２のフラグが設定されているかどうかを決定することと、
前記第２のフラグが、前記第２の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第２の変換を用いて前記横方向および前記縦方向で復号して、前記復号されたビデオブロックを生成することと、
前記第２のフラグが、前記第２の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第３のフラグを構文解析して、前記符号化されたビデオブロックを復号するために、前記第２の変換が前記横方向と前記縦方向のどちらで用いられるべきか、および前記符号化されたビデオブロックを復号するために、第３の変換が前記横方向と前記縦方向のどちらで用いられるべきかを決定することと、
前記第２の変換および前記第３の変換を用いて前記符号化されたビデオブロックを復号して、前記復号されたビデオブロックを生成することと
を含む方法。 - 前記第２の変換は２つの変換のうちの１つを含み、前記方法は前記第２のフラグを構文解析して、前記ビデオブロックを復号するために前記２つの変換のどちらが用いられるべきかを決定することをさらに含む、請求項１に記載の方法。
- 前記２つの変換は、離散サイン変換、ＤＳＴ－７、および離散コサイン変換、ＤＣＴ－８を含む、請求項２に記載の方法。
- 前記第１の変換はＤＣＴ－２変換を含む、請求項１から３のいずれか一項に記載の方法。
- 前記第２の変換はＤＳＴ－７変換を含む、請求項１から４のいずれか一項に記載の方法。
- 前記第３の変換は、ＤＣＴ－２変換またはＤＣＴ－８変換のうちの１つを含む、請求項１から５のいずれか一項に記載の方法。
- 前記横方向に復号することは、前記複数の変換からの１つの変換を前記横方向に適用することを含み、前記縦方向に復号することは、前記複数の変換からの１つの変換を前記縦方向に適用することを含む、請求項１から６のいずれか一項に記載の方法。
- デコーダであって、
少なくとも１つのプロセッサ（３０１）と、
前記プロセッサに結合されたメモリ（３０３）とを備え、前記メモリは、前記プロセッサに動作を行わせる、前記プロセッサによって実行可能な命令を備え、前記動作は、
コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することと、
前記少なくとも１つのフラグを構文解析して、前記少なくとも１つのフラグが、複数の変換の第１の変換が、前記符号化されたビデオブロックを横方向および縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第１の変換を用いて前記横方向および前記縦方向で復号して、復号されたビデオブロックを生成することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第２のフラグを構文解析して、前記復号されたビデオブロックを生成するために前記符号化されたビデオブロックを横方向および縦方向の両方で復号するように前記複数の変換の第２の変換が用いられるべきであることをシグナリングするように前記第２のフラグが設定されているかどうかを決定することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第２の変換を用いて前記横方向および前記縦方向で復号して、前記復号されたビデオブロックを生成することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第３のフラグを構文解析して、前記符号化されたビデオブロックを復号するために、前記第２の変換が前記横方向と前記縦方向のどちらで用いられるべきか、および前記符号化されたビデオブロックを復号するために、第３の変換が前記横方向と前記縦方向のどちらで用いられるべきかを決定することと、
前記第２の変換および前記第３の変換を用いて前記符号化されたビデオブロックを復号して、前記復号されたビデオブロックを生成することと
を含む、デコーダ。 - 前記第２の変換は２つの変換のうちの１つを含み、前記メモリは、前記プロセッサに、前記第２のフラグを構文解析して、前記ビデオブロックを復号するために前記２つの変換のどちらが用いられるべきかを決定することを行わせる命令をさらに備える、請求項８に記載のデコーダ。
- 前記２つの変換は、離散サイン変換、ＤＳＴ－７、および離散コサイン変換、ＤＣＴ－８変換を含む、請求項９に記載のデコーダ。
- 前記第１の変換はＤＣＴ－２変換を含む、請求項８から１０のいずれか一項に記載のデコーダ。
- 前記第２の変換はＤＳＴ－７変換を含む、請求項８から１１のいずれか一項に記載のデコーダ。
- 前記第３の変換は、ＤＣＴ－２変換またはＤＣＴ－８変換のうちの１つを含む、請求項８から１２のいずれか一項に記載のデコーダ。
- デコーダのためのコンピュータプログラムであって、コード手段を備え、前記コード手段は、コンピュータ上で実行されたときに、前記コンピュータに、
コンテキストベースの適応算術符号化を用いて符号化された少なくとも１つのフラグを有する符号化されたビデオブロックを受信することと、
前記少なくとも１つのフラグを構文解析して、前記少なくとも１つのフラグが、複数の変換の第１の変換が、前記符号化されたビデオブロックを横方向および縦方向の両方で復号するために用いられるべきであることをシグナリングするように設定されているかどうかを決定することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第１の変換を用いて前記横方向および前記縦方向で復号して、復号されたビデオブロックを生成することと、
前記少なくとも１つのフラグが、前記第１の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第２のフラグを構文解析して、前記復号されたビデオブロックを生成するために前記符号化されたビデオブロックを横方向および縦方向の両方で復号するように前記複数の変換の第２の変換が用いられるべきであることをシグナリングするように前記第２のフラグが設定されているかどうかを決定することと、
前記第２のフラグが、前記第２の変換が前記横方向および前記縦方向の両方で用いられるべきであることをシグナリングするように設定されていることに応答して、
前記符号化されたビデオブロックを、前記第２の変換を用いて前記横方向および前記縦方向で復号して、前記復号されたビデオブロックを生成することと、
前記第２のフラグが、前記第２の変換が前記横方向および前記縦方向の両方で用いられるべきでないことをシグナリングするように設定されていることに応答して、
前記少なくとも１つのフラグのうちの第３のフラグを構文解析して、前記符号化されたビデオブロックを復号するために、前記第２の変換が前記横方向と前記縦方向のどちらで用いられるべきか、および前記符号化されたビデオブロックを復号するために、第３の変換が前記横方向と前記縦方向のどちらで用いられるべきかを決定することと、
前記第２の変換および前記第３の変換を用いて前記符号化されたビデオブロックを復号して、前記復号されたビデオブロックを生成することと
を行わせる、コンピュータプログラム。 - 請求項１４に記載のコンピュータプログラムを記憶するコンピュータ可読記憶手段。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862785856P | 2018-12-28 | 2018-12-28 | |
| US62/785,856 | 2018-12-28 | ||
| PCT/SE2019/051206 WO2020139182A1 (en) | 2018-12-28 | 2019-11-28 | Method and apparatus for selecting transform selection in an encoder and decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022516497A JP2022516497A (ja) | 2022-02-28 |
| JP7257523B2 true JP7257523B2 (ja) | 2023-04-13 |
Family
ID=71129247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021537996A Active JP7257523B2 (ja) | 2018-12-28 | 2019-11-28 | エンコーダおよびデコーダにおける変換選択を選択するための方法および装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (3) | US11082692B2 (ja) |
| EP (1) | EP3903487A4 (ja) |
| JP (1) | JP7257523B2 (ja) |
| KR (1) | KR20210104895A (ja) |
| CN (1) | CN113302923B (ja) |
| CO (1) | CO2021009769A2 (ja) |
| MX (1) | MX2021007633A (ja) |
| RU (1) | RU2767513C1 (ja) |
| WO (1) | WO2020139182A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102487598B1 (ko) * | 2017-09-28 | 2023-01-12 | 삼성전자주식회사 | 부호화 방법 및 그 장치, 복호화 방법 및 그 장치 |
| JP2021529462A (ja) * | 2018-06-29 | 2021-10-28 | ヴィド スケール インコーポレイテッド | アフィン動きモデルを基にしたビデオコーディングのためのアダプティブ制御点の選択 |
| EP3989581A4 (en) | 2019-06-19 | 2023-06-28 | LG Electronics Inc. | Signaling of information indicating transform kernel set in image coding |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018506905A (ja) | 2015-01-26 | 2018-03-08 | クアルコム，インコーポレイテッド | 予測残差のための機能強化された複数の変換 |
| US20180332289A1 (en) | 2017-05-11 | 2018-11-15 | Mediatek Inc. | Method and Apparatus of Adaptive Multiple Transforms for Video Coding |
| WO2019230670A1 (en) | 2018-05-31 | 2019-12-05 | Sharp Kabushiki Kaisha | Systems and methods for partitioning video blocks in an inter prediction slice of video data |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101753273B1 (ko) * | 2010-03-10 | 2017-07-03 | 톰슨 라이센싱 | 변환 선택을 갖는 비디오 코딩 및 디코딩을 위한 제약 변환 방법 및 장치 |
| EP2725793A4 (en) * | 2011-06-27 | 2014-12-03 | Panasonic Ip Corp America | IMAGE DECODING METHOD, IMAGE ENCODING METHOD, IMAGE DECODING DEVICE, IMAGE ENCODING DEVICE, AND IMAGE ENCODING / DECODING DEVICE |
| US9210438B2 (en) * | 2012-01-20 | 2015-12-08 | Sony Corporation | Logical intra mode naming in HEVC video coding |
| US9866829B2 (en) | 2012-01-22 | 2018-01-09 | Qualcomm Incorporated | Coding of syntax elements that correspond to coefficients of a coefficient block in video coding |
| US9621921B2 (en) * | 2012-04-16 | 2017-04-11 | Qualcomm Incorporated | Coefficient groups and coefficient coding for coefficient scans |
| CN106464908A (zh) | 2014-06-20 | 2017-02-22 | 三星电子株式会社 | 用于传输深度图像的预测模式以供层间视频编码和解码的方法和装置 |
| CN107534780A (zh) * | 2015-02-25 | 2018-01-02 | 瑞典爱立信有限公司 | 视频中的帧间画面的编码和解码 |
| KR20230130772A (ko) * | 2016-02-12 | 2023-09-12 | 삼성전자주식회사 | 영상 부호화 방법 및 장치, 영상 복호화 방법 및 장치 |
| US10972733B2 (en) * | 2016-07-15 | 2021-04-06 | Qualcomm Incorporated | Look-up table for enhanced multiple transform |
| WO2018128222A1 (ko) * | 2017-01-03 | 2018-07-12 | 엘지전자 주식회사 | 영상 코딩 시스템에서 영상 디코딩 방법 및 장치 |
| US11146795B2 (en) * | 2017-03-10 | 2021-10-12 | Qualcomm Incorporated | Intra filtering flag in video coding |
| US11134272B2 (en) * | 2017-06-29 | 2021-09-28 | Qualcomm Incorporated | Memory reduction for non-separable transforms |
| MX2020001290A (es) * | 2017-08-03 | 2020-03-12 | Sharp Kk | Sistemas y metodos para particionar bloques de video en un corte de interprediccion de datos de video. |
| JP6863208B2 (ja) * | 2017-09-29 | 2021-04-21 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法 |
| US10491914B2 (en) * | 2018-03-29 | 2019-11-26 | Tencent America LLC | Transform information prediction |
| CN112753220A (zh) * | 2018-09-02 | 2021-05-04 | Lg电子株式会社 | 基于多重变换选择的图像编码方法及其装置 |
| EP4152748A1 (en) * | 2018-09-02 | 2023-03-22 | LG Electronics, Inc. | Method and apparatus for processing image signal |
| US10819979B2 (en) * | 2018-09-06 | 2020-10-27 | Tencent America LLC | Coupled primary and secondary transform |
-
2019
- 2019-11-28 US US16/640,010 patent/US11082692B2/en active Active
- 2019-11-28 CN CN201980086072.3A patent/CN113302923B/zh active Active
- 2019-11-28 WO PCT/SE2019/051206 patent/WO2020139182A1/en unknown
- 2019-11-28 KR KR1020217023848A patent/KR20210104895A/ko active Search and Examination
- 2019-11-28 RU RU2021122027A patent/RU2767513C1/ru active
- 2019-11-28 JP JP2021537996A patent/JP7257523B2/ja active Active
- 2019-11-28 EP EP19902876.2A patent/EP3903487A4/en active Pending
- 2019-11-28 MX MX2021007633A patent/MX2021007633A/es unknown
-
2021
- 2021-06-28 US US17/360,088 patent/US11558613B2/en active Active
- 2021-07-26 CO CONC2021/0009769A patent/CO2021009769A2/es unknown
-
2022
- 2022-12-08 US US18/077,414 patent/US20230109113A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018506905A (ja) | 2015-01-26 | 2018-03-08 | クアルコム，インコーポレイテッド | 予測残差のための機能強化された複数の変換 |
| US20180332289A1 (en) | 2017-05-11 | 2018-11-15 | Mediatek Inc. | Method and Apparatus of Adaptive Multiple Transforms for Video Coding |
| WO2019230670A1 (en) | 2018-05-31 | 2019-12-05 | Sharp Kabushiki Kaisha | Systems and methods for partitioning video blocks in an inter prediction slice of video data |
Also Published As
| Publication number | Publication date |
|---|---|
| CO2021009769A2 (es) | 2021-08-09 |
| KR20210104895A (ko) | 2021-08-25 |
| US20210136376A1 (en) | 2021-05-06 |
| MX2021007633A (es) | 2021-08-11 |
| US11558613B2 (en) | 2023-01-17 |
| US20230109113A1 (en) | 2023-04-06 |
| CN113302923B (zh) | 2024-04-02 |
| EP3903487A4 (en) | 2022-09-21 |
| RU2767513C1 (ru) | 2022-03-17 |
| CN113302923A (zh) | 2021-08-24 |
| US20210329243A1 (en) | 2021-10-21 |
| JP2022516497A (ja) | 2022-02-28 |
| WO2020139182A1 (en) | 2020-07-02 |
| EP3903487A1 (en) | 2021-11-03 |
| US11082692B2 (en) | 2021-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230164342A1 (en) | Video decoding method and apparatus using multi-core transform, and video encoding method and apparatus using multi-core transform | |
| AU2023202899B2 (en) | Method and device for entropy encoding, decoding video signal | |
| TWI753356B (zh) | 用於編碼或解碼轉換塊的方法與裝置 | |
| JP7257523B2 (ja) | エンコーダおよびデコーダにおける変換選択を選択するための方法および装置 | |
| KR101356733B1 (ko) | 컨텍스트 기반 적응적 이진 산술 부호화, 복호화 방법 및장치 | |
| KR20130106340A (ko) | 인트라 예측 모드 부호화/복호화 방법 및 컴퓨터로 읽을 수 있는 기록 매체 | |
| US20220417553A1 (en) | Encoding method and apparatus therefor, and decoding method and apparatus therefor | |
| TWI789668B (zh) | 脈絡適應性二進制算術寫碼用參數化體系決定技術 | |
| KR20240033178A (ko) | 비디오 데이터의 양상을 엔트로피 코딩 및 디코딩하기 위한 방법 및 장치 | |
| WO2012128453A1 (ko) | 영상 부호화/복호화 방법 및 장치 | |
| KR101707164B1 (ko) | 영상의 부호화/복호화 방법 및 이를 이용하는 장치 | |
| KR101642092B1 (ko) | 영상의 부호화/복호화 방법 및 이를 이용하는 장치 | |
| CN108702521B (zh) | 编码和解码方法、装置、编码器、解码器及存储介质 | |
| US11743467B2 (en) | Method and device for entropy encoding coefficient level, and method and device for entropy decoding coefficient level | |
| WO2021207035A1 (en) | Methods and apparatus on transform and coefficient signaling | |
| WO2021055970A1 (en) | Methods and apparatus of video coding using palette mode | |
| KR20220097913A (ko) | 변환 및 계수 시그널링에 대한 방법 및 장치 | |
| EP4088455A1 (en) | Methods and apparatus of video coding using palette mode | |
| CN115299047A (zh) | 使用调色板模式的视频编解码的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7257523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |