JP7240882B2 - Manufacturing method for multilayer ceramic electronic component - Google Patents

Manufacturing method for multilayer ceramic electronic component Download PDF

Info

Publication number
JP7240882B2
JP7240882B2 JP2019008319A JP2019008319A JP7240882B2 JP 7240882 B2 JP7240882 B2 JP 7240882B2 JP 2019008319 A JP2019008319 A JP 2019008319A JP 2019008319 A JP2019008319 A JP 2019008319A JP 7240882 B2 JP7240882 B2 JP 7240882B2
Authority
JP
Japan
Prior art keywords
face
ceramic
internal electrodes
multilayer ceramic
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019008319A
Other languages
Japanese (ja)
Other versions
JP2020119949A (en
Inventor
幹夫 田原
智彰 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019008319A priority Critical patent/JP7240882B2/en
Publication of JP2020119949A publication Critical patent/JP2020119949A/en
Application granted granted Critical
Publication of JP7240882B2 publication Critical patent/JP7240882B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。 The present invention relates to a method of manufacturing a laminated ceramic electronic component such as a laminated ceramic capacitor.

積層セラミックコンデンサ等の積層セラミック電子部品の製造方法として、セラミック素体内に積層された内部電極と外部電極との接続不良を改善する観点から、外部電極が形成されるセラミック素体の端面を研磨処理する方法が提案されている。 As a method of manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor, the end face of the ceramic body on which the external electrode is formed is polished from the viewpoint of improving poor connection between the internal electrode and the external electrode laminated in the ceramic body. A method to do so is proposed.

例えば、特許文献1には、複数の誘電体層と内部電極とが積層された基体を乾式バレル研磨する方法が記載されている。特許文献2には、複数の内部電極がセラミック層を介して積層されたセラミック焼結体を湿式バレル研磨する方法が記載されている。特許文献3には、セラミック基体をサンドブラスト法で研磨する方法が記載されている。特許文献4には、チップ型素子の端面を研磨ブラシで研磨する方法が記載されている。 For example, Patent Literature 1 describes a method of dry barrel polishing a substrate in which a plurality of dielectric layers and internal electrodes are laminated. Patent Literature 2 describes a method of wet barrel polishing a ceramic sintered body in which a plurality of internal electrodes are laminated via ceramic layers. Patent Document 3 describes a method of polishing a ceramic substrate by sandblasting. Patent Document 4 describes a method of polishing the end face of a chip-type element with a polishing brush.

特開2003-53656号公報JP-A-2003-53656 特開2001-6964号公報JP-A-2001-6964 特開2005-101257号公報JP 2005-101257 A 特表2009/125631号公報Japanese translation of PCT publication No. 2009/125631

しかしながら、特許文献1乃至4に記載の方法では、端面において内部電極を十分に露出させることができず、内部電極と外部電極との接続不良が発生することがあった。特に、温度変化によって端面の内部電極と外部電極との間に応力が負荷された場合、接続不良が発生しやすく、十分な接続信頼性を得ることが難しかった。 However, in the methods described in Patent Documents 1 to 4, the internal electrodes cannot be sufficiently exposed at the end surfaces, and connection failures between the internal electrodes and the external electrodes may occur. In particular, when stress is applied between the internal electrode and the external electrode on the end surface due to temperature change, poor connection is likely to occur, making it difficult to obtain sufficient connection reliability.

以上のような事情に鑑み、本発明の目的は、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component capable of improving connection reliability between internal electrodes and external electrodes.

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、第1方向に積層された内部電極と、上記第1方向に直交する第2方向に向いた端面と、を有するセラミック素体を焼成する工程を含む。
上記焼成されたセラミック素体の上記端面を、処理液を用いてエッチングすることで、上記内部電極の上記第2方向における端部が上記端面から突出される。
上記焼成されたセラミック素体の上記端面を、物理的に研磨することで、上記端部に形成された酸化物が除去される。
エッチング及び物理的に研磨された上記端面に、外部電極が形成される。
In order to achieve the above object, a method for manufacturing a multilayer ceramic electronic component according to one aspect of the present invention includes: internal electrodes laminated in a first direction; end surfaces facing in a second direction perpendicular to the first direction; including a step of firing a ceramic body having
By etching the end face of the fired ceramic body using a treatment liquid, the end of the internal electrode in the second direction protrudes from the end face.
By physically polishing the end face of the fired ceramic body, the oxide formed on the end is removed.
External electrodes are formed on the etched and physically polished end faces.

この構成では、端面のセラミック部分を処理液によって選択的にエッチングすることで、焼成時に収縮して端面から後退しやすい内部電極の端部を端面から突出させることができる。また、端面を物理的に研磨することで、内部電極の端部に形成され得る酸化物を除去することができる。これらにより、内部電極の酸化物が形成されていない端部と外部電極とを確実に接続させ、内部電極と外部電極との接続信頼性を高めることができる。 In this configuration, by selectively etching the ceramic portion of the end face with the processing liquid, the end of the internal electrode, which tends to shrink and recede from the end face during firing, can be made to protrude from the end face. Also, by physically polishing the end faces, oxides that may be formed on the ends of the internal electrodes can be removed. As a result, the end portions of the internal electrodes where oxide is not formed can be reliably connected to the external electrodes, and the connection reliability between the internal electrodes and the external electrodes can be improved.

上記焼成されたセラミック素体の上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去されてもよい。
これにより、内部電極の端部を端面から突出させた後に、物理的に研磨することができ、より確実に酸化物を除去することができる。また、酸化物が端面から突出した状態で研磨されるため、研磨時間を短縮することができる。これにより、生産性を維持できるとともに、セラミック素体へのダメージを低減させることができる。
The oxide may be removed by etching the end face of the fired ceramic body with the treatment liquid and then physically polishing the end face.
As a result, the end portion of the internal electrode can be physically polished after protruding from the end face, and the oxide can be removed more reliably. In addition, since the oxide is polished while protruding from the end face, the polishing time can be shortened. As a result, productivity can be maintained and damage to the ceramic body can be reduced.

さらに、上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去された上記端部を、上記端面から突出させてもよい。
これにより、内部電極が、端面からの端部が突出した状態で、外部電極と接続される。したがって、内部電極と外部電極との接続をより強化することができ、製造後の温度変化や実装基板の撓み等によって端面に応力が付加された場合にも、内部電極と外部電極との接続を維持させることができる。
Furthermore, the end face from which the oxide has been removed may protrude from the end face by etching the end face with the treatment liquid and then physically polishing the end face.
As a result, the internal electrodes are connected to the external electrodes with the ends protruding from the end faces. Therefore, the connection between the internal electrode and the external electrode can be further strengthened, and the connection between the internal electrode and the external electrode can be maintained even when stress is applied to the end surface due to temperature changes after manufacturing, bending of the mounting board, or the like. can be maintained.

上記物理的に研磨する方法は、具体的には、バレル研磨法又はブラスト法を含んでいてもよい。 The physical polishing method may specifically include a barrel polishing method or a blasting method.

以上のように、本発明によれば、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a multilayer ceramic electronic component capable of improving connection reliability between internal electrodes and external electrodes.

本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。1 is a perspective view of a laminated ceramic capacitor according to a first embodiment of the invention; FIG. 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor taken along line AA' in FIG. 1; 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB' of FIG. 1; FIG. 上記積層セラミックコンデンサの図2の端面付近を拡大して示す断面図である。3 is an enlarged cross-sectional view showing the vicinity of the end surface of FIG. 2 of the laminated ceramic capacitor; FIG. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。4 is a flow chart showing a method for manufacturing the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a manufacturing process of the laminated ceramic capacitor; 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a manufacturing process of the laminated ceramic capacitor; 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a manufacturing process of the laminated ceramic capacitor; 上記積層セラミックコンデンサの製造方法を示すフローチャートである。4 is a flow chart showing a method for manufacturing the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a manufacturing process of the laminated ceramic capacitor; 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a manufacturing process of the laminated ceramic capacitor;

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.

<第1実施形態>
[積層セラミックコンデンサ10の構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB-B'線に沿った断面図である。
<First Embodiment>
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to a first embodiment of the invention. FIG. 1 is a perspective view of a laminated ceramic capacitor 10. FIG. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB'.

積層セラミックコンデンサ10は、セラミック素体11と、2つの外部電極14と、を備える。セラミック素体11は、X軸方向を向いた2つの端面11aと、Y軸方向を向いた2つの側面11bと、Z軸方向を向いた2つの主面11cと、を有する。なお、各面は平坦でも曲面でもよく、例えばセラミック素体11の各面を接続する稜部は丸みを帯びている。 A multilayer ceramic capacitor 10 includes a ceramic element body 11 and two external electrodes 14 . The ceramic body 11 has two end surfaces 11a facing in the X-axis direction, two side surfaces 11b facing in the Y-axis direction, and two main surfaces 11c facing in the Z-axis direction. Each surface may be flat or curved. For example, the ridges connecting the surfaces of the ceramic body 11 are rounded.

積層セラミックコンデンサ10のサイズは特に限定されないが、例えば、X軸方向における寸法が1.0mm以上4.5mm以下、Y軸方向及びZ軸方向における寸法が0.5mm以上3.2mm以下である。なお、積層セラミックコンデンサ10の各寸法は、各方向において最も大きい部分の寸法である。 Although the size of the laminated ceramic capacitor 10 is not particularly limited, for example, the dimension in the X-axis direction is 1.0 mm or more and 4.5 mm or less, and the dimension in the Y-axis direction and the Z-axis direction is 0.5 mm or more and 3.2 mm or less. Each dimension of the multilayer ceramic capacitor 10 is the dimension of the largest portion in each direction.

外部電極14は、セラミック素体11の端面11aに形成され、セラミック素体11を挟んでX軸方向に対向している。外部電極14は、セラミック素体11の端面11aから主面11c及び側面11bに延出している。これにより、外部電極14では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14の形状は、図1に示すものに限定されない。 The external electrodes 14 are formed on the end face 11a of the ceramic body 11 and face each other in the X-axis direction with the ceramic body 11 interposed therebetween. The external electrode 14 extends from the end surface 11a of the ceramic body 11 to the main surface 11c and the side surface 11b. As a result, the external electrode 14 has a U-shaped cross section parallel to the XZ plane and a cross section parallel to the XY plane. The shape of the external electrodes 14 is not limited to that shown in FIG.

外部電極14は、電気の良導体により形成されている。外部電極14を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The external electrode 14 is made of a good electrical conductor. Good electrical conductors forming the external electrodes 14 include, for example, copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). A metal or alloy as a main component can be mentioned.

セラミック素体11は、容量形成部16と、サイドマージン部17と、カバー部18と、を有する。サイドマージン部17は、容量形成部16のY軸方向外側に設けられる。カバー部18は、容量形成部16のZ軸方向外側に設けられる。サイドマージン部17及びカバー部18は、主に、容量形成部16の周囲を保護し、内部電極12,13の絶縁性を確保する機能を有する。 The ceramic body 11 has a capacitance forming portion 16 , a side margin portion 17 and a cover portion 18 . The side margin portion 17 is provided outside the capacitance forming portion 16 in the Y-axis direction. The cover portion 18 is provided outside the capacitance forming portion 16 in the Z-axis direction. The side margin portion 17 and the cover portion 18 mainly have the function of protecting the periphery of the capacitance forming portion 16 and ensuring the insulation of the internal electrodes 12 and 13 .

容量形成部16は、複数のセラミック層15と、複数の第1内部電極12と、複数の第2内部電極13と、を有し、これらが積層された構成を有する。 The capacitance forming portion 16 has a plurality of ceramic layers 15, a plurality of first internal electrodes 12, and a plurality of second internal electrodes 13, and has a structure in which these are laminated.

内部電極12,13は、Z軸方向に積層された複数のセラミック層15の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、一方の端面11aに引き出され、他方の端面11aから離間している。第2内部電極13は、第1内部電極12が引き出されている端面11aからは離間し、他方の端面11aに引き出されている。 The internal electrodes 12 and 13 are alternately arranged along the Z-axis direction between a plurality of ceramic layers 15 laminated in the Z-axis direction. The first internal electrode 12 is drawn out to one end face 11a and separated from the other end face 11a. The second internal electrode 13 is separated from the end face 11a from which the first internal electrode 12 is drawn, and is drawn to the other end face 11a.

内部電極12,13は、典型的にはニッケル(Ni)を主成分として構成され、積層セラミックコンデンサ10の内部電極として機能する。なお、内部電極12,13は、ニッケル以外に、銅(Cu)、銀(Ag)、パラジウム(Pd)等を主成分としてもよい。 The internal electrodes 12 and 13 are typically composed mainly of nickel (Ni) and function as internal electrodes of the multilayer ceramic capacitor 10 . Note that the internal electrodes 12 and 13 may be made mainly of copper (Cu), silver (Ag), palladium (Pd), or the like, other than nickel.

セラミック層15は、誘電体セラミックスによって形成されている。セラミック層15は、容量形成部16における容量を大きくするために、高誘電率の誘電体セラミックスで形成される。
上記高誘電率の誘電体セラミックスとして、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体が用いられる。これにより、大容量の積層セラミックコンデンサ10が得られる。
なお、セラミック層15は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで形成されてもよい。
The ceramic layer 15 is made of dielectric ceramics. The ceramic layer 15 is made of dielectric ceramics with a high dielectric constant in order to increase the capacitance of the capacitance forming portion 16 .
As the dielectric ceramics having a high dielectric constant, polycrystals of barium titanate (BaTiO 3 )-based materials, that is, polycrystals having a perovskite structure containing barium (Ba) and titanium (Ti) are used. Thereby, a multi-layer ceramic capacitor 10 with a large capacity is obtained.
The ceramic layer 15 is made of strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate (Ca (Zr, Ti)O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, or the like.

サイドマージン部17及びカバー部18も、誘電体セラミックスで形成されている。サイドマージン部17及びカバー部18を形成する材料は、絶縁性セラミックスであればよいが、セラミック層15と同様の誘電体セラミックスを用いることにより、セラミック素体11における内部応力が抑制される。 The side margin portion 17 and the cover portion 18 are also made of dielectric ceramics. The material forming the side margin portions 17 and the cover portion 18 may be insulating ceramics, but internal stress in the ceramic body 11 can be suppressed by using dielectric ceramics similar to the ceramic layer 15 .

[積層セラミックコンデンサ10の詳細な構成]
図4は、図2の一部を拡大して示す図であり、端面11aにおける第1内部電極12と外部電極14との接続態様の一例を示す。なお、第2内部電極13が引き出された側の端面11aも同様に構成される。
[Detailed Configuration of Multilayer Ceramic Capacitor 10]
FIG. 4 is an enlarged view of a part of FIG. 2 and shows an example of a connection mode between the first internal electrode 12 and the external electrode 14 on the end surface 11a. The end face 11a on the side from which the second internal electrode 13 is drawn is similarly configured.

内部電極12は、本実施形態において、端面11aから突出する端部12aを有する。すなわち端部12aは、外部電極14へ向かって食い込むように構成される。 The internal electrode 12 has an end portion 12a protruding from the end face 11a in this embodiment. That is, the end portion 12 a is configured to bite into the external electrode 14 .

端部12aは、本実施形態において、ニッケル等の導電性材料で構成され、絶縁性の酸化物が形成されていない。これにより、端部12aと外部電極14との電気的な接続を確保することができる。 In this embodiment, the end portion 12a is made of a conductive material such as nickel, and is not formed with an insulating oxide. Thereby, the electrical connection between the end portion 12a and the external electrode 14 can be ensured.

すなわち、本実施形態では、導電性材料で構成された端部12a,13aが外部電極14へ向かって突出するため、外部電極14と確実に接続できる。これにより、端部12a,13aと外部電極14との接続不良を防止でき、ESR(等価直列抵抗)不良や静電容量の低下等を防止することができる。 That is, in this embodiment, the ends 12a and 13a made of a conductive material protrude toward the external electrodes 14, so that they can be reliably connected to the external electrodes 14. FIG. As a result, connection failure between the ends 12a and 13a and the external electrode 14 can be prevented, and ESR (equivalent series resistance) failure, reduction in capacitance, and the like can be prevented.

さらに、端部12a,13aと外部電極14とが複数の面において接合するため、両者における接合面積を増大させ、かつ複数の方向で接合させることができる。積層セラミックコンデンサ10の製造後には、実装や使用時の発熱等に起因する温度変化や、積層セラミックコンデンサ10が実装された基板の撓み等によって、外部電極14と内部電極12,13とを離間させる方向の応力が負荷されることがある。このような場合にも、上記構成によれば、外部電極14と内部電極12,13とが接合状態を維持しやすくなる。したがって、負荷の大きな環境下にも耐え得る、信頼性の高い積層セラミックコンデンサ10を得ることができる。 Furthermore, since the end portions 12a and 13a and the external electrode 14 are joined at a plurality of surfaces, the joint area between the two can be increased and they can be joined at a plurality of directions. After manufacturing the multilayer ceramic capacitor 10, the external electrode 14 and the internal electrodes 12 and 13 are separated from each other due to temperature changes caused by heat generation during mounting and use, and bending of the substrate on which the multilayer ceramic capacitor 10 is mounted. Directional stress may be applied. Even in such a case, according to the above configuration, the external electrode 14 and the internal electrodes 12 and 13 can be easily maintained in a bonded state. Therefore, it is possible to obtain a highly reliable laminated ceramic capacitor 10 that can withstand an environment with a large load.

[積層セラミックコンデンサ10の製造方法]
図5は、本実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6及び図7は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6及び図7を適宜参照しながら説明する。
(ステップS11:セラミック素体11作製)
ステップS11では、容量形成部16を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部18を形成するための第3セラミックシート103と、を準備する。そして、図6に示すように、これらのセラミックシート101,102,103を積層して形成された未焼成のセラミック素体111を焼成し、セラミック素体11を作製する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 5 is a flow chart showing the manufacturing method of the multilayer ceramic capacitor 10 according to this embodiment. 6 and 7 are diagrams showing the manufacturing process of the laminated ceramic capacitor 10. FIG. Hereinafter, a method for manufacturing the laminated ceramic capacitor 10 will be described along FIG. 5 and with appropriate reference to FIGS. 6 and 7. FIG.
(Step S11: Fabrication of ceramic body 11)
In step S11, the first ceramic sheet 101 and the second ceramic sheet 102 for forming the capacitance forming portion 16, and the third ceramic sheet 103 for forming the cover portion 18 are prepared. Then, as shown in FIG. 6, an unfired ceramic body 111 formed by stacking these ceramic sheets 101, 102, and 103 is fired to produce the ceramic body 11. Next, as shown in FIG.

セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。セラミックシート101,102において、内部電極112,113のY軸方向周縁には、内部電極112,113が形成されていない、サイドマージン部17に対応する領域が設けられている。第3セラミックシート103には内部電極が形成されていない。
The ceramic sheets 101, 102, 103 are configured as unfired dielectric green sheets containing dielectric ceramics as a main component.
Unfired first internal electrodes 112 corresponding to the first internal electrodes 12 are formed on the first ceramic sheet 101 , and unfired second internal electrodes 113 corresponding to the second internal electrodes 13 are formed on the second ceramic sheet 102 . is formed. In the ceramic sheets 101 and 102, regions corresponding to the side margin portions 17 where the internal electrodes 112 and 113 are not formed are provided on the Y-axis direction peripheral edges of the internal electrodes 112 and 113. As shown in FIG. No internal electrodes are formed on the third ceramic sheet 103 .

図6に示す未焼成のセラミック素体111では、セラミックシート101,102が交互に積層され、そのZ軸方向上下面にカバー部18に対応する第3セラミックシート103が積層される。未焼成のセラミック素体111は、セラミックシート101,102,103を圧着することにより一体化される。なお、セラミックシート101,102,103の枚数は図6に示す例に限定されない。 In the unfired ceramic body 111 shown in FIG. 6, the ceramic sheets 101 and 102 are alternately laminated, and the third ceramic sheet 103 corresponding to the cover portion 18 is laminated on the upper and lower surfaces in the Z-axis direction. The unfired ceramic body 111 is integrated by pressing the ceramic sheets 101, 102, 103 together. The number of ceramic sheets 101, 102, 103 is not limited to the example shown in FIG.

なお、以上では1つのセラミック素体11に相当する未焼成のセラミック素体111について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体111ごとに個片化される。 Although the unfired ceramic element body 111 corresponding to one ceramic element body 11 has been described above, in reality, a laminated sheet configured as a large-sized sheet that is not singulated is formed, and the ceramic element body is formed. Each body 111 is singulated.

未焼成のセラミック素体111を焼結させることにより、図7に示すセラミック素体11が作製される。
焼成温度は、セラミック素体111の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
By sintering the unfired ceramic body 111, the ceramic body 11 shown in FIG. 7 is produced.
The sintering temperature can be determined based on the sintering temperature of the ceramic body 111 . For example, when a barium titanate-based material is used as the dielectric ceramics, the firing temperature can be about 1000 to 1300.degree. Also, the firing can be performed, for example, in a reducing atmosphere or in a low oxygen partial pressure atmosphere.

図8は、焼成後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。焼成時には、熱収縮率の違いにより、金属材料で構成された内部電極112,113が、セラミックスで構成されたセラミック層15等よりも大きく収縮する。これにより、X軸方向に向いた端面11aから内部電極12の端部12aが内方に後退し、端部12aが端面11aから埋没する。 FIG. 8 is a schematic enlarged cross-sectional view showing the end face 11a on the side where the first internal electrodes 12 are drawn out after firing. During firing, the internal electrodes 112 and 113 made of metal material shrink more than the ceramic layer 15 made of ceramic due to the difference in thermal shrinkage. As a result, the end portion 12a of the internal electrode 12 retreats inward from the end surface 11a facing the X-axis direction, and the end portion 12a is buried from the end surface 11a.

さらに、焼成により、端部12aに電極材料の酸化物12bが形成される。これにより、端部12aの絶縁性が高まり、外部電極14との導通が不安定になる。 Furthermore, by firing, an oxide 12b of the electrode material is formed on the end portion 12a. As a result, the insulation of the end portion 12a is enhanced, and the electrical connection with the external electrode 14 becomes unstable.

第2内部電極13の端部13aも、図8に示す第1内部電極12の端部12aと同様に、端面11aから内方に後退し、かつ端部13aに酸化物が形成される。 Similarly to the end portion 12a of the first internal electrode 12 shown in FIG. 8, the end portion 13a of the second internal electrode 13 is recessed inwardly from the end surface 11a, and oxide is formed on the end portion 13a.

そこで、本実施形態では、外部電極14との導通を確実に確保することができるように、以下の2工程によって内部電極12,13の端部12a,13aを処理する。 Therefore, in the present embodiment, the ends 12a and 13a of the internal electrodes 12 and 13 are treated by the following two processes so as to ensure electrical connection with the external electrodes 14. As shown in FIG.

(ステップS12:端面11aの化学的エッチング)
ステップS12では、焼成されたセラミック素体11の端面11aを、処理液を用いてエッチングする。これにより、内部電極12,13の端部12a,13aを端面11aから突出させる。
(Step S12: chemical etching of end surface 11a)
In step S12, the end face 11a of the fired ceramic body 11 is etched using a treatment liquid. As a result, the ends 12a and 13a of the internal electrodes 12 and 13 protrude from the end surface 11a.

処理液は、セラミック素体11のセラミックスを選択的にエッチングすることが可能であれば特に限定されない。例えば、処理液は、フッ酸、塩酸、硝酸、硫酸、シュウ酸等から選ばれた少なくとも一種を主成分として含む。処理液は、さらに、無機酸等のエッチング促進剤や、処理後の端面11aの表面を安定化させる表面安定剤等を含んでいてもよい。 The treatment liquid is not particularly limited as long as it can selectively etch the ceramics of the ceramic body 11 . For example, the treatment liquid contains at least one selected from hydrofluoric acid, hydrochloric acid, nitric acid, sulfuric acid, oxalic acid, etc. as a main component. The treatment liquid may further contain an etching accelerator such as an inorganic acid, a surface stabilizer for stabilizing the surface of the end surface 11a after treatment, and the like.

上記エッチング処理は、冶具等を用いて少なくとも端面11aを処理液中に浸漬させて行うことができる。あるいは、上記エッチング処理は、セラミック素体11全体を処理液中に浸漬させて行うことができる。この際、処理対象である端面11a以外の面にマスクを設けてもよい。エッチング処理の時間や処理液の組成等のエッチング条件を調整することにより、端部12a,13aの端面11aからの突出量を調整することができる。 The etching treatment can be performed by immersing at least the end surface 11a in the treatment liquid using a jig or the like. Alternatively, the etching treatment can be performed by immersing the entire ceramic body 11 in the treatment liquid. At this time, a mask may be provided on a surface other than the end surface 11a to be processed. By adjusting the etching conditions such as the etching time and the composition of the treatment liquid, the amount of protrusion of the end portions 12a and 13a from the end surface 11a can be adjusted.

図9は、エッチング処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。エッチング処理後には、セラミック素体11のセラミック部分がエッチングされることで、埋没していた端部12aが端面11aから突出する。この時点で酸化物12bは除去できないが、酸化物12bが形成された部分を含む端部12aが十分に端面11aから突出した状態となるように、エッチング条件が調整される。 FIG. 9 is a schematic enlarged cross-sectional view showing the end face 11a on the side where the first internal electrode 12 is drawn out after the etching process. After the etching process, the buried end portion 12a protrudes from the end surface 11a by etching the ceramic portion of the ceramic body 11 . Although the oxide 12b cannot be removed at this point, the etching conditions are adjusted so that the end portion 12a including the portion where the oxide 12b is formed protrudes sufficiently from the end surface 11a.

第2内部電極13が引き出された側の端面11aについても同様にステップS12の処理が行われる。これにより、図9に示す端面11aと同様に、第2内部電極13が引き出された側の端面11aも、第2内部電極13の端部13aが端面11aから突出した状態となる。 The process of step S12 is similarly performed for the end face 11a on the side where the second internal electrode 13 is drawn. As a result, as with the end face 11a shown in FIG. 9, the end face 11a on the side where the second internal electrode 13 is drawn out is in a state where the end portion 13a of the second internal electrode 13 protrudes from the end face 11a.

(ステップS13:端面11aの物理的研磨)
ステップS13では、エッチング処理後の端面11aを、物理的に研磨することで、内部電極12,13の端部12a,13aに形成された酸化物12bを除去する。
(Step S13: Physical Polishing of End Face 11a)
In step S13, the oxide 12b formed on the end portions 12a and 13a of the internal electrodes 12 and 13 is removed by physically polishing the end face 11a after the etching process.

物理的な研磨処理の方法は限定されないが、例えば、バレル研磨法又はブラスト法を含む。バレル研磨法は、例えば、乾式バレル研磨法でも湿式バレル研磨法でもよい。乾式バレル研磨法では、セラミック素体11及びメディア(研磨媒体)等をバレル容器に投入し、バレル容器を回転させることで、バレル研磨を行う。湿式バレル研磨法では、セラミック素体11及びメディア等に加え、水等の液体をバレル容器に投入し、バレル研磨を行う。ブラスト法としては、サンドブラスト法、ウェットブラスト法等が挙げられる。上記の他の物理研磨の方法としては、ブラシや砥石等の工具を用いた方法が挙げられる。 Methods of physical abrasion treatment include, but are not limited to, barrel polishing or blasting, for example. The barrel polishing method may be, for example, a dry barrel polishing method or a wet barrel polishing method. In the dry barrel polishing method, the ceramic body 11, media (polishing media), etc. are put into a barrel container, and barrel polishing is performed by rotating the barrel container. In the wet barrel polishing method, in addition to the ceramic body 11, media, etc., a liquid such as water is put into a barrel container, and barrel polishing is performed. The blasting method includes a sandblasting method, a wet blasting method, and the like. As another physical polishing method, there is a method using a tool such as a brush or a whetstone.

図10は、研磨処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。研磨処理後には、端部12aに形成されていた酸化物12bが除去される。これにより、酸化物12bが除去された導電性の端部12aが、端面11aから突出した状態となる。 FIG. 10 is a schematic enlarged cross-sectional view showing the end face 11a on the side where the first internal electrode 12 is drawn after polishing. After the polishing process, the oxide 12b formed on the end portion 12a is removed. As a result, the conductive end portion 12a from which the oxide 12b has been removed protrudes from the end surface 11a.

ステップS13後における、端部12a(13a)の端面11aからのX軸方向への突出量は、例えば0.1μm以上2.0μm以下である。端部12a,13aの突出量は、例えば2つの端面11aにおける各内部電極12,13の端部12a,13aのうち、Z軸方向の中央部5点と外周部5点の計10点の突出量の平均値として算出することができる。 The amount of protrusion of the end portion 12a (13a) from the end surface 11a in the X-axis direction after step S13 is, for example, 0.1 μm or more and 2.0 μm or less. The amount of protrusion of the end portions 12a and 13a is, for example, a total of 10 points, 5 points in the central portion and 5 points in the outer peripheral portion of the end portions 12a and 13a of the internal electrodes 12 and 13 on the two end surfaces 11a. It can be calculated as the average value of the amount.

第2内部電極13が引き出された側の端面11aについても同様にステップS13の処理が行われる。これにより、図10に示す端面11aと同様に、端部13aが導電性材料で構成され、かつ、端面11aから外方に突出した状態となる。 The process of step S13 is similarly performed for the end face 11a on the side where the second internal electrode 13 is drawn out. As a result, similarly to the end surface 11a shown in FIG. 10, the end portion 13a is made of a conductive material and protrudes outward from the end surface 11a.

(ステップS14:外部電極形成)
ステップS14では、エッチング処理及び物理的な研磨処理がされたセラミック素体11の端面11aに外部電極14を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS14では、例えば、2つの端面11a各々に、外部電極14を構成する下地膜及びメッキ膜を形成する。
(Step S14: External electrode formation)
In step S14, the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3 is produced by forming the external electrodes 14 on the end face 11a of the ceramic body 11 which has been etched and physically polished. In step S14, for example, a base film and a plating film that constitute the external electrodes 14 are formed on each of the two end faces 11a.

より詳細に、まず、セラミック素体11の端面11aを覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体11に外部電極14の下地膜が形成される。 More specifically, first, an unsintered electrode material is applied so as to cover the end surface 11a of the ceramic body 11 . By baking the applied unfired electrode material in, for example, a reducing atmosphere or a low oxygen partial pressure atmosphere, a base film for the external electrodes 14 is formed on the ceramic body 11 .

そして、セラミック素体11に焼き付けられた外部電極14の下地膜の上に、電解メッキ等のメッキ法により形成された1又は複数のメッキ膜が形成される。 Then, one or a plurality of plating films are formed on the underlying film of the external electrodes 14 baked onto the ceramic body 11 by a plating method such as electrolytic plating.

外部電極14の下地膜は、焼き付け膜に限定されず、例えばスパッタ法により形成されてもよい。これにより、焼き付けが不要になるとともに、密着性のより高い下地膜を形成することができる。 The base film of the external electrodes 14 is not limited to a baked film, and may be formed by, for example, a sputtering method. This eliminates the need for baking and enables formation of a base film with higher adhesion.

本実施形態では、外部電極14が、酸化物が除去されて十分に露出された状態の内部電極12,13の端部12a,13aと接続される。これにより、外部電極14と内部電極12,13とを確実に接続させることができ、ESR(等価直列抵抗)不良や静電容量の低下等を防止することができる。さらに、積層セラミックコンデンサ10の基板への実装時や実装後の熱負荷や当該基板の撓み等に対する耐性を高めることができ、信頼性の高い積層セラミックコンデンサ10を得ることができる。 In this embodiment, the external electrode 14 is connected to the ends 12a, 13a of the internal electrodes 12, 13 which are sufficiently exposed after the oxide has been removed. As a result, the external electrode 14 and the internal electrodes 12 and 13 can be reliably connected, and ESR (equivalent series resistance) defects, reduction in capacitance, and the like can be prevented. Furthermore, the resistance to heat load and bending of the substrate during and after mounting the multilayer ceramic capacitor 10 on the substrate can be enhanced, and the highly reliable multilayer ceramic capacitor 10 can be obtained.

また、積層セラミックコンデンサ10の構成によっては、焼成後に端面11aから内部電極12,13が内方に大きく後退し、外部電極14との良好な接続を得ることが難しくなる。
例えば、耐電圧の高い高信頼性の積層セラミックコンデンサ10では、単位厚み当たりの内部電極12,13の層数が少なく、セラミック層15の厚み(体積)が内部電極12,13に対して相対的に大きく構成される。この場合、焼成時において、セラミック層15の収縮量に対する内部電極12,13の収縮量が相対的に増大し、焼成後に端面11aから内部電極12,13が内方に後退しやすくなる。
また、低背型の積層セラミックコンデンサ10の場合も同様に、内部電極12,13の層数が少なく、相対的にセラミック部分の体積が大きくなるため、内部電極12,13と外部電極14との接続不良が発生しやすい構成となる。
In addition, depending on the structure of the laminated ceramic capacitor 10, the internal electrodes 12 and 13 may recede significantly inward from the end surfaces 11a after firing, making it difficult to obtain good connection with the external electrodes .
For example, in a multilayer ceramic capacitor 10 with high withstand voltage and high reliability, the number of layers of the internal electrodes 12 and 13 per unit thickness is small, and the thickness (volume) of the ceramic layer 15 is relatively large with respect to the internal electrodes 12 and 13. composed largely of In this case, during firing, the amount of shrinkage of the internal electrodes 12 and 13 increases relative to the amount of shrinkage of the ceramic layer 15, and the internal electrodes 12 and 13 tend to retreat inward from the end surface 11a after firing.
Similarly, in the case of the low-profile multilayer ceramic capacitor 10, the number of layers of the internal electrodes 12 and 13 is small, and the volume of the ceramic portion is relatively large. It becomes the structure which a connection failure tends to generate|occur|produce.

本実施形態によれば、焼成後にエッチング処理を行うことにより、焼成によって内部電極12,13が内方へ大きく後退した場合にも、内部電極12,13を確実に突出させることができる。また、エッチング処理後に研磨処理を行うことで、酸化物が端面11aの外方へ突出した状態で研磨処理を行うことができ、内部電極12,13の酸化物12bを確実に除去することができる。したがって、内部電極12,13の数が少ない積層セラミックコンデンサ10や、熱負荷等の大きい厳しい環境下で用いられる積層セラミックコンデンサ10でも、外部電極14と内部電極12,13との間の接続信頼性を高めることができる。 According to the present embodiment, by performing the etching process after firing, the internal electrodes 12 and 13 can be reliably protruded even when the internal electrodes 12 and 13 are largely recessed inward by firing. Further, by performing the polishing process after the etching process, the polishing process can be performed in a state where the oxide protrudes outward from the end face 11a, and the oxide 12b of the internal electrodes 12 and 13 can be reliably removed. . Therefore, even in a multilayer ceramic capacitor 10 having a small number of internal electrodes 12 and 13 and a multilayer ceramic capacitor 10 used in a severe environment such as a large heat load, the connection reliability between the external electrode 14 and the internal electrodes 12 and 13 is high. can increase

さらに、本実施形態では、酸化物12bが端面11aから突出した状態で研磨処理を行うため、研磨処理に用いられる研磨媒体等が突出している酸化物12bに当たりやすくなる。これにより、効率的に研磨処理を行うことができ、研磨時間を短縮することができる。したがって、生産性を維持できるとともに、研磨処理によるセラミック素体11へのダメージを低減させることができる。 Furthermore, in this embodiment, since the polishing process is performed with the oxide 12b protruding from the end face 11a, the polishing medium or the like used in the polishing process easily hits the protruding oxide 12b. Thereby, the polishing process can be efficiently performed, and the polishing time can be shortened. Therefore, productivity can be maintained, and damage to the ceramic body 11 due to polishing can be reduced.

<第2実施形態>
図11は、本発明の第2実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図12及び13は、積層セラミックコンデンサ10の製造過程を示す図である。以下、本実施形態の製造方法について、主に第1実施形態と異なる部分について説明する。
<Second embodiment>
FIG. 11 is a flow chart showing a method of manufacturing the multilayer ceramic capacitor 10 according to the second embodiment of the invention. 12 and 13 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 10. FIG. The manufacturing method of the present embodiment will be described below mainly with respect to the differences from the first embodiment.

(ステップS21:セラミック素体11作製)
ステップS21では、第1実施形態のステップS11と同様に、セラミック素体11を作製する。これにより、図7に示す第1実施形態と同様の外観のセラミック素体11が作製される。
(Step S21: Fabrication of ceramic body 11)
In step S21, the ceramic body 11 is produced as in step S11 of the first embodiment. As a result, a ceramic body 11 having an appearance similar to that of the first embodiment shown in FIG. 7 is produced.

図12は、焼成後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大図である。なお、第2内部電極13が引き出された側の端面11aについても同様に構成される。 FIG. 12 is a schematic enlarged view showing the end face 11a on the side where the first internal electrodes 12 are drawn out after firing. The end face 11a on the side from which the second internal electrode 13 is drawn is also configured in the same manner.

図12に示すように、内部電極12,13の層数やセラミック層15及び内部電極12,13の厚みの関係等によっては、端部12a,13aが、端面11aからほとんど後退していないこともある。但しこの場合でも、端部12a,13aには電極材料の酸化物12bが形成される。したがって、図12に示す端面11aに外部電極14が形成された場合、内部電極12,13と外部電極14との接続不良が発生しやすくなる。 As shown in FIG. 12, depending on the number of layers of the internal electrodes 12 and 13, the relationship between the thicknesses of the ceramic layer 15 and the internal electrodes 12 and 13, and the like, the end portions 12a and 13a may hardly recede from the end surface 11a. be. However, even in this case, the oxide 12b of the electrode material is formed on the ends 12a and 13a. Therefore, when the external electrodes 14 are formed on the end surface 11a shown in FIG.

(ステップS22:端面11aの物理的研磨)
ステップS22では、焼成されたセラミック素体11の端面11aを、物理的に研磨することで、端部12aに形成された酸化物12bを除去する。物理的研磨の方法は、ステップS13と同様の方法を選択できる。
(Step S22: Physical Polishing of End Face 11a)
In step S22, the end face 11a of the fired ceramic body 11 is physically polished to remove the oxide 12b formed on the end portion 12a. A method similar to step S13 can be selected as the physical polishing method.

図13は、研磨処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。研磨処理後には、酸化物12bが除去され、端部12aが導電性材料で構成される。 FIG. 13 is a schematic enlarged cross-sectional view showing the end face 11a on the side where the first internal electrode 12 is drawn out after polishing. After polishing, the oxide 12b is removed and the edge 12a is made of conductive material.

本実施形態のステップS22後には、図13に示すように、端部12a,13aの表面が、端面11aと連続的に形成されてもよい。あるいは、端部12a,13aが選択的に除去され、端面11aからわずかに後退していてもよい。 After step S22 of the present embodiment, as shown in FIG. 13, the surfaces of the end portions 12a and 13a may be formed continuously with the end surface 11a. Alternatively, ends 12a and 13a may be selectively removed and slightly recessed from end face 11a.

(ステップS23:端面11aの化学的エッチング)
ステップS23では、物理的に研磨されたセラミック素体11の端面11aを、処理液を用いてエッチングする。これにより、セラミック素体11のセラミック部分がエッチングされ、第1実施形態で説明した図10と同様に、端部12aが端面11aから突出した状態となる。エッチングの方法は、ステップS12と同様の方法を選択できる。
(Step S23: chemical etching of end surface 11a)
In step S23, the physically polished end face 11a of the ceramic body 11 is etched using a processing liquid. As a result, the ceramic portion of the ceramic body 11 is etched, and the end portion 12a protrudes from the end face 11a, as in FIG. 10 described in the first embodiment. As the etching method, the same method as in step S12 can be selected.

(ステップS24:外部電極形成)
ステップS24では、エッチング処理及び物理的な研磨処理がされたセラミック素体11に外部電極14を形成することにより、図1~4に示す積層セラミックコンデンサ10が作製される。
(Step S24: External electrode formation)
In step S24, the multilayer ceramic capacitor 10 shown in FIGS. 1 to 4 is manufactured by forming the external electrodes 14 on the ceramic body 11 which has been etched and physically polished.

本実施形態においても、酸化物が除去され、かつ十分に露出された内部電極12,13の端部12a,13aが、外部電極14と接続される。これにより、第1実施形態と同様に、外部電極14と内部電極12,13との接続が良好となる。したがって、ESR(等価直列抵抗)不良や静電容量の低下等を防止できるとともに、熱負荷等に対しても信頼性の高い積層セラミックコンデンサ10を得ることができる。 Also in this embodiment, the ends 12 a and 13 a of the internal electrodes 12 and 13 from which the oxide has been removed and are sufficiently exposed are connected to the external electrode 14 . As a result, good connection between the external electrode 14 and the internal electrodes 12 and 13 is achieved, as in the first embodiment. Therefore, it is possible to obtain a multilayer ceramic capacitor 10 that can prevent ESR (equivalent series resistance) defects, a decrease in capacitance, and the like, and has high reliability against heat loads and the like.

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although each embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.

例えば、図4には、第1内部電極12の端部12aが端面11aから突出している構成を示したが、積層セラミックコンデンサ10は、端面11aから突出していない端部12a,13aを含む内部電極12,13を有していてもよい。 For example, FIG. 4 shows a configuration in which the end portion 12a of the first internal electrode 12 protrudes from the end surface 11a, but the multilayer ceramic capacitor 10 includes internal electrodes including ends 12a and 13a that do not protrude from the end surface 11a. 12, 13 may be included.

例えば、上述の実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 For example, in the above embodiments, a multilayer ceramic capacitor was described as an example of a ceramic electronic component, but the present invention is applicable to general multilayer ceramic electronic components in which internal electrodes are alternately arranged. Examples of such laminated ceramic electronic components include piezoelectric elements.

10…積層セラミックコンデンサ
11…セラミック素体
11a…端面
111…未焼成のセラミック素体
12,13…内部電極
12a,13a…内部電極のY軸方向(第2方向)における端部
12b…酸化物
14…外部電極
DESCRIPTION OF SYMBOLS 10... Laminated ceramic capacitor 11... Ceramic element body 11a... End face 111... Unfired ceramic element body 12, 13... Internal electrode 12a, 13a... End part in Y-axis direction (second direction) of internal electrode 12b... Oxide 14 …external electrode

Claims (2)

第1方向に積層された内部電極と、前記第1方向に直交する第2方向に向いた端面と、を有するセラミック素体を焼成し、
前記焼成されたセラミック素体の前記端面を、処理液を用いてエッチングすることで、前記内部電極の前記第2方向における端部を前記端面から突出させ、
前記焼成されたセラミック素体の前記端面を、物理的に研磨することで、前記端部に形成された酸化物を除去し、
エッチング及び物理的に研磨された前記端面に、外部電極を形成する
積層セラミック電子部品の製造方法であって、
前記端面を、前記処理液を用いてエッチングした後に、物理的に研磨することで、前記酸化物が除去された前記端部を、前記端面から突出させる
積層セラミック電子部品の製造方法。
sintering a ceramic body having internal electrodes stacked in a first direction and end faces facing a second direction orthogonal to the first direction;
etching the end face of the fired ceramic body using a treatment liquid to project the end of the internal electrode in the second direction from the end face;
physically polishing the end face of the fired ceramic body to remove the oxide formed on the end,
A method for manufacturing a multilayer ceramic electronic component, comprising forming an external electrode on the etched and physically polished end face, comprising:
After the end face is etched with the treatment liquid, the end face from which the oxide has been removed is made to protrude from the end face by physically polishing the end face.
A method for manufacturing a multilayer ceramic electronic component.
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記物理的に研磨する方法は、バレル研磨法又はブラスト法を含む
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 1 ,
The method of physically polishing includes a barrel polishing method or a blasting method. A method of manufacturing a multilayer ceramic electronic component.
JP2019008319A 2019-01-22 2019-01-22 Manufacturing method for multilayer ceramic electronic component Active JP7240882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019008319A JP7240882B2 (en) 2019-01-22 2019-01-22 Manufacturing method for multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019008319A JP7240882B2 (en) 2019-01-22 2019-01-22 Manufacturing method for multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2020119949A JP2020119949A (en) 2020-08-06
JP7240882B2 true JP7240882B2 (en) 2023-03-16

Family

ID=71891182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019008319A Active JP7240882B2 (en) 2019-01-22 2019-01-22 Manufacturing method for multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP7240882B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049456A1 (en) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. Multilayer electronic component and its manufacturing method
JP2016134456A (en) 2015-01-16 2016-07-25 株式会社北陸濾化 Manufacturing method of intermediate product of multilayer ceramic capacitor, treatment aqueous solution containing halogen-based compound to be used for manufacturing intermediate product of multilayer ceramic capacitor, intermediate product of multilayer ceramic capacitor, manufacturing method of multilayer ceramic capacitor, and multilayer ceramic capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288841A (en) * 1998-03-31 1999-10-19 Murata Mfg Co Ltd Mounting method of ceramic electronic component and ceramic electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049456A1 (en) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. Multilayer electronic component and its manufacturing method
JP2016134456A (en) 2015-01-16 2016-07-25 株式会社北陸濾化 Manufacturing method of intermediate product of multilayer ceramic capacitor, treatment aqueous solution containing halogen-based compound to be used for manufacturing intermediate product of multilayer ceramic capacitor, intermediate product of multilayer ceramic capacitor, manufacturing method of multilayer ceramic capacitor, and multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2020119949A (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US11348731B2 (en) Multi-layer ceramic electronic component and method of producing the same
US10176923B2 (en) Ceramic electronic component and method of producing the same
TWI739987B (en) Multilayer ceramic electronic parts
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7028416B2 (en) Multilayer ceramic electronic components
JP7302940B2 (en) multilayer ceramic electronic components
KR20180042125A (en) Multilayer ceramic capacitor and method of manufacturing the same
TWI754016B (en) Multilayer Ceramic Capacitors
JP6487364B2 (en) Manufacturing method of multilayer ceramic electronic component
JP7182926B2 (en) multilayer ceramic electronic components
JP7280037B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP7428779B2 (en) Multilayer ceramic capacitor and its manufacturing method
US11670451B2 (en) Multilayer ceramic capacitor
JP2018029118A (en) Multilayer ceramic electronic component
JP7274282B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP7240882B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2020043169A (en) Multilayer ceramic electronic component
CN111326344B (en) Multilayer ceramic electronic component and circuit board
JP7359595B2 (en) Multilayer ceramic capacitor, circuit board, and method for manufacturing multilayer ceramic capacitor
JP7178886B2 (en) Laminated ceramic electronic components and mounting substrates
US11955287B2 (en) Multilayer electronic component
JP7307827B2 (en) multilayer ceramic electronic components
JP7322240B2 (en) Laminated ceramic electronic component and manufacturing method thereof
US20230170142A1 (en) Multi-layer ceramic electronic component
KR20210119304A (en) Ceramic electronic component and method of manufacturing the same, and circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7240882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150