JP2020119949A - Manufacturing method of multilayer ceramic electronic component - Google Patents
Manufacturing method of multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP2020119949A JP2020119949A JP2019008319A JP2019008319A JP2020119949A JP 2020119949 A JP2020119949 A JP 2020119949A JP 2019008319 A JP2019008319 A JP 2019008319A JP 2019008319 A JP2019008319 A JP 2019008319A JP 2020119949 A JP2020119949 A JP 2020119949A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- end surface
- face
- manufacturing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a monolithic ceramic electronic component such as a monolithic ceramic capacitor.
積層セラミックコンデンサ等の積層セラミック電子部品の製造方法として、セラミック素体内に積層された内部電極と外部電極との接続不良を改善する観点から、外部電極が形成されるセラミック素体の端面を研磨処理する方法が提案されている。 As a method for manufacturing a monolithic ceramic electronic component such as a monolithic ceramic capacitor, from the viewpoint of improving the connection failure between the internal electrode and the external electrode laminated in the ceramic element body, the end surface of the ceramic element body on which the external electrode is formed is polished. The method to do is proposed.
例えば、特許文献1には、複数の誘電体層と内部電極とが積層された基体を乾式バレル研磨する方法が記載されている。特許文献2には、複数の内部電極がセラミック層を介して積層されたセラミック焼結体を湿式バレル研磨する方法が記載されている。特許文献3には、セラミック基体をサンドブラスト法で研磨する方法が記載されている。特許文献4には、チップ型素子の端面を研磨ブラシで研磨する方法が記載されている。 For example, Patent Document 1 describes a method of dry barrel polishing a substrate in which a plurality of dielectric layers and internal electrodes are laminated. Patent Document 2 describes a method of wet barrel polishing a ceramic sintered body in which a plurality of internal electrodes are laminated via ceramic layers. Patent Document 3 describes a method of polishing a ceramic substrate by a sandblast method. Patent Document 4 describes a method of polishing an end surface of a chip-type element with a polishing brush.
しかしながら、特許文献1乃至4に記載の方法では、端面において内部電極を十分に露出させることができず、内部電極と外部電極との接続不良が発生することがあった。特に、温度変化によって端面の内部電極と外部電極との間に応力が負荷された場合、接続不良が発生しやすく、十分な接続信頼性を得ることが難しかった。 However, according to the methods described in Patent Documents 1 to 4, the internal electrodes cannot be sufficiently exposed at the end faces, which may result in defective connection between the internal electrodes and the external electrodes. In particular, when stress is applied between the internal electrode and the external electrode on the end face due to temperature change, poor connection is likely to occur and it is difficult to obtain sufficient connection reliability.
以上のような事情に鑑み、本発明の目的は、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することにある。 In view of the above circumstances, it is an object of the present invention to provide a method for manufacturing a monolithic ceramic electronic component capable of improving the connection reliability between the internal electrode and the external electrode.
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、第1方向に積層された内部電極と、上記第1方向に直交する第2方向に向いた端面と、を有するセラミック素体を焼成する工程を含む。
上記焼成されたセラミック素体の上記端面を、処理液を用いてエッチングすることで、上記内部電極の上記第2方向における端部が上記端面から突出される。
上記焼成されたセラミック素体の上記端面を、物理的に研磨することで、上記端部に形成された酸化物が除去される。
エッチング及び物理的に研磨された上記端面に、外部電極が形成される。
In order to achieve the above object, a method for manufacturing a monolithic ceramic electronic component according to an aspect of the present invention includes an internal electrode that is laminated in a first direction, and an end surface that is oriented in a second direction orthogonal to the first direction. Including the step of firing the ceramic body having
By etching the end face of the fired ceramic body with a treatment liquid, the end portion of the internal electrode in the second direction is projected from the end face.
By physically polishing the end face of the fired ceramic body, the oxide formed at the end is removed.
External electrodes are formed on the end faces that have been etched and physically polished.
この構成では、端面のセラミック部分を処理液によって選択的にエッチングすることで、焼成時に収縮して端面から後退しやすい内部電極の端部を端面から突出させることができる。また、端面を物理的に研磨することで、内部電極の端部に形成され得る酸化物を除去することができる。これらにより、内部電極の酸化物が形成されていない端部と外部電極とを確実に接続させ、内部電極と外部電極との接続信頼性を高めることができる。 In this configuration, the ceramic portion of the end face is selectively etched by the treatment liquid, so that the end portion of the internal electrode, which is likely to contract during firing and recede from the end face, can be projected from the end face. Further, by physically polishing the end faces, it is possible to remove the oxide that may be formed at the end portions of the internal electrodes. As a result, it is possible to reliably connect the end of the internal electrode where the oxide is not formed and the external electrode, and improve the connection reliability between the internal electrode and the external electrode.
上記焼成されたセラミック素体の上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去されてもよい。
これにより、内部電極の端部を端面から突出させた後に、物理的に研磨することができ、より確実に酸化物を除去することができる。また、酸化物が端面から突出した状態で研磨されるため、研磨時間を短縮することができる。これにより、生産性を維持できるとともに、セラミック素体へのダメージを低減させることができる。
The oxide may be removed by etching the end surface of the fired ceramic element body using the treatment liquid and then physically polishing the end surface.
Thereby, after the end portion of the internal electrode is projected from the end surface, it can be physically polished, and the oxide can be removed more reliably. Moreover, since the oxide is polished in a state of protruding from the end face, the polishing time can be shortened. This makes it possible to maintain productivity and reduce damage to the ceramic body.
さらに、上記端面を、上記処理液を用いてエッチングした後に、上記物理的に研磨することで、上記酸化物が除去された上記端部を、上記端面から突出させてもよい。
これにより、内部電極が、端面からの端部が突出した状態で、外部電極と接続される。したがって、内部電極と外部電極との接続をより強化することができ、製造後の温度変化や実装基板の撓み等によって端面に応力が付加された場合にも、内部電極と外部電極との接続を維持させることができる。
Furthermore, the end surface from which the oxide has been removed may be made to protrude from the end surface by physically polishing the end surface after etching the end surface using the treatment liquid.
As a result, the internal electrode is connected to the external electrode with the end portion protruding from the end face. Therefore, the connection between the internal electrode and the external electrode can be further strengthened, and the connection between the internal electrode and the external electrode can be made even when stress is applied to the end surface due to temperature change after manufacturing or bending of the mounting substrate. Can be maintained.
上記物理的に研磨する方法は、具体的には、バレル研磨法又はブラスト法を含んでいてもよい。 The physical polishing method may specifically include a barrel polishing method or a blast method.
以上のように、本発明によれば、内部電極と外部電極との接続信頼性を高めることが可能な積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a monolithic ceramic electronic component capable of improving the connection reliability between the internal electrode and the external electrode.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawings, an X axis, a Y axis, and a Z axis which are orthogonal to each other are shown as appropriate. The X-axis, Y-axis, and Z-axis are common to all the drawings.
<第1実施形態>
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB−B'線に沿った断面図である。
<First Embodiment>
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are views showing a monolithic
積層セラミックコンデンサ10は、セラミック素体11と、2つの外部電極14と、を備える。セラミック素体11は、X軸方向を向いた2つの端面11aと、Y軸方向を向いた2つの側面11bと、Z軸方向を向いた2つの主面11cと、を有する。なお、各面は平坦でも曲面でもよく、例えばセラミック素体11の各面を接続する稜部は丸みを帯びている。
The monolithic
積層セラミックコンデンサ10のサイズは特に限定されないが、例えば、X軸方向における寸法が1.0mm以上4.5mm以下、Y軸方向及びZ軸方向における寸法が0.5mm以上3.2mm以下である。なお、積層セラミックコンデンサ10の各寸法は、各方向において最も大きい部分の寸法である。
Although the size of the monolithic
外部電極14は、セラミック素体11の端面11aに形成され、セラミック素体11を挟んでX軸方向に対向している。外部電極14は、セラミック素体11の端面11aから主面11c及び側面11bに延出している。これにより、外部電極14では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14の形状は、図1に示すものに限定されない。
The
外部電極14は、電気の良導体により形成されている。外部電極14を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
セラミック素体11は、容量形成部16と、サイドマージン部17と、カバー部18と、を有する。サイドマージン部17は、容量形成部16のY軸方向外側に設けられる。カバー部18は、容量形成部16のZ軸方向外側に設けられる。サイドマージン部17及びカバー部18は、主に、容量形成部16の周囲を保護し、内部電極12,13の絶縁性を確保する機能を有する。
The
容量形成部16は、複数のセラミック層15と、複数の第1内部電極12と、複数の第2内部電極13と、を有し、これらが積層された構成を有する。
The
内部電極12,13は、Z軸方向に積層された複数のセラミック層15の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、一方の端面11aに引き出され、他方の端面11aから離間している。第2内部電極13は、第1内部電極12が引き出されている端面11aからは離間し、他方の端面11aに引き出されている。
The
内部電極12,13は、典型的にはニッケル(Ni)を主成分として構成され、積層セラミックコンデンサ10の内部電極として機能する。なお、内部電極12,13は、ニッケル以外に、銅(Cu)、銀(Ag)、パラジウム(Pd)等を主成分としてもよい。
The
セラミック層15は、誘電体セラミックスによって形成されている。セラミック層15は、容量形成部16における容量を大きくするために、高誘電率の誘電体セラミックスで形成される。
上記高誘電率の誘電体セラミックスとして、チタン酸バリウム(BaTiO3)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体が用いられる。これにより、大容量の積層セラミックコンデンサ10が得られる。
なお、セラミック層15は、チタン酸ストロンチウム(SrTiO3)系、チタン酸カルシウム(CaTiO3)系、チタン酸マグネシウム(MgTiO3)系、ジルコン酸カルシウム(CaZrO3)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)系、ジルコン酸バリウム(BaZrO3)系、酸化チタン(TiO2)系などで形成されてもよい。
The
As the dielectric ceramic having a high dielectric constant, a polycrystal of barium titanate (BaTiO 3 ) material, that is, a polycrystal of perovskite structure containing barium (Ba) and titanium (Ti) is used. As a result, a large capacity monolithic
The
サイドマージン部17及びカバー部18も、誘電体セラミックスで形成されている。サイドマージン部17及びカバー部18を形成する材料は、絶縁性セラミックスであればよいが、セラミック層15と同様の誘電体セラミックスを用いることにより、セラミック素体11における内部応力が抑制される。
The
[積層セラミックコンデンサ10の詳細な構成]
図4は、図2の一部を拡大して示す図であり、端面11aにおける第1内部電極12と外部電極14との接続態様の一例を示す。なお、第2内部電極13が引き出された側の端面11aも同様に構成される。
[Detailed Configuration of Multilayer Ceramic Capacitor 10]
FIG. 4 is an enlarged view of a part of FIG. 2, showing an example of a connection mode between the first
内部電極12は、本実施形態において、端面11aから突出する端部12aを有する。すなわち端部12aは、外部電極14へ向かって食い込むように構成される。
In the present embodiment, the
端部12aは、本実施形態において、ニッケル等の導電性材料で構成され、絶縁性の酸化物が形成されていない。これにより、端部12aと外部電極14との電気的な接続を確保することができる。
In the present embodiment, the
すなわち、本実施形態では、導電性材料で構成された端部12a,13aが外部電極14へ向かって突出するため、外部電極14と確実に接続できる。これにより、端部12a,13aと外部電極14との接続不良を防止でき、ESR(等価直列抵抗)不良や静電容量の低下等を防止することができる。
That is, in the present embodiment, the
さらに、端部12a,13aと外部電極14とが複数の面において接合するため、両者における接合面積を増大させ、かつ複数の方向で接合させることができる。積層セラミックコンデンサ10の製造後には、実装や使用時の発熱等に起因する温度変化や、積層セラミックコンデンサ10が実装された基板の撓み等によって、外部電極14と内部電極12,13とを離間させる方向の応力が負荷されることがある。このような場合にも、上記構成によれば、外部電極14と内部電極12,13とが接合状態を維持しやすくなる。したがって、負荷の大きな環境下にも耐え得る、信頼性の高い積層セラミックコンデンサ10を得ることができる。
Furthermore, since the
[積層セラミックコンデンサ10の製造方法]
図5は、本実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6及び図7は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6及び図7を適宜参照しながら説明する。
(ステップS11:セラミック素体11作製)
ステップS11では、容量形成部16を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部18を形成するための第3セラミックシート103と、を準備する。そして、図6に示すように、これらのセラミックシート101,102,103を積層して形成された未焼成のセラミック素体111を焼成し、セラミック素体11を作製する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 5 is a flowchart showing a method for manufacturing the monolithic
(Step S11: Preparation of Ceramic Element 11)
In step S11, the first
セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。セラミックシート101,102において、内部電極112,113のY軸方向周縁には、内部電極112,113が形成されていない、サイドマージン部17に対応する領域が設けられている。第3セラミックシート103には内部電極が形成されていない。
The
An unfired first
図6に示す未焼成のセラミック素体111では、セラミックシート101,102が交互に積層され、そのZ軸方向上下面にカバー部18に対応する第3セラミックシート103が積層される。未焼成のセラミック素体111は、セラミックシート101,102,103を圧着することにより一体化される。なお、セラミックシート101,102,103の枚数は図6に示す例に限定されない。
In the unfired
なお、以上では1つのセラミック素体11に相当する未焼成のセラミック素体111について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体111ごとに個片化される。
Although the unfired
未焼成のセラミック素体111を焼結させることにより、図7に示すセラミック素体11が作製される。
焼成温度は、セラミック素体111の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
By sintering the unfired
The firing temperature can be determined based on the sintering temperature of the
図8は、焼成後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。焼成時には、熱収縮率の違いにより、金属材料で構成された内部電極112,113が、セラミックスで構成されたセラミック層15等よりも大きく収縮する。これにより、X軸方向に向いた端面11aから内部電極12の端部12aが内方に後退し、端部12aが端面11aから埋没する。
FIG. 8 is a schematic enlarged cross-sectional view showing the
さらに、焼成により、端部12aに電極材料の酸化物12bが形成される。これにより、端部12aの絶縁性が高まり、外部電極14との導通が不安定になる。
Further, by firing, the
第2内部電極13の端部13aも、図8に示す第1内部電極12の端部12aと同様に、端面11aから内方に後退し、かつ端部13aに酸化物が形成される。
Similarly to the
そこで、本実施形態では、外部電極14との導通を確実に確保することができるように、以下の2工程によって内部電極12,13の端部12a,13aを処理する。
Therefore, in the present embodiment, the
(ステップS12:端面11aの化学的エッチング)
ステップS12では、焼成されたセラミック素体11の端面11aを、処理液を用いてエッチングする。これにより、内部電極12,13の端部12a,13aを端面11aから突出させる。
(Step S12: Chemical etching of the
In step S12, the
処理液は、セラミック素体11のセラミックスを選択的にエッチングすることが可能であれば特に限定されない。例えば、処理液は、フッ酸、塩酸、硝酸、硫酸、シュウ酸等から選ばれた少なくとも一種を主成分として含む。処理液は、さらに、無機酸等のエッチング促進剤や、処理後の端面11aの表面を安定化させる表面安定剤等を含んでいてもよい。
The treatment liquid is not particularly limited as long as it can selectively etch the ceramic of the
上記エッチング処理は、冶具等を用いて少なくとも端面11aを処理液中に浸漬させて行うことができる。あるいは、上記エッチング処理は、セラミック素体11全体を処理液中に浸漬させて行うことができる。この際、処理対象である端面11a以外の面にマスクを設けてもよい。エッチング処理の時間や処理液の組成等のエッチング条件を調整することにより、端部12a,13aの端面11aからの突出量を調整することができる。
The etching treatment can be performed by immersing at least the
図9は、エッチング処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。エッチング処理後には、セラミック素体11のセラミック部分がエッチングされることで、埋没していた端部12aが端面11aから突出する。この時点で酸化物12bは除去できないが、酸化物12bが形成された部分を含む端部12aが十分に端面11aから突出した状態となるように、エッチング条件が調整される。
FIG. 9 is a schematic enlarged cross-sectional view showing the
第2内部電極13が引き出された側の端面11aについても同様にステップS12の処理が行われる。これにより、図9に示す端面11aと同様に、第2内部電極13が引き出された側の端面11aも、第2内部電極13の端部13aが端面11aから突出した状態となる。
The process of step S12 is similarly performed on the
(ステップS13:端面11aの物理的研磨)
ステップS13では、エッチング処理後の端面11aを、物理的に研磨することで、内部電極12,13の端部12a,13aに形成された酸化物12bを除去する。
(Step S13: Physical Polishing of
In step S13, the
物理的な研磨処理の方法は限定されないが、例えば、バレル研磨法又はブラスト法を含む。バレル研磨法は、例えば、乾式バレル研磨法でも湿式バレル研磨法でもよい。乾式バレル研磨法では、セラミック素体11及びメディア(研磨媒体)等をバレル容器に投入し、バレル容器を回転させることで、バレル研磨を行う。湿式バレル研磨法では、セラミック素体11及びメディア等に加え、水等の液体をバレル容器に投入し、バレル研磨を行う。ブラスト法としては、サンドブラスト法、ウェットブラスト法等が挙げられる。上記の他の物理研磨の方法としては、ブラシや砥石等の工具を用いた方法が挙げられる。
The physical polishing method is not limited, but includes, for example, a barrel polishing method or a blast method. The barrel polishing method may be, for example, a dry barrel polishing method or a wet barrel polishing method. In the dry barrel polishing method, the
図10は、研磨処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。研磨処理後には、端部12aに形成されていた酸化物12bが除去される。これにより、酸化物12bが除去された導電性の端部12aが、端面11aから突出した状態となる。
FIG. 10 is a schematic enlarged cross-sectional view showing the
ステップS13後における、端部12a(13a)の端面11aからのX軸方向への突出量は、例えば0.1μm以上2.0μm以下である。端部12a,13aの突出量は、例えば2つの端面11aにおける各内部電極12,13の端部12a,13aのうち、Z軸方向の中央部5点と外周部5点の計10点の突出量の平均値として算出することができる。
The amount of protrusion of the
第2内部電極13が引き出された側の端面11aについても同様にステップS13の処理が行われる。これにより、図10に示す端面11aと同様に、端部13aが導電性材料で構成され、かつ、端面11aから外方に突出した状態となる。
The process of step S13 is similarly performed on the
(ステップS14:外部電極形成)
ステップS14では、エッチング処理及び物理的な研磨処理がされたセラミック素体11の端面11aに外部電極14を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。ステップS14では、例えば、2つの端面11a各々に、外部電極14を構成する下地膜及びメッキ膜を形成する。
(Step S14: formation of external electrodes)
In step S14, the
より詳細に、まず、セラミック素体11の端面11aを覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体11に外部電極14の下地膜が形成される。
More specifically, first, an unfired electrode material is applied so as to cover the
そして、セラミック素体11に焼き付けられた外部電極14の下地膜の上に、電解メッキ等のメッキ法により形成された1又は複数のメッキ膜が形成される。
Then, one or a plurality of plating films formed by a plating method such as electrolytic plating are formed on the base film of the
外部電極14の下地膜は、焼き付け膜に限定されず、例えばスパッタ法により形成されてもよい。これにより、焼き付けが不要になるとともに、密着性のより高い下地膜を形成することができる。
The base film of the
本実施形態では、外部電極14が、酸化物が除去されて十分に露出された状態の内部電極12,13の端部12a,13aと接続される。これにより、外部電極14と内部電極12,13とを確実に接続させることができ、ESR(等価直列抵抗)不良や静電容量の低下等を防止することができる。さらに、積層セラミックコンデンサ10の基板への実装時や実装後の熱負荷や当該基板の撓み等に対する耐性を高めることができ、信頼性の高い積層セラミックコンデンサ10を得ることができる。
In the present embodiment, the
また、積層セラミックコンデンサ10の構成によっては、焼成後に端面11aから内部電極12,13が内方に大きく後退し、外部電極14との良好な接続を得ることが難しくなる。
例えば、耐電圧の高い高信頼性の積層セラミックコンデンサ10では、単位厚み当たりの内部電極12,13の層数が少なく、セラミック層15の厚み(体積)が内部電極12,13に対して相対的に大きく構成される。この場合、焼成時において、セラミック層15の収縮量に対する内部電極12,13の収縮量が相対的に増大し、焼成後に端面11aから内部電極12,13が内方に後退しやすくなる。
また、低背型の積層セラミックコンデンサ10の場合も同様に、内部電極12,13の層数が少なく、相対的にセラミック部分の体積が大きくなるため、内部電極12,13と外部電極14との接続不良が発生しやすい構成となる。
Further, depending on the structure of the monolithic
For example, in the highly reliable multilayer
Also in the case of the low-profile type monolithic
本実施形態によれば、焼成後にエッチング処理を行うことにより、焼成によって内部電極12,13が内方へ大きく後退した場合にも、内部電極12,13を確実に突出させることができる。また、エッチング処理後に研磨処理を行うことで、酸化物が端面11aの外方へ突出した状態で研磨処理を行うことができ、内部電極12,13の酸化物12bを確実に除去することができる。したがって、内部電極12,13の数が少ない積層セラミックコンデンサ10や、熱負荷等の大きい厳しい環境下で用いられる積層セラミックコンデンサ10でも、外部電極14と内部電極12,13との間の接続信頼性を高めることができる。
According to the present embodiment, by performing the etching process after firing, the
さらに、本実施形態では、酸化物12bが端面11aから突出した状態で研磨処理を行うため、研磨処理に用いられる研磨媒体等が突出している酸化物12bに当たりやすくなる。これにより、効率的に研磨処理を行うことができ、研磨時間を短縮することができる。したがって、生産性を維持できるとともに、研磨処理によるセラミック素体11へのダメージを低減させることができる。
Further, in the present embodiment, since the polishing process is performed with the
<第2実施形態>
図11は、本発明の第2実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図12及び13は、積層セラミックコンデンサ10の製造過程を示す図である。以下、本実施形態の製造方法について、主に第1実施形態と異なる部分について説明する。
<Second Embodiment>
FIG. 11 is a flowchart showing a method for manufacturing the monolithic
(ステップS21:セラミック素体11作製)
ステップS21では、第1実施形態のステップS11と同様に、セラミック素体11を作製する。これにより、図7に示す第1実施形態と同様の外観のセラミック素体11が作製される。
(Step S21: Preparation of Ceramic Element 11)
In step S21, the
図12は、焼成後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大図である。なお、第2内部電極13が引き出された側の端面11aについても同様に構成される。
FIG. 12 is a schematic enlarged view showing the
図12に示すように、内部電極12,13の層数やセラミック層15及び内部電極12,13の厚みの関係等によっては、端部12a,13aが、端面11aからほとんど後退していないこともある。但しこの場合でも、端部12a,13aには電極材料の酸化物12bが形成される。したがって、図12に示す端面11aに外部電極14が形成された場合、内部電極12,13と外部電極14との接続不良が発生しやすくなる。
As shown in FIG. 12, depending on the number of layers of the
(ステップS22:端面11aの物理的研磨)
ステップS22では、焼成されたセラミック素体11の端面11aを、物理的に研磨することで、端部12aに形成された酸化物12bを除去する。物理的研磨の方法は、ステップS13と同様の方法を選択できる。
(Step S22: Physical Polishing of
In step S22, the
図13は、研磨処理後の第1内部電極12が引き出された側の端面11aを示す模式的な拡大断面図である。研磨処理後には、酸化物12bが除去され、端部12aが導電性材料で構成される。
FIG. 13 is a schematic enlarged cross-sectional view showing the
本実施形態のステップS22後には、図13に示すように、端部12a,13aの表面が、端面11aと連続的に形成されてもよい。あるいは、端部12a,13aが選択的に除去され、端面11aからわずかに後退していてもよい。
After step S22 of the present embodiment, as shown in FIG. 13, the surfaces of the
(ステップS23:端面11aの化学的エッチング)
ステップS23では、物理的に研磨されたセラミック素体11の端面11aを、処理液を用いてエッチングする。これにより、セラミック素体11のセラミック部分がエッチングされ、第1実施形態で説明した図10と同様に、端部12aが端面11aから突出した状態となる。エッチングの方法は、ステップS12と同様の方法を選択できる。
(Step S23: Chemical etching of the
In step S23, the
(ステップS24:外部電極形成)
ステップS24では、エッチング処理及び物理的な研磨処理がされたセラミック素体11に外部電極14を形成することにより、図1〜4に示す積層セラミックコンデンサ10が作製される。
(Step S24: External electrode formation)
In step S24, the
本実施形態においても、酸化物が除去され、かつ十分に露出された内部電極12,13の端部12a,13aが、外部電極14と接続される。これにより、第1実施形態と同様に、外部電極14と内部電極12,13との接続が良好となる。したがって、ESR(等価直列抵抗)不良や静電容量の低下等を防止できるとともに、熱負荷等に対しても信頼性の高い積層セラミックコンデンサ10を得ることができる。
Also in this embodiment, the
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although the respective embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that various changes can be made without departing from the scope of the present invention.
例えば、図4には、第1内部電極12の端部12aが端面11aから突出している構成を示したが、積層セラミックコンデンサ10は、端面11aから突出していない端部12a,13aを含む内部電極12,13を有していてもよい。
For example, FIG. 4 shows a configuration in which the
例えば、上述の実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 For example, in the above-described embodiment, the monolithic ceramic capacitor has been described as an example of the ceramic electronic component, but the present invention is applicable to all monolithic ceramic electronic components in which internal electrodes are alternately arranged. Examples of such a monolithic ceramic electronic component include a piezoelectric element and the like.
10…積層セラミックコンデンサ
11…セラミック素体
11a…端面
111…未焼成のセラミック素体
12,13…内部電極
12a,13a…内部電極のY軸方向(第2方向)における端部
12b…酸化物
14…外部電極
DESCRIPTION OF
Claims (4)
前記焼成されたセラミック素体の前記端面を、処理液を用いてエッチングすることで、前記内部電極の前記第2方向における端部を前記端面から突出させ、
前記焼成されたセラミック素体の前記端面を、物理的に研磨することで、前記端部に形成された酸化物を除去し、
エッチング及び物理的に研磨された前記端面に、外部電極を形成する
積層セラミック電子部品の製造方法。 Firing a ceramic body having internal electrodes stacked in the first direction and an end face facing the second direction orthogonal to the first direction,
By etching the end surface of the fired ceramic body with a treatment liquid, the end portion of the internal electrode in the second direction is projected from the end surface,
By physically polishing the end surface of the fired ceramic body, the oxide formed at the end is removed,
A method of manufacturing a multilayer ceramic electronic component, wherein external electrodes are formed on the end faces that have been etched and physically polished.
前記端面を、前記処理液を用いてエッチングした後に、物理的に研磨することで、前記酸化物を除去する
積層セラミック電子部品の製造方法。 A method for manufacturing a monolithic ceramic electronic component according to claim 1,
A method for manufacturing a multilayer ceramic electronic component, wherein the end face is etched using the treatment liquid and then physically polished to remove the oxide.
前記端面を、前記処理液を用いてエッチングした後に、物理的に研磨することで、前記酸化物が除去された前記端部を、前記端面から突出させる
積層セラミック電子部品の製造方法。 The method for manufacturing a monolithic ceramic electronic component according to claim 2,
A method of manufacturing a multilayer ceramic electronic component, wherein the end face from which the oxide is removed is projected from the end face by physically polishing the end face using the treatment liquid and then physically polishing the end face.
前記物理的に研磨する方法は、バレル研磨法又はブラスト法を含む
積層セラミック電子部品の製造方法。 It is a manufacturing method of the multilayer ceramic electronic component according to any one of claims 1 to 3,
The method of physically polishing includes a barrel polishing method or a blast method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008319A JP7240882B2 (en) | 2019-01-22 | 2019-01-22 | Manufacturing method for multilayer ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008319A JP7240882B2 (en) | 2019-01-22 | 2019-01-22 | Manufacturing method for multilayer ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020119949A true JP2020119949A (en) | 2020-08-06 |
JP7240882B2 JP7240882B2 (en) | 2023-03-16 |
Family
ID=71891182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019008319A Active JP7240882B2 (en) | 2019-01-22 | 2019-01-22 | Manufacturing method for multilayer ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7240882B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288841A (en) * | 1998-03-31 | 1999-10-19 | Murata Mfg Co Ltd | Mounting method of ceramic electronic component and ceramic electronic component |
WO2007049456A1 (en) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and its manufacturing method |
JP2016134456A (en) * | 2015-01-16 | 2016-07-25 | 株式会社北陸濾化 | Manufacturing method of intermediate product of multilayer ceramic capacitor, treatment aqueous solution containing halogen-based compound to be used for manufacturing intermediate product of multilayer ceramic capacitor, intermediate product of multilayer ceramic capacitor, manufacturing method of multilayer ceramic capacitor, and multilayer ceramic capacitor |
-
2019
- 2019-01-22 JP JP2019008319A patent/JP7240882B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288841A (en) * | 1998-03-31 | 1999-10-19 | Murata Mfg Co Ltd | Mounting method of ceramic electronic component and ceramic electronic component |
WO2007049456A1 (en) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and its manufacturing method |
JP2016134456A (en) * | 2015-01-16 | 2016-07-25 | 株式会社北陸濾化 | Manufacturing method of intermediate product of multilayer ceramic capacitor, treatment aqueous solution containing halogen-based compound to be used for manufacturing intermediate product of multilayer ceramic capacitor, intermediate product of multilayer ceramic capacitor, manufacturing method of multilayer ceramic capacitor, and multilayer ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP7240882B2 (en) | 2023-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10141114B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
US10176923B2 (en) | Ceramic electronic component and method of producing the same | |
TWI739987B (en) | Multilayer ceramic electronic parts | |
TWI754016B (en) | Multilayer Ceramic Capacitors | |
JP7302940B2 (en) | multilayer ceramic electronic components | |
JP6487364B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2019204931A (en) | Multilayer ceramic electronic component | |
JP2012253337A (en) | Multilayer ceramic electronic component | |
JP7182926B2 (en) | multilayer ceramic electronic components | |
JP7428779B2 (en) | Multilayer ceramic capacitor and its manufacturing method | |
US11177071B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
US20150016015A1 (en) | Multi-layered capacitor | |
US11670451B2 (en) | Multilayer ceramic capacitor | |
JP7274282B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP7240882B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP6317119B2 (en) | Multilayer electronic components | |
US11955287B2 (en) | Multilayer electronic component | |
JP2020149996A (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2020096110A (en) | Multilayer ceramic electronic component and circuit board | |
JP7307827B2 (en) | multilayer ceramic electronic components | |
US20240355549A1 (en) | Multilayer electronic component | |
US20230170142A1 (en) | Multi-layer ceramic electronic component | |
US20240203650A1 (en) | Multilayer electronic component | |
KR20210119304A (en) | Ceramic electronic component and method of manufacturing the same, and circuit board | |
JP2023098648A (en) | Laminate-type electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7240882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |