JP7238569B2

JP7238569B2 - Displays and electronics

Info

Publication number: JP7238569B2
Application number: JP2019080740A
Authority: JP
Inventors: 呂比奈厚地
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2019-04-22
Filing date: 2019-04-22
Publication date: 2023-03-14
Anticipated expiration: 2039-04-22
Also published as: JP2020177178A

Description

本発明は、表示装置および電子機器に関する。 The present invention relates to display devices and electronic devices.

表示画像の最小単位として、例えば電流で駆動されるＯＬＥＤなどの発光素子を用いた表示装置では、発光素子の階調値を指定するデータをＤ／Ａ変換回路によってアナログ信号に変換し、当該アナログ信号をアンプで増幅して、駆動することが一般的である。なお、ＯＬＥＤは、Organic Light Eemitting Diodeの略である。
表示装置には、低消費電力であることが要求されるが、Ｄ／Ａ変換回路やアンプでは、回路そのものに定常的に電流が流れ、低消費電力化を妨げる要因となっている。 In a display device using, for example, a light-emitting element such as an OLED driven by current as a minimum unit of a display image, data designating the gradation value of the light-emitting element is converted into an analog signal by a D/A conversion circuit, and the analog signal is converted into an analog signal. It is common to drive by amplifying the signal with an amplifier. Note that OLED is an abbreviation for Organic Light Eemitting Diode.
A display device is required to have low power consumption, but in a D/A conversion circuit or an amplifier, current constantly flows through the circuit itself, which is a factor that hinders reduction in power consumption.

このため、発光素子に対応する階調値を示すデータを一旦ラッチし、ラッチしたデータを解析して、当該解析結果に応じてＤ／Ａ変換回路やアンプ回路の動作を制御して、消費電力を削減する技術が提案されている（例えば特許文献１参照）。
また、表示装置で表示する画像の１行分が、最低値の黒表示であるか否かを判定し、当該１行分が黒表示であれば、当該１行分の駆動期間において、アンプを含む駆動回路の動作をオフまたは低消費電力状態に制御する技術も知られている（例えば特許文献２参照）。 Therefore, the data indicating the gradation value corresponding to the light emitting element is once latched, the latched data is analyzed, and the operation of the D/A conversion circuit and the amplifier circuit is controlled according to the analysis result to reduce the power consumption. is proposed (see, for example, Patent Document 1).
Further, it is determined whether or not one line of the image displayed on the display device is black display of the lowest value. There is also known a technique for controlling the operation of a drive circuit including a drive circuit to turn off or to a low power consumption state (see Patent Document 2, for example).

特開２０１７－１５１２８４号公報JP 2017-151284 A 特開２０１８－１４６８６７号公報JP 2018-146867 A

しかしながら、上記いずれの技術においても、階調値を示すデータを解析または判定した後に、当該データにしたがって表示を制御するために、階調値を示すデータを少なくても１行分保持するためのメモリ等が必要となる。特に、表示装置として高解像化や高階調化が要求される昨今では、当該データを記憶するためには、たとえ１行分であっても大きな記憶容量が必要となり、回路の大型化が避けられない。 However, in any of the above techniques, after analyzing or judging the data indicating the gradation value, in order to control the display according to the data, it is necessary to hold at least one line of data indicating the gradation value. A memory or the like is required. In particular, in recent years when high resolution and high gradation are required for display devices, a large storage capacity is required to store the data even for one row, and an increase in the size of the circuit is avoided. can't

本発明の一態様に係る表示装置は、階調値で指定された明るさで発光する発光素子を含階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、ホスト装置から前記表示画像の走査順に供給される１行分の階調値が、当該階調値の最低値を含む範囲内となっているか否かを検出する検出回路と、前記検出回路によって前記範囲内となっている検出された１行の次に走査される１行に対応する発光素子をオフさせる駆動回路と、を含む。 A display device according to one embodiment of the present invention includes a light-emitting element that emits light with a brightness specified by a gradation value, and a minimum unit of a display image. a detection circuit for detecting whether or not the gradation values for one row supplied from the host device in the scanning order of the display image are within a range including the lowest value of the gradation values; and a drive circuit for turning off light emitting elements corresponding to one row to be scanned next to one row detected by the detection circuit within the range.

実施形態に係る表示装置の電気的な構成を示すブロック図である。1 is a block diagram showing an electrical configuration of a display device according to an embodiment; FIG. 表示装置におけるタイミングコントローラーの構成を示す図である。4 is a diagram showing the configuration of a timing controller in the display device; FIG. 表示パネルの構成を示す図である。4 is a diagram showing the configuration of a display panel; FIG. 表示パネルにおける画素回路を示す図である。FIG. 4 is a diagram showing a pixel circuit in a display panel; 表示装置の動作を示す図である。It is a figure which shows operation|movement of a display apparatus. 表示装置の動作を示す図である。It is a figure which shows operation|movement of a display apparatus. 表示装置の動作を示す図である。It is a figure which shows operation|movement of a display apparatus. 表示装置の動作を示す図である。It is a figure which shows operation|movement of a display apparatus. 表示装置の動作を示す図である。It is a figure which shows operation|movement of a display apparatus. 表示装置の表示例を示す図である。It is a figure which shows the example of a display of a display apparatus. 表示装置を用いたＨＭＤを示す斜視図である。It is a perspective view which shows HMD using a display apparatus. ＨＭＤの光学構成を示す図である。It is a figure which shows the optical structure of HMD.

以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。 A display device according to an embodiment of the present invention will be described below with reference to the drawings. In each drawing, the dimensions and scale of each part are appropriately different from the actual ones. Further, since the embodiments described below are preferred specific examples, they are subject to various technically preferable limitations. It is not limited to these forms unless otherwise stated.

図１は、実施形態に係る表示装置１の構成を示す図である。この図に示されるように、表示装置１は、例えばヘッドマウント・ディスプレイに適用されて、マイクロ画像を表示するものであり、ホスト装置１０、タイミングコントローラー２０および表示パネル３０を含む。なお、図では簡略化のために、ホスト装置１０が「ＨＯＳＴ」と表記され、タイミングコントローラー２０が「ＴＣＯＮ」と表記され、表示パネル３０が「Ｐ＿Ｍｏｄ」と表記されている。 FIG. 1 is a diagram showing the configuration of a display device 1 according to an embodiment. As shown in this figure, the display device 1 is applied to, for example, a head-mounted display to display micro images, and includes a host device 10, a timing controller 20 and a display panel 30. FIG. For simplification, the host device 10 is indicated as "HOST", the timing controller 20 is indicated as "TCON", and the display panel 30 is indicated as "P_Mod".

ホスト装置１０は、プログラムに従って各種の演算処理や制御処理等を実行し、表示パネル３０に表示させるための映像データＤnを生成し、クロック信号ＬVckに同期してタイミングコントローラー２０に供給する。なお、映像データＤnおよびクロック信号ＬVckは、例えばＬＶＤＳでホスト装置１０からタイミングコントローラー２０に供給される。ＬＶＤＳは、Low Voltage Differential Signalingの略である。 The host device 10 executes various arithmetic processing and control processing according to a program, generates video data Dn to be displayed on the display panel 30, and supplies it to the timing controller 20 in synchronization with the clock signal LVck. Note that the video data Dn and the clock signal LVck are supplied from the host device 10 to the timing controller 20 by, for example, LVDS. LVDS stands for Low Voltage Differential Signaling.

タイミングコントローラー２０は、ホスト装置１０から映像データＤnおよびクロック信号ＬVckを受信する一方で、表示パネル３０を駆動するためのタイミング信号を生成するとともに、受信した映像データＤnを映像データＤtとして再出力する。
なお、タイミング信号とは、表示パネル３０を垂直走査および水平走査するための信号であり、同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkなどがある。このうち、同期信号Ｖsyncは、表示パネル３０に対して垂直走査の開始をＬレベルのパルスで指定し、同期信号Ｈsyncは、表示パネル３０に対して水平走査の開始をＬレベルのパルスで指定する。また、クロック信号Ｄclkは、映像データＤtを表示パネル３０に転送する際の同期信号として用いられる。
また、表示パネル３０は、例えば発光素子にＯＬＥＤを用いたマイクロディスプレイであり、例えばシリコン基板に集積化されて形成される。 The timing controller 20 receives the video data Dn and the clock signal LVck from the host device 10, generates a timing signal for driving the display panel 30, and re-outputs the received video data Dn as the video data Dt. .
The timing signal is a signal for vertical scanning and horizontal scanning of the display panel 30, and includes synchronization signals Vsync, Hsync, clock signal Dclk, and the like. Among them, the synchronization signal Vsync designates the start of vertical scanning for the display panel 30 with an L level pulse, and the synchronization signal Hsync designates the start of horizontal scanning for the display panel 30 with an L level pulse. . Also, the clock signal Dclk is used as a synchronization signal when transferring the video data Dt to the display panel 30 .
The display panel 30 is, for example, a microdisplay using OLEDs as light emitting elements, and is formed by being integrated on, for example, a silicon substrate.

図２は、タイミングコントローラー２０の構成を示す図である。この図に示されるように、タイミングコントローラー２０は、変換回路２１０、検出回路２２０および混合回路２３０を含む。なお、図では簡略化のために、変換回路２１０が「ＣＯＮＶ」と表記され、検出回路２２０が「ＤＥＴ」と表記され、混合回路２３０が「ＭＩＸ」と表記されている。 FIG. 2 is a diagram showing the configuration of the timing controller 20. As shown in FIG. As shown in this figure, timing controller 20 includes conversion circuit 210 , detection circuit 220 and mixing circuit 230 . For simplification, the conversion circuit 210 is denoted as "CONV", the detection circuit 220 is denoted as "DET", and the mixing circuit 230 is denoted as "MIX".

変換回路２１０は、タイミング信号である同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkを生成するとともに、映像データＤnを、表示パネル３０の駆動に合わせたタイミングにて、例えば後述するヘッダの分だけ遅延させて、映像データＤtとして出力する。
なお、映像データＤtは、表示パネル３０におけるサブ画素の階調値を例えば８ビットで指定するデータであって、表示パネル３０で垂直走査および水平走査されるサブ画素の順番で供給される。また、階調値は、十進値で表記した場合に「０」～「２５５」のいずれかで指定され、このうち、「０」が最も暗い状態の指定であり、「２５５」が最も明るい状態の指定である。ここで、「０」は階調値の最低値である。
変換回路２１０は、映像データＤnを映像データＤtとして供給する際に、階調値のアップまたはダウンコンバートや、ガンマ補正、オーバードライブなどの処理を施してもよい。 The conversion circuit 210 generates synchronization signals Vsync and Hsync, which are timing signals, and a clock signal Dclk. , is output as video data Dt.
The video data Dt is data that designates the gradation value of the sub-pixel on the display panel 30, for example, in 8 bits, and is supplied in the order of the sub-pixels that are vertically scanned and horizontally scanned on the display panel 30. FIG. In addition, the gradation value is specified by any one of "0" to "255" when expressed in decimal value. Of these, "0" is the darkest state, and "255" is the brightest. It is the designation of the state. Here, "0" is the lowest gradation value.
When the video data Dn is supplied as the video data Dt, the conversion circuit 210 may perform processing such as up- or down-conversion of gradation values, gamma correction, and overdrive.

検出回路２２０は、一水平走査期間において供給される１行分の映像データＤtの階調値が「０」を含む範囲内となっているか否かを検出する。検出回路２２０が検出する階調値の範囲は、階調値「０」のみであってもよいし、例えば「０」～「４」であってもよい。ここで、検出回路２２０が検出する階調値の範囲は、階調値「０」のみとして説明する。検出回路２２０は、同期信号Ｈsyncの立ち上がりにて、詳細には水平走査期間の開始タイミングにて、検出結果である信号Ｂlk_LをＨレベルにリセットし、その後、階調値が「０」以外の映像データＤtが到来したときに、Ｌレベルにセットする。このため、信号Ｂlk_Lは、任意の１行を水平走査するために供給される１行分の階調値がすべて「０」であればＨレベルに維持され、１つでも「０」以外の階調値があればＬレベルにセットされる。 The detection circuit 220 detects whether or not the gradation value of the video data Dt for one row supplied in one horizontal scanning period is within a range including "0". The range of gradation values detected by the detection circuit 220 may be only the gradation value “0”, or may be, for example, “0” to “4”. Here, the range of gradation values detected by the detection circuit 220 will be explained assuming that the gradation value is only "0". The detection circuit 220 resets the signal Blk_L, which is the detection result, to H level at the rising edge of the synchronizing signal Hsync, more specifically, at the start timing of the horizontal scanning period. It is set to L level when data Dt arrives. For this reason, the signal Blk_L is maintained at the H level if all the gradation values for one row supplied for horizontal scanning of an arbitrary row are "0", and even if there is only one gradation value other than "0". If there is an adjustment value, it is set to L level.

混合回路２３０は、詳細には後述するが、同期信号ＨsyncがＬレベルとなる期間の一部において、信号Ｂlk_Lをヘッダとして映像データＤtに埋め込んで、表示パネル３０に供給する。 Although details will be described later, the mixing circuit 230 embeds the signal Blk_L as a header in the video data Dt and supplies it to the display panel 30 during a part of the period when the synchronization signal Hsync is at L level.

図３は、表示パネル３０の構成を示す図である。この図に示されるように、表示パネル３０の表示領域３００においては、表示すべき画像のサブ画素に対応してサブ画素回路３１がマトリクス状に配列されている。詳細には、表示領域３００において、ｍ行の走査線３１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線３１４が図において縦方向に延在し、かつ、走査線３１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線３１２と（３ｎ）列のデータ線３１４との交差に対応してサブ画素回路３１が設けられている。このため、本実施形態においてサブ画素回路３１は、縦ｍ行×横（３ｎ）列でマトリクス状に配列される。 FIG. 3 is a diagram showing the configuration of the display panel 30. As shown in FIG. As shown in this figure, in a display area 300 of the display panel 30, sub-pixel circuits 31 are arranged in a matrix corresponding to sub-pixels of an image to be displayed. Specifically, in the display area 300, m rows of scanning lines 312 are provided extending in the horizontal direction in the drawing, and (3n) columns of data lines 314 grouped every three columns are arranged vertically in the drawing. , and is electrically insulated from the scanning line 312 . Sub-pixel circuits 31 are provided corresponding to the intersections of the scanning lines 312 of the m rows and the data lines 314 of the (3n) columns. Therefore, in this embodiment, the sub-pixel circuits 31 are arranged in a matrix of m rows×(3n) columns.

ここで、ｍ、ｎは、いずれも２以上の整数である。走査線３１２とサブ画素回路３１とにおいて、マトリクスの行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行と呼ぶ場合がある。同様にデータ線３１４およびサブ画素回路３１とにおいて、マトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ－１）、（３ｎ）列と呼ぶ場合がある。また、データ線３１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ－２）列目、（３ｊ－１）列目および（３ｊ）列目のデータ線３１４が属している、ということになる。
なお、同一行の走査線３１２と同一グループに属する３列のデータ線３１４との交差に対応した３つのサブ画素回路３１は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応する。各サブ画素回路３１には、後述するように、対応した色で発光するＯＬＥＤ３６が含まれ、電流に応じた明るさで発光する。このため、図３に示される表示パネル３０においてサブ画素回路３１は、表示画像の最小単位である単位回路の一例であり、ＲＧＢの３つのサブ画素によってカラー画像の１画素が表現される。このサブ画素回路３１は他のサブ画素回路３１とは独立して制御され、ＯＬＥＤ３６はサブ画素回路３１に対応する色で発光して、３原色の１つを表現する。 Here, both m and n are integers of 2 or more. In order to distinguish the rows of the matrix in the scanning lines 312 and the sub-pixel circuits 31, the rows are sometimes referred to as 1, 2, 3, . Similarly, in order to distinguish the columns of the matrix from the data lines 314 and the sub-pixel circuits 31, they are referred to as columns 1, 2, 3, . Sometimes. Also, in order to generalize and explain the groups of the data lines 314, if an integer j of 1 or more and n or less is used, the j-th group counted from the left includes (3j-2)th column, (3j-1 ) and the data lines 314 of the (3j)th column belong.
The three sub-pixel circuits 31 corresponding to the intersections of the scanning lines 312 in the same row and the data lines 314 in three columns belonging to the same group are R (red), G (green), and B (blue) pixels, respectively. corresponds to Each sub-pixel circuit 31 includes an OLED 36 that emits light in a corresponding color, and emits light with brightness corresponding to the current, as will be described later. Therefore, in the display panel 30 shown in FIG. 3, the sub-pixel circuit 31 is an example of a unit circuit that is the minimum unit of a display image, and one pixel of a color image is represented by three sub-pixels of RGB. This sub-pixel circuit 31 is controlled independently of the other sub-pixel circuits 31, and the OLED 36 emits light in the color corresponding to the sub-pixel circuit 31 to represent one of the three primary colors.

表示パネル３０は、走査制御回路３２０、走査線駆動回路３３０、選択信号出力回路３４０、デマルチプレクサ３５０、抽出回路３６０、ラッチ回路３７０、電圧生成回路３８０、セレクター群３８２、アンプ制御回路３９０およびアンプ群３９２を含む。
走査制御回路３２０は、タイミングコントローラー２０から供給される同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkに基づいて、他の回路を制御するほか、映像データＤtを抽出回路３６０およびラッチ回路３７０に転送する。 The display panel 30 includes a scanning control circuit 320, a scanning line driving circuit 330, a selection signal output circuit 340, a demultiplexer 350, an extraction circuit 360, a latch circuit 370, a voltage generation circuit 380, a selector group 382, an amplifier control circuit 390 and an amplifier group. 392 included.
The scanning control circuit 320 controls other circuits based on the synchronization signals Vsync, Hsync and the clock signal Dclk supplied from the timing controller 20, and also transfers the video data Dt to the extraction circuit 360 and the latch circuit 370.

走査線駆動回路３３０は、走査制御回路３２０の制御にしたがってｍ行の走査線３１２を選択／非選択を制御する。詳細には、走査線駆動回路３３０は、原則的に、一垂直走査期間にわたってｍ行の走査線３１２を一水平走査期間毎に順番に走査するために、走査対象となる走査線３１２への走査信号をＬレベルとする。
ここで、１行目の走査線３１２に供給される走査信号をＧwr(1)と表記し、以降同様に２、３、…、（ｍ－１）、ｍ行目の走査線３１２に供給される走査信号を、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
また、走査線駆動回路３３０は、走査信号Ｇwr(1)～Ｇwr(m)のほかにも、当該走査信号に同期した制御信号Ｇel(1)～Ｇel(m)を生成して表示領域３００に供給するが、複雑化を避けるために省略されている。
ここで、１行～ｍ行までの行を一般的に示す場合の記号として、１以上ｍ以下の整数であるｉを用いる。
ｉ行目を走査する場合に、当該走査の開始時において抽出回路３６０から抽出された信号Ｂlk_LがＨレベルであれば、走査線駆動回路３３０は、例外的に、当該ｉ行目を水平走査する場合であっても、走査信号Ｇwr(i)および制御信号Ｇel(i)を強制的にＨレベルに固定する構成となっている。 The scanning line drive circuit 330 controls selection/non-selection of the m-row scanning lines 312 under the control of the scanning control circuit 320 . Specifically, the scanning line driving circuit 330 basically scans the scanning lines 312 to be scanned in order to sequentially scan the m rows of the scanning lines 312 for each horizontal scanning period over one vertical scanning period. The signal is set to L level.
Here, the scanning signal supplied to the scanning line 312 of the 1st row is denoted by Gwr(1), and is supplied to the scanning lines 312 of the 2nd, 3rd, . , Gwr(m-1), and Gwr(m).
In addition to the scanning signals Gwr(1) to Gwr(m), the scanning line driving circuit 330 also generates control signals Gel(1) to Gel(m) synchronized with the scanning signals and displays them in the display area 300. supplied, but omitted to avoid complication.
Here, i, which is an integer of 1 or more and m or less, is used as a symbol for generally indicating rows 1 to m.
When scanning the i-th row, if the signal Blk_L extracted from the extraction circuit 360 is at H level at the start of the scanning, the scanning line drive circuit 330 exceptionally horizontally scans the i-th row. Even in this case, the scanning signal Gwr(i) and the control signal Gel(i) are forcibly fixed at the H level.

選択信号出力回路３４０は、デマルチプレクサ３５０における選択を制御する信号Ｓel(1)、Ｓel(2)、Ｓel(3)を走査制御回路３２０による制御にしたがって生成する。詳細には、選択信号出力回路３４０は、原則的に、水平走査期間にわたって順次排他的に信号Ｓel(1)、Ｓel(2)、Ｓel(3)をＨレベルとする。
なお、ｉ行目を水平走査する場合に、当該水平走査の開始時において信号Ｂlk_Lが、Ｈレベルであれば、選択信号出力回路３４０は、例外的に、当該水平走査期間において、信号Ｓel(1)、Ｓel(2)、Ｓel(3)を強制的にＬレベルに固定する。 The selection signal output circuit 340 generates signals Sel( 1 ), Sel( 2 ), Sel( 3 ) for controlling selection in the demultiplexer 350 under the control of the scanning control circuit 320 . Specifically, the selection signal output circuit 340, in principle, sequentially and exclusively sets the signals Sel(1), Sel(2), Sel(3) to H level during the horizontal scanning period.
Note that when the i-th row is horizontally scanned, if the signal Blk_L is at the H level at the start of the horizontal scanning, the selection signal output circuit 340 exceptionally outputs the signal Sel(1 ), Sel(2) and Sel(3) are forcibly fixed at L level.

デマルチプレクサ３５０は、データ線３１４毎に設けられたスイッチの集合体であり、各グループを構成する３列のデータ線３１４に、データ信号を順番に供給するものである。ここで、ｊ番目のグループに属する（３ｊ－２）、（３ｊ－１）、（３ｊ）列に対応した３つのスイッチの一端は、データ信号Ｖd(j)が供給される共通端子に接続される。
一方、（３ｊ－２）列に対応したスイッチの他端は、（３ｊ－２）列に対応したデータ線３１４に接続されている。同様に、（３ｊ－１）列に対応したスイッチの他端は（３ｊ－１）列に対応したデータ線３１４に接続され、（３ｊ）列に対応したスイッチの他端は（３ｊ）列に対応したデータ線３１４に接続される。
ｊ番目のグループにおいて左端列である（３ｊ－２）列に設けられたスイッチは、信号Ｓel(1)がＨレベルであるときにオンする。同様に、ｊ番目のグループにおいて中央列である（３ｊ－１）列に設けられたスイッチは、信号Ｓel(2)がＨレベルであるときにオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたスイッチは、信号Ｓel(3)がＨレベルであるときにオンする。 The demultiplexer 350 is a set of switches provided for each data line 314, and sequentially supplies data signals to the three columns of data lines 314 forming each group. Here, one ends of the three switches corresponding to columns (3j-2), (3j-1), and (3j) belonging to the j-th group are connected to a common terminal supplied with the data signal Vd(j). be.
On the other hand, the other end of the switch corresponding to the (3j-2) column is connected to the data line 314 corresponding to the (3j-2) column. Similarly, the other end of the switch corresponding to column (3j-1) is connected to the data line 314 corresponding to column (3j-1), and the other end of the switch corresponding to column (3j) is connected to column (3j). It is connected to the corresponding data line 314 .
The switch provided in the (3j-2) column, which is the leftmost column in the j-th group, is turned on when the signal Sel(1) is at H level. Similarly, the switch provided in the (3j-1) column, which is the center column in the j-th group, is turned on when the signal Sel(2) is at the H level, and is the rightmost column in the j-th group ( 3j) The switch provided in the column is turned on when the signal Sel(3) is at H level.

説明の便宜上、サブ画素回路３１について説明する。サブ画素回路３１同士は、発色が異なるのみで、電気的にみれば互いに同一構成である。そこで、サブ画素回路３１については、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ－２）列目に位置するｉ行（３ｊ－２）列のサブ画素回路３１を例にとって説明する。 For convenience of explanation, the sub-pixel circuit 31 will be explained. The sub-pixel circuits 31 differ only in color development, and have the same configuration from an electrical point of view. Therefore, as for the sub-pixel circuit 31, the sub-pixel circuit 31 in the i-th row and the (3j-2)th column of the leftmost column in the j-th group is taken as an example. explain for

図４は、サブ画素回路３１の構成を示す図である。
この図に示されるように、サブ画素回路３１は、ＰチャネルＭＯＳ型のトランジスター３３、３４、３５、ＯＬＥＤ３６と、保持容量Ｐixとを含む。ｉ行目の走査線３１２には、走査信号Ｇwr(i)が供給される。 FIG. 4 is a diagram showing the configuration of the sub-pixel circuit 31. As shown in FIG.
As shown in this figure, the sub-pixel circuit 31 includes P-channel MOS transistors 33, 34, 35, an OLED 36, and a storage capacitor Pix. A scanning signal Gwr(i) is supplied to the i-th scanning line 312 .

ｉ行（３ｊ－２）列のサブ画素回路３１におけるトランジスター３３にあっては、ゲートノードがｉ行目の走査線３１２に接続され、ドレインまたはソースノードの一方が（３ｊ－２）列目のデータ線３１４に接続され、他方がトランジスター３４のゲートノードと、保持容量Ｐixの一端とにそれぞれ接続される。
トランジスター３４にあっては、ソースノードが給電線３１６に接続され、ドレインノードがトランジスター３５のソースノードに接続される。給電線３１６には、サブ画素回路３１における電源のうち、高位電位Ｖelが給電される。また、保持容量Ｐixの他端は、給電線３１６に接続される。このため、保持容量Ｐixは、トランジスター３４のソース・ドレインノード間の電圧を保持することになる。 In the transistor 33 in the sub-pixel circuit 31 of the i row (3j-2) column, the gate node is connected to the i-th scanning line 312, and one of the drain or source node is connected to the (3j-2)-th column. It is connected to the data line 314 and the other is connected to the gate node of the transistor 34 and one end of the storage capacitor Pix.
Transistor 34 has a source node connected to power supply line 316 and a drain node connected to the source node of transistor 35 . The power supply line 316 is supplied with the high potential Vel of the power supply in the sub-pixel circuit 31 . Also, the other end of the holding capacitor Pix is connected to the feed line 316 . Therefore, the holding capacitor Pix holds the voltage between the source and drain nodes of the transistor 34 .

トランジスター３５にあっては、ゲートノードに制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ３６のアノードに接続される。ＯＬＥＤ３６のカソードは、画素回路１１０における電源のうち、低位電位Ｖctの給電線３１８に接続される。 The transistor 35 has a gate node supplied with the control signal Gel(i) and a drain node connected to the anode of the OLED 36 . The cathode of the OLED 36 is connected to the power supply line 318 of the low potential Vct of the power supply in the pixel circuit 110 .

ＯＬＥＤ３６は、シリコン基板において、例えばアノードと、光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ３６の光が出射されるカソード側にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。このようなＯＬＥＤ３６において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板側のアノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。 The OLED 36 is an element in which a white organic EL layer is sandwiched between, for example, an anode and a light-transmitting cathode on a silicon substrate. A color filter corresponding to one of RGB is superimposed on the cathode side from which light of the OLED 36 is emitted. In such an OLED 36, when a current flows from the anode to the cathode, holes injected from the anode and electrons injected from the cathode recombine in the organic EL layer to generate excitons and emit white light. . The white light generated at this time passes through the cathode on the side opposite to the anode on the silicon substrate side, is colored by a color filter, and is visually recognized by the observer.

ｉ行（３ｊ－２）列のサブ画素回路３１において、走査信号Ｇwr(i)がＬレベルになると、トランジスター３３がオンする。このため、（３ｊ－２）列目のデータ線３１４に供給されたデータ信号の電圧がトランジスター３４のゲートノードに印加され、この後、走査信号Ｇwr(i)がＨレベルになっても、トランジスター３４のゲートノードに印加された電圧は、保持容量Ｐixに保持される。走査信号Ｇwr(i)がＨレベルになった後、制御信号Ｇel(i)がＬレベルになれば、トランジスター３５がオンするので、トランジスター３４は、保持容量Ｐixに保持された電圧、すなわちゲート・ソースノード間の電圧に応じた電流をＯＬＥＤ３６に流す。当該ＯＬＥＤ３６は、走査信号Ｇwr(i)がＬレベルになったときに、（３ｊ－２）列目のデータ線３１４に供給されたデータ信号の電圧に応じて発光する。
当該データ信号の電圧は、後述するようにｉ行（３ｊ－２）列に対応する階調値をアナログ信号に変換した電圧である。このため、ｉ行（３ｊ－２）列のサブ画素回路３１におけるＯＬＥＤ３６は、ｉ行（３ｊ－２）列の階調値で指定された明るさで発光することになる。 In the sub-pixel circuit 31 of the i row (3j−2) column, when the scanning signal Gwr(i) becomes L level, the transistor 33 is turned on. Therefore, even if the voltage of the data signal supplied to the (3j−2)-th data line 314 is applied to the gate node of the transistor 34 and the scanning signal Gwr(i) becomes H level thereafter, the transistor The voltage applied to the gate node of 34 is held in the holding capacitor Pix. When the control signal Gel(i) becomes L level after the scanning signal Gwr(i) becomes H level, the transistor 35 is turned on. A current corresponding to the voltage between the source nodes is passed through the OLED 36 . The OLED 36 emits light according to the voltage of the data signal supplied to the data line 314 of the (3j−2)th column when the scanning signal Gwr(i) becomes L level.
The voltage of the data signal is a voltage obtained by converting the gradation value corresponding to the i row (3j−2) column into an analog signal, as will be described later. Therefore, the OLED 36 in the sub-pixel circuit 31 in the i row (3j−2) column emits light with the brightness specified by the gradation value in the i row (3j−2) column.

なお、図４に示されるサブ画素回路３１の構成はあくまでも一例であり、付加的に、トランジスター３４のしきい値特性を補償するための回路や、ＯＬＥＤ３６のアノード電位をリセットする回路などを設けてもよい。 The configuration of the sub-pixel circuit 31 shown in FIG. 4 is merely an example, and a circuit for compensating the threshold characteristics of the transistor 34, a circuit for resetting the anode potential of the OLED 36, and the like are additionally provided. good too.

説明を図３に戻すと、抽出回路３６０は、走査制御回路３２０から転送された映像データＤtのうち信号Ｂlk_Lを抽出して、電圧生成回路３８０およびアンプ制御回路３９０に供給する。 Returning to FIG. 3 , the extraction circuit 360 extracts the signal Blk_L from the video data Dt transferred from the scanning control circuit 320 and supplies it to the voltage generation circuit 380 and amplifier control circuit 390 .

ラッチ回路３７０は、転送された映像データＤtを、走査制御回路３２０の制御にしたがってラッチする。詳細には、ラッチ回路３７０は、ある一水平走査期間において供給された映像データＤtをラッチするとともに、次の一水平走査期間において、信号Ｓel(1)、Ｓel(2)、Ｓel(3)が順次Ｈレベルとなるタイミングに合わせて出力する。具体的には、ｊ番目のグループでいえば、ラッチ回路３７０は、（ｉ－１）行目の走査線３１２が選択される一水平走査期間に供給されたｉ行（３ｊ－２）列、ｉ行（３ｊ－１）列、ｉ行（３ｊ）列の３つのサブ画素に対応した映像データＤtをラッチし、ｉ行目の走査線３１２が選択される一水平走査期間のうち、信号Ｓel(1)がＨレベルとなる期間にｉ行（３ｊ－２）列に対応する映像データＤtを出力し、信号Ｓel(2)がＨレベルとなる期間にｉ行（３ｊ－１）列に対応する映像データＤtを出力し、信号Ｓel(3)がＨレベルとなる期間にｉ行（３ｊ）列に対応する映像データＤtを出力する。なお、ラッチ回路３７０は、ｊ番目以外のグループの映像データＤtについても、ｊ番目のグループと同時並行的にラッチを実行する。 The latch circuit 370 latches the transferred video data Dt under the control of the scanning control circuit 320 . Specifically, the latch circuit 370 latches the video data Dt supplied in one horizontal scanning period, and the signals Sel(1), Sel(2), and Sel(3) in the next horizontal scanning period. Output is synchronized with the timing of sequential H level. Specifically, in the j-th group, the latch circuit 370 stores the i-th row (3j-2) column supplied during one horizontal scanning period in which the (i-1)-th scanning line 312 is selected, During one horizontal scanning period during which the scanning line 312 of the i-th row is selected, the signal Sel Outputs video data Dt corresponding to i row (3j-2) column while signal (1) is at H level, and outputs image data Dt corresponding to i row (3j-1) column while signal Sel(2) is at H level. The video data Dt corresponding to the i row (3j) column is output during the period when the signal Sel(3) is at H level. The latch circuit 370 also latches the video data Dt of groups other than the j-th group in parallel with the j-th group.

電圧生成回路３８０は、例えばラダー抵抗回路等であり、電源電圧を分割して「０」から「２５５」までの各階調値に応じた電圧を生成する。ただし、電圧生成回路３８０は、水平走査の開始に供給される信号Ｂlk_LがＨレベルであれば、当該水平走査の期間におい電源電圧を遮断して、各階調値に応じた電圧の生成を中断する。
セレクター群３８２は、グループに対応したｎ個のセレクター３８１の集合体である。ここで、１個のセレクター３８１は、電圧生成回路３８０で生成された電圧のうち、ラッチ回路３７０から出力された映像データＤtで指定された階調値に応じた電圧を選択して、アンプに出力する。
したがって、セレクター３８１は、ラッチ回路３７０から出力された映像データＤtで指定された階調値を、アナログ電圧に変換するＤ／Ａ変換回路として機能する。なお、信号Ｂlk_LがＨレベルであって、電圧生成回路３８０が各階調値に応じた電圧の生成を中断した場合、セレクター３８１は、映像データＤtで指定された階調値に応じた電圧を選択しようとしても、選択すべき電圧が生成されていないので、結果的に、アナログ変換の動作が停止する。 The voltage generation circuit 380 is, for example, a ladder resistance circuit or the like, and divides the power supply voltage to generate voltages corresponding to each grayscale value from "0" to "255". However, if the signal Blk_L supplied at the start of horizontal scanning is at H level, the voltage generation circuit 380 cuts off the power supply voltage during the period of the horizontal scanning, and suspends the generation of the voltage corresponding to each gradation value. .
A selector group 382 is a collection of n selectors 381 corresponding to the group. Here, one selector 381 selects the voltage corresponding to the gradation value specified by the video data Dt output from the latch circuit 370 from among the voltages generated by the voltage generation circuit 380, and supplies it to the amplifier. Output.
Therefore, the selector 381 functions as a D/A conversion circuit that converts the gradation value specified by the video data Dt output from the latch circuit 370 into an analog voltage. When the signal Blk_L is at H level and the voltage generation circuit 380 suspends the generation of the voltage corresponding to each gradation value, the selector 381 selects the voltage corresponding to the gradation value specified by the video data Dt. Attempting to do so results in the analog conversion halting because no voltage has been generated to select.

アンプ群３９２は、グループに対応したｎ個のアンプ３９１の集合体であり、１個のアンプ３９１は、セレクター３８１で変換された電圧を増幅し、データ信号としてデマルチプレクサ３５０の共通端子に供給する。具体的には、ｊ番目のグループに対応するアンプ３９１は、デマルチプレクサ３５０において当該グループに対応した３つのスイッチの共通端子に、データ信号Ｖd(j)を供給する。
アンプ制御回路３９０は、アンプ群３９２におけるｎ個のアンプ３９１を制御する。具体的には、アンプ制御回路３９０は、水平走査の開始時において信号Ｂlk_LがＬレベルであれば、当該水平走査期間においてｎ個のアンプ３９１をイネーブルして増幅動作をさせる一方、信号Ｂlk_LがＨレベルであれば、当該水平走査期間においてｎ個のアンプ３９１をディセーブルして増幅動作を中断させる。
なお、走査線駆動回路３３０、選択信号出力回路３４０、デマルチプレクサ３５０、ラッチ回路３７０、電圧生成回路３８０、セレクター群３８２、アンプ制御回路３９０およびアンプ群３９２は駆動回路の一例であり、これらの要素によってサブ画素回路３１が駆動される。 The amplifier group 392 is a group of n amplifiers 391 corresponding to the group. One amplifier 391 amplifies the voltage converted by the selector 381 and supplies it as a data signal to the common terminal of the demultiplexer 350 . . Specifically, the amplifier 391 corresponding to the j-th group supplies the data signal Vd(j) to the common terminals of the three switches corresponding to the group in the demultiplexer 350 .
The amplifier control circuit 390 controls n amplifiers 391 in the amplifier group 392 . Specifically, if the signal Blk_L is at the L level at the start of horizontal scanning, the amplifier control circuit 390 enables the n amplifiers 391 to perform an amplifying operation during the horizontal scanning period, while the signal Blk_L is at the H level. If it is level, the n amplifiers 391 are disabled to interrupt the amplification operation during the horizontal scanning period.
Note that the scanning line driver circuit 330, the selection signal output circuit 340, the demultiplexer 350, the latch circuit 370, the voltage generation circuit 380, the selector group 382, the amplifier control circuit 390, and the amplifier group 392 are examples of the driver circuit, and these elements The sub-pixel circuit 31 is driven by .

次に、表示装置１の動作について説明する。図７および図８は、タイミングコントローラー２０において、検出回路２２０による映像データＤtの判別動作を示す図である。
ここで、図７および図８において、映像データＤtにおける黒塗りの四角は、階調値が「０」であることを示し、図８において、映像データＤtにおける白抜きの四角は、「０」以外の階調値であることを示している。
図７および図８に示されるように、変換回路２１０から出力される同期信号Ｈsyncは、一水平走査期間（Ｈ）毎に、Ｌレベルの負パルスとなる。詳細には、同期信号Ｈsyncの立ち上がりによって、一水平走査期間の開始が規定されて、この立ち上がり以降、当該期間で水平走査される１行分の映像データＤtが変換回路２１０から順番に出力される。
ここで、検出回路２２０は、出力である信号Ｂlk_Lを、同期信号Ｈsyncの立ち上がりタイミングにてＨレベルにリセットし、この後、階調値が「０」以外の映像データＤtが到来したときに、Ｌレベルにセットする。 Next, operation of the display device 1 will be described. 7 and 8 are diagrams showing the determination operation of the video data Dt by the detection circuit 220 in the timing controller 20. FIG.
Here, in FIGS. 7 and 8, the black squares in the video data Dt indicate that the gradation value is "0", and in FIG. 8, the white squares in the video data Dt indicate "0". It indicates that the gradation value is other than .
As shown in FIGS. 7 and 8, the synchronization signal Hsync output from the conversion circuit 210 becomes an L level negative pulse every horizontal scanning period (H). Specifically, the rise of the synchronizing signal Hsync defines the start of one horizontal scanning period, and after this rise, the conversion circuit 210 sequentially outputs the video data Dt for one row horizontally scanned in this period. .
Here, the detection circuit 220 resets the output signal Blk_L to H level at the rising timing of the synchronization signal Hsync. Set to L level.

このため、同期信号Ｈsyncの立ち上がり後に、水平走査される１行分の映像データＤtの階調値がすべて「０」であれば、信号Ｂlk_Lは、図７に示されるように、少なくとも同期信号Ｈsyncの次の立ち上がりまでＨレベルに維持される。
一方、同期信号Ｈsyncの立ち上がり後に、水平走査される１行分の映像データＤtのうち、「０」以外の階調値があれば、信号Ｂlk_Lは、図８に示されるように、当該データが到来するタイミングｔ1にＬレベルにセットされ、同期信号Ｈsyncが次の立ち上がりまでＬレベルに維持される。 Therefore, if all the gradation values of the video data Dt for one row horizontally scanned after the rise of the synchronization signal Hsync are "0", the signal Blk_L is at least equal to the synchronization signal Hsync as shown in FIG. is maintained at H level until the next rise of .
On the other hand, after the rise of the synchronizing signal Hsync, if there is a gradation value other than "0" in the image data Dt for one row that is horizontally scanned, the signal Blk_L is changed as shown in FIG. It is set to L level at the arrival timing t1, and is maintained at L level until the next rise of the synchronizing signal Hsync.

図９は、混合回路２３０による信号Ｂlk_Lの埋め込みを説明するための図である。
水平走査される１行分の映像データＤtは、同期信号Ｈsyncの立ち上がり後に供給されるので、同期信号ＨsyncがＬレベルとなる期間では、映像データＤtは、データの空白期間となる。この空白期間を、本実施形態では、１行分の映像データＤtのヘッダとして用いている。
詳細には、映像データＤtにおいて、同期信号ＨsyncがＬレベルとなる期間の先頭から複数ビットについては、“Ｌ”および“Ｈ”のパターンが予め定められて、同期信号ＨsyncがＬレベルとなる期間であることを示し、当該パターン後の１ビットを例えば“Ｌ”とし、この“Ｌ”の後のビットとして、混合回路２３０は、同期信号Ｈsyncが立ち下がるタイミングｔ2にて取り込んだ信号Ｂlk_Lのレベル情報として埋め込む。 FIG. 9 is a diagram for explaining embedding of the signal Blk_L by the mixing circuit 230. In FIG.
Since the video data Dt for one row to be horizontally scanned is supplied after the synchronizing signal Hsync rises, the video data Dt is a data blank period during the period when the synchronizing signal Hsync is at L level. This blank period is used as a header of one row of video data Dt in this embodiment.
Specifically, in the video data Dt, a pattern of "L" and "H" is predetermined for a plurality of bits from the beginning of the period in which the synchronization signal Hsync is L level, and the period in which the synchronization signal Hsync is L level is determined in advance. One bit after the pattern is set to, for example, "L", and as the bit after this "L", the mixing circuit 230 detects the level of the signal Blk_L received at the timing t2 when the synchronization signal Hsync falls. Embed as information.

ヘッダに埋め込まれた信号Ｂlk_Lは、当該ヘッダの後に続く映像データＤtよりも１行前の映像データＤtがすべて階調値が「０」であるか否かを示している。このため、厳密にいえば、ヘッダに埋め込まれた信号Ｂlk_Lは、当該ヘッダの後に続く映像データＤtがすべて階調値が「０」であるか否かを示すことにはならない。ただし、実際の表示内容を考慮した場合、階調値がすべて「０」となる１行分の次行は、同様に、階調値がすべて「０」となる可能性が高い一方で、１個でも階調値が「０」ではない１行分の次行は、同様に、階調値がすべて「０」とならない可能性が高い。 The signal Blk_L embedded in the header indicates whether all the video data Dt one row before the video data Dt following the header have a gradation value of "0". Therefore, strictly speaking, the signal Blk_L embedded in the header does not indicate whether or not all the video data Dt following the header have a gradation value of "0". However, when considering the actual display content, it is highly likely that the next row whose gradation values are all “0” will also have gradation values of “0”. Similarly, it is highly probable that all of the following rows whose gradation values are not "0" will not all have gradation values of "0".

そこで、本実施形態では、ある一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定して、当該次行が水平走査の対象となっても、当該次行の駆動を停止させて、当該次行に属するサブ画素回路３１のＯＬＥＤ３６をすべて非点灯とさせる。一方で、ある一水平走査期間において供給される１行分の映像データＤtの階調値のうち、１個でも「０」以外の階調値があれば、次行においても階調値がすべて「０」ではないと推定して、当該次行が水平走査の対象となったときに、当該次行を駆動して、当該次行に属するサブ画素回路３１のＯＬＥＤ３６に階調値に応じた電流を流す構成としている。 Therefore, in the present embodiment, if the gradation values of the video data Dt for one row supplied in one horizontal scanning period are all "0", the gradation values of the next row are all "0" as well. Even if the next row is subject to horizontal scanning, the driving of the next row is stopped and all the OLEDs 36 of the sub-pixel circuits 31 belonging to the next row are turned off. On the other hand, if even one of the gradation values of the video data Dt for one row supplied in a certain horizontal scanning period has a gradation value other than "0", then all the gradation values will be applied to the next row as well. Assuming that it is not "0", when the next row becomes the object of horizontal scanning, the next row is driven, and the OLED 36 of the sub-pixel circuit 31 belonging to the next row responds to the gradation value. It is configured to pass current.

図５および図６は、表示パネル３０における動作を示す図である。このうち、図５は、各行の映像データＤtの階調値がすべて「０」でない場合の動作を示し、図６は、例えば１、２、（ｍ－１）およびｍ行目の駆動を停止させる場合の動作を示す図である。 5 and 6 are diagrams showing the operation of display panel 30. FIG. Among them, FIG. 5 shows the operation when the gradation value of the video data Dt of each row is not all "0", and FIG. It is a figure which shows the operation|movement in the case of making it carry out.

映像データＤtの階調値が各行ですべて「０」でない場合、各水平走査期間の開始時において抽出回路３６０から抽出される信号Ｂlk_LはＬレベルになるので、走査信号Ｇwr(1)～Ｇwr(m)がＨレベルに固定されない。
このため、図５に示されるように、走査信号Ｇwr(1)～Ｇwr(m)は、一垂直走査期間（Ｆ）にわたって、一水平走査期間（Ｈ）毎に順次排他的にＬレベルとなる。ここでは、１行、２行、３行、…、ｍ行の順に走査され、この順に走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)がＬレベルになり、走査線が選択される。これが、表示画像の走査順である。
ここで例えば、走査信号Ｇwr(i)がＬレベルとなる水平走査期間（Ｈ）では、信号Ｓel(1)、Ｓel(2)、Ｓel(3)が順次排他的にＨレベルとなる。信号Ｓel(1)がＨレベルとなる期間では、例えばｊ番目のグループのアンプが出力するデータ信号Ｖd(j)は、ｉ行（３ｊ－２）列のサブ画素の階調値に対応した電圧を有する。当該データ信号は（３ｊ－２）列目のデータ線３１４を介して、ｉ行（３ｊ－２）列のサブ画素回路３１におけるトランジスター３４のゲートノードに供給されて、保持容量Ｐixに保持される。同様に、信号Ｓel(2)がＨレベルとなる期間では、データ信号Ｖd(j)は、ｉ行（３ｊ－１）列のサブ画素の階調値に対応した電圧となり、（３ｊ－１）列目のデータ線３１４を介して、ｉ行（３ｊ－１）列のサブ画素回路３１における保持容量Ｐixに保持される。信号Ｓel(3)がＨレベルとなる期間では、データ信号Ｖd(j)は、ｉ行（３ｊ）列のサブ画素の階調値に対応した電圧となり、（３ｊ）列目のデータ線３１４を介して、ｉ行（３ｊ）列のサブ画素回路３１における保持容量Ｐixに保持される。
ここでは、ｊ番目のグループに属する３列について説明したが、他のグループに属する列についても同様な動作が同時並行で実行される。
したがって、表示パネル３０のサブ画素が、すべて階調値で指定された明るさで発光するので、映像データＤtに応じた画面が表示されることになる。 When the gradation values of the video data Dt are not all "0" in each row, the signal Blk_L extracted from the extraction circuit 360 at the start of each horizontal scanning period becomes L level, so that the scanning signals Gwr(1) to Gwr( m) is not fixed at H level.
Therefore, as shown in FIG. 5, the scanning signals Gwr(1) to Gwr(m) are successively and exclusively L level every horizontal scanning period (H) over one vertical scanning period (F). . Here, the 1st row, the 2nd row, the 3rd row, . and the scanning line is selected. This is the scanning order of the display image.
Here, for example, in the horizontal scanning period (H) in which the scanning signal Gwr(i) is L level, the signals Sel(1), Sel(2), and Sel(3) are successively and exclusively H level. During the period when the signal Sel(1) is at H level, for example, the data signal Vd(j) output by the j-th group amplifier is a voltage corresponding to the gradation value of the sub-pixel in the i row (3j−2) column. have The data signal is supplied to the gate node of the transistor 34 in the sub-pixel circuit 31 of the i-th row and the (3j-2)th column via the (3j-2)th column data line 314, and is held in the holding capacitor Pix. . Similarly, during the period when the signal Sel(2) is at H level, the data signal Vd(j) becomes a voltage corresponding to the gradation value of the sub-pixel of the i row (3j-1) column, and (3j-1) It is held in the storage capacitor Pix in the sub-pixel circuit 31 of the i-th row (3j−1) column via the data line 314 of the column. During the period when the signal Sel(3) is at H level, the data signal Vd(j) becomes a voltage corresponding to the gradation value of the sub-pixel of the i-th row (3j) column, and the data line 314 of the (3j)-th column is turned on. It is held in the storage capacitor Pix in the sub-pixel circuit 31 of the i-th row (3j) column through the Via.
Although three columns belonging to the j-th group have been described here, similar operations are executed concurrently for columns belonging to other groups.
Therefore, since all the sub-pixels of the display panel 30 emit light with the brightness specified by the gradation value, a screen corresponding to the image data Dt is displayed.

一方、１、（ｍ－２）、（ｍ－１）およびｍ行目の映像データＤtの階調値がすべて「０」である場合、次の１、２、（ｍ－１）およびｍ行目の水平走査期間の開始時において抽出回路３６０から抽出される信号Ｂlk_LはＨレベルになる。なお、ｍ行目は、最終行であるので、表示パネル３０では次行が存在しないが、映像データＤtでみれば、ｍ行の次行は、次の垂直走査期間において最初の１行目に相当する。 On the other hand, when the gradation values of the video data Dt of the 1st, (m−2), (m−1) and mth rows are all “0”, the following 1st, 2nd, (m−1) and mth rows At the start of the eye horizontal scanning period, the signal Blk_L extracted from the extraction circuit 360 becomes H level. Since the m-th row is the last row, there is no next row on the display panel 30, but when looking at the video data Dt, the next row of the m-th row will be the first row in the next vertical scanning period. Equivalent to.

１、（ｍ－２）、（ｍ－１）およびｍ行目の映像データＤtの階調値がすべて「０」である場合、図６に示されるように、次行の１、２、（ｍ－１）およびｍ行目が水平走査の対象であっても、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(m-1)、Ｇwr(m)は、Ｈレベルに固定される。また、１、２、（ｍ－１）およびｍ行目の水平走査期間において、電圧生成回路３８０が各階調値に応じた電圧の生成を中断し、アンプ制御回路３９０がｎ個のアンプをディセーブルして増幅動作を中断している。このため、１、２、（ｍ－１）およびｍ行目のサブ画素回路３１にはデータ信号が供給されない。また、図示省略しているが、制御信号Ｇel(1)、Ｇel(2)、Ｇel(m-1)、Ｇel(m)もＨレベルであるので、１、２、（ｍ－１）およびｍ行目のサブ画素回路３１におけるＯＬＥＤ３６は、すべて消灯状態となる。
なお、１、２、（ｍ－１）およびｍ行目以外については、水平走査期間の開始時において信号Ｂlk_LはＬレベルになるので、トランジスター３４のゲートノードに階調値に応じたデータ信号が供給されて、保持容量Ｐixに保持されるので、階調値に応じた明るさで発光して、表示が行われることになる。 When the gradation values of the video data Dt of the 1st, (m-2), (m-1) and m-th rows are all "0", as shown in FIG. m-1) and the m-th row are horizontal scanning targets, the scanning signals Gwr(1), Gwr(2), Gwr(m-1) and Gwr(m) are fixed at H level. Further, in the horizontal scanning periods of the 1st, 2nd, (m−1) and mth rows, the voltage generation circuit 380 suspends the generation of voltages corresponding to each gradation value, and the amplifier control circuit 390 disables the n amplifiers. Sable interrupts the amplification operation. Therefore, no data signal is supplied to the sub-pixel circuits 31 of the 1st, 2nd, (m−1) and mth rows. Although not shown, the control signals Gel(1), Gel(2), Gel(m-1) and Gel(m) are also at H level, so that 1, 2, (m-1) and m All the OLEDs 36 in the sub-pixel circuits 31 of the row are turned off.
For rows other than the 1st, 2nd, (m−1), and m-th rows, the signal Blk_L becomes L level at the start of the horizontal scanning period, so that the data signal corresponding to the gradation value is applied to the gate node of the transistor 34. Since the light is supplied and held in the holding capacitor Pix, light is emitted with brightness corresponding to the gradation value to perform display.

図１０は、映像データＤtで指定される画像について説明するための図である。なお、図において、Ｙ方向が垂直走査方向であり、Ｘ方向が水平走査方向である。
また、この図では、画像の上端側において複数行にわたった領域Ａと、下端側において複数行にわたった領域Ｂとがそれぞれ黒表示であり、領域Ａおよび領域Ｂで挟まれる複数行にわたった領域Ｃで、例えばシネマなどが再生される場合を示している。なお、領域Ａの下端に位置する行が（１）であり、領域Ｃの上端に位置する行が（２）であり、領域Ｃの下端に位置する行が（３）であり、領域Ｂの上端に位置する行が（４）である。 FIG. 10 is a diagram for explaining an image designated by video data Dt. In the drawing, the Y direction is the vertical scanning direction, and the X direction is the horizontal scanning direction.
Also, in this figure, an area A extending over a plurality of lines at the upper end of the image and an area B extending over a plurality of lines at the lower end of the image are each displayed in black. This shows a case where, for example, a cinema is played back in the area C that has been drawn. Note that the row located at the bottom end of region A is (1), the row located at the top end of region C is (2), the row located at the bottom end of region C is (3), and the row located at the bottom end of region B is (3). The row located at the top end is (4).

映像データＤtで指定される画像のうち、行（１）の階調値はすべて「０」である。このため、次の行（２）の水平走査の開始時において信号ＢLk_LがＨレベルになる。したがって、当該行（２）の走査線３１２が水平走査の対象となったとき、電圧生成回路３８０やアンプ群３９２の動作が中断するので、表示パネル３０における表示領域３００の行（２）はすべて黒表示となる。映像データＤtでは、行（２）の階調値がすべて「０」ではないので、表示領域３００での表示は、映像データＤtとは背理する。なお、このような背理は、１行分黒表示から１行分非黒表示に移行する際にのみ発生するので、実質的な影響は少ない。
このように映像データＤtでみたときに、ある１行分が全黒表示であり、次の１行分すべて黒表示でない場合、当該次の１行の水平走査期間において、電圧生成回路３８０やアンプ群３９２の動作が中断する結果、表示領域３００において当該次の１行分がすべて黒表示となるのは、本実施形態における固有の現象である。 In the image specified by the video data Dt, the gradation values of row (1) are all "0". Therefore, the signal BLk_L becomes H level at the start of horizontal scanning of the next row (2). Therefore, when the scanning line 312 of the row (2) is subjected to horizontal scanning, the operation of the voltage generating circuit 380 and the amplifier group 392 is interrupted. Black display. In the image data Dt, the gradation values of row (2) are not all "0", so the display in the display area 300 contradicts the image data Dt. Since such a contradiction occurs only when one line of black display is shifted to one line of non-black display, it has little practical effect.
In this way, when viewed from the video data Dt, when a certain line is displayed in all black and the next line is not displayed in black, during the horizontal scanning period of the next line, the voltage generation circuit 380 and the amplifier It is a phenomenon unique to this embodiment that the operation of the group 392 is interrupted, resulting in the display area 300 displaying the entire next line in black.

また、映像データＤtで指定される画像のうち、行（３）の階調値はすべて「０」ではない。このため、次の行（４）の水平走査の開始時において信号ＢLk_LがＬレベルになる。したがって、当該行（４）の走査線３１２が水平走査の対象となったとき、電圧生成回路３８０やアンプ群３９２の動作が中断しないので、映像データＤtで指定された通り黒表示となる。行（４）の階調値はすべて「０」であるが、電圧生成回路３８０やアンプ群３９２の動作が中断しないので、消費電力が削減されないものの、表示領域３００の表示は、映像データＤtとは背理しない。なお、行（４）の次の行以降では、電圧生成回路３８０やアンプ群３９２の動作が中断するので、消費電力が削減される。
このように映像データＤtでみたときに、ある１行分がすべて黒表示でなく、次の１行分すべて黒表示である場合、当該次の１行の水平走査期間において、すべて黒表示であるにもかかわらず、電圧生成回路３８０やアンプ群３９２が動作するのも、本実施形態における固有の現象である。 Further, among the images specified by the video data Dt, the gradation values of row (3) are not all "0". Therefore, the signal BLk_L becomes L level at the start of horizontal scanning of the next row (4). Therefore, when the scanning line 312 of the row (4) is subjected to horizontal scanning, the operations of the voltage generation circuit 380 and the amplifier group 392 are not interrupted, resulting in black display as specified by the video data Dt. Although the gradation values of the row (4) are all "0", the operation of the voltage generation circuit 380 and the amplifier group 392 is not interrupted, so the power consumption is not reduced. does not contradict In the rows following row (4), the operation of the voltage generation circuit 380 and the amplifier group 392 is interrupted, so power consumption is reduced.
In this way, when viewed from the video data Dt, if one line is not entirely black display but the next one line is all black display, the next one line is all black display during the horizontal scanning period. The fact that the voltage generation circuit 380 and the amplifier group 392 operate in spite of this is also a phenomenon unique to this embodiment.

背景技術で述べたように、ある一水平走査期間において供給される１行分の映像データＤtの階調値を解析した結果に基づいて、当該行の走査線３１２を選択するための動作、および、当該行に属するサブ画素回路３１のＯＬＥＤ３６の非点灯／点灯を制御する構成では、当該行の走査線３１２の選択動作等を、１行分の映像データＤtの階調値を解析が済むまで待たせなければならない。このため、順次供給される映像データＤtを保持するための記憶回路またはラインメモリが必要となり、構成が複雑化する。
これに対して、本実施形態によれば、ある一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定して、当該行の走査線３１２を選択するための動作、および、当該行に属するサブ画素回路３１のＯＬＥＤ３６を非点灯／点灯を制御するので、１行分の映像データＤtの階調値を記憶するための記憶回路またはラインメモリが不要であり、構成の簡易化を図ることが可能となる。 As described in the background art, an operation for selecting the scanning line 312 of the row based on the result of analyzing the gradation value of the video data Dt for one row supplied in one horizontal scanning period; In the configuration for controlling non-lighting/lighting of the OLEDs 36 of the sub-pixel circuits 31 belonging to the row, the selection operation of the scanning line 312 of the row is continued until the gradation value of the video data Dt for one row is analyzed. I have to wait. Therefore, a storage circuit or line memory is required to hold the sequentially supplied video data Dt, which complicates the configuration.
On the other hand, according to the present embodiment, if the gradation values of the video data Dt for one row supplied in one horizontal scanning period are all "0", the gradation values of the next row are all "0". It is estimated to be "0", and the operation for selecting the scanning line 312 of the row and the non-lighting/lighting of the OLED 36 of the sub-pixel circuit 31 belonging to the row are controlled. A storage circuit or line memory for storing the gradation value of the data Dt is not required, and the configuration can be simplified.

なお、上記実施形態では、一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定したが、階調値が例えば「０」～「４」程度であれば、最低値とみなせる場合もある。このため、一水平走査期間において供給される１行分の映像データＤtの階調値が「０」を含む範囲内にあれば、次行において階調値がすべて「０」であると推定して、当該次行を非選択にするとともにＯＬＥＤ３６を非点灯としても良い。 In the above embodiment, if the tone values of the video data Dt for one row supplied in one horizontal scanning period are all "0", then it is assumed that the tone values of the next row are all "0" as well. Although estimated, if the gradation value is, for example, about "0" to "4", it may be regarded as the lowest value. Therefore, if the gradation values of the video data Dt for one row supplied in one horizontal scanning period are within a range including "0", it is estimated that all the gradation values are "0" in the next row. Then, the next row may be unselected and the OLED 36 may be turned off.

また、実施形態では、サブ画素回路３１におけるトランジスター３３～３５をｐチャネル型としたが、ｎチャネル型としても良いし、ｐチャネル型とｎチャネル型とを組み合わせてもよい。サブ画素回路３１を構成するトランジスターの数や接続関係を変更してもよい。
なお、各トランジスターにおけるソースノードとドレインノードとは、チャネル型や電位関係に応じて適宜入れ替わる場合がある。 Further, in the embodiment, the transistors 33 to 35 in the sub-pixel circuit 31 are of p-channel type, but may be of n-channel type, or may be a combination of p-channel type and n-channel type. The number and connection relationship of transistors forming the sub-pixel circuit 31 may be changed.
Note that the source node and the drain node in each transistor may be interchanged as appropriate depending on the channel type and potential relationship.

実施形態では、デマルチプレクサ３５０によって３列のデータ線３１４にデータ信号を分配する構成としたが、分配しないで、データ線３１４にデータ信号を個々に供給する構成としてもよいし、複数チャネルに分配したデータ信号を複数チャネルで一括してデータ線３１４に供給する、いわゆるブロック順次の構成としてもよい。 In the embodiment, the data signals are distributed to the data lines 314 of three columns by the demultiplexer 350, but the data signals may be individually supplied to the data lines 314 without distribution, or distributed to a plurality of channels. A so-called block-sequential configuration may be employed in which the data signals obtained are collectively supplied to the data line 314 through a plurality of channels.

表示パネル３０をシリコン基板ではなくて、他の半導体基板に形成してもよいし、ガラス基板に形成してもよい。実施形態では、表示素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。 Instead of the silicon substrate, the display panel 30 may be formed on another semiconductor substrate or may be formed on a glass substrate. In the embodiments, the OLED, which is a light-emitting element, is exemplified as the display element, but for example, an inorganic light-emitting diode or an LED (Light Emitting Diode) may be used.

次に、実施形態等に係る表示装置１を適用した電子機器について説明する。表示装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ（ＨＭＤ）を例に挙げて説明する。 Next, an electronic device to which the display device 1 according to the embodiment and the like is applied will be described. The display device 1 is suitable for high-definition display with small pixels. Therefore, as an electronic device, a head-mounted display (HMD) will be described as an example.

図１１は、ヘッドマウント・ディスプレイの外観を示す図であり、図１２は、その光学的な構成を示す図である。
まず、図１１に示されるように、ヘッドマウント・ディスプレイ４００は、外観的には、一般的な眼鏡と同様にテンプル４１０や、ブリッジ４２０、レンズ４０１Ｌ、４０１Ｒを有する。また、ヘッドマウント・ディスプレイ４００は、図１２に示されるように、ブリッジ４２０近傍であってレンズ４０１Ｌ、４０１Ｒの奥側（図において下側）には、左眼用の表示パネル３０Ｌと右眼用の表示パネル３０Ｒとが設けられる。
表示パネル３０Ｌの画像表示面は、図１２において左側となるように配置している。これによって表示パネル３０Ｌによる表示画像は、光学レンズ４０２Ｌを介して図において９時の方向に出射する。ハーフミラー４０３Ｌは、表示パネル３０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。表示パネル３０Ｒの画像表示面は、表示パネル３０Ｌとは反対の右側となるように配置している。これによって表示パネル３０Ｒによる表示画像は、光学レンズ４０２Ｒを介して図において３時の方向に出射する。ハーフミラー４０３Ｒは、表示パネル３０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。 FIG. 11 is a diagram showing the appearance of the head-mounted display, and FIG. 12 is a diagram showing its optical configuration.
First, as shown in FIG. 11, the head-mounted display 400 has a temple 410, a bridge 420, and lenses 401L and 401R, similar to general eyeglasses. Further, as shown in FIG. 12, the head-mounted display 400 has a left-eye display panel 30L and a right-eye display panel 30L near the bridge 420 behind the lenses 401L and 401R (lower side in the figure). and a display panel 30R are provided.
The image display surface of the display panel 30L is arranged on the left side in FIG. As a result, an image displayed by the display panel 30L is emitted in the direction of 9 o'clock in the figure via the optical lens 402L. The half mirror 403L reflects the image displayed by the display panel 30L in the direction of 6 o'clock, while transmitting light incident from the direction of 12 o'clock. The image display surface of the display panel 30R is arranged on the right side opposite to the display panel 30L. As a result, an image displayed by the display panel 30R is emitted in the direction of 3 o'clock in the drawing through the optical lens 402R. The half mirror 403R reflects the image displayed by the display panel 30R in the 6 o'clock direction, while transmitting light incident from the 12 o'clock direction.

この構成において、ヘッドマウント・ディスプレイ４００の装着者は、表示パネル３０Ｌ、３０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ４００において、視差を伴う両眼画像のうち、左眼用画像を表示パネル３０Ｌに表示させ、右眼用画像を表示パネル３０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。 In this configuration, the wearer of the head-mounted display 400 can observe the images displayed by the display panels 30L and 30R in a see-through state in which they are superimposed on the outside.
Further, in the head-mounted display 400, when the image for the left eye is displayed on the display panel 30L and the image for the right eye is displayed on the display panel 30R among the binocular images with parallax, the display panel 30R displays the image for the wearer. The resulting image can be perceived as if it had depth and a three-dimensional effect.

なお、表示パネル３０を含む表示装置１については、ヘッドマウント・ディスプレイ４００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
また、表示装置１を回転可能な状態として視認させる構成では、ホスト装置１０から供給された映像データＤnを、例えば変換回路２１０が姿勢に応じて角度で回転処理して、表示パネル３０に供給すればよい。 The display device 1 including the display panel 30 can be applied not only to the head-mounted display 400 but also to an electronic viewfinder in a video camera, a lens-interchangeable digital camera, or the like.
Further, in a configuration in which the display device 1 is visually recognized as being rotatable, the video data Dn supplied from the host device 10 is rotated by an angle according to the orientation of the conversion circuit 210, for example, and supplied to the display panel 30. Just do it.

１…表示装置、２０…タイミングコントローラー、３０…表示パネル、３１…サブ画素回路、３３～３５…トランジスター、３６…ＯＬＥＤ、３１２…走査線、３１４…データ線、３２０…走査制御回路、３３０…走査線駆動回路、３４０…選択信号出力回路、３５０…デマルチプレクサ、３６０…抽出回路、３７０…ラッチ回路、３８０…電圧生成回路、３８２…セレクター群、３９０…アンプ制御回路、３９２…アンプ群。 REFERENCE SIGNS LIST 1 display device 20 timing controller 30 display panel 31 sub-pixel circuit 33 to 35 transistor 36 OLED 312 scanning line 314 data line 320 scanning control circuit 330 scanning Line driving circuit 340 Selection signal output circuit 350 Demultiplexer 360 Extraction circuit 370 Latch circuit 380 Voltage generation circuit 382 Selector group 390 Amplifier control circuit 392 Amplifier group.

Claims

a unit circuit including a light-emitting element that emits light with brightness specified by the gradation value;
a detection circuit for detecting whether or not the gradation values for one line supplied from the host device in the scanning order of the display image are within a range including the lowest value of the gradation values;
a driving circuit for turning off light-emitting elements corresponding to one row to be scanned next to one row detected by the detection circuit as being within the range;
Display device including.

the unit circuits are provided corresponding to the scanning lines and the data lines,
The drive circuit is
a scanning line driving circuit that selects or deselects the scanning line;
a D/A conversion circuit that converts the gradation value into an analog voltage;
an amplifier that amplifies the analog voltage and supplies it to the data line as a data signal;
a current corresponding to a data signal supplied to the data line when the scanning line is selected by the scanning line driving circuit flows through the light emitting element included in the unit circuit;
The display device according to claim 1.

The scanning line driving circuit includes:
unselecting the scanning line when scanning the scanning line of the row next to the row detected by the detection circuit as being within the range;
3. The display device according to claim 2, wherein the drive circuit stops the operation of the D/A conversion circuit and the amplifier when scanning the scanning line of the next row.

a mixing circuit that adds information indicating a result of detection by the detection circuit before a gradation value corresponding to a row next to the row detected by the detection circuit;
an extraction circuit for extracting information added to the mixing circuit;
including
4. The display device according to claim 3, wherein the drive circuit stops the operations of the D/A conversion circuit and the amplifier according to the extracted information.

An electronic device comprising the display device according to claim 1 .