JP7214773B2 - 光モジュール、システム、送信ユニット、受信ユニット、及び量子通信システム - Google Patents

Description

本明細書の実施形態は、一般に、光モジュール、システム、送信ユニット、受信ユニット、及び量子通信システムに関する。

光モジュールは、通信システム中で使用され、電気インターフェース及び光インターフェースを備える。電気インターフェースは、電子基板に接続し、光インターフェースは、入力及び／又は出力光リンクに接続する。例えば、光リンクは、光ファイバケーブルを備える。光モジュールはまた、光ファイバトランシーバ又は光トランシーバと呼ばれ得る。光モジュールは、電子基板上の電気信号と光リンクを介して入力又は出力された光信号との間のインターフェースとして機能する。光モジュールは、必要に応じて、電子基板に接続及びそれから切断されることができる。光モジュールは、プラグ接続可能であり得る。

通信システムでは、二者間の秘密暗号鍵の交換は、通信システムのセキュリティを強化する。

量子通信システムは、２つのノード、即ち、「アリス」と「ボブ」と呼ばれることが多いソースノードと宛先ノードとの間で秘密暗号鍵を共有するために使用され得、この技法は、量子鍵配送（ＱＫＤ：quantum key distribution）として知られる。量子通信ネットワークでは、情報は、単一光子などの符号化された単一量子によって送信機と受信機との間で送られる。各光子は、その偏光、位相、又は周波数／時間などの光子の特性に応じて符号化された１ビットの情報を搬送する。光子は、例えば、角運動量などの特性を使用することによって、１ビットよりも多くの情報さえ搬送し得る。

ＱＫＤの特徴は、鍵の任意の部分が認可されていない盗聴者「イブ」に知られ得るかどうかのテストを提供することである。多くの形式のＱＫＤでは、アリスとボブは、ビット値を符号化するための２つ以上の非直交基底を使用する。量子力学の法則は、各々の符号化基底（encoding basis）の予備知識なしのイブによる光子の測定が、いくつかの光子の状態に不可避の変化を引き起こすことを決定付ける（dictate）。光子の状態に対するこれらの変化は、アリスとボブとの間で送られるビット値にエラーを引き起こすであろう。それらの共通のビット列の一部を比較することによって、アリスとボブは、このことから、イブが情報を得たかどうかを判断することができる。

ここで、実施形態が、例としてのみ、添付の図面を参照して説明される。

図１は実施形態に係る光モジュールの平面図を示す。 図２（ａ）は組み立てられた形態の光モジュールの斜視図を示す。 図２（ｂ）は組み立てられた形態の光モジュールの一部の斜視図を示す。 図３は光モジュールの斜視図を示し、ハウジングのみを示す。 図４は光モジュールの斜視図を示し、ハウジング及び温度制御素子を示す。 図５は実施形態に従った、温度制御素子に直接取り付けられたフォトニック集積回路の側面図を示す。 図６は別の実施形態に従った、インターポーザチップを介して温度制御素子に取り付けられたフォトニック集積回路の側面図を示す。 図７は別の実施形態に係る光モジュールの平面図を示す。 図８は実施形態に従った、電子ホスト基板と光モジュールとを備えるシステムの概略図を示す。 図９はコヒーレント光源と利得切替レーザとを備える、実施形態に従った光学光源の概略図を示す。 図１０は半導体利得切替レーザのための電気駆動回路の概略図である。 図１１（ａ）は位相制御素子によってコヒーレント光源に印加された時間変動電流を示し、図１１（ｂ）はコントローラによって利得切替レーザに印加された時間変動電流を示し、図１１（ｃ）は強度制御素子によって利得切替レーザに印加された時間変動電流を示し、図１１（ｄ）は利得切替レーザから放射された光パルスを示す。 図１２（ａ）は実施形態に係る量子鍵配送（ＱＫＤ）システムの概略図を示す。 図１２（ｂ）は実施形態に係る量子鍵配送システムの概略図を示す。 図１２（ｃ）は実施形態に係る量子鍵配送システムの概略図を示す。 図１３（ａ）は実施形態に係る量子乱数生成器の概略図である。 図１３（ｂ）は実施形態に係る量子乱数生成器の概略図である。 図１３（ｃ）は実施形態に係る量子乱数生成器の概略図である。 図１４（ａ）は実施形態に係る量子乱数生成器の概略図である。 図１４（ｂ）は実施形態に係る量子乱数生成器の概略図である。 図１４（ｃ）は実施形態に係る量子乱数生成器の概略図である。 図１５（ａ）は実施形態に係る量子プロセッサの概略図である。 図１５（ｂ）は実施形態に係る量子プロセッサの概略図である。 図１５（ｃ）は実施形態に係る量子プロセッサの概略図である。 図１６は本明細書に説明される実施形態のシステムと共に使用されることができる受信機の概略図である。 図１７（ａ）は本明細書に説明される実施形態のシステムと共に使用されることができるエミッタの側面図の概略図である。 図１７（ｂ）は図１７（ａ）のエミッタの断面正面図の概略図である。

実施形態では、
量子フォトニック集積回路と、
温度制御素子と、
フォトニック集積回路と温度制御素子とを格納するように構成されたハウジングと
を備える光モジュールが提供され、フォトニック集積回路は、温度制御素子に取り付けられ、そのため、フォトニック集積回路は、温度制御素子と熱交換状態にあり、
温度制御素子は、ハウジングに直接取り付けられ、そのため、温度制御素子は、ハウジングと直接熱交換状態にある。

量子フォトニック集積回路は、光信号の量子特性の生成、操作、又は分析を可能にする。それらは、典型的に、量子レベルで、即ち、単一光子レベルにまで下がって動作する。それらは、光子キュービットを生成する、又は量子ゆらぎから量子情報を抽出するために、量子現象を使用し得る。

光モジュールは、コンポーネントを取り囲み、保護するハウジングを備える。コンポーネントは、例えば、受信機及び／又は送信機を備える。更に、光モジュールは、電子基板にプラグ接続するように構成された電気インターフェースと、入力及び／又は出力光リンクに接続するように構成された光インターフェースとを備える。電子基板はまた、ホスト電子基板と呼ばれる。ホスト電子基板は、光モジュールの外部にある。光モジュールは、ホスト電子基板に繰り返し接続及びホスト電子基板から切断されるように構成される。

いくつかの例では、光モジュールは、ホスト電子基板にプラグ接続及びホスト電子基板からプラグ接続解除されるように構成される。そのような光モジュールはまた、プラグ接続可能モジュールと呼ばれる。

プラグ接続可能モジュールは、相互運用性を保証する標準的なフォームファクタを有する。標準的なフォームファクタの例は、スモールフォームファクタプラグ接続可能（ＳＦＰ：Small form-factor pluggable）トランシーバ、Ｃフォームファクタプラグ接続可能（ＣＦＰ：C form-factor pluggable）、及びＸＦＰ（１０ギガビットスモールフォームファクタプラグ接続可能（10 Gigabit Small Form Factor Pluggable））などを含む。

プラグ接続可能モジュールは、フォトニック集積回路（ＰＩＣ）を使用しないことがあり、代わりに、それらは、各々がそれら自体の光サブアセンブリにパッケージ化される（光源、検出器、アイソレータ、及び／又はレンズなどの）個々の小型のフォトニックコンポーネントを備え得る。

プラグ接続可能モジュールがフォトニック集積回路（ＰＩＣ）と共に使用されるとき、ＰＩＣはまず、光サブアセンブリにパッケージ化され、それは次いで、プラグ接続可能モジュールの内側に組み立てられる。プラグ接続可能モジュール中のＰＩＣについての組み立てプロセスはまず、ＰＩＣを光サブアセンブリにパッケージ化することと、次いで光サブアセンブリを光モジュールに組み立てることとを備える。

光サブアセンブリの例は、マルチピンパッケージ（multi-pin package）である。マルチピンパッケージは、「バタフライ」スタイルパッケージ（‘butterfly’-style packages）を含む。マルチピンパッケージは、一般に、コンポーネントがその中に据え付けられることができるハウジングと、光入力及び／又は出力のための開口部と、マルチピンパッケージの外部から、ハウジングの内側に据え付けられたコンポーネントに電気接点を提供するように構成されたハウジングの外部上のピンとを備える。ピンは、他のコンポーネントに、又はプリント回路基板（ＰＣＢ）、例えば、モジュールの内側のＰＣＢに半田付けされる。固定されると、そのような光サブアセンブリは、プラグ接続及びプラグ接続解除されないことがある。

モジュールは、フォトニック集積回路に及び／又はそれから電気信号をルーティングするように構成された回路基板を更に備え得る。

実施形態では、モジュールは、インターポーザチップを備え得、インターポーザチップは、フォトニック集積回路と温度制御素子との間に設けられる。インターポーザチップは、熱伝導チップキャリアを備え得る。インターポーザチップは、フォトニック集積回路から回路基板に電気信号をルーティングするように構成され得る。

ハウジングは、熱を散逸させるように構成され得る。モジュールはまた、温度センサを備え得、温度センサは、フォトニック集積回路の温度を監視するように構成される。温度センサは、フォトニック集積回路上に設けられ得る。

更なる実施形態では、フォトニック集積回路に光を集光又は注入するように構成された光コンポーネントが提供される。

温度制御素子は、熱電冷却器又は抵抗加熱器を備え得る。

上述されたように、モジュールは、量子フォトニック集積回路を備える。フォトニック集積回路は、
量子通信送信機、
量子通信受信機、
量子乱数生成器、及び／又は、
量子情報プロセッサ
として動作するように構成され得る。

実施形態では、量子フォトニック集積回路は、低損失のコンポーネントを使用することになる。ＱＫＤでは、受信機中でのいかなる損失も、過度の雑音の一因となり、秘密鍵配送率と、鍵が交換されることができる距離とを著しく低減する。量子情報プロセッサでは、光子のいかなる損失も、情報の損失に対応し、量子アルゴリズムの効率を低減する。ＱＫＤ送信機では、キュービットは、平均でパルス当たり１つ未満の光子を含むように減衰された光のパルスを使用して生成される。そのような減衰は、モジュールの外側で行われることができる。ＱＫＤ送信機ユニットでは、送信機の出力での光子束（パルス当たりの光子の平均数）は、典型的に、Ｔ１２プロトコルの場合、パルス当たり０．３～０．４個の光子の範囲にある。

いくつかの量子フォトニック集積回路は、単一光子検出器又は単一光子源を備えるであろう。

光モジュールはまた、システムに組み込まれ得、システムは、ホスト電子基板を更に備え、光モジュールは、ホスト電子基板にプラグ接続されるように構成される。

ホスト電子基板は、フォトニック集積回路を制御するための電気信号を生成するように構成され得る。ホスト電子基板は、温度制御素子を制御するための電気信号を生成するように構成され得る。ホスト電子基板はまた、フォトニック集積回路によって生成された電気信号を獲得するように構成され得る。ホスト電子基板は、ソケットを備え得、回路基板は、ソケットにプラグ接続するように構成される。

回路基板は、ソケットにプラグ接続するように構成されたコネクタを備え得る。

更なる実施形態では、量子通信システムのための送信ユニットが提供され、送信ユニットは、
上述されたようなシステムを備え、フォトニック集積回路は、
量子ビットを生成するように構成された量子ビット源と、
受信ユニットに送信するための生成された量子ビットを符号化するように構成された量子ビット符号化器と、
量子ビットの強度を変調するように構成された強度制御素子と
を備える。

更なる実施形態では、量子通信システムのための受信ユニットが提供され、受信ユニットは、
上述されたようなシステムを備え、フォトニック集積回路は、送信ユニットによって生成された符号化された量子ビットを復号するように構成された量子ビット復号器を備える。

更なる実施形態では、上記の送信及び受信ユニットと、送信ユニットを受信ユニットに接続するように構成された光リンクとを備える、量子通信システムが提供される。

図１は、実施形態に係る光モジュール１００の平面図を示す。例では、光モジュール１００は、量子デバイスのために構成される。光モジュールは、次に説明される複数のコンポーネントを格納するように構成されたハウジング１０２を備える。光モジュール１００は、ハウジング１０２上に直接取り付けられた温度制御素子（ＴＣＥ）１０４を備える。ＴＣＥ１０４をハウジング１０２に直接取り付けることによって、ＴＣＥ１０４がハウジング１０２に、それらの間に任意の他の部分を伴わずに取り付けられるか、又はＴＣＥ１０４がハウジング１０２に、それらの間に熱インターフェース材料を設けて取り付けられるかのうちのいずれかを意味する。熱インターフェース材料（ＴＩＭ：thermal interface material）は、ＴＣＥ１０４とハウジング１０２との間で熱を伝導するように構成される。ＴＩＭは、例えば、熱伝導ペースト又は熱伝導接着剤であり得る。ＴＣＥ１０４をハウジング１０２に直接取り付ける目的は、熱が効率的に交換されるように、ＴＣＥ１０４とハウジング１０２とが互いに直接熱交換状態にあるようにするためである。特に、ハウジング１０２は、ＴＣＥ１０４によって発生した熱がハウジング１０２によって散逸するように、ヒートシンクとして機能するように構成される。ハウジングの一部は、金属で作られる。実施形態では、ＴＣＥ１０４と接触しているハウジング１０２の一部は、金属で作られる。例えば、ハウジングは、アルミニウムを備える。

光モジュール１００は、量子フォトニック集積回路（ＰＩＣ）１０１を更に備える。ＰＩＣ１０１は、半導体ベアダイ（bare die）である。ＰＩＣ１０１は、光コンポーネントがその上に集積されるサブストレートを備える。例では、ＰＩＣは、ＩｎＰ、Ｓｉ、及び／又は窒化ケイ素標準集積プロセスに基づく。例では、ＰＩＣ１０１は、ハイブリッドＩｎＰオンＳｉ（InP on Si）プロセス、又はハイブリッドＧａＡｓオンＳｉ（GaAs on Si）プロセスに基づく。別の例では、ＰＩＣ１０１が受信機のみとして構成されるとき、ＰＩＣ１０１は、完全受動Ｓｉ又は窒化ケイ素プロセスに基づき得る。異なるコンポーネントが、導光セクションによって互いに光的に接続される。ＰＩＣ１０１は、受信機（図１６）、エミッタ（図１７）、及び／又は以下に説明されるような他のコンポーネントを更に備え得る。

光モジュール１００は、チップキャリア１０３ｂを更に備える。チップキャリア１０３ｂはまた、インターポーザと呼ばれる。ＰＩＣ１０１は、チップキャリア１０３ｂ上に据え付けられ、チップキャリア１０３ｂは次いで、それ自体がＴＣＥ１０４に取り付けられる。このことから、チップキャリア１０３ｂは、ＴＣＥ１０４とＰＩＣ１０１との間に設けられる。ＰＩＣ１０１は、接着剤ボンディング、又はフリップチップボンディングなどの任意の適した方法を使用してチップキャリア１０３ｂ上に据え付け可能である。例では、接着剤ボンディングが熱伝導エポキシの使用を備えるとき、チップキャリア１０３ｂは、それ自体がＴＣＥ１０４に直接取り付けられる。「直接取り付けられる」という表現は、ＴＣＥ１０４及びハウジング１０２に関連して上述されたのと同じ意味を有する。

チップキャリア１０３ｂは、（後に説明される）内部電子基板１０３とＰＩＣ１０１との間の電気インターフェースとして機能する。例えば、ＰＩＣ１０１上の電気接点は、ワイヤボンディング（図示せず）によってチップキャリア１０３ｂ上の対応する接点に接続され得る。ＰＩＣ１０１をチップキャリア１０３ｂに電気的に接続する他の手段もまた使用され得る。チップキャリア１０３ｂは、ＰＩＣ１０１から回路基板１０３に電気信号を向けるように構成される。チップキャリア１０３ｂから内部回路基板１０３への電気接続は、ワイヤボンディング、又は任意の他の適した手段（図示せず）によって実装され得る。

更に、チップキャリア１０３ｂは、ＰＩＣ１０１からＴＣＥ１０４への熱伝導経路を提供するように構成される。追加として及びオプションとして、チップキャリア１０３ｂは、熱伝導材料を備える。追加として及びオプションとして、チップキャリア１０３ｂは、アルミナ（Ａｌ２Ｏ３）又は窒化アルミニウム（ＡｌＮ）又はロジャース社のラミネート（ＲＴＭ：Rogers laminates）を備える。

温度制御素子（ＴＣＥ）１０４は、チップキャリア１０３ｂを介してＴＣＥ１０４と熱交換状態にあるＰＩＣ１０１の温度を能動的に安定化させるように構成される。温度を安定化させることによって、温度が設定値に、又は設定値近くに保持されることになる。例では、ＴＣＥ１０４は、ＰＩＣ１０１の温度を設定値の少なくとも０．１℃内に保持するように構成される。別の例では、温度は、設定値の少なくとも０．０１℃内に保持される。別の例では、温度は、設定値の少なくとも０．００１℃内に保持される。温度を能動的に安定化させることによって、制御信号が、それがＰＩＣ１０１の温度を安定化させるためにＴＣＥ１０４に提供されることを意味する。

例では、ＴＣＥ１０４は、ＰＩＣ１０１の温度を電気的に安定化させるように構成される。電気制御信号は、温度変化を引き起こすためにＴＣＥに入力される。

ＰＩＣ１０１の温度を安定化させることは、ＰＩＣ１０１のコンポーネントの挙動におけるドリフトを低減する。従って、ＰＩＣ１０１、そして故に光モジュール１００は、より確実に実行し得る。例では、ＰＩＣがＱＫＤを使用するとき、ＰＩＣ中の温度変化は、送信機又は受信機における光子の位相変化に変わり、それは、量子信号中の雑音として解釈され、鍵交換の性能を制限するであろう。

追加として及びオプションとして、温度制御素子ＴＣＥ１０４は、熱電冷却器を備える。（熱電デバイスとも呼ばれる）熱電冷却器は、電圧が印加されたときに冷たい側から熱い側に熱を伝達するように構成され、それによって、その冷却器にわたって温度差を作り出す。例えば、熱電デバイスは、ペルティエデバイスであり得る。ペルティエデバイスは、熱電対（２つの異なる伝導体の接合部）を備え、ここにおいて、電流が印加されると、熱が発生し得るか、又は熱が接合部から取り除かれ得る。一方の側をチップキャリア１０３ｂを介してＰＩＣ１０１に熱的に結合させ、もう一方の側をハウジング１０２に熱的に結合させることによって、熱電冷却器は、その温度を調節するために、ＰＩＣ１０１から熱を吸い出し得るか、又は取り除き得る。熱電デバイスは、電気制御信号によって制御され得る。電気制御信号は、内部回路基板１０３によって熱電デバイスにルーティングされ得る。電気制御信号は、温度制御素子（ＴＣＥ）コントローラ（図示せず）によって提供され得る。例では、ＴＣＥコントローラは、電子ホスト基板中に設けられる。別の例では、ＴＣＥコントローラは、内部電子基板１０３上に設けられる。

代替として、熱電デバイスの代わりに、抵抗加熱器が代わりに使用され得る。抵抗加熱器は、ジュール加熱のプロセスによって加熱を引き起こし、それに電気制御信号（例えば、電流）を通すことによって制御される。抵抗加熱器は、熱電デバイスとは異なり、加熱のみを引き起こし得る。

モジュール１００は、内部電子基板１０３を更に備える。例えば、内部電子基板１０３は、プリント回路基板（ＰＣＢ）であり得る。図１に示されるように、内部回路基板１０３は、電気プラグコネクタ１０７を備える。内部電子基板１０３の目的は、チップキャリア１０３ｂから電気プラグコネクタ１０７に電気信号をルーティングすることである。オプションとして、内部電子基板１０３は、小型メモリ又はマイクロプロセッサユニットなどの更なる電気コンポーネントを備える。チップキャリア１０３ｂは、上述されたように、内部電子基板１０３をＰＩＣ１０１に接続する。電気プラグコネクタ１０７は、モジュール１００の外部からの電気アクセスを可能にするように構成される。このことから、回路基板１０３とそれに電気的に接続されるコンポーネントとは、モジュール１００の外部から電気的にアクセスされることができる。電気アクセスによって、電気信号が印加又は読み出され得るように、電気接続があることになる。図１の実施形態では、電気プラグコネクタ１０７は、レセプタクルコネクタにプラグ接続するように構成される。レセプタクルは、以下に更に説明されるように、電子ホスト基板中に位置し得る。回路基板１０３は、図２（ａ）及び（ｂ）により詳細に示される。図２（ａ）は、回路基板１０３がＴＣＥ１０４から隔離されていることを示す。隔離されることによって、回路基板１０３がＴＣＥ１０４から熱的に隔離されることになる。言い換えれば、回路基板１０３とチップキャリア１０３ｂとの間に意図的な熱交換経路はない。意図的には、回路基板１０３がチップキャリア１０３ｂと熱交換状態にあるように構成されないことになるが、しかしながら、実際には、熱は、２つのコンポーネント間を流れ得る。このことから、回路基板１０３と、チップキャリア１０３ｂに接続されるＴＣＥ１０４との間にも、意図的な熱交換はない。この配置の効果は、ＴＣＥ１０４の効率を改善することである。ＰＣＢ１０３がＴＣＥ１０４と接触している場合、これは、温度が安定化するように熱負荷を増大させる。

例では、ＰＣＢ１０３は、ハウジング上に据え付けられ、ＴＣＥ１０４は、ペルティエデバイスである。ＰＣＢがペルティエの頂部に触れているのに対して、ペルティエの底部がハウジング１０２と接触している場合、これは、ペルティエの頂部と底部との間に望ましくないループを作り、それは、安定化にとって有害である。追加として又はオプションとして、ＰＣＢとＴＣＥとの間の接触が不可避であるとき、ＴＣＥと接触しているＰＣＢの一部とＰＣＢの残りの部分との間の熱伝達を制限するために、断熱トレンチがＰＣＢに切り込まれる。

図１に戻ると、モジュール１００は、結合素子１０５及び光コネクタ１０６を更に備える。光コネクタ１０６は、モジュール１００の外部からモジュール１００内のコンポーネントへの結合素子１０５を介した光アクセスを可能にするように構成される。光アクセスによって、光信号が光モジュールに注入されることができるか、又は光モジュールからの光信号が読み出されることができることになる。光コネクタ１０６は、１つ以上のコネクタ付き（connectorised）ファイバを受けるように構成される。例えば、光コネクタ１０６は、単一のファイバを受けるように構成される。別の例では、光コネクタ１０６は、ＬＣ又はＭＰＯ（Multiple-Fiber Push-on/Pull-off）コネクタ付きファイバを受けるように構成される。

結合素子１０５は、光コネクタ１０６をＰＩＣ１０１に光学的に結合するように構成される。例えば、結合素子１０５は、単一の光ファイバを備え得る。光ファイバアレイは、一端において光コネクタ１０６に接続し、他端は、適した光インターフェース手段（図示せず）によってＰＩＣ１０１に光学的に結合される。適した光インターフェース手段は、ファイバとＰＩＣ１０１との間の光の大部分を結合し、ＰＩＣに（又はファイバに）反射して戻ることを回避し、モジュール１００の内側での無制御の光散乱を回避するように構成される。例では、光インターフェースの光モードは、集光素子の光モードと一致する。例は、レンズオフチップ（lens off chip）、格子結合器（grating couplers）、スポットサイズコンバータ（spot size converters）、エバネッセント結合素子（evanescent coupling elements）を含む。ファイバは、平坦な劈開加工された（flat cleaved）ファイバ、テーパー加工された（tapered）ファイバ、レンズ加工された（lensed）ファイバ、成端加工された（terminated）ファイバ、及び反射防止膜加工された（anti-reflection coating）ファイバであり得る。

使用時、光モジュール１００は、電子ホスト基板１０８にプラグ接続され、それは、以下に更に説明される。プラグ接続されると、光モジュール１００のコンポーネントは、従って、電子ホスト基板に電気的に接続され得る。更に、光モジュール１００は、ＰＩＣ１０１が外部の光リンクに光学的に結合されるように、光コネクタ１０６によって外部の光リンクに光学的に接続される。その動作中、ＰＩＣの温度は、例えば、変化する周囲条件に起因して、又はＰＩＣ１０１に注入された若しくはそれから読み出された電気及び光信号の結果として、変化し得る。ＴＣＥ１０４は、必要に応じて熱を注入する及び／又は取り除くことによって、ＰＩＣ１０１の温度を能動的に安定化させるために使用される。ＰＩＣ１０１、ＴＣＥ１０４、及びハウジング１０２の上述された配置は、温度の安定化をより容易にする。

更に、光モジュール１００のアセンブリは、ＰＩＣ１０１が光モジュールに直接、チップキャリア１０３ｂを介して、ＴＣＥ１０４上に据え付けられるので、簡略化される。ＰＩＣ１０１は、最初に光サブアセンブリに据え付けられず、それは次いで、光モジュールに据え付けられる。このことから、モジュール１００のアセンブリは、簡略化される。

図２（ａ）は、図１の光モジュール１００の斜視図を示す。図１と比較すると、ＰＩＣ１０１及びチップキャリア１０３ｂが省略されている。図２（ａ）は、蓋１１５（半透明の層として示される）を更に示す。蓋は、取り外し可能であり、その目的は、ハウジング１０２中に格納されたコンポーネントを保護することである。特に、蓋は、フォトニック集積回路を保護する。図２（ａ）では、蓋は、半透明の層として示される。代替として、蓋は、不透明の層又は透明の層である。蓋は、熱交換に寄与せず、任意の材料で作られ得る。例では、蓋は、ハウジング１０２と同じ材料で作られる。

図２（ａ）はまた、電気プラグコネクタ１０７が内部回路基板１０３の一部であることを示す。言い換えれば、内部基板１０３及び電気プラグコネクタ１０７は、内部基板１０３が電子ホスト基板中のレセプタクルコネクタに直接プラグ接続可能であるように単一式である。図２（ａ）は、開口部１０６ｂを更に示す。開口部１０６ｂは、光コネクタ１０６（この図には図示せず）を収容するように構成される。光コネクタは、開口部１０６ｂ中のハウジングに固定され、これは、回路へのファイバの位置合わせを容易にする。例えば、ファイバがコネクタに接続され、コネクタがファイバの位置合わせより前にハウジングアパチャー１０６ｂ上に据え付けられる場合、ファイバの剛性は、その取り扱い、及びチップ上の光結合器へのその正確な位置合わせに影響を及ぼし得る。

図２（ｂ）は、図２（ａ）の拡大図であり、ＰＩＣ１０１、チップキャリア１０３ｂ、及び内部回路基板１０３をより詳細に示す。チップキャリア１０３ｂとハウジング１０２との間に設けられるＴＣＥ１０４は、この図では可視でない。内部回路基板１０３は、温度制御半田付け穴（temperature control solder holes）１１１を備える。半田付け穴１１１の目的は、便宜上、及び組み立てを容易にするために、ＴＣＥ１０４の配線を内部基板１０３の上に接続するためである。

図２（ｂ）に示されるように、チップキャリア１０３ｂは、温度センサ据え付けパッド１１３を備える。据え付けパッド１１３は、チップキャリア１０３ｂ上に温度センサを取り付け、電気的に接続するためのものである。温度センサは、示されていない。温度センサは次いで、ＰＩＣ１０１の温度の表示を提供し得る。例えば、温度センサは、サーミスタであり得る。

図２（ｂ）はまた、赤い矢印を示し、その矢印は、ＰＩＣ１０１への光入力及び出力を例示する。実際には、光は、上述されたように、結合素子１０５によってＰＩＣ１０１の内外で結合される。

図３は、図１及び２からの光モジュール１００のハウジング１０２の斜視図を示す。この図では、ハウジング１０２以外の全てのコンポーネントが省略されている。ハウジング１０２は、上述されたように、ＴＣＥ１０４、内部回路基板１０３、及びＰＩＣ１０１などのコンポーネントを収容するように構成される。ハウジング１０２は、ＣＦＰ２フォームファクタに対応する。更に、ハウジング１０２は、ＴＣＥ１０４を受けるように構成されたＴＣＥレセプタクル１０２ｂを備える。ＴＣＥレセプタクル１０２ｂは、ＰＣＢに対してＰＩＣ１０１の高さを調整するように構成される。ＰＣＢは、電子ホスト基板にプラグ接続することが可能になるように、ハウジングの内側に所定の高さで据え付けられる。ＴＣＥレセプタクル１０２ｂは、ＰＩＣ１０１の高さがそれに応じて調整されることを可能にする。図４は、図３と同じ図を示すが、ＴＣＥ１０４がレセプタクル１０２ｂに組み立てられるように示される。

図３は、ＣＦＰ２フォームファクタに対応するハウジングを示すが、他のフォームファクタが使用され得る。

図５及び６は、フォトニックチップ１０１が温度制御素子（ＴＣＥ）１０４と熱交換状態にあるように、ＴＣＥ１０４上に組み立てられたチップ１０１の側面図を示す。図６は、チップ１０１がチップキャリア１０３ｂに接続され、それが次いでＴＣＥ１０４に接続されることを示す。図６は、図１～４に示された配置に対応する。

図５は、チップキャリア１０３ｂが省略された代替の配置を示す。このケースでは、ＰＩＣ１０１は、ＴＣＥ１０４に直接取り付けられる。「直接取り付けられる」という表現は、ハウジング１０２へのＴＣＥ１０４の取り付けに関連して上述されたのと同じ意味を有する。この配置では、ＰＩＣ１０１上の電気接点は、ワイヤボンディング（図示せず）によって内部回路基板１０３上の接点に接続され得る。

以下の特徴は、図１～５に関連して上述された、又は説明された特徴のうちのいくつかの代替として、光モジュールとオプションとして及び追加として組み合わされることができる。

追加として及びオプションとして、ハウジング１０２は、モジュール１００を冷却するように構成されたヒートシンクを備える。例では、ヒートシンクは、ハウジング１０２の外部上に設けられる。

モジュール１００の説明は、単一の光ファイバを備えるものとして結合素子１０５に言及しているが、代替として、結合素子１０５は、複数の個々の光ファイバを備え得ることが理解されるであろう。光インターフェース手段は、上記の単一の光ファイバのものに対応し得る。更に代替として、結合素子１０５は、光ファイバアレイを備え得る。光ファイバアレイは、行（１Ｄ）又は長方形アレイ（２Ｄ）で配置され得る。光インターフェース手段は、上記の単一の光ファイバのものに対応し得る。オプションとして、ファイバアレイは、１つ以上のレンズ加工されたファイバを備える。光インターフェース手段は、上記の単一の光ファイバのものに対応し得る。

モジュール１００の説明は、温度センサパッド１１３が（図２（ｂ）に示されるように）チップキャリア１０３ｂ上にあり、故に、温度センサがチップキャリア１０３ｂ上にあることに言及しているが、代替として、温度センサは、代わりにＰＩＣ１０１上に設けられることが理解されるであろう。この代替の配置では、温度センサは、ＮＴＣ、ＰＴ１００、若しくはＰＴ１０００などのサーミスタ、又はＰＩＣ１０１中に作製された抵抗センサであり得る。ＰＩＣ１０１上に温度センサを設けることによって、ＰＩＣ１０１の温度のより正確な測定値が得られ得、ＰＩＣ１０１の温度は、従って、より容易に安定化され得る。

示されていない例では、結合素子１０５及び光コネクタ１０６は、マイクロＬＣ ｔｏ ＬＣアダプタを備える。モジュール１００中でマイクロＬＣを使用することは、コネクタによって占有される空間を低減するのに有用である。ＭＰＯもまた、ファイバ数が多い（high-fibre count）ときに有用である。

示されていない例では、ＰＣＢエッジコネクタが、上述された単一式の電気プラグコネクタ１０７及び内部回路基板１０３の代替として使用される。例えば、コネクタは、ＣＦＰ２エッジコネクタである。ＰＣＢエッジコネクタの一端は、内部回路基板１０３に半田付けされ、他端は、電子ホスト基板にプラグ接続されるように構成される。

チップキャリア１０３ｂは、レジスタ、キャパシタ、又はトランスインピーダンス増幅器などのいくつかの小型電子コンポーネントを更に備え得る。チップからの信号の処理の第１のステージを実行するようにも構成されることができる。例えば、小型回路は、ＰＩＣがホモダイン測定を実行するように構成されるケースでは、２つのフォトダイオードからの信号を減算するためにチップキャリア上に実装されることができる。

図７は、別の実施形態に係る光モジュール１００の平面図を示す。図７の配置は、モジュール１００及びハウジング１０２が２つのＰＩＣ１０１を格納するように構成されていることを除き、図１～５に示されたものと同様である。図７に示されるように、ＰＩＣ１０１の各々は、図５に関連して説明されたように、ＴＣＥ１０４上に据え付けられる。代替として、図６に関連して説明されたように、ＰＩＣの各々は、チップキャリア上に据え付けられ得、それは次いで、ＴＣＥに取り付けられることに留意されたい。

図８は、以前の実施形態のうちの任意のものに従った、電子ホスト基板１０８と光モジュール１００とを備えるシステムの概略図を示す。

電子ホスト基板１０８は、モジュール１００がプラグ接続されるレセプタクル１０９を備える。レセプタクル１０９は、モジュール１００上の電気プラグコネクタ１０７と（又は代替として、ＰＣＢエッジコネクタと）嵌合するように構成されたレセプタクルコネクタ１１０を備える。このことから、プラグ接続されると、レセプタクルコネクタ１１０及び電気プラグコネクタ１０７（又はＰＣＢエッジコネクタ）を介して、電子ホスト基板１０８と光モジュール１００との間に電気接続がある。レセプタクルコネクタ１１０はまた、ソケットと呼ばれる。

電子ホスト基板１０８は、光モジュール１００に次いで印加される電子信号を生成するように構成された１つ以上のコントローラを更に備える。例えば、ホスト基板１０８は、モジュール１００上のコヒーレント源のためのＲＦマルチレベル信号（multilevel signal）８１、利得切替レーザのためのＲＦ矩形信号（square signal）８３、及び強度変調器のためのＲＦ矩形信号８５を生成するように構成される。これらの信号は、明確な特性（well-defined properies）で光パルスを生成するために、（光モジュール１００への電気接続を介して）ＰＩＣ１０１上のコンポーネントに印加され得る。

図９は、光パルス生成のためのＰＩＣ上の光デバイス９００の概略図を示す。光デバイス９００は、位相変調及び強度変調を含む。光デバイス９００は、送信ユニットと呼ばれ得る。実施形態では、利得切替レーザ９０３及びコヒーレント光源９０１は、以下に説明されるように、サブストレート上に集積される。位相制御素子９０４は、長い光パルス９１の第１の半分と長い光パルス９１の第２の半分との間に位相差があるように、コヒーレント光源９０１に摂動（perturbation）を加える。長い光パルス９１は、ポートＡを通じて配光デバイス９０２に入る。しかしながら、代替の実施形態では、配光デバイス９０２は省略され、長い光パルス９１は、コヒーレント光源９０１から利得切替レーザ９０３に直接進む。

位相制御素子９０４は、各長い光パルス９１の生成の半ばで発生するように時間指定された一定間隔でコヒーレント光源９０１に摂動を加える。摂動は、光パルスの第２の半分の位相を変化させ、光パルスの第１の半分と光パルスの第２の半分との間に位相差を作り出す。摂動は制御され、言い換えれば、同じ摂動が、同じ位相シフトを常に引き起こすことになる。印加される摂動の振幅は、生成される位相シフトに影響を及ぼす。一実施形態では、摂動は、短い電流パルスである。

代替の実施形態は、利得切替レーザ９０３の代わりに光増幅器、例えば、半導体光増幅器を備える。更なる代替の実施形態は、利得切替レーザ９０３の代わりに強度変調器を備える。強度変調器は、到来する光パルスの強度を変調する。「オフ」状態では、強度変調器は、光の強度を低レベルに低減する。「オン」状態では、強度変調器は、到来する光のより大きいフラクションが出ることを可能にする。強度変調器は、２つの短い光パルス９４を生成するために、コヒーレント光源からの光パルス９１が存在するときに「オン」状態と「オフ」状態との間で２回切り替えられる。強度変調器がレーザ９０３の代わりに使用されるとき、強度制御素子９０５は、切替信号を提供し、このケースでは、強度変調器のためのＲＦ矩形信号８５は、切替信号に対応する。２つの短い光パルス間の位相差は、位相制御素子９０４によってコヒーレント光パルス９１に適用された位相によって決定される。強度変調器は、変調器、例えば、電気吸収変調器（electro-absorption modulator）中の材料の吸収係数を変化させることによって光の強度を変調し得る。電気吸収変調器は、デバイスに印加される電圧が吸収係数、従って、デバイスを通って進む光の強度を変化させる、半導体デバイスである。別の実施形態では、強度変調器は、マッハツェンダ干渉計に基づく。マッハツェンダベースの強度変調器は、干渉計の２つのアーム（arms）間の位相差を変化させて、出力強度を変調する。

長い光パルス９２は、ポートＢを通じて配光デバイス９０２を出て、利得切替レーザ９０３に注入される。強度制御素子９０５は、利得切替レーザ９０３から放射されたダブルパルス９３の強度を変調するために、利得切替レーザ９０３に印加された電流を制御する。ダブルパルス９３は、長い光パルス９２が注入されるのと同じアパチャーから放射され、ポートＢを通じて配光デバイス９０２に入る。ダブルパルスは、ポートＣを通じて配光デバイス９０２を出る。配光デバイス９０２のポートＣを出る光パルスの第１のペアは、強度制御素子９０５によって変調されていない強度を有し、パルス間の位相差は、Φ₁である。配光デバイス９０２のポートＣを出る光パルスの第２のペアは、強度制御素子９０５によって低減されている強度を有する。パルス間の位相差は、Φ₂である。

ここで、利得切替が、図１０を参照して説明される。図１０（ａ）は、利得切替半導体レーザの概略図を示す。利得切替レーザは、レーザがレージング閾値(lasing threshold)を上回るように切り替えられると光を生成し、レーザがレージング閾値を下回るように切り替えられると光をほとんど生成しない。レーザ１０００は、ポンプパワー（pump power）の変更によってレーザの利得の変調を可能にするコントローラ１００１を有する。利得は、時間変動する形で変調されることができる。このようにレーザを駆動することは、レーザ出力１００２で（持続時間がピコ秒のオーダーの）短いレーザパルスを生成することができる。

レーザ１０００が半導体レーザであるとき、それは、電流を印加することによって電気的にポンピングされることができる。半導体レーザの利得を変調するために、コントローラ１００１は、レーザに印加される電流を変調する。

図１０（ｂ）は、半導体利得切替レーザの利得変調を例示する３つのグラフを示す。上のグラフは、縦軸にレーザに印加される電流を、横軸に時間を示す。ＤＣバイアスは、横の点線によって示される。レーザに印加される電流は、一連の電流変調パルスの型を有する。波は、矩形タイプの波形である。このケースでは、電流は、電流変調パルス間でゼロに低減されず、（点線によって示された）バイアス値に低減されるだけである。

電流変調信号は、レーザに印加され、周期的にレージング閾値を上回る及び下回るようにレーザの利得を切り替える。第２のグラフは、縦軸でレーザのキャリア密度を、横軸で時間を示す。レージング閾値は、横の破線によって示される。電流変調パルスがレーザに印加されると、注入されたキャリアは、キャリア密度を増大させ、光子密度が増大する。

変調信号によって生成されるレーザ出力は、下のグラフに示される。縦軸はレーザ強度を示し、横軸は時間を示す。レーザは、キャリア密度がレージング閾値を上回ると光を出力する。レーザキャビティ（laser cavity）の内側に自然放射によって生成された光子は、誘導放射によって、出力信号を生成するのに十分に増幅される。電流変調パルスの印加と出力光の生成との間の遅延の長さは、レーザタイプ、キャビティ長、及びポンピングパワーなどのいくつかのパラメータに依存する。

光子密度の急速な増大は、キャリア密度の減少を引き起こす。これは次に、光子密度を減少させ、それは、キャリア密度を増大させる。この時点で、電流変調パルスは、ＤＣバイアスレベルにまで下がるように切り替え戻すように時間指定され、レーザ放射は、速やかに消滅する。レーザ出力は、従って、下のグラフに示されるように、一続きの短いレーザパルスから成る。

図１０（ｃ）は、半導体利得切替レーザのための電気駆動回路の概略図を示す。半導体利得切替レーザは、レーザダイオード１００５である。レーザダイオード１００５のカソードは、インダクタ１００７とレジスタ又はキャパシタ１００８とを備えるバイアスＴ１００６に接続される。インダクタ１００７を介して、ＤＣバイアス電流は、レーザダイオードを通じて送られる。これは、利得バイアスを提供する（図１０（ｂ）の点線によって示された最小レベルの電流）。レジスタ又はキャパシタ１００８を介して、ＡＣ変調電流は、レーザダイオードを通じて送られ、レージング閾値を上回る及び下回るようにレーザを利得切替するのに必要とされる利得変調を提供する。このケースでは、バイアスＴ１００６への変調入力は、コントローラ１００１によって提供される。

図８に戻って、モジュール１００上のコヒーレント源のためのＲＦマルチレベル信号８１、利得切替レーザのためのＲＦ矩形信号８３、及び強度変調器のためのＲＦ矩形信号８５が、図９及び１１を更に参照してここで説明される。

図１１（ａ）は、位相制御素子９０４によって変更されたときにコヒーレント光源９０１に印加された電流信号８１を示す。電流信号８１は、一連の矩形タイプのパルスを備え、ここで、パルス間の周期の持続時間は、パルスの持続時間よりも短い。矩形タイプの信号は、バイアスＴを介してＡＣ電流をＤＣバイアス電流と組み合わせることによって形成されることができる。電流信号８１は、バイアスティーのＡＣ入力を通じて上記の矩形タイプの信号に追加されるより小さい電流パルスを更に備える。より小さい電流パルスは、それが矩形パルスのうちの１つの上部セクションの中点と一致する（coincides with）ように時間指定される。位相制御素子は、より小さい電流パルスを生成する別個の素子であることができ、より小さい電流パルスは次いで、矩形パルスＡＣ信号と組み合わされる。矩形パルスＡＣ信号は、パルス間の周期の持続時間がパルスの持続時間よりも短いように構成される。より小さい電流パルスは、バイアスＴを介してＡＣ電流をＤＣバイアス電流と組み合わせることによって形成されることができる。組み合わされた信号は次いで、バイアスティーのＡＣ入力に入力される。電流信号８１のより小さい電流パルスは、図９に関連して説明されたように、光パルス９１に制御可能な位相シフトを与える摂動に対応する。

図１１（ｂ）は、コントローラによって利得切替レーザ９０３に印加された時間変動電流８３を示す。信号は、利得切替レーザ９０３が周期的にレージング閾値を上回るように切り替えられるような大きさの矩形波を備える。第１の電流パルスは、光パルス９２の第１の半分が存在するときに印加される。第１の電流パルスは、光パルス９２の第１の半分が利得切替レーザ９０３中に存在するときの期間に利得切替レーザがレージング閾値を上回るように切り替えられるように時間指定される。第２のパルスは、光パルス９２の第２の半分が利得切替レーザ９０３中に存在するときの期間に利得切替レーザがレージング閾値を上回るように切り替えられるように時間指定される。コヒーレント光源９０１に印加される時間変動電流と利得切替レーザに印加される時間変動電流とは、短いパルスの生成のタイミングが、長い光パルスの正しい部分が存在する時間に対応するように、同期されることができる。例えば、両方の時間変動電流は、マスタクロック信号に同期されることができる。

図１１（ｃ）は、強度制御素子９０５による図１１（ｂ）に示された信号８３の変更後の時間変動電流８５を示す。変更された信号は次いで、バイアスティーのＡＣ入力に入力され、バイアスＴの出力電流は、利得切替レーザ９０３に印加される。デコイ状態ＢＢ８４プロトコルの場合、１％のコヒーレントダブルパルスがバキュームパルスであり、２％のコヒーレントダブルパルスがデコイパルスであり、９７％のコヒーレントダブルパルスが信号パルスであることが必要とされ得る。組み合わされた信号は、利得切替レーザに印加された電気パルスの各ペアが１％の確率でゼロ振幅を有し（即ち、短いパルスが生成されないように）、２％の確率で低減された振幅を有し、９７％の確率で修正されていない振幅を有するように生成される。組み合わされた信号の一部分が、図１１（ｃ）に示される。図１１（ｂ）の信号は、電気パルスの１つのペアが低減された振幅を有するように変更されている。電気パルスのこのペアが利得切替レーザ９０３に印加されると、低減された強度を有するコヒーレントダブルパルスが生成される。図１１（ｄ）は、利得切替レーザ９０３から放射された光パルスを示す。

図１０（ｃ）に関連して上述されたバイアスＴ回路１００６は、電子ホスト基板１０８中に、又は代替として、光モジュール１００の内部回路基板１０３上に設けられ得ることに留意されたい。

図８に戻ると、ＲＦ矩形信号８７は、モジュール１００中に設けられたＰＩＣ１０１上に集積された光検出器から読み出される。ＲＦ矩形信号８７は、ＰＩＣ１０１上の（光検出器を包含する）受信機によって読み出される信号に対応し得る。

代替として、光検出器から読み出されたＲＦ矩形信号８７は、アナログ－デジタルコンバータ（ＡＤＣ）に結合される。オプションとして、ＡＤＣは、ポストプロセッサ（post processor）に更に結合される。ＡＤＣは、及びオプションとしてポストプロセッサは、ＰＩＣ１０１上の光検出器において受信された光子に関連する情報を抽出するために使用され得る。例えば、ポストプロセッサは、光検出器に到達する光パルスがランダムな強度を有するとき、乱数のシーケンスを抽出するために、ＡＤＣからの生データを変換し得る。

電子ホスト基板１０８は、ＤＣ源及びモニタ８９を更に備える。ＤＣ源８９は、１つ以上のＤＣ出力信号を出力する。例では、ＤＣ源は、６～１０の出力チャネルを有する。例では、ＤＣ信号は、高安定性の電圧又は電流である。ＤＣ信号は、上述されたように、バイアスＴ１００６中でＤＣバイアスとして使用され得る。

電子ホスト基板１０８は、温度制御素子のためのコントローラ（図示せず）を更に備え得る。例では、コントローラは、電気信号を介したＴＣＥのサーボ制御のためのフィードバックループを備える。コントローラは、サーミスタの抵抗を監視し、ＴＣＥを通る電流がそれに応じて調整されるようにフィードバックパラメータを提供する。例では、生成される電気信号は、高精度信号である。代替の例では、コントローラは、代わりに光モジュール中に設けられる。

図１２（ａ）は、量子鍵配送（ＱＫＤ）システムの概略図を示す。ＱＫＤは、二者が、量子ビット、即ち、キュービットを使用してセキュアな形でランダムな秘密鍵、即ち、暗号を作成及び共有することを可能にする。ＱＫＤは、理論上、鍵の送信者（「アリス」と呼ばれることが多い）及び受信者（「ボブ」と呼ばれることが多い）が、盗聴者（「イブ」と呼ばれることが多い）が通信を傍受しており、鍵のセキュリティを危険にさらしているかどうかが分かることを可能にする。これは、キュービットが、測定された特性に影響を及ぼすことなく測定されることができないという事実に依拠している。そのため、イブの干渉に起因する受信されたキュービットの任意のそのような変化は、アリスとボブによって検出されることができる。

量子ビットは、光パルス又は単一光子パルスにおいて符号化され得る。量子ビット源は、光パルス源又は単一光子源であり得る。光パルス源は、本明細書に説明される実施形態に従って実装され得る。

ＱＫＤシステムは、光を使用し得る。本明細書に開示される実施形態は、光強度値を制御し得る。本明細書に開示される実施形態は、ＱＫＤプロトコルによって規定された符号化及び／又は復号の基底を制御し得る。特定の例は、デコイ状態を有するＢＢ８４プロトコルであり得、ここにおいて、本開示に係る実施形態は、３つの値：ｕ、ｖ、及びｗを出力し得、それらは、「信号」、「デコイ」、及び「バキューム」状態にそれぞれ対応し得る。これらの出力値の各々が異なる出力頻度で発生することが望ましくあり得る。そのため、本明細書に説明されるようなストリングプロセッサ（string processor）は、そのようなＱＫＤシステム中で使用され得る。別の例は、いわゆる「効率的なＢＢ８４プロトコル」であり、ここで、実施形態では、２つの基底、Ｚ及びＸが使用され得る。これらの基底は、異なる発生確率で選択されることができる。そのため、以下に説明されるようなＲＮＧが使用され得る。デコイ状態を有する効率的なＢＢ８４プロトコルを一緒に有することも可能である。このケースでは、複数の出力シンボル（Ｚｕ、Ｚｖ、Ｚｗ、Ｘｕ、Ｘｖ、Ｘｗ）は、異なる確率で選択されなければならず、以下に説明されるＲＮＧが使用され得る。

ＱＫＤシステムは、送信ユニット（アリス）及び受信ユニット（ボブ）中に２つのフィールドプログラマグルゲートアレイ（ＦＰＧＡ）ストリングプロセッサ１２８２及び１２８４を備える。

図１２（ａ）では、標準的な又は効率的なバージョンのデコイ状態ＢＢ８４プロトコルを実装するためのＱＫＤセットアップが図示される。図１２の実施形態は、受信者ボブに暗号化された鍵を送る送信者アリスを例示する。光源１２８６、即ち、光子源は、光パルスを生成し、それは次いで、強度変調器１２８８を通過される。強度変調器１２８８は、デコイ状態方法を実装し、ここにおいて、各光パルス又は光子は、「信号」、「デコイ」、又は「バキューム」にそれぞれ対応するいくつかの所定の強度｛ｕ，ｖ，ｗ｝のうちの１つにランダムに変調され、これらの所定の強度は、ユーザによって決定された発生頻度｛ｆ_u，ｆ_v，ｆ_w｝で発生する。実施形態に係るストリングプロセッサ、即ち、ＦＰＧＡストリングプロセッサ１２８２は、強度変調器１２８８を制御するために使用され、品質保証されたレベルのランダム性及び所定のバイアスを３つの出力（各々がある特定の強度に対応する）に提供する。

強度変調されたパルスは次いで、入力ビームスプリッタ１２９０によって分裂される。１つの経路－「第１の経路」－は、ビームスプリッタ１２９０の後に位相変調器１２９２を通過する。位相変調器１２９２は、特定の位相によって光子をランダムに変調し、このことから、２つの基底｛Ｚ，Ｘ｝のうちの１つ（この実施形態では）で光子を出力する。２つの基底間の発生比は、バイアスされ得るか又はバイアスされ得ないことがあり、そしてユーザによって予め決定され得る。前者のケースでは、効率的なバージョンのＢＢ８４プロトコルが実現され、後者のケースでは、標準的なバージョンのＢＢ８４プロトコルが実現される。本明細書に開示される発明は、バイアスされないケースは自明である特殊なケースとして、両方のケースをカバーすることができる。実施形態に係るストリングプロセッサ、即ち、ＦＰＧＡストリングプロセッサ１２８２は、基底選択のために位相変調器１２９２を制御するために使用される。図１２の位相変調器１２９２中での基底選択を制御するＦＰＧＡ１２８２は、強度変調器１２８８を制御するＦＰＧＡ１２８２と同等である。代替として、実施形態に係る異なるストリングプロセッサ、即ち、ＦＰＧＡが、位相変調器１２９２を制御するために使用され得る。

入力ビームスプリッタ１２９０からの第２の経路は、光遅延器（optical delay）１２９３を通じて送られる。

第１及び第２の経路からの光パルス又は光子は次いで、光伝送線路１２９４並びに２つの偏光ビームスプリッタ１２９６及び１２９８を介して受信者ボブに送られる。アリスの偏光ビームスプリッタ１２９６は、２つの異なる経路からの偏光されたパルス又は光子を回転及び組み合わせ、光伝送線路１２９４を通じてそれらを送る。パルス又は光子が偏光されると、ボブの偏光ビームスプリッタ１２９８は、それらを分離し、彼の干渉計の２つの経路上にそれらを向け、このとき、アリスの位相変調器１２９２を通じて送られたパルス又は光子を光遅延器１２００を通じて送り、アリスの位相変調器１２９２を通じて送られていないパルス又は光子を位相変調器１２０２を通じて送る。このように、パルス又は光子は、同時に最終ビームスプリッタ１２０４に到達することができ、干渉することができる。

ボブの位相変調器１２０２は、位相変調値を選択することによって、受信されたパルス又は光子を測定するための２つの基底のうちの１つをランダムに選択する。アリスの位相変調器１２９２と同様に、ボブの位相変調器１２０２は、特定の位相によって光子をランダムに変調し、このことから、２つの基底｛Ｚ，Ｘ｝のうちの１つ（この実施形態では）で光子を検出器１２０８及び１２１０を通じて効果的に測定する。２つの基底間の発生比は、ユーザによって、バイアスされ、アリスの位相変調器１２９２のものと等しいと予め決定される。実施形態に係る更なるストリングプロセッサ、即ち、ＦＰＧＡストリングプロセッサ１２８４は、基底選択のためにこの第２の位相変調器１２０２を制御するために使用され得る。

受信機中の２つの経路は次いで、出力ビームスプリッタ１２０４において再び組み合わされる。２つの光遅延器１２９３及び１２００が組み合わさって、２つの全体の経路が同じ遅延になることを保証するために、可変遅延線１２０６が、受信機中の遅延を微調整する。

光子検出器１２０８及び１２１０が次いで、２つの経路上のパルス又は光子間の干渉の結果を測定するために使用され、これらの結果から、鍵が導出され得る。例えば、鍵ビット値０は、検出器１２０８がクリックする場合に割り当てられることができ、鍵ビット値１は、検出器１２１０がクリックする場合に割り当てられることができる。

上記では、アリスの位相変調器１２９２及びボブの位相変調器１２０２は、量子ビットをそれぞれ符号化及び復号するように構成される。

乱数は、乱数生成器（ＲＮＧ）から作り出されることができる。特に、量子乱数生成器（ＱＲＮＧ）が使用され得る。ＱＲＮＧでは、ランダム性のソースは、物理的であり、測定の予測不可能性に依拠し、特に、予測不可能性は、量子力学的性質に依拠する。ＱＲＮＧは、利得切替ダイオードレーザを使用して実装されることができる。利得切替ダイオードレーザでは、レージング閾値は、量子力学的プロセスである自然放射によって統制され、そのため、放射されたパルスの位相は、ランダムである。ダイオードレーザを繰り返しオン及びオフに切り替えることによって、各々がランダム位相を有する光パルスのストリームが生成されることができる。光パルスのストリーム中の各光パルスのランダム位相を測定することによって、乱数のシーケンスが得られることができる。

図１２（ａ）のＱＫＤシステムのコンポーネントのうちの少なくともいくつかは、光モジュール１００中に設けられたＰＩＣ１０１上に実装される。

送信ユニット（アリス）では、光源１２８６は、以下に図１７で説明されるエミッタを使用してＰＩＣ１０１上に実装され得る。

位相変調器１２９２は、電気光学変調器として実装され、ここにおいて、材料の屈折率は、印加される電場の関数である。屈折率の変化は、光路長の変化をもたらし、位相変調器によって印加される位相シフトの変化をもたらす。異なる電圧が、異なる位相シフトを与えるように位相変調器に印加される。説明されたような位相変調器は、屈折率が電場強度の関数であるＬｉＮｂＯ３結晶などの結晶を備えることができ、電場は、ＬｉＮｂＯ３結晶の周りに位置付けられた電極に電圧を印加することによって印加され得る。代替として、位相変調器１２９２は、進行波変調器として、又は圧電アクチュエータを使用して実装される。

強度変調器１２８８は、マッハツェンダ干渉計ＭＺＩスイッチとして実装され得る。ＭＺＩスイッチは、可変光減衰器として動作するように構成される。ＭＺＩスイッチは、２つの入力及び２つの出力を有する。しかしながら、単一の入力及び／又は単一の出力が使用され得る。入力側において、入力は、共にエバネッセント結合され、次いで、干渉計の２つのアームに分割される。１つのアームは、位相シフタを包含する。位相シフタは、入力光に位相を追加するように構成され、追加される位相の量は、制御され得る。位相シフタは、位相変調器１２９２に関するのと同様に実装され得る。位相シフタを通過する光は、位相シフタを通過していない光に干渉し、ＭＺＩの各出力における光の振幅は、相対位相シフトに依存する。位相シフタの位相シフトを動的に調整することによって、電力分割比は制御され得、各出力に伝達される電力は制御され得る。このことから、強度変調器１２８８によって出力される光の強度は制御され得る。代替として、強度変調器１２８８は、電気吸収変調器（ＥＡＭ）として実装され得る。

ビームスプリッタ１２９０は、２×２の方向結合器として実装され、遅延器１２９３は、遅延線として実装され、導光セクションを備える。例では、導光セクションは、ほんの数センチメートルの長さである。別の例では、導光セクションがＩｎＰに基づくとき、線は、約４．５ｃｍの長さであり、約５００ｐｓの遅延を提供する。異なるコンポーネントは、ＰＩＣ１０１上に集積された導光セクションによって共に光学的に結合される。偏光ビームスプリッタ１２９６は、オフチップで実装され得る。

更なる実施形態では、図９の送信機９００は、送信ユニットとして使用される。これは、図１１の駆動スキームを有する駆動ユニットであることができ、これは、電気光学変調器の必要性を取り除く。電気光学変調器を取り除くことは、チップの電力消費を低減する方法であり、それはまた、チップをよりコンパクトにすることを可能にする。電気光学変調器を取り除くことはまた、ホスト基板上の電子機器を簡略化する。

受信ユニット（ボブ）では、光検出器１２０８及び１２１０は、以下に図１６で説明される受信機を使用してＰＩＣ１０１上に実装され得る。偏光ビームスプリッタ１２９８、遅延器１２００、ビームスプリッタ１２０４、及び位相変調器１２０２は、送信ユニットに関するのと同様に実装される。可変遅延線１２０６は、オフチップで実装され得る。

ＦＰＧＡ１２８２及び１２８４は、電子ホスト基板１０８に接続され、強度変調器及び位相変調器にＲＦ信号を提供する。ＱＲＮＧは、キュービット状態を生成するために、ストリングプロセッサ（ＦＰＧＡ基板）にストリングを提供する。

図１２（ｂ）は、量子鍵配送（ＱＫＤ）システムの概略図を示す。ＱＫＤシステムは、送信機として構成され、ホスト基板にプラグ接続された光モジュール１００（アリス）と、受信機として構成され、ホスト基板にプラグされた別の光モジュール１００（ボブ）を備える。モジュール１００は、異なる設計及び異なるＱＫＤプロトコルと互換性がある。例では、同じホスト電子基板は、異なる量子送信機を駆動し得る。同じ送信機が、１つ以上のプロトコル（ＢＢ８４、ＤＰＳ、ＣＯＷ、ＳＡＲＧ、ＲＦＩ、ＭＤＩ－ＱＫＤ、ＴＦ－ＱＫＤ．．．）についてキュービットを生成するために使用されることができる。

受信機はまた、例えば、それがＧＢ２５６４４４６Ｂにあるように実装される場合、複数のプロトコルと互換性があり得る。

図１２（ｃ）は、例に従った、差動位相シフト量子通信システム（ＤＰＳ－ＱＫＤ：differential-phase shift quantum communication system）の概略図であり、ここで、量子送信機は、図９に示されたものなどの位相制御素子を有する光デバイス１３２０を備える。

光デバイス１３２０の概略図は、図９に示される。コヒーレント光源９０１は、半導体レーザである。コヒーレント光源９０１は、ＣＷ光を生成するように構成される。代替の実施形態では、コヒーレント光源は、１０ｎｓ以上の持続時間の長い光パルスを生成する。情報を符号化するために、位相制御素子９０４は、コヒーレント光源９０１に短い電流パルスを印加し得る。これは、ＣＷ光の第１の部分と第２の部分との間に位相差をもたらす。ＣＷ光は、利得切替レーザ９０３に入り、それは、光の第１の部分が入射するときに第１の短いパルスを生成し、光の第２の部分が入射するときに第２の短いパルスを生成する。第１の部分と第２の部分との間の位相差に等しい生成された短い光パルス間に位相差がある。位相制御素子９０４は、生成されたＣＷ光の部分間の位相差を制御することによって、連続パルス間の情報を符号化する。このＤＰＳ－ＱＫＤの例では、図９の強度制御素子９０５は、使用されない。

位相制御素子９０４は、光パルスのシーケンス１３７０を生成するために、後続のパルス間で０又はπのうちのいずれかの位相シフトを導入するように構成される。図１２（ｃ）に示されるパルスの場合、位相制御素子９０４は、最初に、コヒーレント光源９０１に短い電流パルスを印加せず、ＣＷ光の第１の部分と第２の部分との間に位相差をもたらさず、このことから、第１の短い光パルスと第２の短い光パルスとの間に位相差をもたらさない。次の一定間隔で、位相制御素子９０４は次いで、コヒーレント光源９０１に短い電流パルスを印加し、ＣＷ光の第２の部分と第３の部分との間にπの位相差をもたらし、このことから、パルス２とパルス３との間にπの位相差をもたらす。次の一定間隔で、位相制御素子９０４は、コヒーレント光源９０１に特定の振幅の短い電流パルスを印加し、ＣＷ光の第３の部分と第４の部分との間にπの位相差をもたらし、このことから、シーケンス中のパルス３とパルス４との間にπの位相差をもたらす。後続のパルス間の０の位相差は、０のビット値に関連付けられる。後続のパルス間のπの位相差は、１のビット値に関連付けられる。

言い換えれば、位相制御素子９０４は、後続の光パルス間の差動位相を設定し得る。例えば、後続のパルス間の０の位相差は、０のビット値に関連付けられ得、後続のパルス間のπの位相差は、１のビット値に関連付けられ得る。光パルスは、量子受信機（ボブ）に送信され、それは、受信されたコヒーレントパルス間の位相差を検出し、０又は１のビット値を復号する。ＤＰＳのセキュリティは、盗聴者イブが１つのパルスを測定しようとする場合、彼女は、そのパルスとその隣接パルスとの間のコヒーレンスを破壊し、そしてこのことは、アリスとボブによって検出されることができるという事実から生じる。

実施形態では、コヒーレント光源９０１は、いくつかの量子通信プロトコル、例えば、ＢＢ８４プロトコルによって必要とされる各キュービット放射サイクル後に位相をランダム化するために、周期的にオフにされる。実例的な動作が、図１１（ａ）に示される。コヒーレント光源９０１は、長いコヒーレント光パルスを放射する。利得切替レーザ９０３は、長いコヒーレントパルスが光源９０１によって放射される間に２つの後続のパルスで駆動され、タイムビン（time-bin）符号化されたキュービットを生成する。２つのタイムビンの相対位相Φ₁は、例えば、上述されたＤＰＳ－ＱＫＤプロトコルに従って、所望されるキュービット状態を符号化する。本明細書に説明されるシステムは、必要に応じて、異なるプロトコルのために構成されることができる。例えば、２つの位相状態が、ＤＰＳプロトコルにおいて使用され、４つの位相状態がＢＢ８４プロトコルのために使用される。ＤＰＳプロトコルの場合、位相ランダム化は必要とされない。デコイ状態プロトコルの場合、更なる強度変調器が必要とされる。符号化されたキュービットは次いで、ボブに送られる。

量子受信機１３９０（ボブ）が以下に説明される。量子送信機１３３１及び量子受信機１３９０は、光伝送線路１３４６によって接続される。

図１２（ｃ）の実施形態では、量子受信機１３９０は、コヒーレントパルスシーケンス１３７０の２つの後続のパルス間の時間遅延Δｔに等しい光遅延器１３８５を有する非対称ＭＺＩ１３８２を備える。しかしながら、遅延線はオプションであることに留意されたい。図９に示されたタイプの送信機９００が使用されるとき、送信機９００中に遅延線はなく、故に、２つのパルス間の遅延は、受信機の遅延と一致するように自由に調整されることができる。従って、可変遅延線は、送信機９００を使用するときには受信機中で必要とされない。

パルスシーケンス１３８０は、ビームスプリッタ１３８１の１つの入力に入る。入力ビームスプリッタ１３８１の第１の出力は、干渉計１３８２の長いアーム１３８４に接続され、第２の出力は、干渉計１３８２の短いアーム１３８３に接続される。パルスシーケンス１３８０の各パルスの第１のフラクションは、干渉計１３８２の短いアーム１３８３に沿って送られ、第２のフラクションは、干渉計１３８２の長いアーム１３８４に沿って送られる。長いアーム１３８４は、出力ビームスプリッタ１３８６の第１の入力に接続され、短いアーム１３８３は、出力ビームスプリッタ１３８６の第２の入力に接続される。出力ビームスプリッタ１３８６において、パルスシーケンス１３８０の後続のパルスは、時間的に重複する。例えば、（長いアーム１３８４を移動した）第１の光パルスの第２のフラクションは、（短いアーム１３８３を移動した）第２の光パルスの第１のフラクションと同時に出力ビームスプリッタ１３８６に到達するであろう。

パルスは、コヒーレントであり、従って、それらは、ビームスプリッタにおいて干渉する。出力は、位相差に依存する。位相差がゼロの場合、検出器１３８７において検出がある。その一方で、位相差がπの場合、検出器１３８８において検出がある。位相変調器において印加された位相変調間の差の任意の他の値については、光子が検出器１３８７又は検出器１３８８において出力し得るという有限の確率があるであろう。

第１の光パルスの第２のフラクションと第２の光パルスの第１のフラクションとの間の位相差はゼロであり、従って、検出器１３８７は、検出を記録する。これは、０のビット値に対応する。第２の光パルスの第２のフラクションと第３の光パルスの第１のフラクションとの間の位相差はπであり、従って、検出器１３８８は、検出を記録する。各光パルスのフラクションの両方が干渉し、検出を生じさせることができる。具体的には、ｎ番目のパルスの第２のフラクションは、（ｎ＋１）番目のパルスの第１のフラクションに常に干渉することができ、検出をもたらす。これは、各パルスが後続する１つとコヒーレントであるので起こる。どの検出器が検出を記録するかは、位相値が０であるか又はπであるかに依存する。受信機において、ＰＩＣの温度はまた、干渉可視度を最大化するために安定化される。

説明は、光パルスのフラクションに言及しているが、パルスが平均でパルス当たり１つ未満の光子を有する応用では、各光子は、長いアームに沿って進むか、又は短いアームに沿って進むかのうちのいずれかとなる。これらのケースでは、任意の検出器において検出される光子は、任意の他の検出器における検出イベントをもたらすことはできない。

光デバイスが量子通信システム中で使用されるいくつかの実施形態では、減衰器は、光デバイスから放射された光パルスの強度を低減する。いくつかの実施形態では、強度は、光パルスが１０個以下の光子を備えるように低減される。いくつかの実施形態では、パルス当たりの光子の平均数は、１未満である。代替として、ＰＩＣ１０１は、他の量子デバイスとして構成される。図１３（ａ）～（ｃ）及び図１４（ａ）～（ｃ）は、量子乱数生成器（ＱＲＮＧ）として構成されたＰＩＣ１０１の例を示す。

図１３（ａ）は、利得切替レーザ１４０３と、非対称マッハツェンダ干渉計（ＡＭＺＩ）とも呼ばれる時間遅延干渉計１４０５と、光検出器１４０７とを備える、ＰＩＣ１４０１を示す。利得切替レーザ１４０３は、本明細書に説明されるように、各々が互いに関連するランダム位相を有するパルスを作り出すように構成される。パルスは、導光セクション（図示せず）を介してＡＭＺＩ１４０５に向けられる。ＡＭＺＩは、長いアームが遅延素子を備えることを除いて、上述されたＭＺＩと同様である。遅延されたパルスと遅延されていないパルスとは、ＡＭＺＩ中の２×２の方向結合器中で干渉させられ、干渉されたパルスは、光検出器１４０７に向けられ、ここで、干渉されたパルスの強度は、信号に変換される。干渉されたパルスの強度に対応する信号は、基準パルス及び遅延されたパルスの位相がランダムであるので、ランダム値を有する。乱数は、干渉されたパルスのランダム強度から生成され得る。ここで、光検出器は、図１３（ａ）及び１３（ｂ）に示されるようにオンチップであり得るか（ＰＩＣ１０１中に集積され得る）、又は図１３（ｃ）に示されるようにオフチップであり得る。オフチップである場合、モジュール１００の光インターフェース１０５、１０６は、ＰＩＣ１０１からの光をオフチップで設けられた光検出器に結合するために使用される。オンチップである場合、モジュールの電気インターフェースは、測定された強度を読み出すために使用される。利得切替レーザは、図１３（ａ）及び１３（ｃ）に示されるようにオンチップであり得るか（ＰＩＣ１０１中に集積され得る）、又は図１３（ｂ）に示されるようにオフチップであり得る。オフチップである場合、モジュール１００の光インターフェース１０５、１０６は、オフチップで設けられた利得切替レーザからの光をＰＩＣに結合するために使用される。

図１４（ａ）～１４（ｃ）は、ＰＩＣ１４１１の更なる例を示す。しかしながら、ここでは、図１３（ａ）～１３（ｃ）のＡＭＺＩの代わりに、マルチモード干渉計が使用される。図１４（ａ）では、２つの独立したパルスレーザ、即ち、レーザ１ １４１２及びレーザ２ １４１３は、等しい反復率で駆動される。２つのレーザ１４１２、１４１３は、同じ強度及び波長で光を出力する。反復率が十分に低いと、パルスのストリームからの各パルスは、ランダム位相を有し得る。更に、各レーザからのパルスのストリームは、互いに独立しており、従って、各レーザからのパルスは、互いに対してランダム位相を有する。２つのレーザからのパルスは、時間的に重複し、例えば、２×２の方向結合器又はビームスプリッタであり得るマルチモード干渉計１４１５中で干渉される。干渉された信号は、光検出器１４１７に送られ、ここで、干渉されたパルスの強度は、信号に変換される。干渉されたパルスの強度に対応する信号は、レーザ１ １４１２及びレーザ２ １４１３からのパルスの位相がランダムであるので、ランダム値を有する。乱数は、干渉されたパルスのランダム強度から生成され得る。

ここで、光検出器１４１７は、図１４（ａ）及び１４（ｂ）に示されるようにオンチップであり得るか（ＰＩＣ１０１中に集積され得る）、又は図１４（ｃ）に示されるようにオフチップであり得る。オフチップである場合、モジュール１００の光インターフェース１０５、１０６は、ＰＩＣ１０１からの光をオフチップで設けられた光検出器に結合するために使用される。オンチップである場合、モジュールの電気インターフェースは、測定された強度を読み出すために使用される。利得切替レーザ１４１２及び１４１３は、図１４（ａ）及び１４（ｃ）に示されるようにオンチップであり得るか（ＰＩＣ１０１中に集積され得る）、又は図１４（ｂ）に示されるようにオフチップであり得る。オフチップである場合、モジュール１００の光インターフェース１０５、１０６は、オフチップで設けられた利得切替レーザからの光をＰＩＣ１０１に結合するために使用される。

別の実施形態では、ＰＩＣ１０１は、量子計算において使用するために構成される。図１５（ａ）～１５（ｃ）は、そのようなモジュール１４２１を示す。モジュール１４２１は、外部で又はモジュール内で作り出された単一光子を処理することができるフォトニック集積量子プロセッサ１４２３を備える。プロセッサ１４２３の制御は、ホスト電子基板で可能である。フォトニック量子プロセッサでは、導波路回路（waveguide circuit）が、単一光子を供給される。導波路回路は、光子をルーティングし、干渉、エンタングルメントを生成し、量子アルゴリズムに従って計算を実行するために使用される。そのようなプロセッサの例は、ＧＢ２５５５３９８に議論されている。

図１５（ａ）は、処理導波路回路１４２３によって処理される単一光子入力がオフチップで生成され、検出器アレイ１４２５を介して処理後に検出される図を示す。検出器アレイ１４２５は、電子信号を出力し、それは、図１のプラグ１０５を介してチップから出力される。

図１５（ｂ）では、量子プロセッサ１４２３への光入力が、光子アレイ１４２７を介してチップ上で生成される。ここで、プロセッサは、光信号を処理し、光インターフェース１０５、１０６（図１）を使用して外部検出器にそれらを出力する。

光がオフチップで生成されるように処理され、プロセッサから出力される光信号がオフチップで検出されることも可能である。そのような配置は、図１５（ｃ）に示される。ここで、光は、チップに入り、光は、同じ側からチップを出る。図１６は、受信機中で使用され得るデバイスについての作製シーケンスの例を示す。この例では、受信機は、例えば、ＧＢ２５５１４８３において説明されたタイプのデバイスである。完全を期すために、このデバイスの説明が、以下に含まれる。

この例では、デバイスは、光子検出デバイスの一部であるアバランシェフォトダイオード（avalanche photodiode）である。デバイスは、半導体サブストレート上に集積されたアバランシェ増倍領域（avalanche multiplication region）を有する検出領域を備える。

デバイスは、検出するように設計されている光の波長に応じて、１つ以上の半導体材料から作製され得る。

各検出領域は、アバランシェ増倍領域を備える。検出領域毎に、対応するコンタクトがある。このケースでは、コンタクトは、アノードコンタクトであるが、これは、代替的に、カソードコンタクトであることができることが理解されるであろう。各アノードコンタクトは、メタルコンタクト領域３０８に接続される。

ヘテロ構造の基礎は、サブストレート３０１であり、その上に、後続の層構造が作製される。サブストレートは、例えば、ＩｎＰサブストレートであり得る。

均一のヘテロ層、即ち、第２の層３０２が、そのサブストレート３０１上に堆積される。第２の層３０２は、例えば、非ドープ（un-doped）又は軽ドープ（lightly doped）ｎ－型ＩｎＧａＡｓ層であり得る。

均一のｎ＋型ヘテロ層、即ち、高ドープ（highly doped）層３０４が、その第２の層３０２上に堆積される。この層は、例えば、高ドープｎ－型ＩｎＰ層であり得る。

均一の層、即ち、第１の層３０３が、その高ドープ層３０４上に堆積される。第１の層３０３は、例えば、非ドープ又は軽ドープｎ－型ＩｎＰ層であり得る。

作製におけるこのステージのデバイスの断面図が、ｉに示される。

高ドープｐ－型材料のエリア３０５が、第１の層３０３に組み込まれる。エリアは、例えば、Ｚｎ拡散によって、又は代替として、ガス浸漬レーザドーピング（gas immersion laser doping）若しくはイオン注入によって組み込まれ得る。

実施形態では、ガードリング領域３０６を形成する、高ドープ材料の更なるエリアもまた、第１の層３０３に組み込まれる。ガードリング領域は、高ドープ領域３０５と同じステップで、又は別個のステップで、及び同じ方法によって、又は異なる方法によって形成され得る。

作製におけるこのステージのデバイスの断面図が、ｉｉに示される。

代替の実施形態では、第１の層３０３及び第２の層３０２は、ケイ素であり得、それにおいて、ｐ－型及びｎ－型ドーピングが、ホウ素又はリン不純物を使用してそれぞれ達成され得る。デバイスは、代替として、シリコン－ゲルマニウムヘテロ構造に基づき得るか、又はＩＩＩ－Ｖ族半導体のうちの任意のものに基づき得る。

代替の実施形態では、デバイスは、高ｎ－ドープ領域３０５を備え、それは、例えば、ガス浸漬レーザドーピング、注入、又は拡散によって中ドープ（moderately doped）ｎ－型ヘテロ層３０３に組み込まれる。

パッシベーション層（passivation layer）３０７が、各高ドープ領域３０５の上の表面の一部分を除いて、デバイスの表面上に堆積される。パッシベーション層３０７は、誘電体、例えば、窒化ケイ素又は酸化ケイ素であり得る。

作製におけるこのステージのデバイスの断面図が、ｉｉｉに示される。

各検出領域に対応するメタルコンタクト領域３０８は次いで、パッシベーション層の端部分及び高ドープ領域３０５の内部分の外部分上に堆積される。例えば、メタルコンタクト領域３０８は、高ドープｐ－型領域がＩｎＰであるクロム／金二重層であり得る。作製された層に対するサブストレートの反対面上のメタルコンタクト領域は、異なる金属又は半導体であり得る。

作製におけるこのステージのデバイスの断面図が、ｉｖに示される。

反射防止膜３０９が、高ドープ領域３０５の残りの部分上に堆積され得る。反射防止膜３０９の材料は、復号器を対象とした光の波長に依存し得る。例えば、ＩｎＰベースの検出器の場合、表面での反射が最小となるように、選択された厚さを有する窒化ケイ素が使用され得る。

作製におけるこのステージのデバイスの断面図が、ｖに示される。

上記の例では、高ドープ領域３０５の２つの露出部分があるので、２つの検出器が作製される。しかしながら、作製はまた、単に１つの検出器だけのために使用されることができる。

図１７（ａ）及び１７（ｂ）は、コヒーレント源９０１又は利得切替レーザ９０３を実装するためにＰＩＣ１０１上に設けられることができる分布ブラッグ反射器（ＤＢＲ：distributed Bragg reflector）レーザの概略図を示す。図１７（ａ）及び（ｂ）は、ＤＢＲレーザを示すが、分布帰還型（ＤＦＢ：distributed feedback）レーザ又はリッジ型レーザ（ridge lasers）が代替として使用され得ることが理解されるであろう。

レーザは、グレーティング（grating）領域を備え得る。グレーティング領域は、アクティブ領域とは別個であり得るか、又はアクティブ領域は、グレーティングを備え得る。アクティブ領域とグレーティングとが別個であるレーザは、ＤＢＲ（分布ブラッグ反射器）レーザと呼ばれる。ＤＢＲは、図１７（ａ）及び１７（ｂ）に示される。アクティブ領域がグレーティングを備えるレーザは、ＤＦＢレーザである。

ＤＢＲは、図１７（ａ）及び１７（ｂ）に示される。図１７（ａ）は、ＤＢＲの側面図を示し、図１７（ｂ）は、断面正面図を示す。アクティブエリアは、多重量子井戸領域（ＭＱＷ：multi quantum well）を備える。ＭＱＷ領域は、複数の量子井戸層を備える。レーザが１．５５ｕｍ動作のために構成される場合、ＭＱＷ領域は、例えば、ＡｌＩｎＧａＡｓ／ＩｎＰ、ＡｌＩｎＧａＡｓ／ＡｌＩｎＡｓ、ＩｎＧａＡｓＰ／ＩｎＰ、ＩｎＧａＡｓＰ／ＡｌＩｎＡｓ、又はＩｎＧａＡｓ／ＡｌＩｎＧａＡｓなどの材料の交替層を備える。全てのこれらの層は、ＩｎＰサブストレートに格子整合される（lattice matched）。

デバイスは、サブストレート４００を備える。サブストレートの１つの表面上に、ｎ－コンタクト４２６がある。サブストレート４００の反対面の上に重なり、且つそれと接触しているのは、バッファ層４０６である。サブストレート４００とバッファ層４０６との両方は、ｎ－型層である。代替として、構造は、サブストレート４００がｐ－型層であるように逆にされることができる。層は、ｎ－ドープＩｎＰであり得る。バッファ層４０６の上に重なり、且つそれと接触しているのは、ｎ－型層４０８である。ｎ－型層４０８は、ｎ－ドープＩｎＰであり得る。ｎ－型層４０８のストリップ上に重なり、且つそれと接触しているのは、第１の導波路材料４１０ａである。第１の導波路材料４１０ａ上に重なり、且つそれと接触しているのは、ＭＱＷ層４１２である。ＭＱＷ層４１２上に重なり、且つそれと接触しているのは、第２の導波路材料４１０ｂである。ストリップの両側上で、及びｎ－型層４０８上に重なり、且つそれと接触しているのは、ｐ－ドープＩｎＰであり得るｐ－型層４１６である。ｎ－型層４１８は、ｐ－型層４１６上に重なり、且つそれと接触しており、ｎ－ドープＩｎＰであり得る。ｐ－型層４２０は、第２の導波路層４１０ｂ及びｎ－型層４１８上に重なり、且つそれらと接触しており、ｐ－ドープＩｎＰであり得る。ｐ－型コンタクト層４２２は、ｐ－型層４２０上に重なり、且つそれと接触している。一実施形態では、ｐ－型コンタクト層４２２は、重ドープＩｎＰであり、即ち、層４２０のものよりも高いドーパント濃度を有する。ｐ－コンタクト金属４２４は、ｐ－コンタクト層４２２の一部上に重なり、且つそれと接触している。

図１７（ａ）の側面図に示されるように、ＭＱＷストリップは、デバイスの長さに沿って延びる。ＭＱＷストリップの一部にわたって第１のｐ－コンタクト４２４がある。光が放射される方向に沿った第１のｐ－コンタクト４２４下のストリップの一部の両側上では、第２の導波路材料中に回折格子４２８がある。

コヒーレント光源２０のＭＱＷストリップ中で光を生成するために、第１のｐ－コンタクト４２４とｎ－コンタクト４２６との間に電流が印加される。レーザのＭＱＷストリップ中で生成される光は、ＭＱＷ層に沿って放射される。光は、ｐ－型層４１６によって横方向に閉じ込められ、導波路層４１０ａ及びｂによって縦方向に閉じ込められる。光は、レーザのアパチャーを通じてＭＱＷ層を出る。

上記の実施形態の全てでは、チップ上に導波路を集積し、そのような導波路を組み合わせて、ＧＢ２５５５３９８中に説明されているものなどの光コンポーネントを形成する技法が使用されることができる。また、ＧＢ２５５５３９８中に教示されている作製技法は、上記のデバイスのうちの任意のものを作製するために使用されることができる。

ある特定の実施形態が説明されたが、これらの実施形態は、例としてのみ提示されており、発明の範囲を限定することを意図されない。実際に、本明細書に説明された、新規のデバイス及び方法は、様々な他の形式で具現化され得、更に、本明細書に説明されたデバイス、方法、及び製品の形式における様々な省略、置換、及び変更が、本発明の趣旨から逸脱することなく行われ得る。添付の特許請求の範囲及びそれらの同等物は、本発明の範囲及び趣旨内にあるように、そのような形式及び修正をカバーすることを意図される。

Claims (27)

1. 量子フォトニック集積回路と、
   温度制御素子と、
   前記フォトニック集積回路と前記温度制御素子とを格納するように構成されたハウジングと、
   インターポーザチップと
   を備え、
   前記フォトニック集積回路は、前記温度制御素子に取り付けられ、前記フォトニック集積回路は、前記温度制御素子と熱交換状態にあり、
   前記温度制御素子は、前記ハウジングに直接取り付けられ、前記温度制御素子は、前記ハウジングと直接熱交換状態にあり、
   前記インターポーザチップは、前記フォトニック集積回路と前記温度制御素子との間に設けられる、光モジュール。
2. 前記インターポーザチップは、熱伝導チップキャリアを備える、請求項１に記載のモジュール。
3. 前記フォトニック集積回路に及び／又はそれから電気信号をルーティングするように構成された回路基板を備える、請求項１又は２に記載のモジュール。
4. 前記インターポーザチップは、前記フォトニック集積回路から前記回路基板に電気信号をルーティングするように構成される、請求項３に記載のモジュール。
5. 前記ハウジングは、熱を散逸させるように構成される、請求項１乃至４のうちのいずれか１項に記載のモジュール。
6. 温度センサを備え、前記温度センサは、前記フォトニック集積回路の温度を監視するように構成される、請求項１乃至５のうちのいずれか１項に記載のモジュール。
7. 前記温度センサは、前記フォトニック集積回路上に設けられる、請求項６に記載のモジュール。
8. 前記フォトニック集積回路に光を集光又は注入するように構成された光コンポーネントを備える、請求項１乃至７のうちのいずれか１項に記載のモジュール。
9. 前記温度制御素子は、熱電冷却器又は抵抗加熱器を備える、請求項１乃至８のうちのいずれか１項に記載のモジュール。
10. 前記フォトニック集積回路は、
    量子通信送信機、
    量子通信受信機、
    量子乱数生成器、及び／又は、
    量子情報プロセッサ
    として動作するように構成される、請求項１乃至９のうちのいずれか１項に記載のモジュール。
11. 量子フォトニック集積回路と、
    温度制御素子と、
    前記フォトニック集積回路と前記温度制御素子とを格納するように構成されたハウジングと
    を備え、
    前記フォトニック集積回路は、前記温度制御素子に取り付けられ、前記フォトニック集積回路は、前記温度制御素子と熱交換状態にあり、
    前記温度制御素子は、前記ハウジングに直接取り付けられ、前記温度制御素子は、前記ハウジングと直接熱交換状態にある、光モジュールと、
    ホスト電子基板と
    を備え、前記光モジュールは、前記ホスト電子基板にプラグ接続されるように構成される、システム。
12. 前記ホスト電子基板は、前記フォトニック集積回路を制御するための電気信号を生成するように構成される、請求項１１に記載のシステム。
13. 前記ホスト電子基板は、前記温度制御素子を制御するための電気信号を生成するように構成される、請求項１１又は１２に記載のシステム。
14. 前記ホスト電子基板は、前記フォトニック集積回路によって生成された電気信号を獲得するように構成される、請求項１１乃至１３のうちのいずれか１項に記載のシステム。
15. 量子通信システムのための送信ユニットであって、前記送信ユニットは、
    請求項１１乃至１４のうちのいずれか１項に記載の前記システムを備え、前記フォトニック集積回路は、
    量子ビットを生成するように構成された量子ビット源と、
    受信ユニットに送信するための前記生成された量子ビットを符号化するように構成された量子ビット符号化器と、
    前記量子ビットの強度を変調するように構成された強度制御素子と
    を備える、送信ユニット。
16. 量子通信システムのための受信ユニットであって、前記受信ユニットは、
    請求項１１乃至１４のうちのいずれか１項に記載の前記システムを備え、前記フォトニック集積回路は、送信ユニットによって生成された符号化された量子ビットを復号するように構成された量子ビット復号器を備える、受信ユニット。
17. 量子通信システムであって、
    請求項１５に記載の前記送信ユニットと、
    請求項１６に記載の前記受信ユニットと、
    前記送信ユニットを前記受信ユニットに接続するように構成された光リンクと
    を備える、量子通信システム。
18. インターポーザチップを備え、前記インターポーザチップは、前記フォトニック集積回路と前記温度制御素子との間に設けられる、請求項１１に記載のシステム。
19. 前記インターポーザチップは、熱伝導チップキャリアを備える、請求項１８に記載のシステム。
20. 前記フォトニック集積回路に及び／又はそれから電気信号をルーティングするように構成された回路基板を備える、請求項１１、１８又は１９に記載のシステム。
21. 前記インターポーザチップは、前記フォトニック集積回路から前記回路基板に電気信号をルーティングするように構成される、請求項１８又は１９に従属する請求項２０に記載のシステム。
22. 前記ハウジングは、熱を散逸させるように構成される、請求項１１、又は請求項１８乃至２１のうちのいずれか１項に記載のシステム。
23. 温度センサを備え、前記温度センサは、前記フォトニック集積回路の温度を監視するように構成される、請求項１１、又は請求項１８乃至２２のうちのいずれか１項に記載のシステム。
24. 前記温度センサは、前記フォトニック集積回路上に設けられる、請求項２３に記載のシステム。
25. 前記フォトニック集積回路に光を集光又は注入するように構成された光コンポーネントを備える、請求項１１、又は請求項１８乃至２４のうちのいずれか１項に記載のシステム。
26. 前記温度制御素子は、熱電冷却器又は抵抗加熱器を備える、請求項１１、又は請求項１８乃至２５のうちのいずれか１項に記載のシステム。
27. 前記フォトニック集積回路は、
    量子通信送信機、
    量子通信受信機、
    量子乱数生成器、及び／又は、
    量子情報プロセッサ
    として動作するように構成される、請求項１１、又は請求項１８乃至２６のうちのいずれか１項に記載のシステム。

Images