JP7212437B2 - Semiconductor device, its manufacturing method and semiconductor manufacturing system - Google Patents

Semiconductor device, its manufacturing method and semiconductor manufacturing system Download PDF

Info

Publication number
JP7212437B2
JP7212437B2 JP2020518622A JP2020518622A JP7212437B2 JP 7212437 B2 JP7212437 B2 JP 7212437B2 JP 2020518622 A JP2020518622 A JP 2020518622A JP 2020518622 A JP2020518622 A JP 2020518622A JP 7212437 B2 JP7212437 B2 JP 7212437B2
Authority
JP
Japan
Prior art keywords
type layer
junction
group
forming
narrow bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020518622A
Other languages
Japanese (ja)
Other versions
JP2020537335A (en
JP2020537335A5 (en
Inventor
デソーザ、ジョエル、ペレイラ
リー、ニン
ヤオ、ヤオ
サダナ、デヴェンドラ
リー、ユンセオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020537335A publication Critical patent/JP2020537335A/en
Publication of JP2020537335A5 publication Critical patent/JP2020537335A5/ja
Application granted granted Critical
Publication of JP7212437B2 publication Critical patent/JP7212437B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H01L31/0336—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032 in different semiconductor regions, e.g. Cu2X/CdX hetero- junctions, X being an element of Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、一般に、室温で整流特性を有して動作するナロー・バンドギャップ半導体を有するダイオードを製造するための方法、装置に関する。より詳細には、本発明は、ヘテロ接合ナロー・バンドギャップ・ダイオードおよびその製造の方法に関する。 The present invention relates generally to methods and apparatus for fabricating diodes having narrow bandgap semiconductors that operate with rectifying properties at room temperature. More particularly, the present invention relates to heterojunction narrow bandgap diodes and methods of fabrication thereof.

接合ダイオードは、順方向分極（すなわち、ｐ型半導体に印加した正電圧およびｎ型半導体に印加した負電圧）におけるしきい値電圧、典型的にはシリコンｐ－ｎダイオードに関して０．６Ｖ、よりも上の分極に対して低いインピーダンスを、そして逆方向分極でははるかに高いインピーダンスを示す基本の半導体デバイスである。本質的に、理想的なダイオードは、電流の流れの１つの方向には導電体であり、反対方向には絶縁体である。 Junction diodes have a threshold voltage at forward polarization (i.e., positive voltage applied to the p-type semiconductor and negative voltage applied to the n-type semiconductor), typically 0.6 V for silicon pn diodes, than It is a basic semiconductor device that exhibits low impedance for up polarization and much higher impedance for reverse polarization. Essentially, an ideal diode is a conductor in one direction of current flow and an insulator in the opposite direction.

光検出器ダイオードは、光吸収に対して伝導が敏感であるダイオードである。光検出器ダイオードは、限定しないが、可視、紫外、および赤外を含め波長の特定の範囲の光に反応するために作成される。例えば、ｘ線検出器およびガンマ線検出器ダイオードは、他の高エネルギー・フォトンを検出すると導通する。 A photodetector diode is a diode whose conduction is sensitive to light absorption. Photodetector diodes are made to respond to a particular range of wavelengths of light, including but not limited to visible, ultraviolet, and infrared. For example, x-ray detector and gamma-ray detector diodes conduct when they detect other high-energy photons.

固体物理では、エネルギー・ギャップまたはバンドギャップとも呼ばれる、バンド・ギャップは、電子状態が存在できない固体中のエネルギー範囲である。固体の電子的バンド構造のグラフでは、バンド・ギャップは、一般に、絶縁体および半導体内の価電子帯の最上部と伝導帯の底部との間の（電子ボルト「ｅＶ」での）エネルギー差を呼ぶ。バンドギャップは、固体内の原子に結び付いた価電子を引き上げて、結晶格子内を自由に動き、そして電流を伝導する電荷キャリアとして働く伝導電子にするために必要な最小エネルギーである。 In solid-state physics, the bandgap, also called energy gap or bandgap, is the range of energies in a solid in which electronic states cannot exist. In a graph of the electronic band structure of a solid, the band gap generally measures the energy difference (in electron volts "eV") between the top of the valence band and the bottom of the conduction band in insulators and semiconductors. call. The bandgap is the minimum energy required to lift a valence electron bound to an atom in a solid into a conduction electron that is free to move in the crystal lattice and act as a charge carrier to conduct current.

本発明は、ヘテロ接合ナロー・バンドギャップを有する半導体デバイス、その製造方法および半導体製造システムを提供する。 The present invention provides a semiconductor device having a heterojunction narrow bandgap, a method of manufacturing the same, and a semiconductor manufacturing system.

本発明の実施形態は、方法、デバイス、および光検出器システムを提供する。本発明のある実施形態は、半導体デバイスの形態を取り、前記半導体デバイスは、ｎ型にドープした酸化亜鉛層と、周期律表の第３Ａ列および第５Ａ列からの元素のナロー・バンドギャップ材料から形成されたｐ型層と、前記ｎ型層と前記ｐ型層との間の接合とを含み、前記接合がある温度範囲で整流特性を有するヘテロ接合ダイオードとして動作可能であり、前記温度範囲が室温のところに上限を有し、これにより室温で動作可能であるヘテロ接合ダイオードを提供する。 Embodiments of the present invention provide methods, devices and photodetector systems. Some embodiments of the present invention take the form of a semiconductor device comprising an n-type doped zinc oxide layer and a narrow bandgap material of elements from columns 3A and 5A of the periodic table. and a junction between said n-type layer and said p-type layer, said junction being operable as a heterojunction diode having rectifying properties over a temperature range, said temperature range has an upper limit at room temperature, thereby providing a heterojunction diode that can operate at room temperature.

前記３Ａ族の元素はインジウムであってもよく、前記５Ａ族の元素はアンチモンであってもよい。したがって、実施形態は、室温で動作可能である前記ヘテロ接合ダイオード用の特定のタイプの材料を提供する。 The Group 3A element may be indium and the Group 5A element may be antimony. Embodiments therefore provide a particular type of material for the heterojunction diode that is operable at room temperature.

前記ナロー・バンドギャップ材料は、アンチモン化インジウム（ＩｎＳｂ）を含むことができる。 The narrow bandgap material can include indium antimonide (InSb).

前記ｐ型層は、前記ナロー・バンドギャップ材料の単結晶を含むことができる。 The p-type layer may comprise a single crystal of the narrow bandgap material.

前記ｎ型層は、アルミニウムをドープした酸化亜鉛を含むことができる。 The n-type layer may comprise zinc oxide doped with aluminum.

本発明のある実施形態は、窓構造をさらに含み、前記窓構造は、光が前記ｎ型層に達することを可能にし、これにより光検出のために使用可能になるように前記ヘテロ接合ダイオードのためのさらなる構造を提供する。 An embodiment of the present invention further comprises a window structure, said window structure allowing light to reach said n-type layer, thereby making said heterojunction diode usable for light detection. provides further structure for

本発明のある実施形態は、前記半導体デバイスを製造するための製造方法を含む。 An embodiment of the invention includes a manufacturing method for manufacturing the semiconductor device.

本発明の特質と考えられる新規な特徴が、別記の特許請求の範囲に記載されている。しかしながら、発明それ自体、ならびに使用の好ましいモード、そのさらなる目的および利点は、添付した図面とともに読んだときに本発明の例示の実施形態の下記の詳細な説明を参照することによって最も良く理解されるだろう。 The novel features believed characteristic of the invention are set forth in the appended claims. The invention itself, however, as well as the preferred mode of use, further objects and advantages thereof, are best understood by reference to the following detailed description of illustrative embodiments of the invention when read in conjunction with the accompanying drawings. right.

半導体のエネルギー・バンド図である。1 is an energy band diagram of a semiconductor; FIG. 光検出器に関するエネルギー・バンド図である。FIG. 4 is an energy band diagram for a photodetector; 本発明を具現化しているｐ－ｎ接合を使用して形成した例のダイオードの概略的なブロック図である。1 is a schematic block diagram of an example diode formed using a pn junction embodying the invention; FIG. 例示の実施形態にしたがって室温で動作することができる本発明を具現化しているヘテロ接合ナロー・バンドギャップ光検出器ダイオードの例の実装形態の概略的ブロック図である。1 is a schematic block diagram of an example implementation of a heterojunction narrow bandgap photodetector diode embodying the present invention capable of operating at room temperature according to an illustrative embodiment; FIG. ヘテロ接合ナロー・バンドギャップ光検出器ダイオードのもう１つの例の実装形態の概略的ブロック図である。FIG. 4 is a schematic block diagram of another example implementation of a heterojunction narrow bandgap photodetector diode; 本発明の実施形態による、室温で平衡状態におけるＡｌドープのＺｎＯおよびｐ型ＩｎＳｂにより形成したヘテロ接合のエネルギー・バンド図である。FIG. 4 is an energy band diagram of a heterojunction formed by Al-doped ZnO and p-type InSb in equilibrium at room temperature according to embodiments of the present invention; 本発明を具現化しているヘテロ接合ダイオードの動作のグラフである。Fig. 4 is a graph of the operation of a heterojunction diode embodying the invention; 室温で光検出性能を示す本発明を具現化しているヘテロ接合ナロー・バンドギャップ・ダイオードを製造するための例のプロセスのフローチャートである。1 is a flowchart of an example process for fabricating a heterojunction narrow bandgap diode embodying the present invention that exhibits photodetection performance at room temperature.

図１は、バンドギャップを図説している単純化したチャートを描いている。Ｅｖは、物質の価電子帯の最大エネルギー・レベルであり、Ｅｃは、同じ物質の伝導帯の最小エネルギー・レベルであり、そしてＥｇは、物質を電導性にさせるために電子が価電子帯から伝導帯へとジャンプするためのエネルギー・ギャップ－すなわち、バンドギャップ・エネルギー－である。 FIG. 1 depicts a simplified chart illustrating the bandgap. Ev is the maximum energy level of the valence band of a material, Ec is the minimum energy level of the conduction band of the same material, and Eg is the maximum energy level in which electrons can escape from the valence band to make the material conductive. It is the energy gap for jumping to the conduction band—ie, the bandgap energy.

図２は、バンドギャップの光励起遷移のチャートを描いている。エネルギーがバンドギャップＥｇを超えるフォトンに物質が曝されたときに、電子は、価電子帯から伝導帯へとジャンプすることができる。 FIG. 2 depicts a chart of the photoexcited transition of the bandgap. Electrons can jump from the valence band to the conduction band when the material is exposed to photons whose energies exceed the bandgap Eg.

ナロー・バンドギャップを有するダイオードは、例えば、１ミクロンより長い、長波長光に対して望ましい。ここで、ナロー・バンドギャップを、１ｅＶ未満と定義する。 A diode with a narrow bandgap is desirable for long wavelength light, eg, longer than 1 micron. Here, a narrow bandgap is defined as less than 1 eV.

狭くない（例えば、上記の例のうちのいくつかでは１ｅＶよりも大きい）バンドギャップは、大きいまたは高いバンドギャップである。バンドギャップが狭くなるほど、物質が伝導性になるために必要なエネルギーは少ない。光検出用ダイオードのケースでは、バンドギャップが狭くなるほど、ダイオードを伝導性へとトリガするために、より小さなエネルギーのフォトンしか必要としない。 A bandgap that is not narrow (eg, greater than 1 eV in some of the examples above) is a large or high bandgap. The narrower the bandgap, the less energy a material needs to become conductive. In the case of photodetector diodes, the narrower the bandgap, the less energy photons are required to trigger the diode to become conductive.

いくつかのナロー・バンドギャップ光検出用ダイオードが、現在入手可能である。現在入手可能なナロー・バンドギャップを有する光検出器ダイオードは、熱キャリア発生を減少させるため、したがって信号対雑音比を大きくするためにこれらのダイオードを液体窒素温度７７ケルビンまたは摂氏－１９６度（℃）まで冷却する必要があるという理由で使用することが難しい。 Several narrow bandgap photodetecting diodes are currently available. Currently available photodetector diodes with narrow bandgaps have been tested at liquid nitrogen temperatures of 77 Kelvin or -196 degrees Celsius (°C) to reduce thermal carrier generation and thus increase the signal-to-noise ratio. ) is difficult to use.

ダイオードは、ｎ型材料（ｎドープの材料とも呼ばれる）とｐ型材料（ｐドープの材料としても呼ばれる）との間の電気的接合を含む。接合は、ｐ－ｎ接合としても呼ばれる。 A diode includes an electrical junction between an n-type material (also called n-doped material) and a p-type material (also called p-doped material). Junctions are also called pn junctions.

本発明の実施形態は、ナロー・バンドギャップを有するｐ－ｎダイオードを提供し、半導体は、室温で整流特性を示すことができ、これが室温でまたは超低温に冷却することを必要とせずに、長波長のフォトンの検出を可能にする。 Embodiments of the present invention provide a pn diode with a narrow bandgap, the semiconductor can exhibit rectifying properties at room temperature, which can be used for long periods of time without the need for cooling at room temperature or to cryogenic temperatures. Allows detection of photons of wavelengths.

本発明の実施形態は、これゆえ一般に、ヘテロ接合ナロー・バンドギャップ・ダイオードを低温で動作させるために上に説明した必要性に対処し、解決する。本発明の実施形態はまた、室温で整流特性を示すナロー・バンドギャップ半導体を利用するヘテロ接合ダイオードの製造方法を提供する。 Embodiments of the present invention thus generally address and solve the above-described need for low temperature operation of heterojunction narrow bandgap diodes. Embodiments of the present invention also provide methods of fabricating heterojunction diodes that utilize narrow bandgap semiconductors that exhibit rectifying properties at room temperature.

本発明を具現化している装置は、大きなバンドギャップ半導体および室温以下で動作することができるナロー・バンドギャップ半導体により形成されたヘテロ接合ダイオードである。本発明のもう１つの実施形態は、装置の製造方法である。本発明の実施形態を、既存の半導体製造システム、スタンドアロン・アプリケーションまたは、これらのいくつかの組み合わせとともに動作する別のアプリケーションとして、フォトリソグラフィ・システムなどの既存の半導体製造システムの修正形態として構成することができる。例えば、アプリケーションは、本明細書において説明したように、室温で動作できるヘテロ接合ナロー・バンドギャップ・ダイオードを製造するために、半導体製造システムに本明細書において説明した方法のステップを実行するようにさせる。 A device embodying the invention is a heterojunction diode formed from a large bandgap semiconductor and a narrow bandgap semiconductor that can operate at room temperature or below. Another embodiment of the invention is a method of manufacturing a device. Configure embodiments of the present invention as modifications of existing semiconductor manufacturing systems, such as photolithography systems, as separate applications that operate with existing semiconductor manufacturing systems, stand-alone applications, or some combination thereof. can be done. For example, an application may be directed to a semiconductor manufacturing system to perform the method steps described herein to fabricate a heterojunction narrow bandgap diode capable of operating at room temperature, as described herein. Let

単に説明の明確さのために、そして説明に対する何らかの限定をほのめかさずに、本発明の実施形態を、本明細書において説明する新規なｐ－ｎ接合を使用するダイオード型の半導体デバイスを使用して説明する。実施形態を、低エネルギー光放射を用いたナロー・バンドギャップ遷移が室温で望まれる異なるタイプの半導体デバイスを用いて実装することができ、このような他の半導体デバイスは、本発明の範囲内であると考えられる。 Merely for clarity of description, and without implying any limitation to the description, embodiments of the present invention will be described as diode-type semiconductor devices using the novel pn junctions described herein. Use and explain. Embodiments can be implemented with different types of semiconductor devices in which a narrow bandgap transition with low-energy optical radiation is desired at room temperature; such other semiconductor devices are within the scope of the present invention. It is believed that there is.

さらにその上、ｐ－ｎ接合の単純化した図を、図では使用している。実際の製造では、本明細書には示さないもしくは説明しない追加の構造、または本明細書に示しそして説明したものとは異なる構造を、本発明の範囲から乖離せずに提示することができる。同様に、本発明の範囲内で、例の半導体デバイスにおいて示したまたは説明した構造を、同じ材料からであるが異なる方法を使用して製造することができて、本明細書において説明したような同様の動作または結果をもたらす。 Furthermore, simplified diagrams of pn junctions are used in the figures. Additional structures not shown or described herein, or structures different from those shown and described herein, may be present in the actual manufacture without departing from the scope of the invention. Similarly, within the scope of the present invention, the structures shown or described in the example semiconductor devices can be fabricated from the same materials but using different methods, such as those described herein. produce a similar action or result.

例の構造、層、および形態の二次元図で別なふうに影を付けた部分は、本明細書において説明するように、例の製造における異なる構造、層、および形態を表すものとする。等価な材料が、本明細書において説明するように、材料、得られるデバイス、または両方の同じまたは類似の特性を示す限り、異なる構造、層、および形態を、説明した材料または説明した材料の他の適切な等価物を使用して製造することができる。 Differentially shaded portions in two-dimensional views of example structures, layers, and features are intended to represent different structures, layers, and features in example fabrication, as described herein. Different structures, layers, and morphologies may be used in conjunction with the materials described or other materials described, so long as the equivalent materials exhibit the same or similar properties of the materials, the resulting device, or both, as described herein. can be prepared using suitable equivalents of

本明細書に描いた形状の具体的な形、場所、位置または寸法は、このような特質が本発明の実施形態の特徴として明確に記述されない限り、本発明の実施形態に限定するものではない。形、場所、位置、寸法、またはこれらのいくつかの組み合わせは、単に図面および説明の明確さのために選択され、本発明の実施形態にしたがった目的物を実現するために実際のフォトリソグラフィにおいて使用されるはずの実際の形、場所、位置、または寸法から誇張されている、最小化されているまたはそうでなければ変更されていることがあってもよい。 The specific shapes, locations, locations or dimensions of features depicted herein are not intended to limit embodiments of the invention unless such features are explicitly stated to be characteristic of an embodiment of the invention. . Shapes, locations, positions, dimensions, or some combination thereof, have been chosen merely for clarity of illustration and description, and may be used in actual photolithography to achieve the objectives according to embodiments of the present invention. It may be exaggerated, minimized or otherwise altered from the actual shape, location, position or dimensions to be used.

さらにその上、本発明の実施形態を、単に例として特定の実際のまたは仮の半導体デバイスに関して説明する。本明細書において説明するステップを、同様の方式で様々なプレーナ半導体デバイスおよび非プレーナ半導体デバイスを製造するために適合させることができ、このような適合は、本発明の範囲内であると考えられる。具体的なコンタクト配置もまた、本発明の実施形態の様々な動作を説明するための例として使用されるにすぎない。当業者なら、別の方式で別の目的のためにｐ－ｎ接合への電気的なアクセスを同様に提供するために本発明の実施形態を使用することができるだろう、そしてこのような適合もまた、本発明の範囲内であると考えられる。 Furthermore, embodiments of the present invention are described with respect to particular real or hypothetical semiconductor devices by way of example only. The steps described herein can be adapted in a similar manner to fabricate a variety of planar and non-planar semiconductor devices, and such adaptations are considered within the scope of the present invention. . Specific contact arrangements are also used only as examples to illustrate various operations of embodiments of the present invention. Those skilled in the art will be able to use embodiments of the present invention to similarly provide electrical access to pn junctions for other purposes in other manners and such adaptations. are also considered to be within the scope of the present invention.

アプリケーションにおいて実施されるときに本発明の実施形態は、製造プロセスに本明細書において説明するようなある種のステップを実行させる。製造プロセスのステップが、いくつかの図に描かれている。すべてのステップが、特定の製造プロセスにおいて必要である訳ではなくてもよい。いくつかの製造プロセスを、本発明の範囲から乖離することなく、異なる順番で実施することがあり、ある複数のステップを組み合わせることがあり、あるステップを削除するもしくは置き換えることがあり、またはこれらのステップおよびステップの他の巧みな操作のいくつかの組み合わせを実行することがある。 Embodiments of the invention when implemented in an application cause the manufacturing process to perform certain steps as described herein. The steps of the manufacturing process are depicted in several figures. Not all steps may be required in a particular manufacturing process. Certain manufacturing processes may be performed in a different order, certain steps may be combined, certain steps may be omitted or replaced, or any combination thereof without departing from the scope of the present invention. Some combination of steps and other manipulations of steps may be performed.

本明細書において説明する本発明の実施形態の方法は、デバイスまたはデータ処理システム上で実行するように実装されると、室温以下で動作することができるヘテロ接合ナロー・バンドギャップ光検出器ダイオードを製造する際にデバイスまたはデータ処理システムの機能の実質的な進歩を含む。このように、本発明の実施形態の方法を実行することによるこのようなデバイスまたはデータ処理システムの実質的な進歩は、室温以下で整流特性を有するナロー・バンドギャップ半導体を用いたヘテロ接合の製造の改善にある。 The methods of embodiments of the invention described herein, when implemented to run on a device or data processing system, produce heterojunction narrow bandgap photodetector diodes capable of operating below room temperature. Includes substantial advancement in the functionality of a device or data processing system during manufacture. Thus, a substantial advance in such devices or data processing systems by carrying out the methods of embodiments of the present invention is the fabrication of heterojunctions using narrow bandgap semiconductors with rectifying properties at room temperature and below. in the improvement of

本発明の実施形態は、単に例として、デバイス、電気的特性、構造、形成、層の配向、方向、ステップ、動作、平面、構造、寸法、ニューメロシティ（numerosity）、データ処理システム、環境、構成要素、およびアプリケーションのうちのある種のタイプに関して説明する。これらのおよび他の類似の人工物のいずれかの具体的な表現は、本発明を限定するものではない。これらのおよび他の類似の人工物のいずれかの適切な表現を、本発明の範囲内で選択することができる。 Embodiments of the present invention describe, by way of example only, devices, electrical properties, structures, formations, layer orientations, orientations, steps, operations, planes, structures, dimensions, numerosity, data processing systems, environments, Certain types of components and applications are described. Specific representations of any of these and other similar artifacts are not limiting of the invention. Any suitable representation of these and other similar artifacts may be selected within the scope of the present invention.

さらにその上、本発明の実施形態を、任意のタイプのデータ、データ・ソース、またはデータ・ネットワークを通したデータ・ソースへのアクセスに関して実施することができる。任意のタイプのデータ・ストレージ・デバイスは、発明の範囲内で、データ処理システムにおいてローカルにまたはデータ・ネットワークを通してのいずれかで発明の実施形態にデータを提供できる。本発明の実施形態がモバイル・デバイスを使用して説明される場合には、モバイル・デバイスでの使用に適した任意のタイプのデータ・ストレージ・デバイスは、本発明の範囲内で、モバイル・デバイスにおいてローカルにまたはデータ・ネットワークを通してのいずれかでこのような実施形態にデータを提供できる。 Furthermore, embodiments of the present invention may be implemented with respect to any type of data, data sources, or access to data sources through data networks. Any type of data storage device may provide data to embodiments of the invention, either locally at the data processing system or over a data network, within the scope of the invention. Where embodiments of the present invention are described using mobile devices, any type of data storage device suitable for use with mobile devices is within the scope of the present invention. Data can be provided to such embodiments either locally in the , or through a data network.

本発明の実施形態が、単に例として特定のコード、設計、アーキテクチャ、プロトコル、レイアウト、図式、およびツールを使用して説明され、本発明に限定されない。さらにその上、本発明の実施形態を、説明の明確さのために単に例として特定のソフトウェア、ツール、およびデータ処理環境を使用していくつかの事例において説明する。本発明の実施形態を、他の同等のまたは類似の目的をもった構造、システム、アプリケーション、またはアーキテクチャとともに使用することができる。例えば、そのための他の同等のモバイル・デバイス、構造、システム、アプリケーション、またはアーキテクチャを、発明の範囲内で発明のこのような実施形態とともに使用することができる。本発明のある実施形態を、ハードウェア、ソフトウェア、またはその組み合わせで実装することができる。 Embodiments of the present invention are described using specific code, designs, architectures, protocols, layouts, schematics, and tools as examples only and not as limitations of the present invention. Furthermore, embodiments of the present invention are described in some instances using specific software, tools, and data processing environments as examples only for clarity of explanation. Embodiments of the present invention may be used in conjunction with other equivalent or similar purpose structures, systems, applications or architectures. For example, other equivalent mobile devices, structures, systems, applications or architectures therefor may be used with such embodiments of the invention within the scope of the invention. Certain embodiments of the invention may be implemented in hardware, software, or a combination thereof.

この説明では本発明の例を、説明の明確化のために使用するにすぎず、本発明に限定するものではない。追加のデータ、動作、行為、課題、活動、および巧みな操作は、この説明から創造できるだろう、そして同じことが、本発明の範囲内であると考えられる。 This description uses examples of the present invention only for clarity of explanation and is not intended to limit the present invention. Additional data, actions, actions, tasks, activities, and manipulations could be created from this description and are considered to be within the scope of the invention.

本明細書に列挙したすべての利点は、例にすぎず、本発明に限定するものではない。さらなる利点または異なる利点を、本発明の具体的な実施形態により実現することができる。さらにその上、本発明の特定の実施形態は、上に列挙した利点のいくつかまたはすべてを持っていても、何も持たなくてもよい。 All advantages listed herein are examples only and are not limiting of the present invention. Additional or different advantages may be realized through specific embodiments of the invention. Furthermore, particular embodiments of the invention may have some, all, or none of the above-listed advantages.

図３を参照して、この図は、本開示の実施形態にしたがって、ｐ－ｎ接合を使用して形成した例のダイオードのブロック概略図を描いている。ダイオード３００は、ｐ－ｎ接合３０２を含む。接合３０２を、ｎ型半導体材料３０４としてアルミニウム・ドープの酸化亜鉛（ＺｎＯ：ＡｌまたはＡＺＯ）およびｐ型半導体材料３０６としてアンチモン化インジウム（ＩｎＳｂ）を使用して形成する。インジウムは、周期律表では３Ａ族元素であり、アンチモンは、周期律表では５Ａ族元素である。２Ｂ族または３Ａ族元素あるいはその両方および５Ａ族または６Ａ族元素あるいはその両方を含む他の合金を、本明細書において説明するＩｎＳｂの振る舞いと類似の振る舞いを示すように、やはり形成することができる。ＡＺＯが、可視光および赤外光に透明であり、そしてヘテロ接合の形成を可能にするより大きなバンド・ギャップを有するという理由で、ＡＺＯを選択した。 Reference is made to FIG. 3, which depicts a block schematic diagram of an example diode formed using a pn junction, in accordance with an embodiment of the present disclosure. Diode 300 includes a pn junction 302 . Junction 302 is formed using aluminum-doped zinc oxide (ZnO:Al or AZO) as n-type semiconductor material 304 and indium antimonide (InSb) as p-type semiconductor material 306 . Indium is a Group 3A element on the periodic table, and antimony is a Group 5A element on the periodic table. Other alloys containing Group 2B and/or Group 3A elements and/or Group 5A and/or Group 6A elements can also be formed to exhibit behavior similar to that of InSb as described herein. . AZO was chosen because it is transparent to visible and infrared light and has a larger bandgap that allows the formation of heterojunctions.

材料３０４と３０６が接合３０２を形成するように構成される具体的な方式は、実装形態に特有であり、本発明の範囲から乖離することなく変えることができる。接合３０２を形成するために指定された材料の３０４と３０６を使用する実装形態は、（ｉ）材料３０４（もしくは３０６）が埋め込まれる、溶け込ませる、ドープされる、もしくは他の材料と混合される、（ｉｉ）追加の構造、層、材料が接合３０２のところにもしくは近接して形成されるもしくは使用される、（ｉｉｉ）追加の構造、層、材料が接合３０２に面する材料３０４（もしくは３０６）の側以外の他の側に形成されるもしくは使用される、またはこれらのいくつかの組み合わせであってさえも、本発明の範囲内である。 The specific manner in which materials 304 and 306 are configured to form junction 302 is implementation specific and can vary without departing from the scope of the invention. Implementations that use the specified materials 304 and 306 to form junction 302 are: (i) material 304 (or 306) embedded, fused, doped, or mixed with other materials; , (ii) additional structures, layers, materials are formed or used at or near junction 302; ), or even some combination thereof, is within the scope of the invention.

図４を参照して、この図は、室温で動作することが可能なヘテロ接合ナロー・バンドギャップ光検出器ダイオードの例の実装形態の概略的ブロック図を描いている。半導体デバイス４００は、図３のダイオード３００のより詳細にした例である。半導体デバイス４００は、アルミニウム（Ａｌ）をドープしたＺｎＯを含む層４０４を備える。ＡｌをＺｎＯにドープする１つの非限定的な例の方法は、原子層堆積（ＡＬＤ）法を使用することである。材料４０６は、Ｂｅ、Ｚｎ、またはＣｄのようなアクセプタ・ドーパントをドープしたＩｎＳｂを含む。 Referring to FIG. 4, this figure depicts a schematic block diagram of an example implementation of a heterojunction narrow bandgap photodetector diode capable of operating at room temperature. Semiconductor device 400 is a more detailed example of diode 300 in FIG. The semiconductor device 400 comprises a layer 404 comprising ZnO doped with aluminum (Al). One non-limiting example method of doping Al into ZnO is to use an atomic layer deposition (ALD) method. Material 406 comprises InSb doped with acceptor dopants such as Be, Zn, or Cd.

接合４０２は、図３における接合３０２の例である。代替の手法として、材料４０４の表面を直接に材料４０６の表面に相互に電気的に結合させることにより、接合４０２を形成することができる。 Bond 402 is an example of bond 302 in FIG. Alternatively, junction 402 can be formed by electrically coupling the surface of material 404 directly to the surface of material 406 to each other.

任意選択で、適切な材料４０８、例えば、酸化アルミニウム（Ａｌ２Ｏ３）の層を、材料４０６の表面パッシベーションを向上させるため、したがってダイオードの整流特性を向上させるために、材料４０４と４０６との間の介在層として、例えば、ＡＬＤを使用して、接合４０２のところにやはり堆積することができる。 Optionally, a layer of a suitable material 408, for example aluminum oxide ( Al2O3 ) , is added between materials 404 and 406 to improve the surface passivation of material 406 and thus improve the rectifying properties of the diode. An intervening layer in between can also be deposited at junction 402 using, for example, ALD.

層４１０と４１２を、コンタクト配置を可能にするために任意選択で製造する。電気回路内の他の構成要素と半導体デバイス４００を電気的に接続するために、層４１０と４１２の上に配置されたコンタクト（図示せず）を使用できる。層４１０と４１２を、この目的のために適した任意の１つまたは複数の材料から、そして任意の適した製造方法を使用することにより形成することができる。いくつかの非限定的な例として、層４１０が、Ａｌを使用して製造されるように示しており、層４１２を、クロム（Ｃｒ）および金（Ａｕ）を含む二重層を使用して製造したように示している。 Layers 410 and 412 are optionally fabricated to allow contact placement. Contacts (not shown) located on layers 410 and 412 can be used to electrically connect semiconductor device 400 with other components in an electrical circuit. Layers 410 and 412 may be formed from any material or materials suitable for this purpose and by using any suitable manufacturing method. As some non-limiting examples, layer 410 is shown fabricated using Al and layer 412 is fabricated using a bilayer comprising chromium (Cr) and gold (Au). as shown.

図５を参照して、この図は、室温で動作することが可能であり本発明を具現化しているヘテロ接合ナロー・バンドギャップ光検出器ダイオードのもう１つの実装形態の概略的ブロック図を描いている。半導体デバイス５００は、変更をともなった状態の図４のデバイス４００の例である。デバイス５００では、層４１０を、窓５０２を作成するような方式で形成する。基本的に、窓５０２は、適切な構造であるまたは構造のないものであり、光が層４０４へ達することを可能にする。描かれた非限定的な例では、窓５０２は、層４１０内の単純にギャップであり、これを通り光が通過できそして層４０６に達することができる。 Referring to FIG. 5, this figure depicts a schematic block diagram of another implementation of a heterojunction narrow bandgap photodetector diode capable of operating at room temperature and embodying the present invention. ing. Semiconductor device 500 is an example of device 400 of FIG. 4 with modifications. In device 500 , layer 410 is formed in such a manner as to create window 502 . Basically, window 502 is of suitable structure or unstructured to allow light to reach layer 404 . In the non-limiting example depicted, window 502 is simply a gap in layer 410 through which light can pass and reach layer 406 .

図６を参照して、この図は、室温でそして平衡な（層４０８が存在しない）ＡｌドープのＺｎＯおよびｐ型ＩｎＳｂにより形成したヘテロ接合の予想されるエネルギー・バンド図を描いている。半導体デバイス４００または５００のある実装形態を、プロット６００を描く際に使用した。見られるように、層４０６に関して、ｐ型材料ＩｎＳｂから構成されるときには、室温でＥｇ＝０．１７ｅＶの非常に狭いバンドギャップを有利なことにもたらす。層４０６を層４０４（Ｅｇ＝３．５７ｅＶを有するアルミニウムをドープしたＺｎＯ）で構成すると、このように形成したｐ－ｎヘテロ接合は、室温で０．１７ｅＶで光トリガされる。 Referring to FIG. 6, this figure depicts the expected energy band diagram of a heterojunction formed by Al-doped ZnO and p-type InSb at room temperature and in equilibrium (layer 408 absent). An implementation of semiconductor device 400 or 500 was used in drawing plot 600 . As can be seen, for layer 406, when composed of the p-type material InSb, it advantageously provides a very narrow bandgap of Eg=0.17 eV at room temperature. If layer 406 is composed of layer 404 (aluminum-doped ZnO with Eg=3.57 eV), the pn heterojunction thus formed is phototriggered at room temperature at 0.17 eV.

図７を参照して、この図は、室温での本発明を具現化しているヘテロ接合ダイオードの動作のグラフを描いている。半導体デバイス４００または５００の実装形態を、暗状態で室温で行った測定で使用した、これをプロット７００に示している。プロット７００は、半導体デバイス４００または５００が整流するダイオードの挙動を示すことを示している。漏れ電流（デバイスが逆方向に分極される（すなわち、正電圧がｎ型材料に印加される）ときにデバイスを通る電流）もまた、ナロー・バンドギャップＩｎＳｂダイオードに関して小さい。暗状態および可視光での照明下でのプロット７０２に関して室温で実行した測定は、層４０６のｐ型材料としてＩｎＳｂを使用するデバイス４００または５００の望ましいナロー・バンドギャップ光検出特性を示している。その光検出は、ＩｎＳｂのナロー・バンドギャップ・エネルギーを考えると、スペクトルの赤外領域のより長波長へ拡大するだろう。図７に描かれた具体的な実装形態および測定は、本発明に限定されるものではない。本発明の実施形態の実装に特有の変形形態を用いて、異なる測定を実現することができるが、層４０６が本明細書において説明したようにＩｎＳｂで構成されるときには、実装に特有の変形形態でさえ、産業で受け入れられる許容範囲内で図６および図７に描かれたものと同等の室温ナロー・バンドギャップ光検出性能を示すはずである。 Referring to FIG. 7, this figure depicts a graph of the operation of a heterojunction diode embodying the invention at room temperature. An implementation of semiconductor device 400 or 500 was used in measurements made at room temperature in the dark, which is shown in plot 700 . Plot 700 shows that semiconductor device 400 or 500 exhibits the behavior of a rectifying diode. Leakage current (current through the device when the device is reverse polarized (ie, a positive voltage is applied to the n-type material)) is also small for narrow bandgap InSb diodes. Measurements performed at room temperature for plot 702 under dark and visible light illumination demonstrate the desirable narrow bandgap photodetection properties of device 400 or 500 using InSb as the p-type material for layer 406 . Its photodetection will extend to longer wavelengths in the infrared region of the spectrum given the narrow bandgap energy of InSb. The specific implementation and measurements depicted in FIG. 7 are not limiting of the present invention. Different measurements can be achieved using implementation-specific variations of embodiments of the present invention, but when layer 406 is composed of InSb as described herein, implementation-specific variations even should exhibit room temperature narrow bandgap photodetection performance comparable to that depicted in FIGS. 6 and 7 within industry accepted tolerances.

図８を参照して、この図は、室温で光検出性能を示しているヘテロ接合ナロー・バンドギャップ・ダイオードを製造するために本発明を具現化している例のプロセスのフローチャートを描いている。プロセス８００を、半導体製造システムとともに動作する製造の方法として実施することができる。 Referring to FIG. 8, this figure depicts a flowchart of an example process embodying the present invention for fabricating a heterojunction narrow bandgap diode exhibiting photodetection performance at room temperature. Process 800 may be implemented as a method of manufacturing operating with a semiconductor manufacturing system.

ｐ型ＩｎＳｂウェハを、有機汚染を除去するために洗浄する（ブロック８０２）。任意選択で、Ａｌ２Ｏ３を、原子層堆積法（ＡＬＤ）により１００℃から３５０℃までの温度で、Ｔ＝２００℃が好ましい温度である、０．２から１．５ｎｍの厚さに堆積する（ブロック８０４）。好ましい厚さは、０．５ｎｍである。 A p-type InSb wafer is cleaned to remove organic contamination (block 802). Optionally, Al 2 O 3 is deposited by atomic layer deposition (ALD) at a temperature of 100° C. to 350° C. to a thickness of 0.2 to 1.5 nm, with T=200° C. being the preferred temperature. (block 804). A preferred thickness is 0.5 nm.

Ａｌドープの酸化亜鉛（ＡＺＯ）を堆積する（ブロック８０６）。ＡＺＯを、ＡＬＤによりＴ＝１８０℃で、１００ｎｍの厚さに堆積する。ＡＺＯをまた、スパッタリングにより堆積することができる。ＡＬＤ温度は、１００Ｃから３００Ｃまでの範囲であってもよく、好ましい温度は１８０Ｃである。厚さは重要ではなく、層が可視光および赤外光に透明でなければならないという理由で、１０ｎｍより大きく数ミクロン未満の任意の厚さであってもよい。 Al-doped zinc oxide (AZO) is deposited (block 806). AZO is deposited by ALD at T=180° C. to a thickness of 100 nm. AZO can also be deposited by sputtering. ALD temperatures may range from 100C to 300C, with a preferred temperature of 180C. The thickness is not critical and can be any thickness greater than 10 nm and less than a few microns, since the layer must be transparent to visible and infrared light.

フォトリソグラフィ・プロセスを、ＡＺＯ領域を画定するために行い、ＡＺＯエッチおよびウェハ洗浄が続く（ブロック８０８）。フォトリソグラフィ・プロセスを、ｎ型半導体へのコンタクト用の領域を画定するために行う（ブロック８１０）。アルミニウム薄膜を、ＡＺＯへのコンタクト用に熱蒸着により堆積する（ブロック８１２）。薄膜堆積のための代替方法は、電子線蒸着またはスパッタ堆積を含む。Ａｌ厚さは、好ましくは５０から５００ｎｍの範囲内である。アルミニウムをリフトオフし、そしてウェハ洗浄を実行する（ブロック８１４）。ウェハの裏面をメタライズする（ブロック８１６）。プロセス８００はその後で終了する。ブロック８１６のメタライゼーションを、ｐ型ＩｎＳｂへのオーミック・コンタクトのためにＣｒ続いてＡｕにより実行することができる。クロム厚さは、好ましくは１０ｎｍであり、そしてＡｕ厚さは好ましくは５０ｎｍである。Ａｕの接着を高めるためにＣｒを使用する。Ａｕ厚さは重要ではなく、はるかに厚くてもよい。 A photolithography process is performed to define the AZO regions, followed by an AZO etch and wafer cleaning (block 808). A photolithographic process is performed to define regions for contacts to the n-type semiconductor (block 810). A thin aluminum film is deposited by thermal evaporation for contacts to the AZO (block 812). Alternative methods for thin film deposition include electron beam evaporation or sputter deposition. The Al thickness is preferably in the range 50 to 500 nm. Lift off the aluminum and perform a wafer clean (block 814). Metallize the backside of the wafer (block 816). Process 800 then ends. Metallization of block 816 can be performed with Cr followed by Au for ohmic contact to p-type InSb. The chromium thickness is preferably 10 nm and the Au thickness is preferably 50 nm. Cr is used to enhance adhesion of Au. Au thickness is not critical and can be much thicker.

Claims (15)

アルミニウムをドープした酸化亜鉛のｎ型層と、
３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成され、前記ナロー・バンドギャップ材料の単結晶を含む、ｐ型層と、
前記ｎ型層と前記ｐ型層との間の接合であって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合と
を備える、半導体デバイス。 an n-type layer of zinc oxide doped with aluminum;
a p-type layer formed from a narrow bandgap material comprising a group 3A element and a group 5A element, comprising a single crystal of said narrow bandgap material ;
and a junction between said n-type layer and said p-type layer, said junction being operable as a heterojunction diode with rectifying properties at room temperature without the need for cooling. 前記３Ａ族元素がインジウムであり、前記５Ａ族元素がアンチモンである、請求項１に記載の半導体デバイス。 2. The semiconductor device of claim 1, wherein said Group 3A element is indium and said Group 5A element is antimony. 前記ナロー・バンドギャップ材料が、アンチモン化インジウム（ＩｎＳｂ）を含む、請求項２に記載の半導体デバイス。 3. The semiconductor device of claim 2, wherein said narrow bandgap material comprises indium antimonide (InSb). 窓構造であって、前記窓構造は、光が前記ｐ型層に達することを可能にする、前記窓構造をさらに備える、請求項１に記載の半導体デバイス。 2. The semiconductor device of claim 1, further comprising a window structure, said window structure allowing light to reach said p-type layer. 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成され、前記ナロー・バンドギャップ材料の単結晶を含む、ｐ型層を形成するステップと、
前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
を含む、方法。 forming an n-type layer of aluminum doped zinc oxide using a semiconductor fabrication system;
using the semiconductor fabrication system to form a p-type layer formed from a narrow bandgap material comprising a group 3A element and a group 5A element and comprising a single crystal of the narrow bandgap material ;
forming a junction between the n-type layer and the p-type layer using the semiconductor fabrication system, the junction operating as a heterojunction diode with rectifying properties at room temperature without cooling. and forming said junction. 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成されたｐ型層を形成するステップと、
前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
を含み、
前記接合を形成するステップの一部として、（ｉ）前記ｐ型層の表面、および（ｉｉ）前記ｎ型層の表面のうちの少なくとも一方に接触している界面材料の層を堆積するステップをさらに含む、方法。 forming an n-type layer of aluminum doped zinc oxide using a semiconductor fabrication system;
using the semiconductor fabrication system to form a p-type layer formed from a narrow bandgap material comprising a Group 3A element and a Group 5A element;
forming a junction between the n-type layer and the p-type layer using the semiconductor fabrication system, the junction operating as a heterojunction diode with rectifying properties at room temperature without cooling. forming said junction, and
including
as part of forming the junction, depositing a layer of interfacial material in contact with at least one of (i) a surface of the p-type layer and (ii) a surface of the n-type layer; Further comprising a method . 半導体製造システムを使用して、アルミニウムをドープした酸化亜鉛のｎ型層を形成するステップと、
前記半導体製造システムを使用して、３Ａ族元素と５Ａ族元素とを含むナロー・バンドギャップ材料から形成されたｐ型層を形成するステップと、
前記半導体製造システムを使用して、前記ｎ型層と前記ｐ型層との間に接合を形成するステップであって、前記接合が冷却を必要としない室温で整流特性を有するヘテロ接合ダイオードとして動作可能である、前記接合を形成するステップと
を含み、
前記ドープした酸化亜鉛が、原子層堆積（ＡＬＤ）を使用して堆積される、方法。 forming an n-type layer of aluminum doped zinc oxide using a semiconductor fabrication system;
using the semiconductor fabrication system to form a p-type layer formed from a narrow bandgap material comprising a Group 3A element and a Group 5A element;
forming a junction between the n-type layer and the p-type layer using the semiconductor fabrication system, the junction operating as a heterojunction diode with rectifying properties at room temperature without cooling. forming said junction, and
including
A method , wherein said doped zinc oxide is deposited using atomic layer deposition (ALD). 前記３Ａ族元素がインジウムであり、前記５Ａ族元素がアンチモンである、請求項５～７のいずれか１項に記載の方法。 A method according to any one of claims 5 to 7 , wherein said group 3A element is indium and said group 5A element is antimony. 前記ナロー・バンドギャップ材料が、アンチモン化インジウム（ＩｎＳｂ）を含む、請求項８に記載の方法。 9. The method of claim 8 , wherein the narrow bandgap material comprises indium antimonide (InSb). 窓構造であって、前記窓構造は、光が前記ｎ型層に達することを可能にする、前記窓構造
をさらに備える、請求項５～７のいずれか１項に記載の方法。 The method of any one of claims 5-7, further comprising a window structure, said window structure allowing light to reach said n-type layer. バンドギャップは、価電子帯から伝導帯へジャンプするために電子により必要とされるエネルギーの測定値であり、前記ナロー・バンドギャップ材料は、しきい値を下回るバンドギャップの値を有する、請求項５～７のいずれか１項に記載の方法。 4. The narrow bandgap material has a bandgap value below a threshold value, wherein bandgap is a measure of the energy required by an electron to jump from the valence band to the conduction band. The method according to any one of 5-7. 前記界面材料が、酸化アルミニウム（Ａｌ２Ｏ３）を含む、請求項６に記載の方法。 7. The method of claim 6 , wherein the interfacial material comprises aluminum oxide ( Al2O3 ). 前記ｎ型層の表面に、第１の金属を堆積するステップであって、前記表面が前記ｐ型層の第２の表面とは異なり、前記第２の表面が前記接合に使用され、前記金属が前記接合の第１の側との電気的接続部を形成する際に使用可能である、前記第１の金属を堆積するステップ
をさらに含む、請求項５～７のいずれか１項に記載の方法。 depositing a first metal on a surface of said n-type layer, said surface being different than a second surface of said p-type layer, said second surface being used for said bonding, said metal 8. The step of any one of claims 5-7, further comprising depositing the first metal, which is usable in forming an electrical connection with the first side of the junction. Method. 前記接合が、前記室温で可視光を光検出する、請求項５～７のいずれか１項に記載の方法。 The method of any one of claims 5 to 7 , wherein said junction photodetects visible light at said room temperature. リソグラフィ構成要素を備える半導体製造システムであって、請求項５ないし１４のいずれかに記載の方法の前記ステップを実行する、半導体製造システム。 15. A semiconductor manufacturing system comprising a lithography component for performing the steps of the method of any of claims 5-14 .
JP2020518622A 2017-10-16 2018-09-21 Semiconductor device, its manufacturing method and semiconductor manufacturing system Active JP7212437B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/784,384 US10158039B1 (en) 2017-10-16 2017-10-16 Heterojunction diode having a narrow bandgap semiconductor
US15/784,384 2017-10-16
PCT/IB2018/057288 WO2019077424A1 (en) 2017-10-16 2018-09-21 Heterojunction diode having a narrow bandgap semiconductor

Publications (3)

Publication Number Publication Date
JP2020537335A JP2020537335A (en) 2020-12-17
JP2020537335A5 JP2020537335A5 (en) 2021-02-04
JP7212437B2 true JP7212437B2 (en) 2023-01-25

Family

ID=64604839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518622A Active JP7212437B2 (en) 2017-10-16 2018-09-21 Semiconductor device, its manufacturing method and semiconductor manufacturing system

Country Status (6)

Country Link
US (1) US10158039B1 (en)
JP (1) JP7212437B2 (en)
CN (1) CN111213246B (en)
DE (1) DE112018004549T5 (en)
GB (1) GB2580827B (en)
WO (1) WO2019077424A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952385B (en) * 2020-08-21 2022-08-02 中国科学院长春光学精密机械与物理研究所 Infrared light detector combining two-dimensional material polarization excimer and heterojunction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012036118A1 (en) 2010-09-13 2012-03-22 株式会社 村田製作所 Photodiode and ultraviolet sensor
JP2013102093A (en) 2011-11-09 2013-05-23 Stanley Electric Co Ltd Semiconductor element manufacturing method and semiconductor element
JP2014093327A (en) 2012-10-31 2014-05-19 Fujifilm Corp Semiconductor film, semiconductor film manufacturing method, solar cell, light-emitting diode, thin film transistor and electronic device
JP2014225597A (en) 2013-05-17 2014-12-04 日本碍子株式会社 Photovoltaic cell

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498140B2 (en) * 2001-01-25 2004-02-16 独立行政法人産業技術総合研究所 Semiconductor light emitting device
CN101627479B (en) 2007-01-30 2011-06-15 索拉斯特公司 Photovoltaic cell and method of making thereof
US20100116329A1 (en) 2008-06-09 2010-05-13 Fitzgerald Eugene A Methods of forming high-efficiency solar cell structures
US8653460B2 (en) 2009-05-28 2014-02-18 Technion Research & Development Foundation Limited Method and system for detecting light
US7928389B1 (en) 2009-08-20 2011-04-19 Hrl Laboratories, Llc Wide bandwidth infrared detector and imager
CN101866999B (en) * 2010-05-19 2012-09-05 中国科学院半导体研究所 Method for preparing zinc oxide-based heterojunction light emitting diode
FR2982079A1 (en) 2011-10-28 2013-05-03 Commissariat Energie Atomique IMOSUR CMOS UTBB
CN102394263A (en) * 2011-11-22 2012-03-28 中国科学院半导体研究所 Method for enhancing electroluminescent property of n-ZnO/AlN/p-GaN light-emitting diode
EA201201245A1 (en) 2012-09-14 2013-07-30 Ооо "Лед Микросенсор Нт" METHOD OF MANUFACTURING HETEROSTRUCTURES (OPTIONS) FOR MIDDLE IR RANGE, HETEROSTRUCTURE (VARIANTS) AND LED AND PHOTODIODE BASED ON THIS HETEROSTRUCTURE
US9673252B1 (en) 2014-08-13 2017-06-06 Lockheed Martin Corporation Field-assisted infrared detector with unipolar barrier
US9324813B2 (en) * 2014-09-30 2016-04-26 International Business Machines Corporation Doped zinc oxide as N+ layer for semiconductor devices
US9581760B2 (en) * 2015-01-26 2017-02-28 Advalue Photonics, Inc. Rare-earth doped gain fibers
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
US9748412B2 (en) * 2015-06-01 2017-08-29 International Business Machines Corporation Highly responsive III-V photodetectors using ZnO:Al as N-type emitter
US10439106B2 (en) * 2015-06-30 2019-10-08 International Business Machines Corporation Light emitting diode with ZnO emitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012036118A1 (en) 2010-09-13 2012-03-22 株式会社 村田製作所 Photodiode and ultraviolet sensor
JP2013102093A (en) 2011-11-09 2013-05-23 Stanley Electric Co Ltd Semiconductor element manufacturing method and semiconductor element
JP2014093327A (en) 2012-10-31 2014-05-19 Fujifilm Corp Semiconductor film, semiconductor film manufacturing method, solar cell, light-emitting diode, thin film transistor and electronic device
JP2014225597A (en) 2013-05-17 2014-12-04 日本碍子株式会社 Photovoltaic cell

Also Published As

Publication number Publication date
GB2580827A (en) 2020-07-29
JP2020537335A (en) 2020-12-17
US10158039B1 (en) 2018-12-18
WO2019077424A1 (en) 2019-04-25
DE112018004549T5 (en) 2020-05-28
GB202004615D0 (en) 2020-05-13
CN111213246A (en) 2020-05-29
GB2580827B (en) 2022-02-23
CN111213246B (en) 2023-10-31

Similar Documents

Publication Publication Date Title
JP4977695B2 (en) Ultraviolet light receiving element
JP5857774B2 (en) Semiconductor photo detector
KR20080086753A (en) Backside surface passivation and reflection layer for si solar cell by high-k dielectrics
Pandey et al. High-performance self-powered perovskite photodetector with a rapid photoconductive response
US11217709B2 (en) Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
JP6038177B2 (en) Semiconductor structure, device including the structure, and method for manufacturing the semiconductor structure
US7838330B1 (en) Method of field-controlled diffusion and devices formed thereby
US7170044B2 (en) Semiconductor photodetector for detecting light having a wavelength in the ultraviolet blue ranges
JP6283324B2 (en) Infrared light emitting element
JP7499857B2 (en) Electromagnetic wave detector and electromagnetic wave detector assembly
JP7212437B2 (en) Semiconductor device, its manufacturing method and semiconductor manufacturing system
JPS60244078A (en) Back surface illumination photodiode having wide band gap cap layer
Gao et al. Biased photoresponse analysis of Al–ZnO heterojunctions with n-and p-type silicon
JP2018125452A (en) Optical switching element and optical switching device
JP7123282B1 (en) Electromagnetic wave detectors and electromagnetic wave detector arrays
KR102646186B1 (en) TOPCon Si PHOTOVOLTAIC CELL, MANUFACTURING METHOD FOR Si PHOTOVOLTAIC CELL AND FORMING METHOD FOR POLY-Si LAYER OF Si PHOTOVOLTAIC CELL
US20110215434A1 (en) Thin-film photoelectric conversion device and method of manufacturing thin-film photoelectric conversion device
JP2020161774A (en) Avalanche photodiode and method for manufacturing the same
KR102320117B1 (en) Graphene-Semiconductor Heterojunction Photodetector and Method for Manufacturing the Same
JP2018107278A (en) Optical switch and optical switch device
JP7101905B1 (en) Electromagnetic wave detector and electromagnetic wave detector array
JP2014123593A (en) Infrared sensor
TWI458109B (en) Method for fabricating ultraviolet photo-detector
WO2021192296A1 (en) Electromagnetic wave detector, electromagnetic wave detector array, and manufacturing method of electromagnetic wave detector
JP2018182261A (en) Semiconductor light-receiving device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221130

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7212437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150