JP7209483B2 - Plasma processing equipment and measurement circuit - Google Patents

Plasma processing equipment and measurement circuit Download PDF

Info

Publication number
JP7209483B2
JP7209483B2 JP2018136326A JP2018136326A JP7209483B2 JP 7209483 B2 JP7209483 B2 JP 7209483B2 JP 2018136326 A JP2018136326 A JP 2018136326A JP 2018136326 A JP2018136326 A JP 2018136326A JP 7209483 B2 JP7209483 B2 JP 7209483B2
Authority
JP
Japan
Prior art keywords
chamber
impedance
phase
frequency power
calculator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018136326A
Other languages
Japanese (ja)
Other versions
JP2019071270A (en
Inventor
龍太 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW107133956A priority Critical patent/TWI812648B/en
Priority to CN201811178430.7A priority patent/CN109659215B/en
Priority to US16/156,092 priority patent/US10903049B2/en
Priority to KR1020180120520A priority patent/KR20190040475A/en
Publication of JP2019071270A publication Critical patent/JP2019071270A/en
Application granted granted Critical
Publication of JP7209483B2 publication Critical patent/JP7209483B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Treatment Of Fiber Materials (AREA)

Description

本発明の種々の側面および実施形態は、プラズマ処理装置および測定回路に関する。 Various aspects and embodiments of the invention relate to plasma processing apparatus and measurement circuits.

プラズマを用いた半導体ウエハのエッチング処理では、エッチングにより形成された穴や溝を所望の形状に制御することが重要である。エッチングにより形成される穴や溝の形状は、プラズマ中のラジカルとイオンの比等の影響を受ける。プラズマ中のラジカルとイオンの比等は、例えば、プラズマに供給される高周波電力の大きさや周波数等によって制御される。また、プラズマに供給される高周波電力をパルス変調することにより、プラズマ中のラジカルとイオンの比等を精度よく制御することもできる。 In plasma etching of semiconductor wafers, it is important to control holes and grooves formed by etching into desired shapes. The shape of holes and grooves formed by etching is affected by the ratio of radicals and ions in the plasma. The ratio of radicals and ions in the plasma is controlled by, for example, the magnitude and frequency of the high-frequency power supplied to the plasma. Further, by pulse-modulating the high-frequency power supplied to the plasma, the ratio of radicals and ions in the plasma can be controlled with high accuracy.

パルス変調された高周波電力をプラズマに印加する場合、パルス変調による急速な立ち上がりおよび立ち下がりに追従して、高周波電源とプラズマとのインピーダンスマッチングを高速に実行することが求められる。インピーダンスマッチングの高速化の手法として、高周波電源の周波数を調整することにより、高周波電源とプラズマとのインピーダンスマッチングを高速に実行することが検討されている。 When pulse-modulated high-frequency power is applied to plasma, it is required to perform impedance matching between the high-frequency power supply and the plasma at high speed by following the rapid rise and fall due to pulse modulation. As a technique for speeding up the impedance matching, it is being studied to adjust the frequency of the high frequency power supply to perform high speed impedance matching between the high frequency power supply and the plasma.

特開平１０－６４６９６号公報JP-A-10-64696 特開２０１７－７３２４７号公報JP 2017-73247 A

しかし、プロセス条件やチャンバの状態によっては、プラズマが失火したり不安定になる場合がある。従来のプラズマ処理装置では、高周波電源が電力制御と整合周波数の制御とを実行し、整合器がインピーダンス制御を実行しており、高周波電源と整合器とが連携せずにそれぞれ独立に処理を実行している。そのため、高周波電源および整合器によるそれぞれの制御が互いに干渉し合う場合がある。これにより、制御発振を起こし、プラズマが失火したり不安定になると考えられる。 However, depending on the process conditions and chamber conditions, the plasma may misfire or become unstable. In a conventional plasma processing apparatus, the high frequency power supply controls the power and the matching frequency, and the matching box controls the impedance. are doing. Therefore, the respective controls by the high frequency power supply and the matching box may interfere with each other. It is believed that this causes controlled oscillation, causing the plasma to misfire or become unstable.

これを解決するための手法の一つとしては、例えば、それぞれの制御に用いられるセンシング量にフィルタをかけ、制御を緩やかにすることが考えられる。しかし、この手法では、条件によっては、制御発振を防ぎきれない場合がある。さらに、従来のプラズマ処理装置では、整合処理に時間がかかるため、周期の短いパルスにより高周波電力を変調すると、パルスがオンの期間内に整合処理が終わらず、反射波が残ることがある。そのため、複数のプラズマ処理装置においてパルス変調を行うと、反射波の程度まで制御することができず、機差を生む場合がある。 As one method for solving this problem, for example, it is conceivable to apply a filter to the sensing amount used for each control to moderate the control. However, this method may not be able to completely prevent controlled oscillation depending on the conditions. Furthermore, in the conventional plasma processing apparatus, matching processing takes a long time. Therefore, if high-frequency power is modulated by short-period pulses, the matching processing may not be completed within the period when the pulse is on, and a reflected wave may remain. Therefore, when pulse modulation is performed in a plurality of plasma processing apparatuses, it is not possible to control the degree of the reflected wave, which may cause an instrumental difference.

そのため、周期の短いパルスにより変調された高周波電力を用いる場合であっても、短時間でインピーダンスの整合処理が完了し、安定したプラズマを迅速に着火することができるプラズマ処理装置が求められている。 Therefore, there is a demand for a plasma processing apparatus capable of completing impedance matching processing in a short time and quickly igniting stable plasma even when using high-frequency power modulated by short-period pulses. .

本発明の一側面は、プラズマ処理装置であって、チャンバと、電力供給部と、整合回路と、第１の算出部と、制御回路とを備える。チャンバは、内部に空間を有し、空間内に生成されたプラズマにより空間内に搬入された被処理体を処理する。電力供給部は、チャンバ内にプラズマを生成するための高周波電力を供給する。整合回路は、チャンバ内のプラズマと電力供給部との間のインピーダンスを整合させる。第１の算出部は、チャンバ内のプラズマのインピーダンスを算出する。制御回路は、第１の算出部によって算出されたインピーダンスに基づいて、チャンバ内に供給される高周波電力の周波数、高周波電力の大きさ、および、整合回路のインピーダンスを制御する。また、第１の算出部と制御回路とは、１つの基板上に設けられている。 One aspect of the present invention is a plasma processing apparatus comprising a chamber, a power supply, a matching circuit, a first calculator, and a control circuit. The chamber has a space inside, and processes an object to be processed carried into the space by plasma generated in the space. The power supply supplies radio frequency power for generating plasma in the chamber. A matching circuit matches the impedance between the plasma in the chamber and the power supply. The first calculator calculates the impedance of plasma in the chamber. The control circuit controls the frequency of the high-frequency power supplied into the chamber, the magnitude of the high-frequency power, and the impedance of the matching circuit, based on the impedance calculated by the first calculator. Also, the first calculator and the control circuit are provided on one substrate.

本発明の種々の側面および実施形態によれば、周期の短いパルスにより変調された高周波電力を用いる場合であっても、短時間でインピーダンスの整合処理を完了させることができ、安定したプラズマを迅速に着火することができる。 According to various aspects and embodiments of the present invention, it is possible to complete the impedance matching process in a short period of time even when using high-frequency power modulated by pulses with a short period, and to rapidly generate a stable plasma. can be ignited.

図１は、実施例１におけるプラズマ処理装置の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a plasma processing apparatus according to a first embodiment. 図２は、信号同期処理部の一例を示すブロック図である。FIG. 2 is a block diagram showing an example of a signal synchronization processing section. 図３は、実施例１におけるプラズマ処理装置の等価回路の一例を示す図である。FIG. 3 is a diagram showing an example of an equivalent circuit of the plasma processing apparatus according to the first embodiment. 図４は、比較例１におけるプラズマ処理装置の等価回路の一例を示す図である。4 is a diagram showing an example of an equivalent circuit of a plasma processing apparatus in Comparative Example 1. FIG. 図５は、インピーダンスの整合処理の一例を示すフローチャートである。FIG. 5 is a flowchart illustrating an example of impedance matching processing. 図６は、比較例２における整合処理の一例を示す図である。FIG. 6 is a diagram illustrating an example of matching processing in Comparative Example 2. In FIG. 図７は、比較例２における整合回路の入力インピーダンスの変化の一例を示す図である。FIG. 7 is a diagram illustrating an example of changes in input impedance of a matching circuit in Comparative Example 2. FIG. 図８は、実施例１における整合処理の一例を示す図である。FIG. 8 is a diagram illustrating an example of matching processing according to the first embodiment. 図９は、整合回路の入力インピーダンスの変化の一例を示す図である。FIG. 9 is a diagram showing an example of changes in input impedance of a matching circuit. 図１０は、実施例２におけるプラズマ処理装置の一例を示すブロック図である。FIG. 10 is a block diagram showing an example of a plasma processing apparatus according to the second embodiment. 図１１は、実施例２におけるプラズマ処理装置の等価回路の一例を示す図である。FIG. 11 is a diagram showing an example of an equivalent circuit of the plasma processing apparatus according to the second embodiment. 図１２は、信号同期処理部、制御量算出部、および制御信号生成部の機能を実現するコンピュータのハードウェアの一例を示す図である。FIG. 12 is a diagram illustrating an example of computer hardware that implements the functions of the signal synchronization processor, the control amount calculator, and the control signal generator.

開示するプラズマ処理装置は、１つの実施形態において、チャンバと、電力供給部と、整合回路と、第１の算出部と、制御回路とを備える。チャンバは、内部に空間を有し、空間内に生成されたプラズマにより空間内に搬入された被処理体を処理する。電力供給部は、チャンバ内にプラズマを生成するための高周波電力を供給する。整合回路は、チャンバ内のプラズマと電力供給部との間のインピーダンスを整合させる。第１の算出部は、チャンバ内のプラズマのインピーダンスを算出する。制御回路は、第１の算出部によって算出されたインピーダンスに基づいて、チャンバ内に供給される高周波電力の周波数、高周波電力の大きさ、および、整合回路のインピーダンスを制御する。また、第１の算出部と制御回路とは、１つの基板上に設けられている。 The disclosed plasma processing apparatus, in one embodiment, comprises a chamber, a power supply, a matching circuit, a first calculator, and a control circuit. The chamber has a space inside, and processes an object to be processed carried into the space by plasma generated in the space. The power supply supplies radio frequency power for generating plasma in the chamber. A matching circuit matches the impedance between the plasma in the chamber and the power supply. The first calculator calculates the impedance of plasma in the chamber. The control circuit controls the frequency of the high-frequency power supplied into the chamber, the magnitude of the high-frequency power, and the impedance of the matching circuit, based on the impedance calculated by the first calculator. Also, the first calculator and the control circuit are provided on one substrate.

また、開示するプラズマ処理装置は、１つの実施形態において、整合回路とチャンバとの間のノードに接続され、チャンバ内に供給される高周波電力の電圧および電流を測定する第１の測定部を備えてもよい。第１の算出部は、第１の測定部によって測定された高周波電力の電圧および電流に基づいて、チャンバ内のプラズマのインピーダンスを算出してもよい。 In one embodiment, the disclosed plasma processing apparatus includes a first measurement unit connected to a node between the matching circuit and the chamber and measuring the voltage and current of the high-frequency power supplied into the chamber. may The first calculator may calculate the impedance of the plasma in the chamber based on the high-frequency power voltage and current measured by the first measurement unit.

また、開示するプラズマ処理装置の１つの実施形態において、第１の算出部は、第１のＡＤＣ（Analog to Digital Converter）と、第２のＡＤＣと、第２の算出部と、第３の算出部とを有してもよい。第１のＡＤＣは、チャンバ内に供給される高周波電力の電圧をデジタル信号に変換する。第２のＡＤＣは、チャンバ内に供給される高周波電力の電流をデジタル信号に変換する。第２の算出部は、デジタル信号に変換された電圧および電流のそれぞれの位相および振幅を算出する。第３の算出部は、デジタル信号に変換された電圧および電流の位相差および振幅比に基づいてチャンバ内のプラズマのインピーダンスを算出する。 In one embodiment of the disclosed plasma processing apparatus, the first calculator includes a first ADC (Analog to Digital Converter), a second ADC, a second calculator, and a third calculator. You may have a part. The first ADC converts the high-frequency power voltage supplied into the chamber into a digital signal. The second ADC converts the high-frequency power current supplied into the chamber into a digital signal. The second calculator calculates the phase and amplitude of each of the voltage and current converted into digital signals. A third calculator calculates the impedance of the plasma in the chamber based on the phase difference and amplitude ratio of the voltage and current converted into digital signals.

また、開示するプラズマ処理装置の１つの実施形態において、第１の算出部は、信号発生器と、第１の位相調整部と、第２の位相調整部とを有してもよい。信号発生器は、第１のＡＤＣおよび第２のＡＤＣのそれぞれに用いられるサンプリングクロックを生成する。第１の位相調整部は、サンプリングクロックに対する電圧の位相に基づいて、第１のＡＤＣに入力されるサンプリングクロックの位相を調整する。第２の位相調整部は、サンプリングクロックに対する電流の位相に基づいて、第２のＡＤＣに入力されるサンプリングクロックの位相を調整する。 Moreover, in one embodiment of the disclosed plasma processing apparatus, the first calculator may include a signal generator, a first phase adjuster, and a second phase adjuster. A signal generator generates a sampling clock used for each of the first ADC and the second ADC. The first phase adjustment section adjusts the phase of the sampling clock input to the first ADC based on the phase of the voltage with respect to the sampling clock. The second phase adjuster adjusts the phase of the sampling clock input to the second ADC based on the phase of the current with respect to the sampling clock.

また、開示するプラズマ処理装置の１つの実施形態において、第１の算出部は、第１の増幅器と、第２の増幅器と、第１のゲイン調整部と、第２のゲイン調整部とを有してもよい。第１の増幅器は、チャンバ内に供給される高周波電力の電圧を増幅して第１のＡＤＣに入力する。第２の増幅器は、チャンバ内に供給される高周波電力の電流を増幅して第２のＡＤＣに入力する。第１のゲイン調整部は、第２の算出部によって算出された電圧の振幅に基づいて、第１の増幅器のゲインを調整する。第２のゲイン調整部は、第２の算出部によって算出された電流の振幅に基づいて、第２の増幅器のゲインを調整する。 In one embodiment of the disclosed plasma processing apparatus, the first calculator includes a first amplifier, a second amplifier, a first gain adjuster, and a second gain adjuster. You may The first amplifier amplifies the high-frequency power voltage supplied into the chamber and inputs the voltage to the first ADC. The second amplifier amplifies the high-frequency power current supplied into the chamber and inputs it to the second ADC. The first gain adjustment section adjusts the gain of the first amplifier based on the amplitude of the voltage calculated by the second calculation section. The second gain adjustment section adjusts the gain of the second amplifier based on the amplitude of the current calculated by the second calculation section.

また、開示するプラズマ処理装置は、１つの実施形態において、電力供給部と整合回路との間のノードに接続され、電力供給部から整合回路へ出力される高周波電力の電圧および電流を測定する第２の測定部をさらに備えてもよい。第１の算出部は、第２の測定部によって測定された高周波電力の電圧および電流をさらに用いて、チャンバ内のプラズマのインピーダンスを算出してもよい。 In one embodiment, the disclosed plasma processing apparatus is connected to a node between the power supply unit and the matching circuit, and measures the voltage and current of high-frequency power output from the power supply unit to the matching circuit. It may further include two measurement units. The first calculator may further use the high frequency power voltage and current measured by the second measurer to calculate the impedance of the plasma in the chamber.

また、開示する測定回路は、１つの実施形態において、内部に空間を有し、空間内に生成されたプラズマにより空間内に搬入された被処理体を処理するチャンバと、チャンバ内にプラズマを生成するための高周波電力を供給する電力供給部と、チャンバと電力供給部との間に設けられた整合回路と、電力供給部によってチャンバ内に供給される高周波電力の周波数、高周波電力の大きさ、および、整合回路のインピーダンスを制御する制御回路とを備えるプラズマ処理装置に用いられ、チャンバ内のプラズマのインピーダンスを測定する。測定回路は、制御回路と共に１つの基板上に設けられる。また、測定回路は、第１のＡＤＣと、第２のＡＤＣと、振幅位相算出部と、インピーダンス算出部とを有する。第１のＡＤＣは、チャンバ内に供給される高周波電力の電圧をデジタル信号に変換する。第２のＡＤＣは、チャンバ内に供給される高周波電力の電流をデジタル信号に変換する。振幅位相算出部は、デジタル信号に変換された電圧および電流のそれぞれの位相および振幅を算出する。インピーダンス算出部は、デジタル信号に変換された電圧および電流の位相差および振幅比に基づいてチャンバ内のプラズマのインピーダンスを算出する。 In one embodiment, the disclosed measurement circuit includes a chamber having a space therein for processing an object to be processed carried into the space by plasma generated in the space, and plasma generated in the chamber. A power supply unit that supplies high-frequency power for performing the above, a matching circuit provided between the chamber and the power supply unit, the frequency of the high-frequency power supplied into the chamber by the power supply unit, the magnitude of the high-frequency power, and a control circuit for controlling the impedance of the matching circuit to measure the impedance of the plasma in the chamber. The measurement circuitry is provided on one substrate along with the control circuitry. The measurement circuit also includes a first ADC, a second ADC, an amplitude/phase calculator, and an impedance calculator. The first ADC converts the high-frequency power voltage supplied into the chamber into a digital signal. The second ADC converts the high-frequency power current supplied into the chamber into a digital signal. The amplitude-phase calculator calculates the phase and amplitude of the voltage and current converted into digital signals. The impedance calculator calculates the impedance of the plasma in the chamber based on the phase difference and amplitude ratio of the voltage and current converted into digital signals.

以下に、開示するプラズマ処理装置および測定回路の実施例について、図面に基づいて詳細に説明する。なお、以下の各実施例により、開示されるプラズマ処理装置および測定回路が限定されるものではない。 Hereinafter, embodiments of the disclosed plasma processing apparatus and measurement circuit will be described in detail based on the drawings. It should be noted that the disclosed plasma processing apparatus and measurement circuit are not limited to the following examples.

［プラズマ処理装置１０の構成］
図１は、実施例１におけるプラズマ処理装置の一例を示すブロック図である。プラズマ処理装置１０は、例えば図１に示すように、信号同期処理部２０、制御量算出部１２、制御信号生成部１３、高周波電源１４、整合回路１５、電力センサ１６、およびチャンバ１７を備える。本実施例において、信号同期処理部２０、制御量算出部１２、および制御信号生成部１３は、１つの基板１１上に実装される。 [Configuration of plasma processing apparatus 10]
FIG. 1 is a block diagram showing an example of a plasma processing apparatus according to a first embodiment. The plasma processing apparatus 10 includes, for example, a signal synchronization processor 20, a control amount calculator 12, a control signal generator 13, a high frequency power supply 14, a matching circuit 15, a power sensor 16, and a chamber 17, as shown in FIG. In this embodiment, the signal synchronization processor 20 , the control amount calculator 12 , and the control signal generator 13 are mounted on one substrate 11 .

高周波電源１４は、発振器１４０および増幅器１４１を有する。発振器１４０は、制御信号生成部１３から出力された制御信号に応じた高周波を発生させる。増幅器１４１は、発振器１４０が発生させた高周波の電力を、制御信号生成部１３から出力された制御信号に応じたゲインで増幅する。増幅器１４１によって増幅された高周波電力は、整合回路１５を介してチャンバ１７へ供給される。高周波電源１４は、電力供給部の一例である。 High frequency power supply 14 has oscillator 140 and amplifier 141 . Oscillator 140 generates a high frequency according to the control signal output from control signal generator 13 . The amplifier 141 amplifies the high-frequency power generated by the oscillator 140 with a gain corresponding to the control signal output from the control signal generator 13 . The high frequency power amplified by amplifier 141 is supplied to chamber 17 via matching circuit 15 . The high frequency power supply 14 is an example of a power supply section.

チャンバ１７は、内部に空間を有し、空間内に半導体ウエハ等の被処理体が収容される。チャンバ１７内は、図示しない排気装置により所定の真空度にされ、図示しないガス供給源から処理ガスがチャンバ１７内に供給される。そして、高周波電源１４から出力された高周波電力が整合回路１５を介してチャンバ１７に供給されることにより、チャンバ１７内に処理ガスのプラズマが生成され、生成されたプラズマにより、チャンバ１７内の被処理体に対してエッチング等の所定の処理が施される。 The chamber 17 has a space inside, and an object to be processed such as a semiconductor wafer is accommodated in the space. The inside of the chamber 17 is evacuated to a predetermined degree of vacuum by an exhaust device (not shown), and a processing gas is supplied into the chamber 17 from a gas supply source (not shown). Then, high-frequency power output from the high-frequency power supply 14 is supplied to the chamber 17 via the matching circuit 15 to generate plasma of the processing gas in the chamber 17 , and the generated plasma causes the substrate in the chamber 17 to be heated. Predetermined processing such as etching is performed on the object to be processed.

整合回路１５は、高周波電源１４のインピーダンスとプラズマを含むチャンバ１７のインピーダンスとを整合させる。整合回路１５は、内部にインダクタおよび複数の可変容量コンデンサを有し、制御信号生成部１３から出力された制御信号に応じて、それぞれの可変容量コンデンサの容量を制御する。なお、整合回路１５は、インダクタンスの変更が可能な可変インダクタを有していてもよい。整合回路１５の入力インピーダンスは、チャンバ１７内に生成されたプラズマの状態によって変動する。整合回路１５は、制御信号生成部１３から出力された制御信号に応じて、それぞれの可変容量コンデンサの容量を制御することにより、高周波電源１４の出力インピーダンスと、整合回路１５の入力インピーダンスとを整合させる。 The matching circuit 15 matches the impedance of the high frequency power supply 14 and the impedance of the chamber 17 containing the plasma. The matching circuit 15 has an inductor and a plurality of variable capacitors inside, and controls the capacitance of each variable capacitor according to the control signal output from the control signal generator 13 . Note that the matching circuit 15 may have a variable inductor whose inductance can be changed. The input impedance of matching circuit 15 varies depending on the state of plasma generated within chamber 17 . The matching circuit 15 controls the capacitance of each variable capacitor according to the control signal output from the control signal generator 13, thereby matching the output impedance of the high frequency power supply 14 and the input impedance of the matching circuit 15. Let

電力センサ１６は、高周波電源１４から出力され整合回路１５を介してチャンバ１７に供給される高周波電力の伝送路において、整合回路１５とチャンバ１７との間のノードに接続される。電力センサ１６は、整合回路１５を介してチャンバ１７に供給される高周波電力の電圧および電流を測定し、電圧および電流の測定結果を信号同期処理部２０へ出力する。電力センサ１６は、第１の測定部の一例である。 The power sensor 16 is connected to a node between the matching circuit 15 and the chamber 17 in the transmission path of the high frequency power output from the high frequency power supply 14 and supplied to the chamber 17 via the matching circuit 15 . The power sensor 16 measures the voltage and current of the high-frequency power supplied to the chamber 17 via the matching circuit 15 and outputs the voltage and current measurement results to the signal synchronization processor 20 . The power sensor 16 is an example of a first measuring section.

信号同期処理部２０は、電力センサ１６から出力された高周波電力の電圧および電流の測定結果と、制御信号生成部１３から出力された制御信号とに基づいて、チャンバ１７内に生成されたプラズマのインピーダンスを含むチャンバ１７のインピーダンスを算出する。そして、信号同期処理部２０は、算出されたチャンバ１７のインピーダンスを制御量算出部１２へ出力する。信号同期処理部２０は、第１の算出部の一例である。 The signal synchronization processor 20 synchronizes the plasma generated in the chamber 17 based on the measurement result of the high-frequency power voltage and current output from the power sensor 16 and the control signal output from the control signal generator 13. Calculate the impedance of the chamber 17 including the impedance. The signal synchronization processor 20 then outputs the calculated impedance of the chamber 17 to the control amount calculator 12 . The signal synchronization processor 20 is an example of a first calculator.

制御量算出部１２は、信号同期処理部２０によって算出されたチャンバ１７のインピーダンスに基づいて、整合回路１５の現在の入力インピーダンスを算出する。そして、制御量算出部１２は、整合回路１５の入力インピーダンスが目標となる入力インピーダンス（例えば５０Ω）に近づくようにするための高周波電力の周波数、高周波電力の大きさ、および、整合回路１５内のそれぞれの可変容量コンデンサの容量等の各パラメータの制御量を算出する。 The control amount calculator 12 calculates the current input impedance of the matching circuit 15 based on the impedance of the chamber 17 calculated by the signal synchronization processor 20 . Then, the control amount calculation unit 12 calculates the frequency of the high-frequency power, the magnitude of the high-frequency power, and A control amount for each parameter such as the capacity of each variable capacitor is calculated.

ここで、整合回路１５の入力インピーダンスＺ１は、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５内のそれぞれの可変容量コンデンサの容量等のパラメータｘnを用いて、例えば下記のモデル式（１）により算出される。
Ｚ１＝ｆ（ｘ1，ｘ2，・・・，ｘn） ・・・（１） Here, the input impedance Z1 of the matching circuit 15 is obtained by using the frequency of the high-frequency power, the magnitude of the high-frequency power, and the parameters x n such as the capacitance of each variable capacitor in the matching circuit 15, for example, in the following model It is calculated by the formula (1).
Z1 = f(x1,x2,..., xn )...( 1 )

なお、パラメータｘnには、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量以外のパラメータとして、例えば、チャンバ１７内の温度や圧力、チャンバ１７内に供給されたガスの種類などが含まれていてもよい。 Note that the parameter xn includes parameters other than the frequency of the high-frequency power, the magnitude of the high-frequency power, and the capacitance of each variable capacitor of the matching circuit 15, such as the temperature and pressure in the chamber 17, the may include the type of gas supplied to the

制御量算出部１２は、上記モデル式（１）を用いて、整合回路１５の入力インピーダンスが目標となる入力インピーダンスに近づくようにするための各パラメータｘnの制御量を算出する。本実施例において、制御量算出部１２は、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量の制御量をそれぞれ算出する。そして、制御量算出部１２は、算出されたこれらの制御量を制御信号生成部１３へ出力する。 The control amount calculator 12 calculates the control amount of each parameter xn for making the input impedance of the matching circuit 15 approach the target input impedance using the model formula (1). In this embodiment, the control amount calculator 12 calculates the frequency of the high-frequency power, the magnitude of the high-frequency power, and the control amount of the capacitance of each variable capacitor of the matching circuit 15 . Then, the control amount calculator 12 outputs these calculated control amounts to the control signal generator 13 .

制御信号生成部１３は、制御量算出部１２から出力された高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量の制御量に対して、それぞれ制御信号を生成する。そして、制御信号生成部１３は、生成された制御信号を、発振器１４０、増幅器１４１、および整合回路１５へそれぞれ出力する。制御量算出部１２および制御信号生成部１３は、制御回路の一例である。 The control signal generation unit 13 generates a control signal for the frequency of the high frequency power output from the control amount calculation unit 12, the magnitude of the high frequency power, and the control amount for the capacitance of each variable capacitor in the matching circuit 15. to generate Then, the control signal generator 13 outputs the generated control signals to the oscillator 140, the amplifier 141, and the matching circuit 15, respectively. The control amount calculator 12 and the control signal generator 13 are an example of a control circuit.

ここで、チャンバ１７内では、プラズマの着火前から着火後にプラズマが安定するまでの間、プラズマの状態に応じてプラズマのインピーダンスが変動する。そのため、上記モデル式（１）を用いて、整合回路１５の入力インピーダンスを目標となる入力インピーダンスへ一気に変化させると、過剰な制御となり、制御発振が起る場合がある。そのため、本実施例では、スミスチャート上で整合回路１５の入力インピーダンスが目標となる入力インピーダンスに至るまでの所定の軌跡が定義される。そして、制御量算出部１２は、当該軌跡上において、整合回路１５の現在の入力インピーダンスが目標となる入力インピーダンスに近くなるインピーダンスを特定する。そして、制御量算出部１２は、整合回路１５の現在の入力インピーダンスを、特定されたインピーダンスとするための各パラメータの制御量を、上記モデル式（１）を用いて算出する。これにより、制御量算出部１２は、制御発振を抑えながら、高周波電源１４の出力インピーダンスと整合回路１５の入力インピーダンスとを短時間で整合させることができる。 Here, in the chamber 17, the plasma impedance fluctuates according to the state of the plasma from before the plasma is ignited until the plasma is stabilized after the ignition. Therefore, if the input impedance of the matching circuit 15 is suddenly changed to the target input impedance using the above model equation (1), excessive control may occur, and controlled oscillation may occur. Therefore, in this embodiment, a predetermined locus is defined on the Smith chart for the input impedance of the matching circuit 15 to reach the target input impedance. Then, the control amount calculator 12 identifies an impedance on the trajectory at which the current input impedance of the matching circuit 15 approaches the target input impedance. Then, the control amount calculator 12 calculates the control amount of each parameter for setting the current input impedance of the matching circuit 15 to the specified impedance using the above model formula (1). As a result, the control amount calculator 12 can match the output impedance of the high-frequency power supply 14 and the input impedance of the matching circuit 15 in a short time while suppressing controlled oscillation.

また、制御量算出部１２は、スミスチャート上で予め定義された軌跡を通るように、整合回路１５の入力インピーダンスを制御するので、整合回路１５の入力インピーダンスを、異なるプラズマ処理装置１０においても同様に変化させることができる。そのため、異なるプラズマ処理装置１０間において、整合処理に要する時間のばらつきを低く抑えることができる。 In addition, since the control amount calculation unit 12 controls the input impedance of the matching circuit 15 so as to follow a locus defined in advance on the Smith chart, the input impedance of the matching circuit 15 can be set similarly in different plasma processing apparatuses 10. can be changed to Therefore, the variation in the time required for matching processing can be suppressed between different plasma processing apparatuses 10 .

また、制御量算出部１２は、信号同期処理部２０によって算出されたチャンバ１７のインピーダンスを共通に用いて、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量等の制御量を算出する。これにより、制御量算出部１２は、同じタイミングで測定されたチャンバ１７のインピーダンスに基づいて、整合回路１５の入力インピーダンスを調整することができる。そのため、制御発振を抑制することができ、プラズマを安定して生成することができる。 In addition, the control amount calculator 12 commonly uses the impedance of the chamber 17 calculated by the signal synchronization processor 20 to calculate the frequency of the high frequency power, the magnitude of the high frequency power, and the variable capacitance capacitors of the matching circuits 15 . The control amount such as the capacity of is calculated. Thereby, the control amount calculator 12 can adjust the input impedance of the matching circuit 15 based on the impedance of the chamber 17 measured at the same timing. Therefore, controlled oscillation can be suppressed, and plasma can be stably generated.

また、制御量算出部１２は、上記したモデル式（１）を用いて、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量等のパラメータの制御量を算出する。そのため、各パラメータを個別に算出する場合に比べて、制御発振を抑えることができる。これにより、整合回路１５の入力インピーダンスを目標となる入力インピーダンスに短時間で収束させることができる。 In addition, the control amount calculation unit 12 uses the model formula (1) described above to calculate the control amount of parameters such as the frequency of the high-frequency power, the magnitude of the high-frequency power, and the capacity of each variable capacitor of the matching circuit 15. Calculate Therefore, control oscillation can be suppressed compared to the case where each parameter is calculated individually. As a result, the input impedance of the matching circuit 15 can be converged to the target input impedance in a short period of time.

また、本実施例において、信号同期処理部２０、制御量算出部１２、および制御信号生成部１３は、１つの基板１１上に実装されるため、信号同期処理部２０、制御量算出部１２、および制御信号生成部１３がそれぞれ異なる基板上に実装される場合に比べて、基板間の通信が不要となる。これにより、基板間の通信に伴う制御信号の遅延を削減することができ、制御量算出部１２および制御信号生成部１３は、信号同期処理部２０から出力された信号に基づいて、より高速な制御が可能となる。従って、整合回路１５の入力インピーダンスを調整する処理を高速化することができる。 Further, in this embodiment, the signal synchronization processing unit 20, the control amount calculation unit 12, and the control signal generation unit 13 are mounted on one substrate 11, so that the signal synchronization processing unit 20, the control amount calculation unit 12, and the control signal generator 13 are mounted on different substrates, communication between substrates becomes unnecessary. As a result, it is possible to reduce the delay of the control signal associated with communication between the boards, and the control amount calculation unit 12 and the control signal generation unit 13 operate at a higher speed based on the signal output from the signal synchronization processing unit 20. control becomes possible. Therefore, the processing for adjusting the input impedance of the matching circuit 15 can be sped up.

［信号同期処理部２０の構成］
図２は、信号同期処理部２０の一例を示すブロック図である。信号同期処理部２０は、振幅位相算出部２１、振幅位相算出部２２、ＰＬＬ（Phase Locked Loop）２３、位相差算出部２４、およびインピーダンス算出部２５を有する。 [Configuration of Signal Synchronization Processing Unit 20]
FIG. 2 is a block diagram showing an example of the signal synchronization processing section 20. As shown in FIG. The signal synchronization processor 20 has an amplitude phase calculator 21 , an amplitude phase calculator 22 , a PLL (Phase Locked Loop) 23 , a phase difference calculator 24 and an impedance calculator 25 .

ＰＬＬ２３は、制御信号生成部１３から出力された制御信号に応じた周波数のクロック信号を生成する。制御信号生成部１３から出力された制御信号は、周波数を設定するためのデジタル値である。そして、ＰＬＬ２３は、生成されたクロック信号を振幅位相算出部２１および振幅位相算出部２２へそれぞれ出力する。ＰＬＬ２３は、信号発生器の一例である。 The PLL 23 generates a clock signal with a frequency corresponding to the control signal output from the control signal generator 13 . The control signal output from the control signal generator 13 is a digital value for setting the frequency. Then, the PLL 23 outputs the generated clock signals to the amplitude phase calculator 21 and the amplitude phase calculator 22, respectively. PLL 23 is an example of a signal generator.

振幅位相算出部２１は、電力センサ１６から出力された電圧の振幅および位相を算出し、算出された電圧の位相の値を位相差算出部２４へ出力し、算出された電圧の振幅の値をインピーダンス算出部２５へ出力する。振幅位相算出部２１は、増幅器２１０、ＡＤＣ２１１、シフト部２１２、移相器２１３、乗算器２１４、乗算器２１５、ＬＰＦ（Low Pass Filter）２１６、ＬＰＦ２１７、振幅算出部２１８、および位相算出部２１９を有する。 Amplitude phase calculator 21 calculates the amplitude and phase of the voltage output from power sensor 16, outputs the calculated voltage phase value to phase difference calculator 24, and calculates the calculated voltage amplitude value. Output to the impedance calculator 25 . Amplitude phase calculator 21 includes amplifier 210 , ADC 211 , shifter 212 , phase shifter 213 , multiplier 214 , multiplier 215 , LPF (Low Pass Filter) 216 , LPF 217 , amplitude calculator 218 , and phase calculator 219 . have.

増幅器２１０は、振幅算出部２１８から指示されたゲインで、電力センサ１６から出力された電圧の振幅を増幅する。ＡＤＣ２１１は、増幅器２１０によって増幅されたアナログ信号の電圧の波形を、シフト部２１２から出力されたクロック信号のタイミングでデジタル信号に変換する。シフト部２１２は、ＰＬＬ２３から出力されたクロック信号の位相を、位相算出部２１９から出力された制御値に応じてシフトさせる。増幅器２１０は第１の増幅器の一例であり、ＡＤＣ２１１は第１のＡＤＣの一例であり、シフト部２１２は第１の位相調整部の一例である。 Amplifier 210 amplifies the amplitude of the voltage output from power sensor 16 with the gain indicated by amplitude calculator 218 . The ADC 211 converts the voltage waveform of the analog signal amplified by the amplifier 210 into a digital signal at the timing of the clock signal output from the shift section 212 . The shift section 212 shifts the phase of the clock signal output from the PLL 23 according to the control value output from the phase calculation section 219 . The amplifier 210 is an example of a first amplifier, the ADC 211 is an example of a first ADC, and the shift section 212 is an example of a first phase adjustment section.

乗算器２１４は、ＡＤＣ２１１から出力された信号を、シフト部２１２から出力されたクロック信号の周波数の１／２の周波数のクロック信号と乗算し、乗算結果をＬＰＦ２１６へ出力する。乗算器２１４から出力される乗算結果は、電力センサ１６から出力された電圧の信号のＩ（In phase）成分である。ＬＰＦ２１６は、乗算器２１４から出力された乗算結果の高周波成分を除去し、高周波成分が除去された信号を振幅算出部２１８および位相算出部２１９へそれぞれ出力する。 Multiplier 214 multiplies the signal output from ADC 211 by a clock signal having a frequency half that of the clock signal output from shift section 212 , and outputs the multiplication result to LPF 216 . The multiplication result output from multiplier 214 is the I (In phase) component of the voltage signal output from power sensor 16 . LPF 216 removes high-frequency components from the multiplication result output from multiplier 214, and outputs signals from which the high-frequency components have been removed to amplitude calculation section 218 and phase calculation section 219, respectively.

移相器２１３は、シフト部２１２から出力されたクロック信号の位相を９０度シフトさせる。乗算器２１５は、ＡＤＣ２１１から出力された信号を、移相器２１３から出力されたクロック信号の周波数の１／２の周波数のクロック信号と乗算し、乗算結果をＬＰＦ２１７へ出力する。乗算器２１５から出力される乗算結果は、電力センサ１６から出力された電圧の信号のＱ（Quadrature phase）成分である。ＬＰＦ２１７は、乗算器２１５から出力された乗算結果の高周波成分を除去し、高周波成分が除去された信号を振幅算出部２１８および位相算出部２１９へそれぞれ出力する。 Phase shifter 213 shifts the phase of the clock signal output from shift section 212 by 90 degrees. Multiplier 215 multiplies the signal output from ADC 211 by a clock signal having a frequency half that of the clock signal output from phase shifter 213 , and outputs the multiplication result to LPF 217 . The multiplication result output from the multiplier 215 is the Q (Quadrature phase) component of the voltage signal output from the power sensor 16 . LPF 217 removes high-frequency components from the multiplication result output from multiplier 215, and outputs signals from which the high-frequency components have been removed to amplitude calculation section 218 and phase calculation section 219, respectively.

位相算出部２１９は、ＬＰＦ２１６から出力された電圧のＩ成分の信号の大きさと、ＬＰＦ２１７から出力された電圧のＱ成分の信号の大きさとに基づいて、電圧の位相を算出する。位相算出部２１９は、例えばＣＯＲＤＩＣ（Coordinate Rotation Digital Computer）アルゴリズムに基づいて、電圧の位相を算出する。そして、位相算出部２１９は、算出された位相を保持する。 The phase calculator 219 calculates the phase of the voltage based on the magnitude of the signal of the I component of the voltage output from the LPF 216 and the magnitude of the signal of the Q component of the voltage output from the LPF 217 . The phase calculator 219 calculates the voltage phase based on, for example, a CORDIC (Coordinate Rotation Digital Computer) algorithm. Then, the phase calculator 219 holds the calculated phase.

そして、位相算出部２１９は、ＰＬＬ２３から出力されたクロック信号の位相に対して、算出された位相が所定値（例えば０度）となるようにするための位相の制御値を算出する。そして、位相算出部２１９は、算出された制御値を、シフト部２１２へ出力する。これにより、シフト部２１２によって移相器２１３および乗算器２１４へ出力されるクロック信号の位相がシフトされ、ＬＰＦ２１６およびＬＰＦ２１７から出力される信号によって特定される電圧の位相が所定値となる。電圧の位相が所定値となった場合、位相算出部２１９は、保持している電圧の位相の値を位相差算出部２４へ出力し、電圧の振幅の出力を振幅算出部２１８に指示する。ここで、電圧の位相が所定値となるということは、シフト部２１２によって位相がシフトされたクロック信号の位相と、電圧の位相とが同期していることを意味する。シフト部２１２によって位相がシフトされたクロック信号の位相と、電圧の位相とが同期することにより、電圧の振幅を精度よく算出することができる。以下では、シフト部２１２によって位相がシフトされたクロック信号の位相と、電圧の位相とが同期していることを、電圧の振幅算出結果と位相算出結果とが同期していると記載する。 Then, the phase calculator 219 calculates a phase control value for setting the calculated phase to a predetermined value (for example, 0 degrees) with respect to the phase of the clock signal output from the PLL 23 . Phase calculation section 219 then outputs the calculated control value to shift section 212 . As a result, the phase of the clock signal output to phase shifter 213 and multiplier 214 is shifted by shift section 212, and the phase of the voltage specified by the signals output from LPF 216 and LPF 217 becomes a predetermined value. When the voltage phase reaches a predetermined value, the phase calculator 219 outputs the held voltage phase value to the phase difference calculator 24 and instructs the amplitude calculator 218 to output the voltage amplitude. Here, the fact that the phase of the voltage is a predetermined value means that the phase of the clock signal whose phase is shifted by the shift section 212 is synchronized with the phase of the voltage. By synchronizing the phase of the clock signal whose phase is shifted by the shift unit 212 with the phase of the voltage, the amplitude of the voltage can be calculated with high accuracy. Hereinafter, the fact that the phase of the clock signal whose phase is shifted by the shift unit 212 is synchronized with the phase of the voltage is described as the synchronization between the voltage amplitude calculation result and the phase calculation result.

振幅算出部２１８は、ＬＰＦ２１６およびＬＰＦ２１７から出力されるそれぞれの信号の振幅を監視し、振幅が大きい方の信号が所定範囲内の振幅となるように、増幅器２１０に指示するゲインを調整する。また、振幅算出部２１８は、位相算出部２１９から振幅の出力を指示された場合、ＬＰＦ２１６およびＬＰＦ２１７から出力されるそれぞれの信号のうち、振幅の大きい方の信号の振幅の値を、電圧の振幅の値としてインピーダンス算出部２５へ出力する。振幅算出部２１８および位相算出部２１９は、第２の算出部の一例である。 Amplitude calculator 218 monitors the amplitude of each signal output from LPF 216 and LPF 217, and adjusts the gain instructed to amplifier 210 so that the signal with the larger amplitude has an amplitude within a predetermined range. Further, when instructed to output the amplitude by the phase calculation section 219, the amplitude calculation section 218 calculates the amplitude value of the signal having the larger amplitude among the signals output from the LPF 216 and the LPF 217 as the amplitude of the voltage. is output to the impedance calculator 25 as a value of . The amplitude calculator 218 and the phase calculator 219 are examples of a second calculator.

振幅位相算出部２２は、電力センサ１６から出力された電流の振幅および位相を算出し、算出された電流の位相を位相差算出部２４へ出力し、算出された電流の振幅をインピーダンス算出部２５へ出力する。振幅位相算出部２２は、増幅器２２０、ＡＤＣ２２１、シフト部２２２、移相器２２３、乗算器２２４、乗算器２２５、ＬＰＦ２２６、ＬＰＦ２２７、振幅算出部２２８、および位相算出部２２９を有する。 Amplitude phase calculator 22 calculates the amplitude and phase of the current output from power sensor 16 , outputs the calculated phase of the current to phase difference calculator 24 , and outputs the calculated amplitude of the current to impedance calculator 25 . Output to Amplitude phase calculator 22 has amplifier 220 , ADC 221 , shifter 222 , phase shifter 223 , multiplier 224 , multiplier 225 , LPF 226 , LPF 227 , amplitude calculator 228 , and phase calculator 229 .

増幅器２２０は、振幅算出部２２８から指示されたゲインで、電力センサ１６から出力された電流の振幅を増幅する。ＡＤＣ２２１は、増幅器２２０によって増幅されたアナログ信号の電流の波形を、シフト部２２２から出力されたクロック信号のタイミングでデジタル信号に変換する。シフト部２２２は、ＰＬＬ２３から出力されたクロック信号の位相を、位相算出部２２９から出力された制御値に応じてシフトさせる。増幅器２２０は第２の増幅器の一例であり、ＡＤＣ２２１は第２のＡＤＣの一例であり、シフト部２２２は第２の位相調整部の一例である。 Amplifier 220 amplifies the amplitude of the current output from power sensor 16 with the gain indicated by amplitude calculator 228 . The ADC 221 converts the current waveform of the analog signal amplified by the amplifier 220 into a digital signal at the timing of the clock signal output from the shift section 222 . The shift section 222 shifts the phase of the clock signal output from the PLL 23 according to the control value output from the phase calculation section 229 . The amplifier 220 is an example of a second amplifier, the ADC 221 is an example of a second ADC, and the shift section 222 is an example of a second phase adjustment section.

乗算器２２４は、ＡＤＣ２２１から出力された信号を、シフト部２２２から出力されたクロック信号の周波数の１／２の周波数のクロック信号と乗算し、乗算結果をＬＰＦ２２６へ出力する。乗算器２２４から出力される乗算結果は、電力センサ１６から出力された電流の信号のＩ成分である。ＬＰＦ２２６は、乗算器２２４から出力された乗算結果の高周波成分を除去し、高周波成分が除去された信号を振幅算出部２２８および位相算出部２２９へそれぞれ出力する。 Multiplier 224 multiplies the signal output from ADC 221 by a clock signal having a frequency half that of the clock signal output from shift section 222 , and outputs the multiplication result to LPF 226 . The multiplication result output from multiplier 224 is the I component of the current signal output from power sensor 16 . LPF 226 removes high frequency components from the multiplication result output from multiplier 224, and outputs signals from which the high frequency components have been removed to amplitude calculation section 228 and phase calculation section 229, respectively.

移相器２２３は、シフト部２２２から出力されたクロック信号の位相を９０度シフトさせる。乗算器２２５は、ＡＤＣ２２１から出力された信号を、移相器２２３から出力されたクロック信号の周波数の１／２の周波数のクロック信号と乗算し、乗算結果をＬＰＦ２２７へ出力する。乗算器２２５から出力される乗算結果は、電力センサ１６から出力された電流の信号のＱ成分である。ＬＰＦ２２７は、乗算器２２５から出力された乗算結果の高周波成分を除去し、高周波成分が除去された信号を振幅算出部２２８および位相算出部２２９へそれぞれ出力する。 Phase shifter 223 shifts the phase of the clock signal output from shift section 222 by 90 degrees. Multiplier 225 multiplies the signal output from ADC 221 by a clock signal having a frequency half that of the clock signal output from phase shifter 223 , and outputs the multiplication result to LPF 227 . The multiplication result output from multiplier 225 is the Q component of the current signal output from power sensor 16 . LPF 227 removes high frequency components from the multiplication result output from multiplier 225, and outputs signals from which the high frequency components have been removed to amplitude calculation section 228 and phase calculation section 229, respectively.

位相算出部２２９は、ＬＰＦ２２６から出力された電流のＩ成分の信号の大きさと、ＬＰＦ２２７から出力された電流のＱ成分の信号の大きさとに基づいて、電流の位相を算出する。位相算出部２２９は、例えばＣＯＲＤＩＣアルゴリズムに基づいて、電流の位相を算出する。そして、位相算出部２２９は、算出された位相を保持する。 The phase calculator 229 calculates the phase of the current based on the magnitude of the signal of the I component of the current output from the LPF 226 and the magnitude of the signal of the Q component of the current output from the LPF 227 . The phase calculator 229 calculates the phase of the current based on, for example, the CORDIC algorithm. Then, the phase calculator 229 holds the calculated phase.

そして、位相算出部２２９は、ＰＬＬ２３から出力されたクロック信号の位相に対して、算出された位相が所定値（例えば０度）となるようにするための位相の制御値を算出する。そして、位相算出部２２９は、算出された制御値を、シフト部２２２へ出力する。これにより、シフト部２２２によって移相器２２３および乗算器２２４へ出力されるクロック信号の位相がシフトされ、ＬＰＦ２２６およびＬＰＦ２２７から出力される信号によって特定される電流の位相が所定値となる。電流の位相が所定値となった場合、位相算出部２２９は、保持している電流の位相の値を位相差算出部２４へ出力し、電流の振幅の出力を振幅算出部２２８に指示する。ここで、電流の位相が所定値となるということは、シフト部２２２によって位相がシフトされたクロック信号の位相と、電流の位相とが同期していることを意味する。シフト部２２２によって位相がシフトされたクロック信号の位相と、電流の位相とが同期することにより、電流の振幅を精度よく算出することができる。以下では、シフト部２２２によって位相がシフトされたクロック信号の位相と、電流の位相とが同期していることを、電流の振幅算出結果と位相算出結果とが同期していると記載する。 Then, the phase calculator 229 calculates a phase control value for setting the calculated phase to a predetermined value (for example, 0 degrees) with respect to the phase of the clock signal output from the PLL 23 . Phase calculator 229 then outputs the calculated control value to shifter 222 . As a result, the phase of the clock signal output to phase shifter 223 and multiplier 224 is shifted by shift section 222, and the phase of the current specified by the signals output from LPF 226 and LPF 227 becomes a predetermined value. When the phase of the current reaches a predetermined value, the phase calculator 229 outputs the held phase value of the current to the phase difference calculator 24 and instructs the amplitude calculator 228 to output the amplitude of the current. Here, the fact that the phase of the current is a predetermined value means that the phase of the clock signal whose phase is shifted by the shift section 222 is synchronized with the phase of the current. By synchronizing the phase of the clock signal whose phase is shifted by the shift unit 222 with the phase of the current, the amplitude of the current can be calculated with high accuracy. Hereinafter, the fact that the phase of the clock signal whose phase is shifted by the shift section 222 is synchronized with the phase of the current will be described as the synchronization between the amplitude calculation result and the phase calculation result of the current.

振幅算出部２２８は、ＬＰＦ２２６およびＬＰＦ２２７から出力されるそれぞれの信号の振幅を監視し、振幅が大きい方の信号が所定範囲内の振幅となるように、増幅器２２０に指示するゲインを調整する。また、振幅算出部２２８は、位相算出部２２９から振幅の出力を指示された場合、ＬＰＦ２２６およびＬＰＦ２２７から出力されるそれぞれの信号のうち、振幅の大きい方の信号の振幅の値を、電流の振幅の値としてインピーダンス算出部２５へ出力する。振幅算出部２２８および位相算出部２２９は、第２の算出部の一例である。 Amplitude calculator 228 monitors the amplitude of each signal output from LPF 226 and LPF 227, and adjusts the gain instructed to amplifier 220 so that the signal with the larger amplitude has an amplitude within a predetermined range. Further, when instructed to output the amplitude by the phase calculation section 229, the amplitude calculation section 228 calculates the amplitude value of the signal having the larger amplitude among the signals output from the LPF 226 and the LPF 227 as the amplitude of the current. is output to the impedance calculator 25 as a value of . The amplitude calculator 228 and the phase calculator 229 are examples of a second calculator.

位相差算出部２４は、振幅位相算出部２１から出力された電圧の位相と、振幅位相算出部２２から出力された電流の位相とに基づいて、電圧と電流の位相差を算出する。そして、位相差算出部２４は、算出された位相差をインピーダンス算出部２５へ出力する。 The phase difference calculator 24 calculates the phase difference between the voltage and the current based on the phase of the voltage output from the amplitude phase calculator 21 and the phase of the current output from the amplitude phase calculator 22 . Then, the phase difference calculator 24 outputs the calculated phase difference to the impedance calculator 25 .

インピーダンス算出部２５は、振幅位相算出部２１から出力された電圧の振幅と、振幅位相算出部２２から出力された電流の振幅とに基づいて、電圧および電流の振幅比を算出する。そして、インピーダンス算出部２５は、算出された振幅比と、位相差算出部２４から出力された位相差とに基づいて、インピーダンスを算出する。そして、インピーダンス算出部２５は、算出されたインピーダンスを、制御量算出部１２へ出力する。 Impedance calculator 25 calculates the amplitude ratio between the voltage and the current based on the amplitude of the voltage output from amplitude-phase calculator 21 and the amplitude of the current output from amplitude-phase calculator 22 . Then, the impedance calculator 25 calculates the impedance based on the calculated amplitude ratio and the phase difference output from the phase difference calculator 24 . Then, the impedance calculator 25 outputs the calculated impedance to the control amount calculator 12 .

ここで、本実施例の振幅位相算出部２１において、位相算出部２１９は、算出された電圧の位相が所定値（例えば０度）となるように、シフト部２１２へ制御値をフィードバックされる。これにより、ＬＰＦ２１６およびＬＰＦ２１７から出力される電圧の位相を所定値に合わせることができ、振幅算出部２１８において検出される電圧の振幅の精度を向上させることができる。振幅位相算出部２２においても同様に、振幅算出部２２８において検出される電流の振幅の精度を向上させることができる。これにより、信号同期処理部２０によって算出されるインピーダンスの精度を向上させることができる。 Here, in the amplitude phase calculator 21 of this embodiment, the phase calculator 219 feeds back a control value to the shifter 212 so that the calculated phase of the voltage becomes a predetermined value (for example, 0 degrees). As a result, the phases of the voltages output from LPF 216 and LPF 217 can be adjusted to a predetermined value, and the accuracy of the amplitude of the voltage detected by amplitude calculator 218 can be improved. In the amplitude phase calculator 22 as well, the accuracy of the amplitude of the current detected by the amplitude calculator 228 can be improved. Thereby, the accuracy of the impedance calculated by the signal synchronization processing section 20 can be improved.

また、振幅算出部２１８は、ＬＰＦ２１６およびＬＰＦ２１７から出力されるそれぞれの信号の振幅を監視し、振幅が大きい方の信号が所定範囲内の振幅となるように、増幅器２１０に指示するゲインを調整する。これにより、５０Ω等の所定のインピーダンスとは異なるインピーダンスにおいて電力センサ１６によって測定された電圧であっても、電圧のレンジを自動調整することができるので、より正確に電圧の振幅を算出することができる。振幅算出部２２８についても同様に、振幅が大きい方の信号が所定範囲内の振幅となるように、増幅器２２０に指示するゲインを調整する。これにより、５０Ω等の所定のインピーダンスとは異なるインピーダンスにおいて電力センサ１６によって測定された電流であっても、電流のレンジを自動調整することができるので、より正確に電流の振幅を算出することができる。 Further, the amplitude calculator 218 monitors the amplitude of each signal output from the LPF 216 and the LPF 217, and adjusts the gain instructed to the amplifier 210 so that the signal with the larger amplitude has an amplitude within a predetermined range. . As a result, even if the voltage is measured by the power sensor 16 at an impedance different from the predetermined impedance, such as 50Ω, the voltage range can be automatically adjusted, so that the voltage amplitude can be calculated more accurately. can. Similarly, the amplitude calculator 228 adjusts the gain instructed to the amplifier 220 so that the signal with the larger amplitude has an amplitude within a predetermined range. As a result, even if the current is measured by the power sensor 16 at an impedance different from the predetermined impedance, such as 50Ω, the current range can be automatically adjusted, so that the current amplitude can be calculated more accurately. can.

また、１つのＰＬＬ２３によって生成されたクロック信号が、信号同期処理部２０内の各部において共通に使用されるため、信号同期処理部２０内の各ブロックのタイミングのずれを小さくすることができ、電圧および電流の振幅および位相を精度よく算出することができる。これにより、インピーダンスの算出精度を向上させることができる。 In addition, since the clock signal generated by one PLL 23 is commonly used in each section in the signal synchronization processing section 20, the timing deviation of each block in the signal synchronization processing section 20 can be reduced, and the voltage and the amplitude and phase of the current can be calculated with high accuracy. Thereby, the calculation accuracy of the impedance can be improved.

また、ＰＬＬ２３は、制御信号生成部１３から出力された制御値に基づいてクロック信号を生成するため、高周波電源１４から出力される高周波電力の周波数との周波数のずれが少ないクロック信号を生成することができる。そのため、電圧および電流の振幅および位相を精度よく算出することができる。これにより、インピーダンスの算出精度を向上させることができる。 In addition, since the PLL 23 generates a clock signal based on the control value output from the control signal generator 13, it is possible to generate a clock signal having a small frequency deviation from the frequency of the high-frequency power output from the high-frequency power supply 14. can be done. Therefore, the amplitude and phase of voltage and current can be calculated with high accuracy. Thereby, the calculation accuracy of the impedance can be improved.

図３は、実施例１におけるプラズマ処理装置１０の等価回路の一例を示す図である。本実施例において、電力センサ１６は、高周波電源１４から出力され整合回路１５を介してチャンバ１７に供給される高周波電力の伝送路において、整合回路１５とチャンバ１７との間のノードに接続される。そのため、信号同期処理部２０は、電力センサ１６による測定値に基づいて、プラズマを含むチャンバ１７のインピーダンスを測定することができる。 FIG. 3 is a diagram showing an example of an equivalent circuit of the plasma processing apparatus 10 according to the first embodiment. In this embodiment, the power sensor 16 is connected to a node between the matching circuit 15 and the chamber 17 in the transmission path of the high frequency power output from the high frequency power supply 14 and supplied to the chamber 17 via the matching circuit 15. . Therefore, the signal synchronization processor 20 can measure the impedance of the plasma-containing chamber 17 based on the measured value by the power sensor 16 .

ここで、例えば図４に示すように、電力センサが高周波電源１４と整合回路１５の間のノードに接続されている場合、電力センサによる測定値に基づいて測定されるインピーダンスは、整合回路１５のインピーダンスと、プラズマを含むチャンバ１７のインピーダンスとの合成インピーダンスとなる。図４は、比較例１におけるプラズマ処理装置１０の等価回路の一例を示す図である。 Here, for example, as shown in FIG. 4, when a power sensor is connected to a node between the high frequency power supply 14 and the matching circuit 15, the impedance measured based on the measured value by the power sensor is the impedance of the matching circuit 15. The resulting impedance is the combined impedance of the impedance and the impedance of the chamber 17 containing the plasma. FIG. 4 is a diagram showing an example of an equivalent circuit of the plasma processing apparatus 10 in Comparative Example 1. As shown in FIG.

そのため、図４の例では、測定されたインピーダンスに基づいて、整合回路１５のインピーダンスと、プラズマを含むチャンバ１７のインピーダンスとを別々に推定することになる。それぞれのインピーダンスを正確に推定することは難しいため、推定結果にはある程度の誤差が含まれる。図４に示した比較例１のプラズマ処理装置１０では、誤差要因は、２つ、即ち、整合回路１５のインピーダンス、および、プラズマを含むチャンバ１７のインピーダンスとなる。 Therefore, in the example of FIG. 4, the impedance of the matching circuit 15 and the impedance of the chamber 17 containing the plasma are separately estimated based on the measured impedance. Since it is difficult to accurately estimate each impedance, the estimation results contain some error. In the plasma processing apparatus 10 of Comparative Example 1 shown in FIG. 4, there are two error factors, that is, the impedance of the matching circuit 15 and the impedance of the chamber 17 containing the plasma.

これに対し、本実施例のプラズマ処理装置１０では、図３に示したように、電力センサ１６の測定値に基づいて、プラズマを含むチャンバ１７のインピーダンスが算出される。そして、整合回路１５の回路モデルに基づいて、整合回路１５の現在の入力インピーダンスが推定される。整合回路１５の現在の入力インピーダンスを正確に推定することは難しいものの、誤差要因は、１つ、即ち、整合回路１５のインピーダンスである。そのため、図４に示した比較例１のプラズマ処理装置１０に比べて、誤差要因を少なくすることができる。 On the other hand, in the plasma processing apparatus 10 of this embodiment, the impedance of the chamber 17 containing plasma is calculated based on the measured value of the power sensor 16, as shown in FIG. Based on the circuit model of the matching circuit 15, the current input impedance of the matching circuit 15 is estimated. Although it is difficult to accurately estimate the current input impedance of matching circuit 15 , there is one error factor, namely the impedance of matching circuit 15 . Therefore, compared to the plasma processing apparatus 10 of Comparative Example 1 shown in FIG. 4, error factors can be reduced.

また、整合回路１５の構造は、チャンバ１７の構造よりも単純であるため、整合回路１５のインピーダンスを推定する方が、プラズマを含むチャンバ１７のインピーダンスを推定するよりも誤差が少ない。従って、本実施例のプラズマ処理装置１０は、整合回路１５のインピーダンスおよびプラズマを含むチャンバ１７のインピーダンスを、比較例１のプラズマ処理装置１０よりも精度よく算出することができる。 Also, since the structure of the matching circuit 15 is simpler than that of the chamber 17, estimating the impedance of the matching circuit 15 has less error than estimating the impedance of the chamber 17 containing the plasma. Therefore, the plasma processing apparatus 10 of the present embodiment can calculate the impedance of the matching circuit 15 and the impedance of the chamber 17 containing the plasma more accurately than the plasma processing apparatus 10 of the first comparative example.

［整合処理］
図５は、インピーダンスの整合処理の一例を示すフローチャートである。プラズマ処理装置１０は、チャンバ１７内にプラズマを生成する際に、本フローチャートに示す整合処理を実行する。 [Alignment process]
FIG. 5 is a flowchart illustrating an example of impedance matching processing. The plasma processing apparatus 10 performs matching processing shown in this flowchart when generating plasma in the chamber 17 .

まず、電力センサ１６は、整合回路１５を介してチャンバ１７に供給される高周波電力の電圧および電流を測定する（Ｓ１０）。そして、電力センサ１６は、電圧および電流の測定結果を信号同期処理部２０へ出力する。 First, the power sensor 16 measures the voltage and current of the high frequency power supplied to the chamber 17 via the matching circuit 15 (S10). Power sensor 16 then outputs the voltage and current measurement results to signal synchronization processor 20 .

次に、信号同期処理部２０は、電力センサ１６から出力された高周波電力の電圧および電流の測定結果と、制御信号生成部１３から出力された制御信号とに基づいて、チャンバ１７内に生成されたプラズマのインピーダンスを含むチャンバ１７のインピーダンスを算出する（Ｓ１１）。そして、信号同期処理部２０は、算出されたチャンバ１７のインピーダンスを制御量算出部１２へ出力する。 Next, the signal synchronization processing unit 20 generates a signal generated in the chamber 17 based on the measurement results of the voltage and current of the high-frequency power output from the power sensor 16 and the control signal output from the control signal generating unit 13. The impedance of the chamber 17 including the plasma impedance is calculated (S11). The signal synchronization processor 20 then outputs the calculated impedance of the chamber 17 to the control amount calculator 12 .

次に、制御量算出部１２は、信号同期処理部２０によって算出されたチャンバ１７のインピーダンスに基づいて、整合回路１５の現在の入力インピーダンスを算出する。そして、制御量算出部１２は、整合回路１５の現在の入力インピーダンスの値が、目標値から所定範囲内の値であるか否かを判定する（Ｓ１２）。整合回路１５の現在の入力インピーダンスの値が、目標値から所定範囲内の値である場合（Ｓ１２：Ｙｅｓ）、本フローチャートに示された整合処理は終了する。 Next, the control amount calculator 12 calculates the current input impedance of the matching circuit 15 based on the impedance of the chamber 17 calculated by the signal synchronization processor 20 . Then, the control amount calculator 12 determines whether or not the current input impedance value of the matching circuit 15 is within a predetermined range from the target value (S12). If the current input impedance value of the matching circuit 15 is within the predetermined range from the target value (S12: Yes), the matching process shown in this flow chart ends.

一方、整合回路１５の現在の入力インピーダンスの値が、目標値から所定範囲内の値ではない場合（Ｓ１２：Ｎｏ）、制御量算出部１２は、整合回路１５の入力インピーダンスが目標となる入力インピーダンスに近づくようにするための高周波電力の周波数、高周波電力の大きさ、および、整合回路１５内のそれぞれの可変容量コンデンサの容量を算出する（Ｓ１３）。そして、制御量算出部１２は、算出されたこれらの制御量を制御信号生成部１３へ出力する。 On the other hand, if the current input impedance value of the matching circuit 15 is not within the predetermined range from the target value (S12: No), the control amount calculation unit 12 sets the input impedance of the matching circuit 15 to the target input impedance. The frequency of the high-frequency power, the magnitude of the high-frequency power, and the capacity of each variable capacitor in the matching circuit 15 are calculated (S13). Then, the control amount calculator 12 outputs these calculated control amounts to the control signal generator 13 .

次に、制御信号生成部１３は、制御量算出部１２から出力された高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量の制御量に対して、それぞれ制御信号を生成する（Ｓ１４）。そして、制御信号生成部１３は、生成された制御信号を、発振器１４０、増幅器１４１、および整合回路１５へそれぞれ出力する（Ｓ１５）。そして、再びステップＳ１０に示された処理が実行される。 Next, the control signal generation unit 13, with respect to the frequency of the high frequency power output from the control amount calculation unit 12, the magnitude of the high frequency power, and the control amount of the capacitance of each variable capacitor of the matching circuit 15, A control signal is generated for each (S14). Then, the control signal generator 13 outputs the generated control signals to the oscillator 140, the amplifier 141, and the matching circuit 15 (S15). Then, the process shown in step S10 is executed again.

ここで、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量の制御量が、他のパラメータの制御量とは無関係にそれぞれ独立に算出された場合、これらのパラメータの制御量が同時に適用されると、制御発振が起る可能性がある。そのため、いずれかのパラメータの制御量が適用される場合、他のパラメータの制御が固定される。 Here, when the frequency of the high-frequency power, the magnitude of the high-frequency power, and the control amount of the capacitance of each variable capacitor of the matching circuit 15 are calculated independently of the control amounts of other parameters, Controlled oscillations can occur when the controlled variables of these parameters are applied simultaneously. Therefore, when the control amount of any parameter is applied, the control of other parameters is fixed.

具体的には、例えば図６に示されるように、時刻０から時刻ｔ1までの期間では、高周波電力の大きさの制御量が適用され、高周波電力の周波数や整合回路１５のインピーダンスは固定される。また、時刻ｔ1から時刻ｔ2までの期間および時刻ｔ3から時刻ｔ4までの期間では、高周波電力の周波数の制御量が適用され、高周波電力の大きさや整合回路１５のインピーダンスは固定される。また、時刻ｔ2から時刻ｔ3までの期間および時刻ｔ4から時刻ｔ5までの期間では、整合回路１５のインピーダンスの制御量が適用され、高周波電力の周波数や大きさは固定される。図６は、比較例２における整合処理の一例を示す図である。この場合のスミスチャート上での整合回路１５の入力インピーダンスの軌跡は、例えば図７のようになる。図７は、比較例２における整合回路１５の入力インピーダンスの変化の一例を示す図である。 Specifically, for example, as shown in FIG. 6, in the period from time 0 to time t1, the control amount of the magnitude of the high frequency power is applied, and the frequency of the high frequency power and the impedance of the matching circuit 15 are fixed. be. Further, in the period from time t1 to time t2 and the period from time t3 to time t4 , the control amount of the frequency of the high frequency power is applied, and the magnitude of the high frequency power and the impedance of the matching circuit 15 are fixed. . Also, in the period from time t2 to time t3 and the period from time t4 to time t5 , the impedance control amount of the matching circuit 15 is applied, and the frequency and magnitude of the high frequency power are fixed. FIG. 6 is a diagram illustrating an example of matching processing in Comparative Example 2. In FIG. The locus of the input impedance of the matching circuit 15 on the Smith chart in this case is, for example, as shown in FIG. FIG. 7 is a diagram showing an example of changes in the input impedance of the matching circuit 15 in Comparative Example 2. In FIG.

このように、各パラメータの制御量が、他のパラメータの制御量とは無関係にそれぞれ独立に算出された場合、各パラメータの制御量を同時に適用することが難しいため、インピーダンスの整合処理に要する時間が長くなる。また、パラメータの数が多くなれば、インピーダンスの整合処理に要する時間はさらに長くなる。 In this way, when the control amount of each parameter is calculated independently of the control amount of other parameters, it is difficult to apply the control amount of each parameter at the same time. becomes longer. Also, the more parameters there are, the longer the impedance matching process takes.

これに対し、本実施例のプラズマ処理装置１０では、高周波電力の周波数、高周波電力の大きさ、および、整合回路１５のそれぞれの可変容量コンデンサの容量等の各パラメータの制御量は、上記したモデル式（１）に基づいて、他のパラメータとのバランスを考慮して決定される。そのため、各パラメータの制御量を同時に適用しても、制御発振が起る可能性が低い。そのため、例えば図８に示すように、複数のパラメータの制御量を同時に適用することができ、インピーダンスの整合処理に要する時間を、比較例２のプラズマ処理装置１０よりもずっと短縮することができる。図８は、実施例１における整合処理の一例を示す図である。この場合のスミスチャート上での整合回路１５の入力インピーダンスの軌跡は、例えば図９に示された実線のようになる。図９は、整合回路１５の入力インピーダンスの変化の一例を示す図である。 On the other hand, in the plasma processing apparatus 10 of the present embodiment, the control amount of each parameter such as the frequency of the high-frequency power, the magnitude of the high-frequency power, and the capacitance of each variable capacitor of the matching circuit 15 is the model described above. It is determined based on equation (1) in consideration of the balance with other parameters. Therefore, even if the control amount of each parameter is applied at the same time, it is unlikely that controlled oscillation will occur. Therefore, for example, as shown in FIG. 8, control amounts of a plurality of parameters can be applied simultaneously, and the time required for impedance matching processing can be much shorter than that of the plasma processing apparatus 10 of Comparative Example 2. FIG. 8 is a diagram illustrating an example of matching processing according to the first embodiment. The locus of the input impedance of the matching circuit 15 on the Smith chart in this case is, for example, the solid line shown in FIG. FIG. 9 is a diagram showing an example of changes in the input impedance of the matching circuit 15. As shown in FIG.

ここで、電力センサ１６によって測定された電圧の位相に対して、シフト部２１２から出力されたクロック信号の位相が遅れている場合、振幅算出結果と位相算出結果とは同期していない。そのため、例えば図９の点線で示されるように、整合回路１５の入力インピーダンスは、所望の軌跡（例えば図９の四角が付された実線の軌跡）からずれた軌跡で変化する。位相の遅れが小さい場合（例えば数ＭＨｚ～数十ＭＨｚの高周波電力に対して例えば１μ秒程度の場合）、整合回路１５の入力インピーダンスは、例えば図９の三角が付された点線で示された軌跡で変化する。また、位相の遅れが比較的大きい場合（例えば数ＭＨｚ～数十ＭＨｚの高周波電力に対して例えば１０μ秒程度の場合）、整合回路１５の入力インピーダンスは、例えば図９の丸が付された点線で示された軌跡で変化する。このように、電力センサ１６によって測定された電圧の位相に対して、シフト部２１２から出力されたクロック信号の位相の遅れが大きい程、信号同期処理部２０によって算出されるインピーダンスの誤差が大きくなる。これにより、整合回路１５の入力インピーダンスの変化の軌跡と、所望の軌跡との乖離が大きくなる。そのため、プラズマの安定的な制御が困難となる。 Here, when the phase of the clock signal output from the shift section 212 lags behind the phase of the voltage measured by the power sensor 16, the amplitude calculation result and the phase calculation result are not synchronized. Therefore, as indicated by the dotted line in FIG. 9, the input impedance of the matching circuit 15 changes along a trajectory that deviates from the desired trajectory (eg, the solid line trajectory with squares in FIG. 9). When the phase delay is small (for example, about 1 μs for high-frequency power of several MHz to several tens of MHz), the input impedance of the matching circuit 15 is indicated, for example, by the dotted line with triangles in FIG. change along the trajectory. When the phase delay is relatively large (for example, about 10 μs for high-frequency power of several MHz to several tens of MHz), the input impedance of the matching circuit 15 is, for example, the dotted line circled in FIG. changes along the trajectory indicated by . Thus, the larger the phase delay of the clock signal output from the shift unit 212 with respect to the phase of the voltage measured by the power sensor 16, the larger the error in the impedance calculated by the signal synchronization processing unit 20. . As a result, the divergence between the trajectory of the change in the input impedance of the matching circuit 15 and the desired trajectory increases. Therefore, stable control of plasma becomes difficult.

これに対し、本実施例の振幅位相算出部２１において、位相算出部２１９は、算出された位相を、シフト部２１２へフィードバックする。これにより、振幅位相算出部２１は、電力センサ１６によって測定された電圧の位相に対する、シフト部２１２から出力されたクロック信号の位相の遅れを調整することができ、振幅算出結果と位相算出結果とを同期させることができる。振幅位相算出部２２に関しても同様である。これにより、信号同期処理部２０は、電力センサ１６によって測定された電圧および電流の振幅および位相を精度よく算出することができる。そして、プラズマ処理装置１０は、チャンバ１７内のプラズマのインピーダンスの変化に合わせて、整合回路１５の入力インピーダンスの変化が所望の軌跡となるように精度よく制御することができる。これにより、プラズマの安定的な制御が可能となる。 In contrast, in the amplitude phase calculator 21 of this embodiment, the phase calculator 219 feeds back the calculated phase to the shifter 212 . As a result, the amplitude-phase calculation unit 21 can adjust the phase delay of the clock signal output from the shift unit 212 with respect to the phase of the voltage measured by the power sensor 16, and the amplitude calculation result and the phase calculation result can be adjusted. can be synchronized. The same applies to the amplitude phase calculator 22 . Thereby, the signal synchronization processing unit 20 can accurately calculate the amplitude and phase of the voltage and current measured by the power sensor 16 . The plasma processing apparatus 10 can precisely control the change in the input impedance of the matching circuit 15 to follow a desired trajectory according to the change in impedance of the plasma in the chamber 17 . This enables stable control of plasma.

また、本実施例では、各パラメータの制御量を同時に適用することができるため、インピーダンスの整合処理に要する時間を短縮することができる。なお、各パラメータの制御量を同時に適用することができるため、パラメータの数が多い場合であっても、インピーダンスの整合処理に要する時間はほとんど変わらない。 In addition, in this embodiment, the control amount of each parameter can be applied at the same time, so the time required for impedance matching processing can be shortened. Since the control amount of each parameter can be applied at the same time, the time required for impedance matching processing is almost the same even when the number of parameters is large.

以上、実施例１について説明した。上記説明から明らかなように、本実施例のプラズマ処理装置１０によれば、短時間でインピーダンスの整合処理を完了させることができ、安定したプラズマを迅速に着火することができる。 The first embodiment has been described above. As is clear from the above description, according to the plasma processing apparatus 10 of the present embodiment, the impedance matching process can be completed in a short time, and stable plasma can be ignited quickly.

実施例１では、整合回路１５とチャンバ１７との間のノードに接続された電力センサ１６によって測定された高周波電力の電圧および電流に基づいて、整合回路１５の現在のインピーダンスが推定された。これに対し、実施例２では、さらに、高周波電源１４と整合回路１５との間のノードに接続された電力センサ１８も用いて、整合回路１５の現在のインピーダンスが推定される。これにより、より精度よく整合回路１５の現在のインピーダンスを推定することができ、インピーダンスの整合処理をより高速化することができる。 In Example 1, the current impedance of matching circuit 15 was estimated based on the voltage and current of the high frequency power measured by power sensor 16 connected to the node between matching circuit 15 and chamber 17 . On the other hand, in the second embodiment, the current impedance of the matching circuit 15 is also estimated using the power sensor 18 connected to the node between the high frequency power supply 14 and the matching circuit 15 . As a result, the current impedance of the matching circuit 15 can be estimated more accurately, and the speed of the impedance matching process can be increased.

［プラズマ処理装置１０］
図１０は、実施例２におけるプラズマ処理装置１０の一例を示すブロック図である。プラズマ処理装置１０は、例えば図１０に示すように、信号同期処理部２０－１、信号同期処理部２０－２、制御量算出部１２、制御信号生成部１３、高周波電源１４、整合回路１５、電力センサ１６、チャンバ１７、および電力センサ１８を備える。本実施例において、信号同期処理部２０－１、信号同期処理部２０－２、制御量算出部１２、および制御信号生成部１３は、１つの基板１１上に実装される。なお、以下では、信号同期処理部２０－１および２０－２のそれぞれを区別することなく総称する場合に単に信号同期処理部２０と記載する。また、図１０に示されたプラズマ処理装置１０の各ブロックにおいて、図１に示されたブロックと同じ符号が付されたブロックは、以下に説明する点を除き、図１において説明されたブロックと同様の機能を有するため、重複する説明を省略する。 [Plasma processing apparatus 10]
FIG. 10 is a block diagram showing an example of the plasma processing apparatus 10 according to the second embodiment. For example, as shown in FIG. 10, the plasma processing apparatus 10 includes a signal synchronization processing unit 20-1, a signal synchronization processing unit 20-2, a control amount calculation unit 12, a control signal generation unit 13, a high frequency power supply 14, a matching circuit 15, A power sensor 16 , a chamber 17 and a power sensor 18 are provided. In this embodiment, the signal synchronization processor 20-1, the signal synchronization processor 20-2, the control amount calculator 12, and the control signal generator 13 are mounted on one substrate 11. FIG. In the following description, the signal synchronization processing units 20-1 and 20-2 are simply referred to as the signal synchronization processing unit 20 when collectively referred to without distinguishing between them. In addition, in each block of the plasma processing apparatus 10 shown in FIG. 10, the blocks denoted by the same reference numerals as the blocks shown in FIG. 1 are identical to the blocks explained in FIG. Since they have similar functions, redundant description is omitted.

電力センサ１６は、電圧および電流の測定結果を信号同期処理部２０－１へ出力する。電力センサ１８は、高周波電源１４と整合回路１５との間の高周波電力の伝送路において、高周波電源１４と整合回路１５との間のノードに接続される。電力センサ１８は、高周波電源１４から出力される高周波電力の電圧および電流を測定し、電圧および電流の測定結果を信号同期処理部２０－２へ出力する。電力センサ１８は、第２の測定部の一例である。 Power sensor 16 outputs the voltage and current measurement results to signal synchronization processor 20-1. The power sensor 18 is connected to a node between the high frequency power supply 14 and the matching circuit 15 in the high frequency power transmission path between the high frequency power supply 14 and the matching circuit 15 . Power sensor 18 measures the voltage and current of the high-frequency power output from high-frequency power supply 14, and outputs the voltage and current measurement results to signal synchronization processing section 20-2. Power sensor 18 is an example of a second measurement unit.

信号同期処理部２０－１は、電力センサ１６から出力された高周波電力の電圧および電流の測定結果と、制御信号生成部１３から出力された制御信号とに基づいて、チャンバ１７内に生成されたプラズマのインピーダンスを含むチャンバ１７のインピーダンスを算出する。そして、信号同期処理部２０－１は、算出されたチャンバ１７のインピーダンスを制御量算出部１２へ出力する。 The signal synchronization processing unit 20-1 generates a signal generated in the chamber 17 based on the measurement result of the voltage and current of the high-frequency power output from the power sensor 16 and the control signal output from the control signal generation unit 13. Calculate the impedance of the chamber 17, including the impedance of the plasma. Then, the signal synchronization processor 20 - 1 outputs the calculated impedance of the chamber 17 to the control amount calculator 12 .

信号同期処理部２０－２は、電力センサ１８から出力された高周波電力の電圧および電流の測定結果と、制御信号生成部１３から出力された制御信号とに基づいて、整合回路１５とチャンバ１７の合成インピーダンスを算出する。そして、信号同期処理部２０－２は、算出された合成インピーダンスを制御量算出部１２へ出力する。信号同期処理部２０－１および２０－２のそれぞれの内部構成は、図２を用いて説明した実施例１の信号同期処理部２０の構成と同様であるため、詳細な説明を省略する。 The signal synchronization processing unit 20-2 synchronizes the matching circuit 15 and the chamber 17 based on the measurement results of the high-frequency power voltage and current output from the power sensor 18 and the control signal output from the control signal generation unit 13. Calculate the combined impedance. Then, the signal synchronization processor 20-2 outputs the calculated combined impedance to the control amount calculator 12. FIG. Since the internal configuration of each of the signal synchronization processing units 20-1 and 20-2 is the same as the configuration of the signal synchronization processing unit 20 of the first embodiment described using FIG. 2, detailed description thereof will be omitted.

制御量算出部１２は、信号同期処理部２０－１によって算出されたチャンバ１７のインピーダンスと、信号同期処理部２０－２によって算出された合成インピーダンスとに基づいて、整合回路１５の現在の入力インピーダンスを算出する。 The control amount calculator 12 calculates the current input impedance of the matching circuit 15 based on the impedance of the chamber 17 calculated by the signal synchronization processor 20-1 and the composite impedance calculated by the signal synchronization processor 20-2. Calculate

図１１は、実施例２におけるプラズマ処理装置１０の等価回路の一例を示す図である。例えば図１１に示すように、信号同期処理部２０－１は、電力センサ１６によって測定された電圧および電流に基づいてチャンバ１７のインピーダンスＺ２を算出することができる。信号同期処理部２０－２は、電力センサ１８によって測定された電圧および電流に基づいて整合回路１５のインピーダンスＺ１とチャンバ１７のインピーダンスＺ２の合成インピーダンスを算出することができる。そして、制御量算出部１２は、整合回路１５のインピーダンスＺ１とチャンバ１７のインピーダンスＺ２の合成インピーダンスから、チャンバ１７のインピーダンスＺ２を引くことにより、整合回路１５のインピーダンスＺ１を算出することができる。 FIG. 11 is a diagram showing an example of an equivalent circuit of the plasma processing apparatus 10 according to the second embodiment. For example, as shown in FIG. 11, the signal synchronization processor 20-1 can calculate the impedance Z2 of the chamber 17 based on the voltage and current measured by the power sensor 16. FIG. The signal synchronization processor 20-2 can calculate the combined impedance of the impedance Z1 of the matching circuit 15 and the impedance Z2 of the chamber 17 based on the voltage and current measured by the power sensor . Then, the control amount calculator 12 can calculate the impedance Z1 of the matching circuit 15 by subtracting the impedance Z2 of the chamber 17 from the combined impedance of the impedance Z1 of the matching circuit 15 and the impedance Z2 of the chamber 17 .

ここで、信号同期処理部２０－１は、電力センサ１６によって測定された電圧および電流に基づいてチャンバ１７のインピーダンスＺ２を算出しており、信号同期処理部２０－２は、電力センサ１８によって測定された電圧および電流に基づいて整合回路１５とチャンバ１７の合成インピーダンスを算出している。そのため、回路モデル等を用いてインピーダンスを推定する場合に比べて、インピーダンスＺ２および合成インピーダンスを、より精度よく算出することができる。特に、本実施例では、図２を用いて説明した内部構成を有する信号同期処理部２０－１および２０－２を用いているため、インピーダンスＺ２および合成インピーダンスを、高い精度で算出することができる。 Here, the signal synchronization processing unit 20-1 calculates the impedance Z2 of the chamber 17 based on the voltage and current measured by the power sensor 16, and the signal synchronization processing unit 20-2 measures A combined impedance of the matching circuit 15 and the chamber 17 is calculated based on the obtained voltage and current. Therefore, the impedance Z2 and the combined impedance can be calculated more accurately than when estimating the impedance using a circuit model or the like. In particular, in this embodiment, since the signal synchronization processing units 20-1 and 20-2 having the internal configuration described with reference to FIG. 2 are used, the impedance Z2 and the combined impedance can be calculated with high accuracy. .

また、本実施例では、インピーダンスＺ２および合成インピーダンスが高い精度で算出されるため、合成インピーダンスから、チャンバ１７のインピーダンスＺ２を引くことにより、整合回路１５のインピーダンスＺ１を高い精度で算出することができる。 Further, in this embodiment, since the impedance Z2 and the combined impedance are calculated with high accuracy, the impedance Z1 of the matching circuit 15 can be calculated with high accuracy by subtracting the impedance Z2 of the chamber 17 from the combined impedance. .

［ハードウェア］
上記した実施例１における信号同期処理部２０、制御量算出部１２、および制御信号生成部１３は、１つの基板１１上に構成された、例えば図１２に示すコンピュータ３０により実現される。図１２は、信号同期処理部２０、制御量算出部１２、および制御信号生成部１３の機能を実現するコンピュータ３０のハードウェアの一例を示す図である。 [hardware]
The signal synchronization processor 20, the control amount calculator 12, and the control signal generator 13 in Example 1 described above are realized by a computer 30 shown in FIG. FIG. 12 is a diagram showing an example of hardware of the computer 30 that implements the functions of the signal synchronization processor 20, the control amount calculator 12, and the control signal generator 13. As shown in FIG.

コンピュータ３０は、例えば図１２に示すように、メモリ３１、プロセッサ３２、および入出力インターフェイス３３を有する。入出力インターフェイス３３は、高周波電源１４、整合回路１５、電力センサ１６、および電力センサ１８との間で信号の送受信を行う。メモリ３１には、例えば信号同期処理部２０、制御量算出部１２、および制御信号生成部１３の機能を実現するための各種プログラムやデータ等が格納される。プロセッサ３２は、メモリ３１からプログラムを読出し、読み出したプログラムを実行することにより、例えば信号同期処理部２０、制御量算出部１２、および制御信号生成部１３の各機能を実現する。 The computer 30 has a memory 31, a processor 32, and an input/output interface 33, as shown in FIG. 12, for example. The input/output interface 33 transmits and receives signals to and from the high frequency power supply 14 , matching circuit 15 , power sensor 16 and power sensor 18 . The memory 31 stores, for example, various programs and data for realizing the functions of the signal synchronization processor 20, the control amount calculator 12, and the control signal generator 13. FIG. The processor 32 reads a program from the memory 31 and executes the read program, thereby realizing the functions of the signal synchronization processor 20, the control amount calculator 12, and the control signal generator 13, for example.

なお、メモリ３１内のプログラムやデータ等は、必ずしも全てが最初から全てがメモリ３１内に記憶されていなくてもよい。例えば、コンピュータ３０に挿入されるメモリカードなどの可搬型記録媒体にプログラムやデータ等が記憶され、コンピュータ３０がこのような可搬型記録媒体からプログラムやデータ等を適宜取得して実行するようにしてもよい。また、プログラムやデータ等を記憶させた他のコンピュータまたはサーバ装置などから、無線通信回線、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介して、コンピュータ３０がプログラムを適宜取得して実行するようにしてもよい。 It should be noted that the programs and data in the memory 31 do not necessarily have to be stored in the memory 31 from the beginning. For example, programs, data, etc. are stored in a portable recording medium such as a memory card inserted into the computer 30, and the computer 30 acquires and executes the programs, data, etc. from such a portable recording medium as appropriate. good too. In addition, the computer 30 can appropriately acquire and execute programs from other computers or server devices storing programs, data, etc., via wireless communication lines, public lines, the Internet, LAN, WAN, etc. good too.

［その他］
なお、本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。 [others]
It should be noted that the present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the gist of the present invention.

例えば、上記した実施例１では、１つの高周波電源１４によって生成された高周波電力がチャンバ１７に供給される場合を例に説明したが、開示の技術はこれに限られず、複数の高周波電源１４によって生成された異なる周波数の高周波電力がチャンバ１７に供給されてもよい。この場合、プラズマ処理装置１０には、それぞれの周波数の高周波電力を生成する高周波電源１４毎に、信号同期処理部２０、制御量算出部１２、制御信号生成部１３、整合回路１５、および電力センサ１６が、それぞれ１つずつ設けられる。 For example, in the first embodiment described above, the high-frequency power generated by one high-frequency power source 14 is supplied to the chamber 17 as an example, but the disclosed technology is not limited to this. The generated RF power of different frequencies may be supplied to the chamber 17 . In this case, the plasma processing apparatus 10 includes a signal synchronization processor 20, a control amount calculator 12, a control signal generator 13, a matching circuit 15, and a power sensor for each high frequency power supply 14 that generates high frequency power of each frequency. 16 are provided one each.

実施例２についても同様に、複数の高周波電源１４によって生成された異なる周波数の高周波電力がチャンバ１７に供給される場合、プラズマ処理装置１０には、それぞれの周波数の高周波電力を生成する高周波電源１４毎に、信号同期処理部２０－１、信号同期処理部２０－２、制御量算出部１２、制御信号生成部１３、整合回路１５、電力センサ１６、および電力センサ１８が、それぞれ１つずつ設けられる。 Similarly for the second embodiment, when high-frequency powers of different frequencies generated by a plurality of high-frequency power sources 14 are supplied to the chamber 17, the plasma processing apparatus 10 includes high-frequency power sources 14 for generating high-frequency powers of respective frequencies. , one signal synchronization processing unit 20-1, one signal synchronization processing unit 20-2, one control amount calculation unit 12, one control signal generation unit 13, one matching circuit 15, one power sensor 16, and one power sensor 18 are provided for each unit. be done.

また、上記した各実施例において、信号同期処理部２０が有するそれぞれの処理ブロックは、実施例における信号同期処理部２０の理解を容易にするために、主な処理内容に応じて機能別に区分したものである。そのため、処理ブロックの区分方法やその名称によって、開示の技術が制限されることはない。また、上記した各実施例における信号同期処理部２０がそれぞれ有する各処理ブロックは、処理内容に応じてさらに多くの処理ブロックに細分化することもできるし、複数の処理ブロックを１つの処理ブロックに統合することもできる。また、それぞれの処理ブロックによって実行される処理は、ソフトウェアによる処理として実現されてもよく、ＡＳＩＣ（Application Specific Integrated Circuit）等の専用のハードウェアにより実現されてもよい。 In addition, in each of the above-described embodiments, each processing block of the signal synchronization processing unit 20 is classified by function according to the main processing content in order to facilitate understanding of the signal synchronization processing unit 20 in the embodiment. It is. Therefore, the disclosed technology is not limited by the method of dividing the processing blocks or their names. Further, each processing block possessed by the signal synchronization processing unit 20 in each of the above-described embodiments can be further subdivided into more processing blocks according to the processing content, or a plurality of processing blocks can be combined into one processing block. It can also be integrated. Further, the processing executed by each processing block may be realized as processing by software, or may be realized by dedicated hardware such as ASIC (Application Specific Integrated Circuit).

１０ プラズマ処理装置
１１ 基板
１２ 制御量算出部
１３ 制御信号生成部
１４ 高周波電源
１４０ 発振器
１４１ 増幅器
１５ 整合回路
１６ 電力センサ
１７ チャンバ
１８ 電力センサ
２０ 信号同期処理部
２１ 振幅位相算出部
２１０ 増幅器
２１１ ＡＤＣ
２１２ シフト部
２１３ 移相器
２１４ 乗算器
２１５ 乗算器
２１６ ＬＰＦ
２１７ ＬＰＦ
２１８ 振幅算出部
２１９ 位相算出部
２２ 振幅位相算出部
２２０ 増幅器
２２１ ＡＤＣ
２２２ シフト部
２２３ 移相器
２２４ 乗算器
２２５ 乗算器
２２６ ＬＰＦ
２２７ ＬＰＦ
２２８ 振幅算出部
２２９ 位相算出部
２３ ＰＬＬ
２４ 位相差算出部
２５ インピーダンス算出部 10 Plasma processing apparatus 11 Substrate 12 Control amount calculator 13 Control signal generator 14 High frequency power supply 140 Oscillator 141 Amplifier 15 Matching circuit 16 Power sensor 17 Chamber 18 Power sensor 20 Signal synchronization processor 21 Amplitude phase calculator 210 Amplifier 211 ADC
212 shift unit 213 phase shifter 214 multiplier 215 multiplier 216 LPF
217LPF
218 amplitude calculator 219 phase calculator 22 amplitude phase calculator 220 amplifier 221 ADC
222 shift unit 223 phase shifter 224 multiplier 225 multiplier 226 LPF
227LPF
228 amplitude calculator 229 phase calculator 23 PLL
24 phase difference calculator 25 impedance calculator

Claims (6)

内部に空間を有し、前記空間内に生成されたプラズマにより前記空間内に搬入された被処理体を処理するチャンバと、
前記チャンバ内にプラズマを生成するための高周波電力を供給する電力供給部と、
前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスと前記電力供給部の出力インピーダンスとを整合させる整合回路と、
前記整合回路と前記チャンバとの間のノードに接続され、前記チャンバ内に供給される前記高周波電力の電圧および電流を測定する第１の測定部と、
前記第１の測定部によって測定された前記高周波電力の電圧および電流に基づいて、前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスを算出する第１の算出部と、
前記第１の算出部によって算出された前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスに基づいて、前記チャンバ内に供給される高周波電力の周波数、高周波電力の大きさ、および、前記整合回路の入力インピーダンスを制御する制御回路と
を備え、
前記第１の算出部と前記制御回路とは、１つの基板上に設けられていることを特徴とするプラズマ処理装置。 a chamber having a space therein for processing an object to be processed carried into the space by plasma generated in the space;
a power supply unit that supplies high-frequency power for generating plasma in the chamber;
a matching circuit that matches the impedance of the chamber, including the impedance of the plasma in the chamber, and the output impedance of the power supply;
a first measuring unit connected to a node between the matching circuit and the chamber and measuring the voltage and current of the high-frequency power supplied into the chamber;
a first calculator that calculates the impedance of the chamber, including the impedance of the plasma in the chamber , based on the voltage and current of the high-frequency power measured by the first measuring unit ;
Based on the impedance of the chamber including the impedance of the plasma in the chamber calculated by the first calculation unit, the frequency of the high frequency power supplied to the chamber, the magnitude of the high frequency power, and the matching circuit and a control circuit that controls the input impedance of
The plasma processing apparatus, wherein the first calculator and the control circuit are provided on one substrate. 前記第１の算出部は、
前記チャンバ内に供給される高周波電力の電圧をデジタル信号に変換する第１のＡＤＣ（Analog to Digital Converter）と、
前記チャンバ内に供給される高周波電力の電流をデジタル信号に変換する第２のＡＤＣと、
デジタル信号に変換された前記電圧および前記電流のそれぞれの位相および振幅を算出する第２の算出部と、
デジタル信号に変換された前記電圧および前記電流の位相差および振幅比に基づいて前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスを算出する第３の算出部と
を有することを特徴とする請求項１に記載のプラズマ処理装置。 The first calculator,
a first ADC (Analog to Digital Converter) that converts the high-frequency power voltage supplied into the chamber into a digital signal;
a second ADC that converts a high-frequency power current supplied into the chamber into a digital signal;
a second calculator that calculates the phase and amplitude of each of the voltage and the current converted into digital signals;
and a third calculator for calculating the impedance of the chamber including the impedance of the plasma in the chamber based on the phase difference and amplitude ratio of the voltage and the current converted into digital signals. Item 2. The plasma processing apparatus according to item 1 . 前記第１の算出部は、
前記第１のＡＤＣおよび前記第２のＡＤＣのそれぞれに用いられるサンプリングクロックを生成する信号発生器と、
前記サンプリングクロックに対する前記電圧の位相に基づいて、前記第１のＡＤＣに入力される前記サンプリングクロックの位相を調整する第１の位相調整部と、
前記サンプリングクロックに対する前記電流の位相に基づいて、前記第２のＡＤＣに入力される前記サンプリングクロックの位相を調整する第２の位相調整部と
を有することを特徴とする請求項２に記載のプラズマ処理装置。 The first calculator,
a signal generator that generates a sampling clock used for each of the first ADC and the second ADC;
a first phase adjustment unit that adjusts the phase of the sampling clock input to the first ADC based on the phase of the voltage with respect to the sampling clock;
3. The plasma according to claim 2 , further comprising a second phase adjustment unit that adjusts the phase of the sampling clock input to the second ADC based on the phase of the current with respect to the sampling clock. processing equipment. 前記第１の算出部は、
前記チャンバ内に供給される前記高周波電力の電圧を増幅して前記第１のＡＤＣに入力する第１の増幅器と、
前記チャンバ内に供給される前記高周波電力の電流を増幅して前記第２のＡＤＣに入力する第２の増幅器と、
前記第２の算出部によって算出された前記電圧の振幅に基づいて、前記第１の増幅器のゲインを調整する第１のゲイン調整部と、
前記第２の算出部によって算出された前記電流の振幅に基づいて、前記第２の増幅器のゲインを調整する第２のゲイン調整部と
を有することを特徴とする請求項２または３に記載のプラズマ処理装置。 The first calculator,
a first amplifier that amplifies the voltage of the high-frequency power supplied into the chamber and inputs it to the first ADC;
a second amplifier that amplifies the current of the high-frequency power supplied into the chamber and inputs it to the second ADC;
a first gain adjustment unit that adjusts the gain of the first amplifier based on the amplitude of the voltage calculated by the second calculation unit;
4. The apparatus according to claim 2 , further comprising a second gain adjustment section that adjusts the gain of said second amplifier based on the amplitude of said current calculated by said second calculation section. Plasma processing equipment. 前記電力供給部と前記整合回路との間のノードに接続され、前記電力供給部から前記整合回路へ出力される高周波電力の電圧および電流を測定する第２の測定部をさらに備え、
前記第１の算出部は、
前記第２の測定部によって測定された高周波電力の電圧および電流をさらに用いて、前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスを算出することを特徴とする請求項１から４のいずれか一項に記載のプラズマ処理装置。 further comprising a second measurement unit connected to a node between the power supply unit and the matching circuit for measuring the voltage and current of the high-frequency power output from the power supply unit to the matching circuit;
The first calculator,
5. The impedance of the chamber including the impedance of the plasma in the chamber is calculated by further using the voltage and current of the high-frequency power measured by the second measurement unit. 1. The plasma processing apparatus according to item 1. 内部に空間を有し、前記空間内に生成されたプラズマにより前記空間内に搬入された被処理体を処理するチャンバと、
前記チャンバ内にプラズマを生成するための高周波電力を供給する電力供給部と、
前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスと前記電力供給部の出力インピーダンスとを整合させる整合回路と、
前記整合回路と前記チャンバとの間のノードに接続され、前記チャンバ内に供給される前記高周波電力の電圧および電流を測定する第１の測定部と、
前記第１の測定部によって測定された前記高周波電力の電圧および電流に基づいて、前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスを算出する測定回路と、
前記測定回路によって算出された前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスに基づいて、前記電力供給部によって前記チャンバ内に供給される高周波電力の周波数、高周波電力の大きさ、および、前記整合回路の入力インピーダンスを制御する制御回路と
を備えるプラズマ処理装置に用いられる前記測定回路であって、
前記制御回路と共に１つの基板上に設けられており、
前記第１の測定部によって測定された、前記チャンバ内に供給される高周波電力の電圧をデジタル信号に変換する第１のＡＤＣと、
前記第１の測定部によって測定された、前記チャンバ内に供給される高周波電力の電流をデジタル信号に変換する第２のＡＤＣと、
デジタル信号に変換された前記電圧および前記電流のそれぞれの振幅および位相を算出する振幅位相算出部と、
デジタル信号に変換された前記電圧および前記電流の位相差および振幅比に基づいて前記チャンバ内のプラズマのインピーダンスを含む前記チャンバのインピーダンスを算出するインピーダンス算出部と
を有することを特徴とする測定回路。 a chamber having a space therein for processing an object to be processed carried into the space by plasma generated in the space;
a power supply unit that supplies high-frequency power for generating plasma in the chamber;
a matching circuit that matches the impedance of the chamber, including the impedance of the plasma in the chamber, and the output impedance of the power supply;
a first measuring unit connected to a node between the matching circuit and the chamber and measuring the voltage and current of the high-frequency power supplied into the chamber;
a measurement circuit that calculates the impedance of the chamber, including the impedance of the plasma in the chamber, based on the high-frequency power voltage and current measured by the first measurement unit;
Based on the impedance of the chamber including the impedance of the plasma in the chamber calculated by the measurement circuit, the frequency of the high frequency power supplied into the chamber by the power supply unit, the magnitude of the high frequency power, and the The measurement circuit used in a plasma processing apparatus comprising a control circuit for controlling the input impedance of the matching circuit,
provided on one substrate together with the control circuit,
a first ADC that converts the voltage of high-frequency power supplied into the chamber measured by the first measurement unit into a digital signal;
a second ADC that converts the current of high-frequency power supplied into the chamber measured by the first measurement unit into a digital signal;
an amplitude-phase calculator that calculates the amplitude and phase of each of the voltage and the current that have been converted into digital signals;
and an impedance calculator for calculating the impedance of the chamber including the impedance of the plasma in the chamber based on the phase difference and amplitude ratio of the voltage and the current converted into digital signals.
JP2018136326A 2017-10-10 2018-07-20 Plasma processing equipment and measurement circuit Active JP7209483B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107133956A TWI812648B (en) 2017-10-10 2018-09-27 Plasma processing apparatus and measurement circuit
CN201811178430.7A CN109659215B (en) 2017-10-10 2018-10-10 Plasma processing apparatus and detection circuit
US16/156,092 US10903049B2 (en) 2017-10-10 2018-10-10 Plasma processing apparatus and measurement circuit
KR1020180120520A KR20190040475A (en) 2017-10-10 2018-10-10 Plasma processing apparatus and measurement circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017196786 2017-10-10
JP2017196786 2017-10-10

Publications (2)

Publication Number Publication Date
JP2019071270A JP2019071270A (en) 2019-05-09
JP7209483B2 true JP7209483B2 (en) 2023-01-20

Family

ID=66441633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018136326A Active JP7209483B2 (en) 2017-10-10 2018-07-20 Plasma processing equipment and measurement circuit

Country Status (2)

Country Link
JP (1) JP7209483B2 (en)
TW (1) TWI812648B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7442305B2 (en) 2019-11-26 2024-03-04 東京エレクトロン株式会社 Control system, control method, control program, and processing system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541404A (en) 2005-05-19 2008-11-20 エム ケー エス インストルメンツ インコーポレーテッド Synchronous undersampling for high frequency voltage and current measurements
WO2015151148A1 (en) 2014-03-31 2015-10-08 Ｓｐｐテクノロジーズ株式会社 High-frequency power system and plasma processing apparatus provided therewith
US20150348854A1 (en) 2014-06-03 2015-12-03 Lam Research Corporation Multi-station plasma reactor with rf balancing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6155199A (en) * 1998-03-31 2000-12-05 Lam Research Corporation Parallel-antenna transformer-coupled plasma generation system
JP5498217B2 (en) * 2010-03-24 2014-05-21 株式会社ダイヘン High frequency measuring device and calibration method of high frequency measuring device
US20130277333A1 (en) * 2012-04-24 2013-10-24 Applied Materials, Inc. Plasma processing using rf return path variable impedance controller with two-dimensional tuning space
JP6312405B2 (en) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 Plasma processing equipment
US9947514B2 (en) * 2015-09-01 2018-04-17 Mks Instruments, Inc. Plasma RF bias cancellation system
JP6541540B2 (en) * 2015-10-06 2019-07-10 東京エレクトロン株式会社 Method for impedance matching of plasma processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541404A (en) 2005-05-19 2008-11-20 エム ケー エス インストルメンツ インコーポレーテッド Synchronous undersampling for high frequency voltage and current measurements
WO2015151148A1 (en) 2014-03-31 2015-10-08 Ｓｐｐテクノロジーズ株式会社 High-frequency power system and plasma processing apparatus provided therewith
US20150348854A1 (en) 2014-06-03 2015-12-03 Lam Research Corporation Multi-station plasma reactor with rf balancing

Also Published As

Publication number Publication date
TW201929030A (en) 2019-07-16
TWI812648B (en) 2023-08-21
JP2019071270A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US10903049B2 (en) Plasma processing apparatus and measurement circuit
US10468233B2 (en) RF power delivery regulation for processing substrates
JP6420528B2 (en) Condition-based power and frequency adjustment
TWI673756B (en) Rf generator, system and method of generating rf signals for cancelling rf bias in a plasma system
KR102364528B1 (en) Intercycle control system for plasma power delivery system and method of operation thereof
US10432248B1 (en) RF metrology system for a substrate processing apparatus incorporating RF sensors with corresponding lock-in amplifiers
TW201327620A (en) Power distortion-based servo control systems for frequency tuning RF power sources
KR102165741B1 (en) Adjustment of power and frequency based on three or more states
TW201607251A (en) Compensation of oscillator frequency pulling
US20210249228A1 (en) Inter-period control system for plasma power delivery system and method of operating same
JP7209483B2 (en) Plasma processing equipment and measurement circuit
WO2007046304A1 (en) Fm modulator
KR20180103008A (en) High frequency generator and plasma processing apparatus
US20230094385A1 (en) Radio-frequency power supply apparatus
US20230207263A1 (en) High-frequency power supply apparatus
JP2020181650A (en) Method for deciding correction function
CN111373504A (en) RF custom voltage on bias operation
US20240222083A1 (en) Method of controlling high-frequency power supply system
US20240223063A1 (en) High-frequency power supply system
US20240222076A1 (en) High-frequency power supply system
US20240222079A1 (en) High-frequency power supply system
US20230207268A1 (en) High-frequency power supply device
US20240222082A1 (en) High-frequency power supply system
JP2021530099A (en) Active control of radial etching uniformity
JP2023097863A (en) High frequency power system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230110

R150 Certificate of patent or registration of utility model

Ref document number: 7209483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150