JP7208512B2 - PHASE MODULATION DEVICE AND PHASE MODULATION METHOD - Google Patents
PHASE MODULATION DEVICE AND PHASE MODULATION METHOD Download PDFInfo
- Publication number
- JP7208512B2 JP7208512B2 JP2019057230A JP2019057230A JP7208512B2 JP 7208512 B2 JP7208512 B2 JP 7208512B2 JP 2019057230 A JP2019057230 A JP 2019057230A JP 2019057230 A JP2019057230 A JP 2019057230A JP 7208512 B2 JP7208512 B2 JP 7208512B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel circuit
- liquid crystal
- charge pump
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、位相変調装置、及び位相変調方法に関する。 The present invention relates to a phase modulation device and a phase modulation method.
従来より、例えば特許文献1に開示されているように、LCOS(Liquid Crystal On Silicon)を用いた位相変調装置が提案されている。特許文献1の段落[0015]等には、LCOS素子の各画素に印加する電圧を制御して、入射した光を位相変調することが開示されている。
Conventionally, a phase modulation device using LCOS (Liquid Crystal On Silicon) has been proposed as disclosed in
赤外域の光を扱う装置では、長波長の光を十分に変調させなければならない。そのために、高い変調率を確保する手段としては、基本として高い屈折率異方性を持つ液晶材料を用いることが挙げられるが、その他に、第一に液晶層を厚くする、第二に液晶への印加電圧を高くすることが挙げられる。液晶層を厚くする方法では、液晶の配向が乱れやすくなるといったデメリットが生じる。 Devices that handle infrared light must sufficiently modulate long-wavelength light. Therefore, as a means to secure a high modulation factor, it is basically possible to use a liquid crystal material having a high refractive index anisotropy. For example, the applied voltage of is increased. The method of increasing the thickness of the liquid crystal layer has the disadvantage that the orientation of the liquid crystal tends to be disturbed.
一方、上述した特許文献1に開示された技術では、駆動回路より各画素に供給する電圧が限られているため、位相を変調する際の変調量を大きくすることができない。駆動回路より出力する電圧を高めると、回路素子の耐圧を高める必要があり、更には消費電力が高まるという問題が発生する。
On the other hand, in the technique disclosed in the above-mentioned
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、液晶層の厚みの増加を抑制するとともに、列データ線から画素回路に供給する電圧を高めることなく、液晶への印加電圧を高めることにより、赤外光においても十分な位相変調量を確保することが可能な位相変調装置、及び位相変調方法を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in order to solve such conventional problems. An object of the present invention is to provide a phase modulation device and a phase modulation method capable of securing a sufficient phase modulation amount even for infrared light by increasing the voltage applied to the liquid crystal without increasing the voltage.
上記目的を達成するため、本発明に係る位相変調装置は、入射光を所望の角度に反射させる位相変調装置であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、前記画素回路を制御する制御回路と、を備え、前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、前記画素回路は、前記制御電圧を増幅するチャージポンプを備え、更に、前記制御回路は、前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記制御電圧を出力し、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を出力する制御を行うチャージポンプ制御部と、前記画素回路における前記画素回路の出力電圧を供給する供給点と、前記画素回路に隣接する他の画素回路における前記他の画素回路の出力電圧を供給する供給点と、の短絡、開放を切り替える第1切替スイッチと、前記画素回路の出力電圧を前記液晶に供給しているときには、前記第1切替スイッチを開放し、前記画素回路の出力電圧を前記液晶に供給していないときの少なくとも一部の時間に前記第1切替スイッチを短絡するように制御する切替スイッチ制御部と、を備えたことを特徴とする。 In order to achieve the above object, a phase modulation device according to the present invention is a phase modulation device for reflecting incident light at a desired angle, wherein a plurality of column data lines and a plurality of row scanning lines orthogonal to each other intersect each other. a plurality of pixel circuits and a plurality of reflective pixels provided at positions where the a control circuit for controlling a pixel circuit, wherein the column data line outputs to the pixel circuit a control voltage that varies within a range up to a predetermined maximum voltage, and the pixel circuit amplifies the control voltage; A pump is further provided, and the control circuit outputs the control voltage when the drive voltage supplied to the liquid crystal is equal to or less than the maximum voltage, and the drive voltage supplied to the liquid crystal exceeds the maximum voltage. In this case, a charge pump control unit for controlling the output of the voltage amplified by the charge pump, a supply point in the pixel circuit for supplying the output voltage of the pixel circuit, and the pixel circuit. a supply point for supplying the output voltage of the other pixel circuit in the other adjacent pixel circuit; a first changeover switch for switching between short-circuit and open; changeover switch control to open the first changeover switch and short-circuit the first changeover switch at least part of the time when the output voltage of the pixel circuit is not supplied to the liquid crystal; and a part.
本発明に係る位相変調方法は、入射光を所望の角度に反射させる位相変調方法であって、互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記制御電圧を増幅しない電圧を出力するステップと、前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、チャージポンプにて前記制御電圧を増幅した電圧を出力するステップと、前記画素回路の出力電圧を供給する供給点の電圧を前記液晶に供給するときには、前記画素回路における供給点と、前記画素回路に隣接する他の画素回路における供給点との短絡、開放を切り替える第1切替スイッチを開放し、前記供給点の電圧を前記液晶に供給しないときの少なくとも一部の時間に、前記第1切替スイッチを短絡するように制御するステップと、を備えたことを特徴とする。 A phase modulation method according to the present invention is a phase modulation method for reflecting incident light at a desired angle. a step of outputting a control voltage that varies within a range up to a predetermined maximum voltage to the pixel circuit of the pixel circuit; is equal to or less than the maximum voltage, a step of outputting a voltage without amplifying the control voltage; and a supply point in the pixel circuit and a supply point adjacent to the pixel circuit when supplying the voltage of the supply point supplying the output voltage of the pixel circuit to the liquid crystal. A first changeover switch for switching between short-circuiting and opening with a supply point in another pixel circuit is opened, and the first changeover switch is short-circuited during at least part of the time when the voltage of the supply point is not supplied to the liquid crystal. and a step of controlling such that
本発明によれば、列データ線から画素回路に供給する制御電圧を大きくすることなく、反射光の位相変調量を大きく設定することが可能となる。これにより、位相変調量の確保のための液晶層の厚化と、この液晶層の厚化による液晶配向の乱れを抑えることができる。 According to the present invention, it is possible to set a large amount of phase modulation of reflected light without increasing the control voltage supplied from the column data line to the pixel circuit. As a result, it is possible to suppress the thickening of the liquid crystal layer for securing the phase modulation amount and the disturbance of the liquid crystal alignment due to the thickening of the liquid crystal layer.
[第1実施形態の説明]
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の第1実施形態に係る位相変調装置の平面図、図2は側面方向の断面図である。図1、図2に示すように、本実施形態に係る位相変調装置101は、反射基板11と、液晶層12と、対向基板13とを備えたLCOSパネル構造を有している。そして、対向基板13側(図2の矢印Y1の方向)から入射した光を反射させて、それぞれ位相が異なる複数の反射光に分別するものである。なお以下では、反射基板11、及び対向基板13の光が入射する側の面を「光入射面」とする。
[Description of the first embodiment]
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of a phase modulation device according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view in the lateral direction. As shown in FIGS. 1 and 2, a
反射基板11の光入射面には、光を反射する金属(例えば、アルミニウムなど)で形成される複数の反射画素が設けられ、更に、反射画素ごとにそれぞれ画素回路が設けられている。画素回路21は、図3にて後述するように、水平方向、及び垂直方向にそれぞれ複数配置されている。各画素回路21は、制御回路22の制御により作動する。
A plurality of reflective pixels made of a metal that reflects light (for example, aluminum) is provided on the light incident surface of the
対向基板13は、反射基板11の光入射面側に一定の間隔を持って平行に配置されており、透明部材(例えば、透明なガラス材)で形成されている。即ち、対向基板13は、透明基板としての機能を備えている。更に、対向基板13には透明電極が設けられている。従って、対向基板13の光入射面側から入射する光は、透明部材及び透明電極を通過して、液晶層12、及び反射基板11に入射することになる。
The
液晶層12は、反射基板11及び対向基板13に挟まれた空間に配置され、周囲はシール材14により封止されている。また、以下の説明の便宜上で、液晶層12を各反射画素(即ち、各画素回路21)上で区分した液晶42(後述する図4参照)と考える。液晶42は、光反射性を有する画素電極(後述の図4に示すq1、即ち反射画素)と、画素電極に離間して対向配置された共通電極(後述の図4に示すq2、即ち透明電極)との間に充填封止されて構成されている。そして、画素電極q1には、画素回路21より出力される電圧(以下、「駆動電圧」とする)が供給され、共通電極q2には、予め設定された共通電極電圧が供給される。
The
従って、各画素回路21により印加される駆動電圧と、共通電極q2に印加される共通電極電圧との間の電位差により、各反射画素上の液晶42の入射光に対する屈折率を、個別の液晶42ごと或いは所定数のグループごとに変化させ、対向基板13の光入射面側から入射した入射光を所望の方向に反射させることができる。
Therefore, by the potential difference between the drive voltage applied by each
ある複数の連続した反射画素上の液晶42の屈折率を段階的に大から小(或いは、小から大)と変化させることで、そこに入射した入射光の速度(位相の進みや遅れ)に差が生じることから、入射した光は曲がって進み、ある角度を持った反射光を得ることができる。
By changing the refractive index of the
次に、各画素回路21、及び各画素回路21を制御する制御回路22の構成を、図3に示すブロック図、及び図4に示す回路図を参照して説明する。図3において、制御回路22は、マトリクス状に配置された複数(m列、n行)の画素回路21と、水平走査回路23と、垂直走査回路24と、スイッチ制御部25(チャージポンプ制御部、切替スイッチ制御部)と、を備えている。そして、制御回路22は、各画素回路21に電気信号を出力して各画素回路21を駆動させ、各画素回路21より液晶42に駆動電圧を印加する。従って、各反射画素上の液晶42の入射光に対する屈折率が所望の値になるように制御される。
Next, the configuration of each
画素回路21は、互いに直交するm本の列データ線(D1~Dm)と、n本の行走査線(G1~Gn)との各交差部(交差する位置)にマトリクス状に複数個(m×n個)配置されている。複数の画素回路21は、全て同一に構成されている。更に、行走査線(G1~Gn)に並行して、駆動線(L1~Ln)、及び制御線(K1~Kn)が設けられている。駆動線(L1~Ln)、制御線(K1~Kn)は、スイッチ制御部25に接続されている。
A plurality of pixel circuits 21 (m ×n) are arranged. The plurality of
また、行走査線(G1~Gn)に並行して短絡線(J1~Jn)が設けられている。短絡線(J1~Jn)には、図4に示すように、互いに隣接する画素回路21間での短絡、開放を切り替える第1切替スイッチ(図4におけるS6、S6’)が設けられている。
なお、図3に示す例では縦方向(図中、上下方向)に向けて光の屈折率が変化するように制御する。従って、この方向に直交する方向である横方向(図中、左右方向)に向けて短絡線(J1~Jn)を設けている。
Short-circuit lines (J1 to Jn) are provided in parallel with the row scanning lines (G1 to Gn). As shown in FIG. 4, the short-circuit lines (J1 to Jn) are provided with first changeover switches (S6 and S6' in FIG. 4) for switching between short-circuiting and opening between the
In the example shown in FIG. 3, control is performed so that the refractive index of light changes in the vertical direction (in the figure, the vertical direction). Therefore, short-circuit lines (J1 to Jn) are provided in the horizontal direction (horizontal direction in the figure) that is orthogonal to this direction.
駆動線(L1~Ln)は、各画素回路21に設けられるトランジスタQ2(短絡スイッチ;図4参照)のオン、オフを切り替えるための制御信号を送信する配線である。また、制御線(K1~Kn)は、各画素回路21に設けられたスイッチS1~S4(図4参照)のオン、オフを切り替えるための制御信号、及び上述した第1切替スイッチS6、及び第2切替スイッチS5(図4参照)のオン、オフを切り替えるための制御信号を送信する配線である。制御線(K1~Kn)は、図4に示すようにそれぞれ複数本(図では、K1-1、K1-2、K1-3、K1-4の4本)設けられているが、図3では1本の制御線K1で簡略化して示している。
The drive lines (L1 to Ln) are wiring lines for transmitting control signals for switching on and off of the transistor Q2 (short-circuit switch; see FIG. 4) provided in each pixel circuit . Further, the control lines (K1 to Kn) carry control signals for switching ON and OFF of the switches S1 to S4 (see FIG. 4) provided in each
図4に示すように、制御線K1-1は、チャージポンプ31のスイッチS1、S4のオン、オフを制御する制御信号を出力する。制御線K1-2は、チャージポンプ31のスイッチS2、S3のオン、オフを制御する制御信号を出力する。制御線K1-3は、第1切替スイッチS6、S6’のオン、オフを制御する制御信号を出力する。なお、S6’は、隣接する画素回路に設けられる第1切替スイッチである。制御線K1-4は、第2切替スイッチS5のオン、オフを制御する制御信号を出力する。
As shown in FIG. 4, the control line K1-1 outputs a control signal for controlling ON/OFF of the switches S1 and S4 of the
列データ線(D1~Dm)は、電圧供給線X1より出力されるアナログの電圧(以下、「制御電圧」という)を各画素回路21に供給するための配線である。行走査線(G1~Gn)は、各画素回路21に、行選択信号(走査信号)を出力するための配線である。
The column data lines (D1 to Dm) are wirings for supplying analog voltages (hereinafter referred to as “control voltages”) output from the voltage supply line X1 to the
図4は、画素回路21の詳細な構成を示す回路図である。なお、ここでは図3に示す列データ線D1と行走査線G1の交差部に配置された画素回路21(これを、画素回路21aとする)の構成について説明する。図4に示すように、画素回路21aは、トランジスタQ1、Q2と、チャージポンプ31と、出力キャパシタC2と、を備えている。更に、ソースフォロワQ4(第1ソースフォロワ)と、負荷トランジスタQ5と、第2切替スイッチS5と、付加キャパシタC3と、第1切替スイッチS6と、を備えている。
FIG. 4 is a circuit diagram showing a detailed configuration of the
トランジスタQ1は、スイッチングトランジスタであり、例えばNチャネルのMOSFET(電界効果トランジスタ)で構成されている。該トランジスタQ1の一方の端子(例えば、ドレイン)は列データ線D1に接続され、他方の端子(例えば、ソース)はチャージポンプ31の入力端子p1に接続されている。また、トランジスタQ1の制御端子(例えば、ゲート)は、行走査線G1に接続されている。従って、行走査線G1が選択され、且つ列データ線D1より制御電圧が入力された場合には、この制御電圧はチャージポンプ31の入力端子p1に供給されることになる。
The transistor Q1 is a switching transistor, and is composed of, for example, an N-channel MOSFET (field effect transistor). One terminal (eg, drain) of the transistor Q1 is connected to the column data line D1, and the other terminal (eg, source) is connected to the input terminal p1 of the
トランジスタQ2についても前述したトランジスタQ1と同様にスイッチングトランジスタであり、例えばNチャネルのMOSFET(電界効果トランジスタ)で構成されている。該トランジスタQ2の一方の端子(例えば、ドレイン)はチャージポンプ31の入力端子p1に接続され、他方の端子(例えば、ソース)はチャージポンプ31の出力端子p2に接続されている。
Similar to the transistor Q1, the transistor Q2 is also a switching transistor, and is composed of, for example, an N-channel MOSFET (field effect transistor). One terminal (eg, drain) of the transistor Q2 is connected to the input terminal p1 of the
また、制御端子(例えば、ゲート)は、駆動線L1に接続されている。従って、駆動線L1に「H」レベルの電圧が供給されると、トランジスタQ2がオンとなってチャージポンプ31の入力端子p1と出力端子p2が短絡される。即ち、チャージポンプ31の機能を停止させることができる。これとは反対に、駆動線L1に「L」レベルの電圧が供給されると、トランジスタQ2がオフとなる。このため、チャージポンプ31の入力端子p1と出力端子p2が開放され、チャージポンプ31を作動させることができる。
A control terminal (for example, a gate) is connected to the drive line L1. Therefore, when a voltage of "H" level is supplied to the drive line L1, the transistor Q2 is turned on and the input terminal p1 and the output terminal p2 of the
即ち、トランジスタQ2は、チャージポンプ31に制御電圧が供給される入力端子p1と、チャージポンプ31から液晶42に電圧(駆動電圧)を出力する出力端子p2とを短絡する短絡スイッチとしての機能を備えている。そして、液晶42を所望の屈折率に設定するための駆動電圧が、列データ線D1より供給される最大電圧VLC(最大電圧)以下の場合には、スイッチ制御部25(図3参照)の制御により、トランジスタQ2を短絡する。即ち、チャージポンプ31による制御電圧の増幅を行わない。また、上記駆動電圧が最大電圧VLCを超える場合には、トランジスタQ2を開放する。即ち、チャージポンプ31による制御電圧の増幅が可能な状態とする。
That is, the transistor Q2 functions as a short-circuit switch for short-circuiting the input terminal p1 for supplying the control voltage to the
チャージポンプ31は、4つのスイッチS1~S4と、電荷を蓄積するキャパシタC1を備えており、入力端子p1に供給される制御電圧を増幅して出力端子p2に出力する。
The
スイッチS1(第1スイッチ)とスイッチS3(第3スイッチ)は互いに直列接続され、スイッチS1側の端部は入力端子p1に接続され、スイッチS3側の端部は出力端子p2に接続されている。また、スイッチS2(第2スイッチ)とスイッチS4(第4スイッチ)は互いに直列接続され、スイッチS2側の端部は入力端子p1に接続され、スイッチS4側の端部はグランドに接続されている。 The switch S1 (first switch) and switch S3 (third switch) are connected in series with each other, the end on the switch S1 side is connected to the input terminal p1, and the end on the switch S3 side is connected to the output terminal p2. . Also, the switch S2 (second switch) and the switch S4 (fourth switch) are connected in series with each other, the end on the switch S2 side is connected to the input terminal p1, and the end on the switch S4 side is connected to the ground. .
更に、スイッチS1とS3の接続点と、スイッチS2とS4の接続点との間にはキャパシタC1(第1キャパシタ)が設けられている。即ち、キャパシタC1の一端は、スイッチS1、S3に接続され、キャパシタC1の他端は、スイッチS2、S4に接続されている。 Furthermore, a capacitor C1 (first capacitor) is provided between the connection point of the switches S1 and S3 and the connection point of the switches S2 and S4. That is, one end of the capacitor C1 is connected to the switches S1 and S3, and the other end of the capacitor C1 is connected to the switches S2 and S4.
出力端子p2は、出力キャパシタC2を介してグランドに接続され、更に、ソースフォロワQ4のゲートに接続されている。また、前述したように、液晶42の共通電極q2は、透明ガラスに設けられた透明電極である。透明電極には、共通電極電圧が印加される。
The output terminal p2 is connected to the ground via the output capacitor C2 and further connected to the gate of the source follower Q4. Further, as described above, the common electrode q2 of the
更に、スイッチS1、S4には制御線K1-1が接続され、スイッチS2、S3には制御線K1-2が接続されている。そして、各制御線K1-1、K1-2より供給される制御信号により、各スイッチS1~S4のオン、オフが制御される。 Further, a control line K1-1 is connected to the switches S1 and S4, and a control line K1-2 is connected to the switches S2 and S3. The on/off of the switches S1 to S4 are controlled by the control signals supplied from the control lines K1-1 and K1-2.
また、画素回路21には、ソースフォロワQ4と負荷トランジスタQ5との直列接続回路が設けられており、チャージポンプ31の出力端子p2はソースフォロワQ4のゲートに接続され、負荷トランジスタQ5のソースはグランドに接続されている。
Further, the
負荷トランジスタQ5は、ソースフォロワQ4のゲートに電圧(トランジスタQ1を経由して供給される制御電圧、或いはチャージポンプ31の出力電圧)が供給されているときに、オンとなるように制御される。なお、負荷トランジスタQ5を制御するための制御線については図示を省略している。 The load transistor Q5 is controlled to be turned on when a voltage (a control voltage supplied via the transistor Q1 or the output voltage of the charge pump 31) is supplied to the gate of the source follower Q4. A control line for controlling the load transistor Q5 is omitted from the drawing.
ソースフォロワQ4と負荷トランジスタQ5の接続点(ソースフォロワQ4の出力点q3)は、第2切替スイッチS5を介して画素電極q1(供給点)に接続されている。更に、該画素電極q1は付加キャパシタC3を介してグランドに接続され、且つ、短絡線J1に接続されている。短絡線J1には、隣接する画素回路における画素電極との短絡(オン)、開放(オフ)を切り替えるための第1切替スイッチS6が設けられている。 A connection point between the source follower Q4 and the load transistor Q5 (output point q3 of the source follower Q4) is connected to the pixel electrode q1 (supply point) via the second switch S5. Further, the pixel electrode q1 is connected to the ground through an additional capacitor C3 and to the short-circuit line J1. The short-circuit line J1 is provided with a first switch S6 for switching between short-circuiting (ON) and opening (OFF) with the pixel electrode in the adjacent pixel circuit.
付加キャパシタC3は、ソースフォロワQ4より第2切替スイッチS5を介して出力される電圧を蓄積する。
なお、上述したソースフォロワQ4、負荷トランジスタQ5、第2切替スイッチS5、付加キャパシタC3は、チャージポンプ31で増幅した後の電圧が供給されて駆動するので、高耐圧に素子を用いている。
The additional capacitor C3 accumulates the voltage output from the source follower Q4 via the second switch S5.
The source follower Q4, the load transistor Q5, the second changeover switch S5, and the additional capacitor C3 described above are driven by the voltage amplified by the
各第1切替スイッチS6は、スイッチ制御部25より制御線K1-3を介して出力される制御信号により、オン、オフが制御される。第2切替スイッチS5は、スイッチ制御部25より制御線K1-4を介して出力される制御信号により、オン、オフが制御される。
Each first changeover switch S6 is controlled to be turned on or off by a control signal output from the
液晶42は、画素回路21から画素電極q1に与えられる駆動電圧と、共通電極q2に与えられる共通電極との間の電位差に応じて駆動される。従って、該液晶42に入射した入射光が、上記電位差に応じて位相変調されて、反射することになる。
The
図5は、画素回路21に入射する入射光と、画素回路21に対応する反射画素20で反射する反射光の角度を模式的に示す説明図である。図5において、符号stは、画素回路21ごとに対応した反射画素20に直交する方向から入射する入射光を示し、符号sa1は反射画素20にて角度θaで反射した反射光を示し、符号sb1は角度θbで反射した反射光を示している。入射光stの同一位相面(入射光stの方向を法線とする面)はr1であり、反射光sa1の位相面はra1であり、反射光sb1の同一位相面はrb1である。
FIG. 5 is an explanatory diagram schematically showing angles of incident light incident on the
図5に示すように、反射画素20に対してほぼ直交する方向から入射光stが照射され、液晶42に入射する。また、画素回路21により液晶42に印加される駆動電圧に応じて、該液晶42の屈折率が変化する。例えば、従来の駆動電圧の最大が電圧Vaである場合には、連続した画素回路21で段階的に最小電圧Vminから電圧Vaまで電圧を変化させた際に得られる反射光sa1の反射角度はθaなのに対して、チャージポンプ31を駆動させた場合には、駆動電圧の最大がVb(Vb>Va)となり、より大きな反射角度θbで反射する反射光sb1が得られる。
As shown in FIG. 5, incident light st is applied from a direction substantially perpendicular to the reflective pixel 20 and enters the
この際、Vminが印加されているが画素上の液晶では例えば大きな屈折率nmaxが得られ、最大の電圧Vaが印加される画素上の液晶では例えば小さな屈折率naに変化する。屈折率nmaxの液晶に入射する光に対して、屈折率naの液晶に入射する光の方が速く進むため、反射光は角度θaに曲がって出射される。一方で、電圧Vbが印加される画素上の液晶はnaより小さい屈折率nbとなるので、入射する光はさらに速く進む。そのため、反射光はより大きな角度のθbで出射されることになる。 At this time, although Vmin is applied, the liquid crystal on the pixel has a large refractive index nmax, and the liquid crystal on the pixel to which the maximum voltage Va is applied changes to a small refractive index na. Since the light incident on the liquid crystal with the refractive index na travels faster than the light incident on the liquid crystal with the refractive index nmax, the reflected light is emitted at an angle θa. On the other hand, since the liquid crystal on the pixel to which the voltage Vb is applied has a refractive index nb smaller than na, the incident light travels even faster. Therefore, the reflected light is emitted at a larger angle θb.
図3に戻って、制御回路22に設けられる水平走査回路23は、シフトレジスタ回路26と、スイッチSW1~SWmを含むスイッチ回路27を備えている。
Returning to FIG. 3, the
シフトレジスタ回路26は、水平同期信号(HST)、及び水平走査用のクロック信号(HCK1、HCK2)を入力する。シフトレジスタ回路26は、水平同期信号及び水平走査用のクロック信号に基づいて、クロック信号を順次シフトすることで、スイッチ回路27に出力するスイッチング信号(これを、「SD1~SDm」とする)を1水平走査期間の周期で生成する。
The
スイッチ回路27は、各列データ線(D1~Dm)のオン、オフを切り替えるためのm個のスイッチSW1~SWmを備えている。また、各スイッチSW1~SWmは、シフトレジスタ回路26より出力されるスイッチング信号(SD1~SDm)に基づいてオン状態またはオフ状態に制御される。スイッチSW1~SWmは、列データ線(D1~Dm)に対応して設けられ、各列データ線に対応した制御電圧「d」を順次入力する。
The
スイッチSW1~SWmは、各列データ線(D1~Dm)に対応した制御電圧を選択的に列データ線に与える。例えばスイッチSW1は、スイッチング信号SD1がハイレベルのときにオン状態となり、列データ線D1に対応した制御電圧を選択し、選択した制御電圧を列データ線D1に出力する。 The switches SW1 to SWm selectively apply control voltages corresponding to the respective column data lines (D1 to Dm) to the column data lines. For example, the switch SW1 is turned on when the switching signal SD1 is at high level, selects a control voltage corresponding to the column data line D1, and outputs the selected control voltage to the column data line D1.
電圧供給線X1より、各列データ線(D1~Dm)に供給される制御電圧「d」は、「0」(最小電圧)から「VLC」(最大電圧)までのアナログの電圧である。本実施形態では、最大電圧VLCの2倍の電圧である2倍電圧(2*VLC)を設定し、更に、電圧「0」から2倍電圧「2*VLC」の範囲内でk階調(但し、kは3以上の整数)の電圧を設定する。そして、チャージポンプ31の駆動、停止を切り替えることにより、列データ線より供給される制御電圧(0~VLCの範囲の電圧)が、上記したk階調の電圧(0~2*VLCの範囲の電圧)となるように制御する。
The control voltage "d" supplied from the voltage supply line X1 to each column data line (D1 to Dm) is an analog voltage from "0" (minimum voltage) to "VLC" (maximum voltage). In this embodiment, a double voltage (2*VLC) that is twice the maximum voltage VLC is set, and k gradations ( However, k is an integer of 3 or more). By switching between driving and stopping the
以下、図7Aを参照して詳細に説明する。図7Aは、横軸が上記したk階調(この例では5階調)を示し、縦軸が電圧供給線X1から列データ線を介して画素回路21に供給される制御電圧を示すグラフである。
A detailed description will be given below with reference to FIG. 7A. FIG. 7A is a graph in which the horizontal axis indicates the above-mentioned k gradation (5 gradations in this example), and the vertical axis indicates the control voltage supplied from the voltage supply line X1 to the
図7Aに示すグラフR1は、液晶42に供給する駆動電圧が最大電圧VLC以下である場合の特性を示し、グラフR2は、液晶42に供給する駆動電圧が最大電圧VLC以上である場合の特性を示している。なお、グラフR1、R2では電圧が直線的に変化する例を示しているが、本発明はこれに限定されず、0~VLCの範囲で単調増加する変化であればよい。
Graph R1 shown in FIG. 7A shows characteristics when the driving voltage supplied to the
例えば、液晶42に供給する駆動電圧の階調数を「5」とした場合には(即ち、k=5)、上記した2倍電圧(2*VLC)を5等分して階調1~階調5を設定する。従って、2倍電圧(2*VLC)を5等分し、階調1として(1/5)*2*VLCの電圧、階調2として(2/5)*2*VLCの電圧、階調3として(3/5)*2*VLCの電圧、階調4として(4/5)*2*VLCの電圧、階調5として(5/5)*2*VLCの電圧が、制御電圧として画素回路21に供給されればよいことになる。
For example, when the number of gradations of the drive voltage supplied to the
しかし、上記の階調3~階調5に対応する制御電圧は最大電圧VLCを超えているので、図3に示す電圧供給線X1より階調3~階調5に対応する制御電圧を画素回路21に供給することができない。本実施形態では、階調3~階調5については、それぞれの半分の制御電圧を出力し、その後、チャージポンプ31により2倍に増幅する。つまり、階調3として(3/5)*VLC、階調4として(4/5)*VLC、階調5としてVLC、の制御電圧を出力し、各画素回路21に設けられているチャージポンプ31により2倍に増幅する。
However, since the control voltage corresponding to the
つまり、所望の階調を得るための制御電圧が最大電圧VLC以下の場合(階調1、2の場合)には、図7AのグラフR1に示すように、この制御電圧を増幅することなく駆動電圧を得る。
That is, when the control voltage for obtaining the desired gradation is equal to or lower than the maximum voltage VLC (in the case of
一方、所望の階調を得るための電圧が最大電圧VLCを超える場合(階調3、4、5の場合)には、図7AのグラフR2に示すように、この電圧の半分の電圧を制御電圧として画素回路21に供給し、その後チャージポンプ31で2倍に増幅することにより、所望の駆動電圧を得る。従って、グラフR2の傾きは、グラフR1の傾きの半分となっている。
On the other hand, when the voltage for obtaining the desired gradation exceeds the maximum voltage VLC (in the case of
即ち、スイッチ制御部25は、最大電圧(VLC)よりも大きい電圧(2倍電圧)までの範囲で予め設定された複数の階調のうち、任意の階調に対応する電圧が最大電圧(VLC)以下の場合には、制御電圧を増幅せずにソースフォロワQ4ひいては液晶42に出力する。一方、複数の階調のうち、任意の階調に対応する電圧が最大電圧(VLC)を超える場合には、チャージポンプ31により制御電圧を増幅して、ソースフォロワQ4ひいては液晶42に出力するように制御する。
That is, the
このように、スイッチ回路27に設けられる各スイッチSW1~SWmのオン、オフを制御し、且つ、チャージポンプ31の駆動を制御することにより、画素回路21は、k階調(上記の例では5階調)に対応する駆動信号を生成して、ソースフォロワQ4に出力する。即ち、図7BのグラフR3に示すように、2倍電圧(2*VLC)を5等分して得られる階調1~階調5の駆動電圧を、ソースフォロワQ4に出力することが可能となる。
In this way, by controlling the on/off of each of the switches SW1 to SWm provided in the
更に、ソースフォロワQ4の出力点q3に出力された駆動電圧は、第2切替スイッチS5を介して画素電極q1に接続されているので、該第2切替スイッチS5がオンとされているときにはソースフォロワQ4より出力される駆動電圧を液晶42に供給することができる。
Furthermore, since the driving voltage output to the output point q3 of the source follower Q4 is connected to the pixel electrode q1 via the second changeover switch S5, when the second changeover switch S5 is turned on, the source follower Q4 The drive voltage output from Q4 can be supplied to the
また、画素回路21a(一の画素回路)に接続される短絡線J1には、該画素回路21aに隣接する画素回路(他の画素回路)に接続される短絡線J1との短絡、開放を切り替えるための第1切替スイッチS6が設けられている。従って、第1切替スイッチS6を短絡させることにより、画素回路21aの画素電極q1と、隣接する画素回路の画素電極との間を短絡させることができる。第1切替スイッチS6をオンとすることにより、隣接する画素回路(同一の屈折率に制御する画素回路)どうしの、画素電極q1の電位を一定にすることができる。第1切替スイッチS6のオン、オフは、制御線K1-3より供給される制御信号により実施される。
The short-circuit line J1 connected to the
図3に戻って、垂直走査回路24には、行走査線(G1~Gn)が接続されている。垂直走査回路24は、垂直同期信号(VST)、垂直走査用のクロック信号(VCK1、VCK2)を入力する。垂直走査回路24は、垂直同期信号、垂直走査用のクロック信号に基づいて、例えば行走査線G1から行走査線Gnに順次行選択信号(走査信号)を、1水平走査期間の周期で供給する。
Returning to FIG. 3, the
スイッチ制御部25は、図3に示す各駆動線(L1~Ln)に駆動信号を出力する。具体的に、最大電圧(VLC)よりも大きい電圧(2*VLC)までの範囲内において設定されている複数の階調(例えば、階調1~階調5)のうち、任意の階調(例えば、階調1)に対応する電圧が最大電圧(VLC)以下の場合には、駆動線に「H」レベルの信号を出力する。また、複数の階調のうち、任意の階調(例えば、階調3)に対応する電圧が最大電圧(VLC)を超える場合には、駆動線に「L」レベルの信号を出力する。
The
即ち、スイッチ制御部25は、液晶42に供給する駆動電圧が最大電圧VLC以下の場合には、制御電圧を出力電圧とし、液晶42に供給する駆動電圧が最大電圧VLCを超える場合には、チャージポンプ31で増幅された電圧を出力電圧として、液晶42に供給する制御を行うチャージポンプ制御部としての機能を備えている。
また、スイッチ制御部25は、一の画素回路21の出力電圧を液晶42に供給しているときには、第1切替スイッチS6を開放し、一の画素回路の出力電圧を液晶42に供給していないときの少なくとも一部の時間に第1切替スイッチS6を短絡するように制御する切替スイッチ制御部としての機能を備えている。
That is, the
Further, when the output voltage of one
更に、スイッチ制御部25は、駆動線L1に「H」レベルの信号が供給される場合にはチャージポンプ31を駆動させず、駆動線L1に「L」レベルの信号が供給される場合にはチャージポンプ31を駆動させるように制御する。以下、チャージポンプ31の作動について説明する。
Further, the
スイッチ制御部25は、チャージポンプ31を駆動させる場合には、図4に示した各スイッチS1~S4のオン、オフを制御する制御信号を、制御線K1(K1-1、K1-2)に出力する。具体的に、チャージポンプ31を駆動させる場合において、列データ線D1より制御電圧が供給された際に、まずスイッチS1、S4をオンとし、スイッチS2、S3をオフとする。
When driving the
従って、列データ線D1より供給された制御電圧は、キャパシタC1に蓄積される。所定時間の経過後に、スイッチS1、S4をオフとし、スイッチS2、S3をオンとする。その結果、列データ線D1より供給される制御電圧と、キャパシタC1に蓄積された電圧が加算され、加算後の電圧が出力キャパシタC2に蓄積される。従って、出力キャパシタC2には、列データ線D1より供給される制御電圧の2倍となる電圧が蓄積されて、ソースフォロワQ4に出力されることになる。 Therefore, the control voltage supplied from the column data line D1 is stored in the capacitor C1. After a predetermined time has elapsed, the switches S1 and S4 are turned off and the switches S2 and S3 are turned on. As a result, the control voltage supplied from the column data line D1 and the voltage accumulated in the capacitor C1 are added, and the added voltage is accumulated in the output capacitor C2. Therefore, a voltage twice as high as the control voltage supplied from the column data line D1 is accumulated in the output capacitor C2 and output to the source follower Q4.
そして、本実施形態に係る位相変調装置101では、図3に示した(n×m)個設けられた各画素回路21のうちの、いくつかの画素回路からなるブロックを設定する。例えば、図6(a)に示すように(5行×6列)の画素回路21からなるブロックを設定する。なお、図6(a)では、各画素回路21の行(n)、列(m)を特定するために、それぞれサフィックス「-nm」を付して示す。従って、図6(a)に示す1行、1列の画素回路は21-11、5行、6列の画素回路は21-56である。
Then, in the
図6(a)において、同一の行の6個の画素回路21-11~21-16に、それぞれ同一の電圧を供給する。例えば、画素回路21-11~21-16には、階調1~階調5のうち階調1に対応する制御電圧を供給する。また、垂直方向の、図中上から下に向けて徐々に階調が高まるように設定し、最下段の画素回路21-51~21-56に階調5に対応する制御電圧を供給する。
In FIG. 6A, the same voltage is supplied to the six pixel circuits 21-11 to 21-16 in the same row. For example, the pixel circuits 21-11 to 21-16 are supplied with control voltages corresponding to
具体的に、図6(b)に示すように、垂直方向に並ぶ各画素回路21-11~21-51において、各液晶42に供給する駆動電圧が階調1~階調5に対応して段階的に変化するように設定される。従って、6個の画素回路21を一つにグループとし、5通りに反射率を変化させることができ、ひいては5通りに位相変調された反射光を得ることが可能となる。
Specifically, as shown in FIG. 6B, in each pixel circuit 21-11 to 21-51 arranged in the vertical direction, the driving voltage supplied to each
[本実施形態の動作説明]
次に、上述のように構成された本実施形態に係る位相変調装置101の動作を、図7A、図7Bに示すグラフ、及び図8に示すタイミングチャートを参照して説明する。図7Bは5段階に設定した階調と液晶42に供給する駆動電圧との関係を示すグラフである。また、以下では図6(a)に示したように、6×5のマトリクス状に配置された各画素回路21、及び各画素回路21に対応する反射画素を有する場合の例について説明する。
[Explanation of operation of the present embodiment]
Next, the operation of the
図3に示した水平走査回路23は、スイッチ回路27に設けられる各スイッチSW1~SWm(ここでは、m=6)のオン、オフを制御することにより、電圧供給線X1より供給される制御電圧を、所望の列データ線に供給する。
The
更に、垂直走査回路24を駆動させることにより、各行走査線(G1~Gn)(ここでは、n=5)のうち所望の画素回路21に対応する走査ラインを選択する。その結果、所望の画素回路21に制御電圧を供給することができる。
Further, by driving the
例えば、「0」から最大電圧の2倍電圧までの範囲の電圧「0~2*VLC」を5つの階調(即ち、k=1~5)に区分し、図6(a)に示す1行目の画素回路21-11~21-16に階調1の電圧「(1/5)*2*VLC」を供給し、2行目の画素回路21-21~21-26に階調2の電圧「(2/5)*2*VLC」を供給する。
For example, the voltage "0 to 2*VLC" in the range from "0" to twice the maximum voltage is divided into five gradations (that is, k = 1 to 5), and the 1 A voltage of
更に、3行目の画素回路21-31~21-36に階調3の電圧を供給する。この場合、画素回路に供給する電圧は、「(3/5)*2*VLC」となり、最大電圧VLCを超えることになる。従って、図7Aに示したように、上記の半分の電圧である「(3/5)*VLC」を制御電圧として出力し、更に、チャージポンプ31によりこの電圧を2倍に増幅して「(3/5)*2*VLC」の電圧を生成して階調3の電圧とする。
Furthermore, the voltage of
4行目の画素回路21-41~21-46、5行目の画素回路21-51~21-56についても同様に、それぞれ半分の電圧を制御電圧として出力し、その後、チャージポンプ31で2倍に増幅することにより、階調4、階調5の電圧を生成する。
Similarly, for the pixel circuits 21-41 to 21-46 in the fourth row and the pixel circuits 21-51 to 21-56 in the fifth row, half voltages are output as control voltages. Voltages of
次に、画素回路21における動作を、図8A、図8Bに示すタイミングチャートを参照して説明する。一例として、列データ線D1、行走査線G1に接続された画素回路21aにおけるチャージポンプ31の動作について説明する。
Next, the operation of the
画素回路21aを、上述した階調1、階調2に設定する場合には、チャージポンプ31を作動させない。この場合には、図8A(a)の時刻t0~t1に示すように、スイッチ制御部25は、駆動線L1にHレベルの信号を出力して、トランジスタQ2をオンとする。
When the
更に、図8A(b)、(c)に示すように、各スイッチS1~S4が全てオフとなるように制御する。その結果、図4に示したトランジスタQ2がオンとなり、チャージポンプ31の入力端子p1と出力端子p2が短絡されるので、列データ線D1より供給される制御電圧は、チャージポンプ31で増幅されることなく、ソースフォロワQ4のゲートに供給される。更に、ソースフォロワQ4にて増幅され、付加キャパシタC3に蓄積される。
Further, as shown in FIGS. 8A(b) and (c), the switches S1 to S4 are all controlled to be turned off. As a result, the transistor Q2 shown in FIG. 4 is turned on, and the input terminal p1 and the output terminal p2 of the
その後、時刻t1において、第2切替スイッチS5をオフ(開放)とし、時刻t2において、第1切替スイッチS6をオン(短絡)とする。つまり、画素回路21aにおける画素電極q1がソースフォロワQ4から遮断された状態で、画素電極q1と、画素回路21aに隣接する画素回路(屈折率が同一に制御される画素回路)の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図7Bの符号z1に示すように液晶に「(1/5)*2*VLC」の電圧を供給することができる。
After that, at time t1, the second changeover switch S5 is turned off (opened), and at time t2, the first changeover switch S6 is turned on (shorted). That is, in a state where the pixel electrode q1 in the
このように、各画素回路21に設けられるソースフォロワQ4のゲート~ソース間のしきい値電圧(これを「Vth」とする)にばらつきが生じる場合であっても、第2切替スイッチS5をオフとしてソースフォロワQ4と画素電極q1を切り離す。更に、第1切替スイッチS6をオンとして、隣接する画素回路21の画素電極に接続する。従って、互いに隣接する画素電極に供給される電圧のばらつきを低減することができる。その後、時刻t3において、第1切替スイッチS6をオフとする。
As described above, even if the threshold voltage between the gate and the source of the source follower Q4 provided in each pixel circuit 21 (which is referred to as "Vth") varies, the second changeover switch S5 is turned off. , the source follower Q4 and the pixel electrode q1 are separated. Further, the first changeover switch S6 is turned on to connect to the pixel electrode of the
なお、第1切替スイッチS6と第2切替スイッチS5の同時オン(同時に短絡する状態)を回避するために、図8Aに示す時刻t2は、時刻t1よりも若干遅くなるように設定されている。 Note that the time t2 shown in FIG. 8A is set to be slightly later than the time t1 in order to prevent the first changeover switch S6 and the second changeover switch S5 from being turned on (simultaneously short-circuited).
また、画素回路21aを階調2に設定する場合についても同様にチャージポンプ31を作動させず、図7Bの符号z2に示すように、列データ線D1より供給される制御電圧を増幅せずに出力する。その結果、液晶42に「(2/5)*2*VLC」の電圧を印加することができ、且つ、隣接する画素回路の画素電極の電位のばらつきを低減できる。
Similarly, when the
画素回路21を階調3に設定する場合には、列データ線D1に、階調3に対応する電圧「(2/5)*2*VLC」の半分の電圧「(2/5)*VLC」を制御電圧として出力する。更に、この制御電圧をチャージポンプ31により2倍に増幅する。
When the
具体的に、図8Bに示す時刻t10においてスイッチ制御部25は、駆動線L1に供給する信号をLレベルとする。その結果、図8B(a)に示すように、トランジスタQ2がオフとなる。更に、図8B(b)の時刻t10において、スイッチ制御部25は、図4に示すスイッチS1、S4をオンとし、且つ、スイッチS2、S3をオフとする制御信号を、制御線K1(K1-1、K1-2)に出力する。
Specifically, at time t10 shown in FIG. 8B, the
その結果、キャパシタC1に制御電圧「(3/5)*VLC」が蓄積される。そして、時刻t11において、スイッチS1、S4をオフとし、更に、図8B(c)に示すように、時刻t12において、スイッチS2、S3をオンとする。その結果、出力キャパシタC2には、制御電圧の2倍となる電圧「(3/5)*2*VLC」が蓄積され、更に、ソースフォロワQ4のゲートに供給される。更に、ソースフォロワQ4にて増幅され、付加キャパシタC3に蓄積される。 As a result, the control voltage "(3/5)*VLC" is stored in the capacitor C1. At time t11, the switches S1 and S4 are turned off, and at time t12, the switches S2 and S3 are turned on as shown in FIG. 8B(c). As a result, a voltage "(3/5)*2*VLC" which is twice the control voltage is accumulated in the output capacitor C2, and is further supplied to the gate of the source follower Q4. Further, it is amplified by the source follower Q4 and stored in the additional capacitor C3.
その後、時刻t13において、スイッチS2、S3をオフとし、更に、図8(d)の時刻t14において、第2切替スイッチS5をオフ(開放)とし、図8(e)の時刻t15において、第1切替スイッチS6をオン(短絡)とする。つまり、画素回路21aにおける画素電極q1がソースフォロワQ4から遮断された状態で、画素電極q1と、画素回路21aに隣接する画素回路(屈折率が同一に制御される画素回路)の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図7Bの符号z3に示すように液晶42に「(3/5)*2*VLC」の電圧を供給することができる。
After that, at time t13, the switches S2 and S3 are turned off, at time t14 in FIG. 8(d), the second selector switch S5 is turned off (opened), and at time t15 in FIG. The selector switch S6 is turned on (short-circuited). That is, in a state where the pixel electrode q1 in the
従って、各画素回路21に設けられるソースフォロワQ4のゲート~ソース間のしきい値電圧(これを「Vth」とする)にばらつきが生じる場合であっても、ソースフォロワQ4と画素電極q1を切り離して、隣接する画素回路21の画素電極に接続するので、互いに隣接する画素電極に供給される電圧のばらつきを低減できる。その後、時刻t16において、第1切替スイッチS6をオフとする。
Therefore, even if the threshold voltage between the gate and the source of the source follower Q4 provided in each pixel circuit 21 (this is referred to as "Vth") varies, the source follower Q4 and the pixel electrode q1 are separated. , the pixel electrodes of the
また、画素回路21aを階調4、5に設定する場合についても同様にチャージポンプ31を作動させることにより、図7Bの符号z4、z5に示すように、列データ線D1より供給される制御電圧を増幅して出力する。その結果、液晶42に「(4/5)*2*VLC」、「2*VLC」の電圧を印加することができ、且つ、隣接する画素回路の画素電極の電位のばらつきを低減できる。
Also, when the
[本実施形態の効果の説明]
このようにして、本実施形態に係る位相変調装置101では、各画素回路21にチャージポンプ31を備えている。そして、「0」から最大電圧の2倍電圧(2*VLC)までの範囲で予め設定された複数の階調のうち、任意の階調に設定する場合において、この任意の階調に対応する電圧が最大電圧(VLC)以下の場合には、列データ線より画素回路21に供給される制御電圧を増幅せずに出力する。
[Description of effects of the present embodiment]
Thus, in the
また、複数の階調のうち、任意の階調に対応する電圧が最大電圧(VLC)を超える場合には、チャージポンプ31により制御電圧を増幅して出力する。そして、上記の出力電圧をソースフォロワQ4にて増幅して画素電極q1に供給し、ひいては液晶42に供給する。
Further, when the voltage corresponding to an arbitrary grayscale among a plurality of grayscales exceeds the maximum voltage (VLC), the
従って、列データ線より画素回路21に供給される制御電圧の最大が最大電圧(VLC)である場合に、その2倍である電圧(2*VLC)の範囲で、液晶42を駆動するための駆動電圧を設定することが可能となる。従って、液晶42の屈折率の大小をより広い範囲で変化させることができ、液晶層12の厚みの増加を抑制するとともに、位相変調の精度を向上させることができる。
Therefore, when the maximum control voltage supplied to the
更に、画素回路21に供給する制御電圧の最大電圧VLCを高めることなく広い電圧の範囲で階調を設定できるので、制御回路22を構成する各部品、及び図4に示すチャージポンプを構成する各部品、及びトランジスタQ1、Q2の耐圧を高める必要がなく、装置の小型化、軽量化を図ることが可能となる。
Furthermore, since the gradation can be set in a wide range of voltage without increasing the maximum voltage VLC of the control voltage supplied to the
また、液晶42の駆動電圧を設定するための電圧の範囲を、最大電圧VLCの2倍の電圧に設定しているので、制御電圧を2倍に増幅するという簡単な処理で所望の駆動電圧を得ることができ、回路構成を簡素化することができる。
Further, since the voltage range for setting the drive voltage of the
また、本実施形態では、互いに直交する方向、即ち、図3に示す列方向及び行方向のうちの、一方の方向に向けて液晶42の屈折率が変化するように設定し、他方の方向に、チャージポンプのオン、オフを切り替える駆動線(L1~Ln)を配置している。従って、屈折率の変化による液晶の配向の乱れを防止することが可能となる。
Further, in this embodiment, the refractive index of the
更に、ソースフォロワQ4の出力点q3と画素電極q1(供給点)との間に設けた第2切替スイッチS5をオフとし、更に、第1切替スイッチS6をオンとすることにより、画素電極q1と、隣接する画素回路21の画素電極とを接続する。従って、各画素回路21のソースフォロワQ4のしきい値電圧のばらつきを低減することができ、ひいてはノイズの発生を防止することができる。
Further, by turning off the second changeover switch S5 provided between the output point q3 of the source follower Q4 and the pixel electrode q1 (supply point) and turning on the first changeover switch S6, the pixel electrode q1 and , and the pixel electrodes of the
なお、本実施形態では、駆動電圧の範囲を最大電圧の2倍の電圧(2*VLC)に設定したが、本発明はこれに限定されるものではなく、最大電圧VLCよりも大きければ良い。
また、本実施形態では、ソースフォロワQ4に負荷トランジスタQ5を接続する構成について説明したが、負荷トランジスタQ5の代わりに負荷抵抗を設ける構成としてもよい。
In this embodiment, the drive voltage range is set to twice the maximum voltage (2*VLC), but the present invention is not limited to this, as long as it is greater than the maximum voltage VLC.
Also, in this embodiment, the configuration in which the load transistor Q5 is connected to the source follower Q4 has been described, but a configuration in which a load resistor is provided instead of the load transistor Q5 may be employed.
[第2実施形態の説明]
次に、本発明の第2実施形態について説明する。装置の全体構成は、前述した図1、図2と同様である。また、装置全体の回路図は前述した図3と同様であるので説明を省略する。第2実施形態では、前述した第1実施形態と対比して画素回路の構成が相違している。以下、図9を参照して第2実施形態に係る画素回路21a’について説明する。
[Description of Second Embodiment]
Next, a second embodiment of the invention will be described. The overall configuration of the apparatus is the same as in FIGS. 1 and 2 described above. Also, since the circuit diagram of the entire device is the same as that of FIG. 3 described above, the explanation is omitted. The second embodiment differs from the first embodiment in the configuration of the pixel circuit. A
図9に示す画素回路21a’は、図4に示したソースフォロワQ4を、トランジスタQ1とチャージポンプ31との間に設けている点で前述した第1実施形態と相違している。即ち、第2実施形態では、トランジスタQ1とチャージポンプ31の入力端子p1との間に、ソースフォロワQ4’(第2ソースフォロワ)と負荷トランジスタQ5との直列接続回路、及びソースフォロワQ4’のゲートとグランドとの間に設けられたキャパシタCdを備えている。
The
トランジスタQ1の出力端子(ソース)は2系統に分岐しており、一方の分岐線はキャパシタCdを介してグランドに接続されている。他方の分岐線はソースフォロワQ4’のゲートに接続され、該ソースフォロワQ4’の出力部(接続点q3)は、チャージポンプ31に接続されている。更に、接続点q3は、負荷トランジスタQ5を介してグランドに接続されている。
The output terminal (source) of the transistor Q1 is branched into two lines, one of which is connected to the ground via a capacitor Cd. The other branch line is connected to the gate of the source follower Q4', and the output portion (connection point q3) of the source follower Q4' is connected to the
また、チャージポンプ31の出力端子p2は、画素電極q1に接続され、更に、短絡線J1に接続されている。また、前述した第1実施形態と同様に短絡線J1には、隣接する画素回路21の画素電極との短絡、開放を切り替えるための第1切替スイッチS6が設けられている。
Also, the output terminal p2 of the
そして、第2実施形態に係る画素回路21a’では、列データ線D1及びトランジスタQ1を経由して供給される制御電圧をソースフォロワQ4’で増幅した後、チャージポンプ31、及びトランジスタQ2に供給する。また、前述した第1実施形態と同様に、階調1、2の駆動電圧を出力する場合には制御電圧をチャージポンプ31で増幅せず、階調3、4、5の駆動電圧を出力する場合には制御電圧をチャージポンプ31で増幅する。
In the
また、第2実施形態に係る画素回路21a’は、図4に示した第2切替スイッチS5、及び該第2切替スイッチS5に制御信号を出力する制御線K1-4を備えていない。その代わりに、トランジスタQ2、及びチャージポンプ31に設けられている各スイッチS1~S4のオン、オフを制御して、チャージポンプ31の入力端子p1と出力端子p2(画素電極q1)との間を遮断する制御を行う。
Further, the
以下、図10A、図10Bを参照して詳細に説明する。図10Aは、チャージポンプ31を作動させないときの、画素回路21に設けられるトランジスタQ2、スイッチS1~S4、及び第1切替スイッチS6の作動を示すタイミングチャートである。
A detailed description will be given below with reference to FIGS. 10A and 10B. FIG. 10A is a timing chart showing operations of the transistor Q2, the switches S1 to S4, and the first changeover switch S6 provided in the
画素回路21a’を上述した階調1、階調2に設定する場合には、チャージポンプ31を作動させない。この場合には、図10A(a)の時刻t0~t1に示すように、スイッチ制御部25は、駆動線L1にHレベルの信号を出力して、トランジスタQ2をオンとする。
When the
更に、図10A(b)、(c)に示すように、各スイッチS1~S4が全てオフとなるように制御する。その結果、図9示したトランジスタQ2がオンとなり、チャージポンプ31の入力端子p1と出力端子p2が短絡される。従って、列データ線D1より供給される制御電圧は、ソースフォロワQ4’で増幅された後、チャージポンプ31で増幅されることなく、画素電極q1に供給される。
Furthermore, as shown in FIGS. 10A(b) and (c), the switches S1 to S4 are all controlled to be turned off. As a result, the transistor Q2 shown in FIG. 9 is turned on, and the input terminal p1 and the output terminal p2 of the
その後、時刻t1において、トランジスタQ2をオフ(開放)とし、時刻t2において、第1切替スイッチS6をオン(短絡)とする。つまり、チャージポンプ31の入力端子p1と出力端子p2が遮断された状態で、画素電極q1と、画素回路21a’に隣接する画素回路(屈折率が同一に制御される画素回路)の画素電極が短絡されることになる。このため、前述した第1実施形態と同様に、隣接する画素回路の画素電極の電位が同一となるように制御される。そして、図7Bの符号z1、z2に示したように、所望の駆動電圧を液晶42に供給することができる。
After that, at time t1, the transistor Q2 is turned off (opened), and at time t2, the first switch S6 is turned on (shorted). That is, in a state where the input terminal p1 and the output terminal p2 of the
このように、画素回路21a’に設けられるソースフォロワQ4’のゲート~ソース間のしきい値電圧Vthにばらつきが生じる場合であっても、入力端子p1と出力端子p2を遮断した状態で、第1切替スイッチS6をオンとして、隣接する画素回路21の画素電極に接続する。従って、互いに隣接する画素電極に供給される電圧のばらつきを低減することができる。その後、時刻t3において、第1切替スイッチS6をオフとする。なお、図10Aに示す時刻t2を時刻t1よりも若干遅くすることにより、短絡を防止している。
As described above, even if the threshold voltage Vth between the gate and the source of the source follower Q4' provided in the
一方、画素回路21a’を階調3、4、5に設定する場合には、列データ線D1より供給される制御電圧をチャージポンプ31により2倍に増幅する。
On the other hand, when the
具体的に、図10Bに示す時刻t10においてスイッチ制御部25は、駆動線L1に供給する信号をLレベルとする。その結果、図10B(a)に示すように、トランジスタQ2がオフとなる。更に、図10B(b)の時刻t10において、スイッチ制御部25は、スイッチS1、S4をオンとし、且つ、スイッチS2、S3をオフとする。
Specifically, at time t10 shown in FIG. 10B, the
その結果、キャパシタC1に制御電圧が蓄積される。そして、時刻t11において、スイッチS1、S4をオフとし、更に、図10B(c)に示すように、時刻t12において、スイッチS2、S3をオンとする。その結果、出力キャパシタC2には、制御電圧の2倍となる電圧が蓄積され、出力端子p2に供給され、ひいては、画素電極q1に供給される。 As a result, the control voltage is stored in capacitor C1. At time t11, the switches S1 and S4 are turned off, and at time t12, the switches S2 and S3 are turned on as shown in FIG. 10B(c). As a result, a voltage double the control voltage is accumulated in the output capacitor C2, supplied to the output terminal p2, and further supplied to the pixel electrode q1.
その後、時刻t13において、スイッチS2、S3をオフとする。即ち、トランジスタQ2、及び各スイッチS1~S4が全てオフとなるので、入力端子p1と出力端子p2が遮断される。更に、図10(d)の時刻t15において、第1切替スイッチS6をオン(短絡)とする。つまり、入力端子p1と出力端子p2が遮断された状態で、画素電極q1と、画素回路21a’に隣接する画素回路(屈折率が同一に制御される画素回路)の画素電極が短絡されることになる。このため、隣接する画素回路の画素電極の電位が同一となるように制御される。
After that, at time t13, the switches S2 and S3 are turned off. That is, the transistor Q2 and the switches S1 to S4 are all turned off, so that the input terminal p1 and the output terminal p2 are cut off. Further, at time t15 in FIG. 10(d), the first selector switch S6 is turned on (short-circuited). That is, the pixel electrode q1 and the pixel electrode of the pixel circuit adjacent to the
従って、各画素回路21に設けられるソースフォロワQ4’のゲート~ソース間のしきい値電圧Vthにばらつきが生じる場合であっても、入力端子p1と出力端子p2を遮断した状態で、隣接する画素回路21の画素電極に接続するので、互いに隣接する画素電極に供給される電圧のばらつきを低減できる。その後、時刻t16において、第1切替スイッチS6をオフとする。そして、図7Bの符号z3~z5に示したように、所望の駆動電圧を液晶42に供給することができる。
Therefore, even if the threshold voltage Vth between the gate and source of the source follower Q4' provided in each
このようにして、第2実施形態に係る位相変調装置においても前述した第1実施形態と同様に、列データ線より画素回路21に供給される制御電圧の最大が最大電圧(VLC)である場合に、その2倍である電圧(2*VLC)の範囲で、液晶42を駆動するための駆動電圧を設定することが可能となる。従って、液晶42の屈折率の大小をより広い範囲で変化させることができ、液晶層12の厚みの増加を抑制するとともに、位相変調の精度を向上させることができる。
In this manner, in the phase modulation device according to the second embodiment, as in the first embodiment described above, when the maximum control voltage supplied to the
更に、画素回路21に供給する制御電圧の最大電圧VLCを高めることなく広い電圧の範囲で階調を設定できるので、制御回路22を構成する各部品の耐圧を高める必要がない。加えて、前述した第1実施形態と対比して、ソースフォロワQ4’をチャージポンプ31の前段に設けているので、ソースフォロワQ4’、負荷トランジスタQ5、及びキャパシタCdを低耐圧の部品で構成することができる。このため、回路構成を簡素化し、且つ小型化、軽量化を図ることが可能となる。
Furthermore, since the gradation can be set in a wide voltage range without increasing the maximum voltage VLC of the control voltage supplied to the
更に、トランジスタQ2及びスイッチS1~S4のオン、オフを制御することにより、入力端子p1と出力端子p2の短絡、開放を切り替えているので、第1実施形態で示した図4の第2切替スイッチS5、及びこの制御線K1-4を設ける必要がない。従って、回路構成をより一層簡素化することが可能となる。 Furthermore, by controlling the on/off of the transistor Q2 and the switches S1 to S4, the input terminal p1 and the output terminal p2 are switched between short-circuiting and opening. There is no need to provide S5 and this control line K1-4. Therefore, it is possible to further simplify the circuit configuration.
以上、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。 Although embodiments of the present invention have been described above, the statements and drawings forming part of this disclosure should not be construed as limiting the present invention. Various alternative embodiments, implementations and operational techniques will become apparent to those skilled in the art from this disclosure.
11 反射基板
12 液晶層
13 対向基板
14 シール材
20 反射画素
21、21a、21a’ 画素回路
22 制御回路
23 水平走査回路
24 垂直走査回路
25 スイッチ制御部(チャージポンプ制御部)
26 シフトレジスタ回路
27 スイッチ回路
31 チャージポンプ
42 液晶
101 位相変調装置
q1 画素電極
q2 共通電極
p1 入力端子
p2 出力端子
L1~Ln 駆動線
D1~Dm 列データ線
G1~Gn 行走査線
K1~Kn 制御線
K1-1、K1-2、K1-3、K1-4 制御線
J1~Jn 短絡線
S5 第2切替スイッチ
S6 第1切替スイッチ
Q4 ソースフォロワ(第1のソースフォロワ)
Q4’ ソースフォロワ(第2のソースフォロワ)
26
Q4' source follower (second source follower)
Claims (9)
互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路、及び複数の反射画素と、
前記反射画素に対応して設けられ、前記画素回路より供給される駆動電圧により入射光に対する屈折率が変化する液晶と、
前記画素回路を制御する制御回路と、を備え、
前記列データ線は、前記画素回路に所定の最大電圧までの範囲で変化する制御電圧を出力し、
前記画素回路は、
前記制御電圧を増幅するチャージポンプを備え、
更に、前記制御回路は、
前記液晶に供給する前記駆動電圧が前記最大電圧以下の場合には、前記制御電圧を出力し、前記液晶に供給する駆動電圧が前記最大電圧を超える場合には、前記チャージポンプで増幅された電圧を出力する制御を行うチャージポンプ制御部と、
前記画素回路における前記画素回路の出力電圧を供給する供給点と、前記画素回路に隣接する他の画素回路における前記他の画素回路の出力電圧を供給する供給点と、の短絡、開放を切り替える第1切替スイッチと、
前記画素回路の出力電圧を前記液晶に供給しているときには、前記第1切替スイッチを開放し、前記画素回路の出力電圧を前記液晶に供給していないときの少なくとも一部の時間に前記第1切替スイッチを短絡するように制御する切替スイッチ制御部と、
を備えたことを特徴とする位相変調装置。 A phase modulation device that reflects incident light at a desired angle,
a plurality of pixel circuits provided at positions where a plurality of column data lines and a plurality of row scanning lines that are orthogonal to each other intersect, and a plurality of reflective pixels;
a liquid crystal provided corresponding to the reflective pixel and having a refractive index with respect to incident light that changes according to a driving voltage supplied from the pixel circuit;
a control circuit that controls the pixel circuit;
the column data line outputs a control voltage to the pixel circuit that varies up to a predetermined maximum voltage;
The pixel circuit is
A charge pump that amplifies the control voltage,
Furthermore, the control circuit
When the drive voltage supplied to the liquid crystal is equal to or less than the maximum voltage, the control voltage is output, and when the drive voltage supplied to the liquid crystal exceeds the maximum voltage, the control voltage is amplified by the charge pump. a charge pump control unit that performs control to output voltage;
A supply point in the pixel circuit that supplies the output voltage of the pixel circuit and a supply point in another pixel circuit that is adjacent to the pixel circuit that supplies the output voltage of the other pixel circuit. a first changeover switch for switching between
When the output voltage of the pixel circuit is supplied to the liquid crystal, the first changeover switch is opened, and at least part of the time when the output voltage of the pixel circuit is not supplied to the liquid crystal a changeover switch control unit that controls to short-circuit the first changeover switch to
A phase modulation device comprising:
を特徴とする請求項1に記載の位相変調装置。 2. The phase modulation device according to claim 1, wherein the pixel circuit further comprises a first source follower that amplifies and outputs the control voltage or the voltage amplified by the charge pump .
を特徴とする請求項2に記載の位相変調装置。 The pixel circuit further includes a second changeover switch that switches between short-circuiting and opening between the first source follower and the supply point, and the second changeover switch is turned on when the first changeover switch is short-circuited. 3. The phase modulation device according to claim 2, which is open.
を特徴とする請求項1に記載の位相変調装置。 2. The phase modulation device according to claim 1, wherein the pixel circuit further comprises a second source follower that amplifies the control voltage and outputs it to the charge pump or an output terminal of the charge pump .
を特徴とする請求項1~4のいずれか1項に記載の位相変調装置。 setting the refractive index of the liquid crystal to change in one of the directions orthogonal to each other, and arranging a driving line for switching on and off of the charge pump in the other direction; The phase modulation device according to any one of claims 1 to 4, characterized by:
前記チャージポンプ制御部は、前記液晶に出力する駆動電圧が前記最大電圧以下の場合には前記短絡スイッチを短絡し、前記液晶に出力する駆動電圧が前記最大電圧を超える場合には前記短絡スイッチを開放すること
を特徴とする1~5のいずれか1項に記載の位相変調装置。 the pixel circuit includes a short-circuit switch that short-circuits an input terminal to which the control voltage is supplied to the charge pump and an output terminal of the charge pump;
The charge pump controller short-circuits the short-circuit switch when the drive voltage output to the liquid crystal is equal to or less than the maximum voltage, and closes the short-circuit switch when the drive voltage output to the liquid crystal exceeds the maximum voltage. 6. The phase modulation device according to any one of items 1 to 5, characterized in that it is open.
前記チャージポンプは、
電荷を蓄積する第1キャパシタと、
前記第1キャパシタの一端と、前記制御電圧が供給される入力端子との間に設けられた第1スイッチと、
前記第1キャパシタの他端と、前記入力端子との間に設けられた第2スイッチと、
前記第1キャパシタの前記一端と、出力キャパシタの一端との間に設けられた第3スイッチと、
前記第1キャパシタの前記他端と、前記出力キャパシタの他端との間に設けられた第4スイッチと、
を備えたことを特徴とする1~6のいずれか1項に記載の位相変調装置。 The pixel circuit includes an output capacitor that stores a voltage supplied to the liquid crystal,
The charge pump is
a first capacitor that stores electric charge;
a first switch provided between one end of the first capacitor and an input terminal to which the control voltage is supplied;
a second switch provided between the other end of the first capacitor and the input terminal;
a third switch provided between the one end of the first capacitor and one end of the output capacitor;
a fourth switch provided between the other end of the first capacitor and the other end of the output capacitor;
7. The phase modulation device according to any one of 1 to 6, characterized by comprising:
を特徴とする請求項1~7のいずれか1項に記載の位相変調装置。 8. The phase modulation device according to claim 1, wherein a maximum driving voltage supplied to said liquid crystal is set to be twice said maximum voltage.
互いに直交する複数の列データ線と複数の行走査線とがそれぞれ交差する位置に設けられた複数の画素回路に、所定の最大電圧までの範囲で変化する制御電圧を出力するステップと、
前記各画素回路において、入力する駆動電圧に応じて入射光に対する屈折率が変化する液晶に供給する駆動電圧が、前記最大電圧以下の場合には、前記制御電圧を増幅しない電圧を出力するステップと、
前記液晶に供給する駆動電圧が、前記最大電圧を超える場合には、チャージポンプにて前記制御電圧を増幅した電圧を出力するステップと、
前記画素回路の出力電圧を供給する供給点の電圧を前記液晶に供給するときには、前記画素回路における供給点と、前記画素回路に隣接する他の画素回路における供給点との短絡、開放を切り替える第1切替スイッチを開放し、前記供給点の電圧を前記液晶に供給しないときの少なくとも一部の時間に、前記第1切替スイッチを短絡するように制御するステップと、
を備えたことを特徴とする位相変調方法。 A phase modulation method for reflecting incident light at a desired angle,
a step of outputting a control voltage that varies within a range up to a predetermined maximum voltage to a plurality of pixel circuits provided at intersections of a plurality of column data lines and a plurality of row scanning lines that are orthogonal to each other;
outputting a voltage that does not amplify the control voltage when the drive voltage supplied to the liquid crystal whose refractive index with respect to incident light changes according to the input drive voltage in each of the pixel circuits is equal to or lower than the maximum voltage; When,
a step of outputting a voltage obtained by amplifying the control voltage with a charge pump when the drive voltage supplied to the liquid crystal exceeds the maximum voltage;
short-circuiting a supply point in the pixel circuit and a supply point in another pixel circuit adjacent to the pixel circuit when the voltage of the supply point supplying the output voltage of the pixel circuit is supplied to the liquid crystal; opening a first changeover switch for switching opening and controlling the first changeover switch to be short-circuited during at least part of the time when the voltage of the supply point is not supplied to the liquid crystal;
A phase modulation method, comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019057230A JP7208512B2 (en) | 2019-03-25 | 2019-03-25 | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD |
PCT/JP2020/013395 WO2020196647A1 (en) | 2019-03-25 | 2020-03-25 | Phase modulator and phase modulation method |
CN202080006291.9A CN113056702B (en) | 2019-03-25 | 2020-03-25 | Phase modulation device and phase modulation method |
US17/477,989 US11450293B2 (en) | 2019-03-25 | 2021-09-17 | Phase modulator and phase modulation method for reflecting incident light at desired angle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019057230A JP7208512B2 (en) | 2019-03-25 | 2019-03-25 | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020160176A JP2020160176A (en) | 2020-10-01 |
JP7208512B2 true JP7208512B2 (en) | 2023-01-19 |
Family
ID=72643095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019057230A Active JP7208512B2 (en) | 2019-03-25 | 2019-03-25 | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7208512B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080055222A1 (en) | 2006-09-05 | 2008-03-06 | Industrial Technology Research Institute | Charge pump pixel driving circuit |
JP2012053322A (en) | 2010-09-02 | 2012-03-15 | Chi Mei Electronics Corp | Display device and electronics equipped therewith |
JP2016512343A (en) | 2013-03-15 | 2016-04-25 | レンズヴェクター インコーポレイテッドLensvector Incorporated | Method and apparatus for improving light convergence in multiple liquid crystal cell lenses |
US20160360301A1 (en) | 2013-04-19 | 2016-12-08 | Wavexing, Inc. | Contentionless NxM Wavelength Cross Connect |
JP2018045187A (en) | 2016-09-16 | 2018-03-22 | シチズン時計株式会社 | Light flux division element and microscope device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4943709A (en) * | 1989-05-11 | 1990-07-24 | Hughes Aircraft Company | Liquid crystal adaptive optics system |
-
2019
- 2019-03-25 JP JP2019057230A patent/JP7208512B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080055222A1 (en) | 2006-09-05 | 2008-03-06 | Industrial Technology Research Institute | Charge pump pixel driving circuit |
JP2012053322A (en) | 2010-09-02 | 2012-03-15 | Chi Mei Electronics Corp | Display device and electronics equipped therewith |
JP2016512343A (en) | 2013-03-15 | 2016-04-25 | レンズヴェクター インコーポレイテッドLensvector Incorporated | Method and apparatus for improving light convergence in multiple liquid crystal cell lenses |
US20160360301A1 (en) | 2013-04-19 | 2016-12-08 | Wavexing, Inc. | Contentionless NxM Wavelength Cross Connect |
JP2018045187A (en) | 2016-09-16 | 2018-03-22 | シチズン時計株式会社 | Light flux division element and microscope device |
Also Published As
Publication number | Publication date |
---|---|
JP2020160176A (en) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100685942B1 (en) | Liquid crystal display device and method for driving the same | |
WO2020196647A1 (en) | Phase modulator and phase modulation method | |
KR100674976B1 (en) | Apparatus and method for driving gate lines using shared circuit in flat panel display | |
JPH11271713A (en) | Liquid crystal display device | |
JP2019109371A (en) | Active matrix type display device and its driving method | |
KR20050047756A (en) | Liquid crystal display and driving method thereof | |
JP2012088737A (en) | Display device | |
JP4204204B2 (en) | Active matrix display device | |
KR100317823B1 (en) | A plane display device, an array substrate, and a method for driving the plane display device | |
US8902147B2 (en) | Gate signal line driving circuit and display device | |
JPH11249629A (en) | Liquid crystal display device | |
US7456923B2 (en) | Liquid crystal display device and driving method thereof | |
US20040066474A1 (en) | Liquid crystal display apparatus | |
JP7208512B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
KR20080002278A (en) | Method for driving liquid crystal display panel | |
WO2019015289A1 (en) | Scanning driver circuit, driving method therefor and display device | |
JP7208509B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7208510B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7127589B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7208514B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7131451B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7208513B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
JP7208511B2 (en) | PHASE MODULATION DEVICE AND PHASE MODULATION METHOD | |
KR20040073703A (en) | Driving Methode for Liquid Crystal Display device and Driving Circuit at the same | |
KR100932553B1 (en) | Analog sampling circuit for liquid crystal display and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7208512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |