JP7205233B2 - Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate - Google Patents
Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate Download PDFInfo
- Publication number
- JP7205233B2 JP7205233B2 JP2019000279A JP2019000279A JP7205233B2 JP 7205233 B2 JP7205233 B2 JP 7205233B2 JP 2019000279 A JP2019000279 A JP 2019000279A JP 2019000279 A JP2019000279 A JP 2019000279A JP 7205233 B2 JP7205233 B2 JP 7205233B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- polycrystalline diamond
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置、半導体装置の製造方法及び基板接合方法に関するものである。 The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and a substrate bonding method.
半導体装置は、半導体の特性上、高温になると動作が不安定となり、特性も変化するため、放熱をするための工夫がなされている。特に、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる半導体装置は、大電流が流れるため発熱量が大きく高温になりやすいことから、放熱は特に重要である。 Due to the characteristics of the semiconductor, the operation of the semiconductor device becomes unstable and the characteristics change when the temperature rises. In particular, semiconductor devices used in high-output/high-efficiency amplifiers, high-power switching devices, and the like are subject to large amounts of heat and are likely to reach high temperatures due to the flow of large currents, so heat dissipation is particularly important.
このため、熱伝導率の高いダイヤモンドヒートスプレッダとなるダイヤモンド基材の一方の面に半導体素子を直接接合し、他方の面に放熱のための金属製熱伝導体を接合した構造の放熱構造を有する半導体装置が開示されている。 For this reason, a semiconductor having a heat dissipation structure in which a semiconductor element is directly bonded to one surface of a diamond base material, which serves as a diamond heat spreader with high thermal conductivity, and a metallic heat conductor is bonded to the other surface for heat dissipation. An apparatus is disclosed.
直接接合では、ダイヤモンド基材の一方の面と、この面に接合される半導体素子の面を平坦化し、接触させることにより接合するものである。ダイヤモンド基材には、単結晶ダイヤモンド基材が用いられる場合が多いが、単結晶ダイヤモンド基材は極めて高価であることから、より低価格な多結晶ダイヤモンド基材を用いることが考えられている。しかしながら、ダイヤモンドは、研磨の際に結晶面により削れる度合が異なるため、多結晶ダイヤモンド基材の表面を平坦にすることは極めて困難である。このため、多結晶ダイヤモンド基材を用いて、直接接合をすることができなかった。 In direct bonding, one surface of the diamond substrate and the surface of the semiconductor element to be bonded to this surface are flattened and brought into contact with each other for bonding. As the diamond base material, a single crystal diamond base material is often used, but since the single crystal diamond base material is extremely expensive, it is being considered to use a lower cost polycrystalline diamond base material. However, it is extremely difficult to flatten the surface of a polycrystalline diamond base material because diamond is ground differently depending on the crystal face during polishing. For this reason, direct bonding could not be achieved using a polycrystalline diamond base material.
よって、ダイヤモンドヒートスプレッダとなる多結晶ダイヤモンド基材と半導体基板とが低い熱抵抗で接合されている半導体装置が求められている。 Therefore, there is a demand for a semiconductor device in which a polycrystalline diamond base material, which serves as a diamond heat spreader, and a semiconductor substrate are bonded with low thermal resistance.
本実施の形態の一観点によれば、半導体装置は、多結晶ダイヤモンド基材と、半導体基板に形成された半導体素子と、前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたSiCにより形成された半導体層と、前記多結晶ダイヤモンド基材と前記半導体層との間に設けられた金属層と、を有することを特徴とする。
According to one aspect of the present embodiment, a semiconductor device comprises a polycrystalline diamond base, a semiconductor element formed on a semiconductor substrate, and SiC provided between the polycrystalline diamond base and the semiconductor element. and a metal layer provided between the polycrystalline diamond base material and the semiconductor layer .
開示の半導体装置によれば、多結晶ダイヤモンド基材と半導体基板とが低い熱抵抗で接合されている半導体装置を提供することができる。 According to the disclosed semiconductor device, it is possible to provide a semiconductor device in which a polycrystalline diamond base material and a semiconductor substrate are bonded with low thermal resistance.
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 The form for carrying out is demonstrated below. In addition, the same reference numerals are assigned to the same members and the description thereof is omitted.
〔第1の実施の形態〕
ダイヤモンド基材を用いたヒートシンクやヒートスプレッダについて、より詳細に説明する。ダイヤモンドは、極めて熱伝導率が高いことから、ヒートシンクやヒートスプレッダとして用いることが有効である。このため、半導体素子に、ヒートシンクやヒートスプレッダとなるダイヤモンド基材を接合した半導体装置が考えられる。しかしながら、半導体素子とダイヤモンド基材とを接着剤等を用いて接合した場合には、接着剤等における熱伝導が良好ではないことから、半導体素子からダイヤモンド基材へ効率よく熱を伝えることができず、ダイヤモンド基材を用いた利点が没却される。
[First Embodiment]
A heat sink and heat spreader using a diamond base material will be described in more detail. Since diamond has extremely high thermal conductivity, it is effective to use it as a heat sink or heat spreader. For this reason, a semiconductor device is conceivable in which a semiconductor element is joined to a diamond base material that serves as a heat sink or heat spreader. However, when the semiconductor element and the diamond base material are bonded using an adhesive or the like, heat cannot be efficiently transferred from the semiconductor element to the diamond base material because the adhesive does not conduct heat well. Otherwise, the advantage of using a diamond substrate is lost.
このため、単結晶ダイヤモンド基材の一方の面と、半導体素子の一方の面とを平坦化し、単結晶ダイヤモンド基材の一方の面と半導体素子の一方の面とを直接接合する方法が考えられている。直接接合においては、例えば、接合面における表面粗さRaは、原子間力顕微鏡(AFM:Atomic Force Microscope)による値で、1nm以下であることが要求されている。単結晶ダイヤモンド基材の一方の面は、同じ面方位の面であるため、一方の面を直接接合に必要な表面粗さになるように、平坦に研磨することは可能であるが、単結晶ダイヤモンド基材は極めて高価である。 Therefore, a method of flattening one surface of the single-crystal diamond substrate and one surface of the semiconductor element and directly bonding the one surface of the single-crystal diamond substrate and the one surface of the semiconductor element is conceivable. ing. In direct bonding, for example, the surface roughness Ra of the bonding surface is required to be 1 nm or less as measured by an atomic force microscope (AFM). Since one surface of the single crystal diamond substrate has the same plane orientation, it is possible to polish one surface flat to the surface roughness required for direct bonding. Diamond substrates are extremely expensive.
従って、単結晶ダイヤモンド基材よりも価格の安い多結晶ダイヤモンド基材を用いることが考えられるが、ダイヤモンドは、面方位により、研磨による削れ方が大きく異なり、削れやすい面方位と削れにくい面方位とがある。このため、多結晶ダイヤモンド基材の面を研磨しても、結晶粒に対応した凹凸が生じ、表面粗さRaが10nm以上となり、直接接合に必要な表面粗さRaまで平坦にすることはできない。よって、多結晶ダイヤモンド基材の面と半導体素子の面とを直接接合することができない。 Therefore, it is conceivable to use a polycrystalline diamond base material, which is cheaper than a single crystal diamond base material. There is Therefore, even if the surface of the polycrystalline diamond base material is polished, irregularities corresponding to the crystal grains are generated, and the surface roughness Ra becomes 10 nm or more, and the surface roughness Ra required for direct bonding cannot be flattened. . Therefore, the surface of the polycrystalline diamond base material and the surface of the semiconductor element cannot be directly bonded.
本実施の形態は、このような状況のもので、発明者が鋭意検討を行うことによりなされたものである。 The present embodiment is in such a situation, and has been made by the inventor's earnest study.
(半導体装置)
第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図1に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上に、半導体層20が形成されており、この半導体層20に半導体素子30の一方の面30aが直接接合されている。本実施の形態においては、半導体素子30は、半導体基板である単結晶SiC基板に形成されており、半導体層20は多結晶SiCであり、半導体素子30を形成している半導体基板と半導体層20とは、結晶構造は異なるものの、同じSiCにより形成されている。多結晶SiCは比較的熱伝導率が高く、CMPにより平坦化が比較的容易であるため、半導体層20に用いる材料としては好ましい。
(semiconductor device)
A semiconductor device according to the first embodiment will be described. As shown in FIG. 1, the semiconductor device according to the present embodiment has a
また、半導体素子の他方の面30bには、図示はしないが、GaN等の窒化物半導体によりデバイスが形成されている。また、必要に応じて多結晶ダイヤモンド基材10の他方の面には、Cu、CuMo、CuW等により形成されるパッケージ基板等が接合されているものであってもよい。
Also, on the
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図2~図7に基づき説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIGS.
最初に、図2に示されるように、多結晶ダイヤモンド基材10の一方の面10aをCMP(chemical mechanical polishing:化学機械研磨)により研磨する。多結晶ダイヤモンド基材10には、面方位の異なる複数の結晶粒が含まれているため、CMPにより研磨された多結晶ダイヤモンド基材10の一方の面10aは、平坦にはならず凹凸が生じる。従って、CMPにより研磨のなされた多結晶ダイヤモンド基材10の一方の面10aは、AFMによる表面粗さRaは10nm以上となる。
First, as shown in FIG. 2, one
次に、図3に示されるように、CMPにより研磨のなされた多結晶ダイヤモンド基材10の一方の面10aの上に、半導体層20を成膜する。半導体層20は、多結晶SiCにより形成されており、膜厚は約15nmであり、スパッタリングまたはCVD(Chemical Vapor Deposition)による成膜により形成する。スパッタリングによる成膜では、多結晶ダイヤモンド基材10を加熱しなくともよいため、熱膨張による膜剥がれ等が生じにくく、好ましい。
Next, as shown in FIG. 3, a
次に、図4に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上に成膜された半導体層20をCMPにより研磨し、表面粗さRaが1nm以下になるまで平坦化し平坦面20aを形成する。半導体層20は多結晶SiCにより形成されており、ダイヤモンドよりも硬くはなく、面方位による削れ度合の依存性が小さいため、CMPにより研磨のなされた半導体層20の平坦面20aのAFMによる表面粗さRaを1nm以下にすることができる。
Next, as shown in FIG. 4, the
同様に、図5に示されるように、半導体層20の平坦面20aと接合される半導体素子30の一方の面30aを研磨し、表面粗さが1nm以下になるまで平坦化する。尚、半導体素子30の他方の面30bには、図示はしないが、GaN等の窒化物半導体によりデバイスが形成されている。半導体素子30の厚さは、例えば、約300μmである。
Similarly, as shown in FIG. 5, one
次に、図6に示されるように、高真空中において、多結晶ダイヤモンド基材10の一方の面10aに形成された半導体層20の平坦面20a及び半導体素子30の一方の面30aに、希ガスビーム(例えばArビームやXeビーム)を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。Arビームには、例えば、Ar高速原子ビーム(Ar-FAB:Ar fast atom beam)等を用いることができる。 Next, as shown in FIG. 6, in a high vacuum, a rare A gas beam (for example, an Ar beam or a Xe beam) is applied. As a result, dangling bonds are generated and activated on the surface by removing the contamination layer and the oxide layer on the surface. For the Ar beam, for example, an Ar fast atom beam (Ar-FAB) or the like can be used.
次に、図7に示されるように、高真空中において、希ガスビームの照射された半導体層20の平坦面20aと半導体素子30の一方の面30aとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、半導体層20及び半導体素子30におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
Next, as shown in FIG. 7, the activated surfaces are brought into contact with the
上記のような直接接合は、表面活性化接合(SAB:Surface Activating Bonding)と呼ばれており、接着材料を用いる必要がないため、多結晶ダイヤモンド基材10と半導体素子30との間における熱抵抗を低くすることができる。また、結晶構造は異なるものの、半導体層20と半導体素子30とは、同じSiCにより形成されているため、直接接合による接合がしやすい。
Direct bonding as described above is called Surface Activating Bonding (SAB), and does not require the use of an adhesive material. can be lowered. Moreover, although the crystal structures are different, since the
上記における説明では、半導体装置の製造方法として説明したが、本実施の形態は、半導体素子30を単に基板と考えることができ、この場合には、上記の実施の形態は、基板接合方法とも考えることができる。具体的には、多結晶ダイヤモンド基材10の一方の面10aに形成された半導体層20をCMPにより研磨し、これに接合される基板の一方の面をCMPにより研磨し、半導体層20の平坦面20aと基板の研磨された一方の面とを直接接合する。接合対象となる基板は単結晶基板は、半導体装置に適用する場合には、SiC等の半導体単結晶基板となる。
In the above description, the semiconductor device manufacturing method has been described, but in the present embodiment, the
(半導体層20)
本実施の形態における半導体装置は、多結晶ダイヤモンド基材10と半導体素子30との間に多結晶SiCにより形成された半導体層20が設けられている。多結晶SiCは、形成している結晶粒の大きさにより熱伝導率が大きく変化し、結晶粒の大きさが小さいと熱伝導率が低く、結晶粒の大きさが大きいと熱伝導率が高い。このため、半導体層20を形成している多結晶SiCの結晶粒の大きさは、70nm以上であることが好ましい。多結晶SiCの結晶粒の大きさが70nm以上であれば、熱伝導率は100W/m・K以上となるため、AuSn等の熱伝導率が30~50W/m・Kとなる接合材を厚さが約3μm設けた場合と比べて格段に熱抵抗を低くすることができる。尚、多結晶ダイヤモンド基材10と半導体素子30との間における熱伝導の観点からは、半導体層20の膜厚は薄い方が好ましい。よって、半導体層20の膜厚は、20nm以下が好ましく、更には10nm以下が好ましく、5nm以下であることがより一層好ましい。
(Semiconductor layer 20)
In the semiconductor device of the present embodiment, a
〔第2の実施の形態〕
次に、第2の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図8に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上に、TiまたはTaにより形成される金属層110が形成されており、金属層110の上に半導体層120が形成されている。この半導体層120の平坦面120aに半導体素子の一方の面30aが直接接合により接合されている。半導体素子30は、半導体基板である単結晶SiC基板に形成されており、半導体層120は多結晶SiCであり、半導体素子30を形成している半導体基板と半導体層120とは、結晶構造は異なるものの、同じSiCにより形成されている。
[Second embodiment]
Next, a semiconductor device according to the second embodiment will be described. In the semiconductor device according to the present embodiment, as shown in FIG. 8, a
本実施の形態においては、TiまたはTaの金属層110を形成することにより、直接接合の際に照射されるArビームにより多結晶ダイヤモンド基材10がダメージを受けることを防ぐことができる。ダイヤモンドにArビームを直接照射すると、照射された部分がアモルファスになるため、物理的強度が低下したり、接合強度が低下してしまう場合がある。しかしながら、本実施の形態においては、多結晶ダイヤモンド基材10がアモルファス化することを防ぐことができ、半導体装置の信頼性を向上させることができる。
In this embodiment, by forming the
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図9~図14に基づき説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIGS. 9 to 14. FIG.
最初に、図9に示されるように、多結晶ダイヤモンド基材10の一方の面10aをCMPにより研磨する。
First, as shown in FIG. 9, one
次に、図10に示されるように、CMPにより研磨のなされた多結晶ダイヤモンド基材10の一方の面10aの上に、金属層110を成膜する。金属層110は、スパッタリングにより成膜されたTiまたはTaにより形成する。
Next, as shown in FIG. 10, a
次に、図11に示されるように、金属層110の上に、半導体層120を成膜する。半導体層120は、多結晶SiCにより形成されており、スパッタリングまたはCVDによる成膜により形成する。
Next, as shown in FIG. 11, a
次に、図12に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上の金属層110の上に成膜された半導体層120をCMPにより研磨し、表面粗さRaが1nm以下になるまで平坦化し平坦面120aを形成する。
Next, as shown in FIG. 12, the
同様に、図13に示されるように、半導体層20の平坦面20aと接合される半導体素子30の一方の面30aを研磨し、表面粗さが1nm以下になるまで平坦化する。
Similarly, as shown in FIG. 13, one
次に、図14に示されるように、高真空中において、多結晶ダイヤモンド基材10の一方の面10aの金属層110の上の半導体層120の平坦面120a及び半導体素子30の一方の面30aに、希ガスビーム(例えばArビームやXeビーム)を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。本実施の形態においては、TiまたはTaにより金属層110が形成されているため、Arビームを照射した際に多結晶ダイヤモンド基材10がダメージを受けることを防ぐことができる。
Next, as shown in FIG. 14, in a high vacuum, the
次に、図15に示されるように、高真空中において、希ガスビームの照射された半導体層120の平坦面120aと半導体素子30の一方の面30aとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、半導体層20及び半導体素子30におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
Next, as shown in FIG. 15, in a high vacuum, the
尚、上記以外の内容については、第1の実施の形態と同様である。 Contents other than the above are the same as in the first embodiment.
〔第3の実施の形態〕
次に、第3の実施の形態における半導体装置について説明する。
本実施の形態における半導体装置は、図16に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上に、多結晶SiCにより半導体層20が形成されており、半導体層20の平坦面20aの上に、金属層230が形成されている。金属層230は、TiまたはTaにより形成されており、この金属層230の表面230aに、半導体素子30の一方の面30aが直接接合により接合されている。
[Third Embodiment]
Next, a semiconductor device according to a third embodiment will be described.
In the semiconductor device according to the present embodiment, as shown in FIG. 16, a
本実施の形態においては、TiまたはTaの金属層230を形成することにより、直接接合の際に照射されるArビームにより多結晶ダイヤモンド基材10がダメージを受けることを防ぐことができる。金属層230を形成しているTiやTaはArビームが照射されても、殆ど削れることはないため、多結晶ダイヤモンド基材10の一方の面10aにおけるアモルファス化を防ぐことができる。
In this embodiment, by forming the
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図17~図23に基づき説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIGS. 17 to 23. FIG.
最初に、図17に示されるように、多結晶ダイヤモンド基材10の一方の面10aをCMPにより研磨する。
First, as shown in FIG. 17, one
次に、図18に示されるように、CMPにより研磨のなされた多結晶ダイヤモンド基材10の一方の面10aの上に、半導体層20を成膜する。
Next, as shown in FIG. 18, a
次に、図19に示されるように、多結晶ダイヤモンド基材10の一方の面10aの上に成膜された半導体層20をCMPにより研磨し、表面粗さRaが1nm以下になるまで平坦化し平坦面20aを形成する。
Next, as shown in FIG. 19, the
次に、図20に示されるように、半導体層20の平坦面20aの上に、金属層230を成膜する。金属層230は、スパッタリングにより成膜されたTiまたはTaにより形成する。
Next, as shown in FIG. 20, a
同様に、図21に示されるように、金属層230と接合される半導体素子30の一方の面30aを研磨し、表面粗さが1nm以下になるまで平坦化する。
Similarly, as shown in FIG. 21, one
次に、図22に示されるように、高真空中において、多結晶ダイヤモンド基材10の一方の面10aの半導体層120の上の金属層230の表面230a及び半導体素子30の一方の面30aに、希ガスビーム(例えばArビームやXeビーム)を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。本実施の形態においては、TiまたはTaにより金属層230が形成されているため、Arビームを照射した際に多結晶ダイヤモンド基材10がダメージを受けることを防ぐことができる。
Next, as shown in FIG. 22, in a high vacuum, the
次に、図23に示されるように、高真空中において、希ガスビームの照射された金属層230の表面230aと半導体素子30の一方の面30aとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、金属層230及び半導体素子30におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
Next, as shown in FIG. 23, the
尚、上記以外の内容については、第1の実施の形態と同様である。 Contents other than the above are the same as in the first embodiment.
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to a specific embodiment, and various modifications and changes are possible within the scope described in the claims.
上記の説明に関し、更に以下の付記を開示する。
(付記1)
多結晶ダイヤモンド基材と、
半導体基板に形成された半導体素子と、
前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたSiCにより形成された半導体層と、
を有することを特徴とする半導体装置。
(付記2)
前記多結晶ダイヤモンド基材と前記半導体層との間には、金属層を有することを特徴とする付記1に記載の半導体装置。
(付記3)
前記半導体層と前記半導体素子との間には、金属層を有することを特徴とする付記1に記載の半導体装置。
(付記4)
前記金属層は、TiまたはTaを含む材料により形成されていることを特徴とする付記2または3に記載の半導体装置。
(付記5)
前記半導体素子は、SiC基板に形成されたものであることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記半導体層は、多結晶SiCにより形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
前記半導体層を形成している多結晶SiCの結晶粒の大きさは、70μm以上であることを特徴とする付記6に記載の半導体装置。
(付記8)
前記半導体層の厚さは、20nm以下であることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記半導体層の平坦面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記10)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、前記半導体層を形成する工程との間に、
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、SiCを成膜し前記半導体層を形成することを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記金属層の表面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記12)
前記金属層は、TiまたはTaを含む材料により形成されていることを特徴とする付記10または11に記載の半導体装置の製造方法。
(付記13)
前記金属層は、スパッタリングによる成膜により形成されていることを特徴とする付記12に記載の半導体装置の製造方法。
(付記14)
前記直接接合は、
前記半導体層の平坦面及び前記半導体素子の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記半導体層の平坦面と前記半導体素子の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記9または10に記載の半導体装置の製造方法。
(付記15)
前記直接接合は、
前記金属層の表面及び前記半導体素子の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記金属層の表面と前記半導体素子の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記11に記載の半導体装置の製造方法。
(付記16)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
基板の一方の面を研磨する工程と、
前記半導体層の平坦面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
(付記17)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、前記半導体層を形成する工程との間に、
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、SiCを成膜し前記半導体層を形成することを特徴とする付記16に記載の基板接合方法。
(付記18)
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
基板の一方の面を研磨する工程と、
前記金属層の表面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
(付記19)
前記直接接合は、
前記半導体層の平坦面及び前記基板の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記半導体層の平坦面と前記基板の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記16または17に記載の基板接合方法。
(付記20)
前記直接接合は、
前記金属層の表面及び前記基板の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記金属層の表面と前記基板の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記18に記載の基板接合方法。
With respect to the above description, the following notes are further disclosed.
(Appendix 1)
a polycrystalline diamond substrate;
a semiconductor element formed on a semiconductor substrate;
a semiconductor layer formed of SiC provided between the polycrystalline diamond base material and the semiconductor element;
A semiconductor device comprising:
(Appendix 2)
The semiconductor device according to appendix 1, further comprising a metal layer between the polycrystalline diamond base material and the semiconductor layer.
(Appendix 3)
The semiconductor device according to appendix 1, further comprising a metal layer between the semiconductor layer and the semiconductor element.
(Appendix 4)
4. The semiconductor device according to appendix 2 or 3, wherein the metal layer is made of a material containing Ti or Ta.
(Appendix 5)
5. The semiconductor device according to any one of appendices 1 to 4, wherein the semiconductor element is formed on a SiC substrate.
(Appendix 6)
6. The semiconductor device according to any one of appendices 1 to 5, wherein the semiconductor layer is made of polycrystalline SiC.
(Appendix 7)
7. The semiconductor device according to claim 6, wherein the polycrystalline SiC forming the semiconductor layer has a crystal grain size of 70 μm or more.
(Appendix 8)
8. The semiconductor device according to any one of appendices 1 to 7, wherein the semiconductor layer has a thickness of 20 nm or less.
(Appendix 9)
polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
polishing one surface of the semiconductor element;
a step of directly bonding the flat surface of the semiconductor layer and one surface of the semiconductor element;
A method of manufacturing a semiconductor device, comprising:
(Appendix 10)
Between the step of polishing one surface of the polycrystalline diamond substrate and the step of forming the semiconductor layer,
forming a metal layer on one surface of the polycrystalline diamond substrate;
10. The method of manufacturing a semiconductor device according to claim 9, wherein a film of SiC is formed on the metal layer to form the semiconductor layer.
(Appendix 11)
polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
forming a metal layer on the flat surface of the semiconductor layer;
polishing one surface of the semiconductor element;
a step of directly bonding the surface of the metal layer and one surface of the semiconductor element;
A method of manufacturing a semiconductor device, comprising:
(Appendix 12)
12. The method of manufacturing a semiconductor device according to
(Appendix 13)
13. The method of manufacturing a semiconductor device according to claim 12, wherein the metal layer is formed by sputtering.
(Appendix 14)
The direct bonding is
irradiating a flat surface of the semiconductor layer and one surface of the semiconductor element with a rare gas beam;
a step of contacting and bonding the flat surface of the semiconductor layer irradiated with the rare gas beam and one surface of the semiconductor element;
11. The method of manufacturing a semiconductor device according to
(Appendix 15)
The direct bonding is
irradiating the surface of the metal layer and one surface of the semiconductor element with a rare gas beam;
a step of contacting and bonding the surface of the metal layer irradiated with the rare gas beam and one surface of the semiconductor element;
12. The method of manufacturing a semiconductor device according to appendix 11, characterized by comprising:
(Appendix 16)
polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
polishing one side of the substrate;
a step of directly bonding the flat surface of the semiconductor layer and one surface of the substrate;
A substrate bonding method, comprising:
(Appendix 17)
Between the step of polishing one surface of the polycrystalline diamond substrate and the step of forming the semiconductor layer,
forming a metal layer on one surface of the polycrystalline diamond substrate;
17. The substrate bonding method according to appendix 16, wherein a film of SiC is formed on the metal layer to form the semiconductor layer.
(Appendix 18)
polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
forming a metal layer on the flat surface of the semiconductor layer;
polishing one side of the substrate;
a step of directly bonding the surface of the metal layer and one surface of the substrate;
A substrate bonding method, comprising:
(Appendix 19)
The direct bonding is
irradiating a flat surface of the semiconductor layer and one surface of the substrate with a rare gas beam;
a step of contacting and bonding the flat surface of the semiconductor layer irradiated with the rare gas beam and one surface of the substrate;
18. The substrate bonding method according to appendix 16 or 17, characterized by having
(Appendix 20)
The direct bonding is
irradiating the surface of the metal layer and one surface of the substrate with a rare gas beam;
a step of contacting and bonding the surface of the metal layer irradiated with the rare gas beam and one surface of the substrate;
19. The substrate bonding method according to appendix 18, characterized by comprising:
10 多結晶ダイヤモンド基材
10a 一方の面
20 半導体層
20a 平坦面
30 半導体素子
30a 一方の面
30b 他方の面
10
Claims (11)
半導体基板に形成された半導体素子と、
前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたSiCにより形成された半導体層と、
前記多結晶ダイヤモンド基材と前記半導体層との間に設けられた金属層と、
を有することを特徴とする半導体装置。 a polycrystalline diamond substrate;
a semiconductor element formed on a semiconductor substrate;
a semiconductor layer formed of SiC provided between the polycrystalline diamond base material and the semiconductor element;
a metal layer provided between the polycrystalline diamond base material and the semiconductor layer ;
A semiconductor device comprising:
半導体基板に形成された半導体素子と、
前記多結晶ダイヤモンド基材と前記半導体基板との間に設けられたSiCにより形成された半導体層と、
前記半導体層と前記半導体基板との間に設けられた金属層と、
を有することを特徴とする半導体装置。 a polycrystalline diamond substrate;
a semiconductor element formed on a semiconductor substrate;
a semiconductor layer formed of SiC provided between the polycrystalline diamond base material and the semiconductor substrate;
a metal layer provided between the semiconductor layer and the semiconductor substrate ;
A semiconductor device comprising:
前記半導体層は、多結晶のSiCから構成されていることを特徴とする請求項2に記載の半導体装置。3. The semiconductor device according to claim 2, wherein the semiconductor layer is made of polycrystalline SiC.
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記半導体層の平坦面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。 polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
polishing one surface of the semiconductor element;
a step of directly bonding the flat surface of the semiconductor layer and one surface of the semiconductor element;
A method of manufacturing a semiconductor device, comprising:
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、SiCを成膜し前記半導体層を形成することを特徴とする請求項7に記載の半導体装置の製造方法。 Between the step of polishing one surface of the polycrystalline diamond base material and the step of forming the semiconductor layer,
forming a metal layer on one surface of the polycrystalline diamond substrate;
8. The method of manufacturing a semiconductor device according to claim 7, wherein a film of SiC is formed on said metal layer to form said semiconductor layer.
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記金属層の表面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。 polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
forming a metal layer on the flat surface of the semiconductor layer;
polishing one surface of the semiconductor element;
a step of directly bonding the surface of the metal layer and one surface of the semiconductor element;
A method of manufacturing a semiconductor device, comprising:
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
基板の一方の面を研磨する工程と、
前記半導体層の平坦面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。 polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
polishing one side of the substrate;
a step of directly bonding the flat surface of the semiconductor layer and one surface of the substrate;
A substrate bonding method, comprising:
前記多結晶ダイヤモンド基材の一方の面の上に、SiCを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
基板の一方の面を研磨する工程と、
前記金属層の表面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。 polishing one surface of the polycrystalline diamond substrate;
forming a film of SiC on one surface of the polycrystalline diamond base material to form a semiconductor layer;
polishing the surface of the semiconductor layer to form a flat surface;
forming a metal layer on the flat surface of the semiconductor layer;
polishing one side of the substrate;
a step of directly bonding the surface of the metal layer and one surface of the substrate;
A substrate bonding method, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019000279A JP7205233B2 (en) | 2019-01-04 | 2019-01-04 | Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019000279A JP7205233B2 (en) | 2019-01-04 | 2019-01-04 | Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020109796A JP2020109796A (en) | 2020-07-16 |
JP7205233B2 true JP7205233B2 (en) | 2023-01-17 |
Family
ID=71570148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019000279A Active JP7205233B2 (en) | 2019-01-04 | 2019-01-04 | Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7205233B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023048160A1 (en) * | 2021-09-22 | 2023-03-30 | エア・ウォーター株式会社 | Semiconductor substrate, semiconductor device, method for producing semiconductor substrate, and method for producing semiconductor device |
WO2024058180A1 (en) * | 2022-09-12 | 2024-03-21 | 公立大学法人大阪 | Substrate for forming semiconductor device, semiconductor laminated structure, semiconductor device, method for manufacturing substrate for forming semiconductor device, method for manufacturing semiconductor laminated structure, and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015157430A1 (en) | 2014-04-09 | 2015-10-15 | Northeastern University | Mechanical palpation for subsurface sensing device |
WO2016088466A1 (en) | 2014-12-05 | 2016-06-09 | 信越化学工業株式会社 | Composite substrate manufacturing method and composite substrate |
JP2016139655A (en) | 2015-01-26 | 2016-08-04 | 富士通株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2018049868A (en) | 2016-09-20 | 2018-03-29 | 住友電気工業株式会社 | Semiconductor stacked structure and semiconductor device |
JP2018120963A (en) | 2017-01-25 | 2018-08-02 | 富士通株式会社 | Semiconductor device, heat dissipation structure, semiconductor integrated circuit, and method of manufacturing semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183377A (en) * | 1992-01-06 | 1993-07-23 | Toshiba Corp | Surface acoustic wave element |
JP6623398B2 (en) * | 2016-12-15 | 2019-12-25 | 株式会社オリンピア | Gaming machine |
-
2019
- 2019-01-04 JP JP2019000279A patent/JP7205233B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015157430A1 (en) | 2014-04-09 | 2015-10-15 | Northeastern University | Mechanical palpation for subsurface sensing device |
WO2016088466A1 (en) | 2014-12-05 | 2016-06-09 | 信越化学工業株式会社 | Composite substrate manufacturing method and composite substrate |
JP2016139655A (en) | 2015-01-26 | 2016-08-04 | 富士通株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2018049868A (en) | 2016-09-20 | 2018-03-29 | 住友電気工業株式会社 | Semiconductor stacked structure and semiconductor device |
JP2018120963A (en) | 2017-01-25 | 2018-08-02 | 富士通株式会社 | Semiconductor device, heat dissipation structure, semiconductor integrated circuit, and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2020109796A (en) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9070547B2 (en) | Composite substrate and method for manufacturing composite substrate | |
JP4654389B2 (en) | Room temperature bonding method for diamond heat spreader and heat dissipation part of semiconductor device | |
US20070116957A1 (en) | Carbon nanotube thermal pads | |
US20060258054A1 (en) | Method for producing free-standing carbon nanotube thermal pads | |
US20080237844A1 (en) | Microelectronic package and method of manufacturing same | |
US20120273775A1 (en) | Semiconductor-on-diamond devices and methods of forming | |
WO2018016350A1 (en) | Semiconductor substrate and method for producing same | |
JP7205233B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and method for bonding substrate | |
JP2008207221A (en) | Room temperature joining method | |
US10115698B2 (en) | Method for direct adhesion via low-roughness metal layers | |
JP6772711B2 (en) | Semiconductor laminated structures and semiconductor devices | |
JP3787366B2 (en) | Semiconductor with metallized back surface and manufacturing method thereof | |
TWI735814B (en) | Method for bonding of contact surfaces | |
TW201107102A (en) | Method for producing a semiconductor wafer | |
JP2006502580A (en) | Heat spreader | |
US20050070048A1 (en) | Devices and methods employing high thermal conductivity heat dissipation substrates | |
US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
WO2019013212A1 (en) | Highly heat conductive device substrate and method for producing same | |
TW202205369A (en) | Gan/diamond wafers | |
US10483185B2 (en) | Semiconductor device and method for manufacturing same | |
JP6327519B2 (en) | Method for processing silicon carbide single crystal substrate and silicon carbide single crystal substrate with jig | |
US20070269604A1 (en) | Method for manufacturing smooth diamond heat sinks | |
JP6875634B2 (en) | Semiconductor devices and their manufacturing methods | |
US8754512B1 (en) | Atomic level bonding for electronics packaging | |
WO2020235074A1 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7205233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |