JP7201900B2 - Power supply device, semiconductor integrated circuit and ripple suppression method - Google Patents

Power supply device, semiconductor integrated circuit and ripple suppression method Download PDF

Info

Publication number
JP7201900B2
JP7201900B2 JP2018211614A JP2018211614A JP7201900B2 JP 7201900 B2 JP7201900 B2 JP 7201900B2 JP 2018211614 A JP2018211614 A JP 2018211614A JP 2018211614 A JP2018211614 A JP 2018211614A JP 7201900 B2 JP7201900 B2 JP 7201900B2
Authority
JP
Japan
Prior art keywords
voltage
current
circuit
output
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018211614A
Other languages
Japanese (ja)
Other versions
JP2019121359A (en
Inventor
大佑 今出
直人 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to TW107145894A priority Critical patent/TW201931743A/en
Priority to EP18215206.6A priority patent/EP3506475A1/en
Priority to KR1020180167173A priority patent/KR20190080763A/en
Priority to US16/231,538 priority patent/US10536082B2/en
Priority to CN201811627978.5A priority patent/CN109980960A/en
Publication of JP2019121359A publication Critical patent/JP2019121359A/en
Priority to JP2022204002A priority patent/JP7448853B2/en
Application granted granted Critical
Publication of JP7201900B2 publication Critical patent/JP7201900B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電源装置、半導体集積回路及びリップル抑制方法に関する。 The present invention relates to a power supply device, a semiconductor integrated circuit, and a ripple suppression method.

近年、発光ダイオードを用いた省電力の照明機器において高調波抑制の要求が高まっている。交流電源から直流電圧を生成する電源装置において高調波抑制機能を強化すると、出力段に交流電源の周波数に依存したリップルが生じやすくなる。 In recent years, there has been an increasing demand for harmonic suppression in power-saving lighting equipment using light-emitting diodes. If the harmonic suppression function is strengthened in a power supply that generates a DC voltage from an AC power supply, ripples that depend on the frequency of the AC power supply are likely to occur in the output stage.

特許文献1には、交流電源から直流電圧を生成して発光ダイオードを点灯させる定電流電源装置が示されている。この定電流電源装置では、発光ダイオードに出力される出力電流の電流経路に、発光ダイオードの点灯と消灯とを切り替える為にオン/オフさせるトランジスタと電流検出抵抗とが直列に接続されている。 Patent Literature 1 discloses a constant-current power supply that generates a DC voltage from an AC power supply to light a light-emitting diode. In this constant-current power supply, a current detection resistor and a transistor that is turned on/off to switch between lighting and extinguishing of the light-emitting diode are connected in series to the current path of the output current that is output to the light-emitting diode.

特開2012-200118号公報Japanese Unexamined Patent Application Publication No. 2012-200118

負荷に出力される電圧にリップルが生じても、定電流制御を行うことで負荷に出力される電流からリップルを除去することができる。本発明者らは、出力電流の電流経路に電流制御用のトランジスタを設け、このトランジスタのオン抵抗を制御して負荷に流れる電流が所定の電流になるように制限する定電流回路について検討した。この構成によれば、図1(A)に示すように、高電位側の出力電圧VLED+にリップルが生じても、電流制御用のトランジスタのオン抵抗の変化により、出力電流からリップル成分を除去することができる。すなわち、低電位側の出力電圧VLED-に同位相のリップル成分が付加されることで、一対の出力端子間の電圧が所定の電圧となり、リップルの除去された出力電流を負荷に供給できる。 Even if a ripple occurs in the voltage output to the load, the ripple can be removed from the current output to the load by performing constant current control. The present inventors have investigated a constant current circuit in which a current control transistor is provided in the current path of the output current, and the on-resistance of this transistor is controlled to limit the current flowing through the load to a predetermined current. According to this configuration, as shown in FIG. 1A, even if a ripple occurs in the output voltage VLED+ on the high potential side, the ripple component is removed from the output current by changing the ON resistance of the current control transistor. be able to. That is, by adding an in-phase ripple component to the output voltage VLED− on the low potential side, the voltage between the pair of output terminals becomes a predetermined voltage, and the ripple-free output current can be supplied to the load.

しかし、このような構成では、例えば定電流回路が制限する電流値の設定によっては、図1(B)に示すように、電流制御用のトランジスタで生じる損失が大きくなるという課題が生じた。図1(A)の電流値の設定と比べて、図1(B)の電流値の設定では、電圧降下Vbだけ電流制御用のトランジスタで余分に損失が発生する。一方、図1(C)のように、定電流回路が制限する電流値の設定が低すぎると、例えば入力段から供給される電力にバラツキが生じたときに、電流制御用のトランジスタでリップル電圧を吸収できずに、出力電流のリップルの抑制が不十分になる恐れがあった。 However, in such a configuration, there is a problem that the loss caused by the current control transistor increases, as shown in FIG. 1B, depending on the setting of the current value limited by the constant current circuit. Compared to the setting of the current value in FIG. 1A, the setting of the current value in FIG. On the other hand, as shown in FIG. 1(C), if the current value that the constant current circuit limits is set too low, for example, when the power supplied from the input stage fluctuates, the current control transistor will generate ripple voltage. could not be absorbed, resulting in insufficient suppression of output current ripple.

特許文献1の定電流電源装置は、出力電流の電流経路に設けられた電流検出抵抗を用いて検出された信号を、DC/DCコンバータの制御回路にフィードバックして定電流制御を実現している。しかし、このような制御では、高調波抑制機能を強化した場合に、出力電流からリップルを十分に抑制することが難しいという課題があった。 The constant current power supply device of Patent Document 1 realizes constant current control by feeding back a signal detected by using a current detection resistor provided in the current path of the output current to the control circuit of the DC/DC converter. . However, with such control, there is a problem that it is difficult to sufficiently suppress ripples from the output current when the harmonic suppression function is enhanced.

本発明は、交流電源を直流電圧に変換して負荷に供給する電源装置において、直流電圧にリップルが付加されても、低い損失で出力電流に生じるリップルを抑制できる電源装置、半導体集積回路及びリップル抑制方法を提供することを目的とする。 The present invention provides a power supply device that converts AC power into DC voltage and supplies it to a load, and is capable of suppressing ripples in output current with low loss even if ripples are added to the DC voltage, a semiconductor integrated circuit, and ripples. It is an object to provide a suppression method.

本発明に係る一態様の電源装置は、
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路と、
出力電流が流れる第1電流経路上に設けられ、前記第1電流経路の電流を制御する電流制御部と、
前記第1電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、前記出力電流の大きさを示す電流検出電圧とに基づいて、前記出力電流に生じるリップルが抑制されるように前記電流制御部を駆動する電流制御回路と、
を備えることを特徴とする。
According to one aspect of the present invention, there is provided a power supply device comprising:
a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals;
a current control unit provided on a first current path through which an output current flows and controlling the current in the first current path;
a voltage at a first potential point set on a path from a high-potential-side output section of the voltage conversion circuit to the current control section in the first current path; and a current detection voltage indicating magnitude of the output current. a current control circuit that drives the current control unit so as to suppress ripples occurring in the output current based on;
characterized by comprising

この構成によれば、電圧変換回路が交流電源から生成した直流電圧を一対の出力端子間に出力することで、リップル電圧が含まれる直流電圧が出力されることになる。しかし、出力電流が流れる第1電流経路の電流を制御する電流制御部と、これを駆動する電流制御回路とにより、出力電流に生じるリップルを抑制することができる。さらに、電流制御回路は、出力電流の大きさを示す電流検出電圧と、電圧変換回路の高電位側の出力部から電流制御部までの経路上に設定された第1電位点の電圧とに基づいて、電流制御部を駆動するので、出力電流に生じるリップルを抑制しつつ、電流制御部で生じる損失が大きくならないように電流制御部を駆動することができる。したがって、低い損失でリップルの抑制された出力電流を負荷に供給することができる。 According to this configuration, by outputting the DC voltage generated from the AC power supply by the voltage conversion circuit between the pair of output terminals, the DC voltage including the ripple voltage is output. However, ripples occurring in the output current can be suppressed by the current control section that controls the current in the first current path through which the output current flows, and the current control circuit that drives the current control section. Further, the current control circuit is based on the current detection voltage indicating the magnitude of the output current and the voltage at the first potential point set on the path from the high potential side output section of the voltage conversion circuit to the current control section. Therefore, the current control section can be driven such that the loss generated in the current control section does not increase while suppressing the ripple generated in the output current. Therefore, an output current with suppressed ripple can be supplied to the load with low loss.

ここで、
前記電流制御回路は、前記第1電位点のリップル電圧のボトム電圧が最小の電圧である均衡電圧に収束するように、前記電流制御部を駆動するように構成してもよい。
here,
The current control circuit may be configured to drive the current control section so that the bottom voltage of the ripple voltage at the first potential point converges to a minimum voltage, ie, a balanced voltage.

この構成によれば、第1電位点のリップル電圧のボトム電圧を均衡電圧に制御することによって、低い損失でリップルの抑制された出力電流の出力が可能となる。 According to this configuration, by controlling the bottom voltage of the ripple voltage at the first potential point to a balanced voltage, it is possible to output an output current with a low loss and suppressed ripple.

また、前記電流制御回路は、
参照電圧を保持する電圧保持部と、
前記参照電圧と前記電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記参照電圧を引下げ可能な引下げ回路と、
前記参照電圧を分圧した第1分圧電圧を生成する第1分圧回路と、
前記第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記引下げ回路に前記参照電圧を引下げさせる第1比較器と、
を有してもよい。
Further, the current control circuit is
a voltage holding unit that holds a reference voltage;
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage is reduced;
a pull-down circuit capable of pulling down the reference voltage;
a first voltage dividing circuit that divides the reference voltage to generate a first divided voltage;
a first comparator that compares the first divided voltage and the current detection voltage and causes the reduction circuit to reduce the reference voltage when the current detection voltage is lower than the first divided voltage;
may have

この構成によれば、出力電流のリップルが、第1分圧回路の分圧比から決められる小さいリップルに抑制される。さらに、出力電流に小さなリップルが生じるように出力電流が制御されるので、電流制御部の損失は低くなる。これらの結果、低い損失でリップルの抑制された出力電流の出力が実現される。 According to this configuration, the ripple of the output current is suppressed to a small ripple determined by the voltage dividing ratio of the first voltage dividing circuit. Furthermore, the output current is controlled such that a small ripple occurs in the output current, so the loss of the current control section is low. As a result, it is possible to output an output current with low loss and suppressed ripple.

さらに、前記電流制御回路は、
前記参照電圧を引上げ可能な第1引上げ回路と、
予め定められた基準電圧と記第1電位点の電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記第1引上げ回路に前記参照電圧を引上げさせる第2比較器と、
を有してもよい。
Furthermore, the current control circuit
a first pull-up circuit capable of pulling up the reference voltage;
A second comparison for comparing a predetermined reference voltage with the voltage at the first potential point, and causing the first pull-up circuit to pull up the reference voltage when the voltage at the first potential point is higher than the reference voltage. vessel and
may have

この構成によれば、第1電位点の電圧が高くなって、電流制御部の損失が大きくなった場合に、参照電圧を上げて、電流制御部の損失を低くすることができる。この制御と、上記のリップルを抑制する制御とが組み合わさることにより、低い損失でリップルの抑制された出力電流の出力が安定的に実現される。 According to this configuration, when the voltage at the first potential point increases and the loss in the current control section increases, the reference voltage can be increased to reduce the loss in the current control section. By combining this control with the control for suppressing the ripple, it is possible to stably output the output current with the ripple suppressed at a low loss.

さらに、
前記基準電圧は、前記出力電流のリップルがゼロとなる前記第1電位点の電圧よりも高く、
前記第1分圧回路の分圧比は、1-(前記出力電流の上端値に対する許容されるリップル電流の大きさの割合)に設定されていてもよい。このような設定により、出力電流のリップルを許容値以下に抑制することができる。
moreover,
the reference voltage is higher than the voltage at the first potential point at which the ripple of the output current is zero;
A voltage dividing ratio of the first voltage dividing circuit may be set to 1-(ratio of magnitude of allowable ripple current to the upper end value of the output current). With such a setting, the ripple of the output current can be suppressed below the allowable value.

さらに、
前記第1引上げ回路の電圧の引上げ能力よりも、前記引下げ回路の電圧の引下げ能力が低くてもよい。参照電圧が適正値よりも高いほど、電流制御部が流すことのできる電流が大きくなる。このため、電圧変換回路の電流供給能力が、電流制御部が流せる電流量に追いつかなくなると、出力電流に生じるリップルが大きくなる。一方、参照電圧が適正値よりも小さいほど、電流制御部が流すことのできる電流が小さくなるので、電圧変換回路の出力電力が大きいと、電流制御部の損失が高くなる。そこで、上記の第1引上げ回路の電圧の引上げ能力と引下げ回路の電圧の引下げ能力との関係があることで、参照電圧が適正値より小さいときに、速やかに参照電圧を大きくすることができる。そして、徐々に適正値に収束させることができる。これにより、例えば、電圧変換回路の出力電力を大小切り替える際など、回路状態の遷移時に、電流制御部の損失が高い状態が長く続くことが回避できる。
moreover,
A voltage pull-down capability of the pull-down circuit may be lower than a voltage pull-up capability of the first pull-up circuit. As the reference voltage is higher than the appropriate value, the current that the current control section can flow increases. Therefore, when the current supply capability of the voltage conversion circuit cannot catch up with the amount of current that the current control unit can flow, the ripple generated in the output current increases. On the other hand, the smaller the reference voltage is than the proper value, the smaller the current that the current control section can flow. Therefore, if the output power of the voltage conversion circuit is large, the loss of the current control section increases. Therefore, the relationship between the voltage raising capability of the first raising circuit and the voltage lowering capability of the voltage-lowering circuit allows the reference voltage to be quickly increased when the reference voltage is smaller than the proper value. Then, it can be gradually converged to an appropriate value. As a result, it is possible to avoid a state in which the loss of the current control unit is high for a long period of time at the time of transition of the circuit state, such as when the output power of the voltage conversion circuit is switched between high and low levels.

さらに、前記電流制御回路は、
前記引下げ回路の電圧の引下げ能力よりも低い能力で前記参照電圧を引上げ可能な第2引上げ回路と、
前記参照電圧を分圧し、前記第1分圧電圧よりも高い第2分圧電圧を生成する第2分圧回路と、
前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせる論理部と、
を更に有していてもよい。
Furthermore, the current control circuit
a second pull-up circuit capable of pulling up the reference voltage with a capability lower than the voltage pull-down capability of the pull-down circuit;
a second voltage dividing circuit that divides the reference voltage and generates a second divided voltage that is higher than the first divided voltage;
a logic unit that causes the second pull-up circuit to pull up the reference voltage when the period during which the current detection voltage does not fall below the first divided voltage exceeds a predetermined period;
may further have

このような構成によれば、出力電流に生じる抑制された大きさのリップルを、第1分圧回路の分圧比で決められる割合に収束させることができる。これにより、何らかの変動要素の影響で、リップルがゼロとなって電流制御部の損失が高い方へ変動してしまうといったことを回避できる。 According to such a configuration, the suppressed magnitude of ripple generated in the output current can be converged to a ratio determined by the voltage dividing ratio of the first voltage dividing circuit. As a result, it is possible to avoid the situation where the ripple becomes zero and the loss of the current control unit fluctuates to a higher level due to the influence of some fluctuating factors.

さらに、前記電流制御回路は、
前記引下げ回路の電圧の引下げ能力よりも低い能力で前記参照電圧を引上げ可能な第2引上げ回路と、
前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせる論理部と、
前記参照電圧を分圧し、前記第1分圧電圧よりも高い第2分圧電圧を生成する第2分圧回路と、
前記第2分圧電圧と前記電流検出電圧とを比較する第3比較器と、
を更に備え、
前記論理部は、
前記第2比較器の比較結果と前記第3比較器の比較結果とに基づき、前記電流検出電圧が前記第2分圧電圧を下回ってから、前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせてもよい。
Furthermore, the current control circuit
a second pull-up circuit capable of pulling up the reference voltage with a capability lower than the voltage pull-down capability of the pull-down circuit;
a logic unit that causes the second pull-up circuit to pull up the reference voltage when the period during which the current detection voltage does not fall below the first divided voltage exceeds a predetermined period;
a second voltage dividing circuit that divides the reference voltage and generates a second divided voltage that is higher than the first divided voltage;
a third comparator that compares the second divided voltage and the current detection voltage;
further comprising
The logic unit
Based on the comparison result of the second comparator and the comparison result of the third comparator, it is determined whether the current detection voltage falls below the first divided voltage after the current detection voltage falls below the second divided voltage. The second pull-up circuit may be caused to pull up the reference voltage when the non-current period exceeds a predetermined period.

このような構成によれば、出力電流に生じる抑制された大きさのリップルが、第1分圧回路の分圧比で決められる割合よりも小さい状態が続いていることを安定的に検出できる。そして、この検出に基づき参照電圧を上げて、出力電圧のリップルを上記の割合に収束させることができる。したがって、何らかの変動要素の影響で、電流制御部の損失が高い方へ変動してしまうといったことを安定的に回避できる。 According to such a configuration, it is possible to stably detect that the suppressed ripple generated in the output current continues to be smaller than the ratio determined by the voltage dividing ratio of the first voltage dividing circuit. Then, based on this detection, the reference voltage can be raised to converge the ripple of the output voltage to the above ratio. Therefore, it is possible to stably avoid that the loss of the current control unit fluctuates to a higher level due to the influence of some fluctuating factor.

また一方で、前記電流制御回路は、
参照電圧を保持する電圧保持部と、
前記参照電圧と前記電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記第1電位点の電圧を検出電圧として入力し、異なるタイミングの前記検出電圧の比較に基づいて、前記参照電圧を制御するボトム電圧制御部と、
を有する構成としてもよい。
On the other hand, the current control circuit
a voltage holding unit that holds a reference voltage;
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage is reduced;
a bottom voltage control unit that inputs the voltage at the first potential point as a detection voltage and controls the reference voltage based on comparison of the detection voltages at different timings;
It is good also as a structure which has.

この構成によれば、ボトム電圧制御部は、検出電圧により電流制御部の損失が大きくなった場合に、これを検出することができる。したがって、この検出に基づいて、電流制御回路は、第1電位点に現れるリップル電圧のボトム電圧を、電流制御部で生じる損失を低減させる均衡電圧に収束させる制御を実現できる。 According to this configuration, the bottom voltage control section can detect when the loss of the current control section increases due to the detected voltage. Therefore, based on this detection, the current control circuit can implement control to converge the bottom voltage of the ripple voltage appearing at the first potential point to a balanced voltage that reduces loss occurring in the current control section.

ここで、前記電流制御回路は、前記電圧保持部が保持する参照電圧に変動を加える変動付加部を更に備えてもよい。検出電圧が安定してしまうと、電流回路の損失の増減あるいは出力電流のリップルを検出できないような状態になる恐れがある。そこで、この構成によれば、変動付加部により加えられる変動により、検出電圧が安定してしまうことが回避され、電流回路の損失の増減あるいは出力電流のリップルを検出できない状態になることを抑制できる。したがって、検出電圧に基づいて、カソード側の出力端子に表われるリップル電圧のボトム電圧を、出力電流のリップルが抑制される範囲で、速やかに均衡電圧に収束させる制御が可能となる。 Here, the current control circuit may further include a variation adding section that adds variation to the reference voltage held by the voltage holding section. If the detection voltage becomes stable, there is a possibility that the increase or decrease in the loss of the current circuit or the ripple of the output current cannot be detected. Therefore, according to this configuration, it is possible to prevent the detection voltage from being stabilized due to the fluctuation applied by the fluctuation adding section, and to suppress the state where the loss increase or decrease of the current circuit or the ripple of the output current cannot be detected. . Therefore, based on the detected voltage, it is possible to control the bottom voltage of the ripple voltage appearing at the output terminal on the cathode side to quickly converge to the balanced voltage within the range in which the ripple of the output current is suppressed.

さらに、本発明に係る電源装置は、前記一対の出力端子間に照明装置が接続される構成としてもよい。この構成によれば、高調波抑制を図りつつ、照明装置(例えば発光ダイオード、有機EL素子等)のフリッカの発生を、低い損失で抑制できる電源装置を提供できる。 Furthermore, the power supply device according to the present invention may have a configuration in which a lighting device is connected between the pair of output terminals. According to this configuration, it is possible to provide a power supply device capable of suppressing flicker of a lighting device (for example, a light emitting diode, an organic EL element, etc.) with low loss while suppressing harmonics.

本発明に係る一態様の半導体集積回路は、
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置に搭載され、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動する半導体集積回路であって、
参照電圧と前記出力電流の大きさを示す電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記参照電圧を分圧した第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記参照電圧を降下させる第1比較器と、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、予め定められた基準電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記参照電圧を上昇させる第2比較器と、
を備えることを特徴とする。
A semiconductor integrated circuit according to one aspect of the present invention includes:
It is installed in a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, and drives a current control unit that can control the current of the current path through which the output current flows. A semiconductor integrated circuit,
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage indicating the magnitude of the output current is reduced;
a first comparator that compares a first divided voltage obtained by dividing the reference voltage with the current detection voltage and reduces the reference voltage when the current detection voltage is lower than the first divided voltage;
comparing a voltage at a first potential point set on a current path through which the output current flows from the high-potential-side output section of the voltage conversion circuit to the current control section with a predetermined reference voltage; a second comparator for increasing the reference voltage when the voltage at the first potential point is higher than the reference voltage;
characterized by comprising

本発明に係る別の一態様の半導体集積回路は、
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置に搭載され、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動する半導体集積回路であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点のリップル電圧のボトム電圧が最小の電圧である均衡電圧に収束するように、前記参照電圧を変化させるボトム電圧制御部と、
を備えることを特徴とする。
Another aspect of the present invention provides a semiconductor integrated circuit comprising:
It is installed in a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, and drives a current control unit that can control the current of the current path through which the output current flows. A semiconductor integrated circuit,
a differential circuit that outputs a drive signal to the current controller so that a difference between a current detection voltage indicating the magnitude of the output current and a reference voltage is reduced;
A balance in which the bottom voltage of the ripple voltage at the first potential point set on the path from the high potential side output section of the voltage conversion circuit to the current control section in the current path through which the output current flows is the minimum voltage. a bottom voltage controller that changes the reference voltage so as to converge to a voltage;
characterized by comprising

これらの半導体集積回路は、電圧変換回路からリップル電圧を含む直流電圧が一対の出力端子間に出力される電源装置に組み込むことができる。これにより、電源装置の出力電流のリップルを電流制御部の駆動によって抑制しつつ、電流制御部における損失の低減を図ることができる。 These semiconductor integrated circuits can be incorporated in a power supply device in which a DC voltage including a ripple voltage is output between a pair of output terminals from a voltage conversion circuit. As a result, it is possible to reduce the loss in the current control section while suppressing the ripple of the output current of the power supply device by driving the current control section.

本発明に係る一態様のリップル抑制方法は、
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置において、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動し、前記出力電流に生じるリップルを抑制するリップル抑制方法であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との差が小さくなるように前記電流制御部に駆動信号を出力する一方、
前記参照電圧を分圧した第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記参照電圧を降下させ、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、予め定められた基準電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記参照電圧を上昇させる方法とした。
A ripple suppression method according to one aspect of the present invention includes:
In a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, driving a current control unit capable of controlling a current in a current path through which the output current flows, A ripple suppression method for suppressing ripple generated in an output current,
while outputting a drive signal to the current control unit so that the difference between the current detection voltage indicating the magnitude of the output current and the reference voltage becomes small;
comparing a first divided voltage obtained by dividing the reference voltage with the current detection voltage, and decreasing the reference voltage when the current detection voltage is lower than the first divided voltage;
comparing a voltage at a first potential point set on a current path through which the output current flows from the high-potential-side output section of the voltage conversion circuit to the current control section with a predetermined reference voltage; and increasing the reference voltage when the voltage at the first potential point is higher than the reference voltage.

本発明に係る別の一態様のリップル抑制方法は、
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置において、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動し、前記出力電流に生じるリップルを抑制するリップル抑制方法であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との差が小さくなるように前記電流制御部に駆動信号を出力する一方、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点のリップル電圧のボトム電圧が最小の電圧である均衡電圧に収束するように、前記参照電圧を変化させる方法とした。
A ripple suppression method according to another aspect of the present invention includes:
In a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, driving a current control unit capable of controlling a current in a current path through which the output current flows, A ripple suppression method for suppressing ripple generated in an output current,
while outputting a drive signal to the current control unit so that the difference between the current detection voltage indicating the magnitude of the output current and the reference voltage becomes small;
A balance in which the bottom voltage of the ripple voltage at the first potential point set on the path from the high potential side output section of the voltage conversion circuit to the current control section in the current path through which the output current flows is the minimum voltage. A method is adopted in which the reference voltage is changed so as to converge on the voltage.

これらの方法によれば、電圧変換回路からリップル電圧を含む直流電圧が一対の出力端子間に出力されても、電流制御部により出力電流のリップルを抑制することができ、かつ、電流制御部で生じる損失を低減できる。 According to these methods, even if a DC voltage including a ripple voltage is output from the voltage conversion circuit between the pair of output terminals, the ripple of the output current can be suppressed by the current control unit, and the current control unit can Losses that occur can be reduced.

本発明によれば、交流電源を直流電圧に変換して負荷に供給する電源装置において、直流電圧にリップルが付加されても、低い損失で出力電流に生じるリップルを抑制できる電源装置、半導体集積回路及びリップル抑制方法を提供できるという効果が得られる。 INDUSTRIAL APPLICABILITY According to the present invention, in a power supply apparatus that converts AC power into DC voltage and supplies it to a load, even if ripple is added to the DC voltage, the power supply apparatus and the semiconductor integrated circuit can suppress the ripple generated in the output current with low loss. and the effect that a ripple suppression method can be provided.

出力電流の電流経路に定電流回路を設けた電源装置の出力特性を示す図であり、(A)は理想的な電流設定のときの波形図、(B)は(A)に対して電源装置が制御する電力が増加し、出力電流が増加したときの波形図、(C)は(A)に対して電源装置が制御する電力が減少し、出力電流が減少したときの波形図である。FIG. 4 is a diagram showing the output characteristics of a power supply device in which a constant current circuit is provided in the current path of the output current, (A) is a waveform diagram at the time of ideal current setting, and (B) is a power supply device with respect to (A). is a waveform diagram when the power controlled by is increased and the output current is increased, and (C) is a waveform diagram when the power controlled by the power supply device is decreased with respect to (A) and the output current is decreased. 本発明に係る実施形態1の電源装置を示す回路図である。1 is a circuit diagram showing a power supply device according to Embodiment 1 of the present invention; FIG. 定電流回路の電流値を変化させたときの電源装置の動作を説明する信号波形図である。FIG. 4 is a signal waveform diagram for explaining the operation of the power supply when changing the current value of the constant current circuit; 本発明に係る実施形態2の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 2 which concerns on this invention. 本発明に係る実施形態3の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 3 which concerns on this invention. 本発明に係る実施形態4の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 4 which concerns on this invention. 実施形態4におけるボトム電圧制御の作用を説明する図であり、(A)は一次側からの供給電力の変化、(B)は二次側の電圧変化、(C)はカソード側の出力電圧のボトム電圧の変化、(D)は出力電流の変化をそれぞれ示す。FIG. 10 is a diagram illustrating the action of bottom voltage control in Embodiment 4, where (A) shows changes in power supplied from the primary side, (B) shows changes in voltage on the secondary side, and (C) shows changes in output voltage on the cathode side. (D) shows the change in the bottom voltage and the change in the output current, respectively. 本発明に係る実施形態5の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 5 which concerns on this invention. 本発明に係る実施形態6の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 6 which concerns on this invention. 実施形態6の電源装置の制御動作を説明する波形図である。FIG. 11 is a waveform diagram for explaining the control operation of the power supply device of Embodiment 6; 第1比較器の制御動作を説明する信号波形図である。FIG. 4 is a signal waveform diagram for explaining the control operation of the first comparator; 第2比較器の制御動作を説明する信号波形図である。FIG. 10 is a signal waveform diagram for explaining the control operation of the second comparator; 本発明に係る実施形態7の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of Embodiment 7 which concerns on this invention. 図13の論理部の構成の一例を示す回路図である。FIG. 14 is a circuit diagram showing an example of a configuration of a logic unit in FIG. 13; 図14の論理部の動作を説明するタイムチャートである。15 is a time chart for explaining the operation of the logic part of FIG. 14; 論理部の変形例を示す回路図である。FIG. 10 is a circuit diagram showing a modification of the logic section; 図16の論理部の動作を説明するタイムチャートである。17 is a time chart for explaining the operation of the logic part of FIG. 16;

以下、本発明の各実施形態について図面を参照して詳細に説明する。 Hereinafter, each embodiment of the present invention will be described in detail with reference to the drawings.

(実施形態1)
図2は、本発明の実施形態1に係る電源装置を示す回路図である。実施形態1に係る電源装置1は、交流電源ACの電圧を整流する整流回路2と、整流回路2の出力電圧を受けて直流電圧に変換するDC/DCコンバータ11と、出力電流Ioutの電流経路に設けられ出力電流Ioutを目標電流に制限する定電流回路21と、定電流回路21が制限する電流を制御するボトム電圧制御部31とを備える。電源装置1には、出力端子ta、tb間に負荷として照明用の発光ダイオード61が接続される。
(Embodiment 1)
FIG. 2 is a circuit diagram showing a power supply device according to Embodiment 1 of the present invention. A power supply device 1 according to the first embodiment includes a rectifier circuit 2 that rectifies the voltage of an alternating current power supply AC, a DC/DC converter 11 that receives the output voltage of the rectifier circuit 2 and converts it into a DC voltage, and a current path of an output current Iout. and a bottom voltage control section 31 for controlling the current limited by the constant current circuit 21 . A light-emitting diode 61 for lighting is connected to the power supply device 1 as a load between the output terminals ta and tb.

上記構成のうち、整流回路2及びDC/DCコンバータ11は、本発明に係る電圧変換回路の一例に相当する。定電流回路21のトランジスタM1は、本発明に係る電流制御部の一例に相当する。ボトム電圧制御部31、並びに、定電流回路21のエラーアンプ22及びコンデンサCrを組み合わせた構成は、本発明に係る電流制御回路の一例に相当する。コンデンサCrは、本発明に係る電圧保持部の一例に相当する。エラーアンプ22は、本発明に係る差動回路の一例に相当する。また、トランジスタM1のドレイン端子(低電位側の出力端子tb)は、本発明に係る第1電位点の一例に相当する。ソース電圧V_MOS_Sは、本発明に係る電流検出電圧の一例に相当する。 Among the above configurations, the rectifier circuit 2 and the DC/DC converter 11 correspond to an example of the voltage conversion circuit according to the present invention. The transistor M1 of the constant current circuit 21 corresponds to an example of the current controller according to the invention. A configuration in which the bottom voltage control section 31, the error amplifier 22 of the constant current circuit 21, and the capacitor Cr are combined corresponds to an example of the current control circuit according to the present invention. The capacitor Cr corresponds to an example of the voltage holding section according to the invention. The error amplifier 22 corresponds to an example of a differential circuit according to the invention. Also, the drain terminal (output terminal tb on the low potential side) of the transistor M1 corresponds to an example of the first potential point according to the present invention. The source voltage V_MOS_S corresponds to an example of the current detection voltage according to the invention.

DC/DCコンバータ11は、例えばフライバック式コンバータであり、整流回路2の出力電圧を直流電圧に変換する。DC/DCコンバータ11は、フライバック形のトランスT0と、電界効果トランジスタなどのスイッチング素子M0と、スイッチング素子M0を駆動する制御回路14と、トランスT0の二次側に接続された整流ダイオードD1と、出力コンデンサCoutとを備える。制御回路14は、トランスT0の二次側に接続された図示しない検出素子から電圧値、電流値又はこれら両方のフィードバックを受けて、これらを所定値に保つようにスイッチング素子M0を制御する。制御回路14によるスイッチング素子M0の制御により、DC/DCコンバータ11は高調波抑制作用を及ぼすように動作する。 The DC/DC converter 11 is, for example, a flyback converter, and converts the output voltage of the rectifier circuit 2 into a DC voltage. The DC/DC converter 11 includes a flyback type transformer T0, a switching element M0 such as a field effect transistor, a control circuit 14 for driving the switching element M0, and a rectifier diode D1 connected to the secondary side of the transformer T0. , and an output capacitor Cout. The control circuit 14 receives feedback of a voltage value, a current value, or both from a detection element (not shown) connected to the secondary side of the transformer T0, and controls the switching element M0 so as to keep them at predetermined values. By controlling the switching element M0 by the control circuit 14, the DC/DC converter 11 operates to exert a harmonic suppression effect.

定電流回路21は、出力電流Ioutの電流経路に設けられ、出力電流Ioutを目標電流に制限する。定電流回路21は、低電位側の出力端子tbから順に直列に接続された電流制御用のトランジスタM1及び電流検出抵抗R1と、電流検出抵抗R1により検出された検出電圧に基づいてトランジスタM1の制御端子(ゲート端子)を制御するエラーアンプ22と、参照電圧を生成するコンデンサCrとを備える。 A constant current circuit 21 is provided in the current path of the output current Iout and limits the output current Iout to a target current. The constant current circuit 21 controls the transistor M1 based on the detection voltage detected by the current control transistor M1 and the current detection resistor R1, which are connected in series in order from the output terminal tb on the low potential side, and the current detection resistor R1. It has an error amplifier 22 that controls a terminal (gate terminal) and a capacitor Cr that generates a reference voltage.

トランジスタM1は、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)トランジスタであり、出力電流Ioutがソース・ドレイン間に流れるように、出力電流Ioutの電流経路上に設けられている。トランジスタM1は、ゲート電圧が制御されることでソース・ドレイン間のオン抵抗を変化させて、ドレイン電流を制御可能な電流制御素子である。 The transistor M1 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) transistor, and is provided on the current path of the output current Iout so that the output current Iout flows between the source and the drain. The transistor M1 is a current control element capable of controlling the drain current by changing the ON resistance between the source and the drain by controlling the gate voltage.

電流検出抵抗R1は、二次側の基準電位(出力コンデンサCoutの低電位側の電位)とトランジスタM1との間に接続される。電流検出抵抗R1は、トランジスタM1との接続点に出力電流Ioutに応じた検出電圧を出力する。言い換えれば、電流検出抵抗R1の両端子間に出力電流Ioutに比例した検出電圧が出力される。 The current detection resistor R1 is connected between the reference potential on the secondary side (potential on the low potential side of the output capacitor Cout) and the transistor M1. The current detection resistor R1 outputs a detection voltage corresponding to the output current Iout to a connection point with the transistor M1. In other words, a detection voltage proportional to the output current Iout is output between both terminals of the current detection resistor R1.

コンデンサCrは、参照電圧Vrefを生成し、これをエラーアンプ22の非反転入力端子へ供給する。 Capacitor Cr generates a reference voltage Vref and supplies it to the non-inverting input terminal of error amplifier 22 .

エラーアンプ22は、電流検出抵抗R1の検出電圧を反転入力端子へ入力し、検出電圧と参照電圧Vrefとの差に応じた電圧をトランジスタM1の制御端子へ出力する。仮に参照電圧Vrefが、目標電流Ia×(抵抗R1の抵抗値)である場合、抵抗R1に流れる電流が目標電流Iaより大きくなると、トランジスタM1のオン抵抗が大きくなるように、トランジスタM1の制御端子に入力されるエラーアンプ22の出力電圧が制御される。これにより、出力電流Ioutが小さくなる。一方、抵抗R1に流れる電流が目標電流Iaより小さくなると、トランジスタM1のオン抵抗が小さくなるように、トランジスタM1の制御端子に入力されるエラーアンプ22の出力電圧が制御される。これにより、出力電流Ioutが大きくなる。このような動作により、出力電流Ioutが目標電流Iaに収束するように制御される。 The error amplifier 22 inputs the voltage detected by the current detection resistor R1 to its inverting input terminal, and outputs a voltage corresponding to the difference between the detected voltage and the reference voltage Vref to the control terminal of the transistor M1. If the reference voltage Vref is the target current Ia×(resistance value of the resistor R1), the control terminal of the transistor M1 is adjusted so that the on-resistance of the transistor M1 increases when the current flowing through the resistor R1 becomes larger than the target current Ia. The output voltage of the error amplifier 22 input to is controlled. This reduces the output current Iout. On the other hand, when the current flowing through the resistor R1 becomes smaller than the target current Ia, the output voltage of the error amplifier 22 input to the control terminal of the transistor M1 is controlled so that the ON resistance of the transistor M1 becomes smaller. This increases the output current Iout. Such an operation controls the output current Iout to converge to the target current Ia.

ボトム電圧制御部31は、低電位側の出力端子tbに出力されるリップル電圧のボトム電圧が、均衡電圧VD(図3を参照)になるように、定電流回路21を制御する。均衡電圧VDとは、出力電流Ioutのリップルが抑制される範囲における上記のボトム電圧のうち最小の電圧を意味する。出力電流Ioutのリップルが抑制される範囲とは、リップルが完全に生じない範囲に限られず、例えばデジタルカメラ等で撮影してもフリッカがとらえられないレベルの少量のリップル電流が含まれる範囲が含まれていてもよい。なお、発光ダイオードに無視できない大きさのリップルが含まれる電流が流れた場合、デジタルカメラで撮影した際に、画像に縞模様が入る現象すなわちフリッカが発生する。ボトム電圧制御部31は、低電位側の出力電圧VLED-を検出電圧として入力し、定電流回路21の参照電圧Vrefの値を昇降制御することで、定電流回路21が制御する電流値を変化させる。 The bottom voltage control unit 31 controls the constant current circuit 21 so that the bottom voltage of the ripple voltage output to the output terminal tb on the low potential side becomes the balanced voltage VD (see FIG. 3). The balanced voltage VD means the minimum voltage among the above bottom voltages within the range in which the ripple of the output current Iout is suppressed. The range in which the ripple of the output current Iout is suppressed is not limited to the range in which no ripple occurs completely, and includes, for example, a range that includes a small amount of ripple current at a level at which flicker cannot be captured even when photographed with a digital camera or the like. It may be If a current containing ripples of a size that cannot be ignored flows through a light-emitting diode, a phenomenon in which a striped pattern appears in an image taken with a digital camera, that is, flicker occurs. The bottom voltage control unit 31 inputs the output voltage VLED− on the low potential side as a detection voltage, and controls the value of the reference voltage Vref of the constant current circuit 21 to increase or decrease, thereby changing the current value controlled by the constant current circuit 21. Let

ボトム電圧制御部31は、損失検出回路32と、コンパレータ37と、2つの電流源I1、I2と、スイッチSW1とを備える。損失検出回路32は、リップル電圧のボトム電圧を検出するボトム検出部33と、異なるタイミングで検出されたボトム電圧を保持する電圧保持部34、35と、電圧保持部34、35に保持された電圧の差を求める減算器36とを備える。上記の構成のうち、電流源I2が本発明に係る変動付加部の一例に相当する。 The bottom voltage controller 31 includes a loss detection circuit 32, a comparator 37, two current sources I1 and I2, and a switch SW1. The loss detection circuit 32 includes a bottom detection unit 33 that detects the bottom voltage of the ripple voltage, voltage holding units 34 and 35 that hold the bottom voltages detected at different timings, and the voltages held in the voltage holding units 34 and 35. and a subtractor 36 for obtaining the difference between . Among the above configurations, the current source I2 corresponds to an example of the variation adding section according to the present invention.

ボトム検出部33は、ノイズ成分を除いてリップル電圧の極小電圧を検出し、一方の電圧保持部34に保持させる。電圧保持部34は、ボトム検出部33が新たなボトム電圧を検出するたびに、直前に保持していた電圧をもう一方の電圧保持部35にシフトさせる。2つの電圧保持部34は、保持している電圧を減算器36に出力する。減算器36は、電圧保持部34、35の電圧差を算出し、結果をコンパレータ37へ出力する。減算器36は、例えば、検出されたボトム電圧が、時系列に見て、上昇していれば正電圧を出力し、下降していれば負電圧を出力する。なお、ボトム検出部33、電圧保持部34、35及び減算器36は、デジタル値に変換された低電位側の出力電圧VLED-に対して上記処理を行うデジタル回路であってもよいし、アナログに上記処理を行うアナログ回路であってもよい。 The bottom detection unit 33 removes the noise component to detect the minimum voltage of the ripple voltage, and causes one voltage holding unit 34 to hold it. The voltage holding unit 34 shifts the previously held voltage to the other voltage holding unit 35 each time the bottom detection unit 33 detects a new bottom voltage. The two voltage holding units 34 output the held voltages to the subtractor 36 . The subtractor 36 calculates the voltage difference between the voltage holding units 34 and 35 and outputs the result to the comparator 37 . For example, the subtractor 36 outputs a positive voltage if the detected bottom voltage is rising in chronological order, and outputs a negative voltage if it is falling. The bottom detection unit 33, the voltage holding units 34 and 35, and the subtractor 36 may be a digital circuit that performs the above-described processing on the output voltage VLED- on the low potential side that has been converted to a digital value, or may be an analog circuit. It may be an analog circuit that performs the above processing at the same time.

コンパレータ37は、基準電位と減算器36の出力とを比較し、減算器36から正電圧を入力すればスイッチSW1をオンし、それ以外であればスイッチSW1をオフする。一方の電流源I2は、定電流回路21のコンデンサCrから常に微小電流を引き抜いて、定電流回路21の参照電圧Vrefを徐々に低下させる変動作用を及ぼす。もう一方の電流源I1は、スイッチSW1がオンのときに、定電流回路21のコンデンサCrに微小電流を流し込み、定電流回路21の参照電圧Vrefを上昇させる作用を及ぼす。電流源I2の電流量よりも電流源I1の電流量の方が大きく設定されている。 A comparator 37 compares the reference potential with the output of the subtractor 36, turns on the switch SW1 if a positive voltage is input from the subtractor 36, and turns off the switch SW1 otherwise. One current source I2 always draws a minute current from the capacitor Cr of the constant current circuit 21, and exerts a varying action to gradually lower the reference voltage Vref of the constant current circuit 21. FIG. The other current source I1, when the switch SW1 is on, causes a minute current to flow into the capacitor Cr of the constant current circuit 21 to raise the reference voltage Vref of the constant current circuit 21. FIG. The current amount of the current source I1 is set larger than the current amount of the current source I2.

図2の電源装置1において、ボトム電圧制御部31、並びに、定電流回路21のエラーアンプ22及び電流制御用のトランジスタM1は、1チップの半導体集積回路に設けられている。なお、電流制御用のトランジスタM1は、半導体集積回路に含めず、半導体集積回路に外付けされる構成としてもよい。 In the power supply device 1 of FIG. 2, the bottom voltage controller 31, the error amplifier 22 of the constant current circuit 21, and the current control transistor M1 are provided in a one-chip semiconductor integrated circuit. Note that the current control transistor M1 may not be included in the semiconductor integrated circuit, but may be externally attached to the semiconductor integrated circuit.

<動作説明>
図2の電源装置1においては、DC/DCコンバータ11において高調波抑制が図られることで、DC/DCコンバータ11により変換された出力電圧VLED+には交流電源ACの周波数に依存したリップル電圧が付加される。一方、電源装置1の出力電流Ioutは定電流回路21により目標電流に制御される。したがって、通常であれば、低電位側の出力電圧VLED-にも同位相及び同じ大きさのリップル電圧が生じ、負荷に流される出力電流Ioutからはリップルが除去される。
<Description of operation>
In the power supply device 1 of FIG. 2, harmonics are suppressed in the DC/DC converter 11, so that a ripple voltage dependent on the frequency of the AC power supply AC is added to the output voltage VLED+ converted by the DC/DC converter 11. be done. On the other hand, the output current Iout of the power supply device 1 is controlled to a target current by the constant current circuit 21 . Therefore, normally, a ripple voltage of the same phase and magnitude also occurs in the output voltage VLED- on the low potential side, and the ripple is removed from the output current Iout flowing to the load.

図3は、ボトム電圧制御部を停止させ、かつ、定電流回路が制御する電流値を変化させたときの電源装置の動作を説明する信号波形図である。図3において、「VLED-」は低電位側の出力端子tbの出力電圧、「Vref」はエラーアンプ22の参照電圧Vref、”V_MOS_S”はトランジスタM1のソース電圧、”Iout”は出力電流を示す。また、図3において横軸は時間であり、図3は定電流回路21の電流が所定の速度で低下したときの波形を示している。 FIG. 3 is a signal waveform diagram for explaining the operation of the power supply when the bottom voltage control section is stopped and the current value controlled by the constant current circuit is changed. In FIG. 3, "VLED-" is the output voltage of the output terminal tb on the low potential side, "Vref" is the reference voltage Vref of the error amplifier 22, "V_MOS_S" is the source voltage of the transistor M1, and "Iout" is the output current. . In FIG. 3, the horizontal axis represents time, and FIG. 3 shows waveforms when the current of the constant current circuit 21 decreases at a predetermined speed.

先ず、ボトム電圧制御部31の制御を省略し、定電流回路21の参照電圧Vrefを所定の速度で低下させた場合の、電源装置1の各接続点の電圧及び電流について説明する。 First, the voltage and current at each connection point of the power supply device 1 when the control of the bottom voltage control unit 31 is omitted and the reference voltage Vref of the constant current circuit 21 is decreased at a predetermined speed will be described.

この場合、図3の範囲H1に示すように、参照電圧Vrefが電圧VRより高い範囲では、低電位側の出力電圧VLED-に生じるリップルは小さく、かつ、参照電圧Vrefの変化に対する出力電圧VLED-のリップル電圧のボトム電圧の変化の割合は小さくなる。また、範囲H1では、電流制御用のトランジスタM1の動作領域が飽和領域に達する期間Tbが生じるため、トランジスタM1は、リップル電圧の山部の領域で電流を目標電流に制御することができず、出力電流Ioutにリップルが生じている。 In this case, as shown in the range H1 in FIG. 3, in the range where the reference voltage Vref is higher than the voltage VR, the ripple generated in the output voltage VLED− on the low potential side is small, and the output voltage VLED− The rate of change of the bottom voltage of the ripple voltage of is small. Also, in the range H1, there is a period Tb in which the operating region of the transistor M1 for current control reaches the saturation region. Ripple occurs in the output current Iout.

一方、図3の範囲H2に示すように、参照電圧Vrefが電圧VRより低い範囲では、参照電圧Vrefの変化に応じて低電位側の出力電圧VLED-に生じるリップルのボトム電圧が比較的に大きな割合で上昇する。このボトム電圧の上昇分は、トランジスタM1で生じる損失分に相当する。また、範囲H2では、電流制御用のトランジスタM1は、全期間、非飽和領域で動作するため電流を目標電流に制御できる。したがって、出力電流Ioutにリップルが生じない。 On the other hand, as shown in the range H2 in FIG. 3, in the range where the reference voltage Vref is lower than the voltage VR, the ripple bottom voltage generated in the output voltage VLED− on the low potential side according to the change in the reference voltage Vref is relatively large. increase in proportion. This increase in bottom voltage corresponds to the loss caused by the transistor M1. In the range H2, the current control transistor M1 operates in the non-saturation region for the entire period, so that the current can be controlled to the target current. Therefore, no ripple occurs in the output current Iout.

図3に示した特性から、定電流回路21の目標電流のもっとも適した設定は、出力電流Ioutのリップルが生じない範囲H2で、低電位側の出力電圧VLED-に生じるリップルのボトム電圧がもっとも低い均衡電圧VDとなる設定である。ボトム電圧が均衡電圧VDとなる設定では、出力電流Ioutからリップルが除去される範囲でトランジスタM1で生じる損失が最も少なくなる。均衡電圧VDは、目標電流の変化に対するボトム電圧の変化の割合を示す勾配が、比較的に大きな勾配からゼロに近い小さな勾配に変化する境界にある。 From the characteristics shown in FIG. 3, the most suitable setting for the target current of the constant current circuit 21 is the range H2 in which no ripple is generated in the output current Iout, and the bottom voltage of the ripple generated in the output voltage VLED− on the low potential side is the most suitable. This setting results in a low equilibrium voltage VD. A setting in which the bottom voltage is equal to the balanced voltage VD results in the least loss in the transistor M1 as long as the ripple is removed from the output current Iout. Equilibrium voltage VD is at the boundary where the slope, which indicates the rate of change in bottom voltage with respect to change in target current, changes from a relatively large slope to a small slope close to zero.

ボトム電圧制御部31は、図3の特性を利用して、低電位側の出力電圧VLED-のリップルのボトム電圧を均衡電圧VDに収束させるように、定電流回路21の目標電流を制御する。具体的には、先ず、ボトム電圧制御部31は、電流源I2により定電流回路21の参照電圧Vrefに徐々に電圧が低下する変動を加える。これにより、仮に、参照電圧Vrefの値が、図3の範囲H2にあるとすると、上記の変動によりボトム電圧に時間的な変化が現れ、減算器36から正出力が得られる。これにより、スイッチSW1がオンされて参照電圧Vrefは上昇し、ボトム電圧は均衡電圧VDに近づく方向に変化する。 The bottom voltage control unit 31 uses the characteristics of FIG. 3 to control the target current of the constant current circuit 21 so that the ripple bottom voltage of the output voltage VLED− on the low potential side converges to the balanced voltage VD. Specifically, first, the bottom voltage control unit 31 applies a variation such that the voltage gradually decreases to the reference voltage Vref of the constant current circuit 21 by the current source I2. As a result, if the value of the reference voltage Vref is in the range H2 in FIG. As a result, the switch SW1 is turned on, the reference voltage Vref increases, and the bottom voltage changes toward the equilibrium voltage VD.

一方、仮に、参照電圧Vrefの値が、図3の範囲H1にあるとすると、電流源I2による変動があっても、ボトム電圧に時間的な変化が生じない、あるいは、小さな変化しか生じない。そして、減算器36から正出力が生じない。このため、スイッチSW1がオンされず、参照電圧Vrefは電流源I2の変動により下降し、ボトム電圧は均衡電圧VDに近づく方向に変化する。このような作用により、出力電圧VLED-のリップルのボトム電圧が、均衡電圧VDに収束される。 On the other hand, if the value of the reference voltage Vref is in the range H1 in FIG. 3, the bottom voltage does not change over time or changes only slightly even if there is a change due to the current source I2. Then, no positive output is produced from the subtractor 36 . Therefore, the switch SW1 is not turned on, the reference voltage Vref drops due to the fluctuation of the current source I2, and the bottom voltage changes in the direction approaching the equilibrium voltage VD. By such action, the ripple bottom voltage of the output voltage VLED− converges to the balanced voltage VD.

以上のように、実施形態1の電源装置1及びそのリップル抑制方法によれば、高調波を抑制しつつ交流電源ACから直流電圧を生成することで、変換された直流電圧にリップルが生じても、定電流回路21の制御により、負荷に出力される出力電流Ioutのリップルを十分に抑制することができる。これにより、例えば発光ダイオード61の照明光にフリッカが発生してしまうことを抑制できる。 As described above, according to the power supply device 1 of Embodiment 1 and its ripple suppression method, by generating a DC voltage from the AC power supply AC while suppressing harmonics, even if ripples occur in the converted DC voltage, , the control of the constant current circuit 21 can sufficiently suppress the ripple of the output current Iout output to the load. As a result, it is possible to suppress the occurrence of flicker in the illumination light of the light emitting diode 61, for example.

また、実施形態1の電源装置1及びそのリップル抑制方法によれば、ボトム電圧制御部31により、低電位側の出力電圧VLED-のボトム電圧が、均衡電圧VDに収束するように制御される。これにより、出力電流Ioutのリップルを抑制しつつ、定電流回路21のトランジスタM1で生じる損失を低減することができる。 Further, according to the power supply device 1 and its ripple suppressing method of Embodiment 1, the bottom voltage control section 31 controls the bottom voltage of the output voltage VLED− on the low potential side to converge to the balanced voltage VD. As a result, the loss generated in the transistor M1 of the constant current circuit 21 can be reduced while suppressing the ripple of the output current Iout.

例えば、比較例として、定電流回路21の目標電流が所定の電流とされる構成において、DC/DCコンバータ11に出力電力が大きくなる方の誤差が生じたとする。この場合、図1(B)に示すように、定電流回路21のトランジスタM1は電圧降下量が大きくなるように制御されて、定電流回路21の目標電流が維持される。この場合、トランジスタM1では電圧降下Vb分の損失が生じる。しかし、このような誤差が生じた場合でも、実施形態1の電源装置1によれば、ボトム電圧制御部31が、定電流回路21の目標電流を大きくして、出力電圧VLED-のボトム電圧を均衡電圧VDに収束させる。これにより、定電流回路21では、出力電流Ioutが大きくなるようにトランジスタM1のオン抵抗が低く制御され、定電流回路21で生じる損失が低減される。発光ダイオード61の順方向電圧Vfは電流値に応じて僅かに変化するため、出力電流Ioutの増加に伴い、発光ダイオード61で降下する電圧が増大する。このため、トランジスタM1のオン抵抗が低下されることで、図1(A)に示すような、定電流回路21で生じる損失が少ない動作が実現される。 For example, as a comparative example, in a configuration in which the target current of the constant current circuit 21 is set to a predetermined current, it is assumed that the DC/DC converter 11 has an error that increases the output power. In this case, as shown in FIG. 1B, the transistor M1 of the constant current circuit 21 is controlled to increase the amount of voltage drop, and the target current of the constant current circuit 21 is maintained. In this case, the loss corresponding to the voltage drop Vb occurs in the transistor M1. However, even if such an error occurs, according to the power supply device 1 of the first embodiment, the bottom voltage control unit 31 increases the target current of the constant current circuit 21 to increase the bottom voltage of the output voltage VLED− to Converge to the equilibrium voltage VD. As a result, in the constant current circuit 21, the ON resistance of the transistor M1 is controlled to be low so that the output current Iout increases, and the loss generated in the constant current circuit 21 is reduced. Since the forward voltage Vf of the light emitting diode 61 slightly changes according to the current value, the voltage dropped across the light emitting diode 61 increases as the output current Iout increases. As a result, the on-resistance of the transistor M1 is reduced, thereby realizing an operation with less loss in the constant current circuit 21 as shown in FIG. 1(A).

また、比較例として、定電流回路21の目標電流が一定とされる構成において、DC/DCコンバータ11に出力電力が小さくなる方の誤差が生じたとする。この場合、図1(C)に示すように、一定の目標電流に合わせた制御が行われると、定電流回路21のトランジスタM1が飽和領域で動作する期間Tbが発生し、出力電流Ioutにリップルが生じる。しかし、このような場合でも、実施形態1の電源装置1によれば、ボトム電圧制御部31が、定電流回路21の目標電流を小さくして、出力端子tbの電圧”VLED-”のリップルのボトム電圧を均衡電圧VDに収束させる。これにより、出力電流Ioutが小さくなるように、定電流回路21のトランジスタM1のオン抵抗が高く制御されて、トランジスタM1が飽和領域で動作する期間Tbが削減される。これにより、出力電流Ioutのリップルが完全に除去されるか、デジタルカメラ等で撮影してもフリッカがとらえられないレベルに抑制される。この場合でも、DC/DCコンバータ11の出力電力が、負荷を駆動できないレベルまで低下しなければ、出力電流Ioutのリップルが抑制された状態で、発光ダイオード61を正常に駆動することができる。 Also, as a comparative example, it is assumed that in a configuration in which the target current of the constant current circuit 21 is constant, an error occurs in the DC/DC converter 11 in the direction of decreasing the output power. In this case, as shown in FIG. 1C, when control is performed in accordance with a constant target current, a period Tb occurs during which the transistor M1 of the constant current circuit 21 operates in the saturation region, causing a ripple in the output current Iout. occurs. However, even in such a case, according to the power supply device 1 of the first embodiment, the bottom voltage control unit 31 reduces the target current of the constant current circuit 21 to reduce the ripple of the voltage "VLED-" of the output terminal tb. The bottom voltage converges to the equilibrium voltage VD. As a result, the ON resistance of the transistor M1 of the constant current circuit 21 is controlled to be high so that the output current Iout becomes small, and the period Tb during which the transistor M1 operates in the saturation region is reduced. As a result, ripples in the output current Iout are completely removed, or suppressed to a level at which flicker cannot be captured even when photographed with a digital camera or the like. Even in this case, if the output power of the DC/DC converter 11 does not drop to a level at which the load cannot be driven, the light emitting diode 61 can be normally driven with the ripple of the output current Iout suppressed.

(実施形態2)
図4は、本発明に係る実施形態2の電源装置を示す回路図である。
(Embodiment 2)
FIG. 4 is a circuit diagram showing a power supply device according to Embodiment 2 of the present invention.

実施形態2の電源装置1Aは、ボトム電圧制御部131の構成が主に異なり、その他の構成要素は実施形態1と同様である。以下、異なる構成要素のみ詳細に説明する。 A power supply device 1A of the second embodiment mainly differs in the configuration of a bottom voltage control section 131, and the other components are the same as those of the first embodiment. Only different components are described in detail below.

実施形態2のボトム電圧制御部131は、定電流回路21のトランジスタM1と電流検出抵抗R1との間の接続点の電圧、すなわちトランジスタM1のソース電圧V_MOS_Sを検出電圧として入力する。そして、ボトム電圧制御部131は、検出電圧に基づいて、定電流回路21の参照電圧Vrefの値を昇降し、定電流回路21が流す電流値を変化させて、低電位側の出力電圧VLED-のボトム電圧が、均衡電圧VDになるように制御する。 The bottom voltage control unit 131 of the second embodiment receives the voltage at the connection point between the transistor M1 of the constant current circuit 21 and the current detection resistor R1, that is, the source voltage V_MOS_S of the transistor M1 as the detection voltage. Based on the detected voltage, the bottom voltage control unit 131 raises or lowers the value of the reference voltage Vref of the constant current circuit 21, changes the value of the current flowing through the constant current circuit 21, and changes the output voltage VLED- on the low potential side. is controlled so that the bottom voltage of is equal to the equilibrium voltage VD.

ボトム電圧制御部131は、リップル検出回路132と、コンパレータ137と、2つの電流源I3、I4と、スイッチSW2とを備える。上記の構成のうち、電流源I3が本発明に係る変動付加部の一例に相当する。 The bottom voltage control section 131 includes a ripple detection circuit 132, a comparator 137, two current sources I3 and I4, and a switch SW2. Among the above configurations, the current source I3 corresponds to an example of the variation adding section according to the present invention.

リップル検出回路132は、出力電流Ioutを電圧変換したソース電圧V_MOS_Sを入力し、出力電流Ioutのリップルの有無を検出する。具体的には、リップル検出回路132は、ソース電圧V_MOS_Sのピーク電圧を検出するピーク検出部133と、ソース電圧V_MOS_Sのボトム電圧を検出するボトム検出部134と、ピーク検出部133とボトム検出部134の検出値を減算する減算器135とを有する。ピーク検出部133及びボトム検出部134は、交流電源ACの周波数に対応する周期ごとに、ソース電圧V_MOS_Sのピーク電圧とボトム電圧とを検出する。ピーク検出部133及びボトム検出部134は、ノイズ成分を除いてソース電圧V_MOS_Sのピーク電圧とボトム電圧とを検出する。減算器135は、ピーク検出部133の検出値からボトム検出部134の検出値を減算して、結果をコンパレータ137に出力する。つまり、出力電流Ioutに所定以上の大きさのリップルが含まれる場合には、減算器135がピーク電圧とボトム電圧との差を正の値として算出し、正電圧を出力する。一方、出力電流Ioutに所定以上の大きさのリップルが含まれていない場合には、ピーク電圧とボトム電圧との差がゼロとなるため、減算器135から正電圧が出力されない。なお、ピーク検出部133、ボトム検出部134及び減算器135は、デジタル値に変換されたソース電圧V_MOS_Sに対して上記処理を行うデジタル回路であってもよい。 The ripple detection circuit 132 receives the source voltage V_MOS_S obtained by voltage-converting the output current Iout, and detects the presence or absence of ripples in the output current Iout. Specifically, ripple detection circuit 132 includes peak detection section 133 that detects the peak voltage of source voltage V_MOS_S, bottom detection section 134 that detects the bottom voltage of source voltage V_MOS_S, peak detection section 133 and bottom detection section 134 . and a subtractor 135 for subtracting the detected value of . The peak detection unit 133 and the bottom detection unit 134 detect the peak voltage and the bottom voltage of the source voltage V_MOS_S for each period corresponding to the frequency of the AC power supply AC. A peak detection unit 133 and a bottom detection unit 134 detect the peak voltage and the bottom voltage of the source voltage V_MOS_S with noise components removed. The subtractor 135 subtracts the detection value of the bottom detection section 134 from the detection value of the peak detection section 133 and outputs the result to the comparator 137 . That is, when the output current Iout includes a ripple of a predetermined magnitude or more, the subtractor 135 calculates the difference between the peak voltage and the bottom voltage as a positive value and outputs a positive voltage. On the other hand, when the output current Iout does not contain a ripple of a predetermined magnitude or more, the difference between the peak voltage and the bottom voltage becomes zero, so that the subtractor 135 does not output a positive voltage. Note that the peak detector 133, the bottom detector 134, and the subtractor 135 may be digital circuits that perform the above processing on the source voltage V_MOS_S converted into a digital value.

コンパレータ137は、基準電位と減算器135の出力とを比較し、減算器135から正電圧を入力すればスイッチSW2をオンし、それ以外であればスイッチSW2をオフする。一方の電流源I3は、定電流回路21のコンデンサCrに常に微小電流を流し込み、定電流回路21の参照電圧Vrefを徐々に上昇させる変動作用を及ぼす。もう一方の電流源I4は、スイッチSW2がオンのときに、定電流回路21のコンデンサCrから微小電流を引きぬいて、定電流回路21の参照電圧Vrefを下降させる作用を及ぼす。電流源I3の電流値よりも電流源I4の電流値の方が大きく設定されている。 A comparator 137 compares the reference potential with the output of the subtractor 135, turns on the switch SW2 if a positive voltage is input from the subtractor 135, and turns off the switch SW2 otherwise. On the other hand, the current source I3 constantly feeds a minute current into the capacitor Cr of the constant current circuit 21 and exerts a fluctuation action to gradually increase the reference voltage Vref of the constant current circuit 21 . The other current source I4 draws a very small current from the capacitor Cr of the constant current circuit 21 when the switch SW2 is on, and acts to decrease the reference voltage Vref of the constant current circuit 21. FIG. The current value of the current source I4 is set larger than the current value of the current source I3.

図4の電源装置1Aにおいて、ボトム電圧制御部131、並びに、定電流回路21のエラーアンプ22及び電流制御用のトランジスタM1は、1チップの半導体集積回路に設けられている。なお、電流制御用のトランジスタM1は、半導体集積回路に含めず、半導体集積回路に外付けされる構成としてもよい。 In the power supply device 1A of FIG. 4, the bottom voltage controller 131, the error amplifier 22 of the constant current circuit 21, and the current control transistor M1 are provided in a one-chip semiconductor integrated circuit. Note that the current control transistor M1 may not be included in the semiconductor integrated circuit, but may be externally attached to the semiconductor integrated circuit.

<動作説明>
実施形態2の電源装置1Aにおいても、実施形態1と同様に、DC/DCコンバータ11により変換された直流電圧にリップル電圧が付加され、定電流回路21によって目標電流の電流値に制御された出力電流Ioutが発光ダイオード61に出力される。
<Description of operation>
In the power supply device 1A of the second embodiment, as in the first embodiment, a ripple voltage is added to the DC voltage converted by the DC/DC converter 11, and the output is controlled to the target current value by the constant current circuit 21. A current Iout is output to the light emitting diode 61 .

さらに、実施形態2の電源装置1Aにおいても、仮に、ボトム電圧制御部131の作用を停止し、定電流回路21の参照電圧Vrefを一律に変動させると、図3のように各部の電圧及び電流が変化する。すなわち、参照電圧Vrefが均衡電圧VDに対応する値よりも高い範囲H1では、出力電流Ioutにリップルが生じ、参照電圧Vrefが均衡電圧VDに対応する値よりも低い範囲H2では、定電流回路21のトランジスタM1で生じる損失が増加する。実施形態2に係るボトム電圧制御部131は、図3に示した特性を利用して、出力電圧VLED-のボトム電圧が均衡電圧VDに収束されるように、定電流回路21の参照電圧Vrefを変化させる。 Furthermore, in the power supply device 1A of the second embodiment as well, if the operation of the bottom voltage control section 131 is stopped and the reference voltage Vref of the constant current circuit 21 is uniformly varied, the voltage and current of each section as shown in FIG. changes. That is, in the range H1 where the reference voltage Vref is higher than the value corresponding to the balanced voltage VD, a ripple occurs in the output current Iout, and in the range H2 where the reference voltage Vref is lower than the value corresponding to the balanced voltage VD, the constant current circuit 21 The loss caused by the transistor M1 of is increased. The bottom voltage control unit 131 according to the second embodiment uses the characteristics shown in FIG. 3 to control the reference voltage Vref of the constant current circuit 21 so that the bottom voltage of the output voltage VLED- change.

先ず、ボトム電圧制御部131は、一方の電流源I3により定電流回路21の参照電圧Vrefに徐々に電圧が上昇する変動を加える。仮に、参照電圧Vrefが、図3の範囲H2にあると、出力電流Ioutにリップルが生じていないので、リップル検出回路132のピーク検出部133の検出値とボトム検出部134の検出値とは等しくなり、減算器135からは正の出力が行われない。この場合、コンパレータ137からスイッチSW2を閉じる信号が出力されず、スイッチSW2は開のままとなる。このため、電流源I3の作用により参照電圧Vrefは増加し、ボトム電圧は均衡電圧VDに近づくように作用する。 First, the bottom voltage control unit 131 applies a variation such that the voltage gradually increases to the reference voltage Vref of the constant current circuit 21 using one of the current sources I3. If the reference voltage Vref is in the range H2 in FIG. 3, no ripple occurs in the output current Iout. Therefore, the subtractor 135 does not produce a positive output. In this case, the signal for closing the switch SW2 is not output from the comparator 137, and the switch SW2 remains open. Therefore, the reference voltage Vref increases due to the action of the current source I3, and the bottom voltage acts so as to approach the equilibrium voltage VD.

一方、仮に、参照電圧Vrefが、図3の範囲H1にあると、出力電流Ioutにリップルが生じて、リップル検出回路132のピーク検出部133の検出値がボトム検出部134の検出値より大きくなって、減算器135から正の出力が行われる。この場合、コンパレータ137からスイッチSW2を閉じる信号が出力されて、スイッチSW2が閉となる。このため、電流源I4がコンデンサCrから電流を引き抜き、参照電圧Vrefは低下し、ボトム電圧は均衡電圧VDに近づくように作用する。このような作用により、低電位側の出力電圧VLED-のリップルのボトム電圧が、均衡電圧VDに収束される。 On the other hand, if the reference voltage Vref is in the range H1 in FIG. 3, a ripple occurs in the output current Iout, and the detection value of the peak detection section 133 of the ripple detection circuit 132 becomes larger than the detection value of the bottom detection section 134. , a positive output is produced from the subtractor 135 . In this case, a signal for closing the switch SW2 is output from the comparator 137, and the switch SW2 is closed. Therefore, the current source I4 draws current from the capacitor Cr, the reference voltage Vref decreases, and the bottom voltage approaches the balanced voltage VD. By such action, the ripple bottom voltage of the output voltage VLED− on the low potential side converges to the balanced voltage VD.

以上のように、実施形態2の電源装置1Aによれば、高調波を抑制しつつ交流電源ACから直流電圧を生成することで、変換された直流電圧にリップルが生じても、定電流回路21の制御により、負荷に出力される出力電流Ioutのリップルを十分に抑制することができる。これにより、例えば発光ダイオード61の照明光にフリッカが発生してしまうことを抑制できる。 As described above, according to the power supply device 1A of the second embodiment, by generating a DC voltage from the AC power supply AC while suppressing harmonics, even if ripples occur in the converted DC voltage, the constant current circuit 21 can sufficiently suppress the ripple of the output current Iout output to the load. As a result, it is possible to suppress the occurrence of flicker in the illumination light of the light emitting diode 61, for example.

さらに、実施形態2の電源装置1Aによれば、ボトム電圧制御部131により、低電位側の出力電圧VLED-のボトム電圧が、均衡電圧VDに収束するように制御される。これにより、前述の実施形態1で説明したのと同様の作用によって、出力電流Ioutのリップルを抑制しつつ、定電流回路21のトランジスタM1で生じる損失を低減することができる。 Furthermore, according to the power supply device 1A of the second embodiment, the bottom voltage control section 131 controls the bottom voltage of the output voltage VLED− on the low potential side to converge to the balanced voltage VD. As a result, the loss caused by the transistor M1 of the constant current circuit 21 can be reduced while suppressing the ripple of the output current Iout by the same action as described in the first embodiment.

(実施形態3)
図5は、本発明に係る実施形態3の電源装置を示す回路図である。
(Embodiment 3)
FIG. 5 is a circuit diagram showing a power supply device according to Embodiment 3 of the present invention.

実施形態3の電源装置1Bは、ボトム電圧制御部231の構成が、実施形態1又は実施形態2と異なり、その他の構成要素は、実施形態1又は実施形態2と同様である。以下、異なる構成要素のみ詳細に説明する。 The power supply device 1B of the third embodiment differs from the first or second embodiment in the configuration of the bottom voltage control section 231, and the other components are the same as those of the first or second embodiment. Only different components are described in detail below.

実施形態3の定電流回路21は、参照電圧Vrefを供給する素子として、一端が基準電位に接続されたコンデンサCrbを備える。 The constant current circuit 21 of the third embodiment includes a capacitor Crb having one end connected to a reference potential as an element that supplies the reference voltage Vref.

実施形態3のボトム電圧制御部231は、損失検出回路232、リップル検出回路233、誤差演算器234、電流アンプ235及び電圧源236を備える。 The bottom voltage controller 231 of the third embodiment includes a loss detection circuit 232, a ripple detection circuit 233, an error calculator 234, a current amplifier 235 and a voltage source 236.

損失検出回路232は、実施形態1の損失検出回路32と同様であり、出力電圧VLED-のボトム電圧の変化量に応じた電圧を出力する。 The loss detection circuit 232 is the same as the loss detection circuit 32 of the first embodiment, and outputs a voltage corresponding to the amount of change in the bottom voltage of the output voltage VLED-.

リップル検出回路233は、実施形態2のリップル検出回路132と同様であり、出力電流Ioutのリップルの大きさに応じた電圧を出力する。 The ripple detection circuit 233 is similar to the ripple detection circuit 132 of the second embodiment, and outputs a voltage corresponding to the magnitude of the ripple of the output current Iout.

誤差演算器234は、損失検出回路32の出力値からリップル検出回路233の出力値を減算し、その結果に応じた電圧を電流アンプ235の非反転入力端子へ出力する。 The error calculator 234 subtracts the output value of the ripple detection circuit 233 from the output value of the loss detection circuit 32 and outputs a voltage according to the result to the non-inverting input terminal of the current amplifier 235 .

電流アンプ235は、反転入力端子に電圧源236から所定の正電圧が入力され、非反転入力端子に誤差演算器234から演算結果に応じた電圧が入力され、これらの差に応じた電流をコンデンサCrbに出力する。反転入力端子に入力される正電圧は低い電圧に設定され、誤差演算器234の出力がゼロであるとき、電流アンプ235から微小な負電流が出力され、コンデンサCrbから微小な電流から電流アンプ235へ引き込まれる。そして、定電流回路21の参照電圧Vrefに下降方向の変動が付与される。 The current amplifier 235 has an inverting input terminal to which a predetermined positive voltage is input from the voltage source 236, and a non-inverting input terminal to which a voltage corresponding to the calculation result is input from the error calculator 234. Output to Crb. The positive voltage input to the inverting input terminal is set to a low voltage, and when the output of the error calculator 234 is zero, a minute negative current is output from the current amplifier 235, and the minute current from the capacitor Crb is converted into the current amplifier 235. drawn into. Then, the reference voltage Vref of the constant current circuit 21 is given a downward fluctuation.

図5の電源装置1Bにおいて、ボトム電圧制御部231、並びに、定電流回路21のエラーアンプ22及び電流制御用のトランジスタM1は、1チップの半導体集積回路に設けられている。なお、電流制御用のトランジスタM1は、半導体集積回路に含めず、半導体集積回路に外付けされる構成としてもよい。 In the power supply device 1B of FIG. 5, the bottom voltage controller 231, the error amplifier 22 of the constant current circuit 21, and the current control transistor M1 are provided in a one-chip semiconductor integrated circuit. Note that the current control transistor M1 may not be included in the semiconductor integrated circuit, but may be externally attached to the semiconductor integrated circuit.

<動作説明>
実施形態3の電源装置1Bにおいても、実施形態2と同様に、DC/DCコンバータ11により変換された直流電圧にリップルが付加される一方、定電流回路21によって目標電流の電流値に制御された出力電流Ioutが発光ダイオード61に出力される。
<Description of operation>
In the power supply device 1B of the third embodiment, as in the second embodiment, a ripple is added to the DC voltage converted by the DC/DC converter 11, while the current value of the target current is controlled by the constant current circuit 21. An output current Iout is output to the light emitting diode 61 .

さらに、実施形態3の電源装置1Bにおいても、仮に、ボトム電圧制御部131の作用を停止し、定電流回路21の参照電圧Vrefを一律に変動させると、図3のように各部の電圧及び電流が変化する。すなわち、参照電圧Vrefが電圧VRよりも高い範囲H1では、出力電流Ioutにリップルが生じ、参照電圧Vrefが電圧VRよりも低い範囲H2では、定電流回路21のトランジスタM1で生じる損失が増加する。実施形態3に係るボトム電圧制御部231は、図3に示した特性を利用して、出力電圧VLED-のボトム電圧が均衡電圧VDに収束されるように、定電流回路21の参照電圧Vrefを変化させる。 Furthermore, in the power supply device 1B of Embodiment 3 as well, if the operation of the bottom voltage control section 131 is stopped and the reference voltage Vref of the constant current circuit 21 is uniformly varied, the voltage and current of each section as shown in FIG. changes. That is, in the range H1 where the reference voltage Vref is higher than the voltage VR, ripples occur in the output current Iout, and in the range H2 where the reference voltage Vref is lower than the voltage VR, the loss caused by the transistor M1 of the constant current circuit 21 increases. The bottom voltage control unit 231 according to the third embodiment uses the characteristics shown in FIG. 3 to adjust the reference voltage Vref of the constant current circuit 21 so that the bottom voltage of the output voltage VLED- change.

先ず、ボトム電圧制御部231は、参照電圧Vrefが図3の範囲H1にあるとき、リップル検出回路233の出力が正値となり、損失検出回路232の出力が略ゼロとなることで、誤差演算器234から負の出力が行われる。これにより、電流アンプ235から負電流が出力され、コンデンサCrbから電流が引き抜かれて、参照電圧Vrefが低下する。したがって、低電位側の出力電圧VLED-のボトム電圧が均衡電圧VDに近づくように作用する。 First, when the reference voltage Vref is in the range H1 in FIG. 234 provides a negative output. As a result, a negative current is output from the current amplifier 235, current is drawn from the capacitor Crb, and the reference voltage Vref decreases. Therefore, the bottom voltage of the output voltage VLED− on the low potential side approaches the balanced voltage VD.

一方、参照電圧Vrefが図3の範囲H1から範囲H2へ移ると、リップル検出回路233の出力は略ゼロとなり、損失検出回路232の出力は正値となることで、誤差演算器234から正の出力が行われる。これにより、電流アンプ235から正電流が出力され、コンデンサCrbに電流が流し込まれて、参照電圧Vrefが上昇する。したがって、低電位側の出力電圧VLED-のボトム電圧が均衡電圧VDに近づくように作用する。このような作用により、出力電圧VLED-のボトム電圧は、均衡電圧VD収束される。 On the other hand, when the reference voltage Vref shifts from range H1 to range H2 in FIG. Output is done. As a result, a positive current is output from the current amplifier 235, the current flows into the capacitor Crb, and the reference voltage Vref increases. Therefore, the bottom voltage of the output voltage VLED− on the low potential side approaches the balanced voltage VD. Due to this action, the bottom voltage of the output voltage VLED- converges to the balanced voltage VD.

また、参照電圧Vrefが図3の範囲H2の任意の値で安定しそうになった場合でも、電流アンプ235の反転入力端子に入力されている正電圧により、コンデンサCrbの電圧(参照電圧Vref)に変動が与えられる。これにより、参照電圧Vrefが範囲H2の任意の値で長く安定することはなく、上述したように低電位側の出力電圧VLED-のボトム電圧を均衡電圧VDに収束する作用が得られる。 Also, even when the reference voltage Vref is about to stabilize at an arbitrary value within the range H2 in FIG. variation is given. As a result, the reference voltage Vref is not stabilized at an arbitrary value within the range H2 for a long time, and the bottom voltage of the output voltage VLED− on the low potential side converges to the balanced voltage VD as described above.

以上のように、実施形態3の電源装置1Bによれば、高調波を抑制しつつ交流電源ACから直流電圧を生成することで、変換された直流電圧にリップルが生じても、定電流回路21の制御により、負荷に出力される出力電流Ioutのリップルを十分に抑制することができる。これにより、例えば発光ダイオード61の照明光にフリッカか発生してしまうことを抑制できる。 As described above, according to the power supply device 1B of Embodiment 3, by generating a DC voltage from the AC power supply AC while suppressing harmonics, even if a ripple occurs in the converted DC voltage, the constant current circuit 21 can sufficiently suppress the ripple of the output current Iout output to the load. As a result, it is possible to suppress the occurrence of flicker in the illumination light of the light emitting diode 61, for example.

さらに、実施形態3の電源装置1Bによれば、ボトム電圧制御部231により、低電位側の出力電圧VLED-のボトム電圧が、均衡電圧VDに収束するように制御される。これにより、前述の実施形態1で説明したのと同様の作用によって、出力電流Ioutのリップルを抑制しつつ、定電流回路21のトランジスタM1で生じる損失を低減することができる。 Furthermore, according to the power supply device 1B of the third embodiment, the bottom voltage control section 231 controls the bottom voltage of the output voltage VLED− on the low potential side so as to converge to the balanced voltage VD. As a result, the loss caused by the transistor M1 of the constant current circuit 21 can be reduced while suppressing the ripple of the output current Iout by the same action as described in the first embodiment.

(実施形態4)
図6は、本発明に係る実施形態4の電源装置を示す回路図である。
(Embodiment 4)
FIG. 6 is a circuit diagram showing a power supply device according to Embodiment 4 of the present invention.

実施形態4の電源装置1Cは、ボトム電圧制御部331の構成が、実施形態3と異なり、他の構成要素は実施形態3と同様である。以下、異なる構成要素のみ詳細に説明する。 A power supply device 1C of the fourth embodiment differs from that of the third embodiment in the configuration of a bottom voltage control section 331, and the other components are the same as those of the third embodiment. Only different components are described in detail below.

実施形態4のボトム電圧制御部331は、予め固定値として設定された均衡電圧VDに収束するように、低電位側の出力電圧VLED-のボトム電圧を制御するように構成されている。均衡電圧VDは、電源装置1Cに接続される負荷の大きさ及び動作環境等を考慮して予め計算され、ボトム電圧制御部331に設定される。ボトム電圧制御部331は、低電位側の出力電圧VLED-のボトム電圧を検出及び保持するボトム電圧検出部332と、基準電圧VDrefを生成する基準回路333と、定電流回路21のコンデンサCrbに電流を挿抜する電流アンプ334とを備える。基準電圧VDrefは、上記計算された均衡電圧VDと等しくなるように設定されている。 The bottom voltage control section 331 of the fourth embodiment is configured to control the bottom voltage of the output voltage VLED− on the low potential side so as to converge to the balanced voltage VD set as a fixed value in advance. The balanced voltage VD is calculated in advance in consideration of the size of the load connected to the power supply device 1</b>C, the operating environment, etc., and set in the bottom voltage control section 331 . The bottom voltage control unit 331 includes a bottom voltage detection unit 332 that detects and holds the bottom voltage of the output voltage VLED− on the low potential side, a reference circuit 333 that generates a reference voltage VDref, and a current to the capacitor Crb of the constant current circuit 21. and a current amplifier 334 for inserting and removing the . The reference voltage VDref is set equal to the balanced voltage VD calculated above.

図6の電源装置1Cにおいて、ボトム電圧制御部331、並びに、定電流回路21のエラーアンプ22及び電流制御用のトランジスタM1は、1チップの半導体集積回路に設けられている。なお、電流制御用のトランジスタM1は、半導体集積回路に含めず、半導体集積回路に外付けされる構成としてもよい。 In the power supply device 1C of FIG. 6, the bottom voltage controller 331, the error amplifier 22 of the constant current circuit 21, and the current control transistor M1 are provided in a one-chip semiconductor integrated circuit. Note that the current control transistor M1 may not be included in the semiconductor integrated circuit, but may be externally attached to the semiconductor integrated circuit.

<動作説明>
ボトム電圧制御部331では、ボトム電圧検出部332が出力電圧VLED-のボトム電圧を一周期のリップル波形ごとに検出及び保持する。リップル波形の周期は、例えば交流電源ACの周波数に依存する。電流アンプ334は、保持されたボトム電圧と基準電圧VDrefとの電圧差に応じた電流をコンデンサCrbに出力する。これにより、コンデンサCrbから電流が挿抜されて定電流回路21の参照電圧Vrefが昇降し、出力電流Ioutが増減することで、出力電圧VLED-のボトム電圧が均衡電圧VDに収束する。
<Description of operation>
In the bottom voltage control section 331, the bottom voltage detection section 332 detects and holds the bottom voltage of the output voltage VLED- for each ripple waveform of one cycle. The period of the ripple waveform depends on, for example, the frequency of the alternating current power supply AC. The current amplifier 334 outputs a current corresponding to the voltage difference between the held bottom voltage and the reference voltage VDref to the capacitor Crb. As a result, the reference voltage Vref of the constant current circuit 21 rises and falls as a result of the current being inserted/extracted from the capacitor Crb, and the output current Iout fluctuates, so that the bottom voltage of the output voltage VLED− converges to the balanced voltage VD.

図7は、実施形態4におけるボトム電圧制御の作用を説明する図であり、(A)は一次側からの供給電力の変化、(B)は二次側の電圧変化、(C)は低電位側の出力電圧のボトム電圧の変化、(D)は出力電流の変化をそれぞれ示す。 7A and 7B are diagrams for explaining the action of the bottom voltage control in the fourth embodiment, where (A) is the change in power supplied from the primary side, (B) is the voltage change on the secondary side, and (C) is the low potential. (D) shows the change in the bottom voltage of the side output voltage, and the change in the output current, respectively.

実施形態4の電源装置1Cによれば、回路の変動誤差として、例えば図7(A)に示すように、トランスT0の一次側から供給される電力が標準値「TYP」から増加又は減少する方に誤差が生じたとする。この場合、図7(B)に示すように、トランスT0の二次側に送られる直流電圧の電圧値が同様に増加又は減少する。 According to the power supply device 1C of the fourth embodiment, the variation error of the circuit is, for example, as shown in FIG. Suppose an error occurs in In this case, as shown in FIG. 7B, the voltage value of the DC voltage sent to the secondary side of the transformer T0 similarly increases or decreases.

ここで、ボトム電圧制御部331の制御がなければ、図7(C)の特性線Aに示すように、高電位側の出力電圧VLED+の変化に合わせて、低電位側の出力電圧VLED-のボトム電圧も増加又は減少する。この場合、出力電流Ioutは定電流制御による所定の電流とされているので、低電位側の出力電圧VLED-が増減することで、図1(B)、図1(C)に示したように、トランジスタM1で生じる損失が増えたり(電力が増加した場合)、トランジスタM1でリップルを吸収しきれずに出力電流Ioutにリップルが生じたり(電力が減少した場合)する。 Here, if there is no control by the bottom voltage control unit 331, the output voltage VLED− on the low potential side changes in accordance with the change in the output voltage VLED+ on the high potential side, as indicated by the characteristic line A in FIG. 7(C). The bottom voltage also increases or decreases. In this case, since the output current Iout is set to a predetermined current by constant current control, the output voltage VLED− on the low potential side increases or decreases, as shown in FIGS. 1(B) and 1(C). , the loss generated in the transistor M1 increases (when the power increases), or ripples occur in the output current Iout (when the power decreases) because the ripple cannot be absorbed by the transistor M1.

しかし、実施形態4の電源装置1Cによれば、ボトム電圧制御部331の制御により、図7(C)の特性線Bに示すように、低電位側の出力電圧VLED-のボトム電圧が均衡電圧VDに維持される。これにより、図7(D)に示すように、定電流回路21が制御する電流が増減されて、出力電流Ioutが供給電力の変化に合わせて増加又は減少する。これにより、供給電力の変化に合わせて、負荷である発光ダイオード61に流れる電流が増減する。さらに、定電流回路21が制御する電流が適正化されて、供給電力が増加した場合には、トランジスタM1のオン抵抗が減少されてトランジスタM1で生じる損失が低減され、供給電力が減少した場合には、トランジスタM1のオン抵抗が増加されて出力電流Ioutのリップルが抑制される作用を得ることができる。 However, according to the power supply device 1C of Embodiment 4, the bottom voltage of the output voltage VLED− on the low potential side is reduced to the equilibrium voltage by the control of the bottom voltage control section 331, as indicated by the characteristic line B in FIG. maintained at VD. As a result, as shown in FIG. 7(D), the current controlled by the constant current circuit 21 is increased or decreased, and the output current Iout increases or decreases according to the change in the supplied power. As a result, the current flowing through the light-emitting diode 61, which is the load, increases or decreases in accordance with changes in the power supply. Furthermore, when the current controlled by the constant current circuit 21 is optimized and the supplied power increases, the on-resistance of the transistor M1 is reduced to reduce the loss caused by the transistor M1. can obtain the effect of increasing the on-resistance of the transistor M1 and suppressing the ripple of the output current Iout.

同様に、DC/DCコンバータ11の出力コンデンサCoutの容量値が経年劣化等により低下し、変換された直流電圧のリップルが大きくなるような変動が生じたとする。このような場合、ボトム電圧制御部331の制御がなく、出力電流Ioutを所定の電流に制御するままだと、出力電流Ioutにリップルが生じる場合がある。しかし、ボトム電圧制御部331がボトム電圧を維持する制御を行うことで、トランジスタM1のオン抵抗が増加されて出力電流Ioutが低減されることで、出力電流Ioutに生じるリップルを抑制することができる。 Similarly, it is assumed that the capacitance value of the output capacitor Cout of the DC/DC converter 11 has decreased due to deterioration over time, etc., and a fluctuation such that the ripple of the converted DC voltage has increased has occurred. In such a case, if the bottom voltage control unit 331 does not control and the output current Iout is controlled to a predetermined current, ripples may occur in the output current Iout. However, since the bottom voltage control unit 331 performs control to maintain the bottom voltage, the ON resistance of the transistor M1 is increased and the output current Iout is reduced, thereby suppressing the ripple generated in the output current Iout. .

以上のように、実施形態4の電源装置1Cによれば、高調波を抑制しつつ交流電源ACから直流電圧を生成することで、変換された直流電圧にリップルが生じても、定電流回路21の制御により、負荷に出力される出力電流Ioutのリップルを十分に抑制することができる。さらに、ボトム電圧制御部331により、低電位側の出力電圧VLED-のボトム電圧が、均衡電圧VDに維持されるので、出力電流Ioutのリップルを抑制しつつ、定電流回路21のトランジスタM1で生じる損失を低減することができる。 As described above, according to the power supply device 1C of Embodiment 4, by generating a DC voltage from the AC power supply AC while suppressing harmonics, even if ripples occur in the converted DC voltage, the constant current circuit 21 can sufficiently suppress the ripple of the output current Iout output to the load. Furthermore, the bottom voltage control unit 331 maintains the bottom voltage of the output voltage VLED− on the low potential side at the balanced voltage VD, so that the ripple generated in the transistor M1 of the constant current circuit 21 is suppressed while suppressing the ripple of the output current Iout. Loss can be reduced.

(実施形態5)
図8は、本発明に係る実施形態5の電源装置を示す回路図である。
(Embodiment 5)
FIG. 8 is a circuit diagram showing a power supply device according to Embodiment 5 of the present invention.

実施形態5に係る電源装置1Dは、主に、実施形態2の電源装置1Aに最低電位クランプ回路25を加えた構成である。 A power supply device 1D according to the fifth embodiment mainly has a configuration in which a lowest potential clamp circuit 25 is added to the power supply device 1A according to the second embodiment.

なお、前述の実施形態2の電源装置1Aでは、2つの電流源I3、I4とスイッチSW2を用いてコンデンサCrの電流を挿抜して参照電圧Vrefを変化させるように構成されている。これに対して、図8の電源装置1Dでは、電流アンプ137Dの正電流又は負電流の出力によりコンデンサCrbから電流を挿抜して参照電圧Vrefを変化させるように構成されている。これらの構成は異なるが、リップル検出回路132の検出結果に基づく参照電圧Vrefへの作用は同様のものである。 The power supply device 1A of the second embodiment described above is configured to change the reference voltage Vref by inserting and extracting the current of the capacitor Cr using the two current sources I3 and I4 and the switch SW2. On the other hand, the power supply device 1D of FIG. 8 is configured to change the reference voltage Vref by inserting and extracting current from the capacitor Crb by the positive current or negative current output from the current amplifier 137D. Although these configurations are different, the action on the reference voltage Vref based on the detection result of the ripple detection circuit 132 is the same.

最低電位クランプ回路25は、ボトム電圧制御部131によって定電流回路21の参照電圧Vrefが低下するように制御された場合でも、参照電圧Vrefが所定の最低値より低くならないようにクランプする回路である。最低電位クランプ回路25は、ボトム電圧制御部131とともに1つの半導体集積回路に設けられていてもよい。 The lowest potential clamp circuit 25 is a circuit that clamps the reference voltage Vref so that it does not fall below a predetermined lowest value even when the reference voltage Vref of the constant current circuit 21 is controlled to drop by the bottom voltage controller 131. . The lowest potential clamp circuit 25 may be provided in one semiconductor integrated circuit together with the bottom voltage control section 131 .

例えばDC/DCコンバータ11の出力コンデンサCoutが経年劣化等により容量値が低下するような場合、変換された直流電圧のリップルが大きくなる。そして、実施形態1~実施形態3の電源装置1~1Bでは、出力電流Ioutのリップルを除去するために、ボトム電圧制御部31、131、231か際限なく定電流回路21の参照電圧Vrefを小さい値に変化させてしまう。すると、トランジスタM1が消費する電力が大きくなって、発熱量が上がってしまう。 For example, when the capacitance value of the output capacitor Cout of the DC/DC converter 11 is reduced due to aged deterioration or the like, the ripple of the converted DC voltage becomes large. In the power supply devices 1 to 1B of the first to third embodiments, the reference voltage Vref of the constant current circuit 21 is infinitely decreased by the bottom voltage control units 31, 131, and 231 in order to remove the ripple of the output current Iout. It changes the value. As a result, the power consumed by the transistor M1 increases and the amount of heat generated increases.

実施形態5の電源装置1Dは、ボトム電圧制御部131により参照電圧Vrefを低下させる制御がなされても、最低電位クランプ回路25が、所定の電位以下にしないようにクランプする。これにより、例えばトランジスタM1又はその周囲の耐熱温度が低い場合でも、トランジスタM1の発熱量を所定の範囲に抑えて、耐熱温度を超えないようにすることができる。なお、最低電位クランプ回路25は、実施形態1~3の電源装置1~1Bに追加して、同様の効果を奏することができる。 In the power supply device 1D of the fifth embodiment, even if the bottom voltage control unit 131 controls to lower the reference voltage Vref, the lowest potential clamp circuit 25 clamps it so that it does not drop below a predetermined potential. As a result, for example, even if the heat resistance temperature of the transistor M1 or its surroundings is low, the amount of heat generated by the transistor M1 can be suppressed within a predetermined range so as not to exceed the heat resistance temperature. Note that the lowest potential clamp circuit 25 can be added to the power supply devices 1 to 1B of the first to third embodiments to achieve the same effect.

(実施形態6)
図9は、本発明に係る実施形態6の電源装置を示す回路図である。実施形態6に係る電源装置1Eは、整流回路2、DC/DCコンバータ11、電流制御部であるトランジスタM1、電流検出抵抗R1、及び電流制御回路50を備える。電源装置1Eには、出力端子ta、tb間に負荷として照明用の発光ダイオード61が接続される。実施形態1と同一の構成要素は、実施形態1と同一の符号を付して詳細な説明を省略する。
(Embodiment 6)
FIG. 9 is a circuit diagram showing a power supply device according to Embodiment 6 of the present invention. A power supply device 1</b>E according to the sixth embodiment includes a rectifier circuit 2 , a DC/DC converter 11 , a transistor M<b>1 as a current control section, a current detection resistor R<b>1 , and a current control circuit 50 . A light-emitting diode 61 for lighting is connected as a load between the output terminals ta and tb of the power supply device 1E. Components that are the same as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and detailed descriptions thereof are omitted.

電流制御回路50は、参照電圧Vrefとソース電圧V_MOS_S(電流検出電圧)との差が小さくなるようにトランジスタM1を駆動して、出力電流Ioutを制御する。さらに、電流制御回路50は、DC/DCコンバータ11のリップル電圧が含まれる出力電圧VLED-と、出力電流の大きさを示すソース電圧(電流検出電圧)V_MOS_Sとに基づいて、出力電流Ioutのリップルが抑制されつつ、トランジスタM1における損失が低減されるように、参照電圧Vrefを制御する。 The current control circuit 50 controls the output current Iout by driving the transistor M1 so that the difference between the reference voltage Vref and the source voltage V_MOS_S (current detection voltage) becomes small. Further, the current control circuit 50 detects the ripple voltage of the output current Iout based on the output voltage VLED- including the ripple voltage of the DC/DC converter 11 and the source voltage (current detection voltage) V_MOS_S indicating the magnitude of the output current. The reference voltage Vref is controlled such that the loss in the transistor M1 is reduced while the is suppressed.

具体的には、電流制御回路50は、参照電圧Vrefを保持するコンデンサCrと、参照電圧Vrefとソース電圧V_MOS_S(電流検出電圧)との差が小さくなるようにトランジスタM1に駆動信号を出力するエラーアンプ22とを有する。さらに、電流制御回路50は、コンデンサCrに保持される参照電圧Vrefを引上げ可能な第1の電流源I11及びスイッチSW1(第1引上げ回路に相当)と、コンデンサCrに保持される参照電圧Vrefを引下げ可能な第2の電流源I12及びスイッチSW2E(引下げ回路に相当)とを備える。さらに、電流制御回路50は、基準電圧V0の生成回路E51と、バッファ54及び分圧抵抗R51、R52を有する分圧回路53と、第1比較器51と、第2比較器52とを有する。 Specifically, the current control circuit 50 outputs a drive signal to the capacitor Cr that holds the reference voltage Vref and a drive signal to the transistor M1 so that the difference between the reference voltage Vref and the source voltage V_MOS_S (current detection voltage) becomes small. and an amplifier 22 . Further, the current control circuit 50 includes a first current source I11 and a switch SW1 (corresponding to a first pull-up circuit) capable of pulling up the reference voltage Vref held in the capacitor Cr, and the reference voltage Vref held in the capacitor Cr. It comprises a pull-down second current source I12 and a switch SW2E (corresponding to pull-down circuit). Further, the current control circuit 50 has a reference voltage V0 generation circuit E51, a voltage dividing circuit 53 having a buffer 54 and voltage dividing resistors R51 and R52, a first comparator 51, and a second comparator 52.

第1比較器51は、分圧回路53が生成した分圧電圧V53と、ソース電圧V_MOS_Sとを比較し、分圧電圧V53よりもソース電圧V_MOS_Sが低いときにスイッチSW2をオンにして参照電圧Vrefを引き下げる。第2比較器52は、基準電圧V0と出力電圧VLED-とを比較し、基準電圧V0よりも出力電圧VLED-が高いときに、スイッチSW1をオンにして参照電圧Vrefを引上げる。 The first comparator 51 compares the divided voltage V53 generated by the voltage dividing circuit 53 with the source voltage V_MOS_S, and turns on the switch SW2 when the source voltage V_MOS_S is lower than the divided voltage V53 to generate the reference voltage Vref. pull down. The second comparator 52 compares the reference voltage V0 and the output voltage VLED-, and turns on the switch SW1 to pull up the reference voltage Vref when the output voltage VLED- is higher than the reference voltage V0.

分圧回路53は、参照電圧Vrefを所定の分圧比で分圧した分圧電圧V53を生成する。分圧比は、1-(出力電流Ioutの上端値に対する許容されるリップル電流の割合)に設定されている。例えば負荷が照明の場合、照明装置の仕様として10%のリップルを許容する場合、分圧比は90%となる。したがって、出力電流Ioutに含まれるリップル電流が許容される割合を超えた場合に、第1比較器51がスイッチSW2Eをオンするように動作する。 The voltage dividing circuit 53 generates a divided voltage V53 by dividing the reference voltage Vref by a predetermined voltage dividing ratio. The voltage division ratio is set to 1-(ratio of allowable ripple current to upper limit value of output current Iout). For example, if the load is lighting and the specifications of the lighting device allow a ripple of 10%, the voltage division ratio is 90%. Therefore, when the ripple current contained in the output current Iout exceeds the permissible ratio, the first comparator 51 operates to turn on the switch SW2E.

基準電圧V0は、出力電流Ioutのリップルがゼロとなるときの出力電圧VLED-よりも高い電圧値に予め設定されている。一方で、基準電圧V0は、或る電圧値よりも小さい値に設定されている。例えば、調光機能によりDC/DCコンバータ11の出力電力が切り替え可能に構成される場合、出力電力が大きく切り替えられた直後には、出力電圧VLED-が上昇する。この場合、基準電圧V0は、この上昇した電圧値よりも小さい値に設定される。このような設定により、例えば調光機能により出力電力が切り替えられたようなときに、第2比較器52がスイッチSW1をオンするように動作する。 The reference voltage V0 is set in advance to a voltage value higher than the output voltage VLED- when the ripple of the output current Iout becomes zero. On the other hand, the reference voltage V0 is set to a value smaller than a certain voltage value. For example, when the output power of the DC/DC converter 11 is configured to be switchable by the dimming function, the output voltage VLED− increases immediately after the output power is largely switched. In this case, the reference voltage V0 is set to a value smaller than this increased voltage value. With this setting, the second comparator 52 operates to turn on the switch SW1 when the output power is switched by the dimming function, for example.

電流源I11の電圧の引上げ能力は、電流源I12の電圧の引下げ能力よりも高い(例えば2倍以上高い)。すなわち、単位時間当たりの、電流源I11の電流の流し込み量と、電流源I12の電流の引き抜き量とは、前者の方が大きい。これにより、スイッチSW1がオンされたときの参照電圧Vrefの上昇量は大きく、スイッチSW2がオンされたときの参照電圧Vrefの下降量は小さくされる。 The voltage pull-up capability of current source I11 is higher than the voltage pull-down capability of current source I12 (for example, two times or more). That is, the amount of current flowing into the current source I11 and the amount of current drawn out from the current source I12 per unit time are larger in the former. As a result, the amount of increase in the reference voltage Vref when the switch SW1 is turned on is large, and the amount of decrease in the reference voltage Vref when the switch SW2 is turned on is reduced.

図9の電源装置1Eにおいて、電流制御回路50、トランジスタM1及び電流検出抵抗R1は、1チップの半導体集積回路に設けられている。なお、電流制御用のトランジスタM1、電流検出抵抗R1、分圧抵抗R51、R52のいずれか又は全部は、半導体集積回路に含めず、半導体集積回路に外付けされる構成としてもよい。 In the power supply device 1E of FIG. 9, the current control circuit 50, the transistor M1 and the current detection resistor R1 are provided in a one-chip semiconductor integrated circuit. Any or all of the current control transistor M1, the current detection resistor R1, and the voltage dividing resistors R51 and R52 may be externally attached to the semiconductor integrated circuit without being included in the semiconductor integrated circuit.

<動作説明>
図10は、実施形態6の電源装置の制御動作を説明する波形図である。図11は、第1比較器の制御動作を説明する信号波形図である。図12は、第2比較器の制御動作を説明する信号波形図である。
<Description of operation>
FIG. 10 is a waveform diagram for explaining the control operation of the power supply device of the sixth embodiment. FIG. 11 is a signal waveform diagram for explaining the control operation of the first comparator. FIG. 12 is a signal waveform diagram for explaining the control operation of the second comparator.

実施形態1~4の電源装置1~1Cでは、出力電圧VLED-のボトム電圧の変化を頼りに、図3の範囲H1と範囲H2との境界に電源装置1~1Dの状態が収束するようにトランジスタM1が制御されていた。一方、実施形態6の電源装置1Eでは、出力電流Ioutの大きさを示すソース電圧V_MOS_Sに、抑制された範囲でリップルが僅かに残っているとき(例えば10%のリップルが残っているとき)に、トランジスタM1の制御を固定させる。これにより、電源装置1Eの状態が、図3の範囲H1と範囲H2との境界周辺に収束されるように制御される。すなわち、出力電流Ioutのリップルが例えば10%に抑制された範囲で、出力電圧VLED-のボトム電圧が最小の電圧である均衡電圧VDに収束される。 In the power supply apparatuses 1 to 1C of the first to fourth embodiments, the states of the power supply apparatuses 1 to 1D converge on the boundary between the range H1 and the range H2 in FIG. 3, depending on the change in the bottom voltage of the output voltage VLED−. Transistor M1 was being controlled. On the other hand, in the power supply device 1E of the sixth embodiment, when the source voltage V_MOS_S indicating the magnitude of the output current Iout has a slight ripple remaining in the suppressed range (for example, when a 10% ripple remains), , to fix the control of transistor M1. As a result, the state of the power supply device 1E is controlled to converge around the boundary between the range H1 and the range H2 in FIG. That is, the bottom voltage of the output voltage VLED− converges to the minimum balanced voltage VD within the range where the ripple of the output current Iout is suppressed to, for example, 10%.

電源装置1Eの起動、あるいは調光機能によりDC/DCコンバータ11の出力電力が大きい値に切り替えられたとする。すると、DC/DCコンバータ11の出力能力が、トランジスタM1が流せる電流量(参照電圧Vref)に対して、大きくなることで、出力電圧VLED-が上昇する(期間T51、図10、図12)。第2比較器52では、出力電圧VLED-と基準電圧V0とを比較しており、図12に示すように、期間T51では出力電圧VLED-が基準電圧V0を上回るので、第2比較器52の出力がハイレベルとなる。これにより、第1の電流源I11が参照電圧Vrefを引上げる。この引上げにより、電源装置1Eの状態は、図3の範囲H2の状態から範囲H1の状態(出力電流Ioutにリップルが生じる状態)に遷移する。第1の電流源I11の能力は高いので、参照電圧Vrefの引上げは速やかに達成される。 Assume that the output power of the DC/DC converter 11 is switched to a large value by starting the power supply device 1E or by the dimming function. Then, the output capability of the DC/DC converter 11 increases with respect to the amount of current (reference voltage Vref) that can flow through the transistor M1, thereby increasing the output voltage VLED− (period T51, FIGS. 10 and 12). The second comparator 52 compares the output voltage VLED- and the reference voltage V0. As shown in FIG. 12, the output voltage VLED- exceeds the reference voltage V0 in the period T51. Output becomes high level. This causes the first current source I11 to pull up the reference voltage Vref. As a result of this pull-up, the state of the power supply device 1E transitions from the state of the range H2 in FIG. 3 to the state of the range H1 (the state in which ripples occur in the output current Iout). Since the capability of the first current source I11 is high, the reference voltage Vref is quickly raised.

DC/DCコンバータ11の出力に応じて参照電圧Vrefが大きくなり、トランジスタM1が流せる電流量が、DC/DCコンバータ11の出力能力に対して大きくなると、出力電流Iout及びソース電圧V_MOS_Sにリップルが生じる(期間T52)。図11に示すように、第1比較器51では、ソース電圧V_MOS_Sと分圧電圧V53とを比較している。分圧電圧V53は、参照電圧Vrefの例えば90%などに設定されており、リップルがソース電圧V_MOS_Sの上端電圧に対して例えば10%以上になると、第1比較器51の出力がハイレベルになる。つまり、第1比較器51は、10%以上のリップルがあることを検出する。この検出により、第2の電流源I12が参照電圧Vrefを徐々に低下させる。 When the reference voltage Vref increases according to the output of the DC/DC converter 11 and the amount of current that the transistor M1 can flow increases relative to the output capability of the DC/DC converter 11, ripples occur in the output current Iout and the source voltage V_MOS_S. (Period T52). As shown in FIG. 11, the first comparator 51 compares the source voltage V_MOS_S with the divided voltage V53. The divided voltage V53 is set to, for example, 90% of the reference voltage Vref. When the ripple becomes, for example, 10% or more of the upper end voltage of the source voltage V_MOS_S, the output of the first comparator 51 becomes high level. . That is, the first comparator 51 detects that there is a ripple of 10% or more. This detection causes the second current source I12 to gradually lower the reference voltage Vref.

参照電圧Vrefが低下すると、トランジスタM1が流せる電流量が、DC/DCコンバータ11の出力能力に釣り合っていき、ソース電圧V_MOS_Sのリップルが小さくなる。すなわち、電源装置1Eの状態が、図3の範囲H1の左側から範囲H2との境界へ近づいていく。そして、リップルの大きさが10%を下回ると、ソース電圧V_MOS_Sが分圧電圧V53を下回らなくなることから、第1比較器51の出力はローレベルを維持する(期間T53、図11)。このとき、電源装置1Eの状態は、図3の範囲H1と範囲H2との境界周辺、出力電流Ioutに抑制された範囲のリップル(僅かなリップル)が含まれた状態となる。 When the reference voltage Vref drops, the amount of current that can flow through the transistor M1 becomes balanced with the output capability of the DC/DC converter 11, and the ripple of the source voltage V_MOS_S becomes smaller. That is, the state of the power supply device 1E approaches the boundary with the range H2 from the left side of the range H1 in FIG. When the magnitude of the ripple falls below 10%, the source voltage V_MOS_S does not fall below the divided voltage V53, so the output of the first comparator 51 remains low (period T53, FIG. 11). At this time, the state of the power supply device 1E is a state in which the output current Iout includes a ripple (slight ripple) in a suppressed range around the boundary between the range H1 and the range H2 in FIG.

そして、この状態において、第1比較器51の出力と第2比較器52の出力とは両方ともローレベルとなり、参照電圧Vrefは固定され、電源装置1Eの状態が維持される。すなわち、出力電流Ioutのリップルが抑制され、かつ、トランジスタM1の損失が最小の状態が維持される。 In this state, both the output of the first comparator 51 and the output of the second comparator 52 become low level, the reference voltage Vref is fixed, and the state of the power supply device 1E is maintained. That is, the ripple of the output current Iout is suppressed and the loss of the transistor M1 is kept at a minimum.

以上のように、実施形態6の電源装置1Eによれば、第2比較器52と、第2比較器52の比較結果に応じて参照電圧Vrefを引き上げる第1の電流源I11及びスイッチSW1を有する。これにより、電源装置1Eの起動時又は調光機能により出力能力が上げられた際に、参照電圧Vrefを上昇させて、電源装置1Eの状態を、出力電流Ioutにリップルが生じる範囲H1(図3)の状態まで遷移させることができる。さらに、実施形態6の電源装置1Eによれば、参照電圧Vrefの分圧電圧V53とソース電圧V_MOS_Sとを比較する第1比較器51と、第1比較器51の比較結果に応じて参照電圧Vrefを引き下げる第2の電流源I12及びスイッチSW2Eを有する。これにより、出力電流Ioutのリップルが大きくなった場合に、このリップルを抑制された範囲まで収束させることができる。また、第1比較器51は、リップルが少し残っているときに、参照電圧Vrefの引下げを終了するので、リップルがゼロとなりトランジスタM1の損失が大きくなる範囲H2(図3)まで、電源装置1Eの状態を遷移させない。このような制御動作により、出力電流Ioutのリップルが抑制され、かつ、トランジスタM1の損失を最小にできる。 As described above, according to the power supply device 1E of the sixth embodiment, the second comparator 52, the first current source I11 for raising the reference voltage Vref according to the comparison result of the second comparator 52, and the switch SW1 are provided. . As a result, when the power supply device 1E is started or when the output capability is increased by the dimming function, the reference voltage Vref is increased, and the state of the power supply device 1E is changed to the range H1 (see FIG. 3) where ripples occur in the output current Iout. ) can be transitioned to the state of Furthermore, according to the power supply device 1E of the sixth embodiment, the first comparator 51 that compares the divided voltage V53 of the reference voltage Vref and the source voltage V_MOS_S, and the reference voltage Vref according to the comparison result of the first comparator 51 has a second current source I12 and a switch SW2E that pulls down . As a result, when the ripple of the output current Iout becomes large, the ripple can be converged to a suppressed range. In addition, since the first comparator 51 ends the reduction of the reference voltage Vref when a small amount of ripple remains, the power supply device 1E does not operate until the range H2 (FIG. 3) where the ripple becomes zero and the loss of the transistor M1 increases. do not transition the state of Such a control operation suppresses the ripple of the output current Iout and minimizes the loss of the transistor M1.

さらに、実施形態6の電源装置1Eによれば、第1の電流源I11の能力が、第2の電流源I12の能力より高く設定されている。これにより、電源装置1Eの起動時又は調光機能により出力能力が上げられた際に、参照電圧Vrefを速やかに上昇させることができる。また、出力電流Ioutのリップルを抑制された範囲に収束させる際に、参照電圧Vrefを徐々に低下させることができ、参照電圧Vrefを適切な値に調整することができる。 Furthermore, according to the power supply device 1E of Embodiment 6, the capability of the first current source I11 is set higher than the capability of the second current source I12. As a result, the reference voltage Vref can be quickly raised when the power supply device 1E is activated or when the output capability is increased by the dimming function. Further, when converging the ripple of the output current Iout to the suppressed range, the reference voltage Vref can be gradually lowered, and the reference voltage Vref can be adjusted to an appropriate value.

(実施形態7)
図13は、本発明に係る実施形態7の電源装置を示す回路図である。実施形態7の電源装置1Fは、実施形態6の構成要素に加えて、第2の分圧電圧V59を生成する要素(分圧抵抗R51a、R51b)と、第3比較器57と、論理部58と、第3の電流源I13及びスイッチSW3(第2引上げ回路に相当)とが追加されている。実施形態6と同様の構成要素については、同一符号を付して詳細な説明を省略する。
(Embodiment 7)
FIG. 13 is a circuit diagram showing a power supply device according to Embodiment 7 of the present invention. In addition to the components of the sixth embodiment, the power supply device 1F of the seventh embodiment includes elements (dividing resistors R51a and R51b) that generate the second divided voltage V59, a third comparator 57, and a logic unit 58. , and a third current source I13 and a switch SW3 (corresponding to a second pull-up circuit) are added. Components similar to those of the sixth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

第3の電流源I13及びスイッチSW3は、コンデンサCrに電流を流し込んで、コンデンサCrに保持される参照電圧Vrefを引上げ可能である。第3の電流源I13の電圧の引上げ能力は、電流源I12の電圧の引下げ能力よりも低い(例えば2倍以上低い)。すなわち、単位時間当たりの、電流源I12の電流の引き抜き量と、電流源I13の電流の流し込み量とは、前者の方が大きい。これにより、スイッチSW3がオンされたときの参照電圧Vrefの上昇量を、スイッチSW2Eがオンされたときの参照電圧Vrefの下降量よりも小さくできる。 A third current source I13 and a switch SW3 can supply current to the capacitor Cr to pull up the reference voltage Vref held in the capacitor Cr. The voltage pull-up capability of the third current source I13 is lower than the voltage pull-down capability of the current source I12 (for example, two times or more lower). That is, the amount of current drawn by the current source I12 and the amount of current injected by the current source I13 per unit time are larger in the former. As a result, the amount of increase in the reference voltage Vref when the switch SW3 is turned on can be made smaller than the amount of decrease in the reference voltage Vref when the switch SW2E is turned on.

第2の分圧回路59は、参照電圧Vrefを所定の分圧比で分圧した分圧電圧V59を生成する。第2の分圧電圧V59の分圧比は、第1の分圧電圧V53の分圧比よりも大きく設定されている。例えば、第1の分圧電圧V53の分圧比が90%、第2の分圧電圧V59の分圧比が95%に設定されている。 The second voltage dividing circuit 59 generates a divided voltage V59 by dividing the reference voltage Vref with a predetermined voltage dividing ratio. The voltage division ratio of the second voltage division voltage V59 is set to be greater than the voltage division ratio of the first voltage division voltage V53. For example, the voltage division ratio of the first divided voltage V53 is set to 90%, and the voltage division ratio of the second divided voltage V59 is set to 95%.

第3比較器57は、分圧電圧V59とソース電圧V_MOS_Sとを比較し、分圧電圧V59よりもソース電圧V_MOS_Sが下回ったときにハイレベルの信号を出力する。 The third comparator 57 compares the divided voltage V59 and the source voltage V_MOS_S, and outputs a high level signal when the source voltage V_MOS_S is lower than the divided voltage V59.

図14は、論理部の構成の一例を示す回路図である。図15は、論理部の動作を説明するタイムチャートである。 FIG. 14 is a circuit diagram showing an example of a configuration of a logic section; FIG. 15 is a time chart for explaining the operation of the logic section.

論理部58は、第1比較器51の出力と第3比較器57の出力とに基づき、第1比較器51の出力が無いまま、リップル周期より大きな所定時間を経過した場合に、絞り過ぎ検出信号を出力してスイッチSW3を所定時間オンさせる。具体的には、図15に示すように、論理部58は、第3比較器57の立ち上りからタイマー587の計数を開始し、第1比較器51の立下りがあれば、タイマー587の計数をリセットする。あるいは、タイマー587が所定時間T60を計数したら、タイマー587の計数がリセットされる。そして、タイマー587の計数値がリップル周期より大きな所定時間T60を超えたら、絞り過ぎ検出信号を出力して、スイッチSW3を所定のパルス期間にオンさせる。所定時間T60は、例えばリップルの周期が100Hz又は120Hzであれば、12ms程度の値に設定されてもよい。絞り過ぎとは、出力電流Ioutのリップルの割合(大きさ)が目標の収束値(例えば10%)よりも小さい状態を意味する。 Based on the output of the first comparator 51 and the output of the third comparator 57, the logic unit 58 detects over-throttling when a predetermined time longer than the ripple period has passed without the output of the first comparator 51. A signal is output to turn on the switch SW3 for a predetermined time. Specifically, as shown in FIG. 15, the logic unit 58 starts counting by the timer 587 when the third comparator 57 rises, and starts counting by the timer 587 when the first comparator 51 falls. Reset. Alternatively, when the timer 587 counts the predetermined time T60, the count of the timer 587 is reset. Then, when the count value of the timer 587 exceeds a predetermined time T60 which is longer than the ripple period, an over-diaphragm detection signal is output to turn on the switch SW3 for a predetermined pulse period. The predetermined time T60 may be set to a value of about 12 ms if the ripple period is 100 Hz or 120 Hz, for example. Excessive throttling means a state in which the proportion (magnitude) of the ripple in the output current Iout is smaller than the target convergence value (for example, 10%).

論理部58は、一例として、図14に示すように、第3比較器57の出力の立上りを検出する立上り検出器581と、第1比較器51の出力の立下りを検出する反転器582及び立上り検出器583とを有する。さらに、論理部58は、OR回路584を介して立上り検出器581の出力をセット端子に入力するフリップフロップ586と、フリップフロップ586の出力がハイレベルの期間に計数動作し、所定時間T60を計数するタイマー587とを有する。さらに、論理部58は、タイマー587が所定時間T60を計数したときに所定幅のパルスを出力するワンショット回路588と、遅延器589とを有する。遅延器589は、絞り過ぎ検出信号の出力時に、フリップフロップ586にリセット信号が出力され、リセット後に再びフリップフロップ586にセット信号が出力されるように遅延を及ぼす。立上り検出器583の出力はOR回路585を介してフリップフロップ586のリセット端子に入力され、遅延器589の出力は2つのOR回路584、585に送られる。遅延器589は、タイマー587の動作が不安定にならない程度の遅延(例えば100ns)を及ぼせばよい。このような回路例により、上述した論理部58の動作を実現できる。 For example, as shown in FIG. 14, the logic unit 58 includes a rising edge detector 581 that detects the rising edge of the output of the third comparator 57, an inverter 582 that detects the falling edge of the output of the first comparator 51, and a and a rising edge detector 583 . Further, the logic section 58 includes a flip-flop 586 that inputs the output of the rising edge detector 581 to the set terminal via an OR circuit 584, and performs a counting operation while the output of the flip-flop 586 is at a high level to count a predetermined time T60. It has a timer 587 that Further, the logic section 58 has a one-shot circuit 588 and a delay device 589 for outputting a pulse of a predetermined width when the timer 587 counts the predetermined time T60. The delay device 589 outputs a reset signal to the flip-flop 586 when the over-restriction detection signal is output, and delays the flip-flop 586 so that the set signal is output again after the reset. The output of rising edge detector 583 is input to the reset terminal of flip-flop 586 via OR circuit 585 , and the output of delay 589 is sent to two OR circuits 584 and 585 . The delay device 589 should provide a delay (for example, 100 ns) that does not make the operation of the timer 587 unstable. With such a circuit example, the operation of the logic section 58 described above can be realized.

以上のように、実施形態7の電源装置1Fによれば、実施形態1と同様の動作によって、出力電流Ioutに抑制された範囲のリップル(僅かなリップル)が生じる均衡状態とされる。さらに、実施形態7の電源装置1Fによれば、均衡状態となった後、論理部58による参照電圧Vrefの絞り込み抑制の制御が行われる。出力電流Ioutに僅かなリップルが含まれる均衡状態となった後、何らかの変動要素があると、出力電流Ioutのリップルがより小さくなって、トランジスタM1で損失が大きくなる状態へ遷移する恐れが生じる。しかし、論理部58の制御によって、ソース電圧V_MOS_Sのボトム電圧が第2の分圧電圧V59と第1の分圧電圧V53との間にある時間が長くなると、参照電圧Vrefを上げて出力電流Ioutのリップルを僅かに大きくする。これにより、出力電流Ioutのリップルの大きさは、第1の分圧電圧V53によって設定される割合(例えば10%)から外れていくことが抑制される。このような制御により、出力電流Ioutのリップルが抑制され、かつ、トランジスタM1の損失が最小となる状態を、より安定的に維持することができる。 As described above, according to the power supply device 1F of the seventh embodiment, by the same operation as in the first embodiment, the output current Iout is brought into a balanced state in which ripples (slight ripples) within a suppressed range are generated. Furthermore, according to the power supply device 1F of the seventh embodiment, after the balanced state is reached, the logic unit 58 controls the suppression of narrowing down of the reference voltage Vref. After reaching a balanced state in which the output current Iout includes a small amount of ripple, if there is some variable factor, the ripple in the output current Iout becomes smaller, which may cause a transition to a state in which the loss in the transistor M1 increases. However, if the time during which the bottom voltage of the source voltage V_MOS_S is between the second divided voltage V59 and the first divided voltage V53 becomes longer under the control of the logic unit 58, the reference voltage Vref is increased to increase the output current Iout. slightly increase the ripple of . This suppresses the magnitude of the ripple of the output current Iout from deviating from the ratio (eg, 10%) set by the first divided voltage V53. Such control makes it possible to more stably maintain the state in which the ripple of the output current Iout is suppressed and the loss of the transistor M1 is minimized.

なお、実施形態7の電源装置1Fでは、第2の分圧電圧V59を生成し、これとソース電圧V_MOS_Sとの比較結果を利用して、第1比較器51の出力が無い期間を計数していた。しかし、第2の分圧電圧V59及び第3比較器57は設けずに、第1比較器51の前回のハイレベルの出力から、第1比較器51のハイレベルの出力が無い期間を計数し、この期間に基づき、絞り過ぎの検出を同様に行ってもよい。また、実施形態7の論理部58は、タイマー587を用いて期間を計数する構成を採用したが、タイマー587を用いずに、出力電圧VLED-に含まれるリップルの周期を用いて期間の判別を行うようにしてもよい。これらの構成を採用した具体的な一例が、図16の変形例である。実施形態7の論理部58は、図16の論理部58Gに変更してもよい。図16の変形例を採用する場合、第2の分圧電圧V59を生成する構成と、第3比較器57は不要となる。 In the power supply device 1F of the seventh embodiment, the second divided voltage V59 is generated, and the comparison result between this and the source voltage V_MOS_S is used to count the period during which there is no output from the first comparator 51. rice field. However, without providing the second divided voltage V59 and the third comparator 57, the period in which there is no high level output from the first comparator 51 is counted from the previous high level output of the first comparator 51. , based on this period, the detection of over-stopping may be similarly performed. In addition, although the logic unit 58 of the seventh embodiment employs a configuration that counts the period using the timer 587, the period can be determined using the cycle of the ripple included in the output voltage VLED− without using the timer 587. You can do it. A specific example employing these configurations is the modified example of FIG. The logic part 58 of Embodiment 7 may be changed to the logic part 58G of FIG. 16, the configuration for generating the second divided voltage V59 and the third comparator 57 are not required.

(変形例)
図16は、論理部の変形例を示す回路図である。図17は、図16の論理部の動作を説明するタイムチャートである。
(Modification)
FIG. 16 is a circuit diagram showing a modification of the logic section. FIG. 17 is a time chart explaining the operation of the logic part of FIG.

変形例の論理部58Gは、期間の判定基準を設けるために、出力電圧VLED-と2つの基準電圧V1、V2とを比較する2つのコンパレータ591、592及び2つのワンショット回路593、594を有する。基準電圧V1、V2は、出力電圧VLED-に生じるリップル電圧のボトム電圧と上端電圧との間の大きさになるように生成回路E61、E62により生成される。これらによって、略リップル周期の2つのトリガ信号Trg1、Trg2を生成することができる。 The modified logic section 58G has two comparators 591, 592 and two one-shot circuits 593, 594 that compare the output voltage VLED− with two reference voltages V1, V2 to provide a period criterion. . The reference voltages V1 and V2 are generated by the generation circuits E61 and E62 so as to be between the bottom voltage and the top voltage of the ripple voltage generated in the output voltage VLED-. With these, two trigger signals Trg1 and Trg2 having substantially ripple cycles can be generated.

さらに、論理部58Gは、第1比較器51の出力の立上りを検出してトリガ信号Trg3を出力するワンショット回路595と、トリガ信号Trg3をセット端子に入力し、トリガ信号Trg1をリセット端子に入力するフリップフロップ596とを有する。これにより、第1比較器51のハイレベルの出力がある場合に、トリガ信号Trg2と重なるリップル検出信号DR’を、フリップフロップ596から出力することができる。 Further, the logic unit 58G has a one-shot circuit 595 that detects the rise of the output of the first comparator 51 and outputs a trigger signal Trg3, and inputs the trigger signal Trg3 to the set terminal and inputs the trigger signal Trg1 to the reset terminal. and a flip-flop 596 that As a result, when there is a high level output from the first comparator 51, the flip-flop 596 can output the ripple detection signal DR' overlapping with the trigger signal Trg2.

さらに、論理部58Gは、リップル検出信号DR’をD端子に受け、トリガ信号Trg2をクロック端子に受けるDフリップフロップ597を有する。これにより、トリガ信号Trg2をクロック信号として、一回のリップル周期中に、第1比較器51のハイレベル出力が有るか否かの検出結果を、Dフリップフロップ597で維持することができる。これにより、Dフリップフロップ597から、上記の検出結果が維持された(リップル周期の期間維持された)リップル検出ホールド信号DR’_Hと、これを反転したリップル検出ホールド信号DR’_HBが出力される。 Further, the logic section 58G has a D flip-flop 597 that receives the ripple detection signal DR' at its D terminal and the trigger signal Trg2 at its clock terminal. As a result, the D flip-flop 597 can maintain the detection result as to whether or not there is a high level output from the first comparator 51 during one ripple period using the trigger signal Trg2 as a clock signal. As a result, the D flip-flop 597 outputs the ripple detection hold signal DR'_H in which the above detection result is maintained (maintained for the period of the ripple period) and the ripple detection hold signal DR'_HB which is the inversion thereof. .

さらに、論理部58Gは、2つの入力端子に、トリガ信号Trg1と、リップル検出ホールド信号DR’_HBとを受けるAND回路598を有し、AND回路598から絞り過ぎ検出信号を出力する。 Further, the logic section 58G has an AND circuit 598 that receives the trigger signal Trg1 and the ripple detection hold signal DR'_HB at its two input terminals, and outputs an over-diaphragm detection signal from the AND circuit 598.

上記構成の論理部58Gによれば、上述した各部の動作により、図17に示すように信号が生成され、これにより、ソース電圧V_MOS_Sが、リップル周期の間、第1の分圧電圧V53を下回らない場合に、絞り過ぎ信号が出力される。そして、絞り過ぎ信号により、参照電圧Vrefが僅かに上昇し、出力電流Ioutのリップルが僅かに大きくなる。これにより、出力電流Ioutのリップルの大きさが、第1の分圧電圧V53によって設定される割合(例えば10%)から外れていくことが抑制される。このような制御により、出力電流Ioutのリップルが抑制され、かつ、トランジスタM1の損失が最小となる状態を、より安定的に維持することができる。 According to the logic section 58G configured as described above, the operation of each section described above generates a signal as shown in FIG. If not, an over-aperture signal is output. Then, the over-throttling signal causes the reference voltage Vref to rise slightly and the ripple of the output current Iout to slightly increase. This suppresses the amount of ripple in the output current Iout from deviating from the ratio (for example, 10%) set by the first divided voltage V53. Such control makes it possible to more stably maintain the state in which the ripple of the output current Iout is suppressed and the loss of the transistor M1 is minimized.

以上、本発明の各実施形態について説明した。しかし、本発明は上記の実施形態に限られない。例えば、上記実施形態では、電圧変換回路からリップルを含んだ直流電圧が出力される第1電位点として、低電位側の出力端子tb(トランジスタM1のドレイン電圧)を適用した例を示した。しかし、本発明に係る第1電位点は、電圧変換回路の高電位側の出力部から電流制御部までの出力電流の電流経路上であれば、どこに設定されてもよい。また、上記実施形態では、出力電流の大きさを示す電流検出電圧として、ソース電圧V_MOS_Sを適用した例を示した。しかし、電流検出電圧は、これに限られず、電流検出要素(電流検出抵抗など)が、出力電流経路上の別の箇所に設けられた場合には、そこから電流検出電圧を入力する構成としてもよい。例えば、上記実施形態では、定電流回路が電流検出抵抗R1を有する構成を示した。しかし、定電流回路は、電流検出抵抗R1が省略される一方、出力端子ta、tbに接続される負荷を電流検出抵抗R1の代わりに利用して、電流検出電圧を生成する構成としてもよい。また、上記実施形態では、第1比較器~第3比較器をコンパレータとして説明したが、差動回路又は論理回路を組み合わせて比較を行う構成としてもよい。 Each embodiment of the present invention has been described above. However, the invention is not limited to the above embodiments. For example, in the above embodiment, an example is shown in which the output terminal tb on the low potential side (drain voltage of the transistor M1) is applied as the first potential point at which the DC voltage including ripple is output from the voltage conversion circuit. However, the first potential point according to the present invention may be set anywhere on the current path of the output current from the high potential side output section of the voltage conversion circuit to the current control section. Further, in the above embodiment, an example is shown in which the source voltage V_MOS_S is applied as the current detection voltage indicating the magnitude of the output current. However, the current detection voltage is not limited to this, and if a current detection element (such as a current detection resistor) is provided at another location on the output current path, the current detection voltage may be input from there. good. For example, in the above embodiments, the constant current circuit has the current detection resistor R1. However, the constant current circuit may be configured to omit the current detection resistor R1 and use loads connected to the output terminals ta and tb instead of the current detection resistor R1 to generate the current detection voltage. Further, in the above embodiment, the first to third comparators are explained as comparators, but the configuration may be such that differential circuits or logic circuits are combined for comparison.

また、上記実施形態では、発光ダイオードを駆動する電源装置に本発明を適用した例を示したが、本発明に係る電源装置は、照明用の有機EL(Electro Luminescence)素子を駆動する電源装置に適用してもよいし、その他、一定の電流を消費する任意の負荷を駆動する電源装置に適用してもよい。また、DC/DCコンバータとしては、フォワード式のコンバータ又は非絶縁型の昇降圧コンバータなど、様々な変形例を適用できる。その他、電流制御用のトランジスタの種類、電流回路が制御する電流値に変動を加える変動付加部の構成など、実施形態で具体的に示した構成は、発明の趣旨を逸脱しない範囲で適宜変更可能である。 Further, in the above-described embodiment, an example in which the present invention is applied to a power supply device that drives a light-emitting diode is shown, but the power supply device according to the present invention is also applicable to a power supply device that drives an organic EL (Electro Luminescence) element for lighting. In addition, it may be applied to a power supply device that drives any load that consumes a constant current. Also, as the DC/DC converter, various modifications such as a forward converter or a non-isolated buck-boost converter can be applied. In addition, the configurations specifically shown in the embodiments, such as the type of current control transistor and the configuration of the variation addition unit that adds variation to the current value controlled by the current circuit, can be changed as appropriate without departing from the spirit of the invention. is.

1,1A,1B,1C,1D,1E,1F・・・電源装置、2・・・整流回路、11・・・DC/DCコンバータ、14・・・制御回路、21・・・定電流回路、22・・・エラーアンプ、25・・・最低電位クランプ回路、31,131,231,331・・・ボトム電圧制御部、32,232・・・損失検出回路、33,134・・・ボトム検出部、34,35・・・電圧保持部、36,135・・・減算器、37,137・・・コンパレータ、61・・・発光ダイオード、132,233・・・リップル検出回路、133・・・ピーク検出部、137D,235,334・・・電流アンプ、234・・・誤差演算器、236・・・電圧源、332・・・ボトム電圧検出部、333・・・基準回路、AC・・・交流電源、Cout・・・出力コンデンサ、Cr,Crb・・・コンデンサ、T0・・・トランス、M0・・・スイッチング素子、M1・・・トランジスタ(電流制御部)、R1・・・電流検出抵抗、SW1,SW2・・・スイッチ、ta,tb・・・出力端子、I1~I4,I11~I13・・・電流源、Iout・・・出力電流、Vref・・・参照電圧、VD・・・均衡電圧、VDref・・・基準電圧、VLED+,VLED-・・・出力電圧、V_MOS_S・・・ソース電圧、50・・・電流制御回路、SW1,SW2E,SW3・・・スイッチ、51・・・第1比較器、52・・・第2比較器、57・・・第3比較器、53,59・・・分圧回路、58,58G・・・論理部、587・・・タイマー 1, 1A, 1B, 1C, 1D, 1E, 1F power supply device 2 rectifier circuit 11 DC/DC converter 14 control circuit 21 constant current circuit 22... error amplifier, 25... lowest potential clamp circuit, 31, 131, 231, 331... bottom voltage control section, 32, 232... loss detection circuit, 33, 134... bottom detection section , 34, 35... Voltage holding unit 36, 135... Subtractor 37, 137... Comparator 61... Light emitting diode 132, 233... Ripple detection circuit 133... Peak Detector 137D, 235, 334 Current amplifier 234 Error calculator 236 Voltage source 332 Bottom voltage detector 333 Reference circuit AC Alternating current Power supply, Cout... output capacitor, Cr, Crb... capacitor, T0... transformer, M0... switching element, M1... transistor (current control unit), R1... current detection resistor, SW1 , SW2... switch, ta, tb... output terminal, I1 to I4, I11 to I13... current source, Iout... output current, Vref... reference voltage, VD... balance voltage, VDref...reference voltage, VLED+, VLED-...output voltage, V_MOS_S...source voltage, 50...current control circuit, SW1, SW2E, SW3...switches, 51...first comparator , 52... second comparator, 57... third comparator, 53, 59... voltage dividing circuit, 58, 58G... logic section, 587... timer

Claims (12)

交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路と、
出力電流が流れる第1電流経路上に設けられ、前記第1電流経路の電流を制御する電流制御部と、
前記第1電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、前記出力電流の大きさを示す電流検出電圧とに基づいて、前記出力電流に生じるリップルが抑制されるように前記電流制御部を駆動する電流制御回路と、
を備え
前記電流制御回路は、
参照電圧を保持する電圧保持部と、
前記参照電圧と前記電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記参照電圧を引下げ可能な引下げ回路と、
前記参照電圧を分圧した第1分圧電圧を生成する第1分圧回路と、
前記第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記引下げ回路に前記参照電圧を引下げさせる第1比較器と、
を有することを特徴とする電源装置。
a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals;
a current control unit provided on a first current path through which an output current flows and controlling the current in the first current path;
a voltage at a first potential point set on a path from a high-potential-side output section of the voltage conversion circuit to the current control section in the first current path; and a current detection voltage indicating magnitude of the output current. a current control circuit that drives the current control unit so as to suppress ripples occurring in the output current based on;
with
The current control circuit is
a voltage holding unit that holds a reference voltage;
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage is reduced;
a pull-down circuit capable of pulling down the reference voltage;
a first voltage dividing circuit that divides the reference voltage to generate a first divided voltage;
a first comparator that compares the first divided voltage and the current detection voltage and causes the reduction circuit to reduce the reference voltage when the current detection voltage is lower than the first divided voltage;
A power supply device comprising:
前記電流制御回路は、前記第1電位点のリップル電圧のボトム電圧が最小の電圧である均衡電圧に収束するように、前記電流制御部を駆動することを特徴とする請求項1記載の電源装置。 2. The power supply device according to claim 1, wherein the current control circuit drives the current control unit so that the bottom voltage of the ripple voltage at the first potential point converges to a minimum equilibrium voltage. . 前記電流制御回路は、
前記参照電圧を引上げ可能な第1引上げ回路と、
予め定められた基準電圧と記第1電位点の電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記第1引上げ回路に前記参照電圧を引上げさせる第2比較器と、
を有することを特徴とする請求項1又は請求項2に記載の電源装置。
The current control circuit is
a first pull-up circuit capable of pulling up the reference voltage;
A second comparison for comparing a predetermined reference voltage with the voltage at the first potential point, and causing the first pull-up circuit to pull up the reference voltage when the voltage at the first potential point is higher than the reference voltage. vessel and
3. The power supply device according to claim 1 or 2 , characterized by comprising:
前記基準電圧は、前記出力電流のリップルがゼロとなる前記第1電位点の電圧よりも高
く、
前記第1分圧回路の分圧比は、1-(前記出力電流の上端値に対する許容されるリップル電流の大きさの割合)に設定されていることを特徴とする請求項記載の電源装置。
the reference voltage is higher than the voltage at the first potential point at which the ripple of the output current is zero;
4. The power supply device according to claim 3 , wherein the voltage dividing ratio of said first voltage dividing circuit is set to 1-(ratio of magnitude of allowable ripple current to upper limit value of said output current).
前記第1引上げ回路の電圧の引上げ能力よりも、前記引下げ回路の電圧の引下げ能力が低いことを特徴とする請求項又は請求項に記載の電源装置。 5. The power supply device according to claim 3 , wherein the voltage pull - down capability of the pull-down circuit is lower than the voltage pull-up capability of the first pull-up circuit. 前記電流制御回路は、
前記引下げ回路の電圧の引下げ能力よりも低い能力で前記参照電圧を引上げ可能な第2引上げ回路と、
前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせる論理部と、
を更に備えることを特徴とする請求項から請求項のいずれか一項に記載の電源装置。
The current control circuit is
a second pull-up circuit capable of pulling up the reference voltage with a capability lower than the voltage pull-down capability of the pull-down circuit;
a logic unit that causes the second pull-up circuit to pull up the reference voltage when the period during which the current detection voltage does not fall below the first divided voltage exceeds a predetermined period;
6. The power supply device according to any one of claims 1 to 5 , further comprising:
前記電流制御回路は、
前記引下げ回路の電圧の引下げ能力よりも低い能力で前記参照電圧を引上げ可能な第2引上げ回路と、
前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせる論理部と、
前記参照電圧を分圧し、前記第1分圧電圧よりも高い第2分圧電圧を生成する第2分圧回路と、
前記第2分圧電圧と前記電流検出電圧とを比較する第3比較器と、
を更に備え、
前記論理部は、
前記第2比較器の比較結果と前記第3比較器の比較結果とに基づき、前記電流検出電圧が前記第2分圧電圧を下回ってから、前記電流検出電圧が前記第1分圧電圧を下回らない期間が所定期間を超えた場合に、前記第2引上げ回路に前記参照電圧を引上げさせることを特徴とする請求項記載の電源装置。
The current control circuit is
a second pull-up circuit capable of pulling up the reference voltage with a capability lower than the voltage pull-down capability of the pull-down circuit;
a logic unit that causes the second pull-up circuit to pull up the reference voltage when a period during which the current detection voltage does not fall below the first divided voltage exceeds a predetermined period;
a second voltage dividing circuit that divides the reference voltage and generates a second divided voltage that is higher than the first divided voltage;
a third comparator that compares the second divided voltage and the current detection voltage;
further comprising
The logic unit
Based on the comparison result of the second comparator and the comparison result of the third comparator, it is determined whether the current detection voltage falls below the first divided voltage after the current detection voltage falls below the second divided voltage. 4. The power supply device according to claim 3 , wherein said second pull-up circuit pulls up said reference voltage when said non-current period exceeds a predetermined period.
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路と、
出力電流が流れる第1電流経路上に設けられ、前記第1電流経路の電流を制御する電流制御部と、
前記第1電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、前記出力電流の大きさを示す電流検出電圧とに基づいて、前記出力電流に生じるリップルが抑制されるように前記電流制御部を駆動する電流制御回路と、
を備え、
前記電流制御回路は、
参照電圧を保持する電圧保持部と、
前記参照電圧と前記電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記第1電位点の電圧を検出電圧として入力し、異なるタイミングの前記検出電圧の比較に基づいて、前記参照電圧を制御するボトム電圧制御部と、
を有し、
前記第1電位点のリップル電圧のボトム電圧が最小の電圧である均衡電圧に収束するように、前記電流制御部を駆動することを特徴とする電源装置。
a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals;
a current control unit provided on a first current path through which an output current flows and controlling the current in the first current path;
a voltage at a first potential point set on a path from a high-potential-side output section of the voltage conversion circuit to the current control section in the first current path; and a current detection voltage indicating magnitude of the output current. a current control circuit that drives the current control unit so as to suppress ripples occurring in the output current based on;
with
The current control circuit is
a voltage holding unit that holds a reference voltage;
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage is reduced;
a bottom voltage control unit that inputs the voltage at the first potential point as a detection voltage and controls the reference voltage based on comparison of the detection voltages at different timings;
has
A power supply device , wherein the current control unit is driven such that the bottom voltage of the ripple voltage at the first potential point converges to a minimum voltage, ie, an equilibrium voltage .
前記電流制御回路は、
前記電圧保持部が保持する参照電圧に変動を加える変動付加部を更に備えることを特徴とする請求項記載の電源装置。
The current control circuit is
9. The power supply device according to claim 8 , further comprising a variation adding section that adds variation to the reference voltage held by said voltage holding section.
前記一対の出力端子間に照明装置が接続される請求項1から請求項のいずれか一項に記載の電源装置。 The power supply device according to any one of claims 1 to 9 , wherein a lighting device is connected between the pair of output terminals. 交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置に搭載され、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動する半導体集積回路であって、
参照電圧と前記出力電流の大きさを示す電流検出電圧との差が小さくなるように前記電流制御部に駆動信号を出力する差動回路と、
前記参照電圧を分圧した第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記参照電圧を降下させる第1比較器と、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、予め定められた基準電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記参照電圧を上昇させる第2比較器と、
を備えることを特徴とする半導体集積回路。
It is installed in a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, and drives a current control unit that can control the current of the current path through which the output current flows. A semiconductor integrated circuit,
a differential circuit that outputs a drive signal to the current controller so that the difference between the reference voltage and the current detection voltage indicating the magnitude of the output current is reduced;
a first comparator that compares a first divided voltage obtained by dividing the reference voltage with the current detection voltage and reduces the reference voltage when the current detection voltage is lower than the first divided voltage;
comparing a voltage at a first potential point set on a current path through which the output current flows from the high-potential-side output section of the voltage conversion circuit to the current control section with a predetermined reference voltage; a second comparator for increasing the reference voltage when the voltage at the first potential point is higher than the reference voltage;
A semiconductor integrated circuit comprising:
交流電源から直流電圧を生成し、前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置において、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動し、前記出力電流に生じるリップルを抑制するリップル抑制方法であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との差が小さくなるように前記電流制御部に駆動信号を出力する一方、
前記参照電圧を分圧した第1分圧電圧と前記電流検出電圧とを比較し、前記第1分圧電圧よりも前記電流検出電圧が低い場合に前記参照電圧を降下させ、
前記出力電流が流れる電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御部までの経路上に設定された第1電位点の電圧と、予め定められた基準電圧とを比較し、前記基準電圧よりも前記第1電位点の電圧が高い場合に前記参照電圧を上昇させることを特徴とするリップル抑制方法。
In a power supply device having a voltage conversion circuit that generates a DC voltage from an AC power supply and outputs the DC voltage between a pair of output terminals, driving a current control unit capable of controlling a current in a current path through which the output current flows, A ripple suppression method for suppressing ripple generated in an output current,
while outputting a drive signal to the current control unit so that the difference between the current detection voltage indicating the magnitude of the output current and the reference voltage becomes small;
comparing a first divided voltage obtained by dividing the reference voltage with the current detection voltage, and decreasing the reference voltage when the current detection voltage is lower than the first divided voltage;
comparing a voltage at a first potential point set on a current path through which the output current flows from the high-potential-side output section of the voltage conversion circuit to the current control section with a predetermined reference voltage; and increasing the reference voltage when the voltage at the first potential point is higher than the reference voltage.
JP2018211614A 2017-12-28 2018-11-09 Power supply device, semiconductor integrated circuit and ripple suppression method Active JP7201900B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW107145894A TW201931743A (en) 2017-12-28 2018-12-19 Power supply device, semiconductor integrated circuit, and ripple suppression method
EP18215206.6A EP3506475A1 (en) 2017-12-28 2018-12-21 Power supply device, semiconductor integrated circuit, and method for suppressing ripple component
KR1020180167173A KR20190080763A (en) 2017-12-28 2018-12-21 Power supply, semiconductor integrated circuit, and method for ripple suppression
US16/231,538 US10536082B2 (en) 2017-12-28 2018-12-23 Power supply device, semiconductor integrated circuit, and method for suppressing ripple component
CN201811627978.5A CN109980960A (en) 2017-12-28 2018-12-28 Power supply device, semiconductor integrated circuit and pulsation suppressing method
JP2022204002A JP7448853B2 (en) 2017-12-28 2022-12-21 semiconductor integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017252780 2017-12-28
JP2017252780 2017-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022204002A Division JP7448853B2 (en) 2017-12-28 2022-12-21 semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2019121359A JP2019121359A (en) 2019-07-22
JP7201900B2 true JP7201900B2 (en) 2023-01-11

Family

ID=67306417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211614A Active JP7201900B2 (en) 2017-12-28 2018-11-09 Power supply device, semiconductor integrated circuit and ripple suppression method

Country Status (2)

Country Link
JP (1) JP7201900B2 (en)
TW (1) TW201931743A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256384B2 (en) 2019-06-05 2023-04-12 ミツミ電機株式会社 Power supply device, semiconductor integrated circuit and ripple suppression method
CN110535329B (en) 2019-08-29 2022-03-04 昂宝电子(上海)有限公司 System and method for reducing power loss of power converter
CN112788812B (en) * 2019-11-07 2023-07-18 华润微集成电路(无锡)有限公司 Linear LED driving system and driving method
TWI715387B (en) * 2019-12-30 2021-01-01 宏碁股份有限公司 Driving circuit of lighting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140354186A1 (en) 2013-06-04 2014-12-04 Shanghai Bright Power Semiconductor Co., Ltd. Current ripple canceling led driver
CN106211484A (en) 2016-08-31 2016-12-07 杰华特微电子(杭州)有限公司 A kind of ripple eliminates circuit and applies its LED control circuit
US20170070143A1 (en) 2015-09-04 2017-03-09 Leadtrend Technology Corporation Ripple Suppressor
US20170215238A1 (en) 2016-01-26 2017-07-27 Fairchild Korea Semiconductor Ltd. Led lighting circuit with ripple reducer
US20170318639A1 (en) 2016-04-29 2017-11-02 Silergy Semiconductor Technology (Hangzhou) Ltd Control circuit, control method and led driving circuit thereof
JP2017224586A (en) 2016-06-13 2017-12-21 モスウェイ セミコンダクター リミテッドMosway Semiconductor Ltd Direct drive LED lighting circuit and monolithic integrated circuit used therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140354186A1 (en) 2013-06-04 2014-12-04 Shanghai Bright Power Semiconductor Co., Ltd. Current ripple canceling led driver
US20170070143A1 (en) 2015-09-04 2017-03-09 Leadtrend Technology Corporation Ripple Suppressor
US20170215238A1 (en) 2016-01-26 2017-07-27 Fairchild Korea Semiconductor Ltd. Led lighting circuit with ripple reducer
US20170318639A1 (en) 2016-04-29 2017-11-02 Silergy Semiconductor Technology (Hangzhou) Ltd Control circuit, control method and led driving circuit thereof
JP2017224586A (en) 2016-06-13 2017-12-21 モスウェイ セミコンダクター リミテッドMosway Semiconductor Ltd Direct drive LED lighting circuit and monolithic integrated circuit used therefor
CN106211484A (en) 2016-08-31 2016-12-07 杰华特微电子(杭州)有限公司 A kind of ripple eliminates circuit and applies its LED control circuit

Also Published As

Publication number Publication date
TW201931743A (en) 2019-08-01
JP2019121359A (en) 2019-07-22

Similar Documents

Publication Publication Date Title
JP7448853B2 (en) semiconductor integrated circuit
JP7201900B2 (en) Power supply device, semiconductor integrated circuit and ripple suppression method
EP2364064B1 (en) LED lighting device
TWI611726B (en) System and method for current regulation in a light emitting diode illumination system
JP6256839B2 (en) Light emitting diode drive device and semiconductor device
JP6391429B2 (en) Switching converter, control circuit thereof, control method, lighting apparatus using the same, and electronic apparatus
US9247601B2 (en) Light emitting device control circuit with dimming function and control method thereof
US9578699B2 (en) Control circuit
TWI470908B (en) Control circuit, time calculating unit, and operating method for control circuit
CN107426880B (en) LED current ripple eliminating circuit, method and chip thereof, and LED equipment
JP6141211B2 (en) Light source driving device and lighting apparatus
TWI470914B (en) An output current control circuit for a power converter
JP6358013B2 (en) Power supply device and lighting device
JP6694408B2 (en) LED power supply device and LED lighting device
JP5854940B2 (en) Constant current control power supply, constant current control method, and constant current control device
JP7256384B2 (en) Power supply device, semiconductor integrated circuit and ripple suppression method
JP6182105B2 (en) Light source driving device and lighting apparatus
JP2018073702A (en) Illumination device and lighting fixture
JP2020109775A (en) Lighting device and illumination tool
JP2017010686A (en) Lighting device and luminaire using the same
JP2015201255A (en) Led power supply device and led illumination device
JP6365162B2 (en) Power supply device and lighting device
JP6825704B2 (en) Power converters, lighting fixtures, electrical equipment
JP6900845B2 (en) lighting equipment
CN112566298A (en) Light source driving device, method and light source equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7201900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150