JP7197212B2 - 情報処理装置、情報処理方法及びプログラム - Google Patents

Description

本発明は、同一ホストマシン上の仮想マシン間で通信を行う情報処理装置、情報処理方法及びプログラムに関する。

コンピュータなどの情報機器では、１台のコンピュータ上で複数のコンピュータやオペレーティングシステム（ＯＳ）を動作させる場合や、別のアーキテクチャ用のソフトウェアを動作させる場合に、仮想マシンが用いられている。仮想マシンが動く情報機器（以下、「ホストマシン」という）は、ランダムアクセスメモリ（ＲＡＭ）などを用いて仮想マシンを動かしている。仮想マシンは、他の仮想マシンやコンピュータと通信を行うことができる。ホストマシン上に仮想マシンが複数存在する場合、仮想マシンは他の仮想マシンと通信が可能である。しかし、同一のホストマシン上の仮想マシン同士であっても、仮想マシン間の通信は、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）などのネットワーク通信プロトコルを使用する必要がある。ＴＣＰ／ＩＰ規格では、アプリケーション層、トランスポート層、インターネット層、ネットワークインタフェース層などの複数の階層を介して通信を行っている。

同一ホストマシン上の仮想マシン間のデータ通信について、例えば、特許文献１と特許文献２が挙げられる。特許文献１は、同一ホストマシン上の仮想マシン間で通信を行う場合に、メモリアクセスで通信を行うことにより各通信階層の制御処理による通信のオーバヘッドを削減できる情報処理装置を開示している。特許文献２は、ホスト計算機上の仮想計算機間のデータ通信を可能とするためにハイパーバイザ・コール（ＨＶＣ）を用いて通知を行うハイパーバイザプログラムを開示している。

特開２０１９－１６４６６１号公報 国際公開第２０１９／０１２９５８号

上述のように、ホストマシン上の仮想マシン間の通信はＴＣＰ／ＩＰなどのネットワーク通信プロトコルを使用しているが、通信データ中の通信制御データが大きいため、通信する実データが少ないときに通信効率が低下し、複数の通信処理層を経由する必要があるため、通信処理のオーバヘッドが大きい。また、ネットワーク通信用の入出力（Ｉ／Ｏ）は他のＩ／Ｏ処理と比較して優先度が低いため、システムのＩ／Ｏ負荷が高くなったときに通信性能が低下しやすい。このため、従来の技術では同一ホストマシン上の仮想マシン同士で頻繁に通信を実行する必要がある場合、高性能な通信を実現することが困難であるという課題があった。

この課題を改善する先行技術として、特許文献１が挙げられる。特許文献１は、ネットワーク通信プロトコルではなくメモリアクセスのプロトコルを用いて仮想マシン間での通信を行う通信方法を開示しており、この通信方法により同一ホストマシン上の仮想マシン同士で高速な通信が可能となる。特許文献１による通信手段の実施例では、仮想通信メモリを実装しており、仮想ハードディスク（ＶＨＤ又はＶＨＤＸ）でフォーマットした仮想メモリを仮想マシンに定義した通信用メモリに対応させている。換言すれば、通信用メモリドライバをＲＡＭディスクドライバとしてホストマシンにインストールして仮想通信用メモリをＲＡＭディスクとして作成し、ＲＡＭディスクを仮想マシン用の仮想ディスクボリュームとして設定している。これにより、仮想マシンの通信用メモリを仮想ディスクボリュームとして仮想マシンに実装し、ホストマシン上の仮想通信用メモリ（又は、ＲＡＭディスク）との対応付けを行っている。この実施例によるホストマシン上の仮想通信用メモリと仮想マシン上の通信用メモリの実装方法は、仮想マシンの実現方式に依存しないため、仮想マシンに動作環境を適用するハイパーバイザプログラム（Hyper-VやVMwareなど）が異なっていても、ハイパーバイザプログラムや通信手段を実装したアプリケーションを改造することなく実装することが可能という利点がある。

但し、データ通信で使用されるパケット値のデータ容量は一般的には最大で６４ＫＢであり、実際に使用するメモリ容量は制御用領域を含めても数メガバイト以下であるのに対して、特許文献１では通信用として使用する仮想ディスクボリュームを仮想マシン毎に設定する必要があり、一般的な仮想マシンに設定可能な仮想ディスクボリュームの記憶容量は１ＧＢ単位であることから、データ通信を行う仮想マシン毎に最低でも１ＧＢ強のメモリリソースが必要になるとともに、メモリリソースの確保がボトルネックとなり、ホストマシン上に多数の仮想マシンを定義した場合に、仮想マシン間の通信手段を実装することが困難である。また、特許文献２は、送信側の仮想計算機からのＨＶＣを用いた送信メモリ領域の通知を受信し、受信側の仮想計算機からのＨＶＣを用いた受信メモリ領域の通知を受信し、送信メモリ領域にあるデータを受信メモリ領域にコピーするハイパーバイザプログラムを開示しているが、メモリリソースを確保して仮想計算機間の通信手段を実装する困難性を解消するものではない。

本発明は、上述の課題を解決する情報処理装置、情報処理方法及びプログラムを提供することを目的とする。

本発明の第一の態様は、制御部と、通信用メモリを備えた複数の仮想マシンと、複数の仮想マシン間で通信される実データと、複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶するシステムメモリと、複数の仮想マシン間の通信を行わせる通信用メモリドライバと、により構成される情報処理装置である。制御部は、データブロック管理テーブルを参照して通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、仮想通信用メモリに複数の仮想マシンの通信用メモリと対応付けて複数の仮想メモリを生成し、データテーブルを参照して複数の仮想マシン間の通信を制御し、データブロック管理テーブルを更新する。

本発明の第二の態様は、通信用メモリを備えた複数の仮想マシンと、複数の仮想マシン間の通信を行わせる通信用メモリドライバを搭載し、複数の仮想マシン間で通信される実データと、複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶した情報処理装置に適用される情報処理方法である。情報処理方法は、データブロック管理テーブルを参照して通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、仮想通信用メモリに複数の仮想マシンの通信用メモリと対応付けて複数の仮想メモリを生成し、データテーブルを参照して、複数の仮想マシン間の通信を制御し、データブロック管理テーブルを更新する。

本発明の第三の態様は、通信用メモリを備えた複数の仮想マシンと、複数の仮想マシン間の通信を行わせる通信用メモリドライバを搭載し、複数の仮想マシン間で通信される実データと、複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶した情報処理装置のコンピュータに適用されるプログラムである。プログラムは、情報処理装置のコンピュータにより、データブロック管理テーブルを参照して通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、仮想通信用メモリに複数の仮想マシンの通信用メモリと対応付けて複数の仮想メモリを生成し、データテーブルを参照して、複数の仮想マシン間の通信を制御し、データブロック管理テーブルを更新する。

本発明によれば、ホストマシン上の仮想マシン間でのデータ通信を行うための通信手段の実装に必要となるメモリリソースを削減できるという効果が得られる。

本発明の一実施形態に係る情報処理装置の構成を示すブロック図である。 本発明の一実施形態に係る情報処理装置の機能を示すブロック図である。 本発明の一実施形態に係るコマンド及び宛先情報の一例を示すデータテーブルである。 本発明の一実施形態に係る通信用メモリのアドレスの一例を示すデータテーブルである。 本発明の一実施形態に係る仮想マシンの通信用メモリ及び通信用メモリドライバの論理ブロックアドレス（ＬＢＡ）の一例を示すデータテーブルである。 本発明の一実施形態に係る通信用メモリ記憶部で管理する識別データの一例を示すデータテーブルである。 本発明の一実施形態に係る仮想マシン間の通信において、仮想通信用メモリに書き込む仮想マシン間通信パケットデータの一例を示す。 本発明の一実施形態に係る仮想マシンの仮想通信用メモリの実メモリ割り当て状態に関するデータブロック管理テーブルの一例を示す。 本発明の一実施形態に係る情報処理装置の仮想通信用メモリに対する入出力処理の概要を示すフローチャートである。 本発明の一実施形態に係る情報処理装置の仮想通信用メモリに対する通常のファイルアクセス入出力処理を示すフローチャートである。 図１０に示される仮想通信用メモリに対する通常のファイルアクセス入出力処理における実メモリ割り当て済みアドレスに対する処理を示すフローチャートである。 本発明の一実施形態に係る情報処理装置のシステムメモリのデータ構造を示すブロック図である。 本発明の一実施形態に係る情報処理装置の制御部の最小構成を示すブロック図である。 本発明の一実施形態に係る情報処理方法を示すフローチャートである。

本発明に係る情報処理装置及び情報処理方法について実施例とともに添付図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る情報処理装置１の構成（物理的構成及び論理的構成）を示すブロック図である。情報処理装置１は、ハードウェア構成として少なくともプロセッサ（又は制御部）とメモリ（又は記憶部）を具備するものであり、所定のプログラムを実行することにより論理的構成が実装される。具体的には、情報処理装置１は、制御部１００と、システムメモリ２００と、通信用メモリドライバ３００と、仮想通信用メモリ４００と、第一仮想マシン５００と、第二仮想マシン６００と、を備える。なお、本実施形態における仮想マシンは、ホスト型でもよいし、ハイパーバイザ型でもよい。つまり、同一ホストマシン上で動作する仮想マシンであれば、仮想マシンの稼働方式や稼働数は問わない。本実施形態では説明を簡単にするため、ホストマシン上で動作する２台の仮想マシン間での通信を実装した構成としているが、新たに仮想マシンの定義を追加することで複数の仮想マシン間で通信を行うことができる。

制御部１００は、ＣＰＵ（Central Processing Unit）などのプロセッサを用いて構成される。制御部１００は、プログラムをメインメモリに展開し、プロセッサがプログラムを実行することにより所定の処理を実現する。本実施形態では、制御部１００は、プログラムを実行することで図２に示す機能を実現する。システムメモリ２００は、通信用メモリ記憶部２１０、通信データ記憶部２２０、データブロック管理部２３０を備える。

通信用メモリ記憶部２１０は、後述する図３乃至図５に示すデータテーブルを予め記憶している。また、通信用メモリ記憶部２１０は、種々の処理のコマンド（以下、「指示データ」という）や、識別ＩＤ、通信ＩＤなどの情報（以下、「識別データ」という）を、後述する図６のデータテーブルに記憶する。通信データ記憶部２２０は、第一仮想マシン５００と第二仮想マシン６００との間で通信される実データを記憶する。データブロック管理部２３０は、後述する図８のデータブロック管理テーブルを記憶する。

通信用メモリドライバ３００は、仮想通信用メモリ４００を生成する。制御部１００は、通信用メモリドライバ３００の機能を用いて所定プログラムを実行する。

仮想通信用メモリ４００は、第一仮想メモリ４１０及び第二仮想メモリ４２０を備える。なお、第一仮想メモリ４１０及び第二仮想メモリ４２０のフォーマットは、ＶＨＤやＶＨＤＸなど仮想メモリで使用できるフォーマットであれば、どのフォーマットを使用してもよい。また、第一仮想メモリ４１０及び第二仮想メモリ４２０は、第一通信用メモリ５２０及び第二通信用メモリ６２０と対応付けられている。

第一仮想マシン５００は、第一アプリケーション５１０と第一通信用メモリ５２０を備える。第一アプリケーション５１０は、第一仮想マシン５００が第二仮想マイン６００とデータの送受信を行う際、第一通信用メモリ５２０を通して送受信の命令を通信用メモリドライバ３００へ通知する。

第一通信用メモリ５２０は、第一アプリケーション５１０から通知された送受信の命令を通信用メモリドライバ３００へ通知して通信を行う。なお、第一通信用メモリ５２０は、後述するメモリ制御部１１０によって、第一仮想メモリ４１０とアドレスが対応付けられている。

第二仮想マシン６００は、第二アプリケーション６１０と第二通信用メモリ６２０を備える。第二アプリケーション６１０は、第二仮想マシン６００が第一仮想マシン５００とデータの送受信を行う際、第二通信用メモリ６２０を通して送受信の命令を通信用メモリドライバ３００へ通知する。

第二通信用メモリ６２０は、第二アプリケーション６１０から通知された送受信の命令を通信用メモリドライバ３００へ通知して通信を行う。なお、第二通信用メモリ６２０は、後述するメモリ制御部１１０によって、第二仮想メモリ４２０とアドレスが対応付けられている。

なお、システムメモリ２００及び通信用メモリドライバ３００は、物理的な記憶装置に対応し、仮想通信用メモリ４００は論理的（又は仮想的）な記憶領域に対応する。

図２は、本発明の一実施形態に係る情報処理装置１の制御部１００の機能を示すブロック図である。制御部１００は、所定プログラムを実行することにより、メモリ制御部１１０と、データ判定部１２０と、データ登録部１３０と、通信制御部１４０とを実装する。

メモリ制御部１１０は、仮想マシンと通信を行うための仮想の通信用メモリ（仮想通信用メモリ４００）を構成する。先ず、メモリ制御部１１０は、メインメモリから記憶領域を確保する代わりに、図１のデータブロック管理部２３０にあるデータブロック管理テーブル（図８）に初期値を設定することで、通信用メモリドライバ３００によりアクセスする仮想通信用メモリ４００を生成する。

メモリ制御部１１０は、図１のデータブロック管理部２３０にあるデータブロック管理テーブル（図８）のエントリを各仮想メモリに割り当てることで、仮想通信用メモリ４００に第一仮想メモリ４１０及び第二仮想メモリ４２０を生成する。

次に、メモリ制御部１１０は、仮想マシンを構成している機構（例えば、ハイパーバイザープログラムなど）が提供している標準機能を用いて、第一仮想メモリ４１０及び第二仮想メモリ４２０を、第一通信用メモリ５２０及び第二通信用メモリ６２０に対応付ける。

これにより、第一仮想マシン５００及び第二仮想マシン６００が、第一通信用メモリ５２０及び第二通信用メモリ６２０に対して入出力（Ｉ／Ｏ）処理を実行したときに、通信用メモリドライバ３００に第一通信用メモリ５２０及び第二通信用メモリ６２０への入出力（Ｉ／Ｏ）処理の要求が来るため、メモリ制御部１１０に入出力（Ｉ／Ｏ）制御情報を渡して仮想通信用メモリ４００に第一通信用メモリ５２０及び第二通信用メモリ６２０をアクセスさせる。

なお、本実施形態では、２台の仮想マシン間での通信を想定しているため、仮想通信用メモリ４００内に生成する仮想メモリは２台としているが、３台以上の複数の仮想マシン間での通信を行う場合、仮想マシンの台数に応じて複数の仮想メモリを生成する必要がある。この場合、メモリ制御部１１０は、複数の仮想メモリを複数の仮想マシンに備えられる通信用メモリと１対１で対応付けられる。

データ判定部１２０は、情報処理装置１のオペレーティングシステム（ＯＳ）がＷｉｎｄｏｗｓ（登録商標）の場合、プロセスからファイルへアクセスが行われるときには入出力要求パケット（I/O Request Packet (IRP)）が発行される。入出力要求パケットの情報には、通信用メモリのアドレスに対応した論理ブロックアドレス（Logical Block Addressing (LBA)）や実データが含まれており、データ判定部１２０は、プロセスから受け取った入出力要求パケットの情報に基づいて、実データ及び識別データを判定する。

データ判定部１２０が受け取った入出力要求パケットが仮想マシン間の通信であると判定した場合、データ判定部１２０は、送信要求及び受信要求の発行元の識別ＩＤとしてＬＢＡを使用する。そして、データ判定部１２０は、判定結果に基づいて取得したデータをデータ登録部１３０へ送る。

データ判定部１２０が受け取った入出力要求パケットが仮想マシン間の通信ではないと判定した場合、データ判定部１２０は、メモリ制御部１１０に入出力（Ｉ／Ｏ）制御情報を送る。メモリ制御部１１０は、図１のデータブロック管理部２３０と仮想通信用メモリ４００を用いて第一通信用メモリ５２０と第二通信用メモリ６２０への通常のファイルアクセスとして入出力要求パケットを処理する。

データ登録部１３０は、データ判定部１２０から受け取った通信用データをシステムメモリ２００に登録する。本実施形態では、一例として、データ登録部１３０は、データ判定部１２０から受け取った識別ＩＤ、通信ＩＤ、保存データフラグを通信用メモリ記憶部２１０に登録する。

データ登録部１３０は、通信制御部１４０の処理結果に基づいて、仮想マシンが制御された状態を表す情報（以下、「状態情報」という）を通信制御部１４０から受け取り、通信用メモリ記憶部２１０に登録する。データ登録部１３０は、データ判定部１２０から受け取った実データを通信データ記憶部２２０に登録する。

通信制御部１４０は、複数の仮想マシン間の通信を制御する。通信制御部１４０は、後述する図６のデータテーブルに基づいて、仮想マシンのデータ通信を制御する。具体的には、通信制御部１４０は、オペレーティングシステム（ＯＳ）が発行する入出力要求パケットなどの識別データに基づいて、仮想マシン間の通信を制御する。

例えば、第一アプリケーション５１０から初期化リクエストがあった場合、通信制御部１４０は、指示データ中のコマンドが書込用初期設定の「ＩＮＩＴ＿Ｗ」、送り元ＩＤが「ＡＰ１」であることを確認すると、図６のデータテーブルに入出力要求パケット（ＩＲＰ）中の論理ブロックアドレス（ＬＢＡ）を識別ＩＤ「ＬＢＡ＿ＡＰ１＿Ｗ」として設定し、通信ＩＤ「ＡＰ１」を設定して、状態「アイドル」を設定することで、第一仮想アプリケーション５１０の書込用初期設定を実行する。

図３は、本発明の一実施形態に係るコマンド及び宛先情報の一例を示すデータテーブルである。通信用メモリ記憶部２１０は、書き込みの初期設定を行う指示データと、読み出しの初期設定を行う指示データと、送信を行う指示データを予め記憶する。また、通信用メモリ記憶部２１０には、通信の宛先や送り元を示す宛先情報も同様に記憶されている。図３のデータテーブルには、一例として、指示データの項目として「ＩＮＩＴ＿Ｗ」、「ＩＮＩＴ＿Ｒ」、「ＴＸ」が記憶されており、宛先情報の項目として「ＡＰ１」、「ＡＰ２」が記憶されている。なお、図３のデータテーブルは、本願実施形態のデータフォーマットの一例であり、情報処理装置１において使用される通信方法に合わせて適宜変更してもよい。

図４は、本発明の一実施形態に係る通信用メモリのアドレスの一例を示すデータテーブルである。図４のデータテーブルに示す送信用アドレスと受信用アドレスは、仮想マシン上のアプリケーション（第一仮想マシン５００の第一アプリケーション５１０や第二仮想マシン６００の第二アプリケーション６１０）が通信用メモリ（第一通信用メモリ５２０や第二通信用メモリ６２０）に入出力（ＩＯ）指示を発行して図３に示す初期設定コマンド（ＩＮＩＴ＿ＷやＩＮＩＴ＿Ｒ）を書き込んで通信用初期設定を行うときに使用されるアドレスである。仮想マシン上のアプリケーションは、自身で通信用初期設定を行うときに使用するアドレスを予め記憶している。

図４のデータテーブルでは、仮想マシン上の各アプリケーションが通信用初期設定を行うときのアドレスの一例として、第一通信用メモリ５２０について送信用アドレス「０ｘＸＸＸＸＸＸＸ１」と受信用アドレス「０ｘＹＹＹＹＹＹＹ１」が設定されており、第二通信用メモリ６２０について送信用アドレス「０ｘＸＸＸＸＸＸＸ２」と受信用アドレス「０ｘＹＹＹＹＹＹＹ２」が設定されている。

図５は、本発明の一実施形態に係る仮想マシンの通信用メモリ及び通信用メモリドライバの論理ブロックアドレス（ＬＢＡ）の一例を示すデータテーブルである。なお、論理ブロックアドレス（ＬＢＡ）とは、記憶装置においてデータの位置を示すアドレスを指定する方法である。論理ブロックアドレス（ＬＢＡ）は、論理ブロックを含むブロックアドレス空間の先頭からのブロックオフセットを表す。

仮想通信用メモリ４００と仮想マシンの通信用メモリの対応付けは、仮想通信用メモリ４００中の第一仮想メモリ４１０と第二仮想メモリ４２０を第一仮想マシン５００と第二仮想マシン６００用の仮想ディスクボリュームとして設定し、仮想ディスクボリュームを第一通信用メモリ５２０と第二通信用メモリ６２０として使用することにより実現される。これにより、仮想マシン上で動作するオペレーティングシステム（ＯＳ）及び仮想マシンの動作環境を提供している機構（ハイパーバイザプログラムなど）の標準機能によって、通信用メモリで入出力（Ｉ／Ｏ）に使用する論理ブロックアドレスが仮想通信用メモリ４００の論理ブロックアドレスに変換される。通信用メモリドライバ３００が入出力要求パケット（ＩＲＰ）で受け取る論理ブロックアドレスは、上記のように変換された後の仮想通信用メモリ４００の論理ブロックアドレスとなる。

図５のデータテーブルでは、図４のデータテーブルで示した通信用メモリ（第一通信用メモリ５２０と第二通信用メモリ６２０）の送信用アドレスと受信用アドレスが変換されて、仮想通信用メモリ４００の論理ブロックアドレス（ＬＢＡ）が生成されたときの値の例として、「ＬＢＡ＿ＡＰ１＿Ｗ」、「ＬＢＡ＿ＡＰ１＿Ｒ」、「ＬＢＡ＿ＡＰ２＿Ｗ」、「ＬＢＡ＿ＡＰ２＿Ｒ」が示されている。これらの値は、通信制御部１４０について前述したように、仮想マシン上のアプリケーションが通信用の初期設定処理を実行したときに、後述する図６のデータテーブルに書き込まれて記憶される。

図６は、本発明の一実施形態に係る通信用メモリ記憶部２１０で管理する識別データの一例を示すデータテーブルである。本実施形態では、通信用メモリ記憶部２１０で管理する識別データのデータテーブル（以下、「通信用管理テーブル」という）では、識別ＩＤ、通信ＩＤ、状態情報、保存データフラグ、データ保存アドレスからなる５つのデータ項目が記述される。

通信用管理テーブルでは、識別ＩＤとして、通信用メモリドライバ３００の論理ブロックアドレス（ＬＢＡ）が登録される。つまり、図５のデータテーブルに記述された通信用メモリの送信用アドレスと受信用アドレスに対応付けて、図６の通信用管理テーブルの識別ＩＤが登録される。通信ＩＤとして、宛先情報が登録される。つまり、図３のデータテーブルの宛先情報（ＡＰ１、ＡＰ２）に対応付けて、通信ＩＤが登録される。

通信用管理テーブルにおける状態として、本実施形態では、「初期設定中」、「アイドル」、「送信要求中」、「送信完了待ち」、「受信要求中」、「受信完了待ち」の６つの状態情報のうち、いずれか１つの状態情報が登録される。状態情報は、通信制御部１４０の処理に従って、データ登録部１３０によって登録される。なお、初期設定前の時点では、識別ＩＤによる管理情報が存在しないため、通信用管理テーブルの状態として、「初期状態」が示される。

通信用管理テーブルでは、データ登録部１３０によって保存された実データが存在するか否かに応じて保存データフラグが登録される。保存データフラグの種別として、「有効」及び「無効」があり、保存データが存在する場合には「有効」、保存データが無い場合には「無効」が保存データフラグとして登録される。

通信用管理テーブルでは、保存データアドレスとして、初期設定時に、通信データを一時的に格納する記憶領域の先頭アドレスがデータ登録部１３０によって登録される。なお、保存データフラグ及びデータ保存アドレスは、通信用管理テーブルの受信用の識別ＩＤのエントリに格納される。本実施形態では、図６の通信用管理テーブルに記述される４行の情報のうち、偶数番目のエントリを受信用の識別ＩＤを格納するエントリとしている。

図７は、本発明の一実施形態に係る仮想マシン間の通信において、仮想マシン上で動作するアプリケーションが通信データの送受信要求を行うときに、仮想通信用メモリ４００に書き込む仮想マシン間通信パケットデータの一例を示す。図７では、一例として、第一仮想マシン５００上で動作する第一アプリケーション５１０が第二仮想マシン６００上で動作する第二アプリケーション６１０宛に通信データの送信を要求するときの仮想マシン間通信パケットデータを示している。この場合、図７の送信用アドレスは、図４に示される第一通信用メモリ５２０の送信用アドレス「０ｘＸＸＸＸＸＸＸ１」となる。仮想マシン間通信パケットのデータ部には通信データが設定されており、ヘッダ部には、図３に示される送信コマンド「ＴＸ」、宛先ＩＤ「ＡＰ２」、送り元ＩＤ「ＡＰ１」が設定されるとともに、データ部に書き込まれた通信データのデータ長が有効データ長として設定される。

図８は、本発明の一実施形態に係る仮想マシンの仮想通信用メモリ４００の実メモリ割り当て状態に関するデータブロック管理テーブルの一例を示す。図８のデータブロック管理テーブルは、図１のシステムメモリ２００のデータブロック管理部２３０に実装されており、メモリ制御部１１０によってデータブロック管理データの更新が行われる。なお、データブロック管理テーブルには、「クラスタ番号」、「実メモリ割り当てフラグ」、「データパターン」、「実メモリアドレス」の４つの項目が登録される。

データブロック管理テーブルにおいて、クラスタ番号は、仮想通信用メモリ４００に割り当てられた仮想メモリ領域全体をクラスタ容量の単位で分割したときに各クラスタの順に割り振った番号を示す。なお、クラスタ容量は、論理ブロック容量の倍数で定義するものとし、本実施形態では、論理ブロック容量を５１２バイトとし、クラスタ容量を６４キロバイト（＝６５５３６バイト＝５１２バイト×１２８）としている。

データブロック管理テーブルにおいて、実メモリ割り当てフラグは、後述の実メモリアドレスに記憶されているアドレス値の有効／無効を示す。本実施形態では、実メモリ割り当てフラグとして、１バイトを割り当てており、有効＝０ｘ０１、無効＝０ｘ００とし、初期値を無効（０ｘ００）としている。

データブロック管理テーブルにおいて、データパターンは、クラスタ番号に対応する各クラスタに書き込まれているとみなされるデータパターンを示す。データパターンの値は、実メモリ割り当てフラグが無効の場合に、該当するクラスタ番号のクラスタからの読み出し要求が実行されるときに使用される。本実施形態では、データパターンとして１バイトが割り当てられており、初期値を「０ｘ００」としている。

データブロック管理テーブルにおいて、実メモリアドレスは、クラスタ番号に対応する各クラスタに割り当てられた実メモリのアドレスを示す。実メモリアドレスとして、該当するクラスタ番号のデータを記憶するために確保したメモリバッファのアドレス値を設定するとともに、実メモリ割り当てフラグを有効に設定する。

次に、本発明の一実施形態に係る情報処理装置１における仮想通信用メモリ４００に対する入出力（Ｉ／Ｏ）処理について図９乃至図１１を参照して詳細に説明する。仮想マシン上で動作するアプリケーション（第一仮想マシン５００の第一アプリケーション５１０又は第二仮想マシン６００の第二アプリケーション６１０）から仮想通信用メモリ４００に入出力（Ｉ／Ｏ）指示が発行されると、通信用メモリドライバ３００に入出力要求パケット（ＩＲＰ）による入出力（Ｉ／Ｏ）処理要求が来る。この入出力要求パケットには、図５のデータテーブルに例示されるような仮想通信用メモリ４００に対応付けられた論理ブロックアドレス（ＬＢＡ）や入出力（Ｉ／Ｏ）処理用のデータバッファアドレスなどの情報が格納されている。データバッファアドレスは、入出力要求が書き込み指示の場合には書込データが格納されたメモリバッファアドレスであり、読み出し指示の場合には読み出したデータを格納するメモリバッファアドレスである。

図９は、本発明の一実施形態に係る情報処理装置１の仮想通信用メモリ４００に対する入出力処理の概要を示すフローチャートである（ステップＳ１００乃至Ｓ３００）。先ず、制御部１００のデータ判定部１２０は、通信用メモリドライバ３００から入出力要求パケット（ＩＲＰ）の情報を受け取って、入出力要求が通信用コマンドの処理要求か否か判定する（Ｓ１００）。具体的には、入出力要求で示される処理要求コマンドが読み出し指示の場合、論理ブロックアドレスが図６の通信用管理テーブルに記憶されている読み出し用の識別ＩＤと一致しているときに通信用コマンドと判定する。一方、処理要求コマンドが書き込み要求の場合、論理ブロックアドレスが図６の通信用管理テーブルに記憶されている書き込み用の識別ＩＤと一致しているときの他に、書き込みデータの内容が図３に示される書込用初期設定コマンド「ＩＮＩＴ＿Ｗ」又は読出用初期設定コマンド「ＩＮＩＴ＿Ｒ」であるときにも、通信用コマンドと判定する。

ステップＳ１００において、データ判定部１２０が通信用コマンドと判定した場合、通信用のコマンド処理が動作し（Ｓ３００）、通信用コマンドではないと判定した場合、仮想通信用メモリ４００に対する通常のファイルアクセス入出力（Ｉ／Ｏ）処理が動作する（Ｓ２００）。通信用のコマンド処理（Ｓ３００）は、従来技術と同様であり、例えば、仮想マシン間の通信における初期設定処理、送信処理、受信処理からなり、前述の特許文献１の図８乃至図１０に示される処理過程と同様であるため、その詳細内容の説明を割愛する。

次に、仮想通信用メモリ４００に対する通常のファイルアクセス入出力（Ｉ／Ｏ）処理（Ｓ２００）の動作について図１０乃至図１１を参照して詳細に説明する。図１０は、本発明の一実施形態に係る情報処理装置１の仮想通信用メモリ４００に対する通常のファイルアクセス入出力処理を示すフローチャートである（ステップＳ２０１乃至Ｓ２１１）。これは、制御部１００のデータ判定部１２０が通信用のコマンドではないと判定した場合にメモリ制御部１１０が実行する処理過程を示している。

メモリ制御部１１０は、入出力要求パケット（ＩＲＰ）の入出力（Ｉ／Ｏ）処理要求で示される論理ブロックアドレス（ＬＢＡ）、データカウント、入出力用メモリバッファのアドレスを確認し、処理要求データ数、開始ＬＢＡ、開始バッファアドレスを記憶するとともに、開始ＬＢＡに対応するクラスタ番号を算出して記憶する（Ｓ２０１）。

クラスタ番号は、仮想通信用メモリ４００のデータブロックを管理するデータブロック管理テーブル（図８）を参照するための番号である。本実施形態では、論理ブロック容量を５１２バイト、クラスタ容量を６４キロバイト（＝６５５３６バイト＝５１２バイト×１２８）とするため、開始ＬＢＡを１２８で割って小数点以下を切り捨てた値がクラスタ番号となる。

次に、クラスタ番号を用いてデータブロック管理テーブル（図８）の実メモリ割り当てフラグを確認する（Ｓ２０２）。ステップＳ２０２において、クラスタ番号が実メモリ割り当て済みクラスタを示すと判定すると、メモリ制御部１１０は、後述する図１１に示される実メモリ割り当て済みアドレスに対する処理を実行する。ステップＳ２０２において、クラスタ番号が実メモリ割り当て済みのクラスタを示さないと判定すると、メモリ制御部１１０は、入出力処理要求が読出しコマンドか否か判定する（Ｓ２０３）。

ステップＳ２０３において読出しコマンドと判定すると、メモリ制御部１１０は、データブロック管理テーブル（図８）に記述されているデータパターンがクラスタに書き込まれているものと見做して、Ｉ／Ｏ発行元にデータを転送する（Ｓ２０７）。具体的には、クラスタ番号、開始ＬＢＡ、処理要求データ数を用いてクラスタ内での読み出しを開始する相対論理ブロックアドレスと読出し処理データ数を算出し、開始バッファアドレスに対して読出し処理データ数分のクラスタのデータパターンを書き込む。その後、後述するステップＳ２０９を実行する。

ステップＳ２０３において読出しコマンドではない（つまり、書込みコマンド）と判定すると、メモリ制御部１１０は、一時クラスタバッファを準備して、一時クラスタバッファに入出力要求で指示された書込みデータを書き込む（Ｓ２０４）。具体的には、一時クラスタバッファの有効フラグがリセットされている場合、クラスタ容量のサイズで実メモリを割り当てて一時クラスタバッファを作成してフラグを有効にした後、クラスタ番号と開始ＬＢＡと処理要求データ数を用いてクラスタ内で書込みを開始する相対論理ブロックアドレスと書込み処理データ数を算出し、開始バッファアドレスから書込みデータを処理データ数分読み出して、一時クラスタバッファの相対ブロックアドレスから書込みを行う。

ステップＳ２０４で一時クラスタバッファに書き込んだデータを確認し、メモリ制御部１１０は、書込みデータが全て同一のデータパターンか否か確認する（Ｓ２０５）。ステップＳ２０５において書込みデータが全て同一のデータパターンであると判定すると、一時クラスタバッファ内の未書込み領域にも同一データパターンのデータが書き込まれていたものと見做して、クラスタのデータブロック管理テーブルに当該データパターンを設定する（Ｓ２０８）。その後、後述するステップＳ２０９を実行する。

ステップＳ２０５において書込みデータが全て同一データパターンでは無いと判定した場合、データブロック管理テーブルに一時クラスタバッファのアドレスを記憶して、実メモリ割り当てフラグ（又は、実メモリ確保フラグ）を有効化する（Ｓ２０６）。具体的には、一時クラスタバッファ内の未書込み領域に、データブロック管理テーブル（図８）に記述されたデータパターンでデータを書き込んで一時クラスタバッファ内のデータを全て確定させた後、実メモリアドレスとして一時クラスタバッファのアドレスを記憶して、実メモリ割り当てフラグを有効に設定し、一時クラスタバッファの有効フラグをリセットする。

１つのクラスタに対する処理を終了すると、メモリ制御部１１０は、残りの処理要求データ数、次に処理する開始ＬＢＡ、開始バッファアドレス、及びクラスタ番号を算出して記憶する（Ｓ２０９）。具体的には、メモリ制御部１１０は、処理データ数を用いて残りの処理要求データ数を算出して処理要求データ数を更新する。更新した処理要求データ数がゼロでない場合、続けて次のクラスタの処理を実行するために、処理データ数を用いて開始ＬＢＡと開始バッファアドレスを更新し、クラスタアドレスに１を加算して更新する（Ｓ２０９）。

ステップＳ２０９で更新した処理データ数がゼロでない場合、ステップＳ２１０を経由してステップＳ２０２に分岐して、次のクラスタで入出量処理を実行する。一方、ステップＳ２１０で処理データ数がゼロであると判定すると、メモリ制御部１１０は、Ｉ／Ｏ要求元へ終了報告を行い（Ｓ２１１）、通常のファイルアクセス入出力処理（図１０）を終了する。

図１１は、図１０に示す仮想通信用メモリ４００に対する通常のファイルアクセス入出力処理において、実メモリ割り当て済みアドレスに対する処理を示すフローチャートである（ステップＳ２２０乃至Ｓ２２２）。図１０のステップＳ２０２において、ステップＳ２０１で算出したクラスタ番号が実メモリ割り当て済みクラスタを示すと判定すると、メモリ制御部１１０は、入出力要求が読出しコマンドか否か判定する（Ｓ２２０）。ステップＳ２２０にて読出しコマンドと判定すると、メモリ制御部１１０は、データブロック管理テーブル（図８）に記憶される実メモリアドレスが示すメモリバッファからデータを読み出してＩ／Ｏ発行元に転送する（Ｓ２２２）。

具体的には、クラスタ番号と開始ＬＢＡと処理要求データ数を用いてクラスタ内で読み出しを開始する相対論理ブロックアドレスと読出し処理データ数を算出する。次に、データブロック管理テーブルに記憶される実メモリアドレスが示すメモリバッファの相対論理アドレスから処理データ数分のデータを読み出して、開始バッファアドレスに書き込む。

ステップＳ２２０にて読出しコマンドではない（書込みコマンド）と判定すると、メモリ制御部１１０は、データブロック管理テーブルに記憶される実メモリアドレスが示すメモリバッファにＩ／Ｏ発行元からのデータを書き込む（Ｓ２２１）。具体的には、クラスタ番号と開始ＬＢＡと処理要求データ数を用いてクラスタ内で書込みを開始する相対論理アドレスと書込み処理データ数を算出する。次に、開始バッファアドレスから処理データ数分のデータを読み出して、データブロック管理テーブルに記憶される実メモリアドレスが示すメモリバッファの相対論理ブロックアドレスから書き込む。

次に、本発明の一実施形態に係る情報処理装置１のシステムメモリ２００のデータ構造１２００について、図１２を参照して説明する。データ構造１２００は、３つの領域１２１０、１２２０、１２３０より構成されており、図１に示す通信用メモリ記憶部２１０、通信データ記憶部２２０、データブロック管理部２３０に対応している。第１の領域１２１０は、図３に示すようなコマンド（ＩＮＩＴ＿Ｗ、ＩＮＩＴ＿Ｒなど）と通信宛先／送り元ＩＤ（第一仮想マシンのアプリケーションＡＰ１、第二仮想マシンのアプリケーションＡＰ２）との対応付けを記憶する。第２の領域１２２０は、仮想マシン間で通信される実データを記憶する。第３の領域１２３０は、図８に示すようなデータブロック管理テーブルを記憶しており、クラスタ番号、実メモリ割り当てフラグ（有効／無効）、データパターン、実メモリアドレスから構成される。

次に、本発明の一実施形態に係る情報処理装置１の制御部１００の最小構成１１００について、図１３を参照して説明する。最小構成１１００は、メモリ制御部１１１０と通信制御部１１４０から構成されている。メモリ制御部１１１０は、図８に示すデータブロック管理テーブルに初期値を設定することで通信用メモリドライバ３００によりアクセスする仮想通信用メモリ４００を生成する。図１に示したように、仮想通信用メモリ４００には複数の仮想マシンに対応した複数の仮想メモリが形成される。また、メモリ制御部１１１０は、複数の仮想メモリと複数の仮想マシンに実装される複数の通信用メモリと対応付ける。

通信制御部１１４０は、図６に示すデータテーブルに相当するデータ構造１１５０を参照して複数の仮想マシン間の通信を制御する。データ構造１１５０には、識別ＩＤ（ＬＢＡ＿ＡＰ１＿Ｗ、ＬＢＡ＿ＡＰ１＿Ｒなどの論理ブロックアドレス）、通信ＩＤ（仮想マシンのアプリケーションＡＰ１、ＡＰ２など）、状態（初期設定、アイドル、送信要求、受信要求など）、保存データフラグ（実データの存在／不存在に基づく有効／無効）、データ保存アドレス（ＬＢＡ＿ＡＰ１＿Ｒ用バッファアドレスなど）が記憶される。

次に、本発明の一実施形態に係る情報処理装置１の制御部１００（最小構成１１００）の動作について、図１４のフローチャートを参照して説明する（ステップＳ１１１０乃至Ｓ１１３０）。先ず、メモリ制御部１１０は、図８に示すデータブロック管理テーブルを用いて仮想通信用メモリ４００を生成する（Ｓ１１１０）。そして、仮想通信用メモリ４００に形成される複数の仮想メモリと複数の仮想マシンの通信用メモリとを対応付ける（Ｓ１１２０）。その後、通信制御部１１４０は、図６のデータテーブル（データ構造１１５０）を参照して複数の仮想マシン間のデータ通信を制御する。例えば、仮想マシンのアプリケーションＡＰ１との通信において読出し処理を行う場合、識別ＩＤは「ＬＢＡ＿ＡＰ１＿Ｒ」となり、保存データフラグが有効であり実データが存在する場合、ＬＢＡ＿ＡＰ１＿Ｒ用バッファアドレスから実データを読み出す。

本実施形態では、従来技術（例えば、特許文献１）による仮想マシン間の通信方法において、ホストマシン上の仮想通信用メモリ（ＲＡＭディスク）の実メモリ割り当て状態を管理するデータブロック管理テーブルを実装したことに特徴を有している。メモリ制御部１１０は、仮想通信用メモリ４００（ＲＡＭディスク）の初期設定で実データを格納するための実メモリの確保を行わず、ＲＡＭディスクの全てのデータブロックに「０ｘ００」のデータパターンが書き込まれた状態としてデータブロック管理部２３０の管理情報（データブロック管理テーブル）を設定する。メモリ制御部１１０は、仮想通信用メモリ４００に有効なデータが書き込まれた場合のみに実メモリの割り当てを行い、データブロック管理部２３０の管理情報（データブロック管理テーブル）を更新する。これにより、従来技術（例えば、特許文献１）による仮想マシン間の通信手段を実装するときに必要な大量の無駄なメモリリソースの確保を不要にして、少ないメモリリソースでの実装が可能となり、多数の仮想マシンを定義した場合の仮想マシン間の通信手段の実装が容易になる。

本実施形態は、同一ホストマシン上の仮想マシン間で通信を行う場合に、ネットワーク通信用のプロトコルを使用せず、メモリアクセスで通信を行うことにより、各通信階層の制御処理による通信のオーバヘッドを削減でき、仮想マシン間の通信手段を実装するときに必要となるメモリリソースを削減でき、通信手段の実装を容易にするという効果を奏する。具体的には、下記の効果（利点）を実現することができる。

（１）同一ホストマシン上の仮想マシン間での通信手段は、ネットワークプロトコルを用いた通信よりも高性能な通信を実現できる。また、該通信手段は仮想マシンの実現方法に依存しないため、仮想マシンに動作環境を提供するハイパーバイザプログラム（Hyper-VやVMwareなど）が異なっていても、ハイパーバイザプログラムや通信手段を実装したアプリケーションを改造することなく通信手段を実装することが可能である。
（２）仮想マシンの通信用メモリを仮想ディスクボリュームとして仮想マシンに実装することにより、仮想マシンの通信を行うアプリケーションが使用する送信用アドレスや受信用アドレスを仮想ディスクボリュームに書き込んだ送信用ファイルや受信用ファイルのアドレスとして扱うことが可能であり、アプリケーションは、送信用ファイルへの書込みや受信用ファイルの読出しによって簡単に仮想マシン間の高速通信を実現することができる。

（３）本実施形態は、高性能で汎用的な仮想マシン間の通信手段を実現するときに必要であった大量の無駄なメモリリソースの確保が不要になるという利点がある。
（４）同一ホストマシン上の仮想マシン間での通信手段をプログラムとして構成してホストマシンにインストールすることができる。これにより、ホストマシン上に多数の仮想マシンが定義されている場合であっても、仮想マシンの実現方式によらず、高性能な仮想マシン間の通信を容易に実現できる。

（５）本実施形態では、ホストマシン上に２つの仮想マシンを実装した構成を提供しているが、本発明は仮想マシンの実装数に依存しないため、多数の仮想マシンをホストマシン上に実装した環境でも実施可能である。
（６）また、本発明は、ホストマシンとホストマシン上で動作する仮想マシン間の高速通信手段としても実施可能である。

複数の仮想マシン間の通信を制御するよう構成された情報処理装置（例えば、パーソナルコンピュータや端末装置）は、コンピュータシステムを有している。そして、上述した処理過程（図９乃至図１１、図１４）は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリなどをいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。

上述のコンピュータシステムとは、オペレーティングシステム（ＯＳ）などのソフトウェアや周辺機器等のハードウェアを含むものとする。また、コンピュータシステムは、ホームページ提供環境（或いは、ブラウザ表示機能）を備えたＷＷＷシステムも含むものとする。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭなどの可搬媒体、コンピュータシステムに内蔵されるハードディスクなどの記憶装置のことをいう。さらに、コンピュータ読み取り可能な記録媒体とは、インターネットなどのネットワークや電話回線などの通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置などに格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する伝送媒体は、インターネットなどのネットワーク（通信網）や電話回線などの通信回線のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、上述した機能の一部を実現するためのものであっても良い。さらに、上述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（又は、差分プログラム）であっても良い。

最後に、本発明は上述の実施形態に限定されるものではなく、情報処理装置の構成も図１、図２、図１２、図１３の構成に限定されるものではない。また、図３乃至図８に示した表形式も一例であり、限定的なものではない。さらに、図９乃至図１１、図１４に示した処理フローも一例であり、限定的なものではない。本発明は、添付した特許請求の範囲に定義される技術的範囲内での種々の変形例や設計変更及び改造を包含するものである。

本発明は、同一ホストマシン上に構築された複数の仮想マシン間の通信に加えて、ホストマシンと仮想マシンとの間の通信にも適用可能である。

１ 情報処理装置
１００ 制御部
１１０ メモリ制御部
１２０ データ判定部
１３０ データ登録部
１４０ 通信制御部
２００ システムメモリ
２１０ 通信用メモリ記憶部
２２０ 通信データ記憶部
２３０ データブロック管理部
３００ 通信用メモリドライバ
４００ 仮想通信用メモリ
４１０ 第一仮想メモリ
４２０ 第二仮想メモリ
５００ 第一仮想マシン
５１０ 第一アプリケーション
５２０ 第一通信用メモリ
６００ 第二仮想マシン
６１０ 第二アプリケーション
６２０ 第二通信用メモリ
１１００ 制御部の最小構成
１１１０ メモリ制御部
１１２０ 通信制御部
１１５０ データ構造（データテーブル）
１２００ システムメモリ

Claims (6)

1. 制御部と、
   通信用メモリを備えた複数の仮想マシンと、
   前記複数の仮想マシン間で通信される実データと、前記複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶するシステムメモリと、
   前記複数の仮想マシン間の通信を行わせる通信用メモリドライバと、により構成され、
   前記制御部は、
   前記データブロック管理テーブルを参照して前記通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、
   前記仮想通信用メモリに前記複数の仮想マシンの前記通信用メモリと対応付けて複数の仮想メモリを生成し、
   前記データテーブルを参照して、前記複数の仮想マシン間の通信を制御し、
   前記データブロック管理テーブルを更新するようにした、
   情報処理装置。
2. 前記データブロック管理テーブルは、前記クラスタ毎に割り当てられた実メモリのアドレスと、前記クラスタ毎の書込みデータのデータパターンと、前記実メモリのアドレスの有効又は無効を示す実メモリ割り当てフラグとを格納した、請求項１に記載の情報処理装置。
3. 前記データテーブルは、前記通信用メモリドライバが前記複数の仮想マシンの夫々について読出し又は書込みを行うときの前記論理ブロックアドレスと、前記複数の仮想マシンの状態情報と、前記複数の仮想マシンの夫々について読み出される実データが保存されているか否かに係る有効又は無効を示す保存データフラグと、前記複数の仮想マシン間で通信される実データを一時的に格納する記憶領域のアドレスを示すデータ保存アドレスとを格納した、
   請求項１に記載の情報処理装置。
4. 前記制御部は、前記データブロック管理テーブルを参照して、前記複数の仮想メモリを有する前記仮想通信用メモリを生成するメモリ制御部と、前記データテーブルを参照して前記複数の仮想マシン間の通信を制御する通信制御部と、を具備する、請求項１に記載の情報処理装置。
5. 通信用メモリを備えた複数の仮想マシンと、前記複数の仮想マシン間の通信を行わせる通信用メモリドライバを搭載し、前記複数の仮想マシン間で通信される実データと、前記複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶した情報処理装置に適用される情報処理方法であって、
   データブロック管理テーブルを参照して、
   前記データブロック管理テーブルを参照して前記通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、
   前記仮想通信用メモリに前記複数の仮想マシンの前記通信用メモリと対応付けて複数の仮想メモリを生成し、
   前記データテーブルを参照して、前記複数の仮想マシン間の通信を制御し、
   前記データブロック管理テーブルを更新するようにした、
   情報処理方法。
6. 通信用メモリを備えた複数の仮想マシンと、前記複数の仮想マシン間の通信を行わせる通信用メモリドライバを搭載し、前記複数の仮想マシン間で通信される実データと、前記複数の仮想マシンのデータ読出し又は書込み用のデータテーブルと、データブロック管理テーブルとを記憶した情報処理装置のコンピュータに適用されるプログラムであって、
   データブロック管理テーブルを参照して、
   前記データブロック管理テーブルを参照して前記通信用メモリドライバに設定された論理ブロックアドレスにより示される複数のデータブロックよりなり、該データブロックは複数のクラスタにより構成される仮想通信用メモリを生成し、
   前記仮想通信用メモリに前記複数の仮想マシンの前記通信用メモリと対応付けて複数の仮想メモリを生成し、
   前記データテーブルを参照して、前記複数の仮想マシン間の通信を制御し、
   前記データブロック管理テーブルを更新するようにした、
   プログラム。

Images