JP7184074B2 - メモリ管理装置及びメモリ管理方法、並びに情報処理装置 - Google Patents

メモリ管理装置及びメモリ管理方法、並びに情報処理装置 Download PDF

Info

Publication number
JP7184074B2
JP7184074B2 JP2020500283A JP2020500283A JP7184074B2 JP 7184074 B2 JP7184074 B2 JP 7184074B2 JP 2020500283 A JP2020500283 A JP 2020500283A JP 2020500283 A JP2020500283 A JP 2020500283A JP 7184074 B2 JP7184074 B2 JP 7184074B2
Authority
JP
Japan
Prior art keywords
address
region
virtual address
memory
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020500283A
Other languages
English (en)
Other versions
JPWO2019159472A1 (ja
Inventor
祐一 中村
マムン カジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2019159472A1 publication Critical patent/JPWO2019159472A1/ja
Application granted granted Critical
Publication of JP7184074B2 publication Critical patent/JP7184074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本明細書で開示する技術は、ページ単位でアドレス変換を行うメモリ管理装置及びメモリ管理方法、並びに情報処理装置に関する。
メモリ管理ユニット（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ：ＭＭＵ）は、ページテーブルを用いて仮想アドレスから物理アドレスへのアドレス変換を行うハードウェアである。通常、ＭＭＵは、仮想アドレス空間全体に対してこのようなアドレス変換を行うことで、プロセス毎の仮想アドレス空間を実現するとともに、実メモリ容量以上の仮想メモリを提供する。
ところが、組み込み向け機器のような小容量のメモリしか持たない機器に対して仮想アドレス空間全体にわたりページ単位でアドレス変換を行う仕組みを適用すると、仮想アドレス空間の中で実際に使われる領域が小さいため、ページテーブルの中でまったく使用されない箇所が多くなり、無駄なメモリ消費が発生する。
また、既存のＭＭＵでは、アドレス変換の単位となるページサイズが固定されている（典型的には、１ページは４ＫＢ程度である）。小容量のヒープメモリ管理などで発生するフラグメンテーションを抑えるためには、ページサイズは小さいことが望ましい。一方、ページサイズが小さいと、同じアドレス範囲のアドレス変換を行うのに必要なページテーブルが大きくなり、ここでも無駄なメモリ消費が発生する。
例えば、複数のページテーブルを用いて異なるアドレス変換を行うシーケンサーアドレス管理について提案がなされている（例えば、特許文献１を参照のこと）。このシーケンサーアドレス管理によれば、実行する各スレッドがそれぞれ個別のページテーブルを持つため、小規模メモリのシステムで多数のスレッドを持っているような場合には必要なページテーブルの分量が大きくなってしまうことが懸念される。
また、基本となるページサイズの整数倍のメモリを１つのページとして扱って、可変のページサイズを実現するメモリ管理方式について提案がなされている（例えば、特許文献２を参照のこと）。このメモリ管理方式によれば、アドレス変換のためにページテーブル上でも複数のページテーブルエントリが必要であるため、ページ変換のためのページテーブルサイズが大きくなってしまうことが懸念される。
特表２００８－５３６２２４号公報 特開平９－３１９６５８号公報
本明細書で開示する技術の目的は、小容量メモリシステム上でもページ単位で効率的にアドレス変換を行うメモリ管理装置及びメモリ管理方法、並びに情報処理装置を提供することにある。
本明細書で開示する技術は、上記課題を参酌してなされたものであり、その第１の側面は、ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理装置であって、
前記仮想アドレス空間に定義されたリージョンのアドレス変換情報と、リージョンが持つ固有のページサイズを保持するリージョン情報保持部と、
仮想アドレスを含むリージョンの前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索部と、
を具備するメモリ管理装置である。
前記リージョン情報保持部は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルのアドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持している。したがって、前記探索部は、前記リージョン情報保持部内の、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリから、仮想アドレスを含むリージョンのページテーブルアドレスを特定し、そのページテーブルアドレスで指定されるページテーブル上の、仮想アドレスとベース仮想アドレスの差分をページサイズで割算して特定されるページから物理アドレス情報を取得することができる。
また、第１の側面に係るメモリ管理装置は、ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファと、前記アドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換部をさらに備えている。そして、前記アドレス変換部は、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリを、前記アドレス変換バッファ内で検索することができる。
また、第１の側面に係るメモリ管理装置は、用途が異なるデータを格納する複数のメモリ領域に対して、仮想アドレス空間上で異なるリージョンを割り当てる。具体的には、メモリ管理装置は、テキスト領域、ヒープ領域、及びスタック領域に対して、仮想アドレス空間上で、それぞれ固有のページサイズが定義された異なるリージョンを割り当てる。
また、本明細書で開示する技術の第２の側面は、ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理方法であって、
前記仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部に保持された前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索ステップと、
ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換ステップと、
を有するメモリ管理方法である。
また、本明細書で開示する技術の第３の側面は、
物理メモリと、
仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部と、仮想アドレスを含むリージョンの前記アドレス変換情報を用いて仮想アドレスに対応する物理アドレスの情報を探索する探索部を備えて、ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理ユニットと、
を具備する情報処理装置である。
本明細書で開示する技術によれば、アドレス変換の対象となる複数のリージョンを定義するとともに、リージョン毎のページサイズを定義することによって、小容量メモリシステム上でもページ単位で効率的にアドレス変換を行うメモリ管理装置及びメモリ管理方法、並びに情報処理装置を提供することができる。
なお、本明細書に記載された効果は、あくまでも例示であり、本発明の効果はこれに限定されるものではない。また、本発明が、上記の効果以外に、さらに付加的な効果を奏する場合もある。
本明細書で開示する技術のさらに他の目的、特徴や利点は、後述する実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
図１は、本明細書で開示する技術を適用可能な組み込み機器を含むシステム１の構成例を模式的に示した図である。 図２は、センシングデバイス１００のハードウェア構成例を示した図である。 図３は、ＭＭＵ１０２の構成例をアドレス変換の仕組みとともに示した図である。 図４は、ＭＭＵ１０２を初期化する処理手順を示したフローチャートである。 図５は、初期化した後のＭＭＵ１０２において仮想アドレスから物理アドレスに変換するための処理手順を示したフローチャートである。 図６は、アドレス変換機構３０３が仮想アドレスを物理アドレスに変換するための処理手順を示したフローチャートである。 図７は、ページウォーク機構３０４が物理メモリ３０５上のページテーブルを参照するための処理手順を示したフローチャートである。 図８は、ＭＭＵ１０２を用いてアドレス変換を行う具体例を示した図である。 図９は、ＭＭＵ１０２を用いてアドレス変換を行う具体例を示した図である。 図１０は、ＭＭＵ１０２を用いてアドレス変換を行う具体例を示した図である。 図１１は、ＭＭＵ１０２を用いてアドレス変換を行う具体例を示した図である。 図１２は、ＭＭＵ１０２を用いて実現される、仮想アドレス空間におけるリージョンの構成例を示した図である。 図１３は、図１及び図２に示した組込み機器を実現するハードウェアで動作するソフトウェアの構成例を示した図である。 図１４は、オペレーティングシステムを用いたメモリ管理方法を説明するための図である。 図１５は、仮想メモリマネージャによって提供される仮想アドレス空間と、その上で実行される各タスクの関係を示した図である。 図１６は、仮想メモリマネージャによって提供されるリージョンのうち、Ｒｅｇｉｏｎ＃０をテキスト領域として使用するための仕組みを説明するための図である。 図１７は、フラッシュメモリ１０４内のファイルをメモリ空間へマッピングするための処理手順を示したフローチャートである。 図１８は、メモリ空間へマッピングしたファイルを解放するための処理手順を示したフローチャートである。 図１９は、Ｒｅｇｉｏｎ＃１及びＲｅｇｉｏｎ＃２をヒープ領域として使用するための仕組みを説明するための図である。 図２０は、ヒープ領域からメモリを確保するための処理手順を示したフローチャートである。 図２１は、ヒープ領域に確保したメモリを解放するための処理手順を示したフローチャートである。 図２２は、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１からメモリを確保する処理を示したフローチャートである。 図２３は、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１に確保したメモリを解放する処理を示したフローチャートである。 図２４は、ページサイズが１ＫＢに定義されているＲｅｇｉｏｎ＃２からメモリを確保する処理を示したフローチャートである。 図２５は、ページサイズが１ＫＢに定義されているＲｅｇｉｏｎ＃２に確保したメモリを解放する処理を示したフローチャートである。 図２６は、メモリブロックマネージャから空きメモリブロックを取得するための処理手順を示したフローチャートである。 図２７は、メモリブロックマネージャへメモリブロックを返すための処理手順を示したフローチャートである。 図２８は、仮想メモリマネージャによって提供されるリージョンのうち、Ｒｅｇｉｏｎ＃３をスタック領域として使用するための仕組みを説明するための図である。 図２９は、スタック領域を動的に割り当てるための処理手順を示した図である。 図３０は、タスク終了時にスタックを解放するための処理手順を示したフローチャートである。
以下、図面を参照しながら本明細書で開示する技術の実施形態について詳細に説明する。
本明細書では、仮想アドレス空間全体に対してアドレス変換を行うメモリ管理方式を小容量のメモリしか持たない機器に適用した場合に、仮想アドレス空間の中で実際に使われる領域が小さいために無駄なメモリ消費が発生することや、フラグメンテーション抑止のために小さいページサイズに固定するとページテーブルが大きくなり無駄なメモリ消費が発生することに鑑みて、新規のメモリ管理方式を提案する。
本明細書で開示する技術によれば、仮想アドレス空間の中で、アドレス変換の対象となる複数の領域（リージョン）を定義して、各リージョンにおいてページ単位でアドレス変換を行うが、リージョン毎に固有のページサイズを定義することが可能であり、したがって、小容量メモリシステム上でも効率的にＭＭＵを用いたアドレス変換を実現することができる。また、本明細書で開示する技術によれば、リージョン毎に固定のページサイズを持ち、各リージョンのアドレス変換を行うページテーブル上では、ページサイズに拘わらず１ページは１エントリを使用するので、アドレス変換を効率的に行うことができる。
一般に、プログラムが動作する際にはテキスト領域、ヒープ領域、スタック領域といった複数の種類の領域を使用するが、これらの領域はそれぞれ異なる特徴を持つ。
テキスト領域は、命令コードやプログラムの実行時に参照する読み込み専用のデータなどが含まれる。組み込み機器の場合にはフラッシュメモリなどの不揮発メモリに置かれたデータがこれに使用されることが多い。フラッシュメモリへの書き込みは特定のブロックサイズ（典型的には６４ＫＢ程度）を単位として行われることを考慮すると、テキスト領域はこうしたブロックサイズを単位として扱うことが効率的である。
ヒープ領域は、プログラムの実行中に保持する必要のあるデータを置くために、実行中に動的に確保と解放が行われる領域である。ヒープ領域からどのような単位でメモリを確保するかは、処理内容やプログラムの書き方に大きく依存し、数バイトのこともあれば数１００ＫＢを超えることもある。異なるサイズのメモリの確保と解放が繰り返されると、メモリの断片化が発生し、全体としては空きがあるにも関わらず要求を満たす連続したメモリを確保することができなくなることがある。メモリの断片化の状況を避けるためには、ヒープ領域をいくつかの領域に分類し、確保するメモリのサイズによってそれらを使い分けるといった方法が考えられる。
スタック領域は、プログラムの実行における関数呼び出しの進行などにより、動的に使用量が増えていく領域であるが、プログラムの書き方や処理内容によって使用量が大きく変化するため、事前に容量を決めておくことが難しい。そのため、使用状況に応じてページサイズ毎にメモリを動的に割り当てていくことが考えられるが、システムで動作するタスクの平均的なスタック消費量が小さい場合は、それに合わせて割り当て単位となるページサイズも小さいことが望ましい。
このように異なる特徴をもった複数のメモリ領域に対しても、本明細書で開示する技術を適用したＭＭＵによって、それぞれに適切なページサイズを持ったリージョンを割り当てることができ、各メモリ領域それぞれの特徴に合致した、効率的なメモリ管理が行えるようになる。
図１には、本明細書で開示する技術を適用可能な組み込み機器を含むシステム１の構成例を模式的に示している。図示のシステム１は、組み込み機器に相当するセンシングデバイス１００と、基地局２００と、クラウド２０１上に設置されたサーバ２０２で構成される。センシングデバイス１００は、基地局２００に無線接続して、クラウド２０１経由でサーバ２０２にアクセスすることができる。
センシングデバイス１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１、ＭＭＵ１０２、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））１０３やフラッシュメモリ１０４などのメモリ、センサ１０５、通信モジュール１０６を備え、電池１０７で駆動する機器である。
センシングデバイス１００は、例えば装着者に装着して用いられる。ＣＰＵ１０１は、センサ１０５の検出信号に基づいて装着者の行動（止まっている、歩いている、走っているなど）を解析する。そして、解析結果を通信モジュール１０６から基地局２００へ無線送信し、クラウド２０１経由でサーバ２０２に記録される。サーバ２０２は、センシングデバイス１００から受け取ったデータを、装着者の見守りなどに使用する。
図２には、組み込み機器の一例としてのセンシングデバイス１００のハードウェア構成例を示している。
ＣＰＵ１０１は、ＭＭＵ１０２経由でシステムバス１１０に接続されている。また、システムバス１１０上には、ＳＲＡＭ１０３、フラッシュメモリ１０４、センサ１０５、通信モジュール１０６といったデバイスが接続されている。
フラッシュメモリ１０４は、例えば、センサ１０５の信号に基づいて装着者の行動を推定するアプリケーションや、アプリケーションを実行する際に使用するライブラリ、装着者の行動を推定するための行動推定辞書などのデータを格納している。また、センサ１０５は、加速度センサ、気圧センサ、ジャイロ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）画像距離センサ、ＬＩＤＡＲ（Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）センサなど、１以上のセンサデバイスで構成される。
システムバス１１０に接続されたこれらデバイスが配置される物理アドレス空間が、ＭＭＵ１０２によるアドレス変換の対象となる。この物理アドレス空間には、ＳＲＡＭ１０３が配置される他、フラッシュメモリ１０４がその内容がＣＰＵ１０１若しくはＭＭＵ１０２から直接見える形で配置されていたり、通信モジュール１０６や、センサ１０５に含まれる各種センサデバイスのＩ／Ｏポートが配置されていたりする。
図３には、本実施形態に係るＭＭＵ１０２の構成例を示している。同図では、ＭＭＵ１０２によって、仮想アドレス（Ｖｉｒｔｕａｌ Ａｄｄｒｅｓｓ：ＶＡ）から物理アドレス（Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓ：ＰＡ）へ変換される流れを併せて示している。
図示のＭＭＵ１０２は、トランスレーションルックアサイドバッファ（ＴＬＢ）３０１と、リージョンデスクリプタ３０２の２つのブロックを備えている。
ＴＬＢ３０１は、一般的なＭＭＵと同様に、ページ単位で仮想アドレスから物理アドレスへ変換するための情報を持つために用いられる。ＴＬＢ３０１のエントリ数は任意である。例えば、アドレス変換の効率とＭＭＵを実現する回路規模のトレードオフから、ＭＭＵの設計者がＴＬＢのエントリ数を決定する。
ＴＬＢ３０１の各エントリＴ0～Ｔnは、ベース仮想アドレスＴＢ0～ＴＢn、ベース物理アドレスＴＴ0～ＴＴn、ページサイズＴＰ0～ＴＰn、エントリ有効フラグＴＶ0～ＴＶnをそれぞれ持つ。ベース仮想アドレスＴＢ0～ＴＢnには、各々のＴＬＢエントリＴ0～Ｔnによってアドレス変換が行われるページの仮想アドレスが格納される。ベース物理アドレスＴＴ0～ＴＴnには、各々のＴＬＢエントリＴ0～Ｔnのベース仮想アドレスＴＢ0～ＴＢnに対応する変換後の物理アドレスが格納される。ページサイズＴＰ0～ＴＰnには、各々のＴＬＢエントリＴ0～Ｔnが示すページのサイズ（すなわち、仮想アドレスＴＢ0～ＴＢnが属するリージョンに定義されているページのサイズ）が格納される。エントリ有効フラグＴＶ0～ＴＶnには、各々のＴＬＢエントリＴ0～Ｔn自体の有効性（有効又は無効）を示すフラグが格納される。
リージョンデスクリプタ３０２は、ＭＭＵ１０２によるアドレス変換の対象となる領域（リージョン）を設定するために用いられる。そのため、このＭＭＵ１０２が提供することのできるリージョンの個数だけのエントリをリージョンデスクリプタ３０２が持つ。図３に示す例では、リージョンデスクリプタ３０２は、Ｒ0～Ｒ3の４つのエントリを持っている。
リージョンデスクリプタ３０２の各エントリＲ0～Ｒ3は、ベース仮想アドレスＲＢ0～ＲＢ3、ページテーブルアドレスＲＴ0～ＲＴ3、ページサイズＲＰ0～ＲＰ3、リージョンサイズＲＳ0～ＲＳ3を持つ。ベース仮想アドレスＲＢ0～ＲＢ3には、各々のリージョンＲ0～Ｒ3が配置される仮想アドレス空間上の先頭アドレスが格納される。ページテーブルアドレスＲＴ0～ＲＴ3には、各々のリージョンＲ0～Ｒ3について仮想アドレスから物理アドレスへの変換に使用されるページテーブルＰ0～Ｐ3が置かれている物理アドレスが格納される。ページサイズＲＰ0～ＲＰ3には、各々のリージョンＲ0～Ｒ3を構成するページのページサイズのサイズが格納される。リージョンサイズＲＳ0～ＲＳ3には、各々のリージョンＲ0～Ｒ3自体のサイズが格納される。
物理メモリ３０５上には、リージョンの数と同数のページテーブルＰ0～Ｐ3が存在する。リージョン毎のページテーブルＰ0～Ｐ3はそれぞれ、対応するリージョンのページ数と同じエントリ数を持ち、各エントリには対応するリージョンにおけるページの変換先の物理アドレスが格納されている。リージョンサイズをそのリージョンのページサイズで割った値が、そのリージョンのページ数となる（リージョンＲxの場合、ＲＳx／ＲＰxがそのリージョンのページ数となる）。
図示のＭＭＵ１０２における仮想アドレスから物理アドレスへのアドレス変換は、仮想アドレスとＴＬＢ３０１及びリージョンデスクリプタ３０２それぞれの各エントリのベースアドレスを比較し、一致するエントリが存在するかどうかに応じて行われる。仮想アドレスから物理アドレスへ変換する流れについて説明しておく。
ＣＰＵ１０１は、仮想アドレスを用いてメモリ空間にアクセスする。ＭＭＵ１０２は、アクセス要求された仮想アドレスのベースアドレス部分と、ＴＬＢ３０１の各エントリＴ0～Ｔnのベース仮想アドレスＴＢ0～ＴＢnを比較する。ここで、対応するエントリが見つかった、すなわちＴＬＢヒットした場合には、アドレス変換機構３０３はそのエントリを用いてベース仮想アドレスをベース物理アドレスに変換する。そして、そのベース物理アドレスと、アクセス要求された仮想アドレスのオフセットアドレスとを組み合わせて、物理アドレスを得ることができる。
一方、ＴＬＢ３０１の中からアクセス要求された仮想アドレスのベースアドレス部分に対応するエントリが見つからなかった、すなわちＴＬＢミスした場合には、ＭＭＵ１０２は、アクセス要求された仮想アドレスのベースアドレス部分と、リージョンデスクリプタ３０２の各エントリＲ0～Ｒ3のベース仮想アドレスＲＢ0～ＲＢ3と比較して、対応するエントリ内のページテーブルアドレスＲＴXを参照する。ページウォーク機構３０４は、そのページテーブルアドレスＲＴXを用いて物理メモリ３０５上の該当するページテーブルＰXを参照して、アクセス要求された仮想アドレスに該当するページテーブルエントリを見つけ出すと、得られた内容に基づいてＴＬＢ３０１内の任意のエントリを更新する。このようにして、アクセス要求された仮想アドレスと物理アドレスをマッピングする新たなエントリがＴＬＢ３０１に格納される。
図４～図７には、アドレス変換に関連する処理手順を、それぞれフローチャートの形式で示している。
図４には、ＭＭＵ１０２を初期化するための処理手順をフローチャートの形式で示している。ＭＭＵ１０２の初期化は、基本的には、オペレーティングシステム（ＯＳ）の起動時に実施される。
まず、ＴＬＢ３０１内のすべてのエントリを無効に設定する（ステップＳ４０１）。具体的には、すべてのエントリのエントリ有効フラグＴＶ0～ＴＶnにＦａｌｓｅを代入する。
そして、リージョンデスクリプタ３０２内の各エントリＲ0～Ｒ3に対して、各リージョンを定義するためにベース仮想アドレスＲＢ0～ＲＢ3、ページテーブルアドレスＲＴ0～ＲＴ3、ページサイズＲＰ0～ＲＰ3、リージョンサイズＲＳ0～ＲＳ3を設定する（ステップＳ４０２）。
なお、詳細な説明を省略するが、ＯＳの起動時には、物理メモリ３０５上のリージョン毎の各ページテーブルＰ0～Ｐ3の初期化も実施される。
図５には、初期化した後のＭＭＵ１０２において仮想アドレスから物理アドレスに変換するための処理手順をフローチャートの形式で示している。
まず、要求された仮想アドレスとＴＬＢ３０１内の各エントリＴ0～Ｔnを比較して（ステップＳ５０１）、いずれかのエントリと合致するかどうかをチェックする（ステップＳ５０２）。ここで、ｘ番目のエントリＴxに関して、ベース仮想アドレスＴＢxと、ベース仮想アドレスＴＢxにページサイズＴＰxを加算した範囲内に仮想アドレスＶＡが含まれていれば（すなわち、ＴＢx≦ＶＡ＜ＴＢx＋ＴＰx、且つ、ＴＶx＝Ｔｒｕｅ）、仮想アドレスＶＡはそのエントリＴxと合致することになる。
そして、要求された仮想アドレスに合致するエントリがＴＬＢ３０１内で見つかった場合には（ステップＳ５０２のＹｅｓ）、アドレス変換機構３０３による仮想アドレスから物理アドレスへの変換処理を実行する（ステップＳ５０３）。アドレス変換機構３０３による仮想アドレスから物理アドレスへの変換処理の詳細については、図６を参照されたい。
一方、要求された仮想アドレスに合致するエントリがＴＬＢ３０１内で見つからなかった場合（ステップＳ５０２のＮｏ）、すなわちＴＬＢミスした場合には、続いて、要求された仮想アドレスとリージョンデスクリプタ３０２内の各エントリＲ0～Ｒnを比較して（ステップＳ５０４）、いずれかのエントリと合致するかどうかをチェックする（ステップＳ５０５）。ここで、ｘ番目のエントリＲxに関して、ベース仮想アドレスＲＢxと、ベース仮想アドレスＲＢxにページサイズＲＳxを加算した範囲内に仮想アドレスＶＡが含まれていれば（すなわち、ＲＢx≦ＶＡ＜ＲＢx＋ＲＳx）、仮想アドレスＶＡはそのエントリＲxと合致することになる。
そして、要求された仮想アドレスに合致するエントリがリージョンデスクリプタ３０２内で見つかった場合には（ステップＳ５０５のＹｅｓ）、ページウォーク機構３０４による物理メモリ３０５上のページテーブル参照処理を実行して（ステップＳ５０６）、アクセス要求された仮想アドレスと物理アドレスをマッピングする新たなエントリをＴＬＢ３０１に作成する。その後、ステップＳ５０１に戻り、アドレス変換機構３０３による仮想アドレスから物理アドレスへの変換処理を改めて実行する。ページウォーク機構３０４による物理メモリ３０５上のページテーブル参照処理の詳細については、図７を参照されたい。
なお、リージョンデスクリプタ３０２内でも、要求された仮想アドレスに合致するエントリが見つからなかった場合には（ステップＳ５０５のＮｏ）、アドレス変換が不能なので、バスフォルトエラーを発生して、仮想アドレスから物理アドレスへの変換処理を中止する。
図６には、図５に示したフローチャート中のステップＳ５０６で実行される、アドレス変換機構３０３が仮想アドレスを物理アドレスに変換するための処理手順をフローチャートの形式で示している。
アドレス変換機構３０３は、ＴＬＢ３０１内の、要求された仮想アドレスと合致するエントリＴxからベース物理アドレスＴＴxを取得すると（ステップＳ６０１）、そのベース物理アドレスと、アクセス要求された仮想アドレスのオフセットアドレスとを組み合わせて、物理アドレスを計算する（ステップＳ６０２）。
ステップＳ６０２では、具体的には、ＴＬＢ３０１内のエントリＴxから取得した物理アドレスＴＴxに、要求された仮想アドレスＶＡとベース仮想アドレスＴＢxの差分を加算して、物理アドレスＰＡを求めることができる（すなわち、ＰＡ←ＴＴx＋（ＶＡ－ＴＢx））。
図７には、図５に示したフローチャート中のステップＳ５０６で実行される、ページウォーク機構３０４が物理メモリ３０５上のページテーブルを参照して、仮想アドレスと物理アドレスをマッピングする新たなエントリをＴＬＢ３０１に作成するための処理手順をフローチャートの形式で示している。
ページウォーク機構３０４は、まず、リージョンデスクリプタ３０２の対応するエントリＲxに格納されている情報と、要求された仮想アドレスＶＡに基づいて、物理メモリ３０５上の該当するページテーブルの何ページ目のエントリを取得すべきかを決定する（ステップＳ７０１）。具体的には、仮想アドレスＶＡとベース仮想アドレスＲＢxの差分をそのリージョンのページサイズＲＰxで割って、整数に切り捨てた値ｎが、ページテーブルのエントリとなる（すなわち、ｎ←ｉｎｔ（（ＶＡ－ＲＢx）／ＲＰx））。
次いで、ページウォーク機構３０４は、リージョンデスクリプタ３０２の対応するエントリＲxに格納されているページテーブルアドレスＲＴxの物理アドレスに置かれているページテーブルから、ｎ番目のエントリの値ＰＰ、すなわち要求された仮想アドレスＶＡに対応するベース物理アドレスを取得する（すなわち、ＰＰ←Ｐxn）（ステップＳ７０２）。
次いで、ページウォーク機構３０４は、ＴＬＢ３０１内に無効のエントリＴＶyが存在するかどうかをチェックする（すなわち、ＴＶy＝Ｆａｌｓｅ）（ステップＳ７０３）。
ここで、ＴＬＢ３０１内に無効のエントリＴＶyが存在しない場合には（ステップＳ７０３のＮｏ）、ページウォーク機構３０４は、ＴＬＢ３０１内の任意のｙ番目のエントリを選択して、無効エントリに設定する（すなわち、ＴＶy←Ｆａｌｓｅ）（ステップＳ７０４）。
そして、ページウォーク機構３０４は、ＴＬＢ３０１内で見つけた無効のエントリｙ（若しくは、無効に設定したエントリｙ）を有効化して、当該エントリに新たなアドレス変換情報を設定する（ステップＳ７０５）。具体的には、エントリ有効フラグＴＶyを有効とし、新たなベース仮想アドレスＴＢy、ベース物理アドレスＴＴy、ページサイズＴＰyを設定する（すなわち、ＴＢy←ＲＢx＋（ＲＰx×ｎ）、ＴＴy←ＰＰ、ＴＰy←ＲＰx、ＴＶy←Ｔｒｕｅ）。
このようにして、アクセス要求された仮想アドレスと物理アドレスをマッピングする新たなエントリがＴＬＢ３０１に格納される。
図８～図１１には、ＭＭＵ１０２を用いてアドレス変換を行う具体例を示している。ここでは、例として仮想アドレス空間上に以下の表１に示すような４つのリージョンが定義されているものする（但し、０ｘはその値が１６進数であることを示す）。
Figure 0007184074000001
各リージョンは、ページテーブルアドレスに設定された物理アドレス（ＲＴ0～ＲＴ3）にそれぞれページテーブル（Ｐ0～Ｐ3）を持つ。各ページテーブル（Ｐ0～Ｐ3）には、ページ単位で仮想アドレスを変換した後の物理アドレス（Ｐ00～Ｐ3n）が格納されている。上記の表１に示す例では、リージョンＲ0の場合、リージョンサイズがＲＳ0＝１６ＭＢ、ページサイズがＲＰ0＝６４ＫＢなので、ＲＳ0／ＲＰ0＝２５６ が、このページテーブルのエントリ数となる。
したがって、リージョンデスクリプタ３０２のエントリＲ0には、ベース仮想アドレスＲＢ0＝０ｘ１０００００００、ページテーブルアドレスＲＴ0＝０ｘ０００１００００、ページサイズＲＰ0＝６４ＫＢ、リージョンサイズＲＳ0＝１６ＭＢが格納される。また、エントリＲ1には、ベース仮想アドレスＲＢ1＝０ｘ２０００００００、ページテーブルアドレスＲＴ1＝０ｘ０００２００００、ページサイズＲＰ0＝４ＫＢ、リージョンサイズＲＳ1＝１ＭＢが格納される。また、エントリＲ2には、ベース仮想アドレスＲＢ2＝０ｘ３０００００００、ページテーブルアドレスＲＴ2＝０ｘ０００３００００、ページサイズＲＰ2＝１ＫＢ、リージョンサイズＲＳ2＝２５６ＫＢが格納される。また、エントリＲ3には、ベース仮想アドレスＲＢ2＝０ｘ４０００００００、ページテーブルアドレスＲＴ3＝０ｘ０００４００００、ページサイズＲＰ3＝１ＫＢ、リージョンサイズＲＳ3＝２５６ＫＢが格納される。
また、図８に示すＭＭＵ１０２は、図４に示した処理手順に従って初期化した直後の状態であることを想定している。したがって、ＴＬＢ３０１内のすべてのエントリ０～ｎのエントリ有効フラグＴＶ0～ＴＶnには、エントリが無効であることを示すＦａｌｓｅが代入されている。
図９には、初期化直後のＭＭＵ１０２（図８を参照のこと）に対して変換前の仮想アドレスとしてＶＡ＝０ｘ１００２００１０が与えられた場合に、アドレス変換を行う具体例を示している。仮想アドレスから物理アドレスへの変換は、図６に示した処理手順に従って実行される。
初期状態では、ＴＬＢ３０１のすべてのエントリは無効なので（ＴＶ0～ＴＶn＝Ｆａｌｓｅ）、要求された仮想アドレスに合致するエントリは存在しない。すなわちＴＬＢミスするので、リージョンデスクリプタ３０２の中に、要求された仮想アドレスに合致するものがあるかが調べられる。ここでは、リージョンデスクリプタ３０２のエントリＲ0について、ＲＢ0≦ＶＡ＜ＲＢ0＋ＲＳ0を満たすので（０ｘ１０００００００≦０ｘ１００２００１０＜０ｘ１０００００００＋０ｘ０１００００００）、この仮想アドレスはエントリＲ0と合致することになる。
次いで、ページウォーク機構３０４は、図７に示した処理手順に従って、ページウォーク機構３０４がページウォークを実行する。
ページウォーク機構３０４は、まず、リージョンデスクリプタ３０２のエントリＲ0から取得される情報に基づいて、物理メモリ３０５上のページテーブル参照処理を実行して、アクセス要求された仮想アドレスと物理アドレスをマッピングする新たなエントリをＴＬＢ３０１に作成する。具体的には、仮想アドレス０ｘ１００２００１０とベース仮想アドレスＲＢ0（＝０ｘ１０００００００）の差分をそのリージョンのページサイズＲＰ0＝６４ＫＢ（０ｘ０００１００００）で割って、整数に切り捨てた値ｎ＝２（すなわち、ｎ←ｉｎｔ（（ＶＡ－ＲＢx）／ＲＰx））が、物理メモリ３０５上の該当するページテーブルから取得すべきページとなる。
したがって、ページウォーク機構３０４は、物理メモリ３０５上の該当するページテーブルアドレスＲＴ0の２番目のエントリの値Ｐ02（＝０ｘ０００８００００）を、要求された仮想アドレスＶＡに対応するベース物理アドレスＴＴ0として取得する。
そして、ページウォーク機構３０４は、ＴＬＢ３０１内に無効のエントリの中からエントリＴ0を選択して、以下のように新たなベース仮想アドレスＴＢ0、ベース物理アドレスＴＴ0、ページサイズＴＰ0を設定して、当該エントリＴ0を有効化する。図１０には、ページウォークによってエントリＴ0が設定される様子を示している。
ＴＢ0（ベース仮想アドレス）←ＲＢ0＋（ＲＰ0×ｎ）＝０ｘ１０００００００＋（０ｘ０００１００００×２）＝０ｘ１００２００００
ＴＴ0（ベース物理アドレス）←Ｐ02＝０ｘ０００８００００
ＴＰ0（ページサイズ）←ＲＰ0＝６４ＫＢ
ＴＶ0（エントリ有効フラグ）←Ｔｒｕｅ
上記のようにページウォークによって、要求された仮想アドレスと物理アドレスをマッピングする新たなエントリがＴＬＢ３０１に作成されると、アドレス変換機構３０３による仮想アドレスから物理アドレスへの変換処理を改めて実行する。
図１１には、要求された仮想アドレスＶＡ（＝０ｘ１００２００１０）に対して、仮想アドレスから物理アドレスへの変換処理を再実行する様子を示している。今度は、リージョンデスクリプタ３０２に加えて、ＴＬＢ３０１内にも、要求された仮想アドレスに合致するエントリＴ0が見つかる（すなわち、ＴＢ0≦ＶＡ＜ＴＢ0＋ＴＰ0、且つ、ＴＶ0＝Ｔｒｕｅ）。要求された仮想アドレスＶＡがＴＬＢ３０１及びリージョンデスクリプタ３０２の両方で合致する場合には、ＴＬＢ３０１のエントリＴ0が優先される。何故ならば、ＴＬＢヒットした場合には、アドレス変換機構３０３はそのエントリを用いてベース仮想アドレスをベース物理アドレスに直接変換することができ、ページウォークのためのアドレス計算が不要だからである。
アドレス変換機構３０３は、図６に示した処理手順に従って、ＴＬＢ３０１のエントリＴ0とから取得されるベース物理アドレスＴＴ0と、要求された仮想アドレスＶＡから、物理アドレスＰＡを計算する（すなわち、ＰＡ←ＴＴ0＋（ＶＡ－ＴＢ0））。この例では、０ｘ０００８００００＋（０ｘ１００２００１０－０ｘ１００２００００）＝０ｘ０００８００１０が、ＴＬＢ３０１を用いたアドレス変換によって得られる物理アドレスＰＡである。
要するに、本実施形態に係るＭＭＵ１０２は、仮想アドレスから物理アドレスへ変換するための情報を保持するＴＬＢ３０１の他に、アドレス変換の対象として定義された複数のリージョンの各々についてアドレス変換するための情報及びリージョン毎に定義されたページサイズの情報を保持するリージョンデスクリプタ３０２を備えている。ここまでの説明で、本実施形態に係るＭＭＵ１０２によれば、ＴＬＢミスした場合には、リージョン毎に異なるページサイズが定義されていても、リージョンデスクリプタ３０２を利用してページ単位で効率的にアドレス変換を行うことができる、という点を十分理解されたい。
図１２には、本実施形態に係るＭＭＵ１０２を用いて実現される、仮想アドレス空間におけるリージョンの構成例を示している。
図示の仮想アドレス空間には、Ｒｅｇｉｏｎ＃０～＃３の４つのリージョンが定義されている。各リージョンは、それぞれ６４ＫＢ、４ＫＢ、１ＫＢ、１ＫＢのページサイズを持つ。Ｒｅｇｉｏｎ＃０はテキスト領域、Ｒｅｇｉｏｎ＃１とＲｅｇｉｏｎ＃２はヒープ領域、Ｒｅｇｉｏｎ＃３はスタック領域として使われる。但し、Ｒｅｇｉｏｎ＃１とＲｅｇｉｏｎ＃２は、確保するメモリブロックのサイズによって、これら２つのリージョンを使い分ける。
図１３には、図１及び図２に示した組込み機器（センシングデバイス１００）を実現するハードウェアで動作するソフトウェアの構成例を示している。
センシングデバイス１００は、例えば、スマートフォン、スマートウオッチ、スマートグラス、スマートヘッドフォンなど、ユーザが保持あるいは装着するような装置であってもよいし、電気自動車など移動交通手段に装備されてもよい。
センシングデバイス１００のようなハードウェア上で動作するアプリケーションは、例えば、装着者の動きをセンシングするためのセンシング処理、センシング結果に基づいて装着者の行動を推定する行動推定処理、推定した結果をクラウド２０１経由でサーバ２０２に送信するための通信処理の３つに大別される。また、行動推定処理に使用される行動辞書がアプリケーションに含まれている。これらのアプリケーションは、図１又は図２に示した機器ハードウェアをサポートするとともに、図３に示したＭＭＵ１０２によって実現されるアドレス空間（図１２を参照のこと）を各タスクに提供するＯＳの上で動作する。
センシングデバイス１００は、センサ１０５からの入力に基づいてセンシング処理を行う。センサ１０５で認識可能なセンシングデバイス１００の「動作／状況」を「行動」と関連付けて、「行動定義」として行動辞書に登録することで、行動推定処理において「行動」を認識し、認識された行動に基づいてデバイス自体の制御処理を行うとともに、必要に応じて推定した結果をクラウド２０１経由でサーバ２０２に送信するようにしてもよい。また、行動辞書は、センシング処理の結果や行動推定処理結果などを用いて、ディープニューラルネットワーク（Ｄｅｅｐ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）など人工知能の手法を利用して「動作／状況」と「行動」の関係を動的に学習するようになされていてもよい。動作の例としては、「ユーザの動作測定」などがある。状況の例としては、「加速度大」や「加速度小」などがある。例えば、動作「ユーザの動作測定」と状況「加速度大」に対して行動「ユーザが走っている」を関連付け、動作「ユーザの動作測定」と状況「加速度小」に対して行動「ユーザが歩行している」を関連付けて、行動辞書に定義することで、センサ１０５からの入力にしたがって行動認識処理を行うことにより、行動を認識することができる。
ＯＳは、各タスクの動作を制御するタスク管理、フラッシュメモリ１０４上のファイルシステムを管理するフラッシュファイルマネージャ、ＭＭＵ１０２を制御して仮想アドレス空間を構成する仮想メモリマネージャ、構成された仮想メモリに割り当てるための物理メモリの管理を行うメモリブロックマネージャ、などで構成される。また、ＯＳには、接続されているセンサ１０５や通信モジュール１０６、フラッシュメモリ１０４などのデバイスを制御するデバイスドライバも含まれる。
このＯＳを用いたメモリ管理方法について、図１４を参照しながら説明する。
仮想メモリマネージャは主に、ＭＭＵ１０２に設定する各リージョンのページテーブルを管理する。仮想メモリマネージャは、あるリージョンのページに物理メモリを割り当てる場合には、その物理メモリを得るためにメモリブロックマネージャを呼び出す。また、仮想メモリマネージャは、あるリージョンのページにフラッシュメモリ１０４上のファイルを割り当てる場合には、フラッシュファイルマネージャを用いて、該当するファイルがフラッシュメモリ上のどのブロックに配置されているかの情報をファイルシステム内のファイルシステム管理データから取得し、そのブロックの存在する物理アドレスを配置したいリージョンのページテーブルに設定することで、対応する仮想アドレス上に該当ファイルのそのブロックが配置されるようになる。これらのメモリ管理を行うためのメモリ管理ＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｆａｃｅ）は、ＯＳ自身又はＯＳ上で動くアプリケーションから使用される。
ＯＳは、起動すると自身の初期化が完了した後に、アプリケーション実行のための初期化を行う。アプリケーションはフラッシュメモリ１０４上にあらかじめファイルデータとして格納してあり、そのファイルをメモリ管理ＡＰＩの呼び出しによって仮想アドレス空間に配置し、実行開始アドレスからの実行を行うタスクを生成することで、アプリケーションの実行が始まる。
図１５には、仮想メモリマネージャによって提供される仮想アドレス空間と、その上で実行される各タスクの関係を表している。仮想メモリマネージャは、各タスクが呼び出すメモリ管理ＡＰＩによるメモリ確保並びにメモリ解放要求に従って、その要求に対応するリージョンに対して物理メモリ３０５、あるいはフラッシュメモリ１０４上のブロックを随時割り当てていく。
図１５に示す例では、センシングデバイス１００上でアプリケーションの処理の実行に応じてＯＳが管理するセンシングタスク、行動推定タスク、及び通信タスクが動作していることを想定している。同時に動作する複数のタスク間で、仮想アドレス空間は共有される。
フラッシュメモリ１０４に格納されているセンシング処理、行動推定処理、通信処理などの各アプリケーションの命令コードやプログラムの実行時に参照する読み込み専用のデータなどは、仮想アドレス空間のうち、テキスト領域として使用されるＲｅｇｉｏｎ＃０にマップされる。また、行動推定処理に使用する行動推定辞書も、同じくＲｅｇｉｏｎ＃０にマップされる。
センシングデバイス１００上で動作中のセンシングタスクは、Ｒｅｇｉｏｎ＃０にマップされるセンシング処理アプリケーションを利用する。また、センシングタスクは、プログラムの実行中に保持する必要のあるデータをヒープ領域として使用されるＲｅｇｉｏｎ＃１に置き、実行中に当該領域内でメモリの確保と解放が動的に行われる。また、センシングタスクは、プログラムの実行中に呼び出される関数を、スタック領域として使用されるＲｅｇｉｏｎ＃３に置く。
同様に、センシングデバイス１００上で動作中の行動推定タスクは、Ｒｅｇｉｏｎ＃０にマップされる行動推定処理アプリケーション並びに行動推定辞書を利用する。また、行動推定タスクは、プログラムの実行中に保持する必要のあるデータをヒープ領域として使用されるＲｅｇｉｏｎ＃１に置き、実行中に当該領域内でメモリの確保と解放が動的に行われる。また、行動推定タスクは、プログラムの実行中に呼び出される関数を、スタック領域として使用されるＲｅｇｉｏｎ＃３に置く。
同様に、センシングデバイス１００上で動作中の通信タスクは、Ｒｅｇｉｏｎ＃０にマップされる通信処理アプリケーションを利用する。また、通信タスクは、プログラムの実行中に保持する必要のあるデータをヒープ領域として使用されるＲｅｇｉｏｎ＃１に置き、実行中に当該領域内でメモリの確保と解放が動的に行われる。また、通信タスクは、プログラムの実行中に呼び出される関数を、スタック領域として使用されるＲｅｇｉｏｎ＃３に置く。
図１６には、仮想メモリマネージャによって提供されるリージョンのうち、Ｒｅｇｉｏｎ＃０をテキスト領域として使用するための仕組みを示している。
物理メモリ３０５上のＲｅｇｉｏｎ＃０用のページテーブルには、テキスト領域に貼り付けるフラッシュメモリ１０４上の特定のファイルについて、そのファイルのフラッシュメモリ１０４上のブロックの物理アドレスが設定される。
フラッシュメモリ１０４上にファイルシステムが構成されている場合、ブロックはフラッシュメモリ１０４の中で必ずしも連続したブロックとして並べられているとは限らないが、そうした場合でもページテーブルによるアドレス変換によって、仮想アドレス空間のテキスト領域（Ｒｅｇｉｏｎ＃０）上では連続した仮想アドレスとしてファイルを貼り付けることができる。
また、このＲｅｇｉｏｎ＃０におけるページサイズはフラッシュメモリ１０４のブロックサイズ（典型的には６４ＫＢ）と合致させてある。したがって、例えばフラッシュメモリ１０４上で３ブロックを占めているファイル（１９２ＫＢ）については、ページテーブル上でも３つのエントリがあればこのファイルをテキスト領域にマッピングことができる。
図１７には、仮想メモリマネージャによって、フラッシュメモリ１０４内のファイルをメモリ空間（仮想アドレス空間のテキスト領域）へマッピングするための処理手順をフローチャートの形式で示している。
仮想メモリマネージャは、まず、マッピング先のリージョン（Ｒｅｇｉｏｎ＃０）の空きアドレス空間の取得を試みる（ステップＳ１７０１）。
ここで、マッピング先のリージョンから空きアドレス空間を取得できなかった場合には（ステップＳ１７０２のＮｏ）、アドレス空間不足エラーとして、ファイルのマッピングを諦め、本処理を終了する。
また、マッピング先のリージョンから空きアドレス空間を取得できた場合には（ステップＳ１７０２のＹｅｓ）、仮想メモリマネージャは、当該リージョンにマップするファイルの、フラッシュメモリ１０４内の配置情報の取得を試みる（ステップＳ１７０３）。ステップＳ１７０３の処理は、図１４中において参照番号１４０２で示す処理に相当する。
ここで、当該リージョンにマップするファイルの配置情報を取得できない、すなわち、マッピングすべきファイルが存在しない場合には（ステップＳ１７０４のＮｏ）、ファイル不存在エラーとして、ファイルのマッピングを諦め、本処理を終了する。
また、当該リージョンにマップするファイルの配置情報を取得できたとき、すなわち、マッピングすべきファイルが存在する場合には（ステップＳ１７０４のＹｅｓ）、仮想メモリマネージャは、物理メモリ３０５上における当該リージョンのページテーブルに、そのファイルのメモリ内配置情報を書き込んで（ステップＳ１７０５）、ファイルのマッピング処理を終了する。ステップＳ１７０５の処理は、図１４中において参照番号１４０３で示す処理に相当する。
また、図１８には、仮想メモリマネージャによって、メモリ空間（仮想アドレス空間のテキスト領域）へマッピングしたファイルを解放するための処理手順をフローチャートの形式で示している。
仮想メモリマネージャは、解放を指定されたアドレスがファイルのマッピング先であるかどうかをチェックする（ステップＳ１８０１）。
そして、解放を指定されたアドレスがファイルのマッピング先である場合には（ステップＳ１８０１のＹｅｓ）、仮想メモリマネージャは、リージョンのページテーブルを未使用に戻して（ステップＳ１８０２）、本処理を終了する。ステップＳ１８０２の処理は、図１４中において参照番号１４０３で示す処理に相当する。
他方、解放を指定されたアドレスがファイルのマッピング先でない場合には（ステップＳ１８０１のＮｏ）、アドレス指定エラーとして、マッピングの解放を諦めて、本処理を終了する。
図１９には、仮想メモリマネージャによって提供されるリージョンのうち、Ｒｅｇｉｏｎ＃１及びＲｅｇｉｏｎ＃２をヒープ領域として使用するための仕組みを示している。
先述したように、ヒープ領域からどのような単位でメモリを確保するかは、処理内容やプログラムの書き方に大きく依存する。確保するメモリが数バイトのことも数１００ＫＢのこともある。こうしたサイズのメモリを混在させることによる断片化を防ぐため、本実施形態では、確保するメモリを４ＫＢ以上かそうでないかによって、ヒープアロケータが、Ｒｅｇｉｏｎ♯１とＲｅｇｉｏｎ♯２の２つのリージョンを使い分けている。
ｍａｌｌｏｃは、動的にメモリを確保する関数であり、ｆｒｅｅは、確保したメモリを動的に開放する関数である。図１９に示す例では、ヒープアロケータが、確保するメモリサイズに応じて、使用するヒープ領域を選択する。
４ＫＢ未満の小さなメモリ確保要求に対しては、ヒープアロケータは、ページサイズを１ＫＢに設定したＲｅｇｉｏｎ♯２に物理メモリを割り当てる。但し、ページサイズの１ＫＢを超えるメモリ要求については、複数のページを割り当てて使用するようにする。また、４ＫＢ以上のメモリ確保要求に対しては、ヒープアロケータは、ページサイズを４ＫＢに設定したＲｅｇｉｏｎ♯１に物理メモリを割り当てる。
ヒープ領域に対するメモリ要求をいくつに分類するか、分類の際に閾値として設定するサイズは、アプリケーションのメモリ要求のパターンによって変わってくるが、少なくともこのように確保するサイズによる分類を行うことで、メモリの断片化を抑えることができるようになる。
図２０には、ヒープ領域からメモリを確保するための処理手順をフローチャートの形式で示している。
例えば、ｍａｌｌｏｃ関数を用いてメモリの動的確保が要求される。確保したいヒープ領域のメモリサイズが４ＫＢ以上の場合には（ステップＳ２００１のＹｅｓ）、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１からメモリを確保する処理が実行される（ステップＳ２００２）。Ｒｅｇｉｏｎ＃１からメモリを確保する処理の詳細については、後述に譲る。
一方、確保したいヒープ領域のメモリサイズが４ＫＢ未満の場合には（ステップＳ２００１のＮｏ）、ページサイズが１ＫＢに定義されているＲｅｇｉｏｎ＃２からメモリを確保する処理が実行される（ステップＳ２００３）。Ｒｅｇｉｏｎ＃２からメモリを確保する処理の詳細については、後述に譲る。
また、図２１には、ヒープ領域に確保したメモリを解放するための処理手順をフローチャートの形式で示している。
例えば、ｆｒｅｅ関数を用いてメモリの動的解放が要求される。解放要求されたメモリのアドレスが、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１である場合には（ステップＳ２１０１のＹｅｓ）、Ｒｅｇｉｏｎ＃１（若しくは、ページサイズが４ＫＢの領域）のメモリを解放する処理が実行される（ステップＳ２１０２）。Ｒｅｇｉｏｎ＃１に確保されたメモリを解放する処理の詳細については、後述に譲る。
一方、解放要求されたメモリのアドレスがＲｅｇｉｏｎ＃１でない場合には（ステップＳ２１０１のＮｏ）、Ｒｅｇｉｏｎ＃２（若しくは、ページサイズが１ＫＢの領域）のメモリを解放する処理が実行される（ステップＳ２１０３）。Ｒｅｇｉｏｎ＃２に確保されたメモリを解放する処理の詳細については、後述に譲る。
図２２には、図２０に示したフローチャートのステップＳ２００２で実行される、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１からメモリを確保するための処理手順をフローチャートの形式で示している。
まず、仮想メモリマネージャは、Ｒｅｇｉｏｎ＃１内で指定されたサイズの空きアドレス空間の取得を試みる（ステップＳ２２０１）。
ここで、Ｒｅｇｉｏｎ＃１内で指定されたサイズの空きアドレス空間を取得できなかった場合には（ステップＳ２２０２のＮｏ）、アドレス空間不足エラーとして、ファイルのマッピングを諦め、本処理を終了する。
また、Ｒｅｇｉｏｎ＃１内で指定されたサイズの空きアドレス空間を取得できた場合には（ステップＳ２２０２のＹｅｓ）、仮想メモリマネージャは、メモリブロックマネージャから、空きメモリブロックを取得する（ステップＳ２２０３）。メモリマネージャから空きメモリブロックを取得する処理の詳細については、後述に譲る。
そして、メモリブロックマネージャから空きメモリブロックを取得することができた場合には（ステップＳ２２０４のＹｅｓ）、仮想メモリマネージャは、物理メモリ３０５上における当該リージョンのページテーブルに、ステップＳ２２０１で取得したメモリブロックのアドレスを書き込んで（ステップＳ２２０５）、本処理を終了する。ステップＳ２２０５の処理は、図１４中において参照番号１４０３で示す処理に相当する。
また、メモリブロックマネージャから空きメモリブロックを取得することができなかった場合には（ステップＳ２２０４のＮｏ）、メモリ不足エラーとしてメモリの確保を諦め、本処理を終了する。
図２３には、図２１に示したフローチャートのステップＳ２１０２で実行される、ページサイズが４ＫＢに定義されているＲｅｇｉｏｎ＃１に確保したメモリを解放するための処理手順をフローチャートの形式で示している。
仮想メモリマネージャは、解放を指定されたアドレスがＲｅｇｉｏｎ＃１に該当するかどうかをチェックする（ステップＳ２３０１）。
解放を指定されたアドレスがＲｅｇｉｏｎ＃１に該当する場合には（ステップＳ２３０１のＹｅｓ）、仮想メモリマネージャは、メモリブロックマネージャへメモリブロックを返すための処理を実行する（ステップＳ２３０２）。メモリブロックマネージャへメモリブロックを返す処理の詳細については、後述に譲る。
そして、仮想メモリマネージャは、リージョンのページテーブルを未使用に戻して（ステップＳ２３０３）、本処理を終了する。ステップＳ２３０３の処理は、図１４中において参照番号１４０３で示す処理に相当する。
他方、解放を指定されたアドレスがＲｅｇｉｏｎ＃１でない場合には（ステップＳ２３０１のＮｏ）、アドレス指定エラーとして、メモリの解放を諦めて、本処理を終了する。
図２４には、図２０に示したフローチャートのステップＳ２００３で実行される、ページサイズが１ＫＢに定義されているＲｅｇｉｏｎ＃２からメモリを確保するための処理手順をフローチャートの形式で示している。
まず、仮想メモリマネージャは、Ｒｅｇｉｏｎ＃２内で指定されたサイズの空きアドレス空間の取得を試みる（ステップＳ２４０１）。
ここで、Ｒｅｇｉｏｎ＃２内で指定されたサイズの空きアドレス空間を取得できなかった場合には（ステップＳ２４０２のＮｏ）、アドレス空間不足エラーとして、ファイルのマッピングを諦め、本処理を終了する。
また、Ｒｅｇｉｏｎ＃２内で指定されたサイズの空きアドレス空間を取得できた場合には（ステップＳ２４０２のＹｅｓ）、仮想メモリマネージャは、メモリブロックマネージャから、空きメモリブロックを取得する（ステップＳ２４０３）。メモリマネージャから空きメモリブロックを取得する処理の詳細については、後述に譲る。
そして、メモリブロックマネージャから空きメモリブロックを取得することができた場合には（ステップＳ２４０４のＹｅｓ）、仮想メモリマネージャは、物理メモリ３０５上における当該リージョンのページテーブルに、ステップＳ２４０１で取得したメモリブロックのアドレスを書き込んで（ステップＳ２４０５）、本処理を終了する。ステップＳ２４０５の処理は、図１４中において参照番号１４０３で示す処理に相当する。
また、メモリブロックマネージャから空きメモリブロックを取得することができなかった場合には（ステップＳ２４０４のＮｏ）、メモリ不足エラーとしてメモリの確保を諦め、本処理を終了する。
図２５には、図２１に示したフローチャートのステップＳ２１０３で実行される、ページサイズが１ＫＢに定義されているＲｅｇｉｏｎ＃２に確保したメモリを解放するための処理手順をフローチャートの形式で示している。
仮想メモリマネージャは、解放を指定されたアドレスがＲｅｇｉｏｎ＃２に該当するかどうかをチェックする（ステップＳ２５０１）。
解放を指定されたアドレスがＲｅｇｉｏｎ＃２に該当する場合には（ステップＳ２５０１のＹｅｓ）、仮想メモリマネージャは、メモリブロックマネージャへメモリブロックを返すための処理を実行する（ステップＳ２５０２）。メモリブロックマネージャへメモリブロックを返す処理の詳細については、後述に譲る。
そして、仮想メモリマネージャは、リージョンのページテーブルを未使用に戻して（ステップＳ２５０３）、本処理を終了する。ステップＳ２３０３の処理は、図１４中において参照番号１４０３で示す処理に相当する。
他方、解放を指定されたアドレスがＲｅｇｉｏｎ＃２でない場合には（ステップＳ２５０１のＮｏ）、アドレス指定エラーとして、メモリの解放を諦めて、本処理を終了する。
図２６には、図２２に示したフローチャートのステップＳ２２０３、並びに図２４に示したフローチャートのステップＳ２４０３で実行される、メモリブロックマネージャから空きメモリブロックを取得するための処理手順をフローチャートの形式で示している。
メモリブロックマネージャは、物理メモリブロックに空きがあるかどうかをチェックする（ステップＳ２６０１）。
そして、物理メモリブロックに空きがある場合には（ステップＳ２６０１のＹｅｓ）、メモリブロックマネージャは、空きメモリブロックの状態を使用済みに変更して（ステップＳ２６０２）、本処理を終了する。
他方、物理メモリブロックに空きがない場合には（ステップＳ２６０１のＮｏ）、メモリ不足エラーとして、空きメモリブロックの取得を諦め、本処理を終了する。
図２７には、図２３に示したフローチャートのステップＳ２３０２、並びに図２５に示したフローチャートのステップＳ２５０３で実行される、メモリブロックマネージャへメモリブロックを返すための処理手順をフローチャートの形式で示している。
メモリブロックマネージャは、仮想メモリマネージャから返されたメモリブロックの状態を空きに変更して（ステップＳ２７０１）、本処理を終了する。
図２８には、仮想メモリマネージャによって提供されるリージョンのうち、Ｒｅｇｉｏｎ＃３をスタック領域として使用するための仕組みを示している。
スタック領域は、プログラムを実現する各タスクについてそれぞれ１つずつ存在する。スタック領域は、プログラムの実行における関数呼び出しの進行などにより、動的に使用量が増えていく領域である。本実施形態では、システムで動作するタスクの平均的なスタック消費量が小さい場合を考慮して、スタック領域として使用されるＲｅｇｉｏｎ＃３のページサイズを１ＫＢとする。
タスクを初期化する際には、まず１ページ分の物理メモリがそのタスクのスタック領域として仮想アドレス空間に割り当てられ、タスクの動作中にそのページを使い切ると動的に１ページずつ追加の物理メモリが仮想アドレス空間に割り当てられていく。
タスクのスタック消費が進んで割り当てられた物理メモリを使い尽くすと、まだメモリが割り当てられていない仮想アドレスへのアクセスが発生するため、そのタスクがバスフォルトを起こす。ＯＳは、そのバスフォルトのハンドラ内で、メモリブロックマネージャから確保した物理メモリをバスフォルトの起きた仮想アドレスに割り当てることによって、動的にスタック領域の伸長を実現している。
図２９には、タスクのバスフォルト処理として、スタック領域を動的に割り当てるための処理手順をフローチャートの形式で示している。
タスクのバスフォルトが発生すると、バスフォルトハンドラは、そのフォルト発生アドレスが、スタック領域として使用しているＲｅｇｉｏｎ＃３かどうかをチェックする（ステップＳ２９０１）。
フォルト発生アドレスがＲｅｇｉｏｎ＃３でない場合には（ステップＳ２９０１のＮｏ）、バスエラーによりタスクを停止して、本処理を終了する。
また、フォルト発生アドレスがＲｅｇｉｏｎ＃３である場合には（ステップＳ２９０１のＹｅｓ）、バスフォルトハンドラは、メモリブロックマネージャから、空きメモリブロックを取得する（ステップＳ２９０２）。メモリマネージャから空きメモリブロックを取得する処理は、図２６に示した処理手順（前述）に従って実行される。
そして、メモリブロックマネージャから空きメモリブロックを取得することができた場合には（ステップＳ２９０３のＹｅｓ）、バスフォルトハンドラは、物理メモリ３０５上における当該リージョンのページテーブルに、ステップＳ２９０２で取得したメモリブロックのアドレスを書き込んで（ステップＳ２９０４）、バスフォルトハンドラによる本処理を終了する。ステップＳ２９０４の処理は、図１４中において参照番号１４０３で示す処理に相当する。
また、メモリブロックマネージャから空きメモリブロックを取得することができなかった場合には（ステップＳ２９０３のＮｏ）、メモリ不足エラーとしてメモリの確保を諦め、本処理を終了する。
また、タスクが終了すると、それまでに割り当てられたスタックを解放する処理を実施する。
図３０には、タスク終了時にスタックを解放するための処理手順をフローチャートの形式で示している。
タスクの終了時に、仮想メモリマネージャは、メモリブロックマネージャへメモリブロックを返すための処理を実行する（ステップＳ３００１）。メモリブロックマネージャへメモリブロックを返す処理は、図２７に示した処理手順（前述）に従って実行される。
そして、仮想メモリマネージャは、リージョンのページテーブルを未使用に戻して（ステップＳ３００２）、本処理を終了する。ステップＳ３００２の処理は、図１４中において参照番号１４０３で示す処理に相当する。
なお、本実施形態における各リージョンのページサイズの設定（テキスト領域：６４ＫＢ、ヒープ領域：４ＫＢ又は１ＫＢ、スタック領域：１ＫＢ）は、一例に過ぎない。実行するアプリケーションタスクの規模や性質、機器（センシングデバイス１００）が搭載するメモリ容量などの条件に応じて、各リージョンにおける適切なページサイズは変わってくる。重要な点は、テキスト、ヒープ、スタックの各領域に対する要求は異なっており、本明細書で開示する技術によれば、かかる要求に対して少ないメモリで適切なページサイズを用いることができることである。
本実施形態では、センシングデバイス１００上でセンシングタスク、行動推定タスク、及び通信タスクが動作していることを想定している（例えば、図１５を参照のこと）。また、本実施形態では、これらのタスクが以下のような性質とメモリへの要求を持っていることを想定している。
（１）センシングタスク
センシングタスクは、定期的に一定の周期で各種センサ１０５から情報を取得して、行動推定タスクにセンサ値を渡す。センシングタスクの命令コードは、フラッシュメモリ１０４の１ブロック（６４ＫＢ）に収まる程度であり、ヒープ領域からは１ＫＢ程度のメモリ領域数個を使用する。スタック領域の消費量は１ＫＢ程度である。
（２）行動推定タスク
行動推定タスクは、センシングタスクから渡されたセンサ値と、フラッシュメモリ１０４上の行動推定辞書を用い定期的に行動推定を行うアルゴリズムを実行し、推定した結果を通信タスクに渡す。行動推定タスクの命令コード、並びに行動推定辞書はそれぞれフラッシュメモリの１ブロック（６４ＫＢ）に収まる程度であり、ヒープ領域からは１６ＫＢ程度のメモリ領域と、１ＫＢ程度のメモリ領域数個を使用する。スタック領域の消費量は４ＫＢ程度である。
（３）通信タスク
通信タスクは、行動推定タスクの推定結果をクラウド２０２上のサーバ２０２に送信する。行動推定タスクからは定期的に送信データを受け取るが、サーバ２０２との通信中の接続遮断やその後の再試行など、不定期にエラー処理などの例外処理が必要となる場合がある。通信タスクの命令コードはフラッシュメモリ１０４上の２５６ＫＢ程度（４ブロック）であり、ヒープ領域からは４ＫＢ程度のメモリ領域数個と、１ＫＢ程度のメモリ領域を１０数個使用する。スタック領域の消費量は、通常状態では２ＫＢ程度だが、例外処理などで４ＫＢ程度に増加する場合がある。
上記のような前提において、本明細書で開示する技術によれば、仮想アドレス空間で各リージョンを以下のように実現することができる。
（１）テキスト領域
テキスト領域を提供するＲｅｇｉｏｎ♯０は、フラッシュメモリ１０４のブロックサイズである６４ＫＢをページサイズとする。各タスクの必要ページ数はそれぞれ１ページ、２ページ、４ページであり、合計７ページ分のページテーブルがあれば、全タスクのテキスト領域を提供することができる。
（２）ヒープ領域
ヒープ領域を提供するＲｅｇｉｏｎ♯１及びＲｅｇｉｏｎ♯２は、前述した通り、各種のメモリ確保要求に応じるために、４ＫＢページと１ＫＢページの２つのページサイズを使用する。上述した実施形態ではメモリ要求は１ＫＢ程度のものと４ＫＢを超えるものの２種類に大別できるため、それぞれでリージョンを使い分けることでメモリ断片化の防止に効果がある。
（３）スタック領域
スタック領域を提供するＲｅｇｉｏｎ♯３は、タスクの中で必要とするスタック消費量の最低値である１ＫＢをページサイズとして使用する。各タスクはそれぞれ最大１ページ、４ページ、４ページ分の物理メモリをスタックとして割り当てることになる。例えば、ページサイズを４ＫＢに指定した際はセンシングタスクの場合、１ＫＢしか使われないために３ＫＢ分が無駄になるが、そうした無駄を抑えることができる。
このように用途に応じた適切なページサイズを使用することは、メモリの無駄やページテーブルのサイズを抑えることにつながる。それに加えて、ＭＭＵ１０２においてアドレス変換に必要とするＴＬＢのエントリ数を抑えることにもなる。ＭＭＵ１０２によるアドレス変換には、最終的には変換元の仮想アドレス（ベース仮想アドレスＴＢ）と変換先の物理アドレス（ベース物理アドレスＴＴ）がＴＬＢ３０１に載ることが必要になる。ところが、ＴＬＢ３０１のエントリ数には限りがあり、ＴＬＢ３０１でのベース仮想アドレス比較が合致しなかった場合（すなわち、ＴＬＢミスした場合）には、リージョンデスクリプタ３０２を用いたページウォーク処理という追加の処理が必要になる（ＴＬＢ３０１を用いたアドレス変換や、ＴＬＢミス時のリージョンデスクリプタ３０２を用いたページウォーク処理については、図３～図７を参照しながら、既に説明した通りである）。ページテーブルのサイズを抑えることは、こうしたページウォーク処理の頻度を下げることにもつながる。
以上、特定の実施形態を参照しながら、本明細書で開示する技術について詳細に説明してきた。しかしながら、本明細書で開示する技術の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
本明細書で開示するメモリ管理技術は、例えば小容量のメモリしか持たない組み込み機器に適用して、アドレス変換の対象となる複数のリージョンを定義するとともに、リージョン毎のページサイズを定義することによって、無駄なメモリ消費を抑制して、ページ単位で効率的にアドレス変換を行うことができる。勿論、本明細書で開示するメモリ管理技術を、通常又は大容量のメモリを装備する情報処理装置にも同様に適用することができる。
要するに、例示という形態により本明細書で開示する技術について説明してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本明細書で開示する技術の要旨を判断するためには、特許請求の範囲を参酌すべきである。
なお、本明細書の開示の技術は、以下のような構成をとることも可能である。
（１）ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理装置であって、
前記仮想アドレス空間に定義されたリージョンのアドレス変換情報と、リージョンが持つ固有のページサイズを保持するリージョン情報保持部と、
仮想アドレスを含むリージョンの前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索部と、
を具備するメモリ管理装置。
（２）前記リージョン情報保持部は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルのアドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持し、
前記探索部は、仮想アドレスを含むリージョンに対応するページテーブルアドレスに基づいて、前記物理メモリ上の該当するページテーブルから仮想アドレスに対応する物理アドレスの情報を探索する、
上記（１）に記載のメモリ管理装置。
（３）前記探索部は、
前記リージョン情報保持部内の、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリから、仮想アドレスを含むリージョンのページテーブルアドレスを特定して、
そのページテーブルアドレスで指定されるページテーブル上の、仮想アドレスとベース仮想アドレスの差分をページサイズで割算して特定されるページから物理アドレス情報を取得する、
上記（２）に記載のメモリ管理装置。
（４）ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファと、
前記アドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換部と、
をさらに備える上記（１）乃至（３）のいずれかに記載のメモリ管理装置。
（５）前記アドレス変換部は、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリを、前記アドレス変換バッファ内で検索する、
上記（４）に記載のメモリ管理装置。
（６）用途が異なるデータを格納する複数のメモリ領域に対して、仮想アドレス空間上で異なるリージョンを割り当てる、
上記（１）乃至（５）のいずれかに記載のメモリ管理装置。
（７）テキスト領域、ヒープ領域、及びスタック領域に対して、仮想アドレス空間上で異なるリージョンを割り当てる、
上記（１）乃至（６）のいずれかに記載のメモリ管理装置。
（８）テキスト領域に対して、所定のブロックサイズに基づいてページサイズが定義されたリージョンを割り当てる、
上記（１）乃至（７）のいずれかに記載のメモリ管理装置。
（９）ヒープ領域に対して、ページサイズが異なる２以上のリージョンを割り当てる、
上記（１）乃至（８）のいずれかに記載のメモリ管理装置。
（１０）ヒープ領域からメモリ領域を確保する際に、確保したいメモリサイズを超えないページサイズが定義されたリージョンを割り当てる、
上記（９）に記載のメモリ管理装置。
（１１）スタック領域に割り当てられたリージョンでバスフォルトが発生したことに応答して、ページサイズ単位で物理メモリを割り当てる、
上記（１）乃至（１０）のいずれかに記載のメモリ管理装置。
（１２）ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理方法であって、
前記仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部に保持された前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索ステップと、
ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換ステップと、
を有するメモリ管理方法。
（１３）物理メモリと、
仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部と、仮想アドレスを含むリージョンの前記アドレス変換情報を用いて仮想アドレスに対応する物理アドレスの情報を探索する探索部を備えて、ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理ユニットと、
を具備する情報処理装置。
１００…センシングデバイス
１０１…ＣＰＵ、１０２…ＭＭＵ、１０３…ＳＲＡＭ
１０４…フラッシュメモリ、１０５…センサ
１０６…通信モジュール、１０７…電池、１１０…バス
２００…基地局、２０１…クラウド、２０２…サーバ

Claims (12)

  1. ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理装置であって、
    前記仮想アドレス空間に定義されたリージョンのアドレス変換情報と、リージョンが持つ固有のページサイズを保持するリージョン情報保持部と、
    仮想アドレスを含むリージョンの前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索部と、
    を具備し、
    前記リージョン情報保持部は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルの物理アドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持し、
    前記探索部は、仮想アドレスを含むリージョンに対応するページテーブルの物理アドレスに基づいて、前記物理メモリ上の該当するページテーブルから仮想アドレスに対応する物理アドレスの情報を探索する、
    メモリ管理装置。
  2. 前記探索部は、
    前記リージョン情報保持部内の、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリから、仮想アドレスを含むリージョンのページテーブルの物理アドレスを特定して、
    そのページテーブルの物理アドレスで指定されるページテーブル上の、仮想アドレスとベース仮想アドレスの差分をページサイズで割算して特定されるページから物理アドレス情報を取得する、
    請求項１に記載のメモリ管理装置。
  3. ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファと、
    前記アドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換部と、
    をさらに備える請求項１に記載のメモリ管理装置。
  4. 前記アドレス変換部は、ベース仮想アドレスと、ベース仮想アドレスにリージョンのページサイズを加算したアドレス範囲に仮想アドレスが含まれるエントリを、前記アドレス変換バッファ内で検索する、
    請求項３に記載のメモリ管理装置。
  5. 用途が異なるデータを格納する複数のメモリ領域に対して、仮想アドレス空間上で異なるリージョンを割り当てる、
    請求項１に記載のメモリ管理装置。
  6. テキスト領域、ヒープ領域、及びスタック領域に対して、仮想アドレス空間上で異なるリージョンを割り当てる、
    請求項１に記載のメモリ管理装置。
  7. テキスト領域に対して、所定のブロックサイズに基づいてページサイズが定義されたリージョンを割り当てる、
    請求項１に記載のメモリ管理装置。
  8. ヒープ領域に対して、ページサイズが異なる２以上のリージョンを割り当てる、
    請求項１に記載のメモリ管理装置。
  9. ヒープ領域からメモリ領域を確保する際に、確保したいメモリサイズを超えないページサイズが定義されたリージョンを割り当てる、
    請求項８に記載のメモリ管理装置。
  10. スタック領域に割り当てられたリージョンでバスフォルトが発生したことに応答して、ページサイズ単位で物理メモリを割り当てる、
    請求項１に記載のメモリ管理装置。
  11. ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理方法であって、
    前記仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部に保持された前記アドレス変換情報を用いて、仮想アドレスに対応する物理アドレスの情報を探索する探索ステップと、
    ページ単位でベース仮想アドレスとベース物理アドレスの対応関係を示す情報と、その仮想アドレスを含むリージョンに定義されたページサイズの情報を保持するアドレス変換バッファ中の仮想アドレスにヒットするエントリから取得されるベース物理アドレスと仮想アドレスを組み合わせて、仮想アドレスに対応する物理アドレスに変換するアドレス変換ステップと、
    を有し、
    前記リージョン情報保持部は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルの物理アドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持し、
    前記探索ステップでは、仮想アドレスを含むリージョンに対応するページテーブルの物理アドレスに基づいて、前記物理メモリ上の該当するページテーブルから仮想アドレスに対応する物理アドレスの情報を探索する、
    メモリ管理方法。
  12. 物理メモリと、
    仮想アドレス空間に定義されたリージョンのアドレス変換情報とリージョンが持つ固有のページサイズを保持するリージョン情報保持部と、仮想アドレスを含むリージョンの前記アドレス変換情報を用いて仮想アドレスに対応する物理アドレスの情報を探索する探索部を備えて、ページ単位で仮想アドレスから物理アドレスへのアドレス変換を行うメモリ管理ユニットと、
    を具備し、
    前記リージョン情報保持部は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルの物理アドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持し、
    前記探索部は、仮想アドレスを含むリージョンに対応するページテーブルの物理アドレスに基づいて、前記物理メモリ上の該当するページテーブルから仮想アドレスに対応する物理アドレスの情報を探索する、
    情報処理装置。
JP2020500283A 2018-02-15 2018-11-21 メモリ管理装置及びメモリ管理方法、並びに情報処理装置 Active JP7184074B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018025495 2018-02-15
JP2018025495 2018-02-15
PCT/JP2018/043083 WO2019159472A1 (ja) 2018-02-15 2018-11-21 メモリ管理装置及びメモリ管理方法、並びに情報処理装置

Publications (2)

Publication Number Publication Date
JPWO2019159472A1 JPWO2019159472A1 (ja) 2021-01-28
JP7184074B2 true JP7184074B2 (ja) 2022-12-06

Family

ID=67618557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020500283A Active JP7184074B2 (ja) 2018-02-15 2018-11-21 メモリ管理装置及びメモリ管理方法、並びに情報処理装置

Country Status (2)

Country Link
JP (1) JP7184074B2 (ja)
WO (1) WO2019159472A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200175B2 (en) * 2020-03-20 2021-12-14 Arm Limited Memory accessor invailidation
CN114035980B (zh) * 2021-11-08 2023-11-14 海飞科(南京)信息技术有限公司 基于便笺存储器来共享数据的方法和电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329687A (ja) * 1995-06-05 1996-12-13 Hitachi Ltd 半導体集積回路
JPH10301848A (ja) * 1997-04-28 1998-11-13 Hitachi Ltd 多重ページサイズを有する仮想記憶装置

Also Published As

Publication number Publication date
JPWO2019159472A1 (ja) 2021-01-28
WO2019159472A1 (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
US20230315342A1 (en) Memory system and control method
US8095736B2 (en) Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures
CN107844267B (zh) 缓冲区分配和存储器管理
Loh et al. Supporting very large dram caches with compound-access scheduling and missmap
US10572171B2 (en) Storage system
US10613796B2 (en) System and method of writing to nonvolatile memory using write buffers
CN113688062B (zh) 用于存储数据的方法和相关产品
JP7184074B2 (ja) メモリ管理装置及びメモリ管理方法、並びに情報処理装置
US11853223B2 (en) Caching streams of memory requests
CN110276454B (zh) 用于机器学习的系统和控制该系统的方法以及电子系统
KR102588113B1 (ko) 스토리지 장치를 포함하는 사용자 장치 및 그것의 트림 관리 방법
US11243877B2 (en) Method, apparatus for data management, and non-transitory computer-readable storage medium for storing program
CN112889038A (zh) 系统级缓存
CN110688345A (zh) 一种内存文件系统的多粒度结构化空间管理机制
US11126553B2 (en) Dynamic allocation of memory between containers
CN111538680A (zh) 基于逻辑饱和度选择用于垃圾收集的大容量存储装置流
US8275946B1 (en) Channel tags in memory components for optimizing logical to physical address translations
US11403213B2 (en) Reducing fragmentation of computer memory
JPWO2019167360A1 (ja) メモリ管理システム及びメモリ管理方法、並びに情報処理装置
CN113138851B (zh) 一种数据管理方法、相关装置及系统
JP7469306B2 (ja) 仮想ページを不連続なバッキング物理サブページに割り当てることを可能にする方法
US11726681B2 (en) Method and system for converting electronic flash storage device to byte-addressable nonvolatile memory module
US10725675B2 (en) Management apparatus, information processing apparatus, management method, and computer program product
US10394480B2 (en) Storage device and storage device control method
US20230289297A1 (en) Systems and methods for managing memory utilization

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R151 Written notification of patent or utility model registration

Ref document number: 7184074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151