JP7176078B1 - 情報処理装置、及び制御方法 - Google Patents
情報処理装置、及び制御方法 Download PDFInfo
- Publication number
- JP7176078B1 JP7176078B1 JP2021182401A JP2021182401A JP7176078B1 JP 7176078 B1 JP7176078 B1 JP 7176078B1 JP 2021182401 A JP2021182401 A JP 2021182401A JP 2021182401 A JP2021182401 A JP 2021182401A JP 7176078 B1 JP7176078 B1 JP 7176078B1
- Authority
- JP
- Japan
- Prior art keywords
- bios
- time
- information processing
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims description 72
- 238000012545 processing Methods 0.000 claims abstract description 58
- 238000005259 measurement Methods 0.000 claims abstract description 45
- 230000004044 response Effects 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 63
- 230000004913 activation Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 19
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
[情報処理装置の概要]
図1は、本実施形態に係る情報処理装置の外観を示す斜視図である。
図示する情報処理装置10は、クラムシェル型のノートPC(Personal Computer)である。情報処理装置10は、表示部14(ディスプレイ)が搭載されたディスプレイ筐体101と、キーボード32が搭載された機器筐体102と、ヒンジ機構103とを備えている。ディスプレイ筐体101及び機器筐体102は、略四角形の板状(例えば、平板状)の筐体である。
図2は、本実施形態に係る情報処理装置10の主要なハードウェア構成の一例を示すブロック図である。図2に示すように、情報処理装置10は、CPU11と、メインメモリ12と、ビデオサブシステム13と、表示部14と、チップセット21と、RTC電源25と、BIOSメモリ22と、エンベデッドコントローラ31と、キーボード32と、電源回路33と、リセットスイッチ34と、電源ボタン35と、バッテリ60とを備える。なお、この図2において、図1の各部に対応する構成には同一の符号を付しており、その説明を適宜省略する。
次に、本実施形態に係る情報処理装置10において不正アクセスを制限する機能について説明する。本実施形態において「不正アクセス」とは、非正規のユーザが、正規ユーザになりすましてシステムにログインする行為、データにアクセスする行為、データを窃取する行為、またはデータを改ざんする行為など、情報処理装置10に対する不正な行為の全般を指す。また、実際には不正なアクセスではなくとも、行為が同等であるもの(例えば、間違ったパスワードを連続して入力など)も同様に、不正アクセスと判断される。ここでは、起動時のシステムへのログイン認証における不正アクセスを例として説明する。
次に、本実施形態に係る情報処理装置10が不正アクセスを制限する不正アクセス制限処理の動作について説明する。まず、図4を参照して、BIOS側の処理の動作について説明する。
図5は、本実施形態に係るEC側の不正アクセス制限処理の一例を示すフローチャートである。
次に、不正アクセス制限処理において、エンベデッドコントローラ31の電源が喪失した時の処理について説明する。ACアダプタからの電源供給が無く、さらにバッテリ60が取り外されてしまった場合には、エンベデッドコントローラ31の電源が喪失する。エンベデッドコントローラ31は、ロックモードに遷移している状態で電源が喪失した場合、時間の計測ができなくなるため、計時処理を一旦停止するが、その後、電源の復帰後に時間の計測を再開する。その際に、エンベデッドコントローラ31は、BIOSメモリ22(不揮発性メモリ)に記憶されている経過時間から継続して時間の計測を行う。従って、エンベデッドコントローラ31は、強制的に電源喪失が行われても、ロックモードに遷移してからトータルで一定時間以上経過するまで起動させないようにすることができるため、不正アクセスが行われないように制限できる。
以上説明してきたように、本実施形態に係る情報処理装置10は、BIOSメモリ22(不揮発性メモリ)と、CPU11と、エンベデッドコントローラ31(EC)とを備えている。BIOSメモリ22(第1のメモリおよび第2のメモリの一例)は、BIOSのプログラムと、少なくとも起動の制御を行うエンベデッドコントローラ31のプログラムとを記憶する。CPU11は、BIOSメモリ22に記憶されたBIOSのプログラムを実行する。エンベデッドコントローラ31は、BIOSメモリ22に記憶されたエンベデッドコントローラ31のプログラムを実行する。なお、BIOSのプログラムとエンベデッドコントローラ31のプログラムとは異なるメモリに記憶されてもよい。
Claims (8)
- BIOS(Basic Input Output System)のプログラムを記憶する第1のメモリと、
前記第1のメモリに記憶されたプログラムを実行するCPU(Central Processing Unit)と、
少なくとも起動の制御を行うプログラムを記憶する第2のメモリと、
前記第2のメモリに記憶されたプログラムを実行するEC(Embedded Controller)と、
を備え、
前記CPUは、
前記第1のメモリに記憶された前記BIOSのプログラムを実行することにより、
所定の条件が満たされた場合、時間計測の指示を前記ECへ送信するとともに、シャットダウンの指示をする停止制御処理、
を行い、
前記ECは、
前記第2のメモリに記憶されたプログラムを実行することにより、
前記時間計測の指示を取得したことに応じて、時間の計測を開始する計時処理と、
前記計時処理により時間の計測を開始してからの経過時間が予め設定された時間に達するまでは、前記BIOSの起動を禁止する起動制御処理と、
を行う情報処理装置。 - 前記ECは、
前記起動制御処理において、前記経過時間が予め設定された時間に達するまでは、前記BIOSの起動のトリガを検出しても、前記BIOSを起動させない、
請求項1に記載の情報処理装置。 - 前記ECは、
前記起動制御処理において、前記経過時間が予め設定された時間に達した後は、前記BIOSの起動の禁止を解除し、前記BIOSの起動のトリガを検出した場合、前記BIOSの起動を指示し、
前記CPUは、
前記ECから前記BIOSの起動の指示を受取ることに応じて、前記第1のメモリに記憶された前記BIOSのプログラムを実行する、
請求項1に記載の情報処理装置。 - 前記ECは、
前記シャットダウンしている状態において少なくとも前記計時処理を実行可能な動作モードを有し、
前記CPUから前記時間計測の指示を取得したことに応じて、前記動作モードへ遷移する、
請求項1から請求項3のいずれか一項に記載の情報処理装置。 - 前記ECは、
前記計時処理による時間の計測中に計測した前記経過時間を随時に不揮発性メモリに記憶させ、自身に供給される電源が喪失した場合には前記計時処理を停止し、当該電源の復帰後に前記計時処理を再開する際に、前記不揮発性メモリに記憶されている前記経過時間から継続して時間の計測を行う、
請求項1から請求項4のいずれか一項に記載の情報処理装置。 - 前記CPUは、
前記BIOSのプログラムを実行することにより、前記所定の条件が満たされたか否かを判定することにより不正アクセスを検出する検出処理を行い、
前記検出処理において、前記所定の条件が満たされたと判定した場合、不正アクセスを検出し、
前記検出処理により不正アクセスが検出された場合、前記停止制御処理において、前記時間計測の指示を前記ECへ送信するとともに、シャットダウンの指示をする、
請求項1から請求項5のいずれか一項に記載の情報処理装置。 - 前記CPUは、
前記BIOSの起動に応じてパスワード認証による認証処理を行い、
前記認証処理により連続して所定回数以上の認証失敗となった場合、前記検出処理において前記不正アクセスを検出する、
請求項6に記載の情報処理装置。 - BIOS(Basic Input Output System)のプログラムを実行するCPU(Central Processing Unit)と、少なくとも起動の制御を行うプログラムを実行するEC(Embedded Controller)と、を備える情報処理装置における制御方法であって、
前記CPUが、所定の条件が満たされた場合、時間計測の指示を前記ECへ送信するとともに、シャットダウンの指示をするステップと、
前記ECが、前記時間計測の指示を取得したことに応じて、時間の計測を開始するステップと、前記時間の計測を開始してからの経過時間が予め設定された時間に達するまでは、前記BIOSの起動を禁止するステップと、
を含む制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021182401A JP7176078B1 (ja) | 2021-11-09 | 2021-11-09 | 情報処理装置、及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021182401A JP7176078B1 (ja) | 2021-11-09 | 2021-11-09 | 情報処理装置、及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7176078B1 true JP7176078B1 (ja) | 2022-11-21 |
JP2023070314A JP2023070314A (ja) | 2023-05-19 |
Family
ID=84139573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021182401A Active JP7176078B1 (ja) | 2021-11-09 | 2021-11-09 | 情報処理装置、及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7176078B1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005293282A (ja) | 2004-03-31 | 2005-10-20 | Toshiba Corp | 情報処理装置、情報処理装置の起動方法および情報処理装置の起動プログラム |
JP2008293442A (ja) | 2007-05-28 | 2008-12-04 | Toshiba Corp | 情報処理装置 |
-
2021
- 2021-11-09 JP JP2021182401A patent/JP7176078B1/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005293282A (ja) | 2004-03-31 | 2005-10-20 | Toshiba Corp | 情報処理装置、情報処理装置の起動方法および情報処理装置の起動プログラム |
JP2008293442A (ja) | 2007-05-28 | 2008-12-04 | Toshiba Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2023070314A (ja) | 2023-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5711160B2 (ja) | パスワードを保護する方法およびコンピュータ | |
JP5519712B2 (ja) | コンピュータをブートする方法およびコンピュータ | |
TWI539324B (zh) | 驗證控制器碼及系統啓動碼之技術 | |
TWI648652B (zh) | 修復受危害之系統啓動碼之技術 | |
JP5476363B2 (ja) | 生体認証装置を利用したコンピュータの起動方法およびコンピュータ | |
EP2989579B1 (en) | Redundant system boot code in a secondary non-volatile memory | |
JP4143082B2 (ja) | 情報処理装置および認証制御方法 | |
US8082439B2 (en) | Firmware modification in a computer system environment supporting operational state changes | |
US20160063254A1 (en) | Retrieving System Boot Code from a Non-Volatile Memory | |
CN109948310B (zh) | 一种锁定方法及相关电子设备 | |
JP2007299034A (ja) | 情報処理装置および認証制御方法 | |
US9177151B2 (en) | Operating speed control of a processor at the time of authentication before an operating system is started | |
US20050246512A1 (en) | Information-processing apparatus and method and program for starting the same | |
TWI468973B (zh) | 於電腦運算裝置中清除安全系統資源之技術 | |
EP2207120A2 (en) | System operating method using hardware lock and electronic device started by utilizing hardware lock | |
US20060282902A1 (en) | Security device and method for information processing apparatus | |
JP7176078B1 (ja) | 情報処理装置、及び制御方法 | |
JP7176084B1 (ja) | 情報処理装置、及び制御方法 | |
JP5378451B2 (ja) | 起動時の信頼性とpost時間の短縮を図る方法およびコンピュータ | |
JP2007172062A (ja) | 情報処理装置およびアクセス制御方法 | |
JP5367684B2 (ja) | セキュリティを強化したコンピュータおよび電源の制御方法 | |
JP7066022B1 (ja) | 情報処理装置、及び制御方法 | |
JP2022047564A (ja) | 情報処理装置 | |
JP2023039513A (ja) | 情報処理装置、及び制御方法 | |
JP2002229854A (ja) | 情報処理装置及び情報処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20220225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7176078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |